KR20200127815A - 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치 - Google Patents

발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20200127815A
KR20200127815A KR1020190097215A KR20190097215A KR20200127815A KR 20200127815 A KR20200127815 A KR 20200127815A KR 1020190097215 A KR1020190097215 A KR 1020190097215A KR 20190097215 A KR20190097215 A KR 20190097215A KR 20200127815 A KR20200127815 A KR 20200127815A
Authority
KR
South Korea
Prior art keywords
emitting diode
light emitting
wiring layer
conductive pattern
signal wiring
Prior art date
Application number
KR1020190097215A
Other languages
English (en)
Inventor
이창준
손성호
이종성
정영기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200046933A priority Critical patent/KR20200127863A/ko
Priority to EP20802573.4A priority patent/EP3918635A4/en
Priority to PCT/KR2020/005798 priority patent/WO2020226369A1/en
Priority to CN202080029636.2A priority patent/CN113728431A/zh
Priority to US16/863,069 priority patent/US11710813B2/en
Publication of KR20200127815A publication Critical patent/KR20200127815A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0006—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 with means to keep optical surfaces clean, e.g. by preventing or removing dirt, stains, contamination, condensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따르면 발광 다이오드(Light-Emitting Diode, LED) 모듈에 도전 패턴을 구현하여 정전기로 인한 발광 다이오드 소자의 손상을 방지할 수 있는 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치를 제공한다.
일 실시예에 따른 발광 다이오드 모듈은 유리 기판; 복수의 발광 다이오드 소자; 상기 유리 기판 상에 배치되고, 각 발광 다이오드 소자에 데이터 신호를 공급하는 복수의 신호 전극 및 상기 복수의 발광 다이오드 소자를 접지시키는 복수의 기준 전극을 포함하는 신호 배선층; 및 상기 유리 기판, 상기 복수의 발광 다이오드 소자 및 상기 신호 배선층으로 구현된 통합 기판의 적어도 일면에 마련되고, 상기 복수의 기준 전극 중 적어도 하나 또는 접지와 연결되는 도전 패턴;을 포함한다.

Description

발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치{LIGHT EMITTING DIODE MODULE AND DISPLAY APPARATUS INCLUDING SAME THE SAME}
발광 다이오드 소자를 이용하여 영상을 표시하는 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치에 관련된 기술이다.
디스플레이 장치는 액정 디스플레이(LCD, Liquid Crystal Display)와 같은 수광 디스플레이 패널 및 데이터 신호에 대응되는 광을 생성하는 자발광 디스플레이 패널을 포함할 수 있다.
특히, 자발광 디스플레이 패널을 구현하기 위해 무기(Inorganic) 발광 소자인 발광 다이오드(Light Emitting Diode; LED)에 대한 연구가 활발이 진행되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기적 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로서, 가정용 가전제품, 리모콘, 전광판, 각종 자동화 기기 등에 사용될 뿐만 아니라, 소형의 핸드 헬드 전자 디바이스나 대형 표시장치까지 점차 그 사용 영역이 넓어지고 있다. 한편 최근에는 발광 다이오드(Light Emitting Diode; LED)를 소형화 한 마이크로 LED(Micro LED) 디스플레이의 개발이 활발해지면서 LED가 모듈형 디스플레이 형태로 구현되고 있다.
본 발명의 일 실시예에 따르면 발광 다이오드(Light-Emitting Diode, LED) 모듈에 도전 패턴을 구현하여 정전기로 인한 발광 다이오드 소자의 손상을 방지할 수 있는 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치를 제공한다.
일 실시예에 따른 발광 다이오드 모듈은 유리 기판; 복수의 발광 다이오드 소자; 상기 유리 기판 상에 배치되고, 각 발광 다이오드 소자에 데이터 신호를 공급하는 복수의 신호 전극 및 상기 복수의 발광 다이오드 소자를 접지시키는 복수의 기준 전극을 포함하는 신호 배선층; 및 상기 유리 기판, 상기 복수의 발광 다이오드 소자 및 상기 신호 배선층으로 구현된 통합 기판의 적어도 일면에 마련되고, 상기 복수의 기준 전극 중 적어도 하나 또는 접지와 연결되는 도전 패턴;을 포함한다.
상기 복수의 발광 다이오드 소자는 제1 기판에 마련되고, 상기 도전 패턴의 적어도 일부는, 상기 제 1기판의 적어도 일 측면에 마련될 수 있다.
상기 신호 배선층은, 복수의 스캔 라인 및 복수의 데이터 라인은 제 2기판에 마련되고,
상기 도전 패턴은, 상기 제 2기판의 적어도 일면에 형성될 수 있다.
상기 유리 기판의 일면에 마련되고, 상기 도전 패턴과 연결된 플레이트;를 더 포함하고,
상기 도전 패턴은, 상기 플레이트를 통하여 접지와 연결될 수 있다.
상기 도전 패턴은, 상기 신호 배선층에 형성된 비아 홀(via hole)을 통하여 상기 기준 전극과 연결될 수 있다.
상기 도전 패턴은, 상기 복수의 다이오드 소자 및 상기 복수의 신호 전극과 전기적으로 차단되도록 마련될 수 있다.
상기 도전 패턴은, 상기 기준 전극을 접지시키도록 마련되는 외부 구성을 통하여 접지와 연결될 수 있다.
상기 신호 배선층은, 상기 복수의 발광 다이오드 소자 및 상기 유리 기판 사이에 배치되는 상부 신호 배선층; 및 상기 상부 신호 배선층과 연결되고, 상기 상부 신호 배선층과 상반되는 상기 유리 기판의 일면에 마련되는 하부 신호 배선층;을 포함할 수 있다.
일 실시예에 따른 발광 다이오드 모듈은, 상기 상부 신호 배선층 및 상기 하부 신호 배선층을 연결하는 배선 구조;를 더 포함하고,
상기 도전 패턴은, 상기 배선구조가 없는 상기 통합 기판의 적어도 일면에 마련될 수 있다.
일 실시예에 따른 디스플레이 장치는
유리 기판;
복수의 발광 다이오드 소자;
상기 유리 기판 상에 배치되고,
각 발광 다이오드 소자에 데이터 신호를 공급하는 복수의 신호 전극 및 복수의 발광 다이오드 소자를 접지시키는 복수의 기준 전극을 포함하는 신호 배선층; 및
상기 도전 패턴은, 상기 유리 기판, 상기 복수의 발광 다이오드 소자 및 상기 신호 배선층으로 구현된 통합 기판의 적어도 일면에 마련되고, 상기 복수의 기준 전극 중 적어도 하나 또는 접지와 연결되고, 상기 통합 기판 전면에 마련되는 글래스 패널; 및 상기 통합 기판을 고정하는 고정 부재;를 포함한다.
상기 복수의 발광 다이오드 소자는 제1 기판에 마련되고, 상기 도전 패턴의 적어도 일부는, 상기 제 1기판의 적어도 일 측면에 마련될 수 있다.
복수의 스캔 라인 및 복수의 데이터 라인은 제 2기판에 마련되고, 상기 도전 패턴은, 상기 제 2기판의 적어도 일면에 형성될 수 있다.
상기 유리 기판의 일면에 마련되고, 상기 도전 패턴과 연결된 플레이트;를 더 포함하고,
상기 도전 패턴은, 상기 플레이트를 통하여 접지와 연결될 수 있다.
상기 도전 패턴은, 상기 신호 배선층에 형성된 비아 홀(via hole)을 통하여 상기 기준 전극과 연결될 수 있다.
상기 도전 패턴은, 상기 복수의 다이오드 소자 및 상기 복수의 신호 전극과 전기적으로 차단되도록 마련될 수 있다.
접지와 연결하도록 마련되는 외부 구성;을 더 포함하고,
상기 도전 패턴은,
상기 기준 전극을 접지시키도록 마련되는 외부 구성을 통하여 접지와 연결될 수 있다.
상기 신호 배선층은, 상기 복수의 발광 다이오드 소자 및 상기 유리 기판 사이에 배치되는 상부 신호 배선층; 및
상기 상부 신호 배선층과 연결되고, 상기 상부 신호 배선층과 상반되는 상기 유리 기판의 일면에 마련되는 하부 신호 배선층;을 포함할 수 있다.
상기 상부 신호 배선층 및 상기 하부 신호 배선층을 연결하는 배선 구조;를 더 포함하고,
상기 도전 패턴은, 상기 배선구조가 없는 상기 통합 기판의 적어도 일면에 마련될 수 있다.
일 실시예에 따른 디스플레이 장치 및 발광 다이오드(Light-Emitting Diode, LED)모듈은LED모듈에 도전 패턴을 구현하여 정전기로 인한 발광 다이오드 소자의 손상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치에 사용되는 디스플레이 패널의 분해 사시도이다.
도3은 일 실시예에 따른 LED모듈이 마련된 디스플레이 패널을 나타낸 도면이다.
도 4은 개시된 발명의 일 실시 예에 따른 LED모듈의 구성을 개략적으로 나타낸 도면이다.
도 5는 도 4의 디스플레이 패널의 화소 영역에 마련된 회로도를 예시한 도면이다.
도 6은 디스플레이 패널의 화소 영역의 배치구조를 보여주는 도면이다.
도7a 및 도7b는 일 실시예에 따른 상부 신호 배선층과 하부 신호 배선층이 연결되는 구성을 나타낸 도면이다.
도8a 및 도8b는은 일 실시예에 따른 도전 패턴이 발광 다이오드 모듈에 구현된 형태를 나타낸 도면이다.
도9내지 11은 발광 다이오드 모듈에 구현된 도전 패턴의 다양한 형태를 설명하기 위한 도면이다.
도12은 일 실시예에 따른 발광 다이오드 모듈에 구현된 전원 공급부를 나타낸 도면이다.
본 명세서에 기재된 실시 예와 도면에 도시된 구성은 개시된 발명의 바람직한 일 예에 불과할 뿐이며, 본 출원의 출원시점에 있어서 본 명세서의 실시 예와 도면을 대체할 수 있는 다양한 변형 예들이 있을 수 있다.
본 명세서에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 개시된 발명을 제한 및/또는 한정하려는 의도가 아니다.
예를 들어, 본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합이 존재함을 표현하고자 하는 것이며, 하나 또는 그 이상의 다른 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합의 추가적인 존재 또는 부가 가능성을 배제하지 않는다.
또한, "제1", "제2" 등과 같이 서수를 포함하는 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위하여 사용되며, 상기 하나의 구성요소들을 한정하지 않는다.
또한, "~부", "~기", "~블록", "~부재", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어, 상기 용어들은 FPGA (field-programmable gate array)/ ASIC (application specific integrated circuit) 등 적어도 하나의 하드웨어, 메모리에 저장된 적어도 하나의 소프트웨어 또는 프로세서에 의하여 처리되는 적어도 하나의 프로세스를 의미할 수 있다.
이하에서는 첨부한 도면을 참조하여 개시된 발명의 일 실시 예를 상세하게 설명한다. 첨부된 도면에서 제시된 동일한 참조번호 또는 부호는 실질적으로 동일한 기능을 수행하는 부품 또는 구성요소를 나타낼 수 있다.
또한, 이하에서 디스플레이 장치는 영상을 표시하여 사용자에게 제공하는 모든 장치를 의미하고, 예를 들어 텔레비전, 모니터, 랩탑 컴퓨터(Laptop Computer)및 이동 통신 단말기의 표시 장치 등을 포함할 수 있다.
도1을 참조하면, 디스플레이 장치(1)는 화면이 표시되는 디스플레이 패널(2)과, 디스플레이 패널(1)을 지지하며 디스플레이 장치의 후면 또는 측면 및 후면을 형성하는 케이스를 포함한다. 디스플레이 패널(2)은 적어도 하나의 발광 다이오드 모듈(10)로 구현될 수 있다.
도2를 참조하면, 디스플레이 패널(2)은 상하 및/또는 좌우로 M*N 매트릭스 형태로 인접하게 배치되는 발광 다이오드 모듈(10)들과, 발광 다이오드 모듈(10)들이 매트릭스 형태로 배치된 상태로 고정되도록 하는고정부재(12)와, 고정부재(12)를 통해 단위 모듈(11)들의 전방측에 배치되는 글라스 패널(13)을 포함할 수 있다.
도2에서 발광 다이오드 모듈(10)들, 고정부재(12) 및 글라스 패널(13)는 서로 분리 가능한 구성처럼 도시되어 있으나, 이는 각 구성을 설명하기 위한 것으로, 발광 다이오드 모듈(10)과 글라스 패널(13)은 그 사이에 형성되는고정부재(12)를 통해 일체화되어 디스플레이 패널(1)을 형성할 수 있다.
도3을 참고하면, 발광 다이오드 모듈(10)은 유리 기판(P3)과, 유리 유리 기판(P3)상에 실장된 복수의 발광 다이오드 소자(300)로 구성된다.
유리 기판(P3)은 유리와 같이 투명한 물질로 구성될 수 있으며, 복수의 화소영역(P)을 형성할 수 있다. 한편 일 실시예에 따르면 유리 기반에 실장되는 회로 및 소자는 칩 온 글라스(Chip On Glass, Cog) 타입으로 실장 될 수 있다. 구체적으로 칩 온 글라스(Chip On Glass, Cog) 타입은 액정 패널의 유리 기판 위에 드라이버 집적 회로를 직접 내장하는 방식으로 초박형 경량화와 미세한 접속 피치의 실장 방식을 의미할 수 있다.
신호 배선층(P2)은 TFT(Thin-film transistor) 기판으로서, 상면의 화소영역(P)에는 상기 발광 다이오드 소자(300)를 구동하기 위한 박막트랜지스터와 각종 배선들이 형성될 수 있다. 상기 박막트랜지스터가 온(on)되면, 상기 배선을 통해 외부로부터 입력된 구동신호가 발광 다이오드 소자(300)에 인가되어 상기 발광 다이오드 소자(300)가 발광하게 되어 화상을 구현할 수 있다.
도3을 참고하면, 일 실시예에 따른 발광 다이오드 모듈(10)은 유리 기판, 각 발광 다이오드 소자에 데이터 신호를 공급하는 복수의 신호 전극 및 상기 복수의 발광 다이오드 소자를 접지시키는 복수의 기준 전극을 포함하는 TFT(Thin-film transistor)어레이기판(P2) 및 발광 다이오드를 포함하는 기판(P1)을 포함할 수 있다.
일 실시예에 따르면 발광 다이오드 소자(300)는 10-100㎛ 크기의LED로서, Al, Ga, N, P, As In 등의 무기물재료를 사파이어기판 또는 실리콘기판 위에 복수개 박막성장 시킨 후, 상기 사파이어기판 또는 실리콘기판을 절단 분리함으로써 형성될 수 있다. 이와 같이, 발광 다이오드 소자(300)는 미세한 크기로 형성될 수 있다.
기판에는 복수의 게이트 라인과 데이터라인이 수직 및 수평방향으로 배치되어 매트릭스형상의 복수의 화소영역(P)을 정의할 수 있다. 이때, 상기 게이트라인 및 데이터라인은 발광 다이오드 소자(300)와 접속되며, 상기 게이트라인 및 데이터라인의 단부에는 각각 외부와 연결되는 게이트 패드 및 데이터 패드가 구비될 수 있다. 한편 상술한 구성 발광 다이오드 모듈(10)에서 측면 배선 형태로 형성될 수 있다.
외부의 신호가 상기 게이트라인 및 데이터라인을 통해 발광 다이오드 소자(300)에 인가됨으로써 발광 다이오드 소자(300)가 동작할 수 있다.
도 4을 참조하면, 발광 다이오드 모듈의 일면에는 데이터 라인(D1-Dm), 스캔 라인(S1-Sn) 및 복수의 화소 영역(P) 회로가 전극 패턴으로서 마련될 수 있다. 화소 영역(SP)이란 데이터 라인(D1-Dm)과 스캔 라인(S1-Sn)의 교차 지점에 인접하여, 화소 회로가 마련되는 영역을 의미할 수 있다. 복수의 화소 영역(P)은 그룹화될 수 있고, 하나의 화소 영역(P)에서 발생되는 각 광을 혼합함으로써 해당 화소가 나타내는 하나의 색을 결정할 수 있다.
데이터 라인(D1-Dm)은 영상 신호를 나타내는 데이터 신호를 화소 영역(SP) 회로로 전달하며, 스캔 라인(S1-Sn)은 스캔 신호를 화소 영역 회로로 전달할 수 있다.
행 방향으로 배열되는 복수의 스캔 라인(S1-Sn) 각각은 주사 구동부(130)에 의해 스캔 신호가 순차적으로 인가되고, 열 방향으로 배열되는 복수의 데이터 라인(D1-Dm) 각각은 데이터 구동부(140)에 의해 영상 신호에 대응되는 데이터 전압(VDATA)이 인가될 수 있다.
이 때, 주사 구동부(130) 및/또는 데이터 구동부(140)는 디스플레이 패널(120)에 전기적으로 연결되거나, 디스플레이 패널(120)에 접착되어 전기적으로 연결되는 테이프 캐리어 패키지(Tape Carrier Package; TCP)에 칩 등의 형태로 장착될 수 있다. 이와는 달리, 주사 구동부(130) 및/또는 데이터 구동부(140)가 디스플레이 패널(110)에 접착되어 전기적으로 연결되는 가요성 인쇄 회로(Flexible Printed Circuit, FPC) 또는 필름(Film) 등에 칩 등의 형태로 장착될 수도 있다. 뿐만 아니라, 주사 구동부(130) 및/또는 데이터 구동부(140)는 발광 다이오드 모듈(10)의 기판 위에 직접 장착될 수도 있다.
도 5는 도 4의 화소 영역의 화소 회로를 나타내는 등가 회로도이다. 구체적으로, 도 5는 첫 번째 스캔 라인(S1) 및 첫 번째 데이터 라인(D1)에 의해 구동되는 화소 회로를 예시한다.
도 5를 참조하면, 화소 회로는 발광 다이오드 소자(LED), 2개의 트랜지스터(M1, M2) 및 캐패시터(Cst)를 포함할 수 있다. 복수의 트랜지스터(M1, M2)는 PMOS형 트랜지스터로 마련될 수 있다. 다만, 이와 같은 회로 구성은 AM(Active Matrix) 구동 방식으로 화소 회로의 일 실시 예에 불과하므로, 화소 회로가 예시된 도 4의 회로 구성에 한정되는 것은 아니다.
스위칭 트랜지스터(M2)는 게이트 전극이 스캔 라인(Sn)에 연결되고, 소스 전극이 데이터 라인(Dm)에 연결되고, 드레인 전극은 캐패시터(Cst)의 일단 및 구동 트랜지스터(M1)의 게이트 전극에 연결되며, 커패시터(Cst)의 타단은 전원 전압(VDD)에 연결될 수 있다. 또한, 구동 트랜지스터(M1)의 소스 전극이 전원 전압(VDD)에 연결되고, 드레인 전극은 발광 다이오드 소자(LED)의 애노드(Anode; 310 (도 6 참조))에 연결되고, 발광 다이오드 소자(LED)의 캐소드(Cathode; 390 (도 6 참조))는 기준 전극(250-1, 250-2)을 통하여 기준 전압(VSS)에 연결되어, 구동 트랜지스터(M1)로부터 인가되는 전류에 기초하여 발광할 수 있다. 이 때, 발광 다이오드 소자(LED)의 캐소드(Cathode; 390)에 연결되는 기준 전압(VSS)은 전원 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용될 수 있다.
일 실시예에 따르면 발광 다이오드에 마련된 전원 공급부는 전원 전압(VDD)를 발광 다이오드 모듈에 공급하고 기준 전압(VSS)과 연결될 수 있다.
이와 같은 화소 회로의 동작은 다음과 같다. 먼저, 스캔 라인(Sn)에 스캔 신호가 인가되어 스위칭 트랜지스터(M2)가 온(On)되면, 데이터 전압이 캐패시터(Cst)의 일단 및 구동 트랜지스터(M1)의 게이트 전극에 전달될 수 있다. 그 결과, 캐패시터(Cst)에 의해 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)은 일정 기간 유지될 수 있다. 또한, 구동 트랜지스터(M1)는 게이트-소스 전압(VGS)에 대응하는 전류(ILED)를 발광 다이오드 소자(LED)의 애노드(Anode; 310)에 인가함으로써 발광 다이오드 소자(LED)를 발광시킬 수 있다.
이 때, 구동 트랜지스터(M1)의 게이트 전극에 높은 데이터 전압(VDATA)이 전달되면, 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)이 낮아져 적은 량의 전류(ILED)가 발광 다이오드 소자(LED)의 애노드(Anode; 310)로 인가되어, 발광 다이오드 소자(LED)가 적게 발광함으로써 낮은 계조를 표시할 수 있다. 반면, 낮은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)이 높아져, 다량의 전류(ILED)가 발광 다이오드 소자(LED)의 애노드(Anode; 310)로 인가되고, 발광 다이오드 소자(LED)는 많이 발광함으로써 높은 계조를 표시할 수 있다. 이처럼, 화소 회로 각각에 인가되는 데이터 전압(VDATA)의 레벨은 표시될 영상에 기초하여 결정될 수 있다.
이와 같은 화소 영역(SP) 단면의 일 실시 예는 도 6과 같다.
도 6에서는 두 개의 트랜지스터(200) 중 하나가 발광 다이오드 소자(300)와 연결된 예를 도시한다.
유리 기판(P3)은 다양한 소재를 포함할 수 있다. 예를 들어, 유리 기판(P3)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 유리 기판(P3)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성되어 가요성을 가질 수 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
유리 기판(P3) 상에는 버퍼층(111)이 형성될 수 있다. 버퍼층(111)은 유리 기판(P3)의 상부에 평탄면을 제공할 수 있고, 이물 또는 습기가 유리 기판(P3) 을 통하여 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(111)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
버퍼층(111) 상에는 트랜지스터(200)가 구비될 수 있다.
트랜지스터(200)는 활성층(210), 게이트 전극(220), 소스 전극(230a) 및 드레인 전극(230b)을 포함할 수 있다. 활성층(210)은 반도체 물질을 포함할 수 있고, 소스 영역, 드레인 영역 및 소스 영역과 드레인 영역 사이의 채널 영역을 가질 수 있다. 게이트 전극(220)은 채널 영역에 대응하게 활성층(210) 상에 형성될 수 있다. 소스 전극(230a) 및 드레인 전극(230b)은 활성층(210)의 소스 영역과 드레인 영역에 각각 전기적으로 연결될 수 있다. 활성층(210)과 게이트 전극(220) 사이에는 게이트 절연막으로서 무기 절연 물질로 형성된 제1 절연층(113)이 배치될 수 있다. 게이트 전극(220)과 소스 전극(230a) 사이 및 게이트 전극(220)과 드레인 전극(230b) 사이에는 층간 절연막으로서 제2 절연층(115)이 배치될 수 있다. 소스 전극(230a) 및 드레인 전극(230b) 상에는 평탄화막으로서 제3 절연층(117)이 배치된다. 제2 절연층(115) 및 제3 절연층(117)은 유기 절연 물질, 또는 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 형성할 수도 있다.
도 6에서는 트랜지스터(200)가 게이트 전극이 활성층의 상부에 배치된 탑 게이트 타입(Top Gate Type)으로 구현되는 경우를 예시하였지만, 본 발명은 이에 제한되지 않으며, 게이트 전극은 활성층의 하부에 배치될 수도 있다.
한편, 버퍼층(111), 제1절연층(113), 제2절연층(115) 및 제3 절연층(117)과 트랜지스터(200)는 상술한 스캔 라인과 데이터 라인을 포함하는 신호 배선층을 형성할 수 있다. 일 실시예에 따르면 신호 배선층은 TFT(Thin-film transistor) 기판으로 형성될 수 있다.
본 명세서에서는 발광 다이오드 소자(300)가 포함된 층을 제1기판(P1)으로 명명하고, 버퍼층(111), 제1절연층(113), 제2절연층(115) 및 제3 절연층(117)과 트랜지스터(200)는 상술한 스캔 라인과 데이터 라인을 포함하는 층(layer) 구조를 제2기판(P2-1, P2-2)로 명명하였다. 한편, 제2기판은 상부 신호 배선층(P2-1) 및 하부 신호 배선층(P2-2)를 포함할 수 있다.
한편 제1기판(P1), 제2기판(P2) 및 유리기판(P3)는 통합 기판을 형성할 수 있다.
또한 본 명세서에 발광 다이오드 소자는 플립형(Flip Type)으로 설명하고 있으나, 수직형(Vertical type)도 적용 가능하다.
제3 절연층(117) 상에는 화소 영역을 정의하는 뱅크(400)가 배치될 수 있다. 뱅크(400)는 발광 다이오드 소자(300)가 수용될 오목부(430)를 포함한다. 뱅크(400)의 높이는 발광 다이오드 소자(300)의 높이 및 시야각에 의해 결정될 수 있다. 오목부(430)의 크기(폭)는 디스플레이 장치(100)의 해상도, 화소 밀도 등에 의해 결정될 수 있다. 일 실시 예에서, 뱅크(400)의 높이보다 발광 다이오드(300)의 높이가 더 클 수 있다.
도 6에는 오목부(430)가 사각형인 예를 도시하고 있으나, 본 발명의 실시 예들은 이에 한정되지 않고, 오목부(430)는 다각형, 직사각형, 원형, 원뿔형, 타원형, 삼각형 등 다양한 형상을 가질 수 있다.
오목부(430)의 측면 및 저면, 오목부(430) 주변의 뱅크(400)의 상면을 따라 신호 전극(510)이 배치될 수 있다. 신호 전극(510)은 제3 절연층(117)에 형성된 비아 홀을 통해 트랜지스터(200)의 소스 전극(230a) 또는 드레인 전극(230b)과 전기적으로 연결될 수 있다.
일 실시예에 따르면 후술할 도전 패턴은 비아 홀을 통하여 기준 전극과 함께 접지에 연결될 수 있다.
뱅크(400)는 광 투과율이 낮은 광 차단부로 기능하여 발광 다이오드 소자(300)의 측면으로 방출되는 광을 차단함으로써, 인접한 발광 다이오드 소자(300)에서 발생하는 광들의 혼색을 방지할 수 있다. 또한, 뱅크(400)는 외부로부터 입사되는 광을 흡수 및 차단하여 디스플레이 장치(100)의 명실 콘트라스트를 향상시킬 수 있다. 뱅크(400)는 광의 적어도 일부를 흡수하는 물질, 또는 광 반사 물질, 또는 광 산란 물질을 포함할 수 있다.
뱅크(400)는 가시광(예를 들어, 380nm 내지 750nm 파장 범위의 광)에 대해 반투명 또는 불투명한 절연 물질을 포함할 수 있다. 뱅크(400)는 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리에테르설폰, 폴리비닐부티랄, 폴리페닐렌에테르, 폴리아미드, 폴리에테르이미드, 노보넨계(norbornene system) 수지, 메타크릴 수지, 환상 폴리올레핀계 등의 열가소성 수지, 에폭시 수지, 페놀 수지, 우레탄 수지, 아크릴수지, 비닐 에스테르 수지, 이미드계 수지, 우레탄계 수지, 우레아(urea)수지, 멜라민(melamine) 수지 등의 열경화성 수지, 또는 폴리스티렌, 폴리아크릴로니트릴, 폴리카보네이트 등의 유기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
이와는 달리, 뱅크(400)는 SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx 등의 무기산화물, 무기질화물 등의 무기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에서, 뱅크(400)는 블랙 매트릭스(black matrix) 재료와 같은 불투명 재료로 형성될 수 있다. 절연성 블랙 매트릭스 재료로는 유기 수지, 글래스 페이스트(glass paste) 및 흑색 안료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 다른 실시 예에서 뱅크(400)는 고반사율을 갖는 분산된 브래그 반사체(DBR) 또는 금속으로 형성된 미러 반사체일 수 있다.
뱅크(400)의 오목부(430)에 발광 다이오드 소자(300)가 배치될 수 있다. 발광 다이오드(300)는 마이크로 LED일 수 있다. 여기서 마이크로는 1 내지 100 ㎛ 의 크기를 가리킬 수 있으나, 개시된 발명의 실시 예들은 이에 제한되지 않고, 그보다 더 크거나 더 작은 크기의 발광 다이오드 소자에도 적용될 수 있다. 발광 다이오드 소자(300)는 개별적으로 또는 복수 개가 이송 기구에 의해 웨이퍼 상에서 픽업(pick up)되어 유리 기판(P3)에 전사됨으로써 유리 기판(P3)의 오목부(430)에 수용될 수 있다. 일 실시 예에서, 발광 다이오드 소자(300)는 뱅크(400) 및 신호 전극(510)이 형성된 후 유리 기판(P3)의 오목부(430)에 수용될 수 있다. 발광 다이오드 소자(300)는 자외광으로부터 가시광까지의 파장 영역에 속하는 소정 파장의 광을 방출할 수 있다. 예를 들어, 발광 다이오드 소자(300)는 적색, 녹색, 청색, 백색 LED 또는 UV LED일 수 있다.
발광 다이오드 소자(300)는 p-n 다이오드, 애노드(310) 및 캐소드(390)를 포함할 수 있다. 애노드(310) 및/또는 캐소드(390)는 금속, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료로 형성될 수 있다. 애노드(310)는 신호 전극(510)과 전기적으로 연결되고, 캐소드(390)는 공통 전극(530)과 전기적으로 연결될 수 있다. p-n 다이오드는 애노드(310) 측의 p-도핑부(330), 하나 이상의 양자 우물부(350) 및 캐소드(390) 측의n-도핑부(370)를 포함할 수 있다. 이와는 달리, 캐소드(390) 측의 도핑부가 p-도핑부(330)이고, 애노드(310) 측의 도핑부가 n-도핑부(330)일 수도 있다.
패시베이션층(520)은 오목부(430) 내의 발광 다이오드 소자(300)를 둘러싸도록 마련될 수 있다. 패시베이션층(520)은 뱅크(400)와 발광 다이오드 소자(300)를 커버할 수 있다. 패시베이션층(520)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 패시베이션층(520)은 아크릴, 폴리(메틸 메타크릴레이트)(PMMA), 벤조사이클로부텐(BCB), 폴리이미드, 아크릴레이트, 에폭시 및 폴리에스테르 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
한편, 디스플레이 장치(100)에 포함된 발광 다이오드 소자(300) 각각은 고유한 색을 방출할 수 있다. 이 때, 하나의 화소 영역(P)에 속하는 복수의 발광 다이오드 소자 각각은 서로 다른 신호 전극과 연결되고, 하나의 공통 전극(530)을 공유하도록 마련될 수 있다.
신호 배선층은 유리 기판에 상부에 마련되는 상부 신호 배선층(P2-1) 및 유리 기판 하부에 마련되는 하부 신호 배선층(P2-2)으로 마련될 수 있다.
한편 기준 전극(250-1, 250-2)은 상부 신호 배선층(P2-1) 및 하부 신호 배선층(P2-2) 중 적어도 하나에 마련될 수 있다.
기준 전극(250-1, 250-2)이 상부 또는 하부 신호 배선층에 마련되더라도 상부 및 하부 신호 배선층은 상호간 연결될 수 있다.
한편 도6에서 제시한 기준 전극은 신호 배선층에 마련되는 전극을 개념적으로 나타낸 것이며, 상술한 바와 같이 다이오드가 기준 전압과 연결되는 배선의 전극이라면 그 실시 형태의 제한은 없다.
상부 신호 배선층과 하부 신호 배선층이 연결되는 방법에 관계없이 상부 및 하부 배선층에 마련된 기준 전극은 공유될 수 있다. 한편 이러한 기준 전극은 접지와 연결될 수 있다.
후술하는 바와 같이 상부 신호 배선층과 하부 배선층은 다양한 방법으로 연결될 수 있다.
도7a 및 도7b는 일 실시예에 따른 상부 신호 배선층과 하부 신호 배선층이 연결되는 구성에 대하여 설명한다.
도7a를 참고하면, 도7a는 상부 신호 배선층(P2-1)과 하부 신호 배선층(P2-2)이 유리 기판을 통하여 연결된 형태를 나타내고 있다.
도7a에 나타난 상부 신호 배선층 및 하부 배선층의 연결 형태는 TGV (Through Glass Via)방식으로 명명될 수 있다.
일 실시예에 따르면 상부 신호 배선층(P2-1)과 하부 신호 배선층(P2-2)은 유리 기판에 형성된 비아 홀을 통해서 연결 될 수 있다.
구체적으로 상부 신호 배선층에 마련된 패드(270-1)은 비아 홀을 통하여 하부 신호 배선층(P2-2)에 마련된 연성 회로 기판 패드(flexible printed circuit pad, 260)에 연결될 수 있다.
연성 회로 기판 패드(260)는 발광 다이오드 모듈의 외부 구성과 연결될 수 있다.
이 경우에 도전 패턴은 유리 기판에 형성된 비아 홀의 배선을 통하여 접지와 연결될 수 있다. 또한 도전 패턴은 하부 신호 배선층(P2-2)에 마련된 기준 전극(250-2)에 연결될 수도 있다.
도7b를 참고하면, 도7b는 상부 신호 배선층(P2-1)과 하부 신호 배선층(P2-2)이 별도의 배선 구조(280)를 통하여 연결된 구조를 나타내고 있다.
구체적으로 상부 신호 배선층 및 하부 신호 배선층 각각에 마련된 측면 배선 패드(270-2, 270-3) 각각은 배선 구조(280)을 통하여 연결될 수 있다.
이러한 구조는 측면 배선 방식으로 명명될 수 있다. 구체적으로 배선 구조는 유리 기판 상하부에 패드를, 배선 구조로 연결시킬 수 있다.
한편, 상부 신호 배선층(P2-1)과 하부 신호 배선층(P2-2)이 배선 구조(280)로 연결된 경우, 배선 구조(280)는 발광 다이오드 모듈의 측면에 위치할 수 있다. 이 경우 도전 패턴은 배선 구조(280)가 없는 통합 기판에 형성될 수 있다. 이와 관련된 자세한 설명은 후술한다.
도7a와 마찬가지로 하부 신호 배선층(P2-2)에는 연성 회로 기판 패드(260)이 마련될 수 있고, 는 발광 다이오드 모듈의 외부 구성과 연결될 수 있다.
또한, 도전 패턴은 하부 신호 배선층(P2-2)에 마련된 기준 전극(250-2)에 연결될 수도 있다.
도8a 및 도8b는 일 실시예에 따른 도전 패턴이 발광 다이오드 모듈(10)에 구현된 형태를 나타낸 도면이다.
도8a 및 도8b를 참고하면, 본 발명의 일 실시예에 따른 발광 다이오드 모듈은 마이크로미터(ㅅm) 단위의 초소형 발광 다이오드가 실장 되는 형태로 마련될 수 있다.
한편 본 발명은 발광 다이오드 모듈에 복수의 발광 다이오드 소자 및 복수의 신호 전극과 독립적으로 기준 전극과 연결된 도전 패턴(600)을 포함할 수 있다.
또한 발광 다이오드 모듈(10)의 구현에 있어서 발광 다이오드 소자의 손실을 방지하기 위하여 발광 다이오드 모듈(10) 측면에 도전 패턴(600)을 형성할 수 있다.
형성된 도전 패턴(600)은 정전기(Electrostatic Discharge, ESD) 발생시 도전 패턴으로 전류가 흘러 접지로 흘러 발광 다이오드 및 신호 배선의 보호를 유도할 수 있다. 한편 상술한 동작을 위하여 도전 패턴은 기존의 배선 구조의 커패시턴스(capacitance)보다 큰 커패시턴스를 갖고, 낮은 임피던스를 갖도록 마련될 수 있다.
또한, 도전 패턴(600)은 상술한 발광 다이오드가 포함된 제1기판(P1)과, 복수의 신호 전극이 마련된 제2기판(P2-1, P2-2)과 전기적으로 독립되어 마련될 수 있다.
도전 패턴(600)은 발광 다이오드와 복수의 신호 전극 주변에 마련될 수 있다.
도전 패턴은 복수의 신호 전극와 독립적으로 기준 전극(250-1, 250-2)과 연결될 수 있다. 또한 도전 패턴은 발광 다이오드 모듈에 마련된 플레이트(P4)와 연결될 수 있다. 플레이트(P4)는 접지와 연결될 수 있다.
이와 같이 도전 패턴(600)이 접지와 연결된 경우 정전기가 발광 다이오드 모듈에 가해지면, 정전기는 도전 패턴을 통하여 다른 회로에 영향을 미치지 않고 접지로 흐를 수 있다.
한편 도전 패턴은 도8b에 나타난 바와 같이 다양한 형태로 접지와 연결될 수 있다.
도전 패턴(600)은 복수의 신호 전극와 독립적으로 기준 전극(250-1, 250-2)과 연결될 수 있으며, 기준 전극은 접지를 제공할 수 있다. 신호 배선층은 상부 신호 배선층(P2-1)과 하부 배선층(P2-2)으로 마련될 수 있다.
기준 전극(250-2)은 하부 신호 배선층(P2-2)에 마련되어 도전 패턴과 연결될 수 있다.
하부 신호 배선층에 마련된 기준 전극은 접지와 연결될 수 있다.
도전 패턴은 별도의 배선을 통하여 발광 다이오드 모듈 하부에 마련된 플레이트(P4)와 직접적으로 연결될 수 있다. 일 실시예에 따르면 플레이트는 접지와 연결될 수 있다.
따라서 도전 패턴은 플레이트를 통하여 접지와 연결될 수 있다.
도전 패턴(600)은 배선을 통하여 하부 신호 배선층(P2-2)에 마련된 비아 홀에 마련된 배선과 연결되어 기준 전극(250-2)과 연결될 수 있다. 이러한 기준 전극(250-2)은 하부 신호 배선층에 마련된 비아 홀과 연결될 수 있다.
따라서 도전 패턴은 하부 신호 배선층에 마련된 비아 홀을 통하여 기준 전극(250-2)과 연결되며, 접지와 연결될 수 있다.
또한 다른 실시예에 의하면, 도전 패드는 발광 다이오드 모듈의 외부 구성을 통하여 접지로 연결될 수 있다. 이와 관련된 자세한 설명은 아래에서 설명한다.
한편 발광 다이오드 모듈(10)은 발광 다이오드 소자가 포함된 제1기판(P1)과 복수의 스캔 라인 및 복수의 데이터 라인이 실장된 제2기판(P2)을 포함할 수 있다.
도전 패턴(600)의 적어도 일부는 제 1기판의 적어도 일 측면에 마련될 수 있다.
발광 다이오드 모듈(10)에 ESD가 발생하면, 발광 다이오드 소자 및 신호 전극이 아닌 발광 다이오드 모듈에 마련된 도전 패턴에 ESD가 전달될 수 있다. 도전 패턴(600)은 전달된 ESD를 연결된 접지로 흘려 보낼 수 있다. 이러한 동작을 기초로 발광 다이오드 모듈에 가해지는 ESD는 발광 다이오드 소자 및 신호 전극에 전달되지 않고 도전 패턴을 거쳐 접지로 전달될 수 있다.
한편 상술한 바와 같이 도전 패턴은 복수의 스캔 라인 및 복수의 데이터 라인과 발광 다이오드 소자가 연결된 회로 구성과 연결되지 않고 독립적으로 마련될 수 있다.
상술한 바와 같이 도전 패턴은 접지와 연결되어 정전기를 바로 접지로 흘려 보낼 수 있다. 한편, 본 발명에서는 도전 패턴이 접지와 연결되는 형태로 구현된다면, 도전 패턴이 접지와 연결되는 형태의 제한은 없다.
또한 도8a및 도8b에서 설명한 동작은 본 발명의 동작을 설명하기 위한 일 실시예에 불과하며 ESD가 도전 패턴으로 흘러 제거되는 동작에 제한은 없다.
도9내지 11은 발광 다이오드 모듈에 구현된 도전 패턴의 다양한 형태를 설명하기 위한 도면이다.
도9a는 일 실시예에 따른 발광 다이오드 모듈(10)의 평면도이고, 도9b는 일 실시예에 따른 발광 다이오드 모듈(10)의 측면도이다.
도9a및 도9b를 참고하면, 도전 패턴(600-9a, 600-9b)은 발광 다이오드 소자(300) 주변에 마련되고, 접지에 연결될 수 있다.
도전 패턴(600-9a, 600-9b)가접지에 연결되면, 발광 다이오드 소자에 인가되는 ESD를 제거할 수 있다. 한편 상술한 바와 같이 도전 패턴(600-9a, 600-9b)은 기준 전극(250-1, 250-2)에 연결될 수 있다.
기준 전극은 기준 전압(VSS)에 연결될 수 있다. 상술한 바와 같이 도전 패턴(600-9a, 600-9b)은 신호 배선층, 구체적으로 하부 신호 배선층(P2-2)의 기준 전극(250-2)에 연결될 수 있다. 기준 전극에 연결될 때, 도전 패턴은 직접 하부 신호 배선층에 마련된 기준 전극에 연결될 수 있다. 또한 기준 전극은 하부 신호 배선층에 마련된 비아홀을 통하여 연결될 수 있다. 또한 상술한 바와 같이 도전 패턴은 발광 다이오드 모듈에 마련된 플레이트(P4)를 통해 접지로 연결될 수 있다.
도10a는 일 실시예에 따른 발광 다이오드 모듈의 평면도이고, 도10b는 일 실시예에 따른 발광 다이오드 모듈의 사시도이다.
도 10a 및 도 10b를 참고하면, 도전 패턴의 적어도 일부가 발광 다이오드 모듈(10)의 일 측면에 마련되는 것을 나타내고 있다. 도 10a에서는 도전 패턴(600-10A)이 제 1기판(P1)의 측면 및 발광 다이오드 모듈(10)의 주변부에 마련될 것을 나타내고 있다.
또한 도10a 및 도10b에서는 도전 패턴이 배선 구조(280)가 없는 곳에 형성된 것을 나타내고 있다. 배선 구조(280)는 유리 기판 상부에 마련된 상부 신호 배선층과 유리 기판 하부에 마련된 하부 신호 배선층을 연결할 수 있다. 이와 관련된 자세한 내용은 상술한바, 자세한 내용은 생략한다.
도전 패턴(600-10a, 600-10b)는 기준 전극과 연결되어 접지로 연결될 수 있다. 또한 도전 패턴(600-10A, 600-10B)은 기준 전극(250-1, 250-2)을 통해서 접지로 연결될 수도 있으나, 플레이트(P4) 및 디스플레이 장치에 마련된 다른 프레임이나, 다른 기판 등의 외부 구성을 통하여 접지와 연결될 수 있다.
도전 패턴(600-10A)은 제1기판(P1)에 마련된 발광 다이오드 소자 및 제 2기판(P2)에 마련된 신호 전극 및 배선 구조와의 위치 관계를 고려하여 마련될 수 있다.
일 실시예에 따르면 발광 다이오드 소자의 구현을 위하여 신호 전극, 배선 구조(280)는 발광 다이오드 모듈(10)의 적어도 일면에 마련될 수 있고, 상술한 도전 패턴은 신호 전극의 배선의 구현 위치를 회피하여 발광 다이오드 모듈(10)에 마련될 수 있다.
또한 도전 패턴은 발광 다이오드 모듈(10)에 마련된 기준 전극과 연결 될 수 있다. 도전 패턴(600-11A)은 제1기판(P1)의 측면에 단속적으로 마련될 수 있다. 단속적으로 마련된 도전 패턴(600-11A, 600-11B)은 단수 또는 복수의 경로로 접지와 연결될 수 있다.
도 10B에 나타난 도전 패턴(600-11B)은 발광 다이오드(300)가 실장 된 제1기판(P1)의 측면에 형성되면서 단속적으로 형성되는 것이므로 접지에 연결되는데 있어서 단일 또는 복수의 경로로 연결될 수 있다.
구체적으로 신호 배선층에는 복수개의 기준 전극이 마련될 수 있다, 기준 전극 각각은 접지와 연결될 수 있다. 따라서 단속적으로 마련된 도전 패턴은 각각 복수개의 기준 전극과 연결되므로서 접지와 연결될 수 있다.
이와 같이 도전 패턴이 형성되는데 있어서도 제2기판(P2)에 마련된 신호 전극의 배선의 배선 위치를 고려하여 형성될 수 있다.
한편 도10a 및 도10b에서 설명한 동작은 본 발명의 일 실시예에 불과하며 도전 패턴이 접지와 연결되어 ESD를 제거할 수 있는 구조라면 그 형태의 제한은 없다.
도11a는 일 실시예에 따른 발광 다이오드 모듈(10)의 평면도이고, 도11b는 일 실시예에 따른 발광 다이오드 모듈(10)의 측면도이다.
도11a 및 도11b를 참고하면, 도10a 및 도10b와 같이 상부 신호 배선층과 하부 신호 배선층을 연결하는 배선 구조(280)가 마련될 수 있다. 또한 도전 패턴(600-11a, 600-11b)는 배선 구조가 마련된 발광 다이오드의 면을 회피하여 마련될 수 있다.
다만 도10a와 달리 도11a에 나타난 도전 패턴(600-11a, 600-11b)은 연속적으로 마련될 수 있다. 도11A에서는 배선 구조(280)가 형성된 통합 기판을 배제한 면에 도전 패턴이 형성되므로 도전 패턴(600-11a, 600-11b)은 연속적으로 마련될 수 있다.
이 경우에도 도전 패턴(600-11a, 600-11b)은 형태의 제한 없지 접지와 연결될 수 있다.
한편 도 9 내지 도 11에서 설명한 도전 패턴의 구현 형태는 본 발명의 실시예에 불과하며, 도전 패턴이 접지와 연결되어 ESD를 제거할 수 있는 구현 형태라면 도전 패턴의 구현 형태의 제한은 없다.
도12은 일 실시예에 따른 도전 패턴(600-12)이 외부 구성과 연결되는 형태를 설명하기 위한 도면이다.
도12를 참고하면, 도전 패턴(600-12)은 제2기판(P2)의 적어도 일면에 형성 될 수 있다. 또한 제2기판의 일면에는 도전성 플레이트(P4)를 포함할 수 있다. 도전 패턴(600-12)은 플레이트(P4)와 연결하여 접지와 연결될 수 있다.
또한 발광 다이오드 모듈(10)에 인가된 ESD는 도전 패턴(600-12)을 거쳐 외부 구성(700)과 연결될 수 있다. 일 실시예에 따르면 외부 구성(700)은 디스플레이 장치에 마련된 전원 공급부로 마련될 수 있다.
외부 구성(700)이 전원 공급부로 마련되는 경우 전원 공급부는 발광 다이오드에 전원을 공급하는 구성으로 그 실시에 제한은 없다.
전원 공급부(700) 접지점과 전기적으로 연결될 수 있다. 외부 구성(700)은 접지와 연결될 수 있는 구성이면 그 형태의 제한은 없다.
외부 구성은 도전 패턴(600-12) 및 기준 전극(250-2)를 통하여 접지와 연결될 수 있다. 본 발명의 다른 실시예에 따르면 외부 구성은 신호 배선층과 연성회로기판(Flexible Printed Circuit Board)을 통하여 연결될 수 있다.
한편, ESD는 유리 기판 배면에 마련된 도전성 플레이트(P4)로 흘러 발광 다이오드 모듈(10)에 마련된 발광 다이오드 소자 및 신호 전극의 손상을 방지할 수 있다.
한편, 도전성 플레이트는 다른 기판 또는 디스플레이 장치에 마련된 접지와 연결될 수 있다. 도전성 플레이트는 이러한 구조로 인하여 ESD가 제1기판 및 제2기판으로 다시 흘러가는 것을 방지할 수 있다. 도12에서는 도전성 플레이트가 발광 다이오드 모듈(10)의 배면에 형성된 것을 나타내었으나, 도전성 플레이트가 형성되는 면에 제한은 없다.
한편, 개시된 실시예들은 컴퓨터에 의해 실행 가능한 명령어를 저장하는 기록매체의 형태로 구현될 수 있다. 명령어는 프로그램 코드의 형태로 저장될 수 있으며, 프로세서에 의해 실행되었을 때, 프로그램 모듈을 생성하여 개시된 실시예들의 동작을 수행할 수 있다. 기록매체는 컴퓨터로 읽을 수 있는 기록매체로 구현될 수 있다.
컴퓨터가 읽을 수 있는 기록매체로는 컴퓨터에 의하여 해독될 수 있는 명령어가 저장된 모든 종류의 기록 매체를 포함한다. 예를 들어, ROM(Read Only Memory), RAM(Random Access Memory), 자기 테이프, 자기 디스크, 플래쉬 메모리, 광 데이터 저장장치 등이 있을 수 있다.
이상에서와 같이 첨부된 도면을 참조하여 개시된 실시예들을 설명하였다.본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고도, 개시된 실시예들과 다른 형태로 본 발명이 실시될 수 있음을 이해할 것이다. 개시된 실시예들은 예시적인 것이며, 한정적으로 해석되어서는 안 된다.
1 : 디스플레이 장치
10 : 발광 다이오드 모듈
600 : 도전 패턴

Claims (18)

  1. 유리 기판;
    복수의 발광 다이오드 소자;
    상기 유리 기판 상에 배치되고,
    각 발광 다이오드 소자에 데이터 신호를 공급하는 복수의 신호 전극 및 상기 복수의 발광 다이오드 소자를 접지시키는 복수의 기준 전극을 포함하는 신호 배선층; 및
    상기 유리 기판, 상기 복수의 발광 다이오드 소자 및 상기 신호 배선층으로 구현된 통합 기판의 적어도 일면에 마련되고,
    상기 복수의 기준 전극 중 적어도 하나 또는 접지와 연결되는 도전 패턴;을 포함하는 발광 다이오드 모듈.
  2. 제 1항에 있어서,
    상기 복수의 발광 다이오드 소자는 제 1 기판에 마련되고,
    상기 도전 패턴의 적어도 일부는,
    상기 제 1기판의 적어도 일 측면에 마련되는 발광 다이오드 모듈.
  3. 제1항에 있어서,
    상기 신호 배선층은,
    복수의 스캔 라인 및 복수의 데이터 라인은 제 2기판에 마련되고,
    상기 도전 패턴은,
    상기 제 2기판의 적어도 일면에 형성되는 발광 다이오드 모듈.
  4. 제 3항에 있어서,
    상기 유리 기판의 일면에 마련되고,
    상기 도전 패턴과 연결된 플레이트;를 더 포함하고,
    상기 도전 패턴은,
    상기 플레이트를 통하여 접지와 연결되는 발광 다이오드 모듈.
  5. 제 1항에 있어서,
    상기 도전 패턴은,
    상기 신호 배선층에 형성된 비아 홀(via hole)을 통하여 상기 기준 전극과 연결되는 발광 다이오드 모듈.
  6. 제1항에 있어서,
    상기 도전 패턴은,
    상기 복수의 다이오드 소자 및 상기 복수의 신호 전극과 전기적으로 차단되도록 마련된 발광 다이오드 모듈.
  7. 제1항에 있어서,
    상기 도전 패턴은,
    상기 기준 전극을 접지시키도록 마련되는 외부 구성을 통하여 접지와 연결되는 발광 다이오드 모듈.
  8. 제1항에 있어서,
    상기 신호 배선층은,
    상기 복수의 발광 다이오드 소자 및 상기 유리 기판 사이에 배치되는 상부 신호 배선층; 및
    상기 상부 신호 배선층과 연결되고, 상기 상부 신호 배선층과 상반되는 상기 유리 기판의 일면에 마련되는 하부 신호 배선층;을 포함하는 발광 다이오드 모듈.
  9. 제 8항에 있어서,
    상기 상부 신호 배선층 및 상기 하부 신호 배선층을 연결하는 배선 구조;를 더 포함하고,
    상기 도전 패턴은,
    상기 배선구조가 없는 상기 통합 기판의 적어도 일면에 마련되는 발광 다이오드 모듈.
  10. 유리 기판;
    복수의 발광 다이오드 소자;
    상기 유리 기판 상에 배치되고,
    각 발광 다이오드 소자에 데이터 신호를 공급하는 복수의 신호 전극 및 복수의 발광 다이오드 소자를 접지시키는 복수의 기준 전극을 포함하는 신호 배선층; 및
    상기 도전 패턴은,
    상기 유리 기판, 상기 복수의 발광 다이오드 소자 및 상기 신호 배선층으로 구현된 통합 기판의 적어도 일면에 마련되고,
    상기 복수의 기준 전극 중 적어도 하나 또는 접지와 연결되고,
    상기 통합 기판 전면에 마련되는 글래스 패널; 및
    상기 통합 기판을 고정하는 고정 부재;를 포함하는 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 복수의 발광 다이오드 소자는 제1 기판에 마련되고,
    상기 도전 패턴의 적어도 일부는,
    상기 제 1기판의 적어도 일 측면에 마련되는 디스플레이 장치.
  12. 제 10항에 있어서,
    복수의 스캔 라인 및 복수의 데이터 라인은 제 2기판에 마련되고,
    상기 도전 패턴은,
    상기 제 2기판의 적어도 일면에 형성되는 디스플레이 장치.
  13. 제 10항에 있어서,
    상기 유리 기판의 일면에 마련되고,
    상기 도전 패턴과 연결된 플레이트;를 더 포함하고,
    상기 도전 패턴은,
    상기 플레이트를 통하여 접지와 연결되는 디스플레이 장치.

  14. 제 10항에 있어서,
    상기 도전 패턴은,
    상기 신호 배선층에 형성된 비아 홀(via hole)을 통하여 상기 기준 전극과 연결되는 디스플레이 장치.
  15. 제 10항에 있어서,
    상기 도전 패턴은,
    상기 복수의 다이오드 소자 및 상기 복수의 신호 전극과 전기적으로 차단되도록 마련된 디스플레이 장치.
  16. 제 10항에 있어서,
    접지와 연결하도록 마련되는 외부 구성;을 더 포함하고,
    상기 도전 패턴은,
    상기 기준 전극을 접지시키도록 마련되는 외부 구성을 통하여 접지와 연결되는 디스플레이 장치.
  17. 제 10항에 있어서,
    상기 신호 배선층은,
    상기 복수의 발광 다이오드 소자 및 상기 유리 기판 사이에 배치되는 상부 신호 배선층; 및
    상기 상부 신호 배선층과 연결되고, 상기 상부 신호 배선층과 상반되는 상기 유리 기판의 일면에 마련되는 하부 신호 배선층;을 포함하는 디스플레이 장치.
  18. 제 17항에 있어서,
    상기 상부 신호 배선층 및 상기 하부 신호 배선층을 연결하는 배선 구조;를 더 포함하고,
    상기 도전 패턴은,
    상기 배선구조가 없는 상기 통합 기판의 적어도 일면에 마련되는 디스플레이 장치.
KR1020190097215A 2019-05-03 2019-08-09 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치 KR20200127815A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200046933A KR20200127863A (ko) 2019-05-03 2020-04-17 발광 다이오드 모듈
EP20802573.4A EP3918635A4 (en) 2019-05-03 2020-04-29 LIGHT EMITTING DIODE MODULE
PCT/KR2020/005798 WO2020226369A1 (en) 2019-05-03 2020-04-29 Light emitting diode module
CN202080029636.2A CN113728431A (zh) 2019-05-03 2020-04-29 发光二极管模块
US16/863,069 US11710813B2 (en) 2019-05-03 2020-04-30 Light emitting diode module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190052516 2019-05-03
KR20190052516 2019-05-03

Publications (1)

Publication Number Publication Date
KR20200127815A true KR20200127815A (ko) 2020-11-11

Family

ID=73451513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190097215A KR20200127815A (ko) 2019-05-03 2019-08-09 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20200127815A (ko)
CN (1) CN113728431A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022154158A1 (ko) * 2021-01-15 2022-07-21 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022154158A1 (ko) * 2021-01-15 2022-07-21 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
CN113728431A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US11710813B2 (en) Light emitting diode module
US11100861B2 (en) Light emitting diode display device
KR102502176B1 (ko) 디스플레이 장치 및 그 제조방법
KR102404905B1 (ko) 디스플레이 장치 및 그 제조 방법
US11437410B2 (en) Display apparatus and manufacturing method for the same
US10115767B2 (en) Dual light emission member, display apparatus having the same and lighting apparatus having the same
US11444066B2 (en) Display apparatus and manufacturing method thereof
KR101838567B1 (ko) 액정표시장치 및 그 제조방법
KR20190003198A (ko) 발광 표시 장치
CN112445369A (zh) 感测电路和显示装置
KR20200127863A (ko) 발광 다이오드 모듈
KR20200127815A (ko) 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치
CN114649374A (zh) 显示装置
US20230103123A1 (en) Light emitting diode module and method for manufacturing light emitting diode module
TWI822130B (zh) 電子裝置
US20230207764A1 (en) Display device and method for manufacturing same
US20230384636A1 (en) Display apparatus and light source apparatus thereof
US20240145648A1 (en) Light emitting diode display device
KR20240061967A (ko) 발광 다이오드 표시 장치
KR20240046554A (ko) 디스플레이 장치
KR20210071386A (ko) 발광 다이오드를 이용한 표시 장치
KR20230140317A (ko) 디스플레이 장치 및 그 광원 장치
CN117157567A (zh) 显示装置和背光单元