KR20200109372A - 레지스트 모델 예측들을 개선하는 시스템들 및 방법들 - Google Patents

Abstract

제 1 에어리얼 이미지의 제 1 세기 및 제 2 에어리얼 이미지의 제 2 세기를 연산하는 단계를 수반하는 방법이 개시되며, 제 1 에어리얼 이미지는 레지스트 층 내의 제 1 위치에 대응하고, 제 2 에어리얼 이미지는 레지스트 층 내의 제 2 위치에 대응한다. 상기 방법은 레지스트 모델을 사용하는 하드웨어 컴퓨터 시스템에 의해, 제 1 세기와 제 2 세기 간의 차이 또는 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 간의 차이에 기초하여 레지스트 층 피처에 대한 파라미터의 값을 얻기 위해 레지스트 층의 컴퓨터 시뮬레이션을 수행하는 단계를 더 수반한다.

Description

레지스트 모델 예측들을 개선하는 시스템들 및 방법들

본 출원은 2018년 2월 23일에 출원된 EP 출원 18158448.3의 우선권을 주장하며, 이는 본 명세서에서 그 전문이 인용참조된다.

본 명세서의 기재내용은 레지스트 모델들에 의해 이루어지는 레지스트 윤곽들의 예측들을 개선하는 시스템들 및 방법들에 관한 것이다.

리소그래피 장치는, 예를 들어 집적 회로(IC) 또는 다른 디바이스의 제조 시에 사용될 수 있다. 이러한 경우, 패터닝 디바이스(예를 들어, 마스크)는 디바이스의 개별층에 대응하는 패턴("디자인 레이아웃")을 포함하거나 제공할 수 있으며, 패터닝 디바이스 상의 패턴을 통해 타겟부를 조사(irradiate)하는 것과 같은 방법들에 의해, 이 패턴이 방사선-감응재("레지스트") 층으로 코팅된 기판(예를 들어, 실리콘 웨이퍼) 상의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 일반적으로, 단일 기판은 리소그래피 장치에 의해 패턴이 한 번에 한 타겟부씩 연속적으로 전사되는 복수의 인접한 타겟부들을 포함한다. 일 형태의 리소그래피 장치에서는 전체 패터닝 디바이스 상의 패턴이 한 타겟부 상으로 한 번에 전사되며; 이러한 장치는 통상적으로 스테퍼(stepper)라 칭해진다. 통상적으로 스텝-앤드-스캔(step-and-scan) 장치라 칭해지는 대안적인 장치에서는 투영 빔이 주어진 기준 방향("스캐닝" 방향)으로 패터닝 디바이스에 걸쳐 스캐닝하는 한편, 동시에 이 기준 방향과 평행하게 또는 역-평행하게(anti-parallel) 기판이 이동된다. 패터닝 디바이스 상의 패턴의 상이한 부분들이 점진적으로 한 타겟부에 전사된다. 일반적으로, 리소그래피 장치가 배율 인자(M)(일반적으로 < 1)를 갖기 때문에, 기판이 이동되는 속력(F)은 투영 빔이 패터닝 디바이스를 스캐닝하는 속력의 인자(M) 배가 될 것이다.

디바이스 제조 공정의 패터닝 디바이스로부터 기판으로 패턴을 전사하는 디바이스 제작 절차에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크(soft bake)와 같은 디바이스 제조 공정의 다양한 디바이스 제작 절차들을 거칠 수 있다. 패턴 전사 이후, 기판은 노광-후 베이크(post-exposure bake: PEB), 현상, 하드 베이크(hard bake) 및 전사된 패턴의 측정/검사와 같은 디바이스 제조 공정의 다른 디바이스 제작 절차들을 거칠 수 있다. 이 일련의 디바이스 제작 절차들은 디바이스, 예컨대 IC의 개별층을 구성하는 기초로서 사용된다. 그 후, 기판은 에칭, 이온-주입(도핑), 금속화(metallization), 산화, 화학-기계적 연마, [예를 들어, 스캐닝 전자 현미경(SEM)을 사용한] 메트롤로지 등과 같은 디바이스 제조 공정의 다양한 디바이스 제작 절차들을 거칠 수 있으며, 이는 모두 디바이스의 개별층을 마무리하도록 의도된다. 디바이스에서 여러 층이 요구되는 경우, 각각의 층에 대해 전체 과정 또는 그 변형이 반복된다. 최후에는, 디바이스가 기판 상의 각 타겟부에 존재할 것이다. 복수의 디바이스들이 존재하는 경우, 이 디바이스들은 다이싱(dicing) 또는 소잉(sawing)과 같은 기술에 의해 서로 분리되며, 개개의 디바이스들은 핀에 연결되는 캐리어 등에 장착될 수 있다.

따라서, 반도체 디바이스들과 같은 디바이스들을 제조하는 것은 통상적으로 디바이스들의 다양한 피처들 및 다수 층들을 형성하기 위해 다수의 제작 공정들을 이용하여 기판(예를 들어, 반도체 웨이퍼)을 처리하는 것을 수반한다. 이러한 층들 및 피처들은 통상적으로, 예를 들어 증착, 리소그래피, 에칭, 화학-기계적 연마, 및 이온 주입을 이용하여 제조되고 처리된다. 다수 디바이스들은 기판의 복수의 다이들 상에 제작된 후, 개별적인 디바이스들로 분리될 수 있다. 이 디바이스 제조 공정은 패터닝 공정으로 간주될 수 있다. 패터닝 공정은 기판 상에 패턴을 제공하기 위해 리소그래피 장치를 이용하는 광학 또는 나노임프린트(nanoimprint) 리소그래피와 같은 패터닝 단계를 수반하며, 통상적이지만 선택적으로 현상 장치에 의한 레지스트 현상, 베이크 툴을 이용한 기판의 베이킹, 에칭 장치를 이용한 패턴의 에칭 등과 같은 1 이상의 관련 패턴 처리 단계를 수반한다. 또한, 1 이상의 메트롤로지 공정이 통상적으로 패터닝 공정에서 수반된다.

반도체 제조 공정이 계속해서 진보함에 따라, 통상적으로 "무어의 법칙"이라 칭하는 추세를 따라 기능 요소들의 치수들이 계속 감소되는 한편, 디바이스당 트랜지스터와 같은 기능 요소들의 양은 수십 년에 걸쳐 꾸준히 증가하였다. 현 기술 수준에서, 디바이스들의 층들은 심(deep)-자외선 조명 소스로부터의 조명을 이용하여 기판 상으로 디자인 레이아웃에 대응하는 패턴을 투영하는 리소그래피 투영 장치들을 이용하여 제조되어, 100 nm보다 훨씬 낮은 치수들, 즉 조명 소스(예를 들어, 193 nm 조명 소스)로부터의 방사선의 파장의 절반보다 작은 치수들을 갖는 개별적인 기능 요소들을 생성한다. 리소그래피 투영 장치의 전형적인 분해능 한계보다 작은 치수들을 갖는 피처들이 프린트되는 이 공정은 통상적으로 분해능 공식 CD = k₁×λ/NA에 따른 저(low)-k₁ 리소그래피로서 알려져 있으며, 이때 λ는 채택되는 방사선의 파장(통상적으로, 대부분의 경우 248 nm 또는 193 nm)이고, NA는 리소그래피 투영 장치 내의 투영 광학기의 개구수(numerical aperture)이며, CD는 "임계 치수" -일반적으로, 프린트되는 최소 피처 크기- 이고, k₁은 경험적인 분해능 인자이다. 일반적으로, k₁이 작을수록, 특정한 전기적 기능 및 성능을 달성하기 위하여 회로 설계자에 의해 계획된 형상 및 치수들과 비슷한 패턴을 기판 상에 재현(reproduce)하기가 더 어려워진다. 이 어려움을 극복하기 위해, 정교한 미세-조정 단계들이 리소그래피 투영 장치 및/또는 디자인 레이아웃에 대응하는 패턴에 적용된다. 이들은, 예를 들어 NA 및/또는 광 간섭성(optical coherence) 세팅들의 최적화, 맞춤 조명 방식(customized illumination schemes), 위상 시프팅 패터닝 디바이스들의 사용, 디자인 레이아웃에 대응하는 패턴에서의 광 근접 보정(optical proximity correction: OPC)[예컨대, 패턴 피처의 편향(biasing), 어시스트 피처(assist feature)의 추가, 패턴 피처에 대한 세리프(serif)의 적용 등], 또는 일반적으로 "분해능 향상 기술들"(resolution enhancement techniques: RET)로서 정의되는 다른 방법들을 포함하며, 이에 제한되지는 않는다.

리소그래피 적용예에서는, SEM 장치에 의해 측정되는 바와 같은 프로파일의 레지스트 윤곽을 예측하기 위해 흔히 레지스트 모델(예를 들어, Tachyon 레지스트 모델)이 사용된다. 레지스트 모델은 단일 에어리얼 이미지에 의해 예측되는 레지스트 윤곽에 대해 레지스트 편향을 보정하기 위해 도입된다. 구체적으로, 레지스트 두께 내의 적절한 높이에서의 에어리얼 이미지, 또는 레지스트 두께에 걸친 에어리얼 이미지들의 평균 세기가 예측을 위해 사용된다. 이러한 레지스트 모델은 주 피처에 근접한 분해능-이하 어시스트 피처(SRAF)를 갖는 네거티브 톤 현상(NTD) 레지스트에서의 1D 라인-공간 패턴과 같은 포커스 의존적 피처의 효과들을 정확하게 예측할 수 없다.

패터닝 공정이 작동하는 방식을 이해할 수 있도록, 패터닝 공정의 1 이상의 측면이 "작동"하는 방식을 시뮬레이션하기 위해 전산 리소그래피 기술들이 사용될 수 있다. 따라서, 적절한 전산 리소그래피 소프트웨어가 패턴의 예측된 CD, 예측된 윤곽 등과 같은 기판 상의 패턴 형성의 1 이상의 특성을 예측할 수 있으며, 가능하게는 패턴 형성의 상이한 단계들에서 이와 같이 수행할 수 있다.

이러한 전산 리소그래피의 일 실시형태는 레지스트 층 내의 패턴의 예측이다. 하지만, 레지스트 층 내의 패턴의 형성을 예측하는 기존 기술들은 레지스트 층에서 발생할 수 있는 패턴을 적절하게 및/또는 신속하게 평가하지 않을 수 있다는 것을 발견하였다. 따라서, 예를 들어 레지스트 패턴의 예상된(흔히 매우 복잡한) 형상들을 정확하게 및/또는 신속하게 예측하는 기술을 제공하는 것이 바람직하다. 이에 따라, 예를 들어 레지스트 층의 레지스트 모델 예측들을 개선하기 위한 방법 및 시스템이 제공된다. 구체적으로, 본 발명은 레지스트 모델에서의 추가 변수로서 레지스트 두께에 걸친 에어리얼 이미지의 변화를 도입함으로써, 포커스 의존적 피처들에 대한 모델링 오차들을 감소시키는 방법을 설명한다.

일 실시예에서, 제 1 에어리얼 이미지의 제 1 세기 및 제 2 에어리얼 이미지의 제 2 세기를 연산하는 단계 -제 1 에어리얼 이미지는 레지스트 층 내의 제 1 위치에 대응하고, 제 2 에어리얼 이미지는 레지스트 층 내의 제 2 위치에 대응함- ; 및 레지스트 모델을 사용하는 하드웨어 컴퓨터 시스템에 의해, 제 1 세기와 제 2 세기 사이의 차이 또는 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 사이의 차이에 기초하여 레지스트 층 피처에 대한 파라미터의 값을 얻기 위해 레지스트 층의 컴퓨터 시뮬레이션을 수행하는 단계를 포함하는 방법이 제공된다.

일 실시예에서, 프로세서를 포함하는 디바이스가 제공된다. 프로세서는 제 1 에어리얼 이미지의 제 1 세기 및 제 2 에어리얼 이미지의 제 2 세기를 연산하고 -제 1 에어리얼 이미지는 레지스트 층 내의 제 1 위치에 대응하고, 제 2 에어리얼 이미지는 레지스트 층 내의 제 2 위치에 대응함- ; 제 1 세기와 제 2 세기 사이의 차이 또는 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 사이의 차이에 기초하여 레지스트 층 피처에 대한 파라미터의 값을 얻기 위해 레지스트 층의 컴퓨터 시뮬레이션을 수행하도록 구성된다.

일 실시예에서, 프로세서가 본 명세서에 설명된 바와 같은 방법을 수행하게 하는 기계-판독가능한 명령어들을 포함하는 비-일시적(non-transitory) 컴퓨터 프로그램 제품이 제공된다. 일 실시예에서, 하드웨어 프로세서; 및 본 명세서에 설명된 바와 같은 비-일시적 컴퓨터 프로그램 제품을 포함하는 시스템이 제공된다.

본 명세서에 통합되고 그 일부를 구성하는 첨부된 도면들은 1 이상의 실시예를 예시하고, 설명과 함께 이 실시예들을 설명한다. 이제, 대응하는 참조 부호들이 대응하는 부분들을 나타내는 첨부된 개략적인 도면들을 참조하여, 단지 예시의 방식으로만 본 발명의 실시예들을 설명할 것이다:
도 1은 리소그래피 시스템의 다양한 서브시스템들의 블록 다이어그램;
도 2는 전산 리소그래피 기술의 시뮬레이션 모델들의 블록 다이어그램;
도 3a, 도 3b, 도 3c 및 도 3d는 기판 상의 레지스트 층의 예시적인 변형을 개략적으로 나타내는 도면;
도 4a, 도 4b, 도 4c 및 도 4d는 레지스트 층의 현상에 의해 야기되는 예시적인 추가 변형을 개략적으로 나타내는 도면;
도 5는 유사한 이미지 로그 기울기(image log slope)를 갖는 피처들에 대한 피처 형상의 수직 세기 범위(vertical intensity range)의 효과를 도시하는 예시적인 그래프;
도 6a 및 도 6b는 일 실시예에 따른 피처 형상에 대한 수직 세기 범위의 효과를 개략적으로 예시하는 도면;
도 7은 레지스트 모델 오차들을 개선하기 위해 수행되는 단계들을 나타내는 예시적인 흐름도;
도 8은 예시적인 컴퓨터 시스템의 블록 다이어그램;
도 9는 리소그래피 투영 장치의 개략적인 다이어그램;
도 10은 또 다른 리소그래피 투영 장치의 개략적인 다이어그램;
도 11은 도 10의 장치의 더 상세한 도면; 및
도 12는 도 10 및 도 11의 장치의 소스 컬렉터 모듈의 더 상세한 도면이다.

실시예들에 대한 배경으로서, 및 도 1로 돌아가면, 예시적인 리소그래피 투영 장치(10A)가 도시되어 있다. 주요 구성요소들은 심자외선 엑시머 레이저 소스(deep-ultraviolet excimer laser source) 또는 극자외선(EUV) 소스를 포함한 다른 형태의 소스일 수 있는 방사선 소스(12A); 소스(12A)로부터의 방사선을 성형하는 광학기(14A, 16Aa 및 16Ab)를 포함할 수 있고, (시그마로서 표시된) 부분 간섭성(partial coherence)을 정의하는 조명 광학기; 패터닝 디바이스(18A)를 유지하도록 구성되는 지지체; 및 기판 평면(22A) 상으로 패터닝 디바이스 패턴의 이미지를 투영하는 투영 광학기(16Ac)이다. 투영 광학기의 퓨필 평면에서의 조정가능한 필터 또는 어퍼처(aperture: 20A)가 기판 평면(22A) 상에 부딪치는 빔 각도들의 범위를 제한할 수 있으며, 이때 가능한 최대 각도는 투영 광학기의 개구수 NA = sin(Θ_max)를 정의한다. 일 실시예에서, 리소그래피 투영 장치 자체가 방사선 소스(12A)를 가질 필요는 없다.

따라서, 리소그래피 투영 장치에서, 광학기(16Ac)는 기판 상으로 패터닝 디바이스 패턴의 에어리얼 이미지를 지향한다(전형적으로, 축소된 버전). 에어리얼 이미지(AI)는 기판 레벨에서의 방사선 세기 분포이다. 기판 상의 레지스트 층이 노광되고, 그 안에 잠재적인 "레지스트 이미지"(RI)로서 에어리얼 이미지가 레지스트 층으로 전사된다. 레지스트 이미지(RI)는 레지스트 층에서 레지스트의 용해도(solubility)의 공간 분포로서 정의될 수 있다.

이제, 패터닝 공정이 기판 상에 원하는 패턴을 생성하는 방식을 전산적으로 결정할 수 있는 것이 흔히 바람직하다. 따라서, 공정의 1 이상의 부분을 시뮬레이션하기 위해 시뮬레이션이 제공될 수 있다. 예를 들어, 기판의 레지스트 층에 패터닝 디바이스 패턴을 전사하는 리소그래피 공정 및 레지스트의 현상 후에 그 레지스트 층에 산출된 패턴을 시뮬레이션할 수 있는 것이 바람직하다.

리소그래피 투영 장치에서 리소그래피를 시뮬레이션하는 예시적인 흐름도가 도 2에 예시된다. 조명 모델(31)이 조명의 광학적 특성들(방사선 세기 분포 및/또는 위상 분포를 포함함)을 나타낸다. 투영 광학기 모델(32)이 투영 광학기의 광학적 특성들(투영 광학기에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 디자인 레이아웃 모델(35)이 패터닝 디바이스에 의해 형성되는, 또는 패터닝 디바이스 상의 피처들의 일 구성을 나타내는 디자인 레이아웃의 광학적 특성들(주어진 디자인 레이아웃에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 조명 모델(31), 투영 광학기 모델(32) 및 디자인 레이아웃 모델(35)을 이용하여 에어리얼 이미지(36)가 시뮬레이션될 수 있다. 레지스트 모델(37)을 이용하여 에어리얼 이미지(36)로부터 레지스트 이미지(38)가 시뮬레이션될 수 있다. 리소그래피의 시뮬레이션은, 예를 들어 레지스트 이미지 내의 윤곽들 및/또는 CD들을 예측할 수 있다.

더 명확하게는, 조명 모델(31)은 NA-시그마(σ) 세팅들 및 여하한의 특정 조명 형상[예를 들어, 환형, 쿼드러폴(quadrupole) 및 다이폴(dipole) 등과 같은 오프-액시스(off-axis) 조명]을 포함하는 조명의 광학적 특성들을 나타낼 수 있으며, 이에 제한되지는 않는다. 투영 광학기 모델(32)은, 예를 들어 수차, 왜곡, 굴절률, 물리적 크기 또는 치수 등을 포함하는 투영 광학기의 광학적 특성들을 나타낼 수 있다. 또한, 디자인 레이아웃 모델(35)은 예를 들어 그 전문이 인용참조되는 미국 특허 제 7,587,704호에서 설명되는 바와 같은 물리적 패터닝 디바이스의 1 이상의 물리적 속성을 나타낼 수 있다. 리소그래피 투영 장치와 연계된 광학적 속성들(예를 들어, 조명, 패터닝 디바이스 및 투영 광학기의 속성들)이 에어리얼 이미지를 좌우한다. 리소그래피 투영 장치에서 사용되는 패터닝 디바이스는 바뀔 수 있기 때문에, 패터닝 디바이스의 광학적 속성들을 적어도 조명 및 투영 광학기를 포함한 리소그래피 투영 장치의 나머지의 광학적 속성들과 분리하는 것이 바람직하며, 이에 따라 디자인 레이아웃 모델(35)이 바람직하다.

레지스트 모델(37)은 에어리얼 이미지로부터 레지스트 이미지를 계산하기 위해 사용될 수 있으며, 이의 일 예시는 본 명세서에 그 전문이 인용참조되는 미국 특허 제 8,200,468호에서 찾아볼 수 있다. 레지스트 모델은 전형적으로 레지스트 층의 속성들(예를 들어, 노광, 노광-후 베이크 및/또는 현상 동안 발생하는 화학적 공정들의 효과들)에만 관련된다.

시뮬레이션의 목적은, 예를 들어 이후 의도된 디자인과 비교될 수 있는 에지 배치, 에어리얼 이미지 세기 기울기 및/또는 CD를 정확히 예측하는 것이다. 의도된 디자인은 일반적으로 OPC-전 디자인 레이아웃으로서 정의되며, 이는 GDSII, OASIS와 같은 표준화된 디지털 파일 포맷 또는 다른 파일 포맷으로 제공될 수 있다.

이 디자인 레이아웃으로부터, 1 이상의 부분이 식별될 수 있으며, 이는 "클립들"이라고 칭해진다. 일 실시예에서, 클립들의 일 세트가 추출되고, 이는 디자인 레이아웃 내의 복잡한 패턴들을 나타낸다(전형적으로, 약 50 내지 1000 개의 클립들이 사용되지만, 여하한 수의 클립들이 사용될 수 있음). 당업자라면 이해하는 바와 같이, 이 패턴들 또는 클립들은 디자인의 작은 부분들(즉, 회로들, 셀들 등)을 나타내며, 특히 클립들은 특정 주의 및/또는 검증이 요구되는 작은 부분들을 나타낸다. 다시 말하면, 클립들은 경험에 의해(고객에 의해 제공된 클립들을 포함함), 시행착오에 의해, 또는 풀-칩 시뮬레이션 실행에 의해 중대한 피처들이 식별되는 디자인 레이아웃의 부분들일 수 있거나, 또는 디자인 레이아웃의 부분들과 유사하거나 디자인 레이아웃의 부분들과 유사한 거동을 가질 수 있다. 클립들은 흔히 1 이상의 테스트 패턴 또는 게이지 패턴(gauge pattern)을 포함한다. 클립들의 더 큰 초기 세트는 특정 이미지 최적화를 필요로 하는 디자인 레이아웃 내의 알려진 중대한 피처 영역들에 기초하여 고객에 의해 선험적으로(a priori) 제공될 수 있다. 대안적으로, 또 다른 실시예에서 클립들의 더 큰 초기 세트는 중대한 피처 영역들을 식별하는 어떤 종류의 자동화[예를 들어, 머신 비전(machine vision)] 또는 수동 알고리즘을 이용함으로써 전체 디자인 레이아웃으로부터 추출될 수 있다.

몇몇 예시들에서, 시뮬레이션 및 모델링은 (예를 들어, 광 근접 보정을 수행하는) 패터닝 디바이스 패턴의 1 이상의 특징, (예를 들어, 형상을 변화시키는 것과 같은 조명의 공간/각도 세기 분포의 1 이상의 특성을 변화시키는) 조명의 1 이상의 특징, 및/또는 투영 광학기의 1 이상의 특징(예를 들어, 개구수 등)을 구성하기 위해 사용될 수 있다. 이러한 구성은 일반적으로 각각 마스크 최적화, 소스 최적화 및 투영 최적화라고 칭해질 수 있다. 이러한 최적화는 그 자체로 수행되거나 상이한 조합들로 조합될 수 있다. 이러한 일 예시는 소스-마스크 최적화(SMO)가 조명의 1 이상의 특징과 함께 패터닝 디바이스 패턴의 1 이상의 특징을 구성하는 것을 수반한다는 것이다. 최적화 기술들은 클립들 중 1 이상에 초점을 맞출 수 있다. 최적화들은 다양한 파라미터들의 값들을 생성하기 위해 본 명세서에 설명된 시뮬레이션들을 사용할 수 있다.

시스템의 최적화 공정에서, 시스템의 성능 지수(figure of merit)가 비용 함수로서 표현될 수 있다. 최적화 공정은 비용 함수를 최소화하는 시스템의 파라미터들(디자인 변수들)의 세트를 발견하는 공정으로 압축된다. 비용 함수는 최적화의 목표에 따라 여하한의 적절한 형태를 가질 수 있다. 예를 들어, 비용 함수는 시스템의 소정 특성들(평가 포인트들)의 의도된 값들(예를 들어, 이상적인 값들)에 대한 이러한 특성들의 편차들의 가중 RMS(root mean square)일 수 있다; 또한, 비용 함수는 이 편차들의 최대값(즉, 가장 심한 편차)일 수도 있다. 본 명세서에서 "평가 포인트"라는 용어는 시스템의 여하한의 특성을 포함하는 것으로 폭넓게 해석되어야 한다. 시스템의 디자인 변수들은 시스템의 구현의 실용성(practicality)들로 인해 상호의존적이고, 및/또는 유한한 범위로 한정될 수 있다. 리소그래피 투영 장치의 경우, 제약은 흔히 패터닝 디바이스 제조가능 디자인 규칙들, 및/또는 조절가능한 범위들과 같은 하드웨어의 물리적 속성들 및 특성들과 관련되고, 평가 포인트들은 도즈 및 포커스와 같은 비-물리적 특성들뿐 아니라, 기판 상의 레지스트 이미지의 물리적 포인트들을 포함할 수 있다.

앞서 언급된 바와 같이, 기판 상의 층이 이에 전사된 패턴을 가질 수 있다. 이러한 층은 일반적으로 레지스트 층이라고 칭해질 것이며, 다양한 화학 조성들을 가질 수 있다. 일 실시예에서, 레지스트 층은 방사선-감응재 층이다. 레지스트 층은 일반적으로 크기가 레지스트 상에 이미징되는 패턴과 비슷할 수 있는 작지만 유한한 두께를 갖는다. 레지스트 층은 리소그래피 공정에서 다양한 처리를 거칠 수 있다. 예를 들어, 레지스트는 EUV 또는 DUV와 같은 방사선에 노광될 수 있으며, 이는 레지스트에서 화학 반응을 유도한다. 레지스트는 노광-후 베이크(PEB), 현상(예를 들어, 포지티브 톤 현상 또는 네거티브 톤 현상), 및/또는 하드 베이크를 거칠 수 있다. 이러한 처리들 각각은 레지스트가 1, 2 또는 3 차원들로 변형되게 할 수 있고, 변형은 위치 의존적(예를 들어, 3-차원 위치 의존적)일 수 있다. 레지스트의 변형은 재료 증착 및 에칭과 같은 하류 처리들에 영향을 줄 수 있다. 네거티브 톤 현상을 이용하는 리소그래피 공정에서는, 레지스트 최상부 손실 및 임계 치수에 대한 레지스트 변형의 영향이 특히 중요할 수 있다. 그러므로, 레지스트의 변형을 예측하는 능력을 갖는 레지스트 모델(37)이 더 정확한 리소그래피 및 더 높은 수율에 유리하다. 또한, 레지스트 모델(37)은 리소그래피 공정에서의 다양한 다른 물리적 및 화학적 처리에 대한 레지스트 층의 반응을 예측할 수 있다. 본 발명의 일 실시형태에 따른 예시적인 레지스트 모델이 이후 설명된다.

도 3a, 도 3b, 도 3c 및 도 3d는 기판(320) 상의 레지스트 층(310)의 예시적인 변형을 개략적으로 나타낸다. 예를 들어, 패터닝 디바이스(340)를 통해 방사선(330)으로 레지스트 층(310)을 노광함으로써 레지스트 층에 패턴이 형성된다. 레지스트 층(310)은 PEB와 같은 노광-후 처리를 거칠 수 있고, 변형된 레지스트 층(350)으로 변형될 수 있다. 이 예시에서, 레지스트 층(310)의 변형은 방사선에 노광된 변형된 레지스트 층(350)의 부분이 변형된 레지스트 층(350)의 나머지보다 더 작은 두께를 갖도록 이루어진다. 변형된 레지스트 층(350)의 부분(355)이 네거티브 톤 현상 후에 기판(320) 상에 남아있도록 노광 동안 충분히 높은 도즈를 수용하였고, 변형된 레지스트 층(350)의 나머지(예를 들어, 356 부분들)는 네거티브 톤 현상 후에 용해된다. 대안적으로, 변형된 레지스트 층(350)의 부분(355)은 포지티브 톤 현상 동안 용해되도록 노광 동안 충분히 높은 도즈를 수용하였고, 변형된 레지스트 층(350)의 나머지는 포지티브 톤 현상 후에 기판(320) 상에 남는다. 부분(355)이 남는지 용해되는지는 레지스트의 화학 조성 및 현상제의 화학 조성에 의존한다.

현상제에 가용성인 레지스트 층의 부분들이 현상 동안 제거된다. 이 부분들의 제거는 도 3을 참조하여 설명된 바와 같은 레지스트 층(350)에서의 변형에 추가하여 또는 대안적으로 레지스트 층의 나머지 부분들에서 변형을 야기할 수 있다. 도 4a, 도 4b, 도 4c 및 도 4d는 이러한 예시적인 추가 변형을 개략적으로 나타낸다. 도 4a는 노광 동안 충분히 높은 도즈를 수용하여 포지티브 톤 현상제에 가용성인 부분(355) 및 충분히 높은 도즈를 수용하지 않아 포지티브 톤 현상제에 불용성인 부분들(356)을 갖는 (도 3c에서 선택적인 변형을 나타낸) 도 3의 노광된 레지스트 층(350)을 나타낸다. 도 4b는 현상 동안, 부분(355)이 용해되고 부분들(356)이 남아 있음을 나타낸다. 이러한 현상의 일부로서 또는 이후의 기간 동안, 부분들(356)은 부분들(357)로 변형될 수 있다. 이는 부분(355)의 제거 동안 및/또는 현상이 완료된 후의 기간 동안 발생할 수 있다. 점선은 부분들(356)의 윤곽을 나타낸다. 상기 예시에서, 부분들(356)은 수축하고 부분들(357)이 된다. 도 4c는 노광 동안 충분히 높은 도즈를 수용하여 네거티브 톤 현상제에 불용성인 부분(355) 및 충분히 높은 도즈를 수용하지 않아 네거티브 톤 현상제에 가용성인 부분들(356)을 갖는 (도 3c에서 선택적인 변형을 나타낸) 도 3의 노광된 레지스트 층(350)을 나타낸다. 도 4d는 현상 동안, 부분(355)이 남고 부분들(356)이 용해됨을 나타낸다. 이러한 현상의 일부로서 또는 이후의 기간 동안, 부분(355)은 부분(354)으로 변형될 수 있다. 이는 부분들(356)의 제거 동안 및/또는 현상이 완료된 후의 기간 동안 발생할 수 있다. 점선은 부분(355)의 윤곽을 나타낸다. 상기 예시에서, 부분(355)은 수축하고 부분(354)이 된다.

일 실시예에서, 레지스트 층의 윤곽을 예측함에 있어서 레지스트 모델 오차들을 감소시키는 방법이 제공된다. 상기 방법은 레지스트 모델에서 추가 변수로서 레지스트 층 두께에 걸친 에어리얼 이미지들의 변화(즉, 차이)를 통합함으로써, 특히 포커스 의존적 피처들에 대해 레지스트 윤곽들을 예측하는 정확성을 개선할 수 있다.

전형적인 레지스트 모델들(예를 들어, Tachyon 레지스트 모델)은 레지스트 두께에 걸친 에어리얼 이미지들을 평균하는 것 또는 레지스트 내의 적절한 높이에서 에어리얼 이미지를 선택하는 것을 포함한다. 이러한 접근법은 매우 근접하게 배치된 분해능-이하 어시스트 피처들(SRAF)을 갖는 피처들의 부정확한 예측을 초래한다. 따라서, 다음에서 일 실시예에 의해, 본 명세서에서 에지 피처에서의 수직 세기 범위(VIR)라고 칭해지고 레지스트 두께를 통한 에어리얼 이미지의 변화의 척도로서 정의되는 변수가 설명된다. VIR은 다음과 같이 연산된다:

VIR(x, y) = AI(x, y, AI_location = 15 nm) - AI(x, y, AI_location = 75 nm) (1)

여기서, x 및 y는 레지스트 층 내의 좌표에 대응하고, AI_location은 레지스트 두께 내의 깊이에 대응한다. 깊이는 레지스트 층의 최상부 표면에 대하여 측정될 수 있다는 것을 유의한다.

일 실시예에서, 두께에 걸친 에어리얼 이미지의 변화들은 레지스트 측벽의 형상을 변경하고, 이는 차례로 SEM 파형의 변화들을 유도한다. 라인 공간 패턴들에 대해, VIR에서의 변동은 포커스를 벗어나 있고 주 피처에 매우 근접하게 배치되는 SRAF들을 갖는 패턴들에 대해 가장 크다. 또한, 레지스트 두께를 통한 에어리얼 이미지의 변화들은 임계 치수 스캐닝 전자 현미경(CDSEM)에서의 메트롤로지 효과에 기인할 수 있는 에어리얼 이미지 모델에서의 편향에 상관된다.

일 실시예에서, 에어리얼 이미지의 기울기 및 VIR은 레지스트의 형상에 영향을 준다. 위치의 함수로서의 에어리얼 이미지 세기의 기울기는 밝음으로부터 어두움으로 전이할 때의 이미지의 경사도(steepness)를 측정한다. 에어리얼 이미지의 정규화된 기울기[본 명세서에서 이미지 로그 기울기(ILS)라고 함]가 기울기를 이미지의 세기로 나눔으로써 얻어진다. 도 5는 유사한 이미지 로그 기울기를 갖는 피처들에 대한 피처 형상의 수직 세기 범위의 효과를 도시하는 예시적인 그래프들을 나타낸다. 구체적으로, 도 5는 레지스트 층의 측벽의 프로파일이 VIR의 변동에 따라 어떻게 변하는지를 도시한다.

도 6a 및 도 6b는 피처 형상에 대한 수직 세기 범위의 효과를 개략적으로 예시한다. 도 6a는 레지스트 두께의 최상부 표면과 저부 표면 사이에 큰 양(positive)의 VIR을 갖는 시나리오를 도시한다. 라인들(601 및 603)이 각각 레지스트 층의 저부 및 레지스트 층의 최상부에서 동일한 에어리얼 이미지 세기를 갖는 지점들을 나타낸다. VIR이 큰 양의 값을 갖는 경우(즉, 레지스트의 최상부 층과 저부 층 사이의 에어리얼 이미지 세기들 사이의 차이가 큰 경우), 등-세기 곡선(iso-intensity curve: 630)이 실질적으로 돌출(overhanging)한다는 것을 이해하여야 한다. 이는 기판(620) 상에 형성된 수직 레지스트 형상(610)을 유도한다.

대조적으로, 도 6b는 레지스트 두께의 최상부 표면과 저부 표면 사이에 작은 양의 VIR을 갖는 시나리오를 도시한다. 라인들(651 및 653)이 각각 레지스트 층의 저부 및 레지스트 층의 최상부에서 동일한 에어리얼 이미지 세기를 갖는 지점들을 나타낸다. 레지스트 두께의 최상부 표면과 저부 표면 사이의 VIR이 작은 경우(즉, 레지스트의 최상부 층과 저부 층 사이의 에어리얼 이미지 세기들 사이의 차이가 작은 경우), 등-세기 곡선(680)은 실질적으로 수직이다. 이러한 경우, 기판(670) 상에 형성된 레지스트(660)는 중요한 측벽을 갖는다. 따라서, 레지스트의 형상을 정확히 예측하기 위해, VIR 파라미터는 아래에서 설명되는 바와 같이 레지스트 모델 내에 통합된다.

일 실시예에 의하면, VIR은 레지스트 모델에 추가 파라미터로서 통합되어, 레지스트 예측 오차들을 감소시키고 포커스에 민감한 패턴들에 대한 모델 정확성을 개선한다. 파라미터 R에 의해 일반적으로 정의된 레지스트 모델(예를 들어, Tachyon 확산 및 현상 레지스트 모델)에 대해, 모델은 다음과 같이 업데이트된다:

R → R + c.VIR * VIR (2)

여기서, c.VIR은 레지스트 모델을 캘리브레이션함으로써 그 값이 얻어질 수 있는 수직 세기 범위와 연계된 피팅 파라미터이다.

수학식 (1)을 참조하여 앞서 언급된 바와 같이, VIR은 레지스트 내의 제 1 위치에서의 제 1 에어리얼 이미지의 제 1 세기와 레지스트 층 내의 제 2 위치에서의 제 2 에어리얼 이미지의 제 2 세기 사이의 차이로서 연산된다. 특정 실시예에서, 제 1 위치는 레지스트 층의 최상부 표면 15 nm 아래에 있고, 제 2 위치는 레지스트 층의 최상부 표면 75 nm 아래에 있다. 하지만, 앞선 15 nm 및 75 nm 값들은 특정 예시들이고 본 발명의 범위를 제한하도록 의도되지 않는다는 것을 이해하여야 한다. 구체적으로, 제 1 위치는 레지스트 층의 상위 1/3 부분으로부터 선택될 수 있고, 제 2 위치는 레지스트 층의 하위 1/3 부분으로부터 선택될 수 있다. 제 1 위치(및 제 2 위치)는 레지스트 층의 최상부 표면에 실질적으로/본질적으로 평행한 레지스트 층 내의 평면에 있다는 것을 유의한다.

추가적으로, 일 실시예에서, 제 1 위치는 레지스트 층의 제 1 부분에서 연산된 에어리얼 이미지들의 제 1 가중 평균 세기에 대응하는 위치일 수 있고, 제 2 위치는 레지스트 층의 제 2 부분에서 연산된 에어리얼 이미지들의 제 2 가중 평균 세기에 대응하는 위치일 수 있다. 예를 들어, 제 1 및 제 2 가중 평균 세기들은 15 nm를 중심으로 하고 2.2 nm의 표준 편차를 갖는 가우시안 분포에 기초하여 연산될 수 있다. 제 1 부분은 제 1 높이를 갖는 레지스트 층의 상부 부분일 수 있고, 제 2 부분은 제 2 높이를 갖는 레지스트 층의 하부 부분이며, 제 1 높이 및 제 2 높이는 레지스트 층의 높이의 15 %이다. 대안적으로, 제 1 높이 및 제 2 높이는 레지스트 층의 높이의 10 %일 수 있다. 일 실시예에서, 제 1 높이 및 제 2 높이는 레지스트 층의 높이의 10 % 내지 15 % 범위에 있을 수 있다. 앞선 실시예들에서, 레지스트 층의 높이는 레지스트 층의 두께에 대응한다.

또한, 일 실시예에서, 제 1 세기와 제 2 세기 사이의 차이에 기초하여 레지스트 층 피처에 대한 파라미터의 값을 얻는 레지스트 층의 시뮬레이션을 수행하는 대신에, 모델은 레지스트 층의 형상을 정확히 예측하기 위해 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 간의 차이를 통합할 수 있다.

도 7은 레지스트 모델 오차들을 개선하기 위해 수행되는 단계들을 나타내는 예시적인 흐름도를 도시한다. 도 7에 나타낸 방법은 본 발명의 리소그래피 시스템에 포함된 프로세서(도 8을 참조하여 다음에 설명됨)에 의해 실행될 수 있다.

프로세스는 단계(710)에서 시작되며, 여기서 제 1 에어리얼 이미지의 제 1 세기가 연산된다. 프로세스는 이후 단계(720)로 진행하며, 여기서 제 2 에어리얼 이미지의 제 2 세기가 연산된다. 제 1 에어리얼 이미지는 레지스트 층 내의 제 1 위치에 대응하고, 제 2 에어리얼 이미지는 레지스트 층 내의 제 2 위치에 대응한다는 것을 유의한다.

또한, 단계(730)에서의 프로세스는 제 1 세기와 제 2 세기 간의 차이에 기초하여 레지스트 층 피처에 대한 파라미터의 값을 얻기 위해 레지스트 층의 컴퓨터 시뮬레이션을 수행한다. 단계(730)에서, 프로세스는 대안적으로 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 간의 차이를 연산할 수 있다는 것을 이해하여야 한다. 단계(730)에서 연산을 수행할 때, 도 7에 개략적으로 설명된 바와 같은 프로세스가 종료된다.

도 8은 본 명세서에 개시된 방법들 및 흐름들의 일 실시형태를 수행하는 컴퓨터 시스템(100)을 나타내는 블록 다이어그램이다. 컴퓨터 시스템(100)은 정보를 전달하는 버스(102) 또는 다른 통신 기구, 및 정보를 처리하는 버스(102)와 커플링된 프로세서(104)[또는 다중 프로세서들(104 및 105)]를 포함한다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행될 정보 및 명령어들을 저장하는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은, 버스(102)에 커플링된 주 메모리(106)를 포함한다. 또한, 주 메모리(106)는 프로세서(104)에 의해 실행될 명령어들의 실행 시 임시 변수들 또는 다른 매개 정보(intermediate information)를 저장하는 데 사용될 수 있다. 컴퓨터 시스템(100)은 프로세서(104)에 대한 정적 정보 및 명령어들을 저장하는 버스(102)에 커플링된 ROM(read only memory: 108) 또는 다른 정적 저장 디바이스를 더 포함한다. 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 제공되고 버스(102)에 커플링되어 정보 및 명령어들을 저장한다.

컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 보여주는 CRT(cathode ray tube) 또는 평판 또는 터치 패널 디스플레이(touch panel display)와 같은 디스플레이(112)에 커플링될 수 있다. 영숫자 및 다른 키들을 포함한 입력 디바이스(114)는 정보 및 명령 선택(command selection)들을 프로세서(104)로 전달하기 위해 버스(102)에 커플링된다. 또 다른 타입의 사용자 입력 디바이스는 방향 정보 및 명령 선택들을 프로세서(104)로 전달하고, 디스플레이(112) 상의 커서 움직임을 제어하기 위한 마우스, 트랙볼(trackball) 또는 커서 방향키들과 같은 커서 제어부(cursor control: 116)이다. 이 입력 디바이스는, 통상적으로 디바이스로 하여금 평면에서의 위치들을 특정하게 하는 2 개의 축선인 제 1 축선(예를 들어, x) 및 제 2 축선(예를 들어, y)에서 2 자유도를 갖는다. 또한, 입력 디바이스로서 터치 패널(스크린) 디스플레이가 사용될 수도 있다.

일 실시예에 따르면, 주 메모리(106)에 포함된 1 이상의 명령어들의 1 이상의 시퀀스를 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 본 명세서에 설명된 공정의 부분들이 수행될 수 있다. 이러한 명령어들은 저장 디바이스(110)와 같은 또 다른 컴퓨터-판독가능한 매체로부터 주 메모리(106)로 읽혀질 수 있다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들의 실행은, 프로세서(104)가 본 명세서에 설명된 공정 단계들을 수행하게 한다. 또한, 주 메모리(106) 내에 포함된 명령어들의 시퀀스들을 실행하기 위해 다중 처리 구성(multi-processing arrangement)의 1 이상의 프로세서가 채택될 수 있다. 대안적인 실시예에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 소프트웨어 명령어들과 조합하거나 그를 대신하여 사용될 수 있다. 따라서, 본 명세서의 기재내용은 하드웨어 회로와 소프트웨어의 여하한의 특정 조합에 제한되지 않는다.

본 명세서에서 사용된 "컴퓨터-판독가능한 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어를 제공하는 데 관여하는 여하한의 매체를 칭한다. 이러한 매체는 비휘발성 매체(non-volatile media), 휘발성 매체 및 전송 매체를 포함하는 다수의 형태를 취할 수 있으며, 이에 제한되지는 않는다. 비휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 또는 자기 디스크를 포함한다. 휘발성 매체는 주 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)를 포함하는 와이어들을 포함하여, 동축 케이블(coaxial cable), 구리선 및 광섬유를 포함한다. 또한, 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 시 발생되는 파장들과 같이 음파(acoustic wave) 또는 광파의 형태를 취할 수도 있다. 컴퓨터-판독가능한 매체의 보편적인 형태들은, 예를 들어 플로피 디스크(floppy disk), 플렉시블 디스크(flexible disk), 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드(punch card), 종이 테이프(paper tape), 홀(hole)들의 패턴을 갖는 여하한의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩 또는 카트리지(cartridge), 이후 설명되는 바와 같은 반송파, 또는 컴퓨터가 판독할 수 있는 여하한의 다른 매체를 포함한다.

다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 1 이상의 명령어들의 1 이상의 시퀀스를 프로세서(104)로 전달하는 데 관련될 수 있다. 예를 들어, 명령어들은 초기에 원격 컴퓨터의 자기 디스크 상에 저장되어 있을 수 있다(bear). 원격 컴퓨터는 그 동적 메모리로 명령어들을 로딩하고, 모뎀을 이용하여 전화선을 통해 명령어들을 보낼 수 있다. 컴퓨터 시스템(100)에 로컬인 모뎀이 전화선 상의 데이터를 수신하고, 상기 데이터를 적외선 신호로 전환하기 위해 적외선 송신기를 사용할 수 있다. 버스(102)에 커플링된 적외선 검출기는 적외선 신호로 전달된 데이터를 수신하고, 상기 데이터를 버스(102)에 놓을 수 있다. 버스(102)는, 프로세서(104)가 명령어들을 회수하고 실행하는 주 메모리(106)로 상기 데이터를 전달한다. 주 메모리(106)에 의해 수신된 명령어들은 프로세서(104)에 의한 실행 전이나 후에 저장 디바이스(110)에 선택적으로 저장될 수 있다.

또한, 바람직하게는 컴퓨터 시스템(100)은 버스(102)에 커플링된 통신 인터페이스(118)를 포함한다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 커플링하여 양방향(two-way) 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(118)는 ISDN(integrated services digital network) 카드 또는 대응하는 타입의 전화선에 데이터 통신 연결을 제공하는 모뎀일 수 있다. 또 다른 예시로서, 통신 인터페이스(118)는 호환성 LAN에 데이터 통신 연결을 제공하는 LAN(local area network) 카드일 수 있다. 또한, 무선 링크가 구현될 수도 있다. 여하한의 이러한 구현에서, 통신 인터페이스(118)는 다양한 타입의 정보를 나타내는 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 송신하고 수신한다.

통상적으로, 네트워크 링크(120)는 1 이상의 네트워크를 통해 다른 데이터 디바이스에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(host computer: 124), 또는 ISP(Internet Service Provider: 126)에 의해 작동되는 데이터 장비로의 연결을 제공할 수 있다. 차례로, ISP(126)는 이제 보편적으로 "인터넷"(128)이라고 칭하는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128)은 둘 다 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 사용한다. 다양한 네트워크를 통한 신호들, 및 컴퓨터 시스템(100)에 또한 그로부터 디지털 데이터를 전달하는 통신 인터페이스(118)를 통한 네트워크 링크(120) 상의 신호들은 정보를 전달하는 반송파의 예시적인 형태들이다.

컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120) 및 통신 인터페이스(118)를 통해 메시지들을 송신하고, 프로그램 코드를 포함한 데이터를 수신할 수 있다. 인터넷 예시에서는, 서버(130)가 인터넷(128), ISP(126), 로컬 네트워크(122) 및 통신 인터페이스(118)를 통해 어플리케이션 프로그램에 대한 요청된 코드를 전송할 수 있다. 하나의 이러한 다운로드된 어플리케이션은, 예를 들어 본 명세서에 설명된 바와 같은 공정에 대해 제공될 수 있다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수 있고, 및/또는 추후 실행을 위해 저장 디바이스(110) 또는 다른 비휘발성 저장소에 저장될 수 있다. 이 방식으로, 컴퓨터 시스템(100)은 반송파의 형태로 어플리케이션 코드를 얻을 수 있다.

도 9는 본 명세서에 설명된 방법들과 사용하기 위한 예시적인 리소그래피 투영 장치를 개략적으로 도시한다. 상기 장치는:

- 방사선 빔(B)을 컨디셔닝(condition)하는 조명 시스템(IL) -이러한 특정한 경우, 조명 시스템은 방사선 소스(SO)도 포함함- ;

- 패터닝 디바이스(MA)(예를 들어, 레티클)를 유지하는 패터닝 디바이스 홀더가 제공되고, 아이템(PS)에 대하여 패터닝 디바이스를 정확히 위치시키는 제 1 위치설정기에 연결되는 제 1 대상물 테이블(예를 들어, 마스크 테이블)(MT);

- 기판(W)(예를 들어, 레지스트-코팅된 실리콘 웨이퍼)을 유지하는 기판 홀더가 제공되고, 아이템(PS)에 대하여 기판을 정확히 위치시키는 제 2 위치설정기에 연결되는 제 2 대상물 테이블(기판 테이블)(WT); 및

- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)의 조사된 부분을 이미징하는 투영 시스템("렌즈")(PS)[예를 들어, 굴절, 카톱트릭(catoptric) 또는 카타디옵트릭(catadioptric) 광학 시스템]을 포함한다.

본 명세서에 도시된 바와 같이, 상기 장치는 투과형으로 구성된다(즉, 투과 마스크를 가짐). 하지만, 일반적으로 이는 예를 들어 (반사 마스크를 갖는) 반사형으로 구성될 수도 있다. 대안적으로, 상기 장치는 전형적인 마스크의 사용에 대한 대안예로서 또 다른 종류의 패터닝 디바이스를 채택할 수 있다; 예시들로는 프로그램가능한 거울 어레이 또는 LCD 매트릭스를 포함한다.

소스(SO)(예를 들어, 수은 램프 또는 엑시머 레이저)는 방사선 빔을 생성한다. 예를 들어, 이 빔은 곧바로 또는 빔 익스팬더(beam expander: Ex)와 같은 컨디셔닝 수단을 가로지른 후 조명 시스템(일루미네이터)(IL)으로 공급된다. 일루미네이터(IL)는 상기 빔 내의 세기 분포의 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)를 설정하는 조정 수단(AD)을 포함할 수 있다. 또한, 이는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 다양한 다른 구성요소들을 포함할 것이다. 이러한 방식으로, 패터닝 디바이스(MA)에 입사하는 빔(B)은 그 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖는다.

도 9와 관련하여, 소스(SO)는 [흔히 소스(SO)가, 예를 들어 수은 램프인 경우와 같이] 리소그래피 투영 장치의 하우징 내에 있을 수 있지만, 그것은 리소그래피 투영 장치로부터 멀리 떨어져 있을 수도 있으며, 그것이 생성하는 방사선 빔은 (예를 들어, 적절한 지향 거울들의 도움으로) 장치 내부로 들어올 수 있다는 것을 유의하여야 한다; 이 후자의 시나리오는 흔히 소스(SO)가 [예를 들어, KrF, ArF 또는 F₂ 레이징(lasing)에 기초한] 엑시머 레이저인 경우이다.

이후, 상기 빔(B)은 패터닝 디바이스 테이블(MT) 상에 유지되어 있는 패터닝 디바이스(MA)를 통과한다(intercept). 패터닝 디바이스(MA)를 가로질렀으면, 상기 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔(B)을 포커스한다. 제 2 위치설정 수단[및 간섭 측정 수단(IF)]의 도움으로, 기판 테이블(WT)은 예를 들어 상기 빔(B)의 경로 내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 수단은 예를 들어 패터닝 디바이스 라이브러리(patterning device library)로부터의 패터닝 디바이스(MA)의 기계적인 회수 후에 또는 스캔하는 동안, 상기 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로, 대상물 테이블들(MT, WT)의 이동은 장-행정 모듈(long-stroke module)(개략 위치설정) 및 단-행정 모듈(short-stroke module)(미세 위치설정)의 도움으로 실현될 것이며, 이는 도 9에 명확히 도시되지는 않는다. 하지만, (스텝-앤드-스캔 툴과는 대조적으로) 스테퍼의 경우, 패터닝 디바이스 테이블(MT)은 단-행정 액추에이터에만 연결되거나 고정될 수 있다.

도시된 툴은 두 가지 상이한 모드로 사용될 수 있다:

- 스텝 모드에서, 패터닝 디바이스 테이블(MT)은 기본적으로 정지 상태로 유지되며, 전체 패터닝 디바이스 이미지가 한 번에 [즉, 단일 "플래시(flash)"로] 타겟부(C) 상으로 투영된다. 그 후, 상이한 타겟부(C)가 빔(B)에 의해 조사될 수 있도록 기판 테이블(WT)이 x 및/또는 y 방향으로 시프트된다.

- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "플래시"로 노광되지 않는 것을 제외하고는 기본적으로 동일한 시나리오가 적용된다. 그 대신에, 패터닝 디바이스 테이블(MT)은 v의 속도로 주어진 방향(소위 "스캔 방향", 예를 들어 y 방향)으로 이동가능하여, 투영 빔(B)이 패터닝 디바이스 이미지에 걸쳐 스캐닝하도록 유도된다; 동시발생적으로, 기판 테이블(WT)은 속도 V = Mv로 동일한 방향 또는 그 반대 방향으로 동시에 이동되며, 여기서 M은 렌즈(PS)의 배율이다(통상적으로, M = 1/4 또는 1/5). 이러한 방식으로, 분해능을 떨어뜨리지 않고도 비교적 넓은 타겟부(C)가 노광될 수 있다.

도 10은 본 명세서에 설명된 방법들에 사용될 수 있는 또 다른 예시적인 리소그래피 투영 장치(1000)를 개략적으로 도시한다.

리소그래피 투영 장치(1000)는:

- 소스 컬렉터 모듈(SO);

- 방사선 빔(B)(예를 들어, EUV 방사선)을 컨디셔닝하도록 구성되는 조명 시스템(일루미네이터)(IL);

- 패터닝 디바이스(예를 들어, 마스크 또는 레티클)(MA)를 지지하도록 구성되고, 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 마스크 테이블)(MT);

- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및

- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템(예를 들어, 반사 투영 시스템)(PS)을 포함한다.

본 명세서에 도시된 바와 같이, 상기 장치(1000)는 (예를 들어, 반사 마스크를 채택하는) 반사형으로 구성된다. 대부분의 재료들이 EUV 파장 범위 내에서 흡수성이기 때문에, 마스크는 예를 들어 몰리브덴 및 실리콘의 다수-스택을 포함한 다층 반사기들을 가질 수 있다는 것을 유의하여야 한다. 일 예시에서, 다수-스택 반사기는 40 층의 몰리브덴 및 실리콘 쌍들을 갖고, 이때 각 층의 두께는 1/4 파장(quarter wavelength)이다. 훨씬 더 작은 파장들이 X-선 리소그래피로 생성될 수 있다. 대부분의 재료가 EUV 및 x-선 파장에서 흡수성이기 때문에, 패터닝 디바이스 토포그래피 상의 패터닝된 흡수성 재료의 박편(예를 들어, 다층 반사기 최상부 상의 TaN 흡수재)이 프린트되거나(포지티브 레지스트) 프린트되지 않을(네거티브 레지스트) 피처들의 위치를 정의한다.

도 10을 참조하면, 일루미네이터(IL)는 소스 컬렉터 모듈(SO)로부터 극자외 방사선 빔을 수용한다. EUV 방사선을 생성하는 방법들은 EUV 범위 내의 1 이상의 방출선을 갖는 적어도 하나의 원소, 예를 들어 크세논, 리튬 또는 주석을 갖는 재료를 플라즈마 상태로 전환하는 단계를 포함하며, 반드시 이에 제한되는 것은 아니다. 흔히 레이저 생성 플라즈마("LPP")라고 칭하는 이러한 한 방법에서, 플라즈마는 선-방출 원소를 갖는 재료의 액적(droplet), 스트림 또는 클러스터와 같은 연료를 레이저 빔으로 조사함으로써 생성될 수 있다. 소스 컬렉터 모듈(SO)은 연료를 여기시키는 레이저 빔을 제공하는 레이저(도 10에 도시되지 않음)를 포함한 EUV 방사선 시스템의 일부분일 수 있다. 결과적인 플라즈마는 출력 방사선, 예를 들어 EUV 방사선을 방출하며, 이는 소스 컬렉터 모듈에 배치된 방사선 컬렉터를 이용하여 수집된다. 예를 들어, CO₂ 레이저가 연료 여기를 위한 레이저 빔을 제공하는 데 사용되는 경우, 레이저 및 소스 컬렉터 모듈은 별도의 개체일 수 있다.

이러한 경우, 레이저는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔은 예를 들어 적절한 지향 거울들 및/또는 빔 익스팬더를 포함하는 빔 전달 시스템의 도움으로, 레이저로부터 소스 컬렉터 모듈로 통과된다. 다른 경우, 예를 들어 소스가 흔히 DPP 소스라고 칭하는 방전 생성 플라즈마 EUV 발생기인 경우, 소스는 소스 컬렉터 모듈의 통합부일 수 있다.

일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하는 조정기를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 패싯 필드 및 퓨필 거울 디바이스들(facetted field and pupil mirror devices)과 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방사선 빔의 단면에 원하는 균일성 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는 데 사용될 수 있다.

방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블)(MT) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(예를 들어, 마스크)(MA)로부터 반사된 후, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상으로 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(PS2)(예를 들어, 간섭계 디바이스, 리니어 인코더, 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(PS1)는 방사선 빔(B)의 경로에 대해 패터닝 디바이스(예를 들어, 마스크)(MA)를 정확히 위치시키는 데 사용될 수 있다. 패터닝 디바이스(예를 들어, 마스크)(MA) 및 기판(W)은 패터닝 디바이스 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다.

도시된 장치(1000)는 다음 모드들 중 적어도 하나에서 사용될 수 있다:

1. 스텝 모드에서, 지지 구조체(예를 들어, 마스크 테이블)(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴은 한 번에 타겟부(C) 상으로 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다.

2. 스캔 모드에서, 지지 구조체(예를 들어, 마스크 테이블)(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 지지 구조체(예를 들어, 마스크 테이블)(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다.

3. 또 다른 모드에서, 지지 구조체(예를 들어, 마스크 테이블)(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)의 매 이동 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(mask less lithography)에 용이하게 적용될 수 있다.

도 11은 소스 컬렉터 모듈(SO), 조명 시스템(IL), 및 투영 시스템(PS)을 포함하여 상기 장치(1000)를 더 상세히 나타낸다. 소스 컬렉터 모듈(SO)은 소스 컬렉터 모듈(SO)의 포위 구조체(enclosing structure: 220) 내에 진공 환경이 유지될 수 있도록 구성되고 배치된다. EUV 방사선 방출 플라즈마(210)가 방전 생성 플라즈마 소스에 의해 형성될 수 있다. EUV 방사선은 전자기 스펙트럼의 EUV 범위 내의 방사선을 방출하도록 초고온 플라즈마(very hot plasma: 210)가 생성되는 가스 또는 증기, 예를 들어 Xe 가스, Li 증기 또는 Sn 증기에 의해 생성될 수 있다. 초고온 플라즈마(210)는, 예를 들어 적어도 부분적으로 이온화된 플라즈마를 야기하는 전기적 방전에 의해 생성된다. 방사선의 효율적인 발생을 위해, Xe, Li, Sn 증기 또는 여하한의 다른 적절한 가스 또는 증기의, 예를 들어 10 Pa의 분압(partial pressure)이 필요할 수 있다. 일 실시예에서, EUV 방사선을 생성하기 위해 여기된 주석(Sn)의 플라즈마가 제공된다.

초고온 플라즈마(210)에 의해 방출된 방사선은, 소스 챔버(source chamber: 211)의 개구부 내에 또는 그 뒤에 위치되는 선택적인 가스 방벽 또는 오염물 트랩(contaminant trap: 230)(몇몇 경우에는, 오염물 방벽 또는 포일 트랩이라고도 함)을 통해, 소스 챔버(211)로부터 컬렉터 챔버(collector chamber: 212) 내로 통과된다. 오염물 트랩(230)은 채널 구조체를 포함할 수 있다. 또한, 오염물 트랩(230)은 가스 방벽, 또는 가스 방벽과 채널 구조체의 조합을 포함할 수 있다. 본 명세서에서 더 나타내는 오염물 트랩 또는 오염물 방벽(230)은 적어도 당업계에 알려진 바와 같은 채널 구조체를 포함한다.

컬렉터 챔버(212)는 소위 스침 입사 컬렉터(grazing incidence collector)일 수 있는 방사선 컬렉터(CO)를 포함할 수 있다. 방사선 컬렉터(CO)는 방사선 컬렉터 상류측(upstream radiation collector side: 251) 및 방사선 컬렉터 하류측(downstream radiation collector side: 252)을 갖는다. 컬렉터(CO)를 가로지르는 방사선은 격자 스펙트럼 필터(grating spectral filter: 240)로부터 반사되어, 점선 'O'로 나타낸 광학 축선을 따라 가상 소스점(virtual source point: IF)에 포커스될 수 있다. 가상 소스점(IF)은 통상적으로 중간 포커스라고 칭해지며, 소스 컬렉터 모듈은 중간 포커스(IF)가 포위 구조체(220)에서의 개구부(221)에, 또는 그 부근에 위치되도록 배치된다. 가상 소스점(IF)은 방사선 방출 플라즈마(210)의 이미지이다.

후속하여, 방사선은 조명 시스템(IL)을 가로지르며, 이는 패터닝 디바이스(MA)에서의 방사선 세기의 원하는 균일성뿐 아니라, 패터닝 디바이스(MA)에서의 방사선 빔(21)의 원하는 각도 분포를 제공하도록 배치되는 패싯 필드 거울 디바이스(22) 및 패싯 퓨필 거울 디바이스(24)를 포함할 수 있다. 지지 구조체(MT)에 의해 유지되어 있는 패터닝 디바이스(MA)에서의 방사선 빔(21)의 반사 시, 패터닝된 빔(26)이 형성되고, 패터닝된 빔(26)은 투영 시스템(PS)에 의하여 반사 요소들(28, 30)을 통해 기판 테이블(WT)에 의해 유지되어 있는 기판(W) 상으로 이미징된다.

일반적으로, 나타낸 것보다 더 많은 요소가 조명 광학기 유닛(IL) 및 투영 시스템(PS) 내에 존재할 수 있다. 격자 스펙트럼 필터(240)는 리소그래피 장치의 타입에 따라 선택적으로 존재할 수 있다. 또한, 도면들에 나타낸 것보다 더 많은 거울이 존재할 수 있으며, 예를 들어 도 11에 나타낸 것보다 1 내지 6 개의 추가 반사 요소들이 투영 시스템(PS) 내에 존재할 수 있다.

도 11에 예시된 바와 같은 컬렉터 광학기(CO)가 단지 컬렉터(또는 컬렉터 거울)의 일 예시로서, 스침 입사 반사기들(253, 254 및 255)을 갖는 네스티드 컬렉터(nested collector)로서 도시된다. 스침 입사 반사기들(253, 254 및 255)은 광학 축선(O) 주위에 축대칭으로 배치되고, 이 타입의 컬렉터 광학기(CO)는 바람직하게는 흔히 DPP 소스라고 하는 방전 생성 플라즈마 소스와 조합하여 사용된다.

대안적으로, 소스 컬렉터 모듈(SO)은 도 12에 나타낸 바와 같은 LPP 방사선 시스템의 일부분일 수 있다. 레이저(LA)가 크세논(Xe), 주석(Sn) 또는 리튬(Li)과 같은 연료에 레이저 에너지를 축적(deposit)하도록 배치되어, 수십 eV의 전자 온도를 갖는 고이온화 플라즈마(highly ionized plasma: 210)를 생성한다. 이 이온들의 탈-여기(de-excitation) 및 재조합 동안 발생되는 강렬한 방사선(energetic radiation)은 플라즈마로부터 방출되어, 근수직 입사 컬렉터 광학기(near normal incidence collector optic: CO)에 의해 수집되고, 포위 구조체(220)의 개구부(221) 상에 포커스된다.

본 명세서에서는, IC와 같은 디바이스의 제조에 대하여 특히 언급되지만, 본 명세서의 기재내용은 다수의 다른 가능한 적용예들을 갖는다는 것을 명확히 이해하여야 한다. 예를 들어, 이는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 액정 디스플레이 패널, 박막 자기 헤드 등의 제조 시에 채택될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "레티클", "웨이퍼" 또는 "다이"라는 용어의 어떠한 사용도 각각 "마스크", "기판" 및 "타겟부"라는 좀 더 일반적인 용어와 교환가능한 것으로 간주되어야 한다는 것을 이해할 것이다.

"마스크", "레티클", 및 "패터닝 디바이스"라는 용어들은 본 명세서에서 교환가능하게 이용된다는 것을 유의한다. 또한, 리소그래피 시뮬레이션/최적화에서는 물리적 패터닝 디바이스가 반드시 사용되는 것이 아니라 디자인 레이아웃이 물리적 패터닝 디바이스를 나타내도록 사용될 수 있기 때문에, 당업자라면 특히 리소그래피 시뮬레이션/최적화와 관련하여 "마스크"/"패터닝 디바이스" 및 "디자인 레이아웃"이라는 용어가 교환가능하게 이용될 수 있다는 것을 알 것이다.

본 명세서에서, "방사선" 및 "빔"이라는 용어는 (예를 들어, 365, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외 방사선 및 (예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는) 극자외 방사선(EUV)을 포함하는 모든 형태의 전자기 방사선을 포괄하는 데 사용된다.

본 명세서에서 사용되는 바와 같은 "최적화하는" 및 "최적화"라는 용어는 (리소그래피와 같은) 패터닝 공정의 결과들 및/또는 공정들이 더 바람직한 특성, 예컨대 기판 상의 디자인 레이아웃의 더 높은 투영 정확성, 더 큰 공정 윈도우 등을 갖도록 리소그래피 투영 장치 및/또는 패터닝 공정을 조정하는 것을 의미한다. "최적화하는" 및 "최적화"라는 용어는 반드시 리소그래피의 결과들 및/또는 공정들이 가장 바람직한 특성, 예컨대 기판 상의 디자인 레이아웃의 최고 투영 정확성, 가장 큰 공정 윈도우 등을 가질 것을 요구하지는 않는다.

앞서 언급된 패터닝 디바이스는 디자인 레이아웃을 포함하거나 형성할 수 있다. 디자인 레이아웃은 CAD(computer-aided design) 프로그램을 사용하여 생성될 수 있으며, 이 프로세스는 흔히 EDA(electronic design automation)라고 칭해진다. 대부분의 CAD 프로그램은 기능적인 디자인 레이아웃/패터닝 디바이스를 생성하기 위해 사전설정된 디자인 규칙들의 세트를 따른다. 이 규칙들은 처리 및 디자인 제한들에 의해 설정된다. 예를 들어, 디자인 규칙들은 회로 디바이스들 또는 라인들이 바람직하지 않은 방식으로 서로 상호작용하지 않을 것을 보장하기 위해, (게이트, 커패시터 등과 같은) 회로 디바이스들 또는 상호연결 라인들 사이의 간격 공차(space tolerance)를 정의한다. 디자인 규칙 제한들은 통상적으로 "임계 치수"(CD)라고 칭해진다. 회로의 임계 치수는 라인 또는 홀의 최소 폭, 또는 두 라인들 또는 두 홀들 간의 최소 간격으로서 정의될 수 있다. 따라서, CD는 디자인된 회로의 전체 크기 및 밀도를 결정한다. 물론, 집적 회로 제작에서의 목표들 중 하나는 원래 회로 디자인을 (패터닝 디바이스를 통해) 기판 상에 충실하게 재현하는 것이다.

본 명세서에서 채택된 "마스크" 또는 "패터닝 디바이스"라는 용어는 기판의 타겟부에 생성될 패턴에 대응하여 입사하는 방사선 빔에 패터닝된 단면을 부여하는 데 사용될 수 있는 일반적인 패터닝 디바이스를 언급하는 것으로 폭넓게 해석될 수 있다; 또한, "광 밸브(light valve)"라는 용어가 이러한 맥락에서 사용될 수도 있다. 전형적인 마스크[투과형 또는 반사형; 바이너리(binary), 위상-시프팅, 하이브리드(hybrid) 등] 이외에, 여타의 이러한 패터닝 디바이스의 예시들은 프로그램가능한 거울 어레이 및/또는 프로그램가능한 LCD 어레이를 포함한다.

본 명세서에 개시된 개념들은 여하한의 패터닝 공정을 시뮬레이션하거나 수학적으로 모델링할 수 있으며, 특히 점점 더 짧은 파장들을 생성할 수 있는 이미징 기술들로 유용할 수 있다. 이미 사용중인 이러한 이미징 기술들의 예시들로는 ArF 레이저를 사용하여 193 nm의 파장 및/또는 플루오린 레이저를 사용하여 157 nm의 파장을 생성할 수 있는 EUV(극자외), DUV 리소그래피를 포함한다. 또한, EUV 리소그래피가 이 범위 내의 광자들을 생성하기 위해 고에너지 전자로 재료(고체 또는 플라즈마)를 가격(hit)하거나, 예를 들어 싱크로트론(synchrotron)을 이용함으로써 약 5 nm 내지 약 20 nm 범위 내의 파장들을 생성할 수 있다.

본 명세서에 개시된 개념들은 실리콘 웨이퍼와 같은 기판 상에 이미징하는 것을 수반하는 패터닝 공정들에 사용될 수 있지만, 개시된 개념들은 여하한 타입의 리소그래피 시스템들, 예를 들어 실리콘 웨이퍼들 이외의 기판들 상에 이미징하는 데 사용되는 것들로 사용될 수도 있다는 것을 이해하여야 한다.

블록 다이어그램들에서, 예시된 구성요소들은 개별 기능 블록들로서 도시되어 있지만, 실시예들은 본 명세서에 설명된 기능이 나타낸 바와 같이 조직되는 시스템들로 제한되지 않는다. 구성요소들 각각에 의해 제공되는 기능은 현재 도시된 것과 상이하게 조직되는 소프트웨어 또는 하드웨어 모듈들에 의해 제공될 수 있으며, 예를 들어 이러한 소프트웨어 또는 하드웨어는 (예를 들어, 데이터 센터 내에서 또는 지리적으로) 혼합, 결합, 복제, 분리, 분산, 또는 달리 상이하게 조직될 수 있다. 본 명세서에 설명된 기능은 유형의 비-일시적 기계 판독가능한 매체 상에 저장된 코드를 실행하는 1 이상의 컴퓨터의 1 이상의 프로세서에 의해 제공될 수 있다. 몇몇 경우, 타사의 콘텐츠 전송 네트워크가 네트워크를 통해 전달되는 정보의 일부 또는 전부를 호스팅할 수 있으며, 이 경우 정보(예를 들어, 콘텐츠)가 공급되거나 달리 제공되라고 하는 범위에 대하여, 정보는 콘텐츠 전송 네트워크로부터 그 정보를 검색하도록 명령어들을 송신함으로써 제공될 수 있다.

달리 구체적으로 언급되지 않는 한, 논의로부터 명백한 바와 같이, 본 명세서 전반에 걸쳐 "처리", "연산", "계산", "결정" 등과 같은 용어를 사용한 설명들은 특수 목적 컴퓨터 또는 유사한 특수 목적 전자 처리/연산 디바이스와 같은 특정한 장치의 동작 또는 공정을 지칭한다는 것을 이해한다.

본 출원은 수 개의 발명들을 설명한다는 것을 이해하여야 한다. 이러한 발명들을 다수의 개별 특허 출원들로 분리하기보다는, 출원인은 이 발명들을 단일 문서로 그룹화하였는데, 이는 이들의 관련 대상이 출원 과정에서의 절약에 적합하기 때문이다. 하지만, 이러한 발명들의 별개의 장점들 및 측면들은 합쳐지지 않아야 한다. 몇몇 경우, 실시예들이 본 명세서에 명시된 결점들을 모두 해결하지만, 본 발명들은 독립적으로 유용하며, 몇몇 실시예들은 이러한 문제들의 서브세트만을 해결하거나 본 기재내용을 검토하는 당업자에게 명백할 언급되지 않은 다른 이점들을 제공한다는 것을 이해하여야 한다. 비용의 제약으로 인해, 본 명세서에 개시된 일부 발명들은 현재 청구되지 않을 수 있으며, 본 청구항을 수정함으로써 또는 계속 출원과 같이 추후 출원에서 청구될 수 있다. 유사하게, 공간 제약으로 인해, 본 문서의 초록(Abstract)이나 요약(Summary) 부분들은 이러한 발명들 전부의 포괄적인 목록 또는 이러한 발명들의 모든 실시형태들을 포함하는 것으로 간주되어서는 안 된다.

본 실시예들은 다음 항목들을 이용하여 더 설명될 수 있다:

1. 제 1 에어리얼 이미지의 제 1 세기 및 제 2 에어리얼 이미지의 제 2 세기를 연산하는 단계 -제 1 에어리얼 이미지는 레지스트 층 내의 제 1 위치에 대응하고, 제 2 에어리얼 이미지는 레지스트 층 내의 제 2 위치에 대응함- ; 및

레지스트 모델을 사용하는 하드웨어 컴퓨터 시스템에 의해, 제 1 세기와 제 2 세기 간의 차이 또는 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 간의 차이에 기초하여 레지스트 층 피처에 대한 파라미터의 값을 얻기 위해 레지스트 층의 컴퓨터 시뮬레이션을 수행하는 단계를 포함하는 방법.

2. 1 항에 있어서, 제 1 세기와 제 2 세기 간의 차이에 기초하여 레지스트 층에 대한 파라미터의 값을 얻는 단계를 더 포함하는 방법.

3. 1 항에 있어서, 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 간의 차이에 기초하여 파라미터의 값을 얻는 단계를 더 포함하는 방법.

4. 1 항에 있어서, 제 1 위치는 레지스트 층 내의 제 1 깊이에 있고, 제 2 위치는 제 1 깊이와 상이한 레지스트 층 내의 제 2 깊이에 있으며, 제 1 깊이 및 제 2 깊이는 레지스트 층의 최상부 표면에 대해 측정되는 방법.

5. 1 항 내지 4 항 중 어느 하나에 있어서, 제 1 위치는 레지스트 층의 상위 1/3 부분에 있고, 제 2 위치는 레지스트 층의 하위 1/3 부분에 있는 방법.

6. 1 항 또는 5 항에 있어서, 제 1 깊이는 레지스트 층의 최상부 표면 15 nm 아래에 있고, 제 2 깊이는 레지스트 층의 최상부 표면 75 nm 아래에 있는 방법.

7. 1 항 내지 6 항 중 어느 하나에 있어서, 레지스트 모델은 연산된 차이와 연계된 피팅 파라미터로 업데이트되는 방법.

8. 1 항 내지 6 항 중 어느 하나에 있어서, 피팅 파라미터의 값을 얻기 위해 레지스트 모델을 캘리브레이션하는 단계를 더 포함하는 방법.

9. 1 항 내지 8 항 중 어느 하나에 있어서, 레지스트 모델은 제 1 세기와 제 2 세기 간의 차이 및 피팅 파라미터의 곱을 포함하는 방법.

10. 1 항 내지 9 항 중 어느 하나에 있어서, 제 1 위치는 레지스트 층의 제 1 부분에서 연산된 에어리얼 이미지들의 제 1 가중 평균 세기에 대응하는 위치이고, 제 2 위치는 레지스트 층의 제 2 부분에서 연산된 에어리얼 이미지들의 제 2 가중 평균 세기에 대응하는 위치인 방법.

11. 10 항에 있어서, 제 1 부분은 제 1 높이를 갖는 레지스트 층의 상부 부분이고, 제 2 부분은 제 2 높이를 갖는 레지스트 층의 하부 부분인 방법.

12. 11 항에 있어서, 제 1 높이 및 제 2 높이는 레지스트 층의 높이의 15 %인 방법.

13. 11 항에 있어서, 제 1 높이 및 제 2 높이는 레지스트 층의 높이의 10 %인 방법.

14. 1 항에 있어서, 레지스트 피처는 현상된 레지스트 벽을 포함하는 방법.

15. 1 항에 있어서, 파라미터의 얻어진 값에 기초하여 레지스트 층을 갖는 기판을 이미징하는 단계를 더 포함하는 방법.

16. 제 1 에어리얼 이미지의 제 1 세기 및 제 2 에어리얼 이미지의 제 2 세기를 연산하고 -제 1 에어리얼 이미지는 레지스트 층 내의 제 1 위치에 대응하고, 제 2 에어리얼 이미지는 레지스트 층 내의 제 2 위치에 대응함- ;

제 1 세기와 제 2 세기 간의 차이 또는 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 간의 차이에 기초하여 레지스트 층 피처에 대한 파라미터의 값을 얻기 위해 레지스트 층의 컴퓨터 시뮬레이션을 수행하도록 구성되는 프로세서를 포함하는 디바이스.

17. 16 항에 있어서, 프로세서는 제 1 세기와 제 2 세기 간의 차이에 기초하여 레지스트 층에 대한 파라미터의 값을 얻도록 구성되는 디바이스.

18. 16 항에 있어서, 프로세서는 제 1 세기에 대한 레지스트 모델 결과와 제 2 세기에 대한 레지스트 모델 결과 간의 차이에 기초하여 파라미터의 값을 얻도록 구성되는 디바이스.

19. 16 항에 있어서, 제 1 위치는 레지스트 층 내의 제 1 깊이에 있고, 제 2 위치는 레지스트 층 내의 제 2 깊이에 있으며, 제 1 깊이 및 제 2 깊이는 레지스트 층의 최상부 표면에 대해 측정되는 디바이스.

20. 16 항 내지 19 항 중 어느 하나에 있어서, 제 1 위치는 레지스트 층의 상위 1/3 부분에 있고, 제 2 위치는 레지스트 층의 하위 1/3 부분에 있는 디바이스.

21. 16 항 또는 20 항에 있어서, 제 1 깊이는 레지스트 층의 최상부 표면 15 nm 아래에 있고, 제 2 깊이는 레지스트 층의 최상부 표면 75 nm 아래에 있는 디바이스.

22. 16 항 내지 21 항 중 어느 하나에 있어서, 레지스트 모델은 연산된 차이와 연계된 피팅 파라미터로 업데이트되는 디바이스.

23. 16 항 내지 21 항 중 어느 하나에 있어서, 프로세서는 피팅 파라미터의 값을 얻기 위해 레지스트 모델을 캘리브레이션하도록 구성되는 디바이스.

24. 16 항 내지 23 항 중 어느 하나에 있어서, 레지스트 모델은 제 1 세기와 제 2 세기 간의 차이 및 피팅 파라미터의 곱을 포함하는 디바이스.

25. 16 항 내지 24 항 중 어느 하나에 있어서, 제 1 위치는 레지스트 층의 제 1 부분에서 연산된 에어리얼 이미지들의 제 1 가중 평균 세기에 대응하는 위치이고, 제 2 위치는 레지스트 층의 제 2 부분에서 연산된 에어리얼 이미지들의 제 2 가중 평균 세기에 대응하는 위치인 디바이스.

26. 25 항에 있어서, 제 1 부분은 제 1 높이를 갖는 레지스트 층의 상부 부분이고, 제 2 부분은 제 2 높이를 갖는 레지스트 층의 하부 부분인 디바이스.

27. 26 항에 있어서, 제 1 높이 및 제 2 높이는 레지스트 층의 높이의 15 %인 디바이스.

28. 26 항에 있어서, 제 1 높이 및 제 2 높이는 레지스트 층의 높이의 10 %인 디바이스.

29. 16 항에 있어서, 레지스트 피처는 현상된 레지스트 벽을 포함하는 디바이스.

30. 16 항에 있어서, 파라미터는 레지스트 층에 본질적으로 평행한 평면에서의 위치를 포함하는 디바이스.

31. 프로세서가 1 항 내지 15 항 중 어느 하나의 방법을 수행하게 하는 기계-판독가능한 명령어들을 포함하는 비-일시적 컴퓨터 프로그램 제품.

32. 하드웨어 프로세서; 및

31 항의 비-일시적 컴퓨터 프로그램 제품을 포함하는 시스템.

설명 및 도면들은 본 발명을 개시된 특정 형태로 제한하려는 것이 아니라, 반대로 첨부된 청구항에 의해 정의되는 본 발명의 기술사상 및 범위 내에 있는 모든 변형예, 균등물 및 대안예를 포함하기 위한 것임을 이해하여야 한다.

본 발명의 다양한 실시형태들의 변형예들 및 대안적인 실시예들은 이 설명을 고려하여 당업자에게 명백할 것이다. 따라서, 이 설명 및 도면들은 단지 예시적인 것으로서 해석되어야 하며, 본 발명을 수행하는 일반적인 방식을 당업자에게 교시하기 위한 것이다. 본 명세서에 도시되고 설명된 본 발명의 형태들은 실시예들의 예시들로서 취해진 것으로 이해되어야 한다. 본 명세서에 도시되고 기술된 것들을 대신하여 요소들 및 재료들이 대체될 수 있으며, 부품들 및 공정들은 역전되거나 생략될 수 있고, 소정 특징들은 독립적으로 이용될 수 있으며, 실시예들 또는 실시예들의 특징들은 조합될 수 있고, 이는 모두 이러한 설명의 이점을 가진 후에 당업자에게 명백할 것이다. 다음 청구항들에 기재된 본 발명의 기술사상 및 범위를 벗어나지 않고 본 명세서에 설명된 요소들이 변경될 수 있다. 본 명세서에 사용된 표제는 단지 편제의 목적만을 위한 것이며, 설명의 범위를 제한하는 데 사용되지는 않는다.

본 출원 전반에 걸쳐 사용된 바와 같이, 단어 "할 수 있다(may)"는 의무적인 의미(즉, 해야 함을 의미함)보다는 허용의 의미(즉, 가능성을 가짐을 의미함)로 사용된다. "포함한다" 및 "포함하는" 등의 단어는 포함하지만 이에 제한되지는 않는다는 것을 의미한다. 본 출원 전반에 걸쳐 사용된 바와 같이, 단수 형태 "a", "an" 및 "the"는 내용이 명시적으로 달리 지시하지 않는 한 복수의 대상을 포함한다. 따라서, 예를 들어 "하나"의 요소에 대한 언급은 "하나 또는 그 이상"과 같은 1 이상의 요소에 대한 다른 용어 및 어구의 사용에도 불구하고 2 이상의 요소들의 조합을 포함한다. "또는(or)"이라는 용어는 달리 명시되지 않는 한, 비-배타적이며, 즉 "및(and)"과 "또는(or)"을 모두 포괄한다. 예를 들어, "X에 응답하여, Y", "X 때, Y", "X라면, Y", "X의 경우, Y" 등과 같은 조건부 관계를 설명하는 용어는, 선행 조건이 필요 원인 조건이거나, 선행 조건이 충분 원인 조건이거나, 또는 선행 조건이 결과의 기여 원인 조건인 인과 관계들을 포괄하고, 예를 들어 "조건 Y를 얻을 때 상태 X가 발생한다"는 "X는 Y에서만 발생한다" 및 "X는 Y와 Z에서 발생한다"에 일반적이다. 이러한 조건부 관계들은 일부 결과가 지연될 수 있기 때문에 선행 조건을 얻은 바로 후의 결과들에 제한되지 않으며, 조건부 진술에서 선행 조건은 그 결과들에 연결되고, 예를 들어 선행 조건은 결과 발생의 가능성과 관련이 있다. 복수의 속성들 또는 기능들이 복수의 대상들(예를 들어, 단계 A, 단계 B, 단계 C 및 단계 D를 수행하는 1 이상의 프로세서)에 매핑된다는 언급은, 달리 지시되지 않는 한, 이러한 모든 대상에 매핑되는 이러한 모든 속성들 또는 기능들, 및 속성들 또는 기능들의 서브세트들에 매핑되는 속성들 또는 기능들의 서브세트들을 둘 다(예를 들어, 단계 A 내지 단계 D를 각각 수행하는 모든 프로세서들, 및 프로세서 1이 단계 A를 수행하고, 프로세서 2가 단계 B 및 단계 C의 일부를 수행하고, 프로세서 3이 단계 C의 일부와 단계 D를 수행하는 경우 둘 다) 포괄한다. 나아가, 달리 지시되지 않는 한, 하나의 값 또는 동작이 또 다른 조건 또는 값에 "기초한다"는 언급은, 조건 또는 값이 유일한 인자인 인스턴스들 및 조건 또는 값이 복수의 인자들 중 하나의 인자인 인스턴스들을 둘 다 포괄한다. 달리 지시되지 않는 한, 일부 집합의 "각각"의 인스턴스가 일부 속성을 갖는다는 언급들은, 더 큰 집합의 달리 동일하거나 유사한 일부 멤버들이 해당 속성을 갖지 않는 경우를 제외하는 것으로 읽혀서는 안 되며, 즉 각각(each)이 반드시 각각 및 모든 것(each and every)을 의미하는 것은 아니다. 범위로부터의 선택에 대한 언급들은 범위의 끝점들을 포함한다.

앞선 설명에서, 흐름도에서의 여하한의 공정들, 설명들 또는 블록들은 모듈들, 세그먼트들 또는 공정에서의 특정한 논리 기능들 또는 단계들을 구현하기 위한 1 이상의 실행가능한 명령어를 포함하는 코드의 부분들을 나타내는 것으로 이해되어야 하며, 당업자라면 이해하는 바와 같이, 관련 기능에 따라 실질적으로 동시에 또는 역순으로 수행되는 것을 포함하여, 기능들이 도시되거나 논의된 순서를 벗어나 실행될 수 있는 대안적인 구현들이 본 발명의 예시적인 실시예들의 범위 내에 포함된다.

특정 실시예들이 설명되었지만, 이 실시예들은 단지 예시의 방식으로 제시되었으며, 본 발명의 범위를 제한하도록 의도되지 않는다. 실제로, 본 명세서에 기술된 신규한 방법들, 장치들 및 시스템들은 다양한 다른 형태들로 구현될 수 있다; 또한, 본 명세서에 기술된 방법들, 장치들 및 시스템들의 형태에서의 다양한 생략, 대체 및 변경이 본 발명의 기술사상을 벗어나지 않고 행해질 수 있다. 첨부된 청구항 및 그 균등물은 본 발명의 기술사상 및 범위 내에 속하는 이러한 형태 또는 변형예를 포함하도록 의도된다.

Claims (15)

1. 제 1 에어리얼 이미지의 제 1 세기 및 제 2 에어리얼 이미지의 제 2 세기를 연산(compute)하는 단계 -상기 제 1 에어리얼 이미지는 레지스트 층 내의 제 1 위치에 대응하고, 상기 제 2 에어리얼 이미지는 상기 레지스트 층 내의 제 2 위치에 대응함- ; 및
   레지스트 모델을 사용하는 하드웨어 컴퓨터 시스템에 의해, 상기 제 1 세기와 상기 제 2 세기 간의 차이 또는 상기 제 1 세기에 대한 레지스트 모델 결과와 상기 제 2 세기에 대한 레지스트 모델 결과 간의 차이에 기초하여 레지스트 층 피처에 대한 파라미터의 값을 얻기 위해 상기 레지스트 층의 컴퓨터 시뮬레이션을 수행하는 단계
   를 포함하는 방법.
2. 제 1 항에 있어서,
   상기 제 1 세기와 상기 제 2 세기 간의 차이에 기초하여 상기 레지스트 층에 대한 상기 파라미터의 값을 얻는 단계를 더 포함하는 방법.
3. 제 1 항에 있어서,
   상기 제 1 세기에 대한 레지스트 모델 결과와 상기 제 2 세기에 대한 레지스트 모델 결과 간의 차이에 기초하여 상기 파라미터의 값을 얻는 단계를 더 포함하는 방법.
4. 제 1 항에 있어서,
   상기 제 1 위치는 상기 레지스트 층 내의 제 1 깊이에 있고, 상기 제 2 위치는 상기 제 1 깊이와 상이한 상기 레지스트 층 내의 제 2 깊이에 있으며, 상기 제 1 깊이 및 상기 제 2 깊이는 상기 레지스트 층의 최상부 표면에 대해 측정되는 방법.
5. 제 1 항에 있어서,
   상기 제 1 위치는 상기 레지스트 층의 상위 1/3 부분(a top-third portion)에 있고, 상기 제 2 위치는 상기 레지스트 층의 하위 1/3 부분(a bottom-third portion)에 있는 방법.
6. 제 1 항에 있어서,
   상기 레지스트 모델은 연산된 차이와 연계된 피팅 파라미터(fitting parameter)로 업데이트되는 방법.
7. 제 1 항에 있어서,
   피팅 파라미터의 값을 얻기 위해 상기 레지스트 모델을 캘리브레이션하는 단계를 더 포함하는 방법.
8. 제 1 항에 있어서,
   상기 레지스트 모델은 상기 제 1 세기와 상기 제 2 세기 간의 차이 및 피팅 파라미터의 곱(product)을 포함하는 방법.
9. 제 1 항에 있어서,
   상기 제 1 위치는 상기 레지스트 층의 제 1 부분에서 연산된 에어리얼 이미지들의 제 1 가중 평균 세기에 대응하는 위치이고, 상기 제 2 위치는 상기 레지스트 층의 제 2 부분에서 연산된 에어리얼 이미지들의 제 2 가중 평균 세기에 대응하는 위치인 방법.
10. 제 9 항에 있어서,
    상기 제 1 부분은 제 1 높이를 갖는 상기 레지스트 층의 상부 부분이고, 상기 제 2 부분은 제 2 높이를 갖는 상기 레지스트 층의 하부 부분인 방법.
11. 제 10 항에 있어서,
    상기 제 1 높이 및 상기 제 2 높이는 상기 레지스트 층의 높이의 15 %이거나, 또는 상기 제 1 높이 및 상기 제 2 높이는 상기 레지스트 층의 높이의 10 %인 방법.
12. 제 1 항에 있어서,
    레지스트 피처는 현상된 레지스트 벽을 포함하는 방법.
13. 제 1 항에 있어서,
    상기 파라미터의 얻어진 값에 기초하여 레지스트 층을 갖는 기판을 이미징하는 단계를 더 포함하는 방법.
14. 프로세서가 제 1 항의 방법을 수행하게 하는 기계-판독가능한 명령어들을 포함하는 비-일시적(non-transitory) 컴퓨터 프로그램 제품.
15. 하드웨어 프로세서; 및
    제 14 항의 비-일시적 컴퓨터 프로그램 제품
    을 포함하는 시스템.

Images