KR20200091765A - Socket for semiconductor device - Google Patents
Socket for semiconductor device Download PDFInfo
- Publication number
- KR20200091765A KR20200091765A KR1020190039186A KR20190039186A KR20200091765A KR 20200091765 A KR20200091765 A KR 20200091765A KR 1020190039186 A KR1020190039186 A KR 1020190039186A KR 20190039186 A KR20190039186 A KR 20190039186A KR 20200091765 A KR20200091765 A KR 20200091765A
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- socket
- pin
- ground
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/18—Screening arrangements against electric or magnetic fields, e.g. against earth's field
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 반도체 디바이스용 소켓에 관한 것이다.The present invention relates to a socket for a semiconductor device.
일반적으로, 반도체 디바이스는 트랜지스터나 다이오드 또는 저항이나 콘덴서 등의 회로소자를 고밀도로 하여 하나의 기판 위에 조립하여 만든 집적회로(IC;Integrated Circuit)일 수 있으며, 이러한 반도체 디바이스는 소켓에 착탈가능하게 설치되어 인쇄회로기판(PCB:Printed Circuit Board)과의 전기적 연결을 형성할 수 있다.Generally, a semiconductor device may be an integrated circuit (IC) made by assembling a transistor or a diode or a circuit element such as a resistor or a capacitor on a single substrate with high density, and such a semiconductor device is detachably installed in a socket. It can form an electrical connection with a printed circuit board (PCB).
소켓은 반도체 디바이스의 접점인 리드(lead) 또는 패드와 인쇄회로기판의 접점인 패드(pad) 사이에 안정적인 전기적인 접속을 보장하는 구성부재이다.The socket is a component that ensures a stable electrical connection between a lead or pad as a contact point of a semiconductor device and a pad as a contact point of a printed circuit board.
특허문헌 1에 개시된 IC 소켓은 소켓 몸체의 내부영역에 고밀도로 배열된 다수의 콘택 삽입 홀을 형성하고 이 콘택 삽입 홀 내에 반도체 디바이스의 리드와 인쇄회로기판의 패드 사이에 도전 경로를 형성하는 콘택을 삽입한다. IC 소켓은 반도체 디바이스의 리드와 인쇄회로기판의 패드 사이에서 콘택의 탄성력에 의해 상하 움직임을 위한 텐션(tension)을 지속적으로 유지할 수 있다. 물론, 반도체 디바이스용 소켓은 특허문헌 1에 개시된 스프링 타입의 콘택을 대신하여 포고핀 등의 다양한 유형의 도전성 부재를 삽입·매설할 수 있다.The IC socket disclosed in
특히. 초고속 신호 전송을 위해 다양한 소켓 구조에 대한 연구가 있었으며 그 중 한 유형으로서 실딩 방식을 채용한 소켓이 개발되고 있는 데, 초고속 신호를 보다 향상된 품질로 전송하기 위하여 실딩 방식의 소켓에 있어서 보다 진보한 구조를 제안한다.Especially. Various socket structures have been studied for the transmission of ultra-high-speed signals, and a socket employing a shielding method has been developed as one of them, and a more advanced structure in the shielding-type socket is used to transmit an ultra-high-speed signal with improved quality. Suggests.
또한, 종래 실딩 방식을 채용한 소켓을 이용하여 차동 신호를 전송하는 경우 신호의 전송 품질이 목표로 한 만큼 만족스럽지 못한데, 실딩 구조의 소켓을 통한 차동 신호의 전송에 있어서 신호 전송 품질의 향상 방안을 제안한다.In addition, when a differential signal is transmitted using a socket employing a conventional shielding method, the transmission quality of the signal is not satisfactory as a target, and a method for improving the signal transmission quality in the transmission of the differential signal through the socket of the shielding structure is described. Suggest.
본 발명은 전술된 문제점을 해결하기 위해 창출된 것으로, 본 발명의 목적은 초고속 신호를 보다 향상된 품질로써 전송할 수 있는 소켓을 제공하기 위한 것이다.The present invention was created to solve the above-mentioned problems, and an object of the present invention is to provide a socket capable of transmitting an ultra-high-speed signal with improved quality.
또한, 본 발명의 목적은 차동 신호에 대하여 보다 향상된 품질로써 전송할 수 있는 소켓을 제공하기 위한 것이다.In addition, it is an object of the present invention to provide a socket capable of transmitting a differential signal with improved quality.
상기 목적을 달성하기 위해서, 본 발명의 제1 실시예는 반도체 디바이스의 리드와 인쇄회로기판의 패드 사이를 전기적으로 연결시켜 주는 프로브 핀을 소켓 몸체부의 핀 홀에 수용하는 소켓에 관한 것으로, 접지 핀의 상부를 수용하는 제1 상부 관통홀과, 신호 핀의 상부를 수용하는 제2 상부 관통홀, 및 제1 상부 관통홀 둘레에서 상방으로 돌출된 상부 접지 돌출부를 구비한 상부 몸체부와; 접지 핀의 하부를 수용하는 제1 하부 관통홀과, 신호 핀의 하부를 수용하는 제2 하부 관통홀, 및 제1 하부 관통홀 둘레에서 하방으로 돌출된 하부 접지 돌출부를 구비한 하부 몸체부;로 이루어진 소켓 몸체부를 포함할 수 있다.In order to achieve the above object, a first embodiment of the present invention relates to a socket for receiving a probe pin for electrically connecting a lead of a semiconductor device and a pad of a printed circuit board in a pin hole of a socket body, a ground pin An upper body part having a first upper through hole accommodating an upper portion of the first upper through hole accommodating an upper portion of the signal pin, and an upper ground protrusion protruding upwardly around the first upper through hole; A lower body portion having a first lower through hole accommodating a lower portion of the ground pin, a second lower through hole accommodating a lower portion of the signal pin, and a lower ground protrusion protruding downward around the first lower through hole; It may include a socket body portion made.
여기서, 반도체 디바이스의 접지 리드가 접지 핀의 상부 탐침과 소켓 몸체부의 상부 접지 돌출부에 상호 접촉되고, 인쇄회로기판의 접지 패드가 접지 핀의 하부 탐침과 소켓 몸체부의 하부 접지 돌출부에 상호 접촉되는 것을 특징으로 한다.Here, the ground lead of the semiconductor device is in contact with the upper probe of the ground pin and the upper ground projection of the socket body, and the ground pad of the printed circuit board is in contact with the lower probe of the ground pin and the lower ground projection of the socket body. Is done.
바람직하기로, 상부 몸체부와 하부 몸체부는 도전성 재질로 제작될 수 있다.Preferably, the upper body portion and the lower body portion may be made of a conductive material.
본 발명의 실시예에서, 상부 접지 돌출부는 제1 상부 관통홀을 중앙에 배치한 뿔대 형상으로 형성될 수 있고 하부 접지 돌출부는 제1 하부 관통홀을 중앙에 배치한 뿔대 형상으로 형성될 수 있다.In an embodiment of the present invention, the upper ground protrusion may be formed in a truncated cone shape in which the first upper through-hole is disposed in the center, and the lower ground projection may be formed in a truncated cone shape in which the first lower through-hole is disposed in the center.
본 발명은 상부 몸체부의 제2 상부 관통홀 내주면과 하부 몸체부의 제2 하부 관통홀 내주면에 제1 절연층으로 도포될 수 있다.The present invention may be applied as a first insulating layer to the inner peripheral surface of the second upper through-hole of the upper body portion and the inner peripheral surface of the second lower through-hole of the lower body portion.
추가로, 본 발명은 신호 핀의 외주면을 제2 절연층으로 도포될 수 있다.Additionally, the present invention can be applied to the outer peripheral surface of the signal pin as a second insulating layer.
본 발명의 제2 실시예는 반도체 디바이스의 리드와 인쇄회로기판의 패드 사이를 전기적으로 연결시켜 주는 프로브 핀을 소켓 몸체부의 핀 홀에 수용하는 소켓에 관한 것으로, 프로브 핀의 상부를 수용하는 제1 상부 관통홀과, 차폐 모듈의 상부를 수용하는 제2 상부 관통홀을 구비한 상부 몸체부와; 프로브 핀의 하부를 수용하는 제1 하부 관통홀과, 차폐 모듈의 하부를 수용하는 제2 하부 관통홀을 구비한 하부 몸체부; 및 한쌍의 차동 신호 핀 주위에 접지 핀을 이격되게 배치한 차폐 모듈;로 이루어진 소켓 몸체부를 포함할 수 있다.The second embodiment of the present invention relates to a socket for accommodating a probe pin for electrically connecting a lead of a semiconductor device to a pad of a printed circuit board in a pin hole of a socket body part, the first receiving the upper part of the probe pin An upper body portion having an upper through hole and a second upper through hole accommodating an upper portion of the shielding module; A lower body portion having a first lower through hole accommodating a lower portion of the probe pin and a second lower through hole accommodating a lower portion of the shielding module; And a shielding module in which a ground pin is spaced apart from the pair of differential signal pins.
여기서, 소켓 몸체부는 차폐 모듈에 배치된 한쌍의 차동 신호 핀 및 접지 핀의 상부 탐침을 제2 상부 관통홀을 통해 노출되게 배치하고, 한쌍의 차동 신호 핀 및 접지 핀의 하부 탐침을 제2 하부 관통홀을 통해 노출되게 배치되는 것을 특징으로 한다.Here, the socket body portion is disposed so that the upper probe of the pair of differential signal pins and ground pins disposed on the shielding module is exposed through the second upper through hole, and the lower probe of the pair of differential signal pins and ground pins is penetrated through the second lower part. It is characterized by being arranged to be exposed through the hole.
특별하기로, 차폐 모듈은 한쌍의 차동 신호 핀과; 접지 핀; 한쌍의 차동 신호 핀의 상부를 수용하는 한쌍의 상부 수용공을 구비한 상부 인서트와, 한쌍의 차동 신호 핀의 하부를 수용하는 한쌍의 하부 수용공을 구비한 하부 인서트로 구성된 인서트; 및 인서트의 상부를 수용하는 제1 상부 결합공과 접지 핀의 상부를 수용하는 제2 상부 결합공을 구비한 상부 블록과, 인서트의 하부를 수용하는 제1 하부 결합공과 접지 핀의 하부를 수용하는 제2 하부 결합공을 구비한 하부 블록으로 구성된 금속 블록;으로 이루어질 수 있다.Specifically, the shielding module includes a pair of differential signal pins; Ground pin; An insert composed of an upper insert having a pair of upper receiving holes for receiving an upper portion of the pair of differential signal pins, and a lower insert having a pair of lower receiving holes for receiving a lower portion of the pair of differential signal pins; And an upper block having a first upper coupling hole accommodating the upper portion of the insert and a second upper coupling hole accommodating the upper portion of the ground pin, and a first lower coupling hole accommodating the lower portion of the insert and a lower portion of the ground pin. 2 A metal block consisting of a lower block with a lower coupling hole; may be made of.
바람직하기로, 상부 몸체부와 하부 몸체부는 절연성 재질로 제작되고, 상부 인서트와 하부 인서트는 절연성 재질로 제작되며, 상부 블록과 하부 블록은 도전성 재질로 제작될 수 있다.Preferably, the upper body portion and the lower body portion are made of an insulating material, the upper insert and the lower insert are made of an insulating material, and the upper block and the lower block may be made of a conductive material.
또한, 한쌍의 차동 신호 핀은 + 신호 핀과 - 신호 핀으로 이루어질 수 있다.In addition, the pair of differential signal pins may consist of a + signal pin and a-signal pin.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.Features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다. Prior to this, the terms or words used in the specification and claims should not be interpreted in a conventional and lexical sense, and the inventor can appropriately define the concept of terms in order to best describe his or her invention. It should be interpreted as meaning and concept consistent with the technical idea of the present invention based on the principle of being there.
본 발명의 소켓에 따르면, 접지 돌출부(112)를 이용하여 소켓 몸체부(11)에 대하여 보다 견고한 접지 경로를 제공함으로써, 신호핀에 대한 소켓의 실딩을 보다 견고하게 수행하며, 따라서 초고속 신호를 보다 향상된 품질로 전송할 수 있는 효과가 있다.According to the socket of the present invention, by providing a more robust grounding path for the
또한, 본 발명의 소켓에 따르면, 2개의 차동 신호핀 쌍에 대하여 금속 블록(25)으로써 실딩을 수행하되, 2개의 차동 신호핀 쌍 사이에는 절연물질(즉 인서트)만 개재되는 구조로 함으로써, 차동 신호의 전송 품질을 보다 향상시킬 수 있는 효과가 있다.In addition, according to the socket of the present invention, shielding is performed with a
도 1은 본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓을 도해한 개략도이다.
도 2는 도 1에 도시된 소켓의 요부를 개략적으로 도시한 종단면도이다.
도 3은 본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓의 다른 일례를 도해한 종단면도이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 디바이스용 소켓을 도해한 개략도이다.
도 5는 도 4에 도시된 소켓의 요부를 개략적으로 도시한 종단면도이다.
도 6은 도 4에 도시된 소켓의 요부를 개략적으로 도시한 부분절개도이다. 1 is a schematic diagram illustrating a socket for a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a longitudinal sectional view schematically showing a main part of the socket shown in FIG. 1.
3 is a longitudinal sectional view showing another example of a socket for a semiconductor device according to a first embodiment of the present invention.
4 is a schematic diagram illustrating a socket for a semiconductor device according to a second embodiment of the present invention.
5 is a longitudinal sectional view schematically showing a main part of the socket shown in FIG. 4.
FIG. 6 is a partial cutaway view schematically showing a main part of the socket illustrated in FIG. 4.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and examples which are associated with the accompanying drawings. In addition, it should be noted that, in addition to reference numerals to the components of each drawing in the present specification, the same components have the same numbers as possible, even if they are displayed on different drawings. In addition, in the description of the present invention, when it is determined that detailed descriptions of related known technologies may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted. In this specification, terms such as first and second are used to distinguish one component from another component, and the component is not limited by the terms. In the accompanying drawings, some components are exaggerated, omitted, or schematically illustrated, and the size of each component does not entirely reflect the actual size.
본 발명은 중앙처리장치(CPU), 그래픽처리장치(GPU), 칩셋 등을 포함하는 각종 반도체 디바이스를 테스트, 연결, 또는 탑재를 위해 사용될 수 있는 반도체 디바이스용 소켓에 관한 것이다. The present invention relates to a socket for a semiconductor device that can be used for testing, connecting, or mounting various semiconductor devices including a central processing unit (CPU), graphics processing unit (GPU), chipset, and the like.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓(1)를 개략적으로 도시한 사시도와 부분 확대도를 도해한다. 도 2는 도 1에 도시된 소켓의 요부를 개략적으로 도시한 종단면도이다.1 is a perspective view and a partially enlarged view schematically showing a
본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓(1)은 반도체 디바이스(3)와 인쇄회로기판(4) 사이에 개재되되, 예컨대 소켓 몸체부(11)를 갖춘 소켓(1)을 인쇄회로기판(4) 상에 고정하고(고정을 위한 메커니즘 등에 대한 도시 및 설명은 생략됨), 소켓(1)에 반도체 디바이스(3)를 탈장착가능하게 배치할 수 있다.The
본 발명에 따른 소켓(1)은 소켓 몸체부(11) 내에 배치된 자체 탄성을 갖는 프로브 핀(13)의 상부 탐침을 반도체 디바이스(3)의 저면에 형성된 리드(31)(여기서 '리드'는 '패드', '범프', '볼' 등을 포함하여 통칭된 것이다)와 접촉하고, 이의 하부 탐침을 인쇄회로기판(4)의 패드(41)등과 접촉할 수 있다.The
개략적으로, 본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓(1)는 어레이로 배열된 다수의 핀 홀(111;111',111")을 갖춘 소켓 몸체부(11)와, 다수의 핀 홀(111;111',111") 내에 수용되는 프로브 핀(13)으로 이루어진다. Schematically, a
소켓 몸체부(11)는 상부 탐침에 접촉되는 반도체 디바이스(3)의 리드와 하부 탐침에 접촉되는 인쇄회로기판(4)의 패드와 동일한 패턴 배열로 다수의 핀 홀(111;111',111")을 형성하는 것이 바람직하다.The
추가로, 본 발명은 소켓(1)을 지지하는 프레임(이하 미도시), 소켓 몸체부(11)를 고정하는 메커니즘, 반도체 디바이스(3)를 가압하는 기구 등(미도시)을 구비할 수 있다. In addition, the present invention may include a frame (not shown) for supporting the
프로브 핀(13)은 자체 탄성을 통해 소켓 몸체부(11) 내로 삽입가능하게 각각의 핀 홀(111;111',111") 내에 수용되는데, 프로브 핀은 도시된 바와 같이 포고핀(pogo pin)일 수 있으며 이에 국한되지 않고 다양한 유형의 도전성 부재를 채용할 수 있다. 당해분야의 숙련자들에게 이미 널리 알려져 있듯이, 소켓(1)은 전원 핀(미도시), 접지를 위한 도전성 접지 핀(13G), 신호의 전달을 위한 신호 핀(13S) 등으로 구성된 프로브 핀(13)을 핀 홀 내에 각각 삽입한다. 여기서, 접지 핀(13G)은 인쇄회로기판 및/또는 반도체 디바이스 상에 있는 접지를 위한 리드 및 패드에 접촉되도록 배치된다.The
도 2을 참조로 하면, 본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓은 하나 이상의 접지 핀(13G)과 하나 이상의 신호 핀(13S)을 포함하는 다수의 핀 홀(111;111',111")을 소켓 몸체부(11)의 내부 영역에 고밀도로 배열한다. 참고로, 도 2 내지 도 3에 도시된 접지 핀(13G)과 신호 핀(13S)의 위치는 예시적인 것일 뿐 여기에 한정되지 않는다. 예를 들면, 접지 핀(13G)은 소켓 몸체부(11)의 모서리에 분산되거나 실딩이 특히 필요한 신호 핀(13S)의 근방에 배치되는 방식으로 할 수도 있다.Referring to FIG. 2, a socket for a semiconductor device according to a first embodiment of the present invention includes a plurality of
특별하기로, 본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓(1)은 소켓 몸체부(11)의 기하학적 구조를 통해 신뢰할 수 있는 접지상태를 구현할 수 있게 설계되어 있다. 본 발명의 실시예에서는 인쇄회로기판 및/또는 반도체 디바이스의 그라운드(GND)와 소켓 몸체부(11) 사이를 전기적으로 접속시키는 경로를 제공하는 구조에 특별함이 있으며 구체적인 사항은 후술한다.Specifically, the
소켓 몸체부(11)는 두께방향으로 하나 이상의 상부 관통홀(111a',111a")을 형성한 상부 몸체부(11a)와, 두께방향으로 하나 이상의 하부 관통홀(111b',111b")을 형성한 하부 몸체부(11b)로 분리된 상태로 제작되는데, 접지 핀(13G)을 제1 상부 관통홀(111a')과 제1 하부 관통홀(111b')로 한정된 접지용 핀 홀(111')에 삽입하고 신호 핀(13S)을 제2 상부 관통홀(111a")과 제2 하부 관통홀(111b")로 한정된 신호용 핀 홀(111")에 삽입한 다음에 결합한다. 상부 몸체부(11a)와 하부 몸체부(11b)의 결합은 볼팅 등의 다양한 결합방식을 통해 일체로 결합될 수 있을 것이다. 바람직하기로, 상부 몸체부(11a)와 하부 몸체부(11b)는 금속 재질, 다시 말하자면 도전성 재질로 제작된다.The
상부 몸체부(11a)는 접지 핀(13G)의 상부를 수용하는 제1 상부 관통홀(111a')과, 신호 핀(13S)의 상부를 수용하는 제2 상부 관통홀(111a"), 및 제1 상부 관통홀(111a') 둘레에서 상방으로 돌출된 상부 접지 돌출부(112a)를 구비한다. 도시된 바와 같이, 상부 접지 돌출부(112a)는 상부 몸체부(11a)의 상면에서 외부방향(상방)으로 돌출되어 예컨대 반도체 디바이스(3)의 그라운드 리드에 접촉하게 된다. 상부 접지 돌출부(112a)는 또한 중앙에 배치된 제1 상부 관통홀(111a')을 통해 이의 내부로 접지 핀(13G)의 상부 탐침을 삽입할 수 있도록 하고 이의 상하 이동을 허용한다. The
이와 대응되게, 하부 몸체부(11b)는 접지 핀(13G)의 하부를 수용하는 제1 하부 관통홀(111b')과, 신호 핀(13S)의 하부를 수용하는 제2 하부 관통홀(111b"), 및 제1 하부 관통홀(111b') 둘레에서 하방으로 돌출된 하부 접지 돌출부(112b)를 구비한다. 도시된 바와 같이, 하부 접지 돌출부(112b)는 하부 몸체부(11b)의 하면에서 외부방향(하방)으로 돌출되어 예컨대 인쇄회로기판(4)의 그라운드 패드에 접촉하게 된다. 하부 접지 돌출부(112b)는 또한 중앙에 배치된 제1 하부 관통홀(111b')을 통해 이의 내부로 접지 핀(13G)의 하부 탐침을 삽입할 수 있도록 하고 이의 상하 이동을 허용한다. Correspondingly, the
접지 핀(13G)의 상부 탐침은 제1 상부 관통홀(111a') 입구 위로 노출되게 배치되는 한편 접지 핀(13G)의 하부 탐침은 제1 하부 관통홀(111b') 입구 아래로 노출되게 배치한다. 압력 해제 상태 하에 접지 핀의 전체 길이, 다시 말하자면 접지 핀의 상부 탐침과 하부 탐침 사이의 길이는 소켓 몸체부(11)의 상부 접지 돌출부(112a)와 하부 접지 돌출부(112b) 사이의 길이보다 크다.The upper probe of the
본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓(1)이 반도체 디바이스(3) 및/또는 인쇄회로기판(4)에 결합시, 반도체 디바이스의 그라운드 리드 및/또는 인쇄회로기판의 그라운드 패드가 우선적으로 소켓의 상부 접지 돌출부(112a) 및/또는 하부 접지 돌출부(112b)에 접촉되어져, 반도체 디바이스와 인쇄회로기판 사이의 접지 경로를 보다 확실히 보장하는 동시에 소켓 몸체부에 대하여 보다 견고한 접지를 제공한다.When the
접지 핀(13G)과 소켓 몸체부(11) 사이의 접촉에만 의지해서 소켓 몸체부(11)를 접지시키는 것과 비교하여 보다 확실하게 소켓 몸체부(11)를 접지시킬 수 있으며, 접지 핀(13G)만에 의지하여 반도체 디바이스와 인쇄회로기판 사이의 경로를 제공하는 것에 비하여 경로의 임피던스를 대폭 저감할 수 있다.Compared to grounding the
상부 접지 돌출부(112a)와 하부 접지 돌출부(112b)는 도시되었듯이 사각뿔대(truncated pyramid) 형상, 원뿔대 형상과 같이 리드 또는 패드와의 직접 접촉을 보장할 수 있도록 편평한 접촉면을 갖는 뿔대(frustum) 형상으로 형성되어도 무방하다.The
반도체 디바이스의 처리 속도가 빨라짐에 따라 반도체 디바이스에 사용되는 신호의 주파수가 높아지고 있으며, 이에 따라 고속 신호의 고품질 전송에 대한 요구가 증가하고 있다. 고주파 신호를 전달하는 신호 핀(13S)은 높은 주파수 대역에서 외부 전자기파나 상호간의 간섭현상(cross-talk)에 매우 민감한 특성을 갖지만, 도전성 재질의 소켓 몸체부로 인해 전자기파를 차폐하여 고주파 동작시 노이즈와 간섭현상(cross-talk)을 효과적으로 억제시킬 수 있다.As the processing speed of semiconductor devices increases, the frequency of signals used in semiconductor devices is increasing, and accordingly, the demand for high-quality transmission of high-speed signals is increasing. The
따라서 소켓 몸체부(11)는 앞서 기술되었듯이 금속 재질의 상부 몸체부(11a)와 금속 재질의 하부 몸체부(11b)를 수단으로 하여 신호 핀(13S)을 감싸는 형상으로 하여 신호 경로인 신호 핀(13S)의 외곽을 도전성 재질의 소켓 몸체부로 둘러싸도록 구성되어 있기 때문에, 소켓 몸체부를 통해 전자기파를 효과적으로 차폐할 수 있다. 특히, 본 발명에서는 이러한 기능의 소?? 몸체부를 위한 전기적 접지를 보다 견고하게 수행하게 된다.Therefore, as described above, the
신호 핀(13S)은 신호 전송을 목적으로 하는 것으로 도전성 재질로 구성된 소켓 몸체부(11)와는 접촉되지 않도록 신호용 핀 홀(111")에 삽입배치하는 것이 바람직하나, 도 2에서는 이를 위한 구성을 생략하고 도시되었다.The
도 3은 본 발명의 제1 실시예에 따른 반도체 디바이스용 소켓을 개략적으로 도시한 종단면도이다. 도 3에 도해된 반도체 디바이스용 소켓은 도 2에 도해된 반도체 디바이스용 소켓의 다른 변형예로서, 절연층의 배치를 제외하고는 매우 유사한 구조로 이루어져 있기 때문에, 본 발명의 명료한 이해를 돕기 위해서 유사하거나 동일한 구성에 대한 설명은 배제할 것이다. 3 is a longitudinal sectional view schematically showing a socket for a semiconductor device according to a first embodiment of the present invention. The socket for a semiconductor device illustrated in FIG. 3 is another modification of the socket for a semiconductor device illustrated in FIG. 2, and has a very similar structure except for the arrangement of the insulating layer, so as to help a clear understanding of the present invention Descriptions of similar or identical configurations will be excluded.
본 발명의 변형예에 따른 반도체 디바이스용 소켓은 소켓 몸체부(11)에 형성된 접지용 핀 홀(111')에 접지 핀(13G)을 배치하고 신호용 핀 홀(111")에 신호 핀(13S)을 배치한다. 앞서 기술되었듯이, 신호 핀(13S)은 도전성 재질의 상부 몸체부(11a), 도전성 재질의 하부 몸체부(11b)와 접촉되지 않도록 상부 몸체부(11a)의 제2 상부 관통홀(111a") 내주면과 하부 몸체부(11b)의 제2 하부 관통홀(111b") 내주면을 제1 절연층(14)을 도포한다. 제1 절연층(14)이 제2 상부 관통홀의 입구 둘레에 그리고 제2 하부 관통홀의 입구 둘레에도 추가로 도포되어 소켓 몸체부와 신호 핀(13S) 간의 접촉기회를 방지할 수 있다.The socket for a semiconductor device according to a modified example of the present invention is provided with a
또한, 본 발명의 반도체 디바이스용 소켓은 신호 핀(13S)의 외주면에 제2 절연층(15)을 도포한다. 이로써, 신호 핀(13S)은 제1 절연층(14) 및/또는 제2 절연층(15)에 의해 신호용 핀 홀(111"), 즉 소켓 몸체부(11)와 상호 격리되어 절연될 수 있다.Further, in the socket for a semiconductor device of the present invention, the second insulating
도 4는 본 발명의 제2 실시예에 따른 반도체 디바이스용 소켓(2)을 개략적으로 도시한 사시도와 부분 확대도를 도해한다. 4 is a perspective view and a partially enlarged view schematically showing a
본 발명의 제2 실시예에 따른 반도체 디바이스용 소켓(2)은 반도체 디바이스(3)와 인쇄회로기판(4) 사이에 개재되되, 예컨대 소켓 몸체부(21)를 갖춘 소켓(2)을 인쇄회로기판(4) 상에 고정하고 소켓(2)에 반도체 디바이스(3)를 탈장착가능하게 배치할 수 있다. 본 발명에 따른 소켓(2)은 소켓 몸체부(21) 내에 배치된 자체 탄성을 갖는 프로브 핀(23)의 상부 탐침을 반도체 디바이스(3)의 저면에 형성된 리드와 접촉하고, 이의 하부 탐침을 인쇄회로기판(4)이 패드와 접촉한다.The
본 발명의 제2 실시예에 따른 반도체 디바이스용 소켓(2)은, 어레이로 배열된 다수의 핀 홀(211)과 하나 이상의 차폐 모듈 홀(212)을 갖춘 소켓 몸체부(21)와, 하나 이상의 차폐 모듈 홀(212)에 개별적으로 수용되는 하나 이상의 차폐 모듈(22), 및 다수의 핀 홀(211) 내에 수용되는 프로브 핀(23)을 포함하여 구성된다.The
도시된 바와 같이, 본 발명은 차폐 모듈(22) 내에 복수의 프로브 핀(23;23D,23G)을 구비할 수 있다.As shown, the present invention may include a plurality of probe pins 23; 23D, 23G in the
소켓 몸체부(21)는 상부 탐침에 접촉되는 반도체 디바이스(3)의 리드와 하부 탐침에 접촉되는 인쇄회로기판(4)의 패드와 동일 패턴 배열로 다수의 핀 홀(211)과 하나 이상의 차폐 모듈 홀(212)을 형성하는 것이 바람직하다.The
프로브 핀(23)은 자체 탄성을 통해 소켓 몸체부(21) 내에 삽입가능하게 각각의 핀 홀(211) 뿐만 아니라 차폐 모듈(22)의 수용공(24': 24a',24b')등에 배치되는데, 프로브 핀은 도시된 바와 같이 포고핀(pogo pin)일 수 있으며 이에 국한되지 않고 다양한 유형의 도전성 부재를 채용할 수 있다. 당해분야의 숙련자들에게 이미 널리 알려져 있듯이, 소켓(2)은 전원 핀, 접지 핀, 신호 핀 등으로 구성된 프로브 핀(23)을 핀 홀(211) 내에 각각 삽입한다. 또한, 소켓은 한쌍의 차동 신호 핀(23D)과 접지 핀(23G)등의 프로브 핀을 포함한 차폐 모듈(22)을 소켓 몸체부(21) 내에 삽입·매설한다.The
차폐 모듈(22)의 접지 핀(23G)는 인쇄회로기판 및/또는 반도체 디바이스 상에 접지된 리드(혹은 패드)에 접촉되도록 배치되고 따라서 접지 핀(23G)에 접촉되는 차폐 블록(25: 25a, 25b)을 이용해, 차동 신호 핀(23D)의 쌍 주변을 접지시켜 차동 신호 핀의 쌍(23D)을 실딩시킨다. 차동 신호 핀(23D)은 인쇄회로기판 및/또는 반도체 디바이스에 데이터 신호를 송수신할 수 있는 신호 경로 부재로서 차동 신호 핀(23D)의 쌍과 그 주변 간에 발생되는 간섭이나 노이즈 영향을 최소화시킬 수 있다.The
도 5 내지 도 6을 참조로 하면, 본 발명의 제2 실시예에 따른 반도체 디바이스용 소켓은 각각의 프로브 핀(23)을 수용하는 다수의 핀 홀(211)을 소켓 몸체부(21)의 내부 영역에 고밀도로 배열한다. 참고로, 도 5 내지 도 6에 도시된 프로브 핀의 위치는 예시적인 것일 뿐 여기에 한정되지 않는다. 5 to 6, a socket for a semiconductor device according to a second embodiment of the present invention includes a plurality of pin holes 211 accommodating each
특별하기로, 본 발명의 제2 실시예에 따른 반도체 디바이스용 소켓(2)은 소켓 몸체부 내에 하나 이상의 차폐 모듈(22)을 매설하여 보다 신뢰할 수 있고 좋은 품질의 신호 전송이 가능하다. 차폐 모듈(22)은 도시된 바와 같이 한쌍의 차동 신호 핀(23D)과 접지 핀(23G)을 포함하며, 도시하지 않았으나 차동 신호가 아닌 일반적인 신호를 전송하는 단일 또는 복수의 신호 핀을 포함할 수 있다. 차폐 모듈(22)은 2개의 상보적인 신호를 가진 한쌍의 차동 신호 핀(23D)을 구비하는데, 한쌍의 차동 신호 핀(23D)은 당해분야의 숙련자들에게 널리 알려져 있듯이 + 신호 핀, - 신호 핀으로 구성되며 인접하게 이격배치된다.In particular, the
본 발명의 제2 실시예에서는 한쌍의 차동 신호 핀(23D) 외곽 둘레에 인서트(24)와 금속 블록(25)을 2중으로 중첩되게 배치하며, 반도체 디바이스용 소켓(2)의 신호 전송 효율을 향상시킬 수 있다.In the second embodiment of the present invention, the
소켓 몸체부(21)는 하나 이상의 제1 상부 관통홀(211a)과 하나 이상의 제2 상부 관통홀(212a)을 두께방향으로 형성한 상부 몸체부(21a)와, 하나 이상의 제1 하부 관통홀(211b)과 하나 이상의 제2 하부 관통홀(212b)을 두께방향으로 형성한 하부 몸체부(21b)로 분리된 상태로 제작되는데, 하나 이상의 프로브 핀(23)을 제1 상부 관통홀(211a)과 제1 하부 관통홀(211b)로 한정된 핀 홀(211)에 삽입하고 하나 이상의 차폐 모듈(22)을 제2 상부 관통홀(212a)와 제2 하부 관통홀(212b)로 한정된 차폐 모듈 홀(212)에 삽입한 다음에 결합한다. 상부 몸체부(21a)와 하부 몸체부(21b)의 결합은 볼팅 등의 다양한 결합방식을 통해 일체로 결합될 수 있다. 바람직하기로, 상부 몸체부(21a)와 하부 몸체부(21b)는 플라스틱, 실리콘 등의 절연성 재질로 제작된다.The
구체적으로, 상부 몸체부(21a)는 프로브 핀(23)의 상부를 수용할 수 있는 크기와 형상을 갖는 제1 상부 관통홀(211a)과, 차폐 모듈(22)의 상부를 수용할 수 있는 크기와 형상을 갖는 제2 상부 관통홀(212a)을 구비한다. 이와 대응되게, 하부 몸체부(21b)는 프로브 핀(23)의 하부를 수용할 수 있는 크기와 형상을 갖는 제1 하부 관통홀(211b)와, 차폐 모듈(22)의 하부를 수용할 수 있는 크기와 형상을 갖는 제2 하부 관통홀(212b)을 구비한다.Specifically, the upper body portion (21a) is a size that can accommodate the first upper through-hole (211a) having a size and shape to accommodate the upper portion of the
차폐 모듈(22)은 상부 몸체부(21a)의 제2 상부 관통홀(212a)과 하부 몸체부(21b)의 제2 하부 관통홀(212b)로 한정된 내부공간에 삽입되되, 상호 이격배치된 한쌍의 차동 신호 핀(23D)과 접지 핀(23G)의 상부 탐침들은 제2 상부 관통홀(212a) 입구 위로 노출되게 배치되는 한편 한쌍의 차동 신호 핀(23D)과 접지 핀(23G)의 하부 탐침들은 제2 하부 관통홀(212b) 입구 아래로 노출되게 배치된다.The
구체적으로, 차폐 모듈(22)은 한쌍의 차동 신호 핀(23D)을 수용하는 인서트(24)와, 인서트(24) 및 접지 핀(23G)을 함께 수용하는 금속 블록(25)으로 구성될 수 있다.Specifically, the shielding
인서트(24)는 한쌍의 차동 신호 핀(23D)의 상부를 수용하고 상부 탐침의 상하이동을 허용하면서 상호 이격배치된 한쌍의 상부 수용공(24a')을 갖춘 상부 인서트(24a)와, 한쌍의 차동 신호 핀(23D)의 하부를 수용하고 하부 탐침의 상하이동을 허용하면서 상호 이격배치된 한쌍의 하부 수용공(24b')을 갖춘 하부 인서트(24b)를 구비한다. 바람직하기로, 상부 인서트(24a)와 하부 인서트(24b)는 플라스틱 재질, 즉 절연성 재질로 제작된다. The
인서트(24)는 절연성 재질로 제작되고 한 쌍의 차동 신호 핀에 대하여 일체의 단일 몸체로 구성되며, 한 쌍의 차동 신호 핀을 구성하는 2개의 차동 신호 핀에 대해 각각 따로 구성되지는 않는다. 또한, 인서트(24)는 상호 이격배치된 한쌍의 차동 신호 핀(23D) 사이에 전도성 재질을 배치하지 않는다.The
금속 블록(25)은 인서트(24)의 상부를 수용할 수 있는 크기와 형상을 갖고 차동 신호 핀(23D)의 상부 탐침의 상하이동을 허용하는 제1 상부 결합공(25a')과 접지 핀(23G)의 상부를 수용할 수 있는 크기와 형상을 갖는 제2 상부 결합공(25a")을 갖춘 상부 블록(25a)과, 인서트(24)의 하부를 수용할 수 있는 크기와 형상을 갖고 차동 신호 핀(23D)의 하부 탐침의 상하이동을 허용하는 제1 하부 결합공(25b')과 접지 핀(23G)의 하부를 수용할 수 있는 크기와 형상을 갖는 제2 하부 결합공(25b")을 갖춘 하부 블록(25b)으로 구성된다. 바람직하기로, 상부 블록(25a)와 하부 블록(25b)는 금속 재질로 제작된다.The
전술된 바와 같이, 도전성 재질로 제작된 상부 블록(25a)은 상부 블록의 두께방향으로 관통하는 제1 상부 결합공(25a')에 차동 신호 핀(23D)의 상부 탐침을 배치하고 도전성 재질로 제작된 하부 블록(25b)은 하부 블록의 두께방향으로 관통하는 제1 하부 결합공(25b')에 차동 신호 핀(23D)의 하부 탐침을 배치한다.As described above, the
금속 블록(25)은 앞서 기술된 바와 같이 금속 재질로 형성되어 외부로부터, 또는 외부로 전달되는 전자기파를 차폐할 수 있고 그 내부에 구성되며 신호를 전달하는 핀들(신호 핀, 차동 핀) 사이의 간섭 현상을 저감한다. 반도체 디바이스의 처리 속도가 빨라짐에 따라 반도체 디바이스에 사용되는 신호의 주파수가 높아지고 있으며, 이에 고속 신호로 전송할 수 있는 신호 핀(미도시) 또는 차동 신호 핀(23D)에 대한 요구가 증가하고 있다. 고주파 신호를 전달하는 차동 신호 핀(23D)은 높은 주파수 대역에서 외부 전자기파에 매우 민감한 특성을 갖지만, 금속 블록으로 인해 전자기파를 차폐하여 고주파 동작시 노이즈와 간섭현상을 효과적으로 억제시킬 수 있다.The
본 발명의 소켓에 따르면, 2개의 차동 신호핀 쌍에 대하여 금속 블록(25)으로써 실딩을 수행하되, 2개의 차동 신호핀 쌍 사이에는 절연물질(즉 인서트)만 개재되는 구조로 함으로써, 차동 신호의 전송 품질을 보다 향상시킬 수 있는 효과가 있다.According to the socket of the present invention, shielding is performed by using a
얼핏 생각하기로 차동 신호핀 쌍을 구성하는 각각의 차동 신호핀마다 독립적으로 인서트 및 금속 블록이 감싸서 각 차동 신호핀을 개별적으로 실딩하는 구조를 생각하기 쉬울 것이나, 본 발명에서는 차동 신호 핀의 쌍을 한꺼번에 금속 블록(25)이 감싸는 구조로 한다.At first glance, it would be easy to think of a structure in which each differential signal pin is individually shielded by inserts and metal blocks wrapped in each differential signal pin constituting the differential signal pin pair, but in the present invention, a pair of differential signal pins is used. It is assumed that the
본 발명의 제2 실시예에 따른 반도체 디바이스용 소켓(2)은 한쌍의 상부 수용공(24a')과 한쌍의 하부 수용공(24b')을 형성한 인서트로 한쌍의 차동 신호 핀(23D)을 수용한다. 또한 도시하지는 않았으나 반도체 디바이스용 소켓(2)은 한쌍의 상부 수용공(24a')과 한쌍의 하부 수용공(24b')을 형성한 인서트로 각 신호 핀을 수용한다.The
선택가능하기로, 본 발명의 제2 실시예에 따른 반도체 디바이스용 소켓처럼 소켓 몸체부(21)의 일부 영역에 제한적으로 차폐 모듈(22)를 매설한 소켓 몸체부를 적용한다. 물론, 도 4에 배열된 차폐 모듈은 반도체 디바이스의 리드 또는 패드 배열 패턴에 따라 변경될 수 있다.To be selectable, a socket body portion in which a
이상 본 발명은 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 디바이스용 소켓은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.As described above, the present invention has been described in detail through examples, but this is for specifically describing the present invention, and the socket for a semiconductor device according to the present invention is not limited thereto, and common knowledge in the art within the technical spirit of the present invention It will be apparent that the modification or improvement is possible by the person who possesses. All simple modifications or changes of the present invention belong to the scope of the present invention, and the specific protection scope of the present invention will be clarified by the appended claims.
1 ----- 소켓,
11 ----- 소켓 몸체부,
13 ----- 프로브 핀,
13G ----- 접지 핀,
13S ----- 신호 핀,
2 ---- 소켓,
21 ----- 소켓 몸체부,
23 ----- 포로브 핀,
23D ----- 차동 신호 핀,
23G ----- 접지 핀,
3 ----- 반도체 디바이스,
4 ----- 인쇄회로기판.1 ----- socket,
11 ----- socket body, 13 ----- probe pin,
13G ----- ground pin, 13S ----- signal pin,
2 ---- socket,
21 ----- Socket body, 23 ----- Probe pin,
23D ----- differential signal pin, 23G ----- ground pin,
3 ----- semiconductor device,
4 ----- Printed circuit board.
Claims (10)
상기 소켓 몸체부(11)는,
접지 핀(13G)의 상부를 수용하는 제1 상부 관통홀(111a')과, 신호 핀(13S)의 상부를 수용하는 제2 상부 관통홀(111a"), 및 상기 제1 상부 관통홀(111a') 둘레에서 상방으로 돌출된 상부 접지 돌출부(112a)를 구비한 상부 몸체부(11a)와;
상기 접지 핀(13G)의 하부를 수용하는 제1 하부 관통홀(111b')과, 상기 신호 핀(13S)의 하부를 수용하는 제2 하부 관통홀(111b"), 및 상기 제1 하부 관통홀(111b') 둘레에서 하방으로 돌출된 하부 접지 돌출부(112b)를 구비한 하부 몸체부(11b);를 포함하여 구성되며,
상기 반도체 디바이스의 접지 리드가 상기 접지 핀(13G)의 상부 탐침과 상기 소켓 몸체부(11)의 상부 접지 돌출부(112a)에 상호 접촉되고,
상기 인쇄회로기판의 접지 패드가 상기 접지 핀(13G)의 하부 탐침과 상기 소켓 몸체부(11)의 하부 접지 돌출부(112b)에 상호 접촉되는 것을 특징으로 하는 반도체 디바이스용 소켓.
In the socket for receiving the probe pin (13; 13G, 13S) for electrically connecting between the lead of the semiconductor device (3) and the pad of the printed circuit board (4) in the pin hole of the socket body (11),
The socket body portion 11,
The first upper through-hole 111a' receiving the upper portion of the ground pin 13G, the second upper through-hole 111a" receiving the upper portion of the signal pin 13S, and the first upper through-hole 111a ') The upper body portion (11a) having an upper ground projection (112a) protruding upward from the circumference;
The first lower through hole 111b' receiving the lower portion of the ground pin 13G, the second lower through hole 111b" receiving the lower portion of the signal pin 13S, and the first lower through hole It comprises a; (111b') lower body portion (11b) having a lower ground protrusion (112b) protruding downward from the circumference;
The ground lead of the semiconductor device is in mutual contact with the upper probe of the ground pin 13G and the upper ground protrusion 112a of the socket body 11,
A socket for a semiconductor device, characterized in that the ground pad of the printed circuit board is in contact with the lower probe of the ground pin (13G) and the lower ground protrusion (112b) of the socket body portion (11).
상기 상부 몸체부(11a)는 도전성 재질로 제작되고,
상기 하부 몸체부(11b)는 도전성 재질로 제작되는 것을 특징으로 하는 반도체 디바이스용 소켓.
The method according to claim 1,
The upper body portion (11a) is made of a conductive material,
The lower body portion (11b) is a socket for a semiconductor device, characterized in that made of a conductive material.
상기 상부 접지 돌출부(112a)는 중심에 상기 제1 상부 관통홀(111a')을 배치한 뿔대 형상으로 형성되고,
상기 하부 접지 돌출부(112b)는 중앙에 상기 제1 하부 관통홀(111b')을 배치한 뿔대 형상으로 형성되는 것을 특징으로 하는 반도체 디바이스용 소켓.
The method according to claim 1,
The upper ground protrusion 112a is formed in a truncated cone shape in which the first upper through hole 111a' is disposed at the center.
The lower ground protrusion 112b is a socket for a semiconductor device, characterized in that it is formed in a truncated cone shape in which the first lower through hole 111b' is disposed in the center.
상기 상부 몸체부(11a)의 제2 상부 관통홀(111a") 내주면과 상기 하부 몸체부(11b)의 제2 하부 관통홀(111b") 내주면은 제1 절연층(14)으로 도포된 것을 특징으로 하는 반도체 디바이스용 소켓.
The method according to claim 1,
The inner peripheral surface of the second upper through hole 111a" of the upper body portion 11a and the inner peripheral surface of the second lower through hole 111b" of the lower body portion 11b are coated with a first insulating layer 14 Socket for semiconductor devices.
상기 신호 핀(13S)은 상기 신호 핀의 외주면을 제2 절연층(15)으로 도포된 것을 특징으로 하는 반도체 디바이스용 소켓.
The method according to claim 1,
The signal pin (13S) is a socket for a semiconductor device, characterized in that the outer peripheral surface of the signal pin is coated with a second insulating layer (15).
상기 소켓 몸체부(21)는,
상기 프로브 핀(23)의 상부를 수용하는 제1 상부 관통홀(211a)과, 차폐 모듈(22)의 상부를 수용하는 제2 상부 관통홀(212a)을 구비한 상부 몸체부(21a)와;
상기 프로브 핀(23)의 하부를 수용하는 제1 하부 관통홀(211b)과, 상기 차폐 모듈(22)의 하부를 수용하는 제2 하부 관통홀(212b)을 구비한 하부 몸체부(21b); 및
하나 이상의 신호 핀과 접지 핀(23G)을 이격되게 배치한 차폐 모듈(22);를 포함하여 구성되는 것을 특징으로 하는 반도체 디바이스용 소켓.
In the socket for receiving the probe pin 23 for electrically connecting the lead of the semiconductor device 3 and the pad of the printed circuit board 4 in the pin hole of the socket body portion 21,
The socket body portion 21,
An upper body portion 21a having a first upper through hole 211a accommodating an upper portion of the probe pin 23 and a second upper through hole 212a accommodating an upper portion of the shielding module 22;
A lower body portion 21b having a first lower through hole 211b accommodating a lower portion of the probe pin 23 and a second lower through hole 212b accommodating a lower portion of the shielding module 22; And
A socket for a semiconductor device, characterized in that it is configured to include; shielding module 22 spaced apart from one or more signal pins and a ground pin (23G).
상기 하나 이상의 신호 핀에는 한쌍의 차동 신호 핀(23D)을 포함하며,
상기 소켓 몸체부(21)는,
상기 차폐 모듈(22)에 배치된 상기 한쌍의 차동 신호 핀(23D) 및 상기 접지 핀(23G)의 상부 탐침을 상기 제2 상부 관통홀(212a)을 통해 노출되게 배치하고, 상기 한쌍의 차동 신호 핀(23D) 및 상기 접지 핀(23G)의 하부 탐침을 상기 제2 하부 관통홀(212b)을 통해 노출되게 배치되는 것을 특징으로 하는 반도체 디바이스용 소켓.
The method according to claim 6,
The one or more signal pins include a pair of differential signal pins 23D,
The socket body portion 21,
The pair of differential signal pins 23D and the upper probes of the ground pin 23G disposed on the shield module 22 are disposed to be exposed through the second upper through hole 212a, and the pair of differential signals A socket for a semiconductor device, characterized in that the lower probe of the pin 23D and the ground pin 23G is disposed to be exposed through the second lower through hole 212b.
상기 차폐 모듈(22)은,
상기 한쌍의 차동 신호 핀(23D)과;
상기 접지 핀(23G);
상기 한쌍의 차동 신호 핀(23D)의 상부를 수용하는 한쌍의 상부 수용공(24a')을 구비한 상부 인서트(24a)와, 상기 한쌍의 차동 신호 핀(23D)의 하부를 수용하는 한쌍의 하부 수용공(24b')을 구비한 하부 인서트(24b)를 포함하여 구성되는 인서트(24); 및
상기 인서트(24)의 상부를 수용하는 제1 상부 결합공(25a')과 상기 접지 핀(23G)의 상부를 수용하는 제2 상부 결합공(25a")을 구비한 상부 블록(25a)과, 상기 인서트(24)의 하부를 수용하는 제1 하부 결합공(25b')과 상기 접지 핀(23G)의 하부를 수용하는 제2 하부 결합공(25b")을 구비한 하부 블록(25b)을 포함하여 구성된 금속 블록(25);를 포함하는 것을 특징으로 하는 반도체 디바이스용 소켓.
The method according to claim 7,
The shielding module 22,
The pair of differential signal pins 23D;
The ground pin 23G;
An upper insert 24a having a pair of upper receiving holes 24a' for receiving an upper portion of the pair of differential signal pins 23D, and a lower portion of the pair receiving lower portions of the pair of differential signal pins 23D. An insert 24 comprising a lower insert 24b having a receiving hole 24b'; And
An upper block (25a) having a first upper coupling hole (25a') for receiving the upper portion of the insert 24 and a second upper coupling hole (25a") for receiving the upper portion of the ground pin (23G), And a lower block 25b having a first lower engaging hole 25b' receiving the lower portion of the insert 24 and a second lower engaging hole 25b" receiving a lower portion of the ground pin 23G. It comprises; a metal block 25; socket for a semiconductor device comprising a.
상기 상부 몸체부(21a)와 상기 하부 몸체부(21b)는 절연성 재질로 제작되고,
상기 상부 인서트(24a)와 상기 하부 인서트(24b)는 절연성 재질로 제작되며,
상기 상부 블록(25a)과 상기 하부 블록(25b)은 금속 재질로 제작되는 것을 특징으로 하는 반도체 디바이스용 소켓.
The method according to claim 8,
The upper body portion 21a and the lower body portion 21b are made of an insulating material,
The upper insert 24a and the lower insert 24b are made of an insulating material,
The upper block (25a) and the lower block (25b) is a socket for a semiconductor device, characterized in that made of a metal material.
상기 한쌍의 차동 신호 핀(23D)에 대하여 상기 상부 블록(25a) 및 상기 하부 블록(25b)로써 실딩을 수행하되, 상기 한쌍의 차동 신호 핀(23D)의 사이에는 상기 인서트만 개재되는 것을 특징으로 하는 반도체 디바이스용 소켓.The method according to claim 8,
Shielding is performed with the upper block 25a and the lower block 25b with respect to the pair of differential signal pins 23D, but only the insert is interposed between the pair of differential signal pins 23D. Socket for semiconductor devices.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190008618 | 2019-01-23 | ||
KR20190008618 | 2019-01-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200091765A true KR20200091765A (en) | 2020-07-31 |
KR102141368B1 KR102141368B1 (en) | 2020-08-05 |
Family
ID=71834942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190039186A KR102141368B1 (en) | 2019-01-23 | 2019-04-03 | Socket for semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102141368B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220043866A (en) * | 2020-09-29 | 2022-04-05 | (주)티에스이 | Test socket |
KR102529636B1 (en) * | 2023-01-10 | 2023-05-12 | 하이콘 주식회사 | Socket device for testing an IC |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102598055B1 (en) * | 2023-01-10 | 2023-11-06 | 하이콘 주식회사 | Socket device for testing an IC |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0660988U (en) * | 1993-01-05 | 1994-08-23 | オーガット インコーポレイテッド | Electronic component connector and connector board |
KR20050087300A (en) * | 2004-02-26 | 2005-08-31 | (주)티에스이 | Test socket for semiconductor package |
KR20060051978A (en) * | 2004-09-30 | 2006-05-19 | 가부시키가이샤 요코오 | Inspection unit |
JP2009129877A (en) * | 2007-11-28 | 2009-06-11 | S Ii R:Kk | Socket for electronic component |
KR100913761B1 (en) | 2006-07-21 | 2009-08-25 | 가부시키가이샤후지쿠라 | Ic socket and ic package mounting device |
KR20100037431A (en) * | 2008-10-01 | 2010-04-09 | (주)리뉴젠 | Test socket for high-frequency semiconductor ic test |
KR20100045899A (en) * | 2008-10-24 | 2010-05-04 | (주)리뉴젠 | Test socket for semiconductor ic test |
KR20100095142A (en) * | 2009-02-20 | 2010-08-30 | 리노공업주식회사 | Test socket |
KR20120012512A (en) * | 2010-08-02 | 2012-02-10 | 삼성전자주식회사 | Test socket and test device having the same |
-
2019
- 2019-04-03 KR KR1020190039186A patent/KR102141368B1/en active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0660988U (en) * | 1993-01-05 | 1994-08-23 | オーガット インコーポレイテッド | Electronic component connector and connector board |
KR20050087300A (en) * | 2004-02-26 | 2005-08-31 | (주)티에스이 | Test socket for semiconductor package |
KR20060051978A (en) * | 2004-09-30 | 2006-05-19 | 가부시키가이샤 요코오 | Inspection unit |
KR100913761B1 (en) | 2006-07-21 | 2009-08-25 | 가부시키가이샤후지쿠라 | Ic socket and ic package mounting device |
JP2009129877A (en) * | 2007-11-28 | 2009-06-11 | S Ii R:Kk | Socket for electronic component |
KR20100037431A (en) * | 2008-10-01 | 2010-04-09 | (주)리뉴젠 | Test socket for high-frequency semiconductor ic test |
KR20100045899A (en) * | 2008-10-24 | 2010-05-04 | (주)리뉴젠 | Test socket for semiconductor ic test |
KR20100095142A (en) * | 2009-02-20 | 2010-08-30 | 리노공업주식회사 | Test socket |
KR20120012512A (en) * | 2010-08-02 | 2012-02-10 | 삼성전자주식회사 | Test socket and test device having the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220043866A (en) * | 2020-09-29 | 2022-04-05 | (주)티에스이 | Test socket |
KR102529636B1 (en) * | 2023-01-10 | 2023-05-12 | 하이콘 주식회사 | Socket device for testing an IC |
Also Published As
Publication number | Publication date |
---|---|
KR102141368B1 (en) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102141368B1 (en) | Socket for semiconductor device | |
US6383005B2 (en) | Integrated circuit socket with contact pad | |
US10566256B2 (en) | Testing method for testing wafer level chip scale packages | |
TWI388853B (en) | Variety exchanging unit and production method and test device with variety exchanging unit | |
KR102066678B1 (en) | Bump film type probe card | |
US20150028911A1 (en) | High frequency probe card for probing photoelectric device | |
US20080164900A1 (en) | Probe for high frequency signal transmission and probe card using the same | |
KR102401214B1 (en) | Interposer, socket, socket assembly, and wiring board assembly | |
KR20060069296A (en) | Pin connector | |
TWI541512B (en) | Use a probe card with a coaxial pin | |
JPS62163973A (en) | Probe device | |
KR20090039341A (en) | Interposer and probe card having the same | |
TW201818083A (en) | Probe card and multi-signal transmission board | |
JP7097452B2 (en) | Inspection equipment | |
EP1029431B1 (en) | Via pad geometry supporting uniform transmission line structures | |
CN111721979A (en) | Probe card testing device and signal switching module thereof | |
US10054627B2 (en) | Testing jig | |
US9759746B2 (en) | Probe module | |
KR102309675B1 (en) | Probe card in film type | |
US6144213A (en) | Ball grid array probing technique | |
TWM549349U (en) | Probe card | |
CN110716071B (en) | High-frequency probe card device and crimping module and support thereof | |
CN110716122B (en) | High-frequency probe card device and signal transmission module thereof | |
KR101693001B1 (en) | Test board for semiconductor package and board assembly for testing semiconductor package | |
KR100560113B1 (en) | Tester for Electric Devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |