KR20200084582A - 전기신호의테스트시사용되는반도체패키지테스트용소켓 - Google Patents

Abstract

본 발명은 전기 신호의 테스트 시 사용되는 반도체 패키지 테스트용 소켓에 관한 것으로, 다수의 관통홀이 형성된 프레임; 그리고 상기 관통홀에 끼움된 콘텍트핀; 을 포함하며, 상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함한다.

Description

전기신호의테스트시사용되는반도체패키지테스트용소켓{Socket for testing semiconductor packages used for testing electrical signals}

본 발명은 반도체 패키지 테스트용 소켓에 관한 것으로, 더욱 상세하게는 전기 [0001] 신호의 테스트 시 사용되는 반도체 패키지 테스트용 소켓에 관한 것이다.

일반적으로 반도체 소자(IC)용 소켓은 테스트 보드 또는 번인 보드(Burn-In Board)에 구비되어, 보드(테스트 보드, 번인 보드)에 형성된 I/O 단자(입출력 단자)를 통해 상기 IC의 구동에 필요한 전원과 전기적 신호를 입출력 할 수 있도록 하는 번인 챔버 또는 그 주변장치와 IC의 특성을 측정하기 위한 별도의 테스트장치들이 연결됨으로써, 일련의 IC 테스트를 위한 시스템에 이용된다.

[0003] 현재 주로 이용되고 있는 IC 중에서, BGA(Ball Grid Array)형 IC는 IC의 바닥면 전체에 IC의 단자, 즉 Ball을 배열하여 IC의 크기 및 두께를 혁신적으로 줄인 것이다.

[0004] 최근, BGA형 IC의 Ball 간의 간격(Pitch)은 05mm, 04mm, 035mm 등으로 축소되고 있으며 Ball의 수도 증가하여서 약 200~500 Ball, 많은 경우는 수천 Ball에 이르고 있다.

[0005] 한편, LGA(Land Grid Array)형 IC는 BGA형 IC에서 PAD(혹은 Land)에 Ball 이 붙어 있지 않은 상태의 IC이다.

[0006] 최근 LGA형 혹은 BGA 및 LGA 복합형 IC들도 다양하게 생산되며, LGA형 혹은 복합형 IC를 테스트하기 위한 소켓은 상하 방향으로 소정 탄성력을 갖는 다수개의 콘택트 핀(Contact Pin)을 구비하고 있으며, 콘택트 핀의 하부 단자는 PCB와 접촉방식 혹은 솔더링 방식으로 연결된다.

[0007] 여기서 콘택트 핀의 상부단자는 소켓에 구비(Loading)되는 IC의 단자와 접촉하도록 형성된다.

[0008] 참고적으로 눌림장치에 의해 IC 상면에 가해지는 물리적인 힘을 콘택트 수로 나누면, 한 개의 콘택트 당 인가되는 물리적인 힘을 산출할 수 있다.

[0009] 즉, 콘택트 핀에 인가되는 물리적인 힘은, 한 개의 콘택트 핀당 20(gf)정도이며, 예를 들어 IC의 단자가 200개일 경우, 40(Kgf)정도의 강력한 물리적인 힘을 인가해야 함을 알 수 있다.

[0010] 그러나, 상기와 같이 구성된 종래 반도체 패키지 테스트용 소켓은 콘텍트핀이 전도성 고무로 구성된 경우 80~90℃의 상온에서 테스트하는 과정에서 열에 의한 고무 자체의 변형으로 인해 내구성 및 신뢰성이 저하되는 문제점이 있다.

[0011] 또한 종래 반도체 패키지의 테스트를 위해 사용되는 콘텍트 핀은 상단핀과 하단핀 사이에 스프링을 게재하고,상단핀과 하단핀의 마주보는 일부 위치를 커버에 의해 감싸도록 구성된다.

[0012] 이러한 종래 콘텍트 핀은 커버의 소재가 매우 고가인 특수 금속으로 이루어져 소켓의 제조원가를 크게 상승시키는 문제점이 있다.

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 우수한 내열성의 확보를 통해 상온에서도 편리하게 사용할 수 있는 반도체 패키지 테스트용 소켓을 제공하는데 목적이 있다.

[0015] 본 발명의 다른 목적은, 조립성이 우수하면서도 낮은 제조원가로 제조할 수 있는 반도체 패키지 테스트용 소켓을 제공하는데 있다.

이와 같은 목적을 효과적으로 달성하기 위해 본 발명은, 다수의 관통홀이 형성된 [0016] 프레임; 그리고 상기 관통홀에 끼움된 콘텍트핀; 을 포함하며, 상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함한다.

[0017] 상기 콘텍트핀은 코일스프링의 양측 단부와 밀착되도록 상기 상단핀에 끼워지는 전기차단링이 더 구비된다.

[0018] 이때, 상기 전기차단링은 원기둥형 또는 용기형으로 이루어질 수 있으며, 상기 전기차단링은 비전도체로 구성된다.

[0019] 한편, 본 발명은 설치홈이 형성된 프레임; 상기 설치홈에 배치된 콘텍트핀; 그리고 상기 콘텍트핀이 고정되도록

상기 설치홈에 충진된 러버; 를 포함하며, 상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함한다

[0020] 또한 본 발명은 다수의 관통홀이 형성된 프레임; 그리고 상기 관통홀에 끼움된 콘텍트핀; 을 포함하며, 상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀과 상기 코일스프링을 감싸며 몰딩된 러버를 포함한다.

본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓은 우수한 내열성의 확보를 통해 상온에서도 편리하게 사용할 수 있으며, 특히 조립성이 우수하면서도 낮은 제조원가로 제조할 수 있어 상품성을 크게 향상시킬 수 있는 효과가 있다.

도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓을 보인 분해 사시도.
도 2는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀을 사시도.
도 3은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 다른 실시예를 보인 분해사시도.
도 4는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도.
도 5는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.

[0024] 도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓을 보인 분해 사시도이고, 도 2는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀을 사시도이며, 도 3은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 다른 실시예를 보인 분해사시도이고, 도 4는 본 발명의 실시예에 따른 반도체패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도이다.

[0025] 도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓은 프레임과 프레임에 끼움 결합되는 콘텍트핀을 포함한다.

[0026] 프레임(10)은 합성수지를 사출하여 사각 또는 원형 등의 평판형 패널로 구성될 수 있다. 프레임(10)의 가장자리에는 도면에는 도시하지 않았지만 볼트 또는 별도의 고정봉이 끼워질 수 있도록 복수개의 고정홀(14)이 천공되어 있다.

[0027] 또한 프레임(10)에는 다수의 관통홀(12)이 형성되어 있다. 관통홀(12)은 테스트되는 반도체 패키지의 접점(미도시)과 동일 축선상에 배치될 수 있도록 천공된다.

이러한 관통홀(12)에는 콘텍트핀(20)이 삽입된다. 콘텍트핀(20)은 상단핀(22)[0028] 과 상단핀(22)에 끼워지는 코일스프링(24)과 상단핀(22)의 선단부에 결합되며 코일스프링(24)의 이탈을 방지하는 하단핀(26)을 포함한다.

[0029] 상단핀(22)은 전기전도성이 우수한 금속을 소재로서 사용하여 사출된 것으로, 대략 중앙부위에 단턱(22a)이 형성되어 있다.

[0030] 즉, 상단핀(22)은 원기둥형상을 갖도록 구성되며, 대략 중앙부위에 단턱(22a)이 형성되어 코일스프링(24)의 이동을 제한하게 된다.

[0031] 또한 상단핀(22)에 결합된 코일스프링(24)은 상단핀(22)의 외경보다 소정크기 크게 형성되어 부드럽게 슬라이드 되면서 압축과 이완될 수 있는 내경을 가진다.

[0032] 코일스프링(24)의 길이는 상단핀의 단턱(22a)부터 하단부까지의 길이보다 짧게 구성된다.

[0033] 또한 상단핀(22)의 하단에는 하단핀(26)이 코일스프링(24)의 하단부와 밀착되면서 결합된다. 하단핀(26)은 상단 핀(22)의 하단부가 수용되며 결합될 수 있도록 내부에 수용공간이 형성되어 있다.

[0034] 하단핀(26)의 하단부는 상부에 비해 상대적으로 좁은 외경을 갖도록 형성되어 있다. 이러한 이유는 하단핀(26)과 접촉되는 인쇄회로기판의 접점(미도시) 크기가 대체적으로 하단핀(26)의 외경보다 작기 때문이다.

[0035] 이에 따라, 상단핀(22)의 상부에서 압력이 가해지게 되면 코일스프링(24)이 압축되면서 상단핀(22)의 하단부가 하단핀(26)의 내부를 따라 슬라이드될 수 있게 된다.

[0036] 이와 같이 구성된 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓은 테스터(미도시)와 연결된 인쇄회로 기판(미도시)에 적층 배치된다. 적층시에는 인쇄회로기판에 구성된 접점과 콘텍트핀(20)이 접속되도록 정확히 맞추어 배치시킨다.

[0037] 이렇게 소켓(100)이 배치되면, 소켓(100)의 상부로 반도체 패키지의 접점이 소켓의 콘텍트핀(20)과 접속되도록 적층된다.

[0038] 이때, 도면에는 도시하지 않았지만 인쇄회로기판에 소켓(100)이 적층되고, 소켓(100) 상부에 반도체 패키지가 적층되는 시간을 감축시킬 수 있도록 별도의 지그가 배치될 수 있다.

[0039] 반도체 패키지가 소켓(100) 상부에 배치되면, 핸들러(미도시)가 수직 이동하면서 일정한 힘으로 반도체 패키지를 누르게 된다.

[0040] 반도체 패키지가 핸들러에 의해 하향 이동하게 되면, 반도체 패키지와 접촉된 컨텍트핀의 상단핀(22)이 하부로 이동하게 된다.

[0041] 상단핀(22)이 하부로 이동하게 되면, 코일스프링(24)이 상단핀의 단턱(22a)에 의해 압축되고, 상단핀(22)의 하단부가 하단핀(26)의 내부를 따라 슬라이드 되며 더 깊이 끼워지게 된다.

[0042] 반대로, 상단핀(22)의 상단부에 외력이 제거되면 코일스프링(24)의 탄성 복원력에 의해 상단핀(22)이 원위치로 복귀하게 된다.

[0043] 따라서, 핸들러의 수직 이동 시 상단핀(22)의 상단부에 가해지는 압력이 코일스프링(24)에 의해 완충될 수 있어 반도체 패키지 및 인쇄회로기판의 각 접점에 발생될 수 있는 손상을 효과적으로 방지할 수 있게 된다.

[0044] 한편, 도 3은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 다른 실시예를 보인 분해사 시도로서, 콘텍트핀(20)에는 코일스프링(24)의 양측 단부와 밀착되도록 상단핀(22)에 끼워지는 전기차단링(28)을 더 포함할 수 있다.

[0045] 전기차단링(28)은 비전도체를 소재로서 사용할 수 있으며, 원기둥형 또는 용기형으로 구성될 수 있다. 원기둥형으로 구성되는 경우 통상적으로 사용되고 있는 와셔와 같은 두께로 구성될 수 있다.

[0046] 또한 용기형으로 구성되는 경우 코일스프링(24)의 단부를 충분히 감싸는 내경을 갖도록 구성된다.

[0047] 이렇게 전기차단링(28)이 비전도체인 원기둥형이나 용기형으로 구성될 경우에는 상단핀(22)을 통해 이동하는 전기신호가 코일스프링(24)에 신호 간섭되지 않아 반도체 패키지의 테스트를 정확하게 진행할 수 있게 된다.

[0048] 또한 도 4는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도이다.

도시된 바와 같이, 프레임(10)에는 설치홈(미부호)이 형성되고, 설치홈에 콘텍트핀([0049] 20)이 수직 배치된다. 콘텍트핀(20)은 다수개가 연속적으로 배열된 상태로 배치된다.

[0050] 이렇게 콘텍트핀(20)의 배열이 완료되면, 콘텍트핀(20)이 설치홈내에서 고정되도록 러버(30)가 충진된다. 러버(30)는 설치홈 전체를 충진시키거나 콘텍트핀(20)이 고정될 수 있는 정도의 일부분만 충진될 수 있다.

[0051] 이때, 러버(30)는 콘텍트핀(20) 전체를 감싸도록 충진되는 것이므로 코일스프링(24)이 압축되는 과정에서 상단핀(22)에 의해 압축이 제대로 진행되지 않을 수도 있으나, 이러한 경우 러버(30)가 코일스프링(24)의 압축 및이완에 대한 일부 기능을 탄성에 의해 서포트할 수 있어 콘텍트핀(20)이 작동되는데 전혀 문제될 것이 없다.

[0052] 또한 도 5는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도이다.

[0053] 도 5에 도시된 바와 같이 프레임에 다수의 관통홀(12)이 형성되고, 관통홀(12)에 콘텍트핀(20)이 끼움될 수 있다.

[0054] 이때, 콘텍트핀(20)은 상단핀(22)과 상단핀(22)에 끼워지는 코일스프링(24)과 상단핀(22)의 선단부에 결합된 하단핀(26)과 코일스프링(24)을 감싸도록 몰딩된 러버(30)를 포함한다.

[0055] 즉, 관통홀(12)에 끼워진 콘텍트핀(20)은 상단핀(22)부터 하단핀(26)까지 모두 몰딩되는 것이 아니라, 코일스프링(24)에만 러버(30)가 몰딩되도록 구성함으써 온도차에 의해 코일스프링(24)의 표면에 발생되던 물맺힘 현상을 효과적으로 방지할 수 있게 되는 것이다.

[0056] 따라서, 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓(100)은 저가의 비용으로 콘텍트핀(20)의 제조가가능할 뿐만 아니라, 전기차단링(28)에 의해 전기신호의 오류 발생을 미연에 차단함은 물론, 온도차에 의한 코일스프링(24) 표면에 발생될 수 있는 물맺힘 현상을 방지할 수 있어 반도체 패키지의 테스트를 보다 정확하게 진행할 수 있게 된다.

[0057] 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10: 프레임
12: 관통홀
14: 고정홀
20: 콘텍트핀
22: 상단핀
22a: 단턱
24: 코일스프링
26: 하단핀
28: 전기차단링
30: 러버
100: 소켓

Claims (6)

1. 다수의 관통홀이 형성된 프레임; 그리고 상기 관통홀에 끼움된 콘텍트핀; 을 포함하며,
   상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함하는 반도체 패키지 테스트용 소켓.
   
2. 제 1항에 있어서,상기 콘텍트핀은 코일스프링의 양측 단부와 밀착되도록 상기 상단핀에 끼워지는 전기차단링이 더 구비된 반도체 패키지 테스트용 소켓.
3. 제 1항에 있어서,상기 전기차단링은 원기둥형 또는 용기형으로 이루어진 반도체 패키지 테스트용 소켓.
4. 제 2항에 있어서,상기 전기차단링은 비전도체로 구성된 반도체 패키지 테스트용 소켓.
5. 설치홈이 형성된 프레임;상기 설치홈에 배치된 콘텍트핀; 그리고
   상기 콘텍트핀이 고정되도록 상기 설치홈에 충진된 러버; 를 포함하며,
   상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함하는 반도체 패키지 테스트용 소켓.
6. 다수의 관통홀이 형성된 프레임; 그리고 상기 관통홀에 끼움된 콘텍트핀; 을 포함하며,
   상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀과 상기 코일스프링을 감싸며 몰딩된 러버를 포함하는 반도체 패키지 테스트용 소켓.
   

Images