KR20200078832A - 발광 표시장치 - Google Patents

Abstract

본 발명의 목적은, 데이터 드라이버 IC들의 정상 동작 여부를 판단하기 위한 락 신호가 전송되는 락 신호 라인이, 발광 표시패널의 비표시영역에 구비되어 있으며, 상기 락 신호가 정상적으로 수신되는지의 여부에 따라, 상기 발광 표시패널의 상기 비표시영역에서의 크랙 여부를 판단할 수 있는, 발광 표시장치를 제공하는 것이다.

Description

발광 표시장치{LIGHT EMITTING DISPLAY APPARATUS}

본 발명은 발광 표시장치에 관한 것이며, 특히, 발광 표시패널의 비표시영역의 크랙을 센싱할 수 있는 발광 표시장치에 관한 것이다.

발광 표시장치에서는, 공정 편차, 열화 등의 이유에 의해, 픽셀마다 구동 트랜지스터의 문턱전압 또는 이동도 등의 특성 편차가 발생한다. 따라서, 각각의 발광 소자를 구동하는 전류량이 다르며, 이로 인해, 픽셀들 간에 휘도 편차가 발생되고 있다.

상기 문제점을 해결하기 위하여, 발광 표시장치에서는 구동 트랜지스터의 문턱전압 또는 이동도를 센싱하며, 센싱된 값에 따라, 입력 영상데이터들을 보상하는 다양한 종류의 보상 방법들이 이용되고 있다.

그러나, 종래의 발광 표시장치에서는, 발광 표시패널 자체에서 결함이 발생되었을 때, 상기 결함이 신속하게 센싱될 수 없으며, 따라서, 발광 표시패널의 훼손이 방지될 수 없다는 문제점이 있다.

예를 들어, 발광 표시패널의 비표시영역에서 크랙이 발생된 경우, 상기 비표시영역에 구비된 전원라인 등이 쇼트될 수 있으며, 이 경우, 발광 표시패널이 심각하게 훼손될 수 있다.

그러나, 종래의 발광 표시장치에서는 상기한 바와 같은 발광 표시패널의 크랙이 센싱될 수 없으며, 따라서, 발광 표시패널이 심각하게 훼손될 수도 있다.

상술한 문제점을 해결하기 위해 제안된 본 발명의 목적은, 데이터 드라이버 IC들의 정상 동작 여부를 판단하기 위한 락 신호가 전송되는 락 신호 라인이, 발광 표시패널의 비표시영역에 구비되어 있으며, 상기 락 신호가 정상적으로 수신되는지의 여부에 따라, 상기 발광 표시패널의 상기 비표시영역에서의 크랙 여부를 판단할 수 있는, 발광 표시장치를 제공하는 것이다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 발광 표시장치는, 칩온필름들에 각각 구비되는 제1 내지 제n 데이터 드라이버 IC들을 포함하는 데이터 드라이버, 표시영역 및 상기 표시영역을 감싸고 있는 비표시영역으로 구분되고, 상기 표시영역에는 발광 소자를 포함하는 픽셀들이 구비되며, 상기 비표시영역에는 상기 데이터 드라이버 IC들과 연결된 락 신호 라인이 구비되어 있는 발광 표시패널 및 상기 락 신호 라인의 일단과 연결된 데이터 드라이버 IC로 락 스타트 신호를 전송하고, 상기 락 신호 라인의 타단과 연결된 데이터 드라이버 IC로부터 락 결과 신호를 전송받아, 상기 비표시영역에서의 크랙 발생 여부에 대한 피드백 신호를 외부 시스템으로 전송하는 전원 공급부를 포함한다.

본 발명에 의하면, 센싱 라인들의 추가 없이도, 발광 표시패널의 비표시영역에서의 크랙 여부가 센싱될 수 있으며, 이에 따라, 발광 표시패널이 상기 크랙에 의해 심각하게 훼손되는 것이 방지될 수 있다.

도 1은 본 발명에 따른 발광 표시장치의 구성을 나타낸 예시도.
도 2는 본 발명에 따른 발광 표시장치에 적용되는 픽셀의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 발광 표시장치에 적용되는 데이터 드라이버 IC의 구성을 나타낸 예시도.
도 4는 도 3에 도시된 락 처리부의 구성을 나타낸 예시도.
도 5는 도 1에 도시된 A영역을 확대한 예시도.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

‘적어도 하나’의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, ‘제1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나’의 의미는 제1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.

도 1은 본 발명에 따른 발광 표시장치의 구성을 나타낸 예시도이며, 도 2는 본 발명에 따른 발광 표시장치에 적용되는 픽셀의 구성을 나타낸 예시도이다.

본 발명에 따른 발광 표시장치는, 도 1 및 도 2에 도시된 바와 같이, 칩온필름(600)들에 각각 구비되는 제1 내지 제n 데이터 드라이버 집적회로(IC: Integrated Circuit)(이하, 간단히 IC라 함)(300)들을 포함하는 데이터 드라이버, 표시영역(120) 및 상기 표시영역(120)을 감싸고 있는 비표시영역(130)으로 구분되고, 상기 표시영역(120)에는 발광 소자를 포함하는 픽셀(110)들이 구비되며, 상기 비표시영역(130)에는 상기 데이터 드라이버 IC(300)들과 연결된 락 신호 라인(700)이 구비되어 있는 발광 표시패널(100), 상기 락 신호 라인(700)의 일단과 연결된 데이터 드라이버 IC(300)로 락 스타트 신호(LOCK start)를 전송하고, 상기 락 신호 라인(700)의 타단과 연결된 데이터 드라이버 IC(300)로부터 수신되는 락 결과 신호(LOCK end)에 따라, 상기 비표시영역(130)에서의 크랙 발생 여부에 대한 피드백 신호(FS)를 외부 시스템(900)으로 전송하는 전원 공급부(500), 상기 발광 표시패널(100)에 구비된 게이트 라인들(GL1 to Glg)로 게이트 신호를 공급하는 게이트 드라이버(200) 및 임베디드 클럭 포인트 투 포인트 인터페이스(EPI: Embedded Clock Point to Point Interface) 프로토콜(이하, 간단히 EPI라 함)을 이용하여 상기 데이터 드라이버 IC(300)들로 테스트 영상데이터(TD)들을 전송하며, 상기 데이터 드라이버 IC들과 상기 게이트 드라이버의 동작을 제어하는 제어부(400)를 포함한다.

상기 피드백 신호(FS)는 비정상 피드백 신호와 정상 피드백 신호를 포함한다.

상기 외부 시스템(900)은 본 발명에 따른 발광 표시장치를 포함하는 전자장치를 제어하는 시스템을 의미한다. 상기 전자장치는 예를 들어, 텔레비젼(TV)이 될 수도 있고, 모니터가 될 수도 있고, 스마트폰이 될 수도 있으며, 테블릿 PC가 될 수도 있다.

상기 구성요소들을 설명하기에 앞서, 본 발명에 따른 발광 표시장치에 적용되는 EPI 방식의 특징에 대해 간단히 설명하면 다음과 같다.

EPI 방식을 이용하는 본 발명에 따른 발광 표시장치에서, 상기 제어부(400)는, 적어도 두 개의 상기 데이터 드라이버 IC(300)들 각각에 대응되는 영상데이터(Data)들을, 상기 데이터 드라이버 IC(300)들 각각으로 개별적으로 전송한다.

또한, EIP 방식을 이용하는 본 발명에 따른 발광 표시장치에 전원이 공급되면, 락 스타트 신호(LOCK start)가 상기 전원 공급부(500)로부터 제k 데이터 드라이버 IC(DIC k)로 전송되며, 테스트 영상데이터(TD)들이 상기 제어부(400)로부터 상기 제k 데이터 드라이버 IC(DIC k)로 전송된다. 이 경우, 상기 k는 1보다 크고 n보다 작은 자연수이다.

상기 제k 데이터 드라이버 IC(DIC k)는 상기 락 스타트 신호(LOCK start)와 상기 테스트 영상데이터(TD)들이 정상적으로 수신되면, 락 출력 신호를 생성하여, 상기 락 신호 라인(700)을 통해 인접되어 있는 또 다른 데이터 드라이버 IC(Lokck DIC k-1)로 상기 락 출력 신호를 전송한다.

나머지 데이터 드라이버 IC(300)들 각각은, 전단의 데이터 드라이버 IC로부터 전송된 락 출력 신호와 상기 제어부(400)로부터 전송된 테스트 영상데이터(TD)들이 정상적으로 수신되면, 락 출력 신호(LOCK)를 생성하여, 상기 락 신호 라인(700)을 통해 후단의 데이터 드라이버 IC로 전송한다.

마지막 데이터 드라이버 IC, 예를 들어, 도 1에 도시된 제k+1 데이터 드라이버 IC(DIC k+1) 역시, 상기한 바와 같은 기능을 수행하여 락 출력 신호를 출력한다. 상기 제k+1 데이터 드라이버 IC(DIC k+1)에서 출력되는 상기 락 출력 신호는 상기 락 결과 신호(LOCK end)이다. 상기 제k+1 데이터 드라이버 IC(DIC k+1)에서 생성된 상기 락 결과 신호(LOCK end)는 상기 전원 공급부(500)로 전송된다.

상기 락 신호 라인(700)은 도 1에 도시된 바와 같이, 상기 비표시영역(130)에 구비되어 있으며 상기 락 신호를 전송한다. 상기 락 신호는, 상기 락 출력 신호를 의미한다. 어느 하나의 데이터 드라이버 IC에서 출력된 상기 락 출력 신호가 또 다른 데이터 드라이버 IC로 입력될 때, 상기 또 다른 데이터 드라이버 IC에서 볼 때, 상기 락 출력 신호는 락 입력 신호가 된다. 따라서, 상기 락 신호는 상기 락 출력 신호 및 상기 락 입력 신호를 포함할 수 있다. 또한, 이하의 설명에서, 상기 락 신호는 상기 락 출력 신호, 상기 락 입력 신호, 상기 락 스타트 신호 및 상기 락 결과 신호를 포괄하는 의미로 사용될 수 있다.

상기 전원 공급부(500)는 상기 락 스타트 신호(LOCK start)가 출력된 후, 기 설정된 기간 동안 상기 락 결과 신호(LOCK end)가 수신되지 않거나, 수신된 락 결과 신호(LOCK end)가 정상적인 락 결과 신호와 다르면, 상기 발광 표시패널의 비표시영역에 크랙이 발생되었음을 알려주는 비정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송한다.

이 경우, 상기 락 결과 신호(LOCK end)가 정상적인 락 결과 신호와 다르다는 것은 상기 락 결과 신호(LOCK end)의 펄스폭이 기 설정된 정상적인 락 결과 신호의 펄스폭과 다르거나, 상기 락 결과 신호(LOCK end)의 크기가 기 설정된 정상적인 락 결과 신호의 크기와 다르거나, 상기 락 결과 신호(LOCK end)의 펄스의 형태가 기 설정된 정상적인 락 결과 신호의 펄스의 형태와 다르다는 것을 의미한다.

또한, 상기 전원 공급부(500)는 기 설정된 기간 내에 정상적인 락 결과 신호가 수신되면, 상기 비표시영역(130)에 크랙이 발생되지 않았으며, 상기 데이터 드라이버 IC(300)들이 동기되었음을 알려주는 정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송한다.

상기 외부 시스템(900)으로 상기 비정상 피드백 신호가 전송되면 상기 외부 시스템은 상기 전원 공급부(500)로 공급되는 전원을 차단한다. 이에 따라, 상기 발광 표시장치는 턴오프된다.

상기 외부 시스템(900)으로 상기 정상 피드백 신호가 전송되거나 또는 어떠한 신호도 수신되지 않은 기간이 기 설정된 기간을 경과하면, 상기 외부 시스템(900)은 상기 발광 표시장치가 정상적으로 동작한다고 판단할 수 있으며, 따라서, 타이밍 신호 및 입력 영상데이터들을 상기 제어부(400)로 전송할 수 있다. 이 경우, 상기 발광 표시장치는 상기 입력 영상데이터들에 대응되는 영상을 출력할 수 있다.

부연하여 설명하면, EPI 방식을 이용하는 본 발명에 따른 발광 표시장치의 기본적인 특징은, 영상데이터들이 데이터 드라이버 IC들 각각으로 개별적으로 공급된다는 것과, 영상이 출력되기 전에 락 신호를 이용하여 상기 데이터 드라이버 IC들의 정상동작 여부가 판단된다는 것이다. 특히, 본 발명에 따른 발광 표시장치는 상기 전원 공급부(500)로 수신되는 상기 락 결과 신호(LOCK end)를 이용하여, 상기 발광 표시패널(100)의 크랙(Crack), 특히, 상기 발광 표시패널(100)의 상기 비표시영역(130)에서 발생된 크랙을 센싱할 수 있다.

이하에서는, 상기 구성요소들이 순차적으로 설명된다.

첫째, 상기 발광 표시패널(100)에는, 도 2에 도시된 바와 같이, 상기 발광 소자(ED) 및 픽셀구동회로(PDC)를 포함하는 픽셀(110)들이 구비된다. 또한, 상기 발광 표시패널(100)에는 상기 픽셀(110)들이 형성되는 픽셀 영역을 정의하며 상기 픽셀구동회로(PDC)에 구동 신호를 공급하는 신호 라인들이 형성되어 있다.

상기 발광 소자(ED)는, 제1 전극, 상기 제1 전극 상에 구비되는 발광층 및 상기 발광층 상에 구비되는 제2 전극을 포함한다. 상기 발광층은 상기 픽셀(110)에 설정된 색상과 대응되는 컬러의 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 상기 발광층은 유기 발광층, 무기 발광층 및 양자점 발광층 중 어느 하나를 포함하거나, 상기 유기 발광층(또는 상기 무기 발광층)과 상기 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.

상기 신호 라인들은 게이트 라인(GL), 센싱 펄스 라인(SPL), 데이터 라인(DL), 센싱 라인(SL), 제1 구동전원라인(PLA) 및 제2 구동전원라인(PLB)을 포함할 수 있다.

상기 게이트 라인(GL)들은 상기 발광 표시패널(100)의 제2방향, 예를 들어, 가로 방향을 따라 일정한 간격을 가지도록 나란하게 형성된다.

상기 센싱 펄스 라인(SPL)들은 상기 게이트 라인(GL)들과 나란하도록 일정한 간격으로 형성될 수 있다.

상기 데이터 라인(DL)들은, 상기 게이트 라인(GL)들 및 상기 센싱 펄스 라인(SPL)들과 교차하도록 상기 발광 표시패널(100)의 제1방향, 예를 들어 세로 방향을 따라 일정한 간격을 가지도록 나란하게 형성될 수 있다. 그러나, 상기 데이터 라인(DL)과 상기 게이트 라인(GL)의 배치 구조는 다양하게 변경될 수 있다.

상기 센싱 라인(SL)은 상기 데이터 라인들(DL)과 나란하도록 일정한 간격으로 형성될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 적어도 세 개의 상기 픽셀(110)들은 하나의 단위 픽셀을 형성하고 있다. 이 경우, 상기 단위 픽셀에는 하나의 상기 센싱 라인(SL)이 형성될 수 있다.

상기 제1 구동전원라인(PLA)은 상기 데이터 라인(DL) 및 상기 센싱 라인(SL)과 나란하도록 일정한 간격으로 형성될 수도 있다. 상기 제1 구동전원라인(PLA)은 상기 전원 공급부(500)에 연결되어 상기 전원 공급부(500)로부터 공급되는 제1 구동전원(EVDD)을 각 픽셀(110)에 공급한다.

상기 제2 구동전원라인(PLB)들은 상기 전원 공급부(500)로부터 공급되는 제2 구동전원(EVSS)을 각 픽셀(110)에 공급한다.

상기 픽셀구동회로(PDC)에는 상기 발광 소자(ED)에 흐르는 전류를 제어하는 구동 트랜지스터(Tdr), 상기 데이터 라인(DL)과 상기 구동 트랜지스터(Tdr)와 상기 게이트 라인(GL) 사이에 연결된 스위칭 트랜지스터(Tsw1) 및 커패시터(Cst)가 구비된다. 또한, 상기 픽셀(110)들 각각에 구비된 상기 픽셀구동회로(PDC)에는 외부보상 또는 내부보상을 위한 트랜지스터들이 더 구비될 수 있다.

상기 스위칭 트랜지스터(Tsw1)는 상기 게이트 펄스(GP)에 의해 스위칭되어 상기 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)을 상기 구동 트랜지스터(Tdr)의 게이트로 출력한다.

상기 구동 트랜지스터(Tdr)와 상기 센싱 라인(SL) 사이에 연결된 센싱 트랜지스터(Tsw2)는 센싱 펄스(SP)에 의해 스위칭되어 상기 센싱 라인(SL)에 공급되는 센싱용 전압을 상기 구동 트랜지스터(Tdr)의 소스인 제2 노드(n2)에 공급하며, 상기 제2 노드(n2)에서 센싱된 신호를 상기 데이터 드라이버 IC(300)로 전송할 수 있다.

상기 커패시터(Cst)는 상기 스위칭 트랜지스터(Tsw1)의 스위칭에 따라 제1 노드(n1)에 공급되는 전압을 충전한 후, 충전된 전압에 따라 상기 구동 트랜지스터(Tdr)를 스위칭시킨다.

상기 구동 트랜지스터(Tdr)는 상기 커패시터(Cst)의 전압에 의해 턴온되어, 상기 제1 구동전원라인(PLA)으로부터 상기 발광 소자(ED)로 흐르는 전류(I)의 량을 제어한다.

상기 발광 소자(ED)는 상기 구동 트랜지스터(Tdr)로부터 공급되는 전류(I)에 의해 발광하여 상기 전류(I)에 대응되는 휘도를 가지는 광을 방출한다.

상기 설명에서는, 외부보상을 수행하기 위한 상기 센싱 라인(SL)을 구비한 픽셀(110)의 구조가, 도 2를 참조하여 설명되었으나, 상기 픽셀(110)은, 도 2에 도시된 구조 이외에도, 다양한 구조로 형성될 수 있다.

즉, 상기 픽셀구동회로(PDC)는 내부보상 또는 외부보상을 수행하기 위해, 다양한 구조로 변경될 수 있으며, 상기 픽셀구동회로(PDC)를 구동하는 방법 역시 다양하게 변경될 수 있다.

본 발명의 특징은 상기 내부보상 또는 상기 외부보상에 있지 않다. 따라서, 보상을 수행하기 위한 픽셀의 구체적인 구조 및 보상의 구체적인 방법은 본 발명의 범위를 벗어나는 것이다. 따라서, 보상과 관련된 내용은 생략된다.

이하에서는, 도 2에 도시된 픽셀구동회로(PDC)를 포함하는 발광 표시장치가 본 발명의 일예로서 설명된다.

둘째, 상기 게이트 드라이버(200)는, 상기 제어부(400)로부터 전송되어온 게이트 제어신호(GCS)들을 이용하여, 순차적으로 상기 게이트 라인들(GL1 to GLg)로 게이트 온 신호(GP)를 공급한다.

여기서, 상기 게이트 온 신호(GP)는 상기 게이트 라인들(GL1 to GLg)에 연결되어 있는 상기 스위칭 트랜지스터(Tsw1)를 턴온시킬 수 있는 신호를 의미한다. 상기 스위칭 트랜지스터(Tsw1)를 턴오프시킬 수 있는 신호는 게이트 오프 신호라 한다. 상기 게이트 온 신호(GP)와 상기 게이트 오프 신호를 총칭하여 게이트 신호라 한다.

상기 게이트 드라이버(200)는, 상기 발광 표시패널(100)과 독립되게 형성되어, 테이프 캐리어 패키지(TCP), 칩온필름(COF) 또는 연성인쇄회로기판(FPCB) 등을 통해 상기 발광 표시패널(100)에 연결될 수 있으나, 게이트 인 패널(Gate In Panel: GIP) 방식을 이용하여, 상기 발광 표시패널(100) 내에 직접 실장될 수도 있다.

셋째, 상기 전원 공급부(500)는 상기 게이트 드라이버(200), 상기 데이터 드라이버 및 상기 제어부(400)로 전원을 공급한다.

상기 전원 공급부(500)는 상기 외부 시스템으로부터 장치 온 신호가 수신되면, 예를 들어, 1에 대응되는 값을 갖는 락 스타트 신호(LOCK start)를 상기 제k 데이터 드라이버 IC(DIC k)로 전송한다.

상기 설명 중 1에 대응되는 값은, 논리곱 연산시 1을 출력할 수 있는 값(예를 들어, 전압)을 말한다. 또한, 이하의 설명 중 0에 대응되는 값은, 상기 논리곱 연산시 0을 출력할 수 있는 값(예를 들어, 전압)을 말한다. 예를 들어, 1에 대응되는 값은 1V보다 큰 전압이 될 수 있으며, 0에 대응되는 값은 0V 또는 OV보다 작은 전압이 될 수 있다.

또한, 상기 전원 공급부(500)는 상기 락 스타트 신호(LOCK start)가 출력된 후, 기 설정된 기간 동안 상기 락 결과 신호(LOCK end)가 수신되지 않거나, 수신된 락 결과 신호(LOCK end)가 정상적인 락 결과 신호와 다르면, 상기 발광 표시패널의 비표시영역에 크랙이 발생되었음을 알려주는 비정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송한다.

또한, 상기 전원 공급부(500)는 기 설정된 기간 내에 정상적인 락 결과 신호가 수신되면, 상기 비표시영역(130)에 크랙이 발생되지 않았으며, 상기 데이터 드라이버 IC(300)들이 동기되었음을 알려주는 정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송한다.

넷째, 상기 제어부(400)는 상기 외부 시스템(900)으로부터 입력되는 타이밍 동기 신호를 이용하여, 상기 게이트 드라이버(200)의 구동을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)의 구동을 제어하기 위한 데이터 제어신호(DCS)를 각각 생성한다. 또한, 상기 제어부(400)는 상기 외부 시스템(900)으로부터 전송되는 입력 영상데이터들을 영상데이터들로 변환하여 상기 데이터 드라이버 IC(300)들로 전송한다.

상기한 바와 같은 기능을 수행하기 위해, 상기 제어부(400)는, 상기 외부 시스템(900)으로부터 전송되어온 타이밍 동기신호를 이용하여, 상기 외부 시스템(900)으로부터 전송되어온 입력 영상데이터들을 재정렬하며, 재정렬된 영상데이터들을 상기 데이터 드라이버 IC(300)들로 공급하기 위한 데이터 정렬부 및 상기 타이밍 동기신호를 이용하여 상기 게이트 제어신호(GCS)와 상기 데이터 제어신호(DCS)를 생성하기 위한 제어신호 생성부를 포함할 수 있다.

특히, 상기 데이터 정렬부는, 상기 외부 시스템(900)으로부터 상기 장치 온 신호가 수신되면 상기 테스트 영상데이터(TD)들을 생성하여 상기 데이터 드라이버 IC(300)들로 전송할 수 있다.

다섯째, 상기 데이터 드라이버는 상기 제1 내지 제n 데이터 드라이버 IC(300)들을 포함한다.

상기 데이터 드라이버 IC(300)들 각각은, 상기 전원 공급부(500)로부터 수신된 상기 락 스타트 신호(LOCK start) 또는 전단 데이터 드라이버 IC로부터 전송된 락 입력 신호와, 상기 제어부(400)로부터 전송된 상기 테스트 영상데이터(TD)들을 이용하여 락 결과 신호를 생성하며, 생성된 락 결과 신호를 후단 데이터 드라이버 IC 또는 상기 전원 공급부(500)로 전송한다.

상기 데이터 드라이버를 구성하는 상기 데이터 드라이버 IC(300)들 각각의 구성은 이하에서, 도 3 및 도 4를 참조하여 상세히 설명된다.

도 3은 본 발명에 따른 발광 표시장치에 적용되는 데이터 드라이버 IC의 구성을 나타낸 예시도이며, 도 4는 도 3에 도시된 락 처리부의 구성을 나타낸 예시도이다.

상기 데이터 드라이버는 제1 내지 제n 데이터 드라이버 IC(300)들을 포함한다. 이 경우, 도 3은 상기 데이터 드라이버 IC(300)들 중 어느 하나의 데이터 드라이버 IC를 나타낸다.

상기 데이터 드라이버 IC(300)는 상기 발광 표시패널(100)에 부착되는 칩온필름(600)에 구비될 수 있다. 상기 칩온필름(600)은 상기 제어부(400)가 구비되어 있는 메인 기판(600)에도 연결되어 있다. 이 경우, 상기 칩온필름(600)에는, 상기 제어부(400)와 상기 데이터 드라이버 IC(300)와 상기 발광 표시패널(100)을 전기적으로 연결시켜주는 라인들이 구비되어 있으며, 이를 위해, 상기 라인들은 상기 메인 기판(800)과 상기 발광 표시패널(100)에 구비되어 있는 패드들과 전기적으로 연결되어 있다.

그러나, 상기 데이터 드라이버 IC(300)는 상기 발광 표시패널(100)에 직접 장착될 수도 있으며, 이 경우, 상기 데이터 드라이버 IC(300)는 플렉서블 필름에 의해 상기 메인 기판(800)과 전기적으로 연결될 수 있다.

이하에서는, 설명의 편의상, 상기 데이터 드라이버 IC(300)들 각각이 상기 칩온필름(600)에 장착되어 있는 발광 표시장치가 본 발명의 일예로서 설명된다.

상기 데이터 드라이버 IC(300)들 각각은 도 3에 도시된 바와 같이, 데이터 전원 공급부(310), 센싱부(320) 및 락 처리부(330)를 포함한다.

상기 데이터 전원 공급부(310)는 상기 데이터 라인(DL)들에 연결되고, 상기 센싱부(320)는 상기 센싱 라인(SL)들에 연결되며, 상기 락 처리부(330)는 상기 전원 공급부(500) 및 상기 제어부(400)와 연결될 수 있다.

즉, 상기 데이터 드라이버 IC(300)들 각각은, 상기 발광 표시패널(100)에 구비된 데이터 라인(DL)들로 데이터 전압(Vdata)들을 공급하는 상기 데이터 전원 공급부(310), 상기 구동 트랜지스터(Tdr)들의 문턱전압 또는 이동도의 변화를 센싱하거나 상기 문턱전압 또는 이동도의 변화를 보상하기 위한 신호들을 공급하는 상기 센싱부(320) 및 상기 락 스타트 신호(LOCK start) 또는 전단의 데이터 드라이버 IC로부터 전송된 락 입력 신호(LOCK in)를, 상기 테스트 영상데이터(TD)들의 정상 수신여부와 관련된 영상처리신호(IS)와 논리곱으로 연산하여, 그 결과값을 락 출력 신호(LOCK out)로 출력하는 락 처리부(330)를 포함한다.

첫째, 상기 데이터 전원 공급부(310)는, 상기 제어부(400)로부터 상기 테스트 영상데이터들을 수신하여 상기 락 처리부(330)로 전송할 수 있고, 상기 테스트 영상데이터들의 개수를 산출하여 상기 락 처리부(330)로 전송할 수도 있으며, 상기 테스트 영상데이터들의 개수에 대응되는 전압을 상기 락 처리부(330)로 전송할 수도 있다. 즉, 상기 테스트 영상데이터(TD)들이 수신될 때, 상기 데이터 전원 공급부(310)는 상기 테스트 영상데이터(TD)들이 정상적으로 수신되었는지의 여부를 알려주는 신호를 상기 락 처리부(330)로 전송할 수 있다.

그러나, 이하에서는, 상기 테스트 영상데이터(TD)들이 정상적으로 수신되었는지의 여부를 알려주는 신호, 즉, 상기 테스트 영상데이터(TD)들의 정상 수신여부와 관련된 영상처리신호(IS)가 상기 락 처리부(330)에서 생성되는 데이터 드라이버 IC(300)가 본 발명의 일예로서 설명된다. 이 경우, 상기 데이터 전원 공급부(310)는 상기 제어부(400)로부터 상기 테스트 영상데이터(TD)들을 수신하여 상기 락 처리부(330)로 전송하는 기능을 수행한다. 그러나, 상기 테스트 영상데이터(TD)들은 상기 제어부(400)로부터 상기 락 처리부(330)로 직접 전송될 수도 있다.

상기 데이터 전원 공급부(310)는, 상기 전원 공급부(500)가 상기 외부 시스템(900)으로 정상 피드백 신호(FS)를 공급한 이후에는, 상기 제어부(400)로부터 전송된 영상데이터들을 데이터 전압들로 변환하여, 상기 데이터 전압들을 상기 데이터 라인들(DL1 to DLd)로 공급한다. 이에 따라, 상기 발광 표시패널(100)에서 영상이 출력될 수 있다.

둘째, 상기 센싱부(320)는, 상기 구동 트랜지스터(Tdr)들의 문턱전압 또는 이동도를 센싱하여, 센싱 데이터(Sdata)들을 생성한 후 상기 센싱 데이터(Sdata)들을 상기 제어부(400)로 전송할 수 있으며, 또는 상기 문턱전압 또는 이동도의 변화를 보상하기 위한 신호 또는 전압들을 상기 픽셀구동회로(PDC)로 공급할 수 있다.

셋째, 상기 락 처리부(330)는 상기 락 스타트 신호(LOCK start) 또는 전단의 데이터 드라이버 IC로부터 전송된 락 입력 신호(LOCK in)를 상기 영상처리신호(IS)와 논리곱으로 연산하여 그 결과값을 출력한다.

이를 위해, 상기 락 처리부(330)는, 도 4에 도시된 바와 같이, 상기 테스트 영상데이터(TD)들의 개수를 산출하거나, 상기 테스트 영상데이터(TD)들의 개수에 대응되는 전압을 산출하여, 0 또는 1의 신호를 출력하는 영상처리부(332) 및 상기 영상처리부(332)로부터 출력된 영상처리신호(IS)를 상기 락 입력 신호(LOCK in)와 논리곱으로 연산하여 그 결과, 즉, 락 출력 신호(LOCK out)를 출력하는 AND 게이트(331)를 포함할 수 있다.

상기 락 입력 신호(LOCK in)는 상기 전원 공급부(500)로부터 전송된 상기 락 스타트 신호(LOCK start)일 수도 있으며, 전단 데이터 드라이버 IC에서 출력된 락 출력 신호(LOCK out)일 수도 있다.

상기 락 출력 신호(LOCK out)는 후단 데이터 드라이버 IC로 공급되는 락 입력 신호(LOCK in)가 될 수도 있으며, 상기 전원 공급부(500)로 공급되는 상기 락 결과 신호(LOCK end)가 될 수도 있다.

즉, 상기 락 처리부(330)는 전단 데이터 드라이버 IC로부터 상기 락 입력 신호(LOCK in)가 정상적으로 수신되고, 상기 제어부(400)로부터 상기 테스트 영상데이터(TD)들이 정상적으로 수신되면, 1의 값을 갖는 상기 락 출력 신호(LOCK out)를 출력한다.

또한, 상기 락 처리부(330)는 전단 데이터 드라이버 IC로부터 상기 락 입력 신호(LOCK in)가 정상적으로 수신되지 않거나, 0의 값을 갖는 상기 락 입력 신호(LOCK in)가 수신되거나, 상기 제어부(400)로부터 상기 테스트 영상데이터(TD)들이 정상적으로 수신되지 않으면, 0의 값을 갖는 상기 락 출력 신호(LOCK out)를 출력한다.

따라서, 상기 데이터 드라이버 IC(300)들 중 어느 하나의 데이터 드라이버 IC(300)로부터 출력된 상기 락 출력 신호(LOCK out)가 0의 값을 가지면, 상기 전원 공급부(500)로 전송되는 상기 락 결과 신호(LOCK end)는 0의 값을 갖는다.

상기 락 결과 신호(LOCK end)가 0의 값을 갖는다는 것은 상기 데이터 드라이버 IC(300)들 중 적어도 어느 하나가 정상적으로 구동되지 않거나, 상기 락 입력 신호(LOCK in) 및 상기 락 출력 신호(LOCK out)가 전송되는 상기 락 신호 라인(700)에 문제가 발생되었다는 것을 의미한다.

특히, 상기 락 스타트 신호(LOCK)가 상기 전원 공급부(500)로부터 출력된 후, 기 설정된 기간이 경과되더라도, 상기 락 결과 신호(LOCK end)가 상기 전원 공급부(500)로 수신되지 않으면, 상기 락 신호 라인(700)이 구비된 상기 비표시영역(130)의 크랙에 의해, 상기 락 신호 라인(700)이 절단되었을 가능성이 높다.

상기 락 신호 라인(700)이 절단되었다는 것은 상기 비표시영역(130)에 구비된 전원라인들 역시 절단되거나 쇼트될 수 있다는 것을 의미한다. 상기 전원라인들이 절단되거나 쇼트되면, 상기 발광 표시패널(100)이 심하게 손상될 수 있다.

따라서, 이 경우, 상기 전원 공급부(500)는 상기 비정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송한다.

이에 따라, 상기 발광 표시장치를 포함하는 상기 전자장치는 턴오프될 수 있다.

상기 락 결과 신호(LOCK end)가 1의 값을 가지며 상기 락 결과 신호(LOCK end)가 기 설정된 기간 내에 상기 전원 공급부(500)로 수신된다는 것은, 상기 비표시영역(130)에 크랙이 발생되지도 않았으며, 상기 데이터 드라이버 IC(300)들이 정상적으로 구동되는 것을 의미한다. 따라서, 이 경우, 상기 전원 공급부(500)는 상기 정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송한다.

상기 정상 피드백 신호(FS)를 수신하거나 기 설정된 기간 동안 어떠한 피드백 신호(FS)도 수신되지 않으면, 상기 외부 시스템(900)은 상기 발광 표시장치가 정상적으로 구동되고 있다고 판단한다. 이 경우, 상기 외부 시스템(900)은 상기 제어부로 타이밍 신호들 및 입력 영상데이터들을 전송한다.

상기 타이밍 신호들 및 상기 입력 영상데이터들을 수신한 상기 제어부(400)는 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)를 구동하여, 상기 발광 표시패널(100)에 영상을 출력한다.

이하에서는, 도 1 내지 도 5를 참조하여, 상기 락 신호 라인(700)의 구조가 상세히 설명된다.

도 5는 도 1에 도시된 A영역을 확대한 예시도이다. 이하의 설명 중 도 1 내지 도 4를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.

상기에서 설명된 바와 같이, 본 발명에 따른 발광 표시장치는, 칩온필름(600)들에 각각 구비되는 제1 내지 제n 데이터 드라이버 IC(300)들을 포함하는 데이터 드라이버, 표시영역(120) 및 상기 표시영역(120)을 감싸고 있는 비표시영역(130)으로 구분되고, 상기 표시영역(120)에는 발광 소자(ED)를 포함하는 픽셀(110)들이 구비되며, 상기 비표시영역(130)에는 상기 데이터 드라이버 IC(300)들과 연결된 락 신호 라인(700)이 구비되어 있는 발광 표시패널(100), 상기 락 신호 라인(700)의 일단과 연결된 데이터 드라이버 IC(DIC k)로 상기 락 스타트 신호(LOCK start)를 전송하고, 상기 락 신호 라인(700)의 타단과 연결된 데이터 드라이버 IC(DIC k+1)로부터 수신되는 상기 락 결과 신호(LOCK end)에 따라 상기 비표시영역(130)에서의 크랙 발생 여부에 대한 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송하는 전원 공급부(500), 상기 게이트 드라이버(200) 및 상기 제어부(400)를 포함한다.

상기 락 신호 라인(700)은, 도 1에 도시된 바와 같이, 상기 비표시영역(130)에 구비되어, 상기 표시영역(120)을 감싸고 있다.

이 경우, 상기 락 신호 라인은, 도 1 및 도 5에 도시된 바와 같이, 상기 비표시영역 중 제1 비표시영역(NAA1)에 구비되어 상기 칩온필름(600)과 연결되는 락 신호 패드(602)들에 연결되는 연결 락 신호 라인(701)들 및 양쪽 끝단이, 상기 연결 락 신호 라인(701)들 중 상기 제1 비표시영역(NAA1)의 제1 측 끝단, 예를 들어, 도 1의 좌측 끝단에 구비된 제1 측 연결 락 신호 라인(701a) 및 상기 연결 락 신호 라인(701)들 중 상기 제1 비표시영역(NAA1)의 제2 측 끝단, 예를 들어, 도 1의 우측 끝단에 구비된 제2 측 연결 락 신호 라인(701b)에 연결되어 있는 메인 락 신호 라인(702)을 포함한다.

상기 칩온필름(600)에는 상기 데이터 드라이버 IC(300)와 상기 락 신호 패드(602)를 연결시키는 필름 락 신호 라인(601)이 적어도 하나 구비된다. 즉, 상기 연결 락 신호 라인(701)은 상기 락 신호 패드(602)를 통해 상기 필름 락 신호 라인(601)과 전기적으로 연결된다.

상기 연결 락 신호 라인(701)들은 상기 제1 비표시영역(NAA1)에 구비되며, 상기 메인 락 신호 라인(702)은 상기 비표시영역(130) 중 상기 제1 비표시영역(NAA1)을 제외한 영역에 구비된다.

상기 데이터 드라이버 IC(300)들 중, 상기 락 신호 라인(700)의 일단과 연결된 데이터 드라이버 IC, 예를 들어, 도 1 및 도 5에 도시된 상기 제k 데이터 드라이버 IC(DIC k)와, 상기 락 신호 라인(700)의 타단과 연결된 데이터 드라이버 IC, 예를 들어, 도 1 및 도 5에 도시된 상기 제k+1 데이터 드라이버 IC(DIC k+1)에는, 하나의 연결 락 신호 라인(701)만이 연결되어 있으며, 나머지 데이터 드라이버 IC들에는 두 개의 연결 락 신호 라인(701)들이 연결된다.

이 경우, 상기 제k 데이터 드라이버 IC(DIC k)는 상기 락 스타트 신호(LOCK start)가 전송되는 라인 및 하나의 연결 락 신호 라인(701)에 연결되어 있으며, 상기 제k+1 데이터 드라이버 IC(DIC k+1)는 상기 락 결과 신호(LOCK end)가 전송되는 라인 및 하나의 연결 락 신호 라인(701)에 연결되어 있다.

상기 연결 락 신호 라인(701)들 각각은, 서로 인접되어 있는 두 개의 데이터 드라이버 IC들과 연결되어 있다.

예를 들어, 도 5에 도시된 바와 같이, 어느 하나의 연결 락 신호 라인(701)은 상기 제k 데이터 드라이버 IC(DIC k)와 제k-1 데이터 드라이버 IC(DIC k-1)를 연결시키고 있으며, 또 다른 연결 락 신호 라인(701)은 상기 제k+1 데이터 드라이버 IC(DIC k+1)와 제k+2 데이터 드라이버 IC(DIC k+2)를 연결시키고 있다.

그러나, 상기 락 스타트 신호(LOCK start)가 수신되는 상기 제k 데이터 드라이버 IC(DIC k)와 상기 락 결과 신호(LOCK end)를 출력하는 상기 제k+1 데이터 드라이버 IC(DIC k+1)는, 서로 인접되어 있으나, 상기 연결 락 신호 라인(701)에 의해 연결되어 있지 않다.

즉, 상기 락 신호 라인의 일단과 연결된 데이터 드라이버 IC가 제k 데이터 드라이버 IC(DIC k)일 때, 상기 락 신호 라인의 타단과 연결된 데이터 드라이버 IC는 제k+1 데이터 드라이버 IC(DIC k+1)이며, 상기 제k 데이터 드라이버 IC(DIC k)와 상기 제k+1 데이터 드라이버 IC(DIC k+1)는 서로 인접되어 있다.

부연하여 설명하면, 상기 락 신호 라인의 일단과 연결된 데이터 드라이버 IC가 상기 제k 데이터 드라이버 IC(DIC k)이고, 상기 락 신호 라인의 타단과 연결된 데이터 드라이버 IC가 상기 제k+1 데이터 드라이버 IC(DIC k+1)일 때, 상기 제k 데이터 드라이버 IC(DIC k)와 상기 제k+1 데이터 드라이버 IC(DIC k+1)는 인접되어 있고, 상기 제k 데이터 드라이버 IC(DIC k)와 연결된 하나의 연결 락 신호 라인(701)은 제k-1 데이터 드라이버 IC(DIC k-1)와 연결되며, 상기 제k+1 데이터 드라이버 IC(DIC k+1)와 연결된 하나의 연결 락 신호 라인(701)은 제k+2 데이터 드라이버 IC(DIC k+2)와 연결된다.

이하에서는, 본 발명에 따른 발광 표시장치가 상기 비표시영역(130)의 크랙을 센싱하는 방법이 설명된다. 이하의 설명 중 도 1 내지 도 5를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.

우선, 상기 외부 시스템(900)으로부터 장치 온 신호가 수신되고, 상기 전원 공급부(500)로 전원이 공급되면, 상기 전원 공급부(500)는, 상기 제k 데이터 드라이버 IC(DIC k)로 상기 락 스타트 신호(LOCK start)를 전송한다.

다음, 상기 제k 데이터 드라이버 IC(DIC k)는 상기 락 스타트 신호(LOCK start)를 이용하여 락 출력 신호(LOCK out)를 출력한다. 상기 락 출력 신호(LOCK out)는 상기 연결 락 신호 라인(701)을 통해 제k-1 데이터 드라이버 IC(DIC k-1)로 입력된다.

상기한 바와 같은 과정이 반복되어, 락 출력 신호(LOCK out)는 상기 제1 비표시영역(NAA1)의 가장 좌측에 구비된 제1 데이터 드라이버 IC(DIC 1)로 입력된다.

상기 제1 데이터 드라이버 IC(DIC 1)로부터 출력된 락 출력 신호(LOCK out)는 상기 메인 락 신호 라인(702)을 통해, 상기 제1 비표시영역(NAA1)의 가장 우측에 구비된 제n 데이터 드라이버 IC(DIC n)로 입력된다.

상기 제n 데이터 드라이버 IC(DIC n)에서 출력된 락 출력 신호(LOCK out)는 상기 연결 락 신호 라인(701)을 통해 제n-1 데이터 드라이버 IC로 입력된다.

상기한 바와 같은 과정이 반복되어, 락 출력 신호(LOCK out)는 상기 제k+2 데이터 드라이버 IC(DIC k+2)로 입력된다.

상기 제k+2 데이터 드라이버 IC(DIC k+2)로부터 출력된 락 출력 신호(LOCK out)는 상기 연결 락 신호 라인(701)을 통해 상기 제k+1 데이터 드라이버 IC(DIC k+1)로 입력된다.

상기 제k+1 데이터 드라이버 IC(DIC k+1)로부터 출력된 락 출력 신호는 상기 락 결과 신호(LOCK end)이다.

상기 락 결과 신호(LOCK end)는 상기 전원 공급부(500)로 전송된다.

다음, 상기 락 스타트 신호(LOCK start)가 상기 제k 데이터 드라이버 IC(DIC k)로 전송된 후, 기 설정된 기간 동안 상기 락 결과 신호(LOCK end)가 수신되지 않거나, 수신된 락 결과 신호(LOCK end)가 정상적인 락 결과 신호와 다르면, 상기 전원 공급부(500)는 상기 발광 표시패널(100)의 상기 비표시영역(130)에 크랙이 발생되었음을 알려주는 비정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송한다.

즉, 상기에서 설명된 바와 같이, 상기 락 결과 신호(LOCK end)가 기 설정된 기간 내에 수신되지 않는다는 것은, 상기 락 신호 라인(700)이 크랙에 의해 절단되었거나 다른 전원라인들과 쇼트되었다는 것을 의미하며, 상기 락 결과 신호(LOCK end)가 비정상이라는 것은 상기 락 신호 라인(700)이 크랙에 의해 손상되었을 가능성이 높다는 것을 의미한다. 따라서, 상기 전원 공급부(500)는 기 설정된 기간 동안 상기 락 결과 신호(LOCK end)가 수신되지 않거나, 수신된 락 결과 신호(LOCK)가 정상적인 락 결과 신호와 다르면, 상기 비정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송한다.

그러나, 기 설정된 기간 내에 정상적인 락 결과 신호(LOCK end)가 수신되면, 상기 전원 공급부(500)는 상기 비표시영역(130)에 크랙이 발생되지 않았으며, 상기 데이터 드라이버 IC(300)들이 동기되었음을 알려주는 정상 피드백 신호(FS)를 상기 외부 시스템(900)으로 전송할 수 있다.

이 경우, 상기 전원 공급부(500)는, 상기 락 스타트 신호(LOCK start)가 출력된 후, 기 설정된 기간 동안 상기 락 결과 신호(LOCK end)가 수신되지 않거나, 수신된 락 결과 신호(LOCK end)가 정상적인 락 결과 신호와 다르면, 상기 발광 표시패널의 비표시영역에 크랙이 발생되었음을 알려주는 비정상 피드백 신호(FS)를, 상기 제어부(400)로도 전송할 수 있다.

상기 제어부(400)는, 상기 비정상 피드백 신호(FS)가 수신되면, 상기 데이터 드라이버 및 상기 게이트 드라이버(200)의 구동을 중단시킬 수 있다.

즉, 본 발명은 상기 비정상 피드백 신호(FS)를 수신한 상기 외부 시스템(900)에 의해 상기 발광 표시장치가 턴오프되기 이전에, 상기 데이터 드라이버 및 상기 게이트 드라이버(200)의 구동을 중단시킴으로써, 상기 크랙에 의한 상기 발광 표시패널의 훼손을 보다 더 신속하게 방지할 수 있다.

다음, 상기 전원 공급부(500)는 상기 비정상 피드백 신호(FS)를 상기 외부 시스템(900)에 공급한 후에, 상기 외부 시스템(900)에 의해 턴오프된다. 즉, 상기 비정상 피드백 신호(FS)를 수신한 상기 외부 시스템(900)은 상기 전원 공급부(500)로 공급되는 전원을 차단시킴으로써, 상기 발광 표시장치를 턴오프시킬 수 있다.

마지막으로, 상기 전원 공급부(500)가 다시 턴온된 후 상기 전원 공급부(500)가 상기 비정상 피드백 신호를 다시 상기 외부 시스템(900)으로 전송하는 과정이, 기 설정된 회수만큼 반복되면, 상기 전원 공급부(500)에는 더 이상 전원이 공급되지 않는다.

예를 들어, 1차적으로, 상기 비정상 피드백 신호가 상기 외부 시스템(900)으로 전송되면, 상기 발광 표시장치는 턴오프된다.

이후, 사용자가 상기 발광 표시장치를 포함하는 상기 전자장치를 다시 턴온시키면, 상기 전원 공급부(500)는 상기에서 설명된 과정들을 다시 수행한다.

상기 과정들을 다시 수행한 결과, 상기 비정상 피드백 신호가 2차적으로 상기 외부 시스템(900)으로 다시 전송되면, 상기 전자장치는 다시 턴오프된다.

상기 비정상 신호가 두 번씩이나 상기 외부 시스템(900)으로 전송되었다는 것은, 상기 발광 표시패널(100)의 상기 비표시영역(130)에 크랙이 심하게 발생되었거나, 또 다른 심각한 문제가 발생되었다는 것을 의미한다.

따라서, 2차적으로 상기 비정상 피드백 신호(FS)가 수신된 후, 사용자가 다시 상기 전자장치를 턴온시키더라도, 상기 외부 시스템(900)은 상기 전원 공급부(500)로 전원을 공급하지 않으며, 따라서, 상기 발광 표시장치는 더 이상 구동되지 않는다.

이 경우, 사용자는 상기 전자장치의 이상 여부를 직접 확인하거나, 애프터 서비스(AS)를 신청하여 상기 전자장치의 이상 여부를 확인할 수 있다.

따라서, 상기 발광 표시패널이 심각하게 훼손되기 전에, 상기 발광 표시패널에 대한 검사가 이루어질 수 있으며, 이에 따라, 상기 발광 표시패널의 심각한 훼손이 방지될 수 있다.

사용자가 상기 전자장치를 턴온시키더라도, 상기 외부 시스템(900)이 상기 발광 표시장치로 전원을 공급하지 않기 위한, 상기 비정상 피드백 신호(FS)의 수신 회수는, 상기 전자장치의 제조자에 의해 다양하게 설정될 수 있다. 설정된 정보는 상기 외부 시스템(900)에 저장될 수 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 : 발광 표시패널 200 : 게이트 드라이버
300 : 데이터 드라이버 IC 400 : 타이밍 컨트롤러
110 : 픽셀 500 : 전원 공급부

Claims (11)

1. 칩온필름들에 각각 구비되는 제1 내지 제n 데이터 드라이버 IC들을 포함하는 데이터 드라이버;
   표시영역 및 상기 표시영역을 감싸고 있는 비표시영역으로 구분되고, 상기 표시영역에는 발광 소자를 포함하는 픽셀들이 구비되며, 상기 비표시영역에는 상기 데이터 드라이버 IC들과 연결된 락 신호 라인이 구비되어 있는 발광 표시패널; 및
   상기 락 신호 라인의 일단과 연결된 데이터 드라이버 IC로 락 스타트 신호를 전송하고, 상기 락 신호 라인의 타단과 연결된 데이터 드라이버 IC로부터 락 결과 신호를 전송받아, 상기 비표시영역에서의 크랙 발생 여부에 대한 피드백 신호를 외부 시스템으로 전송하는 전원 공급부를 포함하는 발광 표시장치.
2. 제 1 항에 있어서,
   상기 락 신호 라인은 상기 비표시영역에 구비되어 상기 표시영역을 감싸고 있는 발광 표시장치.
3. 제 1 항에 있어서,
   상기 락 신호 라인은,
   상기 비표시영역 중 제1 비표시영역에 구비되어 상기 칩온필름과 연결되는 락 신호 패드들에 연결되는 연결 락 신호 라인들; 및
   양쪽 끝단이, 상기 연결 락 신호 라인들 중 상기 제1 비표시영역의 제1 측 끝단에 구비된 제1 측 연결 락 신호 라인 및 상기 연결 락 신호 라인들 중 상기 제1 비표시영역의 제2 측 끝단에 구비된 제2 측 연결 락 신호 라인에 연결되어 있는 메인 락 신호 라인을 포함하는 발광 표시장치.
4. 제 3 항에 있어서,
   상기 메인 락 신호 라인은 상기 비표시영역 중 상기 제1 비표시영역을 제외한 영역에 구비되는 발광 표시장치.
5. 제 3 항에 있어서,
   상기 데이터 드라이버 IC들 중, 상기 락 신호 라인의 일단과 연결된 데이터 드라이버 IC와, 상기 락 신호 라인의 타단과 연결된 데이터 드라이버 IC에는, 하나의 연결 락 신호 라인만이 연결되어 있으며, 나머지 데이터 드라이버 IC들에는 두 개의 연결 락 신호 라인들이 연결되어 있는 발광 표시장치.
6. 제 3 항에 있어서,
   상기 연결 락 신호 라인들 각각은, 서로 인접되어 있는 두 개의 데이터 드라이버 IC들과 연결되어 있는 발광 표시장치.
7. 제 1 항에 있어서,
   상기 락 신호 라인의 일단과 연결된 데이터 드라이버 IC는 제k 데이터 드라이버 IC이고, 상기 락 신호 라인의 타단과 연결된 데이터 드라이버 IC는 제k+1 데이터 드라이버 IC이며, 상기 제k 데이터 드라이버 IC와 상기 제k+1 데이터 드라이버 IC는 인접되어 있는 발광 표시장치.
8. 제 3 항에 있어서,
   상기 락 신호 라인의 일단과 연결된 데이터 드라이버 IC는 제k 데이터 드라이버 IC이고,
   상기 락 신호 라인의 타단과 연결된 데이터 드라이버 IC는 제k+1 데이터 드라이버 IC이고,
   상기 제k 데이터 드라이버 IC와 상기 제k+1 데이터 드라이버 IC는 인접되어 있고,
   상기 제k 데이터 드라이버 IC와 연결된 하나의 연결 락 신호 라인은 제k-1 데이터 드라이버 IC와 연결되며,
   상기 제k+1 데이터 드라이버 IC와 연결된 하나의 연결 락 신호 라인은 제k+2 데이터 드라이버 IC와 연결되는 발광 표시장치.
9. 제 1 항에 있어서,
   상기 전원 공급부는,
   상기 락 스타트 신호가 출력된 후, 기 설정된 기간 동안 상기 락 결과 신호가 수신되지 않거나, 수신된 락 결과 신호가 정상적인 락 결과 신호와 다르면, 상기 발광 표시패널의 비표시영역에 크랙이 발생되었음을 알려주는 비정상 피드백 신호를 상기 외부 시스템으로 전송하며,
   기 설정된 기간 내에 정상적인 락 결과 신호가 수신되면, 상기 비표시영역에 크랙이 발생되지 않았으며, 상기 데이터 드라이버 IC들이 동기되었음을 알려주는 정상 피드백 신호를 상기 외부 시스템으로 전송하는 발광 표시장치.
10. 제 9 항에 있어서,
    상기 전원 공급부는,
    상기 락 스타트 신호가 출력된 후, 기 설정된 기간 동안 상기 락 결과 신호가 수신되지 않거나, 수신된 락 결과 신호가 정상적인 락 결과 신호와 다르면, 상기 발광 표시패널의 비표시영역에 크랙이 발생되었음을 알려주는 비정상 피드백 신호를, 상기 데이터 드라이버와 게이트 드라이버를 제어하는 제어부로 전송하며,
    상기 제어부는, 상기 비정상 피드백 신호가 수신되면, 상기 데이터 드라이버 및 상기 발광 표시패널에 구비된 게이트 라인들로 게이트 신호들을 공급하는 상기 게이트 드라이버의 구동을 중단시키는 발광 표시장치.
11. 제 9 항에 있어서,
    상기 전원 공급부는 상기 비정상 피드백 신호를 상기 외부 시스템에 공급한 후에, 상기 외부 시스템에 의해 턴오프되고,
    상기 전원 공급부가 다시 턴온된 후 상기 전원 공급부가 상기 비정상 피드백 신호를 다시 상기 외부 시스템으로 전송하는 과정이, 기 설정된 회수만큼 반복되면, 상기 전원 공급부에는 더 이상 전원이 공급되지 않는 발광 표시장치.

Images