KR20200069975A - Light emitting device package - Google Patents

Light emitting device package Download PDF

Info

Publication number
KR20200069975A
KR20200069975A KR1020180157603A KR20180157603A KR20200069975A KR 20200069975 A KR20200069975 A KR 20200069975A KR 1020180157603 A KR1020180157603 A KR 1020180157603A KR 20180157603 A KR20180157603 A KR 20180157603A KR 20200069975 A KR20200069975 A KR 20200069975A
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
emitting device
metal layer
pad
Prior art date
Application number
KR1020180157603A
Other languages
Korean (ko)
Inventor
이고은
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180157603A priority Critical patent/KR20200069975A/en
Publication of KR20200069975A publication Critical patent/KR20200069975A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

According to an embodiment of the present invention, disclosed is a light emitting element package which comprises: a substrate including a first conductive portion, a second conductive portion, and a first insulating portion disposed between the first conductive portion and the second conductive portion; a first metal layer disposed on the first conductive portion; a second metal layer disposed on the second conductive portion; and a light emitting element including a first pad electrically connected to the first metal layer, a second pad electrically connected to the second metal layer, and a light emitting structure disposed on the first pad and the second pad. The first and second metal layers include first and second protrusion units protruding from an upper surface toward the light emitting structure, respectively. The first and second protrusion units are spaced apart from the first and second pads, respectively.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}Light emitting device package {LIGHT EMITTING DEVICE PACKAGE}

실시 예는 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device package.

GaN, AlGaN 등의 화합물을 포함하는 발광 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.The light-emitting device including a compound such as GaN and AlGaN has many advantages such as having a wide and easy-to-adjust band gap energy, and thus can be variously used as a light-emitting device, a light-receiving device, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색, 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성 및 환경 친화성의 장점을 가진다.Particularly, light emitting devices such as light emitting diodes or laser diodes using semiconductor group 3 or 2-6 compound semiconductor materials of semiconductors are red, green, and green due to the development of thin film growth technology and device materials. Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors, and low power consumption, semi-permanent life, and fast response speed compared to conventional light sources such as fluorescent and incandescent lamps , Has the advantages of safety and environmental friendliness.

또한, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving device such as a photodetector or a solar cell is manufactured using a semiconductor group 3 or 2-6 compound semiconductor material of a semiconductor, by developing a device material, light is absorbed in various wavelength regions to generate a photocurrent. Light from a variety of wavelengths can be used, from gamma rays to radio wavelengths. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy adjustment of device materials, and thus can be easily used in power control or ultra-high frequency circuits or communication modules.

따라서, 발광 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트, 신호등, 가스나 화재를 감지하는 센서 등에까지 응용 분야가 확대되고 있다. 또한, 발광 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용 분야가 확대될 수 있다.Accordingly, the light emitting device can replace a light emitting diode backlight, a fluorescent lamp or an incandescent light bulb that replaces a cold cathode tube (CCFL) constituting a backlight of a transmission module of an optical communication means and a liquid crystal display (LCD) display device. Applications are expanding to white light-emitting diode lighting devices, automobile headlights, traffic lights, and sensors that detect gas or fire. In addition, the application field of the light emitting device can be expanded to high-frequency application circuits, other power control devices, and communication modules.

특히, 자외선 파장대의 광을 방출하는 발광 소자는 경화작용이나 살균 작용을 하여 경화용, 의료용 및 살균용으로 사용될 수 있다.In particular, the light emitting device that emits light in the ultraviolet wavelength band can be used for curing, medical, and sterilization by curing or sterilizing.

그러나, 대부분의 발광소자 패키지는 패키지 기판을 가공하여 캐비티를 형성하고 내부에 서브 마운트와 발광소자를 배치하고 글라스로 덮은 구조이다. 그러나, 글라스를 포함한 기존 패키지 구조는 광 출력이 상대적으로 약해지며, 서브 마운트 등에 의해 패키지의 단가가 높아지는 문제가 있다.However, most light emitting device packages have a structure in which a package substrate is processed to form a cavity, a sub-mount and a light emitting device are disposed inside and covered with glass. However, the existing package structure including glass has a relatively weak light output, and there is a problem in that the unit cost of the package is increased by a sub-mount.

실시 예는 광 출력을 향상시킬 수 있는 발광소자 패키지를 제공할 수 있다.The embodiment may provide a light emitting device package capable of improving light output.

또한, 패키지 제조 단가를 낮출 수 있는 발광소자 패키지를 제공할 수 있다.In addition, it is possible to provide a light emitting device package that can lower the package manufacturing cost.

또한, 방열 성능을 개선한 발광소자 패키지를 제공할 수 있다.In addition, a light emitting device package with improved heat dissipation performance can be provided.

실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited to this, and it will be said that the object or effect that can be grasped from the solution means or the embodiment of the problem described below is also included.

본 발명의 일 실시 예에 따른 발광소자 패키지는, 제1 도전부, 제2 도전부, 및 상기 제1 도전부와 상기 제2 도전부 사이에 배치되는 제1 절연부를 포함하는 기판; 상기 제1 도전부 상에 배치되는 제1 금속층; 상기 제2 도전부 상에 배치되는 제2 금속층; 및 상기 제1 금속층과 전기적으로 연결되는 제1 패드, 상기 제2 금속층과 전기적으로 연결되는 제2 패드, 및 상기 제1 패드와 상기 제2 패드 상에 배치되는 발광 구조물을 포함하는 발광소자를 포함하고, 상기 제1 및 제2 금속층은 상면에서 상기 발광 구조물을 향하여 돌출된 제1 및 제2 돌출부를 각각 포함하고, 상기 제1 및 제2 돌출부는 상기 제1 및 제2 패드와 각각 이격된다.A light emitting device package according to an embodiment of the present invention includes: a substrate including a first conductive portion, a second conductive portion, and a first insulating portion disposed between the first conductive portion and the second conductive portion; A first metal layer disposed on the first conductive portion; A second metal layer disposed on the second conductive portion; And a light emitting device including a first pad electrically connected to the first metal layer, a second pad electrically connected to the second metal layer, and a light emitting structure disposed on the first pad and the second pad. The first and second metal layers include first and second protrusions protruding from the upper surface toward the light emitting structure, respectively, and the first and second protrusions are spaced apart from the first and second pads, respectively.

상기 발광소자는 투광층을 포함하고, 상기 제1 돌출부와 상기 제2 돌출부의 상부는 상기 투광층의 하면과 상기 발광 구조물의 하면 사이에 배치될 수 있다.The light emitting device includes a light-transmitting layer, and an upper portion of the first protrusion and the second protrusion may be disposed between a bottom surface of the light-transmitting layer and a bottom surface of the light-emitting structure.

상기 발광소자는 투광층을 포함하고, 상기 제1 돌출부와 상기 제2 돌출부의 상부는 상기 투광층의 하면과 상기 투광층의 상면 사이에 배치될 수 있다.The light emitting device includes a light-transmitting layer, and an upper portion of the first protrusion and the second protrusion may be disposed between a lower surface of the light-transmitting layer and an upper surface of the light-transmitting layer.

상기 제1 돌출부는 상기 제1 패드의 외측에 배치되고, 상기 제2 돌출부는 상기 제2 패드의 외측에 배치될 수 있다.The first protrusion may be disposed outside the first pad, and the second protrusion may be disposed outside the second pad.

상기 제1 돌출부에서 상기 제2 돌출부까지의 제1 방향 최대폭은 상기 발광소자의 제1 방향 최대폭보다 클 수 있다.The maximum width in the first direction from the first protrusion to the second protrusion may be greater than the maximum width in the first direction of the light emitting element.

상기 제1 금속층에서 상기 제2 금속층까지의 제1 방향 최소폭은 상기 제1 절연부의 제1 방향 폭과 동일하거나 클 수 있다.The minimum width in the first direction from the first metal layer to the second metal layer may be the same as or greater than the width in the first direction of the first insulating portion.

상기 제1 금속층은 상기 제1 패드가 배치되는 제1 실장부를 포함하고, 상기 제1 실장부는 상기 제1 패드와 상기 제1 돌출부 사이의 이격 영역에 형성된 제3 돌출부를 포함할 수 있다.The first metal layer may include a first mounting portion on which the first pad is disposed, and the first mounting portion may include a third projection formed in a separation region between the first pad and the first projection.

상기 제1 금속층과 상기 제1 패드는 유테틱 본딩되고, 상기 제2 금속층과 상기 제2 패드는 유테틱 본딩될 수 있다.The first metal layer and the first pad may be subjected to eutectic bonding, and the second metal layer and the second pad may be subjected to eutectic bonding.

상기 제1 금속층과 상기 제1 패드 사이에 배치되는 제1 시드층 및 상기 제2 금속층과 상기 제1 패드 사이에 배치되는 제2 시드층을 포함할 수 있다.A first seed layer disposed between the first metal layer and the first pad and a second seed layer disposed between the second metal layer and the first pad may be included.

상기 제1 금속층은 상기 제1 패드가 배치되는 제1 실장부를 포함하고, 상기 제2 금속층은 상기 제2 패드가 배치되는 제2 실장부를 포함하고, 상기 제1 실장부는 복수 개의 제3 돌출부를 포함하고, 상기 제2 실장부는 복수 개의 제4 돌출부를 포함하고, 상기 제1 절연부는 제5 돌출부를 포함할 수 있다.The first metal layer includes a first mounting portion on which the first pad is disposed, the second metal layer includes a second mounting portion on which the second pad is disposed, and the first mounting portion includes a plurality of third protrusions In addition, the second mounting portion may include a plurality of fourth protrusions, and the first insulating portion may include a fifth protrusion.

상기 제3 돌출부, 제4 돌출부 및 상기 제5 돌출부는 평면상에서 서로 연결될 수 있다.The third protrusion, the fourth protrusion and the fifth protrusion may be connected to each other on a plane.

상기 제1 도전부 및 상기 제2 도전부에 전기적으로 연결되는 보호 소자를 포함할 수 있다.A protection element electrically connected to the first conductive portion and the second conductive portion may be included.

상기 제1 도전부는 상기 발광소자를 둘러싸는 제1 측벽을 포함하고, 상기 제2 도전부는 상기 발광소자를 둘러싸는 제2 측벽을 포함하고, 상기 제1 절연부는 상기 제1 측벽과 상기 제2 측벽 사이에 배치될 수 있다.The first conductive portion includes a first sidewall surrounding the light emitting element, the second conductive portion includes a second sidewall surrounding the light emitting element, and the first insulating portion includes the first sidewall and the second sidewall It can be placed between.

상기 제1 측벽과 상기 제2 측벽 상에 배치되는 투광기판을 포함할 수 있다.It may include a light-transmitting substrate disposed on the first sidewall and the second sidewall.

상기 제1 도전부는 측면과 바닥면이 연결되는 모서리에 배치되는 제2 절연부를 포함하고, 상기 제2 도전부는 측면과 바닥면이 연결되는 모서리에 배치되는 제3 절연부를 포함하고, 상기 제1 절연부, 제2 절연부, 및 상기 제3 절연부는 서로 연결될 수 있다.The first conductive portion includes a second insulating portion disposed at an edge where the side surface and the bottom surface are connected, and the second conductive portion includes a third insulating portion disposed at an edge where the side surface and the bottom surface are connected, and the first insulating portion. The part, the second insulating part, and the third insulating part may be connected to each other.

실시 예에 따르면, 금속층이 발광소자의 측면을 둘러싸므로 외부 오염물질의 침투를 효과적으로 방지할 수 있다.According to the embodiment, since the metal layer surrounds the side surface of the light emitting device, it is possible to effectively prevent penetration of external contaminants.

또한, 서브 마운트 등을 생략할 수 있어 패키지 제조 단가를 낮출 수 있다.In addition, it is possible to omit the sub-mount and the like, thereby reducing the cost of manufacturing the package.

또한, 도전성 기판을 이용하므로 발광소자의 열을 신속히 방출할 수 있다.In addition, since a conductive substrate is used, heat of the light emitting device can be quickly released.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and beneficial advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시 예에 따른 발광소자 패키지의 사시도이고,
도 2는 본 발명의 일 실시 예에 따른 발광소자 패키지의 단면도이고,
도 3은 도 2의 변형예이고,
도 4는 본 발명의 일 실시 예에 따른 발광소자 패키지의 평면도이고,
도 5a는 금속층에 형성된 돌출부를 보여주는 도면이고,
도 5b는 금속층에 형성된 돌출부를 보여주는 단면도이고,
도 6은 본 발명의 일 실시 예에 따른 기판의 이미지이고,
도 7은 도 6의 A 부분 확대도이고,
도 8은 도 6의 B 부분 확대도이고,
도 9는 본 발명의 다른 실시 예에 따른 발광소자 패키지의 도면이고,
도 10은 본 발명의 또 다른 실시 예에 따른 발광소자 패키지의 도면이고,
도 11은 본 발명의 일 실시 예에 따른 발광소자의 단면도이고,
도 12는 도 11의 일부 확대도이고,
도 13은 본 발명의 일 실시 예에 따른 발광소자의 평면도이고,
도 14는 실시 예에 따른 제1 오믹전극과 제2 오믹전극의 배치를 보여주는 도면이고,
도 15 내지 도 19는 본 발명의 일 실시 예에 따른 발광소자 패키지 제조방법을 설명하기 위한 도면이다.
1 is a perspective view of a light emitting device package according to an embodiment of the present invention,
2 is a cross-sectional view of a light emitting device package according to an embodiment of the present invention,
Figure 3 is a modification of Figure 2,
4 is a plan view of a light emitting device package according to an embodiment of the present invention,
5A is a view showing a protrusion formed in a metal layer,
5B is a cross-sectional view showing a protrusion formed in a metal layer,
6 is an image of a substrate according to an embodiment of the present invention,
7 is an enlarged view of part A of FIG. 6,
8 is an enlarged view of part B of FIG. 6,
9 is a view of a light emitting device package according to another embodiment of the present invention,
10 is a view of a light emitting device package according to another embodiment of the present invention,
11 is a cross-sectional view of a light emitting device according to an embodiment of the present invention,
12 is a partially enlarged view of FIG. 11,
13 is a plan view of a light emitting device according to an embodiment of the present invention,
14 is a view showing the arrangement of a first ohmic electrode and a second ohmic electrode according to an embodiment,
15 to 19 are views illustrating a method of manufacturing a light emitting device package according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical spirit of the present invention is not limited to some embodiments described, but may be implemented in various different forms, and within the technical spirit scope of the present invention, one or more of its components between embodiments may be selectively selected. It can be used by bonding and substitution.

또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention, unless specifically defined and specifically described, can be generally understood by those skilled in the art to which the present invention pertains. It can be interpreted as meaning, and commonly used terms, such as predefined terms, may interpret the meaning in consideration of the contextual meaning of the related technology.

또한, 본 발명의 실시 예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.In addition, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.In the present specification, a singular form may also include a plural form unless specifically stated in the phrase, and is combined with A, B, and C when described as "at least one (or more than one) of A and B, C". It can contain one or more of all possible combinations.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.In addition, in describing the components of the embodiments of the present invention, terms such as first, second, A, B, (a), and (b) may be used.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only for distinguishing the component from other components, and the term is not limited to the nature, order, or order of the component.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.And, when a component is described as being'connected','coupled' or'connected' to another component, the component is not only directly connected to, coupled to, or connected to the other component, but also to the component It may also include the case of'connected','coupled' or'connected' due to another component between the other components.

또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.Further, when described as being formed or disposed in the "top (top) or bottom (bottom)" of each component, the top (top) or bottom (bottom) is not only when the two components are in direct contact with each other, Also included is the case where one or more other components are formed or disposed between the two components. In addition, when expressed as "up (up) or down (down)", it may include the meaning of the downward direction as well as the upward direction based on one component.

도 1은 본 발명의 일 실시 예에 따른 발광소자 패키지의 사시도이고, 도 2는 본 발명의 일 실시 예에 따른 발광소자 패키지의 단면도이고, 도 3은 도 2의 변형예이고, 도 4는 본 발명의 일 실시 예에 따른 발광소자 패키지의 평면도이다.1 is a perspective view of a light emitting device package according to an embodiment of the present invention, Figure 2 is a cross-sectional view of a light emitting device package according to an embodiment of the present invention, Figure 3 is a modification of Figure 2, Figure 4 is a A plan view of a light emitting device package according to an embodiment of the invention.

도 1 및 도 2를 참조하면, 실시 예에 따른 발광소자 패키지는, 제1 도전부(201), 제2 도전부(202), 및 제1 절연부(203)를 포함하는 기판(200), 제1 도전부(201) 상에 배치되는 제1 금속층(310), 제2 도전부(202) 상에 배치되는 제2 금속층(320), 및 제1 금속층(310)과 제2 금속층(320) 상에 배치되는 발광소자(100)를 포함할 수 있다.1 and 2, a light emitting device package according to an embodiment includes a substrate 200 including a first conductive portion 201, a second conductive portion 202, and a first insulating portion 203, The first metal layer 310 disposed on the first conductive portion 201, the second metal layer 320 disposed on the second conductive portion 202, and the first metal layer 310 and the second metal layer 320 It may include a light emitting device 100 disposed on.

발광소자(100)는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광소자(100)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광 구조물의 Al의 조성비에 의해 결정될 수 있다. 또한, 발광소자(100)는 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 근자외선, 원자외선, 또는 심자외선일 수 있다.The light emitting device 100 may output light in an ultraviolet wavelength band. Illustratively, the light emitting device 100 may output light (UV-A) in the near-ultraviolet wavelength band, may output light (UV-B) in the far-ultraviolet wavelength band, or light in the deep ultraviolet wavelength band (UV- C) can be output. The wavelength range can be determined by the composition ratio of Al in the light emitting structure. In addition, the light emitting device 100 can output light of various wavelengths having different light intensities, and the peak wavelength of light having the strongest intensity compared to the intensity of other wavelengths among the wavelengths of light emitted is near ultraviolet or far ultraviolet. , Or deep ultraviolet rays.

예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위에서 메인 피크를 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 메인 피크를 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 메인 피크를 가질 수 있다. 발광 구조물은 100nm 내지 420nm의 파장에서 최대 피크 파장을 갖는 자외선 광을 생성할 수 있다.For example, light (UV-A) in the near ultraviolet wavelength band may have a main peak in the range of 320 nm to 420 nm, and light (UV-B) in the far ultraviolet wavelength band may have a main peak in the range of 280 nm to 320 nm, Light (UV-C) of the deep ultraviolet wavelength band may have a main peak in a range of 100 nm to 280 nm. The light emitting structure may generate ultraviolet light having a maximum peak wavelength at a wavelength of 100 nm to 420 nm.

기판(200)은 알루미늄 기판을 가공하여 제작할 수 있다. 따라서, 기판(200)은 상면과 하면이 모두 도전성을 가질 수 있다. 이러한 구조는 다양한 이점을 가질 수 있다. The substrate 200 may be manufactured by processing an aluminum substrate. Therefore, both the upper surface and the lower surface of the substrate 200 may have conductivity. Such a structure can have various advantages.

본 실시 예와 같이 기판(200)이 알루미늄으로 구성되면 자외선 파장대에서 반사율이 높아 별도의 반사부재를 생략할 수 있다. 또한, 기판(200) 자체가 도전성이 있으므로 별도의 회로패턴 및 리드 프레임을 생략할 수 있다. 또한, 알루미늄으로 제작되므로 열전도성이 140W/m.k 내지 160W/m.k으로 우수할 수 있다. 따라서, 열 방출 효율도 향상될 수 있다.When the substrate 200 is made of aluminum, as in the present embodiment, the reflectance is high in the ultraviolet wavelength band, so that a separate reflective member can be omitted. In addition, since the substrate 200 itself is conductive, a separate circuit pattern and a lead frame can be omitted. In addition, since it is made of aluminum, thermal conductivity may be excellent from 140 W/m.k to 160 W/m.k. Therefore, the heat dissipation efficiency can also be improved.

다만 이에 한정하지 않고 기판(200)은 AlN, Al2O3 등의 비도전성 재질로 구비될 수 있고, 적용하고자 하는 분야에 따라 적절히 이용될 수 있다. 예를 들어, 방열 특성을 크게 중요시하는 적용 분야의 경우 AlN 물질을 적용할 수 있고, 반사 특성을 크게 중요시하는 적용 분야의 경우 Al2O3 물질을 적용할 수 있다.However, the present invention is not limited thereto, and the substrate 200 may be made of a non-conductive material such as AlN or Al 2 O 3 , and may be appropriately used depending on the field to be applied. For example, an AlN material may be applied in an application field in which heat dissipation characteristics are highly important, and an Al 2 O 3 material may be applied in an application field in which reflection characteristics are important.

또한, 실시 예는 기판(200) 상에 발광소자(100)를 직접 실장하여 제품의 단가를 낮추는 COS(Chip on substrate) 타입의 경우, 발광소자(100)의 크기에 제약이 없을 수 있다. 따라서, 출력이 큰 자외선 발광소자(100)를 동일한 사이즈의 기판(200)에 다양하게 실장할 수 있는 장점이 있다. 또한, 지향각도 넓게 형성할 수 있으며 투광부재와 같은 별도의 광학부재가 없으므로 광 출력도 향상될 수 있다. In addition, in the case of a COS (Chip on substrate) type that directly lowers the unit cost of a product by directly mounting the light emitting device 100 on the substrate 200, the size of the light emitting device 100 may not be limited. Accordingly, there is an advantage in that the UV light emitting device 100 having a large output can be variously mounted on the substrate 200 of the same size. In addition, the directivity angle can be formed wide, and since there is no separate optical member such as a light transmitting member, light output can be improved.

일 실시 예에서 기판(200)이 도전성 물질로 구비되는 경우, 기판(200)은 제1 도전부(201)와 제2 도전부(202)를 포함할 수 있다. 제1 도전부(201)와 제2 도전부(202) 사이에는 제1 절연부(203)가 배치될 수 있다. 제1 도전부(201)와 제2 도전부(202)는 모두 도전성을 가지므로 극을 분리하기 위해 제1 절연부(203)가 배치될 필요가 있다.In one embodiment, when the substrate 200 is provided with a conductive material, the substrate 200 may include a first conductive portion 201 and a second conductive portion 202. A first insulating portion 203 may be disposed between the first conductive portion 201 and the second conductive portion 202. Since the first conductive portion 201 and the second conductive portion 202 are both conductive, the first insulating portion 203 needs to be disposed to separate the poles.

제1 절연부(203)는 절연 기능을 갖는 다양한 재질이 모두 포함될 수 있다. 예시적으로 제1 절연부(203)는 EMC, 화이트 실리콘, PSR(Photoimageable Solder Resist), 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등의 수지 등이 선택될 수 있다.The first insulating part 203 may include all of various materials having insulating functions. Exemplarily, the first insulating portion 203 is a modified silicone resin composition such as EMC, white silicone, a photoimageable solder resist (PSR), a silicone resin composition, a silicone modified epoxy resin, a modified silicone resin composition such as epoxy modified silicone resin, poly Resin such as mid resin composition, modified polyimide resin composition, polyphthalamide (PPA), polycarbonate resin, polyphenylene sulfide (PPS), liquid crystal polymer (LCP), ABS resin, phenol resin, acrylic resin, PBT resin, etc. Can be selected.

제1 절연부(203)의 폭은 10㎛ 내지 100㎛일 수 있다. 폭이 10㎛이상인 경우 제1 도전부(201)와 제2 도전부(202)를 충분히 절연시킬 수 있으며, 폭이 100㎛이하인 경우 패키지의 사이즈가 지나치게 커지는 문제를 개선할 수 있다. The width of the first insulating portion 203 may be 10 μm to 100 μm. When the width is 10 µm or more, the first conductive portion 201 and the second conductive portion 202 can be sufficiently insulated, and when the width is 100 µm or less, the problem that the size of the package becomes too large can be improved.

그러나, 기판(200)의 구조는 반드시 이에 한정되는 것은 아니고 AlN Al2O3와 같은 절연 구조체를 복수 개 적층하여 제작할 수도 있다. 이 경우 기판(200)의 내부에 별도의 회로패턴이 구비될 수 있다.However, the structure of the substrate 200 is not necessarily limited thereto, and may be fabricated by stacking a plurality of insulating structures such as AlN Al 2 O 3 . In this case, a separate circuit pattern may be provided inside the substrate 200.

제1 금속층(310)과 제2 금속층(320)은 기판(200) 상에 배치될 수 있다. 제1 금속층(310)은 제1 도전부(201) 상에 배치될 수 있고, 제2 금속층(320)은 제2 도전부(202) 상에 배치될 수 있다. 제1 금속층(310)과 제2 금속층(320)은 일반적인 도금 방식으로 형성될 수 있으나 반드시 이에 한정하지 않는다.The first metal layer 310 and the second metal layer 320 may be disposed on the substrate 200. The first metal layer 310 may be disposed on the first conductive portion 201, and the second metal layer 320 may be disposed on the second conductive portion 202. The first metal layer 310 and the second metal layer 320 may be formed by a general plating method, but are not limited thereto.

제1 금속층(310)과 제2 금속층(320)은 금(Au)을 포함할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 금속층(310)과 제2 금속층(320)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함할 수 도 있다. 예시적으로 제1 금속층(310)은 Ni/Au층을 포함할 수도 있다. The first metal layer 310 and the second metal layer 320 may include gold (Au). However, the first metal layer 310 and the second metal layer 320 are not necessarily limited to Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, It may also include at least one of Au and Hf. For example, the first metal layer 310 may include a Ni/Au layer.

발광소자(100)는 제1 금속층(310) 상에 배치되는 제1 패드(153) 및 제2 금속층(320) 상에 배치되는 제2 패드(163)를 포함할 수 있다. 실시 예에 따른 발광소자(100)는 플립칩 타입일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 수평형(lateral) 타입의 발광소자(100)를 뒤집어 플립칩 타입으로 실장할 수도 있다.The light emitting device 100 may include a first pad 153 disposed on the first metal layer 310 and a second pad 163 disposed on the second metal layer 320. The light emitting device 100 according to the embodiment may be of a flip chip type, but is not limited thereto. For example, the light emitting device 100 of a horizontal type may be flipped and mounted in a flip chip type.

발광소자(100)와 기판(200)은 본딩부(17)에 의해 전기적으로 연결될 수 있다. 본딩부(17)는 유테틱 본딩일 수 있고, 또는 도전성 접착제를 이용한 본딩부(17)일 수 있다. 예시적으로, 제1 금속층(310)과 제1 패드(153) 사이 및 제2 금속층(320)과 제2 패드(163) 사이에 각각 유테틱 금속을 배치한 후 열을 인가하여 유테틱 본딩을 구성함으로써, 발광소자(100)와 제1 및 제2 금속층(310, 320)이 접합할 수 있다. 유테틱 금속은 AuSn, AgIn 등을 포함할 수 있으나 반드시 이에 한정하지 않는다. 발광소자(100)와 제1 및 제2 금속층(310, 320)이 유테틱 본딩되는 경우 발광소자(100)의 열을 효과적으로 방출하여 패키지의 신뢰성을 안정적으로 확보할 수 있다. The light emitting device 100 and the substrate 200 may be electrically connected by a bonding unit 17. The bonding portion 17 may be a eutectic bonding, or may be a bonding portion 17 using a conductive adhesive. For example, after placing the eutectic metal between the first metal layer 310 and the first pad 153 and between the second metal layer 320 and the second pad 163, heat is applied to apply the bonding. By configuring, the light emitting device 100 and the first and second metal layers 310 and 320 may be bonded. The eutectic metal may include AuSn, AgIn, etc., but is not limited thereto. When the light emitting device 100 and the first and second metal layers 310 and 320 are subjected to eutectic bonding, heat of the light emitting device 100 can be effectively discharged to stably secure package reliability.

또한, 발광소자(100)와 제1 및 제2 금속층(310, 320) 사이의 열적 안정성을 확보하여, 발광소자(100)와 제1 및 제2 금속층(310,320) 사이에서 발생할 수 있는 박리 현상 등의 기계적 문제점을 억제할 수 있다. 본딩부(17)가 유테틱 본딩일 경우, 도2 에서처럼 본딩부(17)가 별도의 구성으로 도시되지 않고, 제1 및 제2 패드(13,163)와 제1 및 제2 금속층(310,320)의 일부가 합금된 영역으로 나타날 수 있다.In addition, the thermal stability between the light emitting device 100 and the first and second metal layers 310 and 320 is secured, such as a peeling phenomenon that may occur between the light emitting device 100 and the first and second metal layers 310 and 320. Can suppress mechanical problems. When the bonding portion 17 is a eutectic bonding, the bonding portion 17 is not shown in a separate configuration as in FIG. 2, and a part of the first and second pads 13 and 163 and the first and second metal layers 310 and 320 Can appear as an alloyed region.

다른 실시 예로, 본딩부(17)는 도전성 접착제일 수도 있다. 도전성 접착제일 경우 Sn, Ag, Cu 중 어느 하나를 포함할 수 있다. 예시적으로 SAC(Sn, Ag, Cu)를 포함하는 솔더일 수 있고, Ag를 포함하는 Paste 물질일 수 있다. In another embodiment, the bonding portion 17 may be a conductive adhesive. In the case of a conductive adhesive, any one of Sn, Ag, and Cu may be included. For example, it may be a solder containing SAC (Sn, Ag, Cu), or a paste material containing Ag.

제1 금속층(310)은 발광소자(100)의 측면을 둘러싸는 제1 돌출부(312)를 포함하고, 제2 금속층(320)은 발광소자(100)의 측면을 둘러싸는 제2 돌출부(322)를 포함할 수 있다. 제1 금속층(310)은 제1 실장부(311)의 상면에서 발광 구조물(120)을 향하여 돌출된 제1 돌출부(312)를 포함하고, 제2 금속층(320)은 제2 실장부(321)의 상면에서 발광 구조물(120)을 향하여 돌출된 제2 돌출부(322)를 포함하고, 제1 및 제2 돌출부(312, 322)는 제1 및 제2 패드(153, 163)와 각각 이격될 수 있다.The first metal layer 310 includes a first protrusion 312 surrounding the side surface of the light emitting device 100, and the second metal layer 320 includes a second protrusion 322 surrounding the side surface of the light emitting device 100. It may include. The first metal layer 310 includes a first protrusion 312 protruding from the upper surface of the first mounting portion 311 toward the light emitting structure 120, and the second metal layer 320 has a second mounting portion 321 A second protrusion 322 protruding toward the light emitting structure 120 from the upper surface of the first and second protrusions 312 and 322 may be spaced apart from the first and second pads 153 and 163, respectively. have.

제1 돌출부(312)와 제2 돌출부(322)는 의도적으로 두께를 다르게 제어한 것일 수도 있고 기판(200)을 식각하는 과정에서 가장자리 영역의 식각이 덜 진행된 것일 수도 있다. 그러나, 의도적 또는 비의도적으로 돌출부가 구비되는 경우, 발광소자(100)의 내측으로 유입되는 수분이나 기타 오염 물질을 차단하는 효과를 가질 수 있다. The first protrusion 312 and the second protrusion 322 may be intentionally controlled differently in thickness, or may be less etched in the edge region in the process of etching the substrate 200. However, intentionally or unintentionally, when the protrusion is provided, it may have an effect of blocking moisture or other contaminants flowing into the light emitting device 100.

이때, 제1 돌출부(312)와 제2 돌출부(322)의 상부(T1)는 투광층(110) 과 발광 구조물의 하면(101) 사이에 배치될 수 있다. 또한 일 실시 예로, 제1 돌출부(312)와 제2 돌출부(322)는 발광소자(100)의 하면(101)보다 제1 간격(W1)만큼 높게 구비될 수 있다. 따라서, 발광소자(100)의 내측으로 유입되는 수분이나 기타 오염 물질을 더 효율적으로 차단하는 효과를 가질 수 있다. At this time, the upper portion T1 of the first protrusion 312 and the second protrusion 322 may be disposed between the transparent layer 110 and the lower surface 101 of the light emitting structure. In addition, as an example, the first protrusion 312 and the second protrusion 322 may be provided to be higher than the lower surface 101 of the light emitting device 100 by a first distance W1. Therefore, it may have an effect of more effectively blocking moisture or other contaminants flowing into the inside of the light emitting device 100.

실시 예에 따르면, 제1 돌출부(312)와 제2 돌출부(322)는 발광소자(100)의 상면(102) 보다 낮게 형성될 수 있다. 그러나, 도 3과 같이 제1 돌출부(312)와 제2 돌출부(322)의 상부(T1)는 투광층(110)의 하면(103)과 투광층(110)의 상면(102) 사이에 위치할 수도 있다.According to an embodiment, the first protrusion 312 and the second protrusion 322 may be formed lower than the top surface 102 of the light emitting device 100. However, as shown in FIG. 3, the upper portion T1 of the first protrusion 312 and the second protrusion 322 may be located between the lower surface 103 of the light-transmitting layer 110 and the upper surface 102 of the light-transmitting layer 110. It might be.

도 4를 참조하면, 발광소자(100)는 서로 마주보는 제1 측면(S1)과 제2측면(S2) 및 서로 마주보는 제3 측면(S3)과 제4 측면(S4)을 포함할 수 있다. 제1 돌출부(312)는 발광소자(100)의 제1 측면(S1)의 일부를 둘러싸는 제1 분할부(312c), 제2 측면(S2)의 일부를 둘러싸는 제2 분할부(312b), 및 제3 측면(S3)을 둘러싸는 제3 분할부(312a)를 포함할 수 있다. Referring to FIG. 4, the light emitting device 100 may include a first side surface S1 and a second side surface S2 facing each other, and a third side surface S3 and a fourth side surface S4 facing each other. . The first protruding portion 312 includes a first dividing portion 312c surrounding a portion of the first side surface S1 of the light emitting device 100 and a second dividing portion 312b surrounding a portion of the second side surface S2. , And a third partition 312a surrounding the third side surface S3.

제3 분할부(312a)는 발광소자(100)의 제3 측면(S3)과 마주보게 배치되며, 제1 분할부(312c)는 제3 분할부(312a)의 일단에서 발광소자(100)의 제1 측면(S1)을 향해 연장될 수 있다. 또한, 제2 분할부(312b)는 제3 분할부(312a)의 타단에서 발광소자(100)의 제2 측면(S2)을 향해 연장될 수 있다.The third dividing portion 312a is disposed to face the third side surface S3 of the light emitting element 100, and the first dividing portion 312c is provided at one end of the third dividing portion 312a. It may extend toward the first side (S1). In addition, the second dividing part 312b may extend from the other end of the third dividing part 312a toward the second side surface S2 of the light emitting device 100.

제2 금속층(320)은 제1 측면(S1)의 일부를 둘러싸는 제1 분할부(322c), 제2 측면(S2)의 일부를 둘러싸는 제2 분할부(322b), 및 제4 측면(S4)을 둘러싸는 제4 분할부(322a)를 포함할 수 있다. The second metal layer 320 includes a first partitioning portion 322c surrounding a portion of the first side surface S1, a second partitioning portion 322b surrounding a portion of the second side surface S2, and a fourth side surface ( A fourth dividing portion 322a surrounding S4) may be included.

제4 분할부(322a)는 발광소자(100)의 제4 측면(S4)과 마주보게 배치되며, 제1 분할부(322c)는 제4 분할부(322a)의 일단에서 발광소자(100)의 제1 측면(S1)을 향해 연장될 수 있다. 또한, 제2 분할부(322b)는 제4 분할부(322a)의 타단에서 발광소자(100)의 제2 측면(S2)을 향해 연장될 수 있다.The fourth dividing portion 322a is disposed to face the fourth side surface S4 of the light emitting element 100, and the first dividing portion 322c is provided at one end of the fourth dividing portion 322a. It may extend toward the first side (S1). In addition, the second dividing portion 322b may extend from the other end of the fourth dividing portion 322a toward the second side surface S2 of the light emitting device 100.

발광소자(100)의 제1 측면(S1)은 제1 금속층(310)의 제1 분할부(312c)와 제2 금속층(320)의 제1 분할부(322c)에 의해 둘러싸일 수 있고, 제1 금속층(310)의 제1 분할부와 제2 금속층(320)의 제1 분할부 사이에는 제1 절연부(203)가 배치될 수 있다.The first side surface S1 of the light emitting device 100 may be surrounded by the first division portion 312c of the first metal layer 310 and the first division portion 322c of the second metal layer 320. A first insulating portion 203 may be disposed between the first division portion of the first metal layer 310 and the first division portion of the second metal layer 320.

발광소자(100)의 제2 측면(S2)은 제1 금속층(310)의 제2 분할부(312b)와 제2 금속층(320)의 제2 분할부(322b)에 의해 둘러싸일 수 있고, 제1 금속층(310)의 제2 분할부(312b)와 제2 금속층(320)의 제2 분할부(322b) 사이에는 제1 절연부(203)가 배치될 수 있다.The second side surface S2 of the light emitting device 100 may be surrounded by the second division portion 312b of the first metal layer 310 and the second division portion 322b of the second metal layer 320. A first insulating portion 203 may be disposed between the second division portion 312b of the first metal layer 310 and the second division portion 322b of the second metal layer 320.

이때, 제1 돌출부(312)의 외측면에서 제2 돌출부(322)의 외측면까지의 제1 방향 최대폭(W1)은 발광소자(100)의 제1 방향 최대폭(W2) 보다 클 수 있다. At this time, the maximum width W1 in the first direction from the outer surface of the first protrusion 312 to the outer surface of the second protrusion 322 may be greater than the maximum width W2 in the first direction of the light emitting device 100.

제1 돌출부(312)의 외측면에서 제2 돌출부(322)의 외측면까지의 제1 방향 최대폭(W1)은 발광소자(100)의 제1 방향 최대폭(W2)의 105% 내지 120%일 수 있다. 제1 방향 최대폭(W1)이 105% 보다 작은 경우 공차 마진에 의해 발광소자(100)가 제1, 제2 금속층(310, 320)과 전기적으로 연결되지 않을 수도 있다. 또한, 제1 방향 최대폭(W1)이 120%보다 큰 경우 제1, 제2 금속층(310, 320)이 자외선을 흡수하는 면적이 넓어져 광 출력이 저하될 수 있다.The maximum width W1 in the first direction from the outer surface of the first protrusion 312 to the outer surface of the second protrusion 322 may be 105% to 120% of the maximum width W2 in the first direction of the light emitting device 100. have. When the maximum width W1 in the first direction is less than 105%, the light emitting device 100 may not be electrically connected to the first and second metal layers 310 and 320 due to a tolerance margin. In addition, when the maximum width W1 in the first direction is greater than 120%, the areas in which the first and second metal layers 310 and 320 absorb ultraviolet rays may be widened, resulting in a decrease in light output.

제1 금속층(310)에서 제2 금속층(320)까지의 제1 방향 최소폭(W3)은 제1 절연부(203)의 제1 방향 폭(W3)과 동일하거나 클 수 있다. 제1 금속층(310)에서 제2 금속층(320)까지의 제1 방향 최소폭(W3)은 제1 절연부(203)의 제1 방향 폭(W3)보다 작은 경우 제1 금속층(310)과 제2 금속층(320) 사이가 너무 가까워져 쇼트가 발생할 수 있다.The minimum width W3 in the first direction from the first metal layer 310 to the second metal layer 320 may be the same as or greater than the first direction width W3 of the first insulating portion 203. When the minimum width W3 in the first direction from the first metal layer 310 to the second metal layer 320 is smaller than the first direction width W3 of the first insulating portion 203, the first metal layer 310 and the first metal layer 310 2 The metal layer 320 may be too close to each other to cause a short circuit.

보호 소자(400)는 제1 도전부(201)와 제2 도전부(202)와 전기적으로 연결될 수 있다. 예시적으로 제1 도전부(201)에는 제3 금속층(340)이 배치되고 제2 도전부(202)에는 제4 금속층(330)이 배치될 수 있다. 보호 소자(400)는 제4 금속층(330) 상에 배치되고 와이어에 의해 제3 금속층(340)과 전기적으로 연결될 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 보호 소자(400) 역시 플립칩 형태로 제작될 수도 있다. 보호 소자(400)는 제너 다이오드 일수도 있으나 반드시 이에 한정하지 않는다.The protection element 400 may be electrically connected to the first conductive portion 201 and the second conductive portion 202. For example, a third metal layer 340 may be disposed on the first conductive portion 201 and a fourth metal layer 330 may be disposed on the second conductive portion 202. The protection element 400 is disposed on the fourth metal layer 330 and may be electrically connected to the third metal layer 340 by a wire, but is not limited thereto. For example, the protection element 400 may also be manufactured in the form of a flip chip. The protection element 400 may be a Zener diode, but is not limited thereto.

도 5a는 금속층에 형성된 돌출부를 보여주는 도면이고, 도 5b는 금속층에 형성된 돌출부를 보여주는 단면도이다.5A is a view showing a protrusion formed in a metal layer, and FIG. 5B is a cross-sectional view showing a protrusion formed in a metal layer.

도 5a 및 도 5b를 참조하면, 제1 금속층(310)의 제1 실장부(311)는 복수 개의 제3 돌출부(311a)를 포함하고, 제2 금속층(320)의 제2 실장부(321)는 복수 개의 제4 돌출부(312a)를 포함할 수 있다. 또한, 제1 금속층(310)과 제2 금속층(320) 사이에 배치되는 제1 절연부(203)는 제5 돌출부(203a)를 포함할 수 있다.5A and 5B, the first mounting portion 311 of the first metal layer 310 includes a plurality of third protrusions 311a, and the second mounting portion 321 of the second metal layer 320 May include a plurality of fourth protrusions 312a. In addition, the first insulating portion 203 disposed between the first metal layer 310 and the second metal layer 320 may include a fifth protrusion 203a.

제3 내지 제5 돌출부(311a, 312a, 203a)의 돌출 높이는 제1 및 제2 돌출부(312, 322)의 돌출 높이보다 낮을 수 있다. 또한, 제3 내지 제5 돌출부(311a, 312a, 203a)는 평면상에서 서로 연결될 수 있다. 즉, 제3 내지 제5 돌출부(311a, 312a, 203a)는 평면상에서 연속적인 나선형 패턴을 형성할 수 있다.The protrusion heights of the third to fifth protrusions 311a, 312a, and 203a may be lower than the protrusion heights of the first and second protrusions 312 and 322. Also, the third to fifth protrusions 311a, 312a, and 203a may be connected to each other on a plane. That is, the third to fifth protrusions 311a, 312a, and 203a may form a continuous spiral pattern on a plane.

이러한 구조는 제1 도전부(201), 제2 도전부(202), 및 제1 절연부(203)를 레이저 식각 방법을 이용하여 식각한 후, 그 위에 제1 금속층(310)과 제2 금속층(320)을 형성하는 경우 관찰될 수 있다.In this structure, after the first conductive portion 201, the second conductive portion 202, and the first insulating portion 203 are etched using a laser etching method, the first metal layer 310 and the second metal layer are etched thereon. When forming 320, it can be observed.

제3 내지 제5 돌출부(311a, 312a, 203a)가 연결되는 연결 패턴은 1시 지점에서 시작하여 11시 지점, 7시 지점, 및 5 지점으로 연속적으로 패턴을 형성할 수 있다. 즉, 연결 패턴은 시계 반대 방향으로 형성될 수 있으나 반드시 이에 한정하는 것은 아니고 시계 방향으로 연속 형성될 수도 있다. 또한, 연결 패턴은 회전할수록 점차 면적이 작아지는 나선 형상을 가질 수 있다.The connection patterns in which the third to fifth protrusions 311a, 312a, and 203a are connected may be formed continuously at 11 o'clock, 7 o'clock, and 5 points, starting at 1 o'clock. That is, the connection pattern may be formed in a counterclockwise direction, but is not limited thereto, and may be continuously formed in a clockwise direction. In addition, the connection pattern may have a spiral shape that gradually decreases in area as it rotates.

이때, 제1 금속층(310)과 기판(200) 사이에는 제1 시드층(360)이 형성되고, 제2 금속층(320)과 기판(200) 사이에는 제2 시드층(360)이 형성될 수도 있다. 도금 공정에서 시드층이 형성된 부분만 선택적으로 도금되어 금속층이 형성될 수 있다. 시드층은 도금이 가능할 정도의 두께 및 재질이 제한 없이 선택될 수 있다. 예시적으로 시드층(360)은 Ni를 포함할 수 있으나 반드시 이에 한정하지 않는다.At this time, a first seed layer 360 is formed between the first metal layer 310 and the substrate 200, and a second seed layer 360 may be formed between the second metal layer 320 and the substrate 200. have. In the plating process, only the portion where the seed layer is formed may be selectively plated to form a metal layer. The seed layer may be selected without limitation in thickness and material such that plating is possible. For example, the seed layer 360 may include Ni, but is not limited thereto.

도 6은 본 발명의 일 실시 예에 따른 기판의 이미지이고, 도 7은 도 6의 A 부분 확대도이고, 도 8은 도 6의 B 부분 확대도이다.6 is an image of a substrate according to an embodiment of the present invention, FIG. 7 is an enlarged view of part A of FIG. 6, and FIG. 8 is an enlarged view of part B of FIG. 6.

도 6을 참조하면, 기판(200) 상에 사각 형상의 제1 금속층(310)과 제2 금속층(320)이 형성되고 그 사이에 제1 절연부(203)가 노출될 수 있다. 이때, 도 7을 참조하면, 제1 금속층(310)의 가장자리는 상대적으로 볼록하게 돌출되어 돌출부를 형성하고 있음을 확인할 수 있다. 또한, 도 8을 참조하면, 제1 금속층(310)의 중앙 부분은 제1 및 제2 돌출부(312,322)에 비해 상대적으로 평탄하게 형성되어 있음을 확인할 수 있다.Referring to FIG. 6, a first metal layer 310 and a second metal layer 320 having a rectangular shape are formed on the substrate 200 and the first insulating portion 203 may be exposed therebetween. In this case, referring to FIG. 7, it can be seen that the edge of the first metal layer 310 protrudes relatively convexly to form a protrusion. In addition, referring to FIG. 8, it can be seen that the central portion of the first metal layer 310 is relatively flat compared to the first and second protrusions 312 and 322.

도 9는 본 발명의 다른 실시 예에 따른 발광소자 패키지의 도면이고, 도 10은 본 발명의 또 다른 실시 예에 따른 발광소자 패키지의 도면이다.9 is a view of a light emitting device package according to another embodiment of the present invention, Figure 10 is a view of a light emitting device package according to another embodiment of the present invention.

도 9를 참조하면, 기판(200)은 제1 도전부(201)에서 수직 방향으로 돌출된 제1 측벽(201a), 및 제2 도전부(202)에서 수직 방향으로 돌출된 제2 측벽(202a)을 포함할 수 있다. 제1 측벽(201a)과 제2 측벽(202a)은 제1, 제2 금속층(310, 320)과 발광소자(100)를 둘러싸도록 배치되어 캐비티(240)를 형성할 수 있다.Referring to FIG. 9, the substrate 200 includes a first sidewall 201a protruding vertically from the first conductive portion 201 and a second sidewall 202a protruding vertically from the second conductive portion 202. ). The first sidewall 201a and the second sidewall 202a may be disposed to surround the first and second metal layers 310 and 320 and the light emitting device 100 to form a cavity 240.

기판(200)이 알루미늄으로 구성되면 자외선 파장대에서 반사율이 높아 별도의 반사부재를 생략할 수 있다. 또한, 기판(200) 자체가 도전성이 있으므로 별도의 회로패턴 및 리드 프레임을 생략할 수 있다. 또한, 알루미늄으로 제작되므로 열전도성이 140W/m.k 내지 160W/m.k으로 우수할 수 있다. 따라서, 열 방출 효율도 향상될 수 있다. When the substrate 200 is made of aluminum, a separate reflecting member may be omitted due to high reflectance in the ultraviolet wavelength band. In addition, since the substrate 200 itself is conductive, a separate circuit pattern and a lead frame can be omitted. In addition, since it is made of aluminum, thermal conductivity may be excellent from 140 W/m.k to 160 W/m.k. Therefore, the heat dissipation efficiency can also be improved.

그러나, 이에 한정하지 않고 기판(200)은 AlN, Al2O3 등의 비도전성 재질로 구비될 수 있고, 적용하고자 하는 분야에 따라 적절히 이용될 수 있다. 예를 들어, 방열 특성을 크게 중요시하는 적용 분야의 경우 AlN 물질을 적용할 수 있고, 반사 특성을 크게 중요시하는 적용 분야의 경우 Al2O3 물질을 적용할 수 있다.However, the present invention is not limited thereto, and the substrate 200 may be made of a non-conductive material such as AlN or Al 2 O 3 , and may be appropriately used depending on the field to be applied. For example, an AlN material may be applied in an application field in which heat dissipation characteristics are highly important, and an Al 2 O 3 material may be applied in an application field in which reflection characteristics are important.

투광부재(40)는 제1 측벽(201a)과 제2 측벽(202a) 상에 배치될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 투광부재(40)는 제1 측벽(201a)과 제2 측벽(202a)에 형성된 단차부(미도시) 상에 배치될 수도 있다. The light transmitting member 40 may be disposed on the first sidewall 201a and the second sidewall 202a. However, the present invention is not limited thereto, and the light transmitting member 40 may be disposed on a step (not shown) formed in the first sidewall 201a and the second sidewall 202a.

투광부재(40)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로 투광부재(50)는 쿼츠(Quartz)와 같이 자외선 파장 투과율이 높은 광학 재료를 포함할 수 있으나 이에 한정하는 것은 아니다.The light transmitting member 40 is not particularly limited as long as it is a material capable of transmitting light in the ultraviolet wavelength band. Illustratively, the light transmitting member 50 may include an optical material having high UV wavelength transmittance, such as quartz, but is not limited thereto.

기판(200)은 절연성 재질로 제작되는 반면, 제1 측벽(201a) 및 제2 측벽(202a)은 도전성 재질로 제작될 수도 있다. 예시적으로 제1 측벽(201a) 및 제2 측벽(202a)은 구리(Cu)와 같은 도전성 재질을 도금하여 제작할 수 있다. 따라서, 제1 측벽(201a) 및 제2 측벽(202a)의 외측면은 요철이 형성될 수도 있다.While the substrate 200 is made of an insulating material, the first sidewall 201a and the second sidewall 202a may be made of a conductive material. For example, the first sidewall 201a and the second sidewall 202a may be manufactured by plating a conductive material such as copper (Cu). Accordingly, irregularities may be formed on outer surfaces of the first sidewall 201a and the second sidewall 202a.

도 10을 참조하면, 기판(200)은 제2 도전부(202)의 측면(242)과 하면(241)이 만나는 모서리에 배치되는 제1 홈(211a), 및 제2 도전부(202)의 측면(242)과 하면(241)이 만나는 모서리에 배치되는 제 2홈(211b)을 포함할 수 있다.Referring to FIG. 10, the substrate 200 includes a first groove 211a disposed at an edge where the side surface 242 and the bottom surface 241 of the second conductive portion 202 meet, and the second conductive portion 202. The second groove 211b may be disposed at an edge where the side surface 242 and the lower surface 241 meet.

또한, 기판(200)은 제1 홈(211a)에 배치되는 제2 절연부(201b), 제2 홈(211b)에 배치되는 제3 절연부(202b)를 포함할 수 있다. 제1, 제2홈(211a, 211b)은 기판(200)의 하면(241)과 측면(242)이 만나는 모서리를 따라 전체적으로 배치될 수 있다. In addition, the substrate 200 may include a second insulating portion 201b disposed in the first groove 211a and a third insulating portion 202b disposed in the second groove 211b. The first and second grooves 211a and 211b may be entirely disposed along an edge where the bottom surface 241 and the side surface 242 of the substrate 200 meet.

제1 홈(211a)과 제 2홈(211b)의 형상은 특별히 제한하지 않는다. 제1 홈(211a)과 제 2홈(211b)의 단면은 다각 형상, 렌즈 형상 등을 모두 포함할 수 있다.The shapes of the first groove 211a and the second groove 211b are not particularly limited. Cross sections of the first groove 211a and the second groove 211b may include a polygonal shape, a lens shape, or the like.

제2 절연부(201b) 및 제3 절연부(202b)는 제1 절연부(203)와 동일한 재질일 수 있으나 반드시 이에 한정하지 않는다. 제2 절연부(201b) 및 제3 절연부(202b)는 EMC, 화이트 실리콘, PSR(Photoimageable Solder Resist), 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등의 수지 등이 선택될 수 있다.The second insulating portion 201b and the third insulating portion 202b may be made of the same material as the first insulating portion 203, but are not limited thereto. Modified epoxy resin compositions such as EMC, white silicone, photoimageable solder resist (PSR), silicone resin composition, silicone-modified epoxy resin, and epoxy-modified silicone resin are modified for the second insulating portion 201b and the third insulating portion 202b. Silicone resin composition, polyimide resin composition, modified polyimide resin composition, polyphthalamide (PPA), polycarbonate resin, polyphenylene sulfide (PPS), liquid crystal polymer (LCP), ABS resin, phenol resin, acrylic resin, PBT Resins such as resins can be selected.

실시 예에 따르면, 기판(200)의 하부 모서리에 제2 절연부(201b) 및 제3 절연부(202b)가 배치되므로 패키지 절삭시 모서리에 버(burr)가 발생하는 것을 방지할 수 있다. 알루미늄 기판(200)의 경우 금속 재질이므로 절삭시 버(burr)가 잘 발생할 수 있다. 버(burr)가 발생한 경우, 하면(241)이 평탄하지 않아 회로기판에 실장이 불량해질 수 있다. 또한, 버(burr)가 발생한 경우 두께가 불균일해질 수 있고, 일부 영역이 들뜨게 되어 측정 오차가 발생할 수도 있다. 제2 절연부(201b) 및 제3 절연부(202b)는 절연 재질로 제작되므로 절삭시 버(burr)가 잘 발생하지 않을 수 있다.According to the embodiment, since the second insulating portion 201b and the third insulating portion 202b are disposed at the lower edge of the substrate 200, it is possible to prevent burrs from occurring at the edge of the package cutting. Since the aluminum substrate 200 is made of metal, burrs may be easily generated when cutting. When burrs are generated, mounting on the circuit board may be poor because the lower surface 241 is not flat. In addition, when a burr occurs, the thickness may be non-uniform, and a measurement error may occur due to excitation of some regions. Since the second insulating portion 201b and the third insulating portion 202b are made of an insulating material, burrs may not be easily generated when cutting.

제2 절연부(201b) 및 제3 절연부(202b)는 제1 금속층(310) 및 제2 금속층(320) 보다 외측에 배치될 수 있다. 따라서, 제1 금속층(310)의 외측면과 제2 절연부(201b)는 수평 방향으로 간격(W31)을 가질 수 있다. 만약, 제2 절연부(201b)와 제1 금속층(310)이 수직방향으로 오버랩되면 제2 절연부(201b)의 폭이 너무 넓어져 방열 효과가 저하될 수 있으며, 기판(200)의 바닥면이 회로기판과 실장될 면적이 줄어드는 문제가 있다.The second insulating portion 201b and the third insulating portion 202b may be disposed outside the first metal layer 310 and the second metal layer 320. Therefore, the outer surface of the first metal layer 310 and the second insulating portion 201b may have a gap W31 in the horizontal direction. If, if the second insulating portion 201b and the first metal layer 310 overlap in the vertical direction, the width of the second insulating portion 201b may be too wide, thereby deteriorating the heat dissipation effect, and the bottom surface of the substrate 200 There is a problem in that the area to be mounted with this circuit board is reduced.

도 11은 본 발명의 일 실시 예에 따른 발광소자의 단면도이고, 도 12는 도 11의 일부 확대도이고, 도 13은 본 발명의 일 실시 예에 따른 발광소자의 평면도이고, 도 14는 실시 예에 따른 제1 오믹전극과 제2 오믹전극의 배치를 보여주는 도면이다.11 is a cross-sectional view of a light emitting device according to an embodiment of the present invention, FIG. 12 is a partially enlarged view of FIG. 11, FIG. 13 is a plan view of a light emitting device according to an embodiment of the present invention, and FIG. This is a view showing the arrangement of the first ohmic electrode and the second ohmic electrode.

도 11을 참조하면, 본 발명의 일 실시 예에 따른 발광소자는, 발광 구조물(120), 발광 구조물(120) 상에 배치되는 제1 절연층(171), 제1 도전형 반도체층(121) 상에 배치되는 제1 오믹전극(151), 제2 도전형 반도체층(123) 상에 배치되는 제2 오믹전극(161), 제1 오믹전극(151) 상에 배치되는 제1 커버전극(152), 제2 오믹전극(161) 상에 배치되는 제2 커버전극(162), 및 제1 커버전극(152) 및 제2 커버전극(162) 상에 배치되는 제2 절연층(172)을 포함할 수 있다.Referring to FIG. 11, a light emitting device according to an embodiment of the present invention includes a light emitting structure 120, a first insulating layer 171 disposed on the light emitting structure 120, and a first conductive semiconductor layer 121 The first ohmic electrode 151 disposed on, the second ohmic electrode 161 disposed on the second conductivity type semiconductor layer 123, and the first cover electrode 152 disposed on the first ohmic electrode 151 ), a second cover electrode 162 disposed on the second ohmic electrode 161, and a second insulating layer 172 disposed on the first cover electrode 152 and the second cover electrode 162. can do.

발광 구조물(120)이 자외선 파장대의 광을 발광할 때, 발광 구조물(120)의 각 반도체층은 알루미늄을 포함하는 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1) 물질을 포함할 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga 의 조성은 60%인 Al40Ga60N일 수 있다. When the light emitting structure 120 emits light in the ultraviolet wavelength band, each semiconductor layer of the light emitting structure 120 includes In x 1 Al y1 Ga 1 -x1- y1 N ( 0≤x1≤1 , 0<y1 including aluminum). ≤1, 0≤x1+y1≤1). Here, the composition of Al can be represented by the ratio of the total atomic mass and the atomic mass of Al, including the atomic mass of In, atomic mass of Ga, and atomic mass of Al. For example, when the Al composition is 40%, the composition of Ga may be 60% Al 40 Ga 60 N.

또한 실시 예의 설명에 있어서 조성이 낮거나 높다라는 의미는 각 반도체층의 조성 %의 차이(및/또는 % 포인트)로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30% 더 높다고 표현할 수 있다.In addition, in the description of the embodiment, the meaning that the composition is low or high may be understood as a difference (and/or a percentage point) of the composition% of each semiconductor layer. For example, when the aluminum composition of the first semiconductor layer is 30% and the aluminum composition of the second semiconductor layer is 60%, it can be expressed that the aluminum composition of the second semiconductor layer is 30% higher than the aluminum composition of the first semiconductor layer. have.

투광층(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 투광층(110)은 자외선 파장대의 광이 투과할 수 있는 투광기판일 수 있다.The transparent layer 110 may be formed of a material selected from sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto. The light-transmitting layer 110 may be a light-transmitting substrate through which light in an ultraviolet wavelength band can transmit.

버퍼층(111)은 투광층(110)과 반도체층들 사이의 격자 부정합을 완화할 수 있다. 버퍼층(111)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 본 실시 예는 버퍼층(111)은 AlN일 수 있으나 이에 한정하지 않는다. 버퍼층(111)은 도펀트를 포함할 수도 있으나 이에 한정하지 않는다.The buffer layer 111 may relieve lattice mismatch between the light-transmitting layer 110 and the semiconductor layers. The buffer layer 111 may be formed of a combination of Group III and Group V elements, or may include any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. In this embodiment, the buffer layer 111 may be AlN, but is not limited thereto. The buffer layer 111 may include a dopant, but is not limited thereto.

제1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(121)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(121)은 n형 반도체층일 수 있다.The first conductivity-type semiconductor layer 121 may be formed of a compound semiconductor such as a III-V group or a II-VI group, and the first dopant may be doped. The first conductive semiconductor layer 121 is a semiconductor material having a composition formula of In x1 Al y1 Ga 1 -x1 -y1 N (0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1), for example For example, it may be selected from AlGaN, AlN, InAlGaN and the like. Further, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductive semiconductor layer 121 doped with the first dopant may be an n-type semiconductor layer.

활성층(122)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 사이에 배치될 수 있다. 활성층(122)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.The active layer 122 may be disposed between the first conductivity type semiconductor layer 121 and the second conductivity type semiconductor layer 123. The active layer 122 is a layer in which electrons (or holes) injected through the first conductivity type semiconductor layer 121 meets holes (or electrons) injected through the second conductivity type semiconductor layer 123. The active layer 122 transitions to a low energy level as electrons and holes recombine, and may generate light having an ultraviolet wavelength.

활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.The active layer 122 may have a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure, and may have any one structure, and the active layer 122 The structure of is not limited to this.

활성층(122)은 복수 개의 우물층(미도시)과 장벽층(미도시)을 포함할 수 있다. 우물층과 장벽층은 Inx2Aly2Ga1 -x2- y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.The active layer 122 may include a plurality of well layers (not shown) and a barrier layer (not shown). The well layer and the barrier layer may have a composition formula of In x2 Al y2 Ga 1 -x2- y2 N (0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1). The aluminum composition of the well layer may vary according to the wavelength of light emission.

제2 도전형 반도체층(123)은 활성층(122) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(123)에 제2도펀트가 도핑될 수 있다. The second conductivity-type semiconductor layer 123 is formed on the active layer 122, and may be implemented as a compound semiconductor such as a III-V group or a II-VI group, and is second to the second conductivity-type semiconductor layer 123. The dopant can be doped.

제2 도전형 반도체층(123)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. The second conductive semiconductor layer 123 is a semiconductor material or AlInN having a composition formula of In x5 Al y2 Ga 1 -x5- y2 N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1) , AlGaAs, GaP, GaAs, GaAsP, AlGaInP.

제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(123)은 p형 반도체층일 수 있다.When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second conductivity-type semiconductor layer 123 doped with the second dopant may be a p-type semiconductor layer.

제1 절연층(171)은 제1 오믹전극(151)과 제2 오믹전극(161) 사이에 배치될 수 있다. 구체적으로 제1 절연층(171)은 제1 오믹전극(151)이 배치되는 제1홀(171a) 및 제2 오믹전극(161)이 배치되는 제2홀(171b)을 포함할 수 있다.The first insulating layer 171 may be disposed between the first ohmic electrode 151 and the second ohmic electrode 161. Specifically, the first insulating layer 171 may include a first hole 171a in which the first ohmic electrode 151 is disposed and a second hole 171b in which the second ohmic electrode 161 is disposed.

제1 오믹전극(151)은 제1 도전형 반도체층(121) 상에 배치되고, 제2 오믹전극(161)은 제2 도전형 반도체층(123)상에 배치될 수 있다.The first ohmic electrode 151 may be disposed on the first conductivity type semiconductor layer 121, and the second ohmic electrode 161 may be disposed on the second conductivity type semiconductor layer 123.

제1 오믹전극(151)과 제2 오믹전극(161)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 오믹전극(151)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 오믹전극(161)은 ITO일 수 있다.The first ohmic electrode 151 and the second ohmic electrode 161 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium (IGZO) zinc oxide), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In -Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, It may be formed of at least one of In, Ru, Mg, Zn, Pt, Au, and Hf, but is not limited to these materials. For example, the first ohmic electrode 151 may have a plurality of metal layers (eg, Cr/Al/Ni), and the second ohmic electrode 161 may be ITO.

도 12를 참조하면, 제1 오믹전극(151)은 일면에 배치된 제1 홈(151a)을 포함할 수 있다. 일반 가시광 발광소자와 달리 자외선 발광소자의 경우 오믹을 위해 전극을 고온에서 열처리할 필요가 있다. 예시적으로 제1 오믹전극(151) 및/또는 제2 오믹전극(161)은 약 600도 내지 900도에서 열처리할 수 있고, 이 과정에서 제1 오믹전극(151)의 표면에는 산화막(미도시)이 형성될 수 있다. 그러나, 산화막은 저항층으로 작용할 수 있으므로 동작 전압이 상승할 수 있다.Referring to FIG. 12, the first ohmic electrode 151 may include a first groove 151a disposed on one surface. Unlike a general visible light emitting device, in the case of an ultraviolet light emitting device, it is necessary to heat-treat an electrode at high temperature for ohmic. For example, the first ohmic electrode 151 and/or the second ohmic electrode 161 may be heat treated at about 600 degrees to 900 degrees, and in this process, an oxide film (not shown) is formed on the surface of the first ohmic electrode 151. ) May be formed. However, since the oxide film can act as a resistive layer, the operating voltage may increase.

따라서, 실시 예에 따른 제1 오믹전극(151)은 일면에 제1 홈(151a)을 형성하여 산화막을 제거할 수 있다. 이 과정에서 제1 홈(151a)을 둘러싸는 돌기부(151b)가 형성될 수 있다.Therefore, the first ohmic electrode 151 according to the embodiment may form a first groove 151a on one surface to remove the oxide film. In this process, a protrusion 151b surrounding the first groove 151a may be formed.

제1 오믹전극(151)을 전체적으로 에칭하는 경우 제1 오믹전극(151) 주변의 제1 절연층(171)까지 식각되어 쇼트가 발생하는 문제가 있다. 따라서, 실시 예는 제1 오믹전극(151)의 일부 영역에만 에칭을 수행하여 제1 절연층(171)이 식각되는 것을 방지할 수 있다. 따라서, 실시 예에 따른 제1 오믹전극(151)은 테두리 영역이 잔존하여 돌기부(151b)를 형성할 수 있다.When the first ohmic electrode 151 is etched as a whole, there is a problem in that shorting occurs by etching the first insulating layer 171 around the first ohmic electrode 151. Therefore, the embodiment may prevent etching of the first insulating layer 171 by etching only a portion of the first ohmic electrode 151. Therefore, in the first ohmic electrode 151 according to the embodiment, the edge region remains to form the protrusion 151b.

필요에 따라서는 마스크의 두께를 조절하여 제1 오믹전극(151)의 돌기부(151b)에도 상대적으로 약하게 에칭을 할 수도 있다. 이 경우, 제1 오믹전극(151)의 돌기부(151b) 및 측면에 잔존하는 산화막을 일부 제거할 수도 있다.If necessary, the thickness of the mask may be adjusted to relatively weakly etch the protrusion 151b of the first ohmic electrode 151. In this case, the oxide film remaining on the protruding portion 151b and the side surface of the first ohmic electrode 151 may be partially removed.

제1 커버전극(152)은 제1 오믹전극(151)상에 배치될 수 있다. 제1 전극은 제1 홈의 내부에 배치되는 제1요철부(152c)를 포함할 수 있다. 제1 커버전극(152)은 제1 오믹전극(151)의 측면을 덮을 수 있다. 이 경우, 제1 커버전극(152)과 제1 오믹전극(151)의 접촉 면적이 넓어지므로 동작 전압은 더 낮아질 수 있다.The first cover electrode 152 may be disposed on the first ohmic electrode 151. The first electrode may include a first uneven portion 152c disposed inside the first groove. The first cover electrode 152 may cover the side surface of the first ohmic electrode 151. In this case, since the contact area between the first cover electrode 152 and the first ohmic electrode 151 is wide, the operating voltage may be lowered.

제1 커버전극(152)은 제1 절연층(171)과 제1 오믹전극(151) 사이의 이격 영역(d2)에 배치되는 제2요철부(152b)를 포함할 수 있다. 제2요철부(152b)는 제1 도전형 반도체층(121)과 직접 접촉할 수 있다. 따라서, 전류 주입 효율이 향상될 수 있다. 이격 영역(d2)의 폭은 약 1um 내지 10um일 수 있으나 반드시 이에 한정하지 않는다.The first cover electrode 152 may include a second concave-convex portion 152b disposed in a separation area d2 between the first insulating layer 171 and the first ohmic electrode 151. The second concave-convex portion 152b may directly contact the first conductive semiconductor layer 121. Therefore, the current injection efficiency can be improved. The width of the separation area d2 may be about 1 um to 10 um, but is not limited thereto.

제1 커버전극(152)은 제1 절연층(171)의 상부로 연장될 수 있다. 따라서, 제1 커버전극(152)의 전체 면적이 증가하여 동작 전압이 낮아질 수 있다.The first cover electrode 152 may extend over the first insulating layer 171. Therefore, the entire area of the first cover electrode 152 is increased, so that the operating voltage can be lowered.

다시 도 11을 참조하면, 제2 커버전극(162)은 제2 오믹전극(161)상에 배치될 수 있다. 제2 커버전극(162)은 제2 오믹전극(161)의 측면까지 커버할 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제2 커버전극(162)은 제2 오믹전극(161)의 상부에만 배치될 수도 있다.Referring to FIG. 11 again, the second cover electrode 162 may be disposed on the second ohmic electrode 161. The second cover electrode 162 may cover the side surface of the second ohmic electrode 161, but is not limited thereto. For example, the second cover electrode 162 may be disposed only on the second ohmic electrode 161.

제1 커버전극(152)과 제2 커버전극(162)은 Ni/Al/Au, 또는 Ni/IrOx/Au, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나 특별히 한정하지 않는다. 다만, 제1 커버전극(152)과 제2 커버전극(162)은 외부로 노출되는 최외곽층이 금(Au)을 포함할 수 있다. 금(Au)은 전극의 부식을 방지하며 전기 전도성을 향상시켜 패드와의 전기적 연결을 원활하게 할 수 있다.The first cover electrode 152 and the second cover electrode 162 are Ni/Al/Au, or Ni/IrOx/Au, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru , Mg, Zn, Pt, Au, Hf, but may be formed. However, the first cover electrode 152 and the second cover electrode 162 may include gold (Au) on the outermost layers exposed to the outside. Gold (Au) prevents corrosion of the electrode and improves electrical conductivity, making electrical connection with the pad smooth.

제2 절연층(172)은 제1 커버전극(152), 제2 커버전극(162), 및 제1 절연층(171) 상에 배치될 수 있다. 제2 절연층(172)은 제1 커버전극(152)을 노출시키는 제1 개구부(152a) 및 제2 커버전극(162)을 노출시키는 제2 개구부(162a)를 포함할 수 있다.The second insulating layer 172 may be disposed on the first cover electrode 152, the second cover electrode 162, and the first insulating layer 171. The second insulating layer 172 may include a first opening 152a exposing the first cover electrode 152 and a second opening 162a exposing the second cover electrode 162.

제1 절연층(171)과 제2 절연층(172)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 제2 절연층(172)이 형성되는 과정에서 부분적으로 제1 절연층(171)과 제2 절연층(172)은 경계가 소멸할 수도 있다.The first insulating layer 171 and the second insulating layer 172 are formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, etc. Can be. In the process of forming the second insulating layer 172, the boundary between the first insulating layer 171 and the second insulating layer 172 may partially disappear.

제1 커버전극(152) 상에는 제1 패드(153)가 배치되고, 제2 커버전극(162) 상에는 제2 패드(163)가 배치될 수 있다. 제1 패드(153)와 제2 패드(163)는 유테틱 본딩(eutectic bonding) 될 수 있으나 반드시 이에 한정하지 않는다.The first pad 153 may be disposed on the first cover electrode 152, and the second pad 163 may be disposed on the second cover electrode 162. The first pad 153 and the second pad 163 may be eutectic bonding, but are not limited thereto.

도 13 및 도 14를 참조하면, 발광 구조물(120)은 식각에 의해 돌출된 발광부(M1)를 포함할 수 있다. 발광부(M1)는 활성층(122) 및 제2 도전형 반도체층(123)을 포함할 수 있다. 발광부(M1) 이외의 영역은 제1 도전형 반도층이 노출된 비발광부(M2)일 수 있다.13 and 14, the light emitting structure 120 may include a light emitting unit M1 protruding by etching. The light emitting unit M1 may include an active layer 122 and a second conductivity type semiconductor layer 123. An area other than the light emitting part M1 may be a non-light emitting part M2 to which the first conductive type semiconducting layer is exposed.

이때, 발광부(M1)의 최대 둘레(P11)와 발광부의 최대 면적(P12)의 비(P11/P12)는 0.02 [1/um] 이상 0.05 [1/um]이하일 수 있다. 여기서 발광부(M1)의 최대 둘레 및 최대 면적은 제2 도전형 반도체층(또는 활성층)의 최대 둘레 및 면적일 수 있다. At this time, the ratio (P11/P12) of the maximum circumference P11 of the light emitting unit M1 and the maximum area P12 of the light emitting unit may be 0.02 [1/um] or more and 0.05 [1/um] or less. Here, the maximum circumference and the maximum area of the light emitting unit M1 may be the maximum circumference and the area of the second conductivity type semiconductor layer (or active layer).

상기 비(P11/P12)가 0.02 이상인 경우 면적 대비 발광부의 둘레가 길어져 광 출력이 향상될 수 있다. 예시적으로, 측면에서 광이 출사될 수 있는 확률이 높아져 광 출력이 향상될 수 있다. 또한, 비(P11/P12)가 0.05 이하인 경우 면적 대비 발광부의 둘레가 너무 길어져 오히려 광 출력이 저하되는 문제를 방지할 수 있다. 예시적으로 동일 면적 내에서 발광부 둘레가 과도하게 길어지는 경우 매우 얇은 발광부가 연속 배치될 수 있다. 그러나, 이 경우 발광부 위에 배치되는 전극 역시 매우 얇아져 저항이 높아질 수 있다. 따라서, 동작 전압이 상승할 수 있다.When the ratio (P11/P12) is 0.02 or more, the circumference of the light emitting portion is increased compared to the area, thereby improving light output. For example, the probability that light can be emitted from the side is increased, so that the light output can be improved. In addition, when the ratio (P11/P12) is 0.05 or less, the circumference of the light-emitting portion relative to the area becomes too long, so that a problem that light output is lowered can be prevented. For example, when the circumference of the light emitting portion is excessively long within the same area, the very thin light emitting portion may be continuously arranged. However, in this case, the electrode disposed on the light emitting unit is also very thin, so that resistance may be increased. Therefore, the operating voltage can rise.

발광부(M1)는 적정 둘레와 면적의 비를 갖기 위해 복수 개의 발광부가 제2 방향으로 이격된 복수 개의 제1 발광부(M11), 및 제2 방향으로 연장되어 복수 개의 제1발광부의 끝단을 연결한 제2 발광부(M12)를 포함할 수 있다.The light emitting unit M1 includes a plurality of first light emitting units M11 spaced apart in the second direction and a plurality of first light emitting units extending in the second direction so as to have an appropriate circumference and area ratio. The connected second light emitting unit M12 may be included.

제2 커버전극(162)은 발광부(M1)의 형상과 대응되는 형상을 가질 수 있다. 또한, 제1 전극은 제2 전극을 둘러싸는 형태로 배치될 수 있다.The second cover electrode 162 may have a shape corresponding to the shape of the light emitting unit M1. In addition, the first electrode may be disposed in a form surrounding the second electrode.

제1 패드(153)와 제2 패드(163)는 평면상에서 제1 방향으로 이격 배치될 수 있다. 제1 방향은 X 방향이고 제2 방향은 Y방향일 수 있다. 제1 방향과 제2 방향은 서로 수직할 수 있으나 반드시 이에 한정하지 않는다.The first pad 153 and the second pad 163 may be spaced apart in a first direction on a plane. The first direction may be the X direction and the second direction may be the Y direction. The first direction and the second direction may be perpendicular to each other, but are not limited thereto.

제1 패드(153)는 제2 절연층의 제1 개구부(152a)를 통해 제1 커버전극(152)과 전기적으로 연결되고, 제2 패드(163)는 제2 절연층의 제2 개구부(162a)를 통해 제2 커버전극(162)과 전기적으로 연결될 수 있다. 제1 개구부(152a)는 제1 커버전극(152)의 형상을 따라 형성된 하나의 홀일 수 있고, 제2 개구부(162a)는 복수 개 일 수 있다. The first pad 153 is electrically connected to the first cover electrode 152 through the first opening 152a of the second insulating layer, and the second pad 163 is the second opening 162a of the second insulating layer. ) May be electrically connected to the second cover electrode 162. The first opening 152a may be one hole formed along the shape of the first cover electrode 152, and the second opening 162a may be a plurality.

도 13을 참조하면, 제2 커버전극(162)은 제2 도전형 반도체층(123)과 제2 패드(163) 사이에서 제2 방향(Y 방향)으로 연장되는 제2 연결전극(162-2), 및 제2 연결전극(162-2)에서 제1 패드(153)를 향하여 제1 방향(X 방향)으로 연장되는 복수 개의 제2 가지전극(162-1)을 포함할 수 있다.Referring to FIG. 13, the second cover electrode 162 is a second connection electrode 162-2 extending in a second direction (Y direction) between the second conductivity type semiconductor layer 123 and the second pad 163. ), and a plurality of second branch electrodes 162-1 extending from the second connection electrode 162-2 toward the first pad 153 in the first direction (X direction).

제1 커버전극(152)은 제1 도전형 반도체층(121)과 제1 패드(153) 사이에서 제2 방향으로 연장되는 제1 연결전극(152-2), 및 제1 연결전극(152-2)에서 제2 패드(163)를 향하여 연장되는 복수 개의 제1 가지전극(152-1)을 포함할 수 있다.The first cover electrode 152 includes a first connection electrode 152-2 extending in a second direction between the first conductive semiconductor layer 121 and the first pad 153, and the first connection electrode 152- 2) may include a plurality of first branch electrodes 152-1 extending toward the second pad 163.

제1 연결전극(152-2)은 발광 구조물(120)의 테두리를 따라 연장되어 제2 커버전극(162)을 둘러싸도록 배치될 수 있다. 따라서, 전류 주입시 제1 도전형 반도체층(121)에 전류가 균일하게 분산될 수 있다.The first connection electrode 152-2 may be disposed along the edge of the light emitting structure 120 to surround the second cover electrode 162. Accordingly, current may be uniformly distributed in the first conductivity type semiconductor layer 121 during current injection.

제1 연결전극(152-2)의 제1 방향의 폭(Q3)은 제2 연결전극(162-2)의 제1 방향의 폭(Q4)보다 작을 수 있다. 제1 연결전극(152-2)의 제1 방향의 폭과 제2 연결전극(162-2)의 제1 방향의 폭의 비(Q3:Q4)는 1: 1.1 내지 1: 1.5일 수 잇다. 폭의 비(Q3:Q4)가 1:1.1 이상인 경우 제2 커버전극(162)의 면적이 커져 정공 주입 효율이 개선될 수 있으며, 폭의 비가 1:1.5 이하인 경우 제1 연결전극(152-2)의 면적이 확보되어 전자 주입 효율이 개선될 수 있다.The width Q3 in the first direction of the first connection electrode 152-2 may be smaller than the width Q4 in the first direction of the second connection electrode 162-2. The ratio of the width of the first connection electrode 152-2 in the first direction and the width of the second connection electrode 162-2 in the first direction (Q3:Q4) may be 1: 1.1 to 1: 1.5. When the width ratio (Q3:Q4) is 1:1.1 or more, the area of the second cover electrode 162 may be increased to improve hole injection efficiency, and when the width ratio is 1:1.5 or less, the first connection electrode 152-2 ), the electron injection efficiency can be improved.

제1 가지전극(152-1)은 이웃한 제2 가지전극(162-1) 사이에 배치될 수 있다. 이때, 제1 가지전극(152-1)의 제2 방향의 폭(Q2)은 제2 가지전극(162-1)의 제2 방향의 폭(Q1)보다 작을 수 있다. 제1 가지전극(152-1)의 제2 방향의 폭(Q2)과 제2 가지전극(162-1)의 제2 방향의 폭(Q1)의 비(Q2:Q1)는 1:2 내지 1:4일 수 있다. 폭의 비(Q2:Q1)가 1:2 이상인 경우 제2 커버전극(162)의 면적이 증가하여 정공 주입 효율이 개선될 수 있다. 또한, 폭의 비가 1:4 이하인 경우 제1 커버전극(152)의 면적을 확보할 수 있어 전자 주입 효율이 개선될 수 있다.The first branch electrode 152-1 may be disposed between neighboring second branch electrodes 162-1. In this case, the width Q2 in the second direction of the first branch electrode 152-1 may be smaller than the width Q1 in the second direction of the second branch electrode 162-1. The ratio (Q2:Q1) of the width Q2 in the second direction of the first branch electrode 152-1 and the width Q1 in the second direction of the second branch electrode 162-1 is 1:2 to 1 :4. When the ratio of the width (Q2:Q1) is 1:2 or more, the area of the second cover electrode 162 is increased, so that hole injection efficiency can be improved. In addition, when the ratio of the width is 1:4 or less, the area of the first cover electrode 152 can be secured, so that the electron injection efficiency can be improved.

제2 커버전극(162)의 면적은 제1 커버전극(152)의 면적보다 클 수 있다. 제2 커버전극(162)의 전체 면적(R1)은 제1 커버전극(152)의 전체 면적(R2)의 비(R1:R2)는 1:0.5 내지 1:0.7일 수 있다. 면적비가 1:0.5 이상인 경우 제1 커버전극(152)의 면적이 확보되어 전자 주입 효율이 개선될 수 있으며, 제1 커버전극(152)의 제2 커버전극(162)을 둘러싸도록 배치될 수 있다. 따라서, 전류 분산 효율도 개선될 수 있다.The area of the second cover electrode 162 may be larger than the area of the first cover electrode 152. The ratio R1:R2 of the total area R2 of the first cover electrode 152 may be 1:0.5 to 1:0.7 in the total area R1 of the second cover electrode 162. When the area ratio is 1:0.5 or more, the area of the first cover electrode 152 is secured, so that the electron injection efficiency can be improved, and the second cover electrode 162 of the first cover electrode 152 may be disposed to surround the second cover electrode 162. . Therefore, the current dispersion efficiency can also be improved.

면적비가 1:0.7이하인 경우 제2 커버전극(162)의 면적이 확보되어 정공 주입 효율이 개선될 수 있으며, 광 출력이 향상될 수 있다.When the area ratio is 1:0.7 or less, the area of the second cover electrode 162 is secured, so that hole injection efficiency may be improved and light output may be improved.

제1 가지전극(152-1)의 끝단은 제2 패드(163)와 제1 도전형 반도체층(121) 사이에 배치되고, 제2 가지전극(162-1)의 끝단은 제1 패드(153)와 제2 도전형 반도체층(123) 사이에 배치될 수 있다. 즉, 제1 가지전극(152-1)은 제1 도전형 반도체층(121)의 두께 방향으로 제2 패드(163)와 중첩되고, 제2 가지전극(162-1)은 제1 도전형 반도체층(121)의 두께 방향으로 제1 패드(153)와 중첩될 수 있다.The end of the first branch electrode 152-1 is disposed between the second pad 163 and the first conductive semiconductor layer 121, and the end of the second branch electrode 162-1 is the first pad 153 ) And the second conductivity type semiconductor layer 123. That is, the first branch electrode 152-1 overlaps the second pad 163 in the thickness direction of the first conductivity type semiconductor layer 121, and the second branch electrode 162-1 is the first conductivity type semiconductor The first pad 153 may overlap the thickness of the layer 121.

제1 패드(153)는 제2 방향으로 평행한 제1 측면(153b) 및 제2 측면(153a)을 포함하고, 제2 패드(163)는 제2 방향과 평행하고 제2 측면(153a)에 가까운 제3 측면(163a), 및 제3 측면(163a)과 평행한 제4 측면(163b)을 포함할 수 있다.The first pad 153 includes a first side 153b and a second side 153a parallel to the second direction, and the second pad 163 is parallel to the second direction and to the second side 153a. It may include a third side 163a close to, and a fourth side 163b parallel to the third side 163a.

이때, 제1 가지전극(152-1)의 끝단에서 제2 패드(163)의 제4 측면(163b)까지 제1 방향의 거리(L1)는 제2 가지전극(162-1)의 끝단에서 제1 패드(153)의 제1 측면(153b)까지 제1 방향의 거리(L2)보다 길 수 있다. 제2 가지전극(162-1)과 제1 패드(153)의 중첩 면적은 제1 가지전극(152-1)과 제2 패드(163)의 중첩 면적보다 클 수 있다.At this time, the distance L1 in the first direction from the end of the first branch electrode 152-1 to the fourth side 163b of the second pad 163 is removed from the end of the second branch electrode 162-1. The first side 153b of the one pad 153 may be longer than the distance L2 in the first direction. The overlapping area of the second branch electrode 162-1 and the first pad 153 may be larger than the overlapping area of the first branch electrode 152-1 and the second pad 163.

도 15 내지 도 19는 본 발명의 일 실시 예에 따른 발광소자 패키지 제조방법을 설명하기 위한 도면이다.15 to 19 are views illustrating a method of manufacturing a light emitting device package according to an embodiment of the present invention.

도 15를 참조하면, 제1 도전부(201)와 제2 도전부(202) 사이에 제1 절연부(203)가 형성된 기판(200)을 제작할 수 있다. 이러한 기판(200)은 제1 도전부(201)와 제2 도전부(202)가 연속적으로 교대로 배치되어 하나의 기판(200)을 형성하여 복수 개의 패키지를 제작한 후 패키지 단위로 절단할 수 있다. Referring to FIG. 15, a substrate 200 having a first insulating portion 203 formed between a first conductive portion 201 and a second conductive portion 202 may be manufactured. In the substrate 200, the first conductive portion 201 and the second conductive portion 202 are alternately arranged to form a single substrate 200 to produce a plurality of packages, and then cut into package units. have.

도 16을 참조하면, 기판(200)의 상면에 마스크층(210)을 형성할 수 있다. 마스크층(210)의 재질 및 두께는 특별히 한정하지 않는다. 예시적으로 마스크층(210)은 SiO2 또는 SiN 계열일 수 있으나 반드시 이에 한정하지 않는다. 즉, 도금 작업시 마스크 역할을 할 수 있는 재질 및 두께이면 특별히 한정하지 않는다.Referring to FIG. 16, a mask layer 210 may be formed on the top surface of the substrate 200. The material and thickness of the mask layer 210 are not particularly limited. For example, the mask layer 210 may be SiO 2 or SiN-based, but is not necessarily limited thereto. That is, it is not particularly limited as long as it is a material and thickness that can serve as a mask during plating.

도 17을 참조하면, 기판(200)이 중앙부에 마스크층(210)을 식각할 수 있다. 이때, 중앙부의 마스크층(210)을 식각하는 방법은 특별히 한정하지 않는다. 예시적으로 레이저를 이용하여 중앙부의 마스크층(210)을 식각할 수 있다.Referring to FIG. 17, the substrate 200 may etch the mask layer 210 in the center portion. At this time, the method of etching the mask layer 210 in the central portion is not particularly limited. For example, the mask layer 210 in the central portion may be etched using a laser.

레이저(11)로 마스크층(210)을 식각하는 과정에서 기판(200)의 상면 일부까지 식각될 수 있다. 레이저(11)는 식각될 부분의 외측에서부터 점차 내측으로 이동하면서 식각할 수 있다. 이때, 최초 외측에서 식각이 시작될 때 기판(200)의 식각이 상대적으로 잘 일어나지 않으므로 식각 영역 중에서 가장자리 영역(231)은 중앙 영역(232)에 비해 상대적으로 돌출될 수 있다. 또는 의도적으로 가장자리 부분은 식각이 잘 되지 않도록 레이저의 출력을 조절할 수도 있다. In the process of etching the mask layer 210 with the laser 11, a portion of the upper surface of the substrate 200 may be etched. The laser 11 may be etched while gradually moving from the outside of the portion to be etched to the inside. At this time, since the etching of the substrate 200 does not occur relatively well when the etching starts from the outside, the edge region 231 among the etching regions may protrude relative to the central region 232. Alternatively, the laser power may be intentionally adjusted so that the edges are not etched well.

레이저를 이용하여 나선 방향으로 마스크층(210)을 식각하는 과정에서 제1 도전부(201)의 상면, 제2 도전부(202)의 상면, 및 제1 절연부(203) 상에는 돌출 패턴(P12, P12)이 연속적으로 형성될 수 있다 (도 5 참조).In the process of etching the mask layer 210 in the spiral direction by using a laser, a protruding pattern P12 is formed on the upper surface of the first conductive portion 201, the upper surface of the second conductive portion 202, and the first insulating portion 203. , P12) may be continuously formed (see FIG. 5 ).

도 18을 참조하면, 기판(200)에 금속층을 형성할 수 있다. 금속층은 도금 공정에 의해 형성할 수 있으나 반드시 이에 한정하지 않느다. 이때, 마스크층(210)이 식각되어 노출된 기판(200)의 상면에만 시드층을 형성하므로 마스크층이 남아있는 부분 및 제1 절연부(203)의 상면에는 도금층이 형성되지 않을 수 있다.Referring to FIG. 18, a metal layer may be formed on the substrate 200. The metal layer may be formed by a plating process, but is not necessarily limited thereto. At this time, since the mask layer 210 is etched to form a seed layer only on the top surface of the exposed substrate 200, a plating layer may not be formed on the portion where the mask layer remains and the top surface of the first insulating portion 203.

이때, 기판(200)이 노출된 영역 중에서 가장자리 영역(231)은 상대적으로 돌출되므로 제1 금속층(310) 및 제2 금속층(320) 역시 가장자리에 제1, 제2 돌출부(312, 322)가 형성될 수 있다.At this time, among the regions where the substrate 200 is exposed, the edge regions 231 are relatively protruded, so that the first metal layer 310 and the second metal layer 320 are also formed with first and second protrusions 312 and 322 at the edges. Can be.

제1 금속층(310)은 패드가 실장되는 제1 실장부(311) 및 제1 실장부(311)의 가장자리에 배치되는 제1 돌출부(312)를 포함할 수 있다. 이때, 제1 실장부(311)는 제1 도전부(201) 상에 형성된 요철과 대응되는 제3 돌출부(311a)가 형성될 수 있다.The first metal layer 310 may include a first mounting portion 311 on which a pad is mounted and a first protrusion 312 disposed on an edge of the first mounting portion 311. At this time, the first mounting portion 311 may be formed with a third protrusion 311a corresponding to the unevenness formed on the first conductive portion 201.

제2 금속층(320)은 패드가 실장되는 제2 실장부(321) 및 제2 실장부(321)의 가장자리에 배치되는 제2 돌출부(322)를 포함할 수 있다. 이때, 제2 실장부(321)는 제2 도전부(202) 상에 형성된 요철과 대응되는 제4 돌출부(321a)가 형성될 수 있다. 이때, 제3 돌출부(311a)와 제4 돌출부(321a) 사이에는 제1 절연부 상에 형성된 제5 돌출부(203a)가 배치될 수 있다.The second metal layer 320 may include a second mounting portion 321 on which a pad is mounted and a second protrusion 322 disposed on an edge of the second mounting portion 321. At this time, the second mounting portion 321 may be formed with a fourth protrusion 321a corresponding to the unevenness formed on the second conductive portion 202. At this time, a fifth protrusion 203a formed on the first insulating portion may be disposed between the third protrusion 311a and the fourth protrusion 321a.

기판(200)의 노출 영역 중 가장자리 영역이 기판의 중앙 영역에 비해 더 돌출되므로 제1, 제2 돌출부(312, 322)는 제3, 제4 돌출부(311a, 312a)에 비해 수직 방향으로 더 돌출될 수 있다.Since the edge region of the exposed region of the substrate 200 protrudes more than the central region of the substrate, the first and second protrusions 312 and 322 protrude more vertically than the third and fourth protrusions 311a and 312a. Can be.

도 19를 참조하면, 마스크층(210)을 제거하고 제1, 제2 금속층(310, 320)과 발광소자(100) 사이에 본딩부(17)를 형성하여 전기적으로 연결할 수 있다. 본딩부(17)는 유테틱 본딩일 수 있으나 반드시 이에 한정하지 않고 또는 도전성 접착제를 이용한 본딩할 수도 있다. Referring to FIG. 19, the mask layer 210 may be removed and a bonding portion 17 may be formed between the first and second metal layers 310 and 320 and the light emitting device 100 to be electrically connected. The bonding portion 17 may be a eutectic bonding, but is not necessarily limited thereto, or may be bonded using a conductive adhesive.

이때, 제1 금속층(310)의 제1 실장부(311)는 제1 패드(153)와 제1 돌출부(312) 사이의 이격 영역(W21)에 제3 돌출부(311a)가 잔존할 수 있다. 또한, 도시되지는 않았으나 제2 금속층(320)의 제2 실장부(321)는 제2 패드(163)와 제2 돌출부(322) 사이의 이격 영역에 제4 돌출부가 잔존할 수 있다.At this time, the third mounting portion 311 of the first metal layer 310 may remain in the separation region W21 between the first pad 153 and the first projection 312. Also, although not illustrated, the fourth mounting portion 321 of the second metal layer 320 may remain in the spaced apart region between the second pad 163 and the second projection 322.

발광소자 패키지는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.The light emitting device package can be applied to various types of light source devices. Illustratively, the light source device may be a concept including a sterilizing device, a curing device, a lighting device, and a display device and a vehicle lamp. That is, the semiconductor element can be applied to various electronic devices that are disposed in a case and provide light.

살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilizing device may be provided with a semiconductor device according to an embodiment to sterilize a desired area. The sterilization device may be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not limited thereto. That is, the sterilization device can be applied to all of various products (eg, medical devices) that require sterilization.

예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Illustratively, the water purifier may include a sterilizing device according to an embodiment to sterilize circulating water. The sterilizing device may be disposed on a nozzle or discharge port through which water circulates to irradiate ultraviolet rays. At this time, the sterilization device may include a waterproof structure.

경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing device may be equipped with a semiconductor device according to an embodiment to cure various types of liquids. The liquid may be the broadest concept including all of various materials that are cured when irradiated with ultraviolet light. Illustratively, a curing device can cure various types of resins. Alternatively, the curing device may be applied to cure beauty products such as nail polish.

조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and a semiconductor element of the embodiment, a heat dissipation unit that emits heat of the light source module, and a power supply unit that processes or converts an electrical signal received from the outside and provides the light source module. Further, the lighting device may include a lamp, a head lamp, or a street light.

표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may constitute a backlight unit.

반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.The reflector is disposed on the bottom cover, and the light emitting module can emit light. The light guide plate is disposed in front of the reflector to guide light emitted from the light emitting module to the front, and the optical sheet may include a prism sheet or the like to be disposed in front of the light guide plate. The display panel is disposed in front of the optical sheet, an image signal output circuit supplies an image signal to the display panel, and a color filter can be disposed in front of the display panel.

발광소자 패키지는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.When the light emitting device package is used as a backlight unit of a display device, it can be used as an edge type backlight unit or a direct type backlight unit.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments have been mainly described above, but this is merely an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains have not been exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be implemented by modification. And differences related to these modifications and applications should be construed as being included in the scope of the invention defined in the appended claims.

Claims (15)

제1 도전부, 제2 도전부, 및 상기 제1 도전부와 상기 제2 도전부 사이에 배치되는 제1 절연부를 포함하는 기판;
상기 제1 도전부 상에 배치되는 제1 금속층;
상기 제2 도전부 상에 배치되는 제2 금속층; 및
상기 제1 금속층과 전기적으로 연결되는 제1 패드, 상기 제2 금속층과 전기적으로 연결되는 제2 패드, 및 상기 제1 패드와 상기 제2 패드 상에 배치되는 발광 구조물을 포함하는 발광소자를 포함하고,
상기 제1 금속층 및 제2 금속층은 상면에서 상기 발광 구조물을 향하여 돌출된 제1 돌출부 및 제2 돌출부를 각각 포함하고,
상기 제1 및 제2 돌출부는 상기 제1 및 제2 패드와 각각 이격되는 발광소자 패키지.
A substrate including a first conductive portion, a second conductive portion, and a first insulating portion disposed between the first conductive portion and the second conductive portion;
A first metal layer disposed on the first conductive portion;
A second metal layer disposed on the second conductive portion; And
And a first pad electrically connected to the first metal layer, a second pad electrically connected to the second metal layer, and a light emitting device including a light emitting structure disposed on the first pad and the second pad. ,
The first metal layer and the second metal layer each include a first protrusion and a second protrusion protruding from the upper surface toward the light emitting structure,
The first and second protrusions are light emitting device packages spaced apart from the first and second pads, respectively.
제1 항에 있어서,
상기 발광소자는 투광층을 포함하고,
상기 제1 돌출부와 상기 제2 돌출부의 상부는 상기 투광층의 하면과 상기 발광 구조물의 하면 사이에 배치되는 발광소자 패키지.
According to claim 1,
The light emitting device includes a light-transmitting layer,
The upper portion of the first protrusion and the second protrusion is a light emitting device package disposed between the bottom surface of the light-transmitting layer and the bottom surface of the light emitting structure.
제1 항에 있어서,
상기 발광소자는 투광층을 포함하고,
상기 제1 돌출부와 상기 제2 돌출부의 상부는 상기 투광층의 하면과 상기 투광층의 상면 사이에 배치되는 발광소자 패키지.
According to claim 1,
The light emitting device includes a light-transmitting layer,
The upper portion of the first protrusion and the second protrusion is a light emitting device package disposed between the bottom surface of the light-transmitting layer and the top surface of the light-transmitting layer.
제1 항에 있어서,
상기 제1 돌출부는 상기 제1 패드의 외측에 배치되고,
상기 제2 돌출부는 상기 제2 패드의 외측에 배치되는 발광소자 패키지.
According to claim 1,
The first protrusion is disposed outside the first pad,
The second protrusion is a light emitting device package disposed on the outside of the second pad.
제1 항에 있어서,
상기 제1 돌출부에서 상기 제2 돌출부까지의 제1 방향 최대폭은 상기 발광소자의 제1 방향 최대폭보다 큰 발광소자 패키지.
According to claim 1,
The maximum width of the first direction from the first protrusion to the second protrusion is greater than the maximum width of the first direction of the light emitting device.
제1 항에 있어서,
상기 제1 금속층에서 상기 제2 금속층까지의 제1 방향 최소폭은 상기 제1 절연부의 제1 방향 폭과 동일하거나 큰 발광소자 패키지.
According to claim 1,
The minimum width in the first direction from the first metal layer to the second metal layer is the same or greater than the width of the first insulation portion in the first direction.
제1 항에 있어서,
상기 제1 금속층은 상기 제1 패드가 배치되는 제1 실장부를 포함하고,
상기 제1 실장부는 상기 제1 패드와 상기 제1 돌출부 사이의 이격 영역에 형성된 제3 돌출부를 포함하는 발광소자 패키지.
According to claim 1,
The first metal layer includes a first mounting portion on which the first pad is disposed,
The first mounting portion is a light emitting device package including a third projection formed in a separation area between the first pad and the first projection.
제1 항에 있어서,
상기 제1 금속층과 상기 제1 패드는 유테틱 본딩되고,
상기 제2 금속층과 상기 제2 패드는 유테틱 본딩되는 발광소자 패키지.
According to claim 1,
The first metal layer and the first pad are eutectic bonded,
The second metal layer and the second pad is a light emitting device package is eutectic bonding.
제1 항에 있어서,
상기 제1 금속층과 상기 제1 패드 사이에 배치되는 제1 시드층 및 상기 제2 금속층과 상기 제1 패드 사이에 배치되는 제2 시드층을 포함하는 발광소자 패키지.
According to claim 1,
A light emitting device package comprising a first seed layer disposed between the first metal layer and the first pad and a second seed layer disposed between the second metal layer and the first pad.
제1 항에 있어서,
상기 제1 금속층은 상기 제1 패드가 배치되는 제1 실장부를 포함하고,
상기 제2 금속층은 상기 제2 패드가 배치되는 제2 실장부를 포함하고,
상기 제1 실장부는 복수 개의 제3 돌출부를 포함하고,
상기 제2 실장부는 복수 개의 제4 돌출부를 포함하고,
상기 제1 절연부는 제5 돌출부를 포함하는 발광소자 패키지.
According to claim 1,
The first metal layer includes a first mounting portion on which the first pad is disposed,
The second metal layer includes a second mounting portion on which the second pad is disposed,
The first mounting portion includes a plurality of third projections,
The second mounting portion includes a plurality of fourth projections,
The first insulating portion is a light emitting device package including a fifth protrusion.
제10 항에 있어서,
상기 제3 돌출부, 제4 돌출부 및 상기 제5 돌출부는 평면상에서 서로 연결되는 발광소자 패키지.
The method of claim 10,
The third protrusion, the fourth protrusion and the fifth protrusion are light emitting device packages that are connected to each other on a plane.
제1 항에 있어서,
상기 제1 도전부 및 상기 제2 도전부에 전기적으로 연결되는 보호 소자를 포함하는 발광소자 패키지.
According to claim 1,
A light emitting device package including a protective element electrically connected to the first conductive portion and the second conductive portion.
제1 항에 있어서,
상기 제1 도전부는 상기 발광소자를 둘러싸는 제1 측벽을 포함하고,
상기 제2 도전부는 상기 발광소자를 둘러싸는 제2 측벽을 포함하고,
상기 제1 절연부는 상기 제1 측벽과 상기 제2 측벽 사이에 배치되는 발광소자 패키지.
According to claim 1,
The first conductive portion includes a first side wall surrounding the light emitting element,
The second conductive portion includes a second side wall surrounding the light emitting element,
The first insulating portion is a light emitting device package disposed between the first sidewall and the second sidewall.
제13 항에 있어서,
상기 제1 측벽과 상기 제2 측벽 상에 배치되는 투광기판을 포함하는 발광소자 패키지.
The method of claim 13,
A light emitting device package including a light emitting substrate disposed on the first sidewall and the second sidewall.
제1 항에 있어서,
상기 제1 도전부는 측면과 바닥면이 연결되는 모서리에 배치되는 제2 절연부를 포함하고,
상기 제2 도전부는 측면과 바닥면이 연결되는 모서리에 배치되는 제3 절연부를 포함하고,
상기 제1 절연부, 제2 절연부, 및 상기 제3 절연부는 서로 연결되는 발광소자 패키지.
According to claim 1,
The first conductive portion includes a second insulating portion disposed at an edge where the side surface and the bottom surface are connected,
The second conductive portion includes a third insulating portion disposed at an edge where the side surface and the bottom surface are connected,
The first insulating portion, the second insulating portion, and the third insulating portion is a light emitting device package connected to each other.
KR1020180157603A 2018-12-07 2018-12-07 Light emitting device package KR20200069975A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180157603A KR20200069975A (en) 2018-12-07 2018-12-07 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180157603A KR20200069975A (en) 2018-12-07 2018-12-07 Light emitting device package

Publications (1)

Publication Number Publication Date
KR20200069975A true KR20200069975A (en) 2020-06-17

Family

ID=71406091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180157603A KR20200069975A (en) 2018-12-07 2018-12-07 Light emitting device package

Country Status (1)

Country Link
KR (1) KR20200069975A (en)

Similar Documents

Publication Publication Date Title
CN109964323B (en) Light emitting device package and light source apparatus including the same
EP3444855B1 (en) Semiconductor light emitting device
KR20150131641A (en) Light emitting device and light emitting device package including the device
EP3471156B1 (en) Light-emitting device package
KR20180131336A (en) Light emitting device package and light unit
US11335843B2 (en) Semiconductor device package
US10868228B2 (en) Semiconductor device
KR102621240B1 (en) Semiconductor device
KR102577887B1 (en) Light emitting device package
KR102627863B1 (en) Semiconductor device
KR102621918B1 (en) Semiconductor device
US10672954B2 (en) Light emitting device package
KR102410809B1 (en) Semiconductor device
KR20200069975A (en) Light emitting device package
KR20150131642A (en) Light emitting device and light emitting device package including the device
KR20190034043A (en) Light emitting device package
KR20190029400A (en) Light emitting device package and light emitting apparatus
KR20190065011A (en) Light emitting device package
KR102639844B1 (en) Light emitting device
KR20200077894A (en) Semiconductor device package
CN114864781A (en) Semiconductor device with a plurality of transistors
KR102432034B1 (en) Semiconductor device package
US20210273136A1 (en) Semiconductor device
KR20210016779A (en) Semiconductor device
KR20210020430A (en) Semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal