KR20200068973A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200068973A
KR20200068973A KR1020180155993A KR20180155993A KR20200068973A KR 20200068973 A KR20200068973 A KR 20200068973A KR 1020180155993 A KR1020180155993 A KR 1020180155993A KR 20180155993 A KR20180155993 A KR 20180155993A KR 20200068973 A KR20200068973 A KR 20200068973A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
driving
display device
layer
Prior art date
Application number
KR1020180155993A
Other languages
English (en)
Other versions
KR102705125B1 (ko
Inventor
박선영
김푸름
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180155993A priority Critical patent/KR102705125B1/ko
Publication of KR20200068973A publication Critical patent/KR20200068973A/ko
Application granted granted Critical
Publication of KR102705125B1 publication Critical patent/KR102705125B1/ko

Links

Images

Classifications

    • H01L27/3232—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H01L51/5293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 표시패널, 및 상기 표시패널 일면에 배치된 광제어패널을 포함하며, 상기 광제어패널은 전기변색물질을 포함하는 격벽을 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 구체적으로 유기발광표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.
이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플렉서블 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.
유기발광표시장치는 외부광의 반사를 저감하기 위해 편광판을 표시면에 구비하고 있다. 그러나 편광판은 외부광의 반사율을 낮출 수 있으나 휘도가 손실되는 문제가 있다.
본 발명은 외부광의 반사율을 낮추고 휘도 손실을 최소화할 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시장치는 표시패널, 및 상기 표시패널 일면에 배치된 광제어패널을 포함하며, 상기 광제어패널은 전기변색물질을 포함하는 격벽을 포함한다.
상기 광제어패널은 하부기판, 상기 하부기판 상에 배치된 하부전극, 상기 하부전극 상에 배치된 하부 절연막, 상기 하부 절연막 상에 배치된 하부 배향막, 상기 하부기판과 대향하는 상부기판, 상기 상부기판에 배치되되 상기 하부전극과 마주보는 상부전극, 상기 상부전극 상에 배치되되 상기 하부 절연막과 마주보는 상부 절연막, 상기 상부 절연막 상에 배치되되 상기 하부 배향막과 마주보는 상부 배향막, 및 상기 하부 배향막과 상기 상부 배향막 사이에 개재된 액정층을 포함한다.
상기 하부 절연막 상에 배치된 제1 구동전극, 및 상기 상부 절연막 상에 배치되되 상기 저전위 전극과 마주보는 제2 구동전극을 포함하며, 상기 격벽은 상기 제1 구동전극과 상기 제2 구동전극 사이에 개재된다.
상기 제1 구동전극 및 상기 제2 구동전극은 각각 복수로 배치되며, 상기 하부 배향막은 상기 제1 구동전극들 사이에 배치되고, 상기 상부 배향막은 상기 제2 구동전극들 사이에 배치된다.
상기 제1 구동전극과 상기 제2 구동전극은 서로 중첩되며, 각각 스트라이프 형상으로 이루어진다.
상기 격벽은 상기 제1 구동전극과 상기 제2 구동전극이 중첩되는 일 영역에 복수 개로 배치된다.
상기 하부 절연막은 상기 제1 구동전극과 중첩하고 상기 상부 절연막은 상기 제2 구동전극과 중첩하며, 상기 하부 절연막 및 상기 상부 절연막은 스트라이프 형상으로 이루어진다.
상기 표시패널은 광을 발광하는 발광영역 및 상기 발광영역 주변에 배치된 회로영역 및 배선영역을 포함한다.
상기 격벽은 상기 회로영역 및 상기 배선영역 중 어느 하나 이상에 중첩하여 배치된다.
상기 격벽은 상기 발광영역과 중첩하여 배치된다.
상기 격벽은 스트라이프 또는 도트 형상으로 이루어진다.
본 발명의 실시예에 따른 유기발광표시장치는 투명 또는 차광을 조절할 수 있는 격벽을 구비하여, 차광 모드에서 광제어패널 전체에서 광을 차단하고 투명 모드에서 광제어패널 전체에서 광을 투과할 수 있는 이점이 있다. 또한, 광제어패널에서 광을 차단함으로써 외부광의 반사율을 저감하고 휘도 손실을 최소화할 수 있는 이점이 있다.
도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브픽셀의 개략적인 회로 구성도.
도 3은 서브픽셀의 상세 회로 구성도.
도 4는 표시 패널의 단면도.
도 5는 본 발명에 따른 서브픽셀들의 평면 레이아웃을 개략적으로 나타낸 도면.
도 6은 본 발명의 실시예에 따른 유기발광표시장치의 표시패널의 서브픽셀들의 평면 레이아웃을 나타낸 도면.
도 7은 도 6의 절취선 A-A'에 따른 단면도.
도 8은 본 발명의 실시예에 따른 광제어패널을 나타낸 단면도.
도 9는 본 발명의 실시예에 따른 광제어패널을 나타낸 평면도.
도 10 및 도 11은 본 발명의 격벽의 위치를 나타낸 평면도.
도 12는 본 발명의 실시예에 따른 광제어패널을 나타낸 평면도.
도 13은 본 발명의 격벽의 위치를 나타낸 평면도.
도 14는 본 발명의 격벽의 위치를 나타낸 평면도.
도 15는 본 발명의 실시예에 따른 광제어패널의 투과 모드를 나타낸 단면도.
도 16은 본 발명의 실시예에 따른 광제어패널의 차광 모드를 나타낸 단면도.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명에 따른 표시장치는 유리 기판 또는 플렉서블 기판 상에 표시소자가 형성된 표시장치이다. 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기막층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기막층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다.
도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브픽셀의 개략적인 회로 구성도이며, 도 3은 서브픽셀의 상세 회로 구성도이고, 도 4는 표시 패널의 단면도이다.
도 1에 도시된 바와 같이, 유기발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.
영상 처리부(110)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.
데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력한다. 스캔 구동부(140)는 게이트 라인들(GL1 ~ GLm)을 통해 스캔 신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브픽셀들(SP)을 포함한다.
서브픽셀들(SP)은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함하거나 백색 서브픽셀, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함한다. 서브픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.
스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)을 통해 공급된 스캔신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원 라인(EVDD)(고전위전압)과 캐소드 전원 라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱 라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 전극과 유기발광다이오드(OLED)의 애노드 전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱 노드에 공급하거나 구동 트랜지스터(DR)의 센싱 노드 또는 센싱 라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.
스위칭 트랜지스터(SW)는 제1 데이터 라인(DL1)에 드레인 전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 소스 전극이 연결된다. 구동 트랜지스터(DR)는 전원 라인(EVDD)에 드레인 전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 소스 전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 상부전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 하부전극이 연결된다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)의 소스 전극에 애노드 전극이 연결되고 제2 전원 라인(EVSS)에 캐소드 전극이 연결된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)에 드레인 전극이 연결되고 센싱 노드인 유기발광다이오드(OLED)의 애노드 전극 및 구동 트랜지스터(DR)의 소스 전극에 소스 전극이 연결된다.
센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)에 게이트 전극이 연결되고, 센싱 트랜지스터(ST)는 제2 게이트 라인(GL2)에 게이트 전극이 연결될 수 있다. 이 경우, 제1 게이트 라인(GL1)에는 스캔 신호(Scan)가 전달되고 제2 게이트 라인(GL2)에는 센싱 신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(SW)의 게이트 전극에 연결된 제1 게이트 라인(GL1)과 센싱 트랜지스터(ST)의 게이트 전극에 연결된 제2 게이트 라인(GL2)은 공통으로 공유하도록 연결될 수 있다.
센싱 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브픽셀의 센싱 노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱 라인(VREF)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.
이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하부에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다. 그러므로 광차단층(LS)은 차광 특성을 갖도록 복층(이종 금속의 복층)의 금속층으로 선택된다.
기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.
도 4에 도시된 바와 같이, 기판(또는 박막 트랜지스터 기판)(SUB1)의 표시영역(AA) 상에는 도 3에서 설명된 회로를 기반으로 서브픽셀들이 형성된다. 표시영역(AA) 상에 형성된 서브픽셀들은 보호필름(또는 보호기판)(SUB2)에 의해 밀봉된다. 기타 미설명된 NA는 비표시영역을 의미한다. 기판(SUB1)은 유리나 연성을 갖는 재료로 선택될 수 있다.
서브픽셀들은 표시영역(AA) 상에서 적색(R), 백색(W), 청색(B) 및 녹색(G)의 순으로 수평 또는 수직하게 배치된다. 그리고 서브픽셀들은 적색(R), 백색(W), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 된다. 그러나 서브픽셀들의 배치 순서는 발광재료, 발광면적, 보상회로의 구성(또는 구조) 등에 따라 다양하게 변경될 수 있다. 또한, 서브픽셀들은 적색(R), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 될 수 있다.
도 5는 본 발명에 따른 서브픽셀들의 평면 레이아웃을 개략적으로 나타낸 도면이다.
도 4 및 도 5에 도시된 바와 같이, 기판(SUB1)의 표시영역(AA) 상에는 발광영역(EMA)과 회로영역(DRA)을 갖는 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)이 형성된다. 발광영역(EMA)에는 유기발광다이오드(발광소자)가 형성되고, 회로영역(DRA)에는 유기발광다이오드를 구동하는 스위칭, 센싱 및 구동 트랜지스터 등을 포함하는 회로가 형성된다. 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)은 회로영역(DRA)에 위치하는 스위칭 및 구동 트랜지스터 등의 동작에 대응하여 발광영역(EMA)에 위치하는 유기발광다이오드가 빛을 발광하게 된다. 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4) 사이에 위치하는 "WA"는 배선영역으로서, 전원 라인(EVDD), 센싱 라인(VREF), 제1 내지 제4 데이터 라인들(DL1 ~ DL4)이 배치된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)을 가로지르며 배치된다.
전원 라인(EVDD), 센싱 라인(VREF), 제1 내지 제4 데이터 라인들(DL1 ~ DL4)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 센싱 라인(VREF)은 센싱 연결라인(VREFC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 트랜지스터(미도시)에 연결된다. 전원 라인(EVDD)은 전원 연결라인(EVDDC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 구동 트랜지스터(미도시)에 연결된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 및 스위칭 트랜지스터(미도시)에 연결된다.
도 6은 본 발명의 실시예에 따른 유기발광표시장치의 표시패널의 서브픽셀들의 평면 레이아웃을 나타낸 도면이고, 도 7은 도 6의 절취선 A-A'에 따른 단면도이다.
도 6을 참조하면, 본 발명의 제1 실시예에 따른 유기발광표시장치는 제1 및 제2 게이트 라인(GL1, GL2)과 제1 내지 제4 데이터 라인(DL1~DL4)이 교차하여 제1 내지 제4 서브픽셀(SPn1~SPn4)이 정의된다. 구체적으로, 제1 내지 제4 데이터 라인(DL1~DL4)과 각각 연결되는 제1 내지 제4 서브픽셀(SPn1~SPn4)은 센싱 라인(VREF)에 공통으로 연결되어 있다. 센싱 라인(VREF)은 제2 및 제3 서브픽셀(SPn2, SPn3)과는 직접 연결되어 있고, 제1 및 제4 서브픽셀(SPn1, SPn4)과는 센싱 연결라인(VREFC)을 통해 연결된다. 제1 내지 제4 서브픽셀(SPn1~SPn4)의 양 가장자리에는 전원 라인(EVDD)이 각각 배치되고, 전원 라인(EVDD)과 인접한 제1 및 제4 서브픽셀(SPn1, SPn4)은 직접 연결되고 제2 및 제3 서브픽셀(SPn2, SPn3)은 전원 연결라인(EVDDC)을 통해 연결된다.
각 서브픽셀들의 발광영역(EMA)에는 유기발광다이오드(OLED)의 제1 전극(ANO)이 배치되어 있고, 회로영역(DRA)에는 구동 트랜지스터(DR), 커패시터(Cst), 센싱 트랜지스터(ST) 및 스위칭 트랜지스터(SW)가 배치된다. 예를 들어, 구동 트랜지스터(DR)는 게이트 전극(240), 드레인 전극(250D), 소스 전극(250S) 및 반도체층(220)으로 구성된다. 센싱 라인(VREF)은 센싱연결라인(VREFC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 트랜지스터(ST)에 연결된다. 전원 라인(EVDD)은 전원 연결라인(EVDDC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 구동 트랜지스터(DR)에 연결된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 및 스위칭 트랜지스터(ST, SW)에 연결된다.
도 7을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치(100)는 표시패널(DP)과 표시패널(DP) 일면에 위치한 광제어패널(LCP)을 포함한다. 표시패널(DP)은 유기발광다이오드를 포함하는 유기발광표시패널일 수 있다.
전술한 표시패널(DP)을 살펴보면, 기판(SUB1) 상에 광차단층(205)이 위치한다. 광차단층(205)은 외부의 광이 입사되는 것을 차단하여 박막트랜지스터에서 광전류가 발생하는 것을 방지하는 역할을 한다. 광차단층(205)은 광흡수율과 도전성이 우수한 MoTi로 이루어질 수 있다. 광차단층(205) 상에 버퍼층(210)이 위치한다. 버퍼층(210)은 광차단층(205)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 버퍼층(210)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.
버퍼층(210) 상에 반도체층(220)이 위치한다. 반도체층(220)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 여기서, 다결정 실리콘은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하여, 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용하거나 화소 내 구동 TFT에 적용할 수 있다. 한편, 산화물 반도체는 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 TFT에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 또한, 반도체층(220)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다.
반도체층(220) 상에 게이트 절연막(225)이 위치한다. 게이트 절연막(225)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 게이트 절연막(225)은 기판 전체에 형성될 수도 있으나 반도체층(220)의 일부에만 패턴되어 형성될 수도 있다. 게이트 절연막(205) 상에 상기 반도체층(220)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트 전극(240)이 위치한다. 게이트 전극(240)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(240)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(240)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트 전극(240) 상에 게이트 전극(240)을 절연시키는 층간 절연막(245)이 위치한다. 층간 절연막(245)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 층간 절연막(245) 상에 소스 전극(250S) 및 드레인 전극(250D)이 위치한다. 소스 전극(250S) 및 드레인 전극(250D)은 반도체층(220)의 소스/드레인 영역을 각각 노출하는 콘택홀을 통해 반도체층(220)에 연결된다. 소스 전극(250S) 및 드레인 전극(250D)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(250S) 및 드레인 전극(250D)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(250S) 및 드레인 전극(250D)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 따라서, 반도체층(220), 게이트 전극(240), 소스 전극(250S) 및 드레인 전극(250D)을 포함하는 구동 트랜지스터(DR)가 구성된다.
구동 트랜지스터(DR)를 포함하는 기판(SUB1) 상에 제1 내지 제4 데이터 라인(DL1~DL4), 센싱 라인(VREF) 및 전원 라인(EVDD)이 각각 이격되어 배치된다. 즉, 제1 서브픽셀(SPn1)과 제2 서브픽셀(SPn2) 사이에 제1 및 제2 데이터 라인(DL1, DL2)이 위치하고, 제2 서브픽셀(SPn2)과 제3 서브픽셀(SPn3) 사이에 센싱 라인(VREF)이 위치하고, 제3 서브픽셀(SPn3)과 제4 서브픽셀(SPn4) 사이에 제3 및 제4 데이터 라인(DL3, DL4)이 위치하며, 제4 서브픽셀(SPn4)의 일측에 전원 라인(EVDD)이 위치한다.
이들을 포함하는 기판(SUB1) 상에 패시베이션막(255)이 위치한다. 패시베이션막(255)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 패시베이션막(255) 상에 컬러필터들(RCF, BCF, GCF)가 위치한다. 본 발명의 컬러필터(RCF, BCF, GCF)는 발광층에서 발광하는 백색의 광의 색을 변환시키는 것으로, 예를 들어, 제1 서브픽셀(SPn1)에 적색 컬러필터(RCF)가 위치하고, 제3 서브픽셀(SPn3)에 청색 컬러필터(BCF)가 위치하며 제4 서브픽셀(SPn4)에 녹색 컬러필터(GCF)가 위치한다. 제2 서브픽셀(SPn2)은 컬러필터가 위치하지 않아 백색의 광이 그대로 출사될 수 있다. 따라서, 제1 서브픽셀(SPn1)은 적색 서브픽셀이 될 수 있고 제2 서브픽셀(SPn2)은 백색 서브픽셀이 될 수 있으며 제3 서브픽셀(SPn3)은 청색 서브픽셀이 될 수 있고 제4 서브픽셀(SPn4)은 녹색 서브픽셀이 될 수 있다.
컬러필터들(RCF, BCF, GCF) 상에 오버코트층(260)이 위치한다. 오버코트층(260)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 오버코트층(260)은 상기 유기물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 방법으로 형성될 수 있다. 오버코트층(260)의 일부 영역에는 패시베이션막(255)을 노출하여 드레인 전극(250D)을 노출시키는 비아홀(VIA)이 위치한다.
오버코트층(260) 상에 유기발광 다이오드(OLED)가 위치한다. 보다 자세하게는, 오버코트층(260) 상에 제1 전극(270)이 위치한다. 제1 전극(270)은 화소 전극으로 작용하며, 구동 트랜지스터(DR)의 드레인 전극(250D)에 연결된다. 제1 전극(270)은 애노드로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다.
제1 전극(270) 상에 화소를 구획하는 뱅크층(280)이 위치한다. 뱅크층(280)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 뱅크층(280)은 제1 전극(270)을 노출시키는 개구부(285)가 위치한다. 기판(SUB1)의 표시영역에는 제1 전극(270)에 컨택하는 유기막층(290)이 위치한다. 유기막층(290)은 전자와 정공이 결합하여 발광하는 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층 중 적어도 하나를 더 포함할 수 있다. 유기막층(290) 상에 제2 전극(300)이 위치한다. 제2 전극(300)은 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 제2 전극(300)은 광을 반사할 수 있는 반사 전극일 수 있다.
본 발명의 실시예에 따른 유기발광표시장치는 표시패널(DP)의 일면에 광을 투과 또는 차단시킬 수 있는 광제어패널을 포함한다.
도 8은 본 발명의 실시예에 따른 광제어패널을 나타낸 단면도이고, 도 9는 본 발명의 실시예에 따른 광제어패널을 나타낸 평면도이며, 도 10 및 도 11은 본 발명의 격벽의 위치를 나타낸 평면도이고, 도 12는 본 발명의 실시예에 따른 광제어패널을 나타낸 평면도이며, 도 13 및 도 14는 본 발명의 격벽의 위치를 나타낸 평면도이다.
도 8은 도 9의 절취선 B-B'에 따른 단면을 나타내었다. 도 8을 참조하면, 본 발명의 실시예에 따른 광제어패널(LCP)은 크게 하부기판(310)과 상부기판(320) 사이에 개재된 액정층(370)과 격벽(380)을 포함한다.
구체적으로, 하부기판(310)과 상부기판(320)은 투명한 유리기판 또는 플라스틱 기판으로 이루어질 수 있다. 플라스틱 기판은 예를 들어, 폴리에틸렌 나프탈레이트(Poly ethylene naphthalate; PEN), 폴리에틸렌테레프탈레이트(Ploy ethylene terephthalate; PET), 폴리에틸렌에테르프탈레이트(poly ethylene ether phthalate), 폴리카보네이트(poly carbonate; PC), 폴리아릴레이트(polyarylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰산(polyether sulfonate), 폴리이미드(polyimide) 또는 폴리아크릴레이트(polyacrylate) 중 선택된 어느 하나 이상으로 이루어질 수 있다.
하부기판(310) 상에 하부전극(330L)이 위치하고 상부기판(320) 하부에 상부전극(330H)이 위치하여, 하부전극(330L)과 상부전극(330H)은 서로 마주보게 배치된다. 하부전극(330L)과 상부전극(330H)은 액정층(370)을 구동하는 전극들로 투명한 전극으로 이루어질 수 있다. 투명한 전극은 예를 들어, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다.
하부전극(330L) 상에 하부 절연막(340L)이 위치하고 상부전극(330H) 하부에 상부 절연막(340H)이 위치하여, 하부 절연막(340L)과 상부 절연막(340H)은 서로 마주보게 배치된다. 하부 절연막(340L)과 상부 절연막(340H)은 후술하는 격벽을 구동하는 전극들과 전술한 하부전극(330L) 및 상부전극(330H)을 절연시키는 역할을 한다. 하부 절연막(340L)과 상부 절연막(340H)은 투명한 절연물질로 이루어질 수 있으며, 예를 들어, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 폴리이미드(PI), 폴리아크릴레이트(PA) 등으로 이루어질 수 있다.
하부 절연막(340L) 상에 제1 구동전극(350L)이 복수 개로 분할되어 배치되고, 상부 절연막(340H) 하부에 제2 구동전극(350H)이 복수 개로 분할되어 배치된다. 제1 구동전극(350L)과 제2 구동전극(350H)은 격벽(380)을 구동하는 역할을 하는 것으로, 투명한 전극으로 이루어질 수 있다. 투명한 전극은 예를 들어, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다.
하부 절연막(340L) 상에서 제1 구동전극(350L)들 사이에 하부 배향막(360L)이 배치되고, 상부 절연막(340H) 상에서 제2 구동전극(350H)들 사이에 상부 배향막(360L)이 배치된다. 하부 배향막(360L)과 상부 배향막(360H)은 사이에 개재된 액정층(370)의 액정을 초기 배향시킨다. 하부 배향막(360L)은 제1 구동전극(350L) 상면과 이격되고 상부 배향막(360H)도 제2 구동전극(350H) 상면과 이격되어 배치됨으로써, 격벽(380)이 제1 구동전극(350L)과 제2 구동전극(350H)에 각각 컨택하여 전류 구동이 가능하게 된다.
액정층(370)은 하부 배향막(360L)과 상부 배향막(360H) 사이에 개재되어, 액정 분자의 회동에 따라 광을 투과 또는 차단시킨다. 액정층(370)은 게스트-호스트 타입의 액정(GHLC)을 포함할 수 있다. 본 발명에서는 액정층(370)의 액정으로 게스트-호스트 타입의 액정을 사용함으로써, 게스트-호스트 타입의 액정에 포함된 염료에서 광을 흡수하여 광의 차단율을 향상시킬 수 있다.
한편, 제1 구동전극(350L)과 제2 구동전극(350H) 사이에 격벽(380)이 배치된다. 격벽(380)은 전류 구동에 따라 투명 또는 블랙을 표시하여 광을 투과 또는 차단(흡수)한다. 또한, 격벽(380)은 격벽으로서 하부기판(310)과 상부기판(320) 사이의 셀 갭을 유지한다.
격벽(380)은 제1 구동전극(350L)과 제2 구동전극(350H) 사이에서 전류 구동에 의해 색이 변하는 전기변색물질(electro chromic material)을 포함한다. 격벽(380)은 제1 구동전극(350L)과 제2 구동전극(350H)에 전류가 인가되면 전기변색물질이 블랙을 표시하여 광을 차단한다. 반면, 제1 구동전극(350L)과 제2 구동전극(350H)에 전류가 인가되지 않으면, 전기변색물질은 투명하게 변하여 광을 투과한다. 따라서, 격벽(380)은 선택적으로 광을 투과 또는 차단할 수 있다.
전기변색물질은 전류 구동에 의해 색이 변하는 재료들로 예를 들어, WO3, NiOxHy, Nb2O5, TiO2, MoO3 중 선택된 무기물; 티오펜, 카르바졸, 페닐렌, 비닐렌, 아세틸렌, 아닐린, 페닐렌디아민 및 피롤 단량체로부터 유도된 반복 단위를 포함하는 중합체; 비올로겐 유도체, 페노티아진 및 테트라티아풀발렌 중 선택된 유기물; 중 적어도 어느 하나 이상을 포함하여 이루어진다. 전기변색물질은 블랙의 차폐와 투명의 투과를 나타내기 때문에, 전기변색물질을 선정할 때 투명한 상태에서 블랙으로 변화하거나 블랙에서 투명한 상태로 변화되는 물질일 수 있다. 만약 1가지 색상으로 블랙의 구현이 어려울 경우 청록, 노랑, 다홍색의 조합 또는 적색, 녹색, 청색의 조합으로 흑색을 표현할 수도 있다. 필요에 따라서는 전기변색물질을 적색 계열 또는 녹색 계열 또는 청색 계열과 같이 블랙 이외의 색으로 변화하는 물질을 사용할 수도 있다.
전술한 전기변색물질은 투명한 액체 전해질에 분산하여 사용하거나 투명한 고체 전해질과 함께 필름화하여 사용한다. 상기 액체 전해질로는 1M LiOH 수용액, 1M의 LiClO4수용액, 1M의 KOH수용액 등을 사용할 수 있고, 상기 고체 전해질로는 Poly-AMPS, Poly(VAP), Modified PEO/LiCF3SO3 등을 사용할 수 있다. 특히, 고체 전해질은 고체 상태에서 이온을 전달할 수 있는 물질로 소자의 제작시 액체의 누수와 같은 문제점이 없어 환경친화적이며, 박막화가 가능하여 원하는 모든 형태로 제작이 가능하다.
위 예시 외에도, 본 발명에서는 겔(gel) 타입의 격벽(380)을 사용할 수 있다. 겔 물질로는 PC(polycarbonate) 또는 물에 용해 가능한 메셀로즈(mecelllose), 폴리에틸렌옥사이드(poly ethylene oxide)를 사용할 수 있다. 겔화 격벽은 전술한 액체 타입의 전기변색물질과 조성물은 비슷하나, 겔 물질을 PC나 물에 녹이고 전기변색물질을 혼합하여 구성할 수 있다. 일례로, 겔 물질로 폴리에틸렌옥사이드를 PC와 혼합한 후, 약 170도로 가열하여 1차 겔화(gelation)를 진행한 후 냉각시킨다. 1차로 만들어진 겔을 70 내지 90도로 가열하여 겔의 점도를 낮춘 후, 제1 전기변색물질인 1,1'-다이벤질-4,4'-바이피리디늄 비스테트라플루오로보레이트와 제2 전기변색물질인 포타슘 페로시아니드 트리하이드라이트([K3Fe(CN6]3H2O) 및 KCl 전해질을 혼합한다. 기타 첨가제로 소듐 하이포포스파이트(NaH2PO2)를 첨가할 수 있다. 이어 고온에서 코팅한 후 냉각하여 겔 타입의 격벽(380)을 제조할 수 있다.
전술한 본 발명의 광제어패널(LCP)은 액정층(370)과 격벽(380)을 구동하기 위한 전압에 차이가 있다. 따라서, 전술한 것처럼 액정층(370)을 구동하기 위한 하부전극(330L)과 상부전극(330H)을 구비하고, 격벽(380)을 구동하기 위한 제1 구동전극(350L)과 제2 구동전극(350H)을 각각 구비한다. 이들 전극들은 서로 다른 전압이 인가되어야 함으로써, 하부 절연막(340L)과 상부 절연막(340H)에 의해 서로 절연된다.
도 9를 참조하여 광제어패널(LCP)의 평면 구조를 살펴보면, 하부기판(310)과 상부기판(320) 전면에 하부전극(330L)과 상부전극(330H)이 배치된다. 하부전극(330L) 상에 y 방향의 스트라이프 형상의 제1 구동전극(350L)이 배치되고 상부전극(330H)에 y 방향의 스트라이프 형상의 제2 구동전극(350H)이 배치된다. 하부전극(330L)과 제1 구동전극(350L) 사이에 이들을 절연시키는 하부 절연막(340L)이 배치되고, 상부전극(330H)과 제2 구동전극(350H) 사이에 이들을 절연시키는 상부 절연막(340H)이 배치된다. 하부 절연막(340L) 및 상부 절연막(340H)은 제1 구동전극(350L) 및 제2 구동전극(350H)과 동일한 y 방향의 스트라이프 형상으로 배치되고, 하부 절연막(340L)과 제1 구동전극(350L)이 중첩되고 상부 절연막(340H)과 제2 구동전극(350H)이 각각 중첩된다. 하부전극(330L), 하부 절연막(340L), 제1 구동전극(350L), 상부전극(330H), 상부 절연막(340H) 및 제2 구동전극(350H)은 서로 중첩된다.
제1 구동전극(350L)과 제2 구동전극(350H)이 중첩되는 일 영역에 격벽(380)이 배치된다. 격벽(380)은 도트(dot) 형상으로 배치되어 하부기판(310)과 상부기판(320) 사이의 셀갭을 유지할 수 있다.
도 10 및 도 11을 참조하여, 표시패널의 서브픽셀들과 격벽(380)의 위치 관계를 설명하면 다음과 같다.
도 10을 참조하면, 격벽(380)은, y 방향으로 각 서브픽셀들(R, W, B, G) 사이에 배치될 수 있으며, 구체적으로 도 5에 도시된 회로영역(DRA)에 배치될 수 있다. 또한, 도 11에 도시된 바와 같이, 격벽(380)은 x 방향으로 각 서브픽셀들(R, W, B, G) 사이에 배치될 수 있으며, 구체적으로 도 5에 도시된 배선영역(WA)에 배치될 수 있다. 전술한 회로영역(DRA)과 배선영역(WA)은 광이 방출되는 영역이 아니기 때문에 광의 투과율에 영향을 미치지 않는다. 또한, 격벽(380)은 도 10 및 도 11에 도시된 것 외에 발광영역(EMA)을 제외한 어느 영역에도 형성 가능하다.
전술한 도 10에서는 x 방향으로 3개의 서브픽셀을 사이에 두고 격벽(380)이 각각 배치되고 y 방향으로 2개의 서브픽셀을 사이에 두고 격벽(380)이 각각 배치된 것을 도시하였고, 도 11에서는 x 방향으로 4개의 서브픽셀을 사이에 두고 격벽(380)이 각각 배치되고 y 방향으로 1개의 서브픽셀을 사이에 두고 격벽(380)이 각각 배치된 것을 도시하였다. 그러나 격벽(380)이 규칙적으로 배열된다면 1개 또는 복수 개의 서브픽셀을 사이에 두고 다양하게 배열될 수 있다.
전술한 바와 달리, 본 발명의 광제어패널은 다른 형상을 가질 수 있다.
도 12를 참조하면, 하부기판(310)과 상부기판(320) 전면에 하부전극(330L)과 상부전극(330H)이 배치된다. 하부전극(330L) 상에 x 방향의 스트라이프 형상의 제1 구동전극(350L)이 배치되고 상부전극(330H)에 x 방향의 스트라이프 형상의 제2 구동전극(350H)이 배치된다. 하부전극(330L)과 제1 구동전극(350L) 사이에 이들을 절연시키는 하부 절연막(340L)이 배치되고, 상부전극(330H)과 제2 구동전극(350H) 사이에 이들을 절연시키는 상부 절연막(340H)이 배치된다. 하부 절연막(340L) 및 상부 절연막(340H)은 제1 구동전극(350L) 및 제2 구동전극(350H)과 동일한 x 방향의 스트라이프 형상으로 배치되고, 하부 절연막(340L)과 제1 구동전극(350L)이 중첩되고 상부 절연막(340H)과 제2 구동전극(350H)이 각각 중첩된다. 하부전극(330L), 하부 절연막(340L), 제1 구동전극(350L), 상부전극(330H), 상부 절연막(340H) 및 제2 구동전극(350H)은 서로 중첩된다.
제1 구동전극(350L)과 제2 구동전극(350H)이 중첩되는 일 영역에 격벽(380)이 배치된다. 격벽(380)은 스트라이프(stripe) 형상으로 배치되어 하부기판(310)과 상부기판(320) 사이의 셀갭을 유지할 수 있다. 격벽(380)의 위치는 도 13에 도시된 바와 같이, y 방향으로 각 서브픽셀들(R, W, B, G) 사이에 배치될 수 있으며, 구체적으로 도 5에 도시된 회로영역(DRA)에 배치될 수 있다. 또한, 격벽(380)은 도 14에 도시된 바와 같이, x 방향으로 각 서브픽셀들(R, W, B, G) 사이에 배치될 수 있으며, 구체적으로 도 5에 도시된 배선영역(WA)에 배치될 수 있다. 전술한 회로영역(DRA)과 배선영역(WA)은 광이 방출되는 영역이 아니기 때문에 광의 투과율에 영향을 미치지 않는다. 또한, 격벽(380)은 도 13 및 도 14에 도시된 것 외에 발광영역(EMA)을 제외한 어느 영역에도 형성 가능하다.
전술한 도 13에서는 y 방향으로 2개의 서브픽셀을 사이에 두고 격벽(380)이 각각 배치된 것을 도시하였고, 도 14에서는 x 방향으로 4개의 서브픽셀을 사이에 두고 격벽(380)이 각각 배치된 것을 도시하였다. 그러나 격벽(380)이 규칙적으로 배열된다면 1개 또는 복수 개의 서브픽셀을 사이에 두고 다양하게 배열될 수 있다.
하기에서는 전술한 광제어패널(LCP)의 구동을 설명하기로 한다.
도 15는 본 발명의 실시예에 따른 광제어패널의 투과 모드를 나타낸 단면도이고, 도 16은 본 발명의 실시예에 따른 광제어패널의 차광 모드를 나타낸 단면도이다. 하기에서는 도 7의 표시패널의 구조를 단순화하여 설명한다.
도 15를 참조하면, 화상을 구현하는 표시패널(DP)의 표시면에 광제어패널(LCP)이 배치된다. 표시패널(DP)에 전원이 인가되면 발광영역(EMA)에서 광이 방출된다. 광제어패널(LCP)의 액정층(370)은 초기 수직 배향시켜 하부전극(330L)과 상부전극(330H)에 전압이 인가되지 않은 상태에서 광이 투과되는 노멀리 화이트(nomally white) 상태이다. 격벽(380)도 제1 구동전극(350L)과 제2 구동전극(350H)에 전류가 인가되지 않으면 전기변색물질이 그 자체로 투명을 나타내어 광을 투과하도록 한다. 따라서, 표시패널(DP)에서 방출되는 광은 액정층(370)과 격벽(380)을 투과하여 외부로 출사된다.
도 16을 참조하면, 표시패널(DP)에 전원이 인가되지 않으면 광이 방출되지 않는다. 표시패널(DP)의 블랙 상태를 유지하도록 광제어패널(LCP)은 광을 차단하기 위해 전원이 인가된다. 하부전극(330L)과 상부전극(330H)에 전압이 인가되면 액정층(370)의 액정 분자가 회동하여 외부광을 차단한다. 격벽(380)의 제1 구동전극(350L)과 제2 구동전극(350H)에도 전원이 인가되어 전류가 인가되면, 전기변색물질이 블랙으로 변한다. 격벽(380)이 블랙화되면 외부광은 격벽(380)에서 광이 차단(흡수)된다. 따라서, 광제어패널(LCP)은 유기발광표시장치의 표시면에 외부광을 차단하여 블랙을 나타낼 수 있다.
본 발명에서는 격벽(380)이 회로영역(DRA) 및 배선영역(WA)에 배치되어, 외부광이 회로영역(DRA) 및 배선영역(WA)에 존재하는 금속 배선들에 반사되는 반사광을 차단할 수 있다. 또한, 종래 격벽이 투명한 물질로 형성되었을 때 격벽 영역에서는 항상 광이 투과 및 반사되어 블랙을 구현하기 어려웠다. 그러나, 본 발명의 격벽을 구비함으로써, 격벽 영역에서도 광을 차단하여 블랙을 구현할 수 있는 이점이 있다.
한편, 전술한 실시예에서는 광제어패널(LCP)의 격벽(380)이 표시패널(DP)의 발광영역(EMA)을 제외한 영역에 형성되는 것을 개시하였다. 그러나 광제어패널(LCP)의 격벽(380)은 광의 투과 및 차단을 선택적으로 조절할 수 있기 때문에, 표시패널(DP)의 발광영역(EMA)에 배치될 수도 있다. 이 경우, 발광영역(EMA)에 대응하여 배치된 격벽(380)에 전류를 인가하여 투명 상태로 변환하면 광을 투과시킬 수 있다. 따라서, 표시패널(DP)의 발광영역(EMA)에서 광이 방출될 때, 격벽(380)이 광 경로에 배치되어도 광을 그대로 투과시켜 개구율과 휘도를 저하시키지 않는다.
또한, 본 발명의 격벽(380)은 표시패널(DP)의 회로영역(DRA), 배선영역(WA) 및 발광영역(EMA)에 구애받지 않고 어디에도 배치될 수도 있다. 이 경우, 격벽(380)과 표시패널(DP)의 회로영역(DRA), 배선영역(WA) 및 발광영역(EMA)의 얼라인 여부와 상관없이 광제어패널(LCP)이 표시패널(DP)에 합착될 수 있다. 따라서, 표시패널(DP)과 광제어패널(LCP)의 얼라인 공정이 불필요한 이점이 있다.
상기와 같이, 본 발명의 실시예에 따른 유기발광표시장치는 투명 또는 차광을 조절할 수 있는 격벽을 구비하여, 차광 모드에서 광제어패널 전체에서 광을 차단하고 투명 모드에서 광제어패널 전체에서 광을 투과할 수 있는 이점이 있다. 또한, 광제어패널에서 광을 차단함으로써 외부광의 반사율을 저감하고 휘도 손실을 최소화할 수 있는 이점이 있다.
이상 설명한 내용을 통해 당업자라면 본 명세서의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
DP : 표시패널 LCP : 광제어패널
310 : 하부기판 320 : 상부기판
330L : 하부전극 330H : 상부전극
340L : 하부 절연막 340H : 상부 절연막
350L : 제1 구동전극 350H : 제2 구동전극
360L : 하부 배향막 360H : 상부 배향막
370 : 액정층 380 : 격벽

Claims (11)

  1. 표시패널; 및
    상기 표시패널 일면에 배치된 광제어패널;을 포함하며,
    상기 광제어패널은 전기변색물질을 포함하는 격벽을 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 광제어패널은,
    하부기판;
    상기 하부기판 상에 배치된 하부전극;
    상기 하부전극 상에 배치된 하부 절연막;
    상기 하부 절연막 상에 배치된 하부 배향막;
    상기 하부기판과 대향하는 상부기판;
    상기 상부기판에 배치되되 상기 하부전극과 마주보는 상부전극;
    상기 상부전극 상에 배치되되 상기 하부 절연막과 마주보는 상부 절연막;
    상기 상부 절연막 상에 배치되되 상기 하부 배향막과 마주보는 상부 배향막; 및
    상기 하부 배향막과 상기 상부 배향막 사이에 개재된 액정층을 포함하는 표시장치.
  3. 제2 항에 있어서,
    상기 하부 절연막 상에 배치된 제1 구동전극; 및
    상기 상부 절연막 상에 배치되되 상기 저전위 전극과 마주보는 제2 구동전극;을 포함하며,
    상기 격벽은 상기 제1 구동전극과 상기 제2 구동전극 사이에 개재된 표시장치.
  4. 제3 항에 있어서,
    상기 제1 구동전극 및 상기 제2 구동전극은 각각 복수로 배치되며, 상기 하부 배향막은 상기 제1 구동전극들 사이에 배치되고, 상기 상부 배향막은 상기 제2 구동전극들 사이에 배치되는 표시장치.
  5. 제3 항에 있어서,
    상기 제1 구동전극과 상기 제2 구동전극은 서로 중첩되며, 각각 스트라이프 형상으로 이루어진 표시장치.
  6. 제5 항에 있어서,
    상기 격벽은 상기 제1 구동전극과 상기 제2 구동전극이 중첩되는 일 영역에 복수 개로 배치된 표시장치.
  7. 제5 항에 있어서,
    상기 하부 절연막은 상기 제1 구동전극과 중첩하고 상기 상부 절연막은 상기 제2 구동전극과 중첩하며, 상기 하부 절연막 및 상기 상부 절연막은 스트라이프 형상으로 이루어진 표시장치.
  8. 제1 항에 있어서,
    상기 표시패널은 광을 발광하는 발광영역 및 상기 발광영역 주변에 배치된 회로영역 및 배선영역을 포함하는 표시장치.
  9. 제8 항에 있어서,
    상기 격벽은 상기 회로영역 및 상기 배선영역 중 어느 하나 이상에 중첩하여 배치되는 표시장치.
  10. 제8 항에 있어서,
    상기 격벽은 상기 발광영역과 중첩하여 배치되는 표시장치.
  11. 제1 항에 있어서,
    상기 격벽은 스트라이프 또는 도트 형상으로 이루어지는 표시장치.
KR1020180155993A 2018-12-06 2018-12-06 표시장치 KR102705125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180155993A KR102705125B1 (ko) 2018-12-06 2018-12-06 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180155993A KR102705125B1 (ko) 2018-12-06 2018-12-06 표시장치

Publications (2)

Publication Number Publication Date
KR20200068973A true KR20200068973A (ko) 2020-06-16
KR102705125B1 KR102705125B1 (ko) 2024-09-09

Family

ID=71141557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180155993A KR102705125B1 (ko) 2018-12-06 2018-12-06 표시장치

Country Status (1)

Country Link
KR (1) KR102705125B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042380A (ko) * 2014-10-07 2016-04-19 엘지디스플레이 주식회사 디스플레이용 필름, 디스플레이 및 이들의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042380A (ko) * 2014-10-07 2016-04-19 엘지디스플레이 주식회사 디스플레이용 필름, 디스플레이 및 이들의 제조 방법

Also Published As

Publication number Publication date
KR102705125B1 (ko) 2024-09-09

Similar Documents

Publication Publication Date Title
CN107664862B (zh) 显示装置及其制造方法
CN110890401B (zh) 显示装置
KR102334953B1 (ko) 표시장치 및 그 구동방법
US10629125B2 (en) Display device
KR102531312B1 (ko) 표시장치
US20070117257A1 (en) Organic light emitting diode display
KR20200077320A (ko) 표시장치
KR102460917B1 (ko) 표시장치
KR102555624B1 (ko) 표시장치
KR20150060051A (ko) 전자기기
KR102396253B1 (ko) 유기발광 다이오드 표시장치
KR102572341B1 (ko) 표시장치
US11839130B2 (en) Organic light emitting diode display device having light controlling element
US11678500B2 (en) Organic light emitting diode display device having conductive layer, conductive fill material and conductive black matrix
KR102407978B1 (ko) 표시장치
KR102491450B1 (ko) 표시장치
KR102705125B1 (ko) 표시장치
KR102657279B1 (ko) 미러 겸용 표시장치
KR102646400B1 (ko) 표시장치
US20230028691A1 (en) Display device
KR102632911B1 (ko) 표시장치
US20230197009A1 (en) Organic Light Emitting Diode Display Device Including Low Level Line
KR102623973B1 (ko) 표시장치
KR102463164B1 (ko) 표시장치
KR102590336B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant