KR20200057522A - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
KR20200057522A
KR20200057522A KR1020180142026A KR20180142026A KR20200057522A KR 20200057522 A KR20200057522 A KR 20200057522A KR 1020180142026 A KR1020180142026 A KR 1020180142026A KR 20180142026 A KR20180142026 A KR 20180142026A KR 20200057522 A KR20200057522 A KR 20200057522A
Authority
KR
South Korea
Prior art keywords
layer
inorganic insulating
disposed
insulating layer
base layer
Prior art date
Application number
KR1020180142026A
Other languages
Korean (ko)
Other versions
KR102620846B1 (en
Inventor
여준호
윤영호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180142026A priority Critical patent/KR102620846B1/en
Publication of KR20200057522A publication Critical patent/KR20200057522A/en
Application granted granted Critical
Publication of KR102620846B1 publication Critical patent/KR102620846B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • H01L51/0097
    • H01L27/3213
    • H01L27/3244
    • H01L51/52
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/5338
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

According to an embodiment of the present specification, a display apparatus can include a display area displaying a screen and a bending area bent adjacently to the display area. Moreover, the display apparatus can include: a flexible substrate including a first base layer, a second base layer located on the first base layer, a first inorganic insulation layer placed between the first base layer and the second base layer, and a second inorganic insulation layer placed between the first base layer and the first inorganic insulation layer and made of a material different from the first inorganic insulation layer; a buffer layer located on the second base layer corresponding to the display area and a first signal wire located on the second base layer corresponding to the bending area; a thin film transistor located on the buffer layer placed in the display area; a first flattening layer located on the thin film transistor and the first signal wire; a sub electrode placed on the first flattening layer corresponding to the display area and connected with the thin film transistor through a contact hole of the first flattening layer, and a second signal wire located on the first flattening layer corresponding to the bending area; and a second flattening layer located on the sub electrode and the second signal wire. Therefore, the display apparatus is capable of improving the reliability of the display apparatus by preventing a moisture component from permeating through a base layer.

Description

표시장치{DISPLAY APPARATUS}Display device {DISPLAY APPARATUS}

본 명세서는 표시장치에 관한 것이다.This specification relates to a display device.

최근 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 표시장치(Display Apparatus)가 개발되고 있다.With the recent advent of the information age, the display field for visually expressing electrical information signals has rapidly developed, and in response, various display devices having excellent performances such as thinning, lightening, and low power consumption (Display Apparatus) Is being developed.

이와 같은 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display apparatus: LCD), 전계방출 표시장치(Field Emission Display apparatus: FED), 유기발광 표시장치(Organic Light Emitting Display apparatus: OLED), 양자점 표시장치(Quantum Dot Display apparatus) 등을 들 수 있다.Specific examples of such a display device include a liquid crystal display device (LCD), a field emission display device (FED), an organic light emitting display device (OLED), and a quantum dot display device (Quantum Dot Display apparatus) and the like.

상기 표시장치에는 디스플레이 패널 및 다양한 기능들을 제공하기 위한 다수의 컴포넌트들을 포함할 수도 있다. 예를 들어, 디스플레이 패널을 제어하기 위한 하나 이상의 디스플레이 구동 회로들이 디스플레이 어셈블리(assembly)에 포함될 수도 있다. 구동 회로들의 예들은 게이트 드라이버들, 발광(소스) 드라이버들, 전력(VDD) 라우팅, ESD(electrostatic discharge) 회로들, MUX(multiplex) 회로들, 데이터 신호 라인들, 캐소드 컨택들, 및 다른 기능성 엘리먼트들을 포함한다. 다양한 종류들의 부가 기능들, 예를 들어 터치 센싱 또는 지문 식별 기능들을 제공하기 위한 다수의 주변 회로들이 디스플레이 어셈블리에 포함될 수도 있다. 일부 컴포넌트들은 표시패널 자체 상에 배치될 수도 있고, 종종 본 개시에서 비표시영역(NDA: non-display ara) 및/또는 인액티브 영역(inactive area or non-active area)으로 지칭되는, 표시영역 옆의 주변 영역들 상에 배치될 수도 있다.The display device may include a display panel and a plurality of components for providing various functions. For example, one or more display driving circuits for controlling the display panel may be included in the display assembly. Examples of drive circuits are gate drivers, light emitting (source) drivers, power (VDD) routing, electrostatic discharge (ESD) circuits, multiplex (MUX) circuits, data signal lines, cathode contacts, and other functional elements. Includes A number of peripheral circuits for providing various types of additional functions, such as touch sensing or fingerprint identification functions, may be included in the display assembly. Some components may be disposed on the display panel itself, next to the display area, often referred to as non-display area (NDA) and / or inactive area (NDA) in the present disclosure. It may be disposed on the peripheral areas of.

최신 표시장치들의 디스플레이 설계 시 사이즈 및 중량이 중요한 문제가 되고 있다. 또한, 스크린대 베젤 비로 지칭되는, 비표시영역의 사이즈에 대한 표시영역 사이즈의 높은 비율은 디스플레이 설계 시 가장 주요한 특징 중 하나이다. 그러나, 전술한 컴포넌트들 중 일부를 디스플레이 어셈블리 내에 배치하는 것은 디스플레이 패널에 컴포넌트들을 배치하기 위한 부분까지 증가될 수도 있는, 예를 들면, 큰 비표시영역을 필요로 할 수도 있다. 큰 비표시영역은 디스플레이 패널이 대형이 되게 하는 경향이 있고, 이는 디스플레이 패널을 표시장치의 하우징 내로 통합되는 것을 어렵게 할 수 있다. 큰 비표시영역은 디스플레이 패널의 컴포넌트들을 배치하기 위한 부분을 커버하기 위해 큰 마스킹(예를 들어, 베젤 테두리, 커버링 재료)을 필요로 할 수도 있고, 표시장치의 심미감을 저해하는 요소로 작용할 수 있다.Size and weight have become important issues when designing displays for modern display devices. In addition, a high ratio of the size of the display area to the size of the non-display area, referred to as a screen-to-bezel ratio, is one of the most important features in display design. However, placing some of the components described above in the display assembly may require a large non-display area, for example, which may be increased to the portion for placing components on the display panel. A large non-display area tends to make the display panel large, which can make it difficult to integrate the display panel into the housing of the display device. The large non-display area may require a large masking (eg, bezel edge, covering material) to cover a portion for disposing components of the display panel, and may act as an element that inhibits the aesthetics of the display device. .

일부 컴포넌트들은 별도의 FPCB(flexible printed circuit board) 상에 배치될 수 있고, 디스플레이 패널의 백플레인에 위치될 수 있다. 그러나, 이러한 구성을 가져도, FPCB와 표시영역 간의 배선들을 연결하기 위한 인터페이스들이나 드라이버 IC와 같은 디스플레이 패널의 구동에 필수적인 컴포넌트들은 여전히 비표시영역에 배치되어 베젤 사이즈를 줄이는데 한계가 되고 있다.Some components can be placed on a separate flexible printed circuit board (FPCB) and can be located on the backplane of the display panel. However, even with such a configuration, components necessary for driving a display panel such as interfaces or driver ICs for connecting wirings between the FPCB and the display area are still disposed in the non-display area, which limits the reduction in bezel size.

본 명세서의 발명자들은, 비표시영역의 비율을 낮춘 내로우 베젤(narrow bezel)을 구현하기 위해서는 배선의 위치, 배선의 폭, 신호 전달 방법 등 여러가지 고난이도 기술이 요구됨을 인식하였다. 이에, 본 명세서의 발명자들은 플렉서블 기판을 적용한 표시장치의 휘어지는 특성을 이용하여 다양한 디자인에 대한 연구를 진행하였고, 화상이 표시되는 표시영역이 아닌 비표시영역, 즉 비표시영역을 최소화하기 위한 새로운 구조 및 제조 방법을 발명하였다. The inventors of the present specification have recognized that various high-level technologies such as the location of the wiring, the width of the wiring, and the method of signal transmission are required to implement a narrow bezel in which the ratio of the non-display area is lowered. Accordingly, the inventors of the present specification have conducted research on various designs using the bending characteristics of the display device to which the flexible substrate is applied, and a new structure for minimizing the non-display area, that is, the non-display area, rather than the display area where the image is displayed. And a manufacturing method.

예를 들면, 비표시영역의 비율을 낮춰서 표시장치를 더욱 작고 가볍게 제작하기 위해 디스플레이 패널의 일부를 벤딩하여 표시영역의 비율을 높이는 것이 바람직하다. 이는 일부 비표시영역으로 하여금 디스플레이 패널의 표시영역 뒤에 위치되게 하고, 이로 인해 마스킹 또는 디바이스 하우징 아래로 가려져야 하는 비표시영역을 감소시키거나 제거할 수 있다. 플렉서블 기판의 벤딩은 시야에서 가려져야 하는 비표시영역의 사이즈를 최소화시킬 수 있고, 이로 인해 내로우 베젤 또는 베젤 프리 표시장치를 구현함과 동시에 심미감이 향상된 디자인을 구현할 수 있는 플렉서블 표시장치를 제공하는 것이다.For example, in order to make the display device smaller and lighter by lowering the ratio of the non-display area, it is desirable to increase the proportion of the display area by bending a portion of the display panel. This allows some non-display areas to be located behind the display area of the display panel, thereby reducing or eliminating the non-display area that must be masked or hidden under the device housing. The bending of the flexible substrate can minimize the size of the non-display area that should be obscured in the field of view, thereby providing a flexible display device that can realize a narrow bezel or a bezel-free display device and an improved aesthetic design. Is to do.

그러나, 이러한 플렉서블 표시장치들을 제공할 때 해결되어야 하는 새로운 과제들이 있다. However, there are new problems to be solved when providing such flexible display devices.

디스플레이 픽셀들과 함께 플렉서블 기판 바로 위에 다양한 컴포넌트들이 배치되어야 하는데 플렉서블 기판은 가요성을 위해 얇은 기판을 사용한다. 이러한 얇은 플렉서블 기판은 제조 및/또는 완성 후 사용 시에 발생할 수 있는 다양한 응력들에 의해 표시장치의 신뢰성이 저하될 수 있다. 예를 들어, 얇은 플렉서블 기판으로 수분이 침투할 수 있다. 이에 의해, 기판 위에 형성된 컴포넌트들이 침투된 수분에 의해 취약해질 수 있다. 특히 플렉서블 표시장치에 수분이 침투함에 따라, 제품의 신뢰성에 부정적 영향을 주거나 더 나아가 완성된 컴포넌트들에 불량이나 고장을 발생시킬 수 있다. 따라서, 얇은 플렉서블 기판을 통하여 수분이 침투하는 것을 방지하지 위해 플렉서블 기판을 통하여 수분이 침투하는 것을 방지하기 위한 표시장치를 제공하고자 한다.Various components should be disposed directly on the flexible substrate together with the display pixels. The flexible substrate uses a thin substrate for flexibility. The reliability of the display device may be deteriorated due to various stresses that may occur in use of the thin flexible substrate after manufacturing and / or completion. For example, moisture may penetrate into a thin flexible substrate. Thereby, components formed on the substrate may be vulnerable to moisture that has penetrated. In particular, as moisture penetrates into the flexible display device, it may negatively affect the reliability of the product or, furthermore, may cause defects or failures in the finished components. Accordingly, it is intended to provide a display device for preventing moisture from penetrating through the flexible substrate in order to prevent moisture from penetrating through the thin flexible substrate.

본 명세서의 실시예에 따른 표시장치는, 화면을 표시하는 표시영역 및 표시영역과 인접하며 벤딩되는 벤딩영역을 포함할 수 있다. 그리고, 제1 베이스층, 제1 베이스층 상에 있는 제2 베이스층, 제1 베이스층과 제2 베이스층 사이에 배치된 제1 무기 절연층, 및 제1 베이스층과 제1 무기 절연층 사이에 배치되고 제1 무기 절연층과 다른 물질로 이루어진 제2 무기 절연층을 포함하는 플렉서블 기판, 표시영역에 대응되는 제2 베이스층상에 있는 버퍼층, 및 벤딩영역에 대응되는 제2 베이스층상에 있는 제1 신호배선, 표시영역에 배치된 버퍼층 상에 있는 박막 트랜지스터, 박막 트랜지스터 및 제1 신호배선 상에 있는 제1 평탄화층, 표시영역에 대응되는 제1 평탄화층에 배치되며 제1 평탄화층의 컨택홀을 통하여 박막 트랜지스터와 연결되는 보조 전극, 및 벤딩영역에 대응되는 제1 평탄화층 상에 있는 제2 신호배선, 및 보조 전극 및 제2 신호배선 상에 있는 제2 평탄화층을 포함할 수 있다. The display device according to the exemplary embodiment of the present specification may include a display area displaying a screen and a bending area adjacent to the display area and bent. And, a first base layer, a second base layer on the first base layer, a first inorganic insulating layer disposed between the first base layer and the second base layer, and between the first base layer and the first inorganic insulating layer A flexible substrate including a second inorganic insulating layer made of a material different from the first inorganic insulating layer, a buffer layer on the second base layer corresponding to the display region, and a second base layer on the second base layer corresponding to the bending region 1 signal wiring, a thin film transistor on a buffer layer disposed in the display area, a thin film transistor and a first planarization layer on the first signal wiring, and a contact hole of the first planarization layer disposed on the first planarization layer corresponding to the display area It may include an auxiliary electrode connected to the thin film transistor, a second signal wiring on the first planarization layer corresponding to the bending region, and a second planarization layer on the auxiliary electrode and the second signal wiring.

본 명세서의 실시예에 따른 표시장치는 제1 베이스층, 제1 베이스층 상에 있는 제2 베이스층, 제1 베이스층과 제2 베이스층 사이에 배치된 제1 무기 절연층, 및 제1 베이스층과 제1 무기 절연층 사이에 배치된 제2 무기 절연층을 포함하는 플렉서블 기판, 플렉서블 기판 상에 있는박막 트랜지스터, 및 박막 트랜지스터 상에 있는 발광소자를 포함할 수 있다.The display device according to the exemplary embodiment of the present specification includes a first base layer, a second base layer on the first base layer, a first inorganic insulating layer disposed between the first base layer and the second base layer, and the first base It may include a flexible substrate including a second inorganic insulating layer disposed between the layer and the first inorganic insulating layer, a thin film transistor on the flexible substrate, and a light emitting device on the thin film transistor.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the detailed description and drawings.

본 명세서의 실시예에 따른 표시장치는, 플렉서블한 기판을 적용하여 디스플레이 패널의 비표시영역의 전체 혹은 일부를 일정한 곡률 반경을 가진 형태로 접어서 표시영역의 배면에 배치함으로써, 전체적인 디스플레이 패널의 외형이 슬림 베젤 혹은 네로우 베젤을 달성할 수 있다.In the display device according to the exemplary embodiment of the present specification, a whole or a part of a non-display area of a display panel is folded in a shape having a constant radius of curvature by applying a flexible substrate, and is disposed on the rear surface of the display area, thereby allowing the overall appearance of the display panel to be reduced. You can achieve a slim bezel or a narrow bezel.

따라서, 사용자는 심미적으로 발광 화면이 표시장치의 전면에 꽉찬 디바이스를 사용할 수 있고, 기능적으로 좁은 베젤을 이용하여 컴팩트한 모듈을 사용하여 사용자에게 보다 탁월한 그립(grip)감과 가벼운 무게를 제공할 수 있다. Therefore, the user can use a device whose aesthetically luminous screen is full on the front of the display device, and a compact module using a functionally narrow bezel can provide the user with superior grip and light weight. .

그리고, 본 명세서의 실시예에 따른 표시장치는, 2개의 베이스층 사이에 투습 효과가 우수한 무기 절연층을 형성함으로써, 수분성분이 하부의 베이스층을 뚫고 지나가는 것을 차단하여 표시장치의 신뢰성을 향상시킬 수 있다. In addition, the display device according to the exemplary embodiment of the present specification forms an inorganic insulating layer having excellent moisture permeation effect between two base layers, thereby preventing moisture components from passing through the lower base layer to improve the reliability of the display device. Can be.

본 명세서의 실시예에 따른 표시장치는 2개의 베이스층 사이에 무기 절연층을 형성하여, 플렉서블 기판의 베이스층에 차지(charge)된 전하를 차단하여 표시장치의 신뢰성을 향상시킬 수 있다. 그리고, 베이스층에 차지(charge)된 전하를 차단하기 위하여 별도의 금속층을 형성하는 공정을 생략할 수 있으므로, 공정을 단순화하고 생산단가를 절감할 수 있다.In the display device according to the exemplary embodiment of the present specification, an inorganic insulating layer is formed between two base layers, thereby blocking electric charges charged in the base layer of the flexible substrate to improve reliability of the display device. In addition, since a process of forming a separate metal layer in order to block the charge charged in the base layer can be omitted, it is possible to simplify the process and reduce production cost.

본 명세서의 실시예에 따른 표시장치는 2개의 베이스층사이에 배치된 무기 절연층을 서로 다른 절연층으로 이루어진 이중층으로 형성하여, 수분 침투 등을 방지하여 신뢰성을 향상시킬 수 있고 플렉서블 기판의 벤딩에도 강건한 구조를 갖는 표시장치를 제공할 수 있다. The display device according to the exemplary embodiment of the present disclosure forms an inorganic insulating layer disposed between two base layers as a double layer made of different insulating layers, thereby preventing water infiltration and the like, thereby improving reliability, and also in bending of a flexible substrate. A display device having a robust structure can be provided.

본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않The effects of this specification are not limited to the effects mentioned above, and are not mentioned.

은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Another effect of silver will be clearly understood by those skilled in the art from the following description.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.The subject matter to be solved above, the problem solving means, and the contents of the invention described in the effects do not specify the essential features of the claims, so the scope of the claims is not limited by the contents described in the contents of the invention.

도 1은 본 명세서의 실시예에 따른 표시장치의 평면도이다.
도 2는 도 1의 절단선 I-I'에 따른 단면도이다.
도 3은 도 1의 점선 구역 II를 확대한 평면도이다.
도 4는 본 명세서의 실시예에 따른 표시장치의 단면도이다.
도 5a 내지 5c는 수분에 의해 기판의 들뜸 불량 발생 메카니즘을 보여주는 도면이다.
1 is a plan view of a display device according to an exemplary embodiment of the present specification.
2 is a cross-sectional view taken along line I-I 'of FIG. 1.
3 is an enlarged plan view of the dotted area II of FIG. 1.
4 is a cross-sectional view of a display device according to an exemplary embodiment of the present specification.
5A to 5C are diagrams showing a mechanism for generating a defective substrate by moisture.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods for achieving them will be clarified with reference to embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only the present embodiments allow the disclosure of the present invention to be complete, and the general knowledge in the technical field to which the present invention pertains. It is provided to fully inform the holder of the scope of the invention, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for describing the embodiments of the present invention are exemplary and the present invention is not limited to the illustrated matters. The same reference numerals refer to the same components throughout the specification. In addition, in the description of the present invention, when it is determined that detailed descriptions of related known technologies may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted. When 'include', 'have', 'consist of', etc. mentioned in the specification are used, other parts may be added unless '~ man' is used. When a component is expressed as a singular number, the plural number is included unless otherwise specified.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including the error range even if there is no explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of the description of the positional relationship, for example, when the positional relationship of two parts is described as '~ top', '~ upper', '~ bottom', '~ side', etc., 'right' Alternatively, one or more other parts may be located between the two parts unless 'direct' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a time relationship, for example, 'after', 'following', '~ after', '~ before', etc. When a temporal sequential relationship is described, 'right' or 'direct' It may also include cases that are not continuous unless it is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are only used to distinguish one component from another component. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 명세서의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present specification, terms such as first, second, A, B, (a), and (b) may be used. These terms are only for distinguishing the component from other components, and the essence, order, order, or number of the component is not limited by the term. When a component is described as being "connected", "coupled" or "connected" to another component, the component may be directly connected to or connected to the other component, but different components between each component It will be understood that the "intervenes" may be, or each component may be "connected", "coupled" or "connected" through other components.

본 명세서에서 "표시장치"는 표시패널과 표시패널을 구동하기 위한 구동부를 포함하는 액정 모듈(Liquid Crystal Module; LCM), 유기발광 모듈(OLED Module), 양자점 모듈(Quantum Dot Module)과 같은 협의의 표시장치를 포함할 수 있다. 그리고, LCM, OLED, QD 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 자동차용 장치(automotive display) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장장치(equipment display), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic device) 등과 같은 세트 전자 장치(set electronic device) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.In the present specification, "display device" is a liquid crystal module including a display panel and a driving unit for driving the display panel (Liquid Crystal Module; LCM), an organic light emitting module (OLED Module), a quantum dot module (Quantum Dot Module) It may include a display device. And, an electronic device including a laptop computer, a television, a computer monitor, an automotive display, or other form of a vehicle, which is a complete product or a final product including LCM, OLED, and QD modules. It may also include a set electronic device or set device, such as (equipment display), a mobile electronic device such as a smartphone or an electronic pad.

따라서, 본 명세서에서의 표시장치는 LCM, OLED, QD 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED, QD 모듈 등을 포함하는 응용제품 또는 최종소비자 장치인 세트 장치까지 포함할 수 있다.Accordingly, the display device in the present specification may include a narrow display device itself, such as an LCM, OLED, QD module, and even a set device that is an application product or a final consumer device including LCM, OLED, QD module, and the like.

그리고, 경우에 따라서는, 표시패널과 구동부 등으로 구성되는 LCM, OLED, QD 모듈을 협의의 "표시장치"로 표현하고, LCM, OLED, QD 모듈을 포함하는 완제품으로서의 전자장치를 "세트장치"로 구별하여 표현할 수도 있다. 예를 들면, 협의의 표시장치는 액정(LCD), 유기발광(OLED) 또는 양자점(Quantum Dot)의 표시패널과, 표시패널을 구동하기 위한 제어부인 소스 PCB를 포함하며, 세트장치는 소스 PCB에 전기적으로 연결되어 세트장치 전체를 제어하는 세트 제어부인 세트 PCB를 더 포함하는 개념일 수 있다.In some cases, LCM, OLED, and QD modules composed of a display panel and a driving unit are expressed as a negotiated "display device", and electronic devices as finished products including LCM, OLED, and QD modules are "set devices". It can also be expressed separately. For example, the consultation display device includes a display panel of liquid crystal (LCD), organic light emitting (OLED), or quantum dots, and a source PCB as a control unit for driving the display panel, and the set device is connected to the source PCB. It may be a concept that further includes a set PCB which is a set control unit that is electrically connected to control the entire set device.

본 실시예에 사용되는 표시패널은 액정표시패널, 유기전계발광(OLED: Organic Light Emitting Diode) 표시패널, 양자점표시패널(QD: Quantum Dot) 및 전계발광 표시패널(electroluminescent display panel) 등의 모든 형태의 표시패널이 사용될 수 있으며, 본 명세서의 실시예의 유기전계발광(OLED) 표시패널용 플렉서블 기판과 하부의 백플레이 지지구조로 베젤 벤딩을 할 수 있는 특정한 표시패널에 한정되는 것은 아니다. 그리고, 본 명세서의 실시예에 따른 표시장치에 사용되는 표시패널은 표시패널의 형태나 크기에 한정되지 않는다. The display panel used in the present embodiment includes all forms of a liquid crystal display panel, an organic light emitting diode (OLED) display panel, a quantum dot display panel (QD), and an electroluminescent display panel. The display panel may be used, and is not limited to a specific display panel capable of bezel bending with the flexible substrate for an organic light emitting (OLED) display panel of the embodiment of the present specification and a back play support structure below. In addition, the display panel used in the display device according to the exemplary embodiment of the present specification is not limited to the shape or size of the display panel.

예를 들면, 표시패널이 유기전계발광(OLED) 표시패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT) 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 박막 트랜지스터(TFT) 상에 배치되는 봉지 기판 또는 봉지층(Encapsulation) 등을 포함하여 구성될 수 있다. 봉지층은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 박막 트랜지스터(TFT) 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들면 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot)등을 포함할 수 있다. For example, when the display panel is an organic light emitting (OLED) display panel, it may include a plurality of gate lines and data lines, and pixels formed in an intersection region of the gate lines and the data lines. Then, a thin film transistor (TFT) including a thin film transistor which is an element for selectively applying voltage to each pixel, an organic light emitting device (OLED) layer on the thin film transistor TFT, and a thin film transistor to cover the organic light emitting device layer It may be configured to include an encapsulation or an encapsulation substrate (Encapsulation) disposed on the (TFT). The encapsulation layer protects the thin film transistor and the organic light emitting device layer from external impact, and can prevent moisture or oxygen from penetrating the organic light emitting device layer. In addition, the layer formed on the thin film transistor TFT may include an inorganic light emitting layer, for example, a nano-sized material layer or a quantum dot.

도 1은 본 명세서의 실시예에 따른 표시장치(100)의 개략적으로 나타내는 평면도이다. 1 is a plan view schematically illustrating a display device 100 according to an exemplary embodiment of the present specification.

도 1을 참조하면, 표시장치(100)는 발광소자(230)와 박막 트랜지스터(210)가 형성된, 적어도 하나의 표시영역(101)을 포함한다. Referring to FIG. 1, the display device 100 includes at least one display area 101 in which a light emitting device 230 and a thin film transistor 210 are formed.

표시장치(100)은 표시영역(101)의 주변부에 배치되는 비표시영역(NDA)을 더 포함할 수 있고 표시영역(DA)의 상하좌우를 비표시영역(NDA)이라고 할 수 있다. 표시영역(DA)은 직사각형 형태일 수 있으며, 스마트 와치(Watch)나 자동차용 표시장치에는 원형이나 타원형 혹은 다각형등의 다양한 형태의 표시장치가 적용될 수 있다. 따라서, 표시영역(DA)을 둘러싸고 있는 비표시영역(NDA)의 배열이 도 1에 예시된 표시장치(100)로 한정되는 것은 아니다. 도 1에 예시된 표시장치(100)로 설명하자면 표시영역(DA)의 좌우측 비표시영역(NDA)에는 표시영역(DA)내 형성된 발광소자들(230)과 박막 트랜지스터(210)들의 구동을 위한 다양한 컴포넌트들이 위치하여 안정적인 발광을 위한 기능을 제공할 수 있다. 여기서, 표시영역(DA)의 좌우측 비표시영역(NDA)은 일명 제1 컴포넌트 형성부로 지칭될 수도 있다. 표시영역(DA)의 좌우측 비표시영역(NDA)에는, 예를 들면 GIP(Gate In Panel, 123) 및 ESD(Electrostatic Discharge, 124) 등의 회로들, 발광소자의 일부분인 캐소드와 발광소자의 전압 기준점인 저전위 전압(VSS) 배선(122) 간의 접촉을 위한 영역, 발광소자(230)를 외부의 투습이나 이물로부터 보호하기 위한 봉지층(240) 중 이물보상층의 도포 공정 중에 표시장치(100)의 외측으로 넘쳐 흐르는 것을 방지하기 위한 다수의 댐(Dam) 구조 및 모기판에서 개별 표시장치(100)로 나누기 위한 절단 공정(Scribing 공정) 중에 발생할 수 있는 크랙(Crack)이 표시장치(100) 내부로 전달되는 것을 방지하기 위한 크랙방지 구조(Crack stopper strucuture, 128) 등이 배치될 수 있다. The display device 100 may further include a non-display area NDA disposed in the periphery of the display area 101, and the top, bottom, left, and right of the display area DA may be referred to as a non-display area NDA. The display area DA may have a rectangular shape, and various types of display devices such as a circle, an oval, or a polygon may be applied to a smart watch or a display device for automobiles. Therefore, the arrangement of the non-display area NDA surrounding the display area DA is not limited to the display device 100 illustrated in FIG. 1. Referring to the display device 100 illustrated in FIG. 1, the left and right non-display areas NDA of the display area DA are used to drive the light emitting elements 230 and the thin film transistors 210 formed in the display area DA. Various components are located to provide a function for stable light emission. Here, the left and right non-display areas NDA of the display area DA may be referred to as a first component forming unit. In the left and right non-display areas NDA of the display area DA, circuits such as GIP (Gate In Panel, 123) and ESD (Electrostatic Discharge, 124), the voltage of the cathode and the light emitting device as part of the light emitting device The area for contact between the low potential voltage (VSS) wiring 122 which is a reference point, and the display device 100 during the process of applying the foreign matter compensation layer among the encapsulation layers 240 for protecting the light emitting device 230 from external moisture or foreign matter ) A plurality of dam structures to prevent overflowing to the outside and cracks that may occur during the cutting process (Scribing process) for dividing the mother board into individual display devices 100 is a display device 100 A crack stopper structure (128) for preventing transmission to the inside may be disposed.

본 명세서의 실시예에 따른 크랙방지 구조(126)는 절단 공정 중에 기판(110)의 절단면(Trimming line)에서 발생하는 충격이 비표시영역(NDA)에 형성된 GIP(123)나 ESD(124) 혹은 VSS(122)에 도달하여 파괴하거나 더 나아가 표시영역(DA)에 형성된 발광소자(230)나 박막 트랜지스터(210)에 투습경로를 제공하여 흑점(Dark spot) 및 화소 수축(Pixel Shrinkage)이 발생하는 것을 방지하는 역할을 할 수 있다. The crack preventing structure 126 according to the exemplary embodiment of the present specification includes the GIP 123 or the ESD 124 or the GIP 123 formed in the non-display area NDA in which an impact generated in the trimming line of the substrate 110 during the cutting process is performed. When the VSS 122 is reached and destroyed or further, a moisture permeation path is provided to the light emitting device 230 or the thin film transistor 210 formed in the display area DA, resulting in dark spots and pixel shrinkage. It can serve to prevent things.

크랙방지 구조(126)의 구성은 무기막 혹은 유기막으로 구성될 수 있고, 무기막/유기막의 복층 구조로 형성될 수 있다. 도 1에서는 크랙방지 구조(126)가 표시장치(100)의 장변 양측과 단변 한측에만 배치되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들면, 크랙방지 구조(126)가 벤딩영역(BA)과 노치(127)가 형성된 영역에도 배치되어 기판(110)의 모든 외곽에 배치될 수도 있다. The crack preventing structure 126 may be composed of an inorganic film or an organic film, and may be formed of a multilayer structure of an inorganic film / organic film. In FIG. 1, the crack prevention structure 126 is illustrated as being disposed only on both sides of the long side and one side of the display device 100, but is not limited thereto. For example, the crack preventing structure 126 may be disposed on the bending area BA and the area where the notch 127 is formed, and may be disposed on all the outer surfaces of the substrate 110.

크랙방지 구조(126)의 바깥측인 기판(110)의 절단면에 인접한 영역에서는 표시영역을 형성할 때 전면 증착되는 절연막들(GI, Buffer layer등)의 부분 혹은 전체를 에칭(etching)하여 기판(110)의 상부에 소량의 절연막이 남거나 기판의 상부 표면이 완전히 노출되도록 하여 절단 충격이 해당 절연막에 전달되지 않도록 구성할 수 있다. In a region adjacent to the cut surface of the substrate 110, which is the outside of the crack prevention structure 126, a part or all of the insulating films (GI, buffer layer, etc.) deposited on the entire surface when forming the display area is etched to etch the substrate ( 110) may be configured such that a small amount of insulating film remains on the upper portion or the upper surface of the substrate is completely exposed so that the cutting impact is not transmitted to the corresponding insulating layer.

도 1을 참조하면, 표시장치(100)의 하부영역에는 외부 전원과 데이터 구동신호등을 받거나 터치 신호를 주고 받기 위해 형성된 패드(135) 및 패드(135)와 전기적으로 연결된 FPCB(136)가 배치되고, FPCB(136)로부터 연장되는 고전위 전압(VDD)용 배선(121), 저전위 전압(VSS)용 배선(122) 및/또는 데이터용 전압 배선(127)들이 배치될 수 있다.Referring to FIG. 1, in the lower region of the display device 100, an external power supply and a data driving signal lamp or a pad 135 formed to receive and transmit a touch signal and an FPCB 136 electrically connected to the pad 135 are disposed. , The wiring 121 for the high potential voltage (VDD), the wiring 122 for the low potential voltage (VSS), and / or the voltage wiring 127 for data extending from the FPCB 136 may be disposed.

본 명세서의 데이터용 전압 배선(127)은 발광소자(230)의 발광신호를 발생시키는 데이터 드라이버 IC(137)쪽으로 연결되어 배치될 수 있다.The data voltage line 127 of the present specification may be disposed to be connected to the data driver IC 137 that generates the light emission signal of the light emitting element 230.

앞서 설명한 패드(135)와 데이터 드라이버 IC(137)가 배치된 영역을 제2 컴포넌트 형성부로 지칭될 수도 있다. 제2 컴포넌트 형성부에는 고전위 전압용 배선(121) 및 저전위 전압용 배선(122)의 일부가 배치될 수 있다.The area where the pad 135 and the data driver IC 137 described above are disposed may be referred to as a second component forming unit. A portion of the high-potential voltage wiring 121 and the low-potential voltage wiring 122 may be disposed in the second component forming unit.

도 1을 참조하면 본 명세서의 실시예에 따른 표시장치(100)에는, 점선으로 표시된 것과 같이 벤딩영역(BA)의 벤딩을 위해 표시장치(100)의 하측 양모서리를 절단하여 형성된 노치(Notch, 151)를 배치할 수 있다. Referring to FIG. 1, in the display device 100 according to an exemplary embodiment of the present specification, a notch formed by cutting both lower edges of the display device 100 for bending the bending area BA, as indicated by a dotted line, 151).

예를 들면, 모기판에서 개별 패널로 나누기 위한 절단 공정을 진행할 때 비표시영역(NDA)의 일부인 표시장치(100)의 하측 양모서리 영역 부근에서 비표시영역(NDA) 내측으로 절단하여 절단면이 고전위 전압(VDD) 배선(121)이나 저전위 전압(VSS) 배선(122)에 인접하도록 노치(151)를 형성할 수 있다. For example, when a cutting process for dividing an individual panel from a mother board is performed, the cutting surface is cut by cutting the inside of the non-display area NDA near the lower edge area of the display device 100 that is part of the non-display area NDA. The notch 151 may be formed to be adjacent to the upper voltage (VDD) wiring 121 or the low potential voltage (VSS) wiring 122.

본 명세서의 노치(151)는 플렉서블 기판(110)의 일단에서 노치(151)가 시작되고 해당 영역의 인근에서 벤딩 공정을 할 수 있으며, 데이터 드라이버 IC(137) 인근에서 벤딩이 끝나도록 하여 드라이버 IC(137)와 FPCB 패드(135)가 있는 플렉서블 기판 영역은 표시영역이 형성된 플렉서블 기판의 배면쪽에 접할 수 있다. The notch 151 of the present specification may start the notch 151 at one end of the flexible substrate 110 and perform a bending process in the vicinity of the corresponding area, and the driver IC may be bent near the data driver IC 137 The flexible substrate area including the 137 and the FPCB pad 135 may contact the back side of the flexible substrate on which the display area is formed.

표시장치(100)의 상면에 형성된 패드(135)에 연결되는 부재는 FPCB(136) 로 한정되지 않고, 다양한 부재가 연결 가능하며 패드(135)의 위치는 표시장치(100)의 상면 혹은 배면에 배치하는 것도 가능하다. The member connected to the pad 135 formed on the top surface of the display device 100 is not limited to the FPCB 136, and various members can be connected, and the position of the pad 135 is located on the top or back surface of the display device 100. It is also possible to deploy.

도 1에서 예시된 데이터 드라이버 IC(137)는 표시장치 상면에 배치되는 것으로 예시하였지만 드라이버 IC(137)에 국한되지 않으며, 위치도 표시장치(100)의 상면에 국한되지 않고 배면에 배치될 수 있다. Although the data driver IC 137 illustrated in FIG. 1 is illustrated as being disposed on the upper surface of the display device, it is not limited to the driver IC 137, and the position is not limited to the upper surface of the display device 100 but may be disposed on the rear surface. .

도 2는 도 1의 표시장치(100)의 비표시영역(NDA)이 벤딩된 상태의 단면을 도시한 것으로, 도 1에 표시된 절단선 I-I'을 따라 절단한 단면도이다. 도 2에서는 플렉서블 기판(110)과 플렉서블 기판(110)위에 형성될 수 있는 박막 트랜지스터(210), 발광소자(230) 및 봉지층(240)을 포함하도록 표시영역(DA)을 간략히 기재하였고, 기판(110)의 하부에 지지층(131)을 배치할 수 있다. FIG. 2 is a cross-sectional view of the non-display area NDA of the display device 100 of FIG. 1 in a bent state, and is a cross-sectional view taken along the cutting line I-I 'shown in FIG. 1. In FIG. 2, the display area DA is briefly described to include the flexible substrate 110 and the thin film transistor 210, the light emitting device 230, and the encapsulation layer 240 that may be formed on the flexible substrate 110, and the substrate The support layer 131 may be disposed under the 110.

도 1을 참조하면, 플렉서블 기판(110)은 화면을 표시하는 표시영역(DA), 표시영역(DA)을 둘러싸고 있는 영역인 비표시영역(NDA)을 포함할 수 있다. 그리고, 비표시영역(NDA)에는 플렉서블 기판(110)이 구부러지는 벤딩영역(BA)을 포함할 수 있다. 벤딩영역(BA)에 대응되는 플렉서블 기판(110) 상에는 마이크로 코팅층(Micro Coating Layer; MCL, 133)이 배치될 수 있다. 마이크로 코팅층(133)은 벤딩영역(BA)에 대응되는 플렉서블 기판(110)상에 배치된 배선들의 파손을 방지하거나 보호할 수 있다. Referring to FIG. 1, the flexible substrate 110 may include a display area DA displaying a screen and a non-display area NDA that is an area surrounding the display area DA. In addition, the non-display area NDA may include a bending area BA in which the flexible substrate 110 is bent. A micro coating layer (MCL, 133) may be disposed on the flexible substrate 110 corresponding to the bending area BA. The micro coating layer 133 may prevent or protect the breakage of the wirings disposed on the flexible substrate 110 corresponding to the bending area BA.

마이크로 코팅층(133)은 벤딩영역(BA) 상에 형성된 데이터(Data) 배선(127), 고전위 전압 배선(121) 및 저전위 전압 배선(122) 등의 각종 배선 형성부 상에 형성되어 벤딩 시 배선들의 위치를 중립선(Neutal Line)에 가까워지도록 인위적으로 조절할 수 있다. 이로 인해, 중립선 상부에 형성되는 인장 응력과 중립선 하부에 형성되는 압축 응력이 배선들에 최대한 적게 인가되도록 하여 내구성을 향상시킬 수 있다. 또한, 마이크로 코팅층(133)은 제조 공정 중에 플렉서블 기판(110) 상에 배치된 각종 배선들이 외부의 충격이나 수분 또는 먼지로부터 보호할 수 있다. The micro coating layer 133 is formed on various wiring forming parts such as data wiring 127 formed on the bending area BA, high potential voltage wiring 121, and low potential voltage wiring 122 to be bent. It is possible to artificially adjust the position of the wirings to be close to the neutral line. For this reason, the tensile stress formed on the upper portion of the neutral line and the compressive stress formed on the lower portion of the neutral line can be applied to the wirings as little as possible to improve durability. In addition, the micro-coating layer 133 may protect various wirings disposed on the flexible substrate 110 from external impact, moisture, or dust during the manufacturing process.

플렉서블 기판(110) 하부에는 지지층(131)이 배치될 수 있다. 지지층(131)은, 예를 들면, 100㎛ 내지 125㎛, 50 ㎛ 내지 150 ㎛, 75 ㎛ 내지 200 ㎛, 150 ㎛ 미만, 또는 100 ㎛ 보다 큰 두께를 가질 수도 있으며, 이 두께에 한정되는 것은 아니다. 지지층(131)은, 예를 들어, 폴리에틸렌 테레프탈레이트(PET)으로 이루어질 수 있다. 지지층(131)은 레이저(Laser) 등에 의해 컷팅(cutting)되고 지지층(131)의 컷팅 단면들이 서로 마주보도록 벤딩되어 벤딩영역(BA)을 형성할 수 있다.A support layer 131 may be disposed under the flexible substrate 110. The support layer 131 may have, for example, a thickness of 100 μm to 125 μm, 50 μm to 150 μm, 75 μm to 200 μm, less than 150 μm, or greater than 100 μm, but is not limited to this thickness. . The support layer 131 may be made of, for example, polyethylene terephthalate (PET). The support layer 131 may be cut by a laser or the like and bent so that the cutting cross-sections of the support layer 131 face each other to form a bending area BA.

플렉서블 기판(110)의 일단부에는 패드부(135)가 형성될 수 있다. 벤딩 공정을 진행하면 패드부(135)와 배치된 플렉서블 기판(110)은 표시영역(DA)의 화면 뒤쪽으로 배치되어 표시장치(100)의 크기가 상대적으로 작아질 수 있다.A pad portion 135 may be formed at one end of the flexible substrate 110. When the bending process is performed, the pad unit 135 and the flexible substrate 110 disposed are disposed behind the screen of the display area DA, so that the size of the display device 100 may be relatively small.

벤딩된 플렉서블 기판(110)의 사이에는, 벤딩된 형태를 유지할 수 있도록 접착제(134)가 지지층(131)의 아래측에 제공될 수 있다. 예를 들면, 접착제(134)는 폼테이프(foam tape)일 수 있다. 예를 들면, 접착제(134)는 압력 감지 접착제, 폼형(foam-type) 접착제, 액체 접착제, 광 경화 접착제 또는 임의의 다른 적합한 접착성분을 포함할 수 있다. 접착제(134)는 압축 재료로 형성되거나 압축 재료를 포함할 수 있고, 접착제(134)에 결합된 부분들에 대한 쿠션일 수 있다. 예를 들어, 접착제(134)의 구성 재료는 압축성일 수도 있다. 접착제(134)는 접착 재료의 상부층과 하부층 사이에 개재된 쿠션층(예를 들어, 폴리올레핀 폼)을 포함하는, 복수의 층들로 형성될 수도 있다. Between the flexible substrate 110 that is bent, an adhesive 134 may be provided below the support layer 131 so as to maintain a bent shape. For example, the adhesive 134 may be a foam tape. For example, the adhesive 134 can include a pressure sensitive adhesive, a foam-type adhesive, a liquid adhesive, a photo-curing adhesive, or any other suitable adhesive component. The adhesive 134 may be formed of a compressive material or include a compressive material, and may be a cushion for portions coupled to the adhesive 134. For example, the constituent material of the adhesive 134 may be compressible. The adhesive 134 may be formed of a plurality of layers, including a cushion layer (eg, polyolefin foam) interposed between the top and bottom layers of the adhesive material.

접착제(134)는 지지층(131)의 연장된 바디부의 상부 표면과 하부 표면 중 적어도 하나 상에 배치될 수 있다.The adhesive 134 may be disposed on at least one of the upper surface and the lower surface of the extended body portion of the support layer 131.

플렉서블 기판(110)의 상면에 형성되지만 벤딩되어 드라이버 IC(137)와 패드(135) 및 패드(135)에 전기적으로 연결되도록 배치된 인쇄회로기판(PCB: printed circuit board)은 플렉서블 기판(110)의 배면에 배치될 수 있다. A printed circuit board (PCB) formed on an upper surface of the flexible substrate 110 but bent and electrically connected to the driver IC 137, the pad 135, and the pad 135 is flexible substrate 110. It can be placed on the back.

벤딩된 플렉서블 기판(110) 상의 배선 등을 보호하기 위해 도 2와 같이 마이크로 코팅층(133)이 배치될 수 있으며, 벤딩영역(BA)에 배치된 배선의 충분한 보호를 위해 벤딩영역(BA)의 전체에 도포될 수 있다. The micro coating layer 133 may be disposed as shown in FIG. 2 to protect the wiring on the bent flexible substrate 110, and the entire bending region BA is sufficiently protected for the wiring disposed in the bending region BA. Can be applied to.

도 3은 도 1의 노치(151)가 형성된 II영역을 확대한 도면으로, 벤딩 공정을 하기 전에 벤딩영역(BA)과 비표시영역(NDA)의 컴포넌트들을 도시한 것이다.FIG. 3 is an enlarged view of an area II in which the notch 151 of FIG. 1 is formed, and shows components of the bending area BA and the non-display area NDA before the bending process.

노치(151)는 표시장치(100)에서 비표시영역(NDA)에 대응되는 플렉서블 기판(110) 모서리를 절단하여 도 3과 같은 플렉서블 기판(110) 절단 라인을 형성할 수 있다. 슬림 베젤 혹은 네로우 베젤을 위해서는 벤딩 공정을 진행할 시, 벤딩되는 기판의 면적이 적으면 적을수록 벤딩 시 기판이 받게 되는 응력(stress)이 작아지므로 공정 수율이 더 향상될 수 있다. 또한, 플렉서블 기판(110)의 외곽 라인을 따라 절단 하는 공정 중 발생할 수 있는 크랙(Crack)의 전파를 막기 위해, 플렉서블 기판(110)의 외곽 라인을 따라 플렉서블 기판(110)의 외곽 라인 내측에 크랙 방지구조(126)를 형성할 수 있다. 플렉서블 기판(110)은, 도 3에 도시된 바와 같이, 내구성 및 생산성 향상을 위하여 모서리를 둥글게(Round) 형성할 수 있으며, 이에 한정되는 것은 아니다. The notch 151 may cut the edge of the flexible substrate 110 corresponding to the non-display area NDA in the display device 100 to form a cutting line of the flexible substrate 110 as shown in FIG. 3. For a slim bezel or a narrow bezel, when the bending process is performed, the smaller the area of the substrate to be bent, the less stress the substrate receives when bending, so the process yield can be further improved. In addition, in order to prevent the propagation of cracks that may occur during the process of cutting along the outer line of the flexible substrate 110, the crack inside the outer line of the flexible substrate 110 along the outer line of the flexible substrate 110. The preventive structure 126 can be formed. The flexible substrate 110, as shown in FIG. 3, may have rounded corners to improve durability and productivity, but is not limited thereto.

표시영역(DA)의 측면에 GIP(123)와 ESD(124) 등이 배치될 수 있고 접지를 위한 저전위 전압 배선(122)이 외곽을 따라 배치될 수 있다. 패드(135)에서 들어오는 외부 전원이 고전위 전압 배선(121)과 게이트 전원 배선(127) 등을 통해 벤딩영역(BA)을 지나 표시영역(DA)에 인접한 비표시영역(NDA)으로 들어올 수 있다. 그리고, 드라이버 IC(137)에서 데이터 배선(127)이 연장되어 벤딩영역(BA)을 지나 표시영역(DA)으로 들어갈 수 있다. 이러한 다양한 배선들이 벤딩영역(BA)을 지나게 되므로, 벤딩 공정시 복수의 배선들이 인장 및 압축 응력에 노출될 수 있다. 그리고, 플렉서블 기판(110)은 벤딩영역(BA)에서 응력이 집중되어 파손이 될 수 있다. 이로 인해 표시장치(100)가 제대로 동작하지 않는 불량이 발생될 수 있다. The GIP 123 and the ESD 124 may be disposed on the side of the display area DA, and the low potential voltage wiring 122 for grounding may be disposed along the periphery. The external power coming from the pad 135 may pass through the bending area BA and enter the non-display area NDA adjacent to the display area DA through the high-potential voltage line 121 and the gate power line 127. . In addition, the data wiring 127 may extend from the driver IC 137 to pass through the bending area BA and enter the display area DA. Since these various wires pass through the bending area BA, a plurality of wires may be exposed to tensile and compressive stress during the bending process. In addition, the flexible substrate 110 may be damaged because stress is concentrated in the bending area BA. As a result, a defect in which the display device 100 does not operate properly may occur.

따라서, 벤딩영역(BA)의 배선들을 보호하기 위해 플렉서블 기판(110)이 환경적 요인 또는 여러가지 외력으로 인해 변형되는 것을 방지하는 것이 중요할 수 있다.Therefore, it may be important to prevent the flexible substrate 110 from being deformed due to environmental factors or various external forces to protect the wirings of the bending area BA.

도 4는 본 명세서의 실시예에 따른 표시장치의 단면도이다. 도 4는 표시장치(100)의 표시영역(DA)과 벤딩영역(BA)의 컴포넌트들을 도시한 것이다. 4 is a cross-sectional view of a display device according to an exemplary embodiment of the present specification. 4 illustrates components of the display area DA and the bending area BA of the display device 100.

도 4를 참조하면, 본 명세서의 실시예에 따른 표시장치(100)는 플렉서블 기판(110), 버퍼층(111), 박막 트랜지스터(210), 게이트 절연층(112), 층간 절연층(113), 보호층(114), 제1 평탄화층(115), 제2 평탄화층(116), 보조 전극(220), 뱅크(117), 발광소자(230), 제1 신호배선(310), 제2 신호배선(312), 및 봉지층(240)을 포함할 수 있다.Referring to FIG. 4, the display device 100 according to an exemplary embodiment of the present specification includes a flexible substrate 110, a buffer layer 111, a thin film transistor 210, a gate insulating layer 112, and an interlayer insulating layer 113, Protective layer 114, first planarization layer 115, second planarization layer 116, auxiliary electrode 220, bank 117, light emitting device 230, first signal wiring 310, second signal A wiring 312 and an encapsulation layer 240 may be included.

플렉서블 기판(110)은 표시장치(100)의 다양한 구성요소들을 지지할 수 있다. 플렉서블 기판(110)은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 플렉서블 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(PI)로 이루어질 수도 있다. 기판(110)이 폴리이미드(PI)로 이루어지는 경우, 플렉서블 기판(110) 하부에 유리로 이루어지는 지지 기판이 배치된 상황에서 표시장치 제조 공정이 진행되고, 표시장치 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 플렉서블 기판(110)을 지지하기 위한 백 플레이트(back plate)가 플렉서블 기판(110) 하부에 배치될 수도 있다.The flexible substrate 110 may support various components of the display device 100. The flexible substrate 110 may be made of a plastic material having flexibility. When the flexible substrate 110 is made of a plastic material, for example, it may be made of polyimide (PI). When the substrate 110 is made of polyimide (PI), the display device manufacturing process is performed in a situation in which a support substrate made of glass is disposed under the flexible substrate 110, and the support substrate is released after the display device manufacturing process is completed. It can be released. In addition, after the support substrate is released, a back plate for supporting the flexible substrate 110 may be disposed under the flexible substrate 110.

플렉서블 기판(110)이 폴리이미드(PI)층으로 이루어지는 경우, 수분성분이 폴리이미드(PI)층으로 이루어진 플렉서블 기판(110)을 뚫고 박막트랜지스터(210) 또는 발광 소자(230)까지 투습이 진행되어 표시장치(100)의 성능을 저하시킬 수 있다. When the flexible substrate 110 is made of a polyimide (PI) layer, the moisture component penetrates the flexible substrate 110 made of a polyimide (PI) layer, and moisture permeation proceeds to the thin film transistor 210 or the light emitting device 230. The performance of the display device 100 may be reduced.

본 명세서의 일 실시예에 따른 표시장치(100)는 투습에 의한 표시장치(100)의 성능이 저하되는 것을 방지하기 위해 플렉서블 기판(100)을 2중의 베이스층으로 구성할 수 있다. 그리고, 2개의 베이스층 사이에 투습 효과가 우수한 산화 실리콘(SiOx)층을 형성함으로써, 수분성분이 하부의 베이스층을 뚫고 지나가는 것을 차단하여 제품성능 신뢰성을 향상시킬 수가 있다. The display device 100 according to an exemplary embodiment of the present specification may configure the flexible substrate 100 as a double base layer to prevent deterioration of the performance of the display device 100 due to moisture permeation. In addition, by forming a silicon oxide (SiOx) layer having excellent moisture permeation effect between the two base layers, it is possible to improve product performance reliability by blocking moisture components from passing through the lower base layer.

또한, 플렉서블 기판(110)을 구성하는 베이스층에 차지(charge)된 전하가 백 바이어스(Back Bias)를 형성하여 박막 트랜지스터(210)에 영향을 줄 수 있다. 따라서, 베이스층에 차지(charge)된 전하를 차단하기 위하여 플렉서블 기판(110)과 박막 트랜지스터(210) 사이에 별도의 금속층을 배치할 필요가 있다. 하지만, 본 명세서의 일 실시예에 따른 표시장치(100)는 2개의 베이스층 사이에 산화 실리콘(SiOx)층을 형성해 줌으로써, 플렉서블 기판(110)의 베이스층에 차지(charge)된 전하를 차단하여 제품의 신뢰성을 향상시킬 수 있다. 그리고, 베이스층에 차지(charge)된 전하를 차단하기 위하여 금속층을 형성하는 공정을 생략할 수 있으므로, 공정을 단순화하고 생산단가를 절감할 수 있다. In addition, charges charged in the base layer constituting the flexible substrate 110 may form a back bias to affect the thin film transistor 210. Therefore, it is necessary to arrange a separate metal layer between the flexible substrate 110 and the thin film transistor 210 in order to block the charge charged in the base layer. However, the display device 100 according to an exemplary embodiment of the present specification forms a silicon oxide (SiOx) layer between two base layers, thereby blocking charges charged in the base layer of the flexible substrate 110. Product reliability can be improved. In addition, since the process of forming the metal layer to block the charge charged in the base layer can be omitted, the process can be simplified and the production cost can be reduced.

베이스층을 기판(110)으로 사용하는 표시장치의 제품에서는 패널의 환경신뢰성 성능과 성능 신뢰성을 확보하는 것이 매우 중요하므로, 본 명세서의 일 실시예에 따른 표시장치(100)는 2중의 베이스층을 기판으로 사용하고, 2중의 베이스층 사이에 무기 절연층, 예를 들어 산화 실리콘(SiOx)층, 을 배치하여 제품의 환경신뢰성 성능을 확보하기 위한 구조를 구현할 수 있다. 예를 들어, 이산화 규소(Silica or Silicon Dioxide: SiO2) 물질을 2중의 폴리이미드(PI)층 사이에 배치할 수 있다. In the product of the display device using the base layer as the substrate 110, since it is very important to secure the environmental reliability performance and performance reliability of the panel, the display device 100 according to an embodiment of the present specification uses a double base layer. As a substrate, an inorganic insulating layer, for example, a silicon oxide (SiOx) layer, may be disposed between the two base layers to implement a structure for securing product environmental reliability performance. For example, a silicon dioxide (Silica or Silicon Dioxide: SiO2) material may be disposed between the double polyimide (PI) layers.

하지만, 플렉서블 기판(110)이 구부러지는 벤딩영역(BA)을 가지는 경우, 플렉서블 기판(110)의 벤딩영역(BA)에서 2중의 베이스층 사이에 배치된 산화 실리콘(SiOx)층과 베이스층간의 접착력이 수분에 의해 저하될 수 있다. 그리고, 산화 실리콘(SiOx)층과 베이스층 간의 접착력 약하로 인하여, 플렉서블 기판(110)은 벤딩영역(BA)에서 응력(Stress)을 받게 되면서, 베이스층이 들뜨는 문제점이 발생할 수 있다. 그리고, 플렉서블 기판(110)의 베이스층의 들뜸 현상으로 인하여 제품의 신뢰성이 저하될 수 있다. However, when the flexible substrate 110 has a bending region BA, the adhesion between the silicon oxide (SiOx) layer and the base layer disposed between the two base layers in the bending region BA of the flexible substrate 110 It may be lowered by this moisture. In addition, due to the weak adhesion between the silicon oxide (SiOx) layer and the base layer, the flexible substrate 110 is subjected to stress in the bending area BA, and a problem may arise in lifting the base layer. In addition, reliability of the product may be reduced due to the floating phenomenon of the base layer of the flexible substrate 110.

예를 들어, 산화 실리콘(SiOx) 물질로서 이산화 규소(SiO2)층을 2중의 폴리이미드(PI)층 사이에 배치하는 경우, 도 5a에 도시된 바와 같이, 폴리이미드(PI)층과 이산화 규소(SiO2)층은 이산화 규소(SiO2)층의 산소(O)와 폴리이미드(PI)층의 수소(H)가 결합(bonding)하여 접착될 수 있다. 하지만, 도 5b에 도시된 바와 같이, 고온의 제조 공정 또는 고온 고습의 신뢰성 테스트와 같은 과정을 거치면서 침투된 수분에 의하여, 폴리이미드(PI)층과 이산화 규소(SiO2)층의 결합은 수분(H2O)에 의해 깨질 수 있다. 예를 들어, 이산화 규소(SiO2)층의 산소(O)는 수분(H2O)의 수소(H)와 결합(bonding)할 수 있고, 폴리이미드(PI)층의 수소(H)는 수분(H2O)의 산소(O)와 결합(bonding)할 수 있다. 이와 같이, 수분(H2O)에 의해 폴리이미드(PI)층과 이산화 규소(SiO2)층의 결합(bonding)이 깨지게 되면, 폴리이미드(PI)층과 이산화 규소(SiO2)층 접착력은 약해질 수 있다. 그리고, 도 5c에 도시된 바와 같이, 폴리이미드(PI)층과 이산화 규소(SiO2)층이 수분에 의한 접착력 약하로 인하여 떨어지게 되면서, 폴리이미드(PI)층이 들뜨게 되는 들뜸 현상이 발생할 수 있다. For example, when a silicon dioxide (SiO 2 ) layer is disposed between two polyimide (PI) layers as a silicon oxide (SiOx) material, as shown in FIG. 5A, the polyimide (PI) layer and silicon dioxide The (SiO 2 ) layer may be bonded by bonding oxygen (O) of the silicon dioxide (SiO 2 ) layer and hydrogen (H) of the polyimide (PI) layer. However, as illustrated in FIG. 5B, the combination of the polyimide (PI) layer and the silicon dioxide (SiO 2 ) layer is moisture due to moisture penetrated through a process such as a high temperature manufacturing process or a high temperature and high humidity reliability test. (H 2 O). For example, oxygen (O) of the silicon dioxide (SiO 2 ) layer can be bonded to hydrogen (H) of moisture (H 2 O), and hydrogen (H) of the polyimide (PI) layer is water It can bond with oxygen (O) of (H 2 O). As described above, when the bonding of the polyimide (PI) layer and the silicon dioxide (SiO 2 ) layer is broken by moisture (H 2 O), the adhesion between the polyimide (PI) layer and the silicon dioxide (SiO2) layer is weak. It can be done. And, as shown in Figure 5c, as the polyimide (PI) layer and the silicon dioxide (SiO 2 ) layer is dropped due to weak adhesion due to moisture, a polyimide (PI) layer may be lifted up. .

따라서, 본 명세서의 실시예에 따른 표시장치는 수분 침투와 같은 환경 신뢰성도 향상시키면서, 벤딩에도 강건한 구조를 가지도록, 2개의 베이스층사이에 배치된 무기 절연층을 산화 실리콘(SiOx)층과 질화 실리콘(SiNx)층으로 이루어진 이중층으로 형성할 수 있다. 그러나, 이에 한정되지는 않으며, 산화 실리콘(SiOx)층과 질화 실리콘(SiNx)층으로 이루어진 3중층으로도 형성할 수 있다. 예를 들면, 도 4에 도시된 바와 같이, 표시장치(100)의 기판(110)은 제1 베이스층(110a), 제2 베이스층(110c), 및 제1 베이스층(110a)과 제2 베이스층(110c) 사이에 형성된 제1 무기 절연층(110b) 및 제1 무기 절연층(110b)과는 다른 물질인 제2 무기 절연층(110d)을 포함할 수 있다. 제1 무기 절연층(110b) 및 제2 무기 절연층(110d)은, 제1 베이스층(110a)에 전하가 차지(charge)되는 경우, 전하가 제2 베이스층(110b)을 통하여 박막 트랜지스터(210)에 영향을 주는 것을 차단하는 역할을 할 수 있다. Accordingly, the display device according to the exemplary embodiment of the present disclosure improves environmental reliability such as moisture penetration, and also has a robust structure for bending, so that an inorganic insulating layer disposed between two base layers is nitrided with a silicon oxide (SiOx) layer. It can be formed of a double layer made of a silicon (SiNx) layer. However, the present invention is not limited thereto, and may be formed of a triple layer composed of a silicon oxide (SiOx) layer and a silicon nitride (SiNx) layer. For example, as illustrated in FIG. 4, the substrate 110 of the display device 100 includes a first base layer 110a, a second base layer 110c, and a first base layer 110a and a second. The first inorganic insulating layer 110b formed between the base layers 110c and the second inorganic insulating layer 110d, which is a different material from the first inorganic insulating layer 110b, may be included. In the first inorganic insulating layer 110b and the second inorganic insulating layer 110d, when charge is charged to the first base layer 110a, the charge is charged through the second base layer 110b. 210).

그리고, 제1 베이스층(110a)과 제2 베이스층(110c) 사이에 형성된 제1 무기 절연층(110b)은 수분성분이 제1 베이스층(110a)을 뚫고서 침투하는 것을 차단하는 역할을 할 수도 있다. 제1 무기 절연층(110b)은 투습 방지 효과가 뛰어난 산화 실리콘(SiOx)층일 수 있다. 예를 들면, 이산화 규소(Silica or Silicon Dioxide: SiO2) 물질을 제1 무기 절연층(110b)으로 형성할 수 있다. In addition, the first inorganic insulating layer 110b formed between the first base layer 110a and the second base layer 110c may serve to block moisture components from penetrating through the first base layer 110a. have. The first inorganic insulating layer 110b may be a silicon oxide (SiOx) layer having excellent moisture permeation prevention effect. For example, a silicon dioxide (Silica or Silicon Dioxide: SiO 2 ) material may be formed as the first inorganic insulating layer 110b.

그리고, 제1 베이스층(110a)과 제1 무기 절연층(110b)사이에 제2 무기 절연층(110d)이 배치될 수 있다. 제2 무기 절연층(110d)은 제1 무기 절연층(110b)과는 다른 무기 물질층으로 이루어질 수 있다. 제2 무기 절연층(110d)은 수분에 의하여 제1 베이스층(110a)과의 접착력이 저하되지 않을 수 있는 물질로 이루어질 수 있다. 따라서, 제2 무기 절연층(110d)은 제1 베이스층(110a)과의 접착력을 향상시켜, 제1 베이스층(110a)이 플렉서블 기판(110)의 벤딩영역(BA)에서 들뜸이 발생하는 것을 방지할 수 있다. 제2 무기 절연층(110d)은 베이스층과의 접착력이 우수한 질화 실리콘(SiNx)층일 수 있다. 그리고, 제2 무기 절연층(110d)은 플렉서블 기판(110)에서 벤딩영역(BA)에만 배치될 수 있다. 예를 들어, 플렉서블 기판(110d)의 벤딩영역에서만 이산화 규소(SiO2)층과 제1 폴리이미층(110a) 사이에 질화 실리콘(SiNx)층이 배치될 수 있다. In addition, the second inorganic insulating layer 110d may be disposed between the first base layer 110a and the first inorganic insulating layer 110b. The second inorganic insulating layer 110d may be formed of an inorganic material layer different from the first inorganic insulating layer 110b. The second inorganic insulating layer 110d may be made of a material that may not deteriorate the adhesion with the first base layer 110a due to moisture. Therefore, the second inorganic insulating layer 110d improves adhesion to the first base layer 110a, so that the first base layer 110a is raised in the bending area BA of the flexible substrate 110. Can be prevented. The second inorganic insulating layer 110d may be a silicon nitride (SiNx) layer having excellent adhesion to the base layer. In addition, the second inorganic insulating layer 110d may be disposed only in the bending area BA in the flexible substrate 110. For example, a silicon nitride (SiNx) layer may be disposed between the silicon dioxide (SiO 2 ) layer and the first polyimid layer 110a only in the bending region of the flexible substrate 110d.

제1 베이스층(110a)과 제2 베이스층(110c) 사이에 배치된 무기 절연층은 3중층으로 형성될 수도 있다. 제1 베이스층(110a)과 제2 베이스층(110c)사이에 제1 무기 절연층(110b)이 배치될 수 있다. 그리고, 제1 베이스층(110a)과 제1 무기 절연층(110b)사이에 제2 무기 절연층(110d)이 배치될 수 있다. 그리고, 제1 무기 절연층(110b)과 제2 베이스층(110c)사이에는 제3 무기 절연층이 배치될 수 있다. 제2 무기 절연층(110d)과 제3 무기 절연층은 동일한 물질 일수 있다. 그리고, 제2 무기 절연층(110d) 및 제3 무기 절연층은 제1 무기 절연층(110b)과는 다른 무기 물질층일 수 있다. 예를 들어, 제1 베이스층(110a)과 제2 베이스층(110c)사이에 산화 실리콘(SiOx)층이 배치될 수 있다. 그리고, 제1 베이스층(110a)과 산화 실리콘(SiOx)층 사이에 질화 실리콘(SiNx)층이 배치될 수 있다. 그리고, 제2 베이스층(110c)과 산화 실리콘(SiOx)층 사이에 질화 실리콘(SiNx)층이 배치될 수 있다. 그리고, 산화 실리콘(SiOx)층은 이산화 규소(SiO2)층일 수 있다. 이와 같이, 산화 실리콘(SiOx)층과 베이스층 사이에 베이스층과의 접착력이 우수한 질화 실리콘(SiNx)층이 배치되어, 플렉서블 기판(110)의 벤딩영역(BA)에서 제1 베이스층(110a) 또는 제2 베이스층(110c)이 들뜸이 발생하는 것을 방지할 수 있다. 그리고, 플렉서블 기판(110)의 들뜸을 방지함으로써 벤딩영역(BA)에 배치된 배선의 파손을 방지하게 되어, 벤딩 구조에 강건하고 신뢰성이 향상된 제품을 생산할 수 있다. The inorganic insulating layer disposed between the first base layer 110a and the second base layer 110c may be formed as a triple layer. The first inorganic insulating layer 110b may be disposed between the first base layer 110a and the second base layer 110c. In addition, the second inorganic insulating layer 110d may be disposed between the first base layer 110a and the first inorganic insulating layer 110b. In addition, a third inorganic insulating layer may be disposed between the first inorganic insulating layer 110b and the second base layer 110c. The second inorganic insulating layer 110d and the third inorganic insulating layer may be the same material. In addition, the second inorganic insulating layer 110d and the third inorganic insulating layer may be inorganic material layers different from the first inorganic insulating layer 110b. For example, a silicon oxide (SiOx) layer may be disposed between the first base layer 110a and the second base layer 110c. In addition, a silicon nitride (SiNx) layer may be disposed between the first base layer 110a and the silicon oxide (SiOx) layer. In addition, a silicon nitride (SiNx) layer may be disposed between the second base layer 110c and the silicon oxide (SiOx) layer. In addition, the silicon oxide (SiOx) layer may be a silicon dioxide (SiO 2 ) layer. As such, a silicon nitride (SiNx) layer having excellent adhesion to the base layer is disposed between the silicon oxide (SiOx) layer and the base layer, so that the first base layer 110a in the bending area BA of the flexible substrate 110 is formed. Alternatively, the second base layer 110c may prevent lifting. And, by preventing the lifting of the flexible substrate 110, it is possible to prevent the breakage of the wiring disposed in the bending area BA, and it is possible to produce a product with improved robustness and reliability in the bending structure.

그리고, 제2 무기 절연층(110d)과 제3 무기 절연층은 플렉서블 기판(110)의 벤딩영역(BA)에서만 배치될 수 있다. 예를 들어, 플렉서블 기판(110)에서 벤딩영역(BA)에만 산화 실리콘(SiOx)층과 제1 베이스층(110a)사이에 질화 실리콘(SiNx)이 배치될 수 있다. 그리고, 플렉서블 기판(110)에서 벤딩영역(BA)에만 제2 베이스층(110c)과 산화 실리콘(SiOx)층 사이에 질화 실리콘(SiNx)이 더 배치될 수 있다. In addition, the second inorganic insulating layer 110d and the third inorganic insulating layer may be disposed only in the bending area BA of the flexible substrate 110. For example, in the flexible substrate 110, silicon nitride (SiNx) may be disposed between the silicon oxide (SiOx) layer and the first base layer 110a only in the bending area BA. In addition, silicon nitride (SiNx) may be further disposed between the second base layer 110c and the silicon oxide (SiOx) layer only in the bending area BA in the flexible substrate 110.

버퍼층(111)은 기판(110)상에 배치될 수 있다. 도 4에 도시된 바와 같이, 표시영역(DA)에 대응되는 플렉서블 기판(110) 상에는 버퍼층(110이 배치될 수 있다. 그리고, 벤딩영역(BA)에 대응되는 플렉서블 기판(110)상에는 버퍼층(110)이 배치되지 않을 수 있다. 플렉서블 기판(110)의 표시영역(.DA)에 배치된 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행할 수 있다. 그리고, 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.The buffer layer 111 may be disposed on the substrate 110. As illustrated in FIG. 4, a buffer layer 110 may be disposed on the flexible substrate 110 corresponding to the display area DA. And, the buffer layer 110 may be disposed on the flexible substrate 110 corresponding to the bending area BA. ) May not be disposed The buffer layer 111 disposed in the display area (.DA) of the flexible substrate 110 may be formed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof. The buffer layer 111 may improve adhesion between the layers formed on the buffer layer 111 and the substrate 110, and may serve to block alkali components, etc., from the substrate 110. The buffer layer 111 is not an essential component, and may be omitted based on the type and material of the substrate 110 and the structure and type of the thin film transistor.

본 명세서의 실시예에 따르면, 버퍼층(111)은 이산화 규소(SiO2)와 질화 실리콘(SiNx)이 교번으로 형성된 다중층으로 형성될 수 있다. 에를 들면, 버퍼층(111)은 n+1개의 층으로 이루어질 수 있다. 여기에서 n은 0, 2, 4, 6, 8과 같은 0을 포함하는 짝수를 의미한다. 따라서, n=0인 경우, 버퍼층(111)은 단일층으로 형성된다. 그리고, 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)일 수 있다. n=2인 경우, 버퍼층(111)은 3중층으로 형성될 수 있다. 버퍼층(111)이 3중층으로 형성되는 경우, 상부층 및 하부층은 산화 실리콘(SiOx)일 수 있으며, 상부층과 하부층 사이에 배치되는 중간층은 질화 실리콘(SiNx)일 수 있다. 그리고, n=4인 경우, 버퍼층(111)은 5중층으로 형성될 수 있다. 버퍼층(111)이 5중층으로 형성되는 경우, 도 1에 도시된 바와 같이, 제1 버퍼층(111a)은 기판(110)상에 형성될 수 있다. 또한, 제1 버퍼층(111a)은 이산화 규소(SiO2) 물질로 형성될 수 있다. 그리고, 제2 버퍼층(111b)은 질화 실리콘(SiNx) 물질로 형성될 수 있으며, 제1 버퍼층(111a)상에 배치될 수 있다. 그리고, 제3 버퍼층(111c)은 이산화 규소(SiO2) 물질로 형성될 수 있으며, 제2 버퍼층(111b)상에 배치될 수 있다. 그리고, 제4 버퍼층(111d)은 질화 실리콘(SiNx) 물질로 형성될 수 있으며, 제3 버퍼층(111c)상에 배치될 수 있다. 그리고, 제5 버퍼층(111e)은 이산화 규소(SiO2) 물질로 형성될 수 있으며, 제4 버퍼층(111d)상에 배치될 수 있다. 이와 같이, n이 2보다 크거나 같은 짝수인 경우, 버퍼층(111)은 산화 실리콘(SiOx)과 질화 실리콘(SiNx)이 교번으로 형성된 다중층으로 형성될 수 있다. 그리고, 다중층으로 이루어진 버퍼층(111)의 최상부층 및 최하부층은 산화 실리콘(SiOx) 물질로 형성될 수 있다. 예를 들면, 복수개의 층으로 이루어진 버퍼층(111)은 박막 트랜지스터(210)의 액티브층(211)과 접촉하는 상부층, 기판(110)과 접촉하는 하부층, 및 상부층과 하부층 사이에 위치하는 중간층을 포함할 수 있다. 그리고, 상부층 및 하부층은 산화 실리콘(SiOx) 물질로 형성될 수 있다. 그리고, 다중층으로 이루어진 버퍼층(111)의 상부층은 하부층 및 중간층의 두께보다 더 두껍게 형성될 수 있다. 복수개의 층으로 이루어진 버퍼층(111)에서 박막 트랜지스터(210)의 액티브층(211)과 접촉하는 상부층의 두께는 버퍼층(111)의 하부층 및 중간층의 두께보다 클 수 있다. 예를 들면, 도 1과 같이 버퍼층(111)이 5중층인 경우, 액티브층(211)과 접촉하고 있는 제5 버퍼층(111e)이 상부층일 수 있다. 그리고, 기판(110)과 접촉하고 있는 제1 버퍼층(111a)은 하부층일 수 있다. 또한, 제1 버퍼층(111a)와 제5 버퍼층(111e)사이에 배치되는 제2 버퍼층(111b), 제3 버퍼층(111c), 및 제4 버퍼층(111d)는 중간층일 수 있다. 여기에서, 상부층인 제5 버퍼층(111e)의 두께는 하부층인 제1 버퍼층(111a)의 두께 그리고 중간층인 제2 버퍼층(111b), 제3 버퍼층(111c), 및 제4 버퍼층(111d)의 각각의 두께보다 더 클 수 있다. 보다 구체적으로, 제5 버퍼층(111e)의 두께는 3000Å일 수 있으며, 제1 버퍼층(111a)은 1000Å로 형성될 수 있다. 그리고, 제2 버퍼층(111b), 제3 버퍼층(111c), 및 제4 버퍼층(111d)의 두께도 각각 1000Å로 형성될 수 있다. According to the exemplary embodiment of the present specification, the buffer layer 111 may be formed of multiple layers of alternating silicon dioxide (SiO 2 ) and silicon nitride (SiNx). For example, the buffer layer 111 may be formed of n + 1 layers. Here, n means an even number including 0 such as 0, 2, 4, 6, and 8. Therefore, when n = 0, the buffer layer 111 is formed as a single layer. In addition, the buffer layer 111 may be silicon nitride (SiNx) or silicon oxide (SiOx). When n = 2, the buffer layer 111 may be formed of a triple layer. When the buffer layer 111 is formed of a triple layer, the upper layer and the lower layer may be silicon oxide (SiOx), and the intermediate layer disposed between the upper layer and the lower layer may be silicon nitride (SiNx). In addition, when n = 4, the buffer layer 111 may be formed of five layers. When the buffer layer 111 is formed of five layers, as shown in FIG. 1, the first buffer layer 111a may be formed on the substrate 110. In addition, the first buffer layer 111a may be formed of silicon dioxide (SiO 2 ) material. Further, the second buffer layer 111b may be formed of a silicon nitride (SiNx) material, and may be disposed on the first buffer layer 111a. In addition, the third buffer layer 111c may be formed of a silicon dioxide (SiO2) material, and may be disposed on the second buffer layer 111b. Further, the fourth buffer layer 111d may be formed of a silicon nitride (SiNx) material, and may be disposed on the third buffer layer 111c. In addition, the fifth buffer layer 111e may be formed of silicon dioxide (SiO 2 ) material, and may be disposed on the fourth buffer layer 111d. As described above, when n is an even number greater than or equal to 2, the buffer layer 111 may be formed of multiple layers of alternating silicon oxide (SiOx) and silicon nitride (SiNx). In addition, the uppermost layer and the lowermost layer of the multi-layer buffer layer 111 may be formed of silicon oxide (SiOx) material. For example, the buffer layer 111 formed of a plurality of layers includes an upper layer contacting the active layer 211 of the thin film transistor 210, a lower layer contacting the substrate 110, and an intermediate layer positioned between the upper layer and the lower layer. can do. Further, the upper layer and the lower layer may be formed of a silicon oxide (SiOx) material. In addition, the upper layer of the buffer layer 111 made of multiple layers may be formed thicker than the thickness of the lower layer and the intermediate layer. The thickness of the upper layer contacting the active layer 211 of the thin film transistor 210 in the buffer layer 111 formed of a plurality of layers may be greater than the thickness of the lower layer and the intermediate layer of the buffer layer 111. For example, as illustrated in FIG. 1, when the buffer layer 111 is a five-layered layer, the fifth buffer layer 111e in contact with the active layer 211 may be an upper layer. In addition, the first buffer layer 111a in contact with the substrate 110 may be a lower layer. Further, the second buffer layer 111b, the third buffer layer 111c, and the fourth buffer layer 111d disposed between the first buffer layer 111a and the fifth buffer layer 111e may be intermediate layers. Here, the thickness of the fifth buffer layer 111e, which is the upper layer, is the thickness of the first buffer layer 111a, which is the lower layer, and the second buffer layer 111b, the third buffer layer 111c, and the fourth buffer layer 111d, which are intermediate layers, respectively. It can be greater than the thickness of. More specifically, the thickness of the fifth buffer layer 111e may be 3000Å, and the first buffer layer 111a may be formed of 1000Å. In addition, the thicknesses of the second buffer layer 111b, the third buffer layer 111c, and the fourth buffer layer 111d may also be formed to 1000 mm 2, respectively.

그리고, 복수개의 층으로 이루어진 버퍼층(111)에서 박막 트랜지스터(210)의 액티브층(211)과 접촉하는 상부층을 제외한 복수의 다른 층들은 모두 같은 두께를 가질 수 있다. 예를 들면, 액티브층(211)과 접촉하고 있는 제5 버퍼층(111e)을 제외한 제1 버퍼층(111a), 제2 버퍼층(111b), 제3 버퍼층(111c), 및 제4 버퍼층(111d)의 두께는 모두 같을 수 있다. In addition, in the buffer layer 111 formed of a plurality of layers, all of the plurality of other layers except the upper layer contacting the active layer 211 of the thin film transistor 210 may have the same thickness. For example, the first buffer layer 111a, the second buffer layer 111b, the third buffer layer 111c, and the fourth buffer layer 111d except for the fifth buffer layer 111e in contact with the active layer 211 The thickness can all be the same.

플렉서블 기판(110)의 표시영역(DA)에서, 박막 트랜지스터(210)는 버퍼층(111) 상에 배치될 수 있다. 박막 트랜지스터(210)는 액티브층(211), 게이트 전극(214), 소스 전극(212) 및 드레인 전극(213)을 포함할 수 있다. 여기에서, 화소 회로의 설계에 따라서, 소스 전극(212)이 드레인 전극이 될 수 있으며, 드레인 전극(213)이 소스 전극이 될 수 있다. 플렉서블 기판(110)의 표시영역(DA)에서, 버퍼층(111) 상에는 박막 트랜지스터(210)의 액티브층(211)이 배치될 수 있다.In the display area DA of the flexible substrate 110, the thin film transistor 210 may be disposed on the buffer layer 111. The thin film transistor 210 may include an active layer 211, a gate electrode 214, a source electrode 212 and a drain electrode 213. Here, depending on the design of the pixel circuit, the source electrode 212 may be a drain electrode, and the drain electrode 213 may be a source electrode. In the display area DA of the flexible substrate 110, the active layer 211 of the thin film transistor 210 may be disposed on the buffer layer 111.

액티브층(211)은 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다. 폴리 실리콘 물질은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX) 등에 적용될 수 있으며, 실시예에 따른 표시장치에서 구동 박막 트랜지스터의 액티브층으로 적용될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 표시장치의 특성에 따라 스위칭 박막 트랜지스터의 액티브층으로 적용될 수도 있다. 버퍼층(111) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 액티브층(211)이 형성될 수 있다. 액티브층(211)은 박막 트랜지스터(210)의 구동 시 채널이 형성되는 채널 영역(211a), 채널 영역(211a) 양 측의 소스 영역(211b) 및 드레인 영역(211c)을 포함할 수 있다. 소스 영역(211b)은 소스 전극(212)과 연결된 액티브층(211)의 부분을 의미하며, 드레인 영역(211c)은 드레인 전극(213)과 연결된 액티브층(211)의 부분을 의미한다. 소스 영역(211b) 및 드레인 영역(211c)은 액티브층(211)의 이온 도핑(불순물 도핑)에 의해 구성될 수 있다. 소스 영역(211b) 및 드레인 영역(211c)은 폴리 실리콘 물질에 이온 도핑하여 생성될 수 있으며, 채널 영역(211a)은 이온 도핑되지 않고 폴리 실리콘 물질로 남겨진 부분을 의미할 수 있다.The active layer 211 may include Low Temperature Poly-Silicon (LTPS). Since the polysilicon material has high mobility (over 100 cm 2 / Vs), low energy consumption, and excellent reliability, it can be applied to a gate driver and / or a multiplexer (MUX) for driving elements driving thin film transistors for display elements. , May be applied as an active layer of a driving thin film transistor in the display device according to the embodiment, but is not limited thereto. For example, it may be applied as an active layer of a switching thin film transistor according to the characteristics of the display device. An amorphous silicon (a-Si) material is deposited on the buffer layer 111, polysilicon is formed in a manner of performing a dehydrogenation process and a crystallization process, and the active layer 211 can be formed by patterning the polysilicon. . The active layer 211 may include a channel region 211a in which a channel is formed when the thin film transistor 210 is driven, a source region 211b and a drain region 211c on both sides of the channel region 211a. The source region 211b refers to a portion of the active layer 211 connected to the source electrode 212, and the drain region 211c refers to a portion of the active layer 211 connected to the drain electrode 213. The source region 211b and the drain region 211c may be formed by ion doping (impurity doping) of the active layer 211. The source region 211b and the drain region 211c may be generated by ion doping the polysilicon material, and the channel region 211a may mean a portion that is not ion-doped but is left as a polysilicon material.

액티브층(211)은 산화물 반도체로 이루어질 수 있다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체로 이루어진 액티브층을 포함하는 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합할 수 있으며, 이에 한정되지는 않는다. 표시장치의 특성에 따라서, 구동 박막 트랜지스터로 적용될 수도 있다. 그리고, 오프-전류가 작아서 보조 용량의 크기가 감소될 수 있으므로, 고해상도 표시 소자에 적합하다. 예를 들면, 액티브층(211)은 금속 산화물로 이루어지고, 예를 들어, IGZO(indium-gallium-zinc-oxide) 등과 같은 다양한 금속 산화물로 이루어질 수 있다. 박막 트랜지스터(210)의 액티브층(211)은 다양한 금속 산화물 중 IGZO로 이루어지는 것을 가정하여 IGZO층을 기초로 형성되는 것으로 설명하였으나, 이에 제한되지 않고 IGZO가 아닌 IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), 또는 IGO(indium-gallium-oxide) 등과 같은 다른 금속 산화물로 형성될 수도 있다. 액티브층(211)은, 금속 산화물을 버퍼층(111) 상에 증착하고, 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝하여 형성될 수 있다. The active layer 211 may be formed of an oxide semiconductor. Since the oxide semiconductor material has a larger bandgap compared to the silicon material, electrons cannot cross the bandgap in the off state, and accordingly, the off-current is low. Therefore, the thin film transistor including the active layer made of an oxide semiconductor may be suitable for a switching thin film transistor having a short on time and a long off time, but is not limited thereto. Depending on the characteristics of the display device, it may be applied as a driving thin film transistor. In addition, since the off-current is small, the size of the auxiliary capacitor can be reduced, which is suitable for a high-resolution display device. For example, the active layer 211 is made of a metal oxide, and may be made of various metal oxides, such as indium-gallium-zinc-oxide (IGZO). The active layer 211 of the thin film transistor 210 has been described as being formed on the basis of the IGZO layer on the assumption that it is made of IGZO among various metal oxides, but is not limited thereto and is not IGZO but indium-zinc-oxide (IZO), IGTO (indium-gallium-tin-oxide), or other metal oxides such as indium-gallium-oxide (IGO). The active layer 211 may be formed by depositing a metal oxide on the buffer layer 111, performing a heat treatment process for stabilization, and then patterning the metal oxide.

플렉서블 기판(110)의 표시영역(DA)에서, 박막 트랜지스터(210)의 액티브층(211) 상에 게이트 절연층(112)이 배치될 수 있다. 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 게이트 절연층(112)에는 박막 트랜지스터(210)의 소스 전극(212) 및 드레인 전극(133) 각각이 박막 트랜지스터(210)의 액티브층(211)의 소스 영역(211b) 및 드레인 영역(211c) 각각에 연결되기 위한 컨택홀이 형성될 수 있다. 그리고, 게이트 절연층(112)은 플렉서블 기판(110)의 벤딩영역(BA)에는 배치되지 않을 수 있다. In the display area DA of the flexible substrate 110, the gate insulating layer 112 may be disposed on the active layer 211 of the thin film transistor 210. The gate insulating layer 112 may be formed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof. In the gate insulating layer 112, each of the source electrode 212 and the drain electrode 133 of the thin film transistor 210 has a source region 211b and a drain region 211c of the active layer 211 of the thin film transistor 210, respectively. A contact hole to be connected to may be formed. In addition, the gate insulating layer 112 may not be disposed in the bending area BA of the flexible substrate 110.

플렉서블 기판(110)의 표시영역(DA)에서, 게이트 절연층(112) 상에 박막 트랜지스터(210)의 게이트 전극(214)이 배치될 수 있다. 게이트 전극(214)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 게이트 전극(214)은 박막 트랜지스터(210)의 액티브층(211)의 채널 영역(211a)과 중첩되도록 게이트 절연층(112) 상에 형성될 수 있다. In the display area DA of the flexible substrate 110, the gate electrode 214 of the thin film transistor 210 may be disposed on the gate insulating layer 112. The gate electrode 214 may be any one of molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al) chromium (Cr), gold (Au), nickel (Ni), and neodymium (Nd), or It may be formed of a single layer or a multi-layer made of an alloy of. The gate electrode 214 may be formed on the gate insulating layer 112 to overlap the channel region 211a of the active layer 211 of the thin film transistor 210.

플렉서블 기판(110)의 표시영역(DA)에서, 게이트 절연층(112) 및 게이트 전극(214)상에 층간 절연층(113)이 배치될 수 있다. 층간 절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 층간 절연층(113)에는 박막 트랜지스터(210)의 액티브층(211)의 소스 영역(211b) 및 드레인 영역(211c)을 노출시키기 위한 컨택홀이 형성될 수 있다. 그리고, 층간 절연층(113)은 플렉서블 기판(110)의 벤딩영역(BA)에는 배치되지 않을 수 있다. In the display area DA of the flexible substrate 110, an interlayer insulating layer 113 may be disposed on the gate insulating layer 112 and the gate electrode 214. The interlayer insulating layer 113 may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx), or multiple layers thereof. A contact hole for exposing the source region 211b and the drain region 211c of the active layer 211 of the thin film transistor 210 may be formed in the interlayer insulating layer 113. In addition, the interlayer insulating layer 113 may not be disposed in the bending area BA of the flexible substrate 110.

플렉서블 기판(110)의 표시영역(DA)에서, 층간 절연층(113) 상에 박막 트랜지스터(210)의 소스 전극(212) 및 드레인 전극(213)이 배치될 수 있다. 박막 트랜지스터(210)의 소스 전극(212) 및 드레인 전극(213)은 게이트 절연층(112) 및 층간 절연층(113)에 형성된 컨택홀을 통하여 박막 트랜지스터(210)의 액티브층(211)과 연결될 수 있다. 따라서, 박막 트랜지스터(210)의 소스 전극(212)은 게이트 절연층(112) 및 층간 절연층(113)에 형성된 컨택홀을 통하여 액티브층(211)의 소스 영역(211b)과 연결될 수 있다. 그리고, 박막 트랜지스터(210)의 드레인 전극(213)은 게이트 절연층(112) 및 층간 절연층(113)에 형성된 컨택홀을 통하여 액티브층(211)의 드레인 영역(211c)과 연결될 수 있다.In the display area DA of the flexible substrate 110, the source electrode 212 and the drain electrode 213 of the thin film transistor 210 may be disposed on the interlayer insulating layer 113. The source electrode 212 and the drain electrode 213 of the thin film transistor 210 may be connected to the active layer 211 of the thin film transistor 210 through contact holes formed in the gate insulating layer 112 and the interlayer insulating layer 113. Can be. Accordingly, the source electrode 212 of the thin film transistor 210 may be connected to the source region 211b of the active layer 211 through contact holes formed in the gate insulating layer 112 and the interlayer insulating layer 113. Further, the drain electrode 213 of the thin film transistor 210 may be connected to the drain region 211c of the active layer 211 through contact holes formed in the gate insulating layer 112 and the interlayer insulating layer 113.

그리고, 플렉서블 기판(110)의 벤딩영역(BA)에서, 플렉서블 기판(110)상에 제1 신호배선(310)이 배치될 수 있다. 플렉서블 기판(110)의 벤딩영역(BA)에 배치된 제1 신호배선(310)은 플렉서블 기판(110)의 상부면과 접촉하도록 배치될 수 있다. 예를 들면, 제1 신호배선(310)은 벤딩영역(BA)에 대응되는 플렉서블 기판(110)의 상부면에 접촉하도록 배치될 수 있다. 플레서블 기판(110)의 벤딩영역(BA)에 배치된 제1 신호배선(310)은 플렉서블 기판(110)의 제2 베이스층(110c)과 접촉할 수 있다. In addition, in the bending area BA of the flexible substrate 110, the first signal wiring 310 may be disposed on the flexible substrate 110. The first signal wiring 310 disposed in the bending area BA of the flexible substrate 110 may be disposed to contact the upper surface of the flexible substrate 110. For example, the first signal wiring 310 may be arranged to contact the upper surface of the flexible substrate 110 corresponding to the bending area BA. The first signal wiring 310 disposed in the bending area BA of the flexible substrate 110 may contact the second base layer 110c of the flexible substrate 110.

그리고, 제1 신호배선(310)은 박막 트랜지스터(210)의 소스 전극(212) 및 드레인 전극(213)과 동일한 공정에 의해 형성될 수 있다. 그리고, 제1 신호배선(310)은 박막 트랜지스터(210)의 소스 전극(212) 및 드레인 전극(213)과 동일한 물질로 형성될 수 있다. In addition, the first signal wiring 310 may be formed by the same process as the source electrode 212 and the drain electrode 213 of the thin film transistor 210. In addition, the first signal wiring 310 may be formed of the same material as the source electrode 212 and the drain electrode 213 of the thin film transistor 210.

박막 트랜지스터(210)의 소스 전극(212) 및 드레인 전극(213), 그리고 제1 신호배선(310)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들면, 박막 트랜지스터(210)의 소스 전극(212) 및 드레인 전극(213)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으며, 이에 한정되지는 않는다. The source electrode 212 and the drain electrode 213 of the thin film transistor 210 and the first signal wiring 310 are molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al) chromium (Cr) , Gold (Au), nickel (Ni), neodymium (Nd), or may be formed of a single layer or multiple layers made of an alloy thereof. For example, the source electrode 212 and the drain electrode 213 of the thin film transistor 210 may be formed of a three-layer structure of titanium (Ti) / aluminum (Al) / titanium (Ti) made of a conductive metal material, It is not limited to this.

플렉서블 기판(110)의 표시영역(DA)에서, 박막 트랜지스터(210)의 소스 전극(212) 및 드레인 전극(213)상에는 보호층(114)이 배치될 수 있다. 보호층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 층간 절연층(114)에는 박막 트랜지스터(210)의 드레인 전극(213)을 노출시키기 위한 컨택홀이 형성될 수 있다. 그리고, 보호층(114)은 플렉서블 기판(110)의 벤딩영역(BA)에는 배치되지 않을 수 있다. A protective layer 114 may be disposed on the source electrode 212 and the drain electrode 213 of the thin film transistor 210 in the display area DA of the flexible substrate 110. The protective layer 113 may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof. A contact hole for exposing the drain electrode 213 of the thin film transistor 210 may be formed in the interlayer insulating layer 114. In addition, the protective layer 114 may not be disposed in the bending area BA of the flexible substrate 110.

플렉서블 기판(110)의 표시영역(DA)에서, 보호층(114)상에 제1 평탄화층(115)이 배치될 수 있다. 도 4에 도시된 바와 같이, 제1 평탄화층(115)에는 드레인 전극(213)을 노출시키기` 위한 컨택홀이 형성될 수 있다. 제1 평탄화층(115)은 박막 트랜지스터(210)의 상부를 평탄화하고 보호하기 위한 유기물질층일 수 있다. 예를 들면, 제1 평탄화층(115)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.In the display area DA of the flexible substrate 110, the first planarization layer 115 may be disposed on the protective layer 114. As shown in FIG. 4, a contact hole for exposing the drain electrode 213 may be formed in the first planarization layer 115. The first planarization layer 115 may be an organic material layer for planarizing and protecting an upper portion of the thin film transistor 210. For example, the first planarization layer 115 may be made of acrylic resin, epoxy resin, phenolic resin, polyamide resin, polyimide resin, etc. It can be formed of organic materials.

플렉서블 기판(110)의 벤딩영역(BA)에서, 제1 신호배선(310)상에 제1 평탄화층(115)이 배치될 수 있다. 그리고, 플렉서블 기판(110)의 벤딩영역(BA)에서, 제1 평탄화층(115)은 제1 신호배선(310)의 상부면 및 플렉서블 기판(110)의 상부면과 직접 접촉하도록 배치될 수 있다. 예를 들어, 제1 평탄화층(115)은 벤딩영역(BA)에 배치된 제1 신호배선(310)의 상부면에 접촉하도록 배치될 수 있다. 그리고, 제1 평탄화층(115)은 벤딩영역(BA)에 대응되는 플렉서블 기판(110)의 상부면에 접촉하도록 배치될 수 있다. 플렉서블 기판(110)의 벤딩영역(BA)에서, 제1 평탄화층(115)은 플렉서블 기판(110)의 제2 베이스층(110c)과 접촉할 수 있다. In the bending area BA of the flexible substrate 110, the first planarization layer 115 may be disposed on the first signal line 310. In addition, in the bending area BA of the flexible substrate 110, the first planarization layer 115 may be disposed to directly contact the upper surface of the first signal wiring 310 and the upper surface of the flexible substrate 110. . For example, the first planarization layer 115 may be disposed to contact the upper surface of the first signal line 310 disposed in the bending area BA. In addition, the first planarization layer 115 may be disposed to contact the upper surface of the flexible substrate 110 corresponding to the bending area BA. In the bending area BA of the flexible substrate 110, the first planarization layer 115 may contact the second base layer 110c of the flexible substrate 110.

플렉서블 기판(110)의 표시영역(DA)에서, 제1 평탄화층(115) 상에는 보조 전극(220)이 배치될 수 있다. 그리고, 보조 전극(220)은 제1 평탄화층(115)의 컨택홀을 통하여 박막 트랜지스터(210)의 드레인 전극(213)과 연결될 수 있다. 보조 전극(220)은 박막 트랜지스터(210)와 제1 전극(231)을 전기적으로 연결하는 역할을 할 수 있다. 보조 전극(220)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 보조 전극(220)은 박막 트랜지스터(210)의 소소 전극(212) 및 드레인 전극(213)과 동일한 물질로 형성될 수 있다. The auxiliary electrode 220 may be disposed on the first planarization layer 115 in the display area DA of the flexible substrate 110. In addition, the auxiliary electrode 220 may be connected to the drain electrode 213 of the thin film transistor 210 through the contact hole of the first planarization layer 115. The auxiliary electrode 220 may serve to electrically connect the thin film transistor 210 and the first electrode 231. The auxiliary electrode 220 is one of molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al) chromium (Cr), gold (Au), nickel (Ni), and neodymium (Nd), or these It may be formed of a single layer or a multi-layer made of an alloy of. The auxiliary electrode 220 may be formed of the same material as the source electrode 212 and the drain electrode 213 of the thin film transistor 210.

그리고, 플렉서블 기판(110)의 벤딩영역(BA)에서, 제1 평탄화층(115)상에 제2 신호배선(320)이 배치될 수 있다. 그리고, 제2 신호배선(320)은 제1 평탄화층(115)의 상부면과 직접 접촉하도록 배치될 수 있다. 예를 들어, 벤딩영역(BA)에 배치된 제2 신호배선(320)은 제1 평탄화층(115)의 상부면과 접촉하도록 배치될 수 있다. In addition, in the bending area BA of the flexible substrate 110, the second signal line 320 may be disposed on the first planarization layer 115. In addition, the second signal wiring 320 may be disposed to directly contact the upper surface of the first planarization layer 115. For example, the second signal line 320 disposed in the bending area BA may be disposed to contact the upper surface of the first planarization layer 115.

그리고, 제2 신호배선(320)은 표시영역(DA)에 배치된 보조 전극(220)과 동일한 공정에서 형성될 수 있다. 또한, 제2 신호배선(320)은 보조 전극(220)과 동일한 물질로 형성될 수 있다. In addition, the second signal wiring 320 may be formed in the same process as the auxiliary electrode 220 disposed in the display area DA. In addition, the second signal wiring 320 may be formed of the same material as the auxiliary electrode 220.

플렉서블 기판(110)의 표시영역(DA)에서, 제2 평탄화층(116)은 보조 전극(220) 및 제1 평탄화층(115) 상에 배치될 수 있다. 그리고, 도 4에 도시된 바와 같이, 제2 평탄화층(116)에는 보조전극(220)을 노출시키기 위한 컨택홀이 형성될 수 있다. 제2 평탄화층(116)은 박막 트랜지스터(210)의 상부를 평탄화하기 위한 유기물질층일 수 있다. 예를 들면, 제2 평탄화층(116)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.In the display area DA of the flexible substrate 110, the second planarization layer 116 may be disposed on the auxiliary electrode 220 and the first planarization layer 115. In addition, as illustrated in FIG. 4, a contact hole for exposing the auxiliary electrode 220 may be formed in the second planarization layer 116. The second planarization layer 116 may be an organic material layer for planarizing the upper portion of the thin film transistor 210. For example, the second planarization layer 116 is an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, and a polyimide resin, etc. It can be formed of an organic material.

그리고, 플렉서블 기판(110)의 벤딩영역(BA)에서, 제2 신호배선(320) 및 제1 평탄화층(115)상에 제2 평탄화층(116)이 배치될 수 있다. 그리고, 플렉서블 기판(110)의 벤딩영역(BA)에서, 제2 평탄화층(115)은 제2 신호배선(320)의 상부면 및 제1 평탄화층(115)의 상부면과 직접 접촉하도록 배치될 수 있다. 예를 들어, 제2 평탄화층(116)은 벤딩영역(BA)에 배치된 제2 신호배선(320)의 상부면에 접촉하도록 배치될 수 있다. 그리고, 제2 평탄화층(116)은 벤딩영역(BA)에 대응되는 제1 평탄화층(115)의 상부면에 접촉하도록 배치될 수 있다. In addition, the second planarization layer 116 may be disposed on the second signal wiring 320 and the first planarization layer 115 in the bending area BA of the flexible substrate 110. In addition, in the bending area BA of the flexible substrate 110, the second planarization layer 115 may be disposed to directly contact the top surface of the second signal wiring 320 and the top surface of the first planarization layer 115. Can be. For example, the second planarization layer 116 may be disposed to contact the upper surface of the second signal line 320 disposed in the bending area BA. In addition, the second planarization layer 116 may be disposed to contact the upper surface of the first planarization layer 115 corresponding to the bending area BA.

플렉서블 기판(110)의 표시영역(DA)에서, 제2 평탄화층(116)상에는 발광 소자(230)가 배치될 수 있다. 발광소자(230)는 제1 전극(231), 발광구조물(232), 및 제2 전극(233)을 포함할 수 있다. 그리고, 발광소자(230)는 플렉서블 기판(110)의 벤딩영역(BA)에는 배치되지 않을 수 있다. In the display area DA of the flexible substrate 110, the light emitting device 230 may be disposed on the second planarization layer 116. The light emitting device 230 may include a first electrode 231, a light emitting structure 232, and a second electrode 233. In addition, the light emitting device 230 may not be disposed in the bending area BA of the flexible substrate 110.

제1 전극(231)은 제2 평탄화층(116) 상에 배치될 수 있다. 제1 전극(231)은 제2 평탄화층(116)에 형성된 컨택홀을 통하여 보조전극(220)과 전기적으로 연결될 수 있다. 따라서, 제1 전극(231)은 제2 평탄화층(116)에 형성된 컨택홀을 통하여 보조전극(220)과 연결됨으로써, 박막 트랜지스터(210)와 전기적으로 연결될 수 있다. The first electrode 231 may be disposed on the second planarization layer 116. The first electrode 231 may be electrically connected to the auxiliary electrode 220 through a contact hole formed in the second planarization layer 116. Accordingly, the first electrode 231 may be electrically connected to the thin film transistor 210 by being connected to the auxiliary electrode 220 through a contact hole formed in the second planarization layer 116.

제1 전극(231)은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성될 수 있다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루질 수 있다. 그리고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, 및 Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 제1 전극(231)은 투명 도전막, 불투명 도전막, 및 투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로도 형성될 수 있다.The first electrode 231 may be formed in a multi-layer structure including a transparent conductive film and an opaque conductive film having high reflection efficiency. The transparent conductive film may be formed of a material having a relatively large work function value, such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO). In addition, the opaque conductive film may be formed of a single layer or a multilayer structure including Al, Ag, Cu, Pb, Mo, and Ti or alloys thereof. For example, the first electrode 231 may be formed in a structure in which a transparent conductive film, an opaque conductive film, and a transparent conductive film are sequentially stacked. However, the present invention is not limited thereto, and a transparent conductive film and an opaque conductive film may also be formed in a stacked structure.

본 명세서의 실시예에 따른 표시장치(100)는 상부 발광(Top Emission)표시장치(도면에서 화살표로 표시)이므로, 제1 전극(231)은 애노드 전극일 수 있다. 표시장치(100)가 하부 발광(Bottom Emission)인 경우에는 제2 평탄화층(116) 상에 배치된 제1 전극(231)은 캐소드 전극일 수 있다. Since the display device 100 according to the exemplary embodiment of the present specification is a top emission display device (indicated by an arrow in the drawing), the first electrode 231 may be an anode electrode. When the display device 100 is a bottom emission, the first electrode 231 disposed on the second planarization layer 116 may be a cathode electrode.

제1 전극(231) 및 제2 평탄화층(116) 상에는 뱅크(117)가 배치될 수 있다. 뱅크(117)에는 재1 전극(231)을 노출하기 위한 개구부가 형성될 수 있다. 뱅크(117)는 표시장치(100)의 발광영역을 정의할 수 있으므로 화소 정의막이라고 할 수도 있다. 뱅크(117) 상에는 스페이서(118)가 더 배치될 수 있다. 그리고, 제1 전극(231)상에는 발광층을 포함하는 발광 구조물(200)이 더 배치될 수 있다. The bank 117 may be disposed on the first electrode 231 and the second planarization layer 116. An opening for exposing the first electrode 231 may be formed in the bank 117. The bank 117 may define a light emitting region of the display device 100, and thus may be referred to as a pixel defining layer. A spacer 118 may be further disposed on the bank 117. In addition, the light emitting structure 200 including the light emitting layer may be further disposed on the first electrode 231.

발광 구조물(232)은 제1 전극(231) 상에 정공층, 발광층, 전자층 순으로 또는 역순으로 적층되어 형성될 수 있다. 이외에도 발광 구조물(232)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 구조물을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 구조물 중 어느 하나의 발광층은 청색광을 생성하고, 제1 및 제2 발광 구조물 중 나머지 하나의 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 구조물을 통해 백색광이 생성될 수 있다. 이 발광 구조물(232)에서 생성된 백색광은 발광 구조물(232) 상부에 위치하는 컬러 필터에 입사되어 컬러 영상을 구현할 수 있다. 이외에도 별도의 컬러 필터 없이 각 발광 구조물(232)에서 각 서브 화소에 해당하는 컬러광을 생성하여 컬러 영상을 구현할 수도 있다. 즉, 적색(R) 서브 화소의 발광 구조물(232)은 적색광을, 녹색(G) 서브 화소의 발광 구조물(232)은 녹색광을, 청색(B) 서브 화소의 발광 구조물(232)은 청색광을 생성할 수도 있다.The light emitting structure 232 may be formed on the first electrode 231 by being stacked in the order of a hole layer, a light emitting layer, and an electron layer. In addition, the light emitting structure 232 may include first and second light emitting structures facing each other with a charge generating layer interposed therebetween. In this case, one light emitting layer of the first and second light emitting structures generates blue light, and the other light emitting layer of the first and second light emitting structures generates yellow-green light, thereby allowing white light through the first and second light emitting structures. This can be generated. The white light generated by the light emitting structure 232 may be incident on a color filter positioned above the light emitting structure 232 to implement a color image. In addition, a color image may be implemented by generating color light corresponding to each sub-pixel in each light emitting structure 232 without a separate color filter. That is, the light emitting structure 232 of the red (R) sub pixel generates red light, the light emitting structure 232 of the green (G) sub pixel generates green light, and the light emitting structure 232 of the blue (B) sub pixel generates blue light. You may.

발광 구조물(232) 상에는 제2 전극(233)이 더 배치될 수 있다. 제2 전극(233)은 발광 구조물(232)을 사이에 두고 제1 전극(231)과 대향하도록 발광 구조물(232)상에 배치될 수 있다. 본 명세서의 실시예에 따른 표시장치(100)에서 제2 전극(233)은 캐소드 전극일 수 있다. The second electrode 233 may be further disposed on the light emitting structure 232. The second electrode 233 may be disposed on the light emitting structure 232 to face the first electrode 231 with the light emitting structure 232 therebetween. In the display device 100 according to the exemplary embodiment of the present specification, the second electrode 233 may be a cathode electrode.

플렉서블 기판(110)의 표시영역(DA)에서, 봉지층(240)은 발광소자(230)상에 배치될 수 있다. 예를 들어, 제2 전극(210) 상에는 수분 침투를 억제하는 봉지층(240)이 더 배치될 수 있다. 그리고, 봉지층(240)은 플렉서블 기판(110)의 벤딩영역(BA)에는 배치되지 않을 수 있다. In the display area DA of the flexible substrate 110, the encapsulation layer 240 may be disposed on the light emitting device 230. For example, an encapsulation layer 240 that inhibits moisture penetration may be further disposed on the second electrode 210. In addition, the encapsulation layer 240 may not be disposed in the bending area BA of the flexible substrate 110.

봉지층(240)은 제1 무기 봉지층(241), 제2 유기 봉지층(242), 및 제3 무기 봉지층(243)을 포함할 수 있다. 봉지층(240)의 제1 무기 봉지층(241)은 제2 전극(210)상에 배치될 수 있다. 그리고, 제2 유기 봉지층(242)은 제1 무기 봉지층(241)상에 배치될 수 있다. 또한, 제3 무기 봉지층(243)은 제2 무기 봉지층(242)상에 배치될 수 있다. 봉지층(240)의 제1 무기 봉지층(241) 및 제3 무기 봉지층(243)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기 물질로 형성될 수 있다. 봉지층(240)의 제2 무기 봉지층(242)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.The encapsulation layer 240 may include a first inorganic encapsulation layer 241, a second organic encapsulation layer 242, and a third inorganic encapsulation layer 243. The first inorganic encapsulation layer 241 of the encapsulation layer 240 may be disposed on the second electrode 210. In addition, the second organic encapsulation layer 242 may be disposed on the first inorganic encapsulation layer 241. Also, the third inorganic encapsulation layer 243 may be disposed on the second inorganic encapsulation layer 242. The first inorganic encapsulation layer 241 and the third inorganic encapsulation layer 243 of the encapsulation layer 240 may be formed of an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx). The second inorganic encapsulation layer 242 of the encapsulation layer 240 is an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, and a polyimide resin resin).

본 명세서의 실시예에 따른 표시장치는 다음과 같이 설명될 수 있다. The display device according to the exemplary embodiment of the present specification may be described as follows.

본 명세서의 실시예에 따른 표시장치는, 화면을 표시하는 표시영역 및 표시영역과 인접하며 벤딩되는 벤딩영역을 포함할 수 있다. 그리고, 제1 베이스층, 제1 베이스층 상에 있는 제2 베이스층, 제1 베이스층과 제2 베이스층 사이에 배치된 제1 무기 절연층, 및 제1 베이스층과 제1 무기 절연층 사이에 배치되고 제1 무기 절연층과 다른 물질로 이루어진 제2 무기 절연층을 포함하는 플렉서블 기판, 표시영역에 대응되는 제2 베이스층상에 있는 버퍼층, 및 벤딩영역에 대응되는 제2 베이스층상에 있는 제1 신호배선, 표시영역에 배치된 버퍼층 상에 있는 박막 트랜지스터, 박막 트랜지스터 및 제1 신호배선 상에 있는 제1 평탄화층, 표시영역에 대응되는 제1 평탄화층에 배치되며 제1 평탄화층의 컨택홀을 통하여 박막 트랜지스터와 연결되는 보조 전극, 및 벤딩영역에 대응되는 제1 평탄화층 상에 있는 제2 신호배선, 및 보조 전극 및 제2 신호배선 상에 있는 제2 평탄화층을 포함할 수 있다. The display device according to the exemplary embodiment of the present specification may include a display area displaying a screen and a bending area adjacent to the display area and bent. And, a first base layer, a second base layer on the first base layer, a first inorganic insulating layer disposed between the first base layer and the second base layer, and between the first base layer and the first inorganic insulating layer A flexible substrate including a second inorganic insulating layer made of a material different from the first inorganic insulating layer, a buffer layer on the second base layer corresponding to the display region, and a second base layer on the second base layer corresponding to the bending region 1 signal wiring, a thin film transistor on a buffer layer disposed in the display area, a thin film transistor and a first planarization layer on the first signal wiring, and a contact hole of the first planarization layer disposed on the first planarization layer corresponding to the display area It may include an auxiliary electrode connected to the thin film transistor, a second signal wiring on the first planarization layer corresponding to the bending region, and a second planarization layer on the auxiliary electrode and the second signal wiring.

본 명세서의 실시예에 따르면, 제1 무기 절연층은 산화 실리콘(SiOx)층일 수 있으며, 제2 무기 절연층은 질화 실리콘(SiNx)층일 수 있다.According to the exemplary embodiment of the present specification, the first inorganic insulating layer may be a silicon oxide (SiOx) layer, and the second inorganic insulating layer may be a silicon nitride (SiNx) layer.

본 명세서의 실시예에 따르면, 제1 무기 절연층은 이산화 규소(SiO2)층일 수 있다.According to the exemplary embodiment of the present specification, the first inorganic insulating layer may be a silicon dioxide (SiO 2 ) layer.

본 명세서의 실시예에 따르면, 제2 베이스층과 제1 무기 절연층 사이에 배치된 제3 무기 절연층을 더 포함할 수 있다.According to the exemplary embodiment of the present specification, a third inorganic insulating layer disposed between the second base layer and the first inorganic insulating layer may be further included.

본 명세서의 실시예에 따르면, 제3 무기 절연층은 질화 실리콘(SiNx)층일 수 있다. According to the exemplary embodiment of the present specification, the third inorganic insulating layer may be a silicon nitride (SiNx) layer.

본 명세서의 실시예에 따르면, 벤딩영역에 배치된 제1 신호배선은 제2 베이스층의 상부면과 직접 접촉하고, 벤딩영역에 배치된 제2 신호배선은 제1 평탄화층의 상부면과 직접 접촉할 수 있다.According to the exemplary embodiment of the present specification, the first signal wiring disposed in the bending region directly contacts the upper surface of the second base layer, and the second signal wiring disposed in the bending region directly contacts the upper surface of the first flattening layer. can do.

본 명세서의 실시예에 따르면, 제2 무기 절연층은 벤딩영역에만 배치될 수 있다. According to the exemplary embodiment of the present specification, the second inorganic insulating layer may be disposed only in the bending region.

본 명세서의 실시예에 따르면, 제2 무기 절연층 및 제3 무기 절연층은 벤딩영역에만 배치될 수 있다. According to the exemplary embodiment of the present specification, the second inorganic insulating layer and the third inorganic insulating layer may be disposed only in the bending region.

본 명세서의 실시예에 따른 표시장치는 제1 베이스층, 제1 베이스층 상에 있는 제2 베이스층, 제1 베이스층과 제2 베이스층 사이에 배치된 제1 무기 절연층, 및 제1 베이스층과 제1 무기 절연층 사이에 배치된 제2 무기 절연층을 포함하는 플렉서블 기판, 플렉서블 기판 상에 있는박막 트랜지스터, 및 박막 트랜지스터 상에 있는 발광소자를 포함할 수 있다.The display device according to the exemplary embodiment of the present specification includes a first base layer, a second base layer on the first base layer, a first inorganic insulating layer disposed between the first base layer and the second base layer, and the first base It may include a flexible substrate including a second inorganic insulating layer disposed between the layer and the first inorganic insulating layer, a thin film transistor on the flexible substrate, and a light emitting device on the thin film transistor.

본 명세서의 실시예에 따르면, 제1 무기 절연층과 제2 무기 절연층은 서로 다른 물질층일 수 있다.According to the exemplary embodiment of the present specification, the first inorganic insulating layer and the second inorganic insulating layer may be different material layers.

본 명세서의 실시예에 따르면, 제1 무기 절연층은 산화 실리콘(SiOx)층이며, 제2 무기 절연층은 질화 실리콘(SiNx)층일 수 있다. According to the exemplary embodiment of the present specification, the first inorganic insulating layer may be a silicon oxide (SiOx) layer, and the second inorganic insulating layer may be a silicon nitride (SiNx) layer.

본 명세서의 실시예에 따르면, 제1 무기 절연층은 이산화 규소(SiO2)층일 수 있다. According to the exemplary embodiment of the present specification, the first inorganic insulating layer may be a silicon dioxide (SiO 2 ) layer.

본 명세서의 실시예에 따르면, 제2 베이스층과 제1 무기 절연층 사이에 배치된 제3 무기 절연층을 더 포함할 수 있다.According to the exemplary embodiment of the present specification, a third inorganic insulating layer disposed between the second base layer and the first inorganic insulating layer may be further included.

본 명세서의 실시예에 따르면, 제3 무기 절연층 및 제2 무기 절연층은 동일한 물질층일 수 있다.According to the exemplary embodiment of the present specification, the third inorganic insulating layer and the second inorganic insulating layer may be the same material layer.

본 명세서의 실시예에 따르면, 제3 무기 절연층은 질화 실리콘(SiNx)층일 수 있다. According to the exemplary embodiment of the present specification, the third inorganic insulating layer may be a silicon nitride (SiNx) layer.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments of the present invention have been described in more detail with reference to the accompanying drawings, but the present invention is not necessarily limited to these embodiments, and may be variously modified without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The scope of protection of the present invention should be interpreted by the claims, and all technical spirits within the scope equivalent thereto should be interpreted as being included in the scope of the present invention.

100: 표시장치
DA: 표시영역
NDA: 비표시영역
BA: 벤딩영역
110: 플렉서블 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 보호층
115: 제1 평탄화층
116: 제2 평탄화층
117: 뱅크
118: 스페이서
210: 박막 트랜지스터
230: 발광소자
240: 봉지층
121: VDD
122: VSS
123: GIP
124: ESD
125: Gate 전원선
126: 크랙방지구조
127: Data 배선
131: 지지층
133: 마이크로 코팅층
134: 접착제
135: 패드
137: 드라이버 IC
151: 노치(Notch)
100: display device
DA: Display area
NDA: Non-display area
BA: bending area
110: flexible substrate
111: buffer layer
112: gate insulating layer
113: interlayer insulating layer
114: protective layer
115: first planarization layer
116: second planarization layer
117: bank
118: spacer
210: thin film transistor
230: light emitting element
240: sealing layer
121: VDD
122: VSS
123: GIP
124: ESD
125: Gate power line
126: crack prevention structure
127: Data wiring
131: support layer
133: micro coating layer
134: adhesive
135: pad
137: driver IC
151: Notch

Claims (15)

화면을 표시하는 표시영역 및 상기 표시영역과 인접하며 벤딩되는 벤딩영역을 포함하는 표시장치에 있어서,
제1 베이스층, 상기 제1 베이스층 상에 있는 제2 베이스층, 상기 제1 베이스층과 상기 제2 베이스층 사이에 배치된 제1 무기 절연층, 및 상기 제1 베이스층과 상기 제1 무기 절연층 사이에 배치되고 상기 제1 무기 절연층과 다른 물질로 이루어진 제2 무기 절연층을 포함하는 플렉서블 기판;
상기 표시영역에 대응되는 상기 제2 베이스층 상에 있는 버퍼층, 및 상기 벤딩영역에 대응되는 상기 제2 베이스층 상에 있는 제1 신호배선;
상기 표시영역에 배치된 상기 버퍼층 상에 있는 박막 트랜지스터;
상기 박막 트랜지스터 및 상기 제1 신호배선 상에 있는 제1 평탄화층;
상기 표시영역에 대응되는 상기 제1 평탄화층에 배치되며 상기 제1 평탄화층의 컨택홀을 통하여 상기 박막 트랜지스터와 연결되는 보조 전극, 및 상기 벤딩영역에 대응되는 상기 제1 평탄화층 상에 있는 제2 신호배선; 및
상기 보조 전극 및 상기 제2 신호배선 상에 있는 제2 평탄화층을 포함하는 표시장치.
In the display device including a display area for displaying a screen and a bending area adjacent to and bent to the display area,
A first base layer, a second base layer on the first base layer, a first inorganic insulating layer disposed between the first base layer and the second base layer, and the first base layer and the first inorganic A flexible substrate disposed between insulating layers and including a second inorganic insulating layer made of a different material from the first inorganic insulating layer;
A buffer layer on the second base layer corresponding to the display area, and a first signal wiring on the second base layer corresponding to the bending area;
A thin film transistor on the buffer layer disposed in the display area;
A first planarization layer on the thin film transistor and the first signal wiring;
An auxiliary electrode disposed on the first planarization layer corresponding to the display area and connected to the thin film transistor through a contact hole of the first planarization layer, and a second on the first planarization layer corresponding to the bending area Signal wiring; And
A display device including the auxiliary electrode and a second planarization layer on the second signal wiring.
제1 항에 있어서,
상기 제1 무기 절연층은 산화 실리콘(SiOx)층이며, 상기 제2 무기 절연층은 질화 실리콘(SiNx)층인, 표시장치.
According to claim 1,
The first inorganic insulating layer is a silicon oxide (SiOx) layer, and the second inorganic insulating layer is a silicon nitride (SiNx) layer.
제2 항에 있어서,
상기 제1 무기 절연층은 이산화 규소(SiO2)층인, 표시장치.
According to claim 2,
The first inorganic insulating layer is a silicon dioxide (SiO 2 ) layer, a display device.
제2 항에 있어서,
상기 제2 베이스층과 상기 제1 무기 절연층 사이에 배치된 제3 무기 절연층을 더 포함하는, 표시장치.
According to claim 2,
And a third inorganic insulating layer disposed between the second base layer and the first inorganic insulating layer.
제4 항에 있어서,
상기 제3 무기 절연층은 질화 실리콘(SiNx)층인, 표시장치.
According to claim 4,
The third inorganic insulating layer is a silicon nitride (SiNx) layer, a display device.
제1 항에 있어서,
상기 벤딩영역에 배치된 상기 제1 신호배선은 상기 제2 베이스층의 상부면과 직접 접촉하고, 상기 벤딩영역에 배치된 상기 제2 신호배선은 상기 제1 평탄화층의 상부면과 직접 접촉하는, 표시장치.
According to claim 1,
The first signal wiring disposed in the bending region directly contacts the upper surface of the second base layer, and the second signal wiring disposed in the bending region directly contacts the upper surface of the first flattening layer, Display device.
제1 항에 있어서,
상기 제2 무기 절연층은 상기 벤딩영역에만 배치되는, 표시장치.
According to claim 1,
The second inorganic insulating layer is disposed only in the bending area.
제4 항에 있어서,
상기 제2 무기 절연층 및 상기 제3 무기 절연층은 상기 벤딩영역에만 배치되는, 표시장치.
According to claim 4,
The second inorganic insulating layer and the third inorganic insulating layer are disposed only in the bending region.
제1 베이스층, 상기 제1 베이스층 상에 있는 제2 베이스층, 상기 제1 베이스층과 상기 제2 베이스층 사이에 배치된 제1 무기 절연층, 및 상기 제1 베이스층과 상기 제1 무기 절연층 사이에 배치된 제2 무기 절연층을 포함하는 플렉서블 기판;
상기 플렉서블 기판 상에 있는박막 트랜지스터; 및
상기 박막 트랜지스터 상에 있는 발광소자를 포함하는, 표시장치.
A first base layer, a second base layer on the first base layer, a first inorganic insulating layer disposed between the first base layer and the second base layer, and the first base layer and the first inorganic A flexible substrate including a second inorganic insulating layer disposed between the insulating layers;
A thin film transistor on the flexible substrate; And
And a light emitting element on the thin film transistor.
제9 항에 있어서,
상기 제1 무기 절연층과 상기 제2 무기 절연층은 서로 다른 물질층인, 표시장치.
The method of claim 9,
The first inorganic insulating layer and the second inorganic insulating layer are different material layers, the display device.
제10 항에 있어서,
상기 제1 무기 절연층은 산화 실리콘(SiOx)층이며, 상기 제2 무기 절연층은 질화 실리콘(SiNx)층인, 표시장치.
The method of claim 10,
The first inorganic insulating layer is a silicon oxide (SiOx) layer, and the second inorganic insulating layer is a silicon nitride (SiNx) layer.
제11 항에 있어서,
상기 제1 무기 절연층은 이산화 규소(SiO2)층인, 표시장치.
The method of claim 11,
The first inorganic insulating layer is a silicon dioxide (SiO2) layer, a display device.
제10 항에 있어서,
상기 제2 베이스층과 상기 제1 무기 절연층 사이에 배치된 제3 무기 절연층을 더 포함하는, 표시장치.
The method of claim 10,
And a third inorganic insulating layer disposed between the second base layer and the first inorganic insulating layer.
제13 항에 있어서,
상기 제3 무기 절연층 및 상기 제2 무기 절연층은 동일한 물질층인, 표시장치.
The method of claim 13,
The third inorganic insulating layer and the second inorganic insulating layer are the same material layer, a display device.
제13 항에 있어서,
상기 제3 무기 절연층은 질화 실리콘(SiNx)층인, 표시장치.
The method of claim 13,
The third inorganic insulating layer is a silicon nitride (SiNx) layer, a display device.
KR1020180142026A 2018-11-16 2018-11-16 Display apparatus KR102620846B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180142026A KR102620846B1 (en) 2018-11-16 2018-11-16 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180142026A KR102620846B1 (en) 2018-11-16 2018-11-16 Display apparatus

Publications (2)

Publication Number Publication Date
KR20200057522A true KR20200057522A (en) 2020-05-26
KR102620846B1 KR102620846B1 (en) 2024-01-02

Family

ID=70915342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180142026A KR102620846B1 (en) 2018-11-16 2018-11-16 Display apparatus

Country Status (1)

Country Link
KR (1) KR102620846B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007481A (en) * 2013-07-11 2015-01-21 경희대학교 산학협력단 Film for organic light emitting diode
KR20180062096A (en) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 Organic light emitting display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007481A (en) * 2013-07-11 2015-01-21 경희대학교 산학협력단 Film for organic light emitting diode
KR20180062096A (en) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 Organic light emitting display device

Also Published As

Publication number Publication date
KR102620846B1 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US11604545B2 (en) Electroluminescent display including touch sensor
US10998391B2 (en) Display apparatus with a crack detection line
US10481717B2 (en) Display device
KR102543688B1 (en) Display device and manufacturing method of display device
EP3835930A1 (en) Display module
US9076745B2 (en) Organic light emitting display device and method for manufacturing the same
KR101908501B1 (en) Integrated Touch Screen With Organic Emitting Display Device and Method for Manufacturing the Same
US11042252B2 (en) Display device
KR20200081980A (en) Display device with integrated touch screen
US11552132B2 (en) Display device and method of manufacturing the same
KR20210074489A (en) Flexible display apparatus
KR20200055481A (en) Flexible display apparatus
US20230207735A1 (en) Light emitting display device and method of manufacturing the same
KR20210057522A (en) Display device
CN116088234A (en) Display panel and display device
KR102620846B1 (en) Display apparatus
KR20220063774A (en) Display device and method of manufacturing the same
KR20220105218A (en) Display device
KR20180076858A (en) Organic light emitting display device
KR20210084999A (en) Display apparatus
KR102632269B1 (en) Organic light emitting display device
US11545079B2 (en) Display device and manufacturing method of the same
KR102569924B1 (en) Organic light emitting display panel and fabricating method of the same
US20230200113A1 (en) Display device and method of providing thereof
KR20180079481A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant