KR20200055632A - Wafer stage, semiconductor manufacturing device, and wafer stage manufacturing method - Google Patents

Wafer stage, semiconductor manufacturing device, and wafer stage manufacturing method Download PDF

Info

Publication number
KR20200055632A
KR20200055632A KR1020180170782A KR20180170782A KR20200055632A KR 20200055632 A KR20200055632 A KR 20200055632A KR 1020180170782 A KR1020180170782 A KR 1020180170782A KR 20180170782 A KR20180170782 A KR 20180170782A KR 20200055632 A KR20200055632 A KR 20200055632A
Authority
KR
South Korea
Prior art keywords
support plate
wafer stage
electrostatic chuck
upper support
peltier element
Prior art date
Application number
KR1020180170782A
Other languages
Korean (ko)
Inventor
카즈유키 토미자와
마사시 키쿠치
미치오 이시카와
타카후미 노구치
카즈히로 야마무로
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US16/458,264 priority Critical patent/US11309203B2/en
Publication of KR20200055632A publication Critical patent/KR20200055632A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

The present invention relates to a wafer stage which has enough strength to withstand a pressure difference and improved temperature responsiveness and at the same time, can prevent bending of an electrostatic chuck due to thermal expansion, a semiconductor manufacturing device having the same, and a method for manufacturing the wafer stage. The wafer stage for supporting a semiconductor wafer of the present invention comprises: an electrostatic chuck plate having a semiconductor wafer mounted on one surface thereof; an upper support plate bonded to the other surface of the electrostatic chuck; a lower support plate disposed to overlap the upper support plate; and a heating and cooling means disposed between the upper and lower support plates. The electrostatic chuck is made of a material containing ceramics, and the upper support plate is made of a composite material of aluminum or aluminum alloy and the ceramics or carbon. The electrostatic chuck plate and the upper support plate are directly bonded by room-temperature solid bonding.

Description

웨이퍼 스테이지, 반도체 제조 장치, 웨이퍼 스테이지의 제조 방법{WAFER STAGE, SEMICONDUCTOR MANUFACTURING DEVICE, AND WAFER STAGE MANUFACTURING METHOD}Wafer stage, semiconductor manufacturing apparatus, method of manufacturing wafer stage {WAFER STAGE, SEMICONDUCTOR MANUFACTURING DEVICE, AND WAFER STAGE MANUFACTURING METHOD}

본 발명은 반도체 웨이퍼를 탑재하는 웨이퍼 스테이지, 및 이것을 이용한 반도체 제조 장치, 웨이퍼 스테이지의 제조 방법에 관한 것이다.The present invention relates to a wafer stage on which a semiconductor wafer is mounted, a semiconductor manufacturing apparatus using the same, and a method for manufacturing a wafer stage.

예를 들면, 반도체 제조 장치를 이용하여 반도체 웨이퍼에 가공을 실행하는 반도체 웨이퍼 제조 공정에 있어서, 반도체 소자의 미세화나 애스펙트비의 증가에 의해서, 예를 들면 에칭을 실행할 때의 온도 의존성이 커지고 있다. 즉, 반도체 웨이퍼의 온도 제어의 마진이 좁아지고, 극히 고정밀도의 온도 제어가 필요하게 되고 있다.For example, in a semiconductor wafer manufacturing process in which processing is performed on a semiconductor wafer using a semiconductor manufacturing apparatus, the temperature dependence when performing etching, for example, is increased by miniaturization of semiconductor elements or an increase in aspect ratio. That is, the margin of temperature control of the semiconductor wafer is narrowed, and extremely high-precision temperature control is required.

종래의 반도체 제조 장치, 예를 들면 에칭 장치에서는 에칭 공정에 있어서 반도체 웨이퍼를 지지하는 정전 척을 갖는 웨이퍼 스테이지는 반도체 웨이퍼의 온도 제어를 실행하기 위해, 가열, 냉각을 실행하는 가열 냉각 수단이 마련되어 있다. 종래, 이러한 웨이퍼 스테이지의 가열 냉각 수단으로서, 가열에는 저항 가열 방식의 가열기, 냉각에는 냉매 유로에 냉매를 흘리는 열교환기를 각각 이용해서 온도 제어를 실행하고 있었다(예를 들면, 특허문헌 1 참조).In a conventional semiconductor manufacturing apparatus, for example, an etching apparatus, a wafer stage having an electrostatic chuck for supporting a semiconductor wafer in an etching process is provided with heating and cooling means for heating and cooling in order to perform temperature control of the semiconductor wafer. . Conventionally, as a heating and cooling means for such a wafer stage, temperature control was performed using a heater of a resistance heating method for heating and a heat exchanger that flows a refrigerant through a refrigerant passage for cooling (see, for example, Patent Document 1).

그러나, 이러한 저항 가열 방식의 가열 및 열 교환 방식의 냉각은 반도체 웨이퍼 전체를 일률적으로 가열, 냉각하는 것은 용이하지만, 반도체 웨이퍼의 임의의 영역만을 가열, 냉각하는 것은 곤란하다. 예를 들면, 반도체 웨이퍼에 플라즈마 에칭을 실행할 때에는 플라즈마도 가스의 흐름도 균일하지는 않기 때문에, 반도체 웨이퍼의 면내의 온도가 불균일하게 되기 쉽지만, 저항 가열 방식의 가열 및 열 교환 방식의 냉각에서는 웨이퍼 스테이지를 세분화된 영역마다 온도 제어를 실행하여, 반도체 웨이퍼의 면내 전체를 균일한 온도로 유지하는 것은 곤란하였다. 또, 반도체 웨이퍼의 온도 변화에 추종한 응답 속도도 느리고, 고정밀도로 온도 제어를 실행하는 것이 곤란하였다.However, the heating of the resistance heating method and the cooling of the heat exchange method are easy to uniformly heat and cool the entire semiconductor wafer, but it is difficult to heat and cool only an arbitrary region of the semiconductor wafer. For example, when plasma etching is performed on a semiconductor wafer, since the plasma and gas flow are not uniform, the temperature inside the semiconductor wafer is likely to be non-uniform, but the wafer stage is subdivided in resistance heating and heat exchange cooling. It was difficult to perform temperature control for each area to keep the entire in-plane semiconductor wafer at a uniform temperature. Moreover, the response speed following the temperature change of a semiconductor wafer was also slow, and it was difficult to perform temperature control with high precision.

이 때문에, 예를 들면, 웨이퍼 스테이지의 가열 냉각 수단으로서, 정전 척의 하부에 다수의 펠티에 소자를 배열하고, 개개의 펠티에 소자(열전 소자)를 독립적으로 동작시키는 것에 의해서, 웨이퍼 스테이지를 세분화된 영역마다 온도 제어하는 방법도 알려져 있다(예를 들면, 특허문헌 2 참조).For this reason, for example, as a means for heating and cooling the wafer stage, a plurality of Peltier elements are arranged under the electrostatic chuck, and individual Peltier elements (thermoelectric elements) are operated independently, whereby the wafer stage is divided into subdivided regions. A method of controlling the temperature is also known (for example, see Patent Document 2).

특허문헌 1: 일본국 특허공개공보 제2013-102135호Patent Document 1: Japanese Patent Publication No. 2013-102135 특허문헌 2: 일본국 특허공개공보 제2015-008287호Patent Document 2: Japanese Patent Publication No. 2015-008287

이러한 웨이퍼 스테이지를 반도체 제조 장치에 설치할 때에는 일반적으로, 가열 냉각 수단의 상부에 형성되는 상부 지지판을 경계로 하여, 반도체 웨이퍼를 탑재하는 정전 척측을 진공, 다른쪽의 측을 대기압으로 하기 위해, 상부 지지판이 적어도 1기압 정도의 압력차에 견딜 수 있는 강도를 가질 필요가 있다. 또, 온도 응답성을 높이기 위해, 상부 지지판 및 정전 척의 열 용량을 작게 할 필요가 있다. 또, 정전 척에 의한 반도체 웨이퍼의 흡착을 확실히 실행하기 위해, 상부 지지판과 정전 척의 열 팽창율이 다른 것에 기인한 만곡의 발생을 저감할 필요도 있다.When such a wafer stage is installed in a semiconductor manufacturing apparatus, an upper support plate is generally used in order to vacuum the electrostatic chuck side on which the semiconductor wafer is mounted, and the other side to atmospheric pressure, with the upper support plate formed on the upper portion of the heating and cooling means as a boundary. It is necessary to have a strength capable of withstanding the pressure difference of at least about 1 atmosphere. In addition, it is necessary to reduce the heat capacity of the upper support plate and the electrostatic chuck in order to increase the temperature responsiveness. In addition, in order to reliably perform the adsorption of the semiconductor wafer by the electrostatic chuck, it is also necessary to reduce the occurrence of curvature caused by different thermal expansion coefficients of the upper support plate and the electrostatic chuck.

그러나, 종래의 웨이퍼 스테이지는 진공 환경과 대기압 환경의 압력차에 견딜 수 있는 충분한 강도와, 열 용량의 최소화에 의한 온도 응답성의 향상과, 열 팽창에 의한 정전 척의 만곡 방지를 모두 만족시키는 것이 곤란하다는 과제가 있었다.However, it is difficult for the conventional wafer stage to satisfy both the strength sufficient to withstand the pressure difference between the vacuum environment and the atmospheric pressure environment, the improvement of the temperature response by minimizing the heat capacity, and the prevention of the curvature of the electrostatic chuck due to thermal expansion. There was a task.

본 발명은 전술한 사정을 감안해서 이루어진 것으로서, 압력 차에 견딜 수 있는 충분한 강도와, 온도 응답성의 향상과, 열 팽창에 의한 정전 척의 만곡 방지를 병립할 수 있는 웨이퍼 스테이지, 및 이것을 구비한 반도체 제조 장치, 웨이퍼 스테이지의 제조 방법을 제공하는 것을 목적으로 한다.The present invention has been made in view of the above-described circumstances, and a wafer stage capable of combining sufficient strength to withstand a pressure difference, improved temperature responsiveness, and prevention of curvature of an electrostatic chuck due to thermal expansion, and semiconductor manufacturing having the same It is an object to provide a method for manufacturing an apparatus and a wafer stage.

상기의 과제를 해결하기 위해, 본 발명의 웨이퍼 스테이지는 반도체 웨이퍼를 지지하는 웨이퍼 스테이지로서, 상기 반도체 웨이퍼가 일면에 탑재되는 정전 척판과, 상기 정전 척판의 타면에 접합된 상부 지지판과, 상기 상부 지지판에 중첩해서 배치된 하부 지지판과, 상기 상부 지지판 및 상기 하부 지지판의 사이에 배치된 가열 냉각 수단을 적어도 갖고, 상기 정전 척판은 세라믹스를 포함하는 재료로 이루어지고, 상기 상부 지지판은 알루미늄 또는 알루미늄 합금과 상기 세라믹스 또는 카본의 복합 재료로 이루어지고, 상기 정전 척판과 상기 상부 지지판은 상온 고체 접합에 의해서 직접 접합되어 있는 것을 특징으로 한다.In order to solve the above problems, the wafer stage of the present invention is a wafer stage for supporting a semiconductor wafer, wherein the semiconductor wafer is mounted on one surface, an electrostatic chuck plate, an upper support plate bonded to the other surface of the electrostatic chuck plate, and the upper support plate At least a lower support plate disposed in overlap, and has at least a heating and cooling means disposed between the upper support plate and the lower support plate, the electrostatic chuck is made of a material containing ceramics, the upper support plate is made of aluminum or aluminum alloy It is made of a composite material of the ceramics or carbon, characterized in that the electrostatic chuck plate and the upper support plate are directly bonded by normal temperature solid bonding.

본 발명의 1실시형태의 웨이퍼 스테이지에 의하면, 상부 지지판을 알루미늄 또는 알루미늄 합금과 세라믹스 또는 카본의 복합재료로 구성하는 것에 의해서, 예를 들면 대기압 환경과 진공 환경의 압력 차에 견딜 수 있는 충분한 강도를 확보할 수 있다.According to the wafer stage of one embodiment of the present invention, by constructing the upper support plate with a composite material of aluminum or aluminum alloy and ceramics or carbon, for example, sufficient strength to withstand a pressure difference between an atmospheric pressure environment and a vacuum environment is obtained. Can be secured.

그리고, 정전 척판과 상부 지지판을 상온 고체 접합에 의해서 직접 접합하는 것에 의해서, 접착제를 개재시켜 접합한 경우에 비해, 정전 척판과 상부 지지판의 사이의 열전도성을 높이고, 온도 응답성을 향상시킬 수 있다. 또, 직접 접합하는 것에 의해서, 정전 척판과 상부 지지판의 접합 강도가 향상하고, 열 팽창에 의한 정전 척의 만곡을 방지하고, 반도체 웨이퍼를 확실하게 흡착할 수 있다.And, by directly bonding the electrostatic chuck plate and the upper support plate by room temperature solid bonding, the thermal conductivity between the electrostatic chuck plate and the upper support plate can be increased and the temperature response can be improved compared to the case of bonding through an adhesive. . In addition, by directly bonding, the bonding strength between the electrostatic chuck plate and the upper support plate is improved, the curvature of the electrostatic chuck due to thermal expansion can be prevented, and the semiconductor wafer can be reliably adsorbed.

본 발명에서는 상기 세라믹스는 SiC, Al2O3, AlN 중의 적어도 하나를 포함할 수 있다.In the present invention, the ceramics may include at least one of SiC, Al 2 O 3 , AlN.

본 발명에서는 상기 상부 지지판은 기공율이 1% 이하일 수 있다.In the present invention, the upper support plate may have a porosity of 1% or less.

본 발명에서는 상기 상부 지지판은 상기 정전 척판에 대한 열 팽창 계수의 차가 ±5% 이내로 되는 재료에 의해서 형성될 수 있다.In the present invention, the upper support plate may be formed of a material having a difference in coefficient of thermal expansion with respect to the electrostatic chuck plate within ± 5%.

본 발명에서는 상기 가열 냉각 수단은 펠티에 소자일 수 있다.In the present invention, the heating and cooling means may be a Peltier element.

본 발명에서는 상기 펠티에 소자는 복수 형성되고, 각각의 펠티에 소자는 독립적으로 제어될 수 있다.In the present invention, the plurality of Peltier elements are formed, and each Peltier element can be controlled independently.

본 발명에서는 상기 펠티에 소자는 상기 하부 지지판의 일면의 면적의 45% 이상을 차지하도록 배열 형성될 수 있다.In the present invention, the Peltier element may be arranged to occupy 45% or more of the area of one surface of the lower support plate.

본 발명에서는 상기 펠티에 소자는 상기 정전 척판의 일면에 있어서 30℃ 내지 80℃의 가열 속도를 1℃/초 이상, 냉각 속도를 0.6℃/초 이상으로 되는 것을 이용할 수 있다.In the present invention, the Peltier element may be used to have a heating rate of 30 ° C to 80 ° C on one surface of the electrostatic chuck plate at 1 ° C / sec or more and a cooling rate of 0.6 ° C / sec or more.

본 발명에서는 상기 펠티에 소자와 상기 상부 지지판의 사이에는 탄성을 갖는 열전도성 시트가 더 마련될 수 있다.In the present invention, a thermally conductive sheet having elasticity may be further provided between the Peltier element and the upper support plate.

본 발명에서는 상기 열전도성 시트는 열전도율이 1w/mK 이상일 수 있다.In the present invention, the thermally conductive sheet may have a thermal conductivity of 1w / mK or more.

본 발명에서는 상기 열전도성 시트는 하중이 가해지지 않는 상태에서의 두께가 0.3㎜이상, 1.0㎜ 이하의 범위일 수 있다.In the present invention, the thermally conductive sheet may have a thickness of 0.3 mm or more and 1.0 mm or less in a state in which no load is applied.

본 발명에서는 상기 열전도성 시트는 경도가 아스카(Asker) C20 이하일 수 있다.In the present invention, the thermally conductive sheet may have a hardness of Asker C20 or less.

본 발명에서는 상기 하부 지지판의 내부에는 냉매를 흘리기 위한 냉매 유로가 형성될 수 있다.In the present invention, a coolant flow path for flowing coolant may be formed inside the lower support plate.

본 발명에서는 상기 하부 지지판은 영율이 120MPa 이상의 재료에 의해서 형성될 수 있다.In the present invention, the lower support plate may be formed of a material having a Young's modulus of 120 MPa or more.

본 발명에서는 상기 하부 지지판은 Ti 또는 Ti 합금, 카본, Si, SiC, Al2O3, BN, ZrO2 중의 적어도 어느 하나를 포함할 수 있다.In the present invention, the lower support plate may include at least one of Ti or Ti alloy, carbon, Si, SiC, Al 2 O 3 , BN, and ZrO 2 .

본 발명에서는 상기 상부 지지판의 상기 가열 냉각 수단에 대향하는 타면으로부터, 상기 정전 척판의 일면까지의 열용량의 합계값은 단위면적당 3.0J/K 이하일 수 있다.In the present invention, the total value of the heat capacity from the other surface of the upper support plate facing the heating and cooling means to one surface of the electrostatic chuck plate may be 3.0 J / K or less per unit area.

본 발명에서는 상기 상부 지지판과 상기 하부 지지판은 나사에 의해서 체결될 수 있다.In the present invention, the upper support plate and the lower support plate can be fastened by screws.

본 발명에서는 상기 나사의 주위에는 상기 상부 지지판과 상기 하부 지지판의 간격을 일정하게 유지하는 스페이서가 더 형성될 수 있다.In the present invention, a spacer that maintains a constant distance between the upper support plate and the lower support plate may be further formed around the screw.

본 발명에서는 상기 나사에는 풀어짐 방지 부재가 더 형성될 수 있다.In the present invention, the screw may be further provided with an anti-loosening member.

본 발명의 반도체 제조 장치는 상기 각 항에 기재된 웨이퍼 스테이지와, 상기 반도체 웨이퍼를 가공하는 가공 수단을 구비한 것을 특징으로 한다.The semiconductor manufacturing apparatus of the present invention is characterized by comprising the wafer stage according to each of the above paragraphs and processing means for processing the semiconductor wafer.

본 발명의 웨이퍼 스테이지의 제조 방법은 상기 각 항에 기재된 웨이퍼 스테이지의 제조 방법으로서, 상기 정전 척판과 상기 상부 지지판의 사이에 중간막을 배치하여, 상온 고체 접합에 의해서 직접 접합하는 공정을 갖는 것을 특징으로 한다.The manufacturing method of the wafer stage of the present invention is a manufacturing method of the wafer stage according to each of the above items, characterized in that it has a step of arranging an intermediate film between the electrostatic chuck plate and the upper support plate, and directly bonding them by normal temperature solid bonding. do.

본 발명에서는 상기 중간막은 Al, Ti, Ni, Au, Ag, Cu, In, Sn, Si, SiO2 중의 적어도 1종류를 포함할 수 있다.In the present invention, the interlayer film may include at least one of Al, Ti, Ni, Au, Ag, Cu, In, Sn, Si, and SiO 2 .

본 발명에서는 상기 중간막은 적어도 2층 이상일 수 있다.In the present invention, the interlayer may be at least two or more layers.

본 발명에서는 상기 상부 지지판은 알루미늄 또는 알루미늄 합금과 상기 세라믹스 또는 카본을 가압 함침법 또는 진공 함침법에 의해서 일체화시켜 형성할 수도 있다.In the present invention, the upper support plate may be formed by integrating aluminum or an aluminum alloy with the ceramics or carbon by a pressure impregnation method or a vacuum impregnation method.

본 발명에 따르면, 압력 차에 견딜 수 있는 충분한 강도와, 온도 응답성의 향상과, 열 팽창에 의한 정전 척의 만곡 방지를 병립할 수 있는 웨이퍼 스테이지, 및 이것을 구비한 반도체 제조 장치, 웨이퍼 스테이지의 제조 방법을 제공하는 것이 가능하게 된다.Advantageous Effects of Invention According to the present invention, a wafer stage capable of combining sufficient strength to withstand a pressure difference, an improvement in temperature responsiveness, and prevention of curvature of an electrostatic chuck due to thermal expansion, and a semiconductor manufacturing apparatus and a method for manufacturing a wafer stage having the same It becomes possible to provide.

도 1은 본 발명의 1실시 형태의 웨이퍼 스테이지를 나타내는 단면도이다.
도 2는 본 발명의 1실시 형태의 웨이퍼 스테이지를 나타내는 분해 사시도이다.
도 3은 본 발명의 실시예의 결과를 나타내는 그래프이다.
도 4는 본 발명의 실시예의 결과를 나타내는 그래프이다.1 is a cross-sectional view showing a wafer stage according to an embodiment of the present invention.
2 is an exploded perspective view showing a wafer stage according to one embodiment of the present invention.
3 is a graph showing the results of an embodiment of the present invention.
4 is a graph showing the results of Examples of the present invention.

이하, 도면을 참조하여, 본 발명의 1실시형태의 웨이퍼 스테이지, 및 이것을 구비한 반도체 제조 장치, 웨이퍼 스테이지의 제조 방법에 대해 설명한다. 또한, 이하에 나타내는 실시형태는 발명의 취지를 더욱 잘 이해시키기 위해 구체적으로 설명하는 것이며, 특히 지정이 없는 한, 본 발명을 한정하는 것은 아니다. 또, 이하의 설명에서 이용하는 도면은 본 발명의 특징을 알기 쉽게 하기 위해, 편의상, 주요부로 되는 부분을 확대해서 나타내고 있는 경우가 있으며, 각 구성요소의 치수 비율 등이 실제와 동일하다고는 할 수 없다.Hereinafter, a wafer stage of one embodiment of the present invention, a semiconductor manufacturing apparatus provided with the same, and a method of manufacturing a wafer stage will be described with reference to the drawings. In addition, the embodiment shown below is specifically demonstrated in order to understand the gist of the invention better, and unless otherwise specified, this invention is not limited. In addition, the drawings used in the following description may, for convenience, be enlarged to show a portion that becomes a main part for convenience of understanding, and the dimensional ratio of each component may not be the same as actual. .

도 1은 본 발명의 1실시형태의 웨이퍼 스테이지를 나타내는 단면도이다. 또, 도 2는 본 발명의 1실시형태의 웨이퍼 스테이지를 나타내는 분해 사시도이다. 1 is a cross-sectional view showing a wafer stage according to an embodiment of the present invention. 2 is an exploded perspective view showing a wafer stage according to one embodiment of the present invention.

본 실시형태의 웨이퍼 스테이지(10)는 위부터 적층된 순으로, 정전 척판(11), 상부 지지판(12), 가열 냉각 수단의 일예인 펠티에 소자(13), 및 하부 지지판(14)을 구비하고 있다. 또, 각각의 펠티에 소자(13)와 상부 지지판(12)의 사이에는 또한 열전도성 시트(15)가 배치되어 있는 것이 바람직하다.The wafer stage 10 of this embodiment is provided with an electrostatic chuck 11, an upper support plate 12, a Peltier element 13 as an example of a heating and cooling means, and a lower support plate 14 in the stacked order from the top. have. Further, it is preferable that a thermally conductive sheet 15 is also disposed between each Peltier element 13 and the upper support plate 12.

정전 척판(11)은 반도체 장치에 설치된 웨이퍼 스테이지(10)의 사용시에 있어서, 일면(11a)에 반도체 웨이퍼 W, 예를 들면 실리콘 웨이퍼가 탑재된다. 정전 척판(11)은 세라믹스를 포함하는 재료, 예를 들면 SiC, Al2O3(알루미나), AlN 중의 적어도 하나를 포함하는 재료로 구성되어 있다.In the use of the wafer stage 10 provided in the semiconductor device, the electrostatic chuck 11 is equipped with a semiconductor wafer W, for example, a silicon wafer, on one surface 11a. The electrostatic chuck 11 is made of a material containing at least one of ceramics, for example, SiC, Al 2 O 3 (alumina), and AlN.

본 실시형태에서는 정전 척판(11)은 알루미나와 SiC의 복합재료로 구성되어 있다. 정전 척판(11)은 JR(존슨 라벡)력형 정전 척, 또는 쿨롱력형 정전 척의 어느 것이어도 좋다. 정전 척판(11)의 두께 방향의 내부에는 정전 흡착력을 발생시키는 내부 전극(도시 생략)이 형성되어 있고, 이 내부 전극에 대해, JR력형 정전 척에 있어서는 ±100～500V 정도, 쿨롱력형 정전 척에 있어서는 ±1000～8000V 정도의 전압을 인가한다.In this embodiment, the electrostatic chuck 11 is made of a composite material of alumina and SiC. The electrostatic chuck 11 may be either a JR (Johnson Lavec) -type electrostatic chuck or a Coulomb-type electrostatic chuck. Inside the thickness direction of the electrostatic chuck 11, an internal electrode (not shown) for generating electrostatic adsorption force is formed, and for this internal electrode, about ± 100 to 500 V in the JR-power electrostatic chuck, coulomb-power electrostatic chuck In the case of, a voltage of about ± 1000 to 8000 V is applied.

또, 정전 척판(11)에는 열전도성 가스 유로(21)가 형성되어 있다. 이 열전도성 가스 유로(21)는 정전 척판(11)의 일면(11a)에 열전도성 가스, 예를 들면 열전도율이 높은 헬륨(0.1442W/mk(0℃))을 공급하는 것에 의해서, 정전 척판(11)의 일면(11a)에 탑재된 반도체 웨이퍼 W와 정전 척판(11)의 일면(11a)의 사이에서, 펠티에 소자(13)로부터의 열을 효율적으로 전열시킬 수 있다.In addition, a heat conductive gas flow path 21 is formed on the electrostatic chuck plate 11. The thermally conductive gas flow path 21 is supplied with a thermally conductive gas, for example, helium (0.1442W / mk (0 ° C)) having a high thermal conductivity to one surface 11a of the electrostatic chuck 11, thereby providing an electrostatic chuck ( The heat from the Peltier element 13 can be efficiently transferred between the semiconductor wafer W mounted on one surface 11a of 11 and one surface 11a of the electrostatic chuck 11.

상부 지지판(12)은 웨이퍼 스테이지(10)가 반도체 장치에 설치되었을 때에, 반도체 장치의 진공 챔버내의 진공 환경과, 진공 챔버외의 대기압 환경의 경계 부분에 마련되고, 일면(12a)측이 진공 환경, 타면(12b)측이 대기압 환경으로 된다. 이 때문에, 상부 지지판(12)은 적어도 1기압 정도 압력차에 대한 내압성을 갖는 재료 및 두께를 갖는다.The upper support plate 12 is provided at the boundary between the vacuum environment in the vacuum chamber of the semiconductor device and the atmospheric pressure environment outside the vacuum chamber when the wafer stage 10 is installed in the semiconductor device, and the one side 12a side is a vacuum environment. The other surface 12b side becomes an atmospheric pressure environment. For this reason, the upper support plate 12 has a material and a thickness having pressure resistance against a pressure difference of at least about 1 atmosphere.

상부 지지판(12)은 알루미늄(Al) 또는 알루미늄 합금과, 세라믹스 또는 카본으로 이루어지는 복합재료로 구성되어 있다. 세라믹스로서는 예를 들면, SiC, Al2O3(알루미나), AlN 중의 적어도 하나를 포함하는 재료를 들 수 있다.The upper support plate 12 is made of aluminum (Al) or an aluminum alloy and a composite material made of ceramics or carbon. Examples of the ceramics include a material containing at least one of SiC, Al 2 O 3 (alumina), and AlN.

상부 지지판(12)은 정전 척판(11)에 대해, 열 팽창율이 ±5 이내가 되는 바와 같은 조성이 선택된다. 본 실시형태에서는 상부 지지판(12)은 Al(29%)-SiC(71%)의 복합재(MMC)로 구성되어 있다. 이러한 조성의 MMC는 Al의 열전도율과 전기 저항을 거의 유지하면서, 정전 척판(11)의 구성 재료, 예를 들면 알루미나와 SiC의 복합재료의 열 팽창 계수에 근사한 값으로 되어 있다. 따라서, 서로 접합된 상부 지지판(12)과 정전 척판(11)의 사이에서 열 팽창 차에 의한 만곡이나 박리를 방지할 수 있다.The upper support plate 12 is selected with respect to the electrostatic chuck plate 11 such that the thermal expansion coefficient is within ± 5. In this embodiment, the upper support plate 12 is made of a composite material (MMC) of Al (29%)-SiC (71%). The MMC having such a composition has a value close to the coefficient of thermal expansion of the constituent materials of the electrostatic chuck 11, for example, alumina and SiC composite materials, while maintaining almost the thermal conductivity and electrical resistance of Al. Therefore, it is possible to prevent bending or peeling due to a difference in thermal expansion between the upper support plate 12 and the electrostatic chuck plate 11 joined to each other.

이와 같은 상부 지지판(12)을 구성하는 MMC는 SiC 다공체에 Al를 가압에 의해서 함침시키는 가압 함침법이나, 진공 중에서 SiC 다공체에 Al을 함침시키는 진공 함침법에 의해서 제작된다. 이것에 의해 얻어지는 상부 지지판(12)을 구성하는 MMC는 기공율이 예를 들면 1%이하이고, 가열에 의해서 공극으로부터 가스가 팽창하는 일이 없다.The MMC constituting the upper support plate 12 is manufactured by a pressure impregnation method in which Al is impregnated into SiC porous body by pressure, or a vacuum impregnation method in which Al is impregnated in SiC porous body in a vacuum. The MMC constituting the upper support plate 12 thus obtained has a porosity of, for example, 1% or less, and gas does not expand from the pores by heating.

이와 같은 상부 지지판(12)의 일면(12a)과, 정전 척판(11)의 타면(11b)은 상온 고체 접합에 의해서 직접 접합되어 있다. 상부 지지판(12)과 정전 척판(11)을 상온 고체 접합할 때에는 상부 지지판(12)과 정전 척판(11)의 사이에 중간막(도시 생략)을 배치하여, 상온하에서 상부 지지판(12)과 정전 척판(11)을 서로 가압하고, 중간막의 성분을 확산시켜 직접 접합을 실행한다.One surface 12a of the upper support plate 12 and the other surface 11b of the electrostatic chuck 11 are directly joined by solid-state solid-state bonding. When the upper support plate 12 and the electrostatic chuck 11 are solid-bonded at room temperature, an intermediate film (not shown) is disposed between the upper support plate 12 and the electrostatic chuck 11, and the upper support plate 12 and the electrostatic chuck under normal temperature (11) is pressed against each other, and the components of the interlayer film are diffused to perform direct bonding.

이러한 상온 고체 접합을 실행할 때에 이용하는 중간막은 자기 활성화 에너지가 작고 상호 확산하기 쉬운 금속, 또는 표면 평탄성을 유지하기 쉬운 비정질 세라믹스(SiO2, SiN)를 이용하여, 예를 들면 SiC의 입자가 크기 때문에 표면의 평활성을 높이는 것에 한계가 있는 정전 척판(11)의 타면(11b)과, 상부 지지판(12)의 일면(12a)의 표면 평활성을 높여, 강고한 상온 고체 접합을 촉진시킨다.The interlayer film used when performing such solid-state solid bonding uses a metal having low self-activation energy and easy diffusion, or amorphous ceramics (SiO 2 , SiN) easy to maintain surface flatness. The surface smoothness of the other surface 11b of the electrostatic chuck plate 11 and the surface 12a of the upper support plate 12, which are limited in increasing the smoothness of the surface, is increased, thereby promoting solid and normal solid-state bonding.

이러한 상온 고체 접합에 이용하는 중간막으로서는 예를 들면, Al, Ti, Ni, Au, Ag, Cu, In, Sn 중의 적어도 1종류를 포함하는 금속막, 또는 SiO2, SiN과 같은 비정질 세라믹스가 바람직하다. 본 실시형태에서는 상부 지지판(12)과 정전 척판(11)의 상온 고체 접합시에, 상부 지지판(12)의 일면(12a)에 Al을 10㎛의 두께로 성막하여 경면을 얻은 후, 상온, 또한 진공중 환경하에서 200kN의 가압력을 2시간 연속해서 가하고, 상부 지지판(12)과 정전 척판(11)을 상온 고체 접합하였다.As the intermediate film used for such normal temperature solid bonding, for example, a metal film containing at least one of Al, Ti, Ni, Au, Ag, Cu, In, and Sn, or amorphous ceramics such as SiO 2 and SiN is preferable. In this embodiment, at the time of solid-state solid bonding of the upper support plate 12 and the electrostatic chuck plate 11, Al is formed on one surface 12a of the upper support plate 12 to a thickness of 10 μm to obtain a mirror surface, and then at room temperature, Under vacuum, 200 kN pressing force was continuously applied for 2 hours, and the upper support plate 12 and the electrostatic chuck 11 were solid-bonded at room temperature.

또한, 상온 고체 접합시의 전처리로서, 정전 척판(11)의 타면(11b)을 경면 연마하고, 또 상부 지지판(12)의 일면(12a)에 형성한 Al막은 환원 분위기에서 산화막을 제거하는 것이 바람직하다. 중간막으로서는 상기 막 이외에도, 상부 지지판(12)의 성분에 알루미나를 혼합한 소위 경사 재료로 이루어지는 중간막을 이용하는 것도 바람직하다.In addition, as a pretreatment at room temperature solid bonding, the other surface 11b of the electrostatic chuck 11 is mirror-polished, and the Al film formed on one surface 12a of the upper support plate 12 is preferably removed in an reducing atmosphere. Do. As the interlayer film, it is also preferable to use an interlayer film made of a so-called inclined material in which alumina is mixed with the components of the upper support plate 12 in addition to the above film.

또한, 이러한 중간막으로서, 서로 다른 막을 2층 이상 중첩해서 이용할 수도 있다. 복수의 중간막을 중첩해서 이용함으로써, 상부 지지판(12)의 타면(12b)과, 정전 척판(11)의 일면(11a)의 각각을 평활화시키기 위해 최적의 재질의 중간막을 선택할 수 있다.Moreover, as such an interlayer film, two or more layers of different films can also be used. By overlapping and using a plurality of interlayer films, an interlayer film of an optimal material can be selected to smooth each of the other surface 12b of the upper support plate 12 and one surface 11a of the electrostatic chuck 11.

펠티에 소자(가열 냉각 수단)(13)는 전기 에너지를 열에너지로 변환하는 열전 변환 소자이며, 열전 변환 재료의 양단에 전극 등을 형성하여 전극간에서 전위차를 발생시키면, 열전 변환 재료의 양단에 온도차가 발생한다. 이러한 펠티에 소자(13)는 서로 반도체형이 동일한 열전 변환 재료끼리를 접속한 유니레그형 펠티에 소자와, 서로 다른 반도체형, 즉 n형 열전 변환 재료와 p형 열전 변환 재료를 교대로 접속한 π(파이)형 펠티에 소자가 있지만, 본 실시형태에서는 효율적으로 열전 변환을 실행할 수 있는 π형의 펠티에 소자(13)를 이용하고 있다.The Peltier element (heating cooling means) 13 is a thermoelectric conversion element that converts electrical energy into thermal energy. When an electrode or the like is formed on both ends of the thermoelectric conversion material to generate a potential difference between the electrodes, the temperature difference between both ends of the thermoelectric conversion material Occurs. The Peltier element 13 is a uni-leg Peltier element in which semiconductor thermoelectric conversion materials having the same semiconductor type are connected to each other, and π (a) in which different semiconductor types, that is, n-type thermoelectric conversion material and p-type thermoelectric conversion material are alternately connected. Although there is a pie-type Peltier element, in this embodiment, a π-type Peltier element 13 capable of efficiently performing thermoelectric conversion is used.

본 실시형태에서는 복수의 펠티에 소자(13)가 상부 지지판(12)과 하부 지지판(14)의 사이에 소정의 간격을 두고 배열되어 있다. 본 실시형태에서는 직경 300㎜의 반도체 웨이퍼 W를 탑재 가능한 직경의 웨이퍼 스테이지(10)에 대해 150～160개 정도의 펠티에 소자(13)가 배열되어 있다. 예를 들면, 펠티에 소자(13)는 하부 지지판(14)의 일면(14a)의 면적의 45%이상을 차지하도록 배열 형성되어 있으면 좋다.In the present embodiment, a plurality of Peltier elements 13 are arranged with a predetermined distance between the upper support plate 12 and the lower support plate 14. In this embodiment, about 150 to 160 Peltier elements 13 are arranged with respect to the wafer stage 10 of a diameter that can mount a semiconductor wafer W of 300 mm in diameter. For example, the Peltier element 13 may be arranged so as to occupy 45% or more of the area of one surface 14a of the lower support plate 14.

개개의 펠티에 소자(13)는 예를 들면, 정전 척판(11)의 일면(11a)에 있어서, 30℃ 내지 80℃의 가열 속도가 1℃/초 이상, 냉각 속도가 0.6℃/초 이상으로 되는 것을 이용하는 것이 바람직하다. 이러한 특성의 펠티에 소자(13)를 이용하는 것에 의해서, 정전 척판(11)에 탑재한 반도체 웨이퍼 W를, 타임 래그를 억제하여 빠른 응답 속도로 온도 제어할 수 있다.The individual Peltier elements 13, for example, on one surface 11a of the electrostatic chuck 11, have a heating rate of 30 ° C to 80 ° C of 1 ° C / sec or more and a cooling rate of 0.6 ° C / sec or more. It is preferable to use. By using the Peltier element 13 having such characteristics, the semiconductor wafer W mounted on the electrostatic chuck 11 can be controlled at a high speed by suppressing time lag.

각각의 펠티에 소자(13)는 서미스터를 내장하고 있으며, 150～160개 정도의 펠티에 소자(13)가 개개에 독립적으로 제어되어 있다. 이것에 의해, 정전 척판(11)에 탑재한 반도체 웨이퍼 W가 직경 300㎜와 같은 대구경이어도, 작은 영역, 예를 들면 20㎜×20㎜ 정도의 영역마다 정확하게 가열, 냉각을 실행할 수 있고, 반도체 웨이퍼 W 전체를 온도의 구배가 없는 균일한 온도로 유지하는 것이 가능하게 된다. 혹은 의도적으로 국소적으로 온도를 변화시킬 수 있다.Each Peltier element 13 includes a thermistor, and about 150 to 160 Peltier elements 13 are independently controlled individually. Thereby, even if the semiconductor wafer W mounted on the electrostatic chuck 11 is large-diameter, such as 300 mm in diameter, heating and cooling can be accurately performed for each small area, for example, an area of about 20 mm × 20 mm. It becomes possible to maintain the entire W at a uniform temperature with no gradient of temperature. Or you can intentionally change the temperature locally.

또한, 본 실시형태에서는 가열 냉각 수단으로서 펠티에 소자(13)를 예시했지만, 가열 냉각 수단은 펠티에 소자(13)에 한정되는 것은 아니다. 예를 들면, 냉매 유로를 구비한 하부 지지판의 상부에 박막 히터를 다수 배치하여, 정전 척판의 일면의 가열은 이 박막 히터에서 실행하고, 냉각은 박막 히터를 오프로 함으로써 냉매로 냉각된 하부 지지판에 열을 방출하는 바와 같은 구성이어도 좋다.In this embodiment, the Peltier element 13 is illustrated as the heating and cooling means, but the heating and cooling means is not limited to the Peltier element 13. For example, by placing a plurality of thin film heaters on the upper portion of the lower support plate having a refrigerant flow path, heating of one surface of the electrostatic chuck is performed by this thin film heater, and cooling is performed on the lower support plate cooled by the refrigerant by turning off the thin film heater. A structure such as dissipating heat may be used.

펠티에 소자(13)와 상부 지지판(12)의 사이에는 열전도성 시트(15)가 배치되어 있는 것이 바람직하다. 열전도성 시트(15)는 예를 들면 유연성이 있고, 열전도율이 1w/mK 이상의 시트재, 예를 들면 실리콘 시트(실리콘에 탄소를 첨가하여 열전도성을 개선한 시트재로서, 탄소의 첨가량으로 열전도성은 향상하지만, 실리콘이 갖는 유연성은 없어져 무뎌져 가는 것에 의해 탄소의 농도를 최적화한 시트)로 이루어지는 시트재를 이용할 수 있다. 또, 열전도성 시트(15)는 경도가 아스카 C20 이하이고, 하중이 가해지지 않는 상태에서의 두께가 0.3㎜이상, 1.0㎜이하의 범위인 것이 바람직하다.It is preferable that a thermally conductive sheet 15 is disposed between the Peltier element 13 and the upper support plate 12. The thermally conductive sheet 15 is, for example, flexible, and has a thermal conductivity of 1 w / mK or more, for example, a silicon sheet (a sheet material having improved thermal conductivity by adding carbon to silicon. Although improved, the flexibility of the silicon disappears and becomes dull, so a sheet material made of a sheet having an optimized carbon concentration) can be used. Moreover, it is preferable that the heat conductive sheet 15 has a hardness of Asuka C20 or less, and a thickness in a state in which no load is applied, in a range of 0.3 mm or more and 1.0 mm or less.

열전도성 시트(15)는 후술하는 나사(23)에 의한 상부 지지판(12)과 하부 지지판(14)의 체결에 의해서, 펠티에 소자(13)와 상부 지지판(12)의 사이에서 두께 방향으로 눌러 찌부러져 협지된다. 이러한 열전도성 시트(15)에 의해서, 펠티에 소자(13)와 상부 지지판(12)의 사이의 접촉 열 저항을 저감하고, 상부 지지판(12)의 열 변형, 열 팽창에 의한 변위를 흡수하여 안정하게 펠티에 소자(13)와 반도체 웨이퍼 W의 사이에서 열전도할 수 있다.The thermally conductive sheet 15 is pressed in the thickness direction between the Peltier element 13 and the upper support plate 12 by fastening the upper support plate 12 and the lower support plate 14 by screws 23 to be described later. It is broken and pinched. With this thermally conductive sheet 15, the contact heat resistance between the Peltier element 13 and the upper support plate 12 is reduced, and the displacement due to thermal deformation and thermal expansion of the upper support plate 12 is absorbed to stably. It is possible to conduct heat between the Peltier element 13 and the semiconductor wafer W.

하부 지지판(14)은 일면(14a)측에서 펠티에 소자(13)와 접하고, 상부 지지판(12)과의 사이에서 펠티에 소자(13)를 협지한다. 하부 지지판(14)은 영율이 120MPa이상의 재료에 의해서 형성되는 것이 바람직하다. 영율이 120MPa이상의 재료를 이용하는 것에 의해서 하부 지지판(14)의 강성이 높아지고, 대기와 진공의 압력 차에 의해 하부 지지판(14)이 만곡되는 것을 방지할 수 있다.The lower support plate 14 is in contact with the Peltier element 13 on one side 14a side, and holds the Peltier element 13 between the upper support plate 12. The lower support plate 14 is preferably formed of a material having a Young's modulus of 120 MPa or more. By using a material having a Young's modulus of 120 MPa or more, the rigidity of the lower supporting plate 14 is increased, and it is possible to prevent the lower supporting plate 14 from being curved due to a pressure difference between air and vacuum.

이러한 하부 지지판(14)의 구성 재료로서는 예를 들면 Ti 또는 Ti 합금, 카본, Si, SiC, Al2O3, BN, ZrO2 중의 적어도 어느 하나를 포함하는 재료를 들 수 있다. 본 실시형태에서는 하부 지지판(14)은 Al(29%)-SiC(71%)의 복합재(MMC)로 구성되어 있다. Al로서는 예를 들면 A6061재를 이용하고 있다.Examples of the constituent material of the lower support plate 14 include Ti or Ti alloys, carbon, Si, SiC, Al 2 O 3 , BN, and materials containing ZrO 2 . In this embodiment, the lower support plate 14 is made of a composite material (MMC) of Al (29%)-SiC (71%). As Al, for example, A6061 material is used.

이러한 조성의 하부 지지판(14)을 구성하는 MMC는 SiC 다공체에 Al을 가압에 의해서 함침시키는 가압 함침법이나, 진공 중에서 SiC 다공체에 Al을 함침시키는 진공 함침법에 의해서 제작된다. 이것에 의해 얻어지는 하부 지지판(14)을 구성하는 MMC는 기공율이 예를 들면 1%이하이고, 가열에 의해서 공극으로부터 가스가 팽창하여 방출되는 일이 없다.The MMC constituting the lower support plate 14 having such a composition is produced by a pressure impregnation method in which Al is impregnated by Si in a porous SiC body, or a vacuum impregnation method in which Al is impregnated in a SiC porous body in a vacuum. The MMC constituting the lower support plate 14 thus obtained has a porosity of, for example, 1% or less, and gas is not expelled and released from the pores by heating.

하부 지지판(14)의 내부에는 냉매를 흘리기 위한 냉매 유로(22)가 형성되어 있다. 이러한 냉매 유로(22)를 형성하기 위해, 하부 지지판(14)을 두께 방향으로 2분할 가능한 형태로 하는 것이 바람직하다. 이것에 의해, 하부 지지판(14)을 이루는 한쪽의 부재에 복수의 홈을 형성하고, 이 한쪽의 부재에 대해, 판형상의 다른쪽의 부재를 접합함으로써, 내부에 냉매 유로(22)가 형성된 하부 지지판(14)을 얻을 수 있다.A coolant flow path 22 for flowing coolant is formed in the lower support plate 14. In order to form such a refrigerant passage 22, it is preferable to form the lower support plate 14 in a form that can be divided into two in the thickness direction. Thereby, a plurality of grooves are formed in one member constituting the lower support plate 14, and by joining the other member in the form of a plate to this one member, the lower support plate in which a refrigerant flow path 22 is formed therein (14) can be obtained.

냉매 유로(22)에는 냉매, 예를 들면 프레온 등의 유기 냉매, 물 등을 흘릴 수 있다. 이러한 냉매는 외부에 마련한 방열기(도시 생략)에 의해서 방열하여 순환시키면 좋다. 하부 지지판(14)의 내부에 냉매 유로(22)를 형성하여 냉매를 흘리는 것에 의해서, 예를 들면 펠티에 소자(13)에 의해서 반도체 웨이퍼 W를 냉각할 때에, 하부 지지판(14)측에 생긴 열을 신속히 흡수하고, 펠티에 소자(13)가 과열하는 것을 방지하고, 효율적으로 펠티에 소자(13)에 의한 반도체 웨이퍼 W의 냉각을 실행할 수 있다.A refrigerant, for example, an organic refrigerant such as freon, water, etc., can flow through the refrigerant passage 22. The refrigerant may be circulated by radiating heat by a radiator (not shown) provided on the outside. By forming the refrigerant flow path 22 inside the lower support plate 14 and flowing the refrigerant, for example, when cooling the semiconductor wafer W by the Peltier element 13, the heat generated on the lower support plate 14 side is generated. It absorbs quickly, prevents the Peltier element 13 from overheating, and can efficiently cool the semiconductor wafer W by the Peltier element 13.

상부 지지판(12)과 하부 지지판(14)의 사이는 나사(23)에 의해서 체결된다. 나사(23)는 하부 지지판(14)에 형성한 나사 구멍(24)을 관통하고, 상부 지지판(12)의 타면(12b)측에서 두께 방향으로 연장하는 내부 나사(25)에 나사맞춤된다. 이것에 의해, 상부 지지판(12)과 하부 지지판(14)의 사이에 배열된 복수의 펠티에 소자(13)가 협지된다.The upper support plate 12 and the lower support plate 14 are fastened by screws 23. The screw 23 penetrates the screw hole 24 formed in the lower support plate 14 and is screwed into the inner screw 25 extending in the thickness direction from the other surface 12b side of the upper support plate 12. Thereby, the several Peltier elements 13 arrange | positioned between the upper support plate 12 and the lower support plate 14 are pinched.

상부 지지판(12)과 하부 지지판(14)의 사이는 인가되는 RF 전류에 의한 이상 방전을 방지하기 위해 대기압(1기압)으로 되어 있지만, 이러한 상부 지지판(12)과 하부 지지판(14)의 사이의 대기압 환경과, 상부 지지판(12)보다 정전 척판(11)측의 진공 환경의 사이의 내압 확보를 위해, 상부 지지판(12)과 하부 지지판(14)의 사이는 본 실시형태에서는 30～40개의 나사에 의해서 균등한 간격으로 체결되어 있다.Between the upper support plate 12 and the lower support plate 14 is at atmospheric pressure (1 atm) to prevent abnormal discharge due to the applied RF current, but between the upper support plate 12 and the lower support plate 14 In order to secure the internal pressure between the atmospheric pressure environment and the vacuum environment on the electrostatic chuck plate 11 side than the upper support plate 12, between 30 and 40 screws in this embodiment between the upper support plate 12 and the lower support plate 14 It is fastened at equal intervals.

또, 나사(23)의 주위에는 상부 지지판(12)과 하부 지지판(14)의 간격을 일정하게 유지하는 스페이서(26)가 더 형성되어 있는 것이 바람직하다. 이러한 스페이서(26)에 의해서, 복수의 나사(23)끼리의 체결압에 차가 있어도, 상부 지지판(12)과 하부 지지판(14)의 간격을 일정하게 유지하고, 복수의 펠티에 소자(13)에 의한 열전도성에 편차가 생기는 것을 방지할 수 있다.Further, it is preferable that a spacer 26 is further formed around the screws 23 to maintain a constant distance between the upper support plate 12 and the lower support plate 14. Even if there is a difference in fastening pressure between the plurality of screws 23 by the spacers 26, the gap between the upper support plate 12 and the lower support plate 14 is kept constant, and the plurality of Peltier elements 13 It is possible to prevent variations in thermal conductivity.

또한, 개개의 나사(23)에는 풀어짐 방지 부재(도시 생략)가 형성되어 있는 것도 바람직하다. 이러한 풀어짐 방지 부재를 마련함으로써, 경시 변화로 나사(23)가 풀어지고, 상부 지지판(12)과 하부 지지판(14)의 체결압이 불균일하게 되어 복수의 펠티에 소자(13)에 의한 열전도성에 편차가 생기는 것을 방지할 수 있다.In addition, it is also preferable that each screw 23 is provided with an anti-loosening member (not shown). By providing such an anti-loosening member, the screws 23 are released due to changes over time, and the fastening pressure between the upper support plate 12 and the lower support plate 14 becomes non-uniform, resulting in variations in thermal conductivity caused by the plurality of Peltier elements 13. It can be prevented from occurring.

이상과 같은 구성의 웨이퍼 스테이지(10)의 상부 지지판(12)의 펠티에 소자(13)에 대향하는 타면(12b)으로부터, 정전 척판(11)의 일면(11a)까지의 열용량의 합계값은 단위면적당 3.0J/K이하가 되도록 구성된다. 열용량의 합계값을 단위면적당 3.0J/K이하로 유지하는 것에 의해, 펠티에 소자(13)의 열을 정전 척판(11)의 일면(11a)을 향해 높은 응답 속도로 전파시키는 것이 가능하게 되고, 반도체 웨이퍼 W의 온도 변화에 추종하여 고정밀도로 온도 제어를 실행하는 것이 가능하게 된다.The total value of the heat capacity from the other surface 12b facing the Peltier element 13 of the upper support plate 12 of the wafer stage 10 of the above configuration to one surface 11a of the electrostatic chuck 11 is per unit area. It is configured to be 3.0 J / K or less. By maintaining the total value of the heat capacity at 3.0 J / K or less per unit area, it becomes possible to propagate the heat of the Peltier element 13 toward one surface 11a of the electrostatic chuck 11 at a high response speed, and semiconductor It is possible to perform temperature control with high precision following the temperature change of the wafer W.

이상과 같은 구성의 본 발명의 1실시형태의 웨이퍼 스테이지(10)에 의하면, 상부 지지판(12)을 알루미늄 또는 알루미늄 합금과 세라믹스 또는 카본의 복합재료로 구성하는 것에 의해서, 예를 들면 대기압 환경과 진공 환경의 압력 차에 견딜 수 있는 충분한 강도를 확보할 수 있다.According to the wafer stage 10 of the first embodiment of the present invention having the above structure, the upper support plate 12 is made of a composite material of aluminum or aluminum alloy and ceramics or carbon, for example, atmospheric pressure environment and vacuum. Sufficient strength to withstand the pressure difference of the environment can be secured.

그리고, 정전 척판(11)과 상부 지지판(12)을 상온 고체 접합에 의해서 직접 접합하는 것에 의해서, 접착제를 개재시켜 접합한 경우에 비해, 정전 척판(11)과 상부 지지판(12)의 사이의 열전도성을 높이고, 온도 응답성을 향상시킬 수 있다. 또, 직접 접합하는 것에 의해서, 정전 척판(11)과 상부 지지판(12)의 접합 강도가 향상하고, 열 팽창에 의한 정전 척의 만곡을 방지하고, 반도체 웨이퍼 W를 확실하게 흡착할 수 있다.Then, by directly bonding the electrostatic chuck 11 and the upper support plate 12 by normal temperature solid bonding, thermoelectricity between the electrostatic chuck 11 and the upper support plate 12 is compared to the case of bonding through an adhesive. The conductivity can be increased, and the temperature responsiveness can be improved. Moreover, the bonding strength of the electrostatic chuck 11 and the upper support plate 12 is improved by direct bonding, the curvature of the electrostatic chuck due to thermal expansion can be prevented, and the semiconductor wafer W can be reliably adsorbed.

이상과 같은 웨이퍼 스테이지(10)에 탑재된 반도체 웨이퍼 W를 가공하는 가공 수단을 구비한 반도체 제조 장치로서, 예를 들면 에칭 장치, 화학 기상 성장 장치, 스퍼터링 장치를 들 수 있다. 이들 반도체 제조 장치에 웨이퍼 스테이지(10)를 적용하는 것에 의해서, 압력차에 견딜 수 있는 충분한 강도와, 온도 응답성의 향상과, 열 팽창에 의한 정전 척의 만곡 방지를 병립할 수 있는 웨이퍼 스테이지를 구비한 반도체 제조 장치를 실현할 수 있다. 또한, 에칭 장치나 CVD 장치와 같이 부식성 가스를 이용하는 경우에는 스테이지 측면에 알루미나, 산화이트륨과 같은 내식 성막의 표면 코팅을 실행하는 것도 바람직하다.As a semiconductor manufacturing apparatus provided with the processing means for processing the semiconductor wafer W mounted on the wafer stage 10 as mentioned above, an etching apparatus, a chemical vapor deposition apparatus, and a sputtering apparatus are mentioned, for example. By applying the wafer stage 10 to these semiconductor manufacturing apparatuses, there is provided a wafer stage capable of achieving sufficient strength to withstand a pressure difference, improved temperature responsiveness, and prevention of curvature of an electrostatic chuck due to thermal expansion. A semiconductor manufacturing apparatus can be realized. In addition, when using a corrosive gas such as an etching device or a CVD device, it is also preferable to perform surface coating of a corrosion-resistant film such as alumina or yttrium oxide on the side of the stage.

이상, 본 발명의 실시형태를 설명했지만, 이들 실시형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 실시형태는 그 밖의 각종 형태로 실시되는 것이 가능하며, 발명의 요지를 이탈하지 않는 범위에서, 각종 생략, 치환, 변경을 실행할 수 있다. 이들 실시형태나 그 변형은 발명의 범위나 요지에 포함되는 것과 마찬가지로, 특허청구의 범위에 기재된 발명과 그 균등의 범위에 포함되는 것이다.As mentioned above, although embodiment of this invention was described, these embodiment is shown as an example and it is not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, substitutions, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the scope of the invention and equivalents thereof as described in the claims and the scope of the invention.

[실시예][Example]

웨이퍼 스테이지의 온도의 승강온 속도를 검증하였다. 승강온 속도는 펠티에 소자의 구동 능력과 상부 지지판 및 정전 척판의 열전도율 및 열 용량에 의존한다. 그래서 상부 지지판을 SUS304에서 두께 6㎜(시료 1), MMC에서 두께 1㎜(시료 2), 3㎜(시료 3), 6㎜(시료 4)의 4종류의 샘플을 작성하여 승강온 속도를 측정하였다. 하부 지지판의 온도는 50℃로 고정시켜 정전 척판의 일면의 온도가 30℃에서 80℃의 사이의 변화 속도를 측정한 결과를 도 3에 나타낸다.The rate of temperature rise and fall of the wafer stage was verified. The rate of temperature rise and fall depends on the driving capability of the Peltier element and the thermal conductivity and heat capacity of the upper support plate and the electrostatic chuck plate. So, the upper support plate was made of 4 types of samples in SUS304: 6 mm thick (sample 1), MMC 1 mm thick (sample 2), 3 mm (sample 3), and 6 mm (sample 4). Did. The temperature of the lower support plate is fixed at 50 ° C, and the result of measuring the rate of change of the temperature of one surface of the electrostatic chuck between 30 ° C and 80 ° C is shown in FIG. 3.

펠티에 소자는 72시리즈(주식회사 페로텍(Ferrotec Corporation)제)를 이용하고, 구동 전력의 최대값은 1소자당 4.3V, 3A이다. 프로세스상 1℃/sec이상의 냉각 속도가 필요하므로, 단위면적당 상부 지지판과 정전 척판의 열 용량의 합계가 6.0J/k이하가 요구된다. 도 4에 승강온의 실측값(시료 1, 시료 4)의 예를 나타낸다. 도 4에 나타내는 결과로부터, MMC에서 두께 3㎜로 정전 척판에 알루미나 두께 1㎜의 것을 고체 확산 접합으로 형성하면, 원하는 특성을 갖는 웨이퍼 스테이지를 형성하는 것이 가능하다.The Peltier element uses 72 series (manufactured by Ferrotec Corporation), and the maximum value of the driving power is 4.3V per element, 3A. Since the process requires a cooling rate of 1 ° C / sec or higher, the total heat capacity of the upper support plate and the electrostatic chuck plate per unit area is required to be 6.0 J / k or less. Fig. 4 shows an example of the measured values of the temperature rise (sample 1 and sample 4). From the results shown in Fig. 4, by forming an alumina thickness of 1 mm on the electrostatic chuck plate with a thickness of 3 mm in MMC by solid diffusion bonding, it is possible to form a wafer stage having desired characteristics.

10; 웨이퍼 스테이지 11; 정전 척판
12; 상부 지지판 13; 펠티에 소자
14; 하부 지지판 15; 열전도성 시트10; Wafer stage 11; Electrostatic chuck
12; Upper support plate 13; Peltier element
14; Lower support plate 15; Thermal conductive sheet

Claims (10)

반도체 웨이퍼를 지지하는 웨이퍼 스테이지로서,
상기 반도체 웨이퍼가 일면에 탑재되는 정전 척판과, 상기 정전 척판의 타면에 접합된 상부 지지판과, 상기 상부 지지판에 중첩해서 배치된 하부 지지판과, 상기 상부 지지판 및 상기 하부 지지판의 사이에 배치된 가열 냉각 수단을 적어도 갖고,
상기 정전 척판은 세라믹스를 포함하는 재료로 이루어지고,
상기 상부 지지판은 알루미늄 또는 알루미늄 합금과 상기 세라믹스 또는 카본의 복합재료로 이루어지고,
상기 정전 척판과 상기 상부 지지판은 상온 고체 접합에 의해서 직접 접합되어 있는 것을 특징으로 하는 웨이퍼 스테이지.A wafer stage supporting a semiconductor wafer,
An electrostatic chuck plate in which the semiconductor wafer is mounted on one surface, an upper support plate bonded to the other surface of the electrostatic chuck plate, a lower support plate disposed overlapping the upper support plate, and heating and cooling arranged between the upper support plate and the lower support plate At least have the means,
The electrostatic chuck is made of a material containing ceramics,
The upper support plate is made of a composite material of aluminum or aluminum alloy and the ceramics or carbon,
Wafer stage, characterized in that the electrostatic chuck plate and the upper support plate are directly bonded by normal temperature solid bonding. 제 1 항에 있어서,
상기 세라믹스는 SiC, Al2O3, AlN 중의 적어도 하나를 포함하는 것을 특징으로 하는 웨이퍼 스테이지.According to claim 1,
The ceramics is a wafer stage, characterized in that it comprises at least one of SiC, Al 2 O 3 , AlN. 제 1 항에 있어서,
상기 상부 지지판은 기공율이 1%이하인 것을 특징으로 하는 웨이퍼 스테이지.According to claim 1,
The upper support plate is a wafer stage, characterized in that the porosity is 1% or less. 제 1 항에 있어서,
상기 상부 지지판은 상기 정전 척판에 대한 열 팽창 계수의 차가 ±5%이내가 되는 재료에 의해서 형성한 것을 특징으로 하는 웨이퍼 스테이지.According to claim 1,
The upper support plate is a wafer stage, characterized in that formed by a material that is within ± 5% of the difference in thermal expansion coefficient for the electrostatic chuck. 제 1 항에 있어서,
상기 가열 냉각 수단은 펠티에 소자인 것을 특징으로 하는 웨이퍼 스테이지.According to claim 1,
The heating and cooling means is a wafer stage, characterized in that the Peltier element. 제 5 항에 있어서,
상기 펠티에 소자는 복수 형성되고, 각각의 펠티에 소자는 독립적으로 제어되는 것을 특징으로 하는 웨이퍼 스테이지.The method of claim 5,
A plurality of Peltier elements are formed, and each Peltier element is independently controlled wafer stage. 제 5 항에 있어서,
상기 펠티에 소자는 상기 하부 지지판의 일면의 면적의 45%이상을 차지하도록 배열 형성되어 있는 것을 특징으로 하는 웨이퍼 스테이지.The method of claim 5,
The Peltier element is a wafer stage, characterized in that it is arranged to occupy more than 45% of the area of one surface of the lower support plate. 제 5 항에 있어서,
상기 펠티에 소자는 상기 정전 척판의 일면에 있어서 30℃ 내지 80℃의 가열 속도를 1℃/초 이상, 냉각 속도를 0.6℃/초 이상으로 되는 것을 이용하는 것을 특징으로 하는 웨이퍼 스테이지.The method of claim 5,
The Peltier element is a wafer stage characterized in that the heating rate of 30 ° C to 80 ° C on one surface of the electrostatic chuck is set to 1 ° C / sec or more and the cooling rate to 0.6 ° C / sec or more. 제 5 항에 있어서,
상기 펠티에 소자와 상기 상부 지지판의 사이에는 탄성을 갖는 열전도성 시트가 더 마련되어 있는 것을 특징으로 하는 웨이퍼 스테이지.The method of claim 5,
A wafer stage characterized in that a thermally conductive sheet having elasticity is further provided between the Peltier element and the upper support plate. 제 9 항에 있어서,
상기 열전도성 시트는 열전도율이 1w/mK이상인 것을 특징으로 하는 웨이퍼 스테이지.The method of claim 9,
The thermally conductive sheet is a wafer stage, characterized in that the thermal conductivity is 1w / mK or more.
KR1020180170782A 2018-11-13 2018-12-27 Wafer stage, semiconductor manufacturing device, and wafer stage manufacturing method KR20200055632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/458,264 US11309203B2 (en) 2018-11-13 2019-07-01 Wafer stage and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-212815 2018-11-13
JP2018212815A JP2020080365A (en) 2018-11-13 2018-11-13 Wafer stage, semiconductor manufacturing apparatus, and wafer stage manufacturing method

Publications (1)

Publication Number Publication Date
KR20200055632A true KR20200055632A (en) 2020-05-21

Family

ID=70802510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180170782A KR20200055632A (en) 2018-11-13 2018-12-27 Wafer stage, semiconductor manufacturing device, and wafer stage manufacturing method

Country Status (2)

Country Link
JP (1) JP2020080365A (en)
KR (1) KR20200055632A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220116938A (en) 2021-02-16 2022-08-23 김순훈 Antistatic metal member for semiconductor and display panel manufacturing device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410978B (en) * 2022-08-29 2023-08-18 北京北方华创微电子装备有限公司 Electrostatic chuck and semiconductor processing apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102135A (en) 2011-10-19 2013-05-23 Kelk Ltd Temperature control device
JP2015008287A (en) 2013-06-03 2015-01-15 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Temperature controlled substrate support assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6086680A (en) * 1995-08-22 2000-07-11 Asm America, Inc. Low-mass susceptor
JPH10270540A (en) * 1997-03-26 1998-10-09 Nippon Cement Co Ltd Electrostatic chuck device and electrostatic chuck base
JP2001068427A (en) * 1999-08-26 2001-03-16 Ulvac Japan Ltd Substrate cooling device
JP2001253777A (en) * 2000-03-13 2001-09-18 Ibiden Co Ltd Ceramic substrate
JP2003273075A (en) * 2002-03-15 2003-09-26 Tokyo Electron Ltd Plasma processing apparatus
JP4686996B2 (en) * 2004-03-30 2011-05-25 住友電気工業株式会社 Heating device
JP4187739B2 (en) * 2005-10-17 2008-11-26 電気化学工業株式会社 Aluminum alloy-silicon carbide silicon nitride composite
JP2008016727A (en) * 2006-07-07 2008-01-24 Tokyo Electron Ltd Heat conductive structure and substrate treatment apparatus
TWI345285B (en) * 2006-10-06 2011-07-11 Ngk Insulators Ltd Substrate supporting member
WO2008149920A1 (en) * 2007-06-07 2008-12-11 Kaneka Corporation Graphite composite film
JP2013214606A (en) * 2012-04-02 2013-10-17 Sumitomo Electric Ind Ltd Wafer holder having holding base made of pottery
US9685356B2 (en) * 2012-12-11 2017-06-20 Applied Materials, Inc. Substrate support assembly having metal bonded protective layer
JP5633766B2 (en) * 2013-03-29 2014-12-03 Toto株式会社 Electrostatic chuck

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102135A (en) 2011-10-19 2013-05-23 Kelk Ltd Temperature control device
JP2015008287A (en) 2013-06-03 2015-01-15 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Temperature controlled substrate support assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220116938A (en) 2021-02-16 2022-08-23 김순훈 Antistatic metal member for semiconductor and display panel manufacturing device

Also Published As

Publication number Publication date
JP2020080365A (en) 2020-05-28

Similar Documents

Publication Publication Date Title
JP7232892B2 (en) Substrate support assembly for high temperature processes
JP7242823B2 (en) Electrostatic chuck assembly for high temperature processing
KR102624648B1 (en) Electrostatic puck assembly with metal bonded backing plate for high temperature processes
JP2019194495A (en) Multi-zone gasket for substrate support assembly
US7763831B2 (en) Heating device
JP5237151B2 (en) Substrate support for plasma processing equipment
JP4893543B2 (en) Wafer holder and semiconductor manufacturing apparatus equipped with the same
KR20200055632A (en) Wafer stage, semiconductor manufacturing device, and wafer stage manufacturing method
US11309203B2 (en) Wafer stage and method of manufacturing the same
US10593585B2 (en) Electrostatic chuck device including a heating member
CN112582330A (en) Semiconductor processing equipment and electrostatic chuck assembly thereof
JP6642170B2 (en) Electrostatic chuck device and manufacturing method thereof
JPH11323549A (en) Substrate holder
WO2022209292A1 (en) Placement panel and placement structure
JP2022094466A (en) Electrostatic chuck device
KR20240003433A (en) wafer placement table
JP2007067137A (en) Wafer temperature conditioning device
JP2000311766A (en) Temperature adjusting plate using thermoelectric element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application