KR20200054895A - 리프트 오프 방법 - Google Patents

리프트 오프 방법 Download PDF

Info

Publication number
KR20200054895A
KR20200054895A KR1020190143430A KR20190143430A KR20200054895A KR 20200054895 A KR20200054895 A KR 20200054895A KR 1020190143430 A KR1020190143430 A KR 1020190143430A KR 20190143430 A KR20190143430 A KR 20190143430A KR 20200054895 A KR20200054895 A KR 20200054895A
Authority
KR
South Korea
Prior art keywords
substrate
optical device
buffer layer
layer
device layer
Prior art date
Application number
KR1020190143430A
Other languages
English (en)
Inventor
다스쿠 고야나기
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200054895A publication Critical patent/KR20200054895A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

[과제] 분할된 상태로 기판 상에 실리는 광 디바이스층을, 손상시키는 일없이 이설 부재에 이설한다.
[해결수단] 기판의 표면 상에 버퍼층을 형성하는 버퍼층 형성 단계와, 상기 버퍼층 위에 광 디바이스층을 형성하는 광 디바이스층 형성 단계와, 상기 기판의 표면 상에서, 상기 버퍼층과, 상기 광 디바이스층을 개개의 디바이스마다 분할하는 분할 단계와, 상기 광 디바이스층의 표면에 이설 부재를 접합하는 이설 부재 접합 단계와, 상기 기판에 대해서는 투과성을 가지며 상기 버퍼층에 대해서는 흡수성을 갖는 파장의 펄스 레이저를 상기 기판의 이면측으로부터 상기 기판을 투과시켜 상기 버퍼층에 조사하여, 상기 버퍼층을 파괴하는 버퍼층 파괴 단계와, 상기 광 디바이스층을 이설 부재에 이설하는 광 디바이스층 이설 단계를 포함하고, 상기 버퍼층 파괴 단계에서는, 상기 펄스 레이저의 1 펄스당의 에너지 밀도는 1.0 mJ/㎟ 이상 5.0 mJ/㎟ 이하이다.

Description

리프트 오프 방법{LIFT-OFF METHOD}
본 발명은 기판과, 기판 상에 형성된 복수의 광 디바이스층과, 기판 및 복수의 광 디바이스층 사이에 각각 마련된 버퍼층을 구비하는 광 디바이스 웨이퍼로부터 광 디바이스층을 이설(移設) 부재에 옮기는 리프트 오프 방법에 관한 것이다.
LED(Light Emitting Diode) 등의 광 디바이스 칩을 형성할 때에는, 예컨대, 사파이어나 SiC 등으로 형성된 원판형의 기판의 표면에 복수의 교차하는 분할 예정 라인을 설정하고, 분할 예정 라인에 의해 구획된 각 영역에 광 디바이스를 형성한다. 광 디바이스는, 예컨대, pn 접합을 구성하는 n형 반도체층 및 p형 반도체층을 상기 기판의 표면 상에 에피택셜 성장시킴으로써 형성된다. 그 후, 분할 예정 라인을 따라 기판을 분할하면, 광 디바이스 칩을 형성할 수 있다.
기판의 분할에는, 절삭 장치나 레이저 가공 장치 등의 가공 장치가 사용된다. 예컨대, 레이저 가공 장치를 이용하여 기판을 분할하는 경우, 상기 기판에 대하여 흡수성을 갖는 파장의 레이저 빔을 조사하여 분할 예정 라인을 따라 어블레이션 가공을 실시하여, 레이저 가공홈을 형성한다(특허문헌 1 참조). 기판이 분할되어 형성된 개개의 광 디바이스 칩은, 정해진 방법에 따라 개개로 픽업되어, 전자 기기나 다른 기판 등에 실장된다.
또한, 기판을 분할하지 않고 광 디바이스를 기판으로부터 이설하는 방법으로서, n형 반도체층 및 p형 반도체층을 포함하는 광 디바이스층을 기판으로부터 분리하는 방법이 알려져 있다. 예컨대, 기판의 표면에 버퍼층을 마련하고, 버퍼층 위에 에피택셜 성장에 의해 광 디바이스층을 형성한 후, 기판을 투과하는 파장의 레이저 빔을 기판의 이면측으로부터 조사한다. 레이저 빔에 의해 버퍼층을 파괴하면, 기판과, 광 디바이스층을 분리할 수 있다(특허문헌 2 참조).
그리고, 기판과, 광 디바이스층을 분리하기 전에, 광 디바이스층의 상면에 이설 부재를 접합하면, 분리에 의해 광 디바이스층은 이설 부재 상에 이설된다. 이 방법은, 레이저 리프트 오프법이라고도 불린다. 기판으로부터 분리된 광 디바이스층은, 이후에 각 디바이스로 분할된다.
또한, 버퍼층과, 기판의 계면 근방에 있어서, 레이저 빔에 의해 버퍼층을 충분히 파괴(변질)할 수 없으면 광 디바이스층의 리프트 오프에 실패하기 때문에, 종래, 확실하게 파괴(변질)를 생기게 하는 가공 조건으로 레이저 빔이 버퍼층에 조사되고 있었다. 또한, 가공에 요하는 시간을 단축시키기 위해서도, 레이저 빔의 1 펄스당의 에너지 밀도는 가능한 한 높여져 있었다.
특허문헌 1: 일본 특허 공개 평성10-305420호 공보 특허문헌 2: 일본 특허 공개 제2013-21225호 공보
버퍼층 상에 형성된 광 디바이스층은, 디바이스마다 분할되어 사용된다. 버퍼층과, 광 디바이스층을 기판 상에서 미리 개개의 광 디바이스마다 분할할 수 있으면, 광 디바이스층을 이설 부재에 이설한 후에 광 디바이스층 등을 분할할 필요가 없기 때문에, 광 디바이스의 형성이 용이해진다.
그러나, 분할에 의해 각 광 디바이스 사이에서 버퍼층과, 광 디바이스층이 제거되어 있으면, 그 후에 기판의 이면측으로부터 레이저 빔을 조사하였을 때에, 개개의 광 디바이스 사이의 간극에도 레이저 빔이 조사된다. 상기 간극에서는 버퍼층이 제거되어 있어 레이저 빔이 버퍼층에 흡수되지 않기 때문에, 상기 간극에 조사된 레이저 빔의 열적인 영향에 의해 근방의 광 디바이스층에 치핑이나 크랙 등의 손상을 생기게 할 우려가 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 분할된 상태로 기판 상에 실리는 광 디바이스층을, 손상을 부여하는 일없이 이설 부재에 이설할 수 있는 리프트 오프 방법을 제공하는 것이다.
본 발명의 일양태에 따르면, 기판의 표면 상에 버퍼층을 형성하는 버퍼층 형성 단계와, 상기 버퍼층 위에 광 디바이스층을 형성하는 광 디바이스층 형성 단계와, 상기 기판의 표면 상에서, 상기 버퍼층과, 상기 광 디바이스층을 개개의 디바이스마다 분할하는 분할 단계와, 개개의 디바이스마다 분할된 상기 광 디바이스층의 표면에 이설 부재를 접합하는 이설 부재 접합 단계와, 상기 이설 부재 접합 단계를 실시한 후에, 상기 기판에 대해서는 투과성을 가지며 상기 버퍼층에 대해서는 흡수성을 갖는 파장의 펄스 레이저를 상기 기판의 이면측으로부터 상기 기판을 투과시켜 상기 버퍼층에 조사하여, 상기 버퍼층을 파괴하는 버퍼층 파괴 단계와, 상기 버퍼층 파괴 단계를 실시한 후에, 상기 광 디바이스층을 상기 기판으로부터 분리함으로써 상기 광 디바이스층을 이설 부재에 이설하는 광 디바이스층 이설 단계를 포함하고, 상기 버퍼층 파괴 단계에서, 상기 펄스 레이저의 1 펄스당의 에너지 밀도는 1.0 mJ/㎟ 이상 5.0 mJ/㎟ 이하이고, 상기 펄스 레이저는 상기 광 디바이스층과 중첩되는 상기 버퍼층 전부에 조사되도록 주사되는 것을 특징으로 하는 리프트 오프 방법이 제공된다.
바람직하게는, 상기 버퍼층 파괴 단계에서는, 상기 펄스 레이저가 복수회 주사된다.
또한, 바람직하게는, 상기 이설 부재는, 익스팬드(expand)성을 갖는 테이프이다.
본 발명의 일양태에 따른 리프트 오프 방법에서는, 기판 위에 버퍼층을 통해 광 디바이스층을 형성한다. 그리고, 버퍼층을 파괴하여 광 디바이스층을 리프트 오프하기 전에, 버퍼층과, 광 디바이스층을 개개의 디바이스마다 분할한다.
그리고, 본 발명의 일양태에 따른 리프트 오프 방법에서는, 상기 펄스 레이저의 1 펄스당의 에너지 밀도를 1.0 mJ/㎟ 이상 5.0 mJ/㎟ 이하로 한다. 레이저 빔의 1 펄스당의 에너지 밀도가 이 범위이면, 디바이스 사이의 버퍼층이 제거된 영역에 레이저 빔이 조사되어도, 광 디바이스층 등에 손상을 생기게 하지 않고 버퍼층을 파괴하여 광 디바이스층을 이설할 수 있다.
따라서, 본 발명에 따라, 분할된 상태로 기판 상에 실리는 광 디바이스층을, 손상을 부여하는 일없이 이설 부재에 이설할 수 있는 리프트 오프 방법이 제공된다.
도 1의 (a)는 버퍼층 형성 단계와, 광 디바이스층 형성 단계를 모식적으로 나타내는 단면도이고, 도 1의 (b)는 분할 단계를 모식적으로 나타내는 단면도이다.
도 2는 개개의 디바이스마다 분할된 광 디바이스층이 실리는 기판을 모식적으로 나타내는 사시도이다.
도 3은 이설 부재 접합 단계의 일례를 모식적으로 나타내는 사시도이다.
도 4는 이설 부재 접합 단계의 다른 일례를 모식적으로 나타내는 사시도이다.
도 5는 버퍼층 파괴 단계를 모식적으로 나타내는 사시도이다.
도 6은 버퍼층 파괴 단계를 모식적으로 나타내는 단면도이다.
도 7은 리프트 오프 방법의 일례를 나타내는 흐름도이다.
첨부 도면을 참조하여, 본 발명의 실시형태에 대해서 설명한다. 도 7은 본 실시형태에 따른 리프트 오프 방법의 일례를 나타내는 흐름도이다. 상기 리프트 오프 방법에서는, 버퍼층 형성 단계(S1)에 의해 기판 상에 버퍼층을 형성하고, 광 디바이스층 형성 단계(S2)에 의해 버퍼층 위에 광 디바이스층을 형성한다. 그리고, 분할 단계(S3)를 실시하여 기판의 표면 상에서, 버퍼층과, 광 디바이스층을 개개의 디바이스마다 분할한다.
그 후, 개개의 디바이스마다 분할된 광 디바이스층의 표면에 이설 부재를 접합하는 이설 부재 접합 단계를 실시한다. 다음에, 기판에 대해서는 투과성을 가지며 버퍼층에 대해서는 흡수성을 갖는 파장의 펄스 레이저를 기판의 이면측으로부터 기판을 투과시켜 버퍼층에 조사하여, 버퍼층을 파괴하는 버퍼층 파괴 단계(S5)를 실시한다. 또한, 광 디바이스층을 기판으로부터 분리함으로써 광 디바이스층을 이설 부재에 이설하는 광 디바이스층 이설 단계(S6)를 실시한다.
먼저, 버퍼층 형성 단계(S1) 및 광 디바이스층 형성 단계(S2)에 대해서 설명한다. 도 1의 (a)는 버퍼층 형성 단계(S1)와, 광 디바이스층 형성 단계(S2)를 모식적으로 나타내는 단면도이다. 버퍼층 형성 단계(S1)에서는, 기판(1)의 표면(1a) 상에 버퍼층(3)을 형성한다. 그리고, 광 디바이스층 형성 단계(S2)에서는, 버퍼층(3) 위에 광 디바이스층(9)을 형성한다.
기판(1)의 재질, 형상, 구조, 크기 등에 제한은 없다. 예컨대 기판(1)으로서, 반도체 기판(실리콘 기판, SiC 기판, GaAs 기판, InP 기판, GaN 기판 등), 사파이어 기판, 세라믹스 기판, 수지 기판, 금속 기판 등을 이용할 수 있다.
광 디바이스층(9)은, 정공이 다수 캐리어가 되는 p형 반도체에 의해 구성되는 p형 반도체층(5)과, 전자가 다수 캐리어가 되는 n형 반도체에 의해 구성되는 n형 반도체층(7)을 구비한다. p형 반도체층(5)과, n형 반도체층(7)에 의해 pn 접합이 구성되어, 정공과 전자의 재결합에 의한 발광이 가능한 광 디바이스가 얻어진다.
버퍼층(3)은, 후술하는 버퍼층 파괴 단계(S5)에서 펄스 레이저의 조사에 의해 파괴되는 층이며, 기판(1)과, 광 디바이스층(9)을 분리하기 위한 분리층으로서 기능한다. 또한, 버퍼층(3)은, 예컨대 기판(1)과, p형 반도체층(5) 사이의 격자 부정합에 기인하는 결함의 발생을 억제하는 기능을 가지며, 그 재료는 기판(1)의 격자 정수와, p형 반도체층(5)의 격자 정수에 기초하여 선택된다.
버퍼층(3), p형 반도체층(5), n형 반도체층(7)의 재료에 제한은 없고, 기판(1) 상에 광 디바이스를 형성할 수 있는 재료가 선택된다. 예컨대, 기판(1)으로서 사파이어 기판, SiC 기판 등을 이용하여, 기판(1) 상에 GaN으로 이루어지는 버퍼층(3), p형 GaN으로 이루어지는 p형 반도체층(5), n형 GaN으로 이루어지는 n형 반도체층(7)을 에피택셜 성장에 의해 순차 형성할 수 있다. 각 층의 성막에는, 예컨대 MOCVD(Metal Organic Chemical Vapor Deposition)법이나 MBE(Molecular Beam Epitaxy)법 등을 이용할 수 있다.
또한, 도 1의 (a)에서는 p형 반도체층(5)과, n형 반도체층(7)에 의해 구성된 광 디바이스층(9)을 나타내었지만, 광 디바이스층(9)의 구성은 이것에 한정되지 않는다. 예컨대, p형 반도체층(5)과, n형 반도체층(7) 사이에 발광층을 구비하고, 상기 발광층으로부터 광이 방출되는 광 디바이스층(9)을 이용할 수도 있다.
본 실시형태에 따른 리프트 오프 방법에서는, 다음에, 버퍼층(3) 및 광 디바이스층(9)을 전술한 분할 예정 라인을 따라 부분적으로 제거하고, 광 디바이스층(9) 등을 디바이스마다 분할하는 분할 단계(S3)를 실시한다. 도 1의 (b)는 분할 단계(S3)를 모식적으로 나타내는 단면도이다. 버퍼층(3) 및 광 디바이스층(9)의 제거는, 예컨대, 반응성 이온 에칭(RIE; Reactive Ion Etching) 장치나, 유도 결합 플라즈마(ICP; Inductively Coupled Plasma) 에칭 장치 등의 드라이 에칭 장치가 사용된다.
예컨대, 드라이 에칭 장치에 기판(1)을 반입하기 전에, 미리 기판(1)의 표면(1a) 상에 레지스트막을 형성하고, 상기 분할 예정 라인을 따라 상기 레지스트막을 부분적으로 제거한다. 그리고, 드라이 에칭 장치에 기판(1)을 반입하여, 드라이에칭을 실시하여, 상기 레지스트막 사이에 노출된 광 디바이스층(9) 및 버퍼층(3)을 제거한다. 그 후, 드라이 에칭 장치로부터 기판(1)을 반출하여, 레지스트막을 제거한다. 또한, 사용되는 에천트나 가공 조건은, 버퍼층(3) 및 광 디바이스층(9)의 재질에 따라 적절하게 선택된다.
또한, 분할 단계(S3)는 다른 방법으로 실시하여도 좋다. 예컨대, 원환형의 지석부를 구비하는 절삭 블레이드가 장착된 절삭 장치에 있어서, 상기 분할 예정 라인을 따라 기판(1)을 절삭함으로써 실시하여도 좋다. 이 경우, 절삭 장치에 기판(1)을 반입하여, 절삭 블레이드를 그 관통 구멍의 둘레로 회전시켜, 지석부의 하단이 기판(1)의 표면(1a)에 달하는 높이 위치가 되도록 절삭 블레이드를 하강시킨다. 그 후, 기판(1)과, 절삭 블레이드를 상대적으로 이동시켜, 분할 예정 라인을 따라 기판(1)을 절삭 가공시킨다.
분할 단계(S3)를 실시하면, 도 1의 (b)에 나타내는 바와 같이, 기판(1) 위에 디바이스마다 분할된 p형 반도체층(5a) 및 분할된 n형 반도체층(7a)을 포함하는 분할된 광 디바이스층(9a)과, 분할된 버퍼층(9a)이 남는다. 도 2는 개개의 디바이스마다 분할된 광 디바이스층(9a)이 실리는 기판(1)을 모식적으로 나타내는 사시도이다.
본 실시형태에 따른 리프트 오프 방법에서는, 다음에, 이설 부재 접합 단계(S4)를 실시한다. 도 3은 이설 부재 접합 단계(S4)를 모식적으로 나타내는 사시도이다. 이설 부재 접합 단계(S4)에서는, 개개의 디바이스마다 분할된 광 디바이스층(9a)의 표면에 이설 부재(13)를 접합한다. 이설 부재(13)는, 예컨대, 후술하는 광 디바이스층 이설 단계(S6)를 실시한 후, 개개의 디바이스를 지지하는 플레이트형의 부재이다.
이설 부재(13)는, 예컨대, 실리콘(Si), 구리(Cu), 비화갈륨(GaAs), 인화갈륨(GaP), 또는 몰리브덴(Mo) 등의 재료로 형성된 부재이며, 기판(1)과 대략 동일한 직경을 갖는 원판형의 부재이다. 이설 부재(13)를 기판(1)의 표면(1a)측에 형성된 광 디바이스층(9a)의 표면에 접합할 때에는, 예컨대, 접착제 또는 왁스 등을 미리 이설 부재(13)의 접합면에 도포해 둔다. 그리고, 이설 부재(13)를 기판(1) 위에 실어, 열을 가하면서 이설 부재(13)를 기판(1)에 압박한다.
또는, 이설 부재 접합 단계(S4)에서 사용되는 이설 부재는, 반도체 웨이퍼를 분할하여 개개의 반도체 디바이스 칩을 형성할 때에 이용되는 다이싱 테이프라고 불리는 테이프여도 좋다. 상기 테이프는, 한쪽의 면에 접착층을 구비한다. 도 4는 이설 부재(17)가 테이프인 경우에 있어서의 이설 부재 접합 단계(S4)를 모식적으로 나타내는 사시도이다. 이 경우, 이설 부재(17)의 접착층이 형성된 접착면의 외주부에는, 금속 등으로 형성된 원환형의 프레임(15)이 접착되고, 프레임(15)의 개구부에 이설 부재(17)의 접착면이 노출한다.
그리고, 기판(1)의 표면(1a)측을 프레임(15)의 개구부에 노출한 이설 부재(17)의 접착면을 향하게 하고, 기판(1)을 이설 부재(17)에 하강시켜 이설 부재(17)를 기판(1)에 접착한다. 이설 부재(17)에 기판(1)을 접착하면 기판(1)의 이면(1b)측이 외측에 노출된다. 이하, 프레임(15)에 접착된 테이프를 이설 부재(17)로 한 경우를 예로, 본 실시형태에 따른 리프트 오프 방법의 설명을 계속한다.
본 실시형태에 따른 리프트 오프 방법에서는, 이설 부재 접합 단계(S4)를 실시한 후에, 버퍼층 파괴 단계(S5)를 실시한다. 버퍼층 파괴 단계(S5)에서는, 기판(1)에 대해서는 투과성을 가지며 버퍼층(3a)에 대해서는 흡수성을 갖는 파장의 펄스 레이저를 기판(1)의 이면(1b)측으로부터 기판(1)을 투과시켜 버퍼층(3a)에 조사하여, 버퍼층(3a)을 파괴한다.
또한, 버퍼층(3a)의 파괴란, 예컨대, 버퍼층(3a)을 구성하는 재료의 원자 배열, 분자 구조 등을 변화시켜, 또는, 버퍼층(3a)을 상태 변화시켜, 버퍼층(3a)을 취화시키는 것을 말한다. 즉, 버퍼층(3a)을 변질시키는 것을 말한다.
도 5는 버퍼층 파괴 단계(S5)를 모식적으로 나타내는 사시도이다. 버퍼층 파괴 단계(S5)는, 예컨대, 기판(1)을 유지하는 척 테이블(4)과, 척 테이블(4)에 유지된 기판(1)에 펄스 레이저(8a)를 조사하는 레이저 가공 유닛(6)을 구비하는 레이저 가공 장치(2)로 실시된다.
척 테이블(4)은, 예컨대, 기판(1)과 같은 정도의 직경의 다공질 부재를 상면에 구비하고, 일단이 상기 다공질 부재에 연결된 흡인로(도시하지 않음)를 내부에 구비한다. 그리고, 상기 흡인로의 타단에는 흡인원(도시하지 않음)이 접속되어 있고, 기판(1)을 척 테이블(4) 위에 실어 상기 흡인원을 작동시키면, 기판(1)에 상기 흡인로를 통하여 부압이 작용하여 기판(1)이 척 테이블(4)에 흡인 유지된다. 즉, 척테이블(4)의 상면은, 기판(1)의 유지면이 된다.
레이저 가공 유닛(6)은, 기판(1)에 펄스 레이저(8a)를 조사하는 가공 헤드(8)와, 기판(1)을 촬상할 수 있는 카메라 유닛(10)을 구비한다. 카메라 유닛(10)은, 척 테이블(4)에 흡인 유지된 기판(1)을 촬상할 수 있다. 카메라 유닛(10)을 사용하면, 기판(1)의 예정된 위치에 펄스 레이저(8a)가 조사되도록 기판(1)과, 레이저 가공 유닛(6)의 상대 위치 및 기판(1)의 방향을 조정할 수 있다.
레이저 가공 유닛(6)에 대해서 더욱 상세하게 서술한다. 도 6에는 레이저 가공 유닛(6)의 구성예와, 펄스 레이저(8a)가 조사되는 기판(1)의 단면도를 나타내고 있다. 레이저 가공 유닛(6)은, 펄스 레이저(8a)를 발진하는 레이저 발진기(12)와, 레이저 발진기(12)에 의해 발진된 펄스 레이저(8a)를 정해진 방향으로 반사시키는 미러(14)와, 펄스 레이저(8a)를 정해진 집광 위치(18)에 집광시키는 집광 렌즈(16)를 구비한다.
레이저 발진기(12)는, 기판(1)에 대해서는 투과성을 가지며 버퍼층(3a)에 대해서는 흡수성을 갖는 파장의 펄스 레이저(8a)를 발진할 수 있다. 예컨대, 기판(1)이 사파이어 기판이고, 버퍼층(3a)이 GaN인 경우, 파장 257 ㎚의 레이저를 발진할 수 있는 레이저 발진기(12)를 사용할 수 있다.
예컨대, 집광 렌즈(16)는 가공 헤드(8)에 수용되어 있다. 레이저 가공 유닛(6)과, 척 테이블(4)은 높이 방향을 따라 상대적으로 이동 가능하여, 집광 렌즈(16)의 집광 위치(18)가 정해진 높이에 위치된다. 또한, 척 테이블(4)과, 레이저 가공 유닛(6)은 척 테이블(4)의 상기 유지면에 평행한 방향으로 상대 이동할 수 있다. 반복 발진되는 펄스 레이저(8a)를 기판(1)에 조사하면서 척 테이블(4)과, 레이저 가공 유닛(6)을 상대 이동시키면, 펄스 레이저(8a)를 기판(1)에 주사할 수 있다.
또는, 레이저 가공 유닛은, 갈바노 스캐너에 의해 펄스 레이저(8a)를 주사하고, 텔레센트릭 fθ 렌즈를 집광 렌즈에 사용하여 펄스 레이저(8a)를 집광하여도 좋다. 이 경우, 레이저 가공 유닛(6)은, 2장의 미러(14)를 구비하여도 좋고, 미러(14)의 방향을 바꿈으로써 집광 위치(18)를 척 테이블(4)의 유지면에 평행한 면 내에 주사할 수 있다.
본 실시형태에 따른 리프트 오프 방법에서는, 버퍼층 파괴 단계(S5)를 실시하기 전에 분할 단계(S3)가 실시되기 때문에, 버퍼층(3)과, p형 반도체층(5) 및 n형 반도체층(7)을 포함하는 광 디바이스층(9)이 디바이스마다 분할되어 있다. 즉, 버퍼층 파괴 단계(S4)를 실시할 때, 기판(1)의 표면(1a)에는, 분할된 버퍼층(3a)과, 분할된 광 디바이스층(9a)이 형성되어 있다. 분할된 광 디바이스층(9a)은, 분할된 p형 반도체층(5a) 및 n형 반도체층(7a)을 포함한다.
버퍼층 파괴 단계(S5)에서는, 기판(1)의 이면(1b)측으로부터 펄스 레이저(8a)를 조사하여, 기판(1)의 표면(1a)측에 형성된 버퍼층(3a) 전부에 펄스 레이저(8a)를 주사한다. 이때, 펄스 레이저(8a)는, 분할된 버퍼층(3a)의 간극에도 조사된다. 상기 간극에 펄스 레이저(8a)가 조사되면, 펄스 레이저(8a)의 열적인 영향에 의해 근방의 광 디바이스층(9a)에 치핑이나 크랙 등의 손상이 생길 우려가 있다.
따라서, 가공 조건이 지나치게 강하면 버퍼층(3a)의 간극을 진행하는 펄스 레이저(8a)에 의해 광 디바이스층(9a)에 손상이 생긴다. 한편, 가공 조건이 지나치게 약하면 버퍼층(3a)을 충분히 파괴할 수 없어, 후술하는 광 디바이스층 이설 단계(S6)에 있어서 광 디바이스층(9a)을 기판(1)으로부터 적절하게 박리할 수 없다. 그래서, 본 실시형태에 따른 리프트 오프 방법에서는, 광 디바이스층(9a)에 손상 등을 생기게 하지 않고, 또한, 버퍼층(3a)을 파괴할 수 있는 가공 조건으로 펄스 레이저(8a)를 기판(1)의 이면(1b)측으로부터 조사한다.
그리고, 본 실시형태에 따른 리프트 오프 방법에서는, 기판(1)의 이면(1b)에 조사되는 펄스 레이저(8a)의 1 펄스당의 에너지 밀도에 주목하여, 상기 에너지 밀도를 1.0 mJ/㎟ 이상 5.0 mJ/㎟ 이하로 한다. 펄스 레이저(8a)의 1 펄스당의 에너지 밀도를 이 범위로 하면, 광 디바이스층(9a)에 손상 등을 생기게 하지 않고, 또한, 버퍼층(3a)을 파괴할 수 있다.
상기 에너지 밀도를 상기 범위로 하기 위해, 예컨대, 레이저 발진기(12)에 1 펄스당의 에너지가 0.5 μJ∼10 μJ인 펄스 레이저(8a)를 발진시킨다. 그리고, 집광 렌즈(16)의 집광 위치(18)를 기판(1)의 이면(1b)으로부터 상방으로 2.0 ㎜∼5.0 ㎜의 위치에 위치시킨다. 여기서, 기판(1)의 이면(1b)으로부터 집광 위치(18)까지의 거리를 디포커스량이라고 부른다.
예컨대, 본 실시형태에 따른 리프트 오프 방법에 따르지 않고, 분할되지 않은 버퍼층(3)이 기판(1)의 표면(1a) 전역에 형성되어 있고, 이 버퍼층(3)을 파괴하고자 하는 경우, 확실히 버퍼층(3)을 파괴할 수 있도록 집광 위치(18)의 높이가 설정된다. 이 경우, 집광 위치(18)를 기판(1)의 이면(1b)에 맞추거나, 또는, 기판(1)의 이면(1b)보다 버퍼층(3)에 근접한 위치에 집광 위치(18)의 높이를 설정한다.
이에 대하여, 본 실시형태에 따른 리프트 오프 방법에 있어서는, 펄스 레이저(8a)의 1 펄스당의 에너지 밀도를 전술한 범위로 하기 위해, 굳이 집광 위치(18)를 기판(1)의 이면(1b)으로부터 상방으로 크게 이격시킨다. 예컨대, 기판(1)의 이면(1b)으로부터 기판(1)의 두께의 6배∼17배의 거리만큼 높은 위치에 집광 위치(18)를 위치시켜도 좋다. 즉, 디포커스량을 2.0 ㎜∼5.0 ㎜의 범위 내로 설정하여도 잘, 기판(1)의 두께의 6배∼17배의 범위 내로 설정하여도 좋다.
버퍼층 파괴 단계(S5)에서는, 먼저, 외주부에 프레임(15)이 접착된 이설 부재(17)에 접착된 기판(1)을 레이저 가공 장치(2)의 척 테이블(4)의 유지면 위에 상기 이설 부재(17)를 통해 싣는다. 이때, 기판(1)의 표면(1a)측을 유지면을 향하게 하고, 이면(1b)측을 상방에 노출시킨다. 다음에, 척 테이블(4)의 흡인원을 작동시켜, 기판(1)에 흡인 유지시킨다.
그리고, 집광 렌즈(16)의 집광 위치(18)를 기판(1)의 이면(1b)의 상방의 정해진 위치에 위치시키고, 펄스 레이저(8a)를 기판(1)의 이면(1b)측으로부터 기판(1)을 투과시켜 버퍼층(3a)에 조사한다. 그리고, 예컨대, 레이저 가공 유닛(6)이 갈바노 스캐너를 구비하는 경우, 기판(1)의 이면(1b)측의 모든 영역에 펄스 레이저(8a)가 조사되도록 펄스 레이저(8a)를 기판(1)의 이면(1b)에 평행한 방향으로 이동시켜 펄스 레이저(8a)를 주사한다. 이때, 기판(1)의 이면(1b)의 중앙으로부터 외주까지, 나선형으로 집광 위치(18)를 이동시킨다.
예컨대, 먼저 기판(1)의 이면(1b)의 중심에 펄스 레이저(8a)를 조사하고, 레이저 발진기(12)에 펄스 레이저(8a)의 발진을 반복하면서, 기판(1)의 직경 방향 외측으로 펄스 레이저(8a)의 피조사 영역을 이동시키면서 상기 중심의 둘레로 회전시킨다. 이때, 펄스 레이저(8a)의 오버랩률을 80％∼95％ 정도로 한다. 펄스 레이저(8a)의 주사 중에 오버랩률이 일정해지도록 펄스 레이저(8a)가 기판(1)의 외주에 근접함에 따라, 상기 피조사 영역의 회전의 속도를 저하시킨다.
또한, 버퍼층 파괴 단계(S5)에서는, 펄스 레이저(8a)의 주사를 복수회 실시하여도 좋고, 예컨대, 3회 주사(3 패스)한다. 펄스 레이저(8a)의 주사를 복수회 실시하는 경우, 집광 위치(18)의 높이 위치를 변화시켜도 좋고, 또한, 변화시키지 않아도 좋다.
버퍼층 파괴 단계(S5)를 실시하여 버퍼층(3a)을 파괴한 후, 광 디바이스층(9a)을 상기 기판(1)으로부터 분리함으로써 상기 광 디바이스층(9a)을 이설 부재(17)에 이설하는 광 디바이스층 이설 단계(S6)를 실시한다. 광 디바이스층 이설 단계(S6)에서는, 예컨대, 기판(1)을 이설 부재(17) 위로부터 제거함으로써, 광 디바이스층(9a)을 기판(1)으로부터 분리한다. 그리고, 개개의 광 디바이스층(9a)은, 이설 부재(17) 위에 남겨진다. 즉, 광 디바이스층(9a)을 기판(1)으로부터 리프트 오프할 수 있다.
이설 부재(17)에 테이프를 사용하고 있는 경우, 광 디바이스층 이설 단계(S6)를 실시한 후에 이설 부재(17)를 직경 방향 외측으로 확장하는 확장 단계를 실시하여도 좋다. 이설 부재(17)를 직경 방향 외측으로 확장하면, 이설 부재(17)에 남겨진 개개의 광 디바이스층(9a)의 간격이 넓혀진다. 그 때문에, 개개의 광 디바이스층(9a)의 픽업이 용이해진다.
본 실시형태에 따른 리프트 오프 방법에서는, 광 디바이스층(9a)을 기판(1)으로부터 리프트 오프하기 전에 디바이스마다 분할되어 있기 때문에, 리프트 오프 후에 광 디바이스층(9a)을 분할할 필요가 없다. 또한, 버퍼층 파괴 단계(S5)에서는, 광 디바이스층(9a)의 간극에도 버퍼층(3a)을 파괴하는 펄스 레이저(8a)가 조사되지만, 1 펄스당의 에너지 밀도가 전술한 범위이기 때문에, 광 디바이스층(9a)을 손상시키는 일없이 버퍼층(3a)을 파괴할 수 있다.
실시예
본 실시예에서는, 복수의 기판(1)에 대하여 동일한 조건으로 버퍼층 형성 단계(S1)부터 이설 부재 접합 단계(S4)까지를 실시하여 복수의 샘플을 작성하였다. 그리고, 기판(1)에 조사되는 펄스 레이저(8a)의 조사 조건을 샘플마다 바꾸어 버퍼층 파괴 단계(S5)를 실시하고, 펄스 레이저(8a)에 의해 버퍼층(3a)의 파괴를 시도하여, 1 펄스당의 에너지 밀도와, 가공 결과의 관계를 조사하였다.
본 실시예에서는, 기판(1)으로서 사파이어 기판을 사용하였다. 먼저, 버퍼층 형성 단계(S1)를 실시하여, 각각의 기판(1)의 표면(1a) 상에 GaN으로 이루어지는 버퍼층(3)을 형성하였다. 다음에, 광 디바이스층 형성 단계(S2)를 실시하여, p형 GaN으로 이루어지는 p형 반도체층(5)과, n형 GaN으로 이루어지는 n형 반도체층(7)을 에피택셜 성장에 의해 순차 형성함으로써, 광 디바이스층(9)을 형성하였다.
다음에, 분할 단계(S3)를 실시하여, 버퍼층(3) 및 광 디바이스층(9)을 디바이스마다 분할하였다. 그 후, 이설 부재 접합 단계(S4)를 실시하여, 기판(1)의 표면(1a)에 실리는 광 디바이스층(9a) 위에 이설 부재(17)로서 다이싱 테이프라고 불리는 테이프를 접착하였다. 여기서, 기판(1)의 두께는 300 ㎛, 버퍼층(3)의 두께는 1 ㎛, 광 디바이스층(9)의 두께는 5 ㎛로 하였다. 각 디바이스는 한 변이 10 ㎛인 직사각 형상으로 하고, 디바이스 사이의 간격을 5 ㎛로 하였다.
다음에, 각각의 샘플에 대하여 버퍼층 파괴 단계(S5)를 실시하였다. 버퍼층 파괴 단계(S5)는, 도 5에 나타내는 레이저 가공 장치(2)를 사용하였다. 레이저 가공 유닛(6)에 의해, 파장 257 ㎚의 펄스 레이저(8a)를 기판(1)의 이면(1b)측으로부터 조사하였다. 파장 257 ㎚는, 기판(1)에 대하여 투과성을 갖는[기판(1)을 투과할 수 있는] 파장이고, 또한, 버퍼층(3)에 대하여 흡수성을 갖는[버퍼층(3)이 흡수할 수 있는] 파장이다.
그리고, 각각의 샘플에 대해서, 집광 위치(18)의 기판(1)의 이면(1b)으로부터의 높이(디포커스량)를 2.0 ㎛∼2.5 ㎛ 사이로 설정하고, 이면(1b)에 조사되는 펄스 레이저(8a)의 스폿 직경(원형의 피조사 영역의 직경)을 50 ㎛∼65 ㎛의 범위로 설정하였다. 또한, 펄스 레이저(8a)의 조사 주기를 50 ㎑∼200 ㎑의 범위로 설정하였다.
본 실시예에서는, 6 샘플을 준비하여, 각각의 가공 조건으로 버퍼층 파괴 단계(S5)를 실시하고, 그 후, 광 디바이스층 이설 단계(S6)를 실시하였다. 각각의 샘플에서는, 버퍼층 파괴 단계(S5)에 있어서의 펄스 레이저(8a)의 1 펄스당의 에너지 밀도는 하기에 나타내는 표와 같았다. 하기의 표에는, 각각의 샘플의 가공 결과에 대해서도 나타내고 있다.
Figure pat00001
샘플“비교예 1”에서는, 펄스 레이저(8a)의 1 펄스당의 에너지 밀도는 약 0.75 mJ/㎟였다. “비교예 1”에서는, 광 디바이스층 이설 단계(S6)를 실시하였을 때에, 광 디바이스층(9a)을 상기 기판(1)으로부터 용이하게는 박리할 수 없고, 광 디바이스층(9)을 박리시키기 위해 비교적 큰 힘이 필요하였다. 이것은, 버퍼층 파괴 단계(S5)에 있어서, 버퍼층(3)을 충분히 파괴할 수 없었기 때문이라고 생각된다. 그리고, 큰 힘이 필요한 결과, 광 디바이스층(9a)에 손상이 생겼다.
또한, 샘플“비교예 2”에서는, 버퍼층 파괴 단계(S5)에 있어서의 펄스 레이저(8a)의 1 펄스당의 에너지 밀도는 약 5.27 mJ/㎟였다. “비교예 2”에서는, 버퍼층 파괴 단계(S5)에 있어서 펄스 레이저(8a)가 기판(1)의 이면(1b)측으로부터 조사되었을 때에, 일부의 광 디바이스층(9a)에 손상이 생겼다. 이것은, 분할된 버퍼층(3)의 간극에 조사된 펄스 레이저(8a)의 열적인 영향에 의해 광 디바이스층(9a)에 손상이 생겼기 때문이라고 생각된다.
샘플“실시예 1”, “실시예 2”, “실시예 3”, “실시예 4”에 있어서, 버퍼층 파괴 단계(S5)에 있어서의 펄스 레이저(8a)의 1 펄스당의 에너지 밀도는, 각각, 약 1.21 mJ/㎟, 약 1.51 mJ/㎟, 약 3.31 mJ/㎟, 약 4.97 mJ/㎟였다. 어느 샘플에 있어서도, 펄스 레이저(8a)의 조사에 의한 광 디바이스층(9a)에의 손상이 확인되지 않았다. 또한, 광 디바이스층 이설 단계(S6)를 실시하였을 때에, 광 디바이스층(9a)을 상기 기판(1)으로부터 용이하게 박리할 수 있었다.
본 실시예에 의해, 펄스 레이저(8a)의 1 펄스당의 에너지 밀도를 1.0 mJ/㎟ 이상 5.0 mJ/㎟ 이하로 하면, 광 디바이스층(9a)을 손상시키는 일없이, 광 디바이스층(9a)을 상기 기판(1)으로부터 용이하게 박리할 수 있는 것이 확인되었다.
이상에 설명한 바와 같이, 본 실시형태에 따른 리프트 오프 방법에 따르면, 분할된 상태로 기판(1) 상에 실리는 광 디바이스층(9a)을, 손상을 부여하는 일없이 이설 부재(17)에 이설할 수 있는 리프트 오프 방법이 제공된다. 즉, 기판(1)의 표면(1a)측에 광 디바이스층(9)을 형성한 후, 먼저 광 디바이스층(9)을 분할하고, 다음에 분할된 상태로 기판(1) 상에 실리는 광 디바이스층(9a)을 이설 부재(17)에 이설할 수 있다. 그 때문에, 광 디바이스층(9a)을 이설 부재(17)에 이설한 후에 광 디바이스층(9) 등을 분할할 필요가 없기 때문에, 광 디바이스의 형성이 용이해진다.
또한, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러 가지 변경하여 실시 가능하다. 예컨대, 상기 실시형태에서는 광 디바이스층(9)을 기판(1) 위에 형성하고, 이 광 디바이스층(9)을 미리 분할하는 경우에 대해서 설명하였지만, 본 발명의 일양태는 이것에 한정되지 않는다. 예컨대, 기판(1)에는 광 디바이스층 이외의 IC나 LSI를 구성하는 반도체 디바이스층을 형성하여도 좋다.
상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절하게 변경하여 실시할 수 있다.
1 기판
1a 표면
1b 이면
3, 3a 버퍼층
5, 5a n형 반도체층
7, 7a p형 반도체층
9, 9a 광 디바이스층
11 노출 영역
13 이설 부재
15 환형 프레임
17 익스팬드 테이프
19 프레임 유닛
2 레이저 가공 장치
4 유지 테이블
6 레이저 가공 유닛
8 가공 헤드
8a 펄스 레이저 빔
10 카메라 유닛
12 레이저 발진기
14 미러
16 집광 렌즈
18 집광점

Claims (3)

  1. 기판의 표면 상에 버퍼층을 형성하는 버퍼층 형성 단계와,
    상기 버퍼층 위에 광 디바이스층을 형성하는 광 디바이스층 형성 단계와,
    상기 기판의 표면 상에서, 상기 버퍼층과, 상기 광 디바이스층을 개개의 디바이스마다 분할하는 분할 단계와,
    개개의 디바이스마다 분할된 상기 광 디바이스층의 표면에 이설(移設) 부재를 접합하는 이설 부재 접합 단계와,
    상기 이설 부재 접합 단계를 실시한 후에, 상기 기판에 대해서는 투과성을 가지며 상기 버퍼층에 대해서는 흡수성을 갖는 파장의 펄스 레이저를 상기 기판의 이면측으로부터 상기 기판을 투과시켜 상기 버퍼층에 조사하여, 상기 버퍼층을 파괴하는 버퍼층 파괴 단계와,
    상기 버퍼층 파괴 단계를 실시한 후에, 상기 광 디바이스층을 상기 기판으로부터 분리함으로써 상기 광 디바이스층을 이설 부재에 이설하는 광 디바이스층 이설 단계를 포함하고,
    상기 버퍼층 파괴 단계에서, 상기 펄스 레이저의 1 펄스당의 에너지 밀도는 1.0 mJ/㎟ 이상 5.0 mJ/㎟ 이하이고, 상기 펄스 레이저는 상기 광 디바이스층과 중첩되는 상기 버퍼층 전부에 조사되도록 주사되는 것을 특징으로 하는 리프트 오프 방법.
  2. 제1항에 있어서, 상기 버퍼층 파괴 단계에서는, 상기 펄스 레이저가 복수회 주사되는 것을 특징으로 하는 리프트 오프 방법.
  3. 제1항 또는 제2항에 있어서, 상기 이설 부재는 익스팬드(expand)성을 갖는 테이프인 것을 특징으로 하는 리프트 오프 방법.
KR1020190143430A 2018-11-12 2019-11-11 리프트 오프 방법 KR20200054895A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018212063A JP7195700B2 (ja) 2018-11-12 2018-11-12 リフトオフ方法
JPJP-P-2018-212063 2018-11-12

Publications (1)

Publication Number Publication Date
KR20200054895A true KR20200054895A (ko) 2020-05-20

Family

ID=70551212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190143430A KR20200054895A (ko) 2018-11-12 2019-11-11 리프트 오프 방법

Country Status (5)

Country Link
US (1) US11600527B2 (ko)
JP (1) JP7195700B2 (ko)
KR (1) KR20200054895A (ko)
CN (1) CN111180391B (ko)
TW (1) TWI803712B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273348B1 (ko) * 2021-02-23 2021-07-05 양진석 전자 소자의 선택적 이송 방법 및 전자 소자의 이송 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021206403A1 (de) 2021-06-22 2022-12-22 3D-Micromac Ag Verfahren und System zur Herstellung mikrostrukturierter Komponenten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP2013021225A (ja) 2011-07-13 2013-01-31 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
US8986497B2 (en) * 2009-12-07 2015-03-24 Ipg Photonics Corporation Laser lift off systems and methods
JP5860272B2 (ja) * 2011-11-24 2016-02-16 株式会社ディスコ 光デバイスウエーハの加工方法
JP5996250B2 (ja) * 2012-04-24 2016-09-21 株式会社ディスコ リフトオフ方法
JP2015144192A (ja) * 2014-01-31 2015-08-06 株式会社ディスコ リフトオフ方法
JP2015204367A (ja) * 2014-04-14 2015-11-16 株式会社ディスコ 光デバイスウエーハの加工方法
JP2017103405A (ja) * 2015-12-04 2017-06-08 株式会社ディスコ ウエーハの加工方法
JP7072977B2 (ja) * 2018-03-05 2022-05-23 株式会社ディスコ デバイスの移設方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP2013021225A (ja) 2011-07-13 2013-01-31 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273348B1 (ko) * 2021-02-23 2021-07-05 양진석 전자 소자의 선택적 이송 방법 및 전자 소자의 이송 장치

Also Published As

Publication number Publication date
JP2020078808A (ja) 2020-05-28
US11600527B2 (en) 2023-03-07
TW202018801A (zh) 2020-05-16
JP7195700B2 (ja) 2022-12-26
US20200150341A1 (en) 2020-05-14
TWI803712B (zh) 2023-06-01
CN111180391A (zh) 2020-05-19
CN111180391B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US11469094B2 (en) Method of producing wafer
CN108231658B (zh) 基板处理方法
TWI555223B (zh) Processing method of optical element wafers
KR102217032B1 (ko) 리프트 오프 방법
US9048349B2 (en) Optical device wafer processing method
KR101895632B1 (ko) 리프트 오프 방법
TWI690090B (zh) 舉離方法
JP2009032970A (ja) 窒化物半導体素子の製造方法
JP6767000B2 (ja) 基板を処理する方法
US20160225945A1 (en) Method of processing single-crystal member
KR20190043088A (ko) 리프트 오프 방법
US10157793B2 (en) Method of processing single-crystal substrate
TWI803712B (zh) 剝離方法
US8759195B2 (en) Optical device wafer processing method
JP6450637B2 (ja) リフトオフ方法及び超音波ホーン
KR20170028258A (ko) 광 디바이스층의 박리 방법
JP2013219076A (ja) 光デバイスウエーハの加工方法
JP7458910B2 (ja) デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right