KR20200054564A - Uv 엘이디 패키지 및 제조방법 - Google Patents

Uv 엘이디 패키지 및 제조방법 Download PDF

Info

Publication number
KR20200054564A
KR20200054564A KR1020180137996A KR20180137996A KR20200054564A KR 20200054564 A KR20200054564 A KR 20200054564A KR 1020180137996 A KR1020180137996 A KR 1020180137996A KR 20180137996 A KR20180137996 A KR 20180137996A KR 20200054564 A KR20200054564 A KR 20200054564A
Authority
KR
South Korea
Prior art keywords
led chip
transmitting member
reflector
pattern substrate
light transmitting
Prior art date
Application number
KR1020180137996A
Other languages
English (en)
Other versions
KR102634323B1 (ko
Inventor
유태경
김민표
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020180137996A priority Critical patent/KR102634323B1/ko
Publication of KR20200054564A publication Critical patent/KR20200054564A/ko
Application granted granted Critical
Publication of KR102634323B1 publication Critical patent/KR102634323B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

UV 엘이디 패키지가 개시된다. 상기 UV 엘이디 패키지는 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터; 상기 캐비티의 마운트부에 실장되고 성장기판 및 상기 성장기판의 하부에 반도체층들의 적층 구조가 형성된 UV 엘이디 칩; 상기 UV 엘이디 칩의 성장기판의 상부면에 형성된 패턴기판; 및 상기 리플렉터의 캐비티를 덮도록 상기 리플렉터의 격벽의 상부에 형성된 광투과부재를 포함하며, 상기 패턴기판은 상부면에 복수개의 경사면과 상기 경사면과 교차하는 수평면을 갖는 패턴들을 포함하며, 상기 패턴기판의 수평면과 상기 광투과부재의 하부면이 접한다.

Description

UV 엘이디 패키지 및 제조방법{UV LED PACKAGE AND METHOD FOR MAKING THE SAME}
본 발명은 성장기판의 상면을 통해 UV광이 방출되는 UV 엘이디 칩을 이용하는 UV 엘이디 패키지에 관한 것이며, 더 상세하게는, 이러한 UV 엘이디 패키지에서, UV 광의 추출 효율을 높이기 위한 구조를 포함하는 UV 엘이디 패키지 및 그것의 제조기술에 관한 것이다.
여기에서 본 발명에 관한 배경기술이 제공되는데, 이 배경기술은 반드시 공지된 기술을 의미하는 것은 아니다.
일반적으로 UV 엘이디 패키지는 마운트부와 그 마운트부에 실장된 UV 엘이디 칩과, UV 엘이디 칩을 덮는 UV 광 투과성 보호부재를 포함한다. 통상 UV 엘이디 칩은 100 ~ 280 nm 파장 범위의 UV-C 또는 280 ~ 320 nm 파장 범위의 UV-B광을 방출한다. 또한 UV 엘이디 칩으로는 사파이어로 이루어진 성장기판과 그 성장기판 상에서 성장된 질화갈륨계 반도체층들의 적층 구조를 포함하는 UV 엘이디 칩이 이용된다.
또한, 최근에는 본딩 와이어의 생략 등을 위해 성장기판의 일면을 광 방출면으로 이용하고 반도체 적층 구조의 하부에 전극패드들이 모두 형성된 플립칩(flip chip) 타입의 UV 엘이디 칩이 이용된다.
이와 같은 UV 엘이디 칩을 포함하는 종래 UV 엘이디 패키지에 있어서, 보호부재와 UV 엘이디 칩의 성장기판 사이에는 공기층이 존재하는데, 성장기판의 굴절률이 약 1.7 ~ 1.8이고 공기층의 굴절률이 약 1.0이므로, 내부 전반사로 인해 많은 양의 UV 광이 성장기판과 공기층의 계면, 즉, 성장기판의 광 방출면을 통과하지 못하는 현상이 발생한다. 또한, UV 엘이디 칩을 보호하는 UV 투광성 보호부재를 통해 최종적으로 UV 광이 외부로 방출되는데 UV 투광성 보호부재와 성장기판 사이의 큰 갭으로 인하여 UV 광의 손실이 많았다.
이에 대하여 성장기판의 상면에 내부 전반사를 줄이는 패턴들을 형성하여 광 추출 효율을 높이는 것이 고려될 수 있다. 그러나, 성장기판의 두 면 중 반도체 적층 구조가 형성된 면의 반대면에 패턴들을 형성하는 것은 그 패턴들의 형성 과정에서 반도체 적층 구조에 대미지(damage)가 가해져 적용이 어렵다.
따라서, 본 발명이 해결하고자 하는 과제는, 성장기판의 상면을 통해 UV광이 방출되는 UV 엘이디 칩을 이용하는 UV 엘이디 패키지로, UV 광의 추출 효율을 높이기 위한 구조를 포함하는 UV 엘이디 패키지 및 그것의 제조기술을 제공하는 것이다.
본 발명의 일측면에 따른 UV 엘이디 패키지는, 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터; 상기 캐비티의 마운트부에 실장되고 성장기판 및 상기 성장기판의 하부에 반도체층들의 적층 구조가 형성된 UV 엘이디 칩; 상기 UV 엘이디 칩의 성장기판의 상부면에 형성된 패턴기판; 및 상기 리플렉터의 캐비티를 덮도록 상기 리플렉터의 격벽의 상부에 형성된 광투과부재를 포함하며, 상기 패턴기판은 상부면에 복수개의 경사면과 상기 경사면과 교차하는 수평면을 갖는 패턴들을 포함하며, 상기 패턴기판의 수평면과 상기 광투과부재의 하부면이 접한다.
일 실시예에 따라, 상기 광투과부재와 상기 패턴기판 사이의 최대 이격 거리는 15㎛ 이하일 수 있다.
일 실시예에 따라, 상기 수평면이 상기 광투과부재의 하부면과 평면 대 평면으로 접해 있다.
일 실시예에 따라, 상기 UV 엘이디 칩의 성장기판의 상부면과 상기 패턴기판의 하부면 사이에 제1 접착제층이 형성된다.
일 실시예에 따라, 상기 리플렉터의 격벽의 상부와 상기 광투과부재의 하부면 사이에 제2 접착제층이 형성된다.
일 실시예에 따라, 상기 캐비티의 마운트부로부터 상기 패턴기판의 상부면까지의 거리는 상기 패턴기판의 상부면과 상기 광투과부재의 하부면이 접촉할 때까지 상기 제2 접착제층의 두께와 상기 캐비티의 바닥으로부터 상기 리플렉터의 상단까지의 거리의 합과 같다.
일 실시예에 따라, 상기 제1 접착제층의 용융점 온도는 상기 엘이디 칩을 상기 마운트부에 본딩하는 본딩 재료의 용융점 온도보다 낮다.
일 실시예에 따라, 상기 제1 접착제층은 우레탄 실리콘 하이브리드 재료로 형성된다.
일 실시예에 따라, 상기 리플렉터는 제1 오목부를 갖는 제1 바디와 제2 오목부를 갖는 제2 바디를 포함하며, 상기 제1 오목부와 상기 제2 오목부가 함께 상기 UV 엘이디 칩이 수용되는 캐비티를 형성한다.
일 실시예에 따라, 상기 UV 엘이디 칩은 상기 제1 바디에 본딩되는 제1 도전성 전극과 상기 제2 바디에 본딩되는 제2 도전성 전극을 하부면에 모두 구비하는 플립칩형 UV 엘이디 칩일 수 있다.
일 실시예에 따라, 상기 패턴기판의 패턴들은 규칙적으로 배열된다.
일 실시예에 따라, 상기 패턴기판의 패턴들 각각의 최대 폭은 약 2-4um일 수 있다.
본 발명의 일측면에 따른 UV 엘이디 패키지 제조방법은 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터를 준비하는 단계; 성장기판 및 상기 성장기판의 하부에 반도체층들의 적층 구조가 형성된 UV 엘이디 칩을 준비하는 단계; 패턴기판을 준비하는 단계; 광투과부재를 준비하는 단계; 상기 UV 엘이디 칩을 상기 리플렉터의 캐비티의 마운트부에 실장하는 단계;
상기 UV 엘이디 칩이 상기 마운트부에 실장된 후, 상기 UV 엘이디 칩의 성장기판의 상부면과 상기 패턴기판을 제1 접착제층을 통해 결합하는 단계; 및
상기 리플렉터의 캐비티 및 상기 패턴기판을 덮도록 상기 리플렉터의 격벽의 상부에 광투과부재를 배치하는 단계를 포함하며, 상기 패턴기판은 상부면에 복수개의 경사면과 상기 경사면과 교차하는 수평면을 갖는 패턴들을 포함하며, 상기 패턴기판의 컨택면과 상기 광투과부재의 하부면이 접한다. 여기에서 상기 패턴기판의 컨택면은 상기 패턴기판의 상부면 중 상기 광투과부재의 하부면과 접하지 않는 면을 제외한 면을 의미한다. 그리고, 상기 접하지 않는 면에서 상기 패턴기판과 상기 광투과부재 사이에는 최대 이격거리가 존재한다.
일 실시예에 따라, 상기 UV 엘이디 칩을 상기 리플렉터의 캐비티의 마운트부에 실장하는 단계에서, 상기 UV 엘이디 칩을 상기 마운트부에 실장하기 위한 본딩 온도는 상기 제1 접착제층의 융점 온도보다 높다.
일 실시예에 따라, 상기 패턴기판의 패턴을 형성하는 단계는 화학적 식각을 이용한다.
일 실시예에 따라, 상기 제1 접착제층은 우레탄 실리콘 하이브리드 재료로 형성된다.
일 실시예에 따라, 상기 리플렉터의 격벽의 상부에 상기 광투과부재를 배치하는 단계는, 상기 패턴기판과 상기 광투과부재가 접촉할 때까지 상기 리플렉터와 상기 광투과부재 사이에 개재된 제2 접착제층을 압축시키면서, 상기 리플렉터의 격벽의 상부에 상기 광투과부재를 결합하는 것을 포함한다.
일 실시예에 따라, 상기 마운트부는 제1 오목부를 갖는 제1 바디와 제2 오목부를 갖는 제2 바디를 포함하며, 상기 제1 오목부와 상기 제2 오목부가 상기 UV 엘이디 칩이 수용되는 캐비티를 형성하며, 상기 UV 엘이디 칩은 상기 제1 바디에 본딩되는 제1 도전성 전극과 상기 제2 바디에 본딩되는 제2 도전성 전극을 하부면에 모두 구비하는 플립칩형 UV 엘이디 칩일 수 있다.
본 발명에 따른 UV 엘이디 패키지는 UV 엘이디 칩의 상부에 구비된 성장기판의 광 방출면 상에 동일 또는 유사한 굴절률을 갖는 패턴기판이 결합되고, 그 패턴기판의 상면에 UV 광의 내부 전반사를 줄이는 패턴들이 형성됨으로써, UV 광의 추출 효율을 크게 증가시킬 수 있다.
본 발명의 다른 이점이나 작용 효과들은 이하 실시예의 설명으로부터 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 UV 엘이디 패키지를 도시한 단면도이다.
도 2는 도 1의 일부를 확대 도시한 단면도이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 UV 엘이디 패키지 제조방법을 설명하기 위한 도면들이다.
이하 첨부된 도면들을 참조로 하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 UV 엘이디 패키지를 도시한 도면이고, 도 2는 도 1의 일부를 확대 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 UV 엘이디 패키지는, 굴절률 1.7 ~ 1.8의 성장기판(110) 및 상기 성장기판(110) 상에서 성장된 반도체층들의 적층 구조(120)를 포함하는 UV 엘이디 칩(100)과, 상기 성장기판(110)이 위로 향하도록 상기 UV 엘이디 칩(100)이 실장되는 리플렉터(200)를 포함한다. 리플렉터(200)는 메탈 재질의 리플렉터가 선호되지만, UV 엘이디 칩(100)이 실장되는 마운트부를 포함하는 다양한 구조 및/또는 다양한 재료(예컨대, 플라스틱 수지 또는 세라믹 등)의 리플렉터가 이용될 수도 있다.
또한, 상기 UV 엘이디 패키지는 상기 성장기판(110)의 상부면에 형성된 제1접착제층(400)과, 상기 제1 접착제층(400)에 의해 상기 성장기판(110)의 상부면에 결합된 패턴기판(500)과, 상기 패턴기판(500)을 덮도록 상기 패턴기판(500)의 상측에 배치된 광투과부재(700)를 더 포함한다.
상기 UV 엘이디 칩(100)은 질화갈륨계 반도체층들의 적층 구조(120)와, 그 질화갈륨계 반도체층들이 성장되는 성장기판(110)를 포함한다. 상기 성장기판(110)은 사파이어 기판인 것이 바람직하다. 또한 상기 성장기판(110)은 상기 반도체층들의 적층 구조(120)가 형성되는 성장면과 그 반대편의 광 방출면을 포함한다. 상기 반도체들의 적층 구조, 즉, 반도체 적층 구조(120)는 상기 성장기판(110)으로부터 멀어지는 방향을 따라 차례로 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다. 또한, 상기 UV 엘이디 칩(100)은 상기 제1 도전형 반도체층(122)과 연결된 제1 도전형 전극(141) 및 상기 제2 도전형 반도체층(126)과 연결된 제2 도전형 전극(142)을 모두 하부면에 구비한다. 본 실시예에서는, 제2 도전형 반도체층(126) 및 활성층(124) 일부가 메사 식각되어 노출된 제1 도전형 반도체층(122)의 일 영역에 제1 도전형 전극(141)이 형성되지만, 절연피복층과 함께 제2 도전형 반도체층(126)과 활성층(124)을 관통하는 비아에 의해 제1 도전형 전극(141)이 제1 도전형 반도체층(122)과 연결될 수도 있음에 유의한다. 또한, 상기 UV 엘이디 칩(100)의 하부에는 반사층(130)이 형성될 수 있다. 그리고, 상기 제1 도전형 반도체층(122)과 상기 성장기판(110) 사이에는 격자 부정합 완화를 위한 버퍼층이 개재될 수 있다.
또한, 상기 리플렉터(200)는 제1 오목부를 갖는 제1 바디(210)와 제2 오목부를 갖는 제2 바디(220)를 포함하며, 상기 제1 오목부와 상기 제2 오목부가 함께 상기 UV 엘이디 칩(100)이 수용되는 캐비티(201)를 형성한다. 상기 제 1 바디(210)와 상기 제2 바디(220)는 열전도성이 좋은 메탈 재료로 형성되는 것이 바람직하지만, 세라믹 또는 플라스틱 수지 등 다른 재료로 형성될 수도 있다. 다만, 열전도성이 우수한 재료가 이용되는 것이 좋다.
앞에서 언급한 바와 같이, 상기 UV 엘이디 칩(100)은 상기 성장기판(110)이 위로 향하도록 그리고 반도체 적층 구조(120)가 아래로 향하도록 캐비티(101)의 바닥측 마운트부에 실장된다. 이때, 상기 UV 엘이디 칩(100)의 제1 도전형 전극패드(141) 및 제2 도전형 전극패드(142) 각각은 제1 본딩부(901) 및 제2 본딩부(902)에 의해 상기 제1 바디(210)와 상기 제2 바디(220) 상에 각각 연결된다. 따라서, 상기 제1 바디(210)와 상기 제2 바디(220) 각각은 제1 도전형 전극패드(141) 및 제2 도전형 전극패드(142) 각각에 접속하여 UV 엘이디 칩(100)에 전류를 인가하는 단자들로서의 역할을 하게 된다. 상기 제1 본딩부(901) 및 상기 제2 본딩부(902)는, 300℃ 이상의 접착 온도를 갖는 유테틱(eutectic) 본딩 재료가 이용될 수 있다. 성장기판(110)과 패턴기판(500)을 접착시키는 제1 접착제층(400)의 융점 온도가 상기 제1 본딩부(901) 및 상기 제2 본딩부(902)의 접착 온도보다 낮으므로, UV 엘이디 칩(100)이 캐비티(201)의 바닥측 마운트부에 실장된 다음, 제1 접착제층(400)을 이용하여 패턴기판(500)이 성장기판(110)에 접착된다.
앞에서 언급한 바와 같이, 상기 패턴기판(500)은 상기 성장기판(110)에 부착되는 하부면에 대한 반대편 면, 즉, 상부면에 UV 광 추출 효율을 높이기 위한 다수의 패턴(520)들을 포함한다. 상기 패턴(520)들은 예컨대 마스크를 이용한 화학적 포토 식각에 의해 형성될 수 있으며, 콘형, 돔형, 피라미드형, 반구형 등의 형상으로 형성될 수 있다. 상기 패턴(520)들 각각의 최대 폭은 약 2-4um인 것이 바람직하다. 2um 미만인 경우, UV 광의 추출 효율을 증가시키는 경사면 크기가 너무 작아져 광 추출 효율을 높일 수 없고, 4um을 초과하면 패턴들 개수가 적어진다. 또한, 상기 패턴기판(500)은 대략 140 ~ 160um의 두께를 갖는다.이때, 상기 패턴기판(500)의 상부면은, 상기 패턴(520)들이 없는 평면인 경우, 패턴기판(500)과 공기와의 굴절률 차이로 인해 많은 영역에서 UV 광의 내부 전반사가 일어나 UV 광의 추출 효율이 떨어질 수 있다. 하지만, 본 실시예에 따르면, 패턴(520)들 각각이 일정 각도 기울어진 경사면(521)들을 포함하고, 각 경사면(521)이 많은 영역에서 UV 광의 입사각을 임계각보다 작게 해주어 UV 광의 추출 효율을 높인다. 여기에서, 용어 “경사면”은 직선 경사면은 물론이고 곡선 경사면도 포함하는 의미로 사용되었다.
본 실시예에 따르면, 성장기판(110)의 상면에 패턴들을 형성하는 대신, 미리 패턴(520)들이 형성된 패턴기판(500)을 제1 접착제층(400)을 이용해 성장기판(110)의 상면에 부착함으로써, 성장기판(110)의 상면에 직접 패턴들을 형성할 경우 그 패턴들을 형성하는 공정으로 인해 UV 엘이디 칩(100)에 가해지는 대미지 문제를 해결한다. 또한, 패턴기판(500)의 두께와 패턴(520)들의 크기 및 형상이 다른 여러 타입의 패턴기판(500)을 여러 조건에 따라 적절히 선택하여 UV 엘이디 칩(100)의 성장기판(110)의 상면에 부착해 이용함으로써, 설계 자유도를 높일 수 있고, 광 추출 효율도 더 높일 수 있다. 예컨대, 캐비티(201)의 깊이에 따라 두께가 다른 패턴기판(500)을 적절히 선택하여, UV 광의 추출 효율을 더 높일 수 있다.
상기 성장기판(110)으로 패턴들이 형성되어 있지 않은 성장기판이 이용될 수 있지만, 대안적으로, 광추출 효율을 높이거나 반도체층의 LLO 성장을 위해 일면에 패턴들이 형성된 성장기판(110)이 이용될 수도 있다. 이 경우, 성장기판(110)에 구비된 패턴들은 패턴기판에 형성된 패턴들과 같은 구조의 패턴들이거나 또는 다른 구조의 패턴들이 수 있다.
한편, 상기 광투과부재(700)는 서로 평행한 평면들인 상부면과 하부면을 포함하며, 상기 패턴기판(500)의 상부면 패턴(520)들은 상기 광투과부재(700)의 하부면과 간헐적으로 접촉함으로써, 상기 패턴기판(500)과 상기 광투과부재(700) 사이에 공기 갭을 줄인다. 더 나아가, 상기 패턴기판(500)의 패턴(520)들은 광 추출 효율을 높이기 위해 제공된 경사면과 교차하는 수평면(522)들을 포함한다. 상기 패턴(520)들의 수평면(522)들은 상기 광투과부재(700)의 하부면과 평면 대 평면으로 접촉하여, 상기 패턴기판(500)과 상기 광투과부재(700) 사이의 공기 갭을 최소화한다. 상기 패턴(520)들 각각의 수평면(522) 면적을 증가시키면 굴절률이 낮은 공기 갭을 줄여 광 추출 효율을 높일 수 있지만, 입사각을 변화시키는 경사면(521)의 크기가 감소될 수 있다. 따라서, 광 추출 효율을 최대화할 수 있도록 수평면(522)의 면적을 결정하는 것이 바람직하다.
한편, 제2 접착제층(600)은 상기 리플렉터(500)와 상기 광투과부재(700) 사이에 개재되어 상기 리플렉터(500)에 상기 광투과부재(700)를 접착시킨다. 여기에서, 상기 제2 접착제층(600)의 역할은 리플렉터와 광투과부재 사이를 접착시키는 역할뿐만 아니라, 상기 광투과부재(700)와 상기 패턴기판(500) 사이의 간격을 조절하는 역할도 할 수 있다. 상기 광투과부재(700)와 상기 패턴기판(500) 사이의 간격을 조절하는 이유는 패턴기판(500)에 형성된 패턴의 사이즈가 설계에 따라 달라질 수 있기 때문이며, 또한, 에어 갭에 따른 광 투과율의 조절 필요성 때문이다.
상기 캐비티(201)의 바닥측 마운트부로부터 상기 패턴기판(500)의 상부면까지의 거리는 상기 패턴기판(500)의 상부면과 상기 광투과부재(700)의 하부면이 접촉할 때까지 상기 광투과부재(700)의 하부면과 상기 리플렉터(200)의 상단 사이에서 압축된 제2 접착제층(600)의 두께와 상기 캐비티(201)의 바닥측 마운트부로부터 상기 리플렉터(500)의 상단까지의 거리의 합과 같다. 상기 제2 접착제층(600)의 압축 전 두께는 상기 패턴기판(500)과 상기 광투과부재(700)가 접촉되지 않는 정도로 적용되고, 상기 패턴기판(500)과 상기 광투과부재(700)가 접촉될 때까지 상기 제2 접착제층(600)이 압축되도록 함으로써, 상기 패턴기판(500)과 상기 광투과부재(700)를 용이하게 접촉시킬 수 있다.
한편, 상기 제1 접착제층(400)은 상기 UV 엘이디 칩(100)을 상기 리플렉터(200)의 캐비티(201) 바닥측 마운트부에 본딩하는 본딩 재료의 용융점 온도 또는 접착 온도보다 낮은 용융점 온도를 갖는다. 그리고, 상기 제1 접착제층(400)은 우레탄 실리콘 하이브리드 재료로 형성되는 것이 바람직하다. 우레탄 실리콘 하이브리드 재료는 우레탄의 반응기에 실리콘 성분을 부착시킨 재료로서, 충분한 점탄성과 접착력을 가지면서도 UV 광에 대한 저항성을 갖는다.
이제 도 3 내지 도 6을 참조로 하여 본 발명의 일 실시예에 따른 UV 엘이디 패키지 제조방법을 설명한다.
먼저, 도 3에 도시된 바와 같이, 성장기판(110) 및 상기 성장기판(110) 상에서 성장된 반도체층들의 적층 구조(120)를 포함하는 UV 엘이디 칩(100)과, 패턴기판(500)과, 리플렉터(200) 및 광투과부재(700)가 준비된다. UV 엘이디 칩(100), 패턴기판(500), 리플렉터(200) 및 광투과부재(700)를 준비하는 단계들의 순서는 어떻게 되는 무관하다. 도 3에서 UV 엘이디 칩, 패턴기판, 리플렉터 및 광투과부재는 같은 배율로 도시되지 않았음에 유의한다.
상기 UV 엘이디 칩(100)의 준비에 있어서, 성장기판(110)의 일면에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)들을 포함하는 적층 구조(120)가 성장된다. 그리고, 상기 적층 구조(120)는 메사 식각 및/또는 비아 연결 구조를 통해 제1 도전형 반도체층(122)의 일부와 제2 도전형 반도체층(124)의 전체 또는 일부가 한 방향으로 노출된다. 상기 적층 구조(120)는 일측에서 성장기판(110)과 접해 있고 타측에는 제1 도전형 전극패드(141)와 제2 도전형 전극패드(142)가 구비된다. 상기 적층 구조(120)가 성장되는 상기 성장기판(110)의 일면은 평면일 수 있지만 돌기 형태의 다수 패턴들을 포함하는 면 일수도 있다.
바람직하게는, 상기 패턴기판(500)이 기판 모재, 바라직하게는, 사파이어 기판 모재의 일면에 다수의 패턴(520)들을 형성함으로써 준비된다. 상기 패턴기판(500)은 전술한 UV 엘이디 칩(100)의 성장기판(110)과 동일한 사파이어 재료로 형성되어 동일하거나 또는 유사한 굴절률을 갖는다. 상기 패턴(520)들은 화학적 포토 식각에 의해 규칙적으로 형성되며, 그 형상은 콘 형상, 돔 형상, 피라미드 형상, 원통 형상 등 다양할 수 있으나, 상기 패턴(520)들 각각은 패턴기판(500)의 상면 영역 중 UV 광 입사각이 임계각보다 작은 영역의 면적을 증가시켜 내부 전반사를 줄이도록 형성된 경사면(521)과, 상기 경사면과 교차하여 이하 설명되는 광투과부재(700)와 접촉하는 면적을 증가시키는 수평면(522)을 모두 포함하는 형상, 예컨대, 사다리꼴 단면을 갖는 형상인 것이 바람직하다. 이때, 상기 패턴기판(500)의 두께는 약 150um인 것이 선호되고, 상기 패턴(520)들 각각은 약 2-4um의 최대 폭을 갖는 것이 선호된다.
상기 리플렉터(200)는 제1 오목부를 갖는 제1 바디(210)와, 제2 오목부를 갖는 제2 바디(220)와, 상기 제1 바디(210)와 상기 제2 바디(220) 사이에 개재된 전기 절연부(230)을 포함하도록 준비되고, 상기 제1 오목부와 상기 제2 오목부가 함께 상기 UV 엘이디 칩(100)이 수용될 수 있는 6캐비티(201)를 형성한다. 상기 캐비티(201)의 깊이는 UV 엘이디 칩(100)의 두께와 상기 패턴기판(500)의 두께의 합과 같거나 큰 것이 선호되며, 이 경우, 제2 접착제층에 의해 리플렉터(200)의 상단에 결합되는 광투과부재(700)와 패턴기판(500)이 접촉하여, 광투과부재(700)와 패턴기판(500) 사이에 굴절률이 작은 공기 갭이 존재함으로 인한 내부 전반사 및 그로 인한 광 추출 효율 저하를 줄여주는데 기여할 수 있다.
다음 도 4에 도시된 바와 같이, 상기 성장기판(110)이 위로 향하도록 상기 UV 엘이디 칩(100)이 상기 리플렉터(200)의 캐비티(201) 바닥측 마운트부에 실장된다. 이때, 상기 UV 엘이디 칩(100)의 제1 도전형 전극패드(141) 및 제2 도전형 전극패드(142) 각각은 제1 본딩부(901) 및 제2 본딩부(902)에 의해 상기 제1 바디(210)와 상기 제2 바디(220) 상에 각각 연결된다. 따라서, 상기 제1 바디(210)와 상기 제2 바디(220) 각각은 제1 도전형 전극패드(141) 및 제2 도전형 전극패드(142) 각각에 접속하여 UV 엘이디 칩(100)에 전류를 인가하는 단자들로서의 역할을 하게 된다. 상기 제1 본딩부(901) 및 상기 제2 본딩부(902)는, 300℃ 이상의 접착 온도를 갖는 유테틱(eutectic) 본딩 재료가 이용될 수 있다.
상기 UV 엘이디 칩(100)이 상기 리플렉터(200)에 실장된 후, 도 5에 도시된 바와 같이, 상기 성장기판(110)의 상부면에 제1 접착제층(400)이 형성되고, 상기 제1 접착제층(400)을 이용하여, 상기 패턴기판(500)이 상기 성장기판(110)의 상부면 상에 결합된다. 이때, 상기 패턴기판(500)의 패턴(520)들이 형성된 상부면 상측을 향하고 그 반대측 하부면이 상기 성장기판(110)의 상부면과 대면한다. 상기 UV 엘이디 칩(100)이 상기 리플렉터(200)에 실장된 후, 상기 패턴기판(500)을 상기 성장기판(110)에 결합하는 이유는, 상기 UV 엘이디 칩(100)을 실장하는 단계에서 가해지는 본딩 온도(대략 300℃ 이상)를 상기 제1 접착제층(400)이 견딜 수 없기 때문이다. 상기 제1 접착제층(400)은 우레탄 실리콘 하이브리드 재료로 형성되는 것이 바람직하며, 160℃의 접착 온도와 대략 3시간 경화 시간이 요구된다. 그리고, 상기 제1 접착제층(400)의 두께는 대략 10-30um인 것이 선호된다.
다음, 도 6에 도시된 바와 같이 상기 리플렉터(200)의 상단에 제2 접착제층(600) 형성을 위한 접착물질 도포하고, 그 위에 광투과부재(700)를 결합하여, 상기 광투과부재(700)가 상기 패턴기판(500)의 상측에 배치되도록 한다. 상기 제2 접착제(600) 형성을 위한 접착물질은, 제1 접착제층과 같은 재료인 우레탄 실리콘 하이브리드 재료인 것이 선호되지만, 다른 재료가 이용될 수도 있다.
본 실시예에서, 상기 광투과부재(700)는 상부면과 하부면이 모두 평면으로 되어 있다. 그리고, 상기 패턴기판(500)과 상기 광투과부재(700)가 접촉할 때까지 상기 리플렉터(200)와 상기 광투과부재(700) 사이에 개재된 제2 접착제층(600)을 압축시키면서, 상기 리플렉터(200)의 상단에 상기 광투과부재(700)가 결합된다. 상기 리플렉터(200)의 상단에 결합된 광투과부재(700)의 하부면은 상기 패턴기판(500)의 상부면과 간헐적으로 접하는데, 상기 패턴기판(500)과 상기 광투과부재(700)의 접촉 면적 증가를 위해, 상기 패턴기판(500)의 패턴(520)들 각각은 경사면(521)과 더불어 수평면(522)을 포함한다. 추가적으로, 상기 패턴기판(500)과 상기 광투과부재(700) 사이에 공기 갭을 완전히 없애기 위해, 공기보다 큰 굴절율을 갖는 UV광 투과성 물질을 상기 패턴기판(500)과 상기 광투과부재(700) 사이에 채우는 것이 유리할 수 있다.
위에서 설명한 실시예와 달리, 상기 패턴기판(500)과 상기 광투과부재(700)가 접촉하지 않을 수도 있는데, 이 경우에도, 상기 패턴기판(500)과 상기 광투과부재(700) 사이의 최대 이격 거리가 15um 이하인 것이 바람직하다. 여기에서, 패턴기판(500)과 상기 광투과부재(700) 사이의 최대 이격 거리는 광투과부재(700)와 상기 패턴기판(500)의 수평면간의 이격거리 또는 광투과부재(700)와 패턴기판(500)의 경사면간의 이격거리로 설계상 나타날 수 있는 편차치일 수 있다.
100: UV 엘이디 칩 110: 성장기판
120: 반도체 적층 구조 200: 리플렉터
400: 제1 접착제층 500: 패턴기판
520: 패턴 700: 광투과부재
600: 제2 접착제층

Claims (20)

  1. 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터;
    상기 캐비티의 마운트부에 실장되고 성장기판 및 상기 성장기판의 하부에 반도체층들의 적층 구조가 형성된 UV 엘이디 칩;
    상기 UV 엘이디 칩의 성장기판의 상부면에 형성된 패턴기판; 및
    상기 리플렉터의 캐비티를 덮도록 상기 리플렉터의 격벽의 상부에 형성된 광투과부재를 포함하며,
    상기 패턴기판은 상부면에 복수개의 경사면과 상기 경사면과 교차하는 수평면을 갖는 패턴들을 포함하며,
    상기 패턴기판의 수평면과 상기 광투과부재의 하부면이 접하는 것을 특징으로 하는 UV 엘이디 패키지.
  2. 청구항 1에 있어서, 상기 광투과부재와 상기 패턴기판 사이의 최대 이격 거리는 15㎛ 이하인 것을 특징으로 하는 UV 엘이디 패키지.
  3. 청구항 1에 있어서, 상기 수평면이 상기 광투과부재의 하부면과 평면 대 평면으로 접해 있는 것을 특징으로 하는 UV 엘이디 패키지.
  4. 청구항 1에 있어서, 상기 UV 엘이디 칩의 성장기판의 상부면과 상기 패턴기판의 하부면 사이에 제1 접착제층이 형성된 것을 특징으로 하는 UV 엘이디 패키지.
  5. 청구항 1에 있어서, 상기 리플렉터의 격벽의 상부와 상기 광투과부재의 하부면 사이에 제2 접착제층이 형성된 것을 특징으로 하는 UV 엘이디 패키지.
  6. 청구항 5에 있어서, 상기 캐비티의 마운트부로부터 상기 패턴기판의 상부면까지의 거리는 상기 패턴기판의 상부면과 상기 광투과부재의 하부면이 접촉할 때까지 상기 제2 접착제층의 두께와 상기 캐비티의 바닥으로부터 상기 리플렉터의 상단까지의 거리의 합과 같은 것을 특징으로 하는 UV 엘이디 패키지.
  7. 청구항 4에 있어서, 상기 제1 접착제층의 용융점 온도는 상기 엘이디 칩을 상기 마운트부에 본딩하는 본딩 재료의 용융점 온도보다 낮은 것을 특징으로 하는 UV 엘이디 패키지.
  8. 청구항 4에 있어서, 상기 제1 접착제층은 우레탄 실리콘 하이브리드 재료로 형성된 것을 특징으로 하는 UV 엘이디 패키지.
  9. 청구항 1에 있어서, 상기 리플렉터는 제1 오목부를 갖는 제1 바디와 제2 오목부를 갖는 제2 바디를 포함하며, 상기 제1 오목부와 상기 제2 오목부가 함께 상기 UV 엘이디 칩이 수용되는 캐비티를 형성하는 것을 특징으로 하는 UV 엘이디 패키지.
  10. 청구항 9에 있어서, 상기 UV 엘이디 칩은 상기 제1 바디에 본딩되는 제1 도전성 전극과 상기 제2 바디에 본딩되는 제2 도전성 전극을 하부면에 모두 구비하는 플립칩형 UV 엘이디 칩인 것을 특징으로 하는 UV 엘이디 패키지.
  11. 청구항 1에 있어서, 상기 패턴기판의 패턴들은 규칙적으로 배열된 것을 특징으로 하는 UV 엘이디 패키지.
  12. 청구항 1에 있어서, 상기 패턴기판의 패턴들 각각의 최대 폭은 약 2-4um인 것을 특징으로 하는 UV 엘이디 패키지.
  13. 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터를 준비하는 단계;
    성장기판 및 상기 성장기판의 하부에 반도체층들의 적층 구조가 형성된 UV 엘이디 칩을 준비하는 단계;
    패턴기판을 준비하는 단계;
    광투과부재를 준비하는 단계;
    상기 UV 엘이디 칩을 상기 리플렉터의 캐비티의 마운트부에 실장하는 단계;
    상기 UV 엘이디 칩이 상기 마운트부에 실장된 후, 상기 UV 엘이디 칩의 성장기판의 상부면과 상기 패턴기판을 제1 접착제층을 통해 결합하는 단계; 및
    상기 리플렉터의 캐비티 및 상기 패턴기판을 덮도록 상기 리플렉터의 격벽의 상부에 광투과부재를 배치하는 단계를 포함하며,
    상기 패턴기판은 상부면에 복수개의 경사면과 상기 경사면과 교차하는 수평면을 갖는 패턴들을 포함하며,
    상기 패턴기판의 컨택면과 상기 광투과부재의 하부면이 접하는 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  14. 청구항 13에 있어서, 상기 UV 엘이디 칩을 상기 리플렉터의 캐비티의 마운트부에 실장하는 단계에서, 상기 UV 엘이디 칩을 상기 마운트부에 실장하기 위한 본딩 온도는 상기 제1 접착제층의 융점 온도보다 높은 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  15. 청구항 13에 있어서, 상기 패턴기판의 패턴을 형성하는 단계는 화학적 식각을 이용하는 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  16. 청구항 13에 있어서, 상기 제1 접착제층은 우레탄 실리콘 하이브리드 재료로 형성된 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  17. 청구항 13에 있어서, 상기 리플렉터의 격벽의 상부에 상기 광투과부재를 배치하는 단계는, 상기 패턴기판과 상기 광투과부재가 접촉할 때까지 상기 리플렉터와 상기 광투과부재 사이에 개재된 제2 접착제층을 압축시키면서, 상기 리플렉터의 격벽의 상부에 상기 광투과부재를 결합하는 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  18. 청구항 13에 있어서, 상기 마운트부는 제1 오목부를 갖는 제1 바디와 제2 오목부를 갖는 제2 바디를 포함하며, 상기 제1 오목부와 상기 제2 오목부가 상기 UV 엘이디 칩이 수용되는 캐비티를 형성하며, 상기 UV 엘이디 칩은 상기 제1 바디에 본딩되는 제1 도전성 전극과 상기 제2 바디에 본딩되는 제2 도전성 전극을 하부면에 모두 구비하는 플립칩형 UV 엘이디 칩인 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  19. 청구항 13에 있어서, 상기 광투과부재를 배치하는 단계에서 상기 광투과부재와 상기 패턴기판 사이의 최대 이격 거리는 15㎛ 이하인 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  20. 청구항 13에 있어서, 상기 패턴기판을 준비하는 단계에서 상기 패턴기판의 패턴들 각각의 최대 폭은 약 2-4um인 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
KR1020180137996A 2018-11-12 2018-11-12 Uv 엘이디 패키지 및 제조방법 KR102634323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180137996A KR102634323B1 (ko) 2018-11-12 2018-11-12 Uv 엘이디 패키지 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137996A KR102634323B1 (ko) 2018-11-12 2018-11-12 Uv 엘이디 패키지 및 제조방법

Publications (2)

Publication Number Publication Date
KR20200054564A true KR20200054564A (ko) 2020-05-20
KR102634323B1 KR102634323B1 (ko) 2024-02-08

Family

ID=70919531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137996A KR102634323B1 (ko) 2018-11-12 2018-11-12 Uv 엘이디 패키지 및 제조방법

Country Status (1)

Country Link
KR (1) KR102634323B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113156759A (zh) * 2021-05-24 2021-07-23 美可隆半导体(苏州)有限公司 图形化直显布光的光刻掩膜版、制备方法及成像装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219397A (ja) * 2013-07-24 2013-10-24 Nichia Chem Ind Ltd 発光装置
KR20150136264A (ko) * 2014-05-27 2015-12-07 서울바이오시스 주식회사 발광 소자
KR20160017849A (ko) * 2014-08-06 2016-02-17 서울바이오시스 주식회사 고출력 발광 장치 및 그 제조 방법
JP2016058689A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体発光装置
KR20170035340A (ko) * 2015-09-22 2017-03-30 삼성전자주식회사 Led 패키지, 이를 포함하는 백라이트 유닛과 조명장치 및 액정 디스플레이 장치
KR20180079029A (ko) * 2016-12-30 2018-07-10 한국광기술원 플립 칩 구조의 질화물 반도체 발광소자 및 그 제조방법
KR20180100287A (ko) * 2018-08-24 2018-09-10 주식회사 루멘스 Uv led 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219397A (ja) * 2013-07-24 2013-10-24 Nichia Chem Ind Ltd 発光装置
KR20150136264A (ko) * 2014-05-27 2015-12-07 서울바이오시스 주식회사 발광 소자
KR20160017849A (ko) * 2014-08-06 2016-02-17 서울바이오시스 주식회사 고출력 발광 장치 및 그 제조 방법
JP2016058689A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体発光装置
KR20170035340A (ko) * 2015-09-22 2017-03-30 삼성전자주식회사 Led 패키지, 이를 포함하는 백라이트 유닛과 조명장치 및 액정 디스플레이 장치
KR20180079029A (ko) * 2016-12-30 2018-07-10 한국광기술원 플립 칩 구조의 질화물 반도체 발광소자 및 그 제조방법
KR20180100287A (ko) * 2018-08-24 2018-09-10 주식회사 루멘스 Uv led 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113156759A (zh) * 2021-05-24 2021-07-23 美可隆半导体(苏州)有限公司 图形化直显布光的光刻掩膜版、制备方法及成像装置

Also Published As

Publication number Publication date
KR102634323B1 (ko) 2024-02-08

Similar Documents

Publication Publication Date Title
TWI695523B (zh) 發光二極體晶片
US9947849B2 (en) Light emitting device
US10249798B2 (en) Light emitting device
JP4996463B2 (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
TWI528595B (zh) 晶圓等級ｌｅｄ封裝及其製造方法
TWI476964B (zh) 光電半導體裝置
TWI712181B (zh) 發光裝置、整合式發光裝置、及發光模組
US11935990B2 (en) Light emitting diode having side reflection layer
US20110248311A1 (en) Light emitting device package
US20090050926A1 (en) Light emitting device
US20100047942A1 (en) Method of making white led package structure having a silicon substrate
KR20160046538A (ko) 발광 소자 및 그 제조 방법
CN105934834B (zh) 半导体器件和用于制造半导体器件的方法
KR101762173B1 (ko) 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
KR20160092465A (ko) 발광 소자
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
CN104364914A (zh) 具有裂纹耐受阻挡结构的半导体发光二极管及其制造方法
KR101752425B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR102461968B1 (ko) 발광 소자
TWI570881B (zh) 發光二極體晶片及發光裝置
KR102634323B1 (ko) Uv 엘이디 패키지 및 제조방법
US20230207754A1 (en) Light-emitting diode device and method for manufacturing the same
KR102494723B1 (ko) 발광 소자 및 그 제조 방법
KR20130142581A (ko) 개선된 광 추출 효율을 갖는 발광 소자 및 그것을 제조하는 방법
KR102233268B1 (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right