KR102233268B1 - 발광 다이오드 및 그 제조 방법 - Google Patents

발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR102233268B1
KR102233268B1 KR1020140076410A KR20140076410A KR102233268B1 KR 102233268 B1 KR102233268 B1 KR 102233268B1 KR 1020140076410 A KR1020140076410 A KR 1020140076410A KR 20140076410 A KR20140076410 A KR 20140076410A KR 102233268 B1 KR102233268 B1 KR 102233268B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
mold
layer
lower electrode
Prior art date
Application number
KR1020140076410A
Other languages
English (en)
Other versions
KR20150146204A (ko
Inventor
채종현
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020140076410A priority Critical patent/KR102233268B1/ko
Priority to US14/748,149 priority patent/US9543488B2/en
Publication of KR20150146204A publication Critical patent/KR20150146204A/ko
Priority to US15/380,982 priority patent/US9947849B2/en
Priority to US15/954,465 priority patent/US10580950B2/en
Application granted granted Critical
Publication of KR102233268B1 publication Critical patent/KR102233268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

본 발명은 웨이퍼 레벨에서 성장 기판이 분리되어 제조된 발광 다이오드 및 그 제조 방법에 관한 것이다. 본 발명에 따른 발광 다이오드는 베이스; 상기 베이스 상에 위치하는 발광 구조체; 및 상기 베이스와 상기 발광 구조체 사이에 위치하는 복수개의 반사 전극층들을 포함하되, 상기 베이스는, 몰드, 및 상기 몰드에 매립되며, 상기 발광 구조체와 전기적으로 연결된 적어도 하나의 하부 전극을 포함하고, 상기 몰드와 상기 하부 전극은 서로 맞닿는 체결 영역을 포함하고, 상기 체결 영역은 톱니 패턴이다.

Description

발광 다이오드 및 그 제조 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 상세하게는, 본 발명은 웨이퍼 레벨에서 성장 기판이 분리되어 제조된 발광 다이오드 및 그 제조 방법에 관한 것이다.
발광소자는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다.
발광소자는 전극이 배치되는 위치, 또는 상기 전극이 외부 리드와 연결되는 방식 등에 따라서 수평형 발광소자, 수직형 발광소자 또는 플립칩(flip-chip)형 발광소자 등으로 분류될 수 있다.
수평형 발광소자는 제조 방법이 비교적 간단하여 가장 폭넓게 사용된다. 이러한 수평형 발광소자는 성장기판이 하부에 그대로 형성되어 있다. 상기 발광소자의 성장 기판으로서 사파이어 기판이 가장 폭 넓게 사용되는데, 사파이어 기판은 열전도성이 낮아서 발광소자의 열방출이 어렵다. 이에 따라, 발광소자의 접합 온도가 높아지며, 내부 양자 효율이 저하된다.
상술한 수평형 발광소자의 문제점을 해결하고자, 수직형 발광소자 또는 플립칩형 발광소자가 개발되고 있다. 특히, 플립칩형 발광소자에서, 성장 기판으로 사용된 기판, 특히, 사파이어 기판을 반도체층으로부터 분리하여 광 효율을 높이는 기술이 연구, 개발되고 있다.
도 1은 종래의 플립칩형 발광 다이오드를 도시한다. 도 1에 따른 종래의 발광 다이오드(100)는 성장 기판(11), 제1 도전형 반도체층(13), 활성층(15), 제2 도전형 반도체층(17), 제1 전극(19), 제2 전극(20), 제1 패드(30a), 제2 패드(30b) 및 절연층(31)을 포함할 수 있다. 제1 도전형 반도체층(13), 활성층(15) 및 제2 도전형 반도체층(17)을 통해 발광셀이 형성될 수 있다. 제1 도전형 반도체층(13)과 제2 도전형 반도체층(17)은 각각 제1 패드(30a) 및 제2 패드(30b)에 전기적으로 연결될 수 있다.
상기 종래의 플립칩형 발광 다이오드에 있어서, 성장 기판(11)을 상기 제1 도전형 반도체층(13)으로부터 분리함으로써, 발광 소자의 열방출 효율 및 광 효율을 향상시킬 수 있다.
그러나, 성장 기판(11)이 제거된 경우에는 플립칩형 발광 다이오드의 제1 패드(30a) 및 제2 패드(30b)는 서로 분리되어 있고, 또한, 반도체층들(13, 15, 17)을 지지하는 지지 부재가 없기 때문에, 성장 기판(11)을 얇게 하거나 분리한 경우, 반도체층들(13, 15, 17)이 깨지기 쉬운 문제가 있다.
종래, 반도체층들에 2차 기판을 부착한 후, 화학적 식각 기술 또는 레이저 리프트 오프 기술을 이용하여 성장 기판을 분리하는 기술은 잘 알려져 있다. 그러나, 2차 기판을 별도로 부착해야 하기 때문에 제조 비용이 증가한다. 따라서, 성장 기판을 얇게 하거나 분리할 경우에 발생되는 반도체층들의 크랙을 방지하기 위해 웨이퍼 레벨에서 2차 기판을 대체하면서, 제1 및 제2 패드를 형성할 수 있는 기술이 또한 요구된다.
한편, 발광 다이오드는 최종 제품에 사용될 때, 발광 다이오드 모듈로 모듈화된다. 발광 다이오드 모듈은 일반적으로 인쇄회로보드와 상기 인쇄회로보드 상에 장착된 발광 다이오드 패키지를 포함하며, 발광 다이오드는 칩 형태로 발광 다이오드 패키지 내에 실장된다. 종래의 발광 다이오드 칩은 실버 페이스트 또는 AuSn 솔더를 이용하여 서브마운트나 리드프레임 또는 리드 전극 등에 실장되어 패키징되며, 그 후 발광 다이오드 패키지가 인쇄회로보드 등에 솔더 페이스트를 통해 실장된다. 이에 따라, 발광 다이오드 칩 상의 패드들은 솔더 페이스트로부터 멀리 떨어져 위치하며, 상대적으로 안정한 실버 페이스트나 AuSn 등 접착 재료을 통해 접착된다.
그런데, 최근 발광 다이오드의 패드들을 직접 인쇄회로보드 등에 솔더 페이스트를 이용하여 접착시켜 발광 다이오드 모듈을 제조하는 기술이 연구되고 있다. 예컨대, 발광 다이오드 칩을 패키징화하지 않고 직접 인쇄회로보드 상에 실장하여 발광 다이오드 모듈을 제작하거나, 또는 소위 웨이퍼 레벨 발광 다이오드 패키지를 제작하고 이 패키지를 인쇄회로보드 상에 실장하여 발광 다이오드 모듈을 제작할 수 있다. 이들의 경우, 패드들이 직접 솔더 페이스트에 접하기 때문에, 솔더 페이스트 내의 주석(Sn) 등의 금속 원소가 패드들을 통해 발광 다이오드 내로 확산하고 이에 따라 발광 다이오드 내에서 전기적 단락이 발생되어 소자 불량이 초래될 수 있다.
따라서, 상술한 문제점들이 해결될 수 있는 발광 다이오드 및 그 제조 방법의 개발이 요구된다.
본 발명이 해결하고자 하는 과제는, 성장 기판이 분리되어 광 효율 및 열 방출 효율이 향상된 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 웨이퍼 레벨에서 2차 기판을 대체하면서, 패드들이 형성된 지지부재를 포함하는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 과제는 솔더 페이스트 내의 금속 원소의 확산을 방지할 수 있어 솔더 페이스트를 이용하여 인쇄회로보드 등에 직접 실장할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 상술한 발광 다이오드들을 제조할 수 있는 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는 베이스; 상기 베이스 상에 위치하는 발광 구조체; 및 상기 베이스와 상기 발광 구조체 사이에 위치하는 복수개의 반사 전극층들을 포함하되, 상기 베이스는 몰드, 및 상기 몰드에 매립되며, 상기 발광 구조체와 전기적으로 연결된 적어도 하나의 하부 전극을 포함하고, 상기 몰드와 상기 하부 전극은 서로 맞닿는 체결 영역을 포함하고, 상기 체결 영역은 톱니 패턴일 수 있다.
나아가, 상기 톱니 패턴은 삼각 톱니 패턴, 사각 톱니 패턴, 사다리꼴 톱니 패턴 또는 역사다리꼴 톱니 패턴을 포함할 수 있다.
또한, 상기 몰드와 상기 하부 전극 각각은 체결 패턴을 포함하고, 상기 체결 패턴들은 상기 체결 영역에서 맞물릴 수 있다.
상기 체결 패턴들은 복수개의 오목부와 복수개의 볼록부를 포함하고, 상기 복수개의 볼록부는 돌출방향에 따라 폭이 넓어질 수 있다.
상기 복수개의 볼록부는 연속적으로 또는 단속적으로 폭이 넓어질 수 있다.
상기 하부 전극의 하면은 상기 몰드의 하면에 노출되고, 상기 하부 전극의 하면과 상기 몰드의 하면은 서로 나란할 수 있다.
또한, 상기 하부 전극은 20 내지 200㎛의 높이를 가질 수 있다.
상기 몰드는 감광성 폴리이미드(photosensitive polyimide), Su-8, 도금용 포토레지스트, 파릴렌(parylene), EMC(epoxy moding compound) 및 세라믹 파우더 중 적어도 하나를 포함할 수 있다.
나아가, 상기 반사 전극층은 반사 금속부 및 상기 반사 금속부를 덮는 캐핑 금속부를 포함할 수 있다.
또한, 상기 발광 구조체는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 아래에 서로 이격되어 배치되고, 각각 활성층 및 제2 도전형 반도체층을 포함하는 복수개의 메사들을 포함하고, 상기 복수개의 반사 전극층들 각각은 상기 복수개의 메사들 각각의 아래에 위치하여 상기 제2 도전형 반도체층에 오믹 콘택하고, 상기 복수개의 메사들 및 상기 제2 도전형 반도체층을 덮되, 상기 메사 각각의 아래 영역 내에 위치하고, 상기 복수개의 반사 전극들 중 적어도 하나를 노출시키는 제1 개방 영역들을 포함하는 제1 절연층을 더 포함할 수 있다.
나아가, 상기 복수개의 메사들은 서로 평행하고 일 방향으로 연장하는 기다란 형상을 갖고, 상기 제1 개방 영역들은 상기 메사들의 동일 단부 측에 치우쳐 위치할 수 있다.
상기 복수개의 메사들 사이에 각각 배치되고, 일 방향으로 연장된 복수개의 분지부 영역들을 포함할 수 있다.
상기 복수개의 분지부 영역들 중 적어도 일부에 배치되는 전극 금속을 더 포함하고, 상기 제1 절연층은 상기 전극 금속 중 적어도 일부를 노출시키는 제2 개방 영역을 포함할 수 있다.
상기 하부 전극은 적어도 두 개 이상이며, 각각의 상기 하부 전극은 서로 이격되고, 상기 적어도 두 개의 하부 전극 중 어느 하나는 상기 제1 개방 영역을 통해 상기 반사 전극층과 전기적으로 연결되고, 상기 적어도 두 개의 하부 전극 중 다른 하나는 상기 제2 개방 영역을 통해 상기 전극 금속과 전기적으로 연결될 수 있다.
또한, 상기 제1 절연층과 상기 하부 전극 사이에 배치되고, 상기 반사 전극층 및 상기 전극 금속 각각과 전기적으로 연결되는 복수개의 패드 금속층들을 더 포함할 수 있다.
나아가, 상기 발광 구조체 및 상기 패드 금속층 측면의 적어도 일부를 덮는 제2 절연층을 더 포함할 수 있다.
또한, 상기 발광 구조체는 상면에 러프니스를 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드 제조 방법은 성장 기판 상에 발광 구조체를 형성하고, 상기 발광 구조체 상에 복수개의 반사 전극층들을 형성하고; 상기 복수개의 반사 전극층들 상에 베이스를 형성하고; 및 상기 발광 구조체로부터 상기 성장 기판을 분리하는 것을 포함하되, 상기 베이스는, 몰드, 및 상기 몰드에 매립되며, 상기 발광 구조체와 전기적으로 연결된 적어도 하나의 하부 전극을 포함하고, 상기 몰드와 상기 하부 전극은 서로 맞닿는 체결 영역을 포함하고, 상기 체결 영역은 톱니 패턴일 수 있다.
또한, 상기 톱니 패턴은 삼각 톱니 패턴, 사각 톱니 패턴, 사다리꼴 톱니 패턴 또는 역사다리꼴 톱니 패턴을 포함할 수 있다.나
나아가, 상기 몰드와 상기 하부 전극 각각은 체결 패턴을 포함하고, 상기 체결 패턴들은 상기 체결 영역에서 맞물릴 수 있다.
상기 체결 패턴들은 복수개의 오목부와 복수개의 볼록부를 포함하고, 상기 복수개의 볼록부는 돌출방향에 따라 폭이 넓어질 수 있다.
상기 복수개의 볼록부는 연속적으로 또는 단속적으로 폭이 넓어질 수 있다.
나아가, 상기 베이스를 형성하는 것은, 상기 몰드의 내부 영역을 관통하고, 체결 패턴을 포함하는 내부 개방 영역을 형성하고, 상기 내부 개방 영역을 상기 하부 전극으로 매립하는 것을 포함할 수 있다.
또한, 상기 체결 패턴을 포함하는 내부 개방 영역은 노광 및 현상 공정으로 상기 몰드를 패터닝함으로써 형성될 수 있다.
상기 내부 개방 영역을 상기 하부 전극으로 매립하는 것은, 상기 하부 전극을 상기 내부 개방 영역 내에 증착 또는 도금하는 것을 포함할 수 있다.
본 발명에 따른 발광 다이오드는 성장 기판이 분리되어, 광 효율 및 열 방출 효율이 향상될 수 있다. 또한, 본 발명에 따른 발광 다이오드는 웨이퍼 레벨에서 2차 기판을 대체하면서, 패드들이 형성된 지지부재를 포함하므로, 성장 기판 및 2차 기판이 없이도, 구조적 안정성을 확보할 수 있다. 나아가, 본 발명에 따른 발광 다이오드는 솔더 페이스트 내의 금속 원소의 확산을 방지할 수 있어 솔더 페이스트를 이용하여 인쇄회로보드 등에 직접 실장할 수 있다. 또한, 본 발명에 따른 발광 다이오드 제조 방법은 상술한 효과를 가지는 발광 다이오드를 제조할 수 있다.
도 1은 종래 기술에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2 내지 도 8c는 본 발명의 일 실시예에 따른 발광 다이오드 및 그 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 9는 본 발명의 다른 실시예에 따른 발광 다이오드 및 그 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2 내지 도 7c는 본 발명의 일 실시예에 따른 발광 다이오드 및 그 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 2의 (a)는 에피층 상에 반사 전극층이 형성된 성장 기판의 평면도이고, 도 1의 (b)는 도 2의 (a)의 A-A선에 따라 바라본 단면도이다.
도 2를 참조하면, 우선, 성장 기판(110)을 준비하고, 성장 기판(110) 상에 에피층(120)을 형성한다. 성장 기판(110)은 에피층(120)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판, 스피넬 기판, 및 질화물 기판 등을 포함할 수 있다. 특히, 본 실시예에 있어서, 상기 성장 기판(110)은 사파이어 기판일 수 있다.
한편, 성장 기판(110)이 상기 성장 기판(110) 상에 성장될 에피층(120)과 이종의 특성을 갖는 경우, 예를 들어, 에피층(120)이 질화물계 반도체를 포함하고, 성장 기판(110)은 사파이어 기판과 같은 이종 물질 기판인 경우, 본 실시예에 따른 발광 소자는 성장 기판(110) 상에 버퍼층(미도시)을 형성하는 것을 더 포함할 수 있다.
또한, 성장 기판(110)은 다양한 성장면을 포함할 수 있고, 예컨대, c면((0001))과 같은 극성 성장면, m면((1-100)) 또는 a면((11-20))과 같은 비극성의 성장면, 또는 (20-21)면과 같은 반극성의 성장면을 가질 수 있다. 또한, 성장기판(110)은 패터닝된 기판일 수 있다.
성장 기판(110) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)이 성장된다.
제1 도전형 반도체층(121)은 예컨대 n형 질화갈륨계 반도체층을 포함하고, 제2 도전형 반도체층(125)은 p형 질화갈륨계 반도체층을 포함할 수 있다. 또한, 활성층(123)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 InGaN을 포함할 수 있다.
제1 도전형 반도체층(121)과 제2 도전형 반도체층(125)는 서로 다른 도전형을 가지는 반도체층일 수 있으며, 상기 반도체층들(121, 123, 125)은 금속유기화학증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자 빔 적층성장법(MBE; Molecular Beam Epitaxy), 수소화물기상성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장방법을 통해 형성될 수 있다.
이하 반도체층들에 관한 주지의 기술에 대한 설명은 생략한다.
이어서, 리프트 오프 기술을 이용하여 반사 전극층(130)가 형성된다. 반사 전극층(130)는 반사 금속부(131) 및 캐핑 금속부(133)를 포함할 수 있다. 반사 금속부(131)는 반사층을 포함하며, 상기 캐핑 금속부(133)와의 사이에 응력 완화층을 포함할 수 있다. 응력 완환층은 반사 금속부(131)와 캐핑 금속부(133)의 열팽창 계수 차이에 의한 응력을 완화한다.
반사 금속부(131)는, 예컨대, Ni/Ag/Ni/Au로 형성될 수 있으며, 전체 두께가 약 1600Å일 수 있다. 반사 금속부(131)는 측면이 경사지게, 즉, 바닥부가 상대적으로 더 넓은 형상을 갖도록 형성될 수 있다. 이러한 반사 금속부(131)는 전자-빔 증발법을 이용하여 형성될 수 있다.
한편, 캐핑 금속부(133)는 반사 금속부(131)의 상면 및 측면을 덮어 반사 금속부(131)를 보호한다. 캐핑 금속부(133)는 스퍼터링 기술을 이용하여 또는 성장 기판(110)을 기울여서 회전시키며 진공증착하는 전자-빔 증발법(예컨대, planetary e-beam evaporation)을 이용하여 형성될 수 있다. 캐핑 금속부(133)는 Ni, Pt, Ti, 또는 Cr을 포함할 수 있으며, 예컨대 약 5쌍의 Ni/Pt 또는 약 5쌍의 Ni/Ti를 증착하여 형성될 수 있다. 이와 달리, 상기 캐핑 금속부(133)는 TiW, W, 또는 Mo을 포함할 수 있다.
응력 완화층은 반사 금속부(131)와 캐핑 금속부(133)의 금속 물질에 따라 다양하게 선택될 수 있다. 예컨대, 상기 반사 금속부(131)가 Al 또는 Al합금이고, 캐핑 금속부(133)가 W, TiW 또는 Mo을 포함하는 경우, 응력 완화층은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사 금속부(131)가 Al 또는 Al합금이고, 캐핑 금속부(32)가 Cr, Pt, Rh, Pd 또는 Ni인 경우, 응력 완화층은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.
또한, 도시되지는 않았지만, 반사 전극층(130)은 산화 방지 금속부를 더 포함할 수 있다. 상기 산화 방지 금속부는 캐핑 금속부(133)를 덮을 수 있으며, 캐핑 금속부(133)의 산화를 방지하기 위해 Au를 포함하며, 예컨대 Au/Ni 또는 Au/Ti로 형성될 수 있다. Ti는 SiO2와 같은 산화층의 접착력이 양호하므로 선호된다. 산화 방지 금속부 또한 스퍼터링 또는 성장 기판(110)을 기울여서 회전시키며 진공 증착하는 전자-빔 증발법(예컨대, planetary e-beam evaporation)을 이용하여 형성될 수 있다.
상기 반사 전극층(130)이 증착된 후, 포토레지스트 패턴이 제거됨으로써 도 2에 도시한 바와 같이, 제2 도전형 반도체층(125) 상에 반사 전극층(130)이 형성된다.
도 2는 웨이퍼 분할 이전의 웨이퍼의 일부 영역을 나타내는 도면일 수 있다. 즉, 상기 웨이퍼의 일부 영역은, 본 발명에 따른 발광 다이오드를 제조하기 위한, 단위 소자 영역일 수 있다. 이 경우, 성장 기판(110) 및 에피층(120) 양측 말단의 반사 전극층(130)이 형성되지 않는 영역은 웨이퍼 분할을 위한 분할 예정 영역일 수 있다. 후술되는 본 실시예의 설명을 위한 도면들은 별도의 설명이 없는 한, 상기 단위 소자 영역을 나타내는 도면들일 수 있다.
도 3의 (a)는 메사가 형성된 성장 기판의 평면도이고, 도 3의 (b)는 도 3의 (a)의 평면도의 A-A선에 따라 바라본 단면도이다.
도 3을 참조하면, 제1 도전형 반도체층(121) 상에 메사(M)가 형성된다. 메사(M)는 활성층(123) 및 제2 도전형 반도체층(125)을 포함한다. 활성층(123)이 제1 도전형 반도체층(121)과 제2 도전형 반도체층(125) 사이에 위치한다. 한편, 상기 메사(M) 상에 반사 전극층(130)이 위치한다.
상기 메사(M)는 제1 도전형 반도체층(121)이 노출되도록 제2 도전형 반도체층(125) 및 활성층(123)을 패터닝함으로써 형성될 수 있다. 상기 메사(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있다. 메사(M) 측면의 경사진 프로파일은 활성층(123)에서 생성된 광의 추출 효율을 향상시킨다.
복수의 메사들(M)은 도시한 바와 같이 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 가질 수 있다. 또한, 복수의 메사들(M)로 인하여, 메사(M)들 사이에 분지부 영역(B)이 형성될 수 있다. 상기 분지부 영역(B)은 양측의 메사들(M)로 인해 정의되고, 제1 도전형 반도체층(121)이 노출된 영역일 수 있다.
한편, 상기 반사 전극층(130)은 메사(M)들 각각의 상면을 대부분 덮으며, 메사(M)의 평면 형상과 대체로 동일한 형상을 갖는다.
도 4의 (a)는 분지부 영역에 전극 금속이 배치된 성장 기판의 평면도이고, 도 4의 (b)는 도 4의 (a)의 평면도의 A-A선에서 바라본 단면도이다.
도 4를 참조하면, 메사(M) 사이 영역인 분지부 영역(B)에 전극 금속(140)을 형성할 수 있다. 전극 금속(140)은 증착 및 리프트 오프 기술을 이용하여 형성될 수 있다. 전극 금속(140)은 금속을 포함할 수 있으며, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Cr, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 또한, 전극 금속(140)은 상술한 반사 전극층(130)와 같이, 반사도가 높은 금속을 포함할 수 있다.
전극 금속(140)은 도시한 바와 같이 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 가질 수 있다. 또한, 전극 금속(140)은 반사 전극층(130)과 일정한 간격을 가지고, 서로 평행하게 연장되는 형상일 수 있다.
도 5의 (a)는 반사 전극층 및 전극 금속 상부에 제1 절연층이 형성된 성장 기판의 평면도이고, 도 5의 (b)는 도 5의 (a)의 평면도의 A-A선에 따라 바라본 단면도이다.
도 5를 참조하면, 반사 전극층(130) 및 전극 금속(140)을 제1 절연층(150)으로 덮는다. 이후, 제1 절연층(140)의 일부를 제거하여 하부 영역을 노출시킨다. 즉, 제1 절연층(150)은 반사 전극층(130)의 일부를 노출시키는 복수개의 제1 개방 영역(150a)들 및 전극 금속(140)의 일부를 노출시키는 복수개의 제2 개방 영역(150b)들을 포함할 수 있다. 복수개의 제1 개방 영역(150a)들 각각은 서로 일정한 거리를 이격하여 배치될 수 있다. 복수개의 제2 개방 영역(150a)들 각각은 서로 일정한 거리를 이격하여 배치될 수 있다. 복수개의 제1 개방 영역(150a)들 각각과 복수개의 제2 개방 영역(150b)들 각각은 서로 일정한 거리를 이격하여 배치될 수 있다. 상기 일정한 거리들은 본 발명의 일 실시예에 따른 발광 다이오드의 전류 확산을 고려하여 결정될 수 있다.
제1 개방 영역(150a)들 각각과 제2 개방 영역(150b)들 각각은 하부에 배치된 반사 전극층(130) 및 전극 금속(140)의 면적을 고려하여, 일정한 면적을 개방시킬 수 있다. 제1 절연층(150)은 균일한 두께로 형성되거나, 배치되는 영역에 따라 다른 두께로 형성될 수도 있다.
제1 절연층(150)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 등의 질화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 나아가, 제1 절연층(150)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 예컨대, SiO2/TiO2나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.
제1 절연층(150)은 화학기상증착(CVD) 등의 기술을 사용하여 형성한 후, 패터닝을 통해 제1 개방 영역(150a)들 및 제2 개방 영역(150b)들을 형성할 수 있다.
도 6a의 (a)는 상부에 패드 금속층이 형성된 제1 절연층의 평면도이고, 도 6a의 (b)는 도 6a의 (a)의 평면도의 A-A선에 따라 바라본 단면도이다.
도 6a를 참조하면, 제1 절연층(150) 상에 복수개의 패드 금속층(160)들이 형성된다. 패드 금속층(160)들은 반사 전극층(130) 및 전극 금속(140)의 일부를 노출시키는 제1 및 제2 개방 영역(150a, 150b)에 배치될 수 있다. 패드 금속층(160)들은 서로간의 이격 간격을 제외하고, 성장 기판(110)의 거의 전 영역 상부에 형성된다. 따라서, 패드 금속층(160)을 통해 전류가 쉽게 분산될 수 있다. 패드 금속층(160)은 제1 및 제2 개방 영역(150a, 150b)들을 통해, 반사 전극층(130) 및 전극 금속(140)과 오믹 콘택될 수 있다.
패드 금속층(160)은 접착층, 금속 반사층, 확산 방지층 및 시드층을 포함할 수 있다. 접착층은 Ti, Cr, Ni, Ta 또는 이들의 조합을 포함할 수 있으며, 패드 금속층(160)과 제1 절연층(150) 간의 접착력을 향상시키기 위해 사용될 수 있다. 금속 반사층으로는 Al, Ag, 또는 이들의 조합을 포함할 수 있으며, 패드 금속층(160)으로 입사된 광을 반사시켜 발광 다이오드의 반사율을 증가시킨다. 확산 방지층은 Cr, Ti, Ni, Mo, TiW, W 또는 이들의 조합을 포함할 수 있으며, 금속 원자의 확산을 방지하여 금속 반사층을 보호한다. 시드층은 이후 형성되는 하부 전극(미도시)의 증착 및 도금을 위해 형성되는 층으로, Au 또는 Cu로 형성될 수 있다. 따라서, 시드층은 패드 금속층(160)의 가장 상부에 배치될 수 있다. 패드 금속층(160)은 증착 공정 또는 전기 도금 공정을 통해 형성될 수 있다. 패드 금속층(160)은 균일한 두께로 형성되거나, 배치되는 영역에 따라 다른 두께로 형성될 수도 있다.
도 6b는 본 발명의 일 실시예에 따른 발광 다이오드를 단위 소자로 분할하기 전의, 웨이퍼 일부 영역의 평면도이다.
도 6b를 참조하면, 패드 금속층(160)과 제1 절연층(150)은 스트라이프 패턴을 형성한다. 즉, 평행하게 배치된 패드 금속층(160)들 사이에 제1 절연층(150)이 노출된 형태일 수 있다. 여기서, 점선 a는 웨이퍼를 단위 소자로 분할하기 위한 분할 예정선을 나타낼 수 있다. 상기 분할 예정선은 도 2에서 설명한 분할 예정 영역 내에 형성될 수 있다.
패드 금속층(160)은 이후 공정을 통하여, 점선 a를 따라 제1 및 제2 도전형 금속층으로 분할되나, 웨이퍼 내에서는 서로 연결되어 전기 도금 공정 시 전류가 흐를 수 있다.
도 7a는 상부에 몰드가 형성된 패드 금속층의 평면도이고, 도 7b의 (a)는 도 7a의 평면도의 A-A선에 따라 바라본 단면도이고, 도 7b의 (b)는 도 7a의 평면도의 B-B선에서 바라본 단면도이다.
도 7a 및 도 7b를 참조하면, 패드 금속층(160) 상에 몰드(170) 및 하부 전극(180)들이 배치된다. 몰드(170)는 내부 영역에 하부 전극(180)들을 포함하고, 몰드(170)는 하부 전극(180)과 체결 영역(175)을 통해 결합된다. 또한, 몰드(170)를 둘러싸는 지지부(185)를 더 포함할 수 있다. 몰드(170)는 내부 영역에 하부 전극(180)을 감싸는 체결 패턴을 포함하고, 하부 전극(180) 역시, 몰드(170)의 체결 패턴과 체결되는 체결 패턴을 테두리에 포함한다. 상기 몰드(170)의 체결 패턴과 상기 하부 전극(180)의 체결 패턴이 결합되어 체결 영역(175)이 형성된다. 상기 체결 영역(175)은 도시된 바와 같이, 역사다리꼴 톱니 패턴으로 형성될 수 있다. 또한, 도시되지는 않았지만, 체결 영역(175)은 역사다리꼴 톱니 패턴 이외에도, 삼각 톱니 패턴, 사다리꼴 톱니 패턴, 사각 톱니 패턴 등을 형성할 수 있다.
한편, 몰드(170) 및 하부 전극(180)은 체결 영역(175)에서 결합되어 본 발명의 발광 다이오드가 포함하는 베이스를 형성할 수 있다.
몰드(170)의 체결 패턴과 하부 전극(180)의 체결 패턴 각각은 복수개의 오목부와 복수개의 볼록부를 포함할 수 있으며, 도시된 바와 같이, 몰드(170)와 하부 전극(180)은 체결 영역(175)에서 서로 톱니바퀴처럼 맞물려 있다.
본 발명에 있어서, 하부 전극(180)과 몰드(170)는 톱니바퀴처럼 맞물려 있으므로, 체결 패턴이 없는 경우와 비교하여, 하부 전극(180)과 몰드(170)은 넓은 표면적을 가지고 접촉할 수 있다. 따라서, 몰드(170)와 하부 전극(180) 간의 서로 다른 열팽창률에 따른 결합력의 저하를 방지할 수 있으므로, 발광 다이오드의 신뢰성을 향상시킬 수 있다.
서로 인접한 몰드(170)의 체결 패턴의 볼록부와 하부 전극(180)의 체결 패턴의 볼록부는 점대칭될 수 있다. 즉, 상기 몰드(170)의 볼록부와 상기 하부 전극(180)의 볼록부는, 상기 볼록부들 사이의 한 점 주위로 180ㅀ회전했을 때, 서로의 영역으로 중첩될 수 있다.
또한, 몰드(170)와 하부 전극(180)의 체결력을 강화시키기 위하여, 몰드(170)의 체결 패턴의 볼록부와 하부 전극(180)의 체결 패턴의 볼록부 각각은 돌출방향에 따라 폭이 넓어질 수 있다. 또한, 상기 볼록부들 각각은 돌출방향에 따라 폭이 연속적으로 또는 단속적으로 넓어질 수 있다. 몰드(170)의 체결 패턴의 볼록부와 하부 전극(180)의 체결 패턴의 볼록부 각각의 형태는 몰드(170)와 하부 전극(180)이 서로 기계적으로 체결될 수 있는 형태라면 제한 없이, 상기 볼록부들 각각의 형태로 적용될 수 있다.
또한, 몰드(170)는 지지부(185)를 통해 둘러싸인다. 지지부(185)를 통해, 공정 중 발광 다이오드의 구조적 안정성을 강화시키고, 성장 기판(110)의 제거 이후에, 에피층(120)의 휨 및 깨짐 등을 방지할 수 있다.
몰드(170)는 감광성 폴리이미드(photosensitive polyimide), Su-8, 도금용 포토레지스트, 파릴렌(parylene), EMC(epoxy moding compound) 및 세라믹 파우더 중 적어도 하나를 포함할 수 있다. 몰드(170) 및 하부 전극(180)들은 20 내지 200㎛의 높이를 가질 수 있다. 또한, 몰드(170)의 상면과 하부 전극(180)들의 상면은 동일한 높이로 나란하게(flush) 배치될 수 있다.
본 발명의 베이스는 하부 전극(180) 및 몰드(170)를 형성함으로써 제공되므로, 그 두께를 필요에 따라 다양하게 할 수 있다. 따라서 본 발명의 베이스 두께는 종래의 금속 기판의 두께와 대체로 유사하게 할 수 있으므로, 본 발명에 따라 제조된 발광 다이오드는 종래의 응용 범위와 동일하게 응용될 수 있다.
몰드(170)의 내부 영역에 하부 전극(180)을 형성하기 위해, 우선 도포 및 경화를 통하여 패드 금속층(160) 및 제1 절연층(150)을 덮는 몰드(170)를 형성한다. 이어서, 몰드(170)의 일부, 즉 몰드(170)의 내부 영역의 일부를 제거하여, 패드 금속층(160)의 일부를 노출시키는 내부 개방 영역을 형성한다. 상기 내부 개방 영역 형성 시에, 몰드(170)는 노광 및 현상 공정을 통해 패터닝될 수 있고, 상기 패터닝을 통해 몰드(170) 내부 영역에 체결 패턴이 형성될 수 있다.
다음으로, 상기 내부 개방 영역을 매립하는 하부 전극(180)을 형성한다. 하부 전극(180)은 증착 또는 도금 등의 방법을 통해 형성될 수 있다. 하부 전극(180)은 상기 내부 개방 영역을 채워 패드 금속층(160)과 접촉하도록 형성됨으로써, 하부 전극(180)과 에피층(120)은 전기적으로 연결될 수 있다.
본 발명에 따른 발광 다이오드가 포함하는 몰드(170)는 하부 전극(180)이 형성되기 이전에 이미 체결 패턴을 포함하고 있으므로, 상기 내부 개방 영역 내에 도금 등의 방법으로 형성되는 하부 전극(180)은 몰드(170)의 체결 패턴과 자연스럽게 맞물리는 체결 패턴을 가질 수 있다.
하부 전극(180)은 전도층, 베리어층 및 산화 방지층을 순차적으로 포함할 수 있다. 전도층은 전류 확산을 위한 층으로 Cu 또는 Ag 등을 포함할 수 있다. 베리어층은 하부 전극(180)이 포함하는 금속 원자들의 확산을 방지하기 위한 층으로, Ni 또는 Pd 등을 포함할 수 있다. 산화 방지층은 하부 전극(180)의 산화를 방지하기 위한 층으로, Au 등을 사용할 수 있으며, 산화 방지층은 Ag 및/또는 Al을 포함하는 산화 희생층으로 대체될 수 있다. 산화 방지층 또는 산화 희생층은 하부 전극(180)이 외부로 노출되는 상면에 배치될 수 있다.
도 7c는 본 발명의 일 실시예에 따른 발광 다이오드를 단위 소자로 분할하기 전의, 웨이퍼 일부 영역의 평면도이다.
도 7c를 참조하면, 지지부(185)는 도 6b에 도시된 분할 예정선(a)과 대응되도록 배치될 수 있다. 하부 전극(180)은 하부에 배치된 패드 금속층(160)의 위치와 면적을 고려하여 형성될 수 있다. 하부 전극(180)과 지지부(185)는 동일 공정을 통해 형성될 수 있다. 구체적으로, 패드 금속층(160) 상에 몰드(170)을 형성하고, 상기 몰드(170)의 일부 영역을 패터닝하여 패드 금속층(160) 및 제1 절연층(150)의 일부를 노출시킨다. 상기 패터닝되는 영역은 분할 예정선에 대응하는 분할 예정 영역일 수 있다. 상기 패터닝 공정을 통해 개방된 영역을, 상술한 하부 전극(180) 형성 물질로 도포 또는 도금 공정으로 매립하고, 이를 경화시킴으로 하부 전극(180)과 지지부(185)를 형성할 수 있다. 따라서, 하부 전극(180)과 지지부(185)은 동일 재료로 동일 공정에서 형성될 수 있다.
도 8a는 성장 기판(110)이 제거된 후, 제1 도전형 반도체층(121)이 위쪽을 향하도록 도시된 평면도이다. 따라서, 본 실시예에 있어서, 에피층(120) 아래에 몰드(170) 및 하부 전극(180)이 위치한다.
도 8b의 (a)는 성장 기판이 분리되고, 러프니스가 표면에 형성된 에피층의 단면도이다. 도 8b의 (b) 및 도 8b의 (c)는 상부에 제2 절연층이 형성된 발광 구조체의 단면도이다.
도 8b의 (a)는 도 8a에 도시된 단면도의 A-A선에 따라 바라본 단면도이고, 도 8b의 (b)는 도 8a에 도시된 실시예 상에 제2 절연층이 배치된 후, A-A선에 따라 바라본 단면도이다. 도 8b의 (c)는 도 8a에 도시된 실시예 상에 제2 절연층이 배치된 후, B-B선에 따라 바라본 단면도이다.
이어서, 도 8b의 (a)를 참조하면, 성장 기판(110)이 에피층(120)으로부터 분리된다. 성장 기판(110)은 레이저 리프트 오프, 화학적 리프트 오프, 응력 리프트 오프, 또는 열적 리프트 오프 등의 방법을 이용하여 에피층(120)로부터 분리될 수 있다. 성장 기판(110)이 제거되므로, 본 발명에 따른 발광 다이오드의 열 방출 효율 및 광 효율이 향상될 수 있다.
하부 전극(180)의 노출된 표면은 화학적 기계 연마를 통하여 평탄화될 수 있다. 성장 기판(110)이 분리되어 노출된 제1 도전형 반도체층(121)의 표면에 러프니스를 형성할 수 있다. 또한, 러프니스를 형성하기 전에, 화학적 또는 물리적으로 제1 도전형 반도체층(121) 표면의 잔류물들을 제거하고, 상기 제1 도전형 반도체층(121)을 그 표면으로부터 소정 두께로 제거할 수 있다. 성장 기판(110) 분리 과정에서 제1 도전형 반도체층(121) 표면 주변에 결함 또는 손상이 발생될 수 있다. 따라서, 제1 도전형 반도체층(121)의 표면을 소정 두께 제거함으로써, 제1 도전형 반도체층(121) 전체의 평균적인 결정질을 우수하게 할 수 있다.
상기 러프니스는 KOH 및/또는 NaOH 용액, 황인상 용액을 이용한 습식 식각으로 형성될 수 있고, 또는 PEC(Photo-Enhanced Chemical) 식각에 의해서 형성될 수 도 있으며, 그 밖의 습식 식각, 건식 식각 및 전기 분해의 방식으로 형성될 수 있다. 제1 도전형 반도체층(121)의 표면에 러프니스가 형성됨으로써 광 추출 효율이 개선될 수 있다.
본 발명에 따른 발광 다이오드는, 기계적으로 체결된 몰드(170)와 하부 전극(180)들을 포함하는 베이스가 지지 기판의 역할을 하므로, 성장 기판(110)의 분리에도 불구하고, 발광 다이오드의 구조적 안정성을 확보할 수 있다.
이어서, 도 8b의 (b) 및 (c)를 참조하면, 에피층(120)을 패터닝하여 발광 구조체(127) 및 분할 예정 영역(300)을 형성할 수 있다. 상기 패터닝은 건식 식각 등을 이용하여 수행될 수 있다. 분할 예정 영역(300)을 형성함으로써, 에피층(120)은 적어도 하나 이상의 발광 다이오드로 분할될 수 있다.
이어서, 발광 구조체(127) 및 노출된 지지부(185)의 상에 제2 절연층(190)이 형성될 수 있다. 제2 절연층(190)은 투명한 절연층이면 제한 없이 적용될 수 있으며, 증착공정 등을 통해 형성될 수 있다. 제2 절연층(190)은 발광 구조체(127)를 외부 환경으로부터 보호할 수 있다.
이어서, 상기 패터닝으로 형성된 분할 예정 영역(300)을 고려하여, 웨이퍼를 단위 소자로 분리하는 공정을 수행한다. 상기 공정은 다이아몬드 블레이드(diamond blade)와 같은 다이싱 블레이드를 이용한 절단 공정을 포함할 수 있다. 상기 절단 공정과 함께, 분할 예정 영역(300)에 배치된 지지부(185)가 제거될 수 있다.
이로써, 도 8c에 도시된 본 발명의 일 실시예에 따른 발광 다이오드가 형성된다. 도 8c의 (a)의 단면도는 도 8b의 (b)의 단면도와, 도 8c의 (b)의 단면도는 도 8b의 (c)의 단면도와 동일한 방향에서 바라본 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 발광 다이오드 및 그 제조 방법을 설명하기 위한 단면도이다. 도 9의 실시예는 도 8c의 실시예와, 양측면 말단에서 패드 금속층(160)의 양측면 말단이 제2 절연층(190)으로 덮인 것을 제외하고는 동일하다. 따라서, 중복되는 설명은 생략한다.
본 실시예에 있어서, 에피층(120)을 패터닝하여 발광 구조체(127) 및 분할 예정 영역(300)을 형성할 때에, 발광 구조체(127) 양 측면 말단의 제1 절연층(150) 및 패드 금속층(160)이 몰드(170)를 벗어나지 않도록 패터닝한다. 이어서, 제2 절연층(190)으로 패드 금속층(160)의 측면을 덮음으로써, 도 9의 실시예에 따른 발광 다이오드를 제조할 수 있다.
본 발명에 있어서, 도시되지는 않았지만, 웨이퍼가 단위 소자로 분리되기 전 또는 단위 소자로 분리된 후에, 상기 제2 절연층(190)이 형성된 웨이퍼 또는 단위 소자인 발광 다이오드 상에 파장 변환층이 증착 또는 코팅될 수 있으며, 파장 변환층은 균일한 두께를 가질 수 있다. 파장 변환층은 활성층(123)에서 생성된 광을 파장변환하는 형광체 및 수지를 함유할 수 있다. 상기 형광체는 수지와 혼합되어, 무작위 또는 균일하게 배치될 수 있다.
상기 수지는 에폭시 수지나 아크릴 수지와 같은 폴리머 수지, 또는 실리콘 수지를 포함할 수 있으며, 형광체를 분산시키는 매트릭스 역할을 할 수 있다. 상기 형광체는 통상의 기술자에게 널리 알려진 다양한 형광체들을 포함할 수 있고, 예를 들어, 가넷형 형광체, 알루미네이트 형광체, 황화물 형광체, 산질화물 형광체, 질화물 형광체, 불화물계 형광체, 규산염 형광체 중 적어도 하나를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
상기 파장변환층은 예컨대 에어로졸(aerosol), 펄스 레이저 증착(Pulsed Laser Deposition; PLD), 프린팅, SOG(spin-on-glass)를 이용한 스핀 코팅 등 다양한 방법을 이용하여 증착 도는 코팅될 수 있다.
또한, 본 발명에 있어서, 도시되지는 않았지만, 웨이퍼가 개별 소자로 분리되기 전 또는 개별 소자로 분리된 후에, 상기 제2 절연층(190)이 형성된 웨이퍼 또는 단위 소자인 발광 다이오드 상에 광학 유리 렌즈가 배치될 수 있다. 상기 광학 유리 렌즈는 활성층(123)에서 생성된 광의 지향각을 제어할 수 있다. 또한, 마이크로 렌즈(micro lens) 또는 프레넬 렌즈(Fresnel lens) 형태의 광학 유리 렌즈를 사용하여, 발광 다이오드 상에 이차 광학 렌즈를 형성할 수 있다. 상기 광학 유리 렌즈는 SOG 또는 투명한 유기물을 접착제로 사용하여 상기 발광 다이오드에 접착될 수 있다. 광학적으로 투명한 SOG 또는 투명한 유기물을 이용함으로써, 광 손실을 줄일 수 있다. 나아가, 발광 다이오드 상에 상술한 파장변환층을 형성한 이후에, 상기 광학 유리 렌즈를 형성할 수 도 있다.
본 발명에 있어서, 발광 다이오드는 몰드(170)로 둘러싸인 하부 전극들(180)을 통해 인쇄회로기판 상에 직접 실장될 수 있으며, 하부 전극들(180)의 측면이 노출되지 않으므로, 솔더 페이스트 내의 주석(Sn) 등의 금속 원소의 발광 다이오드로의 확산을 막을 수 있다. 또한, 본 발명의 발광 다이오드가 포함하는 몰드(170)와 하부 전극(180)들은 체결요소(175)들로 기계적으로 체결될 수 있으므로, 발광 다이오드의 신뢰성을 향상시킬 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 성장 기판
120: 에피층
121: 제1 도전형 반도체층
123: 활성층
125: 제2 도전형 반도체층
127: 발광 구조체
130: 반사 전극층
131: 반사 금속부
133: 캐핑 금속부
140: 전극 금속
150: 제1 절연층
150a: 제1 개방영역
150b: 제2 개방영역
160: 패드 금속층
170: 몰드
175: 체결요소
180: 하부 전극
185: 지지부
190: 제2 절연층
300: 분할 예정 영역
M: 메사
B: 분지부 영역

Claims (25)

  1. 베이스;
    상기 베이스 상에 위치하는 발광 구조체; 및
    상기 베이스와 상기 발광 구조체 사이에 위치하는 복수개의 반사 전극층들을 포함하되,
    상기 베이스는,
    몰드, 및
    상기 몰드에 매립되며, 상기 발광 구조체와 전기적으로 연결된 적어도 하나의 하부 전극을 포함하고,
    상기 몰드와 상기 하부 전극은 서로 맞닿는 체결 영역을 포함하고, 상기 체결 영역은 톱니 패턴인 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 톱니 패턴은 삼각 톱니 패턴, 사각 톱니 패턴, 사다리꼴 톱니 패턴 또는 역사다리꼴 톱니 패턴을 포함하는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 몰드와 상기 하부 전극 각각은 체결 패턴을 포함하고,
    상기 체결 패턴들은 상기 체결 영역에서 맞물리는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 체결 패턴들은 복수개의 오목부와 복수개의 볼록부를 포함하고, 상기 복수개의 볼록부는 돌출방향에 따라 폭이 넓어지는 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 복수개의 볼록부는 연속적으로 또는 단속적으로 폭이 넓어지는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 하부 전극의 하면은 상기 몰드의 하면에 노출되고, 상기 하부 전극의 하면과 상기 몰드의 하면은 서로 나란한 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 하부 전극은 20 내지 200㎛의 높이를 가지는 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 몰드는 감광성 폴리이미드(photosensitive polyimide), Su-8, 도금용 포토레지스트, 파릴렌(parylene), EMC(epoxy moding compound) 및 세라믹 파우더 중 적어도 하나를 포함하는 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 반사 전극층은 반사 금속부 및 상기 반사 금속부를 덮는 캐핑 금속부를 포함하는 발광 다이오드.
  10. 청구항 1에 있어서,
    상기 발광 구조체는,
    제1 도전형 반도체층;
    상기 제1 도전형 반도체층 아래에 서로 이격되어 배치되고, 각각 활성층 및 제2 도전형 반도체층을 포함하는 복수개의 메사들을 포함하고,
    상기 복수개의 반사 전극층들 각각은 상기 복수개의 메사들 각각의 아래에 위치하여 상기 제2 도전형 반도체층에 오믹 콘택하고,
    상기 복수개의 메사들 및 상기 제2 도전형 반도체층을 덮되, 상기 메사 각각의 아래 영역 내에 위치하고, 상기 복수개의 반사 전극들 중 적어도 하나를 노출시키는 제1 개방 영역들을 포함하는 제1 절연층을 더 포함하는 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 복수개의 메사들은 서로 평행하고 일 방향으로 연장하는 기다란 형상을 갖고, 상기 제1 개방 영역들은 상기 메사들의 동일 단부 측에 치우쳐 위치하는 발광 다이오드.
  12. 청구항 10에 있어서,
    상기 복수개의 메사들 사이에 각각 배치되고, 일 방향으로 연장된 복수개의 분지부 영역들을 포함하는 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 복수개의 분지부 영역들 중 적어도 일부에 배치되는 전극 금속을 더 포함하고,
    상기 제1 절연층은 상기 전극 금속 중 적어도 일부를 노출시키는 제2 개방 영역을 포함하는 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 하부 전극은 적어도 두 개 이상이며, 각각의 상기 하부 전극은 서로 이격되고,
    상기 적어도 두 개의 하부 전극 중 어느 하나는 상기 제1 개방 영역을 통해 상기 반사 전극층과 전기적으로 연결되고,
    상기 적어도 두 개의 하부 전극 중 다른 하나는 상기 제2 개방 영역을 통해 상기 전극 금속과 전기적으로 연결되는 발광 다이오드.
  15. 청구항 13에 있어서,
    상기 제1 절연층과 상기 하부 전극 사이에 배치되고,
    상기 반사 전극층 및 상기 전극 금속 각각과 전기적으로 연결되는 복수개의 패드 금속층들을 더 포함하는 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 발광 구조체 및 상기 패드 금속층 측면의 적어도 일부를 덮는 제2 절연층을 더 포함하는 발광 다이오드.
  17. 청구항 1에 있어서,
    상기 발광 구조체는 상면에 러프니스를 포함하는 발광 다이오드.
  18. 성장 기판 상에 발광 구조체를 형성하고,
    상기 발광 구조체 상에 복수개의 반사 전극층들을 형성하고;
    상기 복수개의 반사 전극층들 상에 베이스를 형성하고; 및
    상기 발광 구조체로부터 상기 성장 기판을 분리하는 것을 포함하되,
    상기 베이스는,
    몰드, 및
    상기 몰드에 매립되며, 상기 발광 구조체와 전기적으로 연결된 적어도 하나의 하부 전극을 포함하고,
    상기 몰드와 상기 하부 전극은 서로 맞닿는 체결 영역을 포함하고, 상기 체결 영역은 톱니 패턴인 발광 다이오드 제조 방법.
  19. 청구항 18에 있어서,
    상기 톱니 패턴은 삼각 톱니 패턴, 사각 톱니 패턴, 사다리꼴 톱니 패턴 또는 역사다리꼴 톱니 패턴을 포함하는 발광 다이오드 제조 방법.
  20. 청구항 18에 있어서,
    상기 몰드와 상기 하부 전극 각각은 체결 패턴을 포함하고,
    상기 체결 패턴들은 상기 체결 영역에서 맞물리는 발광 다이오드 제조 방법.
  21. 청구항 20에 있어서,
    상기 체결 패턴들은 복수개의 오목부와 복수개의 볼록부를 포함하고, 상기 복수개의 볼록부는 돌출방향에 따라 폭이 넓어지는 발광 다이오드 제조 방법.
  22. 청구항 21에 있어서,
    상기 복수개의 볼록부는 연속적으로 또는 단속적으로 폭이 넓어지는 발광 다이오드 제조 방법.
  23. 청구항 18에 있어서,
    상기 베이스를 형성하는 것은,
    상기 몰드의 내부 영역을 관통하고, 체결 패턴을 포함하는 내부 개방 영역을 형성하고,
    상기 내부 개방 영역을 상기 하부 전극으로 매립하는 것을 포함하는 발광 다이오드 제조 방법.
  24. 청구항 23에 있어서,
    상기 체결 패턴을 포함하는 내부 개방 영역은 노광 및 현상 공정으로 상기 몰드를 패터닝함으로써 형성되는 발광 다이오드 제조 방법.
  25. 청구항 23에 있어서,
    상기 내부 개방 영역을 상기 하부 전극으로 매립하는 것은,
    상기 하부 전극을 상기 내부 개방 영역 내에 증착 또는 도금하는 것을 포함하는 발광 다이오드 제조 방법.
KR1020140076410A 2014-06-23 2014-06-23 발광 다이오드 및 그 제조 방법 KR102233268B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140076410A KR102233268B1 (ko) 2014-06-23 2014-06-23 발광 다이오드 및 그 제조 방법
US14/748,149 US9543488B2 (en) 2014-06-23 2015-06-23 Light emitting device
US15/380,982 US9947849B2 (en) 2014-06-23 2016-12-15 Light emitting device
US15/954,465 US10580950B2 (en) 2014-06-23 2018-04-16 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140076410A KR102233268B1 (ko) 2014-06-23 2014-06-23 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150146204A KR20150146204A (ko) 2015-12-31
KR102233268B1 true KR102233268B1 (ko) 2021-03-29

Family

ID=55128935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140076410A KR102233268B1 (ko) 2014-06-23 2014-06-23 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102233268B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088042A (ko) 2019-01-14 2020-07-22 서울바이오시스 주식회사 심자외선 발광 다이오드

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187342A (ja) 2012-03-08 2013-09-19 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187342A (ja) 2012-03-08 2013-09-19 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置

Also Published As

Publication number Publication date
KR20150146204A (ko) 2015-12-31

Similar Documents

Publication Publication Date Title
US10069040B2 (en) Light emitting diode and method of fabricating the same
US9947849B2 (en) Light emitting device
EP3454372B1 (en) Light emitting diode
US8969897B2 (en) Light emitting device
CN110854251B (zh) 发光二极管
US20150380620A1 (en) Light emitting diode, method of fabricating the same and led module having the same
US8946761B2 (en) Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
US9362449B2 (en) High efficiency light emitting diode and method of fabricating the same
KR20150014353A (ko) 발광 다이오드
KR101769048B1 (ko) 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치
KR102091842B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101203138B1 (ko) 발광소자와 그 제조방법
KR102103882B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR102233268B1 (ko) 발광 다이오드 및 그 제조 방법
KR102494723B1 (ko) 발광 소자 및 그 제조 방법
KR20150000387A (ko) 발광소자 및 그 제조 방법
KR102002618B1 (ko) 발광 다이오드
KR20160002149A (ko) 발광 다이오드
KR20160015730A (ko) 발광 다이오드
KR20150143176A (ko) 발광 다이오드 및 그 제조 방법
JP2021507527A (ja) 変換素子を製造する方法および変換素子
KR101115538B1 (ko) 발광소자와 그 제조방법
KR101679760B1 (ko) 발광 소자
KR20160032978A (ko) 발광 다이오드
KR102002617B1 (ko) 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant