KR20200052203A - Thin film trasistor and a method for manufacturing the same - Google Patents

Thin film trasistor and a method for manufacturing the same Download PDF

Info

Publication number
KR20200052203A
KR20200052203A KR1020190039828A KR20190039828A KR20200052203A KR 20200052203 A KR20200052203 A KR 20200052203A KR 1020190039828 A KR1020190039828 A KR 1020190039828A KR 20190039828 A KR20190039828 A KR 20190039828A KR 20200052203 A KR20200052203 A KR 20200052203A
Authority
KR
South Korea
Prior art keywords
channel portion
gate electrode
source
substrate
thin film
Prior art date
Application number
KR1020190039828A
Other languages
Korean (ko)
Inventor
오힘찬
윤선진
이정익
황치선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020190131105A priority Critical patent/KR102668105B1/en
Priority to US16/672,838 priority patent/US11081586B2/en
Publication of KR20200052203A publication Critical patent/KR20200052203A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

Provided is a thin film transistor with improved structural stability. The thin film transistor comprises: a substrate; a channel unit extended in a first direction parallel to an upper surface of the substrate on the substrate; source/drain electrodes connected to both ends in the first direction of the channel unit; and a gate electrode spaced apart from the channel unit in a second direction crossing the first direction and parallel to the upper surface of the substrate. Each of the channel unit, the source/drain electrodes, and the gate electrode may be provided as a single layer.

Description

박막 트랜지스터 및 그 제조 방법{THIN FILM TRASISTOR AND A METHOD FOR MANUFACTURING THE SAME}Thin film transistor and its manufacturing method {THIN FILM TRASISTOR AND A METHOD FOR MANUFACTURING THE SAME}

본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor and its manufacturing method.

정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시장치가 활발히 개발되고 있다. 상기 표시장치는 액정표시장치(liquid crystal display device), 유기전계발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.Due to the development of an information society, a display device capable of displaying information has been actively developed. The display device includes a liquid crystal display device, an organic electro-luminescence display device, a plasma display panel, and a field emission display device. .

이러한 표시장치들은 모바일 폰, 네비게이션, 모니터, 텔레비전에 널리 적용되고 있다. 표시장치들은 매트릭스로 배열된 화소들과, 각 화소를 스위칭 온/오프시키는 박막 트랜지스터를 포함한다. 박막 트랜지스터의 스위칭 온/오프에 의해 각 화소가 제어된다.These display devices are widely applied to mobile phones, navigation, monitors, and televisions. The display devices include pixels arranged in a matrix and thin film transistors that switch on / off each pixel. Each pixel is controlled by switching on / off of the thin film transistor.

상기 박막 트랜지스터는 게이트 신호를 수신하는 게이트 전극과 데이터 전압을 수신하는 소스 전극, 및 상기 데이터 전압을 출력하는 드레인 전극을 포함한다. 또한, 상기 박막 트랜지스터는 채널을 형성하는 액티브 층을 포함한다. 최근 박막 트랜지스터의 기능 및 성능과 관련한 연구가 활발히 진행되고 있다.The thin film transistor includes a gate electrode receiving a gate signal, a source electrode receiving a data voltage, and a drain electrode outputting the data voltage. In addition, the thin film transistor includes an active layer forming a channel. Recently, research on the function and performance of a thin film transistor has been actively conducted.

본 발명이 해결하고자 하는 과제는 구조적 안정성이 향상된 박막 트랜지스터 및 그 제조 방법을 제공하는데 있다.The problem to be solved by the present invention is to provide a thin film transistor with improved structural stability and a method for manufacturing the same.

본 발명이 해결하고자 하는 다른 과제는 전기적 특성이 향상된 박막 트랜지스터 및 그 제조 방법을 제공하는데 있다.Another problem to be solved by the present invention is to provide a thin film transistor with improved electrical properties and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 과제는 간단한 공정으로 형성될 수 있는 박막 트랜지스터 및 그 제조 방법을 제공하는데 있다.Another problem to be solved by the present invention is to provide a thin film transistor that can be formed by a simple process and a method of manufacturing the same.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 박막 트랜지스터는 기판, 상기 기판 상에서 상기 기판의 상면에 평행한 제 1 방향으로 연장되는 채널부, 상기 채널부의 상기 제 1 방향의 양단에 연결되는 소스/드레인 전극들, 및 상기 제 1 방향과 교차하고 상기 기판의 상기 상면에 평행한 제 2 방향으로 상기 채널부와 이격되어 배치되는 게이트 전극을 포함할 수 있다. 상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극 각각은 단일층으로 제공될 수 있다.A thin film transistor according to embodiments of the present invention for solving the above technical problems is provided on a substrate, a channel portion extending in a first direction parallel to the upper surface of the substrate on the substrate, and both ends of the channel portion in the first direction. Source / drain electrodes may be connected, and a gate electrode disposed to be spaced apart from the channel portion in a second direction that intersects the first direction and is parallel to the upper surface of the substrate. Each of the channel portion, the source / drain electrodes, and the gate electrode may be provided as a single layer.

일 실시예에 따르면, 상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극은 동일한 물질로 구성될 수 있다.According to an embodiment, the channel portion, the source / drain electrodes, and the gate electrode may be made of the same material.

일 실시예에 따르면, 상기 채널부 및 상기 소스/드레인 전극들은 일체로 구성될 수 있다.According to an embodiment, the channel part and the source / drain electrodes may be integrally formed.

일 실시예에 따르면, 상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극은 전도성 금속 산화물, 또는 불순물이 도핑된 반도체 물질을 포함할 수 있다.According to an embodiment, the channel part, the source / drain electrodes, and the gate electrode may include a conductive metal oxide or a semiconductor material doped with impurities.

일 실시예에 따르면, 상기 채널부의 상면은 상기 게이트 전극의 상면보다 낮은 레벨에 위치할 수 있다.According to an embodiment, the upper surface of the channel portion may be positioned at a lower level than the upper surface of the gate electrode.

일 실시예에 따르면, 상기 기판은 상기 채널부와 상기 게이트 전극의 사이에 제공되는 리세스를 가질 수 있다. 상기 리세스는 상기 기판의 상면으로부터 상기 기판의 내측을 향할 수 있다.According to an embodiment, the substrate may have a recess provided between the channel portion and the gate electrode. The recess may face the inside of the substrate from the top surface of the substrate.

일 실시예에 따르면, 상기 리세스의 바닥면은 상기 채널부의 하면 및 상기 게이트 전극의 하면보다 낮은 레벨에 위치할 수 있다.According to an embodiment, the bottom surface of the recess may be positioned at a lower level than the bottom surface of the channel portion and the bottom surface of the gate electrode.

일 실시예에 따르면, 상기 게이트 전극은 복수로 제공될 수 있다. 상기 채널부는 상기 게이트 전극들 사이에 배치될 수 있다.According to an embodiment, the gate electrode may be provided in plural. The channel portion may be disposed between the gate electrodes.

일 실시예에 따르면, 상기 채널부와 상기 게이트 전극 사이에 제공되는 절연부를 더 포함할 수 있다.According to one embodiment, the insulating portion provided between the channel portion and the gate electrode may be further included.

상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 박막 트랜지스터의 제조 방법은 기판 상에 채널부, 소스/드레인 전극들, 및 게이트 전극을 형성하는 것, 상기 채널부의 상부를 식각하는 것, 및 상기 게이트 전극과 상기 채널부 사이에 절연부를 채우는 것을 포함할 수 있다. 상기 소스/드레인은 상기 채널부의 제 1 방향의 양단에서 상기 채널부와 일체로 형성될 수 있다. 상기 게이트 전극은 상기 제 1 방향과 교차하는 제 2 방향으로 상기 채널부와 이격되도록 형성될 수 있다.A method of manufacturing a thin film transistor according to embodiments of the present invention for solving the above-described technical problems includes forming a channel portion, source / drain electrodes, and a gate electrode on a substrate, and etching the upper portion of the channel portion And filling an insulating portion between the gate electrode and the channel portion. The source / drain may be formed integrally with the channel portion at both ends in the first direction of the channel portion. The gate electrode may be formed to be spaced apart from the channel portion in a second direction crossing the first direction.

일 실시예에 따르면, 상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극을 형성하는 것은 기판 상에 예비층을 형성하는 것, 및 상기 예비층을 패터닝하여 채널부, 소스/드레인 전극들, 및 게이트 전극을 형성하는 것을 포함할 수 있다.According to an embodiment, forming the channel portion, the source / drain electrodes, and the gate electrode includes forming a preliminary layer on a substrate, and patterning the preliminary layer to form a channel portion, source / drain electrodes, And forming a gate electrode.

일 실시예에 따르면, 상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극을 형성하는 것은 상기 기판 상에 반도체 물질을 드로잉, 프린팅 또는 스탬핑하는 것을 포함할 수 있다.According to an embodiment, forming the channel portion, the source / drain electrodes, and the gate electrode may include drawing, printing, or stamping a semiconductor material on the substrate.

일 실시예에 따르면, 상기 절연부를 채우기 전에, 상기 채널부를 식각하여 상기 채널부의 상기 제 2 방향의 폭을 감소시키는 것을 더 포함할 수 있다.According to an embodiment, before filling the insulating portion, the channel portion may be etched to further reduce the width of the channel portion in the second direction.

일 실시예에 따르면, 상기 절연부를 채우기 전에, 상기 채널부와 상기 게이트 전극에 의해 노출되는 상기 기판의 상면을 식각하여 리세스를 형성하는 것을 더 포함할 수 있다.According to an embodiment, before filling the insulating portion, the channel portion and the upper surface of the substrate exposed by the gate electrode may be etched to further form a recess.

본 발명의 실시예들에 따른 박막 트랜지스터는 소스/드레인 전극들이 채널부와 일체로 형성될 수 있으며, 소스/드레인 전극들과 채널부 사이의 접촉저항이 적어 전기적 특성이 향상될 수 있다.In the thin film transistor according to embodiments of the present invention, source / drain electrodes may be integrally formed with the channel portion, and electrical characteristics may be improved due to less contact resistance between the source / drain electrodes and the channel portion.

더하여, 소스/드레인 전극들이 채널부와 일체로 형성되기 때문에, 소스/드레인 전극들과 채널부의 경계에서 구조적 안정성이 향상될 수 있다.In addition, since the source / drain electrodes are integrally formed with the channel portion, structural stability at the boundary between the source / drain electrodes and the channel portion can be improved.

또한, 소스/드레인 전극은 전기 전도도가 높은 물질을 포함하기 때문에, 금속과의 접촉 저항이 낮을 수 있으며, 외부 단자와의 접촉을 위하여 오믹 콘택과 같은 별도의 구성 요소 필요하지 않을 수 있다.In addition, since the source / drain electrode includes a material having high electrical conductivity, contact resistance with a metal may be low, and a separate component such as an ohmic contact may not be required for contact with an external terminal.

본 발명에 실시예들에 따른 박막 트랜지스터의 채널부, 소스/드레인 전극들 및 게이트 전극은 간단한 공정들을 이용하여 형성될 수 있으며, 박막 트랜지스터의 제조 공정이 단순화될 수 있다.The channel portion, the source / drain electrodes, and the gate electrode of the thin film transistor according to the embodiments of the present invention can be formed using simple processes, and the manufacturing process of the thin film transistor can be simplified.

도 1은 본 발명의 실시예들에 따른 박막 트랜지스터를 설명하기 위한 평면도이다.
도 2 내지 도 4는 본 발명의 실시예들에 따른 박막 트랜지스터를 설명하기 위한 단면도들이다.
도 5 내지 도 9는 본 발명의 실시예들에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.1 is a plan view illustrating a thin film transistor according to embodiments of the present invention.
2 to 4 are cross-sectional views illustrating a thin film transistor according to embodiments of the present invention.
5 to 9 are cross-sectional views illustrating a method of manufacturing a thin film transistor according to embodiments of the present invention.

본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.In order to fully understand the configuration and effects of the present invention, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, and can be implemented in various forms and various changes can be made. However, it is provided to make the disclosure of the present invention complete through the description of the present embodiments, and to fully inform the scope of the invention to those skilled in the art to which the present invention pertains. Those skilled in the art will understand that the concept of the present invention can be carried out in any suitable environment.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for describing the embodiments and is not intended to limit the present invention. In the present specification, the singular form also includes the plural form unless otherwise specified in the phrase. As used herein, 'comprises' and / or 'comprising' refers to the components, steps, operations and / or elements mentioned above, the presence of one or more other components, steps, operations and / or elements. Or do not exclude additions.

본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.Where it is stated herein that a film (or layer) is on another film (or layer) or substrate, it may be formed directly on another film (or layer) or substrate, or a third film ( Or layers) may be interposed.

본 명세서의 다양한 실시 예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제 1 막질로 언급된 막질이 다른 실시 예에서는 제 2 막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다. In various embodiments herein, the terms first, second, third, etc. are used to describe various regions, films (or layers), etc., but these regions, films should not be limited by these terms. do. These terms are only used to distinguish one region or film (or layer) from another region or film (or layer). Accordingly, the film quality referred to as the first film quality in one embodiment may be referred to as the second film quality in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. Parts indicated by the same reference numerals throughout the specification indicate the same components.

본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.Terms used in the embodiments of the present invention may be interpreted as meanings commonly known to those skilled in the art unless otherwise defined.

이하, 도면들 참조하여 본 발명의 개념에 따른 박막 트랜지스터를 설명한다. 도 1은 본 발명의 실시예들에 따른 박막 트랜지스터를 설명하기 위한 평면도이다. 도 2 내지 도 4는 본 발명의 실시예들에 따른 박막 트랜지스터를 설명하기 위한 단면도들로, 도 1의 A-A'선에 해당하는 단면들이다.Hereinafter, a thin film transistor according to the concept of the present invention will be described with reference to the drawings. 1 is a plan view illustrating a thin film transistor according to embodiments of the present invention. 2 to 4 are cross-sectional views for describing a thin film transistor according to embodiments of the present invention, and are cross-sections corresponding to line A-A 'in FIG. 1.

도 1 및 도 2를 참조하여 기판(100)이 제공될 수 있다. 기판(100)은 절연 기판을 포함할 수 있다. 도시하지는 않았으나, 기판(100)은 그의 상면 상에 제공되는 버퍼층(미도시)을 더 포함할 수 있다. 버퍼층(미도시)은 기판(기판)과 후술되는 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)과의 계면에서 발생할 수 있는 문제(일 예로, 격자 부정합(lattice mismatch) 등)를 완화하기 위하여 제공될 수 있다. 이하, 도면들에서 제 1 방향(X) 및 제 2 방향(Y)은 기판(100)의 상면에 평행하고, 상호 수직한 방향들로 정의된다. 제 3 방향(Z)은 기판(100)의 상면에 수직한 방향으로 정의된다.The substrate 100 may be provided with reference to FIGS. 1 and 2. The substrate 100 may include an insulating substrate. Although not illustrated, the substrate 100 may further include a buffer layer (not shown) provided on its upper surface. Buffer layer (not shown) may occur at the interface between the substrate (substrate) and the channel portion 210, source / drain electrodes 220 and gate electrode 230, which will be described later (for example, lattice mismatch). ), Etc.). Hereinafter, in the drawings, the first direction (X) and the second direction (Y) are parallel to the upper surface of the substrate 100 and are defined as mutually perpendicular directions. The third direction Z is defined in a direction perpendicular to the upper surface of the substrate 100.

기판(100) 상에 채널부(210)가 배치될 수 있다. 채널부(210)는 제 1 방향(X)으로 연장될 수 있다. 평면적 관점에서, 채널부(210)는 제 2 방향(Y)으로 일정한 폭을 갖고, 제 1 방향(X)으로 연장된 바(bar) 형상을 가질 수 있다. 채널부(210)는 단일층으로 구성될 수 있다. 즉, 채널부(210)는 하나의 물질로 구성된 구성 요소일 수 있다. 채널부(210)는 전기 전도도가 높을 수 있다. 예를 들어, 채널부(210)의 캐리어 농도는 1018cm-3보다 클 수 있다. 채널부(210)는 저항이 낮은 반도체 물질 또는 불순물이 도핑된 반도체 물질을 포함할 수 있다. 예를 들어, 반도체 물질은 실리콘(Si), 게르마늄(Ge), 질화 붕소(BN), 질화 갈륨(GaN), 인화 인듐(InP), 산화 아연(ZnO), 산화 주석(SnO) 또는 산화 인듐(InO)을 포함할 수 있다. 이와는 다르게, 채널부(210)는 인듐 주석 산화물(indium tin oxide; ITO), 인듐 아연 산화물(indium zinc oxide; IZO) 또는 알루미늄 도핑 아연 산화물(aluminum-doped zinc oxide; AZO)과 같은 금속 산화물이나 탄소(C) 등을 포함할 수 있다. 채널부(210)는 박막 트랜지스터에서 전하가 이동하는 채널(channel) 역할을 할 수 있다. 예를 들어, 후술되는 게이트 전극(230)에 전압이 인가되는 경우, 채널부(210)에 제 1 방향(X)으로 연장되는 채널이 형성될 수 있다.The channel portion 210 may be disposed on the substrate 100. The channel portion 210 may extend in the first direction (X). In plan view, the channel portion 210 may have a constant width in the second direction Y and may have a bar shape extending in the first direction X. The channel unit 210 may be formed of a single layer. That is, the channel unit 210 may be a component composed of one material. The channel portion 210 may have high electrical conductivity. For example, the carrier concentration of the channel portion 210 may be greater than 10 18 cm -3 . The channel portion 210 may include a semiconductor material having low resistance or a semiconductor material doped with impurities. For example, semiconductor materials include silicon (Si), germanium (Ge), boron nitride (BN), gallium nitride (GaN), indium phosphide (InP), zinc oxide (ZnO), tin oxide (SnO), or indium oxide ( InO). Alternatively, the channel portion 210 is a metal oxide or carbon, such as indium tin oxide (ITO), indium zinc oxide (IZO), or aluminum-doped zinc oxide (AZO). (C) and the like. The channel part 210 may serve as a channel through which charges move in the thin film transistor. For example, when a voltage is applied to the gate electrode 230 to be described later, a channel extending in the first direction X may be formed in the channel unit 210.

기판(100) 상에 소스/드레인 전극들(220)이 배치될 수 있다. 소스/드레인 전극들(220)은 채널부(210)의 양단에 배치될 수 있다. 소스/드레인 전극들(220) 각각은 채널부(210)의 제 1 방향(X)의 양단에 연결될 수 있다. 평면적 관점에서, 소스/드레인 전극들(220)은 채널부(210)의 폭보다 큰 폭을 가질 수 있다. 예를 들어, 소스/드레인 전극들(220)과 채널부(210)는 평면적 관점에서 모래 시계의 형상 또는 아령 형상을 가질 수 있다. 소스/드레인 전극들(220)은 단일층으로 구성될 수 있다. 즉, 소스/드레인 전극들(220)은 하나의 물질로 구성된 구성 요소일 수 있다. 소스/드레인 전극들(220)은 전기 전도도가 높을 수 있다. 예를 들어, 소스/드레인 전극들(220)의 캐리어 농도는 1018cm-3보다 클 수 있다. 소스/드레인 전극들(220)은 채널부(210)와 동일한 물질을 포함할 수 있다. 소스/드레인 전극들(220)은 저항이 낮은 반도체 물질 또는 불순물이 도핑된 반도체 물질을 포함할 수 있다. 예를 들어, 반도체 물질은 실리콘(Si), 게르마늄(Ge), 질화 붕소(BN), 질화 갈륨(GaN), 인화 인듐(InP), 산화 아연(ZnO), 산화 주석(SnO) 또는 산화 인듐(InO)을 포함할 수 있다. 이와는 다르게, 소스/드레인 전극들(220)은, 채널부(210)와 동일하게, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 또는 알루미늄 도핑 아연 산화물(AZO)과 같은 금속 산화물이나 탄소(C) 등을 포함할 수 있다. 소스/드레인 전극들(220)이 채널부(210)와 동일한 물질로 구성되는 경우, 소스/드레인 전극들(220)은 채널부(210)와 연속적인 구성을 가질 수 있고, 소스/드레인 전극들(220)과 채널부(210) 사이의 경계면은 시각적으로 보이지 않을 수 있다. 즉, 소스/드레인 전극들(220)과 채널부(210)는 일체(single body)로 제공될 있다. 예를 들어, 소스/드레인 전극들(220)은 제 1 방향(X)의 양측으로 연장된 채널부(210)의 일부일 수 있다. 소스/드레인 전극들(220)이 채널부(210)와 일체로 형성되는 경우, 소스/드레인 전극들(220)과 채널부(210) 사이의 저항이 적을 수 있다. 상세하게는, 소스/드레인 전극들(220)과 채널부(210) 사이에 경계면이 없을 수 있으며, 일체로 형성되는 소스/드레인 전극들(220)과 채널부(210) 사이의 접촉 저항(contact resistance)이 없을 수 있다. 즉, 박막 트랜지스터의 전기적 특성이 향상될 수 있다. 더하여, 소스/드레인 전극들(220)이 채널부(210)와 일체로 형성되기 때문에, 소스/드레인 전극들(220)과 채널부(210)의 경계에서 구조적 안정성이 향상될 수 있다. 즉, 박막 트랜지스터는 구조적 안정성이 향상될 수 있다. 또한, 소스/드레인 전극들(220) 각각은 박막 트랜지스터의 소스(source) 및 드레인(drain)의 역할을 할 수 있으며, 외부 단자(미도시)가 접속되는 콘택(contact)의 역할을 할 수 있다. 예를 들어, 소스/드레인 전극(220)은 전기 전도도가 높은 물질을 포함하기 때문에, 금속과의 접촉 저항이 낮을 수 있으며, 외부 단자(미도시)와의 접촉을 위하여 오믹 콘택(ohmic contact)과 같은 별도의 구성 요소 필요하지 않을 수 있다.Source / drain electrodes 220 may be disposed on the substrate 100. The source / drain electrodes 220 may be disposed at both ends of the channel portion 210. Each of the source / drain electrodes 220 may be connected to both ends of the first direction X of the channel portion 210. In plan view, the source / drain electrodes 220 may have a width greater than that of the channel portion 210. For example, the source / drain electrodes 220 and the channel portion 210 may have an hourglass shape or a dumbbell shape in plan view. The source / drain electrodes 220 may be formed of a single layer. That is, the source / drain electrodes 220 may be a component composed of one material. The source / drain electrodes 220 may have high electrical conductivity. For example, the carrier concentration of the source / drain electrodes 220 may be greater than 10 18 cm -3 . The source / drain electrodes 220 may include the same material as the channel portion 210. The source / drain electrodes 220 may include a semiconductor material having low resistance or a semiconductor material doped with impurities. For example, semiconductor materials include silicon (Si), germanium (Ge), boron nitride (BN), gallium nitride (GaN), indium phosphide (InP), zinc oxide (ZnO), tin oxide (SnO), or indium oxide ( InO). Alternatively, the source / drain electrodes 220, like the channel portion 210, may include metal oxide or carbon (such as indium tin oxide (ITO), indium zinc oxide (IZO), or aluminum doped zinc oxide (AZO). C) and the like. When the source / drain electrodes 220 are made of the same material as the channel portion 210, the source / drain electrodes 220 may have a continuous configuration with the channel portion 210, and the source / drain electrodes The interface between the 220 and the channel portion 210 may not be visible. That is, the source / drain electrodes 220 and the channel portion 210 may be provided as a single body. For example, the source / drain electrodes 220 may be part of the channel portion 210 extending in both sides of the first direction X. When the source / drain electrodes 220 are integrally formed with the channel portion 210, resistance between the source / drain electrodes 220 and the channel portion 210 may be small. Specifically, there may be no interface between the source / drain electrodes 220 and the channel portion 210, and a contact resistance between the source / drain electrodes 220 and the channel portion 210 formed integrally (contact) resistance). That is, the electrical characteristics of the thin film transistor can be improved. In addition, since the source / drain electrodes 220 are integrally formed with the channel portion 210, structural stability may be improved at the boundary between the source / drain electrodes 220 and the channel portion 210. That is, the structural stability of the thin film transistor can be improved. Further, each of the source / drain electrodes 220 may serve as a source and a drain of a thin film transistor, and may serve as a contact to which an external terminal (not shown) is connected. . For example, since the source / drain electrode 220 includes a material having high electrical conductivity, contact resistance with a metal may be low, such as an ohmic contact for contact with an external terminal (not shown). Separate components may not be required.

기판(100) 상에 게이트 전극(230)이 배치될 수 있다. 게이트 전극(230)은 채널부(210)의 제 2 방향(Y)의 일측에 배치될 수 있다. 게이트 전극(230)은 채널부(210)와 이격되어 배치될 수 있다. 게이트 전극(230)과 채널부(210) 사이의 간격은 제 1 방향(X)을 따라 일정할 수 있다. 게이트 전극(230)은 단일층으로 구성될 수 있다. 즉, 게이트 전극(230)은 하나의 물질로 구성된 구성 요소일 수 있다. 게이트 전극(230)은 전기 전도도가 높을 수 있다. 예를 들어, 게이트 전극(230)의 캐리어 농도는 1018cm-3보다 클 수 있다. 게이트 전극(230)은 채널부(210)와 동일한 물질을 포함할 수 있다. 게이트 전극(230)은 저항이 낮은 반도체 물질 또는 불순물이 도핑된 반도체 물질을 포함할 수 있다. 예를 들어, 반도체 물질은 실리콘(Si), 게르마늄(Ge), 질화 붕소(BN), 질화 갈륨(GaN), 인화 인듐(InP), 산화 아연(ZnO), 산화 주석(SnO) 또는 산화 인듐(InO)을 포함할 수 있다. 이와는 다르게, 게이트 전극(230)은, 채널부(210)와 동일하게, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 또는 알루미늄 도핑 아연 산화물(AZO)과 같은 전도성 금속 산화물이나 탄소(C) 등을 포함할 수 있다. 게이트 전극(230)은 박막 트랜지스터의 게이트(gate)의 역할을 할 수 있다.The gate electrode 230 may be disposed on the substrate 100. The gate electrode 230 may be disposed on one side of the second direction Y of the channel portion 210. The gate electrode 230 may be disposed spaced apart from the channel portion 210. The gap between the gate electrode 230 and the channel portion 210 may be constant along the first direction X. The gate electrode 230 may be formed of a single layer. That is, the gate electrode 230 may be a component composed of one material. The gate electrode 230 may have high electrical conductivity. For example, the carrier concentration of the gate electrode 230 may be greater than 10 18 cm -3 . The gate electrode 230 may include the same material as the channel portion 210. The gate electrode 230 may include a semiconductor material having low resistance or a semiconductor material doped with impurities. For example, semiconductor materials include silicon (Si), germanium (Ge), boron nitride (BN), gallium nitride (GaN), indium phosphide (InP), zinc oxide (ZnO), tin oxide (SnO), or indium oxide ( InO). Alternatively, the gate electrode 230 is a conductive metal oxide or carbon (C), such as indium tin oxide (ITO), indium zinc oxide (IZO) or aluminum doped zinc oxide (AZO), like the channel portion 210. And the like. The gate electrode 230 may serve as a gate of the thin film transistor.

게이트 전극(230)은 하나만 제공될 수 있으나, 도 1 및 도 2에 도시된 바와 같이, 복수로 제공될 수 있다. 이 경우, 채널부(210)는 게이트 전극들(230) 사이에 배치될 수 있다. 즉, 게이트 전극들(230)은 채널부(210)를 사이에 두고 제 2 방향(Y)으로 상호 이격되어 배치될 수 있다. 게이트 전극(230)이 복수로 제공되는 경우, 채널부(210)의 채널 형성 및 해제가 용이할 수 있다. 즉, 박막 트랜지스터의 전기적 특성이 향상될 수 있다.Although only one gate electrode 230 may be provided, as shown in FIGS. 1 and 2, a plurality of gate electrodes 230 may be provided. In this case, the channel part 210 may be disposed between the gate electrodes 230. That is, the gate electrodes 230 may be disposed spaced apart from each other in the second direction Y with the channel portion 210 interposed therebetween. When a plurality of gate electrodes 230 are provided, channel formation and release of the channel unit 210 may be facilitated. That is, the electrical characteristics of the thin film transistor can be improved.

도 2에서는 게이트 전극(230)의 상면이 채널부(210)의 상면과 동일한 높이에 위치하는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 도 3에 도시된 바와 같이, 기판(100)의 상면으로부터 제 3 방향(Z)으로, 채널부(210)의 제 1 높이(H1)는 게이트 전극(230)의 제 2 높이(H2)보다 낮을 수 있다. 채널부(210)의 상면은 게이트 전극(230)의 상면보다 낮은 레벨에 위치할 수 있다. 게이트 전극(230)에 전압이 인가되면, 게이트 전극(230)의 주변에 전기장이 형성될 수 있다. 이때, 상기 전기장은 게이트 전극(230)의 형상에 따라 형성될 수 있다. 일 예로, 게이트 전극(230)의 모서리에서 전기장이 휘어질 수 있다. 도 3에서와 같이, 채널부(210)의 상면이 게이트 전극(230)의 상면보다 낮도록 형성되는 경우, 채널부(210)는 게이트 전극(230)의 측면 상에서 형성되는 균일한 전기장에만 영향을 받을 수 있다. 이에 따라, 채널부(210) 내에서의 균일한 채널 형성이 용이할 수 있다.In FIG. 2, the upper surface of the gate electrode 230 is shown to be positioned at the same height as the upper surface of the channel portion 210, but the present invention is not limited thereto. As shown in FIG. 3, in the third direction Z from the upper surface of the substrate 100, the first height H1 of the channel portion 210 is lower than the second height H2 of the gate electrode 230. Can be. The upper surface of the channel portion 210 may be positioned at a lower level than the upper surface of the gate electrode 230. When a voltage is applied to the gate electrode 230, an electric field may be formed around the gate electrode 230. In this case, the electric field may be formed according to the shape of the gate electrode 230. For example, an electric field may be bent at the edge of the gate electrode 230. 3, when the upper surface of the channel portion 210 is formed to be lower than the upper surface of the gate electrode 230, the channel portion 210 affects only the uniform electric field formed on the side surface of the gate electrode 230. Can receive Accordingly, uniform channel formation in the channel unit 210 may be facilitated.

더하여, 도 4에 도시된 바와 같이, 채널부(210)는 필요에 따라 제 2 방향(Y)의 폭(W)이 조절될 수 있다. 상세하게는, 채널부(210)의 캐리어 농도가 과도하게 높을 경우, 게이트 전극(230)에 의해 채널부(210)의 전하량 조절이 용이하지 않을 수 있다. 채널부(210)가 폭이 좁을 경우, 채널부(210) 내에 존재하는 전체 전하량이 감소할 수 있으며, 채널부(210)의 채널 형성 및 해제가 더욱 용이해질 수 있다.In addition, as illustrated in FIG. 4, the channel unit 210 may have a width W of the second direction Y adjusted as necessary. In detail, when the carrier concentration of the channel portion 210 is excessively high, it may not be easy to control the amount of charge of the channel portion 210 by the gate electrode 230. When the channel portion 210 has a narrow width, the total amount of electric charges present in the channel portion 210 may decrease, and channel formation and release of the channel portion 210 may be facilitated.

도 2를 다시 참조하여, 채널부(210)와 게이트 전극(230) 사이에 절연부(300)가 배치될 수 있다. 예를 들어, 절연부(300)는 채널부(210)와 게이트 전극(230) 사이 및/또는 소스/드레인 전극들(220)과 게이트 전극(230) 사이를 채울 수 있다. 절연부(300)는 채널부(210)와 게이트 전극(230) 및 소스/드레인 전극들(220)과 게이트 전극(230)을 전기적으로 절연시킬 수 있다. 절연부(300)의 유전 상수는 공기의 유전 상수보다 높을 수 있다. 예를 들어, 절연부(300)의 유전 상수는 1.0 이상, 바람직하게는 1.5 이상일 수 있다. 절연부(300)는 고유전 물질을 포함할 수 있다. 절연부(300)는 하프늄 다이옥사이드(HfO2) 또는 지르코늄 다이옥사이드(ZrO2)를 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 절연부(300)는 다양한 고유전 물질을 포함할 수 있다. 절연부(300)는 필요에 따라 제공되지 않을 수 있다. 즉, 채널부(210)와 게이트 전극(230) 사이의 공기 또는 진공이 박막 트랜지스터의 유전체로 이용될 수 있다.Referring back to FIG. 2, an insulating portion 300 may be disposed between the channel portion 210 and the gate electrode 230. For example, the insulating part 300 may fill the channel part 210 and the gate electrode 230 and / or the source / drain electrodes 220 and the gate electrode 230. The insulating part 300 may electrically insulate the channel part 210, the gate electrode 230, and the source / drain electrodes 220 and the gate electrode 230. The dielectric constant of the insulating unit 300 may be higher than that of air. For example, the dielectric constant of the insulating part 300 may be 1.0 or more, preferably 1.5 or more. The insulating part 300 may include a high dielectric material. The insulating part 300 may include hafnium dioxide (HfO 2 ) or zirconium dioxide (ZrO 2 ). However, the present invention is not limited thereto, and the insulating unit 300 may include various high dielectric materials. The insulating part 300 may not be provided as needed. That is, air or vacuum between the channel portion 210 and the gate electrode 230 may be used as the dielectric of the thin film transistor.

도 2에 도시된 바와는 다르게, 절연부(300)는 기판(100)의 내측으로 연장될 수 있다. 도 4에 도시된 바와 같이, 기판(100)은 게이트 전극(230)과 채널부(210) 사이에 제공되는 리세스(RS)를 가질 수 있다. 리세스(RS)는 기판(100)의 상면으로부터 기판(100)의 내측을 향하도록 형성될 수 있다. 리세스(RS)의 바닥면은 채널부(210)의 하면 및 게이트 전극(230)의 하면보다 낮은 레벨에 위치할 수 있다. 절연부(300)는 게이트 전극(230)과 채널부(210) 사이 및 리세스(RS)를 채울 수 있다. 게이트 전극(230)과 채널부(210) 사이에 리세스(RS)가 형성됨에 따라, 게이트 전극(230)과 채널부(210) 사이에서 기판(100)을 통한 전기적 통로의 길이가 길어질 수 있다. 이에 따라, 기판(100)을 통하여 흐르는 누설 전류가 감소할 수 있다.2, the insulating part 300 may extend inside the substrate 100. As shown in FIG. 4, the substrate 100 may have a recess RS provided between the gate electrode 230 and the channel portion 210. The recess RS may be formed to face the inside of the substrate 100 from the top surface of the substrate 100. The bottom surface of the recess RS may be positioned at a lower level than the bottom surface of the channel portion 210 and the bottom surface of the gate electrode 230. The insulating part 300 may fill the recess RS and between the gate electrode 230 and the channel part 210. As the recess RS is formed between the gate electrode 230 and the channel portion 210, the length of the electrical passage through the substrate 100 between the gate electrode 230 and the channel portion 210 may be increased. . Accordingly, leakage current flowing through the substrate 100 may be reduced.

도 5 내지 도 9는 본 발명의 실시예들에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도들로, 도 1의 A-A'선에 해당하는 단면들이다. 이하 앞서 설명한 바와 중복되는 내용은 설명의 편의를 위하여 생략한다.5 to 9 are cross-sectional views illustrating a method of manufacturing a thin film transistor according to embodiments of the present invention, and are cross-sections corresponding to line A-A 'in FIG. 1. Hereinafter, the duplicated content as described above will be omitted for convenience of explanation.

도 5를 참조하여, 기판(100)이 제공될 수 있다. 기판(100)은 절연 기판을 포함할 수 있다.Referring to FIG. 5, a substrate 100 may be provided. The substrate 100 may include an insulating substrate.

기판(100) 상에 예비층(205)이 형성될 수 있다. 예를 들어, 기판(100) 상에 반도체 물질을 증착하여 예비층(205)이 형성될 수 있다. 예비층(205)이 반도체 물질로 형성되는 경우, 예비층(205)에 불순물을 도핑하는 공정이 더 수행될 수 있다. 예비층(205)은 전자빔 증착(electron beam evaporation), 스퍼터링(sputtering) 또는 화학 기상 증착(chemical vapor deposition; CVD) 등을 통해 형성될 수 있다. 예비층(205)은 저항이 낮은 반도체 물질 또는 불순물이 도핑된 반도체 물질을 포함할 수 있다. 예를 들어, 반도체 물질은 실리콘(Si), 게르마늄(Ge), 질화 붕소(BN), 질화 갈륨(GaN), 인화 인듐(InP), 산화 아연(ZnO), 산화 주석(SnO) 또는 산화 인듐(InO)을 포함할 수 있다. 이와는 다르게, 예비층(205)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 또는 알루미늄 도핑 아연 산화물(AZO)과 같은 금속 산화물이나 탄소(C) 등을 포함할 수 있다. A preliminary layer 205 may be formed on the substrate 100. For example, a preliminary layer 205 may be formed by depositing a semiconductor material on the substrate 100. When the preliminary layer 205 is formed of a semiconductor material, a process of doping impurities in the preliminary layer 205 may be further performed. The preliminary layer 205 may be formed through electron beam evaporation, sputtering, or chemical vapor deposition (CVD). The preliminary layer 205 may include a semiconductor material having low resistance or a semiconductor material doped with impurities. For example, semiconductor materials include silicon (Si), germanium (Ge), boron nitride (BN), gallium nitride (GaN), indium phosphide (InP), zinc oxide (ZnO), tin oxide (SnO), or indium oxide ( InO). Alternatively, the preliminary layer 205 may include metal oxide such as indium tin oxide (ITO), indium zinc oxide (IZO), or aluminum doped zinc oxide (AZO), carbon (C), or the like.

도 6을 참조하여, 예비층(205)이 패터닝될 수 있다. 예를 들어, 예비층(205) 상에 제 1 마스크 패턴(MP1)을 형성할 수 있다. 제 1 마스크 패턴(MP1)은 예비층(205)의 상면의 일부를 노출시킬 수 있다.Referring to FIG. 6, the preliminary layer 205 may be patterned. For example, the first mask pattern MP1 may be formed on the preliminary layer 205. The first mask pattern MP1 may expose a portion of the upper surface of the preliminary layer 205.

제 1 마스크 패턴(MP1)을 식각 마스크로 예비층(205)에 식각 공정이 수행되어 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)이 형성될 수 있다. 채널부(210)는 제 1 방향(X)으로 연장되도록 형성될 수 있다. 소스/드레인 전극들(220)은 채널부(210)의 제 1 방향(X)의 양단에 연결되도록 형성되되, 채널부(210)와 일체로 형성될 수 있다. 게이트 전극(230)은 채널부(210)와 제 2 방향(Y)으로 이격되도록 형성될 수 있다.An etching process may be performed on the preliminary layer 205 using the first mask pattern MP1 as an etching mask to form the channel unit 210, source / drain electrodes 220, and the gate electrode 230. The channel part 210 may be formed to extend in the first direction (X). The source / drain electrodes 220 are formed to be connected to both ends of the first direction X of the channel part 210, and may be formed integrally with the channel part 210. The gate electrode 230 may be formed to be spaced apart from the channel portion 210 in the second direction Y.

이후, 제 1 마스크 패턴(MP1)은 제거될 수 있다.Thereafter, the first mask pattern MP1 may be removed.

다른 실시예들에 따르면, 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)은 도 5 및 도 6을 참조하여 설명한 바와는 다르게 형성될 수 있다. 예를 들어, 상기 예비층을 패터닝하여 형성되지 않을 수 있다. 기판(100) 상에 상기 예비층이 형성되지 않을 수 있으며, 기판(100)의 상면 상에 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)이 직접 형성될 수 있다. 일 예로, 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)은 기판(100) 상에 반도체 물질로 드로잉(drawing), 프린팅(printing) 또는 스탬핑(stamping) 공정을 수행하여 형성될 수 있다.According to other embodiments, the channel portion 210, the source / drain electrodes 220 and the gate electrode 230 may be formed differently from those described with reference to FIGS. 5 and 6. For example, it may not be formed by patterning the preliminary layer. The preliminary layer may not be formed on the substrate 100, and the channel part 210, source / drain electrodes 220 and the gate electrode 230 may be directly formed on the top surface of the substrate 100. . For example, the channel portion 210, the source / drain electrodes 220, and the gate electrode 230 perform a drawing, printing, or stamping process with a semiconductor material on the substrate 100. Can be formed.

단일층으로 구성된 예비층(205)에 한번의 식각 공정을 수행하여 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)이 형성될 수 있다. 또는, 기판(100) 상에 프린팅과 같이 동일한 물질을 이용한 하나의 공정을 통해 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)이 형성될 수 있다. 상기와 같이 본 발명에 따른 박막 트랜지스터의 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)은 간단한 공정들을 이용하여 형성될 수 있으며, 박막 트랜지스터의 제조 공정이 단순화될 수 있다.The channel portion 210, the source / drain electrodes 220 and the gate electrode 230 may be formed by performing a single etching process on the preliminary layer 205 composed of a single layer. Alternatively, the channel portion 210, the source / drain electrodes 220 and the gate electrode 230 may be formed on a substrate 100 through one process using the same material, such as printing. As described above, the channel portion 210, the source / drain electrodes 220, and the gate electrode 230 of the thin film transistor according to the present invention can be formed using simple processes, and the manufacturing process of the thin film transistor can be simplified. have.

도 7을 참조하여, 채널부(210)의 상부가 식각될 수 있다. 예를 들어, 소스/드레인 전극들(220) 및 게이트 전극(230) 상에 제 2 마스크 패턴(MP2)이 형성될 수 있다. 제 2 마스크 패턴(MP2)은 소스/드레인 전극들(220)의 상면 및 게이트 전극(230)의 상면을 덮고, 채널부(210)의 상면을 노출시킬 수 있다. 제 2 마스크 패턴(MP2)을 식각 마스크로 채널부(210)의 상부에 식각 공정이 수행될 수 있다. 채널부(210)의 상부를 식각하는 공정은 이방성 식각 공정을 포함할 수 있다. 상기 식각 공정에 의해 채널부(210)의 높이(H1)가 낮아질 수 있다. 도 7에서는 제 1 마스크 패턴(MP1)을 제거한 후, 제 2 마스크 패턴(MP2)을 형성하는 것을 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 제 2 마스크 패턴(MP2)은 제 1 마스크 패턴(MP1)의 일부(일 예로, 채널부(210) 상의 일부)를 제거하여 형성될 수 있다.Referring to FIG. 7, an upper portion of the channel portion 210 may be etched. For example, the second mask pattern MP2 may be formed on the source / drain electrodes 220 and the gate electrode 230. The second mask pattern MP2 may cover the top surface of the source / drain electrodes 220 and the top surface of the gate electrode 230 and expose the top surface of the channel portion 210. An etching process may be performed on the upper portion of the channel portion 210 using the second mask pattern MP2 as an etching mask. The process of etching the upper portion of the channel part 210 may include an anisotropic etching process. The height H1 of the channel part 210 may be lowered by the etching process. In FIG. 7, after removing the first mask pattern MP1, the second mask pattern MP2 is described, but the present invention is not limited thereto. The second mask pattern MP2 may be formed by removing a portion of the first mask pattern MP1 (eg, a portion of the channel portion 210).

도 8을 참조하여, 채널부(210)를 식각하여 채널부(210)의 폭(W)이 감소될 수 있다. 예를 들어, 제 2 마스크 패턴(MP2)(또는, 도 7을 참조하여 설명한 공정을 수행하지 않을 경우, 제 1 마스크 패턴(MP1))을 식각 마스크로 채널부(210)가 식각될 수 있다. 채널부(210)를 식각하는 공정은 등방성 식각 공정을 포함할 수 있다. 채널부(210)의 식각 공정은 채널부(210)에 요구되는 폭을 가질 때까지 수행될 수 있다. 실시예들에서, 채널부(210)의 폭을 감소시키는 식각 공정은 채널부(210)의 높이를 낮추는 식각 공정과 별개로 수행되거나, 동시에 수행될 수 있다. 더하여, 채널부(210)의 폭을 감소시키는 식각 공정과 채널부(210)의 높이를 낮추는 식각 공정 중 어느 하나는 필요에 따라 수행되지 않거나, 두 공정 모두 수행되지 않을 수 있다.Referring to FIG. 8, the width W of the channel unit 210 may be reduced by etching the channel unit 210. For example, the channel part 210 may be etched using the second mask pattern MP2 (or, if the process described with reference to FIG. 7 is not performed, the first mask pattern MP1) as an etching mask. The process of etching the channel part 210 may include an isotropic etching process. The etching process of the channel part 210 may be performed until the channel part 210 has a required width. In embodiments, the etching process of reducing the width of the channel part 210 may be performed separately from the etching process of lowering the height of the channel part 210 or may be performed simultaneously. In addition, either of the etching process to reduce the width of the channel portion 210 and the etching process to lower the height of the channel portion 210 may not be performed as required, or both processes may not be performed.

이후, 제 2 마스크 패턴(MP2)이 제거될 수 있다.Thereafter, the second mask pattern MP2 may be removed.

도 9를 참조하여, 기판(100)이 식각되어 리세스(RS)가 형성될 수 있다. 리세스(RS)는 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)에 의해 노출되는 기판(100)의 상면을 식각하여 형성될 수 있다. 예를 들어, 채널부(210), 소스/드레인 전극들(220) 및 게이트 전극(230)을 식각 마스크로 기판(100)의 상면에 식각 공정이 수행될 수 있다. 리세스(RS)는 기판(100)의 상면으로부터 기판(100)의 내측을 향하도록 형성될 수 있다. 리세스(RS)의 바닥면은 채널부(210)의 하면 및 게이트 전극(230)의 하면보다 낮은 레벨에 위치하도록 형성될 수 있다. 리세스(RS)를 형성하는 공정은 필요에 따라 수행되지 않을 수 있다.Referring to FIG. 9, the substrate 100 may be etched to form a recess RS. The recess RS may be formed by etching the top surface of the substrate 100 exposed by the channel portion 210, the source / drain electrodes 220 and the gate electrode 230. For example, an etching process may be performed on the top surface of the substrate 100 using the channel portion 210, the source / drain electrodes 220 and the gate electrode 230 as an etching mask. The recess RS may be formed to face the inside of the substrate 100 from the top surface of the substrate 100. The bottom surface of the recess RS may be formed to be positioned at a lower level than the bottom surface of the channel portion 210 and the bottom surface of the gate electrode 230. The process of forming the recess RS may not be performed as necessary.

도 4를 다시 참조하여, 채널부(210)와 게이트 전극(230) 사이에 절연부(300)가 형성될 수 있다. 예를 들어, 채널부(210)와 게이트 전극(230) 사이, 소스/드레인 전극들(220)과 게이트 전극(230) 사이 및 리세스(RS)의 내부에 절연 물질을 채워 절연부(300)가 형성될 수 있다. 절연 물질은 고유전 물질을 포함할 수 있다. 예를 들어, 절연 물질은 하프늄 다이옥사이드(HfO2) 또는 지르코늄다이옥사이드(ZrO2)를 포함할 수 있다.Referring back to FIG. 4, an insulating portion 300 may be formed between the channel portion 210 and the gate electrode 230. For example, the insulating part 300 is filled with an insulating material between the channel part 210 and the gate electrode 230, between the source / drain electrodes 220 and the gate electrode 230, and inside the recess RS. Can be formed. The insulating material may include a high dielectric material. For example, the insulating material may include hafnium dioxide (HfO 2 ) or zirconium dioxide (ZrO 2 ).

상기와 같은 공정을 통해 본 발명의 실시예들에 따른 박막 트랜지스터가 제조될 수 있다.A thin film transistor according to embodiments of the present invention may be manufactured through the above process.

이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.The embodiments of the present invention have been described above with reference to the accompanying drawings, but those of ordinary skill in the art to which the present invention pertains can implement the present invention in other specific forms without changing its technical spirit or essential features. You will understand that there is. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

100: 기판 205: 예비층
210: 채널부 220: 소스/드레인 전극
230: 게이트 전극 300: 절연부100: substrate 205: spare layer
210: channel 220: source / drain electrode
230: gate electrode 300: insulation

Claims (14)

기판;
상기 기판 상에서 상기 기판의 상면에 평행한 제 1 방향으로 연장되는 채널부;
상기 채널부의 상기 제 1 방향의 양단에 연결되는 소스/드레인 전극들; 및
상기 제 1 방향과 교차하고 상기 기판의 상기 상면에 평행한 제 2 방향으로 상기 채널부와 이격되어 배치되는 게이트 전극을 포함하되,
상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극 각각은 단일층으로 제공되는 박막 트랜지스터.
Board;
A channel portion extending on the substrate in a first direction parallel to the upper surface of the substrate;
Source / drain electrodes connected to both ends of the channel portion in the first direction; And
And a gate electrode disposed to be spaced apart from the channel part in a second direction crossing the first direction and parallel to the upper surface of the substrate.
Each of the channel portion, the source / drain electrodes, and the gate electrode is a thin film transistor provided as a single layer.
제 1 항에 있어서,
상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극은 동일한 물질로 구성되는 박막 트랜지스터.According to claim 1,
The channel portion, the source / drain electrodes, and the gate electrode are thin film transistors made of the same material. 제 2 항에 있어서,
상기 채널부 및 상기 소스/드레인 전극들은 일체로 구성되는 박막 트랜지스터.According to claim 2,
The channel portion and the source / drain electrodes are integrally formed thin film transistors. 제 2 항에 있어서,
상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극은 전도성 금속 산화물, 또는 불순물이 도핑된 반도체 물질을 포함하는 박막 트랜지스터.According to claim 2,
The channel portion, the source / drain electrodes, and the gate electrode include a conductive metal oxide or a semiconductor material doped with impurities. 제 1 항에 있어서,
상기 채널부의 상면은 상기 게이트 전극의 상면보다 낮은 레벨에 위치하는 박막 트랜지스터.According to claim 1,
The thin film transistor is positioned at a lower level than the upper surface of the gate electrode. 제 1 항에 있어서,
상기 기판은 상기 채널부와 상기 게이트 전극의 사이에 제공되는 리세스를 갖되,
상기 리세스는 상기 기판의 상면으로부터 상기 기판의 내측을 향하는 박막 트렌지스터.According to claim 1,
The substrate has a recess provided between the channel portion and the gate electrode,
The recess is a thin film transistor facing from the top surface of the substrate toward the inside of the substrate. 제 6 항에 있어서,
상기 리세스의 바닥면은 상기 채널부의 하면 및 상기 게이트 전극의 하면보다 낮은 레벨에 위치하는 박막 트랜지스터.The method of claim 6,
The bottom surface of the recess is a thin film transistor positioned at a lower level than the bottom surface of the channel portion and the bottom surface of the gate electrode. 제 1 항에 있어서,
상기 게이트 전극은 복수로 제공되되,
상기 채널부는 상기 게이트 전극들 사이에 배치되는 박막 트랜지스터.According to claim 1,
The gate electrode is provided in plurality,
The channel portion is a thin film transistor disposed between the gate electrodes. 제 1 항에 있어서,
상기 채널부와 상기 게이트 전극 사이에 제공되는 절연부를 더 포함하는 박막 트랜지스터.
According to claim 1,
A thin film transistor further comprising an insulating portion provided between the channel portion and the gate electrode.
기판 상에 채널부, 소스/드레인 전극들, 및 게이트 전극을 형성하는 것;
상기 채널부의 상부를 식각하는 것; 및
상기 게이트 전극과 상기 채널부 사이에 절연부를 채우는 것을 포함하되,
상기 소스/드레인은 상기 채널부의 제 1 방향의 양단에서 상기 채널부와 일체로 형성되고,
상기 게이트 전극은 상기 제 1 방향과 교차하는 제 2 방향으로 상기 채널부와 이격되도록 형성되는 박막 트랜지스터의 제조 방법.
Forming channel portions, source / drain electrodes, and gate electrodes on the substrate;
Etching the upper portion of the channel portion; And
And filling an insulating portion between the gate electrode and the channel portion,
The source / drain is formed integrally with the channel portion at both ends in the first direction of the channel portion,
The gate electrode is a method of manufacturing a thin film transistor formed to be spaced apart from the channel portion in a second direction crossing the first direction.
제 10 항에 있어서,
상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극을 형성하는 것은:
상기 기판 상에 예비층을 형성하는 것; 및
상기 예비층을 패터닝하여 채널부, 소스/드레인 전극들, 및 게이트 전극을 형성하는 것을 포함하는 박막 트랜지스터의 제조 방법.The method of claim 10,
Forming the channel portion, the source / drain electrodes and the gate electrode:
Forming a preliminary layer on the substrate; And
A method of manufacturing a thin film transistor comprising patterning the preliminary layer to form channel portions, source / drain electrodes, and gate electrodes. 제 10 항에 있어서,
상기 채널부, 상기 소스/드레인 전극들 및 상기 게이트 전극을 형성하는 것은:
상기 기판 상에 반도체 물질을 드로잉, 프린팅 또는 스탬핑하는 것을 포함하는 박막 트랜지스터의 제조 방법.The method of claim 10,
Forming the channel portion, the source / drain electrodes and the gate electrode:
A method of manufacturing a thin film transistor comprising drawing, printing or stamping a semiconductor material on the substrate. 제 10 항에 있어서,
상기 절연부를 채우기 전에,
상기 채널부를 식각하여 상기 채널부의 상기 제 2 방향의 폭을 감소시키는 것을 더 포함하는 박막 트랜지스터의 제조 방법.The method of claim 10,
Before filling the insulation,
And etching the channel portion to further reduce the width of the channel portion in the second direction. 제 10 항에 있어서,
상기 절연부를 채우기 전에,
상기 채널부와 상기 게이트 전극에 의해 노출되는 상기 기판의 상면을 식각하여 리세스를 형성하는 것을 더 포함하는 박막 트랜지스터의 제조 방법.
The method of claim 10,
Before filling the insulation,
And forming a recess by etching an upper surface of the substrate exposed by the channel portion and the gate electrode.
KR1020190039828A 2018-11-05 2019-04-04 Thin film trasistor and a method for manufacturing the same KR20200052203A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190131105A KR102668105B1 (en) 2018-11-05 2019-10-22 Thin film trasistor and a method for manufacturing the same
US16/672,838 US11081586B2 (en) 2018-11-05 2019-11-04 Thin film transistor and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180134761 2018-11-05
KR20180134761 2018-11-05

Publications (1)

Publication Number Publication Date
KR20200052203A true KR20200052203A (en) 2020-05-14

Family

ID=70737185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190039828A KR20200052203A (en) 2018-11-05 2019-04-04 Thin film trasistor and a method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20200052203A (en)

Similar Documents

Publication Publication Date Title
CN111415948B (en) Array substrate, display panel, display device and preparation method of array substrate
KR101675114B1 (en) Thin film transistor and manufacturing method of the same
US9716108B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
EP3089217B1 (en) Thin film transistor, preparation method therefor, array substrate, and display device
CN105702744B (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN106449732B (en) Thin film transistor, manufacturing method thereof and display panel
US20170170330A1 (en) Thin film transistors (tfts), manufacturing methods of tfts, and display devices
CN104638017B (en) Thin film transistor (TFT), dot structure and preparation method thereof, array base palte, display device
KR20100063493A (en) Thin film transistor substrate and method of manufacturing the same
US11264507B2 (en) Thin film transistor and method for manufacturing the same, array substrate and electronic device
CN107425075B (en) Thin film transistor device, manufacturing method thereof, array substrate and display device
CN109920856B (en) Thin film transistor, manufacturing method thereof, array substrate and display device
WO2019061813A1 (en) Esl-type tft substrate and manufacturing method therefor
CN113327936B (en) Array substrate and preparation method thereof
KR102668105B1 (en) Thin film trasistor and a method for manufacturing the same
US11081586B2 (en) Thin film transistor and method for manufacturing the same
KR20200052203A (en) Thin film trasistor and a method for manufacturing the same
WO2023272503A1 (en) Thin film transistor, preparation method therefor, display substrate, and display apparatus
CN112289813B (en) Array substrate, display panel and display device
KR102090458B1 (en) Array substrate and method of fabricating the same
CN106711155B (en) Array substrate, display panel and display device
CN112542516B (en) Active switch, manufacturing method thereof and display panel
US8124979B2 (en) Thin film transistor and method of manufacturing the same
CN113745343B (en) Array substrate and preparation method thereof
KR20130037036A (en) The array substrate for liquid crystal display device