KR20200051281A - Method of fabricating semiconductor package - Google Patents

Method of fabricating semiconductor package Download PDF

Info

Publication number
KR20200051281A
KR20200051281A KR1020180134445A KR20180134445A KR20200051281A KR 20200051281 A KR20200051281 A KR 20200051281A KR 1020180134445 A KR1020180134445 A KR 1020180134445A KR 20180134445 A KR20180134445 A KR 20180134445A KR 20200051281 A KR20200051281 A KR 20200051281A
Authority
KR
South Korea
Prior art keywords
support substrate
encapsulant
present
semiconductor package
semiconductor device
Prior art date
Application number
KR1020180134445A
Other languages
Korean (ko)
Inventor
김희철
송성주
문승준
이승호
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020180134445A priority Critical patent/KR20200051281A/en
Publication of KR20200051281A publication Critical patent/KR20200051281A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

Provided is a manufacturing method of a semiconductor package comprising: a step of providing a support substrate comprising first bonding pads on an upper surface thereof; a step of mounting a semiconductor device on the support substrate; a step of encapsulating the semiconductor device with an encapsulant; a step of removing the support substrate until the first bonding pads and the encapsulant are exposed; and a step of forming a wiring layer on the exposed first bonding pads and the encapsulant. According to the present invention, high quality of a semiconductor package comprising an optical sensor on an upper surface thereof can be ensured.

Description

반도체 패키지의 제조 방법 {Method of fabricating semiconductor package}Manufacturing method of semiconductor package {Method of fabricating semiconductor package}

본 발명은 반도체 패키지의 제조 방법에 관한 것으로서, 보다 구체적으로는 광학 센서를 상부 표면에 포함하는 반도체 패키지를 고품질로 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package, and more particularly, to a method of manufacturing a semiconductor package including an optical sensor on an upper surface with high quality.

상부 표면에 광학 센서를 포함하는 반도체 패키지에 대한 요구가 높으며, 이들을 고품질로 제공할 필요가 있다.There is a high demand for semiconductor packages that include optical sensors on the top surface, and there is a need to provide them with high quality.

본 발명은 상기한 문제점을 해결하는 것을 기술적 과제로 한다.The present invention is to solve the above problems as a technical problem.

본 발명은 상기 기술적 과제를 이루기 위하여 상부 표면에 제 1 본딩 패드들을 포함하는 서포트 기판을 제공하는 단계; 상기 서포트 기판 상에 반도체 장치를 실장하는 단계; 상기 반도체 장치를 봉지재로 봉지하는 단계; 상기 제 1 본딩 패드들 및 상기 봉지재가 노출될 때까지 상기 서포트 기판을 제거하는 단계; 및 노출된 상기 제 1 본딩 패드들 및 상기 봉지재 상에 배선층을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법을 제공한다.The present invention provides a support substrate including first bonding pads on an upper surface to achieve the above technical problem; Mounting a semiconductor device on the support substrate; Sealing the semiconductor device with a sealing material; Removing the support substrate until the first bonding pads and the encapsulant are exposed; And forming a wiring layer on the exposed first bonding pads and the encapsulant.

본 발명의 반도체 패키지의 제조 방법은 광학 센서를 상부 표면에 포함하는 반도체 다이를 포함하는 반도체 패키지의 제조 방법을 제공한다.The method of manufacturing a semiconductor package of the present invention provides a method of manufacturing a semiconductor package including a semiconductor die including an optical sensor on an upper surface.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 2a 내지 도 2g는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 3은 도 1a 내지 도 1f를 참조하여 설명한 실시예를 요약하여 나타낸 도면이다.
도 4는 도 2a 내지 도 2g를 참조하여 설명한 실시예를 요약하여 나타낸 도면이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 서포트 기판을 제조하기 위한 세부 내용들을 단계별로 설명한 도면들이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
2A to 2G are cross-sectional views illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.
FIG. 3 is a diagram summarizing the embodiments described with reference to FIGS. 1A to 1F.
4 is a view showing a summary of the embodiment described with reference to FIGS. 2A to 2G.
5A to 5H are diagrams illustrating step-by-step details for manufacturing a support substrate according to an embodiment of the present invention.

이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.Hereinafter, preferred embodiments of the inventive concept will be described in detail with reference to the accompanying drawings. However, embodiments of the inventive concept may be modified in various other forms, and the scope of the inventive concept should not be interpreted as being limited by the embodiments described below. It is preferred that the embodiments of the present invention concept be interpreted as being provided to more fully explain the concept of the present invention to those skilled in the art. The same sign means the same element. Furthermore, various elements and areas in the drawings are schematically drawn. Therefore, the concept of the present invention is not limited by the relative size or spacing drawn in the accompanying drawings.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.Terms such as first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from other components. For example, without departing from the scope of the inventive concept, the first component may be referred to as the second component, and conversely, the second component may be referred to as the first component.

본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in this application are only used to describe specific embodiments, and are not intended to limit the concept of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the expression "comprises" or "haves" is intended to indicate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, or that one or more other features or It should be understood that the presence or addition possibilities of the number, operation, components, parts or combinations thereof are not excluded in advance.

달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.Unless otherwise defined, all terms used herein have the same meaning as commonly understood by those skilled in the art to which the inventive concept belongs, including technical terms and scientific terms. In addition, commonly used terms, as defined in the dictionary, should be interpreted as having meanings consistent with what they mean in the context of related technologies, and in excessively formal meanings unless explicitly defined herein. It will be understood that it should not be interpreted.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.When an embodiment can be implemented differently, a specific process order may be performed differently from the described order. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to that described.

첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다. 여기에 사용되는 모든 용어 "및/또는"은 언급된 구성 요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 사용되는 용어 "기판"은 기판 그 자체, 또는 기판과 그 표면에 형성된 소정의 층 또는 막 등을 포함하는 적층 구조체를 의미할 수 있다. 또한, 본 명세서에서 "기판의 표면"이라 함은 기판 그 자체의 노출 표면, 또는 기판 위에 형성된 소정의 층 또는 막 등의 외측 표면을 의미할 수 있다. In the accompanying drawings, for example, depending on manufacturing techniques and / or tolerances, deformations of the illustrated shapes can be expected. Therefore, the embodiments of the present invention should not be interpreted as being limited to a specific shape of a region shown in the present specification, but should include a change in shape resulting from, for example, a manufacturing process. All terms “and / or” as used herein include each and every combination of one or more of the components mentioned. In addition, the term "substrate" as used herein may mean a laminate structure including a substrate itself or a predetermined layer or film formed on the substrate and its surface. In addition, in this specification, the term "surface of the substrate" may mean an exposed surface of the substrate itself or an outer surface such as a predetermined layer or film formed on the substrate.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 1a를 참조하면, 서포트 기판(110) 상에 제 1 본딩 패드들(120)이 배열될 수 있다. 상기 서포트 기판(110)에 대해서는 뒤에서 상세하게 설명한다.Referring to FIG. 1A, first bonding pads 120 may be arranged on a support substrate 110. The support substrate 110 will be described in detail later.

도 1b를 참조하면, 상기 서포트 기판(110) 상에 반도체 장치(130)를 실장할 수 있다. 상기 반도체 장치(130)는 예컨대 접착제 등을 이용하여 상기 서포트 기판(110) 상에 부착될 수 있다.Referring to FIG. 1B, a semiconductor device 130 may be mounted on the support substrate 110. The semiconductor device 130 may be attached to the support substrate 110 using, for example, an adhesive.

상기 반도체 장치(130)는 반도체 다이(132)와 상기 반도체 다이(132)의 활성면 상에 배치된 제 2 본딩 패드(134)들을 포함할 수 있다. 일부 실시예들에 있어서, 상기 반도체 다이(132) 상에 배치된 광학 센서(138)를 더 포함할 수 있다.The semiconductor device 130 may include a semiconductor die 132 and second bonding pads 134 disposed on an active surface of the semiconductor die 132. In some embodiments, an optical sensor 138 disposed on the semiconductor die 132 may be further included.

도 1c를 참조하면, 상기 반도체 장치(130)는 본딩 와이어(140)를 통하여 상기 제 1 본딩 패드(120)와 전기적으로 연결될 수 있다.Referring to FIG. 1C, the semiconductor device 130 may be electrically connected to the first bonding pad 120 through a bonding wire 140.

도 1d를 참조하면, 상기 반도체 장치(130) 및 본딩 와이어(140)를 봉지하도록 봉지재(150)를 형성할 수 있다. 이 때 상기 광학 센서(138)는 노출되도록 봉지재(150)가 형성될 수 있다.Referring to FIG. 1D, an encapsulant 150 may be formed to encapsulate the semiconductor device 130 and the bonding wire 140. At this time, the optical sensor 138 may be formed with a sealing material 150 to be exposed.

도 1e를 참조하면, 상기 서포트 기판(110)을 제거할 수 있다. 상기 서포트 기판(110)의 제거에 의하여 상기 제 1 본딩 패드(120)들의 하부 표면 및 상기 봉지재(150)의 하부 표면이 노출될 수 있다.Referring to FIG. 1E, the support substrate 110 may be removed. The lower surface of the first bonding pads 120 and the lower surface of the encapsulant 150 may be exposed by removing the support substrate 110.

도 1f를 참조하면, 상기 봉지재(150)의 하부 표면 및 제 1 본딩 패드(120)의 하부 표면에 제 1 패시베이션층(162), 재배선층(166), 제 2 패시베이션층(164), 및 본딩 단자(168)가 제공될 수 있다.Referring to FIG. 1F, a first passivation layer 162, a redistribution layer 166, a second passivation layer 164 on the lower surface of the encapsulant 150 and the lower surface of the first bonding pad 120, and Bonding terminals 168 may be provided.

도 2a 내지 도 2g는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.2A to 2G are cross-sectional views illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

도 2a를 참조하면, 서포트 기판(110) 상에 제 1 본딩 패드들(120)이 배열될 수 있다. 상기 서포트 기판(110)에 대해서는 뒤에서 상세하게 설명한다.Referring to FIG. 2A, first bonding pads 120 may be arranged on a support substrate 110. The support substrate 110 will be described in detail later.

도 2b를 참조하면, 상기 서포트 기판(110)을 일부 제거하여 돌출된 서포트 기판(112)을 형성할 수 있다. 구체적으로, 상기 서포트 기판(110)은 제 1 본딩 패드들(120)의 하부 이외의 부분이 부분적으로 제거될 수 있다.Referring to FIG. 2B, the support substrate 110 may be partially removed to form the protruding support substrate 112. Specifically, a portion other than the lower portion of the first bonding pads 120 may be partially removed from the support substrate 110.

도 2c를 참조하면, 상기 서포트 기판(112) 상에 반도체 장치(130)를 실장할 수 있다. 상기 반도체 장치(130)는 예컨대 접착제 등을 이용하여 상기 서포트 기판(112) 상에 부착될 수 있다.Referring to FIG. 2C, the semiconductor device 130 may be mounted on the support substrate 112. The semiconductor device 130 may be attached to the support substrate 112 using, for example, an adhesive.

상기 반도체 장치(130)는 반도체 다이(132)와 상기 반도체 다이(132)의 활성면 상에 배치된 제 2 본딩 패드(134)들을 포함할 수 있다. 일부 실시예들에 있어서, 상기 반도체 다이(132) 상에 배치된 광학 센서(138)를 더 포함할 수 있다.The semiconductor device 130 may include a semiconductor die 132 and second bonding pads 134 disposed on an active surface of the semiconductor die 132. In some embodiments, an optical sensor 138 disposed on the semiconductor die 132 may be further included.

도 2d를 참조하면, 상기 반도체 장치(130)는 본딩 와이어(140)를 통하여 상기 제 1 본딩 패드(120)와 전기적으로 연결될 수 있다.Referring to FIG. 2D, the semiconductor device 130 may be electrically connected to the first bonding pad 120 through a bonding wire 140.

도 2e를 참조하면, 상기 반도체 장치(130) 및 본딩 와이어(140)를 봉지하도록 봉지재(150)를 형성할 수 있다. 이 때 상기 광학 센서(138)는 노출되도록 봉지재(150)가 형성될 수 있다.Referring to FIG. 2E, an encapsulant 150 may be formed to encapsulate the semiconductor device 130 and the bonding wire 140. At this time, the optical sensor 138 may be formed with a sealing material 150 to be exposed.

도 2f를 참조하면, 상기 서포트 기판(112) 및 상기 봉지재(150)의 일부를 제거할 수 있다. 상기 서포트 기판(110) 및 상기 봉지재(150)의 제거에 의하여 상기 제 1 본딩 패드(120)들의 하부 표면 및 상기 봉지재(150)의 하부 표면이 노출될 수 있다.Referring to FIG. 2F, a part of the support substrate 112 and the encapsulant 150 may be removed. The lower surface of the first bonding pads 120 and the lower surface of the encapsulant 150 may be exposed by removing the support substrate 110 and the encapsulant 150.

도 2g를 참조하면, 상기 봉지재(150)의 하부 표면 및 제 1 본딩 패드(120)의 하부 표면에 제 1 패시베이션층(162), 재배선층(166), 제 2 패시베이션층(164), 및 본딩 단자(168)가 제공될 수 있다.2G, a first passivation layer 162, a redistribution layer 166, a second passivation layer 164 on the lower surface of the encapsulant 150 and the lower surface of the first bonding pad 120 Bonding terminals 168 may be provided.

도 3은 도 1a 내지 도 1f를 참조하여 설명한 실시예를 요약하여 나타낸 도면이다.FIG. 3 is a diagram summarizing the embodiments described with reference to FIGS. 1A to 1F.

도 4는 도 2a 내지 도 2g를 참조하여 설명한 실시예를 요약하여 나타낸 도면이다.4 is a view showing a summary of the embodiment described with reference to FIGS. 2A to 2G.

도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 상기 서포트 기판(110)을 제조하기 위한 세부 내용들을 단계별로 설명한 도면들이다.5A to 5H are diagrams illustrating step-by-step details for manufacturing the support substrate 110 according to an embodiment of the present invention.

이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.As described above, although the embodiments of the present invention have been described in detail, those of ordinary skill in the art to which the present invention pertains, without departing from the spirit and scope of the present invention as defined in the appended claims The present invention may be modified in various ways. Therefore, changes in the embodiments of the present invention will not be able to escape the technology of the present invention.

Claims (2)

상부 표면에 제 1 본딩 패드들을 포함하는 서포트 기판을 제공하는 단계;
상기 서포트 기판 상에 반도체 장치를 실장하는 단계;
상기 반도체 장치를 봉지재로 봉지하는 단계;
상기 제 1 본딩 패드들 및 상기 봉지재가 노출될 때까지 상기 서포트 기판을 제거하는 단계; 및
노출된 상기 제 1 본딩 패드들 및 상기 봉지재 상에 배선층을 형성하는 단계;
를 포함하는 반도체 패키지의 제조 방법.Providing a support substrate comprising first bonding pads on an upper surface;
Mounting a semiconductor device on the support substrate;
Sealing the semiconductor device with a sealing material;
Removing the support substrate until the first bonding pads and the encapsulant are exposed; And
Forming a wiring layer on the exposed first bonding pads and the encapsulant;
Method of manufacturing a semiconductor package comprising a. 제 1 항에 있어서,
상기 반도체 장치를 실장하는 단계 이전에 상기 서포트 기판의 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.According to claim 1,
And removing a part of the support substrate prior to mounting the semiconductor device.
KR1020180134445A 2018-11-05 2018-11-05 Method of fabricating semiconductor package KR20200051281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180134445A KR20200051281A (en) 2018-11-05 2018-11-05 Method of fabricating semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180134445A KR20200051281A (en) 2018-11-05 2018-11-05 Method of fabricating semiconductor package

Publications (1)

Publication Number Publication Date
KR20200051281A true KR20200051281A (en) 2020-05-13

Family

ID=70729883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180134445A KR20200051281A (en) 2018-11-05 2018-11-05 Method of fabricating semiconductor package

Country Status (1)

Country Link
KR (1) KR20200051281A (en)

Similar Documents

Publication Publication Date Title
US10424526B2 (en) Chip package structure and manufacturing method thereof
US20060192274A1 (en) Semiconductor package having double layer leadframe
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
US10522438B2 (en) Package structure having under ball release layer and manufacturing method thereof
US9082644B2 (en) Method of manufacturing and testing a chip package
US9806056B2 (en) Method of packaging integrated circuits
US20200043908A1 (en) Package stacked structure, method for fabricating the same, and package structure
TW201515163A (en) Semiconductor package and manufacturing method thereof
US20110316152A1 (en) Manufacturing method of semiconductor packages and a semiconductor package
US20070054439A1 (en) Multi-chip stack structure
TWI719205B (en) Chip package process
TW201639085A (en) Fabrication method of electronic package and electronic package structure
JP2010232471A (en) Method for producing semiconductor device, and semiconductor device
US8101470B2 (en) Foil based semiconductor package
TWI503933B (en) Semiconductor package and fabrication method thereof
US20110241187A1 (en) Lead frame with recessed die bond area
US8759978B2 (en) Chip-on-lead package and method of forming
TW201705316A (en) Chip packaging process and chip package
JP2012129452A (en) Semiconductor device, semiconductor package, and method of manufacturing semiconductor device
JP2005340415A (en) Semiconductor package and manufacturing method thereof
TWI692042B (en) Semiconductor package structure and manufacturing method thereof
KR20200051281A (en) Method of fabricating semiconductor package
US20170148679A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof
TWI442488B (en) Method for manufacturing a substrate, package method, package structure and system-in-package structure for a semiconductor package