KR20200034190A - Signal transmitting device having r-2r circuit and method of driving the same - Google Patents
Signal transmitting device having r-2r circuit and method of driving the same Download PDFInfo
- Publication number
- KR20200034190A KR20200034190A KR1020180113638A KR20180113638A KR20200034190A KR 20200034190 A KR20200034190 A KR 20200034190A KR 1020180113638 A KR1020180113638 A KR 1020180113638A KR 20180113638 A KR20180113638 A KR 20180113638A KR 20200034190 A KR20200034190 A KR 20200034190A
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- input
- voltage
- vdd
- node
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000008054 signal transmission Effects 0.000 claims description 43
- 238000010586 diagram Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
본 발명은 R-2R 저항 구조의 신호 전송 장치 및 이의 구동 방법에 관한 것이다. The present invention relates to an R-2R resistance structure signal transmission device and a driving method thereof.
전압 방식 신호 전송 장치는 전압 분배 법칙에 따라 구조가 매우 복잡할 수 있다. 또한, 입력으로 전원전압(VDD) 또는 접지전압(GND)만 사용하였다. 결과적으로, 많은 입력 마디들을 구동시켜야 하며, 따라서 상기 신호 전송 장치의 사이즈가 증가하고 전력소모가 커질 수 있다. The voltage-based signal transmission device may be very complex in structure according to the voltage distribution law. In addition, only the power supply voltage (VDD) or ground voltage (GND) was used as the input. As a result, many input nodes have to be driven, so the size of the signal transmission device can be increased and power consumption can be increased.
본 발명은 VDD, GND뿐만 아니라 0.5VDD도 입력으로 사용하는 신호 전송 장치 및 이의 구동 방법을 제공하는 것이다.The present invention is to provide a signal transmission apparatus and a driving method thereof using 0.5 VDD as input as well as VDD and GND.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 신호 전송 장치는 제 1 노드에 연결된 제 1 저항; 제 2 노드에 연결된 제 2 저항; 및In order to achieve the above object, a signal transmission apparatus according to an embodiment of the present invention includes a first resistor connected to a first node; A second resistor connected to the second node; And
상기 제 1 노드와 제 2 노드 사이에 연결된 제 3 저항을 포함하며, 상기 제 3 저항의 저항값이 R인 경우 상기 제 1 저항 및 상기 제 2 저항의 저항값은 각기 2R이다. 여기서, 상기 제 1 저항의 일단에 제 1 입력이 인가되고 상기 제 2 저항의 일단으로 제 2 입력이 인가되며, 상기 제 1 입력은 제 1 전압, 제 2 전압 또는 상기 제 1 전압과 상기 제 2 전압의 평균 전압인 제 3 전압이고, 상기 제 2 입력은 상기 제 1 전압, 상기 제 2 전압 또는 상기 제 3 전압이다. It includes a third resistor connected between the first node and the second node, and when the resistance value of the third resistor is R, the resistance values of the first resistor and the second resistor are 2R, respectively. Here, a first input is applied to one end of the first resistor and a second input is applied to one end of the second resistor, and the first input is a first voltage, a second voltage, or the first voltage and the second. It is a third voltage that is the average voltage of the voltage, and the second input is the first voltage, the second voltage, or the third voltage.
본 발명의 다른 실시예에 따른 신호 전송 장치는 R-2R 저항 사다리 구조를 가지되, 2R의 저항값을 가지는 저항들의 일단으로 전원전압(VDD) 및 접지전압(GND)뿐만 아니라 0.5VDD의 인가가 가능하다. The signal transmission device according to another embodiment of the present invention has an R-2R resistance ladder structure, but is applied with 0.5VDD as well as a power supply voltage (VDD) and a ground voltage (GND) as one end of resistors having a resistance value of 2R. It is possible.
본 발명의 일 실시예에 따른 R-2R 저항 사다리 구조를 가지는 신호 전송 장치를 구동시키는 방법은 2R의 저항값을 가지는 저항들 중 일부 저항들로 전원전압(VDD) 또는 접지전압(GND)을 인가하는 단계; 및 다른 저항으로 0.5VDD를 인가하는 단계를 포함한다. A method of driving a signal transmission device having an R-2R resistance ladder structure according to an embodiment of the present invention applies a power supply voltage (VDD) or a ground voltage (GND) to some of the resistances having a resistance value of 2R. To do; And applying 0.5VDD to another resistor.
본 발명에 따른 신호 전송 장치는 VDD, GND뿐만 아니라 0.5VDD도 사용하므로, 적은 입력 마디로도 많은 출력 전압을 출력할 수 있다. 결과적으로, 상기 신호 전송 장치의 사이즈 및 전력소모가 감소할 수 있다. Since the signal transmission apparatus according to the present invention uses not only VDD and GND, but also 0.5VDD, it is possible to output a large number of output voltages with a small input node. As a result, the size and power consumption of the signal transmission device can be reduced.
특히, 차동 입력 마디들을 연결시킴에 의해 상기 신호 전송 장치의 사이즈를 더 감소시킬 수 있다. In particular, the size of the signal transmission device can be further reduced by connecting differential input nodes.
도 1은 본 발명의 일 실시예에 따른 신호 전송 장치의 회로를 도시한 도면이다.
도 2는 본 발명의 다른 실시예에 따른 신호 전송 장치의 회로를 도시한 도면이다.
도 3은 본 발명의 또 다른 실시예에 따른 신호 전송 장치의 회로를 도시한 도면이다.
도 4는 본 발명의 신호 전송 장치의 일부분 회로를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 등화기 기법을 사용하기 위한 입출력 관계를 나타낸 표를 도시한 도면이다.
도 6은 도 4의 신호 전송 장치에 따른 출력 전압을 도시한 도면이다. 1 is a circuit diagram of a signal transmission apparatus according to an embodiment of the present invention.
2 is a circuit diagram of a signal transmission apparatus according to another embodiment of the present invention.
3 is a diagram illustrating a circuit of a signal transmission device according to another embodiment of the present invention.
4 is a diagram showing a partial circuit of the signal transmission apparatus of the present invention.
FIG. 5 is a table showing an input / output relationship for using the equalizer technique according to an embodiment of the present invention.
6 is a diagram illustrating an output voltage according to the signal transmission device of FIG. 4.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.The singular expression used in this specification includes the plural expression unless the context clearly indicates otherwise. In this specification, terms such as “consisting of” or “comprising” should not be construed as including all of the various components, or various steps described in the specification, among which some components or some steps are It may not be included, or it should be construed to further include additional components or steps. In addition, terms such as “... unit” and “module” described in the specification mean a unit that processes at least one function or operation, which may be implemented in hardware or software, or a combination of hardware and software. .
본 발명은 디지털 아날로그 변환기(Digital Analog Converter, DAC)를 사용하는 신호 전송 장치에 관한 것으로서, 상기 디지털 아날로그 변환기는 R-2R 사다리 구조를 가지되 마디 입력으로 전원전압(VDD) 및 GND(접지전압)뿐만 아니라 0.5VDD를 사용할 수 있다. The present invention relates to a signal transmission device using a digital analog converter (Digital Analog Converter, DAC), the digital analog converter has a R-2R ladder structure but the power supply voltage (VDD) and GND (ground voltage) as a node input In addition, 0.5VDD can be used.
VDD 및 GND만 입력으로 사용하는 디지털 아날로그 변환기를 사용하는 신호 전송 장치에 비하여, VDD, GND 및 0.5VDD를 입력으로 사용하는 디지털 아날로그 변환기를 사용하는 본 발명의 신호 전송 장치는 동일한 수의 출력전압을 구현할 때 마디 입력의 수가 적을 수 있다. 결과적으로, 상기 신호 전송 장치의 사이즈 및 전력 소모가 감소할 수 있고 적은 마디로도 다양한 출력전압들(진폭)을 구현할 수 있다. Compared to a signal transmission device using a digital-to-analog converter using only VDD and GND as input, the signal transmission device of the present invention using a digital-to-analog converter using VDD, GND and 0.5VDD as input has the same number of output voltages. When implemented, the number of node inputs may be small. As a result, the size and power consumption of the signal transmission device can be reduced, and various output voltages (amplitude) can be implemented with a small number of words.
이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 상술하겠다. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 신호 전송 장치의 회로를 도시한 도면이다. 1 is a circuit diagram of a signal transmission apparatus according to an embodiment of the present invention.
도 1을 참조하면, 본 실시예의 신호 전송 장치(100)는 R-2R 저항 사다리 구조(R-2R 저항 회로)를 가지는 디지털 아날로그 변환기를 사용할 수 있다. 도 1에서 신호 전송 장치(100)는 차동 회로 구조를 가지나, 차등 회로 구조를 가지지 않을 수도 있다. Referring to FIG. 1, the
R-2R 저항 회로는 R의 저항값을 가지는 저항-2R의 저항값을 가지는 저항이 반복적으로 연결되는 회로를 의미하며, 저항합은 2R일 수 있다. The R-2R resistance circuit means a circuit in which a resistance having a resistance value of R and a resistance having a resistance value of 2R are repeatedly connected, and the sum of resistances may be 2R.
구체적은 구조를 살펴보면, 제 1 노드(n1)를 기준으로 제 1 저항(R1)과 제 2 저항(R2)이 병렬로 연결되고, 제 1 노드(n1)와 제 2 노드(n2) 사이에 제 3 저항(R3)이 연결되며, 제 2 노드(n2)에 제 4 저항(R4)이 연결되고, 제 2 노드(n2)와 제 3 노드(n3) 사이에 제 5 저항(R5)가 연결되며, 제 3 노드(n3)에 제 6 저항(R6)이 연결되고, 제 3 노드(n3)와 전송 선로 사이에 제 7 저항(R7)이 연결되되, R1, R2, R3, R4, R5, R6 및 R7은 각기 2R, 2R, R, 2R, R, 2R 및 R을 가질 수 있다. Looking at the specific structure, the first resistor R1 and the second resistor R2 are connected in parallel based on the first node n1, and the first resistor n1 is connected between the first node n1 and the second node n2. 3 resistor R3 is connected, the fourth resistor R4 is connected to the second node n2, the fifth resistor R5 is connected between the second node n2 and the third node n3, , The sixth resistor (R6) is connected to the third node (n3), the seventh resistor (R7) is connected between the third node (n3) and the transmission line, R1, R2, R3, R4, R5, R6 And R7 may have 2R, 2R, R, 2R, R, 2R and R, respectively.
즉, 각 노드와 입력단 사이에는 2R의 저항값을 가지는 저항들(R1, R2, R4, R6)이 연결되고 노드들 사이에는 R의 저항값을 가지는 저항들(R3, R5, R7)이 연결될 수 있다. 여기서, 2R의 저항값을 가지는 저항들(R1, R2, R4, R6)의 일단에는 각기 마디 입력(DINP)이 연결될 수 있다. That is, resistors R1, R2, R4, and R6 having a resistance value of 2R are connected between each node and the input terminal, and resistors R3, R5, R7 having a resistance value of R can be connected between the nodes. have. Here, a node input D INP may be connected to one end of the resistors R1, R2, R4, and R6 having a resistance value of 2R.
마디 입력없이 저항 구조만을 고려하면, R1 및 R2가 각기 2R의 저항값을 가지면서 병렬로 연결되므로 저항의 합은 R이며, 이 R과 R3(R)가 직렬 구조를 가지므로 저항의 합은 2R이고, 2R과 R4(2R)가 병렬로 연결되므로 저항의 합은 R이고, 이 R과 R5(R)가 직렬 구조를 가지므로 저항 합은 2R이며, 이 2R과 R6(2R)이 병렬 구조를 가지므로 저항 합은 R이고, 이 R과 R7(R)이 직렬 구조를 가지므로 최종 저항은 2R이다. 즉, 각 노드에서 보면 R을 가지는 저항과 2R을 가지는 저항이 병렬로 연결되게 된다. If only the resistance structure is considered without a node input, the sum of the resistances is R because R1 and R2 are connected in parallel with the resistance value of 2R, respectively, and the sum of the resistances is 2R because these R and R3 (R) have a series structure. And 2R and R4 (2R) are connected in parallel, so the sum of resistance is R, and since R and R5 (R) have a series structure, the sum of resistance is 2R, and these 2R and R6 (2R) are parallel structures. Therefore, the sum of the resistances is R, and since these R and R7 (R) have a series structure, the final resistance is 2R. That is, when viewed from each node, a resistor having R and a resistor having 2R are connected in parallel.
일 실시예에 따르면, 신호 전송 장치(100)는 차동 회로 구조를 가질 수 있다. 이 경우, 노드들(n4, n5 및 n6)에 연결된 저항들은 노드들(n1, n2 및 n3)에 연결된 저항들과 차동 회로 관계를 가질 수 있다. According to an embodiment, the
또한, 2R의 저항값을 가지는 저항들의 일단은 마디 입력들과 각기 연결될 수 있다. 예를 들어, 제 1 양의 입력(DINP[0])이 제 3 노드(n3)에 연결된 제 6 저항(R6)의 일단에 연결되고, 제 2 양의 입력(DINP[1])이 제 2 노드(n2)에 연결된 제 4 저항(R6)의 일단에 연결되며, 제 3 양의 입력(DINP[2])이 제 1 노드(n1)에 연결된 제 2 저항(R2)의 일단에 연결되고, 제 4 양의 입력(DINP[3])이 제 1 노드(n1)에 연결된 제 1 저항(R1)의 일단에 연결될 수 있다. 또한, 제 1 음의 입력(DINN[0])이 제 6 노드(n6)에 연결된 제 13 저항(R13)의 일단에 연결되고, 제 2 음의 입력(DINN[1])이 제 5 노드(n5)에 연결된 제 11 저항(R11)의 일단에 연결되며, 제 3 음의 입력(DINN[2])이 제 4 노드(n4)에 연결된 제 9 저항(R9)의 일단에 연결되고, 제 4 음의 입력(DINN[3])이 제 4 노드(n4)에 연결된 제 8 저항(R8)의 일단에 연결될 수 있다.In addition, one end of resistors having a resistance value of 2R may be respectively connected to the node inputs. For example, the first positive input D INP [0] is connected to one end of the sixth resistor R6 connected to the third node n3, and the second positive input D INP [1] is It is connected to one end of the fourth resistor R6 connected to the second node n2, and a third positive input D INP [2] is connected to one end of the second resistor R2 connected to the first node n1. The fourth positive input D INP [3] may be connected to one end of the first resistor R1 connected to the first node n1. In addition, the first negative input (D INN [0]) is connected to one end of the 13th resistor R13 connected to the sixth node n6, and the second negative input (D INN [1]) is the fifth Connected to one end of the eleventh resistor R11 connected to the node n5, the third negative input D INN [2] is connected to one end of the ninth resistor R9 connected to the fourth node n4, , A fourth negative input D INN [3] may be connected to one end of the eighth resistor R8 connected to the fourth node n4.
이 경우, 양의 입력들(DINP)에는 각기 VDD, GND 또는 0.5VDD가 입력될 수 있고, 음의 입력들(DINN)로도 각기 VDD, GND 또는 0.5VDD가 입력될 수 있다. 물론, 차동 구조이므로, 대응하는 입력들로 차동 전압이 인가될 수 있다. 예를 들어, DINP[0]이 VDD이고 DINP[1]이 GND이며 DINP[2]이 0.5VDD이고 DINP[3]이 VDD이면, DINN[0]이 GND이고 DINN[1]이 VDD이며 DINN[2]이 0.5VDD이고 DINN[3]이 GND일 수 있다. 한편, 입력들은 디지털 값이다. 여기서, VDD의 차동 전압은 GND이고, GND의 차동 전압은 VDD이며, 0.5VDD의 차동 전압은 0.5VDD일 수 있다. In this case, VDD, GND, or 0.5 VDD may be input to the positive inputs D INP , respectively, and VDD, GND, or 0.5 VDD, respectively, may also be input to the negative inputs D INN . Of course, since it is a differential structure, a differential voltage can be applied to corresponding inputs. For example, if D INP [0] is VDD, D INP [1] is GND, D INP [2] is 0.5 VDD, and D INP [3] is VDD, D INN [0] is GND and D INN [1] ] May be VDD, D INN [2] may be 0.5 VDD, and D INN [3] may be GND. Meanwhile, the inputs are digital values. Here, the differential voltage of VDD is GND, the differential voltage of GND is VDD, and the differential voltage of 0.5VDD may be 0.5VDD.
위에서는 입력들로 VDD, GND, 0.5VDD가 사용되었으나, 제 1 전압, 제 2 전압, 상기 제 1 전압과 상기 제 2 전압의 평균전압이 마디 입력으로 사용되는 것으로 본 발명이 확장 적용될 수 있다. 다만, 칩 설계상 입력들로 VDD, GND, 0.5VDD가 사용될 가능성이 높다. In the above, VDD, GND, and 0.5VDD were used as inputs, but the present invention can be extended to the first voltage, the second voltage, and the average voltage of the first voltage and the second voltage used as a node input. However, VDD, GND, and 0.5VDD are likely to be used as inputs due to chip design.
도 1을 다시 참조하면, 8개의 노드들(마디, n1 내지 n7, 출력 노드들)이 존재하므로, (2K/2+1)의 출력 전압들이 생성될 수 있다. 여기서, K는 노드들의 수를 나타내며, 2 이상의 정수이다. 즉, 위에서는 8개의 노드들이 존재하는 것으로 설명하였으나, K개의 노드들로 확장 적용될 수 있다. Referring back to FIG. 1, since there are 8 nodes (nodes, n1 to n7, output nodes), output voltages of (2 K / 2 +1) may be generated. Here, K represents the number of nodes and is an integer of 2 or more. That is, 8 nodes are described above, but can be extended to K nodes.
정리하면, 본 실시예의 신호 전송 장치(100)에 사용되는 디지털 아날로그 변환기는 R-2R 저항 회로를 사용하되, 입력들로 VDD 및 GND뿐만 아니라 0.5VDD도 사용될 수 있다. In summary, the digital-to-analog converter used in the
동일한 출력 전압의 수를 기준으로 할 때, VDD, GND뿐만 아니라 0.5VDD도 사용하면 0.5VDD 사용없이 VDD와 GND만 사용할 때에 비하여 노드(마디)의 수를 절반 이하로 낮출 수 있으며, 그 결과 신호 전송 장치(100)의 구조가 간단하여지고 설계 면적이 감소할 수 있다. Based on the same number of output voltages, if VDD and GND as well as 0.5VDD are used, the number of nodes (nodes) can be lowered by less than half compared to using VDD and GND without using 0.5VDD, resulting in signal transmission The structure of the
또한, 노드들로 입력하기 위한 마디 입력들을 구동하기 위한 전력 소모도 감소할 수 있다. 또한, 노느들의 수를 늘리면 전송하는 전력 전압의 수가 증가하기 때문에, 고속 신호를 전송하는 신호 전송 장치에 적용 가능할 뿐만 아니라 면적이 적은 저전력 디지털 아날로그 고속 변환기로도 사용 가능할 수 있다. Also, power consumption for driving node inputs for inputting to nodes may be reduced. In addition, since the number of power voltages to be transmitted increases when the number of nodes is increased, it may be applicable to a signal transmission apparatus for transmitting a high-speed signal, and may also be used as a low-power digital-to-analog high-speed converter with a small area.
도 2는 본 발명의 다른 실시예에 따른 신호 전송 장치의 회로를 도시한 도면이다. 2 is a circuit diagram of a signal transmission apparatus according to another embodiment of the present invention.
도 2를 참조하면, 본 실시예의 신호 전송 장치(100a)에서 VDD 및 GND의 입력과 달리 0.5VDD는 차동 회로 구조를 이용하여 추가 회로없이 해당 노드로 인가될 수 있다.Referring to FIG. 2, unlike the inputs of VDD and GND in the
예를 들어, 도 2에 도시된 바와 같이 제 2 노드(n2)에 연결된 저항의 일단과 제 5 노드(n5)에 연결된 저항의 일단이 전기적으로 연결되고, 제 1 노드(n1)에 연결된 저항의 일단과 제 4 노드(n4)에 연결된 저항의 일단이 전기적으로 연결되며, 제 1 노드(n1)에 해당하는 입력단으로 GND가 입력되고, 제 1 노드(n1)에 대응하는 노드(n4)에 해당하는 입력단으로 VDD가 입력되며, 제 3 노드(n3)에 해당하는 입력단으로 VDD가 입력되고, 제 3 노드(n3)에 대응하는 노드(n6)에 해당하는 입력단으로 GND가 입력될 수 있다. 즉, 차동 구조를 가지는 저항들의 일단들이 상호 전기적으로 연결된다. 결과적으로, 차동 구조의 특성상 저항들이 연결된 노드(n7)에는 0.5VDD가 형성될 수 있다. For example, as shown in FIG. 2, one end of a resistor connected to the second node n2 and one end of a resistor connected to the fifth node n5 are electrically connected, and the resistance of the resistor connected to the first node n1 is One end and one end of the resistor connected to the fourth node n4 are electrically connected, GND is input to the input terminal corresponding to the first node n1, and corresponds to the node n4 corresponding to the first node n1. VDD is input to the input terminal, VDD is input to the input terminal corresponding to the third node n3, and GND can be input to the input terminal corresponding to the node n6 corresponding to the third node n3. That is, the ends of the resistors having a differential structure are electrically connected to each other. As a result, 0.5 VDD may be formed at the node n7 to which resistors are connected due to the characteristics of the differential structure.
즉, 0.5VDD를 입력하기 위한 별도의 구동 장치가 없어도 0.5VDD가 해당 저항의 일단으로 입력될 수 있다. That is, even if there is no separate driving device for inputting 0.5VDD, 0.5VDD can be input to one end of the corresponding resistor.
정리하면, 2R의 저항값을 가지는 일부 저항들의 일단들에 VDD 또는 GND가 입력되고 다른 저항의 일단들은 차동 구조하에서 상호 전기적으로 연결될 수 있다. 결과적으로, 0.5VDD를 발생시키기 위한 별도의 구동 장치가 필요없으며, 따라서 상기 신호 전송 장치의 사이즈를 더 감소시킬 수 있다. In summary, VDD or GND is input to the ends of some resistors having a resistance value of 2R, and the ends of other resistors can be electrically connected to each other under a differential structure. As a result, there is no need for a separate driving device for generating 0.5 VDD, so the size of the signal transmission device can be further reduced.
도 3은 본 발명의 또 다른 실시예에 따른 신호 전송 장치의 회로를 도시한 도면이다. 3 is a diagram illustrating a circuit of a signal transmission device according to another embodiment of the present invention.
도 3을 참조하면, 저항들은 R-2R 저항 회로를 가지되, 2R의 저항값을 가지는 저항들로 각기 2개의 입력이 선택적으로 제공될 수 있다. 예를 들어, 제 3 노드(n3)에 연결된 저항(2R)의 일단으로 특정 전압(VDD, GND)이 제 1 경로를 통하여 입력되거나 0.5VDD가 제 2 경로를 통하여 선택적으로 입력될 수 있다. 여기서, 상기 제 1 경로는 특정 전압(VDD, GND)이 저항의 일단으로 직접적으로 인가되는 경로이고, 상기 제 2 경로는 스위칭을 통하여 0.5VDD가 선택적으로 입력되는 경로일 수 있다. Referring to FIG. 3, the resistors have an R-2R resistor circuit, but two inputs may be selectively provided as resistors having a resistance value of 2R. For example, a specific voltage (VDD, GND) may be input through the first path or 0.5VDD may be selectively input through the second path as one end of the
일 실시예에 따르면, 제 3 노드(n3)에 연결된 저항의 일단은 입력(DINP[0])이 인가되는 입력단과 연결되고, 제 2 노드(n2)에 연결된 저항의 일단은 입력(DINP[1])이 인가되는 입력단과 연결되며, 제 1 노드(n1)에 연결된 저항의 일단은 입력(DINP[2])이 인가되는 입력단과 연결되고, 제 1 노드(n1)에 연결된 다른 저항의 일단은 입력(DINP[3])이 인가되는 입력단과 연결되며, 제 6 노드(n6)에 연결된 저항의 일단은 입력(DINN[0])이 인가되는 입력단과 연결되고, 제 5 노드(n5)에 연결된 저항의 일단은 입력(DINN[1])이 인가되는 입력단과 연결되며, 제 4 노드(n4)에 연결된 저항의 일단은 입력(DINN[2])이 인가되는 입력단과 연결되고, 제 4 노드(n4)에 연결된 다른 저항의 일단은 입력(DINN[3])이 인가되는 입력단과 연결될 수 있다. 또한, 모든 저항의 일단들이 스위치들을 통하여 제 7 노드(n7)에 상호 연결될 수 있다. According to one embodiment, one end of the resistor connected to the third node n3 is connected to the input terminal to which the input D INP [0] is applied, and one end of the resistor connected to the second node n2 is the input D INP [1]) is connected to the input terminal to which it is applied, one end of the resistor connected to the first node n1 is connected to the input terminal to which the input D INP [2] is applied, and another resistor connected to the first node n1 One end of is connected to the input terminal to which the input (D INP [3]) is applied, and one end of the resistor connected to the sixth node (n6) is connected to the input terminal to which the input (D INN [0]) is applied, and the fifth node One end of the resistor connected to (n5) is connected to the input terminal to which the input (D INN [1]) is applied, and one end of the resistor connected to the fourth node (n4) is to the input terminal to which the input (D INN [2]) is applied. One end of another resistor connected to the fourth node n4 may be connected to an input terminal to which the input D INN [3] is applied. Also, one end of all resistors can be interconnected to the seventh node n7 through switches.
이 경우, 상기 입력단들로 VDD 또는 GND가 입력되는 경우, 차동 신호의 특성상 제 7 노드(n7)에는 자연적으로 0.5VDD가 걸리게 된다. In this case, when VDD or GND is input to the input terminals, 0.5VDD is naturally applied to the seventh node n7 due to the characteristics of the differential signal.
이러한 회로 구조에서, 저항의 일단으로 VDD 또는 GND를 입력시킬 경우 해당 스위치를 제어 신호(SEL)로 제어하여 오프시키며, 0.5VDD를 입력시킬 경우 상기 입력단으로 VDD 또는 GND를 인가시키는 구동 장치를 동작시키지 않고 상기 스위치를 상기 제어 신호(SEL)로 제어하여 온시킬 수 있다. 결과적으로, 상기 저항의 일단으로 VDD, GND 또는 0.5VDD가 선택저으로 입력될 수 있다. In such a circuit structure, when VDD or GND is input to one end of a resistor, the corresponding switch is controlled by a control signal SEL to turn off, and when 0.5 VDD is input, a driving device that applies VDD or GND to the input terminal is not operated. It can be turned on by controlling the switch with the control signal SEL. As a result, VDD, GND or 0.5VDD may be input to the selection bottom as one end of the resistor.
도 4는 본 발명의 신호 전송 장치의 일부분 회로를 도시한 도면이고, 도 5는 본 발명의 일 실시예에 따른 등화기 기법을 사용하기 위한 입출력 관계를 나타낸 표를 도시한 도면이며, 도 6은 도 4의 신호 전송 장치에 따른 출력 전압을 도시한 도면이다. 4 is a diagram showing a part of a circuit of the signal transmission apparatus of the present invention, Figure 5 is a diagram showing a table showing the input and output relationship for using the equalizer technique according to an embodiment of the present invention, Figure 6 is 4 is a diagram illustrating an output voltage according to the signal transmission device of FIG. 4.
도 4에 도시된 바와 같이, 입력 데이터(IN[3:0])가 인코더에 의해 마디 입력(D[3:0])으로 변환되며, 이러한 마디 입력(D[3:0])이 저항들을 통하여 해당 노드(n1, n2 또는 n3)로 입력될 수 있다. As shown in Fig. 4, the input data IN [3: 0] is converted into a node input D [3: 0] by an encoder, and these node inputs D [3: 0] are used to measure the resistances. Through this, it can be input to the corresponding node (n1, n2 or n3).
이 경우, 도 5에 도시된 바와 같이 특정 규칙에 따라 입력 데이터(IN[3:0])를 변환시키면, 도 6에 도시된 바와 같이 등화기 기법에 맞는 출력 전압들을 생성할 수 있다. 즉, 균등한 출력 전압들을 획득할 수 있다. In this case, as shown in FIG. 5, when input data IN [3: 0] is converted according to a specific rule, output voltages suitable for the equalizer technique may be generated as shown in FIG. 6. That is, it is possible to obtain uniform output voltages.
이러한 인코딩 방법은 다양하게 변형될 수 있으며, 이러한 변형은 본 발명의 R-2R 저항 회로를 이용하는 한 본 발명의 권리범주에 속할 것이다. The encoding method can be variously modified, and this modification will belong to the scope of the present invention as long as the R-2R resistor circuit of the present invention is used.
한편, 전술된 실시예의 구성 요소는 프로세스적인 관점에서 용이하게 파악될 수 있다. 즉, 각각의 구성 요소는 각각의 프로세스로 파악될 수 있다. 또한 전술된 실시예의 프로세스는 장치의 구성 요소 관점에서 용이하게 파악될 수 있다.On the other hand, the components of the above-described embodiments can be easily grasped from a process point of view. That is, each component can be identified by each process. Also, the process of the above-described embodiment can be easily grasped from the perspective of the components of the device.
또한 앞서 설명한 기술적 내용들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예들을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 하드웨어 장치는 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.In addition, the technical contents described above may be implemented in the form of program instructions that can be executed through various computer means and can be recorded on a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, or the like alone or in combination. The program instructions recorded on the medium may be specially designed and configured for the embodiments, or may be known and available to those skilled in computer software. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tapes, optical media such as CD-ROMs, DVDs, and magnetic media such as floptical disks. -Hardware devices specially configured to store and execute program instructions such as magneto-optical media, and ROM, RAM, flash memory, and the like. Examples of program instructions include high-level language code that can be executed by a computer using an interpreter, etc., as well as machine language codes produced by a compiler. The hardware device can be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다. The above-described embodiments of the present invention have been disclosed for purposes of illustration, and those skilled in the art having various knowledge of the present invention will be able to make various modifications, changes, and additions within the spirit and scope of the present invention. It should be regarded as belonging to the following claims.
100 : 신호 전송 장치100: signal transmission device
Claims (9)
제 2 노드에 연결된 제 2 저항; 및
상기 제 1 노드와 제 2 노드 사이에 연결된 제 3 저항을 포함하며,
상기 제 3 저항의 저항값이 R인 경우 상기 제 1 저항 및 상기 제 2 저항의 저항값은 각기 2R이되,
상기 제 1 저항의 일단에 제 1 입력이 인가되고 상기 제 2 저항의 일단으로 제 2 입력이 인가되며,
상기 제 1 입력은 제 1 전압, 제 2 전압 또는 상기 제 1 전압과 상기 제 2 전압의 평균 전압인 제 3 전압이고, 상기 제 2 입력은 상기 제 1 전압, 상기 제 2 전압 또는 상기 제 3 전압인 것을 특징으로 하는 신호 전송 장치. A first resistor connected to the first node;
A second resistor connected to the second node; And
A third resistor connected between the first node and the second node,
When the resistance value of the third resistor is R, the resistance values of the first resistor and the second resistor are 2R, respectively,
A first input is applied to one end of the first resistor and a second input is applied to one end of the second resistor,
The first input is a first voltage, a second voltage, or a third voltage that is an average voltage of the first voltage and the second voltage, and the second input is the first voltage, the second voltage, or the third voltage Signal transmission device, characterized in that.
상기 제 1 저항, 상기 제 2 저항 및 상기 제 3 저항과 차동 구조를 가지는 제 4 저항, 제 5 저항 및 제 6 저항을 더 포함하되,
상기 제 4 저항의 일단에 제 3 입력이 인가되고 상기 제 5 저항의 일단으로 제 4 입력이 인가되며,
상기 제 3 입력 또는 상기 제 4 입력은 VDD, GND 또는 0.5VDD인 것을 특징으로 하는 신호 전송 장치. According to claim 2,
Further comprising a fourth resistor, a fifth resistor and a sixth resistor having a differential structure from the first resistor, the second resistor and the third resistor,
A third input is applied to one end of the fourth resistor, and a fourth input is applied to one end of the fifth resistor,
The third input or the fourth input is VDD, GND or 0.5VDD signal transmission device.
상기 저항들의 일단들은 상기 제 2 경로 상에서 해당 스위치를 통하여 상호 전기적으로 연결되는 것을 특징으로 하는 신호 전송 장치. The method of claim 3, wherein one end of at least one of the first resistor, the second resistor, the fourth resistor, and the fifth resistor is a first path through which VDD or GND is input and a second through which 0.5VDD is input. The path is connected,
One end of the resistance is a signal transmission device, characterized in that electrically connected to each other through a corresponding switch on the second path.
2R의 저항값을 가지는 저항들의 일단으로 전원전압(VDD) 및 접지전압(GND)뿐만 아니라 0.5VDD의 인가가 가능한 것을 특징으로 하는 신호 전송 장치. R-2R resistance ladder structure,
Signal transmission device, characterized in that the application of 0.5VDD as well as the power supply voltage (VDD) and ground voltage (GND) as one end of the resistor having a resistance value of 2R.
2R의 저항값을 가지는 저항들 중 일부 저항들로 전원전압(VDD) 또는 접지전압(GND)을 인가하는 단계; 및
다른 저항으로 0.5VDD를 인가하는 단계를 포함하는 것을 특징으로 하는 신호 전송 장치 구동 방법. A method for driving a signal transmission device having an R-2R resistance ladder structure,
Applying a power supply voltage (VDD) or a ground voltage (GND) to some of the resistors having the resistance value of 2R; And
And applying 0.5 VDD with a different resistor.
0.5VDD가 입력되는 차동 저항들의 일단들은 상호 전기적으로 연결되어 0.5VDD를 발생시키기 위한 별도의 구동 장치가 존재하지 않는 것을 특징으로 하는 신호 전송 장치 구동 방법.
The method of claim 8, wherein the signal transmission device has a differential structure,
A method of driving a signal transmission device, wherein one end of the differential resistors to which 0.5 VDD is input is electrically connected to each other, so that there is no separate driving device for generating 0.5 VDD.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180113638A KR102627516B1 (en) | 2018-09-21 | 2018-09-21 | Signal transmitting device having r-2r circuit and method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180113638A KR102627516B1 (en) | 2018-09-21 | 2018-09-21 | Signal transmitting device having r-2r circuit and method of driving the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200034190A true KR20200034190A (en) | 2020-03-31 |
KR102627516B1 KR102627516B1 (en) | 2024-01-19 |
Family
ID=70002185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180113638A KR102627516B1 (en) | 2018-09-21 | 2018-09-21 | Signal transmitting device having r-2r circuit and method of driving the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102627516B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5787622A (en) * | 1980-09-29 | 1982-06-01 | Western Electric Co | Analog-to-digital encoder |
US5021785A (en) * | 1984-10-04 | 1991-06-04 | Yamaha Corporation | Floating point digital to analog converter with bias to establish range midpoint |
US5455582A (en) * | 1992-12-17 | 1995-10-03 | Ulsi Technology, Inc. | Digital to analog converter employing R-2R ladders with substituted shunt arms |
US6593869B1 (en) * | 2002-03-28 | 2003-07-15 | Hrl Laboratories, Llc | High efficiency, high output drive current switch with application to digital to analog conversion |
KR20150034692A (en) * | 2012-06-26 | 2015-04-03 | 알레그로 마이크로시스템스, 엘엘씨 | Electronic circuit for adjusting an offset of a differential amplifier |
KR101878593B1 (en) | 2017-02-17 | 2018-07-13 | 서울대학교산학협력단 | Analog to digital converter and operating method thereof |
-
2018
- 2018-09-21 KR KR1020180113638A patent/KR102627516B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5787622A (en) * | 1980-09-29 | 1982-06-01 | Western Electric Co | Analog-to-digital encoder |
US5021785A (en) * | 1984-10-04 | 1991-06-04 | Yamaha Corporation | Floating point digital to analog converter with bias to establish range midpoint |
US5455582A (en) * | 1992-12-17 | 1995-10-03 | Ulsi Technology, Inc. | Digital to analog converter employing R-2R ladders with substituted shunt arms |
US6593869B1 (en) * | 2002-03-28 | 2003-07-15 | Hrl Laboratories, Llc | High efficiency, high output drive current switch with application to digital to analog conversion |
KR20150034692A (en) * | 2012-06-26 | 2015-04-03 | 알레그로 마이크로시스템스, 엘엘씨 | Electronic circuit for adjusting an offset of a differential amplifier |
KR101878593B1 (en) | 2017-02-17 | 2018-07-13 | 서울대학교산학협력단 | Analog to digital converter and operating method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR102627516B1 (en) | 2024-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101573865B (en) | Apparatus and method for controlling common-mode voltage of switching amplifiers | |
US8830103B2 (en) | D/A converter | |
US7038502B2 (en) | LVDS driver circuit and driver circuit | |
EP2763317A2 (en) | Direct drive waveform amplifier | |
JP2007531447A (en) | DA converter | |
US8350741B2 (en) | Device and method for driving digital-to-analog converter | |
US7956785B2 (en) | Return to zero digital to analog converter and converting method thereof | |
US7321326B2 (en) | Current source cell and D/A converter using the same | |
US10419071B2 (en) | Ringing suppression circuit | |
JP4014383B2 (en) | High precision differential switched current source | |
JP2018513613A5 (en) | ||
JPH08335881A (en) | Complementary current source circuit | |
US20040145505A1 (en) | Current dac code independent switching | |
KR20200034190A (en) | Signal transmitting device having r-2r circuit and method of driving the same | |
JP2005217949A (en) | Driver circuit | |
KR940003152A (en) | Modified Sign Absolute Digital-to-Analog Converter and Its Operation Method | |
JP6651861B2 (en) | Voltage conversion circuit and voltage conversion method | |
TWI591962B (en) | Driving circuit and driving method | |
JPH06268523A (en) | D/a converter | |
US7355542B2 (en) | Polarization switching digital to analog converter and method | |
EP3057236B1 (en) | Driver circuit for single wire protocol slave unit | |
JP2944337B2 (en) | Level conversion circuit | |
CN115864907B (en) | Control circuit, control method, chip, electronic device, and storage medium | |
JPS592415A (en) | Amplifier | |
KR100356813B1 (en) | Current cell type digital-analog converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |