KR20200033950A - 통신 자원들을 스케줄링하기 위한 시스템 및 방법 - Google Patents

Abstract

네트워크 자원들을 할당하기 위한 시스템 및 방법이 본 명세서에 개시된다. 일 실시예에서, 시스템 및 방법은, 시간 도메인을 따라 인접하게 배정된 복수의 시간 슬롯 자원들을 결정하는 단계 - 복수의 시간 슬롯 자원들 중 제1 서브세트는 제1 신호를 수신하기 위해 할당되고, 시간 도메인을 따라 복수의 시간 슬롯 자원들의 제1 세트 이후에 인접하게 배정되는 복수의 시간 슬롯 자원들의 제2 서브세트는 제2 신호를 수신하도록 할당됨 -; 및 복수의 시간 슬롯 자원들의 제1 서브세트의 일부에서 송신된 제2 신호를 수신하는 단계를 수행하도록 구성된다.

Description

통신 자원들을 스케줄링하기 위한 시스템 및 방법

본 개시는 일반적으로 무선 통신들에 관한 것이고, 더 상세하게는 자원들을 스케줄링하기 위한 시스템들 및 방법들에 관한 것이다.

버스트-유형 통신 네트워크에서, 오직 간헐적으로 송신할 수 있는 개별적인 통신 노드들에 통신 채널들을 전용하는 것은 비효율적이다. 이와 관련하여, 많은 버스트-유형 통신 네트워크들에서, 통신 노드들은 통신 자원들을 공유한다.

통상적으로, 버스트-유형 통신 노드는 패킷 헤더 및 데이터 페이로드를 포함하는 일련의 데이터 패킷들(이하 "패킷들")로서 데이터를 송신한다. 패킷 헤더는 종종 수신기를 검출하여 이를 데이터 송신에 동기화하기 위해 수신 노드에 의해 사용된다. 헤더는 또한 패킷 길이, 데이터 포맷, 송신기 ID, 수신기 ID 등과 같은 데이터 송신에 관한 정보를 포함할 수 있다.

버스트-유형 통신 네트워크들은 다수의 통신 단말들 사이에서 제한된 통신 자원들을 공유하기 위해 다양한 프로토콜들을 이용한다. 패킷화된 데이터를 송신하는 통신 네트워크들에서 사용되는 하나의 널리 공지된 프로토콜은 "슬롯형 ALOHA" 통신 프로토콜로 지칭된다.

도 1은 슬롯형 ALOHA 통신 프로토콜의 일반적 동작 원리들을 예시한다. 도시된 바와 같이, 슬롯형 ALOHA 통신 프로토콜을 사용하는 통신 네트워크는, 시간 도메인을 따라 배열되고 주파수 도메인을 따른 주파수(또는 채널/서브-채널)에 위치되는 통신 자원들(100)을 일련의 시간 슬롯들(110)로 분할한다. 일반적으로, 복수의 이러한 시간 슬롯들은 복수의 시간 슬롯 세트들 또는 시리즈(120, 122, 124, 126, 128, 및 130)로 "번들링"되고, 각각의 시리즈는 시간 기간(Tperiod)을 갖는다. 특히, 각각의 시리즈의 시간 기간(Tperiod)은 시간 슬롯들(110)의 수(Nslot)와 각각의 시간 슬롯의 시간 지속기간(Tslot)을 곱한 것으로 정의된다. 이러한 슬롯형 ALOHA 통신 네트워크의 모든 데이터 송신들은 시간 슬롯들의 반복적 시리즈(예를 들어, 120 내지 130)의 개개의 시작 시간에 시작해야 한다. 즉, 새로운 패킷은, 시간 슬롯들의 다음 반복적 시리즈의 시작 시간까지 (송신 노드에 의해) 송신되는 것 및/또는 (수신/스케줄러 노드에 의해) 수신되는 것을 대기해야 한다.

예를 들어, 수신 노드 및 송신 노드가 "비접속"일 때, 즉, 이들 사이에 어떠한 이전 통신 배열도 없을 때, 그리고 제1 패킷을 송신하기 위해 예를 들어, 송신 노드에 의해 반복 시리즈(124)가 사용될 때, 제2(예를 들어, 후속) 패킷이 시간(124-1)에 송신될 준비가 되더라도, 송신 노드는 제2 패킷을 송신하기 위한 다음 반복적 시리즈(126)의 시작 시간인 반복적 시리즈(124)의 종료 시간(124-2)까지 대기해야 한다. 수신 노드 및 송신 노드가 "접속-지향"인, 즉, 적어도 일부 이전 통신 배열이 확립된 다른 예에서, 제1 패킷을 송신하기 위해 송신 노드에 의해 시리즈(124)가 사용되도록 수신/스케줄러 노드가 허용할 때, 제2(예를 들어, 후속) 패킷이 시간(124-1)에 송신될 준비가 되더라도, 수신/스케줄러 노드는 시간(124-2)까지 제2 패킷이 송신되도록 허용하지 않을 것이다. 따라서, 비접속 또는 접속-지향의 경우, "대기 시간", 예를 들어, 시간들(124-1 내지 124-2) 사이의 시간 지속기간이 존재한다.

일반적으로, 반복적 시리즈에 대한 시간 슬롯들의 수(Nslot)는 신뢰도 및 커버리지 우려들 때문에 충분히 크도록 선택되지만, 전술된 대기 시간은 시간 슬롯들의 수(Nslot)에 정비례한다. Nslot이 증가함에 따라 대기 시간이 그에 따라 증가할 때, 다양한 문제들, 예를 들어, 더 높은 충돌 확률, 통신 자원들의 더 거친 입도 등이 발생할 수 있다. 따라서, 슬롯형 ALOHA 프로토콜을 사용하여 통신 자원들을 스케줄링하기 위한 기존의 시스템들 및 방법들은 완전히 만족스럽지는 않다.

본원에 개시된 예시적인 실시예들은, 종래 기술에서 제시된 문제점들 중 하나 이상에 관한 문제들을 해결하는 것 뿐만 아니라 첨부된 도면들과 관련하여 취해지는 경우 하기 상세한 설명을 참조함으로써 쉽게 자명해질 추가적인 특징들을 제공하는 것을 의도한다. 다양한 실시예들에 따르면, 예시적인 시스템들, 방법들, 디바이스들 및 컴퓨터 프로그램 제품들이 본 명세서에 개시된다. 그러나, 이러한 실시예들은 제한이 아니라 예시의 방식으로 제시되며, 본 발명의 범주 내에서 유지되면서 개시된 실시예들에 대한 다양한 수정들이 행해질 수 있음은 본 개시를 읽는 당업자들에게 자명할 것임을 이해한다.

일 실시예에서, 방법은, 시간 도메인을 따라 인접하게 배정된(allocated) 복수의 시간 슬롯 자원들을 결정하는 단계 - 복수의 시간 슬롯 자원들 중 제1 서브세트는 제1 신호를 수신하기 위해 할당되고(assigned), 시간 도메인을 따라 복수의 시간 슬롯 자원들의 제1 세트 이후에 인접하게 배정되는 복수의 시간 슬롯 자원들의 제2 서브세트는 제2 신호를 수신하도록 할당됨 -; 및 복수의 시간 슬롯 자원들의 제1 서브세트의 일부에서 송신된 제2 신호를 수신하는 단계를 포함한다.

추가적 실시예에서, 방법은, 시간 도메인을 따라 인접하게 배정된 복수의 시간 슬롯 자원들의 제1 서브세트를 사용하여 제1 신호를 전송하는 단계; 및 복수의 시간 슬롯 자원들의 제1 서브세트의 종료 시간 이전에 있는 업데이트된 시작 시간을 갖는 복수의 시간 슬롯 자원들의 제2 서브세트를 사용하여 제2 신호를 전송하는 단계를 포함한다.

본 발명의 다양한 예시적인 실시예들은 하기 도면들을 참조하여 아래에서 상세히 설명된다. 도면들은 오직 예시의 목적들로 제공되고, 단지 본 발명에 대한 독자의 이해를 용이하게 하기 위해 본 발명의 예시적인 실시예들을 도시한다. 따라서, 도면들은 본 발명의 범위, 범주 또는 적용가능성을 제한하는 것으로 고려되어서는 안 된다. 설명의 명확성 및 용이함을 위해, 이러한 도면들은 반드시 축척에 맞게 도시될 필요는 없다는 것을 주목해야 한다.
도 1은 본 개시의 일부 실시예들에 따른 슬롯형 ALOHA 통신 프로토콜의 동작 원리들을 예시한다.
도 2는 본 개시의 일부 실시예들에 따라, 본 명세서에 개시된 기술들이 구현될 수 있는 예시적인 셀룰러 통신 네트워크를 예시한다.
도 3은 본 개시의 일부 실시예들에 따른 예시적인 기지국 및 사용자 장비 디바이스의 블록도들을 예시한다.
도 4는 본 개시의 일부 실시예들에 따른 신규한 슬롯형 ALOHA 통신 프로토콜의 동작 원리들을 예시한다.

본 발명의 다양한 예시적인 실시예들은 당업자가 본 발명을 실시 및 사용할 수 있게 하기 위해 첨부된 도면들을 참조하여 아래에서 설명된다. 당업자들에게 자명할 바와 같이, 본 개시를 읽은 후, 본 명세서에 설명된 예들에 대한 다양한 변화들 및 수정들은 본 발명의 범주를 벗어남이 없이 행해질 수 있다. 따라서, 본 발명은 본 명세서에 설명되고 예시된 예시적인 실시예들 및 애플리케이션들로 제한되지 않는다. 추가적으로, 본 명세서에 개시된 방법들에서 단계들의 특정 순서 또는 계층구조는 단지 예시적인 접근법들이다. 설계 선호도들에 기초하여, 개시된 방법들 또는 프로세스들의 단계들의 특정 순서 또는 계층구조는 본 발명의 범주 내에서 유지되면서 재배열될 수 있다. 따라서, 당업자들은, 본 명세서에 개시된 방법들 및 기술들이 다양한 단계들 또는 동작들을 예시적인 순서로 제시하며, 본 발명은 달리 명시적으로 언급되지 않는 한 제시된 특정 순서 또는 계층구조로 제한되지 않음을 이해할 것이다.

도 2는 본 개시의 실시예에 따라, 본 명세서에 개시된 기술들이 구현될 수 있는 예시적인 무선 통신 네트워크(200)를 예시한다. 예시적인 통신 네트워크(200)는, 통신 링크(210)(예를 들어, 무선 통신 채널), 및 지리적 영역(201)을 오버레이(overlay)하는 개념상의 셀들(226, 230, 232, 234, 236, 238 및 240)의 클러스터를 통해 서로 통신할 수 있는 기지국(202)(이하 "BS(202)") 및 사용자 장비 디바이스(204)(이하 "UE(204)")를 포함한다. 도 2에서 BS(202) 및 UE(204)는 셀(226)의 지리적 경계 내에 포함된다. 다른 셀들(230, 232, 234, 236, 238 및 240) 각각은 자신의 의도된 사용자들에게 적절한 무선 커버리지를 제공하기 위해 자신의 배정된 대역폭에서 동작하는 적어도 하나의 기지국을 포함할 수 있다. 예를 들어, 기지국(202)은 UE(204)에 적절한 커버리지를 제공하기 위해 배정된 채널 송신 대역폭에서 동작할 수 있다. 기지국(202) 및 UE(204)는 다운링크 무선 프레임(218) 및 업링크 무선 프레임(224)을 통해 각각 통신할 수 있다. 각각의 무선 프레임(218/224)은 데이터 심볼들(222/228)을 포함할 수 있는 서브프레임들(220/227)로 추가로 분할될 수 있다. 본 개시에서, BS(202) 및 UE(204)는, 일반적으로 본 명세서에 개시된 방법들을 실시할 수 있는 "통신 노드들"의 비제한적인 예들로서 본 명세서에서 설명된다. 이러한 통신 노드들은 본 발명의 다양한 실시예들에 따라 무선 및/또는 유선 통신들이 가능할 수 있다.

도 3은 본 발명의 일부 실시예들에 따라, 무선 통신 신호들, 예를 들어, OFDM/OFDMA 신호들을 송신 및 수신하기 위한 예시적인 무선 통신 시스템(300)의 블록도를 예시한다. 시스템(300)은 본 명세서에 상세히 설명될 필요가 없는 공지된 또는 종래의 동작 특징들을 지원하도록 구성된 컴포넌트들 및 요소들을 포함할 수 있다. 하나의 예시적인 실시예에서, 시스템(300)은 전술된 바와 같이 도 2의 무선 통신 환경(200)과 같은 무선 통신 환경에서 데이터 심볼들을 송신 및 수신하기 위해 사용될 수 있다.

시스템(300)은 일반적으로 기지국(302)(이하 "BS(302)") 및 사용자 장비 디바이스(304)(이하 "UE(304)")를 포함한다. BS(302)는 BS(기지국) 트랜시버 모듈(310), BS 안테나(312), BS 프로세서 모듈(314), BS 메모리 모듈(316) 및 네트워크 통신 모듈(318)을 포함하고, 각각의 모듈은 필요에 따라 데이터 통신 버스(320)를 통해 서로 결합되고 상호접속된다. UE(304)는 UE(사용자 장비) 트랜시버 모듈(330), UE 안테나(332), UE 메모리 모듈(334) 및 UE 프로세서 모듈(336)을 포함하고, 각각의 모듈은 필요에 따라 데이터 통신 버스(340)를 통해 서로 결합되고 상호접속된다. BS(302)는, 본 명세서에 설명된 바와 같이 데이터의 송신에 적합한 본 기술분야에 공지된 임의의 무선 채널 또는 다른 매체일 수 있는 통신 채널(350)을 통해 UE(304)와 통신한다.

당업자들에 의해 이해될 바와 같이, 시스템(300)은 도 3에 도시된 모듈들 이외의 임의의 수의 모듈들을 더 포함할 수 있다. 당업자들은, 본 명세서에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 블록들, 모듈들, 회로들, 및 프로세싱 로직이 하드웨어, 컴퓨터 판독가능한 소프트웨어, 펌웨어 또는 이들의 임의의 실용적 조합으로 구현될 수 있음을 이해할 것이다. 하드웨어, 펌웨어 및 소프트웨어의 이러한 교환가능성 및 호환성을 명확하게 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 이들의 기능적 관점에서 설명된다. 이러한 기능이 하드웨어로 구현되는지, 펌웨어로 구현되는지 또는 소프트웨어로 구현되는지 여부는 특정 애플리케이션 및 전체 시스템에 대해 부과된 설계 제한들에 의존한다. 본 명세서에 설명된 개념들과 친숙한 당업자들은 각각의 특정 애플리케이션에 대해 적합한 방식으로 이러한 기능을 구현할 수 있지만, 이러한 구현 판정들은 본 발명의 범주를 제한하는 것으로 해석되지 않아야 한다.

일부 실시예들에 따르면, UE 트랜시버(330)는, 안테나(332)에 각각 결합되는 RF 송신기 및 수신기 회로를 포함하는 "업링크" 트랜시버(330)로서 본 명세서에서 지칭될 수 있다. 듀플렉스 스위치(도시되지 않음)는 대안적으로 업링크 송신기 또는 수신기를 시간 듀플렉스 방식으로 업링크 안테나에 결합할 수 있다. 유사하게, 일부 실시예들에 따르면, BS 트랜시버(310)는, 안테나(312)에 각각 결합되는 RF 송신기 및 수신기 회로를 포함하는 "다운링크" 트랜시버(310)로서 본 명세서에서 지칭될 수 있다. 다운링크 듀플렉스 스위치는 대안적으로 다운링크 송신기 또는 수신기를 시간 듀플렉스 방식으로 다운링크 안테나(312)에 결합할 수 있다. 2개의 트랜시버들(310 및 330)의 동작들은, 다운링크 송신기가 다운링크 안테나(312)에 결합되는 것과 동시에 업링크 수신기가 무선 송신 링크(350)를 통한 송신들의 수신을 위해 업링크 안테나(332)에 결합되도록 시간상 조정된다. 바람직하게는, 듀플렉스 방향에서 변화들 사이에 오직 최소의 가드 시간을 갖는 가까운 시간 동기화가 존재한다.

UE 트랜시버(330) 및 BS 트랜시버(310)는 무선 데이터 통신 링크(350)를 통해 통신하고, 특정 무선 통신 프로토콜 및 변조 방식을 지원할 수 있는 적합하게 구성된 RF 안테나 배열(312/332)과 협력하도록 구성된다. 일부 예시적인 실시예들에서, UE 트랜시버(330) 및 BS 트랜시버(310)는 롱 텀 에볼루션(LTE) 및 도래하는 5G 표준들 등과 같은 산업 표준들을 지원하도록 구성된다. 그러나, 본 발명은 적용 시에 반드시 특정 표준 및 연관된 프로토콜들로 제한되는 것은 아님을 이해한다. 오히려, UE 트랜시버(330) 및 BS 트랜시버(310)는 장래의 표준들 또는 이의 변형들을 포함하는 대안적인 또는 추가적인 무선 데이터 통신 프로토콜들을 지원하도록 구성될 수 있다.

다양한 실시예들에 따르면, BS(302)는 예를 들어, 이볼브드 노드 B(eNB), 서빙 eNB, 타겟 eNB, 펨토 스테이션 또는 피코 스테이션일 수 있다. 일부 실시예들에서, UE(304)는 모바일 폰, 스마트 폰, 개인 휴대 정보 단말(PDA), 태블릿, 랩탑 컴퓨터, 웨어러블 컴퓨팅 디바이스 등과 같은 다양한 유형들의 사용자 디바이스들에서 구현될 수 있다. 프로세서 모듈들(314 및 336)은, 본 명세서에 설명된 기능들을 수행하도록 설계된 범용 프로세서, 콘텐츠 어드레스가능한 메모리, 디지털 신호 프로세서, 주문형 집적 회로, 필드 프로그래밍가능 게이트 어레이, 임의의 적합한 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들 또는 이들의 임의의 조합으로 구현 또는 실현될 수 있다. 이러한 방식으로, 프로세서는 마이크로프로세서, 제어기, 마이크로제어기, 상태 머신 등으로 실현될 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 디지털 신호 프로세서 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, 디지털 신호 프로세서 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.

또한, 본원에 개시된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어로, 펌웨어로, 프로세서 모듈들(314 및 336)에 의해 각각 실행되는 소프트웨어 모듈로, 또는 이들의 임의의 실용적 조합으로 직접 구현될 수 있다. 메모리 모듈들(316 및 334)은 RAM 메모리, 플래쉬 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드디스크, 이동식 디스크, CD-ROM, 또는 업계에 공지된 임의의 다른 형태의 저장 매체로서 실현될 수 있다. 이와 관련하여, 메모리 모듈들(316 및 334)은 프로세서 모듈들(310 및 330)에 각각 결합될 수 있어서, 프로세서 모듈들(310 및 330)은 각각 메모리 모듈들(316 및 334)로부터 정보를 판독하고 그에 정보를 기록할 수 있다. 메모리 모듈들(316 및 334)은 또한 이들 개개의 프로세서 모듈들(310 및 330)에 통합될 수 있다. 일부 실시예들에서, 메모리 모듈들(316 및 334) 각각은 프로세서 모듈들(310 및 330)에 의해 각각 실행될 명령어들의 실행 동안 임시 변수들 또는 다른 중간적 정보를 저장하기 위한 캐시 메모리를 포함할 수 있다. 메모리 모듈들(316 및 334)은 또한 프로세서 모듈들(310 및 330)에 의해 각각 실행될 명령어들을 저장하기 위한 비휘발성 메모리를 각각 포함할 수 있다.

네트워크 통신 모듈(318)은 일반적으로, BS 트랜시버(310) 및 다른 네트워크 컴포넌트들 및 기지국(302)와 통신하도록 구성된 통신 노드들 사이에서 양방향 통신을 가능하게 하는 기지국(302)의 하드웨어, 소프트웨어, 펌웨어, 프로세싱 로직 및/또는 다른 컴포넌트들을 표현한다. 예를 들어, 네트워크 통신 모듈(318)은 인터넷 또는 WiMAX 트래픽을 지원하도록 구성될 수 있다. 통상적인 배치에서, 제한 없이, 네트워크 통신 모듈(318)은 802.3 이더넷 인터페이스를 제공하여, BS 트랜시버(310)는 종래의 이더넷 기반 컴퓨터 네트워크와 통신할 수 있다. 이러한 방식으로, 네트워크 통신 모듈(318)은 컴퓨터 네트워크(예를 들어, 모바일 스위칭 센터(MSC))에 대한 접속을 위해 물리적 인터페이스를 포함할 수 있다. 특정된 동작 또는 기능에 대해 본 명세서에서 사용되는 바와 같은 용어들 "~을 위해 구성된", "~도록 구성된" 및 이들의 콘주게이트들은, 그 특정된 동작 또는 기능을 수행하도록 물리적으로 구성된, 프로그래밍된, 포맷된 및/또는 배열된 디바이스, 컴포넌트, 회로, 구조, 머신, 신호 등을 지칭한다.

도 2를 다시 참조하면, 통신 네트워크(200)가 BS(202)(예를 들어, 수신/스케줄러 노드)와 UE(204)(예를 들어, 송신 노드) 사이에서 데이터 송신(예를 들어, 패킷들의 송신/수신)을 위해 슬롯형 ALOHA 프로토콜을 채택할 때, 후속적으로 송신/수신될 패킷에 대한 타이밍은 통상적으로 다음으로 미리 정의된 시간 슬롯들의 시리즈의 "시간 경계", 예를 들어, 다음으로 미리 정의된 시간 슬롯들의 시리즈의 시작 시간에 의해 제한되고, 이는 전술된 바와 같이 다양한 문제들을 초래할 수 있다.

본 개시는 슬롯형 ALOHA 프로토콜에 의해 정의된 시간 슬롯들의 각각의 반복적 시리즈에 적어도 하나의 추가적인 시작 시간을 제공함으로써, 시간 도메인을 따라 배열된 통신 자원들을 스케줄링하는 시스템들 및 방법들의 다양한 실시예들을 제공한다. 따라서, 통신 자원들은 더 양호하게 스케줄링될 수 있는데, 그 이유는, 패킷이 송신/수신될 수 있는 각각의 정의된 반복적 시리즈의 원래의 시작 시간에 추가로, 패킷이 또한 각각의 미리 정의된 반복적 시리즈의 추가적인 시작 시간에 송신/수신될 수 있기 때문이다. 대안적으로 말하면, 일부 실시예들에서, 추가적인 시작 시간들을 포함하는 이러한 신규한 슬롯형 ALOHA 프로토콜을 사용하여 복수의 패킷들이 송신/수신될 때, 각각의 패킷이 송신/수신되기 위한 대기 시간은 상당히 감소될 수 있고, 종래의 슬롯형 ALOHA 프로토콜에 의해 관찰되는 대기 시간과 시간 슬롯들의 수 사이의 전술된 트레이드-오프(trade-off)는 유리하게 회피될 수 있다.

도 4는 본 발명의 일부 실시예들에 따른 신규한 슬롯형 ALOHA 통신 프로토콜의 일반적 동작 원리들을 예시한다. 도시된 바와 같이, 신규한 슬롯형 ALOHA 통신 프로토콜을 사용하는 통신 네트워크는, 시간 도메인을 따라 배열되고 주파수 도메인을 따른 주파수(또는 채널/서브-채널)에 위치되는 통신 자원들(400)을 일련의 시간 슬롯들(410)로 분할한다. 일부 실시예들에서, 각각의 시간 슬롯(410)은 패킷을 송신하기 위해 사용될 수 있고, 복수의 (시간 도메인에서) 인접한 시간 슬롯들은 각각의 시리즈 내에서 복수의 패킷들을 송신하기 위해 복수의 반복적 시리즈(420, 422, 424, 426, 428, 및 430)로 번들링될 수 있다. 더 구체적으로, 일부 실시예들에서, 개개의 반복적 시리즈(예를 들어, 시리즈(420)) 내의 시간 슬롯들 각각은 개개의 패킷을 반복적으로 송신하기 위해 사용될 수 있다.

도 4의 예시된 실시예에서, 복수의 반복적 시리즈(420, 422, 424, 426, 428, 및 430)가 각각 도시되어 있다. 반복적 시리즈(420)는 개개의 수의 시간 슬롯들(예를 들어, 6)을 갖고, 시작 시간(420-1)에 시작하고 종료 시간(420-2)에 종료하고; 반복적 시리즈(422)는 개개의 수의 시간 슬롯들(예를 들어, 6)을 갖고, 시작 시간(422-1)(또한 종료 시간(420-2))에 시작하고 종료 시간(422-2)에 종료하고; 반복적 시리즈(424)는 개개의 수의 시간 슬롯들(예를 들어, 6)을 갖고, 시작 시간(424-1)(또한 종료 시간(422-2))에 시작하고 종료 시간(424-2)에 종료하고; 반복적 시리즈(426)는 개개의 수의 시간 슬롯들(예를 들어, 6)을 갖고, 시작 시간(426-1)(또한 종료 시간(424-2))에 시작하고 종료 시간(426-2)에 종료하고; 반복적 시리즈(428)는 개개의 수의 시간 슬롯들(예를 들어, 6)을 갖고, 시작 시간(428-1)(또한 종료 시간(426-2))에 시작하고 종료 시간(428-2)에 종료하고; 반복적 시리즈(430)는 개개의 수의 시간 슬롯들(예를 들어, 6)을 갖고, 시작 시간(430-1)(또한 종료 시간(428-2))에 시작하고 종료 시간(430-2)에 종료한다. 반복적 시리즈(420 내지 430) 내의 시간 슬롯들의 개개의 수들은 상기 예에서 동일하지만, 각각의 반복적 시리즈는 개개의 상이한 수의 시간 슬롯들, 즉, 상이한 Nslot을 가질 수 있음이 이해된다.

추가로, 본 개시의 일부 실시예들에 따르면, 각각의 반복적 시리즈(420-430)는 적어도 하나의 추가적인 시작 시간을 포함한다. 예를 들어, 반복적 시리즈(420)는 추가적인 시작 시간(420-3)을 포함하고; 반복적 시리즈(422)는 추가적인 시작 시간(422-3)을 포함하고; 시리즈(424)는 추가적인 시작 시간(424-3)을 포함하고; 반복적 시리즈(426)는 추가적인 시작 시간(426-3)을 포함하고; 반복적 시리즈(428)는 추가적인 시작 시간(428-3)을 포함하고; 반복적 시리즈(430)는 추가적인 시작 시간(430-3)을 포함한다. 개개의 반복적 시리즈 내의 추가적인 시작 시간들(420-3 내지 430-3) 각각의 타이밍은 통신 자원들(400)의 이전의 타이밍 구성을 사용하여 송신/수신되는 패킷들의 디코딩 상태들에 기초하여 결정되거나 주기적으로 업데이트될 수 있고, 이는 아래에서 더 상세히 논의될 것이다. 앞서 언급된 바와 같이, 반복적 시리즈 각각 내에 적어도 하나의 추가적인 시작 시간을 제공함으로써, 다음 패킷을 송신/수신하기 위한 전술된 대기 시간은 상당히 감소될 수 있으면서(그 이유는, 다음 패킷을 송신/수신하기 위한 "허용된" 타이밍이 다음 반복적 시리즈의 시작 시간으로부터 현재 반복적 시리즈의 추가적인 시작 시간으로 전진되기 때문임) 시간 시간 슬롯들의 수가 불변으로 유지될 수 있다.

일부 실시예들에서, 신규한 슬롯형 ALOHA 통신 프로토콜을 사용하는 통신 네트워크(예를 들어, mMTC(massive machine type communication) 네트워크)가 BS 및 복수의 UE들을 포함할 때, BS 및 복수의 UE들은 비접속 모드에서 서로 통신할 수 있다. 즉, 복수의 UE들은 순수하게 승인없는 방식으로 동일한 통신 자원들을 공유할 수 있다. 이러한 공유된 통신 자원들은 앞서 논의된 바와 같이 복수의 반복적 시리즈를 포함하고, 이들 각각은 개개의 시작 시간, 시간 기간 및 적어도 하나의 추가적인 시작 시간을 갖는다. 일부 실시예들에서, BS는, 반복적 시리즈 각각 내의 적어도 하나의 추가적인 시작 시간의 타이밍을 포함하는, 이러한 공유된 통신 자원들의 타이밍 구성을 표시하는(예를 들어, 업데이트하는) 비-UE-특정 구성 신호(예를 들어, RRC(radio resource control) 신호)를 주기적으로 브로드캐스트할 수 있다. 신규한 슬롯형 ALOHA 통신 프로토콜이 mMTC 네트워크에서 사용되는 이러한 실시예에서, 통상적으로 많은 수의 UE들이 주어지면, 공유된 통신 자원들의 타이밍 구성은 mMTC 네트워크 내의 모든 UE들의 집합적 디코딩 상태에 기초하여 주기적으로 업데이트될 수 있고, 이는 수 시간 또는 며칠을 차지할 수 있다.

예로서 통신 자원들(400)을 사용하면, 시리즈(420 내지 430)는 mMTC 네트워크 내의 복수의 UE들에 의해 공유된다. mMTC 네트워크 내의 제1 UE는 먼저 개개의 데이터 송신 능력(예를 들어, 데이터 버퍼가 이용가능한지 여부)에 기초하여, 시간(420-1)에 그리고 후속적으로 시간(420-3)에 시작하는 제1 패킷을 송신하기 위해 시리즈(420)를 사용할 수 있고, 제1 UE는 제1 패킷 및 제2 패킷의 나머지 부분을 송신하기 위해 시리즈(420)의 나머지 시간 슬롯들을 사용할 수 있다. 따라서, 제1 UE는 제2 패킷을 송신하기 위해 다음 시리즈(422)의 시작 시간(422-1)까지 대기할 필요가 없다. 통신 자원들(400)이 mMTC 네트워크 내의 복수의 UE들에 의해 공유되기 때문에, mMTC 네트워크 내의 제2 UE는, 개개의 패킷을 송신하기 위해 제1 UE가 사용하는 시간 슬롯들과 동일한 또는 상이한 시간 슬롯들을 사용할 수 있다. 유사하게, mMTC 네트워크 내의 각각의 UE는 개개의 패킷들을 송신하기 위해 적어도 하나의 추가적인 시간(예를 들어, 420-3, 422-3, 424-3, 426-3, 428-3, 430-3 등)을 가질 수 있다.

전술된 바와 같이, 예를 들어, 추가적인 시작 시간들이 시간 도메인을 따라 위치되는 경우, 공유된 통신 자원들(400)의 타이밍 구성은 mMTC 네트워크 내의 모든 UE들의 집합적 디코딩 상태에 기초하여 주기적으로 업데이트될 수 있다. 일례에서, (도 4의 예시적인 실시예에 도시된 바와 같이) 추가적인 시작 시간들 각각의 타이밍이 각각의 개개의 시리즈의 중간에 위치될 때, mMTC 네트워크의 BS는 복수의 UE들로부터 수신된 패킷들을 성공적으로 디코딩하는 비율이 너무 낮다고 결정하고, 따라서 추가적인 시작 시간들의 타이밍 위치들을 그에 따라 변경할 수 있다. 따라서, 통신 자원들(400)은 더 효율적으로 사용될 수 있다.

다른 실시예에서, 신규한 슬롯형 ALOHA 통신 프로토콜을 사용하는 통신 네트워크(예를 들어, URLLC(ultra-reliable low-latency communication) 네트워크)가 BS 및 복수의 UE들을 포함할 때, BS 및 복수의 UE들은 접속-지향 모드에서 서로 통신할 수 있다. 따라서, BS는 통신 자원들을 복수의 시간 슬롯들로 분할하고 시간 슬롯들을 복수의 "서브-시리즈"로 그룹화할 수 있고, 이들 각각은 패킷들을 송신하기 위한 복수의 UE들 중 하나 이상에 할당되는데, 즉, 하나의 서브-시리즈가 하나 이상의 UE들에 의해 동시에 사용될 수 있다. 특히, 서브-시리즈 각각은 개개의 시작 시간 및 시간 기간을 갖고, 시작 시간은 전술된 추가적인 시작 시간들 중 하나일 수 있다. 일부 실시예들에서, BS는 통신 자원들의 이러한 타이밍 구성을 표시하는 복수의 UE-특정 구성 신호들(예를 들어, RRC(radio resource control) 신호들)을 대응하는 UE들에 송신할 수 있다. 즉, UE들 각각은, UE들이 임의의 패킷을 송신하기 전에 개개의 할당된 서브-시리즈를 수신할 수 있다. 이러한 실시예에서, (예를 들어, 각각의 서브-시리즈의 시작 시간이 시간 도메인에 위치된 경우) 통신 자원들의 타이밍 구성은 통신 자원들의 현재 타이밍 구성을 사용하여 송신되는 패킷(들)의 개개의 디코딩 상태에 기초하여 준-지속적으로 업데이트될 수 있다.

일례로서 통신 자원들(400)을 사용하는 것을 계속하면, 복수의 서브-시리즈가 제공되며, 이들 각각은 시작 시간(420-1/422-1/424-1/426-1/428-1/430-1) 또는 추가적인 시작 시간(420-3/422-3/424-3/426-3/428-3/430-3)에 시작하고 개개의 시간 기간(예를 들어, 3개의 시간 슬롯들)을 갖는다. 그리고 각각의 UE는 개개의 패킷들을 송신하기 위해 하나 이상의 이러한 서브-시리즈를 할당받는다. URLLC 네트워크 내의 제1 UE는 시작 시간(420-1)에 시작하는 3개의 시간 슬롯들을 갖는 서브-시리즈 및 추가적인 시작 시간(420-3)에 시작하는 3개의 시간 슬롯들을 갖는 다른 서브-시리즈를 할당받을 수 있고; URLLC 네트워크 내의 제2 UE는 추가적인 시작 시간(420-3)에 시작하는 3개의 시간 슬롯들을 갖는 서브-시리즈 및 시작 시간(422-1)에 시작하는 3개의 시간 슬롯들을 갖는 다른 서브-시리즈를 할당받을 수 있다.

따라서, 제1 UE는 개개의 데이터 송신 능력(예를 들어, 데이터 버퍼가 이용가능한지 여부)에 기초하여 제1 패킷을 송신하기 위한 시간(420-1)에 그리고 후속적으로 시간(420-3)에 시작하는 시간 슬롯들을 사용할 수 있고, 제1 UE는 시간(420-3)에 시작하는 시간 슬롯들을 사용하여 제1 패킷 및 제2 패킷의 나머지 부분을 송신할지 여부를 결정할 수 있다. 따라서, 제1 UE는 자신의 제2 패킷을 송신하기 위해 다음 시리즈(422)의 시작 시간(422-1)까지 대기할 필요가 없다. 제2 UE는 제1 패킷을 송신하기 위해 시간(420-3)에 시작하는 시간 슬롯들을 사용할 수 있다. 따라서, 제2 UE는 자신의 제1 패킷을 송신하기 위해 제1 UE에 의해 사용되고 있는 시리즈(420) 다음의 시리즈(422)의 시작 시간(422-1)까지 대기할 필요가 없다. 추가로, 후속적으로, 시간(422-1)에, 개개의 데이터 송신 능력(예를 들어, 데이터 버퍼가 이용가능한지 여부)에 기초하여, 제2 UE는 시간(422-1)에 시작하는 시간 슬롯들을 사용하여 제1 패킷 및 제2 패킷의 나머지 부분을 송신할지 여부를 결정할 수 있다. 따라서, URLLC 네트워크 내의 UE들 각각은 패킷을 송신하기 위한 개개의 대기 시간을 단축시킬 수 있다. 따라서, 통신 자원들(400)은 더 효율적으로 사용될 수 있다.

전술된 바와 같이, 통신 자원들(400)의 타이밍 구성은 통신 자원들의 현재 타이밍 구성을 사용하여 송신되는 패킷(들)의 개개의 디코딩 상태에 기초하여 준-지속적으로 업데이트될 수 있다. 상기 예를 계속하면, 제1 UE가 시간(420-1)에 시작하는 시간 슬롯들을 사용하여 제1 패킷을 송신한 후, BS는 제1 패킷이 성공적으로 디코딩되었는지 여부를 표시하는 신호를 제1 UE에 피드백할 수 있다. 이러한 신호는, URLLC 네트워크 내의 복수의 UE들로부터 송신된 패킷들 각각이 수신되고 이어서 디코딩된 후, BS로부터 피드백될 수 있다. 일부 실시예들에서, BS는 시간에 걸쳐 UE들에 피드백된 복수의 이러한 신호들을 수집할 수 있고, 통신 자원들(400)의 타이밍 구성이 업데이트되어야 하는지 여부를 결정할 수 있다.

또 다른 실시예에서, 신규한 슬롯형 ALOHA 통신 프로토콜을 사용하는 통신 네트워크(예를 들어, eMBB(enhanced Mobile Broadband) 네트워크)가 BS 및 복수의 UE들을 포함할 때, BS 및 복수의 UE들은 접속-지향 모드에서 서로 통신할 수 있다. 더 구체적으로, BS는 송신 패킷들에 대한 UE의 개개의 승인된 자원들(예를 들어, 시간 슬롯들)을 UE들 각각에 할당한다. 이러한 실시예에서, BS는 통신 자원들을 복수의 시간 슬롯들로 분할하고 시간 슬롯들을 복수의 "시리즈"로 그룹화할 수 있고, 이들 각각은 패킷들을 송신하기 위한 하나의 UE에 할당되고, 특히 시리즈 각각은 개개의 시작 시간 및 시간 기간을 포함하고 전술된 추가적인 시작 시간들 중 하나를 더 포함한다. 일부 실시예들에서, 추가적인 시작 시간의 타이밍은 현재 패킷의 디코딩 상태에 기초하여 BS에 의해 동적으로 결정될 수 있다. 따라서, BS는 원래 제1 UE에 할당된 시리즈의 나머지 부분을 선택적으로 해제하고, 송신 패킷들에 대한 나머지 부분을 제2 UE에 재할당할 수 있고, 이는 아래에서 더 상세히 논의될 것이다. 일부 실시예들에서, BS는 통신 자원들의 이러한 타이밍 구성을 표시하는 다운링크 제어 신호들(예를 들어, PDCCH(physical downlink control channel) 신호들)을 대응하는 UE들에 송신할 수 있다. 즉, UE들 각각이 임의의 패킷을 송신하기 전에, UE는, 일부 실시예들에서, 다른 UE가 시리즈의 종료 시간까지 원래 그에 할당된 시리즈의 나머지 부분을 사용하는 것을 계속할 수 있더라도, 원래 이러한 다른 UE에 할당된 시리즈의 나머지 부분을 표시하는 개개의 다운링크 제어 신호를 수신할 수 있다.

일례로서 통신 자원들(400)을 사용하는 것을 계속하면, 각각의 UE는 개개의 패킷들을 송신하기 위해 원래 적어도 하나의 시리즈(420, 422, 424, 426, 428, 430)를 할당받고, 각각의 시리즈는 개개의 시작 시간(예를 들어, 420-1, 422-1, 424-1, 426-1, 428-1, 430-1) 및 시간 기간(예를 들어, 6개의 시간 슬롯들)을 포함하고, 적어도 하나의 추가적인 시작 시간(예를 들어, 420-3, 422-3, 424-3, 426-3, 428-3, 430-3)을 더 포함한다.

예를 들어, eMBB 네트워크 내의 제1 UE는 시리즈(420)를 원래 할당받을 수 있고; eMBB 네트워크 내의 제2 UE는 시리즈(422)를 원래 할당받을 수 있다. 일부 실시예들에서, 제1 UE는 제1 패킷을 송신하기 위해 시간(420-1)에 시작하는 시간 슬롯들을 사용할 수 있고, 후속적으로, BS는 제1 패킷의 CRC(cyclic redundancy check) 코드의 일관성을 체크함으로써 제1 패킷을 수신하고 성공적으로 디코딩한다. 또한, BS는 제1 UE에 원래 할당된 시리즈(420)가 오직 부분적으로, 예를 들어, 4개의 시간 슬롯들만 사용되었지만 제1 패킷이 성공적으로 디코딩되었다고 결정한다. 결국, BS는 시리즈(420)의 나머지 시간 슬롯들(예를 들어, 2개의 시간 슬롯들)을 해제하고 이러한 나머지 시간 슬롯들을 개개의 패킷들을 송신하기 위한 제2 UE에 재할당한다. 즉, BS는 시간 시간(420-1) 이후 4개의 시간 슬롯들에서 시리즈(420) 내의 추가적인 시작 시간의 타이밍을 결정한다. 따라서, 제2 UE는 패킷들을 송신하기 위해 시리즈(422)의 시작 시간(422-1)까지 대기할 필요가 없다. 따라서, 통신 자원들(400)은 더 효율적으로 사용될 수 있다.

본 발명의 다양한 실시예들이 앞서 설명되었지만, 이들은 제한의 방식이 아니라 단지 예시의 방식으로 제시된 것임을 이해해야 한다. 마찬가지로, 다양한 도면들은 예시적인 아키텍처 또는 구성을 도시할 수 있고, 이들은 당업자들이 본 발명의 예시적인 특징들 및 기능들을 이해할 수 있게 하기 위해 제공된다. 그러나, 이러한 당업자들은, 본 발명이 예시된 예시적인 아키텍처들 또는 구성들로 제한되는 것이 아니라, 다양한 대안적인 아키텍처들 및 구성들을 사용하여 구현될 수 있음을 이해할 것이다. 추가적으로, 당업자들에 의해 이해될 바와 같이, 일 실시예의 하나 이상의 특징들은 본 명세서에서 설명된 다른 실시예의 하나 이상의 특징들과 조합될 수 있다. 따라서, 본 개시의 범위 및 범주는 앞서 설명된 예시적인 실시예들 중 어느 것에 의해서도 제한되어서는 안 된다.

"제1", "제2" 등과 같은 지정을 사용하는 본 명세서의 엘리먼트에 대한 임의의 참조는 일반적으로, 그 엘리먼트들의 양 또는 순서를 제한하지 않음을 또한 이해한다. 오히려, 이러한 지정들은 둘 이상의 엘리먼트들 또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 수단으로서 본 명세서에서 사용될 수 있다. 따라서, 제1 및 제2 엘리먼트들에 대한 참조는, 2개의 엘리먼트들만이 본 명세서에서 이용될 수 있거나 제1 엘리먼트가 제2 엘리먼트에 임의의 방식으로 선행해야 한다는 것을 의미하지는 않는다.

추가적으로, 정보 및 신호들은 다양한 다른 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있음을 당업자는 이해할 것이다. 예를 들어, 상기 설명에서 참조될 수 있는, 예를 들어, 데이터, 명령어들, 커맨드들, 정보, 신호들, 비트들, 및 심볼들은 전압들, 전류들, 전자기파들, 자기 필드들 또는 자기 입자들, 광 필드들 또는 광 입자들, 또는 이들의 임의의 결합으로 표현될 수 있다.

당업자는, 본 명세서에 개시된 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 프로세서들, 수단들, 회로들, 방법들 및 기능들 중 임의의 것이 전자 하드웨어(예를 들어, 디지털 구현, 아날로그 구현 또는 이 둘의 조합), 펌웨어, 명령어들을 통합하는 프로그램 또는 설계 코드의 다양한 형태들(본 명세서에서, 편의상 "소프트웨어" 또는 "소프트웨어 모듈"로서 지칭될 수 있음), 또는 이러한 기술들의 임의의 조합에 의해 구현될 수 있음을 추가로 인식할 것이다. 하드웨어, 펌웨어 및 소프트웨어의 이러한 상호 호환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 이들의 기능적 관점에서 앞서 설명되었다. 이러한 기능이 하드웨어로 구현되는지, 펌웨어 또는 소프트웨어로 구현되는지, 또는 이러한 기술들의 조합으로 구현되는지 여부는 특정 애플리케이션 및 전체 시스템에 대해 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 개시의 범주를 벗어나게 하지 않는다.

또한, 당업자는, 본 명세서에 설명된 다양한 예시적인 로직 블록들, 모듈들, 디바이스들, 컴포넌트들 및 회로들이 범용 프로세서를 포함할 수 있는 집적 회로(IC), 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스 또는 이들의 임의의 조합 내에서 구현되거나 이들에 의해 수행될 수 있음을 이해할 것이다. 로직 블록들, 모듈들 및 회로들은 네트워크 내의 또는 디바이스 내의 다양한 컴포넌트들과 통신하기 위해 안테나들 및/또는 트랜시버들을 더 포함할 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안으로 프로세서는 임의의 종래 프로세서, 제어기 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 본 명세서에 설명된 기능들을 수행하기 위한 DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 적합한 구성으로서 구현될 수 있다.

소프트웨어로 구현되면, 기능들은 컴퓨터 판독가능한 매체 상에 하나 이상의 명령어 또는 코드로서 저장될 수 있다. 따라서, 본 명세서에 개시된 방법 또는 알고리즘의 단계들은 컴퓨터 판독가능한 매체 상에 저장된 소프트웨어로서 구현될 수 있다. 컴퓨터 판독가능한 매체들은, 일 장소에서 다른 장소로 컴퓨터 프로그램 또는 코드를 전달하도록 인에이블될 수 있는 임의의 매체들을 포함한 통신 매체들 및 컴퓨터 저장 매체들 둘 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스 가능한 임의의 이용가능한 매체일 수 있다. 제한이 아닌 예로써, 이러한 컴퓨터-판독가능한 매체는 RAM, ROM, EEPROM, CD-ROM, 또는 다른 광학 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령어들 또는 데이터 구조들의 형태로 요구되는 프로그램 코드를 저장하기 위해 사용될 수 있으며 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다.

본 문헌에서, 본 명세서에서 사용되는 바와 같은 용어 "모듈"은 본 명세서에서 설명된 연관된 기능들을 수행하기 위한 소프트웨어, 펌웨어, 하드웨어 및 이러한 요소들의 임의의 조합을 지칭한다. 추가적으로, 논의의 목적으로, 다양한 모듈들은 이산적 모듈들로서 설명되지만; 당업자에게 명백할 바와 같이, 본 발명의 실시예들에 따른 연관된 기능들을 수행하는 단일 모듈을 형성하도록 둘 이상의 모듈들이 조합될 수 있다.

추가적으로, 메모리 또는 다른 저장부 뿐만 아니라 통신 컴포넌트들이 본 발명의 실시예들에서 이용될 수 있다. 명확성 목적으로, 상기 설명은 상이한 기능적 유닛들 및 프로세서들을 참조하여 본 발명의 설명된 실시예들을 갖는 것이 인식될 것이다. 그러나, 본 발명을 벗어남이 없이, 상이한 기능적 유닛들, 프로세싱 유닛 요소들 또는 도메인들 사이에서 기능의 임의의 적합한 분배가 사용될 수 있음이 명백할 것이다. 예를 들어, 별개의 프로세싱 로직 요소들 또는 제어기들에 의해 수행될 것으로 예시된 기능은 동일한 프로세싱 로직 요소 또는 제어기에 의해 수행될 수 있다. 따라서, 특정한 기능적 유닛들에 대한 참조들은 엄격한 논리적 또는 물리적 구조 또는 조직을 표시하기 보다는, 단지 설명된 기능을 제공하기 위한 적합한 수단에 대한 참조들이다.

본 개시에서 설명된 구현들에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에서 정의된 일반적인 원리들은 본 개시의 범주를 벗어나지 않으면서 다른 구현들에 적용될 수 있다. 따라서, 본 개시는 본 명세서에 설명된 구현들로 제한되도록 의도되는 것이 아니라, 아래의 청구항들에서 인용되는 바와 같이, 본 명세서에 개시된 신규한 특징들 및 원리들과 일치하는 가장 넓은 범주에 부합할 것이다.

Claims (13)

1. 방법으로서,
   시간 도메인을 따라 인접하게 배정된(allocated) 복수의 시간 슬롯 자원들을 결정하는 단계 - 상기 복수의 시간 슬롯 자원들 중 제1 서브세트는 제1 신호를 수신하기 위해 할당되고(assigned), 상기 시간 도메인을 따라 상기 복수의 시간 슬롯 자원들의 상기 제1 세트 이후에 인접하게 배정되는 상기 복수의 시간 슬롯 자원들의 제2 서브세트는 제2 신호를 수신하도록 할당됨 -; 및
   상기 복수의 시간 슬롯 자원들의 상기 제1 서브세트의 일부에서 송신된 상기 제2 신호를 수신하는 단계를 포함하는, 방법.
2. 제1항에 있어서,
   상기 복수의 시간 슬롯 자원들은 슬롯형 ALOHA 프로토콜에 기초하여 상기 시간 도메인을 따라 인접하게 배정되는 것인, 방법.
3. 제1항에 있어서,
   상기 복수의 시간 슬롯 자원들의 상기 제1 서브세트의 일부에서 송신된 상기 제2 신호를 수신하기 전에, 상기 복수의 시간 슬롯 자원들의 상기 제1 서브세트의 종료 시간 이전에 있는 상기 복수의 시간 슬롯 자원들의 상기 제2 서브세트의 업데이트된 시작 시간을 결정하는 단계를 더 포함하는, 방법.
4. 제3항에 있어서,
   상기 복수의 시간 슬롯 자원들의 상기 제2 서브세트의 상기 업데이트된 시작 시간을 표시하는 비-사용자 장비-특정 구성 신호를 복수의 비접속 통신 노드들에 브로드캐스트하는 단계를 더 포함하는, 방법.
5. 제3항에 있어서,
   상기 복수의 시간 슬롯 자원들의 상기 제2 서브세트의 상기 업데이트된 시작 시간을 표시하는 사용자 장비-특정 구성 신호를 제1 접속-지향 통신 노드에 송신하는 단계를 더 포함하는, 방법.
6. 제3항에 있어서,
   상기 제1 신호를 디코딩한 상태에 기초하여, 상기 복수의 시간 슬롯 자원들의 상기 제2 서브세트의 상기 업데이트된 시작 시간을 표시하는 제어 신호를 제2 접속-지향 통신 노드에 송신하는 단계를 더 포함하는, 방법.
7. 방법으로서,
   시간 도메인을 따라 인접하게 배정된 복수의 시간 슬롯 자원들의 제1 서브세트를 사용하여 제1 신호를 전송하는 단계; 및
   상기 복수의 시간 슬롯 자원들의 상기 제1 서브세트의 종료 시간 이전에 있는 업데이트된 시작 시간을 갖는 상기 복수의 시간 슬롯 자원들의 제2 서브세트를 사용하여 제2 신호를 전송하는 단계를 포함하는, 방법.
8. 제7항에 있어서,
   상기 복수의 시간 슬롯 자원들은 슬롯형 ALOHA 프로토콜에 기초하여 상기 시간 도메인을 따라 인접하게 배정되는 것인, 방법.
9. 제7항에 있어서,
   상기 제2 신호를 전송하기 전에, 상기 복수의 시간 슬롯 자원들의 상기 제2 서브세트의 상기 업데이트된 시작 시간을 표시하는 비-사용자 장비-특정 구성 신호를 수신하는 단계를 더 포함하는, 방법.
10. 제7항에 있어서,
    상기 제2 신호를 전송하기 전에, 상기 복수의 시간 슬롯 자원들의 상기 제2 서브세트의 상기 업데이트된 시작 시간을 표시하는 사용자 장비-특정 구성 신호를 수신하는 단계를 더 포함하는, 방법.
11. 제7항에 있어서,
    상기 복수의 시간 슬롯 자원들의 상기 제2 서브세트의 상기 업데이트된 시작 시간을 표시하는 제어 신호를 수신하는 단계를 더 포함하고, 상기 제어 신호는 상기 제1 신호를 디코딩한 상태에 대응하는 것인, 방법.
12. 제1항 내지 제11항 중 어느 한 항의 방법을 수행하도록 구성되는 컴퓨팅 디바이스.
13. 제1항 내지 제11항 중 어느 한 항의 방법을 수행하기 위한 컴퓨터 실행가능 명령어들을 저장하는 비일시적 컴퓨터 판독가능한 매체.

Images