KR20200026341A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20200026341A KR20200026341A KR1020180101769A KR20180101769A KR20200026341A KR 20200026341 A KR20200026341 A KR 20200026341A KR 1020180101769 A KR1020180101769 A KR 1020180101769A KR 20180101769 A KR20180101769 A KR 20180101769A KR 20200026341 A KR20200026341 A KR 20200026341A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- forming
- adhesive layer
- substrate
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000012790 adhesive layer Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 10
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 claims description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000009832 plasma treatment Methods 0.000 abstract 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000011161 development Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
- G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
- G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
하드 마스크 구조체를 포함하는 반도체 소자의 제조방법에 관한 기술이다. 처리 공간을 한정하는 챔버, 상기 챔버의 하부 영역에 배치되며 처리될 기판을 지지하는 기판 지지대, 및 상기 기판을 향하여 공정 가스를 제공하는 샤워 헤드를 포함하는 플라즈마 처리 장치 내에서 하드 마스크 구조체를 구비한 반도체 소자를 제조하는 방법으로서, 피식각층을 구비한 상기 기판 상부에 하드 마스크막을 형성하는 단계, 및 상기 하드 마스크막 상부에 포토 레지스트막을 형성하는 단계를 포함한다. 상기 하드 마스크막을 형성하는 단계와, 상기 포토 레지스트막을 형성하는 단계 사이에, 상기 하드 마스크막과 상기 포토 레지스트막간의 접착력을 개선하기 위한 소수성 물질로 이루어진 접착층을 형성하는 단계를 더 포함할 수 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 패턴 붕괴를 방지할 수 있는 하드 마스크 구조체를 포함하는 반도체 소자의 제조방법에 관한 것이다.
근 반도체 산업은 수백 나노미터 크기의 패턴에서 수 내지 수십 나노미터 크기의 패턴을 가지는 초미세 기술로 발전하고 있다. 이러한 초미세 기술을 실현하기 위해서는 다양한 리소그라피 기술이 제안되고 있다.
근래, 반도체 소자의 고집적화에 따라, 노광 한계 이하의 선폭을 갖는 미세 패턴이 요구되고 있다. 또한, 미세 패턴을 한정하기 위하여, 포토레지스트 패턴의 형상을 피식각층에 전사하기 위한 중간막의 역할을 수행하는 하드 마스크가 제안되었다.
하드 마스크와 포토레지스트막 사이에, 기판, 피식각층 또는 하드 마스크층의 표면 또는 계면에서 반사되는 빛을 흡수하거나, 간섭 효과를 상쇄시키기 위한 반사 방지막(BARC: Bottom anti reflective coating)이 개재되고 있다. 예를 들어, 반사 방지막은 SiON 막으로 형성될 수 있다.
그런데, SiON 물질인 반사 방지막은 친수 성향을 가지고 있기 때문에, 유기 용매인 포토 레지스트막과의 접착 특성이 열악하다. 이로 인해, 노광 공정시 패턴 붕괴(pattern collapse) 문제를 야기할 수 있다.
더욱이, 피식각층, 반사막 및 포토레지스트 막이 각기 다른 장비에서 형성됨에 따라, 접합 특성이 더 열악해질 수 있다.
본 발명은 접착 특성을 개선하여, 패턴 붕괴를 방지할 수 있는 EUV 광원용 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법은 처리 공간을 한정하는 챔버, 상기 챔버의 하부 영역에 배치되며 처리될 기판을 지지하는 기판 지지대, 및 상기 기판을 향하여 공정 가스를 제공하는 샤워 헤드를 포함하는 플라즈마 처리 장치 내에서 하드 마스크 구조체를 구비한 반도체 소자를 제조하는 방법으로서, 피식각층을 구비한 상기 기판 상부에 하드 마스크막을 형성하는 단계, 및 상기 하드 마스크막 상부에 포토 레지스트막을 형성하는 단계를 포함한다. 상기 하드 마스크막을 형성하는 단계와, 상기 포토 레지스트막을 형성하는 단계 사이에, 상기 하드 마스크막과 상기 포토 레지스트막간의 접착력을 개선하기 위한 소수성 물질로 이루어진 접착층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, EUV 광원을 노광원으로 이용하는 하드 마스크 구조체 제작 시, 반사 방지막을 개재하는 대신, 하드 마스크막과 포토 레지스트막 사이에 소수성 물질로서 접착층을 개재하여, 노광 및 현상 공정시, 포토레지스트 패턴의 붕괴를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 하드 마스크 구조체를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 실리콘 카바이드로 된 접착층의 특성을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 플라즈마 인가 방식 별 증착률을 보여주는 그래프이다.
도 4는 본 발명의 실시예에 따른 플라즈마 인가 방식 별 접착층의 콘택 앵글 및 탄소 함유량을 보여주는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 실리콘 카바이드 접착층을 형성하기 위한 플라즈마 처리 장치의 개략적인 단면도이다.
도 2는 본 발명의 실시예에 따른 실리콘 카바이드로 된 접착층의 특성을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 플라즈마 인가 방식 별 증착률을 보여주는 그래프이다.
도 4는 본 발명의 실시예에 따른 플라즈마 인가 방식 별 접착층의 콘택 앵글 및 탄소 함유량을 보여주는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 실리콘 카바이드 접착층을 형성하기 위한 플라즈마 처리 장치의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 마스크 구조체를 나타낸 단면도이다. 본 발명의 실시예는 13.5nm 파장의 EUV 광원에 최적화된 형태의 하드 마스크 구조체를 제공할 것이다.
도 1을 참조하면, 피식각층(도시되지 않음)을 포함하는 반도체 기판(100) 상부에 하드 마스크 구조체(HM)가 형성된다. 하드 마스크 구조체(HM)는 순차적으로 적층된 하드 마스크막(110), 접착층(120) 및 포토 레지스트막(130)을 포함할 수 있다.
하드 마스크막(110)은 반도체 기판(100)의 피식각층 상부에 형성될 수 있다. 예를 들어, 하드 마스크막(110)은 실리콘 산질화막(SiON)을 포함할 수 있다. 예를 들어, 하드 마스크막(110)은 260Å 내지 300Å 두께로 형성될 수 있다.
접착층(120)은 하드 마스크막(110) 표면에 형성될 수 있다. 접착층(120)은 하드 마스크막(110) 및 포토 레지스트막(130) 사이의 접착 특성을 동시에 만족시킬 수 있도록, 하드 마스크막(110)을 구성하는 성분을 포함하면서, 유기 물질인 포토 레지스트막(130)과 접착 특성을 위해 소수성을 갖는 물질로 형성될 수 있다. 본 실시예에서, 접착층(120)은 예를 들어, 실리콘 카바이드(SiC)로 형성될 수 있다.
또한, 하드 마스크막(110) 및 접착층(120) 간의 접착 특성을 보다 개선할 수 있도록, PECVD(plasma enhanced chemical vapor deposition) 장치에서 인-시튜(in situ)로 형성될 수 있다. 이와 같이 하드 마스크막(110)과 접착층(120)의 동일 장비내에서 연속적으로 형성되기 때문에 생산성이 크게 개선될 수 있다.
상기 포토 레지스트막(130)은 예를 들어, 스핀 코팅(spin coating) 방식으로 형성될 수 있다.
도 2는 본 발명의 실시예에 따른 실리콘 카바이드(SiC)로 된 접착층의 특성을 보여주는 도면이다.
도 2를 참조하면, 본 실시예에 따른 접착층(120)은 상술한 바와 같이 실리콘 카바이드(SiC) 물질을 이용할 수 있다. 이와 같은 실리콘 카바이드(SiC)는 그 상부면에 물을 떨어뜨렸을 때, 실리콘 카바이드(SiC)와 물이 이루는 각도(이하, 콘택 앵글: θ)가 둔각을 이루는 것으로 알려져 있다. 이와 같이, 콘택 앵글이 둔각을 갖는 경우, 소수성을 갖는 것으로 알려져, 유기 물질인 포토 레지스트막(130)과의 실리콘 카바이드간의 접촉 특성이 보다 견고해질 수 있다.
또한, 본 실시예의 접착층(120)은 EUV 광원을 사용하는 마스크 공정에 제공되는 마스크 구조체(HM)의 일부이므로, 하드 마스크막(110) 두께의 2 내지 5%에 해당하는 5Å 내지 15Å 두께로 형성될 수 있다. 알려진 바와 같이, EUV 광원은 KrF 및 ArF 광원보다 단파장을 갖기 때문에, KrF 및 ArF에서 요구되었던 포토 레지스트막 및 하드 마스크막의 두께 보다는 현저히 감소된 포토 레지스트막 및 하드 마스크막의 두께가 요구된다. 이에 따라, 본 실시예의 접착층(120)은 하드 마스크로서의 역할보다는 하드 마스크막(110)과 포토 레지스트막(130)간의 접착 특성을 개선하기 위한 역할만 수행할 수 있을 정도의 두께로 형성될 수 있다.
KrF 및 ArF 광원은 노광 공정시, 하부 레이어의 반사율의 영향을 많이 받는 반면, EUV 광원은 흡수 특성이 우수하므로, 노광 공정 시, 하부 레이어의 반사율에 영향을 받지 않는다. 그러므로, 기존의 하드 마스크막과 같이 반사 방지막이 증착될 필요가 없다. 이에 따라, 본 실시예의 마스크 구조체(HM)는 비록 반사 방지막을 구비하지 않더라도, EUV 노광 공정시, 충분히 마스크의 역할을 수행할 수 있다.
또한, PECVD 방식에 의해 박막의 실리콘 카바이드(SiC) 접착층(120)을 증착하기 위하여, PECVD 장치내에 100 내지 300sccm의 공정 가스 및 2500 내지 3500sccm의 불활성 가스가 공급될 수 있다. 공정 가스로는 3MS(Trimethylsilane: C3H10Si) 또는 4MS(Tetramethylsilane: Si(CH3)4) 물질이 이용될 수 있고, 플라즈마를 발생시키기 위하여, He 또는 Ar등의 불활성 가스가 이용될 수 있다.
다음의 표 1은 실리콘 카바이드 접착층(120)을 증착하기 위한 증착 조건을 나타낸 표이다. 하기 표에서 “CW”는 지속적으로 플라즈마가 인가되는 조건이며, “pulse”는 펄스 형태로 플라즈마가 인가되는 조건을 나타낸다.
| IItem | RF pulse | Recipe | ||||||
| 주파수(Hz) | Duty(%) | 온도(℃) | 3MS(sccm) | He(sccm) | HF(W) | 압력(torr) | Gap(mm) | |
| CW | 350 | 150 | 3000 | 100 | 2.5 | 9 | ||
| pulse | 500 | 50 | 350 | 150 | 3000 | 75 | 2.5 | 13 |
상기 표와 같이, 실리콘 카바이드(SiC) 접착층(120)을 형성하기 위한 PECVD 공정은 플라즈마 전원 공급부를 통해 75 내지 150W의 RF(radio frequency) HF 파워(High frequency power) 및 PECVD 챔버 내부의 압력을 2 내지 3 torr로 유지한 상태로 진행될 수 있다. 또한, 최적의 실리콘 카바이드(SiC) 특성을 얻을 수 있도록, PECVD 장치의 전극간의 거리, 예컨대, 샤워 헤드와 기판 지지대 사이의 간격은 5 내지 15 mm를 유지할 수 있다. 상기 파워 및 전극간의 거리를 조절함에 따라, 접착층(120)의 두께 균일도를 제어할 수 있다.
또한, 실리콘 카바이드(SiC) 접착층(120)을 형성하기 위한 PECVD 공정은 연속 플라즈마 방식(CW) 또는 펄스 플라즈마 방식(Pulse)으로 진행될 수 있다.
도 3은 본 발명의 실시예에 따른 플라즈마 인가 방식별 증착률을 보여주는 그래프이다.
도 3을 참조하면, 일정 조건하에서, 연속 플라즈마 인가 방식을 채택하는 경우, 약 1.8Å/sec의 증착률(depo. rate)을 나타내었다(도면의 A구간).
한편, 상기 연속 플라즈마 인가 방식과 동일한 공정 조건 하에서, 펄스 플라즈마 방식을 채택하는 경우, 플라즈마 파워의 크기 보다는 듀티비(duty ratio)에 따라, 증착률(depo. rate)이 가변될 수 있다(도면의 B구간). 이와 같이 펄스 플라즈마 방식을 이용하는 경우, 공정 조건 제어가 용이하며, 접착층의 타겟 두께 제어가 용이하다.
도 4는 본 발명의 실시예에 따른 플라즈마 인가 방식 별 접착층의 콘택 앵글 및 탄소 함유량을 보여주는 그래프이다.
도 4를 참조하면, 일정 공정 조건하에서, 연속 플라즈마 방식을 채택하여 실리콘 카바이드(SiC) 접착층(120)을 형성하는 경우, 93°의 콘택 앵글 및 6.7%의 탄소(C) 함량을 갖는 실리콘 카바이드(SiC) 접착층(120)이 증착되었다.
한편, 상기 연속 플라즈마 방식과 동일한 공정 조건하에서, 500Hz의 트리거 펄스 주파수 및 50% 듀티 비를 갖는 펄스 플라즈마 방식으로 실리콘 카바이드(SiC) 접착층(120)을 형성하는 경우, 96°의 콘택 앵글 및 7%의 탄소(C) 함량을 갖는 실리콘 카바이드(SiC) 접착층(120)이 증착되었다.
상기한 실험을 통해, 콘택 앵글 및 탄소 함량을 고려하여. 플라즈마 인가 방식을 선택할 수 있다.
도 5는 본 발명의 일 실시예에 따른 실리콘 카바이드 접착층을 형성하기 위한 플라즈마 처리 장치의 개략적인 단면도이다.
도 5를 참조하면, 플라즈마 처리 장치(20)는 챔버(200), 컨트롤러(201), 샤워헤드(230), 기판 지지부(240), 구동부(250), 플라즈마 전원 공급부(260), 매칭 네트워크(270) 및 히터 전원 공급부(290)를 포함할 수 있다.
챔버(200)는 상부가 개방된 본체(210) 및 본체(210)의 상단 외주에 설치되는 탑 리드(220)를 포함할 수 있다. 탑 리드(220)의 내부 공간은 샤워 헤드(230)에 의해 폐쇄될 수 있다. 아울러, 샤워 헤드(230)와 탑 리드(220) 사이에는 절연 링(r)이 설치되어, 챔버(200)와 샤워 헤드(230)를 전기적으로 절연시킬 수 있다.
챔버(200) 내부 공간은 증착 공정 등 기판(100)에 대한 처리가 이루어지는 공간일 수 있다. 본체(210) 측면의 지정된 위치에 기판(100)이 반입 및 반출될 게이트(G)가 마련될 수 있다.
또한, 챔버(200) 내부를 진공화하기 위하여, 펌프(212)가 챔버(200) 하부에 위치된 배기구(도시되지 않음)에 연결될 수 있다.
샤워 헤드(230)는 탑 리드(top lid: 220) 내측에 기판 지지부(240)와 대향하도록 설치될 수 있다. 샤워 헤드(230)는 외부로부터 공급되는 다양한 공정 가스를 가스 라인(232)을 통해 공급받아 챔버(200) 내부로 분사할 수 있다. 본 실시예에서 샤워 헤드(230)는 플라즈마를 발생시키기 위한 제 1 전극으로 작용할 수 있다.
또한, 상기 가스 라인(232)은 공정 가스 공급부(280a) 및 불활성 가스 공급부(280b)와 연결되도록 분기될 수 있고, 각각의 분기 라인에 밸브(V1,V2)가 각각 설치될 수 있다. 공정 가스는 예를 들어, 3MS 또는 4MS 물질이 이용될 수 있고, 불활성 가스는 He 가스가 이용될 수 있다.
기판 지지부(240)는 기판 안착부(서셉터, 242) 및 지지축(244)을 포함할 수 있다. 기판 안착부(242)는 상면에 적어도 하나의 기판(100)이 안착되도록 전체적으로 평판 형상을 가질 수 있다. 지지축(244)은 기판 안착부(242) 후면에 수직 결합되며, 챔버(200) 저부의 관통공을 통해 외부의 구동부(250)와 연결되어, 기판 안착부(242)를 승강 및/또는 회전시키도록 구성될 수 있다. 본 실시예에서, 기판 안착부(242)는 플라즈마를 발생시키기 위한 제 2 전극으로 작용할 수 있다.
또한, 기판 안착부(242)의 내부에는 히터(246)가 구비되어 상부에 안착된 기판(100)의 온도를 조절할 수 있다.
컨트롤러(201)는 플라즈마 처리 장치(20)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(201)는 플라즈마 처리 장치의 각 구성 요소(200~290, V1,V2)의 동작을 제어하며, 실리콘 카바이드 접착층의 증착을 위한 제어 파라미터를 설정할 수 있다. 도시하지 않았지만, 컨트롤러(201)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
플라즈마 전원 공급부(260)는 소정 주파수 전원, 예컨대, HF(High frequency) RF(radio frequency) 전원을 플라즈마 전원 소스로 제공하도록 구성될 수 있다. 매칭 네트워크(270)는 상기 인가 전원에 접속되도록 매칭시킬 수 있다. 매칭 네트워크(270)는 상기 전원의 출력 임피던스와 챔버(200)내의 부하 임피던스를 상호 매칭시켜 RF 전원이 챔버(200)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.
히터 전원 공급부(290)는 히터(246)에 전원을 공급하여 히터(246)가 발열하도록 구성될 수 있다.
본 실시예에서, 플라즈마 처리 장치로서 PECVD 장치를 일예로 설명하고 있지만, 여기에 한정하지 않고, 듀얼 플라즈마 전원을 이용하는 플라즈마 처리 장치 역시 본 실시예에 적용될 수 있음은 물론이다.
이상 본 발명에서 자세히 설명한 바와 같이, 본 발명에 따르면, EUV 광원을 노광원으로 이용하는 하드 마스크 구조체 제작시, 반사 방지막을 개재하는 대신, 하드 마스크막과 포토 레지스트막 사이에 소수성 물질로서 접착층을 개재하여, 노광 및 현상 공정시, 포토레지스트 패턴의 붕괴를 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 반도체 기판 110 : 하드 마스크막
120 : 접착층 130 : 포토 레지스트막
120 : 접착층 130 : 포토 레지스트막
Claims (10)
- 처리 공간을 한정하는 챔버, 상기 챔버의 하부 영역에 배치되며 처리될 기판을 지지하는 기판 지지대, 및 상기 기판을 향하여 공정 가스를 제공하는 샤워 헤드를 포함하는 플라즈마 처리 장치 내에서 하드 마스크 구조체를 구비한 반도체 소자를 제조하는 방법으로서,
피식각층을 구비한 상기 기판 상부에 하드 마스크막을 형성하는 단계; 및
상기 하드 마스크막 상부에 포토 레지스트막을 형성하는 단계를 포함하고,
상기 하드 마스크막을 형성하는 단계와, 상기 포토 레지스트막을 형성하는 단계 사이에, 상기 하드 마스크막과 상기 포토 레지스트막간의 접착력을 개선하기 위한 소수성 물질로 이루어진 접착층을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법. - 제 1 항에 있어서,
상기 하드 마스크막을 형성하는 단계와 상기 접착층을 형성하는 단계는 인 시튜(in situ)로 진행하는 반도체 소자의 제조방법. - 제 2 항에 있어서,
상기 하드 마스크막은 실리콘 산질화막(SiON)을 포함하는 반도체 소자의 제조방법. - 제 3 항에 있어서,
상기 접착층은 실리콘 카바이드(SiC)를 포함하는 반도체 소자의 제조방법. - 제 4 항에 있어서,
상기 접착층을 형성하는 단계는,
상기 샤워 헤드를 통해 상기 내부 공간으로 100 내지 300sccm의 공정 가스 및 2500 내지 3500sccm의 불활성 가스를 공급하고, 상기 플라즈마 처리 장치의 RF 전원 공급부를 통해 75 내지 150W의 파워를 상기 샤워 헤드에 인가하여 상기 챔버 내에 플라즈마를 발생시키고, 상기 챔버 내부의 압력을 2 내지 3 torr로 유지하여 상기 접착층을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법. - 제 5 항에 있어서,
상기 공정 가스는 3MS(Trimethylsilane: C3H10Si) 및 4MS(Tetramethylsilane: Si(CH3)4) 중 선택되는 하나인 반도체 소자의 제조방법. - 제 5 항에 있어서,
상기 접착층을 형성하는 단계에서,
상기 샤워 헤드 및 상기 기판 지지대의 간격을 5 내지 15mm 범위로 설정한 상태에서 상기 접착층을 형성하는 반도체 소자의 제조방법. - 제 5 항에 있어서,
상기 접착층을 형성하는 단계시, 펄스 형태로 플라즈마를 제공하는 것을 특징으로 하는 반도체 소자의 제조방법. - 제 5 항에 있어서,
상기 접착층을 형성하는 단계시, 연속적으로 플라즈마를 제공하는 것을 특징으로 하는 반도체 소자의 제조방법. - 제 1 항에 있어서,
상기 접착층은 상기 하드 마스크막 두께의 2 내지 4%의 두께를 갖도록 형성하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180101769A KR102515391B1 (ko) | 2018-08-29 | 2018-08-29 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180101769A KR102515391B1 (ko) | 2018-08-29 | 2018-08-29 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200026341A true KR20200026341A (ko) | 2020-03-11 |
| KR102515391B1 KR102515391B1 (ko) | 2023-03-31 |
Family
ID=69810073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180101769A KR102515391B1 (ko) | 2018-08-29 | 2018-08-29 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102515391B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060127109A (ko) * | 2004-01-13 | 2006-12-11 | 동경 엘렉트론 주식회사 | 반도체장치의 제조방법 및 성막시스템 |
| KR20100042959A (ko) * | 2008-10-17 | 2010-04-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| JP2012231162A (ja) * | 2005-06-28 | 2012-11-22 | Lam Research Corporation | エッチングマスクスタックを用いたマルチマスクプロセス |
| KR20190079366A (ko) * | 2017-12-27 | 2019-07-05 | 삼성전자주식회사 | 미세 패턴 형성 방법 및 기판 처리 장치 |
-
2018
- 2018-08-29 KR KR1020180101769A patent/KR102515391B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060127109A (ko) * | 2004-01-13 | 2006-12-11 | 동경 엘렉트론 주식회사 | 반도체장치의 제조방법 및 성막시스템 |
| JP2012231162A (ja) * | 2005-06-28 | 2012-11-22 | Lam Research Corporation | エッチングマスクスタックを用いたマルチマスクプロセス |
| KR20100042959A (ko) * | 2008-10-17 | 2010-04-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| KR20190079366A (ko) * | 2017-12-27 | 2019-07-05 | 삼성전자주식회사 | 미세 패턴 형성 방법 및 기판 처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102515391B1 (ko) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102535094B1 (ko) | 반도체 제조에서 플라즈마 프로세스 공간을 제어하도록 전기적 비대칭 효과를 사용하기 위한 시스템들 및 방법들 | |
| US20200111669A1 (en) | Method for depositing oxide film by peald using nitrogen | |
| US7829159B2 (en) | Method of forming organosilicon oxide film and multilayer resist structure | |
| WO2011087698A2 (en) | Pecvd multi-step processing with continuous plasma | |
| US20200111666A1 (en) | Systems and Methods for UV-Based Suppression of Plasma Instability | |
| US11887811B2 (en) | Semiconductor processing chambers for deposition and etch | |
| KR102515391B1 (ko) | 반도체 소자의 제조방법 | |
| US20220028687A1 (en) | Method of depositing thin film and method of manufacturing semiconductor device using the same | |
| US7989366B2 (en) | Dopant activation in doped semiconductor substrates | |
| KR102493935B1 (ko) | 비정질 실리콘막의 제조방법 | |
| US11640905B2 (en) | Plasma enhanced deposition of silicon-containing films at low temperature | |
| KR20210042205A (ko) | 반도체 소자의 제조방법 | |
| KR20220017055A (ko) | 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US20040097098A1 (en) | Method for fabricating a semiconductor device | |
| US20220044930A1 (en) | Pulsed-plasma deposition of thin film layers | |
| US11139168B2 (en) | Chamber deposition and etch process | |
| WO2023080004A1 (ja) | 成膜方法、及び成膜装置 | |
| KR102179281B1 (ko) | 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법 | |
| US20220157602A1 (en) | Silicon oxide gap fill using capacitively coupled plasmas | |
| KR20200027115A (ko) | 박막 증착 방법 | |
| KR20230170428A (ko) | 기판 처리 방법 | |
| KR20230087681A (ko) | 박막 증착 장치 및 이를 이용한 박막 증착 방법 | |
| KR20230060120A (ko) | 탄소 도핑된 비정질 실리콘 박막을 이용한 박막 증착 방법 | |
| KR20220036390A (ko) | 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| TW202120739A (zh) | 表面被覆材料層 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |