KR20200023079A - 트랜지스터를 포함하는 선형 증폭기 - Google Patents

트랜지스터를 포함하는 선형 증폭기 Download PDF

Info

Publication number
KR20200023079A
KR20200023079A KR1020180099463A KR20180099463A KR20200023079A KR 20200023079 A KR20200023079 A KR 20200023079A KR 1020180099463 A KR1020180099463 A KR 1020180099463A KR 20180099463 A KR20180099463 A KR 20180099463A KR 20200023079 A KR20200023079 A KR 20200023079A
Authority
KR
South Korea
Prior art keywords
transistor
voltage value
electrically connected
signal
present
Prior art date
Application number
KR1020180099463A
Other languages
English (en)
Inventor
이상호
변철우
손주호
이정호
Original Assignee
삼성전자주식회사
원광대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 원광대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020180099463A priority Critical patent/KR20200023079A/ko
Priority to PCT/KR2019/010655 priority patent/WO2020040548A1/ko
Publication of KR20200023079A publication Critical patent/KR20200023079A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 4G 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 통신 시스템을 IoT 기술과 융합하는 통신 기법 및 그 시스템에 관한 것이다. 본 개시는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스 (예를 들어, 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 헬스 케어, 디지털 교육, 소매업, 보안 및 안전 관련 서비스 등)에 적용될 수 있다.
본 발명은 공급 받은 입력신호를 증폭시키는 제1 트랜지스터, 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 선형성(linearity)을 유지하기 위해 상기 제1 트랜지스터와 병렬로 연결되는 제2 트랜지스터 및 상기 제1 트랜지스터의 소스단에 전기적으로 연결되는 인덕터를 포함하며, 상기 제2 트랜지스터의 소스단은 그라운드와 전기적으로 연결되는 것을 특징으로 하는 신호 증폭기를 제공한다.

Description

트랜지스터를 포함하는 선형 증폭기{AN AMPLIFIER WITH LINEARIZATION INCLUDING A TRANSISTOR}
본 발명은 선형성을 유지하면서도 게인값을 향상시킬 수 있는 선형 증폭기에 관한 것이다.
4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후 (Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후 (Post LTE) 이후의 시스템이라 불리어지고 있다. 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역 (예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다. 또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크 (cloud radio access network: cloud RAN), 초고밀도 네트워크 (ultra-dense network), 기기 간 통신 (Device to Device communication: D2D), 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (Coordinated Multi-Points), 및 수신 간섭제거 (interference cancellation) 등의 기술 개발이 이루어지고 있다. 이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM (Hybrid FSK and QAM Modulation) 및 SWSC (Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및SCMA(sparse code multiple access) 등이 개발되고 있다.
한편, 인터넷은 인간이 정보를 생성하고 소비하는 인간 중심의 연결 망에서, 사물 등 분산된 구성 요소들 간에 정보를 주고 받아 처리하는 IoT(Internet of Things, 사물인터넷) 망으로 진화하고 있다. 클라우드 서버 등과의 연결을 통한 빅데이터(Big data) 처리 기술 등이 IoT 기술에 결합된 IoE (Internet of Everything) 기술도 대두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소 들이 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 연구되고 있다. IoT 환경에서는 연결된 사물들에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(information technology)기술과 다양한 산업 간의 융합 및 복합을 통하여 스마트홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전, 첨단의료서비스 등의 분야에 응용될 수 있다.
이에, 5G 통신 시스템을 IoT 망에 적용하기 위한 다양한 시도들이 이루어지고 있다. 예를 들어, 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 5G 통신 기술이 빔 포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처리 기술로써 클라우드 무선 액세스 네트워크(cloud RAN)가 적용되는 것도 5G 기술과 IoT 기술 융합의 일 예라고 할 수 있을 것이다.
본 발명은 차단 주파수(cutoff frequency)의 감소 없이도 선형성을 유지할 수 있는 선형 증폭기를 제안하고자 한다.
본 발명은 공급 받은 입력신호를 증폭시키는 제1 트랜지스터, 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 선형성(linearity)을 유지하기 위해 상기 제1 트랜지스터와 병렬로 연결되는 제2 트랜지스터 및 상기 제1 트랜지스터의 소스단에 전기적으로 연결되는 인덕터를 포함하며, 상기 제2 트랜지스터의 소스단은 그라운드와 전기적으로 연결되는 것을 특징으로 하는 신호 증폭기를 제공한다.
상기 제2 트랜지스터는 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 혼변조(intermodulation)를 제거할 수 있다.
상기 제1 트랜지스터의 게이트단으로 인가되는 제1 전압값과 상기 제2 트랜지스터의 게이트단으로 인가되는 제2 전압값은 서로 다를 수 있다.
상기 제1 트랜지스터의 게이트단으로 인가되는 제1 전압값이 상기 제1 트랜지스터의 문턱전압값을 초과하는 경우 상기 제2 트랜지스터의 게이트단으로 인가되는 제2 전압값은 상기 제2 트랜지스터의 문턱전압값 이하이며, 상기 제1 전압값이 상기 제1 트랜지스터의 문턱전압값 이하인 경우 상기 제2 전압값은 상기 제2 트랜지스터의 문턱전압값을 초과할 수 있다.
상기 신호 증폭기는 상기 제1 트랜지스터의 게이트단과 전기적으로 연결되는 제1 임피던스 및 상기 제2 트랜지스터의 게이트단과 전기적으로 연결되는 제2 임피던스를 더 포함할 수 있다.
상기 제2 트랜지스터는 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 3차 혼변조(intermodulation)를 제거할 수 있다.
상기 신호 증폭기에 의한 차단 주파수(cut-off frequency)는 상기 제1 트랜지스터의 기생 커패시턴스(parasitic capacitance)값에 기반하여 결정될 수 있다.
상기 신호 증폭기는 상기 신호 증폭기의 입력단에 전기적으로 연결되는 제3 임피던스 또는 상기 신호 증폭기의 출력단에 전기적으로 연결되는 제4 임피던스를 포함할 수 있다.
본 발명은 선형성을 유지하기 위한 회로를 포함하는 전자 장치를 제공하고, 상기 회로는 공급 받은 입력신호를 증폭시키는 제1 트랜지스터, 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 선형성(linearity)을 유지하기 위해 상기 제1 트랜지스터와 병렬로 연결되는 제2 트랜지스터 및 상기 제1 트랜지스터의 소스단에 전기적으로 연결되는 인덕터를 포함하며, 상기 제2 트랜지스터의 소스단은 그라운드와 전기적으로 연결될 수 있다.
상기 제2 트랜지스터는 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 혼변조(intermodulation)를 제거할 수 있다.
상기 제1 트랜지스터의 게이트단으로 인가되는 제1 전압값과 상기 제2 트랜지스터의 게이트단으로 인가되는 제2 전압값은 서로 다를 수 있다.
상기 제1 트랜지스터의 게이트단으로 인가되는 제1 전압값이 상기 제1 트랜지스터의 문턱전압값을 초과하는 경우 상기 제2 트랜지스터의 게이트단으로 인가되는 제2 전압값은 상기 제2 트랜지스터의 문턱전압값 이하이며, 상기 제1 전압값이 상기 제1 트랜지스터의 문턱전압값 이하인 경우 상기 제2 전압값은 상기 제2 트랜지스터의 문턱전압값을 초과할 수 있다.
상기 회로는 상기 제1 트랜지스터의 게이트단과 전기적으로 연결되는 제1 임피던스 및 상기 제2 트랜지스터의 게이트단과 전기적으로 연결되는 제2 임피던스를 더 포함할 수 있다.
상기 제2 트랜지스터는 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 3차 혼변조(intermodulation)를 제거할 수 있다.
상기 회로에 의한 차단 주파수(cut-off frequency)는 상기 제1 트랜지스터의 기생 커패시턴스(parasitic capacitance)값에 기반하여 결정될 수 있다.
상기 회로는 상기 회로의 입력단에 전기적으로 연결되는 제3 임피던스 또는 상기 회로의 출력단에 전기적으로 연결되는 제4 임피던스를 더 포함할 수 있다.
본 발명에서 개시하고 있는 일실시예에 따를 경우, 차단 주파수가 감소되지 않으면서 선형성을 유지할 수 있는 선형 증폭기를 활용할 수 있다. 따라서, 본 발명에서 제안하고자 하는 선형 증폭기는 5G 통신과 같은 고주파 대역에서도 활용이 가능할 수 있다.
도 1은 본 발명의 일실시예에 따른 선형 증폭기를 나타낸 도면이다.
도 2는 도 1에서 도시한 선형 증폭기의 등가회로를 나타낸 도면이다.
도 3은 본 발명에서 개시하고 있는 선형 증폭기에 의한 선형성 향상 결과를 나타낸 그래프이다.
도 4는 본 발명에서 개시하고 있는 선형 증폭기에 의한 게인값 향상 결과를 나타낸 그래프이다.
도 5는 본 발명의 일실시예에 따른 선형 증폭기가 포함된 신호 증폭 장치를 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 선형 증폭기가 포함된 믹서를 나타낸 도면이다.
본 발명의 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
이 때, 본 실시 예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다. 또한 실시 예에서 '~부'는 하나 이상의 프로세서를 포함할 수 있다.
도 1은 본 발명의 일실시예에 따른 선형 증폭기를 나타낸 도면이다.
본 발명의 일실시예에 따른 선형 증폭기는 공급 받은 입력신호를 증폭시키는 제1 트랜지스터(110), 상기 제1 트랜지스터(110)로부터 증폭되어 출력되는 출력신호의 선형성을 유지하기 위해 상기 제1 트랜지스터(110)와 병렬로 연결되는 제2 트랜지스터(120) 및 상기 제1 트랜지스터(110)의 소스단에 전기적으로 연결되는 인덕터(130)를 포함할 수 있다.
한편, 본 발명에서 개시하고 있는 제1 트랜지스터(110)와 제2 트랜지스터(120)는 다양한 트랜지스터 종류를 포함할 수 있다. 예를 들어 상기 제1 트랜지스터(110)와 상기 제2 트랜지스터(120)는 FET(field effect transistor)일 수 있다.
일실시예에 따르면 입력신호의 fundamental 성분은 제1 트랜지스터(110)를 통하여 증폭되며, 제1 트랜지스터(110)에 의해 불가피하게 생성되는 혼변조(intermodulation) 성분은 제2 트랜지스터(120)에 의해 제거될 수 있다. 일실시예에 따르면 제2 트랜지스터(120)에 의해 3차 혼변조(third order intermodulation) 성분이 제거될 수 있다.
일실시예에 따르면, 혼변조란 비선형 소자를 통한 RF신호처리 과정에서 두 개의 다른 입력 주파수 신호의 하모닉(harmonic) 주파수들끼리의 합과 차로 조합된 출력주파수 성분이 나오는 현상을 의미할 수 있다.
일실시예에 따르면, 제1 트랜지스터(110)에 인가된 제1 전압값, 제2 트랜지스터(120)에 인가된 제2 전압값과 상기 제1 트랜지스터(110)의 소스단에 연결된 인덕터(130)의 값을 조절하여 제1 트랜지스터(110)를 통한 증폭에 의해 생성되는 3차 혼변조 성분을 제거하여 증폭기의 선형성을 유지할 수 있다.
일실시예에 따르면, 제2 트랜지스터(120)의 소스단은 그라운드에 직접적으로 연결될 수 있다. 만약 제2 트랜지스터(120)의 소스단도 제1 트랜지스터(110)의 소스단과 동일하게 인덕터(130)에 연결된다면 선형 증폭기의 차단 주파수가 낮아질 수 있다. 즉, 본 발명에 따를 경우 제2 트랜지스터(120)의 소스단을 그라운드에 직접적으로 연결함으로써 제2 트랜지스터(120)의 소스단에 인덕터(130)를 연결한 경우보다 더 높은 차단 주파수를 얻을 수 있다.
예를 들어, 본 발명에서 개시하고 있는 실시예에서와 같이 제2 트랜지스터(120)의 소스단이 그라운드에 연결되어 있다면, 상기 제2 트랜지스터(120)를 포함하는 선형 증폭기의 차단 주파수는 하기의 수식1과 같이 결정될 수 있다.
[수식1]
fT=gm1/(2πC1)
fT: 차단 주파수, gm1: 제1 트랜지스터 트랜스컨덕턴스(trnasconductance), C1: 제1 트랜지스터 기생 커패시턴스(parasitic capacitance)
반면, 본 발명에서 개시하고 있는 실시예와 달리 제2 트랜지스터의 소스단에 인덕터가 연결되어 있다면, 차단 주파수는 하기의 수식 2와 같이 결정될 수 있다.
[수식2]
fT=gm1/(2π(C1 +C2))
fT: 차단 주파수, gm1: 제1 트랜지스터 트랜스컨덕턴스(trnasconductance), C1: 제1 트랜지스터 기생 커패시턴스(parasitic capacitance), C2: 제2 트랜지스터 기생 커패시턴스
상기 수식1과 수식2 비교를 통해 본 발명에서 개시하고 있는 실시예에 따른 선형 증폭기의 차단 주파수가 제2 트랜지스터의 소스단에 인덕터가 연결된 선형 증폭기의 차단 주파수도보다 높은 것을 확인할 수 있다. 즉, 본 발명의 실시예에 따른 선형 증폭기는 동작 주파수 대역이 높아 밀리미터 웨이브를 이용하는 5G 통신에도 이용될 수 있다.
일실시예에 따르면, 제1 트랜지스터(110)로 인가되는 제1 전?값(또는 제1 바이어스)오 제2 트랜지스터(120)로 인가되는 제2 전압값(또는 제2 바이어스)은 서로 다를 수 있다.
일실시예에 따르면, 제1 트랜지스터(110)로 인가되는 제1 전압값(또는 제1 바이어스)와 제2 트랜지스터(120)로 인가되는 제2 전압값(또는 제2 바이어스)에 따라 비선형성의 특성을 가지는 트랜지스터의 3차 트랜스컨덕턴스(gm3) 성분이 변동될 수 있다.
즉, 본 발명에서 개시하고 있는 일실시예에 따르면, 제1 트랜지스터(110)로 인가되는 제1 전압값(또는 제1 바이어스)와 제2 트랜지스터(120)로 인가되는 제2 전압값(또는 제2 바이어스)을 서로 다른 값으로 결정하여 3차 트랜스컨덕턴스(gm3) 성분을 감소시킴으로써 증폭기의 선형성을 향상시킬 수 있다.
일실시예에 따르면, 제1 트랜지스터(110)로 인가되는 제1 전압값이 제1 트랜지스터의 문턱전?값(threshold voltage, Vth1)을 초과하는 경우, 제2 트랜지스터(120)로 인가되는 제2 전압값은 제2 트랜지스터의 문턱전?값(Vth2) 이하일 수 있다. 즉, 제1 트랜지스터에 강한 역전(strong inversion) 영역으로 전압값(또는 바이어스)를 인가하는 경우, 제2 트랜지스터에는 약한 역전(weak inversion) 영역으로 전압값(또는 바이어스)를 인가할 수 있다.
일실시예에 따르면, 제1 트랜지스터(110)로 인가되는 제1 전압값이 제1 트랜지스터의 문턱전압값(Vth1) 이하인 경우, 제2 트랜지스터(120)로 인가되는 제2 전압값은 제2 트랜지스터의 문턱전압값(Vth2)을 초과할 수 있다. 즉, 제1 트랜지스터에 약한 역전 영역으로 전압값(또는 바이어스)를 인가하는 경우, 제2 트랜지스터에는 약한 역전 영역으로 전압값(또는 바이어스)를 인가할 수 있다.
일실시예에 따르면, 본 발명에 따른 선형 증폭기는 제1 트랜지스터(110)의 게이트단과 전기적으로 연결되는 제1 임피던스(140) 및 제2 트랜지스터(120)의 게이트단과 전기적으로 연결되는 제2 임피던스(150)를 포함할 수 있다.
일실시예에 따르면 상기 제1 임피던스(140)는 저항, 인덕턴스 또는 커패시턴스 성분을 포함할 수 있으며, 제1 트랜지스터(110)로 인가되는 제1 전압값(또는 바이어스)은 상기 제1 임피던스(140)에 의해 조절될 수 있다. 일실시예에 따르면 상기 제2 임피던스(150)도 저항, 인덕턴스 또는 커패시턴스 성분을 포함할 수 있으며, 제2 트랜지스터(120)로 인가되는 제2 전압값(또는 바이어스)은 상기 제2 임피던스(150)에 의해 조절될 수 있다. 일실시예에 따르면 상기 선형 증폭기의 입력단에 연결된 제1 임피던스(140) 및 제2 임피던스(150)를 통해 선형 증폭기의 회로 안전도를 향상시킬 수 있다.
일실시예에 따르면, 제1 트랜지스터(110)와 제2 트랜지스터(120)의 드레인단은 제3 임피던스(160)를 통해 특정 전압(VDD)을 공급받을 수 있다. 예를 들어, 상기 제3 임피던스(160)는 인덕터로 구성될 수 있다.
일실시예에 따르면, 상기 선형 증폭기의 출력단에 연결된 제4 임피던스(170)를 통해 선형 증폭기의 회로 안정도를 향상시킬 수 있다. 예를 들어, 상기 제4 임피던스(170)는 커패시터로 구성될 수 있다.
도 2는 도 1에서 도시한 선형 증폭기의 등가회로를 나타낸 도면이다.
일실시예에 따르면, 도 1의 제1 임피던스(140)와 제2 임피던스(150)는 도 2의 제5 임피던스(240)로 표현할 수 있다. 일실시예에 따르면 도 1의 제1 트랜지스터(110)의 게이트단과 소스단의 전압차이를 도 2의 V1으로 표현할 수 있으며, 도 1의 제1 트랜지스터(110)는 제1 트랜지스터의 기생 커패시턴스에 기반하여 도 2의 제1 커패시턴스(210)로 표현할 수 있다.
동일한 원리로 도 1의 제2 트랜지스터(120)의 게이트단과 소스단의 전압차이를 도 2의 V2로 표현할 수 있으며, 도 1의 제2 트랜지스터(120)는 제2 트랜지스터의 기생 커패시턴스에 기반하여 도 2의 제2 커패시턴스(220)로 표현할 수 있다. 한편 도 1에서 제1 트랜지스터(110)의 소스단에 연결된 인덕터(130)는 도 2에서도 동일한 인덕턴스 값을 가지는 인덕터(230)로 표현할 수 있다. 즉, 본 발명의 일실시예에 따를 경우, 제1 트랜지스터의 소스단에는 인덕터(230)가 연결되며, 제2 트랜지스터의 소스단은 그라운드와 직접 연결될 수 있다.
일실시예에 따르면 도 1에서 제3 임피던스(160)를 통해 제1 트랜지스터와 제2 트랜지스터의 드레인단으로 인가되는 전류는 도 2에서 각각 i1(V1)과 i2(V2)로 표현할 수 있다.
도 3은 본 발명에서 개시하고 있는 선형 증폭기에 의한 선형성 향상 결과를 나타낸 그래프이다.
보다 구체적으로 도 3에서 개시하고 있는 그래프는 본 발명에서 개시하고 있는 실시예를 이용하여 하향변환 믹서를 구현한 회로의 3차 혼변조 특성을 나타낸 그래프이다.
일실시예에 따르면, 출력전력이 증가하면 3차 혼변조 신호도 함께 증가될 수 있다. 다만, 3차 혼변조 신호의 증가율은 fundamental신호의 증가율보다 높을 수 있다. 따라서 출력전력이 지속적으로 증가하게 되면 3차 혼변조 신호의 출력전력이 fundamental 신호의 출력전력보다 커질 수 있다. (다만, 실질적으로는 도 3에 도시된 바와 같이 출력전력이 기설정된 이상 증가되면, fundamental 신호와 3차 혼변조 신호가 포화되므로 3차 혼변조 신호의 출력전력이 fundamental 신호의 출력전력보다는 커질 수 없다.)
3차 혼변조 신호의 증가율이 fundamental 신호의 증가율보다 높은 이유는 fundamental 신호는 입력신호의 크기에 비례하여 증가하는데 반해 3차 혼변조 신호는입력신호 크기의 3제곱에 비례하여 증가하기 때문이다. 즉, dB 스케일로 그래프가 도시되어 있는 도 3에서는 3차 혼변조 신호 그래프의 기울기가 fundamental 신호 그래프 기울기의 3배가 될 수 있다.
상기 도 3의 그래프를 통해 본 발명에 따를 경우 fundamental 신호 대비 3차 혼변조 신호의 크기가 작은 것을 확인할 수 있다. 예를 들어 종래기술에 따를 경우, 입력전력이 a1이면 fundamental 신호와 3차 혼변조 신호간의 차이는 d1일 수 있다. 반면 본 발명에 따를 경우, 동일한 입력전력 a1이 주어지면 fundamental 신호와 3차 혼변조 신호의 차이는 d2일 수 있으며, 상기 d2는 d1보다 큰 값일 수 있다.
상기 d1과 d2는 모두 fundamental 신호와 3차 혼변조 신호의 차이를 의미한다. fundamental 신호와 3차 혼변조 신호의 차이가 더 크다는 것은 동일한 fundamental 신호 크기 대비 3차 혼변조 신호의 크기가 더 작다는 것을 의미하는바, 선형성이 더 좋다는 것을 의미할 수 있다.
뿐만 아니라 앞서 언급한 바와 같이 3차 혼변조 신호의 출력전력이 fundamental 신호의 출력전력 이상이 될 수는 없으나, 3차 혼변조 신호의 출력전력 변화 기울기와 fundamental 신호의 출력전력 변화 기울기에 기반하여 3차 혼변조 신호의 출력전력과 fundamental 신호의 출력전력이 같아지는 출력전력 값을 예상할 수 있다.
즉 종래기술에 따를 경우 OIP3(output third order intercept point)가 P1이 될 수 있으며, 본 발명에서 개시하고 있는 실시예에 따를 경우 OIP3는 P2가 될 수 있고, P2는 P1보다 큰 값을 가질 수 있다. 즉 본 발명에 따를 경우 OIP3 값이 종래 기술에 따른 경우의 OIP3값보다 높으므로 본 발명에서 개시하고 있는 실시예에 따를 경우 종래 기술에 비해 선형성이 향상됨을 확인할 수 있다.
한편, 본 설명에서는 선형성 향상을 위한 변수로 OIP3 만을 언급하였으나, IIP3(input third order intercept point)도 선형성 향상 여부를 확인하기 위해 고려될 수 있으며, 도 3의 그래프에 따를 경우 본 발명에 따른 IIP3 값이 종래 기술에 따른 IIP3값보다 큰 것을 확인할 수 있다.
보다 구체적으로 본 발명에서 개시하고 있는 도 1의 선형 증폭기 구조를 이용할 경우, IIP3 값은 하기의 수식3과 같이 정의될 수 있다.
[수식 3]
Figure pat00001
gm1: 제1 트랜지스터(110)의 트랜스 컨덕턴스, w: 주파수, L: 인덕터(130)의 인덕턴스, C1: 제1 트랜지스터(110)의 기생 커패시턴스
한편, 상기 수식 3에서 ε값은 하기 수식 4를 통해 결정될 수 있다.
[수식 4]
Figure pat00002
g32: 제2 트랜지스터(120)의 3차 트랜스 컨덕턴스, w: 주파수, L: 인덕터(130)의 인덕턴스, g11: 제1 트랜지스터(110)의 1차 트랜스 컨덕턴스, g31: 제1 트랜지스터(110)의 3차 트랜스 컨덕턴스, g21: 제1 트랜지스터(110)의 2차 트랜스 컨덕턴스
한편, 앞서 도 1에 대한 설명에서 개시한 바와 같이 도 1과 같은 구조를 가지는 선형 증폭기에서 제2 트랜지스터(120)의 소스단에 인덕터가 추가되는 경우, IIP3 값은 하기의 수식 5와 같이 정의될 수 있다.
[수식 5]
Figure pat00003
gm1: 제1 트랜지스터(110)의 트랜스 컨덕턴스, w: 주파수, L: 인덕터(130)의 인덕턴스, C1: 제1 트랜지스터(110)의 기생 커패시턴스, C2: 제2 트랜지스터(120)의 기생 커패시턴스
한편, 상기 수식 5에서 ε값은 하기 수식 6을 통해 결정될 수 있다.
[수식 6]
Figure pat00004
g32: 제2 트랜지스터(120)의 3차 트랜스 컨덕턴스, w: 주파수, L: 인덕터(130)의 인덕턴스, g11: 제1 트랜지스터(110)의 1차 트랜스 컨덕턴스, g31: 제1 트랜지스터(110)의 3차 트랜스 컨덕턴스, g21: 제1 트랜지스터(110)의 2차 트랜스 컨덕턴스
상기 수식 3 및 수식 5를 비교해 볼 때 본 발명에서 개시하고 있는 실시예에 따른 경우의 IIP3 값과 제2 트랜지스터의 소스단에 인덕터를 추가한 선형 증폭기에서의 IIP3 값의 크기 비교는 제2 트랜지스터의 기생 커패시턴스값의 크기에 따라 결정될 수 있다.
IIP3값으로부터 동일한 OIP3값을 가진다고 가정한다면, 본 발명의 도1 에서 개시하고 있는 일실시예에 따를 경우 제2 트랜지스터(120)의 크기는 제2 트랜지스터의 소스단에 인덕터가 추가되어 있는 증폭기에서의 제2 트랜지스터(120) 크기보다 0.5배가 될 수 있다. 즉, 본 발명에서 개시하고 있는 일실시예에 따를 경우 제2 트랜지스터의 크기가 감소될 수 있으며, 이를 통해 제2 트랜지스터에 존재하는 기생성분을 최소화하여 선형 증폭기의 주파수 특성을 향상시킬 수 있다.
도 4는 본 발명에서 개시하고 있는 선형 증폭기에 의한 게인값 향상 결과를 나타낸 그래프이다.
보다 구체적으로 도 4에서 개시하고 있는 그래프는 본 발명에서 개시하고 있는 선형 증폭기를 이용한 경우 고주파 대역에서 동일 OIP3 대비 전력이득값을 비교한 그래프이다.
도 4에 도시된 바와 같이 본 발명에 따를 경우 종래기술에 비해 전력이득이 향상되는 것을 확인할 수 있다. 특히 도 4의 그래프는 9GHz 이상의 고주파 대역에서의 시뮬레이션 결과로 본 발명에서 개시하고 있는 선형 증폭기는 5G 통신과 같이 고주파 대역에서도 이용이 가능함을 확인할 수 있다.
뿐만 아니라, 선형성과 전력이득값은 서로 상대적인 관계에 있으므로, 일반적으로 회로에서 선형성이 향상되는 경우에는 전력이득값이 감소하고, 전력이득값이 향상되는 경우에는 선형성이 감소하는 경향을 보인다. 그러나 도 3 및 도 4를 통해 본 발명에서 개시하고 있는 실시예에 따를 경우, 증폭기의 선형성이 향상됨과 동시에 전력이득값도 향상됨을 확인할 수 있다.
도 5는 본 발명의 일실시예에 따른 선형 증폭기가 포함된 신호 증폭 장치를 나타낸 도면이다.
일실시예에 따르면 신호 증폭 장치는 공급 받은 입력신호(SIN)을 증폭시키는 제1 트랜지스터(510), 제1 트랜지스터(510)로부터 증폭되어 출력되는 출력신호(SOUT)의 선형성을 유지하기 위해 제1 트랜지스터(510)와 병렬로 연결되는 제2 트랜지스터(520) 및 제1 트랜지스터(510)의 소스단에 연결되는 제1 인덕터(530)를 포함할 수 있다. 일실시예에 따르면, 출력신호(SOUT)의 선형성을 향상시키기 위해 제2 트랜지스터(520)의 소스단은 그라운드와 연결될 수 있다.
일실시예에 따르면, 회로의 안정도를 향상시키기 위해 입력단에 제2 인덕터(570), 제1 커패시터(550), 제3 커패시터(560)가 연결될 수 있으며, 출력단에 제2 커패시터(590)가 포함될 수 있다.
일실시예에 따르면, 제1 트랜지스터(510)로 인가되는 제1 전압값 또는 제1 바이어스(G1)는 제1 저항(530)을 통해 제1 트랜지스터(510)의 게이트단으로 공급되며, 제2 트랜지스터(520)로 인가되는 제2 전압값 또는 제2 바이어스(G2)는 제2 저항(540)을 통해 제2 트랜지스터(520)의 게이트단으로 공급될 수 있다.
일실시예에 따르면 제2 트랜지스터(520)에 의해 제1 트랜지스터(510)를 통해 증폭되는 출력신호(Sout)의 3차 혼변조 성분이 제거될 수 있으며, 이를 통해 전력 증폭 장치의 선형성을 향상시킬 수 있다.
한편, 도 5에서 도시하고 있는 회로도는 본 발명에서 개시하고 있는 일실시예에 불과하므로 본 발명의 권리범위가 도 5의 회로도에 국한되어 해석되서는 안 될 것이다. 예를 들어, 신호 증폭 장치 내에서 저항, 인덕터, 커패시턴스의 배치는 변경될 수 있다.
도 6은 본 발명의 일실시예에 따른 선형 증폭기가 포함된 믹서를 나타낸 도면이다.
보다 구체적으로 본 발명에서 개시하고 있는 선형 증폭기가 포함될 수 있는 믹서의 일례로써 하향변환 믹서를 도시하고 있다. 일실시예에 따르면 하향변환믹서에서 Gm 단계에서는 수신된 RF(radio frequency)신호를 증폭시킬 수 있으며, 스위칭 단계에서는 증폭된 RF신호와 LO(local oscillator)신호를 혼합할 수 있다.
일실시예에 따르면 스위칭 단계를 통해 혼합된 RF신호와 LO신호는 본 발명에서 개시하고 있는 선형 증폭기로 인가될 수 있다. 일실시예에 따르면 상기 선형화 단계는 IF(intermediate frequency) 증폭 단계로 IF 신호를 증폭시킬 수 있으며, IF 신호 증폭시 출력신호의 선형성을 향상시킬 수 있다.
한편 도 6에서는 본 발명에 따른 선형화 향상 회로 구조가 믹서의 IF 증폭 단계에 포함되어 있는 경우를 도시하였으나, 본 발명에서 개시하고 있는 선형화 향상 회로 구조는 IF 증폭 단계 뿐만 아니라, Gm 단계에서도 적용될 수 있다. 따라서 본 발명의 권리범위가 도 6에서 도시하고 있는 실시예에 국한되어서는 안 될 것이다.
뿐만 아니라, 본 발명에서 개시하고 있는 선형화 향상 회로 구조는 상향변환믹서도 활용이 가능하며, 일실시예에 따르면 본 발명에서 개시하고 있는 선형화 향상 회로 구조는 상향변환믹서에서 IF 신호를 증폭시키는 Gm 단계 또는 RF 신호를 증폭시키는 RF 증폭 단계에 적용될 수 있다.
일실시예에 따르면 믹서는 본 발명에서 개시하고 있는 선형 증폭기를 포함할 수 있으며, 상기 선형 증폭기에 의해 믹서의 선형성이 향상되는 동시에 전력이득값도 향상될 수 있다. 상기 믹서 내부에서 구성되는 선형 증폭기의 회로 구성은 도 5에서 도시한 선형 증폭기의 구성과 동일 또는 유사할 수 있다.
본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 즉 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 또한 상기 각각의 실시 예는 필요에 따라 서로 조합되어 운용할 수 있다.

Claims (16)

  1. 신호 증폭기에 있어서,
    공급 받은 입력신호를 증폭시키는 제1 트랜지스터;
    상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 선형성(linearity)을 유지하기 위해 상기 제1 트랜지스터와 병렬로 연결되는 제2 트랜지스터; 및
    상기 제1 트랜지스터의 소스단에 전기적으로 연결되는 인덕터를 포함하며,
    상기 제2 트랜지스터의 소스단은 그라운드와 전기적으로 연결되는 것을 특징으로 하는,
    신호 증폭기.
  2. 제1항에 있어서,
    상기 제2 트랜지스터는 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 혼변조(intermodulation)를 제거하는 것을 특징으로 하는,
    신호 증폭기.
  3. 제1항에 있어서,
    상기 제1 트랜지스터의 게이트단으로 인가되는 제1 전압값과 상기 제2 트랜지스터의 게이트단으로 인가되는 제2 전압값은 서로 다른 것을 특징으로 하는,
    신호 증폭기.
  4. 제1항에 있어서,
    상기 제1 트랜지스터의 게이트단으로 인가되는 제1 전압값이 상기 제1 트랜지스터의 문턱전압값을 초과하는 경우 상기 제2 트랜지스터의 게이트단으로 인가되는 제2 전압값은 상기 제2 트랜지스터의 문턱전압값 이하이며, 상기 제1 전압값이 상기 제1 트랜지스터의 문턱전압값 이하인 경우 상기 제2 전압값은 상기 제2 트랜지스터의 문턱전압값을 초과하는 것을 특징으로 하는,
    신호 증폭기.
  5. 제1항에 있어서,
    상기 제1 트랜지스터의 게이트단과 전기적으로 연결되는 제1 임피던스; 및
    상기 제2 트랜지스터의 게이트단과 전기적으로 연결되는 제2 임피던스를 더 포함하는,
    신호 증폭기.
  6. 제1항에 있어서,
    상기 제2 트랜지스터는 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 3차 혼변조(intermodulation)를 제거하는 것을 특징으로 하는,
    신호 증폭기.
  7. 제1항에 있어서,
    상기 신호 증폭기에 의한 차단 주파수(cut-off frequency)는 상기 제1 트랜지스터의 기생 커패시턴스(parasitic capacitance)값에 기반하여 결정되는 것을 특징으로 하는,
    신호 증폭기.
  8. 제1항에 있어서,
    상기 신호 증폭기의 입력단에 전기적으로 연결되는 제3 임피던스; 또는
    상기 신호 증폭기의 출력단에 전기적으로 연결되는 제4 임피던스를 포함하는 것을 특징으로 하는,
    신호 증폭기.
  9. 선형성을 유지하기 위한 회로를 포함하는 전자 장치에 있어서,
    상기 회로는,
    공급 받은 입력신호를 증폭시키는 제1 트랜지스터;
    상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 선형성(linearity)을 유지하기 위해 상기 제1 트랜지스터와 병렬로 연결되는 제2 트랜지스터; 및
    상기 제1 트랜지스터의 소스단에 전기적으로 연결되는 인덕터를 포함하며,
    상기 제2 트랜지스터의 소스단은 그라운드와 전기적으로 연결되는 것을 특징으로 하는,
    전자 장치.
  10. 제9항에 있어서,
    상기 제2 트랜지스터는 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 혼변조(intermodulation)를 제거하는 것을 특징으로 하는,
    전자 장치.
  11. 제9항에 있어서,
    상기 제1 트랜지스터의 게이트단으로 인가되는 제1 전압값과 상기 제2 트랜지스터의 게이트단으로 인가되는 제2 전압값은 서로 다른 것을 특징으로 하는,
    전자 장치.
  12. 제9항에 있어서,
    상기 제1 트랜지스터의 게이트단으로 인가되는 제1 전압값이 상기 제1 트랜지스터의 문턱전압값을 초과하는 경우 상기 제2 트랜지스터의 게이트단으로 인가되는 제2 전압값은 상기 제2 트랜지스터의 문턱전압값 이하이며, 상기 제1 전압값이 상기 제1 트랜지스터의 문턱전압값 이하인 경우 상기 제2 전압값은 상기 제2 트랜지스터의 문턱전압값을 초과하는 것을 특징으로 하는,
    전자 장치.
  13. 제9항에 있어서, 상기 회로는
    상기 제1 트랜지스터의 게이트단과 전기적으로 연결되는 제1 임피던스; 및
    상기 제2 트랜지스터의 게이트단과 전기적으로 연결되는 제2 임피던스를 더 포함하는 것을 특징으로 하는,
    전자 장치.
  14. 제9항에 있어서,
    상기 제2 트랜지스터는 상기 제1 트랜지스터로부터 증폭되어 출력되는 출력신호의 3차 혼변조(intermodulation)를 제거하는 것을 특징으로 하는,
    전자 장치.
  15. 제9항에 있어서,
    상기 회로에 의한 차단 주파수(cut-off frequency)는 상기 제1 트랜지스터의 기생 커패시턴스(parasitic capacitance)값에 기반하여 결정되는 것을 특징으로 하는,
    전자 장치.
  16. 제9항에 있어서, 상기 회로는
    상기 회로의 입력단에 전기적으로 연결되는 제3 임피던스; 또는
    상기 회로의 출력단에 전기적으로 연결되는 제4 임피던스를 더 포함하는 것을 특징으로 하는,
    전자 장치.
KR1020180099463A 2018-08-24 2018-08-24 트랜지스터를 포함하는 선형 증폭기 KR20200023079A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180099463A KR20200023079A (ko) 2018-08-24 2018-08-24 트랜지스터를 포함하는 선형 증폭기
PCT/KR2019/010655 WO2020040548A1 (ko) 2018-08-24 2019-08-21 트랜지스터를 포함하는 선형 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180099463A KR20200023079A (ko) 2018-08-24 2018-08-24 트랜지스터를 포함하는 선형 증폭기

Publications (1)

Publication Number Publication Date
KR20200023079A true KR20200023079A (ko) 2020-03-04

Family

ID=69593224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180099463A KR20200023079A (ko) 2018-08-24 2018-08-24 트랜지스터를 포함하는 선형 증폭기

Country Status (2)

Country Link
KR (1) KR20200023079A (ko)
WO (1) WO2020040548A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2640444B1 (ko) * 1988-12-09 1991-03-15 Labo Electronique Physique
KR100507524B1 (ko) * 2002-12-24 2005-08-17 한국전자통신연구원 증폭기 및 증폭기에서의 비선형성 제거 방법
JP2005217997A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 高周波増幅器
US7286019B2 (en) * 2005-01-07 2007-10-23 Texas Instruments Incorporated Method and system for amplifying a signal
US8779857B2 (en) * 2009-08-14 2014-07-15 Qualcomm Incorporated Amplifier with variable matching circuit to improve linearity

Also Published As

Publication number Publication date
WO2020040548A1 (ko) 2020-02-27

Similar Documents

Publication Publication Date Title
US11038476B2 (en) Power amplification device, terminal having the same, and base station having the same
US11979119B2 (en) Apparatus and method for amplifying power in transmission device
US9473101B2 (en) Amplifier with integral notch filter
WO2016182658A1 (en) Active notch filter
JP2016529788A (ja) スイッチリニアライザ
WO2015127207A1 (en) Method and apparatus for incorporating passive devices in an integrated passive device separate from a die
CN107493078A (zh) 放大电路、低噪声放大器、用于进行放大的装置和方法
Zhao et al. Low power CMOS power amplifier design for RFID and the Internet of Things
Kang et al. Highly efficient wideband X‐band MMIC class‐F power amplifier with cascode FP GaN HEMT
Zanjani et al. A CNTFET universal mixed‐mode biquad active filter in subthreshold region
KR20200023079A (ko) 트랜지스터를 포함하는 선형 증폭기
Yang et al. 30–50 GHz high‐gain CMOS UWB LNA
US8526905B2 (en) Merged filter-transconductor-upconverter
KR102538339B1 (ko) 후왜곡을 이용한 선형화 증폭기
KR102463983B1 (ko) 누설 전류를 차단하기 위한 증폭기 및 상기 증폭기를 포함하는 전자 장치
KR102670924B1 (ko) 스위치 및 상기 스위치를 제어하기 위한 스위치 제어 프로세서를 포함하는 증폭기
US10763789B2 (en) Mixer for reducing local frequency signal generated at output of the mixer
US11227930B2 (en) Amplifier having switch and switch control processor controlling switch
Eriksson et al. Nonlinear effects of wireless transceivers
US11190165B1 (en) Wideband low power active isolator
Mondal et al. Digitally assisted CMOS mixer with tight conversion‐gain flatness
WO2023167864A1 (en) Amplifier with parasitic capacitance neutralization
Marzuki et al. An Analysis and Design of 0.3-10 GHz Medium Power Amplifier using 0.5 μm GaAs PHEMT Technology
KR20200012199A (ko) 무선 통신 시스템에서 송신 신호들을 증폭하기 위한 장치 및 방법
GB2536679A (en) Impedance adjustment circuit for a negative impedance converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination