KR20200018017A - 메모리 장치, 및 이를 구비하는 영상표시장치 - Google Patents
메모리 장치, 및 이를 구비하는 영상표시장치 Download PDFInfo
- Publication number
- KR20200018017A KR20200018017A KR1020180093692A KR20180093692A KR20200018017A KR 20200018017 A KR20200018017 A KR 20200018017A KR 1020180093692 A KR1020180093692 A KR 1020180093692A KR 20180093692 A KR20180093692 A KR 20180093692A KR 20200018017 A KR20200018017 A KR 20200018017A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- frequency
- clock signal
- pll
- dual
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 claims abstract description 46
- 230000000903 blocking effect Effects 0.000 claims abstract description 30
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 36
- 229920000729 poly(L-lysine) polymer Polymers 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 12
- 238000004891 communication Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000005236 sound signal Effects 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 238000010295 mobile communication Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000033001 locomotion Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000000638 stimulation Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000012508 change request Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241001085205 Prenanthella exigua Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 메모리 장치 및 이를 구비하는 영상표시장치에 관한 것이다. 본 발명의 실시예에 따른 메모리 장치는, 메모리와, 듀얼 위상 동기 루프(phase locked loop와, PLL)를 구비하며, 메모리의 클럭 신호를 출력하는 클력 생성부와, 메모리를 제어하는 메모리 제어부를 구비하며, 듀얼 PLL에 기초하여, 메모리의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링(dynamic frequency scaling)이 수행되며, 동적 주파수 스케일링 시작 전에, 위상 검출을 수행하고, 동적 주파수 스케일링 수행에 따라, 메모리의 억세스 차단 중에, 메모리의 클럭 신호의 주파수가 변경된다. 이에 따라, 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있게 된다.
Description
본 발명은 메모리 장치, 및 이를 구비하는 영상표시장치에 관한 것이며, 더욱 상세하게는 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있는 메모리 장치, 및 이를 구비하는 영상표시장치에 관한 것이다.
영상표시장치는 사용자가 시청할 수 있는 영상을 제공하는 기능을 갖춘 장치이다. 사용자는 영상표시장치를 통하여 다양한 영상을 시청할 수 있다.
특히, 영상표시장치는, 인터넷 화면 표시, 게임 화면 표시 등 다양한 이벤트가 실행될 수 있다.
한편, 영상표시장치는, 다양한 이벤트 실행시, 메모리 장치로 데이터를 쓰거나, 메모리 장치로부터의 데이터를 읽을 수 있다.
이때, 이벤트에 따라, 메모리 장치의 동작 주파수를 변경하고자 하는 방안이 연구되고 있다.
한편, 미국공개특허공보 US2012/0327726호에 따르면, 싱글 PLL을 이용하여, 클럭 신호의 주파수를 변경하는 방안이 제시된다. 그러나, 이러한 방안에 따르면, 위상 조정을 위해 소요되는 시간 때문에 모드 변환시 시간 지연이 상당하다는 단점이 있다.
특히, 메모리의 클럭 신호의 주파수 변경시, 메모리 억세스 차단 기간이 상당하다는 단점이 있다.
본 발명의 목적은, 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있는 메모리 장치, 및 이를 구비하는 영상표시장치를 제공함에 있다.
본 발명의 다른 목적은, 본 발명의 목적은, 메모리의 클럭 신호의 주파수 변경시 다양한 주파수로의 변경이 가능한 메모리 장치, 및 이를 구비하는 영상표시장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 메모리 장치 및 이를 구비하는 영상표시장치는, 메모리와, 듀얼 위상 동기 루프(phase locked loop와, PLL)를 구비하며, 메모리의 클럭 신호를 출력하는 클력 생성부와, 메모리를 제어하는 메모리 제어부를 구비하며, 듀얼 PLL에 기초하여, 메모리의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링(dynamic frequency scaling)이 수행되며, 동적 주파수 스케일링 시작 전에, 위상 검출을 수행하고, 동적 주파수 스케일링 수행에 따라, 메모리의 억세스 차단 중에, 메모리의 클럭 신호의 주파수가 변경된다.
한편, 듀얼 PLL 중 중 제1 PLL로부터의 제1 클럭 신호에 기초하여, 메모리가 동작하는 중에, 제2 PLL의 파라미터가 설정되고, 위상 검출을 수행한 후, 동적 주파수 스케일링이 수행된다.
한편, 제2 PLL의 파라미터가 설정 이후, 메모리 제어부의 파라미터 설정을 수행하고, 동적 주파수 스케일링이 수행된다.
한편, 메모리의 클럭 신호의 주파수 변경시, 설정된 제2 PLL의 파라미터에 따른 제2 클럭 신호에 기초하여, 메모리의 클럭 신호의 주파수가 변경된다.
한편, 메모리의 클럭 신호의 주파수 변경시, 메모리의 억세스가 차단된다.
한편, 메모리의 트래픽에 따라, 동적 주파수 스케일링이 수행된다.
한편, 메모리의 트래픽이 증가할수록, 메모리의 클럭 신호의 주파수가 증가된다.
한편, 메모리의 클럭 신호의 주파수의 최대 주파수는, 최소 주파수의 정수배가 아니다.
한편, 듀얼 PLL의 제1 PLL과, 제2 PLL은, 동적 주파수 스케일링을 위해, 서로 교번하여, 해당하는 클럭 신호를 출력한다.
한편, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 메모리 장치 및 이를 구비하는 영상표시장치는, 메모리와, 듀얼 위상 동기 루프(phase locked loop와, PLL)를 구비하며, 듀얼 PLL에 기초하여, 메모리의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링이 수행되며, 메모리의 클럭 신호의 주파수의 최대 주파수는, 최소 주파수의 정수배가 아니다.
한편, 듀얼 PLL의 제1 PLL과, 제2 PLL은, 동적 주파수 스케일링을 위해, 서로 교번하여, 해당하는 클럭 신호를 출력한다.
한편, 듀얼 PLL 중 중 제1 PLL로부터의 제1 클럭 신호에 기초하여, 메모리가 동작하는 중에, 제2 PLL이 설정되고, 제2 PLL로부터의 제2 클럭 신호에 기초하여, 동적 주파수 스케일링이 수행된다.
한편, 제2 PLL 설정 이후, 동적 주파수 스케일링이 시작되며, 동적 주파수 스케일링 시작 이후, 메모리의 셀프 리프레쉬(self refresh) 모드가 수행된다.
한편, 영상표시장치의 제어부에서 수행되는 이벤트에 따라, 메모리 장치 내의 메모리의 클럭 신호의 주파수가 변경된다.
본 발명의 실시예에 따른 메모리 장치 및 이를 구비하는 영상표시장치는, 메모리와, 듀얼 위상 동기 루프(phase locked loop와, PLL)를 구비하며, 메모리의 클럭 신호를 출력하는 클력 생성부와, 메모리를 제어하는 메모리 제어부를 구비하며, 듀얼 PLL에 기초하여, 메모리의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링(dynamic frequency scaling)이 수행되며, 동적 주파수 스케일링 시작 전에, 위상 검출을 수행하고, 동적 주파수 스케일링 수행에 따라, 메모리의 억세스 차단 중에, 메모리의 클럭 신호의 주파수가 변경된다. 이에 따라, 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있게 된다.
한편, 듀얼 PLL 중 중 제1 PLL로부터의 제1 클럭 신호에 기초하여, 메모리가 동작하는 중에, 제2 PLL의 파라미터가 설정되고, 위상 검출을 수행한 후, 동적 주파수 스케일링이 수행된다. 이에 따라, 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있게 된다.
한편, 제2 PLL의 파라미터가 설정 이후, 메모리 제어부의 파라미터 설정을 수행하고, 동적 주파수 스케일링이 수행된다. 이에 따라, 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있게 된다.
한편, 메모리의 클럭 신호의 주파수 변경시, 설정된 제2 PLL의 파라미터에 따른 제2 클럭 신호에 기초하여, 메모리의 클럭 신호의 주파수가 변경된다. 이에 따라, 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있게 된다.
한편, 메모리의 트래픽에 따라, 동적 주파수 스케일링이 수행된다. 특히, 메모리의 트래픽이 증가할수록, 메모리의 클럭 신호의 주파수가 증가된다. 이에 따라, 메모리의 트래픽에 따른 소비 전력 가변이 가능하게 된다.
한편, 메모리의 클럭 신호의 주파수의 최대 주파수는, 최소 주파수의 정수배가 아니다. 이에 따라, 메모리의 클럭 신호의 주파수 변경시 다양한 주파수로의 변경이 가능하게 된다.
한편, 듀얼 PLL의 제1 PLL과, 제2 PLL은, 동적 주파수 스케일링을 위해, 서로 교번하여, 해당하는 클럭 신호를 출력한다.
한편, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 메모리 장치 및 이를 구비하는 영상표시장치는, 메모리와, 듀얼 위상 동기 루프(phase locked loop와, PLL)를 구비하며, 듀얼 PLL에 기초하여, 메모리의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링이 수행되며, 메모리의 클럭 신호의 주파수의 최대 주파수는, 최소 주파수의 정수배가 아니다.
한편, 듀얼 PLL의 제1 PLL과, 제2 PLL은, 동적 주파수 스케일링을 위해, 서로 교번하여, 해당하는 클럭 신호를 출력한다. 이에 따라, 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있게 된다.
한편, 듀얼 PLL 중 중 제1 PLL로부터의 제1 클럭 신호에 기초하여, 메모리가 동작하는 중에, 제2 PLL이 설정되고, 제2 PLL로부터의 제2 클럭 신호에 기초하여, 동적 주파수 스케일링이 수행된다. 이에 따라, 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있게 된다.
한편, 영상표시장치의 제어부에서 수행되는 이벤트에 따라, 메모리 장치 내의 메모리의 클럭 신호의 주파수가 변경된다. 특히, 영상표시장치의 제어부에서 수행되는 이벤트의 메모리 트래픽이 증가할수록, 메모리의 클럭 신호의 주파수가 증가된다. 이에 따라, 영상표시장치의 제어부에서 수행되는 이벤트에 따른 소비 전력 가변이 가능하게 된다.
도 1은 본 발명의 일실시예에 따른 영상표시장치에서 게임 어플리케이션이 실행되는 것을 예시한다.
도 2는 도 1의 영상표시장치의 블럭도의 일예이다.
도 3은 본 발명의 일실시예에 따른 메모리 장치의 내부 블록도의 일예를 예시한다.
도 4a 내지 도 4b는 종래의 메모리 장치의 동작 설명에 참조되는 도면이다.
도 5는 본 발명의 일실시예에 따른 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 6은 종래의 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 7은 본 발명의 일실시예에 따른 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 8a 내지 도 11은 도 7의 메모리 장치의 동작 방법의 다양한 예를 설명하기 위해 참조되는 도면이다.
도 2는 도 1의 영상표시장치의 블럭도의 일예이다.
도 3은 본 발명의 일실시예에 따른 메모리 장치의 내부 블록도의 일예를 예시한다.
도 4a 내지 도 4b는 종래의 메모리 장치의 동작 설명에 참조되는 도면이다.
도 5는 본 발명의 일실시예에 따른 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 6은 종래의 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 7은 본 발명의 일실시예에 따른 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 8a 내지 도 11은 도 7의 메모리 장치의 동작 방법의 다양한 예를 설명하기 위해 참조되는 도면이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
본 명세서에서 기술되는 영상표시장치는, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(notebook computer), TV, 모니터, 디지털방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 디지털 카메라, 네비게이션, 타블렛 컴퓨터(tablet computer), 이북(e-book) 단말기, 스마트 워치와 같은 웨어러블 기기 등을 포함할 수 있다.
한편, 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 단순히 본 명세서 작성의 용이함만이 고려되어 부여되는 것으로서, 그 자체로 특별히 중요한 의미 또는 역할을 부여하는 것은 아니다. 따라서, 상기 "모듈" 및 "부"는 서로 혼용되어 사용될 수도 있다.
도 1은 본 발명의 일실시예에 따른 영상표시장치에서 게임 어플리케이션이 실행되는 것을 예시한다.
도면을 참조하면, 도 1의 영상표시장치(100)는, 게임 어플리케이션 실행에 의해, 게임 이미지를 디스플레이(180)에 표시할 수 있다.
이를 위해, 영상표시장치(100)는, 게임 어플리케이션 실행시, 그래픽 데이터를 이용하여, 그래픽 이미지 프레임을 생성하고, 그래픽 이미지 프레임을 디스플레이(180)에 표시한다.
이때, 그래픽 데이터 등이, 메모리 장치(도 2의 300) 내에 기록(write)되거나, 독출(read)될 수 있다.
특히, 게임 어플리케이션 실행시, 메모리 장치(도 2의 300) 내의 메모리에 대한 트래픽이 증가할 수 있다. 이에 따라, 메모리 트래픽에 따른 메모리의 클럭 신호의 주파수를 가변하는 기법이 필요하다.
이러한 기법에 의하면, 메모리 트래픽이 증가하는 경우, 메모리의 클럭 신호의 주파수를 증가시키며, 메모리 트래픽이 감소하는 경우, 메모리의 클럭 신호의 주파수를 감소시킬 수 있다. 이를 동적 주파수 스케일링(dynamic frequency scaling)이라 명명할 수 있다.
이러한 동적 주파수 스케일링(dynamic frequency scaling)에 따라, 불필요한 소비 전력을 저감할 수 있는 장점이 있다.
본 발명은, 메모리의 클럭 신호의 주파수 변경시 메모리의 클럭 신호의 주파수 변경시 메모리 억세스 차단 기간을 저감할 수 있는 방안에 대해 기술한다.
또한, 본 발명은, 메모리의 클럭 신호의 주파수 변경시 다양한 주파수로의 변경이 가능한 방안에 대해 기술한다. 이에 대해서는, 도 3을 참조하여 후술한다.
도 2는 도 1의 영상표시장치의 블럭도의 일예이다.
도 2를 참조하면, 영상표시장치(100)는 무선 통신부(110), A/V(Audio/Video) 입력부(120), 사용자 입력부(130), 센싱부(140), 출력부(150), 메모리 장치(300), 인터페이스부(125), 제어부(170), 및 전원 공급부(190)를 포함할 수 있다. 이와 같은 구성요소들은 실제 응용에서 구현될 때 필요에 따라 2 이상의 구성요소가 하나의 구성요소로 합쳐지거나, 혹은 하나의 구성요소가 2 이상의 구성요소로 세분되어 구성될 수 있다.
무선 통신부(110)는 방송수신 모듈(111), 이동통신 모듈(113), 무선 인터넷 모듈(115), 근거리 통신 모듈(117), 및 GPS 모듈(119) 등을 포함할 수 있다.
방송수신 모듈(111)은 방송 채널을 통하여 외부의 방송관리 서버로부터 방송 신호 및 방송관련 정보 중 적어도 하나를 수신한다. 이때, 방송 채널은 위성 채널, 지상파 채널 등을 포함할 수 있다. 방송관리 서버는, 방송 신호 및 방송 관련 정보 중 적어도 하나를 생성하여 송신하는 서버나, 기 생성된 방송 신호 및 방송관련 정보 중 적어도 하나를 제공받아 단말기에 송신하는 서버를 의미할 수 있다.
방송 신호는, TV 방송 신호, 라디오 방송 신호, 데이터 방송 신호를 포함할 뿐만 아니라, TV 방송 신호 또는 라디오 방송 신호에 데이터 방송 신호가 결합한 형태의 방송 신호도 포함할 수 있다. 방송관련 정보는, 방송 채널, 방송 프로그램 또는 방송 서비스 제공자에 관련한 정보를 의미할 수 있다. 방송관련 정보는, 이동통신망을 통하여도 제공될 수 있으며, 이 경우에는 이동통신 모듈(113)에 의해 수신될 수 있다. 방송관련 정보는 다양한 형태로 존재할 수 있다.
방송수신 모듈(111)은, 각종 방송 시스템을 이용하여 방송 신호를 수신하는데, 특히, DMB-T(Digital Multimedia Broadcasting-Terrestrial), DMB-S(Digital Multimedia Broadcasting-Satellite), MediaFLO(Media Forward Link Only), DVB-H(Digital Video Broadcast-Handheld), ISDB-T(Integrated Services Digital Broadcast-Terrestrial) 등의 디지털 방송 시스템을 이용하여 디지털 방송 신호를 수신할 수 있다. 또한, 방송수신 모듈(111)은, 이와 같은 디지털 방송 시스템뿐만 아니라 방송 신호를 제공하는 모든 방송 시스템에 적합하도록 구성될 수 있다. 방송수신 모듈(111)을 통해 수신된 방송 신호 및/또는 방송 관련 정보는 메모리 장치(300)에 저장될 수 있다.
이동통신 모듈(113)은, 이동 통신망 상에서 기지국, 외부의 단말, 서버 중 적어도 하나와 무선 신호를 송수신한다. 여기서, 무선 신호는, 음성 호 신호, 화상 통화 호 신호, 또는 문자/멀티미디어 메시지 송수신에 따른 다양한 형태의 데이터를 포함할 수 있다.
무선 인터넷 모듈(115)은 무선 인터넷 접속을 위한 모듈을 말하는 것으로, 무선 인터넷 모듈(115)은 영상표시장치(100)에 내장되거나 외장될 수 있다. 무선 인터넷 기술로는 WLAN(Wireless LAN)(Wi-Fi), Wibro(Wireless broadband), Wimax(World Interoperability for Microwave Access), HSDPA(High Speed Downlink Packet Access) 등이 이용될 수 있다.
근거리 통신 모듈(117)은 근거리 통신을 위한 모듈을 말한다. 근거리 통신 기술로 블루투스(Bluetooth), RFID(Radio Frequency Identification), 적외선 통신(IrDA, infrared Data Association), UWB(Ultra Wideband), 지그비(ZigBee), NFC(Near Field Communication) 등이 이용될 수 있다.
GPS(Global Position System) 모듈(119)은 복수 개의 GPS 인공위성으로부터 위치 정보를 수신한다.
A/V(Audio/Video) 입력부(120)는 오디오 신호 또는 비디오 신호 입력을 위한 것으로, 이에는 카메라(121)와 마이크(123) 등이 포함될 수 있다. 카메라(121)는 화상 통화모드 또는 촬영 모드에서 이미지 센서에 의해 얻어지는 정지영상 또는 동영상 등의 화상 프레임을 처리한다. 그리고, 처리된 화상 프레임은 디스플레이(180)에 표시될 수 있다.
카메라(121)에서 처리된 화상 프레임은 메모리 장치(300)에 저장되거나 무선 통신부(110)를 통하여 외부로 전송될 수 있다. 카메라(121)는 단말기의 구성 태양에 따라 2개 이상이 구비될 수도 있다.
마이크(123)는, 오디오 수신 모드, 예를 들어, 통화모드, 녹음모드, 또는 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 오디오 신호를 입력받아 전기적인 음성 데이터로 처리한다. 그리고, 처리된 음성 데이터는 통화 모드인 경우 이동통신 모듈(113)을 통하여 이동통신 기지국으로 송신 가능한 형태로 변환되어 출력될 수 있다. 마이크 (123)는 외부의 오디오 신호를 입력받는 과정에서 발생하는 잡음(noise)를 제거하기 위한 다양한 잡음 제거 알고리즘이 사용될 수 있다.
한편, 마이크(123)는, 서로 다른 위치에, 복수개로서 배치될 수 있다. 각 마이크에서 수신되는 오디오 신호는 제어부(170) 등에서 오디오 신호 처리될 수 있다.
사용자 입력부(130)는 사용자가 단말기의 동작 제어를 위하여 입력하는 키 입력 데이터를 발생시킨다. 사용자 입력부(130)는 사용자의 누름 또는 터치 조작에 의해 명령 또는 정보를 입력받을 수 있는 키 패드(key pad), 돔 스위치(dome switch), 터치 패드(정압/정전) 등으로 구성될 수 있다. 또한, 사용자 입력부(130)는 키를 회전시키는 조그 휠 또는 조그 방식이나 조이스틱과 같이 조작하는 방식이나, 핑거 마우스 등으로 구성될 수 있다. 특히, 터치 패드가 후술하는 디스플레이(180)와 상호 레이어 구조를 이룰 경우, 이를 터치스크린(touch screen)이라 부를 수 있다.
센싱부(140)는 영상표시장치(100)의 개폐 상태, 영상표시장치(100)의 위치, 사용자 접촉 유무 등과 같이 영상표시장치(100)의 현 상태를 감지하여 영상표시장치(100)의 동작을 제어하기 위한 센싱 신호를 발생시킨다. 예를 들어 영상표시장치(100)가 슬라이드 폰 형태인 경우 슬라이드 폰의 개폐 여부를 센싱할 수 있다. 또한, 전원 공급부(190)의 전원 공급 여부, 인터페이스부(125)의 외부 기기 결합 여부 등과 관련된 센싱 기능을 담당할 수 있다.
센싱부(140)는 근접센서(141), 압력센서(143), 및 모션 센서(145) 등을 포함할 수 있다. 근접센서(141)는 영상표시장치(100)로 접근하는 물체나, 영상표시장치(100)의 근방에 존재하는 물체의 유무 등을 기계적 접촉이 없이 검출할 수 있도록 한다. 근접센서(141)는, 교류자계의 변화나 정자계의 변화를 이용하거나, 혹은 정전용량의 변화율 등을 이용하여 근접물체를 검출할 수 있다. 근접센서(141)는 구성 태양에 따라 2개 이상이 구비될 수 있다.
압력센서(143)는 영상표시장치(100)에 압력이 가해지는지 여부와, 그 압력의 크기 등을 검출할 수 있다. 압력센서(143)는 사용환경에 따라 영상표시장치(100)에서 압력의 검출이 필요한 부위에 설치될 수 있다. 만일, 압력센서(143)가 디스플레이(180)에 설치되는 경우, 압력센서(143)에서 출력되는 신호에 따라, 디스플레이(180)를 통한 터치 입력과, 터치 입력보다 더 큰 압력이 가해지는 압력터치 입력을 식별할 수 있다. 또한, 압력센서(143)에서 출력되는 신호에 따라, 압력터치 입력시 디스플레이(180)에 가해지는 압력의 크기도 알 수 있다.
모션 센서(145)는 가속도 센서, 자이로 센서 등을 이용하여 영상표시장치(100)의 위치나 움직임 등을 감지한다. 모션 센서(145)에 사용될 수 있는 가속도 센서는 어느 한 방향의 가속도 변화에 대해서 이를 전기 신호로 바꾸어 주는 소자로서, MEMS(micro-electromechanical systems) 기술의 발달과 더불어 널리 사용되고 있다.
가속도 센서에는, 자동차의 에어백 시스템에 내장되어 충돌을 감지하는데 사용하는 큰 값의 가속도를 측정하는 것부터, 사람 손의 미세한 동작을 인식하여 게임 등의 입력 수단으로 사용하는 미세한 값의 가속도를 측정하는 것까지 다양한 종류가 있다. 가속도 센서는 보통 2축이나 3축을 하나의 패키지에 실장하여 구성되며, 사용 환경에 따라서는 Z축 한 축만 필요한 경우도 있다. 따라서, 어떤 이유로 Z축 방향 대신 X축 또는 Y축 방향의 가속도 센서를 써야 할 경우에는 별도의 조각 기판을 사용하여 가속도 센서를 주 기판에 세워서 실장할 수도 있다.
또한, 자이로 센서는 각속도를 측정하는 센서로서, 기준 방향에 대해 돌아간 방향을 감지할 수 있다.
출력부(150)는 오디오 신호 또는 비디오 신호 또는 알람(alarm) 신호의 출력을 위한 것이다. 출력부(150)에는 디스플레이(180), 음향출력 모듈(153), 알람부(155), 및 햅틱 모듈(157) 등이 포함될 수 있다.
디스플레이(180)는 영상표시장치(100)에서 처리되는 정보를 표시 출력한다. 예를 들어 영상표시장치(100)가 통화 모드인 경우 통화와 관련된 UI(User Interface) 또는 GUI(Graphic User Interface)를 표시한다. 그리고 영상표시장치(100)가 화상 통화 모드 또는 촬영 모드인 경우, 촬영되거나 수신된 영상을 각각 혹은 동시에 표시할 수 있으며, UI, GUI를 표시한다.
한편, 전술한 바와 같이, 디스플레이(180)와 터치패드가 상호 레이어 구조를 이루어 터치스크린으로 구성되는 경우, 디스플레이(180)는 출력 장치 이외에 사용자의 터치에 의한 정보의 입력이 가능한 입력 장치로도 사용될 수 있다.
만일, 디스플레이(180)가 터치스크린으로 구성되는 경우, 터치스크린 패널, 터치스크린 패널 제어기 등을 포함할 수 있다. 이 경우, 터치스크린 패널은 외부에 부착되는 투명한 패널로서, 영상표시장치(100)의 내부 버스에 연결될 수 있다. 터치스크린 패널은 접촉 결과를 주시하고 있다가, 터치입력이 있는 경우 대응하는 신호들을 터치스크린 패널 제어기로 보낸다. 터치스크린 패널 제어기는 그 신호들을 처리한 다음 대응하는 데이터를 제어부(170)로 전송하여, 제어부(170)가 터치입력이 있었는지 여부와 터치스크린의 어느 영역이 터치 되었는지 여부를 알 수 있도록 한다.
디스플레이(180)는 전자종이(e-Paper)로 구성될 수도 있다. 전자종이(e-Paper)는 일종의 반사형 디스플레이로서, 기존의 종이와 잉크처럼 높은 해상도, 넓은 시야각, 밝은 흰색 배경으로 우수한 시각 특성을 가진다. 전자종이(e-Paper)는 플라스틱, 금속, 종이 등 어떠한 기판상에도 구현이 가능하고, 전원을 차단한 후에도 화상이 유지되고 백라이트(back light) 전원이 없어 영상표시장치(100)의 배터리 수명이 오래 유지될 수 있다. 전자종이로는 정전화가 충전된 반구형 트위스트 볼을 이용하거나, 전기영동법 및 마이크로 캡슐 등을 이용할 수 있다.
이외에도 디스플레이(180)는 액정 디스플레이(liquid crystal display), 박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display), 유기 발광 다이오드(organic light-emitting diode), 플렉시블 디스플레이(flexible display), 3차원 디스플레이(3D display) 중에서 적어도 하나를 포함할 수도 있다. 그리고, 영상표시장치(100)의 구현 형태에 따라 디스플레이(180)가 2개 이상 존재할 수도 있다. 예를 들어, 영상표시장치(100)에 외부 디스플레이(미도시)와 내부 디스플레이(미도시)가 동시에 구비될 수 있다.
음향출력 모듈(153)은 호 신호 수신, 통화 모드 또는 녹음 모드, 음성인식 모드, 방송수신 모드 등에서 무선 통신부(110)로부터 수신되거나 메모리 장치(300)에 저장된 오디오 데이터를 출력한다. 또한, 음향출력 모듈(153)은 영상표시장치(100)에서 수행되는 기능, 예를 들어, 호 신호 수신음, 메시지 수신음 등과 관련된 오디오 신호를 출력한다. 이러한 음향출력 모듈(153)에는 스피커(speaker), 버저(Buzzer) 등이 포함될 수 있다.
알람부(155)는 영상표시장치(100)의 이벤트 발생을 알리기 위한 신호를 출력한다. 영상표시장치(100)에서 발생하는 이벤트의 예로는 호 신호 수신, 메시지 수신, 키 신호 입력 등이 있다. 알람부(155)는 오디오 신호나 비디오 신호 이외에 다른 형태로 이벤트 발생을 알리기 위한 신호를 출력한다. 예를 들면, 진동 형태로 신호를 출력할 수 있다. 알람부(155)는 호 신호가 수신되거나 메시지가 수신된 경우, 이를 알리기 위해 신호를 출력할 수 있다. 또한, 알람부(155)는 키 신호가 입력된 경우, 키 신호 입력에 대한 피드백으로 신호를 출력할 수 있다. 이러한 알람부(155)가 출력하는 신호를 통해 사용자는 이벤트 발생을 인지할 수 있다. 영상표시장치(100)에서 이벤트 발생 알림을 위한 신호는 디스플레이(180)나 음향출력 모듈(153)를 통해서도 출력될 수 있다.
햅틱 모듈(haptic module)(157)은 사용자가 느낄 수 있는 다양한 촉각 효과를 발생시킨다. 햅틱 모듈(157)이 발생시키는 촉각 효과의 대표적인 예로는 진동 효과가 있다. 햅틱 모듈(157)이 촉각 효과로 진동을 발생시키는 경우, 햅택 모듈(157)이 발생하는 진동의 세기와 패턴 등은 변환가능하며, 서로 다른 진동을 합성하여 출력하거나 순차적으로 출력할 수도 있다.
햅틱 모듈(157)은 진동 외에도, 접촉 피부 면에 대해 수직 운동하는 핀 배열에 의한 자극에 의한 효과, 분사구나 흡입구를 통한 공기의 분사력이나 흡입력을 통한 자극에 의한 효과, 피부 표면을 스치는 자극에 의한 효과, 전극(eletrode)의 접촉을 통한 자극에 의한 효과, 정전기력을 이용한 자극에 의한 효과, 흡열이나 발열이 가능한 소자를 이용한 냉/온감 재현에 의한 효과 등 다양한 촉각 효과를 발생시킬 수 있다. 햅틱 모듈(157)은 직접적인 접촉을 통해 촉각 효과의 전달할 수 있을 뿐만 아니라, 사용자의 손가락이나 팔 등의 근감각을 통해 촉각 효과를 느낄 수 있도록 구현할 수도 있다. 햅틱 모듈(157)은 영상표시장치(100)의 구성 태양에 따라 2개 이상이 구비될 수 있다.
메모리 장치(300)는 제어부(170)의 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 입력되거나 출력되는 데이터들(예를 들어, 폰북, 메시지, 정지영상, 동영상 등)의 임시 저장을 위한 기능을 수행할 수도 있다.
메모리 장치(300)는 플래시 메모리 장치 타입(flash memory type), 하드디스크 타입(hard disk type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리 장치(예를 들어 SD 또는 XD 메모리 장치 등), 램, 롬 중 적어도 하나의 타입의 저장매체를 포함할 수 있다. 또한, 영상표시장치(100)는 인터넷(internet)상에서 메모리 장치(150)의 저장 기능을 수행하는 웹 스토리지(web storage)를 운영할 수도 있다.
인터페이스부(125)는 영상표시장치(100)에 연결되는 모든 외부기기와의 인터페이스 역할을 수행한다. 영상표시장치(100)에 연결되는 외부기기의 예로는, 유/무선 헤드셋, 외부 충전기, 유/무선 데이터 포트, 메모리 장치 카드(Memory card), SIM(Subscriber Identification Module) 카드, UIM(User Identity Module) 카드 등과 같은 카드 소켓, 오디오 I/O(Input/Output) 단자, 비디오 I/O(Input/Output) 단자, 이어폰 등이 있다. 인터페이스부(125)는 이러한 외부 기기로부터 데이터를 전송받거나 전원을 공급받아 영상표시장치(100) 내부의 각 구성 요소에 전달할 수 있고, 영상표시장치(100) 내부의 데이터가 외부 기기로 전송되도록 할 수 있다.
인터페이스부(125)는 영상표시장치(100)가 외부 크래들(cradle)과 연결될 때 연결된 크래들로부터의 전원이 영상표시장치(100)에 공급되는 통로가 되거나, 사용자에 의해 크래들에서 입력되는 각종 명령 신호가 영상표시장치(100)로 전달되는 통로가 될 수 있다.
제어부(170)는 통상적으로 상기 각부의 동작을 제어하여 영상표시장치(100)의 전반적인 동작을 제어한다. 예를 들어 음성 통화, 데이터 통신, 화상 통화 등을 위한 관련된 제어 및 처리를 수행한다. 또한, 제어부(170)는 멀티 미디어 재생을 위한 멀티미디어 재생 모듈(181)을 구비할 수도 있다. 멀티미디어 재생 모듈(181)은 제어부(170) 내에 하드웨어로 구성될 수도 있고, 제어부(170)와 별도로 소프트웨어로 구성될 수도 있다. 한편, 제어부(170)는, 애플리케이션 구동을 위한 애플리케이션 프로세서(미도시)를 구비할 수 있다. 또는 애플리케이션 프로세서(미도시)는 제어부(170)와 별도로 마련되는 것도 가능하다.
그리고, 전원 공급부(190)는 제어부(170)의 제어에 의해 외부의 전원, 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 전원을 공급한다.
이와 같은 구성의 영상표시장치(100)는 유무선 통신 시스템 및 위성 기반 통신 시스템을 포함하여, 프레임(frame) 또는 패킷(packet)을 통하여 데이터(data)를 전송할 수 있는 통신 시스템에서 동작 가능하도록 구성될 수 있다.
도 3은 본 발명의 일실시예에 따른 메모리 장치의 내부 블록도의 일예를 예시한다.
도면을 참조하면, 본 발명의 일실시예에 따른 메모리 장치(300)는, 메모리(320)와, 듀얼 위상 동기 루프(phase locked loop와, PLL)를 구비하며, 메모리(320)의 클럭 신호를 출력하는 클력 생성부(310)와, 메모리(320)를 제어하는 메모리 제어부(330)를 구비할 수 있다.
한편, 메모리 장치(300)는, 메모리 제어부(330)와 읽기 데이터 또는 쓰기 데이터를 교환하는 프로세서(340)를 더 구비할 수 있다.
메모리(320)는, 휘발성 메모리로서, 예를 들어, 다이내믹 램일 수 있다.
한편, 클력 생성부(310)는, 오실레이션 신호(OSC)에 기초하여, 동작하는 제1 위상 동기 루프(PLL)와, 제2 위상 동기 루프(PLL)를 구비할 수 있다.
제1 PLL(312)과 제2 PLL(314)은, 동적 주파수 스케일링(dynamic frequency scaling)을 위해, 서로 교번하여 동작할 수 있다.
구체적으로, 제1 기간에, 제1 PLL(312)이 동작하여, 제1 클럭 신호를 출력하는 경우, 메모리(320)는, 제1 클럭 신호에 기초하여, 제1 주파수로 동작하며, 제1 기간에 후속하는 제2 기간에, 제2 PLL(314)이 동작하여, 제2 클럭 신호를 출력하는 경우, 메모리(320)는, 제2 클럭 신호에 기초하여, 제2 주파수로 동작할 수 있다. 이에 따라, 연속적으로, 메모리(320)의 클럭 신호의 주파수를 변경하는 것이 가능하다.
한편, 클력 생성부(310)는, 제1 PLL(312)과 제2 PLL(314) 중 어느 하나를 선택하기 위한 멀티 플렉서(316)를 더 구비할 수 있다.
특히, 멀티 플렉서(316)는, 메모리 제어부(330)로부터의 선택 신호(SEL)에 기초하여, 제1 PLL(312)과 제2 PLL(314) 중 어느 하나를 선택할 수 있다.
이에 따라, 클력 생성부(310)는, 제1 PLL(312)과 제2 PLL(314) 중 선택된 PLL로부터의 클럭 신호(DRAM CLK)를 출력할 수 있다.
한편, 클력 생성부(310)에서 출력되는 클럭 신호(DRAM CLK)는 메모리 제어부(330)로 입력될 수 있다.
메모리 제어부(330)는, 메모리(320)를 제어할 수 있다. 이를 위해, 메모리 제어부(330)는, 메모리(320)로, 클럭 신호(DRAM CLK), 명령 신호(command)를 출력하고, 메모리(320)와 데이터를 교환할 수 있다.
예를 들어, 메모리 제어부(330)는, 메모리(320)의 트래픽에 따라, 동적 주파수 스케일링이 수행되도록 제어할 수 있다.
구체적으로, 메모리 제어부(330)는, 메모리(320)의 트래픽이 증가할수록, 메모리(320)의 클럭 신호의 주파수가 증가되도록 제어할 수 있다. 특히, 메모리 제어부(330)는, 클럭 신호의 주파수가 증가되도록 하기 위한 선택 신호(SEL)를 출력할 수 있다.
한편, 메모리 제어부(330)는, 메모리(320)의 클럭 신호의 주파수 변경시, 메모리(320)의 억세스가 차단되도록 제어할 수 있다.
한편, 메모리 제어부(330)는, 듀얼 PLL에 기초하여, 메모리(320)의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링(dynamic frequency scaling)이 수행되며, 동적 주파수 스케일링 시작 전에, 위상 검출을 수행하고, 동적 주파수 스케일링 수행에 따라, 메모리(320)의 억세스 차단 중에, 메모리(320)의 클럭 신호의 주파수가 변경되도록 제어할 수 있다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 메모리(320) 억세스 차단 시간을 저감할 수 있게 된다.
한편, 메모리 제어부(330)는, 듀얼 PLL 중 중 제1 PLL(312)로부터의 제1 클럭 신호에 기초하여, 메모리(320)가 동작하는 중에, 제2 PLL(314)의 파라미터가 설정되고, 클력 생성부(310)에서 위상 검출이 수행된 이후, 동적 주파수 스케일링이 수행되도록 제어할 수 있다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 메모리(320) 억세스 차단 시간을 저감할 수 있게 된다.
한편, 메모리 제어부(330)는, 제2 PLL(314)의 파라미터가 설정 이후, 메모리 제어부(330)의 파라미터 설정을 수행하고, 동적 주파수 스케일링이 수행되도록 제어할 수 있다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 메모리(320) 억세스 차단 시간을 저감할 수 있게 된다.
한편, 메모리 제어부(330)는, 메모리(320)의 클럭 신호의 주파수 변경시, 설정된 제2 PLL(314)의 파라미터에 따른 제2 클럭 신호에 기초하여, 메모리(320)의 클럭 신호의 주파수가 변경되도록 제어할 수 있다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 메모리(320) 억세스 차단 시간을 저감할 수 있게 된다.
한편, 메모리 제어부(330)는, 메모리(320)의 트래픽에 따라, 동적 주파수 스케일링이 수행된다. 특히, 메모리(320)의 트래픽이 증가할수록, 메모리(320)의 클럭 신호의 주파수가 증가되도록 제어할 수 있다. 이에 따라, 메모리(320)의 트래픽에 따른 소비 전력 가변이 가능하게 된다.
한편, 메모리 제어부(330)는, 메모리(320)의 클럭 신호의 주파수의 최대 주파수는, 최소 주파수의 정수배가 아니도록 제어할 수 있다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 다양한 주파수로의 변경이 가능하게 된다.
도 4a 내지 도 4b는 종래의 메모리 장치의 동작 설명에 참조되는 도면이다.
먼저, 도 4a는 종래의 메모리 장치(400) 내의 클럭 생성부(410)를 도시한 도면이다.
도면을 참조하면, 종래의 메모리 장치(400) 내의 클럭 생성부(410)는, 싱글 PLL(412)과, 클럭 분할을 수행하는 클럭 디바이더(415)를 구비할 수 있다.
예를 들어, 도 4a의 구조에 의하면, 싱글 PLL(412)이, 최대 주파수의 클럭 신호를 출력하는 경우, 클럭 디바이더(415)가 분할하여, 최대 주파수의 1/n의 주파수의 클럭 신호를 출력할 수 있다. 여기서, n은 정수이다.
즉, 도 4a의 구조에 의하면, 최대 주파수는, 메모리의 클럭 신호의 주파수의 정수배일 수 있다.
다음, 도 4b는, 메모리의 클럭 주파수가, 제1 주파수(f1)에서, To1 시점에, 제2 주파수(f2)로 낮아지는 경우를 예시한다.
이때, 제1 주파수(f1)는, 최대 주파수일 수 있으며, 제1 주파수(f1)와 제2 주파수(f2)는, 서로 정수배의 관계가 아닐 수 있다.
이러한 경우, 도 4a의 구조에 의하면, 종래의 메모리 장치(400)에서는, 다양한 클럭 신호의 주파수를 구현하기가 힘드며, 이에 필요한 클럭 신호의 주파수가 아닌, 제2 주파수(f2)에 가장 가까운, 제3 주파수(f'2)를 사용하게 된다. 이에 따라, 불필요한 전력 소비가 발생하게 된다.
이때, 제3 주파수(f'2)와 제1 주파수(f1)는, 정수배의 관계에 해당할 수 있다.
다음, 도 4c는 도 4a의 메모리 장치의 동작 방법을 도시하는 순서도이다.
도면을 참조하면, 도 4a의 메모리 장치(400)는, 클럭 신호의 주파수가 제1 주파수(f1)인 상태에서, 주파수 가변을 위한 동적 주파수 스케일링을 시작할 수 있다(S410).
다음, 메모리 장치(400) 내의 메모리는, 셀프 리프레쉬 모드(self refresh mode)를 시작할 수 있다(S420).
다음, 메모리 장치(400)는, 주파수 변경을 위한 클럭 디바이더 값을 생성할 수 있다(S430).
예를 들어, 클럭 디바이더(415)는, 최대 주파수에서, 분할할 클럭 디바이더 값을 설정할 수 있다.
다음, 메모리 장치(400)는, 클럭 디바이더 값에 기초하여, 메모리의 클럭 신호의 주파수를 변경할 수 있다. 그리고, 메모리의 클럭 신호의 주파수에 기초하여 메모리의 동작 주파수를 변경할 수 있다(S440).
예를 들어, 제2 주파수(f2)가 아닌, 도 4b의 제3 주파수(f'2)로 동작 주파수를 변경할 수 있다. 이때, 제3 주파수(f'2)와 제1 주파수(f1)는, 정수배의 관계에 해당할 수 있다.
예를 들어, 제1 주파수(f1)는, 1866MHz이고, 제2 주파수(f2)는, 800MHz이고, 제3 주파수(f'2)는, 933MHz일 수 있다.
다음, 메모리 장치(400)는, 셀프 리프레쉬 모드(self refresh mode)를 종료할 수 있다(S450).
다음, 메모리 장치(400)는, 동적 주파수 스케일링 완료를 체크한다(S460). 그리고, 동적 주파수 스케일링을 완료한다.
제440 단계(S440)부터, 제460 단계(S460)까지는, 변경된 제3 주파수(f'2)로 메모리가 동작하게 된다.
한편, 도 4c에 따르면, 변경 가능한 주파수가, 최대 주파수의 1/n만 가능하므로, 다양한 클럭 신호의 주파수를 구현하기가 힘드며, 특히, 800MHz의 제2 주파수(f2) 대신에, 933MHz의 제3 주파수(f'2)를 사용하므로, 불필요한 전력 소비가 발생하게 된다.
본 발명에서는, 다양한 클럭 신호의 주파수 구현을 위해, 도 3과 같이, 듀얼 PLL을 사용하는 방안을 제시한다.
도 5는 본 발명의 일실시예에 따른 메모리 장치의 동작 방법을 보여주는 순서도이다.
도면을 참조하면, 도 3의 메모리 장치(300)는, 듀얼 PLL 중 중 제1 PLL(312)로부터의 제1 클럭 신호에 따라, 메모리(320)의 동적 주파수가 제1 주파수(f1)인 상태에서, 제2 PLL(314)를 설정할 수 있다(S505).
다음, 도 3의 메모리 장치(300)는, 주파수 가변을 위한 동적 주파수 스케일링을 시작할 수 있다(S510).
다음, 메모리 장치(300) 내의 메모리(320)는, 셀프 리프레쉬 모드(self refresh mode)를 시작할 수 있다(S520).
다음, 메모리 장치(300)는, 설정된 제2 PLL(314)의 파라미터에 기초하여, 제2 PLL(314)에서 출력되는 제2 클럭 신호에 기초하여, 메모리(320)의 클럭 신호의 주파수를 변경할 수 있다. 그리고, 메모리(320)의 클럭 신호의 주파수에 기초하여, 메모리(320)의 동작 주파수를 변경할 수 있다(S540).
예를 들어, 도 4b의 제2 주파수(f2)로 동작 주파수를 변경할 수 있다. 이때, 제2 주파수(f2)와 제1 주파수(f1)는, 정수배가 아닐 수 있다.
예를 들어, 제1 주파수(f1)는, 1866MHz이고, 제2 주파수(f2)는, 800MHz일 수 있다.
다음, 메모리 장치(300)는, 셀프 리프레쉬 모드(self refresh mode)를 종료할 수 있다(S550).
다음, 메모리 장치(300)는, 동적 주파수 스케일링 완료를 체크한다(S560). 그리고, 동적 주파수 스케일링을 완료한다.
제540 단계(S540)부터, 제560 단계(S560)까지는, 변경된 제2 주파수(f2)로 메모리가 동작하게 된다.
이에 의하면, 제2 주파수(f2)와 제1 주파수(f1)는, 정수배가 아니며, 도 3의 메모리 장치(300)에서는, 듀얼 PLL을 이용하여, 정수배는 물론이고, 정수배가 아닌, 다양한 주파수로 메모리(320)를 동작시킬 수 있게 된다.
특히, 메모리(320)의 트래픽에 적합한 동작 주파수로, 메모리(320)를 구동시킬 수 있게 된다. 따라서, 불필요한 전력 소비를 저감할 수 있게 된다.
도 6은 종래의 메모리 장치의 동작 방법을 보여주는 순서도이다.
도면을 참조하면, 싱글 PLL을 구비하는 도 4a의 메모리 장치(400)에서, 메모리 트래픽 검사를 수행한다(S602).
그리고, 검사된 메모리 트래픽이 최소치와 최대치 사이의 정상 범위인 경우, 메모리 제어부의 파라미터를 설정할 수 있다(S606).
그리고, 동적 주파수 스케일링을 시작한다(S610).
다음, 동적 주파수 스케일링 이후, 메모리의 억세스 차단을 시작하며(S615), 싱글 PLL(412)의 파라미터를 설정한다(S617).
그리고, 싱글 PLL(412)에서의 위상 검출을 완료되었는지 여부를 판단하고(S619), 해당하는 경우, 싱글 PLL(412)로부터의 클럭 신호의 주파수를 가변하며, 가변된 클럭 신호의 주파수에 기초하여, 메모리의 동작 주파수를 변경한다(S640).
메모리의 동작 주파수 변경 이후, 메모리 억세스를 다시 시작하고(S643), 동적 주파수 스케일링의 완료를 체크한다(S646).
도 6은 종래의 메모리 장치(400)에 따르면, 메모리로의 접근 차단이, 제615 단계(S615)에서부터 제643 단계(S643)까지 이다.
이 중, 위상 검출 완료 확인 단계(S619)가 대략, 5 내지 10us 정도 소요되며, 제615 단계(S615)에서부터 제643 단계(S643)까지의 메모리로의 억세스 차단 기간(PBkx)가 대략 6 내지 12us 정도 소요된다.
이와 같이, 종래의 메모리 장치(400)에 따르면, 동적 주파수 변경시, 메모리로의 억세스 차단 기간(PBkx)이 길어져, 영상표시장치의 동작이 제대로 수행되지 못하는 단점이 발생한다.
본 발명에서는, 동적 주파수 변경시, 메모리로의 억세스 차단 기간을 단축하는 방안을 제시한다. 이에 대해서는, 도 7 이하를 참조하여 기술한다.
도 7은 본 발명의 일실시예에 따른 메모리 장치의 동작 방법을 보여주는 순서도이고, 도 8a 내지 도 11은 도 7의 메모리 장치의 동작 방법의 다양한 예를 설명하기 위해 참조되는 도면이다.
먼저, 도 7을 참조하면, 듀얼 PLL을 구비하는 도 3의 메모리 장치(300)에서, 메모리 트래픽 검사를 수행한다(S702).
그리고, 검사된 메모리 트래픽이 최소치와 최대치 사이의 정상 범위인 경우, 제2 PLL(314)의 파라미터를 설정한다(S706).
그리고, 제2 PLL(314)의 파라미터를 설정 후, 위상 검출을 완료되었는지 여부를 판단하고(S707), 해당하는 경우, 메모리 제어부(330)의 파라미터를 설정할 수 있다(S708).
그리고, 동적 주파수 스케일링을 시작한다(S710).
다음, 동적 주파수 스케일링 이후, 메모리의 억세스 차단을 시작하며(S715), 설정된 제2 PLL(314)의 파라미터에 기초하여 제2 PLL(314)로부터의 클럭 신호의 주파수를 가변하며, 가변된 클럭 신호의 주파수에 기초하여, 메모리의 동작 주파수를 변경한다(S740).
메모리(320)의 동작 주파수 변경 이후, 메모리 억세스를 다시 시작하고(S743), 동적 주파수 스케일링의 완료를 체크한다(S746).
도 7의 본 발명의 메모리 장치(300)에 따르면, 메모리(320)로의 접근 차단이, 제715 단계(S715)에서부터 제743 단계(S743)까지이다.
한편, 위상 검출 완료 확인 단계(S707)가 대략, 5 내지 10us 정도 소요되나, 메모리(320)로의 접근 차단 전에, 이미 수행되므로, 제715 단계(S715)에서부터 제743 단계(S743)까지의 메모리(320)로의 억세스 차단 기간(PBk)가 대략 1 내지 2us 정도 소요된다.
따라서, 도 6의 메모리로의 억세스 차단 기간(PBkx)인 대략 6 내지 12us 정도에 비해, 3배 내지 12배 정도로, 억세스 차단 기간(PBk)을 단축할 수 있게 된다.
따라서, 영상표시장치의 다양한 이벤트 발생시, 메모리(320)의 동작 주파수 변경과 더불어, 안정적인, 이벤트 수행이 가능하게 된다.
즉, 본 발명의 실시예에 따른 메모리 장치(300)에 의하면, 듀얼 PLL에 기초하여, 메모리(320)의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링(dynamic frequency scaling)이 수행되며, 동적 주파수 스케일링 시작 전에, 위상 검출을 수행하고, 동적 주파수 스케일링 수행에 따라, 메모리(320)의 억세스 차단 중에, 메모리(320)의 클럭 신호의 주파수가 변경된다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 메모리(320) 억세스 차단 시간을 저감할 수 있게 된다.
한편, 본 발명의 실시예에 따른 메모리 장치(300)에 의하면, 듀얼 PLL 중 중 제1 PLL(312)로부터의 제1 클럭 신호에 기초하여, 메모리(320)가 동작하는 중에, 제2 PLL(314)의 파라미터가 설정되고, 위상 검출을 수행한 후, 동적 주파수 스케일링이 수행된다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 메모리(320) 억세스 차단 시간을 저감할 수 있게 된다.
한편, 본 발명의 실시예에 따른 메모리 장치(300)에 의하면, 제2 PLL(314)의 파라미터가 설정 이후, 메모리 제어부(330)의 파라미터 설정을 수행하고, 동적 주파수 스케일링이 수행된다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 메모리(320) 억세스 차단 시간을 저감할 수 있게 된다.
한편, 본 발명의 실시예에 따른 메모리 장치(300)에 의하면,메모리(320)의 클럭 신호의 주파수 변경시, 설정된 제2 PLL(314)의 파라미터에 따른 제2 클럭 신호에 기초하여, 메모리(320)의 클럭 신호의 주파수가 변경된다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 메모리(320) 억세스 차단 시간을 저감할 수 있게 된다.
한편, 본 발명의 실시예에 따른 메모리 장치(300)에 의하면, 메모리(320)의 트래픽에 따라, 동적 주파수 스케일링이 수행된다. 특히, 메모리(320)의 트래픽이 증가할수록, 메모리(320)의 클럭 신호의 주파수가 증가된다. 이에 따라, 메모리(320)의 트래픽에 따른 소비 전력 가변이 가능하게 된다.
한편, 본 발명의 실시예에 따른 메모리 장치(300)에 의하면, 메모리(320)의 클럭 신호의 주파수의 최대 주파수는, 최소 주파수의 정수배가 아니다. 이에 따라, 메모리(320)의 클럭 신호의 주파수 변경시 다양한 주파수로의 변경이 가능하게 된다.
한편, 본 발명의 실시예에 따른 메모리 장치(300)에 의하면, 듀얼 PLL의 제1 PLL(312)과, 제2 PLL(314)은, 동적 주파수 스케일링을 위해, 서로 교번하여, 해당하는 클럭 신호를 출력한다.
도 8a는 듀얼 PLL 중 제1 PLL(312)로부터의 제1 클럭 신호(CLKa)에 기초하여, 제1 동작 주파수(fa)로, 메모리(320)가 동작하는 것을 예시하며, 도 8b는 듀얼 PLL 중 제2 PLL(314)로부터의 제2 클럭 신호(CLKb)에 기초하여, 제2 동작 주파수(fb)로, 메모리(320)가 동작하는 것을 예시한다.
다음, 도 9a는 영상표시장치(100)의 디스플레이(180)에 인터넷 화면(910)이 표시되는 것을 예시하며, 도 9b는 영상표시장치(100)의 디스플레이(180)에 카메라 촬영 화면(920)이 표시되는 것을 예시하며, 도 9c는 영상표시장치(100)의 디스플레이(180)에 메시지 전송 화면(930)이 표시되는 것을 예시한다.
영상표시장치(100)는, 도 9a 내지 도 9c와 같이, 다양한 이벤트 또는 어플리케이션이 수행될 수 있다.
영상표시장치(100)의 제어부(170)는, 수행되는 이벤트에 따라, 메모리 장치(300) 내의 메모리(320)의 클럭 신호의 주파수가 변경되도록 제어할 수 있다.
도 10의 (a)는, To 시점 부터 T1 시점까지, 도 9a의 인터넷 화면(910)이 표시되는 것을 예시하며, T1 시점 부터 T2 시점까지, 도 9b의 카메라 촬영 화면(920)이 표시되는 것을 예시하며, T2 시점 부터 T3 시점까지, 도 9c의 메시지 전송 화면(930)이 표시되는 것을 예시한다.
한편, T1 시점 이후의 T1p시점에, 카메라 이벤트 실행에 따른 주파수 변경 요청이 발생될 수 있으며, T2 시점 이후의 T2p시점에, 문자 전송 이벤트 실행에 따른 주파수 변경 요청이 발생될 수 있다.
도 10의 (a)와 같은, 다양한 이벤트 발생에 따라, 도 10의 (b)는, To 시점 부터 T1a 시점까지, 메모리 장치(300) 내의 듀얼 PLL 중 제1 PLL(342)가 동작하며, T1a 시점 부터 T2a 시점까지, 메모리 장치(300) 내의 듀얼 PLL 중 제2 PLL(344)가 동작하며, T2a 시점 부터 T3 시점까지, 메모리 장치(300) 내의 듀얼 PLL 중 제1 PLL(342)가 동작하는 것을 예시한다.
다음, 도 10의 (c)는, To 시점 부터 T1a 시점까지, 메모리 장치(300) 내의 듀얼 PLL 중 제1 PLL(342)의 동작에 따른 400MHz의 동작 주파수로 메모리(320)가 동작하며, T1a 시점 부터 T2a 시점까지, 메모리 장치(300) 내의 듀얼 PLL 중 제2 PLL(344)의 동작에 따른 1866MHz의 동작 주파수(최대 주파수)로 메모리(320)가 동작하며, T2a 시점 부터 T3 시점까지, 메모리 장치(300) 내의 듀얼 PLL 중 제1 PLL(342)의 동작에 따른 200MHz의 동작 주파수로 메모리(320)가 동작하는 것을 예시한다.
다음, 도 10의 (d)는, 본 발명의 메모리 장치(300)에 따른, 이벤트 전환시의 메모리 억세스 차단 기간을 예시하는 도면이다.
구체적으로, P1a 기간은, 카메라 이벤트 실행시의 메모리 억세스 차단 기간을 나타내며, P2a 기간은, 문자 전송 이벤트 실행시의 메모리 억세스 차단 기간을 나타낸다.
한편, 도 10의 (e)는, 도 4a의 싱글 PLL을 구비하는 종래의 메모리 장치(400)에 따른 이벤트 전환시의 메모리 억세스 차단 기간을 예시하는 도면이다.
구체적으로, P1ax 기간은, 카메라 이벤트 실행시의 메모리 억세스 차단 기간을 나타내며, P2ax 기간은, 문자 전송 이벤트 실행시의 메모리 억세스 차단 기간을 나타낸다.
도 10의 (d)의, P1a 기간, P2a 기간은, 도 10의 (e)의 P1ax 기간과 P2ax 기간에 비해 상당히 단축되는 것을 알 수 있다.
따라서, 본 발명에서는,카메라 이벤트로의 전환시, 카메라 셔터 반응이 늦거나, 화면이 깨지거나 하는 등의 문제는 발생하지 않게 된다.
또한, 본 발명에서는, 문자 전송 이벤트로의 전환시, 문자 입력 반응이 늦어지거나, 화면이 깨지거나 하는 등의 문제는 발생하지 않으며, 또한, 소비 전력도 저감할 수 있게 된다.
도 11은, 본 발명과 종래의 가능한 메모리의 동작 주파수를 설명하기 위해 참조되믄 도면이다.
도면을 참조하면, 메모리(320)의 동작 주파수의 최대 주파수가, 1866MHz라 하면, 도 4a의 싱글 PLL을 구비하는 종래의 메모리 장치(400)에서는, 1866MHz의 1/n인, 933Mhz, 466MHz, 233MHz, 115 MHz만 가능하게 된다.
그러나, 도 3의 듀얼 PLL을 구비하는 본 발명의 메모리 장치(300)에 따르면, 1866MHz, 1700MHz 내지 100MHz 까지 다양한 동작 주파수로 구동될 수 있게 된다. 따라서, 메모리(320)의 트래픽에 적합은 동작 주파수로의 동작이 가능하며, 결국, 소비 전력이 저감될 수 있게 된다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
Claims (15)
- 메모리;
듀얼 위상 동기 루프(phase locked loop; PLL)를 구비하며, 상기 메모리의 클럭 신호를 출력하는 클력 생성부;
상기 메모리를 제어하는 메모리 제어부;를 구비하며,
상기 듀얼 PLL에 기초하여, 상기 메모리의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링(dynamic frequency scaling)이 수행되며,
상기 동적 주파수 스케일링 시작 전에, 위상 검출을 수행하고, 상기 동적 주파수 스케일링 수행에 따라, 상기 메모리의 억세스 차단 중에, 상기 메모리의 클럭 신호의 주파수가 변경되는 것을 특징으로 하는 메모리 장치. - 제1항에 있어서,
상기 듀얼 PLL 중 중 제1 PLL로부터의 제1 클럭 신호에 기초하여, 상기 메모리가 동작하는 중에, 제2 PLL의 파라미터가 설정되고, 위상 검출을 수행한 후, 상기 동적 주파수 스케일링이 수행되는 것을 특징으로 하는 메모리 장치. - 제2항에 있어서,
상기 제2 PLL의 파라미터가 설정 이후, 상기 메모리 제어부의 파라미터 설정을 수행하고, 상기 동적 주파수 스케일링이 수행되는 것을 특징으로 하는 메모리 장치. - 제2항에 있어서,
상기 메모리의 클럭 신호의 주파수 변경시, 상기 설정된 제2 PLL의 파라미터에 따른 제2 클럭 신호에 기초하여, 상기 메모리의 클럭 신호의 주파수가 변경되는 것을 특징으로 하는 메모리 장치. - 제1항에 있어서,
상기 메모리의 클럭 신호의 주파수 변경시, 상기 메모리의 억세스가 차단되는 것을 특징으로 하는 메모리 장치. - 제1항에 있어서,
상기 메모리의 트래픽에 따라, 상기 동적 주파수 스케일링이 수행되는 것을 특징으로 하는 메모리 장치. - 제6항에 있어서,
상기 메모리의 트래픽이 증가할수록, 상기 메모리의 클럭 신호의 주파수가 증가되는 것을 특징으로 하는 메모리 장치. - 제1항에 있어서,
상기 메모리의 클럭 신호의 주파수의 최대 주파수는, 최소 주파수의 정수배가 아닌 것을 특징으로 하는 메모리 장치. - 제1항에 있어서,
상기 듀얼 PLL의 제1 PLL과, 제2 PLL은, 상기 동적 주파수 스케일링을 위해, 서로 교번하여, 해당하는 클럭 신호를 출력하는 것을 특징으로 하는 메모리 장치. - 메모리;
듀얼 위상 동기 루프(phase locked loop; PLL)를 구비하며, 상기 메모리의 클럭 신호를 출력하는 클력 생성부;
상기 메모리를 제어하는메 모리 제어부;를 구비하며,
상기 듀얼 PLL에 기초하여, 상기 메모리의 클럭 신호의 주파수를 변경하는 동적 주파수 스케일링이 수행되며,
상기 메모리의 클럭 신호의 주파수의 최대 주파수는, 최소 주파수의 정수배가 아닌 것을 특징으로 하는 메모리 장치. - 제10항에 있어서,
상기 듀얼 PLL의 제1 PLL과, 제2 PLL은, 상기 동적 주파수 스케일링을 위해, 서로 교번하여, 해당하는 클럭 신호를 출력하는 것을 특징으로 하는 메모리 장치. - 제10항에 있어서,
상기 듀얼 PLL 중 중 제1 PLL로부터의 제1 클럭 신호에 기초하여, 상기 메모리가 동작하는 중에, 제2 PLL이 설정되고, 상기 제2 PLL로부터의 제2 클럭 신호에 기초하여, 상기 동적 주파수 스케일링이 수행되는 것을 특징으로 하는 메모리 장치. - 제12항에 있어서,
상기 제2 PLL 설정 이후, 상기 동적 주파수 스케일링이 시작되며, 상기 동적 주파수 스케일링 시작 이후, 상기 메모리의 셀프 리프레쉬(self refresh) 모드가 수행되는 것을 특징으로 하는 메모리 장치. - 디스플레이;
상기 디스플레이를 제어하는 제어부; 및
제1항 내지 제13항 어느 한 항의 메모리 장치;를 구비하는 것을 특징으로 하는 영상표시장치. - 제14항에 있어서,
상기 제어부에서 수행되는 이벤트에 따라, 상기 메모리 장치 내의 메모리의 클럭 신호의 주파수가 변경되는 것을 특징으로 하는 영상표시장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180093692A KR20200018017A (ko) | 2018-08-10 | 2018-08-10 | 메모리 장치, 및 이를 구비하는 영상표시장치 |
| US16/536,523 US20200051609A1 (en) | 2018-08-10 | 2019-08-09 | Memory device and image display apparatus including the same |
| PCT/KR2019/010063 WO2020032676A1 (en) | 2018-08-10 | 2019-08-09 | Memory device and image display apparatus including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180093692A KR20200018017A (ko) | 2018-08-10 | 2018-08-10 | 메모리 장치, 및 이를 구비하는 영상표시장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200018017A true KR20200018017A (ko) | 2020-02-19 |
Family
ID=69406488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180093692A KR20200018017A (ko) | 2018-08-10 | 2018-08-10 | 메모리 장치, 및 이를 구비하는 영상표시장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20200051609A1 (ko) |
| KR (1) | KR20200018017A (ko) |
| WO (1) | WO2020032676A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111831462A (zh) * | 2020-07-01 | 2020-10-27 | Oppo广东移动通信有限公司 | Io请求的处理方法、装置、存储介质及电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7774627B2 (en) * | 2002-10-03 | 2010-08-10 | Via Technologies, Inc. | Microprocessor capable of dynamically increasing its performance in response to varying operating temperature |
| US20080307240A1 (en) * | 2007-06-08 | 2008-12-11 | Texas Instruments Incorporated | Power management electronic circuits, systems, and methods and processes of manufacture |
| US8127160B2 (en) * | 2008-10-13 | 2012-02-28 | International Business Machines Corporation | Dynamic frequency and voltage scaling for a computer processor |
| EP2302519B1 (en) * | 2009-09-09 | 2013-01-16 | ST-Ericsson SA | Dynamic frequency memory control |
| US9705511B2 (en) * | 2015-06-18 | 2017-07-11 | Yekutiel Josefsberg | Ultra low phase noise frequency synthesizer |
-
2018
- 2018-08-10 KR KR1020180093692A patent/KR20200018017A/ko unknown
-
2019
- 2019-08-09 US US16/536,523 patent/US20200051609A1/en not_active Abandoned
- 2019-08-09 WO PCT/KR2019/010063 patent/WO2020032676A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US20200051609A1 (en) | 2020-02-13 |
| WO2020032676A1 (en) | 2020-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220103678A1 (en) | Management of movement states of an electronic device based on pass data | |
| EP2383966B1 (en) | Portable multimedia playback apparatus, portable multimedia playback system, and method for controlling operations thereof | |
| US20110076003A1 (en) | Mobile terminal and method of controlling the operation of the mobile terminal | |
| EP2323026A2 (en) | Mobile terminal and image processing method therefor | |
| KR102657681B1 (ko) | 화면의 부분 영역을 빠르게 업데이트하는 전자 장치 및 방법 | |
| KR20210025967A (ko) | 이동 단말기 및 이동 단말기를 구비한 전자장치 | |
| US11893303B2 (en) | Device and method for performing mirroring | |
| KR20150019037A (ko) | 플렉서블 디스플레이를 구비하는 이동 단말기 및 그 동작 제어방법 | |
| KR20200018017A (ko) | 메모리 장치, 및 이를 구비하는 영상표시장치 | |
| WO2023202606A1 (zh) | 一种多屏交互方法及电子设备 | |
| CN110971692B (zh) | 开通服务的方法、装置及计算机存储介质 | |
| CN110764808B (zh) | 客户端升级检测方法、装置和计算机可读存储介质 | |
| KR102025806B1 (ko) | 휴대 단말기의 동작 방법 | |
| KR101608651B1 (ko) | 휴대 단말기 및 그 동작 제어방법 | |
| KR101961369B1 (ko) | 이동 단말기, 및 그 동작방법 | |
| KR101651477B1 (ko) | 휴대 단말기 및 그 동작 방법 | |
| KR101716151B1 (ko) | 휴대 단말기 및 그 동작 방법 | |
| KR20150010182A (ko) | 이동 단말기 및 그 동작 제어방법 | |
| KR101668242B1 (ko) | 휴대 단말기 및 그 동작 방법 | |
| CN113608649B (zh) | 滑动列表的显示方法、装置、设备和可读存储介质 | |
| CN111414563B (zh) | 网页交互的方法、装置、计算机设备和存储介质 | |
| KR20130111777A (ko) | 이동 단말기 및 그 동작 방법 | |
| EP4411524A1 (en) | Method and device for displaying content | |
| US20230324955A1 (en) | Flexible electronic device and method for controlling display of application execution screen | |
| EP4209883A1 (en) | Electronic device having foldable display and method for controlling same |