KR20200013901A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200013901A
KR20200013901A KR1020180089113A KR20180089113A KR20200013901A KR 20200013901 A KR20200013901 A KR 20200013901A KR 1020180089113 A KR1020180089113 A KR 1020180089113A KR 20180089113 A KR20180089113 A KR 20180089113A KR 20200013901 A KR20200013901 A KR 20200013901A
Authority
KR
South Korea
Prior art keywords
pixel
layer
sub
electron transport
emission layer
Prior art date
Application number
KR1020180089113A
Other languages
English (en)
Other versions
KR102604263B1 (ko
Inventor
손영훈
허준영
박용민
박현민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180089113A priority Critical patent/KR102604263B1/ko
Priority to US16/525,379 priority patent/US11282897B2/en
Priority to CN201910694049.4A priority patent/CN110783378A/zh
Priority to DE102019120476.3A priority patent/DE102019120476A1/de
Priority to GB1910936.2A priority patent/GB2577601B/en
Publication of KR20200013901A publication Critical patent/KR20200013901A/ko
Application granted granted Critical
Publication of KR102604263B1 publication Critical patent/KR102604263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L51/5012—
    • H01L27/3213—
    • H01L27/3244—
    • H01L51/5072—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/166—Electron transporting layers comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/655—Aromatic compounds comprising a hetero atom comprising only sulfur as heteroatom
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/658—Organoboranes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 FMM 및 포토 레지스트를 이용하지 않고도 발광층 및 상부 전극을 패턴 형성할 수 있는 표시장치를 제공한다. 본 발명의 일 실시예에 따른 표시장치는, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판, 기판 상에서 제1, 제2 및 제3 서브 화소에 각각 패턴 형성된 하부 전극, 하부 전극 상에 형성되고, 광 이성질화 물질이 포함된 발광층, 및 발광층 상에서 상기 제1, 제2 및 제3 서브 화소에 각각 패턴 형성된 상부 전극을 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 영상을 표시하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel)와 같은 비자발광 표시 장치 및 유기발광표시장치(OLED: Organic Light Emitting Display), 퀀텀닷발광표시장치 (QLED: Quantum dot Light Emitting Display)와 같은 전계발광표시장치 (Electroluminescence Display)등 여러가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
이러한 유기발광표시장치는 복수의 발광소자들을 포함한다. 복수의 발광소자들에는 서로 다른 색을 가진 발광층이 패턴 형성된다. 종래에는 FMM(Fine Metal Mask) 또는 포토 레지스트를 이용한 공정을 통하여 서로 다른 색을 가진 발광층을 패턴 형성한다. 그러나, FMM을 이용하는 경우, 금속 마스크가 무게로 인해 처져서 정밀한 증착이 어렵다는 문제가 있으며, 포토 레지스트를 이용하는 경우, 용액 공정으로 인해 발광층이 손상되는 문제가 있다. 이러한 문제는 초고해상도의 헤드 장착형 디스플레이(Head Mounted Display, HMD)와 같이 화소 간격이 조밀한 표시장치에서 더욱 심화된다.
본 발명은 발광층 및 상부 전극의 손상을 방지할 수 있는 표시장치를 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 발광층 및 상부 전극을 정밀하게 패턴 형성할 수 있는 표시장치를 제공하는 것을 다른 기술적 과제로 한다.
본 발명의 일 예에 따른 표시장치는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판, 기판 상에서 제1, 제2 및 제3 서브 화소에 각각 패턴 형성된 하부 전극, 하부 전극 상에 형성되고, 광 이성질화 물질이 포함된 발광층, 및 발광층 상에 패턴 형성된 상부 전극을 포함한다.
본 발명의 다른 예에 따른 표시장치는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판, 기판 상에서 제1, 제2 및 제3 서브 화소에 각각 패턴 형성된 하부 전극, 하부 전극 상에 배치되고 제1, 제2 및 제3 서브 화소 각각에 광 이성질화 물질이 포함된 적어도 하나의 화소 발광층이 형성된 발광층, 및 발광층 상에서 패턴 형성된 상부 전극을 포함한다.
본 발명에 따르면, 화소 발광층에 전자 수송물질 및 광 이성질화 물질로 이루어진 제2 전자 수송층을 포함함으로써, 상부 전극을 선택적으로 증착시킬 수 있다.
본 발명은 FMM을 이용하지 않고도 서로 다른 색으로 발광하는 발광층들 및 상부 전극을 패턴 형성할 수 있다. 이에 따라, 본 발명은 FMM 처짐 문제가 발생하지 않으므로, 발광층 및 상부 전극을 정밀하게 패턴 형성할 수 있다. 또한, 본 발명은 FMM를 사용 및 유지함에 따른 비용을 절감할 수 있다.
또한, 본 발명은 포토 레지스트를 이용하지 않고도 서로 다른 색으로 발광하는 발광층들 및 상부 전극을 패턴 형성할 수 있다. 이에 따라, 본 발명은 제조 공정 과정에서 발광층 및 상부 전극이 손상되는 것을 방지할 수 있으며, 발광소자의 수명 및 효율이 향상될 수 있다.
또한, 본 발명은 상부 전극이 패턴 형성되어 있기 때문에 상부 전극의 형성 면적을 최소화시킬 수 있다. 이에 따라, 본 발명은 상부 전극에 의한 외광 반사를 감소시킬 수 있으며, 상부 전극과 다른 전극층 간에 발생되는 기생캡을 감소시킬 수 있다.
위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예 따른 표시장치를 보여주는 사시도이다.
도 2는 도 1의 I-I의 일 예를 보여주는 단면도이다.
도 3은 도 1의 II-II의 일 예를 보여주는 단면도이다.
도 4는 도 2 및 도 3의 개별 서브 화소에 대한 개략적인 단면도이다.
5는 광 이성질화 물질을 광에 노출시킨 경우와 노출시키지 않은 경우의 예시도이다.
도 6은 광 이성질화 물질을 이용한 금속 패터닝의 일 예를 나타낸 도면이다.
도 7은 도 2의 변형된 일 예를 보여주는 단면도이다.
도 8은 도 2의 변형된 다른 예를 보여주는 단면도이다.
도 9는 도 8의 개별 서브 화소에 대한 개략적인 단면도이다.
도 10a 내지 도 10o는 본 발명의 제1 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
도 11은 도 1의 I-I의 다른 예를 보여주는 단면도이다.
도 12는 도 11의 개별 서브 화소에 대한 개략적인 단면도이다.
도 13a 내지 도 13c는 화소 발광층 별로 층들의 두께에 따른 발광 세기를 나타내는 도면들이다.
도 14a 내지 도 14c는 서브 화소 별로 화소 발광층에 포함된 층들의 두께를 설명하기 위한 도면들이다.
도 15a 내지 도 15m은 본 발명의 제2 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
도 16은 본 발명의 다른 실시예에 따른 표시장치를 보여주는 사시도이다.
도 17은 도 16의 III-III의 일 예를 보여주는 단면도이다.
도 18은 도 17의 개별 서브 화소에 대한 개략적인 단면도이다.
도 19a 내지 도 19i는 본 발명의 제3 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
도 20a내지 도 20c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
본 발명의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 발명의 다양한 실시예에 따른 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
제1 실시예
도 1은 본 발명의 일 실시예 따른 표시장치를 보여주는 사시도이고, 도 2는 도 1의 I-I의 일 예를 보여주는 단면도이며, 도 3은 도 1의 II-II의 일 예를 보여주는 단면도이고, 도 4는 도 2 및 도 3의 개별 서브 화소에 대한 개략적인 단면도이다.
5는 광 이성질화 물질을 광에 노출시킨 경우와 노출시키지 않은 경우의 예시도이며, 도 6은 광 이성질화 물질을 이용한 금속 패터닝의 일 예를 나타낸 도면이다.
도 7은 도 2의 변형된 일 예를 보여주는 단면도이고, 도 8은 도 2의 변형된 다른 예를 보여주는 단면도이며, 도 9는 도 8의 개별 서브 화소에 대한 개략적인 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 제1 실시예에 따른 표시장치(100)는 제1 기판(110), 하부 전극(120), 발광층(130), 상부 전극(140), 봉지층(150) 및 제2 기판(160)을 포함한다.
제1 기판(110)은 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 기판(110)은 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 기판(110)은 투명한 재료로 이루어질 수도 있고, 불투명한 재료로 이루어질 수도 있다. 제1 기판(110)은 표시장치가 발광된 광이 하부쪽으로 방출되는 소위 하부 발광(Bottom emission) 방식으로 이루어지는 경우 투명한 재료가 이용될 수 있다. 또는, 제1 기판(110)은 표시장치가 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emission) 방식으로 이루어지는 경우 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수도 있다.
제1 기판(110)은 게이트 라인들, 데이터 라인들, 전원 라인들, 및 트랜지스터들을 포함할 수 있다. 게이트 라인들과 데이터 라인들은 서로 교차하도록 배치될 수 있다. 게이트 라인들은 게이트 구동부에 연결되어 게이트 신호들을 공급받는다. 데이터 라인들은 데이터 구동부에 연결되어 데이터 전압들을 공급받는다. 트랜지스터들은 스위칭 트랜지스터, 구동 트랜지스터, 및 센싱 트랜지스터를 포함한다.
스위칭 트랜지스터는 게이트 라인에 공급되는 게이트 신호에 따라 스위칭되어 데이터 라인으로부터 공급되는 데이터 전압을 구동 트랜지스터에 공급하는 역할을 한다.
구동 트랜지스터는 스위칭 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 전원 라인에서 공급되는 전원으로부터 데이터 전류를 생성하여 하부 전극(120)에 공급하는 역할을 한다.
센싱 트랜지스터는 화질 저하의 원인이 되는 구동 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 한다.
하부 전극(120), 발광층(130) 및 상부 전극(140)이 순차적으로 적층된 영역은 소정의 광을 발광하는 서브 화소(P)로 정의될 수 있다. 서브 화소(P)는 청색(B) 광을 방출하는 제1 서브 화소(P1), 녹색(G) 광을 방출하는 제2 서브 화소(P2), 적색(R) 광을 방출하는 제3 서브 화소(P3)을 포함할 수 있으나, 반드시 그에 한정되는 것은 아니다. 서브 화소(P)는 백색(W) 광을 방출하는 서브 화소를 더 포함할 수 있다. 또한, 각각의 서브 화소(P1, P2, P3)의 배열 순서는 다양하게 변경될 수 있다.
하부 전극(120)은 기판(110) 상에 소정의 간격으로 서로 떨어져 배치된 제1 하부 전극(121), 제2 하부 전극(122), 및 제3 하부 전극(123)을 포함한다. 제1 하부 전극(121)은 제1 서브 화소(P1)에 패턴 형성되고, 제2 하부 전극(122)은 제2 서브 화소(P2)에 패턴 형성되며, 제3 하부 전극(123)은 제3 서브 화소(P3)에 패턴 형성된다. 제1, 제2 및 제3 서브 화소(P1, P2, P3)들에는 트랜지스터들(미도시)이 배치될 수 있으며, 트랜지스터들은 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 제1 하부 전극(121), 제2 하부 전극(122), 및 제3 하부 전극(123) 각각에 소정의 전압을 공급한다.
제1, 제2 및 제3 하부 전극(121, 122, 123)은 기판(110) 상에 형성된다. 일 예를 들어, 제1, 제2 및 제3 하부 전극(121, 122, 123)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다. 제1, 제2 및 제3 하부 전극(121, 122, 123)은 애노드(Anode)일 수 있다. 제1, 제2 및 제3 하부 전극(121, 122, 123) 각각은 구동 트랜지스터와 연결될 수 있다.
뱅크(B)는 기판(110) 상에서 제1, 제2 및 제3 하부 전극(121, 122, 123) 각각의 가장자리를 덮도록 형성되어, 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각의 발광 영역을 정의한다. 즉, 각각의 서브 화소(P1, P2, P3)에서 뱅크(B)가 형성되지 않은 개구 영역이 발광 영역이 된다. 반면, 각각의 서브 화소(P1, P2, P3)에서 뱅크(B)가 형성된 영역이 비발광 영역이 된다.
뱅크(B)는 제1, 제2 및 제3 하부 전극(121, 122, 123) 각각의 끝단을 가리면서 기판(110) 상에 형성된다. 따라서, 서브 화소(P1, P2, P3) 별로 패턴 형성된 제1, 제2 및 제3 하부 전극(121, 122, 123)이 뱅크(B)에 의해 절연될 수 있다. 또한, 제1, 제2 및 제3 하부 전극(121, 122, 123) 각각의 끝단에 전류가 집중되어 발광효율이 저하되는 문제를 방지할 수 있다.
이러한 뱅크(B)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다.
발광층(130)은 하부 전극(120) 상에 형성된다. 발광층(130)은 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각에 서로 상이한 색상의 광을 발광하도록 패턴 형성된 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133)을 포함한다.
구체적으로, 제1 화소 발광층(131)은 제1 서브 화소(P1)에 배치된 제1 하부 전극(121) 상에 패턴 형성된다. 제1 화소 발광층(131)은 도 4에 도시된 바와 같이 정공 수송층(hole transporting layer, HTL), 제1 색의 광을 발광하는 제1 발광층(light emitting layer, EML1), 제1 전자 수송층(electron transporting layer, ETL) 및 제2 전자 수송층(photo chromic electron transporting layer, PC-ETL)을 포함한다. 이에 따라, 제1 서브 화소(P1)은 상기 제1 색의 광을 발광한다. 상기 제1 색은 청색(B)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 화소 발광층(132)은 제2 서브 화소(P2)에 배치된 제2 하부 전극(122) 상에 패턴 형성된다. 제2 화소 발광층(132)은 도 4에 도시된 바와 같이 정공 수송층(HTL), 상기 제1 색과 다른 제2 색의 광을 발광하는 제2 발광층(EML2), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 이에 따라, 제2 서브 화소(P2)는 상기 제2 색의 광을 발광한다. 상기 제2 색은 녹색(G)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제3 화소 발광층(133)은 제3 서브 화소(P3)에 배치된 제3 하부 전극(123) 상에 패턴 형성된다. 제3 화소 발광층(133)은 도 4에 도시된 바와 같이 정공 수송층(HTL), 상기 제1 및 제2 색과 다른 제3 색의 광을 발광하는 제3 발광층(EML3), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 이에 따라, 제3 서브 화소(P3)는 상기 제3 색의 광을 발광한다. 상기 제3 색은 적색(R)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 각각에 포함된 정공 수송층(HTL)은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3) 각각으로 정공이 원활하게 전달될 수 있도록 하는 역할을 한다.
제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 각각에 포함된 제1 전자 수송층(ETL)은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3) 각각으로의 전자의 이동을 원활하게 하는 역할을 한다.
제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 각각에 포함된 제2 전자 수송층(PC-ETL)은 제1 전자 수송층(ETL)과 함께 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3) 각각으로의 전자의 이동을 원활하게 하는 역할을 한다. 또한, 제2 전자 수송층(PC-ETL)은 상부 전극(140)이 서브 화소(P1, P2, P3) 별로 패턴 형성될 수 있도록 하는 역할을 한다. 이를 위하여, 제2 전자 수송층(PC-ETL)은 전자 수송물질 및 광 이성질화 물질을 포함한다.
전자 수송물질은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3)으로의 전자의 이동을 원활하게 하는 물질로서, 일 예로, Alq3, PBD, TAZ, spiro-PBD, BAlq, Liq(lithium quinolate), BMB-2T, BMB-3T, PF-6P, TPBI, COT 및 SAlq로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다.
이러한 전자 수송물질은 제1 전자 수송층(ETL)에도 포함될 수 있다. 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)은 서로 다른 전자 수송물질을 포함할 수도 있고, 서로 동일한 전자 수송물질을 포함할 수도 있다. 경우에 따라, 제1 전자 수송층(ETL)은 생략될 수도 있다. 이러한 경우, 제2 전자 수송층(PC-ETL)은 n형 도펀트로 도핑되지 않으며, 발광층(130)은 제1 화소 발광층(131)과 제2 화소 발광층(132) 사이 및 제2 화소 발광층(132)과 제3 화소 발광층(133) 사이에 구비된 별도의 전하 생성층(Charge Generating Layer; CGL)을 더 포함할 수 있다.
광 이성질화 물질은 UV와 같은 광에 노출되면 물리적 또는 화학적 성질이 다른 이성질체로 변하는 물질로서, 일 예로, 포토 크로믹(Photo Chromic)일 수 있다. 포토 크로믹은 UV와 같은 광에 노출되면 색이 변하고 광이 차단되면 원래 색으로 되돌아가는 물질로서, 일 예로, 디아릴에텐(diarylethene) 계열의 화합물을 포함할 수 있다.
예를 들어 설명하면, 제2 전자 수송층(PC-ETL)은 아래 화학식 1을 포함하는 광 이성질화 물질과 아래 화학식 2를 포함하는 전자수송물질이 결합하여 화학식 3과 같은 화학적 구조를 가질 수 있다.
Figure pat00001
Figure pat00002
Figure pat00003
광 이성질화 물질은 광 노출여부에 따라 금속 물질의 증착율이 다른 것을 특징으로 한다. 구체적으로, UV를 조사한 광 이성질화 물질은 도 5에 도시된 바와 같이 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV를 조사하지 않은 광 이성질화 물질은 도 5에 도시된 바와 같이 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다.
본 발명의 일 실시예에 따른 표시장치는 광 이성질화 물질의 특성을 이용하여 금속을 선택적으로 패턴닝할 수 있다. 도 6을 보면, 먼저, 광 이성질화 물질을 포함하는 제2 전자 수송층(PC-ETL)을 준비한다. 다음, 광 이성질화 물질을 포함하는 제2 전자 수송층(PC-ETL)의 특정 영역(A)에 UV를 조사한다. 다음, 광 이성질화 물질을 포함하는 제2 전자 수송층(PC-ETL) 상에 금속 물질(B)을 증착하면, 도 6에 도시된 바와 같이, UV를 조사한 특정 영역(A)에만 금속 물질(B)이 증착될 수 있다.
이러한 제2 전자 수송층(PC-ETL)은 n형 도펀트로 도핑될 수 있다.
한편, 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각은 정공 주입을 원활하게 하기 위하여 하부 전극(121, 122, 123)과 정공 수송층(HTL) 사이에 정공 주입층(hole injection layer, HIL)을 더 포함할 수 있다. 이때, 정공 주입층(HIL)은 이동도를 향상시키기 위하여 p형 도펀트로 도핑될 수 있다.
제1, 제2 및 제3 서브 화소(P1, P2, P3)들이 배치된 표시 영역(AA)에서는 도 2 및 도 3에 도시된 바와 같이 제1, 제2 및 제3 화소 발광층(131, 132, 133)이 서로 이격된다.
반면, 베젤 영역(BA)에서는 도 3에 도시된 바와 같이 제1, 제2 및 제3 화소 발광층(131, 132, 133)들이 서로 중첩된다. 구체적으로, 베젤 영역(BA)의 일부에서는 제1, 제2 및 제3 상부 전극(141, 142, 143)과 제1, 제2 및 제3 화소 발광층(131, 132, 133)이 서로 중첩된다. 베젤 영역(BA)의 일부에서는 제1 및 제2 화소 발광층(131, 132) 사이에 제1 상부 전극(141)이 형성되고, 제2 및 제3 화소 발광층(132, 133) 사이에 제2 상부 전극(142)이 형성되며, 제3 화소 발광층(133) 상에 제3 상부 전극(143)이 형성될 수 있다.
상부 전극(140)은 발광층(130) 상에 형성된다. 상부 전극(140)은 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각에 패턴 형성된 제1 상부 전극(141), 제2 상부 전극(142) 및 제3 상부 전극(143)을 포함한다.
구체적으로, 제1 상부 전극(141)은 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131) 상에 패턴 형성된다. 제1 상부 전극(141)은 하부 전극(120) 상에 제1 화소 발광층(131)을 형성한 후, 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131), 특히, 제2 전자 수송층(PC-ETL)에만 UV를 조사하고, 금속 물질을 증착시킴으로써 형성될 수 있다. 이에 따라, 제1 상부 전극(141)은 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131) 상에만 패턴 형성된다. 이때, 제1 상부 전극(141)은 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 접하여 형성되므로, 표시 영역(AA)에서 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 동일한 형성 면적을 가질 수 있다.
제2 상부 전극(142)은 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132) 상에 패턴 형성된다. 제2 상부 전극(142)은 하부 전극(120) 상에 제2 화소 발광층(132)을 형성한 후, 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132), 특히, 제2 전자 수송층(PC-ETL)에만 UV를 조사하고, 금속 물질을 증착시킴으로써 형성될 수 있다. 이에 따라, 제2 상부 전극(142)은 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132) 상에만 패턴 형성된다. 이때, 제2 상부 전극(142)은 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)과 접하여 형성되므로, 표시 영역(AA)에서 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)과 동일한 형성 면적을 가질 수 있다.
제3 상부 전극(143)은 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133) 상에 패턴 형성된다. 제3 상부 전극(143)은 하부 전극(120) 상에 제3 화소 발광층(133)을 형성한 후, 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133), 특히, 제2 전자 수송층(PC-ETL)에만 UV를 조사하고, 금속 물질을 증착시킴으로써 형성될 수 있다. 이에 따라, 제3 상부 전극(143)은 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133) 상에만 패턴 형성된다. 이때, 제3 상부 전극(143)은 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)과 접하여 형성되므로, 표시 영역(AA)에서 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)과 동일한 형성 면적을 가질 수 있다.
한편, 제1, 제2 및 제3 서브 화소(P1, P2, P3)들이 배치된 표시 영역(AA)에서는 도 2 및 도 3에 도시된 바와 같이 제1, 제2 및 제3 상부 전극(141, 142, 143)이 서로 이격된다.
반면, 베젤 영역(BA)에서는 도 3에 도시된 바와 같이 제1, 제2 및 제3 상부 전극(141, 142, 143)이 서로 중첩된다. 구체적으로, 베젤 영역(BA)의 일부에서는 제1, 제2 및 제3 상부 전극(141, 142, 143)과 제1, 제2 및 제3 화소 발광층(131, 132, 133)이 서로 중첩된다. 베젤 영역(BA)의 일부에서는 제1 상부 전극(141) 아래에 제1 화소 발광층(131)이 형성되고, 제1 및 제2 상부 전극(141, 142) 사이에 제2 화소 발광층(132)이 형성되며, 제2 및 제3 상부 전극(142, 143) 사이에 제3 화소 발광층(133)이 형성될 수 있다. 이것은 제1, 제2 및 제3 상부 전극(141, 142, 143)은 물론 제1, 제2 및 제3 화소 발광층(131, 132, 133)을 표시 영역(AA) 보다 다소 넓게 형성하기 때문이다.
또한, 제1, 제2 및 제3 상부 전극(141, 142, 143)은 제1, 제2 및 제3 화소 발광층(131, 132, 133) 보다 넓게 형성되어, 베젤 영역(BA)의 다른 일부에서 제1, 제2 및 제3 상부 전극(141, 142, 143)만 서로 중첩될 수 있다. 이에 따라, 제1, 제2 및 제3 상부 전극(141, 142, 143)은 베젤 영역(BA)에서 전기적으로 연결될 수 있다.
제1, 제2 및 제3 상부 전극(141, 142, 143)들은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
봉지층(150)은 상부 전극(140)을 덮도록 형성될 수 있다. 봉지층(150)은 발광층(130)과 상부 전극(140)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위하여, 봉지층(150)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
구체적으로, 봉지층(150)은 제1 무기막(151) 및 유기막(152)을 포함할 수 있다. 일 실시예에 있어서, 봉지층(150)은 제2 무기막(153)을 더 포함할 수 있다.
제1 무기막(151)은 상부 전극(140)을 덮도록 형성된다. 유기막(152)은 제1 무기막(151) 상에 형성되며, 이물들(particles)이 제1 무기막(151)을 뚫고 발광층(130)과 상부 전극(140)에 투입되는 것을 방지하기 위해 충분한 길이로 형성되는 것이 바람직하다. 제2 무기막(153)은 유기막(152)을 덮도록 형성된다.
제1 및 제2 무기막들(151, 153) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들(151, 153)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막(152)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
제2 기판(160)은 봉지 기판일 수 있으며, 플라스틱 필름, 유리 기판 또는 봉지 필름일 수 있다.
도 2 및 도 3에 도시된 본 발명의 제1 실시예에 따른 표시장치(100)는 발광층(130) 및 상부 전극(140)이 하부 전극(120)의 상면 및 뱅크(B)의 측면에만 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되는 것은 아니다.
다른 일 실시예에 있어서, 발광층(130) 및 상부 전극(140)은 도 7에 도시된 바와 같이 하부 전극(120)의 상면과 뱅크(B)의 측면 및 상면의 일부에 형성될 수도 있다. 이와 같은 구조는 후술하는 다른 실시예에도 적용될 수 있다.
보다 구체적으로, 제1 화소 발광층(131) 및 제1 상부 전극(141)은 제1 하부 전극(121)의 상면과 뱅크(B)의 측면 및 상면의 일부에 형성될 수 있다. 제2 화소 발광층(132) 및 제2 상부 전극(142)은 제2 하부 전극(122)의 상면과 뱅크(B)의 측면 및 상면의 일부에 형성될 수 있다. 제3 화소 발광층(133) 및 제3 상부 전극(143)은 제3 하부 전극(123)의 상면과 뱅크(B)의 측면 및 상면의 일부에 형성될 수 있다.
제1, 제2 및 제3 화소 발광층(131, 132, 133)들은 서로 이격 배치되는 범위에서 뱅크(B)의 상면의 일부를 덮을 수 있다. 제1, 제2 및 제3 상부 전극(141, 142, 143)들 역시 서로 이격 배치되는 범위에서 뱅크(B)의 상면의 일부를 덮을 수 있다.
이와 같이 상부 전극(141)은 하부 전극(120) 및 발광층(130)과 중첩되는 발광 영역에만 배치되는 것이 바람직하나, 제조 공정의 오차를 고려하여 뱅크(B)의 상면 일부를 덮도록 형성될 수도 있다.
또한, 도 2 및 도 3에 도시된 본 발명의 제1 실시예에 따른 표시장치(100)는 제1, 제2 및 제3 화소 발광층(131, 132, 133)의 두께가 동일하게 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되는 것은 아니다.
다른 일 실시예에 있어서, 제1, 제2 및 제3 화소 발광층(131, 132, 133)은 마이크로 캐버티(micro cavity) 특성을 구현하기 위하여 서로 다른 두께를 가질 수 있다. 이때, 마이크로 캐버티 특성을 구현하기 위해서는 하부 전극(120)은 반사율이 높은 금속물질을 포함하고, 상부 전극(140)은 반투과 금속물질을 포함할 수 있다.
발광층(130)에서 발광된 광의 일부는 상부 전극(140)을 투과하지만 발광층(130)에서 발광된 광의 나머지는 상부 전극(140)에서 반사한 후 하부 전극(120)에서 재반사하여 상부 전극(140) 방향으로 진행한다. 이와 같이, 상부 전극(140)과 하부 전극(120) 사이에서 반사와 재반사가 반복되면서 상부 전극(140)을 투과한 광에 의해서 화상이 표시될 수 있다. 이때, 상부 전극(140)과 하부 전극(120) 사이의 거리(h1, h2, h3)가 각 서브 화소(P1, P2, P3)에서 방출되는 광의 반파장(λ/2)의 정수배가 되면 보강간섭이 일어나 광이 증폭되며, 상기와 같은 반사 및 재반사 과정이 반복되면 광이 증폭되는 정도가 지속적으로 커져서 광의 외부 추출 효율이 향상될 수 있다. 이와 같은 특성을 마이크로 캐버티(microcavity) 특성이라 한다.
장파장대인 적색(R)의 광을 방출하는 제3 서브 화소(P3)에서의 제3 하부 전극(123)과 제3 상부 전극(143) 사이의 제3 거리(h3), 중간파장대인 녹색(G)의 광을 방출하는 제2 서브 화소(P2)에서의 제2 하부 전극(122)과 제2 상부 전극(142) 사이의 제2 거리(h2), 및 단파장대인 청색(B)의 광을 방출하는 제1 서브 화소(P1)에서의 제1 하부 전극(121)과 제1 상부 전극(141) 사이의 제1 거리(h1)는 모두 상이하게 형성될 수 있다.
본 발명의 제1 실시예에 따른 표시장치(100)는 제1, 제2 및 제3 화소 발광층(131, 132, 133)을 각각 패턴 형성한다. 이에 따라, 본 발명의 제1 실시예에 따른 표시장치(100)는 제1, 제2 및 제3 화소 발광층(131, 132, 133) 각각의 두께를 상이하게 형성함으로써 제1, 제2 및 제3 거리(h1, h2, h3)를 상이하게 형성할 수 있다. 예를 들어, 제1, 제2 및 제3 거리(h1, h2, h3)는 도 9에 도시된 바와 같이 제1, 제2 및 제3 화소 발광층(131, 132, 133) 각각에 포함된 정공 수송층(HTL)의 두께를 조절하여 상이하게 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니다.
상술한 바에 따른 표시장치(100)는 제1, 제2 및 제3 서브 화소(P1, P2, P3)에서 마이크로 캐버티 특성을 구현하여 광효율을 향상시킬 수 있다.
도 10a 내지 도 10o는 본 발명의 제1 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
먼저, 도 10a와 같이 기판(110) 상에 트랜지스터(미도시)들 및 하부 전극(120)을 형성한다.
구체적으로, 기판(110) 상에 트랜지스터들 각각의 액티브층을 형성한다. 액티브층은 다결정 실리콘계 반도체 물질, 단결정 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
그리고 나서, 액티브층 상에 게이트 절연막을 형성한다. 게이트 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막 상에 게이트 전극을 형성한다.
그리고 나서, 액티브층과 게이트 전극 상에 절연막을 형성한다. 제1 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 제1 절연막을 관통하여 액티브층에 접속되는 제1 및 제2 컨택홀들을 형성한다. 제1 절연막 상에 제1 컨택홀를 통해 액티브층에 접속되는 소스 전극, 및 제2 컨택홀를 통해 액티브층과 접속되는 드레인 전극을 형성한다.
그리고 나서, 소스 전극과 드레인 전극 상에 제1 절연막을 추가로 형성한다. 추가로 형성된 제1 절연막을 관통하여 드레인 전극에 접속되는 제3 컨택홀을 형성한다. 추가로 형성된 제1 절연막 상에 제3 컨택홀을 통해 드레인 전극에 접속되는 M3 금속층를 형성한다.
그리고 나서, M3 금속층 상에 제2 절연막을 형성한다. 제2 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 제2 절연막을 관통하여 M3 금속층에 접속되는 제4 컨택홀을 형성한다. 제2 절연막 상에 제4 컨택홀을 통해 M3 금속층에 접속되는 M4 금속층을 형성한다.
그리고 나서, M4 금속층 상에 제2 절연막을 추가로 형성한다. 추가로 형성된 제2 절연막을 관통하여 M4 금속층에 접속되는 제5 컨택홀을 형성한다. 상기 M3 금속층, 상기 M4 금속층 및 상기 제2 절연막은 생략될 수 있다.
그리고 나서, 제2 절연막 상에 하부 전극(120)들을 형성한다. 보다 구체적으로, 제2 절연막 상에 하부 전극막을 형성한다. 하부 전극막은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다.
그리고 나서, 하부 전극막 상에 포토 레지스트 패턴을 형성한다. 포토 레지스트 패턴은 제1, 제2 및 제3 서브 화소(P1, P2, P3)들이 형성될 위치에 형성될 수 있다. 포토 레지스트 패턴에 의해 덮이지 않은 하부 전극막을 건식 식각하여 도 10a와 같이 제1, 제2 및 제3 하부 전극(121, 122, 123)들을 형성하고, 포토 레지스트 패턴을 제거한다.
다음, 도 10b와 같이 제1, 제2 및 제3 하부 전극(121, 122, 123)들의 가장자리를 덮도록 뱅크(B)를 형성한다.
구체적으로, 제1, 제2 및 제3 하부 전극(121, 122, 123)들 상에 충전물질을 형성한다. 충전물질은 유기물질, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)일 수 있다.
그리고 나서, 건식 식각(dry etch)하여 뱅크(B)를 형성한다. 건식 식각 물질은 충전물질을 식각할 수 있으나, 제1, 제2 및 제3 하부 전극(121, 122, 123)들을 식각할 수 없는 물질로 선택되는 것이 바람직하다.
다음, 제1 서브 화소(P1)에 제1 화소 발광층(131) 및 제1 상부 전극(141)을 패턴 형성한다.
보다 구체적으로, 도 10c와 같이 제1, 제2 및 제3 하부 전극(121, 122, 123)들 및 뱅크(B) 상에 제1 화소 발광층(131)을 형성한다. 제1 화소 발광층(131)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제1 화소 발광층(131)이 증착 공정으로 형성되는 경우, 증발 증착법(Evaporation)을 이용하여 형성될 수 있다.
제1 화소 발광층(131)은 정공 수송층(hole transporting layer, HTL), 제1 색의 광을 발광하는 제1 발광층(light emitting layer, EML1), 제1 전자 수송층(electron transporting layer, ETL) 및 제2 전자 수송층(photo chromic electron transporting layer, PC-ETL)을 포함한다. 상기 제1 색은 청색(B)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 전자 수송층(PC-ETL)은 전자 수송물질 및 광 이성질화 물질을 포함한다.
전자 수송물질은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3)으로의 전자의 이동을 원활하게 하는 물질로서, 일 예로, Alq3, PBD, TAZ, spiro-PBD, BAlq, Liq(lithium quinolate), BMB-2T, BMB-3T, PF-6P, TPBI, COT 및 SAlq로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 이러한 전자 수송물질은 제1 전자 수송층(ETL)에도 포함될 수 있다. 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)은 서로 다른 전자 수송물질을 포함할 수도 있고, 서로 동일한 전자 수송물질을 포함할 수도 있다.
광 이성질화 물질은 UV와 같은 광에 노출되면 물리적 또는 화학적 성질이 다른 이성질체로 변하는 물질로서, 일 예로, 포토 크로믹(Photo Chromic)일 수 있다. 포토 크로믹은 UV와 같은 광에 노출되면 색이 변하고 광이 차단되면 원래 색으로 되돌아가는 물질로서, 일 예로, 디아릴에텐(diarylethene) 계열의 화합물을 포함할 수 있다.
그리고 나서, 도 10d와 같이 제1 서브 화소(P1)에만 UV를 조사한다. 제2 및 제3 서브 화소(P2, P3) 상에는 마스크(mask)를 배치하고, 제1 서브 화소(P1) 상에는 마스크(mask)의 오픈 영역(O)이 배치한다. 이러한 상태에서 UV를 조사하면, 제1 서브 화소(P1)에 배치된 제2 전자 수송층(PC-ETL)에만 UV가 조사된다. 이에 따라, 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 물리적 또는 화학적 성질이 제2 및 제3 서브 화소(P2, P3)에 배치된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 다른 이성질체로 변한다.
그리고 나서, 도 10e와 같이 제1 서브 화소(P1)에 제1 상부 전극(141)을 패턴 형성한다. UV가 조사된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV가 조사되지 않은 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다. 결과적으로, 제1 서브 화소(P1)에 배치된 제1 화소 발광층의 제2 전자 수송층(PC-ETL) 상에만 제1 상부 전극(141)이 패턴 형성된다.
그리고 나서, 도 10f와 같이 플라즈마 애싱(plasma ashing)하여 제2 및 제3 서브 화소(P2, P3)에 형성된 제1 화소 발광층(131)을 제거한다. 상부에 제1 상부 전극(141)이 형성되지 않은 제1 화소 발광층(131)은 산소 플라즈마를 이용하여 제거될 수 있다.
다음, 제2 서브 화소(P2)에 제2 화소 발광층(132) 및 제2 상부 전극(142)을 패턴 형성한다.
보다 구체적으로, 도 10g와 같이 제1 상부 전극(141), 제2 및 제3 하부 전극(122, 123)들 및 뱅크(B) 상에 제2 화소 발광층(132)을 형성한다. 제2 화소 발광층(132)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제2 화소 발광층(132)이 증착 공정으로 형성되는 경우, 증발 증착법을 이용하여 형성될 수 있다.
제2 화소 발광층(132)은 정공 수송층(HTL), 상기 제1 색과 다른 제2 색의 광을 발광하는 제2 발광층(EML2), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제2 색은 녹색(G)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
그리고 나서, 도 10h와 같이 제2 서브 화소(P2)에만 UV를 조사한다. 제1 및 제3 서브 화소(P1, P3) 상에는 마스크(mask)를 배치하고, 제2 서브 화소(P2) 상에는 마스크(mask)의 오픈 영역(O)이 배치한다. 이러한 상태에서 UV를 조사하면, 제2 서브 화소(P2)에 배치된 제2 전자 수송층(PC-ETL)에만 UV가 조사된다. 이에 따라, 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)은 물리적 또는 화학적 성질이 제1 및 제3 서브 화소(P1, P3)에 배치된 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)과 다른 이성질체로 변한다.
그리고 나서, 도 10i와 같이 제2 서브 화소(P2)에 제2 상부 전극(142)을 패턴 형성한다. UV가 조사된 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV가 조사되지 않은 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다. 결과적으로, 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL) 상에만 제2 상부 전극(142)이 패턴 형성된다.
그리고 나서, 도 10j와 같이 플라즈마 애싱(plasma ashing)하여 제1 및 제3 서브 화소(P1, P3)에 형성된 제2 화소 발광층(132)을 제거한다. 상부에 제2 상부 전극(142)이 형성되지 않은 제2 화소 발광층(132)은 산소 플라즈마를 이용하여 제거될 수 있다.
다음, 제3 서브 화소(P3)에 제3 화소 발광층(133) 및 제3 상부 전극(143)을 패턴 형성한다.
보다 구체적으로, 도 10k와 같이 제1 및 제2 상부 전극(141, 142), 제3 하부 전극(123) 및 뱅크(B) 상에 제3 화소 발광층(133)을 형성한다. 제3 화소 발광층(133)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제3 화소 발광층(133)이 증착 공정으로 형성되는 경우, 증발 증착법을 이용하여 형성될 수 있다.
제3 화소 발광층(133)은 정공 수송층(HTL), 상기 제1 및 제2 색과 다른 제3 색의 광을 발광하는 제3 발광층(EML3), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제3 색은 적색(R)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
그리고 나서, 도 10l와 같이 제3 서브 화소(P3)에만 UV를 조사한다. 제1 및 제2 서브 화소(P1, P2) 상에는 마스크(mask)를 배치하고, 제3 서브 화소(P3) 상에는 마스크(mask)의 오픈 영역(O)이 배치한다. 이러한 상태에서 UV를 조사하면, 제3 서브 화소(P3)에 배치된 제2 전자 수송층(PC-ETL)에만 UV가 조사된다. 이에 따라, 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)은 물리적 또는 화학적 성질이 제1 및 제2 서브 화소(P1, P2)에 배치된 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)과 다른 이성질체로 변한다.
그리고 나서, 도 10m과 같이 제3 서브 화소(P3)에 제3 상부 전극(143)을 패턴 형성한다. UV가 조사된 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV가 조사되지 않은 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다. 결과적으로, 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL) 상에만 제3 상부 전극(143)이 패턴 형성된다.
그리고 나서, 도 10n와 같이 플라즈마 애싱(plasma ashing)하여 제1 및 제2 서브 화소(P1, P2)에 형성된 제3 화소 발광층(133)을 제거한다. 상부에 제3 상부 전극(143)이 형성되지 않은 제3 화소 발광층(133)은 산소 플라즈마를 이용하여 제거될 수 있다.
다음, 도 10o와 같이 제1, 제2 및 제3 상부 전극(141, 142, 143)들 상에 봉지층(150) 및 제2 기판(160)을 형성한다.
보다 구체적으로, 제1, 제2 및 제3 상부 전극(141, 142, 143)들 상에 제1 무기막(151)을 형성한다. 제1 무기막(151)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 무기막(151)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
그리고 나서, 제1 무기막(151) 상에 유기막(152)을 형성한다. 유기막(152)은 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
그리고 나서, 유기막(152) 상에 제2 무기막(153)을 형성한다. 제2 무기막(153)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제2 무기막(153)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
그리고 나서, 제2 무기막(153) 상에 제2 기판(160)을 형성한다.
상술한 바와 같은 본 발명의 제1 실시예에 따른 표시장치(100)는 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 각각에 전자 수송물질 및 광 이성질화 물질로 이루어진 제2 전자 수송층을 포함하는 것을 특징으로 한다. 본 발명의 제1 실시예에 따른 표시장치(100)는 제2 전자 수송층에 선택적으로 UV를 조사함으로써 광 이성질화 물질의 성질을 금속물질이 잘 증착할 수 있도록 변화시킨다. UV가 조사된 제2 전자 수송층에 상부 전극(140)이 선택적으로 증착됨으로, 제1, 제2 및 제3 상부 전극(141, 142, 143)이 각각 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 상에 패턴 형성된다.
본 발명의 제1 실시예에 따른 표시장치(100)는 FMM을 이용하지 않고도 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133)은 물론 제1, 제2 및 제3 상부 전극(141, 142, 143)을 패턴 형성할 수 있다. 이에 따라, 본 발명의 제1 실시예에 따른 표시장치(100)는 발광층(130) 및 상부 전극(140)을 정밀하게 패턴 형성할 수 있다. 또한, 본 발명의 제1 실시예에 따른 표시장치(100)는 FMM를 사용 및 유지함에 따른 비용을 절감할 수 있다.
본 발명의 제1 실시예에 따른 표시장치(100)는 포토 레지스트를 이용하지 않고도 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133)은 물론 제1, 제2 및 제3 상부 전극(141, 142, 143)을 패턴 형성할 수 있다. 이에 따라, 본 발명의 제1 실시예에 따른 표시장치(100)는 제조 공정 과정에서 발광층(130) 및 상부 전극(140)이 손상되는 것을 방지할 수 있다. 이러한 본 발명의 제1 실시예에 따른 표시장치(100)는 발광소자의 수명 및 효율이 향상될 수 있다.
본 발명의 제1 실시예에 따른 표시장치(100)는 상부 전극(140)이 패턴 형성되어 있기 때문에 형성 면적을 최소화시킬 수 있다. 이에 따라, 본 발명의 제1 실시예에 따른 표시장치(100)는 상부 전극(140)에 의한 외광 반사를 감소시킬 수 있다. 또한, 본 발명의 제1 실시예에 따른 표시장치(100)는 상부 전극(140)과 다른 전극층 간에 발생되는 기생캡을 감소시킬 수 있다.
제2 실시예
도 11은 도 1의 I-I의 다른 예를 보여주는 단면도이며, 도 12는 도 11의 개별 서브 화소에 대한 개략적인 단면도이다.
도 11 및 도 12를 참조하면, 본 발명의 제2 실시예에 따른 표시장치(100)는 제1 기판(110), 하부 전극(120), 발광층(130), 상부 전극(140), 봉지층(150) 및 제2 기판(160)을 포함한다.
도 11에 도시된 제1 기판(110), 봉지층(150) 및 제2 기판(160)는 도 1 및 도 2에 도시된 제1 기판(110), 봉지층(150) 및 제2 기판(160)과 실질적으로 동일한 구성에 해당하므로, 이에 대한 구체적인 설명은 생략하도록 한다. 이하에서는 본 발명의 제2 실시예에 따른 하부 전극(120), 발광층(130) 및 상부 전극(140)에 대해서 중점적으로 설명하도록 한다.
하부 전극(120), 발광층(130) 및 상부 전극(140)이 순차적으로 적층된 영역은 소정의 광을 발광하는 서브 화소(P)로 정의될 수 있다. 서브 화소(P)는 청색(B) 광을 방출하는 제1 서브 화소(P1), 녹색(G) 광을 방출하는 제2 서브 화소(P2), 적색(R) 광을 방출하는 제3 서브 화소(P3)을 포함할 수 있으나, 반드시 그에 한정되는 것은 아니다. 서브 화소(P)는 백색(W) 광을 방출하는 서브 화소를 더 포함할 수 있다. 또한, 각각의 서브 화소(P1, P2, P3)의 배열 순서는 다양하게 변경될 수 있다.
하부 전극(120)은 기판(110) 상에 소정의 간격으로 서로 떨어져 배치된 제1 하부 전극(121), 제2 하부 전극(122), 및 제3 하부 전극(123)을 포함한다. 제1 하부 전극(121)은 제1 서브 화소(P1)에 패턴 형성되고, 제2 하부 전극(122)은 제2 서브 화소(P2)에 패턴 형성되며, 제3 하부 전극(123)은 제3 서브 화소(P3)에 패턴 형성된다. 제1, 제2 및 제3 서브 화소(P1, P2, P3)들에는 트랜지스터들(미도시)이 배치될 수 있으며, 트랜지스터들은 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 제1 하부 전극(121), 제2 하부 전극(122), 및 제3 하부 전극(123) 각각에 소정의 전압을 공급한다.
제1, 제2 및 제3 하부 전극(121, 122, 123)은 기판(110) 상에 형성된다. 일 예를 들어, 제1, 제2 및 제3 하부 전극(121, 122, 123)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다. 제1, 제2 및 제3 하부 전극(121, 122, 123)은 애노드(Anode)일 수 있다. 제1, 제2 및 제3 하부 전극(121, 122, 123) 각각은 구동 트랜지스터와 연결될 수 있다.
뱅크(B)는 기판(110) 상에서 제1, 제2 및 제3 하부 전극(121, 122, 123) 각각의 가장자리를 덮도록 형성되어, 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각의 발광 영역을 정의한다. 즉, 각각의 서브 화소(P1, P2, P3)에서 뱅크(B)가 형성되지 않은 개구 영역이 발광 영역이 된다. 반면, 각각의 서브 화소(P1, P2, P3)에서 뱅크(B)가 형성된 영역이 비발광 영역이 된다.
뱅크(B)는 제1, 제2 및 제3 하부 전극(121, 122, 123) 각각의 끝단을 가리면서 기판(110) 상에 형성된다. 따라서, 서브 화소(P1, P2, P3) 별로 패턴 형성된 제1, 제2 및 제3 하부 전극(121, 122, 123)이 뱅크(B)에 의해 절연될 수 있다. 또한, 제1, 제2 및 제3 하부 전극(121, 122, 123) 각각의 끝단에 전류가 집중되어 발광효율이 저하되는 문제를 방지할 수 있다.
이러한 뱅크(B)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다.
발광층(130)은 하부 전극(120) 상에 형성된다. 발광층(130)은 서로 상이한 색상의 광을 발광하도록 패턴 형성된 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133)을 포함한다.
구체적으로, 제1 화소 발광층(131)은 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각에 배치된 제1, 제2 및 제3 하부 전극(121, 122, 123) 상에 패턴 형성된다. 제1 화소 발광층(131)은 도 12에 도시된 바와 같이 정공 수송층(HTL), 제1 색의 광을 발광하는 제1 발광층(EML1), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제1 색은 청색(B)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 화소 발광층(132)은 제2 및 제3 서브 화소(P2, P3) 각각에 배치된 제1 화소 발광층(131) 상에 패턴 형성된다. 제2 화소 발광층(132)은 도 12에 도시된 바와 같이 정공 수송층(HTL), 상기 제1 색과 다른 제2 색의 광을 발광하는 제2 발광층(EML2), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제2 색은 녹색(G)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제3 화소 발광층(133)은 제3 서브 화소(P3)에 배치된 제2 화소 발광층(132) 상에 패턴 형성된다. 제3 화소 발광층(133)은 도 12에 도시된 바와 같이 정공 수송층(HTL), 상기 제1 및 제2 색과 다른 제3 색의 광을 발광하는 제3 발광층(EML3), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제3 색은 적색(R)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 각각에 포함된 정공 수송층(HTL)은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3) 각각으로 정공이 원활하게 전달될 수 있도록 하는 역할을 한다.
제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 각각에 포함된 제1 전자 수송층(ETL)은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3) 각각으로의 전자의 이동을 원활하게 하는 역할을 한다.
제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 각각에 포함된 제2 전자 수송층(PC-ETL)은 제1 전자 수송층(ETL)과 함께 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3) 각각으로의 전자의 이동을 원활하게 하는 역할을 한다. 또한, 제2 전자 수송층(PC-ETL)은 상부 전극(140)이 서브 화소(P1, P2, P3) 별로 패턴 형성될 수 있도록 하는 역할을 한다. 이를 위하여, 제2 전자 수송층(PC-ETL)은 전자 수송물질 및 광 이성질화 물질을 포함한다.
전자 수송물질은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3)으로의 전자의 이동을 원활하게 하는 물질로서, 일 예로, Alq3, PBD, TAZ, spiro-PBD, BAlq, Liq(lithium quinolate), BMB-2T, BMB-3T, PF-6P, TPBI, COT 및 SAlq로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 이러한 전자 수송물질은 제1 전자 수송층(ETL)에도 포함될 수 있다. 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)은 서로 다른 전자 수송물질을 포함할 수도 있고, 서로 동일한 전자 수송물질을 포함할 수도 있다.
광 이성질화 물질은 UV와 같은 광에 노출되면 물리적 또는 화학적 성질이 다른 이성질체로 변하는 물질로서, 일 예로, 포토 크로믹(Photo Chromic)일 수 있다. 포토 크로믹은 UV와 같은 광에 노출되면 색이 변하고 광이 차단되면 원래 색으로 되돌아가는 물질로서, 일 예로, 디아릴에텐(diarylethene) 계열의 화합물을 포함할 수 있다.
이러한 광 이성질화 물질은 광 노출여부에 따라 금속 물질의 증착율이 다른 것을 특징으로 한다. 구체적으로, UV를 조사한 광 이성질화 물질은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV를 조사하지 않은 광 이성질화 물질은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다.
이러한 제2 전자 수송층(PC-ETL)은 n형 도펀트로 도핑될 수 있다.
한편, 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각은 정공 주입을 원활하게 하기 위하여 하부 전극(121, 122, 123)과 정공 수송층(HTL) 사이에 정공 주입층(hole injection layer, HIL)을 더 포함할 수 있다. 이때, 정공 주입층(HIL)은 이동도를 향상시키기 위하여 p형 도펀트로 도핑될 수 있다.
본 발명의 제2 실시예에 따른 표시장치(100)는 제1, 제2 및 제3 서브 화소(P1, P2, P3)에서 서로 다른 스택(stack) 구조를 가진다.
보다 구체적으로, 본 발명의 제2 실시예에 따른 표시장치(100)는 제1 서브 화소(P1)에서 하나의 스택(stack) 구조를 가진다. 제1 서브 화소(P1)에는 제1 화소 발광층(131)이 형성되어, 제1 화소 발광층(131)에 포함된 제1 발광층(EML1)에서 제1 색의 광이 발광된다.
이때, 제1 서브 화소(P1)는 제1 발광층(EML1)에서 발광된 제1 색의 광에 대한 마이크로 캐버티 특성이 구현될 수 있도록 제1 하부 전극(121)과 제1 상부 전극(141) 사이의 거리가 형성될 수 있다. 제1 발광층(EML1)에서 발광된 제1 색의 광은 제1 하부 전극(121)과 제1 상부 전극(141) 사이에서 반사 및 재반사 과정을 반복하면서 보강간섭이 일어나 광이 증폭되어, 외부로 방출된다. 결과적으로, 제1 서브 화소(P1)는 제1 색의 광이 발광된다.
본 발명의 제2 실시예에 따른 표시장치(100)는 제2 서브 화소(P2)에서 2개의 스택(stack)의 탠덤 구조를 가진다. 제2 서브 화소(P2)에는 제1 화소 발광층(131) 상에 제2 화소 발광층(132)이 형성된다. 이때, 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 제2 화소 발광층(132)의 정공 주입층(HIL)이 서로 접하여 전하 생성층(Charge generation layer)으로서의 역할을 수행할 수 있다. 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 n형 도펀트로 도핑되어 제1 화소 발광층(131)으로 전자(electron)를 주입해주고, 제2 화소 발광층(132)의 정공 주입층(HIL)는 p형 도펀트로 도핑되어 제2 화소 발광층(132)으로 정공(hole)을 주입해줄 수 있다.
이러한 제2 서브 화소(P2)에는 제1 화소 발광층(131)에 포함된 제1 발광층(EML1)에서 제1 색의 광이 발광되고 제2 화소 발광층(132)에 포함된 제2 발광층(EML2)에서 제2 색의 광이 발광된다.
이때, 제2 서브 화소(P2)는 제2 발광층(EML2)에서 발광된 제2 색의 광에 대한 마이크로 캐버티 특성이 구현될 수 있도록 제2 하부 전극(122)과 제2 상부 전극(142) 사이의 거리가 형성될 수 있다. 제2 발광층(EML2)에서 발광된 제2 색의 광은 제2 하부 전극(122)과 제2 상부 전극(142) 사이에서 반사 및 재반사 과정을 반복하면서 보강간섭이 일어나 광이 증폭되어, 외부로 방출된다. 반면, 제1 발광층(EML1)에서 발광된 제1 색의 광은 제2 하부 전극(122)과 제2 상부 전극(142) 사이에서 반사 및 재반사 과정을 반복하면서 상쇄간섭이 일어나 광이 소멸되어, 외부로 방출되지 않는다. 결과적으로, 제2 서브 화소(P2)는 제2 색의 광이 발광된다.
본 발명의 제3 실시예에 따른 표시장치(100)는 제3 서브 화소(P3)에서 3개의 스택(stack)의 탠덤 구조를 가진다. 제3 서브 화소(P3)에는 제1 화소 발광층(131) 상에 제2 화소 발광층(132)이 형성되고, 제2 화소 발광층(132) 상에 제3 화소 발광층(133)이 형성된다.
이때, 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 제2 화소 발광층(132)의 정공 주입층(HIL)이 서로 접하여 전하 생성층(Charge generation layer)으로서의 역할을 수행할 수 있다. 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 n형 도펀트로 도핑되어 제1 화소 발광층(131)으로 전자(electron)를 주입해주고, 제2 화소 발광층(132)의 정공 주입층(HIL)는 p형 도펀트로 도핑되어 제2 화소 발광층(132)으로 정공(hole)을 주입해줄 수 있다.
또한, 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)과 제3 화소 발광층(133)의 정공 주입층(HIL)이 서로 접하여 전하 생성층(Charge generation layer)으로서의 역할을 수행할 수 있다. 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)은 n형 도펀트로 도핑되어 제2 화소 발광층(132)으로 전자(electron)를 주입해주고, 제3 화소 발광층(133)의 정공 주입층(HIL)는 p형 도펀트로 도핑되어 제3 화소 발광층(133)으로 정공(hole)을 주입해줄 수 있다.
이러한 제3 서브 화소(P3)에는 제1 화소 발광층(131)에 포함된 제1 발광층(EML1)에서 제1 색의 광이 발광되고, 제2 화소 발광층(132)에 포함된 제2 발광층(EML2)에서 제2 색의 광이 발광되며, 제3 화소 발광층(133)에 포함된 제3 발광층(EML3)에서 제3 색의 광이 발광된다.
이때, 제3 서브 화소(P3)는 제3 발광층(EML3)에서 발광된 제3 색의 광에 대한 마이크로 캐버티 특성이 구현될 수 있도록 제3 하부 전극(123)과 제3 상부 전극(143) 사이의 거리가 형성될 수 있다. 제3 발광층(EML3)에서 발광된 제3 색의 광은 제3 하부 전극(123)과 제3 상부 전극(143) 사이에서 반사 및 재반사 과정을 반복하면서 보강간섭이 일어나 광이 증폭되어, 외부로 방출된다.
반면, 제2 발광층(EML2)에서 발광된 제2 색의 광은 제3 하부 전극(123)과 제3 상부 전극(143) 사이에서 반사 및 재반사 과정을 반복하면서 상쇄간섭이 일어나 광이 소멸되어, 외부로 방출되지 않는다. 또한, 제1 발광층(EML1)에서 발광된 제1 색의 광은 제3 하부 전극(123)과 제3 상부 전극(143) 사이에서 반사 및 재반사 과정을 반복하면서 상쇄간섭이 일어나 광이 소멸되어, 외부로 방출되지 않는다. 결과적으로, 제3 서브 화소(P3)는 제3 색의 광이 발광된다.
상부 전극(140)은 발광층(130) 상에 형성된다. 상부 전극(140)은 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각에 패턴 형성된 제1 상부 전극(141), 제2 상부 전극(142) 및 제3 상부 전극(143)을 포함한다.
구체적으로, 제1 상부 전극(141)은 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131) 상에 패턴 형성된다. 제1 상부 전극(141)은 하부 전극(120) 상에 제1 화소 발광층(131)을 형성한 후, 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131), 특히, 제2 전자 수송층(PC-ETL)에만 UV를 조사하고, 금속 물질을 증착시킴으로써 형성될 수 있다. 이에 따라, 제1 상부 전극(141)은 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131) 상에만 패턴 형성된다. 이때, 제1 상부 전극(141)은 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 접하여 형성된다.
제2 상부 전극(142)은 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132) 상에 패턴 형성된다. 제2 상부 전극(142)은 하부 전극(120) 상에 제2 화소 발광층(132)을 형성한 후, 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132), 특히, 제2 전자 수송층(PC-ETL)에만 UV를 조사하고, 금속 물질을 증착시킴으로써 형성될 수 있다. 이에 따라, 제2 상부 전극(142)은 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132) 상에만 패턴 형성된다. 이때, 제2 상부 전극(142)은 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)과 접하여 형성된다.
제3 상부 전극(143)은 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133) 상에 패턴 형성된다. 제3 상부 전극(143)은 하부 전극(120) 상에 제3 화소 발광층(133)을 형성한 후, 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133), 특히, 제2 전자 수송층(PC-ETL)에만 UV를 조사하고, 금속 물질을 증착시킴으로써 형성될 수 있다. 이에 따라, 제3 상부 전극(143)은 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133) 상에만 패턴 형성된다. 이때, 제3 상부 전극(143)은 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)과 접하여 형성된다.
한편, 제1, 제2 및 제3 서브 화소(P1, P2, P3)들이 배치된 표시 영역(AA)에서는 제1, 제2 및 제3 상부 전극(141, 142, 143)이 서로 이격된다.
반면, 베젤 영역(BA)에서는 제1, 제2 및 제3 상부 전극(141, 142, 143)이 서로 중첩될 수 있다. 구체적으로, 베젤 영역(BA)의 일부에서는 제1, 제2 및 제3 상부 전극(141, 142, 143)과 제1, 제2 및 제3 화소 발광층(131, 132, 133)이 서로 중첩된다. 베젤 영역(BA)의 일부에서는 제1 상부 전극(141) 아래에 제1 화소 발광층(131)이 형성되고, 제1 및 제2 상부 전극(141, 142) 사이에 제2 화소 발광층(132)이 형성되며, 제2 및 제3 상부 전극(142, 143) 사이에 제3 화소 발광층(133)이 형성될 수 있다. 이것은 제1, 제2 및 제3 상부 전극(141, 142, 143)은 물론 제1, 제2 및 제3 화소 발광층(131, 132, 133)을 표시 영역(AA) 보다 다소 넓게 형성하기 때문이다.
또한, 제1, 제2 및 제3 상부 전극(141, 142, 143)은 제1, 제2 및 제3 화소 발광층(131, 132, 133) 보다 넓게 형성되어, 베젤 영역(BA)의 다른 일부에서 제1, 제2 및 제3 상부 전극(141, 142, 143)만 서로 중첩될 수 있다. 이에 따라, 제1, 제2 및 제3 상부 전극(141, 142, 143)은 베젤 영역(BA)에서 전기적으로 연결될 수 있다.
제1, 제2 및 제3 상부 전극(141, 142, 143)들은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
도 13a 내지 도 13c는 화소 발광층 별로 층들의 두께에 따른 발광 세기를 나타내는 도면들이고, 도 14a 내지 도 14c는 서브 화소 별로 화소 발광층에 포함된 층들의 두께를 설명하기 위한 도면들이다.
도 13a는 제1 발광층(EML1)에서 제1 하부 전극(121)까지의 제1 두께(T1)와 제1 발광층(EML1)에서 제1 상부 전극(141)까지의 제2 두께(T2)에 따른 발광 세기를 나타낸다. 이때, 제1 발광층(EML1)은 고정된 값을 가지며, 20nm로 설정하였다. 도 14a는 본 발명의 제2 실시예에 따른 표시장치(100)의 제1 서브 화소(P1)를 나타낸다.
도 13a 및 도 14a를 참조하면, 제1 두께(T1)는 제1 화소 발광층(131)에 포함된 정공 주입층(HIL) 및 정공 수송층(HTL) 각각의 두께를 합한 것과 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 정공 주입층(HIL)은 생략될 수 있으며, 이러한 경우, 제1 두께(T1)는 정공 수송층(HTL)의 두께와 동일할 수도 있다.
제2 두께(T2)는 제1 화소 발광층(131)에 포함된 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL) 각각의 두께를 합한 것과 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 전자 수송층(ETL)은 생략될 수 있으며, 이러한 경우, 제2 두께(T2)는 제2 전자 수송층(PC-ETL)의 두께와 동일할 수도 있다.
제1 발광층(EML1)에서 발광된 광은 도 13a에 도시된 마루(R)에서 보강간섭이 일어나 세기가 최대가 되며, 골(V)에서 상쇄간섭이 일어나 세기가 최소가 된다. 제1 두께(T1) 및 제2 두께(T2)는 도 13a에 도시된 마루(R)가 위치하는 복수의 지점들 중 하나와 대응될 수 있다.
이에 따라, 제1 서브 화소(P1)는 제1 발광층(EML1)에서 발광된 제1 색의 광을 표시한다.
도 13b는 제2 발광층(EML2)에서 제2 하부 전극(122)까지의 제3 두께(T3)와 제2 발광층(EML2)에서 제2 상부 전극(142)까지의 제4 두께(T4)에 따른 발광 세기를 나타낸다. 이때, 제2 발광층(EML2)은 고정된 값을 가지며, 20nm로 설정하였다. 도 14b는 본 발명의 제2 실시예에 따른 표시장치(100)의 제2 서브 화소(P2)를 나타낸다.
도 13b 및 도 14b를 참조하면, 제3 두께(T3)는 제2 화소 발광층(132)에 포함된 정공 주입층(HIL) 및 정공 수송층(HTL), 그리고 제1 화소 발광층(131) 각각의 두께를 합한 것과 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 정공 주입층(HIL)은 생략될 수 있으며, 이러한 경우, 제3 두께(T3)는 제2 화소 발광층(132)에 포함된 정공 수송층(HTL) 및 제1 화소 발광층(131) 각각의 두께를 합한 것과 동일할 수도 있다.
제4 두께(T4)는 도 14b에 도시된 바와 같이 제2 화소 발광층(132)에 포함된 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL) 각각의 두께를 합한 것과 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 전자 수송층(ETL)은 생략될 수 있으며, 이러한 경우, 제4 두께(T4)는 제2 화소 발광층(132)에 포함된 제2 전자 수송층(PC-ETL)의 두께와 동일할 수도 있다.
제2 발광층(EML2)에서 발광된 광은 도 13b에 도시된 마루(R)에서 보강간섭이 일어나 세기가 최대가 되며, 골(V)에서 상쇄간섭이 일어나 세기가 최소가 된다. 제3 두께(T3) 및 제4 두께(T4)는 도 13b에 도시된 마루(R)가 위치하는 복수의 지점들 중 하나와 대응될 수 있다.
한편, 제2 서브 화소(P2)에 배치된 제1 발광층(EML1)에서 발광된 광은 외부로 방출되지 않는 것이 바람직하다. 이에 따라, 제1 발광층(EML1)에서 제2 하부 전극(122)까지의 제5 두께(T5)와 제1 발광층(EML1)에서 제2 상부 전극(142)까지의 제6 두께(T6)는 도 13a에 도시된 골(V)이 위치하는 복수의 지점들 중 하나와 대응될 수 있다. 이때, 제5 두께(T5)는 제1 두께(T1)와 동일할 수 있으나, 반드시 이에 한정되지 않는다. 제1 하부 전극(121)과 제2 하부 전극(122)의 두께가 동일한 경우에는 제5 두께(T5)와 제1 두께(T1)가 동일할 수 있다. 그러나, 제1 하부 전극(121)과 제2 하부 전극(122)의 두께가 상이한 경우에는 제5 두께(T5)와 제1 두께(T1)가 상이할 수도 있다.
제2 서브 화소(P2)는 제3 두께(T3) 및 제4 두께(T4)가 도 13b에 도시된 마루(R)가 위치하는 복수의 지점들 중 하나와 대응되는 제1 조건과 제5 두께(T5) 및 제6 두께(T6)가 도 13a에 도시된 골(V)이 위치하는 복수의 지점들 중 하나와 대응되는 제2 조건을 만족하도록 각층의 두께가 형성될 수 있다.
이에 따라, 제2 서브 화소(P2)는 제2 발광층(EML2)에서 발광된 제2 색의 광을 표시한다.
도 13c는 제3 발광층(EML3)에서 제3 하부 전극(123)까지의 제7 두께(T7)와 제3 발광층(EML3)에서 제3 상부 전극(143)까지의 제8 두께(T8)에 따른 발광 세기를 나타낸다. 이때, 제3 발광층(EML3)은 고정된 값을 가지며, 20nm로 설정하였다. 도 14c는 본 발명의 제2 실시예에 따른 표시장치(100)의 제3 서브 화소(P3)를 나타낸다.
도 13c 및 도 14c를 참조하면, 제7 두께(T7)는 제3 화소 발광층(133)에 포함된 정공 주입층(HIL) 및 정공 수송층(HTL), 그리고 제1 및 제2 화소 발광층(131, 132) 각각의 두께를 합한 것과 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 정공 주입층(HIL)은 생략될 수 있으며, 이러한 경우, 제7 두께(T7)는 제3 화소 발광층(133)에 포함된 정공 수송층(HTL)과 제1 및 제2 화소 발광층(131, 132) 각각의 두께를 합한 것과 동일할 수도 있다.
제8 두께(T8)는 도 14c에 도시된 바와 같이 제3 화소 발광층(133)에 포함된 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL) 각각의 두께를 합한 것과 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 전자 수송층(ETL)은 생략될 수 있으며, 이러한 경우, 제8 두께(T8)는 제3 화소 발광층(133)에 포함된 제2 전자 수송층(PC-ETL)의 두께와 동일할 수도 있다.
제3 발광층(EML3)에서 발광된 광은 도 13c에 도시된 마루(R)에서 보강간섭이 일어나 세기가 최대가 되며, 골(V)에서 상쇄간섭이 일어나 세기가 최소가 된다. 제7 두께(T7) 및 제8 두께(T8)는 도 13c에 도시된 마루(R)가 위치하는 복수의 지점들 중 하나와 대응될 수 있다.
한편, 제3 서브 화소(P3)에 배치된 제1 발광층(EML1)에서 발광된 광은 외부로 방출되지 않는 것이 바람직하다. 이에 따라, 제1 발광층(EML1)에서 제3 하부 전극(123)까지의 제9 두께(T9)와 제1 발광층(EML1)에서 제3 상부 전극(143)까지의 제10 두께(T10)는 도 13a에 도시된 골(V)이 위치하는 복수의 지점들 중 하나와 대응될 수 있다. 이때, 제9 두께(T9)는 제1 두께(T1)와 동일할 수 있으나, 반드시 이에 한정되지 않는다. 제1 하부 전극(121)과 제3 하부 전극(123)의 두께가 동일한 경우에는 제9 두께(T9)와 제1 두께(T1)가 동일할 수 있다. 그러나, 제1 하부 전극(121)과 제3 하부 전극(123)의 두께가 상이한 경우에는 제9 두께(T9)와 제1 두께(T1)가 상이할 수도 있다.
또한, 제3 서브 화소(P3)에 배치된 제2 발광층(EML2)에서 발광된 광 역시 외부로 방출되지 않는 것이 바람직하다. 이에 따라, 제2 발광층(EML2)에서 제3 하부 전극(123)까지의 제11 두께(T11)와 제2 발광층(EML2)에서 제3 상부 전극(143)까지의 제12 두께(T12)는 도 13b에 도시된 골(V)이 위치하는 복수의 지점들 중 하나와 대응될 수 있다. 이때, 제11 두께(T11)는 제3 두께(T3)와 동일할 수 있으나, 반드시 이에 한정되지 않는다. 제2 하부 전극(122)과 제3 하부 전극(123)의 두께가 동일한 경우에는 제11 두께(T11)와 제3 두께(T3)가 동일할 수 있다. 그러나, 제2 하부 전극(122)과 제3 하부 전극(123)의 두께가 상이한 경우에는 제11 두께(T11)와 제3 두께(T3)가 상이할 수도 있다.
제3 서브 화소(P3)는 제7 두께(T7) 및 제8 두께(T8)가 도 138에 도시된 마루(R)가 위치하는 복수의 지점들 중 하나와 대응되는 제1 조건, 제9 두께(T9) 및 제10 두께(T10)가 도 13a에 도시된 골(V)이 위치하는 복수의 지점들 중 하나와 대응되는 제2 조건, 및 제11 두께(T11) 및 제12 두께(T12)가 도 13b에 도시된 골(V)이 위치하는 복수의 지점들 중 하나와 대응되는 제3 조건을 만족하도록 각층의 두께가 형성될 수 있다.
도 15a 내지 도 15m은 본 발명의 제2 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
먼저, 도 15a와 같이 기판(110) 상에 트랜지스터(미도시)들 및 하부 전극(120)을 형성한다.
구체적으로, 기판(110) 상에 트랜지스터들 각각의 액티브층을 형성한다. 액티브층은 다결정 실리콘계 반도체 물질, 단결정 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
그리고 나서, 액티브층 상에 게이트 절연막을 형성한다. 게이트 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막 상에 게이트 전극을 형성한다.
그리고 나서, 액티브층과 게이트 전극 상에 절연막을 형성한다. 제1 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 제1 절연막을 관통하여 액티브층에 접속되는 제1 및 제2 컨택홀들을 형성한다. 제1 절연막 상에 제1 컨택홀를 통해 액티브층에 접속되는 소스 전극, 및 제2 컨택홀를 통해 액티브층과 접속되는 드레인 전극을 형성한다.
그리고 나서, 소스 전극과 드레인 전극 상에 제1 절연막을 추가로 형성한다. 추가로 형성된 제1 절연막을 관통하여 드레인 전극에 접속되는 제3 컨택홀을 형성한다. 추가로 형성된 제1 절연막 상에 제3 컨택홀을 통해 드레인 전극에 접속되는 M3 금속층를 형성한다.
그리고 나서, M3 금속층 상에 제2 절연막을 형성한다. 제2 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 제2 절연막을 관통하여 M3 금속층에 접속되는 제4 컨택홀을 형성한다. 제2 절연막 상에 제4 컨택홀을 통해 M3 금속층에 접속되는 M4 금속층을 형성한다.
그리고 나서, M4 금속층 상에 제2 절연막을 추가로 형성한다. 추가로 형성된 제2 절연막을 관통하여 M4 금속층에 접속되는 제5 컨택홀을 형성한다. 상기 M3 금속층, 상기 M4 금속층 및 상기 제2 절연막은 생략될 수 있다.
그리고 나서, 제2 절연막 상에 하부 전극(120)들을 형성한다. 보다 구체적으로, 제2 절연막 상에 하부 전극막을 형성한다. 하부 전극막은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다.
그리고 나서, 하부 전극막 상에 포토 레지스트 패턴을 형성한다. 포토 레지스트 패턴은 제1, 제2 및 제3 서브 화소(P1, P2, P3)들이 형성될 위치에 형성될 수 있다. 포토 레지스트 패턴에 의해 덮이지 않은 하부 전극막을 건식 식각하여 도 15a와 같이 제1, 제2 및 제3 하부 전극(121, 122, 123)들을 형성하고, 포토 레지스트 패턴을 제거한다.
다음, 도 15b와 같이 제1, 제2 및 제3 하부 전극(121, 122, 123)들의 가장자리를 덮도록 뱅크(B)를 형성한다.
구체적으로, 제1, 제2 및 제3 하부 전극(121, 122, 123)들 상에 충전물질을 형성한다. 충전물질은 유기물질, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)일 수 있다.
그리고 나서, 건식 식각(dry etch)하여 뱅크(B)를 형성한다. 건식 식각 물질은 충전물질을 식각할 수 있으나, 제1, 제2 및 제3 하부 전극(121, 122, 123)들을 식각할 수 없는 물질로 선택되는 것이 바람직하다.
다음, 제1 서브 화소(P1)에 제1 화소 발광층(131) 및 제1 상부 전극(141)을 패턴 형성한다.
보다 구체적으로, 도 15c와 같이 제1, 제2 및 제3 하부 전극(121, 122, 123)들 및 뱅크(B) 상에 제1 화소 발광층(131)을 형성한다. 제1 화소 발광층(131)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제1 화소 발광층(131)이 증착 공정으로 형성되는 경우, 증발 증착법(Evaporation)을 이용하여 형성될 수 있다.
제1 화소 발광층(131)은 정공 수송층(HTL), 제1 색의 광을 발광하는 제1 발광층(EML1), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제1 색은 청색(B)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 전자 수송층(PC-ETL)은 전자 수송물질 및 광 이성질화 물질을 포함한다.
전자 수송물질은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3)으로의 전자의 이동을 원활하게 하는 물질로서, 일 예로, Alq3, PBD, TAZ, spiro-PBD, BAlq, Liq(lithium quinolate), BMB-2T, BMB-3T, PF-6P, TPBI, COT 및 SAlq로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 이러한 전자 수송물질은 제1 전자 수송층(ETL)에도 포함될 수 있다. 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)은 서로 다른 전자 수송물질을 포함할 수도 있고, 서로 동일한 전자 수송물질을 포함할 수도 있다.
광 이성질화 물질은 UV와 같은 광에 노출되면 물리적 또는 화학적 성질이 다른 이성질체로 변하는 물질로서, 일 예로, 포토 크로믹(Photo Chromic)일 수 있다. 포토 크로믹은 UV와 같은 광에 노출되면 색이 변하고 광이 차단되면 원래 색으로 되돌아가는 물질로서, 일 예로, 디아릴에텐(diarylethene) 계열의 화합물을 포함할 수 있다.
그리고 나서, 도 15d와 같이 제1 서브 화소(P1)에만 UV를 조사한다. 제2 및 제3 서브 화소(P2, P3) 상에는 마스크(mask)를 배치하고, 제1 서브 화소(P1) 상에는 마스크(mask)의 오픈 영역(O)이 배치한다. 이러한 상태에서 UV를 조사하면, 제1 서브 화소(P1)에 배치된 제2 전자 수송층(PC-ETL)에만 UV가 조사된다. 이에 따라, 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 물리적 또는 화학적 성질이 제2 및 제3 서브 화소(P2, P3)에 배치된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 다른 이성질체로 변한다.
그리고 나서, 도 15e와 같이 제1 서브 화소(P1)에 제1 상부 전극(141)을 패턴 형성한다. UV가 조사된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV가 조사되지 않은 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다. 결과적으로, 제1 서브 화소(P1)에 배치된 제1 화소 발광층의 제2 전자 수송층(PC-ETL) 상에만 제1 상부 전극(141)이 패턴 형성된다.
다음, 제2 서브 화소(P2)에 제2 화소 발광층(132) 및 제2 상부 전극(142)을 패턴 형성한다.
보다 구체적으로, 도 15f와 같이 제1 상부 전극(141) 및 제1 화소 발광층(131) 상에 제2 화소 발광층(132)을 형성한다. 제2 화소 발광층(132)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제2 화소 발광층(132)이 증착 공정으로 형성되는 경우, 증발 증착법을 이용하여 형성될 수 있다.
제2 화소 발광층(132)은 정공 수송층(HTL), 상기 제1 색과 다른 제2 색의 광을 발광하는 제2 발광층(EML2), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제2 색은 녹색(G)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
그리고 나서, 도 15g와 같이 제2 서브 화소(P2)에만 UV를 조사한다. 제1 및 제3 서브 화소(P1, P3) 상에는 마스크(mask)를 배치하고, 제2 서브 화소(P2) 상에는 마스크(mask)의 오픈 영역(O)이 배치한다. 이러한 상태에서 UV를 조사하면, 제2 서브 화소(P2)에 배치된 제2 전자 수송층(PC-ETL)에만 UV가 조사된다. 이에 따라, 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)은 물리적 또는 화학적 성질이 제1 및 제3 서브 화소(P1, P3)에 배치된 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)과 다른 이성질체로 변한다.
그리고 나서, 도 15h와 같이 제2 서브 화소(P2)에 제2 상부 전극(142)을 패턴 형성한다. UV가 조사된 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV가 조사되지 않은 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL)은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다. 결과적으로, 제2 서브 화소(P2)에 배치된 제2 화소 발광층(132)의 제2 전자 수송층(PC-ETL) 상에만 제2 상부 전극(142)이 패턴 형성된다.
다음, 제3 서브 화소(P3)에 제3 화소 발광층(133) 및 제3 상부 전극(143)을 패턴 형성한다.
보다 구체적으로, 도 15i와 같이 제2 상부 전극(142) 및 제2 화소 발광층(132) 상에 제3 화소 발광층(133)을 형성한다. 제3 화소 발광층(133)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제3 화소 발광층(133)이 증착 공정으로 형성되는 경우, 증발 증착법을 이용하여 형성될 수 있다.
제3 화소 발광층(133)은 정공 수송층(HTL), 상기 제1 및 제2 색과 다른 제3 색의 광을 발광하는 제3 발광층(EML3), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제3 색은 적색(R)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
그리고 나서, 도 15j와 같이 제3 서브 화소(P3)에만 UV를 조사한다. 제1 및 제2 서브 화소(P1, P2) 상에는 마스크(mask)를 배치하고, 제3 서브 화소(P3) 상에는 마스크(mask)의 오픈 영역(O)이 배치한다. 이러한 상태에서 UV를 조사하면, 제3 서브 화소(P3)에 배치된 제2 전자 수송층(PC-ETL)에만 UV가 조사된다. 이에 따라, 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)은 물리적 또는 화학적 성질이 제1 및 제2 서브 화소(P1, P2)에 배치된 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)과 다른 이성질체로 변한다.
그리고 나서, 도 15k과 같이 제3 서브 화소(P3)에 제3 상부 전극(143)을 패턴 형성한다. UV가 조사된 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV가 조사되지 않은 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL)은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다. 결과적으로, 제3 서브 화소(P3)에 배치된 제3 화소 발광층(133)의 제2 전자 수송층(PC-ETL) 상에만 제3 상부 전극(143)이 패턴 형성된다.
그리고 나서, 도 15l과 같이 플라즈마 애싱(plasma ashing)하여 제1 및 제2 서브 화소(P1, P2)에 형성된 제3 화소 발광층(133), 제1 서브 화소(P1)에 형성된 제2 화소 발광층(132)을 제거한다. 상부에 제3 상부 전극(143)이 형성되지 않은 제3 화소 발광층(133)은 산소 플라즈마를 이용하여 제거될 수 있다. 또한, 상부에 제2 상부 전극(142)이 형성되지 않은 제2 화소 발광층(132)은 산소 플라즈마를 이용하여 제거될 수 있다.
다음, 도 15m과 같이 제1, 제2 및 제3 상부 전극(141, 142, 143)들 상에 봉지층(150) 및 제2 기판(160)을 형성한다.
보다 구체적으로, 제1, 제2 및 제3 상부 전극(141, 142, 143)들 상에 제1 무기막(151)을 형성한다. 제1 무기막(151)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 무기막(151)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
그리고 나서, 제1 무기막(151) 상에 유기막(152)을 형성한다. 유기막(152)은 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
그리고 나서, 유기막(152) 상에 제2 무기막(153)을 형성한다. 제2 무기막(153)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제2 무기막(153)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
그리고 나서, 제2 무기막(153) 상에 제2 기판(160)을 형성한다.
한편, 도 15l에서는 플라즈마 애싱하여 제1 및 제2 서브 화소(P1, P2)에 형성된 제3 화소 발광층(133), 제1 서브 화소(P1)에 형성된 제2 화소 발광층(132)을 제거하고 있으나, 반드시 이에 한정되지 않는다. 다른 일 실시예에 있어서, 도 15l에 도시된 플라즈마 애싱 공정은 생략될 수도 있다. 이러한 경우, 최종 제품 단계에서 도 15n에 도시된 바와 같이 제1 서브 화소(P1)에는 제1 하부 전극(131) 상에 제2 및 제3 화소 발광층(132, 133)이 남겨질 수 있으며, 제2 서브 화소(P2)에는 제2 하부 전극(132) 상에 제3 화소 발광층(133)이 남겨질 수 있다.
상술한 바와 같은 본 발명의 제2 실시예에 따른 표시장치(100)는 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 각각에 전자 수송물질 및 광 이성질화 물질로 이루어진 제2 전자 수송층을 포함하는 것을 특징으로 한다. 본 발명의 제2 실시예에 따른 표시장치(100)는 제2 전자 수송층에 선택적으로 UV를 조사함으로써 광 이성질화 물질의 성질을 금속물질이 잘 증착할 수 있도록 변화시킨다. UV가 조사된 제2 전자 수송층에 상부 전극(140)이 선택적으로 증착됨으로, 제1, 제2 및 제3 상부 전극(141, 142, 143)이 각각 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133) 상에 패턴 형성된다.
본 발명의 제2 실시예에 따른 표시장치(100)는 FMM을 이용하지 않고도 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133)은 물론 제1, 제2 및 제3 상부 전극(141, 142, 143)을 패턴 형성할 수 있다. 이에 따라, 본 발명의 제2 실시예에 따른 표시장치(100)는 발광층(130) 및 상부 전극(140)을 정밀하게 패턴 형성할 수 있다. 또한, 본 발명의 제2 실시예에 따른 표시장치(100)는 FMM를 사용 및 유지함에 따른 비용을 절감할 수 있다.
본 발명의 제2 실시예에 따른 표시장치(100)는 포토 레지스트를 이용하지 않고도 제1 화소 발광층(131), 제2 화소 발광층(132) 및 제3 화소 발광층(133)은 물론 제1, 제2 및 제3 상부 전극(141, 142, 143)을 패턴 형성할 수 있다. 이때, 제1, 제2 및 제3 상부 전극(141, 142, 143)은 베젤 영역(BA)에서 중첩되어 소정의 전압이 인가될 수 있다. 그러나, 반드시 이에 한정되지 않으며, 베젤 영역(BA)에서 중첩되지 않도록 패턴 형성되어 각각 소정의 전압이 인가될 수도 있다. 이에 따라, 본 발명의 제2 실시예에 따른 표시장치(100)는 제조 공정 과정에서 발광층(130) 및 상부 전극(140)이 손상되는 것을 방지할 수 있다. 이러한 본 발명의 제2 실시예에 따른 표시장치(100)는 발광소자의 수명 및 효율이 향상될 수 있다.
또한, 본 발명의 제2 실시예에 따른 표시장치(100)는 본 발명의 제1 실시예 따른 표시장치(100)와 비교하여 플라즈마 애싱 공정의 횟수를 줄일 수 있다. 이에 따라, 본 발명의 제2 실시예에 따른 표시장치(100)는 제조 공정을 단순화할 수 있다.
또한, 본 발명의 제2 실시예에 따른 표시장치(100)는 별도의 컬러필터를 배치하지 않고도 제1, 제2 및 제3 서브 화소(P1, P2, P3) 각각에서 서로 다른 색의 광이 발광되도록 한다. 본 발명의 제2 실시예에 따른 표시장치(100)는 제1 서브 화소(P1)에서 제1 화소 발광층(131)의 각층들의 두께를 적절하게 형성하여 제1 발광층(EML1)에서 발광된 제1 색의 광에 대한 마이크로 캐버티 특성이 구현되도록 한다. 또한, 본 발명의 제2 실시예에 따른 표시장치(100)는 제2 서브 화소(P2)에서 제1 및 제2 화소 발광층(131, 132)의 각층들의 두께를 적절하게 형성하여 제2 발광층(EML2)에서 발광된 제2 색의 광에 대한 마이크로 캐버티 특성이 구현되도록 하는 동시에 제1 발광층(EML1)에서 발광된 제1 색의 광이 소멸되도록 한다. 본 발명의 제2 실시예에 따른 표시장치(100)는 제3 서브 화소(P3)에서 제1, 제2 및 제3 화소 발광층(131, 132, 133)의 각층들의 두께를 적절하게 형성하여 제3 발광층(EML3)에서 발광된 제3 색의 광에 대한 마이크로 캐버티 특성이 구현되도록 하는 동시에 제1 및 제2 발광층(EML1, EML2)에서 발광된 제1 및 제2 색의 광이 소멸되도록 한다.
제3 실시예
도 16은 본 발명의 다른 실시예에 따른 표시장치를 보여주는 사시도이고, 도 17은 도 16의 III-III의 일 예를 보여주는 단면도이며, 도 18은 도 17의 개별 서브 화소에 대한 개략적인 단면도이다.
도 16, 도 17 및 도 18을 참조하면, 본 발명의 제3 실시예에 따른 표시장치(100)는 제1 기판(110), 하부 전극(120), 발광층(130), 상부 전극(140), 봉지층(150), 컬러필터(170) 및 제2 기판(160)을 포함한다.
도 16 및 도 17에 도시된 제1 기판(110), 봉지층(150) 및 제2 기판(160)는 도 1 및 도 2에 도시된 제1 기판(110), 봉지층(150) 및 제2 기판(160)과 실질적으로 동일한 구성에 해당하므로, 이에 대한 구체적인 설명은 생략하도록 한다. 이하에서는 본 발명의 제2 실시예에 따른 하부 전극(120), 발광층(130), 상부 전극(140) 및 컬러필터(170)에 대해서 중점적으로 설명하도록 한다.
하부 전극(120), 발광층(130) 및 상부 전극(140)이 순차적으로 적층된 영역은 소정의 광을 발광하는 서브 화소(P)로 정의될 수 있다. 서브 화소(P)는 청색(B) 광을 방출하는 제1 서브 화소(P1), 녹색(G) 광을 방출하는 제2 서브 화소(P2), 적색(R) 광을 방출하는 제3 서브 화소(P3), 백색(W) 광을 방출하는 제4 서브 화소(P4)를 더 포함할 수 있다. 또한, 각각의 서브 화소(P1, P2, P3, P4)의 배열 순서는 다양하게 변경될 수 있다.
하부 전극(120)은 기판(110) 상에 소정의 간격으로 서로 떨어져 배치된 제1 하부 전극(121), 제2 하부 전극(122), 제3 하부 전극(123) 및 제4 하부 전극(124)을 포함한다. 제1 하부 전극(121)은 제1 서브 화소(P1)에 패턴 형성되고, 제2 하부 전극(122)은 제2 서브 화소(P2)에 패턴 형성되며, 제3 하부 전극(123)은 제3 서브 화소(P3)에 패턴 형성되고, 제4 하부 전극(124)은 제4 서브 화소(P4)에 패턴 형성된다. 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4)들에는 트랜지스터들(미도시)이 배치될 수 있으며, 트랜지스터들은 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 제1 하부 전극(121), 제2 하부 전극(122), 제3 하부 전극(123) 및 제4 하부 전극(124) 각각에 소정의 전압을 공급한다.
제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)은 기판(110) 상에 형성된다. 일 예를 들어, 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다. 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)은 애노드(Anode)일 수 있다. 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124) 각각은 구동 트랜지스터와 연결될 수 있다.
뱅크(B)는 기판(110) 상에서 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124) 각각의 가장자리를 덮도록 형성되어, 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4) 각각의 발광 영역을 정의한다. 즉, 각각의 서브 화소(P1, P2, P3, P4)에서 뱅크(B)가 형성되지 않은 개구 영역이 발광 영역이 된다. 반면, 각각의 서브 화소(P1, P2, P3, P4)에서 뱅크(B)가 형성된 영역이 비발광 영역이 된다.
뱅크(B)는 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124) 각각의 끝단을 가리면서 기판(110) 상에 형성된다. 따라서, 서브 화소(P1, P2, P3, P4) 별로 패턴 형성된 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)이 뱅크(B)에 의해 절연될 수 있다. 또한, 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124) 각각의 끝단에 전류가 집중되어 발광효율이 저하되는 문제를 방지할 수 있다.
이러한 뱅크(B)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다.
발광층(130)은 하부 전극(120) 상에 형성된다. 발광층(130)은 서로 상이한 색상의 광을 발광하도록 패턴 형성된 제1 화소 발광층(131) 및 제4 화소 발광층(134)을 포함한다.
구체적으로, 제1 화소 발광층(131)은 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4) 각각에 배치된 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124) 상에 형성된다. 이때, 제1 화소 발광층(131)은 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4)들에 공통적으로 형성되는 공통층일 수 있다.
제1 화소 발광층(131)은 도 18에 도시된 바와 같이 정공 수송층(HTL), 제1 색의 광을 발광하는 제1 발광층(EML1), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제1 색은 청색(B)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제4 화소 발광층(132)은 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4)에 배치된 제1 화소 발광층(131) 상에 형성된다. 이때, 제4 화소 발광층(134)은 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4)들에 공통적으로 형성되는 공통층일 수 있다.
제4 화소 발광층(134)은 도 18에 도시된 바와 같이 정공 수송층(HTL), 상기 제1 색과 다른 제4 색의 광을 발광하는 제4 발광층(EML4), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제4 색은 황색(YG)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제1 화소 발광층(131) 및 제4 화소 발광층(134) 각각에 포함된 정공 수송층(HTL)은 제1 발광층(EML1) 및 제4 발광층(EML4) 각각으로 정공이 원활하게 전달될 수 있도록 하는 역할을 한다.
제1 화소 발광층(131) 및 제4 화소 발광층(134) 각각에 포함된 제1 전자 수송층(ETL)은 제1 발광층(EML1) 및 제4 발광층(EML4) 각각으로의 전자의 이동을 원활하게 하는 역할을 한다.
제1 화소 발광층(131) 및 제4 화소 발광층(134) 각각에 포함된 제2 전자 수송층(PC-ETL)은 제1 전자 수송층(ETL)과 함께 제1 발광층(EML1) 및 제4 발광층(EML4) 각각으로의 전자의 이동을 원활하게 하는 역할을 한다. 또한, 제2 전자 수송층(PC-ETL)은 상부 전극(140)이 서브 화소(P1, P2, P3, P4)에 패턴 형성될 수 있도록 하는 역할을 한다. 이를 위하여, 제2 전자 수송층(PC-ETL)은 전자 수송물질 및 광 이성질화 물질을 포함한다.
전자 수송물질은 제1 발광층(EML1) 및 제4 발광층(EML4)으로의 전자의 이동을 원활하게 하는 물질로서, 일 예로, Alq3, PBD, TAZ, spiro-PBD, BAlq, Liq(lithium quinolate), BMB-2T, BMB-3T, PF-6P, TPBI, COT 및 SAlq로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 이러한 전자 수송물질은 제1 전자 수송층(ETL)에도 포함될 수 있다. 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)은 서로 다른 전자 수송물질을 포함할 수도 있고, 서로 동일한 전자 수송물질을 포함할 수도 있다. 경우에 따라, 제1 전자 수송층(ETL)은 생략될 수 있다.
광 이성질화 물질은 UV와 같은 광에 노출되면 물리적 또는 화학적 성질이 다른 이성질체로 변하는 물질로서, 일 예로, 포토 크로믹(Photo Chromic)일 수 있다. 포토 크로믹은 UV와 같은 광에 노출되면 색이 변하고 광이 차단되면 원래 색으로 되돌아가는 물질로서, 일 예로, 디아릴에텐(diarylethene) 계열의 화합물을 포함할 수 있다.
이러한 광 이성질화 물질은 광 노출여부에 따라 금속 물질의 증착율이 다른 것을 특징으로 한다. 구체적으로, UV를 조사한 광 이성질화 물질은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV를 조사하지 않은 광 이성질화 물질은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다.
이러한 제2 전자 수송층(PC-ETL)은 n형 도펀트로 도핑될 수 있다.
한편, 제1 화소 발광층(131)은 정공 주입을 원활하게 하기 위하여 하부 전극(121, 122, 123, 124)과 정공 수송층(HTL) 사이에 정공 주입층(hole injection layer, HIL)을 더 포함할 수 있다. 이때, 정공 주입층(HIL)은 이동도를 향상시키기 위하여 p형 도펀트로 도핑될 수 있다.
본 발명의 제3 실시예에 따른 표시장치(100)는 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4)에서 2개의 스택(stack)의 탠덤 구조를 가진다. 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4) 모두에 제1 및 제4 화소 발광층(131, 134)이 형성된다.
그러나, 제1 서브 화소(P1)에서는 제1 화소 발광층(131)과 제4 화소 발광층(134) 사이에 제1 상부 전극(141)이 형성되어 있기 때문에, 제1 하부 전극(121) 및 제1 상부 전극(141) 사이에 배치된 제1 화소 발광층(131)에서만 발광이 이루어진다.
이때, 제1 서브 화소(P1)는 제1 발광층(EML1)에서 발광된 제1 색의 광에 대한 마이크로 캐버티 특성이 구현될 수 있도록 제1 하부 전극(121)과 제1 상부 전극(141) 사이의 거리가 형성될 수 있다. 제1 발광층(EML1)에서 발광된 제1 색의 광은 제1 하부 전극(121)과 제1 상부 전극(141) 사이에서 반사 및 재반사 과정을 반복하면서 보강간섭이 일어나 광이 증폭되어, 외부로 방출된다. 결과적으로, 제1 서브 화소(P1)는 제1 색의 광이 발광된다.
반면, 제2, 제3 및 제4 서브 화소(P2, P3, P4)에서는 제1 화소 발광층(131) 상에 제4 화소 발광층(134)이 직접 형성된다. 이때, 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 제4 화소 발광층(134)의 정공 주입층(HIL)이 서로 접하여 전하 생성층(Charge generation layer)으로서의 역할을 수행할 수 있다. 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 n형 도펀트로 도핑되어 제1 화소 발광층(131)으로 전자(electron)를 주입해주고, 제4 화소 발광층(134)의 정공 주입층(HIL)는 p형 도펀트로 도핑되어 제4 화소 발광층(134)으로 정공(hole)을 주입해줄 수 있다.
이러한 제2, 제3 및 제4 서브 화소(P2, P3, P4)에는 제1 화소 발광층(131)에 포함된 제1 발광층(EML1)에서 제1 색의 광이 발광되고 제4 화소 발광층(134)에 포함된 제4 발광층(EML4)에서 제4 색의 광이 발광된다. 결과적으로, 제2, 제3 및 제4 서브 화소(P2, P3, P4)는 제1 및 제4 색의 혼합광이 발광된다. 여기서, 혼합광은 백색 광일 수 있다.
한편, 도 17 및 도 18에서는 제1 및 제4 화소 발광층(131, 134)만을 포함하는 것으로 도시하고 있으나, 반드시 이에 한정되는 것은 아니다. 본 발명의 제3 실시예에 따른 표시장치(100)는 복수의 화소 발광층에서 발광된 색들의 혼합광이 백색 광이면 된다. 다른 실시예에 있어서, 표시장치(100)는 제1, 제2 및 제3 화소 발광층(131, 132, 133)을 포함할 수 있다. 이때, 제1, 제2 및 제3 화소 발광층(131, 132, 133)은 모두 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4)들에 공통적으로 형성되는 공통층일 수 있다.
상부 전극(140)은 발광층(130) 상에 형성된다. 상부 전극(140)은 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4)에 패턴 형성된 제1 상부 전극(141) 및 제4 상부 전극(144)을 포함한다.
구체적으로, 제1 상부 전극(141)은 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131) 상에 패턴 형성된다. 제1 상부 전극(141)은 하부 전극(120) 상에 제1 화소 발광층(131)을 형성한 후, 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131), 특히, 제2 전자 수송층(PC-ETL)에만 UV를 조사하고, 금속 물질을 증착시킴으로써 형성될 수 있다. 이에 따라, 제1 상부 전극(141)은 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131) 상에만 패턴 형성된다. 이때, 제1 상부 전극(141)은 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 접하여 형성된다.
제4 상부 전극(144)은 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 배치된 제4 화소 발광층(134) 상에 패턴 형성된다. 제4 상부 전극(144)은 하부 전극(120) 상에 제4 화소 발광층(134)을 형성한 후, 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 배치된 제4 화소 발광층(134), 특히, 제2 전자 수송층(PC-ETL)에만 UV를 조사하고, 금속 물질을 증착시킴으로써 형성될 수 있다. 이에 따라, 제4 상부 전극(144)은 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 배치된 제4 화소 발광층(134) 상에만 패턴 형성된다. 이때, 제4 상부 전극(144)은 제4 화소 발광층(134)의 제2 전자 수송층(PC-ETL)과 접하여 형성된다.
제1 및 제4 상부 전극(141, 144)들은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
컬러필터(170)는 봉지층(150) 상에 형성된다. 컬러필터(170)는 제2 서브 화소(P2)에 대응되도록 배치된 제1 컬러필터(CF1) 및 제3 서브 화소(P3)에 대응디도록 배치된 제2 컬러필터(CF2)를 포함한다.
제1 및 제2 컬러필터(CF1, CF2)는 제1 화소 발광층(131)에 포함된 제1 발광층(EML1)이 발광하는 색에 따라 달라질 수 있다. 제1 화소 발광층(131)에 포함된 제1 발광층(EML1)이 발광하는 색이 청색(B)인 경우, 제1 서브 화소(P1)는 별도의 컬러필터를 배치하지 않고도 청색(B)의 광을 발광한다. 이러한 경우, 제1 컬러필터(CF1)는 녹색(G)의 광을 투과시키는 녹색 컬러필터이고, 제2 컬러필터(CF2)는 적색(R)의 광을 투과시키는 적색 컬러필터일 수 있다.
한편, 제1 화소 발광층(131)에 포함된 제1 발광층(EML1)이 발광하는 색이 녹색(G)인 경우, 제1 서브 화소(P1)는 별도의 컬러필터를 배치하지 않고도 녹색(G)의 광을 발광한다. 이러한 경우, 제1 컬러필터(CF1)는 청색(B)의 광을 투과시키는 청색 컬러필터이고, 제2 컬러필터(CF2)는 적색(R)의 광을 투과시키는 적색 컬러필터일 수 있다.
한편, 제1 화소 발광층(131)에 포함된 제1 발광층(EML1)이 발광하는 색이 적색(R)인 경우, 제1 서브 화소(P1)는 별도의 컬러필터를 배치하지 않고도 적색(R)의 광을 발광한다. 이러한 경우, 제1 컬러필터(CF1)는 녹색(G)의 광을 투과시키는 녹색 컬러필터이고, 제2 컬러필터(CF2)는 청색(B)의 광을 투과시키는 청색 컬러필터일 수 있다.
컬러필터(170)는 제1 및 제4 서브 화소(P1, P4)와 대응되도록 배치된 투명 유기막(미도시)을 더 포함할 수 있다.
도 19a 내지 도 19i는 본 발명의 제3 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
먼저, 도 19a와 같이 기판(110) 상에 트랜지스터(미도시)들 및 하부 전극(120)을 형성한다.
구체적으로, 기판(110) 상에 트랜지스터들 각각의 액티브층을 형성한다. 액티브층은 다결정 실리콘계 반도체 물질, 단결정 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
그리고 나서, 액티브층 상에 게이트 절연막을 형성한다. 게이트 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막 상에 게이트 전극을 형성한다.
그리고 나서, 액티브층과 게이트 전극 상에 절연막을 형성한다. 제1 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 제1 절연막을 관통하여 액티브층에 접속되는 제1 및 제2 컨택홀들을 형성한다. 제1 절연막 상에 제1 컨택홀를 통해 액티브층에 접속되는 소스 전극, 및 제2 컨택홀를 통해 액티브층과 접속되는 드레인 전극을 형성한다.
그리고 나서, 소스 전극과 드레인 전극 상에 제1 절연막을 추가로 형성한다. 추가로 형성된 제1 절연막을 관통하여 드레인 전극에 접속되는 제3 컨택홀을 형성한다. 추가로 형성된 제1 절연막 상에 제3 컨택홀을 통해 드레인 전극에 접속되는 M3 금속층를 형성한다.
그리고 나서, M3 금속층 상에 제2 절연막을 형성한다. 제2 절연막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 제2 절연막을 관통하여 M3 금속층에 접속되는 제4 컨택홀을 형성한다. 제2 절연막 상에 제4 컨택홀을 통해 M3 금속층에 접속되는 M4 금속층을 형성한다.
그리고 나서, M4 금속층 상에 제2 절연막을 추가로 형성한다. 추가로 형성된 제2 절연막을 관통하여 M4 금속층에 접속되는 제5 컨택홀을 형성한다. 상기 M3 금속층, 상기 M4 금속층 및 상기 제2 절연막은 생략될 수 있다.
그리고 나서, 제2 절연막 상에 하부 전극(120)들을 형성한다. 보다 구체적으로, 제2 절연막 상에 하부 전극막을 형성한다. 하부 전극막은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다.
그리고 나서, 하부 전극막 상에 포토 레지스트 패턴을 형성한다. 포토 레지스트 패턴은 제1, 제2, 제3 및 제4 서브 화소(P1, P2, P3, P4)들이 형성될 위치에 형성될 수 있다. 포토 레지스트 패턴에 의해 덮이지 않은 하부 전극막을 건식 식각하여 도 19a와 같이 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)들을 형성하고, 포토 레지스트 패턴을 제거한다.
다음, 도 19b와 같이 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)들의 가장자리를 덮도록 뱅크(B)를 형성한다.
구체적으로, 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)들 상에 충전물질을 형성한다. 충전물질은 유기물질, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)일 수 있다.
그리고 나서, 건식 식각(dry etch)하여 뱅크(B)를 형성한다. 건식 식각 물질은 충전물질을 식각할 수 있으나, 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)들을 식각할 수 없는 물질로 선택되는 것이 바람직하다.
다음, 제1 서브 화소(P1)에 제1 화소 발광층(131) 및 제1 상부 전극(141)을 패턴 형성한다.
보다 구체적으로, 도 19c와 같이 제1, 제2, 제3 및 제4 하부 전극(121, 122, 123, 124)들 및 뱅크(B) 상에 제1 화소 발광층(131)을 형성한다. 제1 화소 발광층(131)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제1 화소 발광층(131)이 증착 공정으로 형성되는 경우, 증발 증착법(Evaporation)을 이용하여 형성될 수 있다.
제1 화소 발광층(131)은 정공 수송층(HTL), 제1 색의 광을 발광하는 제1 발광층(EML1), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제1 색은 청색(B)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 전자 수송층(PC-ETL)은 전자 수송물질 및 광 이성질화 물질을 포함한다.
전자 수송물질은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3)으로의 전자의 이동을 원활하게 하는 물질로서, 일 예로, Alq3, PBD, TAZ, spiro-PBD, BAlq, Liq(lithium quinolate), BMB-2T, BMB-3T, PF-6P, TPBI, COT 및 SAlq로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 이러한 전자 수송물질은 제1 전자 수송층(ETL)에도 포함될 수 있다. 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)은 서로 다른 전자 수송물질을 포함할 수도 있고, 서로 동일한 전자 수송물질을 포함할 수도 있다.
광 이성질화 물질은 UV와 같은 광에 노출되면 물리적 또는 화학적 성질이 다른 이성질체로 변하는 물질로서, 일 예로, 포토 크로믹(Photo Chromic)일 수 있다. 포토 크로믹은 UV와 같은 광에 노출되면 색이 변하고 광이 차단되면 원래 색으로 되돌아가는 물질로서, 일 예로, 디아릴에텐(diarylethene) 계열의 화합물을 포함할 수 있다.
그리고 나서, 도 19d와 같이 제1 서브 화소(P1)에만 UV를 조사한다. 제2, 제3 및 제4 서브 화소(P2, P3, P4) 상에는 마스크(mask)를 배치하고, 제1 서브 화소(P1) 상에는 마스크(mask)의 오픈 영역(O)이 배치한다. 이러한 상태에서 UV를 조사하면, 제1 서브 화소(P1)에 배치된 제2 전자 수송층(PC-ETL)에만 UV가 조사된다. 이에 따라, 제1 서브 화소(P1)에 배치된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 물리적 또는 화학적 성질이 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 배치된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)과 다른 이성질체로 변한다.
그리고 나서, 도 19e와 같이 제1 서브 화소(P1)에 제1 상부 전극(141)을 패턴 형성한다. UV가 조사된 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV가 조사되지 않은 제1 화소 발광층(131)의 제2 전자 수송층(PC-ETL)은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다. 결과적으로, 제1 서브 화소(P1)에 배치된 제1 화소 발광층의 제2 전자 수송층(PC-ETL) 상에만 제1 상부 전극(141)이 패턴 형성된다.
다음, 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 제4 화소 발광층(134) 및 제4 상부 전극(144)을 패턴 형성한다.
보다 구체적으로, 도 19f와 같이 제1 상부 전극(141) 및 제1 화소 발광층(131) 상에 제4 화소 발광층(134)을 형성한다. 제4 화소 발광층(134)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제4 화소 발광층(134)이 증착 공정으로 형성되는 경우, 증발 증착법을 이용하여 형성될 수 있다.
제4 화소 발광층(134)은 정공 수송층(HTL), 상기 제1 색과 다른 제4 색의 광을 발광하는 제4 발광층(EML4), 제1 전자 수송층(ETL) 및 제2 전자 수송층(PC-ETL)을 포함한다. 상기 제4 색은 황색(YG)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
그리고 나서, 도 19g와 같이 제2, 제3 및 제4 서브 화소(P2, P3, P4)에만 UV를 조사한다. 제1 서브 화소(P1) 상에는 마스크(mask)를 배치하고, 제2, 제3 및 제4 서브 화소(P2, P3, P4) 상에는 마스크(mask)의 오픈 영역(O)이 배치한다. 이러한 상태에서 UV를 조사하면, 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 배치된 제2 전자 수송층(PC-ETL)에만 UV가 조사된다. 이에 따라, 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 배치된 제4 화소 발광층(134)의 제2 전자 수송층(PC-ETL)은 물리적 또는 화학적 성질이 제1 서브 화소(P1)에 배치된 제4 화소 발광층(134)의 제2 전자 수송층(PC-ETL)과 다른 이성질체로 변한다.
그리고 나서, 도 19h와 같이 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 제4 상부 전극(144)을 패턴 형성한다. UV가 조사된 제4 화소 발광층(134)의 제2 전자 수송층(PC-ETL)은 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV가 조사되지 않은 제4 화소 발광층(134)의 제2 전자 수송층(PC-ETL)은 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다. 결과적으로, 제2, 제3 및 제4 서브 화소(P2, P3, P4)에 배치된 제4 화소 발광층(134)의 제2 전자 수송층(PC-ETL) 상에만 제4 상부 전극(144)이 패턴 형성된다.
그리고 나서, 도 19i와 제4 화소 발광층(134) 및 제4 상부 전극(144) 상에 봉지층(150), 컬러필터(170) 및 제2 기판(160)을 형성한다.
보다 구체적으로, 제4 화소 발광층(134) 및 제4 상부 전극(144) 상에 제1 무기막(151)을 형성한다. 제1 무기막(151)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 무기막(151)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
그리고 나서, 제1 무기막(151) 상에 유기막(152)을 형성한다. 유기막(152)은 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
그리고 나서, 유기막(152) 상에 제2 무기막(153)을 형성한다. 제2 무기막(153)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제2 무기막(153)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
그리고 나서, 제2 무기막(153) 상에 제1 컬러필터(CF1) 및 제2 컬러필터(CF2)를 형성한다. 제1 컬러필터(CF1)는 제2 서브 화소(P2)에 대응되도록 배치되며, 제2 컬러필터(CF2)는 제3 서브 화소(P3)에 대응되도록 배치된다.
그리고 나서, 제1 컬러필터(CF1) 및 제2 컬러필터(CF2) 상에 제2 기판(160)을 형성한다.
상술한 바와 같은 본 발명의 제3 실시예에 따른 표시장치(100)는 제1 화소 발광층(131) 및 제4 화소 발광층(134) 각각에 전자 수송물질 및 광 이성질화 물질로 이루어진 제2 전자 수송층을 포함하는 것을 특징으로 한다. 본 발명의 제3 실시예에 따른 표시장치(100)는 제2 전자 수송층에 선택적으로 UV를 조사함으로써 광 이성질화 물질의 성질을 금속물질이 잘 증착할 수 있도록 변화시킨다. UV가 조사된 제2 전자 수송층에 상부 전극(140)이 선택적으로 증착됨으로, 제1 및 제4 상부 전극(141, 144)이 각각 제1 화소 발광층(131) 및 제4 화소 발광층(134) 상에 패턴 형성된다.
본 발명의 제3 실시예에 따른 표시장치(100)는 FMM을 이용하지 않고도 제1 및 제4 상부 전극(141, 144)을 패턴 형성할 수 있다. 이에 따라, 본 발명의 제3 실시예에 따른 표시장치(100)는 상부 전극(140)을 정밀하게 패턴 형성할 수 있다. 또한, 본 발명의 제3 실시예에 따른 표시장치(100)는 FMM를 사용 및 유지함에 따른 비용을 절감할 수 있다.
본 발명의 제3 실시예에 따른 표시장치(100)는 포토 레지스트를 이용하지 않고도 제1 및 제4 상부 전극(141, 144)을 패턴 형성할 수 있다. 이에 따라, 본 발명의 제3 실시예에 따른 표시장치(100)는 제조 공정 과정에서 발광층(130) 및 상부 전극(140)이 손상되는 것을 방지할 수 있다. 이러한 본 발명의 제3 실시예에 따른 표시장치(100)는 발광소자의 수명 및 효율이 향상될 수 있다.
또한, 본 발명의 제3 실시예에 따른 표시장치(100)는 본 발명의 제1 및 제2 실시예 따른 표시장치(100)와 비교하여 플라즈마 애싱 공정을 생략할 수 있다. 이에 따라, 본 발명의 제3 실시예에 따른 표시장치(100)는 제조 공정을 단순화할 수 있다.
또한, 본 발명의 제3 실시예에 따른 표시장치(100)는 일부 서브 화소에 별도의 컬러필터를 배치하지 않을 수 있다. 발광층(130)에서 발광된 광은 컬러필터를 통과하면서 휘도가 감소된다. 특히, 청색(B)의 광은 청색 컬러필터를 통과하면서 다른 색의 광 보다 휘도 감소가 더욱 심각하게 나타난다. 본 발명의 제3 실시예에 따른 표시장치(100)는 청색 컬러필터를 생략하여 청색(B)의 광에 대한 휘도를 향상시킬 수 있다.
도 20a내지 도 20c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 20a는 개략적인 사시도이고, 도 20b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 20c는 AR(Augmented Reality) 구조의 개략적인 단면도이다.
도 20a 및 도 20b를 참조하면, 본 출원의 일 예에 따른 표시장치가 적용된 VR(Virtual Reality) 구조의 헤드 장착형 디스플레이(1)는 수납 케이스(11), 좌안 렌즈(20a)와 우안 렌즈(20b), 렌즈 어레이(12), 및 헤드 장착 밴드(13)를 포함할 수 있다.
수납 케이스(11)는 표시장치(2)을 수납하며, 좌안 렌즈(20a)와 우안 렌즈(20b)에 표시장치(2)의 영상을 제공한다. 표시장치는 본 발명의 일 실시예에 따른 표시장치일 수 있다.
수납 케이스(11)는 도 20b와 같이 좌안 렌즈(20a) 앞에 배치되는 좌안용 표시장치(2a)과 우안 렌즈(20b) 앞에 배치되는 우안용 표시장치(2b)을 포함할 수 있다.
좌안용 표시장치(2a)과 우안용 표시장치(2b)은 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 좌안용 표시장치(2a)은 좌안 영상을 표시하고 우안용 표시장치(2b)은 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다.
좌안용 표시장치(2a)과 우안용 표시장치(2b) 각각은 전술한 도 1 내지 도 19에 따른 표시 장치일 수 있다.
한편, 수납 케이스(11)는 도 20b와 같이 좌안용 표시장치(2a)과 좌안 렌즈(20a) 사이와, 우안용 표시장치(2b)과 우안 렌즈(20b) 사이에 각각 배치되는 렌즈 어레이(Lens array, 12)를 더 포함할 수 있다. 렌즈 어레이(12)는 마이크로 렌즈 어레이(Micro Lens array)일 수 있다. 렌즈 어레이(12)는 핀홀 어레이(Pin Hole array)로 대체될 수 있다. 렌즈 어레이(12)로 인해 좌안용 표시장치(2a) 또는 우안용 표시장치(2b)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.
좌안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 우안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다. 즉, 좌안 렌즈(20a)와 우안 렌즈(20b)는 표시장치(2)의 전방에 배치되는 접안렌즈에 해당한다.
헤드 장착 밴드(13)는 수납 케이스(11)에 고정된다. 헤드 장착 밴드(13)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 헤드 장착 밴드(13)는 사용자의 머리에 헤드 장착형 디스플레이(Head Mounted Display, HMD)를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태로 형성될 수도 있다.
도 20c를 참조하며, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)을 포함하여 이루어진다. 도 20c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다.
좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)은 전술한 수납 케이스(10)에 수납된다.
좌안용 표시 장치(12)는 투과창(15)을 가리지 않으면서 투과 반사부(14)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 좌안용 표시 장치(12)가 투과창(15)을 통해 보이는 외부 배경을 가리지 않으면서 투과 반사부(14)에 영상을 제공할 수 있다.
좌안용 표시 장치(12)는 전술한 도 1 내지 도 19에 따른 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 19에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 컬러 필터층(160)이 투과 반사부(14)와 마주하게 된다.
렌즈 어레이(13)는 좌안 접안 렌즈(20a)와 투과반사부(14) 사이에 구비될 수 있다.
좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다.
투과 반사부(14)는 렌즈 어레이(13)와 투과창(15) 사이에 배치된다. 투과 반사부(14)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(14a)을 포함할 수 있다. 반사면(14a)은 좌안용 표시 장치(12)에 표시된 영상이 렌즈 어레이(13)로 진행하도록 형성된다. 따라서, 사용자는 투과층(15)을 통해서 외부의 배경과 좌안용 표시 장치(12)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.
투과층(15)은 투과 반사부(14)의 전방에 배치되어 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
110: 제1 기판 120: 하부 전극
130: 발광층 140: 상부 전극
B: 뱅크 150: 봉지층
160: 제2 기판 170: 컬러필터

Claims (32)

  1. 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판;
    상기 기판 상에서 상기 제1, 제2 및 제3 서브 화소에 각각 패턴 형성된 하부 전극;
    상기 하부 전극 상에 형성되고, 광 이성질화 물질이 포함된 발광층; 및
    상기 발광층 상에 패턴 형성된 상부 전극을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 발광층은 상기 제1 서브 화소에 배치된 제1 화소 발광층, 상기 제2 서브 화소에 배치된 제2 화소 발광층 및 상기 제3 서브 화소에 배치된 제3 화소 발광층을 포함하는 표시장치.
  3. 제2항에 있어서, 상기 제1, 제2 및 제3 화소 발광층 각각은,
    상기 하부 전극 상에 형성된 정공 수송층; 및
    상기 정공 수송층 상에 형성된 전자 수송층을 포함하고,
    상기 전자 수송층은 상기 광 이성질화 물질 및 전자수송 물질을 포함하는 표시장치.
  4. 제3항에 있어서, 상기 전자 수송층은,
    상기 정공 수송층 상에 형성되고, 제1 전자수송 물질로 이루어진 제1 전자 수송층; 및
    상기 제1 전자 수송층 상에 형성되고, 상기 광 이성질화 물질 및 제2 전자수송 물질로 이루어진 제2 전자 수송층을 포함하는 표시장치.
  5. 제4항에 있어서,
    상기 제2 전자 수송층은 n형 도펀트로 도핑된 표시장치.
  6. 제3항에 있어서, 상기 제1, 제2 및 제3 화소 발광층 각각은,
    상기 하부 전극과 상기 정공 수송층 사이에 형성된 정공 주입층을 더 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 정공 주입층은 p형 도펀트로 도핑된 표시장치.
  8. 제4항에 있어서,
    상기 제2 전자 수송층은 상기 상부 전극과 접하도록 형성된 표시장치.
  9. 제3항에 있어서,
    상기 제1 화소 발광층은 상기 제1 서브 화소에 패턴 형성되고, 상기 정공 수송층과 상기 제1 전자 수송층 사이에 구비되어 제1 색의 광으로 발광하는 제1 발광층을 더 포함하고,
    상기 제2 화소 발광층은 상기 제2 서브 화소에 패턴 형성되고, 상기 정공 수송층과 상기 제1 전자 수송층 사이에 구비되어 제2 색의 광으로 발광하는 제2 발광층을 더 포함하고,
    상기 제3 화소 발광층은 상기 제3 서브 화소에 패턴 형성되고, 상기 정공 수송층과 상기 제1 전자 수송층 사이에 구비되어 제3 색의 광으로 발광하는 제3 발광층을 더 포함하는 표시장치.
  10. 제9항에 있어서,
    상기 기판은 상기 제1, 제2 및 제3 서브 화소가 배치된 표시 영역 및 베젤 영역을 포함하고,
    상기 제1, 제2 및 제3 발광층은 상기 표시 영역에서 서로 이격되고, 상기 베젤 영역의 일부에서 서로 중첩되는 표시장치.
  11. 제9항에 있어서, 상기 상부 전극은,
    상기 제1 화소 발광층의 제2 전자 수송층 상에 패턴 형성된 제1 상부 전극;
    상기 제2 화소 발광층의 제2 전자 수송층 상에 패턴 형성된 제2 상부 전극; 및
    상기 제3 화소 발광층의 제2 전자 수송층 상에 패턴 형성된 제3 상부 전극을 포함하는 표시장치.
  12. 제11항에 있어서,
    상기 기판은 상기 제1, 제2 및 제3 서브 화소가 배치된 표시 영역 및 베젤 영역을 포함하고,
    상기 제1, 제2 및 제3 상부 전극은 상기 표시 영역에서 서로 이격되고, 상기 베젤 영역에서 서로 중첩되는 표시장치.
  13. 제12항에 있어서,
    상기 제1 상부 전극은 상기 표시 영역에서 상기 제1 화소 발광층의 제2 전자 수송층과 형성 면적이 동일하고, 상기 제2 상부 전극은 상기 표시 영역에서 상기 제2 화소 발광층의 제2 전자 수송층과 형성 면적이 동일하고, 상기 제3 상부 전극은 상기 표시 영역에서 상기 제3 화소 발광층의 제2 전자 수송층과 형성 면적이 동일한 표시장치.
  14. 제12항에 있어서,
    상기 제1, 제2 및 제3 상부 전극과 상기 제1, 제2 및 제3 화소 발광층은 상기 베젤 영역의 일 부분에서 서로 중첩되는 표시장치.
  15. 제1항에 있어서,
    상기 하부 전극의 끝단을 가리면서 상기 하부 전극의 일 부분을 노출시키는 뱅크를 더 포함하고,
    상기 발광층 및 상기 상부 전극은 상기 뱅크의 측면 및 상면 가장자리를 가리면서 상기 뱅크의 상면 일 부분을 노출시키는 표시장치.
  16. 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판;
    상기 기판 상에서 상기 제1, 제2 및 제3 서브 화소에 각각 패턴 형성된 하부 전극;
    상기 하부 전극 상에 배치되고, 상기 제1, 제2 및 제3 서브 화소 각각에 광 이성질화 물질이 포함된 적어도 하나의 화소 발광층이 형성된 발광층; 및
    상기 발광층 상에 패턴 형성된 상부 전극을 포함하는 표시장치.
  17. 제16항에 있어서, 상기 적어도 하나의 화소 발광층은,
    상기 하부 전극 상에 형성된 정공 수송층;
    상기 정공 수송층 상에 형성된 제1 전자 수송층; 및
    상기 제1 전자 수송층 상에 형성된 제2 전자 수송층를 포함하는 표시장치.
  18. 제17항에 있어서,
    상기 제2 전자 수송층은 상기 광 이성질화 물질 및 전자수송 물질로 이루어진 표시장치.
  19. 제18항에 있어서,
    상기 제2 전자 수송층은 n형 도펀트로 도핑된 표시장치.
  20. 제19항에 있어서, 상기 적어도 하나의 화소 발광층은,
    상기 하부 전극과 상기 정공 수송층 사이에 형성되고 p형 도편트로 도핑된 정공 주입층을 더 포함하는 표시장치.
  21. 제17항에 있어서, 상기 발광층은,
    상기 제1, 제2 및 제3 서브 화소에서 상기 하부 전극 상에 형성된 제1 화소 발광층;
    상기 제2 및 제3 서브 화소에서 상기 제1 화소 발광층 상에 형성된 제2 화소 발광층; 및
    상기 제3 서브 화소에서 상기 제2 화소 발광층 상에 형성된 제3 화소 발광층을 포함하는 표시장치.
  22. 제21항에 있어서,
    상기 제1 화소 발광층은 상기 제1, 제2 및 제3 서브 화소 각각에 패턴 형성되고, 상기 정공 수송층과 상기 제1 전자 수송층 사이에 구비되어 제1 색의 광으로 발광하는 제1 발광층을 더 포함하고,
    상기 제2 화소 발광층은 상기 제2 및 제3 서브 화소 각각에 패턴 형성되고, 상기 정공 수송층과 상기 제1 전자 수송층 사이에 구비되어 제2 색의 광으로 발광하는 제2 발광층을 더 포함하고,
    상기 제3 화소 발광층은 상기 제3 서브 화소에 패턴 형성되고, 상기 정공 수송층과 상기 제1 전자 수송층 사이에 구비되어 제3 색의 광으로 발광하는 제3 발광층을 더 포함하는 표시장치.
  23. 제22항에 있어서,
    상기 제1 서브 화소는 상기 제1 색의 광을 발광하고, 상기 제2 서브 화소는 상기 제2 색의 광을 발광하고, 상기 제3 서브 화소는 상기 제3 색의 광을 발광하는 표시장치.
  24. 제22항에 있어서, 상기 상부 전극은,
    상기 제1 서브 화소에서 상기 제1 화소 발광층의 제2 전자 수송층 상에 패턴 형성된 제1 상부 전극;
    상기 제2 서브 화소에서 상기 제2 화소 발광층의 제2 전자 수송층 상에 패턴 형성된 제2 상부 전극; 및
    상기 제3 서브 화소에서 상기 제3 화소 발광층의 제2 전자 수송층 상에 패턴 형성된 제3 상부 전극을 포함하는 표시장치.
  25. 제17항에 있어서, 상기 발광층은,
    상기 제1, 제2 및 제3 서브 화소에서 상기 하부 전극 상에 형성된 제4 화소 발광; 및
    상기 제4 화소 발광층 상에 형성된 제5 화소 발광층을 포함하는 표시장치.
  26. 제25항에 있어서, 상기 상부 전극은,
    상기 제1, 제2 및 제3 서브 화소 중 하나에서 상기 제4 화소 발광층 및 상기 제5 화소 발광층 사이에 형성된 제4 상부 전극; 및
    상기 제1, 제2 및 제3 서브 화소 중 나머지에서 상기 제5 화소 발광층 상에 형성된 제5 상부 전극을 포함하는 표시장치.
  27. 제26항에 있어서,
    상기 제5 상부 전극이 배치된 서브 화소와 대응되도록 배치된 컬러필터를 더 포함하는 표시장치.
  28. 제26항에 있어서,
    상기 제4 상부 전극이 배치된 서브 화소와 대응되도록 배치된 에어 갭 또는 투명 유기막을 포함하는 표시장치.
  29. 제25항에 있어서,
    상기 제4 화소 발광층은 상기 제1, 제2 및 제3 서브 화소에 형성되고, 상기 정공 수송층과 상기 제1 전자 수송층 사이에 구비되어 제4 색의 광으로 발광하는 제4 발광층을 더 포함하고,
    상기 제5 화소 발광층은 상기 제1, 제2 및 제3 서브 화소에 형성되고, 상기 정공 수송층과 상기 제1 전자 수송층 사이에 구비되어 제5 색의 광으로 발광하는 제5 발광층을 더 포함하는 표시장치.
  30. 제29항에 있어서,
    상기 제4 색의 광 및 상기 제5 색의 광이 혼합된 광은 백색인 표시장치.
  31. 제28항에 있어서,
    상기 제4 발광층은 청색의 광을 발광하는 표시장치.
  32. 제1항 및 제16항 중 어느 한 항에 있어서,
    상기 기판과 이격되는 렌즈 어레이, 및 상기 기판과 상기 렌즈 어레이를 수납하기 위한 수납 케이스를 추가로 포함하는 표시장치.
KR1020180089113A 2018-07-31 2018-07-31 표시장치 KR102604263B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180089113A KR102604263B1 (ko) 2018-07-31 2018-07-31 표시장치
US16/525,379 US11282897B2 (en) 2018-07-31 2019-07-29 Display device including photo chromic material in light emitting layer
CN201910694049.4A CN110783378A (zh) 2018-07-31 2019-07-30 显示装置及其制造方法、头戴式显示装置
DE102019120476.3A DE102019120476A1 (de) 2018-07-31 2019-07-30 Displayvorrichtung und verfahren zu ihrer herstellung, am kopf angebrachte displayvorrichtung
GB1910936.2A GB2577601B (en) 2018-07-31 2019-07-31 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089113A KR102604263B1 (ko) 2018-07-31 2018-07-31 표시장치

Publications (2)

Publication Number Publication Date
KR20200013901A true KR20200013901A (ko) 2020-02-10
KR102604263B1 KR102604263B1 (ko) 2023-11-17

Family

ID=69168368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089113A KR102604263B1 (ko) 2018-07-31 2018-07-31 표시장치

Country Status (5)

Country Link
US (1) US11282897B2 (ko)
KR (1) KR102604263B1 (ko)
CN (1) CN110783378A (ko)
DE (1) DE102019120476A1 (ko)
GB (1) GB2577601B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783484B (zh) * 2019-09-24 2020-11-10 昆山国显光电有限公司 显示面板及其制作方法、显示装置
CN111969118A (zh) * 2020-08-18 2020-11-20 义乌清越光电科技有限公司 一种发光器件及控制方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120010438A (ko) * 2010-07-26 2012-02-03 삼성모바일디스플레이주식회사 유기 발광 소자
KR20140056814A (ko) * 2012-10-31 2014-05-12 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법
KR20150080282A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 유기전계발광표시장치
US20150198807A1 (en) * 2012-07-04 2015-07-16 Sony Corporation Head-mounted display device and optical unit
KR20180061612A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4328883B2 (ja) * 2003-02-28 2009-09-09 株式会社産学連携機構九州 フォトクロミック表示素子
JP4631801B2 (ja) * 2005-09-02 2011-02-16 セイコーエプソン株式会社 発光装置の製造方法、および発光装置
US7294959B2 (en) * 2005-10-24 2007-11-13 Eastman Kodak Company OLED device having improved contrast
JP4870436B2 (ja) * 2006-01-10 2012-02-08 株式会社 日立ディスプレイズ 液晶表示装置
JP2007234268A (ja) * 2006-02-28 2007-09-13 Hitachi Displays Ltd 有機ｅｌ表示装置
US7931975B2 (en) * 2008-11-07 2011-04-26 Global Oled Technology Llc Electroluminescent device containing a flouranthene compound
KR100993426B1 (ko) * 2008-11-10 2010-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5495745B2 (ja) * 2009-12-08 2014-05-21 キヤノン株式会社 新規イリジウム錯体および有機発光素子および画像表示装置
KR101869062B1 (ko) * 2011-03-04 2018-06-20 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
JP2012204164A (ja) * 2011-03-25 2012-10-22 Sony Corp 有機ｅｌ表示装置およびその製造方法
EP2579313B1 (en) * 2011-09-22 2021-10-27 LG Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
TW201349608A (zh) * 2012-05-28 2013-12-01 Ultimate Image Corp 有機發光二極體平面照明裝置
KR20140033724A (ko) * 2012-09-10 2014-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
GB2508289B (en) * 2012-10-31 2015-09-30 Lg Display Co Ltd Organic light emitting display device
JP2014154354A (ja) * 2013-02-08 2014-08-25 Japan Display Inc 発光素子表示装置
KR20140130965A (ko) * 2013-05-02 2014-11-12 삼성디스플레이 주식회사 유기발광 디스플레이 장치, 그 제조방법 및 제조에 사용되는 마스크
KR102090704B1 (ko) * 2013-06-12 2020-03-19 삼성디스플레이 주식회사 유기 발광 소자
CN103943652B (zh) * 2013-08-29 2017-02-08 上海天马微电子有限公司 一种oled像素及其显示装置的制作方法
KR102421582B1 (ko) * 2015-02-24 2022-07-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105161634B (zh) * 2015-09-10 2017-11-24 京东方科技集团股份有限公司 一种amoled器件及其制备方法、由其制得的显示装置
KR102618752B1 (ko) 2016-10-25 2023-12-27 엘지디스플레이 주식회사 상전이 광 이성질체 화합물, 발광다이오드 표시장치 및 그 제조 방법
KR20180077747A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시장치
KR102451404B1 (ko) 2017-12-08 2022-10-05 엘지디스플레이 주식회사 상전이 광 이성질체 화합물, 투명 전계발광 표시장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120010438A (ko) * 2010-07-26 2012-02-03 삼성모바일디스플레이주식회사 유기 발광 소자
US20150198807A1 (en) * 2012-07-04 2015-07-16 Sony Corporation Head-mounted display device and optical unit
KR20140056814A (ko) * 2012-10-31 2014-05-12 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법
KR20150080282A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 유기전계발광표시장치
KR20180061612A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법

Also Published As

Publication number Publication date
GB2577601B (en) 2022-02-02
GB2577601A (en) 2020-04-01
CN110783378A (zh) 2020-02-11
US20200043987A1 (en) 2020-02-06
KR102604263B1 (ko) 2023-11-17
DE102019120476A1 (de) 2020-02-06
GB201910936D0 (en) 2019-09-11
US11282897B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
KR102513910B1 (ko) 전계발광 표시장치
US7893612B2 (en) LED device having improved light output
US8878206B2 (en) Organic light emitting display apparatus including an auxiliary layer and method for manufacturing the same
US10276833B2 (en) Organic light emitting diode display and manufacturing method thereof
JP5127265B2 (ja) 有機ｅｌ表示装置
US20130015476A1 (en) Display unit
US20110180825A1 (en) Organic light emitting device display and method of manufacturing the same
JP2010080738A (ja) 有機ｅｌ表示装置及びその製造方法
US11031577B1 (en) Multimodal microcavity OLED with multiple blue emitting layers
KR20200080741A (ko) 표시장치
KR20200012580A (ko) 전계 발광 표시 장치
KR20200014053A (ko) 표시장치 및 이의 제조방법
KR102520022B1 (ko) 표시장치
KR102604263B1 (ko) 표시장치
KR20200029885A (ko) 유기발광표시장치와 그의 제조방법
KR20150113422A (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR102419155B1 (ko) 유기발광 표시장치
KR101475066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR20200002673A (ko) 표시장치
KR102113609B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20210086287A (ko) 표시장치
KR101560409B1 (ko) 유기전계발광표시장치
KR20210040519A (ko) 표시장치
KR20200013499A (ko) 유기 발광 표시 장치
KR20200073805A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant