KR20200012477A - 표시장치와 그 구동방법 - Google Patents

표시장치와 그 구동방법 Download PDF

Info

Publication number
KR20200012477A
KR20200012477A KR1020180087821A KR20180087821A KR20200012477A KR 20200012477 A KR20200012477 A KR 20200012477A KR 1020180087821 A KR1020180087821 A KR 1020180087821A KR 20180087821 A KR20180087821 A KR 20180087821A KR 20200012477 A KR20200012477 A KR 20200012477A
Authority
KR
South Korea
Prior art keywords
image data
psr
frame memory
signal
data
Prior art date
Application number
KR1020180087821A
Other languages
English (en)
Other versions
KR102514625B1 (ko
Inventor
장해종
이대로
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180087821A priority Critical patent/KR102514625B1/ko
Publication of KR20200012477A publication Critical patent/KR20200012477A/ko
Application granted granted Critical
Publication of KR102514625B1 publication Critical patent/KR102514625B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예에 따른 표시장치는 입력 영상 데이터, 패널 셀프 리프레시(Panel Self-Refresh) 동작을 활성화시키기 위한 PSR 온 신호를 송신하는 송신부; 상기 PSR 온 신호에 따라 상기 입력 영상 데이터를 제1 프레임 메모리에 저장하는 수신부; 제2 프레임 메모리에 저장된 보상 게인을 참조로 상기 제1 프레임 메모리로부터 입력되는 영상 데이터를 보정하는 보상부; 및 상기 PSR 온 신호가 지속되는 동안, 상기 보상부에서 출력되는 보정 영상 데이터를 상기 제1 프레임 메모리에 겹쳐 쓰기(Overwrite) 완료한 후 상기 제2 프레임 메모리를 오프 시키는 메모리 제어부를 구비한다.

Description

표시장치와 그 구동방법{ Display Device And Driving Method Thereof}
본 명세서는 메모리를 사용하는 액티브 매트릭스 타입의 표시장치와 그 구동방법에 관한 것이다.
표시장치는 TV, 데스크탑 컴퓨터, PDA 등의 휴대용 컴퓨터, 휴대 전화 단말기 등에 폭넓게 이용되고 있다. 이러한 표시장치는 액정 표시장치, 전계방출 표시장치, 전기영동 표시장치, 전기습윤 표시장치, 유기 발광 표시장치, 및 양자점 표시장치 등의 형태로 구현될 수 있다.
표시장치는 보다 향상된 기능을 구현하기 위해 프레임 메모리를 포함할 수 있다. 예컨대, 표시장치는 다양한 화질 보상 기술을 구현하기 위해서 프레임 메모리를 사용할 수 있다. 또한, 표시장치는 패널 셀프 리프레시(Panel Self-Refresh, 이하, 'PSR'이라 함) 기술을 구현하는 데에도 프레임 메모리를 사용하고 있다. PSR 기술은, 정지 영상이 지속될 경우 표시장치 내에 탑재되어 있는 프레임 메모리를 활용하여 동일 영상을 반복적으로 출력하는 것으로서, 호스트 시스템과 표시부 간의 연결을 차단하여 그만큼 영상 데이터 전달에 따른 전력 소모량을 감소시킨다.
프레임 메모리는 주로 DDR(Double Data Rate) 메모리가 사용된다. DDR 메모리의 경우 전력 소모가 크므로, 화질 보상 기술과 PSR 기술이 모두 적용된 표시장치에서 메모리 사용에 따른 소비전력 증가가 문제될 수 있다.
따라서, 본 발명은 화질 보상 기술과 PSR 기술을 모두 사용하면서도 소비전력을 저감할 수 있는 표시장치와 그 구동방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 표시장치는 입력 영상 데이터, 패널 셀프 리프레시(Panel Self-Refresh) 동작을 활성화시키기 위한 PSR 온 신호를 송신하는 송신부; 상기 PSR 온 신호에 따라 상기 입력 영상 데이터를 제1 프레임 메모리에 저장하는 수신부; 제2 프레임 메모리에 저장된 보상 게인을 참조로 상기 제1 프레임 메모리로부터 입력되는 영상 데이터를 보정하는 보상부; 및 상기 PSR 온 신호가 지속되는 동안, 상기 보상부에서 출력되는 보정 영상 데이터를 상기 제1 프레임 메모리에 겹쳐 쓰기(Overwrite) 완료한 후 상기 제2 프레임 메모리를 오프 시키는 메모리 제어부를 구비한다.
본 명세서의 실시예들에 의하면 본 발명은 다음과 같은 효과가 있다.
본 발명은 PSR 구동 모드에서, 화질 보상 기술과 관련된 적어도 하나 이상의 프레임 메모리를 오프시킬 수 있기 때문에, 메모리 사용에 따른 소비전력 증대를 최대한 줄일 수 있다.
본 발명은 PSR 구동 모드에서, 화질 보상 기술과 관련된 적어도 하나 이상의 프레임 메모리와 함께 화질 보상부까지 오프시킬 수 있기 때문에, 소비전력을 더욱 절감할 수 있다.
본 발명은 PSR 구동 모드에서, 화질 보상부에서 출력부로 보정 영상 데이터를 출력하는 동작과, PSR 관련 프레임 메모리에 보정 영상 데이터를 겹쳐 쓰기 하는 동작을 동일 프레임 내에서 수행하여 영상 프레임의 연속성을 유지함으로써, 동작의 효용성 및 신뢰성을 높일 수 있는 효과가 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 도면이다.
도 2는 도 1의 호스트 시스템과 제어회로의 세부 구성을 보여주는 도면이다.
도 3은 도 2의 보상부의 일 구성 예를 보여주는 도면이다.
도 4는 도 2의 보상부의 일 동작 예를 보여주는 도면이다.
도 5a는 PSR 오프 신호에 따른 제어 회로의 동작을 보여주는 도면이다.
도 5b는 PSR 온 신호에 따른 제1 프레임에서 제어 회로의 동작을 보여주는 도면이다.
도 5c는 PSR 온 신호에 따른 제2 프레임에서 제어 회로의 동작을 보여주는 도면이다.
도 5d는 PSR 온 신호에 따른 제3 프레임에서 제어 회로의 동작을 보여주는 도면이다.
도 6은 본 발명에 따른 매 프레임 단위로 송신부, 수신부, 프레임 메모리 등의 동작 과정을 포함한 PSR 구동 타이밍을 보여주는 도면이다.
도 7은 PSR 온 신호에 따른 라인 단위의 데이터 전달 프로세스를 보여주는 도면이다.
도 8은 본 발명의 실시예에 따른 표시장치의 구동방법을 보여주는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 도면이다. 도 2는 도 1의 호스트 시스템과 제어회로의 세부 구성을 보여주는 도면이다. 도 3은 도 2의 보상부의 일 구성 예를 보여주는 도면이다. 그리고, 도 4는 도 2의 보상부의 일 동작 예를 보여주는 도면이다.
도 1 내지 도 3을 참조하면, 본 명세서의 실시예에 따른 표시장치는 호스트 시스템(10), 제어회로(20), 및 표시부(30)를 포함할 수 있다.
호스트 시스템(10)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터, 홈 시어터 시스템, 폰 시스템 등 다양한 시스템으로 구현될 수 있다. 호스트 시스템(10)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 데이터(DATA)를 표시부(30)의 패널 해상도에 적합한 포맷으로 변환한다. 호스트 시스템(18)은 입력 영상의 데이터(DATA)와 함께 타이밍 신호들을 제어회로(20)에 전송할 수 있다.
호스트 시스템(10)은 다양한 인터페이스 회로를 통해 제어회로(20)에 연결될 수 있다. 일 예로, 호스트 시스템(10)은 임베디드 디스플레이포트(embedded Display Port, 이하, 'eDP'라 함)를 통해 제어회로(20)에 연결될 수 있다. eDP 규격은, 노트북 PC, 태블릿, 넷북, 올인원 데스크톱 PC 등 디스플레이 장치를 내장한 기기들을 위해 설계된 DP 인터페이스에 상응하는 인터페이스 규격이다. eDP는 패널 셀프 리프레시(Panel Self-Refresh, 이하, 'PSR'이라 함) 기술을 포함할 수 있다. PSR은 제어회로(20) 내에 탑재되어 있는 프레임 메모리를 활용하여 전력 소모를 최소화하는 기술이다.
호스트 시스템(10)은 eDP 인터페이스를 통해 입력 영상 데이터(DATA)와 PSR 온/오프 신호와 외부 타이밍 제어신호들을 제어회로(20)에 전송할 수 있다. 호스트 시스템(10)은 입력 영상 데이터(DATA)가 정지 영상일 경우에 PSR 동작을 활성화하고, 입력 영상 데이터(DATA)가 동영상일 경우에는 PSR 동작을 비 활성화시킬 수 있다. 호스트 시스템(10)은 입력 영상 데이터(DATA)가 정지 영상일 경우 PSR 동작을 활성화시키기 위한 PSR 온 신호를 제어회로(20)에 전송하고, 입력 영상 데이터(DATA)가 동영상일 경우 PSR 동작을 비 활성화시키기 위한 PSR 오프 신호를 제어회로(20)에 전송할 수 있다. PSR 온 신호가 제어회로(20)에 전송되고 난 후에는, 호스트 시스템(10)과 제어회로(20) 간의 데이터(입력 영상 데이터와 외부 타이밍 제언시호들 포함) 전송 동작이 차단됨으로써 데이터 전송에 따른 전력 소모가 최소화될 수 있다.
제어회로(20)는 PSR 동작과 관련된 프레임 버퍼와, 입력 영상 데이터(DATA)의 보정과 관련된 보상 메모리를 포함할 수 있다. 제어회로(20)는 호스트 시스템(10)으로부터 PSR 온 신호가 입력될 때 프레임 버퍼를 온 시키고, 호스트 시스템(10)으로부터 전송받은 입력 영상 데이터(DATA)를 프레임 버퍼에 저장할 수 있다. 제어회로(20)는 표시패널(302)에서 재현되는 영상의 표시품위를 향상시키기 위해 보상 메모리에 저장된 보상 게인을 입력 영상 데이터(DATA)에 적용하여 입력 영상 데이터(DATA)를 보정할 수 있다.
프레임 버퍼와 보상 메모리는 1 프레임 분량의 데이터를 저장할 수 있는 프레임 메모리이다. 프레임 메모리는 주로 DDR(Double Data Rate) 메모리가 사용된다. DDR 메모리의 경우 전력 소모가 크므로, 화질 보상 기술과 PSR 기술이 모두 적용된 표시장치에서 메모리 사용에 따른 소비전력 증가가 문제될 수 있다. 이러한 소비전력을 줄이기 위해, 제어회로(20)는 PSR 온 신호가 지속되는 동안 보상 메모리를 오프시킬 수 있다. 보상 메모리를 오프시키기 전에, 제어회로(20)는 보상 게인이 적용된 보정 영상 데이터(CDATA)를 프레임 버퍼에 겹쳐 쓰기(Overwrite)함으로써, 보상 메모리의 오프에 상관없이 향상된 표시품위를 유지시킬 수 있다.
제어회로(20)는 보정 영상 데이터(CDATA)와, 보정 영상 데이터(CDATA)에 동기되는 데이터 및 게이트 타이밍 제어신호들(DDC,GDC)을 표시부(30)에 출력할 수 있다. 제어회로(20)는 PSR 동작이 비 활성화된 경우에 호스트 시스템(10)으로부터의 외부 타이밍 제어신호들을 기반으로 데이터 및 게이트 타이밍 제어신호들(DDC,GDC)을 생성할 수 있다. 반면, PSR 동작이 활성화된 경우에 내부 타이밍 제어신호들을 기반으로 데이터 및 게이트 타이밍 제어신호들(DDC,GDC)을 생성할 수 있다. 내부 타이밍 제어신호들은 제어회로(20) 내의 로직 회로을 통해 생성되는 신호들이다. 외부 타이밍 제어신호들과 내부 타이밍 제어신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK), 데이터 인에이블신호(DE) 등을 포함할 수 있으나, 이에 한정되지 않는다.
표시부(30)는 표시패널(302), 표시패널(302)의 데이터라인들을 구동하는 데이터 구동부(304)와, 표시패널(302)의 게이트라인들을 구동하는 게이트 구동부(306)를 포함한다.
표시패널(302)에는 영상 표시를 위한 다수의 픽셀들이 구비된다. 픽셀들은 액정 표시장치형 픽셀들로 구현되거나, 유기발광 표시장치형 픽셀들로 구현될 수 있다. 이외에도, 픽셀들은 다양한 방식의 표시장치형들에 맞게 구현될 수 있다. 이하의 실시예에서, 표시장치는 편의상 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 화질 보상을 위해 프레임 메모리를 사용하는 모든 표시장치에 적용될 수 있음에 주의하여야 한다.
표시패널(302)에는 다수의 데이터라인들과, 다수의 게이트라인들이 구비될 수 있으며, 다수의 기준전압 라인들이 더 구비될 수 있다. 이러한 신호라인들의 교차영역에는 픽셀들이 매트릭스 형태로 배치되어 픽셀 어레이를 형성할 수 있다.
픽셀 어레이에서, 픽셀들은 일 방향을 따라 라인 별로 구분될 수 있다. 예컨대, 픽셀들은 게이트라인 연장 방향(또는 수평 방향)을 기준으로 다수의 픽셀 집합 라인들로 구분될 수 있다. 여기서, 픽셀 집합 라인은 물리적인 신호라인이 아니라, 일 수평 방향을 따라 서로 이웃하게 배치된 픽셀들의 집합체를 의미한다. 따라서, 1 픽셀 집합 라인을 구성하는 픽셀들은 동일한 게이트라인에 연결될 수 있다. 1 픽셀 집합 라인을 구성하는 픽셀들은 1 픽셀 집합 라인 분량의 영상 데이터에 의해 동시에 구동될 수 있다. 1 픽셀 집합 라인 데이터는 1 픽셀 집합 라인을 구성하는 픽셀들에 기입될 영상 데이터를 의미한다.
픽셀 어레이에서, 픽셀들 각각은 데이터라인을 통해 디지털-아날로그 컨버터(이하, DAC)에 연결되고, 기준전압 라인을 통해 센싱부에 연결될 수 있다. 센싱부는 픽셀들의 구동 특성 차이를 일정 시간 주기로 센싱하기 위한 것이다. 픽셀들의 구동 특성은 구동 트랜지스터의 문턱전압, 구동 트랜지스터의 이동도, OLED의 동작점전압 등을 포함할 수 있으나, 이에 한정되지 않는다. 센싱부는 기준전압 라인 대신에 데이터라인을 통해 픽셀들의 구동 특성 변화를 센싱할 수도 있다. 기준전압 라인은 픽셀들에 공급될 기준 전압을 공급받기 위해 DAC에 더 연결될 수 있다. DAC과 센싱부는 데이터 구동부(304)에 내장될 수 있으나, 이에 한정되지 않는다. 한편, 센스 리스(Senseless) 타입의 유기발광 표시장치의 경우, 별도의 센싱부를 구비하지 않을 수 있다. 다만, 센스 리스 타입의 유기발광 표시장치도 픽셀들의 구동 특성 차이와 관련된 초기값을 미리 저장하고 있을 수 있다.
픽셀 어레이에서, 픽셀들 각각은 전원라인을 통해 고전위 픽셀전원과 저전위 픽셀전원에 연결될 수 있다. 그리고, 픽셀들 각각은 게이트라인을 통해 게이트 구동부(306)에 연결될 수 있다.
각 픽셀은 OLED, 구동 트랜지스터, 적어도 하나 이상의 커패시터, 적어도 하나 이상의 스위치 트랜지스터로 구현될 수 있으나, 이에 한정되지 않는다. OLED는 애노드전극, 캐소드전극, 및 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다. 구동 트랜지스터는 자신의 게이트 전극과 소스 전극 간의 전압차에 따라 OLED에 흐르는 구동 전류를 제어한다. 커패시터는 픽셀 내의 특정 노드 전압을 정해진 시간만큼 유지하는 역할을 한다. 스위치 트랜지스터들은 구동 트랜지스터의 게이트-소스 간 전압을 프로그래밍하고, OLED의 발광 타이밍을 제어하는 역할을 한다.
데이터 구동부(304)는 표시패널(302)의 데이터라인들을 구동한다. 데이터 구동부(304)는 제어회로(20)로부터 보정 영상 데이터(CDATA)와 데이터 타이밍 제어신호(DDC)를 입력 받는다. 보정 영상 데이터(CDATA)는 픽셀들의 구동 특성 등과 관련된 다양한 영상 처리 알고리즘이 반영된 영상 데이터를 의미한다. 데이터 구동부(304)는 데이터 타이밍 제어신호(DDC)를 참조하여 보정 영상 데이터(CDATA)를 데이터전압으로 변환한 후 데이터라인들로 출력한다.
게이트 구동부(306)는 표시패널(302)의 게이트라인들을 구동한다. 게이트 구동부(306)는 제어회로(20)로부터 게이트 타이밍 제어신호(GDC)를 입력 받는다. 게이트 구동부(306)는 게이트 타이밍 제어신호(GDC)를 참조하여 게이트신호를 생성한 후 게이트라인들로 출력한다. 게이트신호에 의해 보정 영상 데이터(CDATA)가 기입될 1 픽셀 집합 라인이 선택될 수 있다. 게이트 구동부(306)는 표시패널(302)의 비 표시영역(베젤 영역)에 직접 내장될 수 있다. 이 경우, 게이트 구동부(306)는 표시패널(302)의 표시영역에 마련된 픽셀 어레이와 동일한 TFT(Thin Film Transistor) 공정으로 이루어질 수 있다.
도 2는 도 1의 호스트 시스템과 제어회로의 세부 구성을 보여주는 도면이다. 도 3은 도 2의 보상부의 일 구성 예를 보여주는 도면이다. 도 4는 도 2의 보상부의 일 동작 예를 보여주는 도면이다. 그리고, 도 5a 내지 도 5d는 PSR 온/오프 신호에 따른 제어 회로의 동작을 보여주는 도면들이다.
도 2를 참조하면, 본 발명의 실시예에 따른 표시장치는 화질 보상 기술과 PSR 기술이 모두 적용된 표시장치로서, 메모리 사용에 따른 소비전력 증가를 줄이기 위해 송신부(12), 제1 프레임 메모리(MEM1)가 탑재된 수신부(202), 제2 프레임 메모리(MEM2)가 탑재된 보상부(204), 출력부(206), 및 메모리 제어부(208)를 포함할 수 있다. 제1 프레임 메모리(MEM1)은 전술한 프레임 버퍼이고, 제2 프레임 메모리(MEM2)는 전술한 보상 메모리이다.
송신부(12)는 호스트 시스템(10)에 내장될 수 있다. 송신부(12)는 eDP 인터페이스를 통해 입력 영상 데이터(DATA)와 PSR 온/오프 신호와 외부 타이밍 제어신호들을 제어회로(20)에 전송할 수 있다. 송신부(12)는 영상 분석회로를 포함하여, 입력 영상 데이터(DATA)가 정지영상에 해당되는지 또는, 동영상에 해당되는지를 프레임 단위로 판별할 수 있다. 영상 분석회로는 모션 벡터 기술 등을 활용한 공지의 다양한 방식으로 구현될 수 있다. 송신부(12)는 입력 영상 데이터(DATA)가 정지영상일 경우에 PSR 온 신호를 출력하고, 입력 영상 데이터(DATA)가 동영상일 경우에 PSR 오프 신호를 출력한다. 송신부(12)는 PSR 온 신호에 따라 입력 영상 데이터(DATA)가 제1 프레임 메모리(MEM1)에 저장되고 난 다음부터 PSR 오프 신호를 출력할 때까지 데이터 송신 동작을 중지함으로써, 데이터 전송에 따른 소비전력 증가를 억제할 수 있다.
수신부(202), 보상부(204), 출력부(206), 및 메모리 제어부(208)는 제어회로(20)에 내장될 수 있다. 도면에 도시하지 않았지만, 제어회로(20)는 데이터 및 게이트 타이밍 제어신호들(DDC,GDC)을 생성하기 위한 제어신호 생성부를 더 포함할 수 있다.
수신부(202)는 전술한 프레임 버퍼에 해당하는 제1 프레임 메모리(MEM1)를 포함한다. 수신부(202)는 PSR 온 신호에 따라 입력 영상 데이터(DATA)를 제1 프레임 메모리(MEM1)에 저장할 수 있다. 수신부(202)는 PSR 온 신호에 따라 내부 타이밍 제어신호들을 생성하여, 제어신호 생성부에 공급할 수 있다.
보상부(204) 전술한 보상 메모리에 해당하는 제2 프레임 메모리(MEM2)를 포함한다. 보상부(204)는 제2 프레임 메모리(MEM2)에 미리 저장된 보상 게인을 참조하여 입력 영상 데이터(DATA)를 보정하고, 보정 영상 데이터(CDATA)를 출력함으로써, 표시패널에서 재현되는 영상의 표시품위를 향상시킬 수 있다.
보상부(204)는 입력 영상 데이터(DATA)를 보정하기 위해 공지의 다양한 보상 알고리즘을 내장할 수 있다. 보상 알고리즘은 구동 중의 센싱값에 기초한 열화 보상 알고리즘, 제품 초기값에 기초한 카메라 보상 알고리즘, 광학 보상 알고리즘을 포함할 수 있으나, 이에 제한되지 않는다.
일 예로, 열화 보상 알고리즘을 구현하기 위해, 보상부(204)는 도 3 및 도 4와 같이 열화정보 추출부(204A), 데이터 보정부(204B) 및 제2 프레임 메모리(MEM2, 204C)를 포함할 수 있다.
열화정보 추출부(204A)는 열화 전 센싱 데이터와 열화 후 센싱 데이터를 비교하여 센싱 데이터 변화량과 그에 기초한 픽셀 열화량을 추출할 수 있다. 픽셀 열화량은 도면에 도시된 OLED 동작점전압 변화량뿐만 아니라, 구동 트랜지스터의 문턱전압 변화량 및 이동도 변화량을 더 포함할 수 있다. 열화정보 추출부(204A)는 센싱부와 연결되어 열화 전 센싱 데이터와 열화 후 센싱 데이터를 센싱부로부터 입력 받을 수 있다.
제2 프레임 메모리(MEM2, 204C)는 픽셀 열화량에 대응되는 보상 게인을 저장하고 있다. 보상 게인은 픽셀 열화량-휘도 변화량 간의 관계 그래프에 기초한 보상 룩업 테이블에 대응될 수 있다. 제2 프레임 메모리(MEM2, 204C)는 열화정보 추출부(204A)로부터의 픽셀 열화량을 보상 룩업 테이블에 맵핑(mapping)하여 픽셀별 보상게인(즉, 위치별 보상값)을 저장할 수 있다.
데이터 보정부(204C)는 송신부(12)로부터의 입력 영상 데이터(DATA)에 제2 프레임 메모리(MEM2, 204C)의 보상 게인을 적용하여 보정 데이터(CDATA)를 생성할 수 있다.
출력부(206)는 보상부(204)에서 생성된 보정 데이터(CDATA)를 데이터 구동부(304)로 출력한다.
메모리 제어부(208)는 도 5a 내지 도 5d와 같이, 송신부(12)로부터의 PSR 온/오프 신호에 따라 제1 프레임 메모리(MEM1)의 읽기/쓰기 동작과 제2 프레임 메모리(MEM2)의 온/오프 동작을 제어할 수 있다.
메모리 제어부(208)는 도 5a와 같이 PSR 오프 신호에 응답하여 제1 프레임 메모리(MEM1)를 오프 시키고, 제2 프레임 메모리(MEM2)를 온 시킬 수 있다. PSR 오프 신호가 지속되는 동안, 메모리 제어부(208)는 송신부(12)로부터 입력된 동영상 데이터(DATA)를 수신부(202)에 저장하지 않고 보상부(204)에 직접 인가할 수 있다. 그러면, 보상부(204)는 제2 프레임 메모리(MEM2)에 저장된 보상 게인을 동영상 데이터(DATA)에 적용하여 동영상 보정 데이터(CDATA)를 생성하고, 이 동영상 보정 데이터(CDATA)를 출력부(206)에 인가할 수 있다.
메모리 제어부(208)는 도 5b와 같이 PSR 온 신호에 응답하여 제1 프레임 메모리(MEM1)와 제2 프레임 메모리(MEM2)를 모두 온 시킬 수 있다. PSR 온 신호에 이은 첫번째 프레임에서, 메모리 제어부(208)는 송신부(12)로부터 입력된 정지영상 데이터(DATA)를 제1 프레임 메모리(MEM1)에 1 픽셀 집합라인씩 저장함과 아울러, 제1 프레임 메모리(MEM1)에 저장된 정지영상 데이터(DATA)를 1 픽셀 집합라인씩 읽어 내어 보상부(204)에 인가할 수 있다. 그러면, 보상부(204)는 제2 프레임 메모리(MEM2)의 보상 게인을 1 픽셀 집합라인씩 순차적으로 입력되는 정지영상 데이터(DATA)에 적용하여 정지영상 보정 데이터(CDATA)를 생성한 후, 이 정지영상 보정 데이터(CDATA)를 출력부(206)에 인가할 수 있다. 이때, 메모리 제어부(208)는 상기 정지영상 보정 데이터(CDATA)를 1 픽셀 집합라인씩 순차적으로 제1 프레임 메모리(MEM1)에 겹쳐 쓰기(over write)할 수 있다.
이어서, PSR 온 신호가 지속되는 두번째 프레임에서, 메모리 제어부(208)는 도 5c와 같이 정지영상 보정 데이터(CDATA)를 제1 프레임 메모리(MEM1)에 모두 겹쳐 쓰기를 완료한 후에 제2 프레임 메모리(MEM2)를 오프 시킴으로써 소비전력을 줄일 수 있다.
보상부(204)에서 출력부(206)로 정지영상 보정 데이터(CDATA)가 출력되는 동작과, 제1 프레임 메모리(MEM1)로 정지영상 보정 데이터(CDATA)가 겹쳐 써지는 동작은 동일 프레임(즉, 상기 첫번째 프레임) 내에서 이루어질 수 있다. 이렇게 하면, 단절되는 영상 프레임이 없어지기 때문에 동작의 효용성, 및 신뢰성이 높아지는 효과가 있다.
이어서, PSR 온 신호가 지속되는 세번째 이후 프레임들에서, 메모리 제어부(208)는 도 5d와 같이 제1 프레임 메모리(MEM1)에 겹쳐 쓰여진 정지영상 보정 데이터(CDATA)를 보상부(204)를 거치지 않고 직접 출력부(206)에 인가할 수 있다. 제1 프레임 메모리(MEM1)에 겹쳐 쓰여진 정지영상 보정 데이터(CDATA)는 보상 게인이 반영된 데이터이고 PSR 오프 신호가 입력될 때까지 새로운 영상 데이터는 송신부(12)로부터 전송되지 않는다. 따라서, 보상부(204)는 제1 프레임 메모리(MEM1)에 대한 겹쳐 쓰기 동작이 완료된 이후부터 PSR 오프 신호가 입력될 때까지, 데이터 보정 동작을 중지할 수 있고, 그 결과 소비 전력이 더욱 절감되는 효과가 있다.
도 6은 본 발명에 따른 매 프레임 단위로 송신부, 수신부, 프레임 메모리 등의 동작 과정을 포함한 PSR 구동 타이밍을 보여주는 도면이다. 도 6에서, "Active"는 영상 데이터에 동기되는 수직 액티브 기간을 의미하며, "VB"는 영상 데이터가 없는 수직 블랭크 기간을 의미한다.
도 6에서, "DP Tx-output"은 송신부(12)의 데이터 전송 동작을 나타내는 타이밍이다. 송신부(12)의 데이터 전송 동작은 PSR 온 신호가 활성화되고 대략 1 프레임 이후에 오프 될 수 있으나, 이에 한정되지 않는다. 한편, 송신부(12)의 데이터 전송 동작은 PSR 온 신호가 활성화되기 전에는 정상적으로 이루어진다.
도 6에서, "DP Rx-locally generated timing"은 수신부(202)에서 내부 타이밍 제어신호들을 생성하는 타이밍이다. 수신부(202)는 송신부(12)와의 데이터 전송 링크가 끊어진 후부터 내부 타이밍 제어신호들을 생성할 수 있다. 한편, 수신부(202)는 PSR 오프 신호가 입력되는 동안 오프 상태를 유지한다.
도 6에서, "DP Rx MEM1"은 제1 프레임 메모리(MEM1)의 동작을 나타내는 타이밍이다. 제1 프레임 메모리(MEM1)는 PSR 온 신호가 입력되기 전에는 오프 상태를 유지한다. PSR 온 신호가 입력된 후 제1 프레임 메모리(MEM1)에 대한 쓰기 동작이 수행되고, 그 다음 제1 프레임 메모리(MEM1)에 대한 읽기 및 겹쳐 쓰기 동작이 수행되고, 그 다음 제1 프레임 메모리(MEM1)에 대한 읽기 동작이 수행될 수 있다.
도 6에서, "DP Rx-output"은 수신부(202)를 통해 출력되는 영상 데이터와 그에 동기되는 타이밍 제어신호들을 나타낸다. 송신부(12)와 수신부(202) 간의 데이터 전송 링크가 끊어지기 전까지 송신부(12)로부터 전송되는 영상 데이터(D: Source)는 수신부(202)를 바이패스하여 보상부(204)에 입력되고, 송신부(12)로부터 전송받은 외부 타이밍 제어신호들(T: Source)은 수신부(202)를 바이패스하여 제어신호 생성부에 입력될 수 있다. 한편, 송신부(12)와 수신부(202) 간의 데이터 전송 링크가 끊어진 경우, 영상 데이터(D: MEM1)는 수신부(202)의 제1 프레임 메모리(MEM1)로부터 출력부(106)에 직접 인가되고, 수신부(202)에서 생성된 내부 타이밍 제어신호들(T: Local)이 제어신호 생성부에 입력될 수 있다.
도 6에서, "MEM2"는 제2 프레임 메모리(MEM2)의 동작을 나타내는 타이밍이다. 제2 프레임 메모리(MEM2)에 대한 읽기 동작은 제1 프레임 메모리(MEM1)에 대한 겹쳐 쓰기 동작이 완료될 때까지 수행될 수 있다. 제2 프레임 메모리(MEM2)는 제1 프레임 메모리(MEM1)에 대한 겹쳐 쓰기 동작이 완료된 이후부터 오프 된다.
도 6에서, "열화보상 Output"은 보상 게인이 적용된 보정 데이터와 그에 동기되는 타이밍 제어신호들을 나타낸다. 송신부(12)와 수신부(202) 간의 데이터 전송 링크가 끊어지기 전까지 보정 영상 데이터는 제2 프레임 메모리(MEM2)의 보정 게인을 기초로 생성되는데, 이 보정 영상 데이터는 송신부(12)로부터 전송되는 영상 데이터(D: Source)와 외부 타이밍 제어신호들(T: Source)에 기반한다. 반면, 송신부(12)와 수신부(202) 간의 데이터 전송 링크가 끊어진 이후부터 제1 프레임 메모리(MEM1)에 겹쳐 쓰진 보정 영상 데이터가 출력되는데, 이 보정 영상 데이터는 수신부(202)에서 생성된 내부 타이밍 제어신호들(T: Local)에 동기될 수 있다.
도 7은 제어회로 내에서 PSR 온 신호에 따른 라인 단위의 데이터 전달 프로세스를 보여주는 도면이다.
도 7을 참조하면, PSR 온 신호에 응답하여 제1 프레임 메모리(MEM1)에 1 프레임 분량의 정지영상 데이터가 기록되기 시작하면, 메모리 제어부(208)는 이 정지영상 데이터를 1 픽셀집합 라인분씩 제1 프레임 메모리(MEM1)으로부터 순차적으로 읽어 내어 보상부(204)에 인가할 수 있다. 이때, 보상부(204)는 소정의 딜레이 시간을 활용하여 데이터별로 보상 게인을 추출하고, 순차적으로 입력되는 정지영상 데이터에 보상 게인을 적용할 수 있다. 이어서, 메모리 제어부(208)는 소정의 딜리에 시간을 활용하여 보상 게인이 적용된 보정 데이터를 제1 프레임 메모리(MEM1)에 겹쳐 쓰기할 수 있다.
도 8은 본 발명의 실시예에 따른 표시장치의 구동방법을 보여주는 도면이다.
도 8을 참조하면, 본 발명의 실시예에 따른 표시장치의 구동방법은 노멀 구동 모드로 동작 중에 호스트 시스템으로부터 PSR 온 신호가 전송되면 PSR 구동모드로 진입한다(S1,S2).
이어서, 이 구동방법은 PSR 구동모드에서, 호스트 시스템으로부터의 영상 데이터를 제1 프레임 메모리(MEM1)에 기록하고, 이 기록이 완료되면 호스트 시스템과 제어회로 간의 데이터 전송 링크를 차단한다. 그리고, 이 구동방법은 제1 프레임 메모리(MEM1)에 저장된 영상 데이터 즉, PSR 구동 진입 후 첫번째 프레임의 영상 데이터를 읽어 내어 보상부에 인가한다(S3~S7).
이어서, 이 구동방법은 PSR 구동모드에서, 제1 프레임 메모리(MEM1)로부터 읽어낸 영상 데이터에 보상 게인을 반영하여 보정 영상 데이터를 생성하고, 이 보정 영상 데이터를 출력부에 인가함과 동시에 제1 프레임 메모리(MEM1)에 겹쳐 쓰기할 수 있다(S8,S9).
이어서, 이 구동방법은 PSR 구동모드에서, 제1 프레임 메모리(MEM1)에 대한 겹쳐 쓰기 동작이 완료되면 제2 프레임 메모리(MEM2)와 보상부(204)를 오프 시킬 수 있다(S10,S11).
이어서, 이 구동방법은 PSR 구동모드에서, 제1 프레임 메모리(MEM1)에 저장된 보정 영상 데이터를 보상부(204)를 거치지 않고 직접 출력부(206)에 인가할 수 있다(S12). 이 구동방법은 S12 동작을 PSR 구동모드가 해제(즉, PSR 오프 신호가 입력)될 때까지 계속한다(S13).
전술한 바와 같이, 본 발명은 PSR 구동 모드에서, 화질 보상 기술과 관련된 적어도 하나 이상의 프레임 메모리를 오프시킬 수 있기 때문에, 메모리 사용에 따른 소비전력 증대를 최대한 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 명세서의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 호스트 시스템 20 : 제어회로
30: 표시부 MEM1,MEM2: 프레임 메모리

Claims (14)

  1. 입력 영상 데이터, 패널 셀프 리프레시(Panel Self-Refresh) 동작을 활성화시키기 위한 PSR 온 신호를 송신하는 송신부;
    상기 PSR 온 신호에 따라 상기 입력 영상 데이터를 제1 프레임 메모리에 저장하는 수신부;
    제2 프레임 메모리에 저장된 보상 게인을 참조로 상기 제1 프레임 메모리로부터 입력되는 영상 데이터를 보정하는 보상부; 및
    상기 PSR 온 신호가 지속되는 동안, 상기 보상부에서 출력되는 보정 영상 데이터를 상기 제1 프레임 메모리에 겹쳐 쓰기(Overwrite) 완료한 후 상기 제2 프레임 메모리를 오프 시키는 메모리 제어부를 구비하는 표시장치.
  2. 제 1 항에 있어서,
    상기 보상부로부터 상기 보정 영상 데이터를 입력 받고, 표시패널을 구동하기 위한 데이터 구동부에 상기 보정 영상 데이터를 출력하는 출력부를 더 구비하는 표시장치.
  3. 제 2 항에 있어서,
    상기 보상부에서 상기 출력부로 상기 보정 영상 데이터가 출력되는 동작과, 상기 제1 프레임 메모리로 상기 보정 영상 데이터가 겹쳐 써지는 동작은 동일 프레임 내에서 이루어지는 표시장치.
  4. 제 1 항에 있어서,
    상기 메모리 제어부는,
    상기 제1 프레임 메모리에 대한 겹쳐 쓰기 동작을 완료한 이후부터 상기 패널 셀프 리프레시 동작을 비활성화시키기 위한 PSR 오프 신호가 입력될 때까지, 상기 보정 영상 데이터를 상기 제1 프레임 메모리로부터 읽어 내어 상기 출력부에 공급하는 표시장치.
  5. 제 1 항에 있어서,
    상기 보상부는
    상기 제1 프레임 메모리에 대한 겹쳐 쓰기 동작이 완료된 이후부터 상기 패널 셀프 리프레시 동작을 비활성화시키기 위한 PSR 오프 신호가 입력될 때까지, 데이터 보정 동작을 중지하는 표시장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 송신부는,
    상기 입력 영상 데이터가 정지 영상일 경우에 상기 PSR 온 신호를 출력하고,
    상기 입력 영상 데이터가 동영상일 경우에 상기 PSR 오프 신호를 출력하는 표시장치.
  7. 제 6 항에 있어서,
    상기 송신부는,
    상기 PSR 온 신호에 따라 상기 입력 영상 데이터가 제1 프레임 메모리에 저장되고 난 다음부터 상기 PSR 오프 신호를 출력할 때까지 데이터 송신 동작을 중지하는 표시장치.
  8. 입력 영상 데이터, 패널 셀프 리프레시(Panel Self-Refresh) 동작을 활성화시키기 위한 PSR 온 신호를 송신부로부터 출력하는 단계;
    상기 PSR 온 신호에 따라 상기 입력 영상 데이터를 수신부의 제1 프레임 메모리에 저장하는 단계;
    제2 프레임 메모리에 저장된 보상 게인을 참조로 상기 제1 프레임 메모리로부터 입력되는 영상 데이터를 보상부에서 보정하는 단계; 및
    상기 PSR 온 신호가 지속되는 동안, 상기 보상부에서 출력되는 보정 영상 데이터를 상기 제1 프레임 메모리에 겹쳐 쓰기(Overwrite) 완료한 후 상기 제2 프레임 메모리를 오프 시키는 단계를 포함하는 표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 보상부로부터 출력부에 상기 보정 영상 데이터를 입력 받고, 표시패널을 구동하기 위한 데이터 구동부에 상기 보정 영상 데이터를 출력하는 단계를 더 포함하는 표시장치의 구동방법
  10. 제 9 항에 있어서,
    상기 보상부에서 상기 출력부로 상기 보정 영상 데이터가 출력되는 동작과, 상기 제1 프레임 메모리로 상기 보정 영상 데이터가 겹쳐 써지는 동작은 동일 프레임 내에서 이루어지는 표시장치의 구동방법
  11. 제 8 항에 있어서,
    상기 제1 프레임 메모리에 대한 겹쳐 쓰기 동작을 완료한 이후부터 상기 패널 셀프 리프레시 동작을 비활성화시키기 위한 PSR 오프 신호가 입력될 때까지, 상기 메모리 제어부의 제어하에 상기 보정 영상 데이터를 상기 제1 프레임 메모리로부터 읽어 내어 상기 출력부에 공급하는 단계를 더 포함하는 표시장치의 구동방법.
  12. 제 8 항에 있어서,
    상기 제1 프레임 메모리에 대한 겹쳐 쓰기 동작이 완료된 이후부터 상기 패널 셀프 리프레시 동작을 비활성화시키기 위한 PSR 오프 신호가 입력될 때까지, 상기 보상부에서 데이터 보정 동작을 중지하는 단계를 더 포함하는 표시장치의 구동방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 PSR 온 신호는 상기 입력 영상 데이터가 정지 영상일 경우에 상기 송신부에서 출력되고,
    상기 PSR 오프 신호는 상기 입력 영상 데이터가 동영상일 경우에 상기 송신부에서 출력되는 표시장치의 구동방법.
  14. 제 13 항에 있어서,
    상기 PSR 온 신호에 따라 상기 입력 영상 데이터가 제1 프레임 메모리에 저장되고 난 다음부터 상기 PSR 오프 신호를 출력할 때까지 상기 송신부에서 데이터 출력 동작을 중지하는 표시장치의 구동방법.
KR1020180087821A 2018-07-27 2018-07-27 표시장치와 그 구동방법 KR102514625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180087821A KR102514625B1 (ko) 2018-07-27 2018-07-27 표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180087821A KR102514625B1 (ko) 2018-07-27 2018-07-27 표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20200012477A true KR20200012477A (ko) 2020-02-05
KR102514625B1 KR102514625B1 (ko) 2023-03-27

Family

ID=69514649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180087821A KR102514625B1 (ko) 2018-07-27 2018-07-27 표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR102514625B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113450708A (zh) * 2020-03-26 2021-09-28 联咏科技股份有限公司 图像处理装置及图像处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021427A (ko) * 2015-08-17 2017-02-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180024714A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180036142A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021427A (ko) * 2015-08-17 2017-02-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180024714A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180036142A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113450708A (zh) * 2020-03-26 2021-09-28 联咏科技股份有限公司 图像处理装置及图像处理方法

Also Published As

Publication number Publication date
KR102514625B1 (ko) 2023-03-27

Similar Documents

Publication Publication Date Title
US11341933B2 (en) Foldable display and driving method thereof
US10199005B2 (en) Display driving circuit configured to secure sufficient time to stabilize channel amplifiers and display device comprising the same
US11869446B2 (en) Display device
KR102381998B1 (ko) 표시 장치 및 이미지 리프레쉬 방법
KR102511348B1 (ko) 표시 장치 및 이의 구동 방법
KR102437049B1 (ko) 표시장치, 광학보상 시스템 및 광학보상 방법
KR20140042614A (ko) 유기발광 표시장치와 그 잔상 소거 방법
KR20150049121A (ko) 표시 장치 및 그 구동 방법
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
KR102339647B1 (ko) 표시장치 및 그의 데이터 보상방법
US8508542B2 (en) Systems and methods for operating a display
KR102514625B1 (ko) 표시장치와 그 구동방법
KR101978781B1 (ko) 표시장치
US11935482B2 (en) Pixel circuit and display device including the same
KR20200081975A (ko) 표시장치
KR101957970B1 (ko) 표시장치와 그 제어 방법
KR20230091554A (ko) 전계 발광 표시장치와 그 구동 장치
KR20210151582A (ko) Ddi 칩 및 디스플레이 장치
KR101009641B1 (ko) 표시 장치 및 그 구동 방법, 표시 장치의 구동 장치
US11620954B2 (en) Display device including a device capable of reducing power consumption in response to exposure of the display panel and method for driving the same
US20240135888A1 (en) Display device
US20230105490A1 (en) Pixel and display device including the same
US10490153B2 (en) Data driver and a display apparatus including the same
KR20230039133A (ko) 디스플레이 구동 회로 및 디스플레이 장치
KR20230094271A (ko) 메모리, 이를 포함하는 타이밍 컨트롤러 및 이를 포함하는 디스플레이 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant