KR20200011711A - I/q 캘리브레이션 방법 및 그 장치 - Google Patents

I/q 캘리브레이션 방법 및 그 장치 Download PDF

Info

Publication number
KR20200011711A
KR20200011711A KR1020180086502A KR20180086502A KR20200011711A KR 20200011711 A KR20200011711 A KR 20200011711A KR 1020180086502 A KR1020180086502 A KR 1020180086502A KR 20180086502 A KR20180086502 A KR 20180086502A KR 20200011711 A KR20200011711 A KR 20200011711A
Authority
KR
South Korea
Prior art keywords
signal
error value
transmitter
receiver
image signal
Prior art date
Application number
KR1020180086502A
Other languages
English (en)
Inventor
유이치 아오키
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180086502A priority Critical patent/KR20200011711A/ko
Priority to US16/521,939 priority patent/US10979153B2/en
Publication of KR20200011711A publication Critical patent/KR20200011711A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/14—Monitoring; Testing of transmitters for calibration of the whole transmission and reception path, e.g. self-test loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/248—Distortion measuring systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H04L5/001—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT the frequencies being arranged in component carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H04L5/0051—Allocation of pilot signals, i.e. of signals known to the receiver of dedicated pilots, i.e. pilots destined for a single user or terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/50—Allocation or scheduling criteria for wireless resources
    • H04W72/51—Allocation or scheduling criteria for wireless resources based on terminal or device properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 개시는 4G 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 통신 시스템을 IoT 기술과 융합하는 통신 기법 및 그 시스템에 관한 것이다. 본 개시는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스 (예를 들어, 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 헬스 케어, 디지털 교육, 소매업, 보안 및 안전 관련 서비스 등)에 적용될 수 있다. 본 발명은 I/Q(in-phase/quadrature) 캘리브레이션(calibration) 방법 및 장치에 관한 것이다.

Description

I/Q 캘리브레이션 방법 및 그 장치{METHOD AND APPARATUS FOR I/Q CALIBRATION}
본 발명은 I/Q(in-phase/quadrature) 캘리브레이션(calibration) 방법 및 장치에 관한 것이다.
4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후 (Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후 (Post LTE) 이후의 시스템이라 불리어지고 있다. 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역 (예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다. 또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크 (cloud radio access network: cloud RAN), 초고밀도 네트워크 (ultra-dense network), 기기 간 통신 (Device to Device communication: D2D), 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (Coordinated Multi-Points), 및 수신 간섭제거 (interference cancellation) 등의 기술 개발이 이루어지고 있다. 이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM (Hybrid FSK and QAM Modulation) 및 SWSC (Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.
5G 시스템에서는 기존 4G 시스템 대비 다양한 서비스에 대한 지원을 고려하고 있다. 예를 들어, 가장 대표적인 서비스들은 모바일 초광대역 통신 서비스(eMBB: enhanced mobile broad band), 초 고신뢰성/저지연 통신 서비스(URLLC: ultra-reliable and low latency communication), 대규모 기기간 통신 서비스(mMTC: massive machine type communication), 차세대 방송 서비스(eMBMS: evolved multimedia broadcast/multicast Service) 등이 있을 수 있다. 그리고, 상기 URLLC 서비스를 제공하는 시스템을 URLLC 시스템, eMBB 서비스를 제공하는 시스템을 eMBB 시스템 등이라 칭할 수 있다. 또한, 서비스와 시스템이라는 용어는 혼용되어 사용될 수 있다.
이 중 URLLC 서비스는 기존 4G 시스템과 달리 5G 시스템에서 새롭게 고려하고 있는 서비스이며, 다른 서비스들 대비 초 고 신뢰성(예를 들면, 패킷 에러율 약 10-5)과 저 지연(latency)(예를 들면, 약 0.5msec) 조건 만족을 요구한다. 이러한 엄격한 요구 조건을 만족시키기 위하여 URLLC 서비스는 eMBB 서비스보다 짧은 전송 시간 간격(TTI: transmission time interval)의 적용이 필요할 수 있고 이를 활용한 다양한 운용 방식들이 고려되고 있다.
한편, 인터넷은 인간이 정보를 생성하고 소비하는 인간 중심의 연결 망에서, 사물 등 분산된 구성 요소들 간에 정보를 주고 받아 처리하는 IoT(Internet of Things, 사물인터넷) 망으로 진화하고 있다. 클라우드 서버 등과의 연결을 통한 빅데이터(Big data) 처리 기술 등이 IoT 기술에 결합된 IoE (Internet of Everything) 기술도 대두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소 들이 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 연구되고 있다. IoT 환경에서는 연결된 사물들에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(information technology)기술과 다양한 산업 간의 융합 및 복합을 통하여 스마트홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전, 첨단의료서비스 등의 분야에 응용될 수 있다.
이에, 5G 통신 시스템을 IoT 망에 적용하기 위한 다양한 시도들이 이루어지고 있다. 예를 들어, 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 5G 통신 기술이 빔 포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처리 기술로써 클라우드 무선 액세스 네트워크(cloud RAN)가 적용되는 것도 5G 기술과 IoT 기술 융합의 일 예라고 할 수 있을 것이다.
본 발명은 I/Q 캘리브레이션을 실시간으로 수행할 수 있도록 하는 방법 및 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 공장 보정(factory calibration) 이외에 온도 변화(temperature variation), 에이징(aging), 전압 변화(voltage variation) 등과 같은 환경 변화에 따라 실시간 캘리브레이션을 수행할 수 있도록 하는 것을 목적으로 한다.
또한, 본 발명은 캘리브레이션 동안에도 통신을 중단하지 않고 연속적으로 이루어질 수 있도록 하는 방법을 제공하는 것을 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 실시 예에 따른 송수신기의 I/Q(in-phase/quadrature) 캘리브레이션(calibration) 방법은, 송신부와 수신부 사이에 루프백 경로를 형성하는 단계; 상기 송신부에서 미리 설정된 신호를 상기 수신부에게 상기 루프백 경로를 통해 전달하는 단계; 상기 미리 설정된 신호의 왜곡된(distorted) 신호인 이미지 신호(image signal)을 확인하는 단계; 상기 미리 설정된 신호 및 상기 이미지 신호(image signal)을 이용하여 이득 에러 값 및 위상 에러 값을 계산하는 단계; 및 상기 이득 에러 값 및 상기 위상 에러 값에 기반하여 I/Q 캘리브레이션을 수행하는 단계를 포함하고, 상기 미리 설정된 신호가 전송되는 서브캐리어(subcarrier)와 상기 이미지 신호가 생성되는 서브캐리어는 중첩(overlap)되지 않을 수 있다.
또한, 상기 미리 설정된 신호는 상향링크 DMRS(demodulation reference signal), 하향링크 단말 특정 기준 신호(UE-specific reference signal), 및 CSI-RS(channel status information reference signal) 중 적어도 하나일 수 있다.
또한, 상기 이미지 신호를 확인하는 단계는, 상기 미리 설정된 신호가 제1 컴포넌트 캐리어(CC: component carrier)에서 전송되는 타이밍을 확인하는 단계; 및 상기 미리 설정된 신호가 전송되는 타이밍을 이용하여 제2 CC에 생성되는 상기 이미지 신호를 확인하는 단계를 포함할 수 있다.
또한, 상기 이미지 신호를 확인하는 단계는, 상기 제1 CC에서 상기 미리 설정된 신호가 전송되는 서브캐리어를 확인하는 단계; 및 상기 제2 CC에서 상기 이미지 신호가 생성되는 서브캐리어를 확인하는 단계를 더 포함할 수 있다.
또한, 상기 미리 설정된 신호는 복수 개의 컴포넌트 캐리어(CC: component carrier)에 포함된 복수 개의 자원 블록(RB: resource block)의 서브캐리어들에서 서 주기적으로 전송되고, 상기 이미지 신호는 상기 미리 설정된 신호가 전송되는 서브캐리어들과 중첩되지 않는 서브캐리어들에 생성되는 것일 수 있다.
또한, 상기 이득 에러 값 및 상기 위상 에러 값을 계산하는 단계는, 상기 이득 에러 값은 상기 이미지 신호를 상기 미리 설정된 신호의 컨주게이트(conjugate)로 나는 값의 실수 값에 2를 곱한 값으로 계산하고, 상기 위상 에러 값은 상기 이미지 신호를 상기 미리 설정된 신호의 컨주게이트(conjugate)로 나는 값의 허수 값에 2를 곱한 값으로 계산하는 것일 수 있다.
또한, 상기 이득 에러 값 및 상기 위상 에러 값을 계산하는 단계는, 하기 수학식에 따라 송신부의 이득 에러 값, 송신부의 위상 에러 값, 수신부의 이득 에러 값, 및 수신부의 위상 에러 값을 계산하는 단계를 포함하고,
Figure pat00001
이때,
Figure pat00002
이고,
Figure pat00003
이고,
Figure pat00004
이고,
Figure pat00005
는 송신부의 이득 에러 값이고,
Figure pat00006
는 송신부의 위상 에러 값이고,
Figure pat00007
는 수신부의 이득 에러 값이고,
Figure pat00008
는 수신부의 위상 에러 값이고,
Figure pat00009
는 위상 시프터의 위상이고, FR _Image는 상기 이미지 신호이고, FR _Main은 상기 미리 설정된 신호인 것일 수 있다.
또한, 상기와 같은 문제점을 해결하기 위한 본 발명의 일 실시 예에 따른 송수신기는, 미리 설정된 신호를 전송하는 송신부; 상기 미리 설정된 신호에 기반하여 이득 에러 값 및 위상 에러 값을 계산하는 수신부; 및 상기 송신부와 상기 수신부 사이에 루프백 경로를 형성하고, 상기 미리 설정된 신호를 상기 송신부로부터 상기 수신부에게 상기 루프백 경로를 통해 전달하고, 상기 미리 설정된 신호의 왜곡된(distorted) 신호인 이미지 신호(image signal)을 확인하고, 상기 미리 설정된 신호 및 상기 이미지 신호(image signal)을 이용하여 이득 에러 값 및 위상 에러 값을 계산하고, 상기 이득 에러 값 및 상기 위상 에러 값에 기반하여 I/Q 캘리브레이션을 수행하는 제어부를 포함하고, 상기 미리 설정된 신호가 전송되는 서브캐리어(subcarrier)와 상기 이미지 신호가 생성되는 서브캐리어는 중첩(overlap)되지 않는 것일 수 있다.
또한, 상기 제어부는, 상기 미리 설정된 신호가 제1 컴포넌트 캐리어(CC: component carrier)에서 전송되는 타이밍을 확인하고, 상기 미리 설정된 신호가 전송되는 타이밍을 이용하여 제2 CC에 생성되는 상기 이미지 신호를 확인할 수 있다.
또한, 상기 제어부는, 상기 제1 CC에서 상기 미리 설정된 신호가 전송되는 서브캐리어를 확인하고, 상기 제2 CC에서 상기 이미지 신호가 생성되는 서브캐리어를 확인할 수 있다.
또한, 상기 제어부는, 상기 이득 에러 값은 상기 이미지 신호를 상기 미리 설정된 신호의 컨주게이트(conjugate)로 나는 값의 실수 값에 2를 곱한 값으로 계산하고, 상기 위상 에러 값은 상기 이미지 신호를 상기 미리 설정된 신호의 컨주게이트(conjugate)로 나는 값의 허수 값에 2를 곱한 값으로 계산할 수 있다.
또한, 상기 제어부는, 하기 수학식에 따라 송신부의 이득 에러 값, 송신부의 위상 에러 값, 수신부의 이득 에러 값, 및 수신부의 위상 에러 값을 계산하고,
Figure pat00010
이때,
Figure pat00011
이고,
Figure pat00012
이고,
Figure pat00013
이고,
Figure pat00014
는 송신부의 이득 에러 값이고,
Figure pat00015
는 송신부의 위상 에러 값이고,
Figure pat00016
는 수신부의 이득 에러 값이고,
Figure pat00017
는 수신부의 위상 에러 값이고,
Figure pat00018
는 위상 시프터의 위상이고, FR _Image는 상기 이미지 신호이고, FR _Main은 상기 미리 설정된 신호일 수 있다.
본 발명의 실시 예에 따르면, I/Q 캘리브레이션을 실시간으로 수행할 수 있도록 하는 방법 및 장치를 제공할 수 있다.
또한, 본 발명의 실시 예에 따르면 공장 보정(factory calibration) 이외에 온도 변화(temperature variation), 에이징(aging), 전압 변화(voltage variation) 등과 같은 환경 변화에 따라 실시간 캘리브레이션을 수행할 수 있다.
또한, 본 발명의 실시 예에 따르면 캘리브레이션 동안에도 통신을 중단하지 않고 연속적으로 이루어질 수 있도록 하는 방법을 제공할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 I/Q 변조를 사용하는 송신기의 일 예를 도시한 도면이다.
도 2는 송신기에 입력되는 신호와 I/Q 불균형이 발생한 신호의 일 예를 도시한 도면이다.
도 3은 I/Q 보상(compensated) 신호와 I/Q 보상 신호가 적용된 I/Q 불균형이 발생한 신호의 일 예를 도시한 도면이다.
도 4는 I/Q 미스매치 캘리브레이션(mismatch calibration)을 위한 송수신기 구조의 일 예를 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 신호의 일 예를 도시한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 DMRS(demodulation reference signal)의 일 예를 도시한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 I/Q 미스매치 캘리브레이션을 위한 송수신기 구조의 일 예를 도시한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 신호의 타이밍(timing)의 일 예를 도시한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 에러(error) 계산 방법의 일 예를 도시한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 이득 에러(gain error) 및 위상 에러(phase error)를 계산하기 위한 개념도를 도시한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 이득 에러 및 위상 에러의 일 예를 도시한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 수신부의 일부 구성을 도시한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 이득 에러(gain error) 및 위상 에러(phase error)를 계산하기 위한 다른 방법을 예시한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 송신부의 일부 구성을 도시한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 이득 에러 및 위상 에러의 다른 일 예를 도시한 도면이다.
도 16 및 도 17은 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 신호의 다른 예들을 도시한 도면이다.
도 18은 본 발명의 일 실시 예에 따른 단말의 블록 구성도를 도시한 도면이다.
도 19는 본 발명의 일 실시 예에 따른 기지국의 블록 구성도를 도시한 도면이다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 발명의 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
이 때, 본 실시 예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다. 또한 실시 예에서 '~부'는 하나 이상의 프로세서를 포함할 수 있다.
이하의 설명에서 사용되는 특정 용어들은 본 발명의 이해를 돕기 위해서 제공된 것이며, 이러한 특정 용어의 사용은 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다른 형태로 변경될 수 있다.
최근의 무선통신 시스템은 전송하고자 하는 신호를 기저 대역(base band)에서 통과 대역(pass band)으로 천이시키는 상향 변환(up conversion)과 통과 대역(pass band)에서 기저 대역(base band)으로 천이시키는 하향 변환(down conversion)을 위해 서로 직교하는 in-phase(I)와 quadrature(Q)를 동시에 이용하는 직각 변조(quadrature modulation)를 사용할 수 있다. 직각 변조(quadrature modulation)는 하나의 캐리어(carrier)를 사용하여 두 배의 신호를 전송할 수 있다는 장점이 있지만 국부 발진기(LO: local oscillator) in-phase와 quadrature 사이에 미스매치(mismatch)가 발생한 경우 I/Q 신호에 상호 간섭이 발생해 통신 시스템 성능을 저하시킬 수 있다.
I/Q mismatch는 이득 미스매치(gain mismatch)와 위상 미스매치(phase mismatch)로 분리할 수 있다. gain mismatch는 LO의 I 성분과 Q 성분의 크기가 차이가 나는 경우를 말한다. 그리고, phase mismatch는 LO I/Q 간의 위상(phase) 차이가 90°가 아니어서 I/Q 간 직교하지 않는 경우를 말한다.
송수신부의 직각 변조(quadrature modulator)에서 I/Q mismatch가 발생할 경우 에러 벡터 크기(EVM: error vector magnitude) 열화가 발생하며, 패킷 에러율(PER: packet error rate)이 증가하여 전체적인 통신시스템 성능이 저하될 수 있다. 이동통신 등의 무선통신 시스템은 데이터 전송량을 높이기 위해 16QAM, 64QAM, 256QAM등의 높은 차수의 변조(modulation)를 사용하는데, 높은 차수의 modulation일수록 송수신부 I/Q mismatch에 더욱 민감하므로 원활한 통신성능을 보장하기 위해서는 송수신부 I/Q 미스매치 캘리브레이션(I/Q mismatch calibration)이 반드시 필요하다.
도 1은 I/Q 변조를 사용하는 송신기의 일 예를 도시한 도면이고, 도 2는 송신기에 입력되는 신호와 I/Q 불균형이 발생한 신호의 일 예를 도시한 도면이고, 도 3은 I/Q 보상(compensated) 신호와 I/Q 보상 신호가 적용된 I/Q 불균형이 발생한 신호의 일 예를 도시한 도면이다.
도 1을 참고하면, 도 2의 (a)에 예시된 것과 같은 신호(x)가 송신기에 입력될 수 있다. 그리고, 상기 입력 신호(x)는 도 1에 도시된 것과 같이 LO의 in-phase 및 quadrature 변조되어 각각 I 신호 및 Q 신호로 출력될 수 있다.
그런데, quadrature 변조기(modulator) 및 복조기(demodulator)들에서 발생하는 이득 불균형(gain imbalance) 및 위상 불균형(phase imbalance)이 발생할 수 있다. 예를 들면, 도 2의 (b)에 예시된 것과 같이 원래 출력되어야 하는 원본 신호(original signal)(210)에 원본 신호의 왜곡된(distorted) 신호인 이미지 신호(image signal)(220)가 추가로 출력되어 I/Q 신호에 불균형이 발생할 수 있다. 이에, 도 3의 (a)에 예시된 것과 같은 I/Q 보상(compensate) 신호를 이용하는 경우, 도 3의 (b)에서와 같이 이미지 신호(320)가 줄어들어서 출력될 수 있다. 따라서, 시스템 성능을 위해서 I/Q 미스매치 캘리브레이션이 필요하다.
도 4는 I/Q 미스매치 캘리브레이션(mismatch calibration)을 위한 송수신기 구조의 일 예를 도시한 도면이다.
도 4를 참고하면, 송수신기(400)는 송신부(410) 및 수신부(450)를 포함할 수 있다. 송신부(410)는 송신 기저대역 제어부(Tx base band processor)(440), 송신부 아날로그 프론트 엔드(AFE: analog front end)(420), 및 송신 안테나(402)를 포함할 수 있다. 상기 송신 기저대역 제어부(440)는 송신부 전치 왜곡부(pre-distortion unit)(445)를 포함할 수 있다. 송신부 아날로그 프론트 엔드(420)는 디지털-아날로그 컨버터(DAC: digital to analog convertor)(427, 428), 증폭기/필터(amplifier/filter)(425, 426), 업 컨버터(up converter)(423, 424), 가변 이득 증폭기(VGA: variable gain amplifier)(422), 및 전력 증폭기(PA: power amplifier)(421)를 포함할 수 있다.
수신부(450)는 수신 기저대역 제어부(Rx base band processor)(480), 수신부 아날로그 프론트 엔드(AFE)(460), 및 수신 안테나(401)를 포함할 수 있다. 수신 기저대역 제어부(480)는 I/Q 미스매치 캘리브레이션부(I/Q mismatch calibration unit)(485)를 포함할 수 있다. 수신부 아날로그 프론트 엔드(460)는 아날로그-디지털 컨버터(ADC: analog to digital convertor)(467, 468), 증폭기/필터(amplifier/filter)(465, 466), 다운 컨버터(down converter)(463, 464), 가변 이득 증폭기(VGA: variable gain amplifier)(762), 및 저잡음 증폭기(LNA: low noise amplifier)(461)를 포함할 수 있다.
송수신기(400)는 송신부(410)의 I/Q 미스매치를 제거하기 위해서 RF(radio frequency) 부의 송신부(410)의 업 컨버터(423, 424)와 수신부(450)의 다운 컨버터(463, 464) 사이에 위상 시프트 부(phase shift unit)(429) 및 스위치(415)를 포함할 수 있다. 이때, 수신부(450)는 위상 시프트 부(429)가 0도 및/또는 90도에서 위상 변환한 트레이닝 시퀀스(training sequence)를 루프백 경로(loopback path)를 통해 수신하고, 수신부(450)는 이를 이용하여 송신부(410)와 수신부(450)의 I/Q 미스매치(I/Q mismatch)를 동시에 추정(estimation)할 수 있다.
예를 들면, 송신부(410)는 스위치(415)를 온 하여 위상 시프트 부(429)를 연결해서 생성된 루프백 경로를 통해 수신부(450)에게 특정 트레이닝 신호(training signal), 예를 들면 제1 신호 및 제2 신호를 전송할 수 있다. 이때, 위상 시프트 부(429)는 제2 신호에는 위상을 추가하여 수신부(450)에게 제공할 수 있다. 그리고, 수신부(450)의 I/Q 미스매치 캘리브레이션부(485)는 상기 수신한 제1 신호 및 제2 신호를 이용하여 제1 I/Q 미스매치 및 제2 I/Q 미스매치를 결정할 수 있다. 그리고 제1 I/Q 측정 값 및 제2 I/Q 측정 값에 기반하여 I/Q 미스매치 캘리브레이션부(485)는 송신부(410) 및 수신부(450)의 I/Q 미스매치 파라미터를 계산할 수 있다. I/Q 미스매치 캘리브레이션부(485)는 송신부(410)의 I/Q 미스매치 파라미터 값을 값을 송신부(410)의 송신부 전치 왜곡부(445)에게 제공할 수 있고, 송신부 전치 왜곡부(445)는 수신한 값을 이용해 전치 왜곡 처리 동작을 수행할 수 있다.
이와 같이 송수신기(400)가 특정 트레이닝 신호를 이용해 I/Q 캘리브레이션을 수행하는 경우, 송수신부(400)는 캘리브레이션을 수행하는 동안에 통신을 중단하여야 한다. 즉, 송수신부(400)가 다른 네트워크 엔티티와 송수신을 수행하는 신호가 아니라 특정 트레이닝 신호를 이용해 I/Q 캘리브레이션을 수행하여야 하므로, 송수신부(400)는 다른 네트워크 엔티티와의 송수신 동작을 중단하여야 한다.
또한, 공장 보정(factory calibration)은 온도 변화(temperature variation), 에이징(aging), 전압 변화(voltage variation) 등에 의해서 실제 송수신기의 사용 환경에 맞지 않는 것이 될 수 있다. 그리고, 파워-온 보정(power-on calibration)은 온도 변화에 따른 보정이 필요하고, 기지국(BS: base station)은 자주 전원을 끄지 않는 문제가 있다. 이에, 실시간 보정(runtime calibration)이 통신을 중단해야 하는 경우가 아니라면 적절할 수 있다.
이에, 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션 방법에서는 원본 신호(original signal)(또는 메인 신호(main signal))의 왜곡된 신호(distorted signal)인 이미지 신호(image signal)가 생성되는 서브캐리어(subcarrier)와 원본 신호(original signal)가 전송되는 서브캐리어가 중첩(overlap)되지 않는 경우, 이와 같은 원본 신호를 상기 트레이닝 신호로 이용할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 신호의 일 예를 도시한 도면이고, 도 6은 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 DMRS(demodulation reference signal)의 일 예를 도시한 도면이다.
도 5를 참고하면, 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션 방법에서는 원본 신호(original signal, main signal)의 왜곡된 신호인 이미지 신호(image signal)가 생성되는 서브캐리어와 원본 신호(original signal)가 전송되는 서브캐리어가 중첩되지 않는 경우에 이 신호를 I/Q 캐리브레이션에 이용할 수 있다.
예를 들면, 원본 신호 A(510)는 중심 주파수(center frequency)를 중심으로 플립되어(flipped)되어 이미지 신호 A(515)가 생길 수 있다. 그리고, 원본 신호 B(520)의 이미지 신호 B(525)가 중심 주파수를 중심으로 flipped되어 생길 수 있다. 이때, 원본 신호 A(510) 및 원본 신호 B(520)는 주파수 영역 상에서 일정 간격으로 전송되는 동일한 신호일 수 있다. 따라서, 원본 신호(510, 520)가 전송되는 서브캐리어와 이미지 신호(515, 525)가 전송되는 서브캐리어가 도 5에 예시된 것과 같이 중첩되지 않는 경우에 이 신호를 이용해 실시간(runtime) 캘리브레이션을 수행할 수 있다.
본 발명의 일 실시 예에 따른 송수신기가 단말에서 사용되는 경우, 송수신기는 I/Q 캘리브레이션을 위하여 복조 기준 신호(DMRS: demodulation reference signal)를 이용할 수 있다. 이하, 설명의 편의를 위해서 DMRS를 이용해 I/Q 캘리브레이션을 수행하는 방법에 대해서 설명하도록 하지만, 이에 제한되는 것은 아니고, 원본 신호(original signal, main signal)의 왜곡된 신호인 이미지 신호(image signal)가 원본 신호와 중첩되지 않는 원본 신호를 이용하여 I/Q 캘리브레이션을 수행할 수 있다.
도 6을 참고하면, 5G(NR: new radio) 시스템에서 상향링크 신호 중 하나인 DMRS의 자원 할당의 일 예가 도시되어 있다.
DMRS는 통신에서 주기적으로 전송되는 신호이기 때문에, 실시간 캘리브레이션을 위해서 사용될 수 있다.
1 개의 자원 블록(RB: resource block)은 12 개의 서브캐리어들(subcarrier)로 구성된다. 이때, DMRS는 xPUSCH(extended physical uplink control channel) 자원의 1 개의 RB에서, 주파수 영역에서는 12 개의 서브캐리어들 중 3 개의 서브캐리어에서 전송될 수 있고, 시간 영역에서는 3 번째 심볼에서 전송될 수 있다. 그리고, 100 개의 RB들이 1 개의 컴포넌트 캐리어(CC: component carrier)를 구성하고, 8 개의 CC가 전송에 사용될 수 있다.
이 경우, 예를 들면 ki 값이 0인 경우, 한 개의 CC에서 DMRS는 0, 4, 8, ... 40, 44, ... 592, 596, 601, 604, ... 1193, 1197의 서브캐리어에 매핑될 수 있다. 이때, 600번 서브캐리어는 널(null) 서브캐리어일 수 있다. 이러한 DMRS는 CC#0 내지 CC#7의 해당 서브캐리어에 매핑되어 전송될 수 있다.
이때, CC#0에서 전송되는 DMRS의 이미지 신호(image signal)은 CC#7에 나타날 수 있다. 예를 들면, DMRS가 CC#0의 0, 4, 8, ... 40, 44, ... 592, 596, 601, 604, ... 1193, 1197의 서브캐리어에 매핑되어 전송되는 경우, 이들의 이미지 신호(image signal)은 CC#7의 1200, 1196, 1192, ... 1160, 1156, ... 608, 604, 599, 595, ... 7, 3의 서브캐리어에 나타날 수 있다. 유사하게, CC#1에서 전송되는 DMRS의 이미지 신호(image signal)은 CC#6에 나타나고, CC#2에서 전송되는 DMRS의 이미지 신호(image signal)은 CC#5에 나타나고, CC#3에서 전송되는 DMRS의 이미지 신호(image signal)은 CC#4에 나타나고, CC#4에서 전송되는 DMRS의 이미지 신호(image signal)은 CC#3에 나타나고, CC#5에서 전송되는 DMRS의 이미지 신호(image signal)은 CC#2에 나타나고, CC#6에서 전송되는 DMRS의 이미지 신호(image signal)은 CC#1에 나타나고, CC#7에서 전송되는 DMRS의 이미지 신호(image signal)은 CC#0에 나타날 수 있다.
이와 같이 DMRS 신호의 왜곡된 신호(distorted signal)인 이미지 신호(image signal)는 DMRS 신호가 전송되는 서브캐리어와 중첩되지 않는 서브캐리어에 나타나므로, 본 발명의 일 실시 예에 따른 I/Q 미스매치를 계산하기 위한 정보로 이용할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 I/Q 미스매치 캘리브레이션을 위한 송수신기 구조의 일 예를 도시한 도면이다.
도 7을 참고하면, 본 발명의 일 실시 예에 따른 송수신기(700)는 송신부(710) 및 수신부(750)를 포함할 수 있다. 송신부(710)는 송신 기저대역 제어부(Tx base band processor)(740), 송신부 아날로그 프론트 엔드(AFE)(720), 및 송신 안테나(702)를 포함할 수 있다. 상기 송신 기저대역 제어부(740)는 송신부 전치 왜곡부(pre-distortion unit)(745)를 포함할 수 있다. 송신부 아날로그 프론트 엔드(720)는 디지털-아날로그 컨버터(DAC)(727, 728), 증폭기/필터(amplifier/filter)(725, 726), 업 컨버터(up converter)(723, 724), 가변 이득 증폭기(VGA)(722), 및 전력 증폭기(PA)(721)를 포함할 수 있다.
수신부(750)는 수신 기저대역 제어부(Rx base band processor)(780), 수신부 아날로그 프론트 엔드(AFE)(760), 및 수신 안테나(701)를 포함할 수 있다. 수신 기저대역 제어부(780)는 I/Q 미스매치 캘리브레이션부(I/Q mismatch calibration unit)(785)를 포함할 수 있다. 수신부 아날로그 프론트 엔드(760)는 아날로그-디지털 컨버터(ADC)(767, 768), 증폭기/필터(amplifier/filter)(765, 766), 다운 컨버터(down converter)(763, 764), 가변 이득 증폭기(VGA)(762), 및 저잡음 증폭기(LNA)(761)를 포함할 수 있다.
송신부 기저대역 제어부(740)는 전송해야 할 신호를 기저대역 변조(base band modulation)을 수행할 수 있다. 송신부 전치 왜곡부(pre-distortion unit)(745)는 송신부의 I/Q 미스매치 추정 값으로 송신 신호에서 I/Q 미스매치 영향을 제거하는 기능을 수행할 수 있다.
디지털-아날로그 컨버터(DAC)(727, 728)는 디지털 신호를 아날로그 신호로 변환하는 기능을 수행하고, 증폭기/필터(Amplifier/Filter)(725, 726)는 아날로그 송신 신호를 증폭시키고 필터링한다. 그리고, 업 컨버터(up converter)(723, 724)는 기저대역(base band) 신호를 패스밴드(pass band) 신호로 변환한다. 가변 이득 증폭기(VGA)(722)는 송신부의 출력 전력을 조정하고, 전력 증폭기(PA)(721)는 송신 신호를 송신 안테나로 전송하기 위해서, 높은 전력으로 송신 신호를 증폭시킨다.
저잡음 증폭기(LNA)(761)는 수신 신호의 잡음을 감소시키는 기능을 수행한다. 그리고, 가변 이득 증폭기(VGA)(762)는 수신 신호를 적절한 전력으로 증폭시켜준다. 다운 컨버터(down converter)(763, 764)는 패스밴드 신호를 기저대역 신호로 변환하고, 증폭기/필터(Amplifier/Filter)(765, 766)는 수신 신호를 증폭시키고 필터링한다. 그리고, 아날로그-디지털 컨버터(ADC)(767, 768)는 아날로그 신호를 디지털 신호로 변환하는 기능을 수행한다.
수신부 I/Q 미스매치 캘리브레이션부(I/Q mismatch calibration unit)(785)는 수신부의 I/Q 미스매치 추정 값으로 수신 신호에서 I/Q 미스매치 영향을 보상하는 기능을 수행할 수 있다.
그리고, 본 발명의 일 실시 예에 따른 송수신기(700)은 송신부(710)의 I/Q 미스매치를 제거하기 위해서 송신부(710)의 업 컨버터(723, 724)와 수신부(750)의 다운 컨버터(763, 764) 사이에 위상 시프트 부(phase shift unit)(729) 및 방향성 결합기(directional coupler) 또는 디바이더(divider)(715)를 포함할 수 있다. 이때, 위상 시프트 부(729)가 원본 신호(original signal)를 0도 및/또는 90도에서 위상 변환하여 수신부(750)에게 제공할 수 있다. 그리고, 상기 변환된 신호를 루프백 경로(loopback path)를 통해 수신한 수신부(750)는 송신부(710)와 수신부(750)의 I/Q 미스매치(I/Q mismatch)를 동시에 추정(estimation)할 수 있다.
이때, 본 발명의 일 실시 예에 따른 송수신기(700)는 I/Q 미스매치 추정을 위해서 특별한 트레이닝 시퀀스를 사용하는 것이 아니라, 원래 전송하는 신호를 이용하여 실시간으로 I/Q 캘리브레이션을 수행할 수 있다. 이를 위해서 송신부(710)는 안테나(702)를 통해 전송하는 신호 중 특정 신호를 결합기 또는 디바이더(721)를 통해 송신부(750)에게 전송하여 I/Q 캘리브레이션을 수행할 수 있다. 이때, 특정 신호는, 상술한 것과 같이 이미지 신호(image signal)이 원본 신호(original signal)과 중첩되지 않는 신호이다.
도 8은 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 신호의 타이밍(timing)의 일 예를 도시한 도면이다.
본 발명의 일 실시 예에 따른 송수신기(700)가 I/Q 캘리브레이션을 수행하기 위해서 사용하는 신호를 찾기 위해 타이밍 코릴레이션(timing correlation)을 이용할 수 있다. 신호 경로 등의 지연(delay) 차이로 인하여 각각의 CC는 서로 다른 타이밍을 갖고 있어서, 각각의 CC에서 전송되는 신호의 타이밍을 찾기 위해 타이밍 코릴레이션을 이용할 수 있다.
예를 들면, 도 8을 참고하면, CC#0에서 전송되는 원본 신호의 이미지 신호(image signal, mirror signal)은 CC#7에 위치하므로, 타이밍 코릴레이션은 CC#0에서 이루어져야 한다. 즉, CC#0의 원본 신호가 전송되는 타이밍을 이용하여 CC#7에서 전송되는 이미지 신호(image signal, mirror signal)를 찾을 수 있다.
만약 I/Q 불균형(imbalance)이 주파수에 종속적(frequency dependent)인 경우라면, CC#0 내지 CC#3 모두에서 전송되는 신호들의 이미지 신호를 찾기 위해서 타이밍 코릴레이션을 수행할 수 있다. 또는 I/Q 불균형 캘리브레이션을 수행하기 위해서 CC#0에서의 타이밍 코릴레이션 결과만을 이용할 수도 있다.
도 9는 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 에러(error) 계산 방법의 일 예를 도시한 도면이고, 도 10은 본 발명의 일 실시 예에 따른 이득 에러(gain error) 및 위상 에러(phase error)를 계산하기 위한 개념도를 도시한 도면이고, 도 11은 본 발명의 일 실시 예에 따른 이득 에러 및 위상 에러의 일 예를 도시한 도면이고, 도 12는 본 발명의 일 실시 예에 따른 수신부의 일부 구성을 도시한 도면이다.
도 9를 참고하면, 910 단계에서 송수신기(700)은 DMRS를 전송하기 전에 (루프백) 스위치(715)를 턴 온(turn on)할 수 있다. 이때, 스위치(715)는 방향성 결합기(directional coupler) 또는 디바이더(divider)(715)일 수 있다.
그리고, 920 단계에서 송수신기(700)는 루프백되는 DMRS를 획득(capture)할 수 있다. 930 단계에서 송수신기(700)는 상기 920 단계에서 획득한 신호(DMRS)로부터 타이밍 코릴레이션을 이용하여 CC#0의 DMRS 타이밍을 찾을 수 있다. 그리고, 이렇게 찾은 DMRS 신호를 CC0라고 지칭하도록 한다.
그리고, 940 단계에서 송수신기(700)는 CC#0의 DMRS 타이밍을 이용하여 CC#0의 원본 신호(DMRS)에 대응하는 이미지 신호(image signal, mirror signal)를 CC#7에서 찾을 수 있다. 그리고, 이 이미지 신호를 CC0d라고 지칭하도록 한다.
950 단계에서 송수신기(700)는 상기 CC0를 고속 퓨리에 변환(FFT: fast furrier transform)하여 변환된 원본 신호(fCC0)를 획득하고, 상기 CC0d를 고속 퓨리에 변환(FFT)하여 변환된 이미지 신호(fCC0d)를 획득할 수 있다.
960 단계에서 송수신기(700)는 fCC0가 전송되는 DMRS 서브캐리어를 찾을 수 있다. 그리고 DMRS가 전송되는 서브캐리어를 DMRS_CC0라고 지칭하도록 한다. 예를 들면, 도 6을 참고하면 DMRS_CC0 서브캐리어는 0, 4, ... 1193, 1197 일 수 있다. 그리고 상술한 것과 같이 100 개의 RB들이 1 개의 CC를 구성하고, 8 개의 CC가 상향링크 전송에 사용될 수 있으므로, DMRS_CC0는 300 개가 있을 수 있다.
970 단계에서 송수신기(700)는 fCC0d가 전송되는 이미지(image) DMRS 서브캐리어를 찾을 수 있다. 그리고 image DMRS가 전송되는 서브캐리어를 DMRS_CC0d라고 지칭하도록 한다. 예를 들면, 도 6을 참고하면 DMRS_CC0d 서브캐리어는 1200, 1196, ... 7, 3 일 수 있다. 그리고 상술한 것과 같이 100 개의 RB들이 1 개의 CC를 구성하고, 8 개의 CC가 상향링크 전송에 사용될 수 있으므로, DMRS_CC0d는 300 개가 있을 수 있다.
980 단계에서 송수신기(700)는 상기 원본 DMRS 신호(DMRS_CC0) 및 이미지 DMRS 신호(DMRS_CC0d)를 이용하여 이득 에러(gain error) 및 위상 에러(phase error)를 계산할 수 있다.
이득 에러 및 위상 에러를 계산하는 방법에 대해서 도 10을 참고하여 설명하면, 도 10의 (b)는 본 발명의 일 실시 예에 따른 송수신기(700)의 수신부(750)의 일부 구성을 도시한 도면이다. 그리고 도 10의 (a)는 도 10의 (b)의 믹서(MIX)의 구성을 도시한 도면이다.
도 10의 (b)를 참고하면, 입력 신호(YRF)가 믹서(MIX)로 입력되면, I 신호(YRI) 및 Q 신호(YRQ)가 출력될 수 있다. 그리고 수신 신호(YRx)는 I 신호(YRI) 및 Q 신호(YRQ)의 합일 수 있다(YRx = YRI + YRQ).
그리고, 수신 이득 에러(gain error)를 Eg라고 하고, 수신 위상 에러(phase error)를 Ep라고 하면, 수신 신호(YRx)는 다음 [수학식 1]과 같을 수 있다.
[수학식 1]
Figure pat00019
이때, 원본 신호(DMRS_CC0)가
Figure pat00020
인 경우, 이미지 신호(DMRS_CC0d)는
Figure pat00021
일 수 있다.
따라서, 이미지 신호를 원본 신호의 컨주게이트(conjugate) 값으로 나눈 값의 실수 값(real(DMRS_CC0d/conj(DMRS_CC0)))은 Eg/2와 같을 수 있다. 따라서, 수신 이득 에러 값(Eg)은 real(DMRS_CC0d/conj(DMRS_CC0))*2와 같을 수 있다.
그리고, 이미지 신호를 원본 신호의 컨주게이트 값으로 나눈 값의 허수 값(imag(DMRS_CC0d/conj(DMRS_CC0)))은 Ep/2와 같을 수 있다. 따라서, 수신 위상 에러 값(Ep)은 imag(DMRS_CC0d/conj(DMRS_CC0))*2와 같을 수 있다.
도 11을 참고하면, 본 발명의 일 실시 예에 따른 송수신기(700)에서 이득 에러(Eg)를 +0.05, 위상 에러(Ep)를 -0.1로 가정한 경우의 실험 예가 도시되어 있다. 이때, 원본 신호는 fCC0(0), fCC0(4), ... fCC0(1197)에서 전송되고, 원본 신호의 이미지 신호는 각각 fCC0d(1200), fCC0d(1196), ... fCC0d(3)에서 나타날 수 있다.
도 12를 참고하면, I/Q 미스매치 캘리브레이션부(보상부)(785)는 상술한 것과 같이 이득 에러 및 위상 에러를 계산하여 I/Q 캘리브레이션을 수행할 수 있다.
도 13은 본 발명의 일 실시 예에 따른 이득 에러(gain error) 및 위상 에러(phase error)를 계산하기 위한 다른 방법을 예시한 도면이고, 도 14는 본 발명의 일 실시 예에 따른 송신부의 일부 구성을 도시한 도면이다.
도 13을 참고하면, 본 발명의 일 실시 예에 따른 송수신기(700)의 송신부(710) 및 수신부(750)의 일부 구성이 도시되어 있다. 이때, 전송 이득 에러(Tx gain error)를
Figure pat00022
라고 하고, 전송 위상 에러(Tx phase error)를
Figure pat00023
라고 하고, 수신 이득 에러(Rx gain error)를
Figure pat00024
라고 하고, 수신 위상 에러(Rx phase error)를
Figure pat00025
라고 하고, 위상 시프터 손실(phase shifter loss)를
Figure pat00026
라고 하고, 위상 시프터의 위상을
Figure pat00027
라고 할 수 있다.
이때, 송신부(710)에서 송신 I 신호(YTI) 및 송신 Q 신호(YTQ)가 업-믹서(UMIX)로 입력되면, UMIX에서 송신 신호(YTx)가 출력될 수 있다. 그리고 송신 신호(YTx)는 다음 [수학식 2]와 같을 수 있다.
[수학식 2]
Figure pat00028
루프백 되어 수신부(750)로 입력되는 루프백 신호(YLb)는 다음 [수학식 3]과 같을 수 있다.
[수학식 3]
Figure pat00029
그리고, 루프백 신호(YLb)는 수신부(750)의 다운믹서(DMIX)로 입력되면, I 신호(YRI) 및 Q 신호(YRQ)가 출력될 수 있다. 그리고 수신부(750)의 수신 신호(YRx)는 I 신호(YRI) 및 Q 신호(YRQ)의 합일 수 있다(YRx = YRI + YRQ). 이때, 수신 신호(YRx)는 다음 [수학식 4]와 같을 수 있다.
[수학식 4]
Figure pat00030
그리고, 상기 [수학식 4]를 정리하면 다음 [수학식 5]와 같을 수 있다.
[수학식 5]
Figure pat00031
이때,
Figure pat00032
성분은 원본 신호(main signal) 성분이고,
Figure pat00033
성분은 이미지 신호(image signal) 성분이다.
따라서, 원본 신호(main signal)을 YR _Main이라고 하고, 에러가 매우 작다고 가정하는 경우에,
Figure pat00034
는 0에 가까워지므로, 원본 신호(main signal)(YR_Main)는 다음 [수학식 6]과 같이 정리할 수 있다.
[수학식 6]
Figure pat00035
그리고 이미지 신호(image signal)을 YR _Image 라고 하면, 이미지 신호(YR _Image)는 다음 [수학식 7]과 같이 정리할 수 있다.
[수학식 7]
Figure pat00036
상기 [수학식 7]을 정리하면, 다음 [수학식 8]과 같이 에러 값들을 얻을 수 있다.
[수학식 8]
Figure pat00037
이때, YTI = coswt 이고, YTQ = sinwt라고 할 때,
Figure pat00038
이고,
Figure pat00039
이고,
Figure pat00040
이고, FR _Image는 상기 이미지 신호이고, FR_Main은 상기 원본 신호이다.
그리고, 원본 신호(DMRS_CC0)가
Figure pat00041
인 경우, 이미지 신호(DMRS_CC0d)는
Figure pat00042
일 수 있다.
상기 [수학식 8]에 따라 전송 이득 에러(Tx gain error)
Figure pat00043
, 전송 위상 에러(Tx phase error)
Figure pat00044
, 수신 이득 에러(Rx gain error)
Figure pat00045
및 수신 위상 에러(Rx phase error)
Figure pat00046
를 계산할 수 있다.
그리고, 도 14에 예시된 송신부(710)의 전치 왜곡부(보상부)(745)는 전송 이득 에러(Tx gain error)
Figure pat00047
, 전송 위상 에러(Tx phase error)
Figure pat00048
를 이용하여 전송 신호의 I/Q 캘리브레이션을 수행할 수 있다.
그리고 도 12에 예시된 수신부(750)의 I/Q 미스매치 캘리브레이션부(보상부)(785)는 수신 이득 에러(Rx gain error)
Figure pat00049
및 수신 위상 에러(Rx phase error)
Figure pat00050
를 이용하여 수신 신호의 I/Q 캘리브레이션을 수행할 수 있다.
도 15는 본 발명의 일 실시 예에 따른 이득 에러 및 위상 에러의 다른 일 예를 도시한 도면이다.
I/Q 미스매치가 주파수에 종속적(frequency dependent)인 경우에 CC#0, CC#1, CC#2, CC#3에서 이득 에러 값 및 위상 에러 값이 계산될 수 있다.
도 15를 참고하면, CC#0 및 CC#7에서 이득 에러 및 위상 에러 값을 모두 계산하면 루프백 경로의 주파수 선택 지연을 완화할 수 있다. 그리고, CC%0 및 CC#7에서의 계산은 I/Q 타이밍 왜곡을 추정할 수 있다. 도 15는 CC#0에서 계산된 이득 에러 값(real(DMRS_CC0d/conj(DMRS_CC0))*2), 위상 에러 값(imag(DMRS_CC0d/conj(DMRS_CC0))*2), CC#7에서 계산된 이득 에러 값(real(DMRS_CC7d/conj(DMRS_CC7))*2), 위상 에러 값(imag(DMRS_CC7d/conj(DMRS_CC7))*2)이 각각 도시되어 있다.
도 16 및 도 17은 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션을 위한 신호의 다른 예들을 도시한 도면이다.
상술한 것과 같이, 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션 방법에서는 원본 신호(original signal, main signal)의 왜곡된 신호인 이미지 신호(image signal)가 원본 신호와 중첩되지 않는 경우에 이 신호를 I/Q 캐리브레이션에 이용할 수 있다.
따라서, 도 16에 예시된 것과 같이 기지국이 단말에게 전송하는 하향링크 제어 채널(PDCCH: physical downlink control channel)에서 전송되는 단말 특정(UE-specific) 기준 신호가 I/Q 캘리브레이션에 이용될 수 있다.
도 6과 관련된 부분에서 설명한 DMRS는 단말이 기지국에게 전송하는 상향링크 기준 신호 중 하나로, DMRS를 이용하는 경우 단말의 송수신기에서 I/Q 캘리브레이션을 수행할 수 있다.
그리고, 도 16에 예시된 단말 특정 기준 신호는 기지국이 단말에게 전송하는 하향링크 기준 신호 중 하나이므로, UE-specific reference signal을 이용하는 경우 기지국의 송수신기에서 I/Q 캘리브레이션을 수행할 수 있다.
도 16에 예시된 것과 같이 UE-specific reference signal은 주파수 영역에서 일정 간격으로 전송될 수 있고, 원본 신호의 이미지 신호는 중심 주파수를 기준으로 flipped되어 생길 수 있다.
또는, 도 17에 예시된 것과 같이 CSI-RS(channel status information reference signal)이 본 발명의 일 실시 예에 따른 I/Q 캘리브레이션에 이용될 수 있다. 도 17을 참고하면, 하나의 CSI-RS는 특정 PRB의 RE에서 일정 간격으로 전송되고, 원본 신호의 이미지 신호는 중심 주파수를 기준으로 flipped되어 생길 수 있다.
이와 같이 원본 신호의 이미지 신호가 원본 신호와 중첩되지 않는 경우라면, 해당 신호를 I/Q 캐리브레이션에 이용할 수 있다.
도 18은 본 발명의 일 실시 예에 따른 단말의 블록 구성도를 도시한 도면이다.
도 18을 참고하면, 본 발명의 일 실시 예에 따른 단말은 송수신부(1810) 및 단말의 전반적인 동작을 제어하는 제어부(1820)를 포함할 수 있다. 그리고, 상기 송수신부(1810)는 송신부 및 수신부를 포함할 수 있다. 그리고, 상기 송수신부(1810)은 도 7과 관련된 부분에서 설명한 송수신기(700)일 수 있다.
상기 단말의 제어부(1820)는 상술한 실시 예들 중 어느 하나의 동작을 수행하도록 단말을 제어한다. 예를 들면, 단말의 제어부(1820)는 상기 송신부와 상기 수신부 사이에 루프백 경로를 형성하고, 미리 설정된 신호를 상기 송신부로부터 상기 수신부에게 상기 루프백 경로를 통해 전달하고, 상기 미리 설정된 신호의 왜곡된(distorted) 신호인 이미지 신호(image signal)을 확인하고, 상기 미리 설정된 신호 및 상기 이미지 신호(image signal)을 이용하여 이득 에러 값 및 위상 에러 값을 계산하고, 상기 이득 에러 값 및 상기 위상 에러 값에 기반하여 I/Q 캘리브레이션을 수행하도록 제어할 수 있다.
또한, 단말의 송수신부(1810)는 상술한 실시 예들 중 어느 하나의 동작에 따라 신호를 송수신할 수 있다. 그리고, 송신부는 미리 설정된 신호를 다른 네트워크 엔티티 또는 수신부에게 전송할 수 있다. 그리고, 수신부는 상기 미리 설정된 신호에 기반하여 이득 에러 값 및 위상 에러 값을 계산할 수 있다.
한편, 상기 제어부(1820) 및 송수신부(1810)는 반드시 별도의 모듈들로 구현되어야 하는 것은 아니고, 단일 칩과 같은 형태로 하나의 구성부로 구현될 수 있음은 물론이다. 그리고, 상기 제어부(1820) 및 송수신부(1810)는 전기적으로 연결될 수 있다.
그리고, 예를 들면 제어부(1820)는 회로(circuit), 어플리케이션 특정(application-specific) 회로, 또는 적어도 하나의 프로세서(processor)일 수 있다. 또한, 단말의 동작들은 해당 프로그램 코드를 저장한 메모리 장치(저장부)를 단말 내의 임의의 구성부에 구비함으로써 실현될 수 있다. 즉, 제어부(1820)는 메모리 장치 내에 저장된 프로그램 코드를 프로세서 혹은 CPU(central processing unit) 등에 의해 읽어내어 실행함으로써 앞서 설명한 동작들을 실행할 수 있다.
도 19는 본 발명의 일 실시 예에 따른 기지국의 블록 구성도를 도시한 도면이다.
도 19를 참고하면, 본 발명의 일 실시 예에 따른 기지국은 송수신부(1910) 및 기지국의 전반적인 동작을 제어하는 제어부(1920)를 포함할 수 있다. 그리고, 상기 송수신부(1910)는 송신부 및 수신부를 포함할 수 있다. 그리고, 상기 송수신부(1910)은 도 7과 관련된 부분에서 설명한 송수신기(700)일 수 있다.
상기 기지국의 제어부(1920)는 상술한 실시 예들 중 어느 하나의 동작을 수행하도록 기지국을 제어한다. 예를 들면, 기지국의 제어부(1920)는 상기 송신부와 상기 수신부 사이에 루프백 경로를 형성하고, 미리 설정된 신호를 상기 송신부로부터 상기 수신부에게 상기 루프백 경로를 통해 전달하고, 상기 미리 설정된 신호의 왜곡된(distorted) 신호인 이미지 신호(image signal)을 확인하고, 상기 미리 설정된 신호 및 상기 이미지 신호(image signal)을 이용하여 이득 에러 값 및 위상 에러 값을 계산하고, 상기 이득 에러 값 및 상기 위상 에러 값에 기반하여 I/Q 캘리브레이션을 수행하도록 제어할 수 있다.
또한, 기지국의 송수신부(1910)는 상술한 실시 예들 중 어느 하나의 동작에 따라 신호를 송수신할 수 있다. 그리고, 송신부는 미리 설정된 신호를 다른 네트워크 엔티티 또는 수신부에게 전송할 수 있다. 그리고, 수신부는 상기 미리 설정된 신호에 기반하여 이득 에러 값 및 위상 에러 값을 계산할 수 있다.
한편, 상기 제어부(1920) 및 송수신부(1910)는 반드시 별도의 모듈들로 구현되어야 하는 것은 아니고, 단일 칩과 같은 형태로 하나의 구성부로 구현될 수 있음은 물론이다. 그리고, 상기 제어부(1920) 및 송수신부(1910)는 전기적으로 연결될 수 있다.
그리고, 예를 들면 제어부(1920)는 회로(circuit), 어플리케이션 특정(application-specific) 회로, 또는 적어도 하나의 프로세서(processor)일 수 있다. 또한, 기지국의 동작들은 해당 프로그램 코드를 저장한 메모리 장치(저장부)를 단말 내의 임의의 구성부에 구비함으로써 실현될 수 있다. 즉, 제어부(1920)는 메모리 장치 내에 저장된 프로그램 코드를 프로세서 혹은 CPU(central processing unit) 등에 의해 읽어내어 실행함으로써 앞서 설명한 동작들을 실행할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 즉 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 또한 상기 각각의 실시 예는 필요에 따라 서로 조합되어 운용할 수 있다.
700: 송수신부 710: 송신부
750: 수신부

Claims (14)

  1. 송수신기의 I/Q(in-phase/quadrature) 캘리브레이션(calibration) 방법에 있어서,
    송신부와 수신부 사이에 루프백 경로를 형성하는 단계;
    상기 송신부에서 미리 설정된 신호를 상기 수신부에게 상기 루프백 경로를 통해 전달하는 단계;
    상기 미리 설정된 신호의 왜곡된(distorted) 신호인 이미지 신호(image signal)을 확인하는 단계;
    상기 미리 설정된 신호 및 상기 이미지 신호(image signal)을 이용하여 이득 에러 값 및 위상 에러 값을 계산하는 단계; 및
    상기 이득 에러 값 및 상기 위상 에러 값에 기반하여 I/Q 캘리브레이션을 수행하는 단계를 포함하고,
    상기 미리 설정된 신호가 전송되는 서브캐리어(subcarrier)와 상기 이미지 신호가 생성되는 서브캐리어는 중첩(overlap)되지 않는 것을 특징으로 하는 I/Q 캘리브레이션 방법.
  2. 제1 항에 있어서,
    상기 미리 설정된 신호는 상향링크 DMRS(demodulation reference signal), 하향링크 단말 특정 기준 신호(UE-specific reference signal), 및 CSI-RS(channel status information reference signal) 중 적어도 하나인 것을 특징으로 하는 I/Q 캘리브레이션 방법.
  3. 제1 항에 있어서, 상기 이미지 신호를 확인하는 단계는,
    상기 미리 설정된 신호가 제1 컴포넌트 캐리어(CC: component carrier)에서 전송되는 타이밍을 확인하는 단계; 및
    상기 미리 설정된 신호가 전송되는 타이밍을 이용하여 제2 CC에 생성되는 상기 이미지 신호를 확인하는 단계를 포함하는 것을 특징으로 하는 I/Q 캘리브레이션 방법.
  4. 제3 항에 있어서, 상기 이미지 신호를 확인하는 단계는,
    상기 제1 CC에서 상기 미리 설정된 신호가 전송되는 서브캐리어를 확인하는 단계; 및
    상기 제2 CC에서 상기 이미지 신호가 생성되는 서브캐리어를 확인하는 단계를 더 포함하는 것을 특징으로 하는 I/Q 캘리브레이션 방법.
  5. 제1 항에 있어서,
    상기 미리 설정된 신호는 복수 개의 컴포넌트 캐리어(CC: component carrier)에 포함된 복수 개의 자원 블록(RB: resource block)의 서브캐리어들에서 서 주기적으로 전송되고,
    상기 이미지 신호는 상기 미리 설정된 신호가 전송되는 서브캐리어들과 중첩되지 않는 서브캐리어들에 생성되는 것을 특징으로 하는 I/Q 캘리브레이션 방법.
  6. 제1 항에 있어서, 상기 이득 에러 값 및 상기 위상 에러 값을 계산하는 단계는,
    상기 이득 에러 값은 상기 이미지 신호를 상기 미리 설정된 신호의 컨주게이트(conjugate)로 나는 값의 실수 값에 2를 곱한 값으로 계산하고,
    상기 위상 에러 값은 상기 이미지 신호를 상기 미리 설정된 신호의 컨주게이트(conjugate)로 나는 값의 허수 값에 2를 곱한 값으로 계산하는 것을 특징으로 하는 I/Q 캘리브레이션 방법.
  7. 제1 항에 있어서, 상기 이득 에러 값 및 상기 위상 에러 값을 계산하는 단계는,
    하기 수학식에 따라 송신부의 이득 에러 값, 송신부의 위상 에러 값, 수신부의 이득 에러 값, 및 수신부의 위상 에러 값을 계산하는 단계를 포함하고,
    Figure pat00051

    이때,
    Figure pat00052
    이고,
    Figure pat00053
    이고,
    Figure pat00054
    이고,
    Figure pat00055
    는 송신부의 이득 에러 값이고,
    Figure pat00056
    는 송신부의 위상 에러 값이고,
    Figure pat00057
    는 수신부의 이득 에러 값이고,
    Figure pat00058
    는 수신부의 위상 에러 값이고,
    Figure pat00059
    는 위상 시프터의 위상이고, FR _Image는 상기 이미지 신호이고, FR _Main은 상기 미리 설정된 신호인 것을 특징으로 하는 I/Q 캘리브레이션 방법.
  8. I/Q(in-phase/quadrature) 캘리브레이션(calibration)을 수행하는 송수신기에 있어서,
    미리 설정된 신호를 전송하는 송신부;
    상기 미리 설정된 신호에 기반하여 이득 에러 값 및 위상 에러 값을 계산하는 수신부; 및
    상기 송신부와 상기 수신부 사이에 루프백 경로를 형성하고, 상기 미리 설정된 신호를 상기 송신부로부터 상기 수신부에게 상기 루프백 경로를 통해 전달하고, 상기 미리 설정된 신호의 왜곡된(distorted) 신호인 이미지 신호(image signal)을 확인하고, 상기 미리 설정된 신호 및 상기 이미지 신호(image signal)을 이용하여 이득 에러 값 및 위상 에러 값을 계산하고, 상기 이득 에러 값 및 상기 위상 에러 값에 기반하여 I/Q 캘리브레이션을 수행하는 제어부를 포함하고,
    상기 미리 설정된 신호가 전송되는 서브캐리어(subcarrier)와 상기 이미지 신호가 생성되는 서브캐리어는 중첩(overlap)되지 않는 것을 특징으로 하는 송수신기.
  9. 제8 항에 있어서,
    상기 미리 설정된 신호는 상향링크 DMRS(demodulation reference signal), 하향링크 단말 특정 기준 신호(UE-specific reference signal), 및 CSI-RS(channel status information reference signal) 중 적어도 하나인 것을 특징으로 하는 송수신기.
  10. 제8 항에 있어서, 상기 제어부는,
    상기 미리 설정된 신호가 제1 컴포넌트 캐리어(CC: component carrier)에서 전송되는 타이밍을 확인하고, 상기 미리 설정된 신호가 전송되는 타이밍을 이용하여 제2 CC에 생성되는 상기 이미지 신호를 확인하는 것을 특징으로 하는 송수신기.
  11. 제10 항에 있어서, 상기 제어부는,
    상기 제1 CC에서 상기 미리 설정된 신호가 전송되는 서브캐리어를 확인하고, 상기 제2 CC에서 상기 이미지 신호가 생성되는 서브캐리어를 확인하는 것을 특징으로 하는 송수신기.
  12. 제8 항에 있어서,
    상기 미리 설정된 신호는 복수 개의 컴포넌트 캐리어(CC: component carrier)에 포함된 복수 개의 자원 블록(RB: resource block)의 서브캐리어들에서 서 주기적으로 전송되고,
    상기 이미지 신호는 상기 미리 설정된 신호가 전송되는 서브캐리어들과 중첩되지 않는 서브캐리어들에 생성되는 것을 특징으로 하는 송수신기.
  13. 제8 항에 있어서, 상기 제어부는,
    상기 이득 에러 값은 상기 이미지 신호를 상기 미리 설정된 신호의 컨주게이트(conjugate)로 나는 값의 실수 값에 2를 곱한 값으로 계산하고, 상기 위상 에러 값은 상기 이미지 신호를 상기 미리 설정된 신호의 컨주게이트(conjugate)로 나는 값의 허수 값에 2를 곱한 값으로 계산하는 것을 특징으로 하는 송수신기.
  14. 제8 항에 있어서, 상기 제어부는,
    하기 수학식에 따라 송신부의 이득 에러 값, 송신부의 위상 에러 값, 수신부의 이득 에러 값, 및 수신부의 위상 에러 값을 계산하고,
    Figure pat00060

    이때,
    Figure pat00061
    이고,
    Figure pat00062
    이고,
    Figure pat00063
    이고,
    Figure pat00064
    는 송신부의 이득 에러 값이고,
    Figure pat00065
    는 송신부의 위상 에러 값이고,
    Figure pat00066
    는 수신부의 이득 에러 값이고,
    Figure pat00067
    는 수신부의 위상 에러 값이고,
    Figure pat00068
    는 위상 시프터의 위상이고, FR _Image는 상기 이미지 신호이고, FR_Main은 상기 미리 설정된 신호인 것을 특징으로 하는 송수신기.
KR1020180086502A 2018-07-25 2018-07-25 I/q 캘리브레이션 방법 및 그 장치 KR20200011711A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180086502A KR20200011711A (ko) 2018-07-25 2018-07-25 I/q 캘리브레이션 방법 및 그 장치
US16/521,939 US10979153B2 (en) 2018-07-25 2019-07-25 I/Q calibration method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180086502A KR20200011711A (ko) 2018-07-25 2018-07-25 I/q 캘리브레이션 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR20200011711A true KR20200011711A (ko) 2020-02-04

Family

ID=69178864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180086502A KR20200011711A (ko) 2018-07-25 2018-07-25 I/q 캘리브레이션 방법 및 그 장치

Country Status (2)

Country Link
US (1) US10979153B2 (ko)
KR (1) KR20200011711A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10484108B1 (en) * 2018-06-13 2019-11-19 Futurewei Technologies, Inc. Transmitter image calibration using phase shift estimation
US11391815B2 (en) * 2018-10-26 2022-07-19 Texas Instmments Incorporated Methods and apparatus to compensate for radar system calibration changes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8295845B1 (en) 2008-12-04 2012-10-23 Qualcomm Atheros, Inc. Transceiver I/Q mismatch calibration
WO2013145762A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 送信機、信号生成装置、キャリブレーション方法、及び信号生成方法
US9356732B2 (en) * 2013-03-15 2016-05-31 Analog Devices, Inc. Quadrature error detection and correction
US11012201B2 (en) * 2013-05-20 2021-05-18 Analog Devices, Inc. Wideband quadrature error detection and correction
US10985948B2 (en) * 2016-03-11 2021-04-20 Qualcomm Incorporated Noise and interference estimation in wireless systems using multiple transmission time intervals
EP3316534A1 (en) * 2016-10-27 2018-05-02 Fraunhofer Gesellschaft zur Förderung der Angewand Channel estimation of frequency sub bands
US9882661B1 (en) * 2016-12-22 2018-01-30 Intel IP Corporation Closed loop calibration by frequency separation

Also Published As

Publication number Publication date
US20200036454A1 (en) 2020-01-30
US10979153B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
US10142084B2 (en) Full-duplex self-interference cancellation
US20170126459A1 (en) Exploitation of frequency twisted waves in wireless communication systems to increase transmission capacity thereof
CN109997325B (zh) 一种数字预失真处理方法和装置
EP3130179A2 (en) Method and apparatus for an improved mechanism for selecting an access point
US10355896B2 (en) Optimized channel estimation field for enhanced directional multi-gigabit network
US10939307B2 (en) Method and apparatus for calibrating channel between radio remote units RRUs
US20190223175A1 (en) Guard period between subframe portions of same link direction in wireless networks
EP3719927A1 (en) Transmitting method in multiple input multiple output antenna system
US20170055137A1 (en) System and method for distance-dependent data exchange between wireless communication devices
US11582762B2 (en) Method and device for transmitting combined signal generated based on determining a combined weight
US20230239112A1 (en) Method and device for providing remote interference management reference signal, and storage medium
JP2019526198A (ja) マルチチャネルベースの信号送信の方法および装置
CN108463952B (zh) 方法、系统和装置
CN110710124A (zh) 用于无线通信系统中的非相干联合检测的装置和方法
JPWO2017051583A1 (ja) 装置、方法及びプログラム
KR20200011711A (ko) I/q 캘리브레이션 방법 및 그 장치
US11089554B2 (en) Apparatus and method for controlling uplink transmission power in wireless communication system
JP6733998B2 (ja) データ伝送方法およびデータ伝送方法のネットワークデバイス
TW202312696A (zh) 用於通道狀態資訊報告的縮放及量化
US8725092B2 (en) Methods and apparatuses for frequency filtering for non-centered component carrier transmission
KR102486149B1 (ko) 무선 통신 시스템에서 피크 대 평균 전력 비 저감을 위한 장치 및 방법
KR102308438B1 (ko) 밀리미터파 통신 시스템에서 i/q 불균형을 교정하기 위한 송수신기를 포함하는 전자 장치 및 그의 동작 방법
KR101420523B1 (ko) 분산 안테나 시스템의 부반송파간 간섭 제거 방법
US20240031085A1 (en) Dedicated pilot signals associated with radio frequency impairment compensation
WO2018084963A1 (en) Training unit generation for single carrier physical layer