KR20200004481A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20200004481A
KR20200004481A KR1020180077040A KR20180077040A KR20200004481A KR 20200004481 A KR20200004481 A KR 20200004481A KR 1020180077040 A KR1020180077040 A KR 1020180077040A KR 20180077040 A KR20180077040 A KR 20180077040A KR 20200004481 A KR20200004481 A KR 20200004481A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
stem
region
data line
Prior art date
Application number
KR1020180077040A
Other languages
English (en)
Inventor
방정석
배광수
오민정
이보람
조영제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180077040A priority Critical patent/KR20200004481A/ko
Priority to PCT/KR2018/016719 priority patent/WO2020009296A1/ko
Publication of KR20200004481A publication Critical patent/KR20200004481A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F2001/134345—
    • G02F2001/13629—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 표시 장치가 제공 된다. 상기 액정 표시 장치는 제1 활성 영역, 제2 활성 영역 및 상기 제1 활성 영역과 상기 제2 활성 영역 사이에 배치된 비활성 영역을 포함하는 화소 영역을 포함하는 절연 기판; 상기 절연 기판 상에 배치되고 상기 비활성 영역과 중첩하는 제1 스캔 라인; 제어 전극, 제1 전극 및 제2 전극을 포함하는 박막 트랜지스터로서, 상기 제어 전극이 상기제1 스캔 라인과 연결된 제1 박막 트랜지스터; 및 상기 화소 영역에 배치되고 상기 박막 트랜지스터의 상기 제2 전극과 전기적으로 연결된 제1 화소 전극을 포함하되, 상기 제1 스캔 라인은 제1 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역은 상기 제1 방향과 교차하는 제2 방향을 따라 배열되고, 상기 제1 화소 전극은 제1 활성 영역에 배치된 제1 부화소 전극부, 상기 제2 활성 영역에 배치된 제2 부화소 전극부, 및 상기 비활성 영역에 배치되고 상기 제1 부화소 전극부와 상기 제2 부화소 전극부를 연결하는 연결 전극부를 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
본 발명이 해결하고자 하는 과제는, 고해상도 구동을 수행할 수 있으면서도 개구율 손실이 적은 액정 표시 장치를 제공한다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 활성 영역, 제2 활성 영역 및 상기 제1 활성 영역과 상기 제2 활성 영역 사이에 배치된 비활성 영역을 포함하는 화소 영역을 포함하는 절연 기판; 상기 절연 기판 상에 배치되고 상기 비활성 영역과 중첩하는 제1 스캔 라인; 제어 전극, 제1 전극 및 제2 전극을 포함하는 박막 트랜지스터로서, 상기 제어 전극이 상기제1 스캔 라인과 연결된 제1 박막 트랜지스터; 및 상기 화소 영역에 배치되고 상기 박막 트랜지스터의 상기 제2 전극과 전기적으로 연결된 제1 화소 전극을 포함하되, 상기 제1 스캔 라인은 제1 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역은 상기 제1 방향과 교차하는 제2 방향을 따라 배열되고, 상기 제1 화소 전극은 제1 활성 영역에 배치된 제1 부화소 전극부, 상기 제2 활성 영역에 배치된 제2 부화소 전극부, 및 상기 비활성 영역에 배치되고 상기 제1 부화소 전극부와 상기 제2 부화소 전극부를 연결하는 연결 전극부를 포함한다.
상기 액정 표시 장치는 제2 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역을 가로지르며, 상기 박막 트랜지스터의 상기 제1 전극과 연결된 제1 데이터 라인을 더 포함할 수 있다.
상기 제1 화소 전극과 상기 제2 전극은 절연막을 사이에 두고 다른 층에 배치되고, 상기 제1 화소 전극의 상기 연결 전극부는 상기 절연막을 관통하는 컨택홀을 통해 상기 제2 전극과 전기적으로 연결되는 컨택부를 포함할 수 있다.
상기 화소 영역은 상기 제2 방향을 따라 연장되고 서로 대향하는 제1 에지와 제2 에지를 포함하되, 상기 제1 부화소 전극부는 상기 제1 에지에 배치되고 상기 제2 방향으로 연장된 제1 줄기 전극을 포함하고, 상기 제2 부화소 전극부는 상기 제1 에지에 배치되고 상기 제2 방향으로 연장된 제2 줄기 전극을 포함하고, 상기 연결 전극부는 제1 부화소 전극부의 상기 제1 줄기 전극과 상기 제2 부화소 전극부의 상기 제2 줄기 전극 사이에 배치되어 이들을 연결할 수 있다.
상기 연결 전극부의 상기 컨택부의 상기 제1 방향의 폭은 상기 제1 줄기 전극 및 상기 제2 줄기 전극의 상기 제1 방향의 폭보다 클 수 있다.
상기 연결 전극부의 상기 컨택부는 상기 제1 에지와 상기 제2 에지로부터 등거리에 있는 중앙부에 위치할 수 있다.
상기 제1 부화소 전극부는 상기 제1 에지보다 내측에 배치되고, 상기 제2 방향으로 연장되며, 상기 제1 데이터 라인과 중첩되는 제3 줄기 전극을 더 포함할 수 있다.
상기 제1 부화소 전극부는 상기 제1 방향으로 연장되고, 상기 제1 부화소 전극부의 제1 줄기 전극과 상기 제1 부화소 전극부의 제3 줄기 전극을 연결하는 제4 줄기 전극을 더 포함할 수 있다.
상기 제2 부화소 전극부는 상기 제1 에지보다 내측에 배치되고, 상기 제2 방향으로 연장되며, 상기 데이터 라인과 중첩되는 제2 줄기 전극을 더 포함할 수 있다.
상기 액정 표시 장치는 제2 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역을 가로지르며, 제1 데이터 라인과 이격되어 배치된 제2 데이터 라인을 더 포함할 수 있다.
상기 제1 부화소 전극부는 상기 제1 에지보다 내측에 배치되고, 상기 제2 방향으로 연장되며, 상기 제1 데이터 라인과 중첩되는 제3 줄기 전극, 및 상기 제3 줄기 전극으로부터 연장되는 복수의 가지 전극을 더 포함하되, 상기 복수의 가지 전극 중 일부는 상기 제2 데이터 라인과 적어도 일부에서 중첩될 수 있다.
상기 제1 부화소 전극부, 상기 제2 부화소 전극부 및 상기 연결 전극부는 모두 동일한 층에 배치될 수 있다.
상기 제2 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역을 가로지르며, 제1 데이터 라인과 이격되어 배치된 제2 데이터 라인; 상기 제1 방향으로 연장되는 제2 스캔 라인; 상기 제2 스캔 라인과 교차하는 제2 화소 전극; 상기 제2 스캔 라인과 연결되는 제어 전극; 상기 제2 데이터 라인과 연결되는 일 전극; 및 상기 제2 화소 전극과 연결되는 타 전극을 갖는 제2 박막 트랜지스터를 더 포함하되, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 동시에 스위칭 동작을 수행할 수 있다.
상기 제1 스캔 라인과 상기 제2 스캔 라인은 서로 전기적으로 연결될 수 있다.
상기 제2 스캔 라인과 연결되는 제어 전극, 상기 제2 데이터 라인과 연결되는 일 전극 및 상기 제2 화소 전극과 연결되는 타 전극을 갖는 제2 스위칭 소자를 포함할 수 있다.
상기 액정 표시 장치는 제1 스캔 라인과 같은 층에 배치되며, 상기 제1 활성 영역의 일부를 둘러싸는 제1 스토리지 라인을 더 포함할 수 있다.
상기 제1 부화소 전극부의 적어도 일부는 제1 스토리지 라인과 중첩될 수 있다.
상기 액정 표시 장치는 제1 스캔 라인과 같은 층에 배치되며, 상기 제2 활성 영역의 일부를 둘러싸는 제2 스토리지 라인을 더 포함하되, 상기 제1 스토리지 라인과 상기 제2 스토리지 라인은 서로 이격되어 배치될 수 있다.
상기 액정 표시 장치는 제2 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역을 가로지르며, 제1 데이터 라인과 이격되어 배치된 제2 데이터 라인을 더 포함하되, 상기 제1 데이터 라인 및 상기 제2 데이터 라인 중 적어도 하나는 구부러진 영역을 포함할 수 있다.
상기 구부러진 영역은 상기 제1 부화소 전극부와 적어도 일부가 중첩될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 고해상도 구동을 수행할 수 있으면서도 개구율 감소를 최소화시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 도 1에 도시한 제1 내지 제4 화소부의 등가 회로도이다.
도 3은 도 1에 도시한 제1 내지 제4 화소부를 나타낸 레이아웃도이다.
도 4는 도 3에 도시한 제1 화소부를 보다 상세히 나타낸 도면이다.
도 5는 도 4에 도시한 제1 화소부에 포함되는 게이트 도전체를 나타낸 도면이다.
도 6은 도 4에 도시한 제1 화소부에 포함되는 데이터 도전체를 나타낸 도면이다.
도 7은 도 4에 도시한 제1 화소부에 포함된 투명 도전체를 나타낸 도면이다.
도 8은 도 4에 도시한 I1-I1'선을 따라 자른 단면도이다.
도 9는 도 4에 도시한 I2-I2'선 및 I3-I3'선을 따라 자른 단면도이다.
도 10은 도 4에 도시한 I4-I4'선을 따라 자른 단면도이다.
도 11은 도 6에 도시한 제1 화소부의 데이터 도전체 및 도 7에 도시한 제1 화소부의 투명 도전체를 함께 도시한 도면이다.
도 12은 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 13은 또 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 14는 또 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 15는 또 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 16은 또 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 17은 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 나타낸 등가회로도이다.
도 18은 도 17의 등가회로도에 따른 액정 표시 장치의 구성 중 제1 내지 제4 화소부를 나타낸 레이아웃도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 표시부(110), 스캔 구동부(120), 데이터 구동부(130) 및 타이밍 제어부(140)를 포함할 수 있다.
표시부(110)는 화상을 표시하는 영역으로 정의된다. 표시부(110)는 제1 내지 제4 화소부(PX1 내지 PX4)를 포함하는 복수의 화소부가 배치될 수 있다. 복수의 화소부 각각은 제1 내지 제n 스캔 라인(SL1 내지 SLn, n은 2 이상의 자연수) 중 하나와, 제1 내지 제m 데이터 라인(DL1 내지 DLm, m은 2 이상의 자연수) 중 하나와 각각 전기적으로 연결될 수 있다. 여기서, 제1 내지 제n 스캔 라인(SL1 내지 SLn)은 제1 방향(d1)으로 연장될 수 있다. 또한, 제1 내지 제m 데이터 라인(DL1 내지 DLm)은 제2 방향(d2)으로 연장될 수 있다. 제1 방향(d1)은 제2 방향(d2)과 일 실시예로 교차될 수 있다. 도 1을 기준으로, 제1 방향(d1)을 행 방향으로 제2 방향(d2)을 열 방향으로 예시한다. 한편, 제1 내지 제n 스캔 라인(SL1 내지 SLn) 중 인접한 두 개의 스캔 라인은 서로 전기적으로 연결될 수 있다. 예를 들어, 제1 스캔 라인(SL1)은 제2 스캔 라인(SL2)과 전기적으로 연결될 수 있다. 이에 대해서는 도 2를 참조하여 보다 상세히 설명하기로 한다.
스캔 구동부(120)는 타이밍 제어부(140)로부터 제공받은 제1 제어 신호(CONT1)를 기초로, 제1 내지 제n 스캔 신호(S1 내지 Sn)를 생성할 수 있다. 스캔 구동부(120)는 생성된 제1 내지 제n 스캔 신호(S1 내지 Sn)를 제1 내지 제n 스캔 라인(SL1 내지 SLn)을 통해 표시부(110)에 배치되는 복수의 화소부에 제공할 수 있다. 스캔 구동부(120)는 일 실시예로 복수의 스위칭 소자를 통해 형성될 수도 있으며, 다른 실시예로 집적 회로일 수도 있다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 제2 제어 신호(CONT2) 및 영상 데이터(DATA)를 제공받을 수 있다. 데이터 구동부(130)는 제2 제어 신호(CONT2) 및 영상 데이터(DATA)를 기초로, 제1 내지 제m 데이터 신호(D1 내지 Dm)를 생성할 수 있다. 데이터 구동부(130)는 생성된 제1 내지 제m 데이터 신호(D1 내지 Dm)를 제1 내지 제m 데이터 라인(DL1 내지 DLm)을 통해 표시부(110)에 배치되는 복수의 화소부에 제공할 수 있다. 데이터 구동부(130)는 일 실시예로 쉬프트 레지스터(shift register), 래치(latch) 및 디지털-아날로그 변환부 등을 포함할 수 있다.
타이밍 제어부(140)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 입력받을 수 있다. 타이밍 제어부(140)는 영상 신호(RGB) 및 제어 신호(CS)를 표시부(110)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 생성할 수 있다. 일 실시예로, 타이밍 제어부(140)는 120HZ 구동 방식에 적합한 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 생성할 수 있다.
영상 신호(RGB)는 표시부(110)에 제공될 복수의 계조 데이터를 포함할 수 있다. 또한, 제어 신호(CS)는 일 실시예로, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호 등을 포함할 수 있다. 수평 동기 신호는 표시부(110)의 한 라인을 표시하는데 걸리는 시간을 나타낸다. 수직 동기 신호는 한 프레임(frame)의 영상을 표시하는데 걸리는 시간을 나타낸다. 메인 클럭 신호는 타이밍 제어부(140)가 스캔 구동부(120) 및 데이터 구동부(130) 각각과 동기되어, 각종 신호 생성을 위한 기준이 되는 신호이다.
이하, 표시부(110)에 배치되는 복수의 화소부에 대해, 제1 내지 제4 화소부(PX1 내지 PX4)를 기준으로 보다 상세히 설명하기로 한다.
도 2는 도 1에 도시한 제1 내지 제4 화소부의 등가 회로도이다. 도 3은 도 1에 도시한 제1 내지 제4 화소부를 나타낸 레이아웃도이다. 도 4는 도 3에 도시한 제1 화소부를 보다 상세히 나타낸 도면이다.
도 2 내지 도 4를 참조하면, 제1 화소부(PX1) 및 제2 화소부(PX2)는 제2 방향(d2)을 따라 인접하게 배치될 수 있다. 또한, 제3 화소부(PX3) 및 제4 화소부(PX4)도 제2 방향(d2)을 따라 인접하게 배치될 수 있다. 제1 내지 제4 화소부(PX1 내지 PX4)는 서로 다른 데이터 라인, 즉 제1 내지 제4 데이터 라인(DL1 내지 DL4) 각각으로부터 서로 다른 데이터 신호를 제공받을 수 있다. 한편, 서로 동일한 행에 배치되는 화소부 간에는 서로 동일한 스캔 라인으로부터 스캔 신호를 제공받을 수 있다. 즉, 제1 화소부(PX1) 및 제3 화소부(PX3)는 제1 스캔 라인(SL1)으로부터 제1 스캔 신호(S1)를 제공받을 수 있으며, 제2 화소부(PX2) 및 제4 화소부(PX4)는 제2 스캔 라인(SL2)으로부터 제2 스캔 신호(S2)를 제공받을 수 있다.
여기서, 제1 스캔 라인(SL1) 및 제2 스캔 라인(SL2)은 제1 노드(N1)를 통해 서로 전기적으로 연결된다. 즉, 제1 스캔 라인(SL1)으로부터 제공되는 제1 스캔 신호(S1) 및 제2 스캔 라인(SL2)으로부터 제공되는 제2 스캔 신호(S2)는 서로 동일한 신호일 수 있다. 제1 노드(N1)의 위치는 특별히 제한되지 않으며, 일 실시예로 화상이 표시되지 않는 비표시 영역에 배치될 수 있다. 한편, 제1 스캔 라인(SL1) 및 제2 스캔 라인(SL2)이 제1 노드(N1)에서만 전기적으로 연결되는 것은 아니다. 즉, 제1 스캔 라인(SL1) 및 제2 스캔 라인(SL2)이 서로 연결되는 노드의 개수는 복수일 수도 있다.
제1 내지 제4 화소부(PX1 내지 PX4)는 각각 스위칭 소자, 화소 전극, 액정 커패시터 및 스토리지 커패시터를 포함할 수 있다. 이에 대해서는 제1 화소부(PX1)를 기준으로 보다 상세히 설명하기로 한다.
제1 화소부(PX1)는 제1 스위칭 소자(TR1), 제1 화소 전극(PE1), 제1 액정 커패시터(Clc1) 및 제1 스토리지 커패시터(Cst1)를 포함할 수 있다.
제1 스위칭 소자(TR1)는 일 실시예로 입력 전극, 출력 전극 및 제어 전극을 갖는 박막 트랜지스터일 수 있다. 이하, 입력 전극을 소스 전극, 출력 전극을 드레인 전극, 제어 전극을 게이트 전극으로 표현하기로 한다.
제1 스위칭 소자(TR1)는 제1 스캔 라인(SL1)과 전기적으로 연결되는 제1 게이트 전극(GE1), 제1 데이터 라인(DL1)과 전기적으로 연결되는 제1 소스 전극(SE1) 및 제1 화소 전극(PE1)과 전기적으로 연결되는 제1 드레인 전극(DE1)을 포함할 수 있다. 여기서, 제1 스위칭 소자(TR1)의 제1 드레인 전극(DE1)은 제1 컨택홀(CNT1)을 통해 제1 화소 전극(PE1)과 전기적으로 연결될 수 있다. 제1 컨택홀(CNT)는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)으로부터 등거리에 위치할 수 있다. 또한 제1 컨택홀(CNT)은 제2 활성 영역(AA2)의 보다 제1 활성 영역(AA1)에 가까운 곳에 위치할 수 있다. 제1 활성 영역(AA1)과 제2 활성 영역(AA2)에 대해서는 후술된다. 제1 스위칭 소자(TR1)는 제1 스캔 라인(SL1)으로부터 제공받은 제1 스캔 신호(S1)를 기초로 스위칭 동작을 수행하여, 제1 데이터 라인(DL1)으로부터 제공받은 제1 데이터 신호(D1)를 제1 화소 전극(PE1)에 제공할 수 있다.
제1 액정 커패시터(Clc1)는 제1 화소 전극(PE1)과 공통 전압(Vcom)이 제공되는 공통 전극(도 8 참조) 사이에서 형성된다. 제1 스토리지 커패시터(Cst1)는 제1 화소 전극(PE1)과 스토리지 전압(Vcst)이 제공되는 제1 스토리지 라인(RL1) 사이 및 제1 화소 전극(PE1)과 제2 스토리지 라인(RL2)에서 형성된다. 제1 화소 전극(PE1)의 형상 및 다른 구성과의 관계에 대해서는 후술하기로 한다.
이하, 제1 화소부(PX1) 및 제2 화소부(PX2)를 기준으로, 본 발명의 일 실시예에 따른 액정 표시 장치의 구동에 대해 설명하기로 한다.
제1 스위칭 소자(TR1)는 제1 스캔 신호(S1)를 기초로 스위칭 동작을 수행한다. 또한, 제2 스위칭 소자(TR2)는 제2 스캔 신호(S2)를 기초로 스위칭 동작을 수행한다. 다만, 전술한 바와 같이, 제1 스캔 라인(SL1) 및 제2 스캔 라인(SL2)은 서로 전기적으로 연결된다. 즉, 제1 스캔 신호(S1) 및 제2 스캔 신호(S2)는 실질적으로 동일한 신호이다.
이에 따라, 제1 스위칭 소자(TR1) 및 제2 스위칭 소자(TR2)가 서로 동일한 스위칭 동작을 수행하게 된다. 다만, 제1 스위칭 소자(TR1)는 제1 데이터 라인(DL1)과 전기적으로 연결되는 반면, 제2 스위칭 소자(TR2)는 제2 데이터 라인(DL2)과 전기적으로 연결되므로, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각에는 서로 다른 데이터 신호가 제공될 수 있다. 즉, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 동시에 서로 다른 데이터 신호를 제공받을 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 액정 표시 장치는 고주파수 구동이 요구되는 고해상도 제품에도 적용이 가능하다.
다음으로, 도 4 내지 도 10을 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치의 구성들의 배치 관계에 대해 설명하기로 한다. 설명의 편의를 위해, 제1 화소부(PX1)를 기준으로 설명하기로 한다.
도 5는 도 4에 도시한 제1 화소부에 포함되는 게이트 도전체를 나타낸 도면이다. 도 6은 도 4에 도시한 제1 화소부에 포함되는 데이터 도전체를 나타낸 도면이다. 도 7은 도 4에 도시한 제1 화소부에 포함된 투명 도전체를 나타낸 도면이다. 도 8은 도 4에 도시한 I1-I1'선을 따라 자른 단면도이다. 도 9는 도 4에 도시한 I2-I2'선 및 I3-I3'선을 따라 자른 단면도이다. 도 10은 도 4에 도시한 I4-I4'선을 따라 자른 단면도이다.
제1 표시판(200)은 제2 표시판(300)과 서로 마주보도록 배치된다. 액정층(400)은 제1 표시판(200) 및 제2 표시판(300) 사이에 개재된다. 액정층(400)은 복수의 액정 분자(410)를 포함할 수 있다. 제1 표시판(200)은 일 실시예로 제2 표시판(300)과 실링(sealing)을 통해 합착될 수 있다.
제1 표시판(200)에 대해 설명하기로 한다.
제1 기판(210)은 일 실시예로 투명 절연 기판일 수 있다. 여기서 투명 절연 기판은 유리 재료, 석영 재료 또는 투광성 플라스틱 재료를 포함할 수 있다. 다른 실시예로, 제1 기판(210)은 플렉서블(flexible) 기판이거나, 복수의 필름 등이 적층된 형상일 수도 있다.
게이트 도전체(GW)는 제1 기판(210) 상에 배치될 수 있다. 게이트 도전체(GW)는 제1 스캔 라인(SL1)을 포함하는 복수의 스캔 라인, 제1 게이트 전극(GE1)을 포함하는 복수의 게이트 전극 및 하나 이상의 스토리지 라인(RL1, RL2)을 포함할 수 있다. 또한, 게이트 도전체(GW)는 제1 리페어 라인(RPL1)을 포함하는 복수의 리페어 라인을 더 포함할 수 있다.
제1 스캔 라인(SL1)은 제1 방향(d1)을 따라 연장되되, 게이트 전극(GE1)과 직접 연결된다. 제1 리페어 라인(RPL1)은 제1 방향(d1)을 따라 연장되며, 제1 스캔 라인(SL1)과 이격되어 배치될 수 있다. 제1 리페어 라인(RPL1)은 제1 스캔 라인(SL1)과 전기적으로 연결될 수 있다. 일 실시예로, 제1 리페어 라인(RPL1)은 제1 게이트 전극(GE1) 및 상기 제1 게이트 전극(GE1)과 동일 행에 배치되는 게이트 전극과 직접 연결됨으로써, 제1 스캔 라인(SL1)과 전기적으로 연결될 수 있다. 제1 리페어 라인(RPL1)도 제1 스캔 라인(SL1)과 동일한 스캔 신호를 제공받을 수 있다. 이에 따라, 제1 스캔 라인(SL1)이 단선되는 경우에도, 제1 스위칭 소자(TR1)는 정상적으로 스위칭 동작을 수행할 수 있다. 한편, 제1 리페어 라인(RPL1)은 생략될 수도 있다. 또한, 제1 리페어 라인(RPL1)과 제1 스캔 라인(SL1)의 위치가 서로 변경될 수도 있다.
제1 화소 전극(PE1)의 일부는 제1 스캔 라인(SL1)과 중첩되도록 배치될 수 있다. 본 명세서에서 "중첩된다"라고 표현하면, 다른 정의가 없는 한 두 구성이 액정 표시 장치의 두께 방향(도면에서 제1 기판의 표면에 수직한 방향)으로 중첩(overlap)되는 것을 의미한다.
제1 화소부(PX1)는 적어도 하나 이상의 스토리지 라인(RL1, RL2)을 포함할 수 있다. 각 스토리지 라인(RL1, RL2)은 제1 스캔 라인(SL1)을 포함하는 복수의 스캔 라인과 동일 층에 배치될 수 있다. 각 스토리지 라인(RL1, RL2)은 일 실시예로, 제1 스토리지 라인(RL1)은 제1 화소 전극(PE1)의 일 영역을 둘러싸도록 배치될 수 있다. 예를 들면, 제1 스토리지 라인(RL1)은 제1 화소 전극(PE1) 중 제1 활성 영역(AA1)에 해당 하는 부분을 둘러싸도록 배치되고, 제2 스토리지 라인(RL2)은 제1 화소 전극(PE1) 중 제2 활성 영역(AA2)에 해당 하는 부분을 둘러싸도록 배치될 수 있다. 여기서 제1 활성 영역(AA1) 및 제2 활성 영역(AA2)에 대하여는 후술된다. 다만, 각 스토리지 라인(RL1, RL2)은 도 5에 도시된 것으로 형상이 제한되지는 않는다.
각 스토리지 라인(RL1, RL2)은 제1 화소 전극(PE1) 중 적어도 일부와 중첩될 수 있다. 제1 화소 전극(PE1) 및 각 스토리지 라인(RL1, RL2)이 중첩됨에 따라, 전술한 제1 스토리지 커패시터(Cst1)가 형성될 수 있다.
게이트 도전체(GW)는 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 게이트 도전체(GW)에 포함되는 제1 스캔 라인(SL1)을 포함하는 복수의 스캔 라인, 제1 게이트 전극(GE1)을 포함하는 복수의 게이트 전극, 스토리지 라인(RL) 및 제1 리페어 라인(RPL1)을 포함하는 복수의 리페어 라인은 서로 동일한 마스크 공정을 통해 동시에 형성될 수 있다.
게이트 절연층(220)은 게이트 도전체(GW) 상에 배치될 수 있다. 게이트 절연층(220)은 일 실시예로 질화 규소 또는 산화 규소 등으로 형성될 수 있다. 게이트 절연층(220)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중 막 구조를 가질 수도 있다.
데이터 도전체(DW)는 게이트 절연층(220) 상에 배치될 수 있다. 데이터 도전체(DW)는 제1 데이터 라인(DL1)을 포함하는 복수의 데이터 라인, 제1 소스 전극(SE1)을 포함하는 복수의 소스 전극, 제1 드레인 전극(DE1)을 포함하는 복수의 드레인 전극 및 제1 반도체 패턴(230a)을 갖는 반도체층(230)을 포함할 수 있다.
반도체층(230)은 게이트 절연층(220) 상에 배치될 수 있다. 반도체층(230)은 일 실시예로, 비정질 규소, 다결정 규소 등으로 형성될 수도 있다. 다른 실시예로, 반도체층(230)은 산화물 반도체를 포함할 수 있다. 반도체층(230)이 산화물 반도체를 포함하는 경우, 반도체층(230)은 IGZO(In-Ga-Zinc-Oxide), ZnO, ZnO2, CdO, SrO, SrO2, CaO, CaO2, MgO, MgO2, InO, In2O2, GaO, Ga2O, Ga2O3, SnO, SnO2, GeO, GeO2, PbO, Pb2O3, Pb3O4, TiO, TiO2, Ti2O3, 및 Ti3O5을 포함한 산화물 반도체 중에서 선택되는 하나로 형성될 수 있다.
상기 반도체층(230) 중 제1 반도체 패턴(230a)은 제1 스위칭 소자(TR1)의 채널 영역을 형성할 수 있다.
데이터 도전체(DW)는 저항성 접촉층(240)을 더 포함할 수 있다. 저항성 접촉층(240)은 반도체층(230)의 상부에 배치될 수 있다. 저항성 접촉층(240)은 인(phosphorus)과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 다만, 저항성 접촉층(240)은 반도체층(230)이 산화물 반도체로 이루어지는 경우라면, 생략될 수 있다. 이하, 본 명세서에서는 저항성 접촉층(240)을 포함하는 것으로 설명하기로 한다.
제1 데이터 라인(DL1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 게이트 절연층(220) 및 저항성 접촉층(240) 상에 배치될 수 있다. 제1 소스 전극(SE1)은 제1 데이터 라인(DL1)으로부터 분지되어 적어도 일부가 제1 게이트 전극(GE1)과 중첩될 수 있다. 제1 드레인 전극(DE1)은 제1 게이트 전극(GE1)과 중첩되되, 제1 소스 전극(SE1)과 소정의 거리 이격되어 배치될 수 있다. 한편, 제1 드레인 전극(DE1)은 제1 드레인 전극 연장부(DEP1)를 더 포함할 수 있다. 제1 드레인 전극 연장부(DEP1)는 스토리지 라인(RL) 및 제1 컨택홀(CNT1)과 중첩될 수 있다.
도 3, 도 4 및 도 6에서 제1 소스 전극(SE1)의 모양이 U자이며, 제1 드레인 전극(DE1)이 제1 소스 전극(SE1)에 의해 둘러싸인 것으로 도시하였으나, 이에 제한되는 것은 아니다. 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제1 반도체 패턴(230a) 및 제1 게이트 전극(GE1)은 전술한 제1 스위칭 소자(TR1)를 형성한다.
제1 데이터 라인(DL1)은 제1 드레인 전극 연장부(DEP1)와의 쇼트(short)를 방지하기 위해, 제1 구부러진 영역(BP1)을 포함할 수 있다. 또한, 제2 데이터 라인(DL2)은 제1 드레인 전극 연장부(DEP1)와의 쇼트를 방지하기 위해, 제2 구부러진 영역(BP2)을 포함할 수 있다. 여기서, 제1 및 제2 구부러진 영역(BP1, BP2)은 후술하는 제1 화소 전극(PE1)과 중첩되는 위치에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 구부러진 영역(BP1, BP2)이 생략되거나 또는 비활성 영역(NAA)에서 제1 화소 전극(PE1)과 중첩되지 않도록 배치될 수 있다. 여기서, 비활성 영역(NAA)에 대하여는 후술된다.
데이터 도전체(DW)는 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 다만 이에 제한되는 것은 아니며, 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터 도전체(DW)는 일 실시예로 동일한 마스크 공정을 통해 동시에 형성될 수 있다.
제1 패시베이션막(250)은 데이터 도전체(DW) 상에 배치될 수 있다. 제1 패시베이션막(250)은 제1 드레인 전극 연장부(DEP1)의 적어도 일부를 노출시키는 개구부를 포함한다. 제1 패시베이션막(250)은 일 실시예로 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다. 제1 패시베이션막(250)은 후술하는 유기 절연막(260)의 안료가 제1 반도체 패턴(230a)으로 유입되는 것을 방지할 수 있다.
컬러 필터(CF)는 제1 패시베이션막(250) 상에 배치될 수 있다. 컬러 필터(CF)는 제1 패시베이션막(250)의 개구부와 중첩되며, 제1 드레인 전극 연장부(DEP1)의 적어도 일부를 노출시키는 개구부를 포함한다.
컬러 필터(CF)를 통과한 광은 적색(red), 녹색(green) 및 청색(blue)의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 다만, 상기 컬러 필터를 통과한 광의 표시 색이 기본색으로 제한되는 것은 아니며, 청록색(cyan), 자홍색(magenta), 옐로(yellow) 및 화이트(white) 계열의 색 중 어느 하나를 표시할 수도 있다. 예를 들면, 컬러 필터(CF)는 제1 방향(d1)으로 인접하는 화소부마다 서로 다른 색을 표시하는 물질로 형성될 수 있고, 제2 방향(d2)으로 인접하는 화소부는 같은 색을 표시하는 물질로 형성될 수 있다. 다만, 이에 제한되는 것은 아니고, 다른 실시예에서 방향에 관계 없이 인접하는 화소부마다 서로 다른 색을 표시하는 물질로 형성될 수도 있다. 도 8 내지 도 10에서는 컬러 필터(CF)가 제1 표시판(200)에 배치되는 것으로 도시하였으나, 이와는 달리 제2 표시판(300)에 배치될 수도 있다.
유기 절연막(260)은 제1 패시베이션막(250) 및 컬러 필터(CF) 상에 배치될 수 있다. 유기 절연막(260)은 제1 패시베이션막(250)의 개구부와 중첩되며, 제1 드레인 전극 연장부(DEP1)의 적어도 일부를 노출시키는 개구부를 포함한다. 유기 절연막(260)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 유기 물질을 포함할 수 있다. 유기 절연막(260)은 생략될 수도 있다.
제2 패시베이션막(270)은 유기 절연막(260) 상에 배치될 수 있다. 제2 패시베이션막(270)은 일 실시예로 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다. 제2 패시베이션막(270)은 생략될 수도 있다.
제1 패시베이션막(250)의 개구부, 컬러 필터(CF)의 개구부, 유기 절연막(260)의 개구부 및 제2 패시베이션막(270)의 개구부는 제1 컨택홀(CNT1)을 형성할 수 있다.
투명 도전체(TE)는 제2 패시베이션막(270) 상에 배치될 수 있다. 투명 도전체(TE)는 투명 도전 물질을 포함할 수 있다. 여기서, 투명 도전 물질은 다결정, 단결정 또는 비정질의 ITO(Indium Tin Oxide)를 포함할 수 있다. 투명 도전체(TE)는 제1 화소 전극(PE1)을 포함하는 복수의 화소 전극을 포함할 수 있다.
제1 화소 전극(PE1)은 제1 컨택홀(CNT1)을 통해 노출된 제1 드레인 전극 연장부(DEP1)와 직접 접촉될 수 있다. 또한, 제1 화소 전극(PE1)은 공통 전극(CE)과 중첩된다. 이에 따라, 제1 액정 커패시터(Clc1, 도 2 참조)는 서로 중첩되는 제1 화소 전극(PE1)과 공통 전극(CE) 사이에서 형성될 수 있다.
이하, 제1 화소 전극(PE1)의 형상에 대해 보다 상세히 설명하기로 한다.
제1 화소 전극(PE1)은 제1 가지부(PE1b1) 내지 제4 가지부(PE1b4)가 연장된 영역으로 정의된 제1 활성 영역(AA1), 제5 가지부(PE1b5) 내지 제8 가지부(PE1b8)가 연장된 영역으로 정의된 제2 활성 영역(AA2), 및 제1 활성 영역(AA1)과 제2 활성 영역(AA2)의 사이로 정의된 비활성 영역(NAA)을 포함할 수 있다. 일 실시예로, 제1 화소 전극은 제1 활성 영역(AA1)에서 제1 줄기부(PE1a1) 내지 제5 줄기부(PE1a5) 및 제1 가지부(PE1b1) 내지 제4 가지부(PE1b4)를 포함할 수 있고, 제2 활성 영역(AA2)에서 제6 줄기부(PE1a6) 내지 제10 줄기부(PE1a10) 및 제5 가지부(PE1b5) 내지 제8 가지부(PE1b8)를 포함할 수 있고, 비활성 영역(NAA)에서 화소 전극의 제1 연결부(PE1c)를 포함할 수 있다. 제1 화소 전극(PE1)의 각 줄기부, 각 가지부 및 제1 연결부(PE1c)에 대해서는 후술된다.
이하, 제1 화소 전극(PE1)의 제1 활성 영역(AA1)에 대해서 설명한다.
제1 화소 전극(PE1)은 제1 방향(d1)으로 연장되는 제1 줄기부(PE1a1), 제1 방향으로 연장되되 제1 줄기부(PE1a1)와 이격되어 배치되는 제2 줄기부(PE1a2), 제2 방향(d2)으로 연장되는 제3 줄기부(PE1a3)) 및 제2 방향(d2)으로 연장되되 제3 줄기부(PE1a3)와 이격되어 배치되는 제4 줄기부(PE1a4))와 제5 줄기부(PE1a5)를 포함할 수 있다. 제4 줄기부(PE1a4)는 제3 줄기부(PE1a3)와 제5 줄기부(PE1a5) 사이에서 제2 데이터 라인(DL2)과 중첩되도록 배치되되, 제3 내지 제5 줄기부(PE1a3, PE1a4, PE1a5)는 상호 이격되어 배치될 수 있다.
즉, 제1 줄기부(PE1a1) 및 제2 줄기부(PE1a2)는 도 7을 기준으로 가로 방향으로 연장되는 가로 줄기부이며, 제3 줄기부(PE1a3), 제4 줄기부(PE1a4) 및 제5 줄기부(PE1a5)는 세로 방향으로 연장되는 세로 줄기부이다. 제1 줄기부(PE1a1) 내지 제5 줄기부(PE1a5)는 서로 전기적으로 연결된다. 일 실시예로, 제3 줄기부(PE1a3), 제4 줄기부(PE1a4) 및 제5 줄기부(PE1a5)는 제1 줄기부(PE1a1)를 통해 서로 전기적으로 연결될 수 있고, 제1 줄기부(PE1a1) 및 제2 줄기부(PE1a2)는 제4 줄기부(PE1a4)를 통해 서로 전기적으로 연결될 수 있다. 한편, 제1 줄기부(PE1a1) 및 제2 줄기부(PE1a2)의 일 측 및 타 측은 일 실시예로 제1 스토리지 라인(RL1)의 제1 영역(G1) 및 제2 영역(G2)과 적어도 일부가 중첩될 수 있다. 제4 줄기부(PE1a4)는 제1 데이터 라인(DL1)과 중첩될 수 있다. 또한, 제3 줄기부(PE1a3)는 제1 스토리지 라인(RL1)의 제1 영역(G1)과 중첩되도록 배치될 수 있고, 제5 줄기부(PE1a5)는 제1 스토리지 라인(RL1)의 제2 영역(G2)과 중첩되도록 배치될 수 있다.
제4 줄기부(PE1a4)는 제2 데이터 라인(DL2)과 중첩되도록 배치될 수 있다. 예를 들면, 제4 줄기부(PE1a4)는 제2 데이터 라인(DL2)과 같이 제2 방향(d2)으로 연장하되, 제2 데이터 라인(DL2)과 중첩되도록 배치될 수 있다. 제4 줄기부(PE1a4)는 일 실시예에서 도 9 및 도 10에 도시된 것과 같이, 제2 데이터 라인(DL2)과 중첩되되, 제4 줄기부(PE1a4)의 중심과 제2 데이터 라인(DL2)이 중심이 중첩되지 않고 이격되도록 배치될 수 있다. 제4 줄기부(PE1a4)의 중심과 제2 데이터 라인(DL2)이 중심이 중첩되지 않고 이격되도록 배치함으로써, 액정 표시 장치는 시야각이 개선될 수 있다. 다만, 이에 한정되지 않고, 다른 실시예에서 제4 줄기부(PE1a4)의 중심과 제2 데이터 라인(DL2)이 중심이 중첩되도록 배치될 수도 있다.
제1 화소 전극(PE1)은 복수의 제1 가지부(PE1b1), 복수의 제2 가지부(PE1b2), 복수의 제3 가지부(PE1b3) 및 복수의 제4 가지부(PE1b4)를 포함할 수 있다.
복수의 제1 가지부(PE1b1) 및 복수의 제2 가지부(PE1b2)는 상기 제1 줄기부(PE1a2)로부터 연장되는 가지부로 정의된다. 보다 상세하게는, 복수의 제1 가지부(PE1b1)는 제1 줄기부(PE1a1)의 일 측에 배치되되, 제2 줄기부(PE1a2)가 배치된 방향(대체로, 제4 방향(d4))으로 연장되는 가지부로 정의된다.
복수의 제2 가지부(PE1b2)는 제2 줄기부(PE1a2)의 타 측에 배치되되, 스캔 라인(SL1)이 배치된 방향(대체로, 제2 방향(d2))으로 연장되는 가지부로 정의된다. 즉, 복수의 제1 가지부(PE1b1)의 연장 방향은 복수의 제2 가지부(PE1b2)의 연장 방향과 복수의 제1 줄기부(PE1a1)를 기준으로 서로 대칭될 수 있다. 여기서, 복수의 제1 가지부(PE1b1) 및 복수의 제2 가지부(PE1b2)의 적어도 일부는 제1 데이터 라인(DL1)과 적어도 일부 중첩될 수 있다. 또한, 복수의 제1 가지부(PE1b1) 및 복수의 제2 가지부(PE1b2)의 적어도 일부는 일 실시예로 제1 스토리지 라인(RL)의 제1 영역(G1) 및 제2 영역(G2)과 중첩될 수 있다.
복수의 제3 가지부(PE1b3) 및 복수의 제4 가지부(PE1b4)는 상기 제1 줄기부(PE1a1)로부터 연장되는 가지부로 정의된다. 복수의 제3 가지부(PE1b3)는 제4 줄기부(PE1a4)의 일 측에 배치되되, 제3 줄기부(PE1a3) 가 배치된 방향(대체로, 제3 방향(d3))으로 연장되는 가지부로 정의된다.
복수의 제4 가지부(PE1b4) 는 제4 줄기부(PE1a4) 의 타 측에 배치되되, 제5 줄기부(PE1a5) 가 배치된 방향(대체로, 제1 방향(d1))으로 연장되는 가지부로 정의된다. 여기서, 복수의 제3 가지부(PE1b3) 의 적어도 일부는 제1 데이터 라인(DL2)과 적어도 일부 중첩될 수 있다.
이하, 제1 화소 전극(PE1)의 비활성 영역(AA2)에 대해서 설명한다.
제1 화소 전극(PE1)에서 비활성 영역은 제1 활성 영역(AA2)과 후술되는 제2 활성 영역(AA2)의 사이의 영역일 수 있다. 제1 화소 전극(PE1)은 비활성 영역(NAA)에서 제1 스캔 라인(SL1), 제1 리페어 라인(RPL1) 및 블랙 매트릭스(BM)를 포함할 수 있다.
제1 화소 전극(PE1)은 비활성 영역(NAA)에서 제1 연결부(PE1c)를 더 포함할 수 있다. 제1 연결부(PE1c)는 복수의 제5 줄기부(PE1a5)로부터 연장되되, 제1 컨택홀(CNT1)과 중첩되는 영역으로 정의된다. 따라서, 제1 화소 전극(PE1)의 제1 연결부(PE1c)는 노출된 제1 드레인 전극 연장부(DEP1)와 직접 연결될 수 있다. 또한, 제1 화소 전극(PE1)의 제1 연결부(PE1c)는 일 실시예로, 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2) 중 적어도 하나와 중첩될 수 있다. 한편, 도면에서는 제1 연결부(PE1c)는 제5 줄기부(PE1a5)에 연결된 것으로 도시하였지만, 이에 제한되는 것은 아니고 복수의 제2 가지부(PE1b2), 복수의 제4 가지부(PE1b4), 제1 줄기부(PE1a1) 및 제4 줄기부(PE1a4) 중 적어도 하나와 연결될 수도 있다.
이하, 제1 화소 전극(PE1)의 제2 활성 영역(AA2)에 대해서 설명한다.
제1 화소 전극(PE1)은 제1 방향(d1)으로 연장되는 제6 줄기부(PE1a6), 제1 방향으로 연장되되 제6 줄기부(PE1a6)와 이격되어 배치되는 제7 줄기부(PE1a7), 제2 방향(d2)으로 연장되는 제8 줄기부(PE1a8) 및 제2 방향(d2)으로 연장되되 제8 줄기부(PE1a8) 와 이격되어 배치되는 제9 줄기부(PE1a9) 와 제10 줄기부(PE1a10)를 포함할 수 있다. 제9 줄기부(PE1a9)는 제8 줄기부(PE1a8)와 제10 줄기부(PE1a10) 사이에서 제1 데이터 라인(DL1)과 중첩되도록 배치되되, 제8 내지 제10 줄기부(PE1a8, PE1a9, PE1a10)는 상호 이격되어 배치될 수 있다.
즉, 제6 줄기부(PE1a6) 및 제7 줄기부(PE1a7)는 도 7을 기준으로 가로 방향으로 연장되는 가로 줄기부이며, 제8 줄기부(PE1a8), 제9 줄기부(PE1a9) 및 제10 줄기부(PE1a10)는 세로 방향으로 연장되는 세로 줄기부이다. 제6 줄기부 (PE1a6) 내지 제10 줄기부(PE1a10) 는 서로 전기적으로 연결된다. 일 실시예로, 제8 줄기부(PE1a8), 제9 줄기부(PE1a9) 및 제10 줄기부(PE1a10) 는 제6 줄기부(PE1a6) 를 통해 서로 전기적으로 연결될 수 있고, 제6 줄기부(PE1a6) 및 제7 줄기부(PE1a7)는 제9 줄기부(PE1a9)를 통해 서로 전기적으로 연결될 수 있다. 한편, 제6 줄기부(PE1a6) 및 제7 줄기부(PE1a7)의 일 측 및 타 측은 일 실시예로 제2 스토리지 라인(RL)의 제1 영역(G3) 및 제2 영역(G4)과 적어도 일부가 중첩될 수 있다. 제8 줄기부(PE1a8)는 제2 스토리지 라인(RL2)의 제1 영역(G3)과 적어도 일부가 중첩될 수 있고, 제10 줄기부(PE1a10)는 제2 스토리지 라인의 제2 영역(G4)과 적어도 일부가 중첩될 수 있다. 또한, 제7 줄기부(PE1a7)는 제2 스토리지 라인(RL2)의 제3 영역(G5)과 중첩될 수 있다.
제9 줄기부(PE1a9)는 제1 데이터 라인(DL1)과 중첩되도록 배치될 수 있다. 예를 들면, 제9 줄기부(PE1a9)는 제1 데이터 라인(DL1)과 같이 제2 방향(d2)으로 연장하되, 제1 데이터 라인(DL1)과 중첩되도록 배치될 수 있다. 제9 줄기부(PE1a9)는 일 실시예에서 도 10에 도시된 것과 같이, 제1 데이터 라인(DL1)과 중첩되되, 단면상 제9 줄기부(PE1a9)의 중심과 제1 데이터 라인(DL1)이 중심이 중첩되지 않고 이격되도록 배치될 수 있지만, 제1 활성 영역(AA1)에서 상술한 것과 같이 이에 한정되지 않는다. 다른 실시예에서, 제9 줄기부(PE1a9)의 중심과 제1 데이터 라인(DL1)이 중심이 중첩되도록 배치될 수도 있다.
제1 화소 전극(PE1)은 복수의 제5 가지부(PE1b5), 복수의 제6 가지부(PE1b6), 복수의 제7 가지부(PE1b7) 및 복수의 제8 가지부(PE1b8)를 포함할 수 있다.
복수의 제5 가지부(PE1b5) 및 복수의 제6 가지부(PE1b6)는 상기 제6 줄기부(PE1a6) 로부터 연장되는 가지부로 정의된다. 보다 상세하게는, 복수의 제5 가지부(PE1b5)는 제6 줄기부(PE1a6)의 일 측에 배치되되, 제7 줄기부(PE1a7) 가 배치된 방향(대체로, 제2 방향(d2))으로 연장되는 가지부로 정의된다.
복수의 제6 가지부(PE1b6)는 제6 줄기부(PE1a6)의 타 측에 배치되되, 스캔 라인(SL)이 배치된 방향(대체로, 제4 방향(d4))으로 연장되는 가지부로 정의된다. 즉, 복수의 제5 가지부(PE1b5)의 연장 방향은 복수의 제6 가지부(PE1b6)의 연장 방향과 복수의 제6 줄기부(PE1a6)를 기준으로 서로 대칭될 수 있다. 여기서, 복수의 제5 가지부(PE1b5) 및 복수의 제6 가지부의 적어도 일부는 제2 데이터 라인(DL2)과 적어도 일부 중첩될 수 있다. 또한, 복수의 제5 가지부(PE1b5) 및 복수의 제6 가지부(PE1b6)의 적어도 일부는 일 실시예로 제2 스토리지 라인(RL2)의 제1 영역(G3) 및 제2 영역(G4)과 중첩될 수 있다.
복수의 제7 가지부(PE1b7) 및 복수의 제8 가지부(PE1b8)는 상기 제9 줄기부(PE1a9)로부터 연장되는 가지부로 정의된다. 복수의 제7 가지부(PE1b7)는 제9 줄기부(PE1a9)의 일 측에 배치되되, 제10 줄기부(PE1a10)가 배치된 방향(대체로, 제1 방향(d1))으로 연장되는 가지부로 정의된다.
복수의 제8 가지부(PE1b8)는 제9 줄기부(PE1a9)의 타 측에 배치되되, 제8 줄기부(PE1a8)가 배치된 방향(대체로, 제3 방향(d3))으로 연장되는 가지부로 정의된다. 여기서, 복수의 제7 가지부(PE1b7)의 적어도 일부는 제2 데이터 라인(DL2)과 적어도 일부 중첩될 수 있다.
제10 줄기부(PE1a10)는 비활성 영역(NAA)의 제1 연결부(PE1c)와 전기적으로 연결될 수 있다. 한편, 도면에서는 제1 연결부(PE1c)는 제10 줄기부(PE1a10)에 연결된 것으로 도시하였지만, 이에 제한되는 것은 아니고 복수의 제7 가지부(PE1b7), 복수의 제8 가지부(PE1b8), 제8 줄기부(PE1a8) 및 제9 줄기부(PE1a9) 중 적어도 하나와 연결될 수도 있다.
제5 줄기부(PE1a5)와 제10 줄기부(PE1a10)는 제1 개구부를 통하여 전기적으로 연결될 수 있다. 따라서, 제1 줄기부(PE1a1_ 내지 제10 줄기부(PE1a10) 및 복수의 제1 가지부(PE1ba) 내지 제8 가지부(PE1b8)는 모두 전기적으로 연결될 수 있다.
도면에서, 제4 줄기부(PE1a4)가 제2 데이터 라인(RL2)과 중첩되고, 제9 줄기부(PE1a9)가 제1 데이터 라인(RL1)과 중첩되는 것으로 도시했지만, 이에 제한되는 것은 아니고, 다른 실시예에서 제4 줄기부(PE1a4)가 제1 데이터 라인(RL1)과 중첩되고, 제9 줄기부(PE1a9)가 제2 데이터 라인(RL2)과 중첩될 수도 있고, 또 다른 실시예에서 제4 줄기부(PE1a4) 및 제9 줄기부(PE1a9) 모두 제1 데이터 라인(RL1) 및 제2 데이터 라인(RL2)과 중첩될 수도 있다.
전술한 바와 같이, 제2 데이터 라인(DL2)은 제1 활성 영역(AA1)에서 제1 화소 전극(PE1)의 제4 줄기부(PE1a4)와 중첩될 수 있고, 제1 데이터 라인(DL1)은 제2 활성 영역(AA2)에서 제1 화소 전극(PE1)의 제9 줄기부(PE1a9)와 중첩될 수 있다. 이를 통해, 제1 화소부(PX1)의 개구 영역(광이 투과되는 영역) 내에서, 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 의한 암부 면적을 최소화시킬 수 있다. 또한, 암부의 면적이 최소화됨에 따라, 개구율을 향상시킬 수 있다.
한편, 제1 활성 영역(AA1)에서 제1 데이터 라인(DL1) 중 제1 화소 전극(PE1)과 중첩되는 영역과, 제2 데이터 라인(DL2) 중 제1 화소 전극(PE1)과 중첩되는 영역은 제1 스토리지 라인(RL1)의 제1 영역(G1) 및 제2 영역(G2) 사이에 배치될 수 있다. 즉, 제1 데이터 라인(DL1)과 제1 스토리지 라인(RL)의 제1 영역(G1) 사이의 거리(l1)는 제2 데이터 라인(DL2)과 제1 스토리지 라인(RL)의 제2 영역(G2) 사이의 거리(l2)와 실질적으로 동일할 수 있다.
마찬가지로, 제2 활성 영역(AA2)에서 제1 데이터 라인(DL1) 중 제1 화소 전극(PE1)과 중첩되는 영역과, 제2 데이터 라인(DL2) 중 제1 화소 전극(PE1)과 중첩되는 영역은 제2 스토리지 라인(RL2)의 제1 영역(G3) 및 제2 영역(G4) 사이에 배치될 수 있다. 즉, 제1 데이터 라인(DL1)과 제2 스토리지 라인(RL2)의 제1 영역(G3) 사이의 거리(l1)는 제2 데이터 라인(DL2)과 제2 스토리지 라인(RL2)의 제3 영역(G2) 사이의 거리(l2)와 실질적으로 동일할 수 있다.
이하, 제1 화소 전극(PE1)의 도메인 영역에 대해 도 11을 참조하여 보다 상세히 설명하기로 한다.
도 11은 도 6에 도시한 제1 화소부의 데이터 도전체 및 도 7에 도시한 제1 화소부의 투명 도전체를 함께 도시한 도면이다.
도 11을 참조하면, 제1 화소 전극(PE1)은 일 실시예로 제1 활성 영역(AA1)에서 복수의 도메인 영역을 포함할 수 있다. 예를 들면, 제1 화소 전극(PE1)은 제1 활성 영역(AA1)에서 제1 내지 제4 도메인 영역(DM1 내지 DM4)을 포함할 수 있다.
제1 활성 영역(AA1)에서, 제1 도메인 영역(DM1)은 제1 줄기부(PE1a1)의 일측과 제4 줄기부(PE1a4)의 일측이 중첩되는 영역으로 정의될 수 있다. 예를 들면, 제1 도메인 영역(DM1)은 도면에서 제1 줄기부(PE1a1)에서 제4 방향(d4)으로 연장된 영역과 제4 줄기부(PE1a4)에서 제3 방향(d3)으로 연장되는 영역이 중첩되는 영역일 수 있다.
제2 도메인 영역(DM2)은 제1 줄기부(PE1a1)의 타측과 제4 줄기부(PE1a4)의 일측이 중첩되는 영역으로 정의될 수 있다. 예를 들면, 제2 도메인 영역(DM2)은 도면에서 제1 줄기부(PE1a1)에서 제2 방향(d2)으로 연장된 영역과 제4 줄기부(PE1a4)에서 제3 방향(d3)으로 연장되는 영역이 중첩되는 영역일 수 있다.
제3 도메인 영역(DM3)은 제1 줄기부(PE1a1)의 타측과 제4 줄기부(PE1a4)의 타측이 중첩되는 영역으로 정의될 수 있다. 예를 들면, 제3 도메인 영역(DM3)은 도면에서 제1 줄기부(PE1a1)에서 제2 방향(d2)으로 연장된 영역과 제4 줄기부(PE1a4)에서 제1 방향(d1)으로 연장되는 영역이 중첩되는 영역일 수 있다.
제4 도메인 영역(DM4)은 제1 줄기부(PE1a1)의 일측과 제4 줄기부(PE1a4)의 타측이 중첩되는 영역으로 정의될 수 있다. 예를 들면, 제4 도메인 영역(DM4)은 도면에서 제1 줄기부(PE1a1)에서 제4 방향(d4)으로 연장된 영역과 제4 줄기부(PE1a4)에서 제1 방향(d1)으로 연장되는 영역이 중첩되는 영역일 수 있다.
도면에서 제1 도메인 영역(DM1) 및 제2 도메인 영역(DM2)은 제2 데이터 라인(DL2)을 기준으로 제3 방향(d3)으로 연장된 영역일 수 있고, 제3 도메인 영역(DM3) 및 제4 도메인 영역(DM4)은 제2 데이터 라인(DL2)을 기준으로 제1 방향(d1)으로 연장된 영역일 수 있다. 즉, 제1 도메인 영역(DM1) 및 제2 도메인 영역(DM2)과 제3 도메인 영역(DM3) 및 제4 도메인 영역(DM4)의 경계는 제2 데이터 라인(DL2)과 중첩될 수 있다.
제1 도메인 영역(DM1) 및 제2 도메인 영역(DM2)에 배치되는 복수의 액정 분자는 전계가 형성되는 경우, 대체로 제3 방향(d3)에 대향되는 제1 방향(d1)으로 배향될 수 있다. 이에 반해, 제3 도메인 영역(DM3) 및 제4 도메인 영역(DM4)에 배치되는 복수의 액정 분자는 전계가 형성되는 경우, 대체로 제3 방향(d3)으로 배향될 수 있다.
마찬가지로, 제1 화소 전극(PE1)은 제2 활성 영역(AA2)에서 복수의 도메인 영역을 포함할 수 있다. 예를 들면, 제1 화소 전극(PE1)은 제2 활성 영역(AA2)에서 제5 내지 제8 도메인 영역(DM5 내지 DM8)을 포함할 수 있다.
제2 활성 영역(AA2)에서, 제5 도메인 영역(DM5)은 제6 줄기부(PE1a6)의 일측과 제9 줄기부(PE1a9)의 일측이 중첩되는 영역으로 정의될 수 있다. 예를 들면, 제5 도메인 영역(DM5)은 도면에서 제6 줄기부(PE1a6)에서 제4 방향(d4)으로 연장된 영역과 제9 줄기부(PE1a9)에서 제3 방향(d3)으로 연장되는 영역이 중첩되는 영역일 수 있다.
제6 도메인 영역(DM6)은 제6 줄기부(PE1a6)의 타측과 제9 줄기부(PE1a9)의 일측이 중첩되는 영역으로 정의될 수 있다. 예를 들면, 제6 도메인 영역(DM6)은 도면에서 제6 줄기부(PE1a6)에서 제2 방향(d2)으로 연장된 영역과 제9 줄기부(PE1a9)에서 제3 방향(d3)으로 연장되는 영역이 중첩되는 영역일 수 있다.
제7 도메인 영역(DM7)은 제6 줄기부(PE1a6)의 타측과 제9 줄기부(PE1a9)의 타측이 중첩되는 영역으로 정의될 수 있다. 예를 들면, 제7 도메인 영역(DM7)은 도면에서 제6 줄기부(PE1a6)에서 제2 방향(d2)으로 연장된 영역과 제9 줄기부(PE1a9)에서 제1 방향(d1)으로 연장되는 영역이 중첩되는 영역일 수 있다.
제8 도메인 영역(DM8)은 제6 줄기부(PE1a6)의 일측과 제9 줄기부(PE1a9)의 타측이 중첩되는 영역으로 정의될 수 있다. 예를 들면, 제8 도메인 영역(DM8)은 도면에서 제6 줄기부(PE1a6)에서 제4 방향(d4)으로 연장된 영역과 제9 줄기부(PE1a9)에서 제1 방향(d1)으로 연장되는 영역이 중첩되는 영역일 수 있다.
도면에서 제5 도메인 영역(DM5) 및 제6 도메인 영역(DM6)은 제1 데이터 라인(DL1)을 기준으로 제3 방향(d3)으로 연장된 영역일 수 있고, 제7 도메인 영역(DM7) 및 제8 도메인 영역(DM8)은 제2 데이터 라인(DL2)을 기준으로 제1 방향(d1)으로 연장된 영역일 수 있다. 즉, 제5 도메인 영역(DM5) 및 제6 도메인 영역(DM6)과 제7 도메인 영역(DM7) 및 제8 도메인 영역(DM8)의 경계는 제2 데이터 라인(DL2)과 중첩될 수 있다.
제5 도메인 영역(DM5) 및 제6 도메인 영역(DM6)에 배치되는 복수의 액정 분자는 전계가 형성되는 경우, 대체로 제1 방향(d1)으로 배향될 수 있다. 이에 반해, 제7 도메인 영역(DM7) 및 제8 도메인 영역(DM8)에 배치되는 복수의 액정 분자는 전계가 형성되는 경우, 대체로 제3 방향(d3)으로 배향될 수 있다.
제1 화소 전극(PE1)에서, 대체로 제1 방향(d1)으로 액정 분자들이 배향되도록 하는 도메인 영역의 면적과 대체로 제3 방향(d3)으로 액정 분자들이 배향되도록 하는 도메인 영역의 면적이 동일할 수 있다. 즉, 제1 도메인 영역(DM1)의 면적, 제2 도메인 영역(DM2)의 면적, 제5 도메인 영역(DM5)의 면적 및 제6 도메인 영역(DM6)의 면적의 합은 제3 도메인 영역(DM3)의 면적, 제4 도메인 영역(DM4)의 면적, 제7 도메인 영역(DM7) 면적 및 제8 도메인 영역(DM8)의 면적의 합과 동일한 것으로도 표현될 수 있다.
다시 도 3 내지 도 11을 참조하면, 제1 배향막(도면 미도시)은 투명 도전체(TE) 상에 배치될 수 있다. 제1 배향막은 액정층(400) 내의 복수의 액정 분자의 초기 배향을 유도할 수 있다. 제1 배향막은 일 실시예로 주쇄의 반복 단위 내에 이미드기를 갖는 고분자 유기 재료를 포함하여 이루어질 수 있다.
다음으로, 제2 표시판(300)에 대해 설명하기로 한다.
제2 기판(310)은 제1 기판(210)과 대향되도록 배치된다. 제2 기판(310)은 투명한 유리 또는 플라스틱 등으로 형성될 수 있으며, 일 실시예로 제1 기판(210)과 동일한 재질로 형성될 수 있다.
블랙 매트릭스(BM)는 제2 기판(310) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 비활성 영역(NAA) 에서 제1 방향을 따라 배치될 수 있다. 즉, 블랙 매트릭스는 제1 방향(d1)으로 연장되되, 복수의 스캔 라인(SL1 내지 SLn)과 중첩하도록 배치될 수 있다.
블랙 매트릭스(BM)는 비활성 영역(NAA)에 광이 투과되는 것을 차단할 수 있다. 블랙 매트릭스(BM)의 재료는 광을 차단할 수 있는 경우라면 특별히 제한되지 않는다. 블랙 매트릭스(BM)는 일 실시예로, 감광성 조성물, 유기물 또는 금속성 물질 등으로 형성될 수 있다. 감광성 조성물은 일 실시예로, 바인더 수지, 중합성 모노머, 중합성 올리고머, 안료, 분산제 등을 포함할 수 있다. 금속성 물질은 크롬 등을 포함할 수 있다.
본 실시예에서, 제2 방향(d2)으로 인접한 화소부 사이(예, 제1 화소부(PX1)와 제2 화소부(PX2)의 사이)에 제1 방향으로 연장되는 블랙 매트릭스(BM)가 배치되지 않을 수 있다. 제2 방향(d2)으로 인접한 화소부간 간결을 조절 하여 블랙 매트릭스(BM) 없이도 제2 방향(d2)으로 인접한 화소부 사이로 광이 통과되지 않도록 액정 배향을 조정할 수 있다. 다만, 이에 제한되는 것은 아니고, 제2 방향(d2)으로 인접한 화소부 사이(예, 제1 화소부(PX1)와 제2 화소부(PX2)의 사이)에 제1 방향으로 연장되는 블랙 매트릭스(BM)가 배치될 수도 있다.
평탄화층(320)은 블랙 매트릭스(BM) 상에 배치될 수 있다. 평탄화층(320)은 공통 전극(CE)에 대해 평탄성을 제공할 수 있다. 평탄화층(320)의 재료는 특별히 제한되지 않으며, 일 실시예로 유기 물질 또는 무기 물질을 포함할 수 있다.
공통 전극(CE)은 평탄화층(320) 상에 배치될 수 있다. 공통 전극(CE)은 적어도 일부가 제1 화소 전극(PE1)과 중첩될 수 있다. 공통 전극(CE)은 일 실시예로 통판 형태로 형성될 수 있다. 다만, 이에 제한되는 것은 아니며, 공통 전극(CE)은 복수의 슬릿부를 포함할 수도 있다. 공통 전극(CE)은 일 실시예로 ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다.
도면에는 도시하지 않았으나, 공통 전극(CE) 상에는 제2 배향막이 배치될 수 있다. 제2 배향막은 액정층(400) 내의 복수의 액정 분자의 초기 배향을 유도할 수 있다. 제2 배향막은 일 실시예로 제1 배향막과 동일한 재료로 형성될 수 있다.
이어서 액정층(400)에 대하여 설명하기로 한다.
액정층(400)은 복수의 액정 분자를 포함한다. 복수의 액정 분자는 일 실시예로, 음의 유전율 이방성을 가지고 초기 배향 상태에서 수직 배향될 수 있다. 복수의 액정 분자는 초기 배향 상태에서 소정의 선 경사(pretilt) 각도를 가질 수도 있다. 복수의 액정 분자의 초기 배향은 전술한 제1 및 제2 배향막에 의해 유도될 수 있다. 복수의 액정 분자는 제1 표시판(200)과 제2 표시판(300) 사이에 전계가 형성되면, 특정 방향으로 기울어지거나 또는 회전함으로써 액정층을 투과하는 광의 편광 상태를 변화시킬 수 있다.
즉, 본 발명의 일 실시예에 따른 액정 표시 장치는 고해상도 구동을 위해, 이웃하는 두 개의 스캔 라인을 서로 전기적으로 연결시켜 상기 두 개의 스캔 라인에 연결되는 화소 전극들에 동시에 데이터 신호를 제공할 수 있고, 하나의 화소 전극을 두개의 활성 영역으로 나눔으로써 암부 면적을 줄여 개구율을 향상시킬 수 있다.
이에 더하여, 본 실시예는 데이터 라인(예, 제2 데이터 라인(D2))을 화소부의 줄기부(예, 제4 줄기부(PE1a4))와 중첩시킴으로써, 데이터 라인에 의한 암부 면적을 줄여 개구율을 더욱 향상시킬 수 있다.
다음으로, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해 설명하기로 한다. 다만, 도 1 내지 도 11에서 설명한 내용과 중복되는 설명은 생략하기로 한다. 또한, 도 1 내지 도 11에서 설명한 구성과 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.
도 12은 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 12에 도시한 액정 표시 장치는 도 3에 도시한 액정 표시 장치 대비, 제1 화소부(PX1_1)에서 제4 줄기부(PE1a4) 및 제9 줄기부(PE1a9)가 제1 데이터 라인(DL1) 또는 제2 데이터 라인(DL2)과 중첩되지 않고 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이에 배치되는 점에서 차이가 있다.
본 실시예에 따른 액정 표시 장치는 하나의 화소 전극을 두개의 활성 영역으로 나눔으로써 암부 면적을 줄여 개구율을 향상시키는 점에서 도 3 내지 도 11의 실시예와 동일한 효과를 얻을 수 있다.
도 13은 또 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 13에 도시한 액정 표시 장치는 도 12에 도시한 액정 표시 장치 대비, 제1 화소부(PX1_2)는 제1 활성 영역(AA1) 및 제2 활성 영역(AA2)에서 각각 두개의 도메인을 포함하는 점에서 차이가 있다.
제1 활성 영역(AA1)에서, 제1 화소 전극은 하나 이상의 세로 줄기부과 하나 이상의 가로 줄기부를 포함할 수 있다. 또한, 제1 화소 전극은 세로 줄기로부터 제1 방향(d1) 및 제3 방향(d3)으로 연장된 복수의 가지부를 포함할 수 있다. 예를 들면, 제1 화소 전극은 제1 활성 영역(AA1)에서 제2 방향(d2)으로 연장되고 서로 이격된 제1 줄기부(PE1a1_2), 제2 줄기부(PE1a2_2) 및 제3 줄기부(PE1a3_2)를 포함할 수 있다. 제2 줄기부(PE1a2_2)는 제1 줄기부(PE1a1_2)와 제3 줄기부(PE1a3_2) 사이에 배치될 수 있다. 제1 화소부(PX1_2)는 제1 활성 영역(AA1)에서 제3 방향(d3)으로 연장되는 제4 줄기부(PE1a4_2)를 포함할 수 있다. 제1 줄기부(PE1a1_2) 내지 제3 줄기부(PE1a3_2)는 제4 줄기부(PE1a4_2)를 통하여 전기적으로 연결될 수 있다.
제2 줄기부(PE1a2_2)는 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)과 중첩되지 않고, 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이에 배치될 수 있다.
제1 활성 영역(AA1)에 포함된 각 줄기부 및 각 가지부는 제2 활성 영역(AA2)에 포함된 각 줄기부 및 가지부와 비활성 영역(NAA)을 기준으로 서로 대칭되는 형상일 수 있다. 예를 들면, 제1 화소부(PX1_2)는 제2 활성 영역(AA2)에서 제2 방향(d2)으로 연장되고 서로 이격된 제5 줄기부(PE1a5_2), 제6 줄기부(PE1a6_2) 및 제7 줄기부(PE1a7_2)를 포함할 수 있다. 제6 줄기부(PE1a6_2)는 제5 줄기부(PE1a5_2)와 제7 줄기부(PE1a7_2) 사이에 배치될 수 있다. 제1 화소부(PX1_2)는 제2 활성 영역(AA2)에서 제3 방향(d3)으로 연장되는 제8 줄기부(PE1a8_2)를 포함할 수 있다. 제5 줄기부(PE1a5_2) 내지 제7 줄기부(PE1a7_2)는 제8 줄기부(PE1a8_2)를 통하여 전기적으로 연결될 수 있다.
제1 화소부(PX1_2)는 비활성 영역(NAA)에서 제1 연결부(PE1c_2)를 더 포함할 수 있다. 제3 줄기부(PE1a3)와 제7 줄기부(PE1a7)는 제1 연결부(PE1c_2)를 통하여 전기적으로 연결될 수 있다.
제1 화소부(PX1_2)는 제1 활성 영역(AA1)에서 제2 줄기부(PE1a2_2)를 기준으로 제3 방향(d3)으로 연장되는 영역으로 정의된 제1 도메인 영역(DM1_2), 제1 활성 영역(AA1)에서 제2 줄기부(PE1a2_2)를 기준으로 제1 방향(d1)으로 연장되는 영역으로 정의된 제2 도메인 영역(DM2_2), 제2 활성 영역(AA2)에서 제6 줄기부(PE1a6)를 기준으로 제3 방향(d3)으로 연장되는 영역으로 정의된 제3 도메인 영역(DM3_2) 및 제2 활성 영역(AA2)에서 제6 줄기부(PE1a6_2)를 기준으로 제1 방향(d1)으로 연장되는 영역으로 정의된 제4 도메인 영역(DM4_2)을 포함할 수 있다.
제1 화소부(PX1_2)에서, 대체로 제1 방향(d1)으로 액정 분자들이 배향되도록 하는 도메인 영역 영역의 면적과 대체로 제3 방향(d3)으로 액정 분자들이 배향되도록 하는 도메인 영역 영역의 면적이 도 3의 액정 표시 장치와 마찬가지로 동일하도록 할 수 있다. 예를 들면, 제1 도메인 영역(DM1_2)의 면적과 제4 도메인 영역(DM4_2)의 면적의 합은 제2 도메인 영역(DM2_2)의 면적과 제3 도메인 영역(DM3_2)의 면적의 합과 실질적으로 동일할 수 있다.
본 실시예에 따른 액정 표시 장치는 하나의 화소 전극을 두개의 활성 영역으로 나눔으로써 암부 면적을 줄여 개구율을 향상시키는 점에서 도 3 내지 도 11의 실시예와 동일한 효과를 얻을 수 있다.
도 14는 또 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 14에 도시한 액정 표시 장치는 도 13에 도시한 액정 표시 장치 대비, 제1 화소부(PX1_3)는 각 활성 영역에서 세로 줄기부중 하나가 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2) 중 하나와 중첩되는 점에서 차이가 있다.
예를 들면, 제1 활성 영역(AA1)에서 제2 줄기부(PE1a2_2)는 제2 데이터 라인(DL2)과 중첩되도록 배치될 수 있고, 제2 활성 영역(AA2)에서 제5 줄기부(PE1a5_2)는 제1 데이터 라인(DL1)과 중첩될 수 있다. 이에 제한되는 것은 아니고, 제2 줄기부(PE1a2_2)는 제1 데이터 라인(DL1)과 중첩되도록 배치될 수 있고, 제5 줄기부(PE1a5_2)는 제2 데이터 라인(DL2)과 중첩되도록 배치될 수도 있다.
본 실시예에 따른 액정 표시 장치는 하나의 화소 전극을 두개의 활성 영역으로 나눔으로써 암부 면적을 줄여 개구율을 향상시키고 데이터 라인을 화소부의 줄기부와 중첩시킴으로써, 데이터 라인에 의한 암부 면적을 줄여 개구율을 더욱 향상시키는 점에서 도 3 내지 도 11의 실시예와 동일한 효과를 얻을 수 있다.
도 15는 또 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 15에 도시한 액정 표시 장치는 도 13에 도시한 액정 표시 장치 대비, 제1 화소부(PX1_4)는 제1 활성 영역(AA1)에서 네개의 도메인을 포함하고, 제2 활성 영역(AA2)에서 두개의 도메인을 포함하는 점에서 차이가 있다.
제1 화소부(PX1_4)에서, 대체로 제1 방향(d1)으로 액정 분자들이 배향되도록 하는 도메인 영역의 면적과 대체로 제3 방향(d3)으로 액정 분자들이 배향되도록 하는 도메인 영역의 면적이 도 13의 액정 표시 장치와 마찬가지로 동일하도록 할 수 있다.
도면에서, 제1 화소부(PX1_4)는 제1 활성 영역(AA1)에서 네개의 도메인을 포함하고, 제2 활성 영역(AA2)에서 두개의 도메인을 포함하는 것으로 도시되었지만 이에 제한되지 않는다. 예를 들면, 다른 실시예에서 제1 화소부(PX1_4)는 제1 활성 영역(AA1)과 제2 활성 영역(AA2)에서 포함하는 도메인의 개수에 제한없되, 제1 활성 영역(AA1)에 포함되는 복수의 도메인의 개수와 제2 활성 영역(AA2)에 포함되는 복수의 도매인의 개수는 동일할 수도 있고, 각각 다를 수도 있다.
도 16은 또 다른 실시예에 따른 액정 표시 장치의 일 화소부를 나타낸 레이아웃도이다.
도 16에 도시한 액정 표시 장치는 도 12에 도시한 액정 표시 장치 대비, 제1 화소부(PX1_5)는 제1 활성 영역(AA1)에서 복수의 가지부의 두께와 각 가지의 간격의 비율(width/space, W/S)이 제2 활성 영역(AA2)에서 복수의 가지의 두께와 각 가지의 간격의 비율(W/S)이 다른 점에서 차이가 있다.
가지의 두께는 줄기로부터 가지부가 뻗어가는 방향과 직교 하는 방향의 두께로 정의될 수 있다. 가지의 간격은 최인접하는 가지 사이의 수직 거리로 정의될 수 있다. 가지의 두께는 2.0μm 내지 4.0μm의 범위 에서 형성될 수 있고, 가지의 간격은 2.5μm 내지 4.0의 범위에서 형성될 수 있다.
동일 활성 영역에서 가지의 두께 및 간격은 일정할 수 있다. 예를 들면, 일 실시예에서 제1 활성 영역(AA1)에서 가지의 두께(W1)는 3.3μm, 가지의 간격(S1)은 2.7μm로 형성되고, 제2 활성 영역(AA2)에서 가지의 두께(W2)는 2.4μm, 가지의 간격(S2)은 3.6μm로 형성될 수 있다. 상기 실시예에서 복수의 가지의 두께와 각 가지의 간격의 비율(W/S)은 제1 활성 영역(AA1)에서 3.3/2.7(W1/S1) 및 제2 활성 영역(AA2)에서 2.4/3.6(W2/S2)으로 다를 수 있다.
제1 화소부(PX1_5)는 제1 활성 영역(AA1)에서 복수의 가지의 두께와 각 가지의 간격의 비율(W1/S1)과 제2 활성 영역(AA2)에서 복수의 가지의 두께와 각 가지의 간격의 비율(W2/S2)을 달리하여 하이 레벨 전압(high-level voltage) 영역 및 로우 레벨 전압(high-level voltage) 영역을 모두 포함할 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 나타낸 등가회로도이고, 도 18은 도 17의 등가회로도에 따른 액정 표시 장치의 구성 중 제1 내지 제4 화소부를 나타낸 레이아웃도이다.
도 17 및 도 18에 도시한 액정 표시 장치는 도 2에 도시한 액정 표시 장치 대비, 제3 화소부(PX3')에 포함된 제3 스위칭 소자(TR3')가 제4 데이터 라인(DL4)과 전기적으로 연결되고, 제4 화소부(PX4')에 포함된 제4 스위칭 소자(TR4')가 제3 데이터 라인(DL3)과 연결되는 점에서 차이가 있다.
즉, 도 18에 도시한 액정 표시 장치는 도 2 및 도 3의 액정 표시 장치와 같이 동일 열에 배치되는 화소부가 서로 엇갈려 배치되되, 엇갈림 방향이 인접하는 열에 배치되는 화소부와 상이하다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 표시부;
120: 스캔 구동부;
130: 데이터 구동부;
140: 타이밍 제어부;
210: 제1 기판;
220: 게이트 절연층;
230: 반도체층;
240: 저항성 접촉층;
TR1: 제1 스위칭 소자;
PE1: 제1 화소 전극;
PX1: 제1 화소부;
310: 제2 기판;
320: 평탄화층;
CE: 공통 전극;
BM: 블랙 매트릭스;
400: 액정층;

Claims (20)

  1. 제1 활성 영역, 제2 활성 영역 및 상기 제1 활성 영역과 상기 제2 활성 영역 사이에 배치된 비활성 영역을 포함하는 화소 영역을 포함하는 절연 기판;
    상기 절연 기판 상에 배치되고 상기 비활성 영역과 중첩하는 제1 스캔 라인;
    제어 전극, 제1 전극 및 제2 전극을 포함하는 박막 트랜지스터로서, 상기 제어 전극이 상기제1 스캔 라인과 연결된 제1 박막 트랜지스터; 및
    상기 화소 영역에 배치되고 상기 박막 트랜지스터의 상기 제2 전극과 전기적으로 연결된 제1 화소 전극을 포함하되,
    상기 제1 스캔 라인은 제1 방향으로 연장되고,
    상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역은 상기 제1 방향과 교차하는 제2 방향을 따라 배열되고,
    상기 제1 화소 전극은 제1 활성 영역에 배치된 제1 부화소 전극부,
    상기 제2 활성 영역에 배치된 제2 부화소 전극부, 및
    상기 비활성 영역에 배치되고 상기 제1 부화소 전극부와 상기 제2 부화소 전극부를 연결하는 연결 전극부를 포함하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역을 가로지르며, 상기 박막 트랜지스터의 상기 제1 전극과 연결된 제1 데이터 라인을 더 포함하는 액정 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 화소 전극과 상기 제2 전극은 절연막을 사이에 두고 다른 층에 배치되고,
    상기 제1 화소 전극의 상기 연결 전극부는 상기 절연막을 관통하는 컨택홀을 통해 상기 제2 전극과 전기적으로 연결되는 컨택부를 포함하는 액정 표시 장치.
  4. 제3 항에 있어서,
    상기 화소 영역은 상기 제2 방향을 따라 연장되고 서로 대향하는 제1 에지와 제2 에지를 포함하되,
    상기 제1 부화소 전극부는 상기 제1 에지에 배치되고 상기 제2 방향으로 연장된 제1 줄기 전극을 포함하고,
    상기 제2 부화소 전극부는 상기 제1 에지에 배치되고 상기 제2 방향으로 연장된 제2 줄기 전극을 포함하고,
    상기 연결 전극부는 제1 부화소 전극부의 상기 제1 줄기 전극과 상기 제2 부화소 전극부의 상기 제2 줄기 전극 사이에 배치되어 이들을 연결하는 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 연결 전극부의 상기 컨택부의 상기 제1 방향의 폭은 상기 제1 줄기 전극 및 상기 제2 줄기 전극의 상기 제1 방향의 폭보다 큰 액정 표시 장치.
  6. 제4 항에 있어서,
    상기 연결 전극부의 상기 컨택부는 상기 제1 에지와 상기 제2 에지로부터 등거리에 있는 중앙부에 위치하는 액정 표시 장치.
  7. 제4 항에 있어서,
    상기 제1 부화소 전극부는 상기 제1 에지보다 내측에 배치되고, 상기 제2 방향으로 연장되며, 상기 제1 데이터 라인과 중첩되는 제3 줄기 전극을 더 포함하는 액정 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 부화소 전극부는 상기 제1 방향으로 연장되고, 상기 제1 부화소 전극부의 제1 줄기 전극과 상기 제1 부화소 전극부의 제3 줄기 전극을 연결하는 제4 줄기 전극을 더 포함하는 액정 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 부화소 전극부는 상기 제1 에지보다 내측에 배치되고, 상기 제2 방향으로 연장되며, 상기 데이터 라인과 중첩되는 제2 줄기 전극을 더 포함하는 액정 표시 장치.
  10. 제4 항에 있어서,
    상기 제2 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역을 가로지르며, 제1 데이터 라인과 이격되어 배치된 제2 데이터 라인을 더 포함하는 액정 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 부화소 전극부는 상기 제1 에지보다 내측에 배치되고, 상기 제2 방향으로 연장되며, 상기 제1 데이터 라인과 중첩되는 제3 줄기 전극, 및
    상기 제3 줄기 전극으로부터 연장되는 복수의 가지 전극을 더 포함하되,
    상기 복수의 가지 전극 중 일부는 상기 제2 데이터 라인과 적어도 일부에서 중첩되는 액정 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 부화소 전극부, 상기 제2 부화소 전극부 및 상기 연결 전극부는 모두 동일한 층에 배치되는 액정 표시 장치.
  13. 제1 항에 있어서,
    상기 제2 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역을 가로지르며, 제1 데이터 라인과 이격되어 배치된 제2 데이터 라인;
    상기 제1 방향으로 연장되는 제2 스캔 라인;
    상기 제2 스캔 라인과 교차하는 제2 화소 전극;
    상기 제2 스캔 라인과 연결되는 제어 전극;
    상기 제2 데이터 라인과 연결되는 일 전극; 및
    상기 제2 화소 전극과 연결되는 타 전극을 갖는 제2 박막 트랜지스터를 더 포함하되,
    상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 동시에 스위칭 동작을 수행하는 액정 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 스캔 라인과 상기 제2 스캔 라인은 서로 전기적으로 연결되는 액정 표시 장치.
  15. 제13 항에 있어서,
    상기 제2 스캔 라인과 연결되는 제어 전극, 상기 제2 데이터 라인과 연결되는 일 전극 및 상기 제2 화소 전극과 연결되는 타 전극을 갖는 제2 스위칭 소자를 포함하는 액정 표시 장치.
  16. 제1 항에 있어서,
    상기 제1 스캔 라인과 같은 층에 배치되며, 상기 제1 활성 영역의 일부를 둘러싸는 제1 스토리지 라인을 더 포함하는 액정 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 부화소 전극부의 적어도 일부는 제1 스토리지 라인과 중첩되는 액정 표시 장치.
  18. 제16 항에 있어서,
    상기 제1 스캔 라인과 같은 층에 배치되며, 상기 제2 활성 영역의 일부를 둘러싸는 제2 스토리지 라인을 더 포함하되,
    상기 제1 스토리지 라인과 상기 제2 스토리지 라인은 서로 이격되어 배치된 액정 표시 장치.
  19. 제1 항에 있어서,
    상기 제2 방향으로 연장되고, 상기 제1 활성 영역, 상기 비활성 영역 및 상기 제2 활성 영역을 가로지르며, 제1 데이터 라인과 이격되어 배치된 제2 데이터 라인을 더 포함하되,
    상기 제1 데이터 라인 및 상기 제2 데이터 라인 중 적어도 하나는 구부러진 영역을 포함하는 액정 표시 장치.
  20. 제19 항에 있어서,
    상기 구부러진 영역은 상기 제1 부화소 전극부와 적어도 일부가 중첩되는 액정 표시 장치.
KR1020180077040A 2018-07-03 2018-07-03 액정 표시 장치 KR20200004481A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180077040A KR20200004481A (ko) 2018-07-03 2018-07-03 액정 표시 장치
PCT/KR2018/016719 WO2020009296A1 (ko) 2018-07-03 2018-12-27 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180077040A KR20200004481A (ko) 2018-07-03 2018-07-03 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20200004481A true KR20200004481A (ko) 2020-01-14

Family

ID=69059471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180077040A KR20200004481A (ko) 2018-07-03 2018-07-03 액정 표시 장치

Country Status (2)

Country Link
KR (1) KR20200004481A (ko)
WO (1) WO2020009296A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080475A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 박막 트랜지스터 기판 및 액정 표시 장치
KR101668671B1 (ko) * 2010-05-12 2016-10-25 삼성디스플레이 주식회사 표시 장치
KR101939782B1 (ko) * 2011-09-07 2019-01-18 삼성디스플레이 주식회사 액정 표시 장치
KR101737865B1 (ko) * 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널
KR102410396B1 (ko) * 2015-12-31 2022-06-20 엘지디스플레이 주식회사 수평 전계형 액정 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
WO2020009296A1 (ko) 2020-01-09

Similar Documents

Publication Publication Date Title
US10663813B2 (en) Liquid crystal display
US10725356B2 (en) Array substrate, display panel and display apparatus
US7916244B2 (en) Liquid crystal display having high luminance and high display quality
KR20190115141A (ko) 액정 표시 장치
US7916225B2 (en) Liquid crystal display forming a coupling capacitor between a proximate and parallel portion of a drain electrode and a data line
KR20070010983A (ko) 액정 표시 장치
KR20070027347A (ko) 액정 표시 장치
EP3477370B1 (en) Liquid crystal display device
KR20170048635A (ko) 액정 표시 장치 및 그 제조방법
EP3258311B1 (en) Liquid crystal display device
KR20200042047A (ko) 액정 표시 장치
KR102497664B1 (ko) 액정 표시 장치
KR20200007108A (ko) 액정 표시 장치
KR20200040321A (ko) 액정 표시 장치
KR102579893B1 (ko) 표시 장치
KR20200004481A (ko) 액정 표시 장치
KR20200088541A (ko) 표시 장치
US11353762B2 (en) Display device
US20210349364A1 (en) Display device
CN113835275A (zh) 显示装置及其修复方法
KR20070018290A (ko) 액정 표시 장치