KR20190138592A - Substrate pedestal and substrate inspection apparatus - Google Patents

Substrate pedestal and substrate inspection apparatus Download PDF

Info

Publication number
KR20190138592A
KR20190138592A KR1020190065307A KR20190065307A KR20190138592A KR 20190138592 A KR20190138592 A KR 20190138592A KR 1020190065307 A KR1020190065307 A KR 1020190065307A KR 20190065307 A KR20190065307 A KR 20190065307A KR 20190138592 A KR20190138592 A KR 20190138592A
Authority
KR
South Korea
Prior art keywords
flow path
substrate
refrigerant
stage
wafer
Prior art date
Application number
KR1020190065307A
Other languages
Korean (ko)
Other versions
KR102292521B1 (en
Inventor
요시야스 가토
무네토시 나가사카
히로시 아메미야
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190138592A publication Critical patent/KR20190138592A/en
Application granted granted Critical
Publication of KR102292521B1 publication Critical patent/KR102292521B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

An objective of the present invention is to provide a technique for improving temperature distribution in the vicinity of an inlet of a refrigerant flow path in an arrangement table. According to an embodiment of the present invention, a substrate arrangement table has the refrigerant flow path formed therein, and is configured to arrange a substrate on an upper surface thereof. The refrigerant flow path has a first flow path provided with the inlet and a second flow path communicating with the first flow path and provided with an outlet. The first flow path is installed below the second flow path.

Description

기판 배치대 및 기판 검사 장치{SUBSTRATE PEDESTAL AND SUBSTRATE INSPECTION APPARATUS}Substrate Placement and Substrate Inspection Device {SUBSTRATE PEDESTAL AND SUBSTRATE INSPECTION APPARATUS}

본 개시는, 기판 배치대 및 기판 검사 장치에 관한 것이다.The present disclosure relates to a substrate placing table and a substrate inspection device.

반도체 디바이스가 형성된 기판을 배치하는 배치대와, 배치된 기판의 반도체 디바이스의 전기적 특성을 검사하는 검사부와, 배치대의 온도를 조정하는 온도 조정부와, 배치대를 통과하는 냉매 유로를 구비하는 기판 검사 장치가 알려져 있다(예컨대, 특허문헌 1 참조).A substrate inspection apparatus comprising a mounting table for placing a substrate on which a semiconductor device is formed, an inspection unit for inspecting electrical characteristics of the semiconductor device of the disposed substrate, a temperature adjusting unit for adjusting the temperature of the mounting table, and a refrigerant passage passing through the mounting table. Is known (for example, refer patent document 1).

일본 특허 공개 제2014-209536호 공보Japanese Patent Publication No. 2014-209536

본 개시는, 배치대에 있어서의 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있는 기술을 제공한다.The present disclosure provides a technique capable of improving the temperature distribution near the inlet port of the refrigerant passage in the mounting table.

본 개시의 일 양태에 따른 기판 배치대는, 내부에 냉매 유로가 형성되고, 상면에 기판을 배치하는 기판 배치대로서, 상기 냉매 유로는, 유입구를 갖는 제1 유로와, 상기 제1 유로와 연통하고, 유출구를 갖는 제2 유로를 가지며, 상기 제1 유로는, 상기 제2 유로보다 아래쪽에 설치되어 있다.A substrate placing table according to an aspect of the present disclosure is a substrate placing table having a refrigerant passage formed therein and arranging a substrate on an upper surface thereof, the refrigerant passage being in communication with the first passage having an inlet and the first passage. And a second flow path having an outlet, wherein the first flow path is provided below the second flow path.

본 개시에 따르면, 배치대에 있어서의 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있다.According to the present disclosure, it is possible to improve the temperature distribution near the inlet port of the refrigerant passage in the mounting table.

도 1은 프로버의 구성예를 나타낸 사시도.
도 2는 스테이지의 이동 기구의 구성예를 나타낸 사시도.
도 3은 스테이지의 구성예를 나타낸 단면도.
도 4는 스테이지 내부의 냉매 유로의 일례의 설명도.
도 5는 도 4의 A-A선 단면도.
도 6은 도 4의 B-B선 단면도.
도 7은 도 4의 C-C선 단면도.
도 8은 스테이지 내부의 냉매 유로의 다른 예의 설명도.
도 9는 스테이지 내부의 냉매 유로의 또 다른 예의 설명도.
도 10은 스테이지의 웨이퍼 배치면에 있어서의 온도 분포를 나타낸 도면.1 is a perspective view showing a configuration example of a prober.
2 is a perspective view showing a configuration example of a moving mechanism of a stage;
3 is a cross-sectional view illustrating a configuration example of a stage.
4 is an explanatory diagram of an example of a refrigerant passage in a stage.
5 is a cross-sectional view taken along the line AA of FIG.
6 is a cross-sectional view taken along line BB of FIG. 4.
7 is a cross-sectional view taken along line CC of FIG. 4.
8 is an explanatory diagram of another example of a refrigerant passage in a stage;
9 is an explanatory diagram of still another example of the refrigerant passage inside the stage;
10 is a diagram showing a temperature distribution on the wafer arrangement surface of the stage.

이하, 첨부한 도면을 참조하면서, 본 개시의 한정적이지 않은 예시의 실시형태에 대해서 설명한다. 첨부한 전체 도면 중, 동일 또는 대응하는 부재 또는 부품에 대해서는 동일 또는 대응하는 참조 부호를 붙이고, 중복되는 설명을 생략한다.EMBODIMENT OF THE INVENTION Hereinafter, the non-limiting example embodiment of this indication is described, referring an accompanying drawing. In the accompanying drawings, the same or corresponding members or parts will be given the same or corresponding reference numerals and redundant descriptions will be omitted.

(기판 검사 장치)(Substrate inspection device)

본 개시의 일 실시형태에 따른 기판 검사 장치에 대해서, 프로버를 예로 들어 설명한다. 도 1은 프로버의 구성예를 나타낸 사시도이다.The board | substrate inspection apparatus which concerns on one Embodiment of this indication is demonstrated taking an prober as an example. 1 is a perspective view showing a configuration example of a prober.

도 1에 도시된 바와 같이, 프로버(10)는 웨이퍼(W)를 배치하는 스테이지(11)를 내장하는 본체(12)와, 본체(12)에 인접하여 배치되는 로더(13)와, 본체(12)를 덮도록 배치되는 테스트 헤드(14)를 구비한다. 프로버(10)는, 대구경, 예컨대 직경이 300 ㎜나 450 ㎜인 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성의 검사를 행한다.As shown in FIG. 1, the prober 10 includes a main body 12 having a stage 11 for placing a wafer W, a loader 13 disposed adjacent to the main body 12, and a main body 12. A test head 14 is disposed to cover the 12. The prober 10 inspects the electrical characteristics of the semiconductor device formed on the wafer W having a large diameter, for example, 300 mm or 450 mm in diameter.

본체(12)는, 내부가 공동(空洞)인 케이스 형상을 갖는다. 본체(12)의 천장부(12a)에는, 스테이지(11)에 배치된 웨이퍼(W)의 위쪽에 있어서 개구되는 개구부(12b)가 형성되어 있다. 개구부(12b)에는, 후술하는 프로브 카드(17)(도 2 참조)가 배치되고, 프로브 카드(17)는 웨이퍼(W)와 대향한다. 웨이퍼(W)는, 스테이지(11)에 대한 상대 위치가 어긋나지 않도록, 스테이지(11)에 진공 흡착된다.The main body 12 has a case shape in which the inside is a cavity. In the ceiling part 12a of the main body 12, the opening part 12b which opens above the wafer W arrange | positioned at the stage 11 is formed. The probe card 17 (refer FIG. 2) mentioned later is arrange | positioned at the opening part 12b, and the probe card 17 opposes the wafer W. As shown in FIG. The wafer W is vacuum-adsorbed by the stage 11 so that the relative position with respect to the stage 11 may not shift.

테스트 헤드(14)는 방체 형상을 가지며, 본체(12) 상에 설치된 힌지 기구(15)에 의해 상방향으로 회동 가능하게 구성된다. 테스트 헤드(14)가 본체(12)를 덮을 때, 테스트 헤드(14)는 콘택트 링(도시하지 않음)을 통해 프로브 카드(17)와 전기적으로 접속된다. 또한, 테스트 헤드(14)는, 프로브 카드(17)로부터 전송되는 반도체 디바이스의 전기적 특성을 나타내는 전기 신호를 측정 데이터로서 기억하는 데이터 기억부(도시하지 않음)를 갖는다. 또한, 테스트 헤드(14)는, 측정 데이터에 기초하여 검사 대상의 웨이퍼(W)에 형성된 반도체 디바이스의 전기적인 결함의 유무를 판정하는 판정부(도시하지 않음)를 갖는다.The test head 14 has a square shape and is configured to be rotatable upward by a hinge mechanism 15 provided on the main body 12. When the test head 14 covers the main body 12, the test head 14 is electrically connected to the probe card 17 through a contact ring (not shown). The test head 14 also has a data storage unit (not shown) that stores, as measurement data, an electrical signal representing the electrical characteristics of the semiconductor device transmitted from the probe card 17. The test head 14 also has a determining unit (not shown) that determines the presence or absence of an electrical defect of the semiconductor device formed on the wafer W to be inspected based on the measurement data.

로더(13)는, FOUP(Front-Opening Unified Pod) 등의 반송 용기에 수용되어 있는 웨이퍼(W)를 꺼내어, 본체(12)의 스테이지(11)에 배치한다. 또한, 로더(13)는, 반도체 디바이스의 전기적 특성의 검사가 종료된 웨이퍼(W)를, 스테이지(11)로부터 꺼내어 반송 용기에 수용한다.The loader 13 takes out the wafer W accommodated in a transport container such as a front-opening unified pod (FOUP), and arranges the wafer W on the stage 11 of the main body 12. Moreover, the loader 13 takes out the wafer W from which the test | inspection of the electrical characteristic of a semiconductor device is complete | finished from the stage 11, and accommodates it in a conveyance container.

프로브 카드(17)의 하면에는, 웨이퍼(W)에 형성된 반도체 디바이스의 전극 패드나 땜납 범프에 대응하여, 다수의 프로브 침(도시하지 않음)이 배치된다. 프로브 침은, 전극 패드나 땜납 범프와 전기적으로 접촉 가능하게 구성된다. 스테이지(11)는, 프로브 카드(17) 및 웨이퍼(W)의 상대 위치를 조정하여 반도체 디바이스의 전극 패드 등을 각 프로브 침에 접촉시킨다.On the lower surface of the probe card 17, a plurality of probe needles (not shown) are disposed corresponding to the electrode pads and the solder bumps of the semiconductor device formed on the wafer W. As shown in FIG. The probe needle is configured to be in electrical contact with an electrode pad or a solder bump. The stage 11 adjusts the relative positions of the probe card 17 and the wafer W to bring an electrode pad or the like of the semiconductor device into contact with each probe needle.

반도체 디바이스의 전극 패드 등을 각 프로브 침에 접촉할 때, 테스트 헤드(14)는, 프로브 카드(17)의 각 프로브 침을 통해 반도체 디바이스에 검사 전류를 흐르게 하고, 그 후, 반도체 디바이스의 전기적 특성을 나타내는 전기 신호를 테스트 헤드(14)의 데이터 기억부에 전송한다. 테스트 헤드(14)의 데이터 기억부는, 전송된 전기 신호를 측정 데이터로서 기억하고, 판정부는 기억된 측정 데이터에 기초하여, 검사 대상의 반도체 디바이스의 전기적인 결함의 유무를 판정한다.When the electrode pad or the like of the semiconductor device contacts each probe needle, the test head 14 causes a test current to flow through the probe needle of the probe card 17 to the semiconductor device, and then the electrical characteristics of the semiconductor device. Is transmitted to the data storage section of the test head 14. The data storage unit of the test head 14 stores the transmitted electrical signal as measurement data, and the determination unit determines the presence or absence of an electrical defect of the semiconductor device to be inspected based on the stored measurement data.

도 2는 스테이지(11)의 이동 기구의 구성예를 나타낸 사시도이다. 도 2에 도시된 바와 같이, 스테이지(11)의 이동 기구(18)는, 도 2 중에 도시된 Y 방향을 따라 이동하는 Y 스테이지(19)와, X 방향을 따라 이동하는 X 스테이지(20)와, Z 방향을 따라 이동하는 Z 이동부(21)를 갖는다.2 is a perspective view illustrating a configuration example of a movement mechanism of the stage 11. As shown in FIG. 2, the movement mechanism 18 of the stage 11 includes a Y stage 19 that moves along the Y direction and a X stage 20 that moves along the X direction. And a Z moving part 21 moving along the Z direction.

Y 스테이지(19)는, Y 방향을 따라 배치된 볼나사(22)의 회동에 의해 Y 방향으로 고정밀도로 구동된다. 볼나사(22)는, 스테핑 모터인 Y 스테이지용 모터(23)에 의해 회동된다. X 스테이지(20)는, X 방향을 따라 배치된 볼나사(24)의 회동에 의해 X 방향으로 고정밀도로 구동된다. 볼나사(24)는, 볼나사(22)와 마찬가지로, 스테핑 모터인 X 스테이지용 모터(도시하지 않음)에 의해 회동된다. 또한, 스테이지(11)는, Z 이동부(21) 상에 있어서, 도 2 중에 도시한 θ 방향으로 회전 가능하게 배치되고, 스테이지(11) 상에 웨이퍼(W)가 배치된다.The Y stage 19 is driven with high precision in the Y direction by the rotation of the ball screw 22 arranged along the Y direction. The ball screw 22 is rotated by the Y stage motor 23 which is a stepping motor. The X stage 20 is driven with high precision in the X direction by the rotation of the ball screw 24 arranged along the X direction. The ball screw 24 is rotated by an X stage motor (not shown) which is a stepping motor similarly to the ball screw 22. Moreover, the stage 11 is arrange | positioned rotatably in the (theta) direction shown in FIG. 2 on the Z moving part 21, and the wafer W is arrange | positioned on the stage 11.

이동 기구(18)에서는, Y 스테이지(19), X 스테이지(20), Z 이동부(21), 및 스테이지(11)가 협동하여, 웨이퍼(W)에 형성된 반도체 디바이스를 프로브 카드(17)와 대향하는 위치로 이동시키고, 또한, 반도체 디바이스의 전극 패드 등을 각 프로브 침에 접촉시킨다.In the movement mechanism 18, the Y stage 19, the X stage 20, the Z moving portion 21, and the stage 11 cooperate to form a semiconductor device formed on the wafer W with the probe card 17. The electrode pad and the like of the semiconductor device are brought into contact with each probe needle.

그런데, 스테이지(11)에 배치된 웨이퍼(W)에 형성된 반도체 디바이스에 대하여 프로브를 통해 검사 전류를 공급하고, 반도체 디바이스의 전기적 특성을 검사하는 경우, 웨이퍼(W)가 발열될 우려가 있다. 특히, NAND 플래시 메모리, DRAM용의 일괄 콘택트 테스트에서는 개개의 반도체 디바이스를 차례로 검사하는 경우와 비교하여, 웨이퍼(W)의 발열량이 크다. 그 때문에, 과도한 열량이 웨이퍼(W)에 가해져, 원하는 온도로 검사하는 것이 곤란해지는 경우가 있다. 또한, 일괄 콘택트 테스트에 있어서의 웨이퍼 발열시의 웨이퍼 면내 온도 분포가 작아지도록 제어한 상태에서, 반도체 디바이스의 전기적 특성을 검사할 수 있는 스테이지(11)의 시장 요구가 있다.By the way, when the inspection current is supplied to the semiconductor device formed on the wafer W disposed on the stage 11 and the electrical characteristics of the semiconductor device are inspected, the wafer W may generate heat. In particular, in the collective contact test for NAND flash memory and DRAM, the amount of heat generated by the wafer W is larger than when the individual semiconductor devices are sequentially inspected. Therefore, excessive heat amount may be applied to the wafer W, which makes it difficult to inspect at a desired temperature. In addition, there is a market demand for the stage 11 capable of inspecting the electrical characteristics of the semiconductor device in a state where the wafer in-plane temperature distribution during wafer heat generation in the batch contact test is controlled to be small.

종래에서는, 내부에 냉매를 환류시키는 냉매 유로를 설치하여 웨이퍼(W)의 발열을 흡열하는 척톱을 갖는 스테이지가 이용되고 있다. 그러나, 종래의 척톱에서는, 냉매 유로가 동일 평면에 배치되어 있기 때문에, 냉매의 흐름의 상류측인 유입구 근방의 영역이, 그 밖의 영역보다 냉각되기 쉬워, 온도가 낮아진다고 하는 과제가 있었다.In the related art, a stage having a chuck top for dissipating heat generated by the wafer W by providing a refrigerant flow path for refluxing the refrigerant therein has been used. However, in the conventional chuck saw, since the coolant flow paths are arranged in the same plane, there is a problem that the region near the inlet port, which is upstream of the flow of the coolant, is easier to cool than the other regions, and the temperature is lowered.

그래서, 예의 검토한 결과, 척톱의 내부에, 유입구를 갖는 제1 유로와, 제1 유로와 연통하고 유출구를 갖는 제2 유로를 설치하여, 제1 유로를 제2 유로보다 아래쪽에 배치함으로써, 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있는 것을 발견하였다. 이하, 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있는 척톱을 포함하는 스테이지에 대해서 상세히 설명한다.Therefore, as a result of earnest examination, the refrigerant | coolant is arrange | positioned inside the chuck saw by providing the 1st flow path which has an inflow port, and the 2nd flow path which communicates with a 1st flow path, and has an outflow port, and arrange | positions a 1st flow path below a 2nd flow path. It was found that the temperature distribution near the inlet of the flow path can be improved. Hereinafter, the stage including the chuck saw which can improve the temperature distribution near the inlet port of the refrigerant passage will be described in detail.

(스테이지)(stage)

도 3은 스테이지의 구성예를 나타낸 단면도이다. 도 4는 스테이지 내부의 냉매 유로의 일례의 설명도이다. 도 4는 평면에서 보았을 때의 냉매 유로의 형상의 개략을 나타낸다. 또한, 도 4에서는, 냉매가 흐르는 방향을 화살표로 나타낸다. 도 5, 도 6, 및 도 7은 각각 도 4의 A-A선 단면도, B-B선 단면도, 및 C-C선 단면도이다.3 is a cross-sectional view showing a configuration example of a stage. 4 is an explanatory diagram of an example of a refrigerant passage inside the stage. 4 shows the outline of the shape of the refrigerant passage as viewed in plan. 4, the direction through which a refrigerant flows is shown by the arrow. 5, 6, and 7 are cross-sectional views taken along line A-A, line B-B, and line C-C of Fig. 4, respectively.

도 3에 도시된 바와 같이, 스테이지(11)는, 기재(11a)와, 지지부(11b)와, 척톱(11c)과, 히터(11d)를 갖는다.As shown in FIG. 3, the stage 11 includes a substrate 11a, a support portion 11b, a chuck saw 11c, and a heater 11d.

기재(11a)는, Z 이동부(21)(도 2 참조) 상에 설치되어 있다. 기재(11a)는, 예컨대, 원판 형상을 가지며, 산화알루미늄(Al2O3)에 의해 형성되어 있다.The base material 11a is provided on the Z moving part 21 (refer FIG. 2). The base material 11a has a disk shape, for example, and is formed of aluminum oxide (Al 2 O 3 ).

지지부(11b)는, 기재(11a) 상에 설치되어 있고, 척톱(11c)을 지지한다. 지지부(11b)는, 예컨대 원통 형상을 가지며, 기재(11a)의 상면과 척톱(11c)의 하면 사이에 공간(11s)을 형성한다. 지지부(11b)는, 예컨대 기재(11a)와 동일한 재료인 Al2O3에 의해 형성되어 있다.The support part 11b is provided on the base material 11a, and supports the chuck saw 11c. The support part 11b has a cylindrical shape, for example, and forms the space 11s between the upper surface of the base material 11a and the lower surface of the chuck saw 11c. Support portion (11b) is, for example, is formed by the same material of Al 2 O 3 and the base material (11a).

척톱(11c)은, 기재(11a) 상에 지지부(11b)를 통해 설치되어 있다. 척톱(11c)은, 상면에 웨이퍼(W)를 배치 가능하게 구성되어 있다. 척톱(11c)의 내부에는, 냉매를 통류 가능한 냉매 유로(F)가 형성되어 있다. 냉매 유로(F)는, 예컨대 도 4에 도시된 바와 같이, 평면에서 보아 외주부로부터 중심부를 향해 나선형으로 연장되고, 또한 중심부로부터 외주부를 향해 나선형으로 연장되도록 형성되어 있다. 또한, 평면에서 보아, 외주부로부터 중심부를 향해 연장되는 나선형의 유로와, 중심부로부터 외주부를 향해 연장되는 나선형의 유로는, 교대로 배치되어 있다. 단, 냉매 유로(F)의 배치는 이것에 한정되는 것은 아니다. 냉매의 종류는 특별히 한정되지 않지만, 예컨대 질소, 공기 등의 기체, 물, 오일, 에틸렌글리콜 수용액, 불소계 액체 등의 액체를 이용할 수 있다.The chuck saw 11c is provided on the base material 11a via the support part 11b. The chuck saw 11c is comprised so that the wafer W can be arrange | positioned at the upper surface. Inside the chuck saw 11c, a coolant flow path F through which a coolant flows is formed. For example, as shown in FIG. 4, the coolant flow path F is formed so as to spirally extend from the outer circumferential portion toward the center portion in plan view and spirally extend from the center portion to the outer circumference portion. Moreover, in plan view, the spiral flow path extending from the outer peripheral part toward the center part and the spiral flow path extending from the center part toward the outer peripheral part are alternately arranged. However, the arrangement of the coolant flow path F is not limited to this. Although the kind of refrigerant | coolant is not specifically limited, For example, liquid, such as gas, such as nitrogen and air, water, oil, ethylene glycol aqueous solution, and a fluorine-type liquid, can be used.

척톱(11c)은, 예컨대 상면과 수직인 방향으로 구획된 복수의 층을 가지며, 복수의 층 중 적어도 상이한 2개의 층에 냉매 유로(F)가 형성되어 있다. 일 실시형태에서는, 예컨대 도 5에 도시된 바와 같이, 척톱(11c)은, 하부판(101), 중간판(102), 및, 상부판(103)을 가지며, 하부판(101) 및 중간판(102)에 냉매 유로(F)가 형성되어 있다. 단, 중간판(102) 및 상부판(103)에 냉매 유로(F)가 형성되어 있어도 좋고, 하부판(101), 중간판(102), 및 상부판(103)에 냉매 유로(F)가 형성되어 있어도 좋다.The chuck saw 11c has, for example, a plurality of layers partitioned in a direction perpendicular to the upper surface, and the coolant flow path F is formed in at least two different layers among the plurality of layers. In one embodiment, for example, as shown in FIG. 5, the chuck saw 11c has a lower plate 101, an intermediate plate 102, and an upper plate 103, and the lower plate 101 and the intermediate plate 102. Is formed in the coolant flow path (F). However, the coolant flow path F may be formed in the intermediate plate 102 and the upper plate 103, and the coolant flow path F is formed in the lower plate 101, the intermediate plate 102, and the upper plate 103. You may be.

하부판(101)은, 기재(11a) 상에 지지부(11b)를 통해 설치되어 있다. 하부판(101)은, 원판 형상을 가지며, 구리(Cu), 알루미늄(Al) 등의 열전도 재료에 의해 형성되어 있다. 하부판(101)의 상면에는, 홈(101a)이 형성되어 있다. 홈(101a)은, 예컨대, 도 4에 도시된 바와 같이, 척톱(11c)의 외주를 따라 원호형으로 형성되어 있디. 홈(101a)은, 하부판(101)의 상면에 중간판(102)이 접합됨으로써, 냉매 유로 (제1 유로(F1))로서 기능한다. 제1 유로(F1)는 유입구(I)를 가지며, 유입구(I)로부터 제1 유로(F1)에 냉매가 공급된다. 제1 유로(F1)를 흐르는 냉매는, 웨이퍼(W)에서 척톱(11c) 내로 전달된 열을 흡수한다. 제1 유로(F1)는, 예컨대 도 5에 도시된 바와 같이, 제2 유로(F2)보다 아래쪽에 설치되어 있다. 바꿔 말하면, 제1 유로(F1)는, 제2 유로(F2)보다 척톱(11c)의 상면(웨이퍼(W)의 배치면)으로부터 떨어진 위치에 설치되어 있다. 또한, 도 4에 도시된 바와 같이, 평면에서 보아, 제1 유로(F1)의 일부는, 제2 유로(F2)와 겹치도록 설치되어 있다. 또한, 평면에서 보아, 제1 유로(F1)는, 예각을 갖는 유로를 포함하지 않는다. 도 4의 예에서는, 제1 유로(F1)는, 둔각을 갖는 유로에 의해 형성되어 있다. 또한, 제1 유로(F1)는, 제2 유로(F2)보다 단면적이 작아지도록 형성되어 있다. 구체적으로는, 예컨대 홈(101a)의 깊이(D1)를 홈(102a)의 깊이(D2)보다 얕게 하여도 좋고, 홈(101a)의 폭(W1)을 홈(102a)의 폭(W2)보다 좁게 하여도 좋다.The lower plate 101 is provided on the base material 11a via the support part 11b. The lower plate 101 has a disk shape and is formed of a heat conductive material such as copper (Cu) or aluminum (Al). The groove 101a is formed in the upper surface of the lower plate 101. The groove 101a is formed in an arc shape along the outer circumference of the chuck saw 11c, for example, as shown in FIG. The groove 101a functions as a coolant flow path (first flow path F1) by joining the intermediate plate 102 to the upper surface of the lower plate 101. The first flow path F1 has an inlet I, and a coolant is supplied from the inlet I to the first flow path F1. The refrigerant flowing through the first flow path F1 absorbs heat transferred from the wafer W into the chuck saw 11c. For example, as illustrated in FIG. 5, the first flow path F1 is provided below the second flow path F2. In other words, the 1st flow path F1 is provided in the position away from the upper surface (arrangement surface of the wafer W) of the chuck saw 11c rather than the 2nd flow path F2. 4, a part of 1st flow path F1 is provided so that it may overlap with 2nd flow path F2 in plan view. In addition, in plan view, the first flow path F1 does not include a flow path having an acute angle. In the example of FIG. 4, the first flow path F1 is formed by a flow path having an obtuse angle. In addition, the 1st flow path F1 is formed so that cross section area may become smaller than the 2nd flow path F2. Specifically, for example, the depth D1 of the groove 101a may be made shallower than the depth D2 of the groove 102a, and the width W1 of the groove 101a may be smaller than the width W2 of the groove 102a. You may narrow it.

중간판(102)은, 하부판(101)의 상면에 접합되어 있다. 중간판(102)은, 하부판(101)과 대략 같은 직경의 원판 형상을 가지며, Cu, Al 등의 열전도 재료에 의해 형성되어 있다. 중간판(102)의 하면은 평탄하게 형성되어 있고, 하부판(101)의 상면에 접합됨으로써, 홈(101a)의 홈 덮개로서 기능한다. 중간판(102)의 상면에는, 홈(102a)이 형성되어 있다. 홈(102a)의 길이는, 홈(101a)의 길이보다 길어지도록 형성되어 있다. 홈(102a)은, 예컨대 도 4에 도시된 바와 같이, 외주부로부터 중심부를 향해 나선형으로 연장되고, 또한 중심부로부터 외주부를 향해 나선형으로 연장되도록 형성되어 있다. 홈(102a)은, 중간판(102)의 상면에 상부판(103)이 접합됨으로써, 냉매 유로(제2 유로(F2))로서 기능한다. 또한, 중간판(102)에는, 두께 방향에 수직으로 관통하는 관통 구멍(102b)이 형성되어 있다. 관통 구멍(102b)은, 하부판(101)의 상면에 중간판(102)이 접합된 상태에서, 일단이 홈(101a)과 연통하고, 타단이 홈(102a)과 연통하도록 형성되어 있으며, 제1 유로(F1)와 제2 유로(F2)를 접속하는 접속부(F3)로서 기능한다. 제2 유로(F2)에는, 접속부(F3)를 통해 제1 유로(F1)로부터 냉매가 유입된다. 제2 유로(F2)를 흐르는 냉매는, 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열을 흡수한다. 또한, 제2 유로(F2)는, 접속부(F3)와 반대쪽의 단부에 유출구(O)를 갖는다. 제2 유로(F2)를 흐르는 냉매는, 유출구(O)로부터 배출된다. 또한, 제2 유로(F2)에는, 예컨대 도 4에 도시된 바와 같이, 냉매의 흐름 방향을 따라 간격을 두고 복수의 흡열 촉진 부재(104)가 설치되어 있다. 흡열 촉진 부재(104)는, 예컨대 도 6에 도시된 바와 같이, 제2 유로(F2)의 내면측에 설치되어 있다. 보다 구체적으로는, 흡열 촉진 부재(104)는, 일단이 홈(102a)의 바닥면에 접합되고, 타단이 상부판(103)의 하면에 접합되어 있다. 제2 유로(F2)의 내면측에 흡열 촉진 부재(104)를 설치함으로써, 웨이퍼(W)로부터 척톱(11c)(중간판(102) 및 상부판(103)) 내로 전달된 열과, 제2 유로(F2)를 흐르는 냉매 사이에서 열교환이 행해지는 면적이 커지기 때문에, 흡열 효율이 향상된다. 또한, 유출구(O)는, 예컨대 도 7에 도시된 바와 같이, 유입구(I)보다 위쪽에 설치되어 있다.The intermediate plate 102 is joined to the upper surface of the lower plate 101. The intermediate plate 102 has a disk shape having a diameter substantially the same as that of the lower plate 101, and is formed of a heat conductive material such as Cu or Al. The lower surface of the intermediate plate 102 is formed flat and joined to the upper surface of the lower plate 101 to function as a groove cover of the groove 101a. The groove 102a is formed in the upper surface of the intermediate plate 102. The length of the groove 102a is formed to be longer than the length of the groove 101a. The groove 102a is formed so as to spirally extend from the outer circumference toward the center portion and spirally extend from the center to the outer circumference portion, for example, as shown in FIG. 4. The groove 102a functions as a coolant flow path (second flow path F2) by joining the upper plate 103 to the upper surface of the intermediate plate 102. Moreover, the through hole 102b which penetrates perpendicular to the thickness direction is formed in the intermediate plate 102. As shown in FIG. The through-hole 102b is formed so that one end may communicate with the groove 101a and the other end may communicate with the groove 102a in a state where the intermediate plate 102 is joined to the upper surface of the lower plate 101. It functions as a connection part F3 which connects the flow path F1 and the 2nd flow path F2. Refrigerant flows into the 2nd flow path F2 from the 1st flow path F1 via the connection part F3. The refrigerant flowing through the second flow path F2 absorbs heat transferred from the wafer W into the chuck saw 11c. Moreover, the 2nd flow path F2 has the outlet port O in the edge part opposite to the connection part F3. The refrigerant flowing through the second flow path F2 is discharged from the outlet O. In addition, as shown in FIG. 4, the second flow path F2 is provided with a plurality of endothermic promoting members 104 at intervals along the flow direction of the refrigerant. The endothermic promotion member 104 is provided on the inner surface side of the second flow path F2, for example, as shown in FIG. More specifically, the endothermic promotion member 104 is joined to the bottom surface of the groove 102a, and the other end is joined to the bottom surface of the upper plate 103. Heat is transferred from the wafer W into the chuck saw 11c (intermediate plate 102 and the upper plate 103) by providing the heat absorption promoting member 104 on the inner surface side of the second flow path F2, and the second flow path. Since the area where heat exchange is performed between the refrigerant flowing through F2 becomes large, the endothermic efficiency is improved. In addition, the outlet O is provided above the inlet I, for example, as shown in FIG.

상부판(103)은, 중간판(102)의 상면에 접합되어 있다. 상부판(103)은, 하부판(101)과 대략 같은 직경의 원판 형상을 가지며, 예컨대 Cu, Al 등의 열전도 재료에 의해 형성되어 있다. 상부판(103)의 상면에는, 웨이퍼(W)가 배치된다. 즉, 상부판(103)의 상면은, 배치면으로서 기능한다. 또한, 상부판(103)의 하면은 평탄하게 형성되어 있고, 중간판(102)의 상면에 접합됨으로써, 홈(102a)의 홈 덮개로서 기능한다.The upper plate 103 is joined to the upper surface of the intermediate plate 102. The upper plate 103 has a disk shape having a diameter substantially the same as that of the lower plate 101, and is formed of, for example, a heat conductive material such as Cu or Al. On the upper surface of the upper plate 103, the wafer W is disposed. That is, the upper surface of the upper plate 103 functions as an arrangement surface. In addition, the lower surface of the upper plate 103 is formed flat and joined to the upper surface of the intermediate plate 102, thereby functioning as a groove cover of the groove 102a.

이와 같이, 척톱(11c)의 내부에, 유입구(I)를 갖는 제1 유로(F1)와, 제1 유로(F1)와 연통하고 유출구(O)를 갖는 제2 유로(F2)를 설치하여, 제1 유로(F1)를 제2 유로(F2)보다 아래쪽에 배치하고 있다. 바꿔 말하면, 제1 유로(F1)를 제2 유로(F2)보다 웨이퍼(W)로부터 떨어진 위치에 설치하고 있다. 이것에 의해, 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과 제1 유로(F1)를 흐르는 냉매 사이의 열교환이 억제되기 때문에, 유입구(I) 근방의 영역에서의 과냉각을 억제할 수 있다. 그 결과, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 개선할 수 있다.Thus, inside the chuck saw 11c, the 1st flow path F1 which has the inflow port I, and the 2nd flow path F2 which communicates with the 1st flow path F1 and has the outlet port O are provided, The 1st flow path F1 is arrange | positioned below the 2nd flow path F2. In other words, the first flow path F1 is provided at a position farther from the wafer W than the second flow path F2. As a result, heat exchange between the heat transferred from the wafer W into the chuck saw 11c and the refrigerant flowing through the first flow path F1 is suppressed, so that supercooling in the region near the inlet port I can be suppressed. As a result, the temperature distribution in the vicinity of the inlet port I of the refrigerant passage F can be improved.

또한, 평면에서 보아, 제1 유로(F1)의 일부는 제2 유로(F2)와 겹치도록 설치되어 있다. 이것에 의해, 흐름 저항(압력 손실)을 억제함과 더불어, 상대적으로 냉매 온도가 낮은 제1 유로(F1)에 의한 과냉각 상태를, 상대적으로 냉매 온도가 높은 제2 유로(F2)에 의해 완화할 수 있기 때문에, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 더욱 개선할 수 있다.Moreover, in plan view, a part of 1st flow path F1 is provided so that it may overlap with 2nd flow path F2. Thereby, while suppressing a flow resistance (pressure loss), the supercooling state by the 1st flow path F1 with relatively low refrigerant temperature can be alleviated by the 2nd flow path F2 with high refrigerant temperature. Therefore, the temperature distribution in the vicinity of the inlet port I of the coolant flow path F can be further improved.

또한, 평면에서 보아, 제1 유로(F1)는, 예각을 갖는 유로를 포함하지 않는다. 이것에 의해, 제1 유로(F1)에 있어서의 흐름 저항(압력 손실)이 작아지기 때문에, 제1 유로(F1)에 있어서의 냉매의 체류가 억제된다. 그 때문에, 제1 유로(F1)에 있어서 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과 제1 유로(F1)를 흐르는 냉매 사이에서의 열교환이 억제되기 때문에, 유입구(I) 근방의 영역에서의 과냉각을 특히 억제할 수 있다. 그 결과, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 더욱 개선할 수 있다.In addition, in plan view, the first flow path F1 does not include a flow path having an acute angle. Thereby, since the flow resistance (pressure loss) in the 1st flow path F1 becomes small, retention of the refrigerant | coolant in the 1st flow path F1 is suppressed. Therefore, heat exchange between the heat transferred from the wafer W into the chuck saw 11c in the first flow path F1 and the refrigerant flowing through the first flow path F1 is suppressed, so that the region near the inlet port I Overcooling can be particularly suppressed. As a result, the temperature distribution in the vicinity of the inlet port I of the refrigerant passage F can be further improved.

또한, 제2 유로(F2)의 길이는, 제1 유로(F1)의 길이보다 길다. 이것에 의해, 냉매에 의한 흡열을 낭비 없이, 효율적으로 행하면서, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 개선할 수 있다.In addition, the length of the second flow path F2 is longer than the length of the first flow path F1. As a result, the temperature distribution near the inlet port I of the coolant flow path F can be improved while efficiently absorbing heat absorption by the coolant.

또한, 제1 유로(F1)는, 제2 유로(F2)보다 단면적이 작다. 이것에 의해, 제1 유로(F1)를 흐르는 냉매의 유속이 제2 유로(F2)를 흐르는 냉매의 유속보다 커진다. 그 때문에, 제1 유로(F1)에 있어서 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과 제1 유로(F1)를 흐르는 냉매 사이에서의 열교환이 억제되기 때문에, 유입구(I) 근방의 영역에서의 과냉각을 특히 억제할 수 있다. 그 결과, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 더욱 개선할 수 있다.In addition, the cross-sectional area of the first flow path F1 is smaller than that of the second flow path F2. As a result, the flow velocity of the refrigerant flowing through the first flow path F1 is greater than the flow velocity of the refrigerant flowing through the second flow path F2. Therefore, heat exchange between the heat transferred from the wafer W into the chuck saw 11c in the first flow path F1 and the refrigerant flowing through the first flow path F1 is suppressed, so that the region near the inlet port I Overcooling can be particularly suppressed. As a result, the temperature distribution in the vicinity of the inlet port I of the refrigerant passage F can be further improved.

또한, 제2 유로(F2)의 내면측에 흡열 촉진 부재(104)가 설치되어 있다. 이것에 의해, 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과, 제2 유로(F2)를 흐르는 냉매 사이에서 열교환이 행해지는 면적이 커지기 때문에, 흡열 효율이 향상된다. 그 때문에, 유입구(I) 근방의 영역과 그 밖의 영역 사이의 온도차를 작게 할 수 있다.In addition, the endothermic promoting member 104 is provided on the inner surface side of the second flow path F2. As a result, the area where heat exchange is performed between the heat transferred from the wafer W into the chuck saw 11c and the refrigerant flowing through the second flow path F2 is increased, so that the endothermic efficiency is improved. Therefore, the temperature difference between the area | region near inflow port I and another area | region can be made small.

히터(11d)는, 척톱(11c)의 하면에 부착되어 있다. 히터(11d)는, 척톱(11c)을 통해 웨이퍼(W)를 가열한다. 이것에 의해, 냉매 유로(F)를 흐르는 냉매에 의한 온도 제어 이외에, 히터(11d)에 의한 온도 제어를 행할 수 있다. 또한, 척톱(11c)의 하면에 히터(11d)를 부착하는 구조를 채용함으로써, 냉매에 의해 척톱(11c)의 온도의 면내 균일성을 향상시킨 상태에서 척톱(11c)을 전체적으로 더 가열할 수 있다. 그 때문에, 척톱(11c)의 온도의 면내 균일성을 유지한 상태에서 고온측으로 온도 제어할 수 있다.The heater 11d is attached to the lower surface of the chuck saw 11c. The heater 11d heats the wafer W through the chuck saw 11c. Thereby, in addition to the temperature control by the refrigerant | coolant which flows through the refrigerant | coolant flow path F, the temperature control by the heater 11d can be performed. Further, by adopting a structure in which the heater 11d is attached to the lower surface of the chuck saw 11c, the chuck saw 11c can be further heated as a whole in a state where the in-plane uniformity of the temperature of the chuck saw 11c is improved by the refrigerant. . Therefore, temperature control can be carried out to the high temperature side in the state which kept in-plane uniformity of the temperature of the chuck saw 11c.

도 8은 스테이지(11) 내부의 냉매 유로(F)의 다른 예의 설명도이고, 제1 유로(F1)와 제2 유로(F2)의 접속부(F3)를 포함하는 척톱(11c)의 단면을 나타낸다.FIG. 8: is explanatory drawing of the other example of the refrigerant | coolant flow path F inside the stage 11, and shows the cross section of the chuck saw 11c including the connection part F3 of the 1st flow path F1 and the 2nd flow path F2. .

도 8의 예에서는, 척톱(11c) 내에 두께 방향으로 소정의 각도로 경사져서 관통하는 관통 구멍(102b1)이 형성되어 있다. 또한, 그 밖의 점에 대해서는, 도 4 내지 도 7을 참조하여 설명한 척톱(11c)과 동일하다.In the example of FIG. 8, the through hole 102b1 is inclined at the predetermined angle in the thickness direction in the chuck saw 11c. In addition, about another point, it is the same as the chuck saw 11c demonstrated with reference to FIGS.

이와 같이, 관통 구멍(102b1)이 중간판(102)의 두께 방향에 소정의 각도로 경사져 있기 때문에, 접속부(F3)에 있어서의 흐름 저항(압력 손실)이 작아지고, 냉매의 접속부(F3)에 있어서의 체류가 억제된다. 그 때문에, 접속부(F3)에 있어서 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과 접속부(F3)를 흐르는 냉매 사이에서의 지나친 열교환이 억제되기 때문에, 접속부(F3) 근방의 영역에서의 과냉각을 억제할 수 있다. 그 결과, 접속부(F3) 근방의 영역의 온도가 주위의 영역의 온도보다 낮아지는 것을 억제할 수 있다.In this way, since the through hole 102b1 is inclined at a predetermined angle in the thickness direction of the intermediate plate 102, the flow resistance (pressure loss) in the connection portion F3 is reduced, and the connection portion F3 of the refrigerant Retention in the body is suppressed. Therefore, excessive heat exchange between the heat transferred from the wafer W into the chuck saw 11c in the connection portion F3 and the refrigerant flowing through the connection portion F3 is suppressed, so that supercooling in the region near the connection portion F3 is prevented. It can be suppressed. As a result, it can suppress that the temperature of the area | region near the connection part F3 becomes lower than the temperature of the surrounding area | region.

도 9는 스테이지(11) 내부의 냉매 유로의 또 다른 예의 설명도이며, 평면에서 보았을 때의 냉매 유로의 형상의 개략을 나타낸다.FIG. 9: is explanatory drawing of the other example of the refrigerant | coolant flow path inside the stage 11, and shows the outline of the shape of the refrigerant | coolant flow path in plan view.

도 9의 예에서는, 스테이지(11) 내부에 냉매 유로가 복수 형성되어 있다. 일 실시형태에서는, 2개의 냉매 유로(FA, FB)가 형성되어 있다. 또한, 그 밖의 점에 대해서는, 도 4 내지 도 7을 참조하여 설명한 척톱(11c)과 동일하다.In the example of FIG. 9, a plurality of refrigerant passages are formed in the stage 11. In one embodiment, two refrigerant paths FA and FB are formed. In addition, about another point, it is the same as the chuck saw 11c demonstrated with reference to FIGS.

냉매 유로(FA)는, 유입구(IA)를 갖는 제1 유로(FA1)와, 제1 유로(FA1)와 연통하고, 유출구(OA)를 갖는 제2 유로(FA2)를 가지며, 제1 유로(FA1)는, 제2 유로(FA2)보다 아래쪽에 설치되어 있다. 제1 유로(FA1)와 제2 유로(FA2)는 접속부(FA3)로써 접속되어 있다.The refrigerant flow path FA has a first flow path FA1 having an inlet IA, a second flow path FA2 having an outlet OA, in communication with the first flow path FA1, and a first flow path FA. FA1 is provided below the 2nd flow path FA2. The 1st flow path FA1 and the 2nd flow path FA2 are connected by the connection part FA3.

냉매 유로(FB)는, 유입구(IB)를 갖는 제1 유로(FB1)와, 제1 유로(FB1)와 연통하고, 유출구(OB)를 갖는 제2 유로(FB2)를 가지며, 제1 유로(FB1)는, 제2 유로(FB2)보다 아래쪽에 설치되어 있다. 제1 유로(FB1)와 제2 유로(FB2)는, 접속부(FB3)로써 접속되어 있다.The refrigerant flow path FB communicates with the first flow path FB1 having the inlet IB, the first flow path FB1, and has a second flow path FB2 having the outlet OB. FB1 is provided below the 2nd flow path FB2. The 1st flow path FB1 and the 2nd flow path FB2 are connected by the connection part FB3.

도 9의 예에서는, 도 4 내지 도 7을 참조하여 설명한 척톱(11c)과 동일한 효과가 발휘된다. 또한, 스테이지(11) 내부에 형성되는 냉매 유로의 수는, 3개 이상이어도 좋다.In the example of FIG. 9, the same effect as the chuck saw 11c demonstrated with reference to FIGS. 4-7 is exhibited. In addition, the number of the refrigerant | coolant flow paths formed in the stage 11 may be three or more.

(실시예)(Example)

도 10은 스테이지(11)의 웨이퍼 배치면에 있어서의 온도 분포를 나타낸 도면이다. 도 10의 상단에는, 도 4 내지 도 7을 참조하여 설명한 척톱(11C)을 갖는 스테이지(11)를 이용했을 때의 스테이지(11)의 웨이퍼 배치면에 있어서의 온도 분포의 시뮬레이션 결과(실시예의 결과)를 나타낸다. 한편, 도 10의 하단에는, 냉매 유로가 동일 평면에 배치되어 있는 척톱(11c)을 갖는 스테이지(11)를 이용했을 때의 스테이지(11)의 웨이퍼 배치면에 있어서의 온도 분포의 시뮬레이션 결과(비교예의 결과)를 나타낸다.10 is a diagram illustrating a temperature distribution on the wafer arrangement surface of the stage 11. Simulation results of the temperature distribution on the wafer placement surface of the stage 11 when the stage 11 having the chuck saw 11C described with reference to FIGS. 4 to 7 is used at the upper end of FIG. ). On the other hand, at the lower end of FIG. 10, simulation results of the temperature distribution on the wafer placement surface of the stage 11 when the stage 11 having the chuck saw 11c in which the coolant flow path is arranged on the same plane are used (comparatively). Example results).

도 10에 도시된 바와 같이, 실시예에서는, 비교예보다 냉매 유로의 유입구 근방(영역 A를 참조)의 온도 분포를 개선할 수 있는 것을 알 수 있다. 또한, 시뮬레이션 결과, 실시예에 있어서의 스테이지(11)의 온도의 면내 균일성은 ±3% 이내이며, 비교예에 있어서의 스테이지(11)의 온도의 면내 균일성은 ±6∼7%였다. 이와 같이, 실시예에서는, 스테이지(11)의 온도의 면내 균일성을 높일 수 있는 것을 알 수 있다.As shown in FIG. 10, it can be seen that in the embodiment, the temperature distribution near the inlet port (see the region A) of the refrigerant passage can be improved than in the comparative example. In addition, as a result of the simulation, the in-plane uniformity of the temperature of the stage 11 in the example was within ± 3%, and the in-plane uniformity of the temperature of the stage 11 in the comparative example was ± 6 to 7%. Thus, in the Example, it turns out that in-plane uniformity of the temperature of the stage 11 can be improved.

또한, 상기한 실시형태에 있어서, 웨이퍼(W)는 기판의 일례이고, 스테이지(11)는 기판 배치대의 일례이며, 테스트 헤드(14)는 검사부의 일례이다.In the above-described embodiment, the wafer W is an example of a substrate, the stage 11 is an example of a substrate placing table, and the test head 14 is an example of an inspection unit.

이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시형태는, 첨부한 청구범위 및 그 취지를 일탈하는 일 없이, 다양한 형태로 생략, 치환, 변경되어도 좋다.It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The above-described embodiments may be omitted, substituted, or changed in various forms without departing from the scope of the appended claims and their spirit.

Claims (7)

내부에 냉매 유로가 형성되고, 상면에 기판을 배치하는 기판 배치대로서,
상기 냉매 유로는,
유입구를 갖는 제1 유로와,
상기 제1 유로와 연통하고, 유출구를 갖는 제2 유로
를 가지며,
상기 제1 유로는, 상기 제2 유로보다 아래쪽에 설치되어 있는 것인, 기판 배치대.As a substrate placement table in which a coolant flow path is formed, and a substrate is disposed on an upper surface thereof,
The refrigerant passage,
A first flow path having an inlet,
A second flow passage communicating with the first flow passage and having an outlet
Has,
The said 1st flow path is a board | substrate mounting table provided below the said 2nd flow path. 제1항에 있어서, 평면에서 보아, 상기 제1 유로의 일부는 상기 제2 유로와 겹치도록 설치되어 있는 것인, 기판 배치대.The board | substrate mounting table of Claim 1 in which a part of said 1st flow path is provided so that it may overlap with the said 2nd flow path in plan view. 제1항 또는 제2항에 있어서, 평면에서 보아, 상기 제1 유로는, 예각을 갖는 유로를 포함하지 않는 것인, 기판 배치대.3. The substrate placing table according to claim 1, wherein the first flow path does not include a flow path having an acute angle in plan view. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 유로의 길이는, 상기 제1 유로의 길이보다 긴 것인, 기판 배치대.The substrate mounting table according to any one of claims 1 to 3, wherein the length of the second flow path is longer than the length of the first flow path. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 유로는, 상기 제2 유로보다 단면적이 작은 것인, 기판 배치대.5. The substrate placing table according to claim 1, wherein the first flow passage has a smaller cross-sectional area than the second flow passage. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 냉매 유로는, 복수개 형성되어 있는 것인, 기판 배치대.The substrate placing table according to any one of claims 1 to 5, wherein a plurality of the refrigerant passages are formed. 기판에 형성된 반도체 디바이스의 전기적 특성을 검사하는 기판 검사 장치로서,
상기 기판을 배치하는 기판 배치대와,
상기 기판 배치대의 상기 기판이 배치되는 면에 대향하여 설치되고, 상기 반도체 디바이스와 전기적으로 접촉 가능한 다수의 프로브를 갖는 프로브 카드
를 포함하고,
상기 기판 배치대는, 내부에 형성된 냉매 유로를 가지며,
상기 냉매 유로는,
유입구를 갖는 제1 유로와,
상기 제1 유로와 연통하고, 유출구를 갖는 제2 유로
를 가지며,
상기 제1 유로는, 상기 제2유로보다 아래쪽에 설치되어 있는 것인, 기판 검사 장치.A substrate inspection apparatus for inspecting electrical characteristics of a semiconductor device formed on a substrate,
A substrate placement table on which the substrate is placed;
A probe card having a plurality of probes provided opposite to a surface on which the substrate of the substrate placement table is disposed and electrically contacting the semiconductor device
Including,
The substrate placement table has a refrigerant passage formed therein,
The refrigerant passage,
A first flow path having an inlet,
A second flow passage communicating with the first flow passage and having an outlet
Has,
The said 1st flow path is a board | substrate inspection apparatus provided below the said 2nd flow path.
KR1020190065307A 2018-06-05 2019-06-03 Substrate pedestal and substrate inspection apparatus KR102292521B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-108107 2018-06-05
JP2018108107A JP7090478B2 (en) 2018-06-05 2018-06-05 Board mount and board inspection equipment

Publications (2)

Publication Number Publication Date
KR20190138592A true KR20190138592A (en) 2019-12-13
KR102292521B1 KR102292521B1 (en) 2021-08-20

Family

ID=68846984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190065307A KR102292521B1 (en) 2018-06-05 2019-06-03 Substrate pedestal and substrate inspection apparatus

Country Status (2)

Country Link
JP (1) JP7090478B2 (en)
KR (1) KR102292521B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413112B2 (en) * 2020-03-24 2024-01-15 東京エレクトロン株式会社 Substrate mounting table and substrate processing equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124139A (en) * 1998-10-15 2000-04-28 Hitachi Ltd Plasma treating apparatus
JP2005209981A (en) * 2004-01-26 2005-08-04 Sumitomo Electric Ind Ltd Cooling block, heater unit and apparatus mounting same
JP2014209536A (en) 2013-03-25 2014-11-06 東京エレクトロン株式会社 Substrate inspection device and substrate temperature adjustment method
JP2015031578A (en) * 2013-08-01 2015-02-16 東京エレクトロン株式会社 Prober
KR101561875B1 (en) * 2014-07-07 2015-10-30 (주)나노테크 Heater assembly adopted temperature control system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3448740B2 (en) * 2000-10-16 2003-09-22 住友重機械工業株式会社 Cooling / heating plate for wafer chuck and wafer chuck
JP5981245B2 (en) * 2012-06-29 2016-08-31 京セラ株式会社 Channel member, heat exchanger using the same, and semiconductor manufacturing apparatus
JP6162558B2 (en) * 2012-09-27 2017-07-12 京セラ株式会社 Channel member, heat exchanger using the same, and semiconductor manufacturing apparatus
WO2014084334A1 (en) * 2012-11-29 2014-06-05 京セラ株式会社 Electrostatic chuck
JP5980147B2 (en) * 2013-03-08 2016-08-31 日本発條株式会社 Substrate support device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124139A (en) * 1998-10-15 2000-04-28 Hitachi Ltd Plasma treating apparatus
JP2005209981A (en) * 2004-01-26 2005-08-04 Sumitomo Electric Ind Ltd Cooling block, heater unit and apparatus mounting same
JP2014209536A (en) 2013-03-25 2014-11-06 東京エレクトロン株式会社 Substrate inspection device and substrate temperature adjustment method
JP2015031578A (en) * 2013-08-01 2015-02-16 東京エレクトロン株式会社 Prober
KR101561875B1 (en) * 2014-07-07 2015-10-30 (주)나노테크 Heater assembly adopted temperature control system

Also Published As

Publication number Publication date
JP2019212775A (en) 2019-12-12
KR102292521B1 (en) 2021-08-20
JP7090478B2 (en) 2022-06-24

Similar Documents

Publication Publication Date Title
KR101831038B1 (en) Substrate testing apparatus and substrate temperature adjustment method
US10663511B2 (en) Substrate mounting table and substrate inspection apparatus
US20120235697A1 (en) Systems and methods of testing semiconductor devices
TWI428608B (en) Probing device and manufacturing method thereof
US8426946B2 (en) Laminated semiconductor substrate, laminated chip package and method of manufacturing the same
US9958500B2 (en) Vacuum socket and semiconductor testing system including the same
US20070029665A1 (en) Method for the mitigation of hot spots in integrated circuits chip
CN101911284B (en) Semiconductor device and its manufacturing method
US20100308471A1 (en) Electronic device and method for manufacturing the same
JP2005322921A (en) Flip-chip semiconductor package for testing bumps and method of fabricating same
JP2009521696A (en) Probe card for semiconductor inspection
US20180076098A1 (en) Apparatus and method for reducing wafer warpage
US8525167B2 (en) Laminated chips package, semiconductor substrate and method of manufacturing the laminated chips package
KR20190138592A (en) Substrate pedestal and substrate inspection apparatus
JP5148825B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9383389B2 (en) Prober and needle-tip polishing device for probe card
JP2006210631A (en) Semiconductor device
US8552534B2 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
JP2008306105A (en) Method for manufacturing semiconductor device
KR20010082138A (en) Chuck device and chuck method
JP2024052751A (en) Mounting table and inspection device
JP2000106257A (en) Socket for inspecting semiconductor element, semiconductor device, manufacture of the semiconductor device, and method for inspecting the semiconductor device
JP5379527B2 (en) Semiconductor device
JP5294982B2 (en) Electrical connection device
JP2011169854A (en) Method of manufacturing integrated circuit device, and inspection device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant