KR20190136557A - 3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법 - Google Patents

3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20190136557A
KR20190136557A KR1020180062432A KR20180062432A KR20190136557A KR 20190136557 A KR20190136557 A KR 20190136557A KR 1020180062432 A KR1020180062432 A KR 1020180062432A KR 20180062432 A KR20180062432 A KR 20180062432A KR 20190136557 A KR20190136557 A KR 20190136557A
Authority
KR
South Korea
Prior art keywords
model
output signal
grid
doping concentration
region
Prior art date
Application number
KR1020180062432A
Other languages
English (en)
Other versions
KR102318309B1 (ko
Inventor
서동찬
조만호
송우빈
정광식
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020180062432A priority Critical patent/KR102318309B1/ko
Priority to US16/266,143 priority patent/US10776549B2/en
Priority to CN201910410715.7A priority patent/CN110556304A/zh
Publication of KR20190136557A publication Critical patent/KR20190136557A/ko
Application granted granted Critical
Publication of KR102318309B1 publication Critical patent/KR102318309B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

3차원 구조의 도핑 농도 결정 방법 및 이를 이용한 반도체 장치의 제조 방법이 제공된다. 3차원 구조의 도핑 농도 결정 방법은, 복수의 층이 포함된 제1 영역을 포함하는 피측정 대상을 제공하고, 제1 영역에, 제1 입력 전기장의 시간에 따른 변화인 제1 입력 신호를 입력시켜, 제1 영역을 투과 또는 반사한 제1 출력 전기장의 시간에 따른 변화인 제1 출력 신호를 측정하고, 복수의 제1 모델링 층의 제1 구조 정보 및 복수의 제1 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 제1 모델을 생성하고, 제1 모델에, 제1 입력 신호를 입력값으로 하여, 제1 모델을 투과 또는 반사한 제2 출력 전기장의 시간에 따른 변화인 제2 출력 신호를 시간 영역에서 계산하고, 제1 출력 신호와 제2 출력 신호를 비교한 결과가 임계값보다 작으면 제1 모델을 제1 영역과 매핑시키고, 제1 모델을 기초로 복수의 층의 3차원 구조를 추정한 3차원 모델을 결정하는 것을 포함하고, 3차원 모델은, 복수의 층 각각의 도핑 농도에 대한 정보를 포함한다.

Description

3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법{A method for determining a doping concentration of a three-dimensional structure and a method of manufacturing a semiconductor device using the same}
본 발명은 3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 장치는 소형화 되고, 고성능화 되고 있다. 이에 따라, 반도체 장치에 복수의 층이 적층될 수 있다. 또한, 반도체 장치는 3차원 구조를 포함할 수 있다.
3차원 구조를 포함하는 반도체 장치에서, 도핑 농도를 분석하는 경우, 비접촉적 방법이 이용될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 시간 영역에서의 계산을 이용하여 피측정 대상의 3차원 구조의 도핑 농도를 결정할 수 있는 3차원 구조의 도핑 농도 결정 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 시간 영역에서의 계산을 이용하여 반도체 장치의 3차원 구조의 도핑 농도를 결정할 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 3차원 구조의 도핑 농도 결정 방법은, 복수의 층이 포함된 제1 영역을 포함하는 피측정 대상을 제공하고, 제1 영역에, 제1 입력 전기장의 시간에 따른 변화인 제1 입력 신호를 입력시켜, 제1 영역을 투과 또는 반사한 제1 출력 전기장의 시간에 따른 변화인 제1 출력 신호를 측정하고, 복수의 제1 모델링 층의 제1 구조 정보 및 복수의 제1 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 제1 모델을 생성하고, 제1 모델에, 제1 입력 신호를 입력값으로 하여, 제1 모델을 투과 또는 반사한 제2 출력 전기장의 시간에 따른 변화인 제2 출력 신호를 시간 영역에서 계산하고, 제1 출력 신호와 제2 출력 신호를 비교한 결과가 임계값보다 작으면 제1 모델을 제1 영역과 매핑시키고, 제1 모델을 기초로 복수의 층의 3차원 구조를 추정한 3차원 모델을 결정하는 것을 포함하고, 3차원 모델은, 복수의 층 각각의 도핑 농도에 대한 정보를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법은, 복수의 층이 적층된 제1 영역을 포함하는 반도체 기판을 제공하고, 상기 제1 영역을, 도펀트를 이용하여 도핑하고, 상기 도핑 후, 상기 제1 영역의 도핑 농도를 확인하는 것을 포함하고, 상기 제1 영역의 도핑 농도를 확인하는 것은, 상기 제1 영역에, 제1 입력 전기장의 시간에 따른 변화인 제1 입력 신호를 입력시켜, 상기 제1 영역을 투과 또는 반사한 제1 출력 전기장의 시간에 따른 변화인 제1 출력 신호를 측정하고, 복수의 제1 모델링 층의 제1 구조 정보 및 상기 복수의 제1 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 제1 모델을 생성하고, 상기 제1 모델에, 상기 제1 입력 신호를 입력값으로 하여, 상기 제1 모델을 투과 또는 반사한 제2 출력 전기장의 시간에 따른 변화인 제2 출력 신호를 시간 영역에서 계산하고, 상기 제1 출력 신호와 상기 제2 출력 신호를 비교한 결과가 임계값보다 작으면 상기 제1 모델을 상기 제1 영역과 매핑시키고, 상기 제1 모델을 기초로, 상기 복수의 층의 3차원 구조를 추정한 3차원 모델을 결정하는 것을 포함하고, 상기 3차원 모델은, 상기 복수의 층 각각의 도핑 농도에 대한 정보를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체는, 복수의 제1 모델링 층의 제1 구조 정보 및 상기 복수의 제1 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 제1 모델을 생성하고, 제1 입력 전기장의 시간에 따른 변화인 제1 입력 신호를 입력값으로 하여, 상기 제1 모델을 투과 또는 반사한 제1 출력 전기장의 시간에 따른 변화인 제1 출력 신호를 시간 영역에서 계산하고, 전기장의 시간에 따른 변화인 외부 입력값과 상기 제1 출력 신호를 비교하고, 상기 외부 입력값과 상기 제1 출력 신호를 비교한 결과를 기초로, 상기 제1 모델을 3차원 모델로 변환할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법을 설명하기 위한 순서도이다.
도 2a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법의 피측정 대상을 설명하기 위한 레이아웃도이다.
도 2b는 도 2a의 제1 영역에 대한 사시도이다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법의 제1 모델을 설명하기 위한 도면이다.
도 4a 및 도 4b 각각은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법의 그리드 영역 및 경계 조건을 설명하기 위한 도면이다.
도 5는 도 1의 단계(S220)를 설명하기 위한 순서도이다.
도 6a 및 도 6b는 도 1의 단계(S220)를 설명하기 위한 그래프들이다.
도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법의 3차원 모델을 설명하기 위한 도면이다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법을 설명하기 위한 순서도이다.
도 9는 도 8의 단계(S310)를 설명하기 위한 순서도이다.
도 10은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법을 이용한 반도체 장치의 제조 방법을 설명하기 위한 순서도이다.
도 11a 및 도 11b 각각은, 도 2b의 A-A' 선을 따라 절단한 단면도이다.
도 12는 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도를 결정하는 프로그램을 포함하는 컴퓨팅 시스템을 도시한 도면이다.
이하에서, 도 1 내지 도 7을 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법에 대해 설명한다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법을 설명하기 위한 순서도이다. 도 2a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법의 피측정 대상을 설명하기 위한 레이아웃도이다. 도 2b는 도 2a의 제1 영역(R1)에 대한 사시도이다.
도 1을 참조하면, 단계(S100)에서, 피측정 대상이 제공될 수 있다. 피측정 대상은, 제1 영역을 포함할 수 있다. 피측정 대상의 제1 영역은, 복수의 층을 포함할 수 있다. 피측정 대상의 제1 영역에 포함된 복수의 층은, 서로 적층되어 있을 수 있다.
도 1의 단계(S110)에서, 피측정 대상의 제1 영역에 제1 입력 신호가 입력되고, 제1 출력 신호가 측정될 수 있다.
제1 입력 신호는, 예를 들어, 시간 변화에 따른 제1 입력 전기장의 변화일 수 있다. 제1 입력 신호는, 예를 들어, 주파수가 약 0.01 THz 내지 10 THz 범위 내의 전자기파인, 테라헤르츠 파일 수 있다.
제1 출력 신호는, 예를 들어, 제1 입력 신호가 피측정 대상의 제1 영역을 통과한 투과파 및 제1 입력 신호가 피측정 대상의 제1 영역으로부터 반사된 반사파 중 어느 하나일 수 있다. 제1 입력 신호가 피측정 대상의 제1 영역으로부터 반사된 반사파는 예를 들어, 피측정 대상의 제1 영역의 최상면으로부터 반사된 것일 수 있다.
제1 출력 신호는, 예를 들어, 시간 변화에 따른 제1 출력 전기장의 변화일 수 있다.
도 2a 및 도 2b를 참조하면, 피측정 대상은, 복수의 층이 포함된 3차원 구조를 가질 수 있다. 몇몇 실시예에서, 피측정 대상은, 반도체 장치일 수 있다.
피측정 대상은 예를 들어, 베이스 층(10)을 포함할 수 있다. 베이스 층(10)은, 제1 영역(R1)을 포함할 수 있다.
베이스 층(10)의 제1 영역(R1)에는, 제1 층(11), 제2 층(12) 및 제3 층(13)이 적층되어 있을 수 있다. 도면에서, 제1 층(11), 제2 층(12) 및 제3 층(13)이 베이스 층(10) 내부에, 특정 형상으로 적층된 것이 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1 층(11), 제2 층(12) 및 제3 층(13)은, 3차원 구조를 형성한다면, 베이스 층(10) 상에 순차적으로 적층될 수도 있고, 다른 형상으로 패터닝되어 있을 수도 있음은 물론이다.
제1 입력 신호(Li)는, 피측정 대상의 제1 영역(R1)에 입력될 수 있다. 제1 입력 신호(Li)는, 제1 입력 전기장의 시간에 따른 변화(Ein(t))일 수 있다.
제1 출력 신호는, 제1 입력 신호(Li)가 피측정 대상의 제1 영역(R1)을 통과한 투과파(Ltt) 및 제1 입력 신호(Li)가 피측정 대상의 제1 영역(R1)으로부터 반사된 반사파(Ltr) 중 어느 하나일 수 있다. 이하에서는, 제1 출력 신호는 투과파(Ltt)인 것으로 설명한다. 그러나, 반사파(Ltr)에 대해서도 동일한 설명이 적용될 수 있음은 물론이다.
제1 출력 신호(Ltt)는, 제1 출력 전기장의 시간에 따른 변화(E1o(t))일 수 있다.
도 1을 참조하면, 단계(S200)에서, 모델이 생성될 수 있다.
모델은, 복수의 모델링 층의 구조 정보 및 복수의 모델링 층 각각의 도핑 농도에 대한 정보를 포함할 수 있다.
예를 들어, 복수의 모델링 층의 구조 정보는, 피측정 대상의 제1 영역의 복수의 층에 대한 구조 정보와 대응될 수 있다. 다시 말해서, 모델의 복수의 모델링 층의 배치는, 피측정 대상의 제1 영역의 복수의 층이 배치되는 이상적인 구조와 동일할 수 있다.
몇몇 실시예에서, 모델은, 2차원 이미지일 수 있다. 모델이 2차원 이미지인 경우, 모델은, 피측정 대상의 제1 영역의 단면도와 대응되는 구조 정보를 포함할 수 있다.
몇몇 실시예에서, 모델은, 3차원 이미지일 수 있다. 모델이 3차원 이미지인 경우, 모델은, 피측정 대상의 제1 영역의 사시도와 대응되는 구조 정보를 포함할 수 있다.
복수의 모델링 층 각각의 도핑 농도에 대한 정보는, 예를 들어, 피측정 대상의 제1 영역의 복수의 층 각각의 이상적인 도핑 농도에 대한 정보와 대응될 수 있다. 다시 말해서 모델은, 피측정 대상의 제1 영역의 복수의 층에 대해 도핑 공정을 수행한 후, 피측정 대상의 제1 영역의 복수의 층 각각이 가져야 할 이상적인 도핑 농도에 대한 정보를 포함할 수 있다.
도 1의 단계(S210)에서, 모델에 제1 입력 신호를 입력값으로 입력하여, 제2 출력 신호가 계산될 수 있다. 이 때 제2 출력 신호는, 시간 영역(time domain)에서 계산될 수 있다.
제1 입력 신호는, 단계(S110)에서 피측정 대상의 제1 영역에 입력시킨 입력 신호일 수 있다. 다시 말해서, 모델의 입력값은, 시간 변화에 따른 제1 입력 전기장의 변화 형태로 입력될 수 있다.
제2 출력 신호는, 예를 들어, 제1 입력 신호가 모델을 투과하였다고 가정하고 계산된 투과파 및 제1 입력 신호가 모델로부터 반사되었다고 가정하고 계산된 반사파 중 어느 하나일 수 있다. 제1 입력 신호가 모델로부터 반사되었다고 가정하고 계산된 반사파는, 모델의 최상면으로부터 반사된 것일 수 있다.
제2 출력 신호는, 예를 들어, 시간 변화에 따른 제2 출력 전기장의 변화일 수 있다.
제2 출력 신호는, 시간 영역에서 계산될 수 있다. 제2 출력 신호가 시간 영역에서 계산되는 경우, 모델의 전 영역의 구조 정보 및 도핑 농도에 대한 정보를 포함하는, 연속적인 시간 변화에 따른 하나의 제2 출력 신호를 얻을 수 있다. 따라서 계산의 복잡성이 감소될 수 있다. 제2 출력 신호는 예를 들어, 유한차분시간영역법(Finite Defference Time Domain; FDTD)을 이용하여 계산될 수 있다.
만약 제2 출력 신호가 주파수 영역에서 계산되는 경우, 주파수 변화에 따른 출력 전기장의 변화를 얻고, 주파수 변화에 따른 출력 전기장을 주파수 영역별로 나누어(즉, 이산화(discretize)), 각 주파수 영역에 대해 진폭과 위상을 구한 후, 모든 주파수 영역에 대해 합성해야 할 수 있다. 따라서, 계산의 복잡성이 증가될 수 있다.
반면, 제2 출력 신호가 시간 영역에서 계산되는 경우, 유한차분시간영영법을 이용하여 시간 변화에 따른 전기장의 변화를 얻기만 하면 되므로, 계산의 복잡성이 감소될 수 있다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법의 제1 모델(20m)을 설명하기 위한 도면이다. 도 4a 및 도 4b 각각은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법의 그리드 영역 및 경계 조건을 설명하기 위한 도면이다.
도 3을 참조하면, 제1 모델(20m)은, 복수의 제1 모델링 층(21m, 22m, 23m)의 구조 정보 및 복수의 제1 모델링 층(21m, 22m, 23m) 각각의 도핑 농도에 대한 정보(C1m, C2m, C3m)를 포함할 수 있다.
제1 모델(20m)은 복수의 제1 모델링 층(21m, 22m, 23m)을 포함할 수 있다. 복수의 제1 모델링 층(21m, 22m, 23m)의 배치 구조는, 피측정 대상의 제1 영역의 복수의 층(도 2b의 제1 내지 제3 층(11, 12, 13))의 배치 구조와 대응될 수 있다. 복수의 제1 모델링 층(21m, 22m, 23m)은, 제1 서브 모델링 층(21m), 제2 서브 모델링 층(22m) 및 제3 서브 모델링 층(23m)을 포함할 수 있다.
복수의 제1 모델링 층(21m, 22m, 23m) 각각의 도핑 농도에 대한 정보(C1m, C2m, C3m)는, 도핑 농도를 모르는 피측정 대상의 제1 영역의 복수의 층(도 2b의 제1 내지 제3 층(11, 12, 13)) 각각이 가져야 할 이상적인 도핑 농도일 수 있다.
제1 모델(20m)은 도 3에 도시된 바와 같이 2차원 이미지로 형성될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1 모델(20m)이 3차원 이미지로 형성되는 경우, 복수의 제1 모델링 층(21m, 22m, 23m)의 배치 구조 및 제1 모델(20m)의 이미지는, 도 2b에 도시된 피측정 대상의 복수의 층(11, 12, 13)의 배치 구조 및 피측정 대상의 제1 영역(R1)의 형상과 대응될 수 있다. 이하의 설명은 제1 모델(20m)이 3차원 이미지로 형성된 경우에도 적용될 수 있음은 물론이다.
제1 모델(20m)에, 제1 입력 신호(Li)가 입력값으로 입력되고, 제2 출력 신호가 시간 영역에서 계산될 수 있다.
제2 출력 신호는, 제1 입력 신호(Li)가 제1 모델(20m)을 통과한 투과파(Lmt) 및 제1 입력 신호(Li)가 제1 모델(20m)로부터 반사된 반사파(Lmr) 중 어느 하나일 수 있다. 이하에서는, 제2 출력 신호는 투과파(Lmt)인 것으로 설명한다. 그러나, 반사파(Lmr)에 대해서도 동일한 설명이 적용될 수 있음은 물론이다.
도 4a 및 도 4b를 참조하면, 제2 출력 신호(Lmt)는, 제2 출력 전기장의 시간에 따른 변화(E2o(t))일 수 있다. 즉, 제2 출력 신호(Lmt)는, 시간 영역에서 계산될 수 있다.
예를 들어, 제1 모델(20m)은, 복수의 그리드 영역(gr)으로 나뉘어질 수 있다. 제1 모델(20m)이 2차원 이미지인 경우, 복수의 그리드 영역(gr) 각각은, 예를 들어, 정사각형 및 직사각형 중 어느 하나의 형상을 가질 수 있다.
복수의 그리드 영역(gr)은, 제1 그리드 영역(gr1), 제2 그리드 영역(gr2), 제3 그리드 영역(gr3), 제4 그리드 영역(gr4) 및 제5 그리드 영역(gr5)을 포함할 수 있다. 제1 그리드 영역(gr1)은, 제1 변(gra), 제2 변(grb), 제3 변(grc) 및 제4 변(grd)을 포함할 수 있다. 제1 변(gra)과 제3 변(grc)은 x 방향으로 연장될 수 있고, 제2 변(grb)과 제4 변(grd)은 y 방향으로 연장될 수 있다.
제2 그리드 영역(gr2)은, 제1 그리드 영역(gr1)의 제1 변(gra)과 접하는 영역일 수 있다. 제3 그리드 영역(gr3)은, 제1 그리드 영역(gr1)의 제2 변(grb)과 접하는 영역일 수 있다. 제4 그리드 영역(gr4)은, 제1 그리드 영역(gr1)의 제3 변(grc)과 접하는 영역일 수 있다. 제5 그리드 영역(gr5)은, 제1 그리드 영역(gr1)의 제4 변(grd)과 접하는 영역일 수 있다. 예를 들어, 제5 그리드 영역(gr5), 제1 그리드 영역(gr1) 및 제3 그리드 영역(gr3)은, x 방향을 따라 배치될 수 있다. 제2 그리드 영역(gr2), 제1 그리드 영역(gr1) 및 제4 그리드 영역(gr4)은, y 방향을 따라 배치될 수 있다.
복수의 그리드 영역(gr) 각각은, 복수의 제1 모델링 층(21m, 22m, 23m) 중 적어도 어느 하나의 일부 영역을 포함할 수 있다. 또한, 복수의 그리드 영역(gr) 각각은, 복수의 제1 모델링 층(21m, 22m, 23m)의 서로 다른 영역을 포함할 수 있다.
예를 들어, 제1 그리드 영역(gr1), 제2 그리드 영역(gr2) 및 제5 그리드 영역(gr5)은, 제2 서브 모델링 층(22m)의 일부 영역을 포함하되, 서로 다른 제2 서브 모델링 층(22m)의 영역을 포함할 수 있다. 제3 그리드 영역(gr3) 및 제4 그리드 영역(gr4)은, 제1 서브 모델링 층(21m)의 일부 영역을 포함하되, 서로 다른 제1 서브 모델링 층(21m)의 영역을 포함할 수 있다.
제2 출력 신호(Lmt)를 시간 영역에서 계산하기 위해, 복수의 그리드 영역(gr) 각각과 접하는 적어도 네 개의 그리드 영역 각각과의 경계에서, 시간에 따른 전기장의 변화를 계산하여, 복수의 그리드 영역(gr) 각각에 대한 경계 조건을 얻을 수 있다. 복수의 그리드 영역(gr) 전체에 대한 신호인 제2 출력 신호(Lmt)는, 복수의 그리드 영역(gr) 각각의 경계 조건을 합성하여 시간 영역에서 계산될 수 있다.
구체적으로, 제1 그리드 영역(gr1)과 제2 그리드 영역(gr2)의 경계인 제1 변(gra)에서, 제1 경계 조건이 계산될 수 있다. 제1 경계 조건은, 제1 그리드 영역(gr1)과 제2 그리드 영역(gr2)의 경계에서 시간에 따른 전기장의 변화일 수 있다. 제1 그리드 영역(gr1)과 제3 그리드 영역(gr3)의 경계인 제2 변(grb)에서, 제2 경계 조건이 계산될 수 있다. 제2 경계 조건은, 제1 그리드 영역(gr1)과 제3 그리드 영역(gr3)의 경계에서 시간에 따른 전기장의 변화일 수 있다. 제1 그리드 영역(gr1)과 제4 그리드 영역(gr4)의 경계인 제3 변(grc)에서, 제3 경계 조건이 계산될 수 있다. 제3 경계 조건은, 제1 그리드 영역(gr1)과 제4 그리드 영역(gr4)의 경계에서 시간에 따른 전기장의 변화일 수 있다. 제1 그리드 영역(gr1)과 제5 그리드 영역(gr5)의 경계인 제4 변(grd)에서, 제4 경계 조건이 계산될 수 있다. 제4 경계 조건은, 제1 그리드 영역(gr1)과 제5 그리드 영역(gr5)의 경계에서 시간에 따른 전기장의 변화일 수 있다.
제1 내지 제4 경계 조건을 계산하기 위해, 예를 들어, 맥스웰 방정식이 이용될 수 있다. 이 때, 제1 모델(20m)이 2차원 이미지이므로, z 방향에 대해 균일한 전기장이 가해진다고 가정될 수 있다.
복수의 그리드 영역(gr) 중 하나의 그리드 영역에 대해, 네 개의 경계 조건이 계산되는 과정은, 복수의 그리드 영역(gr) 전체에 대해 수행될 수 있다. 복수의 그리드 영역(gr) 전체에 대한 모든 경계 조건을 합성하여, 시간 영역에서 제2 출력 신호(Lmt)가 계산될 수 있다.
한편, 제1 모델(20m)이 3차원 이미지인 경우, 복수의 그리드 영역(gr) 각각은 정육면체와 직육면체 중 어느 하나의 형상을 가질 수 있다. 이 경우, 복수의 그리드 영역(gr) 각각과 접하는 여덟 개의 그리드 영역 각각과의 경계에서, 시간에 따른 전기장의 변화를 계산하여, 복수의 그리드 영역(gr) 각각의 경계 조건을 얻을 수 있다. 복수의 그리드 영역(gr) 전체에 대한 신호인 제2 출력 신호(Lmt)는, 복수의 그리드 영역(gr) 각각의 경계 조건을 합성하여 시간 영역에서 계산될 수 있다.
다시 도 1을 참조하면, 도 1의 단계(S220)에서, 제1 출력 신호와 제2 출력 신호가 비교될 수 있다.
도 5는 도 1의 단계(S220)를 설명하기 위한 순서도이다. 도 6a 및 도 6b는 도 1의 단계(S220)를 설명하기 위한 그래프들이다. 도 6a의 x축은 주파수(ω)를 나타내고, y축은 출력 신호의 실수 값을 나타낼 수 있다. 도 6b의 x축은 주파수(ω)를 나타내고, y축은 출력 신호의 위상을 나타낼 수 있다.
도 5를 참조하면, 제1 출력 신호와 제2 출력 신호를 비교하는 것은, 단계(S221, S222, S223, S224, S225, S226)를 포함할 수 있다.
도 5, 도 6a 및 도 6b를 참조하면, 도 5의 단계(S221)에서, 제1 출력 신호는 주파수 영역으로 변환될 수 있다. 예를 들어, 제1 출력 전기장의 시간에 따른 변화(도 2b의 E1o(t))인 제1 출력 신호는 주파수 영역으로 변환되어, 신호의 제1 크기(Magnitude)와 제1 위상(Phase)의 형태 또는, 제1 실수부와 제1 허수부로 계산될 수 있다. 주파수 영역으로 변환된 제1 출력 신호에서, 제1 크기(Magnitude)는 제1 실수부 및 제1 허수부와 (1)과 같은 관계를 갖고, 제1 위상(Phase)은 제1 실수부 및 제1 허수부와 (2)와 같은 관계를 가질 수 있다.
(1)
Figure pat00001
(2)
Figure pat00002
도 6a의 제1 그래프(G1t)는, 제1 출력 신호의 제1 크기(Magnitude)를 나타낼 수 있다. 도 6b의 제2 그래프(G1p)는, 제1 출력 신호의 제1 위상(Phase)을 나타낼 수 있다. 제1 출력 신호는, 예를 들어, 고속 퓨리에 변환(fast Fourier transform)을 이용하여, 주파수 영역으로 변환될 수 있다.
도 5의 단계(S222)에서, 제2 출력 신호는 주파수 영역으로 변환될 수 있다. 예를 들어, 제2 출력 전기장의 시간에 따른 변화(도 4의 E2o(t))인 제2 출력 신호는 주파수 영역으로 변환되어, 신호의 제2 크기(Magnitude)와 제2 위상(Phase)의 형태 또는, 제2 실수부와 제2 허수부가 계산될 수 있다.
도 6a의 제3 그래프(G2t)는, 제2 출력 신호의 제2 크기(Magnitude)를 나타낼 수 있다. 도 6b의 제4 그래프(G2p)는, 제2 출력 신호의 제2 위상(Phase)을 나타낼 수 있다. 제2 출력 신호는, 예를 들어, 고속 퓨리에 변환을 이용하여, 주파수 영역으로 변환될 수 있다.
도 5의 단계(S223)에서, 신호의 제1 크기(Magnitude)와 제2 크기(Magnitude)가 비교되고, 제1 위상(Phase)과 제2 위상(Phase)이 서로 비교될 수 있다. 또는, 제1 실수부와 제2 실수부가 서로 비교되고, 제1 허수부와 제2 허수부가 서로 비교될 수 있다.
구체적으로, 제1 크기(Magnitude)와 제2 크기(Magnitude)의 차이의 절대값 또는, 제1 실수부와 제2 실수부의 차이의 제1 절대값은 제1 임계값과 비교될 수 있다. 예를 들어, 도 6a의 제1 그래프(G1t)와 제3 그래프(G2t)가 서로 비교될 수 있다. 또한, 제1 위상(Phase)과 제2 위상(Phase)의 차이의 절대값 또는, 제1 허수부와 제2 허수부의 차이의 제2 절대값은 제2 임계값과 비교될 수 있다. 예를 들어, 도 6b의 제2 그래프(G1p)와 제4 그래프(G2p)가 서로 비교될 수 있다.
도 5의 단계(S224)에서, 제1 절대값이 제1 임계값보다 작고, 제2 절대값이 제2 임계값보다 작은지 판단될 수 있다.
제1 절대값이 제1 임계값보다 작고, 제2 절대값이 제2 임계값보다 작으면, 단계(S225)에서, 모델과 제1 영역이 매핑될 수 있다. 구체적으로, 제1 절대값이 제1 임계값보다 작고, 제2 절대값이 제2 임계값보다 작으면, 모델(도 3의 제1 모델(20m))은, 피측정 대상의 제1 영역(도 2b의 제1 영역(R1))의 단면도로 추정될 수 있다.
도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법의 3차원 모델(200m)을 설명하기 위한 도면이다.
도 1, 도 5 및 도 7을 참조하면, 도 1의 단계(S230)에서, 피측정 대상의 복수의 층 각각의 도핑 농도에 대한 정보를 포함하는, 피측정 대상의 제1 영역의 3차원 구조가 결정될 수 있다. 3차원 구조는 예를 들어, 3차원 모델을 기초로 추정될 수 있다.
구체적으로, 피측정 대상의 제1 영역과 매핑된 모델(도 3의 제1 모델(20m))을 기초로, 3차원 모델(200m)이 추정될 수 있다. 3차원 모델(200m)의 x 방향으로의 단면도는, 모델(도 3의 제1 모델(20m))과 같을 수 있다.
3차원 모델(200m)은, 예를 들어, 복수의 3차원 모델링 층(210m, 220m, 230m)의 구조에 대한 정보 및 복수의 3차원 모델링 층(210m, 220m, 230m) 각각의 도핑 농도에 대한 정보(C1m, C2m, C3m)를 포함할 수 있다. 3차원 모델(200m)은, 피측정 대상의 제1 영역의 구조 및 제1 영역의 복수의 층 각각의 도핑 농도에 대한 정보를 포함할 수 있다. 다시 말해서, 피측정 대상은 3차원 모델(200m)이 보여주는 구조 및 복수의 층 각각의 도핑 농도를 갖고 있다고 결정될 수 있다.
다시 도 5를 참조하면, 단계(S224)에서, 제1 절대값이 제1 임계값보다 작고, 제2 절대값이 제2 임계값보다 작은지 판단될 수 있다.
제1 절대값이 제1 임계값보다 크거나, 제2 절대값이 제2 임계값보다 크면, 단계(S226)에서, 모델이 수정되어 도 1의 단계(S210)로 귀환될 수 있다.
구체적으로, 제1 절대값이 제1 임계값보다 크거나, 제2 절대값이 제2 임계값보다 크면, 모델의 구조 정보 및 도핑 농도에 대한 정보 중 어느 하나가 수정된 모델이 생성되어, 도 1의 단계(S210)부터 다시 반복되어 수행될 수 있다.
도 3과 도 5를 참조하면, 제1 절대값이 제1 임계값보다 큰 경우, 제1 모델(20m)이 수정되어, 복수의 제2 모델링 층의 구조 정보가 포함된 제2 모델이 생성될 수 있다. 복수의 제2 모델링 층의 구조 정보는, 복수의 제1 모델링 층(21m, 22m, 23m)의 구조 정보와 상이할 수 있다.
제2 절대값이 제2 임계값보다 큰 경우, 제1 모델(20m)이 수정되어, 복수의 제1 모델링 층(21m, 22m, 23m) 각각의 수정된 도핑 농도에 대한 정보가 포함된 제3 모델이 생성될 수 있다. 복수의 제1 모델링 층(21m, 22m, 23m) 각각의 수정된 도핑 농도에 대한 정보는, 복수의 제1 모델링 층(21m, 22m, 23m) 각각의 도핑 농도에 대한 정보(C1m, C2m, C3m)와 상이할 수 있다.
제1 절대값이 제1 임계값보다 크고, 제2 절대값이 제2 임계값보다 큰 경우, 제1 모델(20m)이 수정되어, 복수의 제2 모델링 층의 구조 정보 및 복수의 제2 모델링 층 각각의 도핑 농도에 대한 정보가 포함된 제4 모델이 생성될 수 있다. 복수의 제2 모델링 층 각각의 도핑 농도에 대한 정보는, 복수의 제1 모델링 층(21m, 22m, 23m) 각각의 도핑 농도에 대한 정보(C1m, C2m, C3m)와 상이할 수 있다.
다시 도 5를 참조하면, 단계(S226)에서 수정된 모델(예를 들어, 제2, 제3 및 제4 모델)이 생성된 후, 도 1의 단계(S210)에서 수정된 모델에 제1 입력 신호를 입력값으로 하여 출력 신호가 시간 영역에서 계산될 수 있다. 수정된 모델에 대해, 단계(S210) 이하의 단계들이 수행될 수 있다.
이하에서, 도 8 및 도 9를 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법을 설명하기 위한 순서도이다. 도 9는 도 8의 단계(S310)를 설명하기 위한 순서도이다.
도 8을 참조하면, 단계(S300)에서, 데이터 베이스가 생성될 수 있다. 구체적으로, 먼저 복수의 모델이 생성될 수 있다. 복수의 모델 각각은, 복수의 모델링 층의 구조 정보 및 복수의 모델링 층 각각의 도핑 농도에 대한 정보 중 적어도 어느 하나가 서로 상이할 수 있다.
복수의 모델 각각에, 제1 입력 신호가 입력값으로 입력되어, 복수의 제2 출력 신호가 각각 계산될 수 있다. 복수의 제2 출력 신호 각각은, 시간 영역에서 계산될 수 있다.
생성된 복수의 모델 및 계산된 복수의 제2 출력 신호는 데이터 베이스에 저장될 수 있다. 복수의 제2 출력 신호는 예를 들어, 시간 영역의 함수로 데이터 베이스에 저장될 수 있고, 또는 주파수 영역으로 변환되어 데이터 베이스에 저장될 수도 있다.
단계(S310)에서, 제1 출력 신호와 각각의 복수의 제2 출력 신호가 비교될 수 있다.
도 8의 단계(S310)는, 도 9의 단계(S311, S312, S313)를 포함할 수 있다.
도 9를 참조하면, 도 9의 단계(S311)에서, 제1 출력 신호는 주파수 영역으로 변환되어, 제1 크기(Magnitude)와 제1 위상(Phase) 또는, 제1 실수부 및 제1 허수부가 계산될 수 있다.
도 9의 단계(S312)에서, 복수의 제2 출력 신호 각각의 크기(Magnitude)와 제1 크기(Magnitude)가 비교되고, 복수의 제2 출력 신호 각각의 위상(Phase)과 제1 위상(Phase)이 비교될 수 있다. 또는, 복수의 제2 출력 신호 각각의 실수부와 제1 실수부가 비교되고, 복수의 제2 출력 신호 각각의 허수부와 제1 허수부가 비교될 수 있다. 이 때, 복수의 제2 출력 신호 각각의 크기(Magnitude)와 제1 크기(Magnitude)의 차이의 절대값 또는, 복수의 제2 출력 신호 각각의 실수부와 제1 실수부의 차이의 절대값이 제1 임계값보다 작고, 복수의 제2 출력 신호 각각의 위상(Phase)과 제1 위상(Phase)의 차이의 절대값 또는, 복수의 제2 출력 신호 각각의 허수부와 제1 허수부의 차이의 절대값이 제2 임계값보다 작은 출력 신호가 복수의 제2 출력 신호에 포함된 경우, 복수의 제2 출력 신호 중 어느 하나의 출력 신호가 탐색되어 결정될 수 있다.
만약, 복수의 제2 출력 신호 각각의 크기(Magnitude)와 제1 크기(Magnitude)의 차이의 절대값 또는, 복수의 제2 출력 신호 각각의 실수부와 제1 실수부의 차이의 절대값이 제1 임계값보다 작고, 복수의 제2 출력 신호 각각의 위상(Phase)과 제1 위상(Phase)의 차이의 절대값 또는, 복수의 제2 출력 신호 각각의 허수부와 제1 허수부의 차이의 절대값이 제2 임계값보다 작은 출력 신호가 복수의 제2 출력 신호에 포함되어 있지 않은 경우, 새로운 모델이 생성될 수 있다. 새로운 모델은, 복수의 모델에 포함되어 있지 않은 모델일 수 있다. 새로운 모델에 제1 입력 신호가 입력값으로 입력되어, 제3 출력 신호가 시간 영역에서 계산될 수 있다. 제3 출력 신호의 실수부와 제1 실수부의 차이의 절대값이 제1 임계값보다 작고, 제3 출력 신호의 허수부와 제1 허수부의 차이의 절대값이 제2 임계값보다 작으면, 새로운 모델은 데이터 베이스에 저장되어, 데이터 베이스가 업데이트될 수 있다.
여기서 제3 출력 신호는, 제1 입력 신호가 새로운 모델을 통과한 투과파 및 제1 입력 신호가 새로운 모델로부터 반사된 반사파 중 어느 하나일 수 있다. 제3 출력 신호는, 제3 출력 전기장의 시간에 따른 변화일 수 있다.
도 9의 단계(S313)에서, 결정된 복수의 제2 출력 신호 중 어느 하나의 출력 신호에 대응되는 복수의 모델 중 어느 하나의 모델은, 피측정 대상의 제1 영역과 매핑될 수 있다.
이후, 도 1의 단계(S230)에서, 복수의 모델 중 어느 하나의 모델을 기초로, 피측정 대상의 제1 영역의 3차원 구조가 추정될 수 있다.
이하에서, 도 10, 도 11a 및 도 11b를 이용하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법을 이용한 반도체 장치의 제조 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.
도 10은 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도 결정 방법을 이용한 반도체 장치의 제조 방법을 설명하기 위한 순서도이다. 도 11a 및 도 11b 각각은, 도 2b의 A-A' 선을 따라 절단한 단면도이다.
도 10, 도 11a 및 도 11b를 참조하면, 단계(S401)에서, 복수의 층(11, 12, 13)이 적층된 제1 영역을 포함하는 반도체 기판(1)이 제공될 수 있다.
단계(S403)에서, 복수의 층(11, 12, 13)이 적층된 제1 영역은, 도펀트를 이용해 도핑될 수 있다. 제1 층(11), 제2 층(12) 및 제3 층(13) 각각은, 제1 도핑 농도(C1), 제2 도핑 농도(C2) 및 제3 도핑 농도(C3) 각각을 가질 수 있다.
단계(S405)에서, 반도체 기판(1)의 제1 영역의 도핑 농도가 확인될 수 있다. 반도체 기판(1)의 제1 영역의 도핑 농도 확인은, 도 1 내지 도 7, 및 도 8 내지 도 9를 참조하여 설명한 3차원 구조의 도핑 농도 결정 방법을 이용하여 수행될 수 있다.
반도체 기판(1)의 제1 영역의 도핑 농도 확인 결과, 이상적인 제1 영역의 구조 및 복수의 층 각각의 도핑 농도에 부합하는 경우, 단계(S407)에서 후속의 반도체 장치의 제조 공정이 계속 진행될 수 있다.
반도체 기판(1)의 제1 영역의 도핑 농도 확인 결과, 이상적인 제1 영역의 구조 및 복수의 층 각각의 도핑 농도에 부합하지 않는 경우, 단계(S409)에서 반도체 기판(1)의 제1 영역의 도핑 농도가 조정될 수 있다.
예를 들어, 제1 층(11), 제2 층(12) 및 제3 층(13) 각각이, 제4 도핑 농도(C1'), 제5 도핑 농도(C2') 및 제6 도핑 농도(C3') 각각을 가질 수 있도록 조정될 수 있다.
제1 영역의 도핑 농도가 조정된 반도체 기판(2)에 대해, 단계(S405)의 제1 영역의 도핑 농도 확인 단계가 다시 수행될 수 있다.
이하에서, 도 12를 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도를 결정하는 프로그램을 포함하는 컴퓨팅 시스템에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.
도 12는 본 발명의 기술적 사상의 몇몇 실시예에 따른 3차원 구조의 도핑 농도를 결정하는 프로그램을 포함하는 컴퓨팅 시스템을 도시한 도면이다.
도 12를 참조하면, 컴퓨팅 시스템(500)은, 프로세서(510), 네트워크 인터페이스(570), 및 스토리지(560)를 포함할 수 있다. 컴퓨팅 시스템(500)은, 프로세서(510)와 연결되어 데이터 이동 통로가 되는 시스템 버스(550)를 포함할 수 있다.
네트워크 인터페이스(570)에는 다른 컴퓨팅 장치인 터미널 디바이스가 네트워크를 통해 연결될 수 있다. 예를 들면, 네트워크 인터페이스(570)에 연결되는 다른 컴퓨팅 장치인 터미널 디바이스는, 디스플레이 장치, 사용자 단말 등이 될 수 있다. 네트워크 인터페이스(570)는 이더넷, FireWire, USB 등이 될 수 있다.
스토리지(560)는, 예를 들어, 플래쉬 메모리(Flash memory)와 같은 비휘발성 메모리 소자, 하드 디스크 등으로 구현될 수 있다. 스토리지(560)는 3차원 구조의 도핑 농도 결정 프로그램(561)의 데이터를 저장할 수 있다. 3차원 구조의 도핑 농도 결정 프로그램(561)의 데이터는 바이너리 실행 파일 및 기타 리소스 파일을 포함할 수 있다.
또한, 스토리지(560)는, 도 8 및 도 9를 참조하여 설명한, 복수의 모델과 복수의 출력 신호를 포함하는 데이터 베이스를 포함할 수 있다. 데이터 베이스는 예를 들어, 3차원 구조의 도핑 농도 결정 프로그램(561)에 의해 생성 및 업데이트 될 수 있다.
프로세서(510)는 예를 들어, 3차원 구조의 도핑 농도 결정 프로그램(561)을 실행할 수 있다. 다만, 프로세서(510)는 3차원 구조의 도핑 농도 결정 프로그램(561)만을 실행할 수 있는 프로세서는 아닐 수 있다. 예를 들면, 프로세서(510)는 3차원 구조의 도핑 농도 결정 프로그램(561) 외에 다른 프로그램을 실행할 수도 있다.
3차원 구조의 도핑 농도 결정 프로그램(561)은 복수의 제1 모델링 층의 제1 구조 정보 및 복수의 제1 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 제1 모델을 생성하고, 제1 입력 신호를 입력값으로 하여 출력 신호를 시간 영역에서 계산하고, 전기장의 시간에 따른 변화인 외부 입력값과 출력 신호를 비교하고, 비교 결과를 기초로 제1 모델을 3차원 모델로 변환하는 프로그램이 저장될 수 있다.
또한, 3차원 구조의 도핑 농도 결정 프로그램(561)은, 도 4a 및 도 4b를 참조하여 설명한 복수의 그리드 영역을 이용하여 출력 신호를 시간 영역에서 계산할 수 있다.
시간 영역에서 계산되는 출력 신호는, 예를 들어, 앞서 도 1 내지 도 7, 도 8 내지 도 9, 및 도 10 내지 도 11b를 참조하여 설명한, 제2 출력 신호 및 제3 출력 신호 중 어느 하나일 수 있다. 외부 입력값은 예를 들어, 앞서 도 1 내지 도 7, 도 8 내지 도 9, 및 도 10 내지 도 11b를 참조하여 설명한, 제1 출력 신호일 수 있다.
사용자는, 네트워크를 통해, 스토리지(560)에 저장되어 있는 3차원 구조의 도핑 농도 결정 프로그램(561)을 터미널 디바이스에 다운로드 받아 저장 또는 실행하는 형식으로, 본 발명의 기술적 사상에 따른 3차원 구조의 도핑 농도 결정 방법을 실시할 수 있다.
소프트웨어적인 구현에 의하면, 절차나 기능과 같은 실시예들은 적어도 하나의 기능 또는 작동을 수행하게 하는 별개의 소프트웨어 모듈과 함께 구현될 수 있다. 소프트웨어 코드는 적절한 프로그램 언어로 쓰여진 소프트웨어 어플리케이션에 의해 구현될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
20m: 제1 모델 gr: 복수의 그리드 영역

Claims (10)

  1. 복수의 층이 포함된 제1 영역을 포함하는 피측정 대상을 제공하고,
    상기 제1 영역에, 제1 입력 전기장의 시간에 따른 변화인 제1 입력 신호를 입력시켜, 상기 제1 영역을 투과 또는 반사한 제1 출력 전기장의 시간에 따른 변화인 제1 출력 신호를 측정하고,
    복수의 제1 모델링 층의 제1 구조 정보 및 상기 복수의 제1 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 제1 모델을 생성하고,
    상기 제1 모델에, 상기 제1 입력 신호를 입력값으로 하여, 상기 제1 모델을 투과 또는 반사한 제2 출력 전기장의 시간에 따른 변화인 제2 출력 신호를 시간 영역에서 계산하고,
    상기 제1 출력 신호와 상기 제2 출력 신호를 비교한 결과가 임계값보다 작으면 상기 제1 모델을 상기 제1 영역과 매핑시키고,
    상기 제1 모델을 기초로 상기 복수의 층의 3차원 구조를 추정한 3차원 모델을 결정하는 것을 포함하고,
    상기 3차원 모델은, 상기 복수의 층 각각의 도핑 농도에 대한 정보를 포함하는 3차원 구조의 도핑 농도 결정 방법.
  2. 제 1항에 있어서,
    상기 제1 모델은 복수의 그리드 영역을 포함하고,
    상기 제2 출력 신호를 시간 영역에서 계산하는 것은,
    상기 복수의 그리드 영역 각각과 접하는 적어도 네 개의 그리드 영역 각각과의 경계에서, 시간에 따른 전기장의 변화를 계산하여, 상기 복수의 그리드 영역 각각의 경계 조건을 얻고,
    상기 복수의 그리드 영역 각각의 경계 조건을 합성하여, 상기 복수의 그리드 영역 전체에 대한 신호인 상기 제2 출력 신호를 시간 영역에서 계산하는 것을 포함하는 3차원 구조의 도핑 농도 결정 방법.
  3. 제 2항에 있어서,
    상기 복수의 그리드 영역은 제1, 제2, 제3, 제4 및 제5 그리드 영역을 포함하고,
    상기 제1 그리드 영역은, 제1, 제2, 제3 및 제4 변을 포함하고,
    상기 제2 그리드 영역은, 상기 제1 그리드 영역의 제1 변과 접하고,
    상기 제3 그리드 영역은 상기 제1 그리드 영역의 제2 변과 접하고,
    상기 제4 그리드 영역은 상기 제1 그리드 영역의 제3 변과 접하고,
    상기 제5 그리드 영역은 상기 제1 그리드 영역의 제4 변과 접하고,
    상기 복수의 그리드 영역 각각의 경계 조건을 얻는 것은,
    상기 제1 그리드 영역과 상기 제2 그리드 영역의 경계에서의 시간에 따른 전기장의 변화인 제1 경계 조건을 계산하고, 상기 제1 그리드 영역과 상기 제3 그리드 영역의 경계에서의 시간에 따른 전기장의 변화인 제2 경계 조건을 계산하고, 상기 제1 그리드 영역과 상기 제4 그리드 영역의 경계에서의 시간에 따른 전기장의 변화인 제3 경계 조건을 계산하고, 상기 제1 그리드 영역과 상기 제5 그리드 영역의 경계에서의 시간에 따른 전기장의 변화인 제4 경계 조건을 계산하는 것을 포함하는 3차원 구조의 도핑 농도 결정 방법.
  4. 제 1항에 있어서,
    상기 제1 모델을 포함하는 복수의 모델 각각에, 상기 제1 입력 신호를 입력값으로 하여, 상기 복수의 모델 각각을 투과 또는 반사한 복수의 제3 출력 전기장 각각의 시간에 따른 변화인 복수의 제3 출력 신호 계산하여, 상기 복수의 모델과 상기 복수의 제3 출력 신호를 포함하는 데이터 베이스를 생성하는 것을 더 포함하고,
    상기 복수의 제3 출력 신호는 상기 제2 출력 신호를 포함하고,
    상기 복수의 모델 각각은, 복수의 모델링 층의 구조 정보 및 상기 복수의 모델링 층 각각의 도핑 농도에 대한 정보를 포함하되,
    상기 복수의 모델 각각은, 상기 구조 정보 및 상기 도핑 농도에 대한 정보 중 적어도 어느 하나가 서로 상이한 3차원 구조의 도핑 농도 결정 방법.
  5. 제 4항에 있어서,
    상기 제1 출력 신호와 상기 제2 출력 신호를 비교한 결과가 상기 임계값보다 크면,
    상기 데이터 베이스를 이용하여, 상기 복수의 제3 출력 신호 각각과 상기 제1 출력 신호를 비교하는 것을 더 포함하는 3차원 구조의 도핑 농도 결정 방법.
  6. 제 5항에 있어서,
    상기 복수의 제3 출력 신호 각각과 상기 제1 출력 신호를 비교한 결과가 상기 임계값보다 크면,
    상기 데이터 베이스에 포함되지 않은 제2 모델을 형성하고,
    상기 제2 모델에 상기 제1 입력 신호를 입력시켜, 상기 제2 모델을 투과 또는 반사한 제4 출력 전기장의 시간에 따른 변화인 제4 출력 신호를 시간 영역에서 계산하고,
    상기 제2 모델 및 상기 제4 출력 신호를 상기 데이터 베이스에 추가하여, 상기 데이터 베이스를 업데이트하는 것을 더 포함하고,
    상기 제2 모델은 복수의 제2 모델링 층의 제2 구조 정보 및 상기 복수의 제2 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 3차원 구조의 도핑 농도 결정 방법.
  7. 제 1항에 있어서,
    상기 제1 출력 신호와 상기 제2 출력 신호를 비교한 결과가 상기 임계값보다 크면,
    복수의 제2 모델링 층의 제2 구조 정보 및 상기 복수의 제2 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 제2 모델을 생성하고,
    상기 제2 모델에 상기 제1 입력 신호를 입력값으로 하여, 상기 제2 모델을 투과 또는 반사한 제3 출력 전기장의 시간에 따른 변화인 제3 출력 신호를 시간 영역에서 계산하고,
    상기 제1 출력 신호와 상기 제3 출력 신호를 비교하는 것을 더 포함하는 3차원 구조의 도핑 농도 결정 방법.
  8. 복수의 제1 모델링 층의 제1 구조 정보 및 상기 복수의 제1 모델링 층 각각의 도핑 농도에 대한 정보를 포함하는 제1 모델을 생성하고,
    제1 입력 전기장의 시간에 따른 변화인 제1 입력 신호를 입력값으로 하여, 상기 제1 모델을 투과 또는 반사한 제1 출력 전기장의 시간에 따른 변화인 제1 출력 신호를 시간 영역에서 계산하고,
    전기장의 시간에 따른 변화인 외부 입력값과 상기 제1 출력 신호를 비교하고,
    상기 외부 입력값과 상기 제1 출력 신호를 비교한 결과를 기초로, 상기 제1 모델을 3차원 모델로 변환하는 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체.
  9. 제 8항에 있어서,
    상기 제1 모델은 복수의 그리드 영역을 포함하고,
    상기 제1 출력 신호를 시간 영역에서 계산하는 것은,
    상기 복수의 그리드 영역 각각과 접하는 네 개의 그리드 영역 각각과의 경계에서, 시간에 따른 전기장의 변화를 계산하여, 상기 복수의 그리드 영역 각각의 경계 조건을 얻고,
    상기 복수의 그리드 영역 각각의 경계 조건을 합성하여, 상기 복수의 그리드 영역 전체에 대한 신호인 상기 제1 출력 신호를 시간 영역에서 계산하는 것을 포함하는 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체.
  10. 제 8항에 있어서,
    상기 제1 모델을 포함하는 복수의 모델 각각에, 상기 제1 입력 신호를 입력값으로 하여, 상기 복수의 모델 각각을 투과 또는 반사한 복수의 제3 출력 전기장 각각의 시간에 따른 변화인 복수의 제3 출력 신호 계산하여, 상기 복수의 모델과 상기 복수의 제3 출력 신호를 포함하는 데이터 베이스를 생성하는 것을 더 포함하고,
    상기 복수의 제3 출력 신호는 상기 제1 출력 신호를 포함하고,
    상기 복수의 모델 각각은, 복수의 모델링 층의 구조 정보 및 상기 복수의 모델링 층 각각의 도핑 농도에 대한 정보를 포함하되,
    상기 복수의 모델 각각은, 상기 구조 정보 및 상기 도핑 농도에 대한 정보 중 적어도 어느 하나가 서로 상이한 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체.
KR1020180062432A 2018-05-31 2018-05-31 3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법 KR102318309B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180062432A KR102318309B1 (ko) 2018-05-31 2018-05-31 3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법
US16/266,143 US10776549B2 (en) 2018-05-31 2019-02-04 Method of manufacturing a semiconductor device using the same
CN201910410715.7A CN110556304A (zh) 2018-05-31 2019-05-16 确定三维结构的掺杂浓度的方法及制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180062432A KR102318309B1 (ko) 2018-05-31 2018-05-31 3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190136557A true KR20190136557A (ko) 2019-12-10
KR102318309B1 KR102318309B1 (ko) 2021-10-28

Family

ID=68694056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062432A KR102318309B1 (ko) 2018-05-31 2018-05-31 3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US10776549B2 (ko)
KR (1) KR102318309B1 (ko)
CN (1) CN110556304A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111898333B (zh) * 2020-06-24 2021-12-10 北京智芯仿真科技有限公司 集成电路频率响应频率点提取与响应曲线计算方法及装置
US20240054333A1 (en) * 2022-08-09 2024-02-15 Applied Materials, Inc. Piecewise functional fitting of substrate profiles for process learning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875873B1 (ko) * 2000-06-20 2008-12-24 가부시키가이샤 니콘 반도체의 불순물농도 검사장치 및 검사방법
KR101712890B1 (ko) * 2015-10-13 2017-03-08 한국표준과학연구원 연속파 THz 빔 스캔을 이용한 고속 3차원 영상 탐지 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476927B (zh) * 2007-05-18 2015-03-11 Semiconductor Energy Lab 半導體裝置的製造方法
KR101116356B1 (ko) * 2010-01-29 2012-03-09 주식회사 하이닉스반도체 플라즈마 도핑 방법 및 그를 이용한 반도체장치 제조 방법
KR101264099B1 (ko) 2011-07-07 2013-05-14 한국전기연구원 다중 접합 반도체의 공극 검사 장치 및 방법
US8492272B2 (en) * 2011-07-29 2013-07-23 International Business Machines Corporation Passivated through wafer vias in low-doped semiconductor substrates
US9599555B2 (en) 2014-11-13 2017-03-21 Rochester Institute Of Technology Doping profile measurement using terahertz time domain spectroscopy (THz-TDS)
US10215554B2 (en) 2015-04-17 2019-02-26 Industry-University Cooperation Foundation Hanyang University Apparatus and method for non-contact sample analyzing using terahertz wave
KR101925677B1 (ko) 2015-04-17 2018-12-07 한양대학교 산학협력단 테라헤르츠파를 이용한 비접촉 방식의 시편 분석장치 및 분석방법
US10032681B2 (en) * 2016-03-02 2018-07-24 Lam Research Corporation Etch metric sensitivity for endpoint detection
US10762267B2 (en) * 2016-05-30 2020-09-01 Coventor, Inc. System and method for electrical behavior modeling in a 3D virtual fabrication environment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875873B1 (ko) * 2000-06-20 2008-12-24 가부시키가이샤 니콘 반도체의 불순물농도 검사장치 및 검사방법
KR101712890B1 (ko) * 2015-10-13 2017-03-08 한국표준과학연구원 연속파 THz 빔 스캔을 이용한 고속 3차원 영상 탐지 장치
EP3156762A1 (en) * 2015-10-13 2017-04-19 Korea Research Institute Of Standards And Science High-speed 3d imaging system using continuous-wave thz beam scan

Also Published As

Publication number Publication date
CN110556304A (zh) 2019-12-10
US10776549B2 (en) 2020-09-15
US20190370429A1 (en) 2019-12-05
KR102318309B1 (ko) 2021-10-28

Similar Documents

Publication Publication Date Title
US11270519B2 (en) Method of processing point cloud data based on neural network
CN101413791B (zh) 在光学计量中用近似和精细衍射模型确定结构的轮廓参数
Maleika The influence of the grid resolution on the accuracy of the digital terrain model used in seabed modeling
WO2022105062A1 (zh) 用于光学量测的方法、系统、计算设备和存储介质
US20140257750A1 (en) System and method for estimating uncertainty for geophysical gridding routines lacking inherent uncertainty estimation
KR102318309B1 (ko) 3차원 구조의 도핑 농도 결정 방법, 이를 이용한 반도체 장치의 제조 방법
Persova et al. Improving the computational efficiency of solving multisource 3-D airborne electromagnetic problems in complex geological media
Ding et al. Performance evaluation of GPU-accelerated spatial interpolation using radial basis functions for building explicit surfaces
CN105678076A (zh) 点云测量数据质量评估优化的方法及装置
CN110221342A (zh) 基于三维速度模型的震源定位方法、装置及存储介质
Vatutin et al. Comparison of sequential methods for getting separations of parallel logic control algorithms using volunteer computing
US20020025074A1 (en) Systems and methods for adaptive sampling and estimating a systematic relationship between a plurality of points
TW201729960A (zh) 基於立體視覺的隨機地圖產生和貝氏更新
Mahadevan et al. Metrics for Intercomparison of Remapping Algorithms (MIRA) protocol applied to Earth system models
Cuomo et al. A class of piecewise interpolating functions based on barycentric coordinates
CN104240301A (zh) 地质曲面重构方法及设备
Kole et al. Higher-order unconditionally stable algorithms to solve the time-dependent Maxwell equations
JP5093604B2 (ja) フィレット面認識方法、フィレット面認識プログラム及び計測情報処理装置
US20230025981A1 (en) Method and apparatus with grid map generation
CN110570511A (zh) 点云数据的处理方法、装置、系统和存储介质
CN111368120B (zh) 目标指纹库构建方法、装置、电子设备及存储介质
CN113763565A (zh) 一种基于结构化网格的目标粗糙表面生成方法
Polic et al. Uncertainty computation in large 3d reconstruction
Mehrabi et al. On estimating the curvature attributes and strain invariants of deformed surface through radial basis functions
JP7435779B2 (ja) 測距誤差算出装置、測距誤差算出方法及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right