KR20190134203A - Rf switch device with an air-gap and method of manufacturing the same - Google Patents
Rf switch device with an air-gap and method of manufacturing the same Download PDFInfo
- Publication number
- KR20190134203A KR20190134203A KR1020180059548A KR20180059548A KR20190134203A KR 20190134203 A KR20190134203 A KR 20190134203A KR 1020180059548 A KR1020180059548 A KR 1020180059548A KR 20180059548 A KR20180059548 A KR 20180059548A KR 20190134203 A KR20190134203 A KR 20190134203A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- drain
- source
- air gap
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 406
- 239000002184 metal Substances 0.000 claims abstract description 406
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000000926 separation method Methods 0.000 claims description 14
- 230000000295 complement effect Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 20
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 150000002739 metals Chemical group 0.000 description 16
- 230000000694 effects Effects 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
Description
본 발명은 에어갭이 형성된 알에프 스위치 소자 및 제조방법에 관한 것으로, 더욱 상세하게는 소스 메탈 및 드레인 메탈 간 이격 공간 사이에 저 유전상수를 가지는 공기로 이루어지는 에어갭을 형성함으로써 소스 메탈 및 드레인 메탈 간 커플링에 의하여 발생하는 기생 커패시턴스 성분 감소 및 지연 상수 감소로 반도체 칩의 신호 전달 속도 저하를 방지할 수 있도록 하는 스위치 소자 및 그 제조방법에 관한 것이다. The present invention relates to an RF switch element having an air gap and a manufacturing method, and more particularly, between the source metal and the drain metal by forming an air gap made of air having a low dielectric constant between the space between the source metal and the drain metal. The present invention relates to a switch element and a method for manufacturing the same, which can prevent a signal transmission speed of a semiconductor chip from being reduced by reducing parasitic capacitance components and delay constants generated by coupling.
반도체 소자는 고집적화 되어가는 추세에 있으며 이에 따라 동일 레벨(LEVEL)에 형성되는 소스 메탈 및 드레인 메탈 간 이격 거리가 가까워져, 상호 인접한 측에 위치하는 추세에 있다. 다만, 이와 같이 소스 메탈 및 드레인 메탈이 인접한 측에 위치할수록 인접한 메탈들 간에 크로스토크(CROSS-TALK)가 발생하며 기생 커패시턴스가 증가되는 문제가 발생한다. Semiconductor devices are becoming increasingly integrated, and thus, the separation distance between the source metal and the drain metal formed at the same level (LEVEL) is close to each other, and thus, the semiconductor devices are located on adjacent sides. However, as the source metal and the drain metal are located on the adjacent side in this way, crosstalk (CROSS-TALK) occurs between the adjacent metals and the parasitic capacitance increases.
즉, 반도체 소자의 사이즈가 소형화됨으로써 소스 메탈 및 드레인 메탈 간의 커플링을 통한 기생 커패시턴스가 반도체 소자 제조 공정 중에 자연스럽게 발생하며, 이러한 기생 커패시턴스의 증가는 신호 전달 속도와 반비례 관계를 가지는 지연상수(DELAY CONSTANT; RC)의 크기를 증가시킨다. 결국, 기생 커패시턴스의 증가는 결국 소자의 전체 신호 전달 속도를 감소시켜 반도체 소자 특성을 저하시킨다. In other words, as the size of the semiconductor device becomes smaller, parasitic capacitance through coupling between the source metal and the drain metal occurs naturally during the semiconductor device manufacturing process, and the increase of the parasitic capacitance is inversely related to the signal transmission speed. Increase the size of RC). As a result, an increase in parasitic capacitance eventually reduces the overall signal transfer rate of the device, thereby degrading semiconductor device characteristics.
이러한 문제는 알에프(Radio Frequency; RF) 스위치 소자에도 마찬가지로 발생한다. 즉, 온저항(Rsp)과 기생 커패시턴스의 곱으로 수치화되는, 알에프 스위치 소자의 성능지수(Figure On Merits; FOM)가 커질 수밖에 없다. This problem also occurs in the radio frequency (RF) switch element. That is, the figure on merits (FOM) of the RF switch element, which is quantified by the product of the on-resistance Rsp and the parasitic capacitance, must increase.
그러므로 이와 같이 기생 커패시턴스 증가에 따른 소자 특성 저하 문제점을 해결하기 위하여 다양한 시도가 진행 중에 있다.Therefore, various attempts have been made to solve the problem of deterioration of device characteristics caused by an increase in parasitic capacitance.
도 1은 종래의 스위치 소자에 대한 부분 단면도이다.1 is a partial cross-sectional view of a conventional switch element.
이하에서는 종래의 스위치 소자(900)의 구조에 대하여 첨부된 도면을 참고하여 설명하도록 한다.Hereinafter, a structure of a
도 1을 참조하면, 종래의 스위치 소자(900)는 기판(902) 표면 상측에 형성되는 게이트 구조물(910), 상기 기판(902) 표면에 인접하여 상호 이격 형성되는 소스 영역(920) 및 드레인 영역(930)으로 이루어진다.Referring to FIG. 1, a
또한, 소스 영역(920) 상에는 소스 메탈 컨택(940)이 형성되고 상기 소스 메탈 컨택(940) 상에 소스 메탈(950)이 형성되어 상호 전기적으로 연결될 수 있도록 한다. 그리고 드레인 영역(930) 상에는 드레인 메탈 컨택(960)이 형성되고 상기 드레인 메탈 컨택(960) 상에 드레인 메탈(970)이 형성되어 상호 전기적으로 연결될 수 있도록 한다.In addition, a
이 때, 소자의 집적화에도 불구하고 상기 소스 메탈(950) 및 드레인 메탈(970)은 일반적으로 절연물질이 용이하게 침투되어, 양 메탈(950, 970) 간 이격 공간 사이에 에어갭이 형성되지 않을 정도로 충분한 거리를 가지고 형성되도록 하는 것이 일반적이다. 에어갭이 형성되는 경우 상기 소스 메탈(950) 및 드레인 메탈(970)의 상측으로 적층되는 구성들(예를 들어, 절연막 등)의 피지컬이 불안정해질 수 있으며, 예를 들어 에어갭 내측으로 금속 물질 침투시 원치 않는 메탈 돌기 등이 형성될 수 있기 때문이다.At this time, despite the integration of the device, the
해당 메탈 돌기가 인접한 메탈(950, 970)과 접촉하는 경우 전기적으로 연결되어 전체적인 소자 오작동의 원인이 되기도 한다.When the metal protrusion contacts the
전술한 문제점들은 해결하기 위하여, 본 발명의 발명자는 소스 메탈 및 드레인 메탈 간 이격 공간 사이에 에어갭을 형성하여 양 메탈 간 커플링에 따른 기생 커패시턴스 증가를 방지함으로써 소자의 품질을 향상시킬 수 있도록 하는 알에프 스위치 소자 및 그 제조방법에 대하여 개시하고자 한다.In order to solve the above problems, the inventors of the present invention form an air gap between the space between the source metal and drain metal to prevent the increase of parasitic capacitance due to the coupling between the two metals to improve the quality of the device An RF switch element and a method of manufacturing the same are disclosed.
앞서 본 종래 기술의 문제점을 해결하기 위하여 안출된 것으로,In order to solve the problems of the prior art,
본 발명은 드레인 메탈과 소스 메탈을, 양 메탈들 간의 이격 공간 내에 하부 절연층이 전부 침투하지 못하여 저 유전상수 값을 가지는 공기로 이루어지는 에어갭을 형성할 수 있도록 하는데 적합한 이격 거리로 배치하여 상기 드레인 메탈 및 소스 메탈 간 크로스토크 발생 및 기생 커패시턴스의 증가를 방지하고, 지연상수의 크기를 감소시킴으로써 전체 신호 전달 속도를 향상시킬 수 있도록 하는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.According to the present invention, the drain metal and the source metal are disposed at a separation distance suitable to allow an air gap made of air having a low dielectric constant value to prevent penetration of the lower insulating layer entirely in the space between the metals. It is an object of the present invention to provide an air gap-shaped switch element and a manufacturing method for preventing crosstalk between metal and source metal and increasing parasitic capacitance and improving overall signal transmission speed by reducing the magnitude of delay constant. .
또한, 본 발명은 에어갭이 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않는 위치에 형성될 수 있도록 하여, 에어갭 발생 공간 내에 침투할 가능성이 있는 금속물질 등이 소스 메탈 및 드레인 메탈과의 접촉에 의해 크로스토크 발생 등 소자 특성을 저하시키는 것을 미연에 방지할 수 있도록 하는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.In addition, the present invention allows the air gap can be formed in a position not in contact with one side of the adjacent source metal and / or drain metal, so that the metal material and the like that may penetrate into the air gap generating space, the source metal and drain metal It is an object of the present invention to provide a switch element and a manufacturing method in which an air gap is formed so as to prevent deterioration of device characteristics such as crosstalk generation due to contact with it.
또한, 본 발명은 소스 메탈 및 드레인 메탈 사이 이격 공간에 더미 메탈을 추가로 형성하여, 상기 더미 메탈과 인접한 소스 메탈, 그리고 인접한 드레인 메탈 사이 이격 공간에 각각의 에어갭을 형성함으로써 크로스토크 발생 및 기생 커패시턴스 증가를 더욱 용이하게 차단하여 제품 품질 향상을 도모할 수 있도록 하는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.In addition, the present invention further forms a dummy metal in the spaced space between the source metal and the drain metal to form crosstalk generation and parasitics by forming respective air gaps in the spaced space between the dummy metal and the adjacent source metal and the adjacent drain metal. It is an object of the present invention to provide a switch element and a manufacturing method in which an air gap is formed to more easily block an increase in capacitance to improve product quality.
또한, 본 발명은 소스 메탈 및 드레인 메탈 간 이격 거리 조절만으로 별도의 추가 공정 없이 에어갭이 형성되도록 하여 공정 속도 및 경제성에 영향을 미치지 않도록 하는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a switch element and a method for manufacturing an air gap is formed so that the air gap is formed without a separate additional process only by adjusting the separation distance between the source metal and drain metal so as not to affect the process speed and economics. There is this.
또한, 본 발명은 더미 메탈을 소스 메탈 및 드레인 메탈과 동일 재질로 동일 공정 상에서 형성되도록 하여 추가 공정을 필요로 하지 않는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a switch element and a method of manufacturing an air gap is formed so that the dummy metal is formed on the same process with the same material as the source metal and drain metal, and does not require an additional process.
본 발명은 앞서 상술한 목적을 달성하기 위하여 다음과 같은 구성을 가진 실시예에 의하여 구현될 수 있다.The present invention can be implemented by an embodiment having the following configuration to achieve the above object.
본 발명의 일 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자는 반도체 기판 상에 형성되는 BOX층; 상기 BOX층 상에 형성되는 반도체층; 상기 반도체층 상에 형성되며 멀티 핑거 구조를 가지는 복수의 전계 효과 트랜지스터; 상기 반도체층 상세 순차적으로 형성되는 하부 절연층 및 상부 절연층; 상기 하부 절연층을 관통하여 소스 영역 상에 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제1 메탈컨택; 상기 하부 절연층을 관통하여 드레인 영역 상에 형성되며, 상기 제1 메탈컨택과 수평 방향으로 이격되고 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제2 메탈컨택; 상기 제1 메탈컨택 상에 형성되는 소스 메탈; 상기 제2 메탈컨택 상에 상기 소스 메탈과 수평 방향으로 이격 형성되는 드레인 메탈; 및 상기 소스 메탈 및 드레인 메탈의 이격 공간에 형성되는 에어갭;을 포함하는 것을 특징으로 한다.According to an embodiment of the present invention, an air gap formed switch element according to the present invention includes a BOX layer formed on a semiconductor substrate; A semiconductor layer formed on the BOX layer; A plurality of field effect transistors formed on the semiconductor layer and having a multi-finger structure; A lower insulating layer and an upper insulating layer sequentially formed in detail of the semiconductor layer; A first metal contact penetrating through the lower insulating layer and having an upper end thereof substantially aligned with a lower surface of the upper insulating layer on a source region; A second metal contact formed through the lower insulating layer on the drain region and spaced apart from the first metal contact in a horizontal direction and having an upper end thereof substantially coinciding with a lower surface of the upper insulating layer; A source metal formed on the first metal contact; A drain metal spaced apart from the source metal in a horizontal direction on the second metal contact; And an air gap formed in the spaced space between the source metal and the drain metal.
본 발명의 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 에어갭은 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않도록 위치하는 것을 특징으로 한다.According to another embodiment of the present invention, the air gap formed in the switch element in which the air gap is formed according to the present invention is characterized in that it is positioned so as not to be in contact with one side of the adjacent source metal and / or drain metal.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 소스 메탈 및 드레인 메탈 사이 이격 공간에 인접한 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈;을 추가로 포함하는 것을 특징으로 한다.According to still another embodiment of the present invention, a dummy metal spaced apart from the source metal and the drain metal adjacent to the space between the source metal and the drain metal formed in the air gap formed switch element according to the present invention; It is characterized by including.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 더미 메탈은 소스 메탈 및 드레인 메탈과 동일 재질로 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, the dummy metal formed in the switch element having an air gap according to the present invention is characterized in that it is formed of the same material as the source metal and drain metal.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 더미 메탈은 플로팅 도체인 것을 특징으로 한다.According to another embodiment of the present invention, the dummy metal formed in the switch element having an air gap according to the present invention is characterized in that the floating conductor.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 에어갭은 더미 메탈과 인접한 소스 메탈 사이 이격 공간 내에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 이격 공간 내에 각각 형성되는 것을 특징으로 한다.According to another embodiment of the invention, the air gap formed in the switch element is formed in the air gap according to the present invention in the space between the dummy metal and the adjacent source metal, and in the space between the dummy metal and the adjacent drain metal, respectively It is characterized by being formed.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자는 반도체 기판 상에 형성되는 하부 절연층; 상기 하부 절연층 상에 형성되는 상부 절연층; 상기 하부 절연층을 관통하여 소스 영역 상에 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제1 메탈컨택; 상기 하부 절연층을 관통하여 드레인 영역 상에 형성되며, 상기 제1 메탈컨택과 수평 방향으로 이격되고 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제2 메탈컨택; 상기 제1 메탈컨택 상에 형성되는 소스 메탈; 상기 제2 메탈컨택 상에 상기 소스 메탈과 수평 방향으로 이격 형성되는 드레인 메탈; 상기 소스 메탈 및 드레인 메탈 사이 이격 공간에 인접한 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈; 및 더미 메탈과 인접한 소스 메탈 사이 이격 공간 내에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 이격 공간 내에 각각 형성되며 인접한 소스 메탈 또는 드레인 메탈, 그리고 더미 메탈과 접촉되지 않도록 형성되는 에어갭;을 포함하는 것을 특징으로 한다.According to still another embodiment of the present invention, an air gap formed switch element according to the present invention includes a lower insulating layer formed on a semiconductor substrate; An upper insulating layer formed on the lower insulating layer; A first metal contact penetrating through the lower insulating layer and having an upper end thereof substantially aligned with a lower surface of the upper insulating layer on a source region; A second metal contact formed through the lower insulating layer on the drain region and spaced apart from the first metal contact in a horizontal direction and having an upper end thereof substantially coinciding with a lower surface of the upper insulating layer; A source metal formed on the first metal contact; A drain metal spaced apart from the source metal in a horizontal direction on the second metal contact; A dummy metal spaced apart from the source metal and the drain metal adjacent to the spaced space between the source metal and the drain metal; And an air gap formed in the spaced space between the dummy metal and the adjacent source metal and in the spaced space between the dummy metal and the adjacent drain metal, and formed so as not to be in contact with the adjacent source metal or the drain metal, and the dummy metal. It is done.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 더미 메탈은 소스 메탈 및 드레인 메탈과 동일 재질로 이루어져 상기 소스 메탈 및 드레인 메탈 제조시 함께 제조될 수 있는 것을 특징으로 한다.According to another embodiment of the present invention, the dummy metal formed in the switch element is formed in the air gap according to the present invention is made of the same material as the source metal and drain metal can be manufactured together when manufacturing the source metal and drain metal It is characterized by.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 더미 메탈은 플로팅 도체인 것을 특징으로 한다.According to another embodiment of the present invention, the dummy metal formed in the switch element having an air gap according to the present invention is characterized in that the floating conductor.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 에어갭의 깊이는 소스 메탈 및/또는 드레인 메탈의 형성 두께보다 작은 크기로 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, the depth of the air gap formed in the switch element is formed in the air gap according to the invention is characterized in that the size formed smaller than the thickness of the source metal and / or drain metal.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 에어갭의 최상부는 소스 메탈 및/또는 드레인 메탈의 최상 측보다 낮은 위치에, 그 최하부는 소스 메탈 및/또는 드레인 메탈의 최하 측보다 높은 위치에 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, the uppermost portion of the air gap formed in the switch element having an air gap according to the present invention is located at a lower position than the uppermost side of the source metal and / or the drain metal, and the lowermost portion thereof is the source metal and And / or formed at a position higher than the lowest side of the drain metal.
본 발명의 일 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법은 반도체 기판 상에 제1 희생층을 증착하는 단계; 제1 및 제2 메탈컨택이 배치될 위치와 상보적인 위치가 개방되도록 상기 제1 희생층 상에 포토레지스트 패턴을 형성하는 단계; 식각 마스크로 상기 제1 희생층을 식각하여 제1 컨택홀 및 제2 컨택홀을 형성하는 단계; 상기 제1 희생층 상에 제1 금속층을 형성하여 상기 제1 및 제2 컨택홀을 따라 제1 및 제2 메탈컨택을 형성하는 단계; 상기 제1 희생층 제거 후 하부 절연층을 증착하는 단계; 상기 하부 절연층 상에 제2 희생층을 증착하는 단계; 상기 소스 메탈 및 드레인 메탈이 형성될 위치와 상보적인 위치가 개방되도록 상기 제2 희생층 상에 포토레지스트 패턴을 형성하는 단계; 상기 제2 희생층 상에 제2 금속층을 형성하여 소스 메탈과, 상기 소스 메탈과 수평 방향으로 이격되는 드레인 메탈을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an embodiment of the present invention, an air gap formed switch element manufacturing method according to the present invention comprises the steps of depositing a first sacrificial layer on a semiconductor substrate; Forming a photoresist pattern on the first sacrificial layer to open a position complementary to a position where the first and second metal contacts are to be disposed; Etching the first sacrificial layer with an etching mask to form a first contact hole and a second contact hole; Forming a first metal layer on the first sacrificial layer to form first and second metal contacts along the first and second contact holes; Depositing a lower insulating layer after removing the first sacrificial layer; Depositing a second sacrificial layer on the lower insulating layer; Forming a photoresist pattern on the second sacrificial layer to open a position complementary to a position where the source metal and the drain metal are to be formed; And forming a source metal and a drain metal spaced apart from the source metal in a horizontal direction by forming a second metal layer on the second sacrificial layer.
본 발명의 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법은 상기 제2 희생층 제거 후 상부 절연층을 증착하는 단계;를 추가로 포함하고, 상기 소스 메탈 및 드레인 메탈은 상기 소스 메탈 및 드레인 메탈의 이격 공간 사이에 상부 절연층이 전부 침투하지 못하여 저 유전물질로 이루어지는 에어갭을 형성하기 위한 적합한 거리를 가지고 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, the method of manufacturing an air gap formed switch element according to the present invention further comprises the step of depositing an upper insulating layer after removing the second sacrificial layer, wherein the source metal and drain metal The upper insulating layer does not penetrate entirely between the spaces of the source metal and the drain metal, and is formed with a suitable distance to form an air gap made of a low dielectric material.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 에어갭은 인접한 소스 메탈 및 드레인 메탈의 일 측과 접촉하지 않도록 위치하는 것을 특징으로 한다.According to another embodiment of the present invention, in the method for manufacturing an air gap formed switch element according to the present invention, the air gap is positioned so as not to be in contact with one side of an adjacent source metal and drain metal.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 제2 희생층 상에 포토레지스트 패턴 형성시 소스 메탈 및 드레인 메탈의 이격 공간 사이에 추가로 형성되는 더미 메탈을 형성하기 위하여, 상기 더미 메탈이 형성될 위치와 상보적인 위치가 추가로 개방되도록 제2 희생층 상에 포토레지스트 패턴을 형성하는 것을 특징으로 한다.According to another embodiment of the present invention, in the method of manufacturing an air gap formed switch element according to the present invention, a dummy further formed between the spaced space between the source metal and the drain metal when the photoresist pattern is formed on the second sacrificial layer In order to form the metal, the photoresist pattern may be formed on the second sacrificial layer to further open a position complementary to the position where the dummy metal is to be formed.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 에어갭은 더미 메탈과 인접한 소스 메탈 사이 공간에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 공간에 각각 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, in the air gap formed switch element manufacturing method according to the present invention, the air gap is formed in the space between the dummy metal and the adjacent source metal, and the space between the dummy metal and the adjacent drain metal, respectively. It is characterized by.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법은 반도체 기판 상에 제1 희생층을 증착하는 단계; 제1 및 제2 메탈컨택이 배치될 위치와 상보적인 위치가 개방되도록 상기 제1 희생층 상에 포토레지스트 패턴을 형성하는 단계; 식각 마스크로 상기 제1 희생층을 식각하여 제1 컨택홀 및 제2 컨택홀을 형성하는 단계; 상기 제1 희생층 상에 제1 금속층을 형성하여 상기 제1 및 제2 컨택홀을 따라 제1 및 제2 메탈컨택을 형성하는 단계; 상기 제1 희생층 제거 후 하부 절연층을 증착하는 단계; 상기 하부 절연층 상에 제2 희생층을 증착하는 단계; 상기 소스 메탈, 드레인 메탈, 그리고 더미 메탈이 형성될 위치와 상보적인 위치가 개방되도록 상기 제2 희생층 상에 포토레지스트 패턴을 형성하는 단계; 상기 제2 희생층 상에 제2 금속층을 형성하여 소스 메탈, 상기 소스 메탈과 수평 방향으로 이격되는 드레인 메탈 및 상기 소스 메탈과 드레인 메탈 사이의 이격 공간 내에 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈을 형성하는 단계; 및 상기 제2 희생층 제거 후 상부 절연층을 증착하는 단계;를 추가로 포함하고, 상기 더미 메탈과 인접한 소스 메탈, 그리고 더미 메탈과 인접한 드레인 메탈은 상부 절연층이 전부 침투하지 못하여 저 유전물질로 이루어지는 에어갭을 형성하기 위한 적절한 이격 거리를 가지고 형성되는 것을 특징으로 한다.According to still another embodiment of the present invention, a method of manufacturing a switch device having an air gap according to the present invention includes depositing a first sacrificial layer on a semiconductor substrate; Forming a photoresist pattern on the first sacrificial layer to open a position complementary to a position where the first and second metal contacts are to be disposed; Etching the first sacrificial layer with an etching mask to form a first contact hole and a second contact hole; Forming a first metal layer on the first sacrificial layer to form first and second metal contacts along the first and second contact holes; Depositing a lower insulating layer after removing the first sacrificial layer; Depositing a second sacrificial layer on the lower insulating layer; Forming a photoresist pattern on the second sacrificial layer to open a position complementary to a position where the source metal, the drain metal, and the dummy metal are to be formed; A dummy metal formed on the second sacrificial layer to be spaced apart from the source metal and the drain metal in a space between the source metal, the drain metal spaced apart from the source metal in a horizontal direction, and the space between the source metal and the drain metal; Forming a metal; And depositing an upper insulating layer after removing the second sacrificial layer, wherein the source metal adjacent to the dummy metal and the drain metal adjacent to the dummy metal do not fully penetrate the upper insulating layer, and thus, the low dielectric material. It is characterized by being formed with a suitable separation distance for forming an air gap made.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 더미 메탈은 플로팅 도체인 것을 특징으로 한다.According to another embodiment of the present invention, in the method for manufacturing an air gap formed switch element according to the present invention, the dummy metal is characterized in that the floating conductor.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 에어갭은 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않도록 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, in the method for manufacturing an air gap formed switch element according to the present invention, the air gap is characterized in that it is formed so as not to contact one side of the adjacent source metal and / or drain metal.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 에어갭의 깊이는 소스 메탈 및/또는 드레인 메탈의 형성 두께보다 작은 크기로 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, in the method for manufacturing an air gap formed switch element according to the present invention, the depth of the air gap is characterized in that the size is formed smaller than the thickness of the source metal and / or drain metal.
본 발명은 앞서 본 구성에 의하여 다음과 같은 효과를 가진다.The present invention has the following effects by the above configuration.
본 발명은 드레인 메탈과 소스 메탈을, 양 메탈들 간의 이격 공간 내에 하부 절연물질이 전부 침투하지 못하여 저 유전상수 값을 가지는 공기로 이루어지는 에어갭을 형성할 수 있도록 하는데 적합한 거리로 배치하여 상기 드레인 메탈 및 소스 메탈 간 크로스토크 발생 및 기생 커패시턴스의 증가를 방지하고, 지연상수의 크기를 감소시킴으로써 전체 신호 전달 속도를 향상시킬 수 있도록 하는 효과가 있다.According to the present invention, the drain metal and the source metal are disposed at a distance suitable for forming an air gap made of air having a low dielectric constant value because the lower insulating material does not fully penetrate the space between the two metals. And preventing crosstalk between source metals and increasing parasitic capacitance, and reducing the magnitude of the delay constant, thereby improving the overall signal transmission speed.
또한, 본 발명은 에어갭이 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않는 위치에 형성될 수 있도록 하여, 에어갭 발생 공간 내에 침투할 가능성이 있는 금속물질 등이 소스 메탈 및 드레인 메탈과의 접촉에 의해 크로스토크 발생 등 소자 특성을 저하시키는 것을 미연에 방지할 수 있도록 하는 효과가 도출된다.In addition, the present invention allows the air gap can be formed in a position not in contact with one side of the adjacent source metal and / or drain metal, so that the metal material and the like that may penetrate into the air gap generating space, the source metal and drain metal The effect of making it possible to prevent the deterioration of device characteristics such as crosstalk generation by contact with is derived.
또한, 본 발명은 소스 메탈 및 드레인 메탈 사이 이격 공간에 더미 메탈을 추가로 형성하여, 상기 더미 메탈과 인접한 소스 메탈, 그리고 인접한 드레인 메탈 사이 이격 공간에 각각의 에어갭을 형성함으로써 크로스토크 발생 및 기생 커패시턴스 증가를 더욱 용이하게 차단하여 제품 품질 향상을 도모할 수 있도록 하는 효과를 가진다.In addition, the present invention further forms a dummy metal in the spaced space between the source metal and the drain metal to form crosstalk generation and parasitics by forming respective air gaps in the spaced space between the dummy metal, the adjacent source metal, and the adjacent drain metal. It has an effect of more easily blocking the increase in capacitance to improve product quality.
또한, 본 발명은 소스 메탈 및 드레인 메탈 간 이격 거리 조절만으로 별도의 추가 공정 없이 에어갭이 형성되도록 하여 공정 속도 및 경제성에 영향을 미치지 않도록 하는 효과를 보인다.In addition, the present invention has the effect that the air gap is formed without any additional process by only controlling the separation distance between the source metal and the drain metal so as not to affect the process speed and economics.
또한, 본 발명은 더미 메탈을 소스 메탈 및 드레인 메탈과 동일 재질로 동일 공정 상에서 형성되도록 하여 추가 공정을 필요로 하지 않는 효과가 도출될 수 있다.In addition, the present invention allows the dummy metal to be formed on the same process with the same material as the source metal and the drain metal, so that an effect of not requiring an additional process may be derived.
한편, 여기에서 명시적으로 언급되지 않은 효과라하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급됨을 첨언한다.On the other hand, even if the effects are not explicitly mentioned here, it is added that the effects described in the following specification and the provisional effects expected by the technical features of the present invention are treated as described in the specification of the present invention.
도 1은 종래의 스위치 소자에 대한 부분 단면도이고;
도 2는 본 발명의 일 실시예에 따른 에어갭이 형성된 스위치 소자에 대한 부분 단면도이고;
도 3 내지 도 7은 본 발명의 일 실시예에 따른 에어갭이 형성된 스위치 소자 제조방법을 보여주는 참고도이고;
도 8은 소스 메탈, 드레인 메탈 및 더미 메탈 간 이격 공간 사이에 에어갭이 형성된 것을 보여주는 참고도이다. 1 is a partial cross-sectional view of a conventional switch element;
2 is a partial cross-sectional view of an air gap formed switch element according to an embodiment of the present invention;
3 to 7 are reference diagrams showing a method of manufacturing a switch element formed with an air gap according to an embodiment of the present invention;
8 is a reference diagram illustrating that an air gap is formed between a space between the source metal, the drain metal, and the dummy metal.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형할 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것으로 해석되어서는 안 되며 청구범위에 기재된 사항을 기준으로 해석되어야 한다. 또한, 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 참고적으로 제공되는 것일 뿐이다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings. Embodiment of the present invention may be modified in various forms, the scope of the present invention should not be construed as limited to the following embodiments, but should be interpreted based on the matter described in the claims. In addition, this embodiment is merely provided as a reference to more fully explain the present invention to those skilled in the art.
이하 명세서 내용에있어서, 일 구성요소가 타 구성요소의 "위(On)", "상", "상측" 또는 "상부"에 배치 또는 위치한다고 지칭하는 것은, 일 구성요소가 타 구성요소의 상부 표면에 접촉되어 위치하는 것과 아울러, 타 구성요소 층과 일정 거리 이격되어 배치되는 것을 모두 포함하는 개념이다. 그리고 일 구성요소가 타 구성요소와 이격되어 배치되는 경우에는 양 구성요소들 사이에 또 다른 구성요소가 더 배치될 수 있다. 또한, 일 구성요소가 "타 구성요소 상에 직접" 배치되는 경우 또는 "바로 위"에 배치되는 경우에는 양 구성요소들 사이에 또 다른 구성요소가 배치될 수 없다. In the following description, it is referred to that one component is disposed or positioned on the "on", "up", "top" or "top" of another component, that one component is on top of the other component. In addition to being positioned in contact with the surface, it is a concept that includes all that is spaced apart from the other component layers. When one component is disposed to be spaced apart from other components, another component may be further disposed between the two components. In addition, when one component is disposed "directly on another component" or "right on", another component may not be disposed between both components.
그리고다양한 요소들, 영역들 및/또는 부분들과 같은 다양한 항목을 설명하기 위하여 제1, 제2, 제3 등의 용어가 사용될 수 있으나, 상기 항목들은 이들 용어에 의하여 한정되는 것은 아니며, 제2의 구성이 제1의 구성을 전제로 하는 것이 아님에 유의하여야 한다.In addition, terms such as first, second, and third may be used to describe various items such as various elements, regions, and / or parts, but the above items are not limited to these terms, and the second It should be noted that the configuration of does not presuppose the first configuration.
도 2는 본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 스위치 소자에 대한 부분 단면도이고; 도 8은 소스 메탈, 드레인 메탈 및 더미 메탈 간 이격 공간 사이에 에어갭이 형성된 것을 보여주는 참고도이다.2 is a partial cross-sectional view of an RF switch element having an air gap according to an embodiment of the present invention; 8 is a reference diagram illustrating that an air gap is formed between a space between the source metal, the drain metal, and the dummy metal.
그러면, 이하에서 본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 스위치 소자 및 제조방법에 대하여 상세히 설명하도록 한다.Then, the RF switch element and the manufacturing method is formed in the air gap according to an embodiment of the present invention will be described in detail below.
도 2를 참고하면, 본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 스위치 소자(100)의 하측에는 기판(101)이 형성되며 예를 들어 P형으로 도핑된 기판일 수도, 기판 내에 배치되는 P형 확산 영역일 수도, 또는 기판 상에 에픽택셜 성장된 P형 에피택셜층일 수도 있으며 이에 별도의 제한이 있는 것은 아니다. Referring to FIG. 2, a
또한 기판(101) 상에는 절연층으로써 BOX층(102)이 형성된다. 또한 BOX층 (102) 상에는 반도체층(103)이 형성되며, 이러한 반도체층(103)은 후술할 소자분리막(150)에 의하여 한정되어 반도체층(103)에 형성되는 개별 소자들이 분리 구동되도록 할 수 있다. 상기 소자분리막(140)은 예를 들어 좁은 트렌치 격리(Shallow Trench Isolation; STI) 공정을 통하여 형성될 수 있다. Moreover, the
또한, 반도체층(103) 상에는 상기 반도체층(103)에 형성되는 소자를 구동하기 위하여 하부 절연층(104)이, 상기 하부 절연층(104) 상에는 상부 절연층(105)이 형성됨으로써, 반도체층(103), 하부 절연층(104) 및 상부 절연층(105) 순서대로 적층되는 구조로 형성된다.In addition, the lower insulating
그리고 반도체층(103) 상에는 복수의 트랜지스터를 포함하며, 예를 들어 전계 효과 트랜지스터가 형성될 수 있고, 상기 트랜지스터는 하기 상세히 설명할 게이트 전극(110), 소스 영역(122) 및 드레인 영역(134) 등을 포함할 수 있다. 또한, 스위치 소자(100)는 트랜지스터들이 전기적으로 서로 연결된 멀티 핑거 구조를 가질 수 있다. The
반도체층(103)의 표면 상부에 게이트 전극(110)이 형성되며, 상기 게이트 전극(110)의 양 측면을 따라 게이트 절연막(112)이 형성된다. 구체적으로, 상기 게이트 전극(110)의 일 단은 후술할 소스 영역(122)의 상 측에, 상기 소스 영역(122)과 일부 중첩된 위치에 형성될 수 있으며, 게이트 전극(110)의 타 단은 후술할 드레인 영역(134)의 일 단 상 측에, 상기 드레인 영역(134)과 일부 중첩된 위치에 형성될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.The
게이트 전극(110)은 일반적으로 도전성 폴리실리콘, 금속, 도전성 금속 질화물 및 이들의 조합 중 어느 하나로 이루어질 수 있고, CVD, PVC, ALD, MOALD, 또는 MOCVD 공정 등 다양한 공지된 또는 공지될 임의의 공정을 통해 형성될 수 있으며 별도의 제한이 있는 것은 아니다.
또한, 게이트 전극(110) 및 게이트 절연막(112)의 외측면에는 예를 들어 산화막, 질화막 및 이들의 조합 중 어느 하나로 이루어질 수 있는 게이트 스페이서(114)가 형성될 수 있고, 상기 게이트 스페이서(114)는 게이트 전극(110) 및 게이트 절연막(112)의 일 측면에만 형성될 수도, 또는 양 측면에 모두 형성될 수도 있으며 이에 별도의 제한이 있는 것은 아니다.In addition, a
또한, BOX층(102)의 표면 부위와 인접한 측에 바디 영역(120)이 형성된다. 또한, 바디 영역(120) 내에 제2 도전형의 소스 영역(122)이 위치한다. 그리고 상기 하부 절연층(105)을 관통하여 소스 영역(122) 상에 제1 메탈컨택(124)을 형성한다. 상기 제1 메탈컨택(124)은 그 상단부가 상기 상부 절연층(106)의 하면과 실질적으로 일치하도록 형성된다. 추가로 소스 영역(122)과 인접한 위치에 제1 도전형의 바디 컨택 영역(미도시)이 추가로 형성될 수 있다. 바디 컨택 영역은 고농도 불순물 영역으로 소스 컨택을 개선하고 알에프 스위치 소자(100)의 전압 강하를 감소시키는 역할을 할 수 있다. In addition, the
그리고 상기 제1 메탈컨택(124) 상에 소스 메탈(126)을 형성하여 상기 제1 메탈컨택(124)과 소스 메탈(126)이 상호 전기적으로 연결될 수 있도록 한다.In addition, the
또한 BOX층(102)의 표면 부위와 인접한 측에 제2 도전형의 드리프트 영역(130)이 형성된다. 상기 드리프트 영역(130)은 게이트 전극(110)을 기준으로 상기 바디 영역(120)과 일정 거리 이격되어 형성되는 것이 일반적이다. 드리프트 영역(130) 내 도핑 농도가 일정 수준 이하인 경우 온 저항(Rsp) 특성이 나빠지며, 이와 반대로 도핑 농도를 일정 수준 이상으로 증가시키는 경우 온 저항(Rsp) 특성이 개선되나 브레이크다운 전압 특성이 나빠지므로 해당 특성을 고려한 적정한 수준의 도핑 농도를 가지는 불순물 영역이 형성되도록 하는 것이 바람직하다. Further, the
상기 드리프트 영역(130) 내에는 게이트 전극(110)과 일정 거리 이격되어 드레인 영역(134)이 형성된다. 또한, 상기 하부 절연층(104) 을 관통하여 드레인 영역(134) 상에 제2 메탈컨택(136)이 형성된다. 상기 제2 메탈컨택(136) 상에 드레인 메탈(138)을 형성하여 상기 제2 메탈컨택(136) 및 드레인 메탈(138)이 상호 전기적으로 연결될 수 있도록 한다. 상기 제2 메탈컨택(126)은 제1 메탈컨택과(124)과 수평 방향으로 일정 거리 이격 형성된다. 또한, 상기 제2 메탈컨택(136)은, 상기 제1 메탈컨택(124)과 마찬가지로, 그 상단부가 상기 상부 절연층(106)의 하면과 실질적으로 일치하도록 형성된다.The
상기 소스 메탈(126) 및 드레인 메탈(138)은 예를 들어 알루미늄(ALUMINIUM; Al)과 같은 금속재질로 이루어질 수 있으며, 상기 소스 메탈(126) 및 드레인 메탈(138)의 두께는 온저항(Rsp) 크기와 반비례 관계이므로 상기 메탈들(126, 138)의 두께를 일정 크기 이상으로 형성하여 스위치 소자의 집적화에 문제되지 않는 범위 내에서 온저항 특성을 개선시키는 것이 바람직하다.The
이하에서는 본 발명의 핵심적 특징은 소스 메탈(126) 및 드레인 메탈(138) 사이에 형성되는 에어갭(150) 및 더미 메탈(160)을 설명하기에 앞서, 종래의 알에프 스위치 소자 구조의 문제점에 대하여 설명한다. Hereinafter, prior to describing the
현재, 알에프 스위 소자는 고집적화 되어가는 추세에 있으며 이에 따라 동일 레벨(LEVEL)에 형성되는 소스 메탈(950) 및 드레인 메탈(970)의 이격 거리가 점차 가까워져 상호 인접한 측에 위치할 수밖에 없다. 다만, 이와 같이 소스 메탈(950) 및 드레인 메탈(970)이 인접한 측에 위치할수록 인접한 메탈들(950, 970) 간에 크로스토크(CROSS-TALK)가 발생하고 기생 커패시턴스가 증가되는 문제가 있다. 이러한 기생 커패시턴스의 증가는 지연상수(DELAY CONSTANT; RC)의 크기를 증가시키며, 지연상수는 신호 전달 속도와 반비례한 관계를 가진다. 따라서, 기생 커패시턴스의 증가는 결국 칩(CHIP)의 전체 신호 전달 속도를 감소시켜 소자 특성을 저하시킨다. 따라서, 알에프(Radio Frequency; RF) 스위치에 있어서, 온저항(Rsp)과 오프 커패시턴스의 곱으로 수치화되는 성능지수(Figure On Merits; FOM)가 커질 수밖에 없다. 이러한 오프 커패시턴스 값을 낮추기 위해서는 저 유전율을 가지는 물질을 사용하는 경우를 상정해볼 수 있으나 상대적으로 경제성 측면에서 비효율적일 수 있다.At present, the RF switch device is becoming highly integrated, and thus, the separation distance between the
따라서 이와 같은 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 스위치 소자(100)는 소스 메탈(126) 및 드레인 메탈(138) 사이의 이격 공간에 에어갭(150)을 형성하는 것에 그 특징이 있다. 즉, 상기 소스 메탈(126) 및 드레인 메탈(138) 사이 공간에 유전상수가 작은 물질인 공기로 채워진 공간을 형성하여 양 메탈들(126, 138) 간 기생 커패시턴스 성분이 증가되는 것을 방지할 수 있다(도 8 참조). Therefore, in order to solve such a problem, the
구체적으로, 소스 메탈(126) 및 드레인 메탈(138)이 위치한 층의 상부 절연층(105)의 유전상수 역시 지연상수 값에 영향을 미친다. 즉, 상부 절연층(105)의 유전상수가 크면 지연 상수 역시 큰 값을 가지며, 반대로 상부 절연층(105)의 유전상수가 작으면 지연 상수 역시 작은 값을 가진다. 그러므로, 소스 메탈(126) 및 드레인 메탈(138) 사이에 작은 유전상수 값을 가지는 공기로 이루어진 에어갭(150)을 형성함으로써 기생 커패시턴스 성분의 크기 증가를 방지할 수 있다. Specifically, the dielectric constant of the upper insulating layer 105 of the layer where the
또한, 이러한 에어갭(150)은 후술할 제조공정에서 상세히 설명하겠지만, 별도의 에어갭(150) 형성 공정을 필요로 하지 않으며, 단지 소스 메탈(126) 및 드레인 메탈(138) 사이의 이격 거리를 좁게 하여 상부 절연층(105)이 사이 공간에 채워지지 못하게 함으로써 자연스럽게 형성될 수 있도록 한다. 그러므로, 추가 공정 없이 형성되어 공정 속도 및 경제성 저하의 문제가 발생하지 않는다.In addition, the
다만, 상기 형성된 에어갭(150)을 소스 메탈(126) 및/또는 드레인 메탈(138)의 일 측에 접촉되지 않도록 하는데 적합하도록, 상기 메탈들(126, 138)의 이격 거리를 적절히 조절하여야 하는 것은 물론이다. 상기 에어갭(150)에 금속물질 등이 침투하는 경우 소스 메탈(126) 및 드레인 메탈(138)과의 접촉에 의하여 크로스토크 발생 등 소자 특성을 저하시킬 염려가 있기 때문이다.However, in order to prevent the formed
또한, 에어갭(150)의 형성 깊이가 깊을수록 소자(100) 전체에 있어 구조적 불안정성이 유발될 수 있으므로, 전체 깊이가 소스 메탈(126) 및/또는 드레인 메탈(138)의 형성 두께보다 작은 크기로 형성되는 것이 바람직하다. 더욱 상세하게는, 에어갭(150)의 최상부가 소스 메탈(126) 및/또는 드레인 메탈(138)의 최상 측보다 낮은 위치에, 그리고 상기 에어갭(150)의 최하부가 소스 메탈(126) 및/또는 드레인 메탈(138)의 최하 측보다 높은 위치에 형성되도록 하는 것이 더욱 바람직하다.In addition, the deeper the formation depth of the
추가로, 본 발명의 일 실시예에 따른 알에프 스위치 소자(100)는 상기 소스 메탈(126) 및 드레인 메탈(138) 사이 이격 공간에 별도의 더미 메탈(160)을 형성할 수 있다. 이러한 경우, 상기 소스 메탈(126) 및 더미 메탈(160) 사이의 이격 공간에, 그리고 상기 더미 메탈(160) 및 드레인 메탈(138) 사이의 이격 공간에 각각 에어갭(150)이 형성될 수 있다(도 8 참조). 따라서, 양 메탈(126, 138) 간 크로스토크 발생을 미연에 차단함으로써 기생 커패시턴스 성분을 더욱 줄일 수 있다. 이 때, 더미 메탈(160)은 플로팅된 도체이므로 인접한 소스 메탈(126) 및 드레인 메탈(138)과 커플링되어 기생 커패시턴스 성분의 크기를 증가시키는 문제를 발생시키지 않는다. In addition, the
또한, 이와 같이 더미 메탈(160) 형성시, 에어갭(150)을 형성하기 위하여 소스 메탈(126) 및 드레인 메탈(138) 간 이격 거리를 지나치게 좁게 형성해야 하는 문제가 발생하지 않는다. 예를 들어, 상기 더미 메탈(160)의 존재로 소스 메탈(126) 및 드레인 메탈(138)의 이격 거리를 이등분하는 효과를 보임으로써, 소스 메탈(126)의 드레인 메탈(138)의 이격 거리를 사실상 좁혀주는 역할을 할 수 있기 때문이다.In addition, when the
상기 더미 메탈(160)은 소스 메탈(126) 및 드레인 메탈(138)과 동일 재질로 상기 메탈들(126, 138)의 형성 공정에서 함께 형성되어 별도의 추가 공정을 필요로 하지 않는다.The
상기 더미 메탈(160)이 형성된 경우에도, 상기 형성된 에어갭(150)을 소스 메탈(126) 및/또는 드레인 메탈(138) 및/또는 더미 메탈(160)의 일 측에 접촉되지 않도록 하는데 적합하도록 상기 메탈들(126, 138, 160)의 이격 거리를 적절히 조절하여야 하는 것은 물론이다.Even when the
여기에서 더미 메탈(160)의 두께는 에어갭(150)의 형성 깊이보다 크게 형성되는 것이 바람직하다. 더욱 상세하게는, 에어갭(150)의 최상부가 더미 메탈(160)의 최상 측보다 낮은 위치에, 그리고 상기 에어갭(150)의 최하부가 더미 메탈(160)의 최하 측보다 높은 위치에 형성되도록 하는 것이 더욱 바람직하다.Herein, the thickness of the
본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 소자 제조방법에 대하여 상세히 설명하도록 한다. It will be described in detail with respect to the RF device manufacturing method is formed air gap according to an embodiment of the present invention.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 에어갭이 형성된 스위치 소자 제조방법을 보여주는 참고도이다.3 to 7 are reference diagrams showing a method of manufacturing a switch device having an air gap according to an embodiment of the present invention.
도 3을 참조하면, 먼저, 기판(102)의 표면 부위에 웰 영역 형성을 위하여 포토레지스트 패턴(미도시)이 형성되며, 상기 포토레지스트 패턴을 이온주입 마스크로 이용하는 이온 주입 공정을 통해 웰 영역이 형성된다. 그 후, 상기 웰 영역을 활성화시키기 위한 열처리 공정이 수반될 수 있다. Referring to FIG. 3, first, a photoresist pattern (not shown) is formed on a surface portion of the
그 후, 상기 포토레지스트 패턴을 예를 들어 애싱/스트립 공정을 이용하여 제거하고, 소자분리막(140)을 형성하여 활성 영역을 규정한다. 상기 소자분리막(140)은 예를 들어 좁은 트렌치 격리 공정을 통해 형성될 수 있다.Thereafter, the photoresist pattern is removed using, for example, an ashing / strip process, and the
또한, 상기 기판(102) 상의 액티브 영역에는 전술한 소스 영역(126) 및 드레인 영역(138)이 형성될 수 있으나, 상기 구성들의 형성 공정에 대한 상세한 설명은 생략하도록 한다.In addition, although the
그리고 나서, 도 4를 참조하면, 상기 기판(102) 상에 제1 희생층(170)을 증착시킨다. 상기 제1 희생층(170) 상에 제1 및 제2 메탈컨택(124, 136)의 위치와 상보적인 위치가 개방되도록 상기 제1 희생층(170) 상에 포토레지스트 패턴(미도시)을 형성한 이후, 예를 들어 식각 마스크로 상기 희생층(170)을 식각하여 제1 및 제2 컨택홀을 형성한다. 4, a first
상기 제1 컨택홀 및 제2 컨택홀 내에는 예를 들어 구리, 알루미늄, 또는 텅스텐과 같은 금속물질로 이루어지는 제1 메탈 컨택(124) 및 제2 메탈 컨택(136)이 형성된다. 이러한 제1 및 제2 메탈 컨택(124, 136)을 형성하기 위하여 제1 희생층(170) 상에 제1 금속층(180)을 형성한다. 따라서, 상기 제1 및 제2 컨택홀 내에 제1 금속층(180)에 따른 금속 물질이 채워져, 제1 및 제2 메탈컨택(124, 136)이 형성될 수 있다.In the first contact hole and the second contact hole, for example, a
이 때 상기 메탈 컨택들(124, 136)은 제1 및 제2 금속 메탈들(126, 138) 사이에 에어갭(150)이 형성될 수 있도록 하는데 적합한 이격 거리로 형성되는 것이 바람직하다.In this case, the
그 후, 상기 제1 희생층(170)을 예를 들어 식각공정을 통해 제거한 이후 상기 기판(102) 상에 하부 절연층(104)을 형성한다. 상기 하부 절연층(104)은 예를 들어 산화막과 질화막이 적층된 적층막, 산화막과 탄소가 함유된 막이 적층된 적층막 등으로 형성될 수도 있으며 본 발명의 범위가 특정 예시에 의하여 제한되는 것은 아니다. Thereafter, after removing the first
그리고 나서, 도 5를 참조하면 평탄화 공정을 통해 상기 제1 메탈 컨택(124) 및 제2 메탈 컨택(136)의 표면을 노출시킬 수 있다. 평탄화 공정은, 예를 들어 CMP(CHEMICAL MECHANICAL PLANARIZATION) 공정일 수 있다. 5, the surfaces of the
이후, 도 6을 참조하면, 하부 절연층(104) 상에 제2 희생층(190)을 증착시킨 이후, 상기 제2 희생층(190) 상에 소스 메탈(126) 및 드레인 메탈(138), 그리고 필요에 따라 추가적으로 더미 메탈(160)이 형성될 위치와 상보적인 위치가 개방되도록 포토레지스트 패턴(미도시)을 형성한 이후, 예를 들어 식각 마스크로 상기 제2 희생층(190)을 식각할 수 있다. Subsequently, referring to FIG. 6, after depositing the second sacrificial layer 190 on the lower insulating
이 때 상기 제1 및 제2 희생층(170, 190)은 예를 들어 탄소 또는 CH3를 베이스로 하는 저유전 물질로 형성될 수 있다.In this case, the first and second
그리고 나서 제2 희생층(190) 상에 제2 금속층(192)을 형성하고 상기 제2 금속층(192)에 대한 평탄화 공정을 수행하여 소스 메탈(126) 및 드레인 메탈(138)을 형성하며, 더미 메탈(160) 역시 추가로 형성할 수도 있다. 상기 제2 금속층(192)은 알루미늄, 텅스텐, 구리 등과 같은 금속물질 중 어느 하나로 이루어질 수 있으며 이에 대하여 별도의 제한이 있는 것은 아니다.Then, a second metal layer 192 is formed on the second sacrificial layer 190, and the
그 후, 도 7을 참조하면, 하부 절연층(104) 상에 상부 절연층(106)을 형성하며, 상기 상부 절연층(106) 역시 상기 하부 절연층(104)은 예를 들어 산화막과 질화막이 적층된 적층막, 산화막과 탄소가 함유된 막이 적층된 적층막 등으로 형성될 수도 있으며 본 발명의 범위가 특정 예시에 의하여 제한되는 것은 아니다. Thereafter, referring to FIG. 7, an upper insulating
이 때 전술한 바와 같이, 소스 메탈(126) 및 드레인 메탈(138) 간의 이격 거리가 충분히 좁은 경우 상부 절연층(106)이 이격 공간 사이에 침투하지 못하여 자연스럽게 에어갭(150)이 형성될 수 있다. 또한, 양 메탈들(126, 138) 간 이격 공간 사이에 더미 메탈(160)이 추가로 형성된 경우, 상부 절연층(106)의 침투가 더욱 어려워져 에어갭(150)의 용이한 형성 및 상기 더미 메탈(160)의 좌우 측에 각각 한 개의 에어갭(150)이 형성됨으로써 소스 메탈(126) 및 드레인 메탈(138) 간의 커플링을 물리적, 전기적으로 더욱 쉽게 방지할 수 있다. In this case, as described above, when the separation distance between the
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다.The foregoing detailed description illustrates the present invention. In addition, the above-mentioned content shows and describes preferred embodiment of this invention, and this invention can be used in various other combinations, changes, and environments. That is, changes or modifications can be made within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the disclosures described above, and / or the skill or knowledge in the art. The above-described embodiments illustrate the best state for implementing the technical idea of the present invention, and various modifications required in the specific application field and use of the present invention are possible. Thus, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments.
100 : 알에프 스위치 소자
101 : 기판 102 : BOX층
103 : 반도체층 104 : 하부 절연층
106 : 상부 절연층
110 : 게이트 전극 112 : 게이트 절연막
114 : 게이트 스페이서
120 : 바디 영역 122 : 소스 영역
124 : 제1 메탈 컨택 126 : 소스 메탈
130 : 드리프트 영역 134 : 드레인 영역
136 : 제2 메탈 컨택 138 : 드레인 메탈
140 : 소자 분리막 150 : 에어갭
160 : 더미 메탈 170 : 제1 희생층
180 : 제1 금속층 190 : 제2 희생층
192 : 제2 금속층100: RF switch element
101: substrate 102: BOX layer
103: semiconductor layer 104: lower insulating layer
106: upper insulating layer
110
114: gate spacer
120: body region 122: source region
124: first metal contact 126: source metal
130: drift region 134: drain region
136: second metal contact 138: drain metal
140: device isolation layer 150: air gap
160: dummy metal 170: first sacrificial layer
180: first metal layer 190: second sacrificial layer
192: second metal layer
Claims (20)
상기 BOX층 상에 형성되는 반도체층;
상기 반도체층 상에 형성되며 멀티 핑거 구조를 가지는 복수의 전계 효과 트랜지스터;
상기 반도체층 상세 순차적으로 형성되는 하부 절연층 및 상부 절연층;
상기 하부 절연층을 관통하여 소스 영역 상에 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제1 메탈컨택;
상기 하부 절연층을 관통하여 드레인 영역 상에 형성되며, 상기 제1 메탈컨택과 수평 방향으로 이격되고 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제2 메탈컨택;
상기 제1 메탈컨택 상에 형성되는 소스 메탈;
상기 제2 메탈컨택 상에 상기 소스 메탈과 수평 방향으로 이격 형성되는 드레인 메탈; 및
상기 소스 메탈 및 드레인 메탈의 이격 공간에 형성되는 에어갭;을 포함하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
A BOX layer formed on the semiconductor substrate;
A semiconductor layer formed on the BOX layer;
A plurality of field effect transistors formed on the semiconductor layer and having a multi-finger structure;
A lower insulating layer and an upper insulating layer sequentially formed in detail of the semiconductor layer;
A first metal contact penetrating through the lower insulating layer and having an upper end thereof substantially aligned with a lower surface of the upper insulating layer on a source region;
A second metal contact formed through the lower insulating layer on the drain region and spaced apart from the first metal contact in a horizontal direction and having an upper end thereof substantially coinciding with a lower surface of the upper insulating layer;
A source metal formed on the first metal contact;
A drain metal spaced apart from the source metal in a horizontal direction on the second metal contact; And
And an air gap formed in the spaced space between the source metal and the drain metal.
상기 에어갭은 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않도록 위치하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 1,
And the air gap is positioned so as not to be in contact with one side of an adjacent source metal and / or drain metal.
상기 소스 메탈 및 드레인 메탈 사이 이격 공간에 인접한 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈;을 추가로 포함하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 2,
And a dummy metal spaced apart from the source metal and the drain metal adjacent to the spaced space between the source metal and the drain metal.
상기 더미 메탈은 소스 메탈 및 드레인 메탈과 동일 재질로 형성되는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 3,
And the dummy metal is formed of the same material as the source metal and the drain metal.
상기 더미 메탈은 플로팅 도체인 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 3,
And the dummy metal is a floating conductor.
상기 에어갭은 더미 메탈과 인접한 소스 메탈 사이 이격 공간 내에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 이격 공간 내에 각각 형성되는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 3,
And the air gap is formed in the spaced space between the dummy metal and the adjacent source metal, and in the spaced space between the dummy metal and the adjacent drain metal.
상기 하부 절연층 상에 형성되는 상부 절연층;
상기 하부 절연층을 관통하여 소스 영역 상에 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제1 메탈컨택;
상기 하부 절연층을 관통하여 드레인 영역 상에 형성되며, 상기 제1 메탈컨택과 수평 방향으로 이격되고 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제2 메탈컨택;
상기 제1 메탈컨택 상에 형성되는 소스 메탈;
상기 제2 메탈컨택 상에 상기 소스 메탈과 수평 방향으로 이격 형성되는 드레인 메탈;
상기 소스 메탈 및 드레인 메탈 사이 이격 공간에 인접한 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈; 및
더미 메탈과 인접한 소스 메탈 사이 이격 공간 내에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 이격 공간 내에 각각 형성되며 인접한 소스 메탈 또는 드레인 메탈, 그리고 더미 메탈과 접촉되지 않도록 형성되는 에어갭;을 포함하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
A lower insulating layer formed on the semiconductor substrate;
An upper insulating layer formed on the lower insulating layer;
A first metal contact penetrating through the lower insulating layer and having an upper end thereof substantially aligned with a lower surface of the upper insulating layer on a source region;
A second metal contact formed through the lower insulating layer on the drain region and spaced apart from the first metal contact in a horizontal direction and having an upper end thereof substantially coinciding with a lower surface of the upper insulating layer;
A source metal formed on the first metal contact;
A drain metal spaced apart from the source metal in a horizontal direction on the second metal contact;
A dummy metal spaced apart from the source metal and the drain metal adjacent to the spaced space between the source metal and the drain metal; And
And an air gap formed in the spaced space between the dummy metal and the adjacent source metal, and in the spaced space between the dummy metal and the adjacent drain metal, and formed to be in contact with the adjacent source metal or the drain metal and the dummy metal. The RF switch element in which the air gap was formed.
상기 더미 메탈은 소스 메탈 및 드레인 메탈과 동일 재질로 이루어져 상기 소스 메탈 및 드레인 메탈 제조시 함께 제조될 수 있는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 7, wherein
The dummy metal is made of the same material as the source metal and drain metal, the air gap formed RF switch element, characterized in that can be produced together when manufacturing the source metal and drain metal.
상기 더미 메탈은 플로팅 도체인 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 8,
And the dummy metal is a floating conductor.
상기 에어갭의 깊이는 소스 메탈 및/또는 드레인 메탈의 형성 두께보다 작은 크기로 형성되는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 8,
And a depth of the air gap is formed to be smaller than a thickness of the source metal and / or the drain metal.
상기 에어갭의 최상부는 소스 메탈 및/또는 드레인 메탈의 최상 측보다 낮은 위치에, 그 최하부는 소스 메탈 및/또는 드레인 메탈의 최하 측보다 높은 위치에 형성되는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자.
The method of claim 8,
The air gap-formed RF switch, wherein the uppermost portion of the air gap is formed at a position lower than the uppermost side of the source metal and / or the drain metal, and the lowermost portion is formed at a position higher than the lowermost side of the source metal and / or the drain metal. device.
제1 및 제2 메탈컨택이 배치될 위치와 상보적인 위치가 개방되도록 상기 제1 희생층 상에 포토레지스트 패턴을 형성하는 단계;
식각 마스크로 상기 제1 희생층을 식각하여 제1 컨택홀 및 제2 컨택홀을 형성하는 단계;
상기 제1 희생층 상에 제1 금속층을 형성하여 상기 제1 및 제2 컨택홀을 따라 제1 및 제2 메탈컨택을 형성하는 단계;
상기 제1 희생층 제거 후 하부 절연층을 증착하는 단계;
상기 하부 절연층 상에 제2 희생층을 증착하는 단계;
상기 소스 메탈 및 드레인 메탈이 형성될 위치와 상보적인 위치가 개방되도록 상기 제2 희생층 상에 포토레지스트 패턴을 형성하는 단계;
상기 제2 희생층 상에 제2 금속층을 형성하여 소스 메탈과, 상기 소스 메탈과 수평 방향으로 이격되는 드레인 메탈을 형성하는 단계를 포함하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
Depositing a first sacrificial layer on a semiconductor substrate;
Forming a photoresist pattern on the first sacrificial layer to open a position complementary to a position where the first and second metal contacts are to be disposed;
Etching the first sacrificial layer with an etching mask to form a first contact hole and a second contact hole;
Forming a first metal layer on the first sacrificial layer to form first and second metal contacts along the first and second contact holes;
Depositing a lower insulating layer after removing the first sacrificial layer;
Depositing a second sacrificial layer on the lower insulating layer;
Forming a photoresist pattern on the second sacrificial layer to open a position complementary to a position where the source metal and the drain metal are to be formed;
And forming a source metal and a drain metal spaced apart from the source metal in a horizontal direction by forming a second metal layer on the second sacrificial layer.
상기 제2 희생층 제거 후 상부 절연층을 증착하는 단계;를 추가로 포함하고,
상기 소스 메탈 및 드레인 메탈은 상기 소스 메탈 및 드레인 메탈의 이격 공간 사이에 상부 절연층이 전부 침투하지 못하여 저 유전물질로 이루어지는 에어갭을 형성하기 위한 적합한 거리를 가지고 형성되는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
The method of claim 12,
Depositing an upper insulating layer after removing the second sacrificial layer;
The source metal and the drain metal may be formed at a suitable distance to form an air gap made of a low dielectric material because the upper insulating layer does not fully penetrate between the spaces of the source metal and the drain metal. Formed RF switch device manufacturing method.
상기 에어갭은 인접한 소스 메탈 및 드레인 메탈의 일 측과 접촉하지 않도록 위치하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
The method of claim 13,
And the air gap is positioned so as not to contact one side of adjacent source metal and drain metal.
상기 제2 희생층 상에 포토레지스트 패턴 형성시 소스 메탈 및 드레인 메탈의 이격 공간 사이에 추가로 형성되는 더미 메탈을 형성하기 위하여, 상기 더미 메탈이 형성될 위치와 상보적인 위치가 추가로 개방되도록 제2 희생층 상에 포토레지스트 패턴을 형성하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
The method of claim 14,
When forming the photoresist pattern on the second sacrificial layer, in order to form a dummy metal that is additionally formed between the spaces of the source metal and the drain metal, a position complementary to the position where the dummy metal is to be formed is further opened. 2. A method of manufacturing an RF switch device having an air gap, wherein a photoresist pattern is formed on a sacrificial layer.
상기 에어갭은 더미 메탈과 인접한 소스 메탈 사이 공간에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 공간에 각각 형성되는 것을 특징으로 하는 알에프 스위치 소자 제조방법.
The method of claim 15,
The air gap is formed in the space between the dummy metal and the adjacent source metal, and the space between the dummy metal and the adjacent drain metal, respectively.
제1 및 제2 메탈컨택이 배치될 위치와 상보적인 위치가 개방되도록 상기 제1 희생층 상에 포토레지스트 패턴을 형성하는 단계;
식각 마스크로 상기 제1 희생층을 식각하여 제1 컨택홀 및 제2 컨택홀을 형성하는 단계;
상기 제1 희생층 상에 제1 금속층을 형성하여 상기 제1 및 제2 컨택홀을 따라 제1 및 제2 메탈컨택을 형성하는 단계;
상기 제1 희생층 제거 후 하부 절연층을 증착하는 단계;
상기 하부 절연층 상에 제2 희생층을 증착하는 단계;
상기 소스 메탈, 드레인 메탈, 그리고 더미 메탈이 형성될 위치와 상보적인 위치가 개방되도록 상기 제2 희생층 상에 포토레지스트 패턴을 형성하는 단계;
상기 제2 희생층 상에 제2 금속층을 형성하여 소스 메탈, 상기 소스 메탈과 수평 방향으로 이격되는 드레인 메탈 및 상기 소스 메탈과 드레인 메탈 사이의 이격 공간 내에 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈을 형성하는 단계; 및
상기 제2 희생층 제거 후 상부 절연층을 증착하는 단계;를 추가로 포함하고,
상기 더미 메탈과 인접한 소스 메탈, 그리고 더미 메탈과 인접한 드레인 메탈은 상부 절연층이 전부 침투하지 못하여 저 유전물질로 이루어지는 에어갭을 형성하기 위한 적절한 이격 거리를 가지고 형성되는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법
Depositing a first sacrificial layer on a semiconductor substrate;
Forming a photoresist pattern on the first sacrificial layer to open a position complementary to a position where the first and second metal contacts are to be disposed;
Etching the first sacrificial layer with an etching mask to form a first contact hole and a second contact hole;
Forming a first metal layer on the first sacrificial layer to form first and second metal contacts along the first and second contact holes;
Depositing a lower insulating layer after removing the first sacrificial layer;
Depositing a second sacrificial layer on the lower insulating layer;
Forming a photoresist pattern on the second sacrificial layer to open a position complementary to a position where the source metal, the drain metal, and the dummy metal are to be formed;
A dummy metal formed on the second sacrificial layer to be spaced apart from the source metal and the drain metal in a space between the source metal, the drain metal spaced apart from the source metal in a horizontal direction, and the space between the source metal and the drain metal; Forming a metal; And
Depositing an upper insulating layer after removing the second sacrificial layer;
The source metal adjacent to the dummy metal and the drain metal adjacent to the dummy metal are formed with a proper separation distance to form an air gap made of a low dielectric material because the upper insulating layer does not fully penetrate. RF Switch Device Manufacturing Method
상기 더미 메탈은 플로팅 도체인 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
The method of claim 17,
And the dummy metal is a floating conductor.
상기 에어갭은 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않도록 형성되는 것을 특징으로 하는 알에프 스위치 소자 제조방법.
The method of claim 17,
And the air gap is formed so as not to contact one side of an adjacent source metal and / or drain metal.
상기 에어갭의 깊이는 소스 메탈 및/또는 드레인 메탈의 형성 두께보다 작은 크기로 형성되는 것을 특징으로 하는 알에프 스위치 소자 제조방법.
The method of claim 17,
And a depth of the air gap is smaller than a thickness of the source metal and / or the drain metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180059548A KR102598117B1 (en) | 2018-05-25 | 2018-05-25 | Rf switch device with an air-gap and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180059548A KR102598117B1 (en) | 2018-05-25 | 2018-05-25 | Rf switch device with an air-gap and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190134203A true KR20190134203A (en) | 2019-12-04 |
| KR102598117B1 KR102598117B1 (en) | 2023-11-02 |
Family
ID=69004626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180059548A KR102598117B1 (en) | 2018-05-25 | 2018-05-25 | Rf switch device with an air-gap and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102598117B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210128307A (en) * | 2020-04-15 | 2021-10-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Reducing rc delay in semiconductor devices |
| WO2022134623A1 (en) * | 2020-12-24 | 2022-06-30 | 长鑫存储技术有限公司 | Method for forming semiconductor structure and semiconductor structure |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020078310A (en) | 2001-04-09 | 2002-10-18 | 삼성전자 주식회사 | Method for forming metal contact in semiconductor device |
| KR20080085244A (en) * | 2007-03-19 | 2008-09-24 | 동부일렉트로닉스 주식회사 | Image sensor and method for fabrication of the same |
| KR20090123538A (en) * | 2008-05-28 | 2009-12-02 | 삼성전자주식회사 | Method for formation of interlayer dielectric having air gap |
| KR20110013162A (en) * | 2009-07-31 | 2011-02-09 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
| KR20150073595A (en) * | 2013-12-23 | 2015-07-01 | 삼성전자주식회사 | Wiring structure in a semiconductor device and method for forming the same |
| JP2015207640A (en) * | 2014-04-18 | 2015-11-19 | ソニー株式会社 | Field effect transistor and method of manufacturing the same |
| US20170330832A1 (en) * | 2016-05-12 | 2017-11-16 | Globalfoundries Inc. | Air gap over transistor gate and related method |
-
2018
- 2018-05-25 KR KR1020180059548A patent/KR102598117B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020078310A (en) | 2001-04-09 | 2002-10-18 | 삼성전자 주식회사 | Method for forming metal contact in semiconductor device |
| KR20080085244A (en) * | 2007-03-19 | 2008-09-24 | 동부일렉트로닉스 주식회사 | Image sensor and method for fabrication of the same |
| KR20090123538A (en) * | 2008-05-28 | 2009-12-02 | 삼성전자주식회사 | Method for formation of interlayer dielectric having air gap |
| KR20110013162A (en) * | 2009-07-31 | 2011-02-09 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
| KR20150073595A (en) * | 2013-12-23 | 2015-07-01 | 삼성전자주식회사 | Wiring structure in a semiconductor device and method for forming the same |
| JP2015207640A (en) * | 2014-04-18 | 2015-11-19 | ソニー株式会社 | Field effect transistor and method of manufacturing the same |
| US20170330832A1 (en) * | 2016-05-12 | 2017-11-16 | Globalfoundries Inc. | Air gap over transistor gate and related method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210128307A (en) * | 2020-04-15 | 2021-10-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Reducing rc delay in semiconductor devices |
| US11804439B2 (en) | 2020-04-15 | 2023-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reducing RC delay in semiconductor devices |
| WO2022134623A1 (en) * | 2020-12-24 | 2022-06-30 | 长鑫存储技术有限公司 | Method for forming semiconductor structure and semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102598117B1 (en) | 2023-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9721833B2 (en) | Semiconductor device with voids within silicon-on-insulator (SOI) structure and method of forming the semiconductor device | |
| US8502316B2 (en) | Self-aligned two-step STI formation through dummy poly removal | |
| US10431673B2 (en) | Semiconductor devices | |
| US9922993B2 (en) | Transistor with self-aligned source and drain contacts and method of making same | |
| US10529825B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8026134B2 (en) | Recessed drain and source areas in combination with advanced silicide formation in transistors | |
| KR102451171B1 (en) | Semiconductor device | |
| KR20120124788A (en) | Semiconductor device | |
| KR20180037662A (en) | Semiconductor devices and methods of manufacturing the same | |
| CN103378153A (en) | Structure and method for finfet integrated with capacitor | |
| US10930765B2 (en) | Method of manufacturing FinFET device with non-recessed STI | |
| KR20090096885A (en) | Semiconductor device having a locally buried insulation layer and method of manufacturing the semiconductor device | |
| TW202135313A (en) | Methods of forming integrated circuit device | |
| US8368169B2 (en) | Semiconductor device having a device isolation structure | |
| KR102598117B1 (en) | Rf switch device with an air-gap and method of manufacturing the same | |
| US10332808B2 (en) | Device comprising multiple gate structures and method of simultaneously manufacturing different transistors | |
| US11205596B2 (en) | Method of FinFET contact formation | |
| KR20200140976A (en) | Semiconductor device | |
| US20240063221A1 (en) | Semiconductor device | |
| KR102546906B1 (en) | Finfet device and method | |
| US20230187534A1 (en) | Semiconductor device and method for manufacturing same | |
| KR20050028514A (en) | Semiconductor device having gates of mos transistors and method of the same | |
| US20230187267A1 (en) | Semiconductor device and method for manufacturing same | |
| US11316043B2 (en) | Semiconductor transistor device and method of manufacturing the same | |
| KR20070028068A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |