KR20190121327A - Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board - Google Patents

Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board Download PDF

Info

Publication number
KR20190121327A
KR20190121327A KR1020197027210A KR20197027210A KR20190121327A KR 20190121327 A KR20190121327 A KR 20190121327A KR 1020197027210 A KR1020197027210 A KR 1020197027210A KR 20197027210 A KR20197027210 A KR 20197027210A KR 20190121327 A KR20190121327 A KR 20190121327A
Authority
KR
South Korea
Prior art keywords
copper foil
roughening
roughening process
roughened
carrier
Prior art date
Application number
KR1020197027210A
Other languages
Korean (ko)
Other versions
KR102297790B1 (en
Inventor
즈바사 가토
미츠요시 마츠다
히로토 이이다
아끼토시 다카나시
가즈히로 요시카와
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20190121327A publication Critical patent/KR20190121327A/en
Application granted granted Critical
Publication of KR102297790B1 publication Critical patent/KR102297790B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/16Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by features of a layer formed of particles, e.g. chips, powder or granules
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

세선 회로 형성에 적합한 저조도의 조화 처리 구리박이면서, SAP법에 사용한 경우에, 무전해 구리 도금에 대한 에칭성 및 드라이 필름 해상성뿐만 아니라, 회로 밀착성도 우수한 표면 프로파일을 적층체에 부여 가능한, 조화 처리 구리박이 제공된다. 본 발명의 조화 처리 구리박은, 적어도 한쪽 측에 조화 처리면을 갖는 것이며, 조화 처리면이 잘록한 부분을 갖는 복수의 1차 조화 입자를 구비하여 이루어지고, 1차 조화 입자가 잘록한 부분을 포함하는 표면에 1차 조화 입자보다 작은 복수의 2차 조화 입자를 갖고, 잘록한 부분의 2차 조화 입자의 개수를 잘록한 부분의 표면적으로 나눈 값인 2차 조화 입자 밀도가 9∼30개/㎛2이고, 또한 조화 처리면의 십점 평균 조도 Rz가 0.7∼1.7㎛이다.The roughening copper foil of the low roughness suitable for forming a thin wire circuit, and when used in the SAP method, can be provided with a laminate having a surface profile excellent in not only etching properties and dry film resolution to electroless copper plating but also circuit adhesion. Treated copper foil is provided. The roughening process copper foil of this invention has a roughening process surface in at least one side, is provided with the some primary roughening particle | grains which have a roughened part, and the surface which the primary roughened particle contains the constricted part. Has a plurality of secondary roughened particles smaller than the primary roughened particles, and the secondary roughened particle density, which is the value obtained by dividing the number of secondary roughened particles in the narrowed portion by the surface area of the narrowed portion, is 9 to 30 / μm 2 , and is roughened Ten point average roughness Rz of a process surface is 0.7-1.7 micrometers.

Description

조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board

본 발명은, 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판에 관한 것이다.This invention relates to roughening process copper foil, copper foil with a carrier, a copper clad laminated board, and a printed wiring board.

근년, 회로의 미세화에 적합한 프린트 배선판의 제조 공법으로서, SAP(세미 애디티브 프로세스)법이 널리 채용되고 있다. SAP법은, 매우 미세한 회로를 형성하기에 적합한 방법이며, 그 일례로서 캐리어를 구비한 조화 처리 구리박을 사용하여 행해지고 있다. 예를 들어, 도 1 및 도 2에 도시되는 바와 같이, 조화 처리 구리박(110)을, 하지 기재(111a)에 하층 회로(111b)를 구비한 절연 수지 기판(111) 상에 프리프레그(112)와 프라이머층(113)을 프레스하여 밀착시키고(공정 (a)), 캐리어(도시하지 않음)를 박리한 후, 필요에 따라서 레이저 천공에 의해 비아 홀(114)을 형성한다(공정 (b)). 이어서, 조화 처리 구리박(110)을 에칭에 의해 제거하여, 조화 표면 프로파일이 부여된 프라이머층(113)을 노출시킨다(공정 (c)). 이 조화 표면에 무전해 구리 도금(115)을 실시한(공정 (d)) 후에, 드라이 필름(116)을 사용한 노광 및 현상에 의해 소정의 패턴으로 마스킹하고(공정 (e)), 전기 구리 도금(117)을 실시한다(공정 (f)). 드라이 필름(116)을 제거하여 배선 부분(117a)을 형성한(공정 (g)) 후, 인접하는 배선 부분(117a, 117a) 사이의 불필요한 무전해 구리 도금(115)을 에칭에 의해 제거하여(공정 (h)), 소정의 패턴으로 형성된 배선(118)을 얻는다.In recent years, the SAP (semi additive process) method is widely adopted as a manufacturing method of the printed wiring board suitable for refine | miniaturization of a circuit. The SAP method is a method suitable for forming a very fine circuit and is performed using a roughened copper foil provided with a carrier as one example. For example, as shown in FIG. 1 and FIG. 2, the prepreg 112 has the roughened copper foil 110 on the insulated resin substrate 111 provided with the lower layer circuit 111b in the base substrate 111a. ) And the primer layer 113 are pressed in close contact (step (a)), and the carrier (not shown) is peeled off, and then the via hole 114 is formed by laser drilling as needed (step (b)). ). Next, the roughened copper foil 110 is removed by etching to expose the primer layer 113 provided with the roughened surface profile (step (c)). After performing electroless copper plating 115 on this roughening surface (step (d)), it masks in a predetermined pattern by exposure and image development using the dry film 116 (step (e)), and electroplating ( 117) is carried out (step (f)). After removing the dry film 116 to form the wiring portion 117a (step (g)), the unnecessary electroless copper plating 115 between the adjacent wiring portions 117a and 117a is removed by etching ( Step (h)), the wiring 118 formed in a predetermined pattern is obtained.

이와 같이 조화 처리 구리박을 사용한 SAP법은, 조화 처리 구리박 자체는 레이저 천공 후에 에칭에 의해 제거되게 된다(공정 (c)). 그리고 조화 처리 구리박이 제거된 적층체 표면에는 조화 처리 구리박의 조화 처리면의 요철 형상이 전사되어 있으므로, 그 후의 공정에 있어서 절연층(예를 들어 프라이머층(113) 또는 그것이 없는 경우에는 프리프레그(112))과 도금 회로(예를 들어 배선(118))의 밀착성을 확보할 수 있다. 그러나 도금 회로와의 밀착성을 높이는 데 적합한 표면 프로파일은, 대체로 거친 요철이 되는 경향이 있으므로, 공정 (h)에 있어서 무전해 구리 도금에 대한 에칭성이 저하되기 쉽다. 즉, 무전해 구리 도금이 거친 요철에 파고 들어가 있는 만큼, 잔류 구리를 없애기 위해 더 많은 에칭을 요해 버린다.As described above, in the SAP method using the roughened copper foil, the roughened copper foil itself is removed by etching after laser drilling (step (c)). And since the uneven | corrugated shape of the roughening process surface of a roughening process copper foil is transcribe | transferred on the laminated body surface from which the roughening process copper foil was removed, in a subsequent process, an insulation layer (for example, the primer layer 113 or a prepreg when it is absent) (112) and the plating circuit (for example, the wiring 118) can be secured. However, since the surface profile suitable for improving adhesiveness with a plating circuit tends to be rough roughness generally, the etching property with respect to an electroless copper plating in a process (h) falls easily. That is, as electroless copper plating penetrates rough roughness, more etching is required in order to remove residual copper.

그래서 조화 입자를 작게 하고, 또한 수축부 형상을 갖게 함으로써, SAP법에 사용한 경우에, 필요한 도금 회로 밀착성을 확보하면서 양호한 에칭성을 실현할 수 있는 방법이 제안되어 있다. 예를 들어, 특허문헌 1(국제 공개 제2016/158775호)에는, 적어도 한쪽 측에 조화 처리면을 갖는 조화 처리 구리박이며, 조화 처리면이 구리 입자로 이루어지는 복수의 대략 구상 돌기를 구비하여 이루어지고, 대략 구상 돌기의 평균 높이가 2.60㎛ 이하인 것이 개시되어 있다.Thus, a method has been proposed in which the roughened particles can be made smaller and the shrinkage portion shape can be used to achieve satisfactory etching property while securing necessary plating circuit adhesion when used in the SAP method. For example, Patent Document 1 (International Publication No. 2016/158775) is a roughened copper foil having a roughened surface on at least one side, and the roughened surface is provided with a plurality of roughly spherical protrusions made of copper particles. It is disclosed that the average height of the substantially spherical protrusions is 2.60 µm or less.

국제 공개 제2016/158775호International Publication No. 2016/158775

근년 SAP법에 요구되는 회로의 더한층의 미세화에 수반하여, 더 우수한 에칭성을 실현하기 위해, 조화 처리 구리박에 있어서의 조화 입자의 더한층의 소경화가 요망된다. 그러나 특허문헌 1의 방법은, 회로 밀착성을 확보하면서 조화 입자를 소경화하는 데에는 한계가 있어, 십점 평균 조도 Rz가 1.7㎛를 하회할 정도로 조화 입자를 소경화하는 것은 어렵다. 이것은, SAP법에 있어서 회로를 미세화하기 위해 조화 입자를 소경화하면, 회로 밀착성이 악화되기 때문이다.With the miniaturization of the further layer of the circuit required by the SAP method in recent years, further miniaturization of the further layer of the roughened particle in roughening process copper foil is desired in order to implement | achieve more excellent etching property. However, the method of patent document 1 has a limit in small-hardening a roughening particle, ensuring circuit adhesiveness, and it is difficult to small-harden a roughened particle so that ten point average roughness Rz may be less than 1.7 micrometers. This is because, in the SAP method, when the roughened particles are made small in order to refine the circuit, the circuit adhesion deteriorates.

본 발명자들은, 금번, 잘록한 부분을 갖는 1차 조화 입자의 표면(특히 잘록한 부분)에 1차 조화 입자보다 작은 2차 조화 입자를 충분한 밀도로 마련함으로써, 충분한 회로 밀착성을 실현 가능하게 하면서도, 십점 평균 조도 Rz 1.7㎛ 이하라고 하는 세선 회로 형성에 적합한 레벨까지 조화 입자를 소경화할 수 있다고 하는 지견을 얻었다. 즉, 세선 회로 형성에 적합한 저조도의 조화 처리 구리박이면서, SAP법에 사용한 경우에, 무전해 구리 도금에 대한 우수한 에칭성뿐만 아니라, 회로 밀착성도 우수한 표면 프로파일을 적층체에 부여할 수 있다고 하는 지견을 얻었다. 또한, 상기 조화 처리 구리박을 사용함으로써 SAP법에 있어서의 드라이 필름 현상 공정에 있어서, 매우 미세한 드라이 필름 해상성을 실현할 수 있다고 하는 지견도 얻었다.MEANS TO SOLVE THE PROBLEM This inventor provided the secondary roughening particle | grains smaller than a primary roughening particle in the surface (especially a narrow part) of the primary roughening particle which has a constricted part in sufficient density, and makes it possible to realize sufficient circuit adhesiveness, but it is ten point average. The knowledge that the roughening particle | grains can be small-hardened to the level suitable for thin line circuit formation of roughness Rz 1.7 micrometers or less was acquired. That is, when the roughness-treated copper foil of low roughness suitable for forming a thin wire circuit is used in the SAP method, it is found that the laminate can be provided with a surface profile excellent in not only the excellent etching property against the electroless copper plating but also the circuit adhesion. Got. Moreover, the knowledge that the very fine dry film resolution can be implement | achieved in the dry film developing process in SAP method by using the said roughening process copper foil was also acquired.

따라서, 본 발명의 목적은, 세선 회로 형성에 적합한 저조도의 조화 처리 구리박이면서, SAP법에 사용한 경우에, 무전해 구리 도금에 대한 에칭성 및 드라이 필름 해상성뿐만 아니라, 회로 밀착성도 우수한 표면 프로파일을 적층체에 부여 가능한, 조화 처리 구리박을 제공하는 데 있다. 또한, 본 발명의 다른 목적은, 그러한 조화 처리 구리박을 구비한 캐리어를 구비한 구리박을 제공하는 데 있다.Accordingly, an object of the present invention is a low roughness roughened copper foil suitable for thin wire circuit formation, and when used in the SAP method, not only the etching property and dry film resolution for electroless copper plating, but also the surface profile excellent in circuit adhesion. It is providing the roughening process copper foil which can provide | coat to a laminated body. Moreover, another object of this invention is to provide the copper foil provided with the carrier provided with such roughening process copper foil.

본 발명의 일 양태에 의하면, 적어도 한쪽의 측에 조화 처리면을 갖는 조화 처리 구리박이며, 상기 조화 처리면이 잘록한 부분을 갖는 복수의 1차 조화 입자를 구비하여 이루어지고, 상기 1차 조화 입자가 상기 잘록한 부분을 포함하는 표면에 상기 1차 조화 입자보다 작은 복수의 2차 조화 입자를 갖고,According to 1 aspect of this invention, it is a roughening process copper foil which has a roughening process surface on at least one side, Comprising: The said roughening process surface is provided with the some primary roughening particle which has a narrow part, The said primary roughening particle Has a plurality of secondary roughened particles smaller than the primary roughened particles on the surface including the concave portions,

상기 잘록한 부분의 상기 2차 조화 입자의 개수를 상기 잘록한 부분의 표면적으로 나눈 값인 2차 조화 입자 밀도가 9∼30개/㎛2이고, 또한 상기 조화 처리면의 십점 평균 조도 Rz가 0.7∼1.7㎛인, 조화 처리 구리박이 제공된다.The second roughened particle density, which is the value obtained by dividing the number of the second roughened particles of the concave portion by the surface area of the concave portion, is 9 to 30 / m 2, and the ten-point average roughness Rz of the roughened surface is 0.7 to 1.7 μm. Phosphorus, roughening process copper foil is provided.

본 발명의 다른 일 양태에 의하면, 캐리어와, 당해 캐리어 상에 마련된 박리층과, 당해 박리층 상에 상기 조화 처리면을 외측으로 하여 마련된 상기 조화 처리 구리박을 구비한, 캐리어를 구비한 구리박이 제공된다.According to another aspect of the present invention, there is provided a carrier, a peeling layer provided on the carrier, and a copper foil provided with a carrier provided with the roughening treatment copper foil provided on the peeling layer with the roughening treatment surface outside. Is provided.

본 발명의 다른 일 양태에 의하면, 상기 조화 처리 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 얻어진 동장 적층판이 제공된다.According to another aspect of the present invention, a copper clad laminate obtained by using the roughened copper foil or the copper foil provided with the carrier is provided.

본 발명의 다른 일 양태에 의하면, 상기 조화 처리 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 얻어진 프린트 배선판이 제공된다.According to another aspect of the present invention, a printed wiring board obtained by using the roughened copper foil or the copper foil provided with the carrier is provided.

도 1은 SAP법을 설명하기 위한 공정 흐름도이며, 전반의 공정(공정 (a)∼(d))을 도시하는 도면이다.
도 2는 SAP법을 설명하기 위한 공정 흐름도이며, 후반의 공정(공정 (e)∼(h))을 도시하는 도면이다.
도 3은 본 발명의 조화 처리 구리박에 있어서의, 1차 조화 입자 및 2차 조화 입자를 포함하는 조화 처리면을 나타내는 모식 단면도이다.
도 4는 본 발명의 조화 처리 구리박에 있어서의 2차 조화 입자의 잘록한 부분을 나타내는 모식 단면도이다.
도 5는 3D-SEM 관찰에서의 x축, y축 및 z축 및 슬라이스면(S)을 조화 처리 구리박과의 관계에 있어서 도시하는 도면이다.
BRIEF DESCRIPTION OF THE DRAWINGS It is a process flowchart for demonstrating SAP method, and is a figure which shows the process (process (a)-(d)) of the first half.
FIG. 2 is a process flowchart for explaining the SAP method, and is a diagram showing the second process (steps (e) to (h)).
It is a schematic cross section which shows the roughening process surface containing primary roughening particle | grains and secondary roughening particle | grains in the roughening process copper foil of this invention.
It is a schematic cross section which shows the concave part of secondary roughening particle | grains in the roughening process copper foil of this invention.
It is a figure which shows the x-axis, y-axis, z-axis, and slice surface S in 3D-SEM observation in relationship with a roughening process copper foil.

정의Justice

본 발명을 특정하기 위해 사용되는 용어 내지 파라미터의 정의를 이하에 나타낸다.Definitions of terms and parameters used to specify the present invention are shown below.

본 명세서에 있어서 「1차 조화 입자」라 함은, 도 3 및 도 4에 도시되는 바와 같이, 조화 처리 구리박(10)의 기저면(10a)에 직접 형성되는, 150㎚를 초과하는 사이즈의 조화 입자(12)이며, 전형적으로는 「대략 구상 돌기」의 형태를 갖는다. 본 명세서에 있어서 「대략 구상 돌기」라 함은, 대략 구상의 둥그스름한 개형을 갖는 돌기이며, 침상, 주상, 가늘고 긴 형상 등의 이방 형상의 돌기 내지 입자와는 구별되는 것이다. 도 3 및 도 4에 있어서 1차 조화 입자(12)로서 도시되는 바와 같이, 대략 구상 돌기는, 잘록해진 근원 부분에서 구리박의 기저면(10a)와 연결되어 있으므로, 완전한 구체로는 될 수 없지만, 근원 부분 이외의 부분이 대략 구상이면 된다. 따라서, 대략 구상 돌기는, 대략 구상의 둥그스름한 개형이 유지되어 있는 한, 다소의 요철이나 변형 등의 존재는 허용된다. 또한, 상기 돌기를 단순히 구상 돌기라고 칭해도 되지만, 상술한 바와 같이 완전한 구체로는 될 수 없으므로, 상술한 대략 구상 돌기를 의미하는 것으로서 이해되어야 한다. 1차 조화 입자(12) 및 그 입경은, SEM 관찰에 의해 취득한 단면 화상을 시판되고 있는 소프트웨어를 사용하여 해석함으로써, 특정할 수 있다. 예를 들어, 3차원 해석 소프트웨어 Amira(Thermo Fisher SCIENTIFIC사 제조)를 사용하고, 화상 처리에 대해서는 본 명세서의 실시예에 기재되는 여러 조건에 따라서 행할 수 있다.In this specification, "primary roughening particle" means roughness of the size exceeding 150 nm which is directly formed in the base surface 10a of the roughening process copper foil 10, as shown to FIG. 3 and FIG. It is the particle | grains 12, and typically has a form of "a roughly spherical protrusion." In this specification, an "approximately spherical protrusion" is a protrusion which has a substantially spherical round shape, and is distinguished from anisotropic protrusions or particles such as acicular, columnar and elongated shapes. As shown in FIG. 3 and FIG. 4 as the primary roughening particles 12, the roughly spherical projections are connected to the base surface 10a of the copper foil at the cut-off source portion, but cannot be a perfect sphere. The part other than a root part should just be spherical. Therefore, as long as the substantially spherical protrusion is maintained in the shape of a substantially spherical round shape, the existence of some irregularities, deformations, and the like is permitted. In addition, although the said processus | protrusion may be called only a spherical process, as mentioned above, since it cannot become a complete sphere, it should be understood as meaning the above-mentioned roughly processus | protrusion. The primary roughened particle 12 and its particle diameter can be specified by analyzing the cross-sectional image acquired by SEM observation using commercially available software. For example, three-dimensional analysis software Amira (manufactured by Thermo Fisher SCIENTIFIC Co., Ltd.) can be used, and image processing can be performed according to various conditions described in the examples of the present specification.

본 명세서에 있어서 「2차 조화 입자」라 함은, 도 3 및 도 4에 모식적으로 도시되는 바와 같이, 조화 처리 구리박(10)의 기저면(10a) 및 1차 조화 입자(12)의 표면에 형성되는, 1차 조화 입자(12)보다 작은, 즉 150㎚ 이하의 사이즈의 조화 입자(14)를 의미한다. 2차 조화 입자(14)도 대략 구상 돌기 등의 입상 돌기일 수 있다. 2차 조화 입자(14) 및 그 입경은, SEM 관찰에 의해 취득한 단면 화상을 시판되고 있는 소프트웨어를 사용하여 해석함으로써, 특정할 수 있다. 예를 들어, 3차원 해석 소프트웨어 Amira(Thermo Fisher SCIENTIFIC사 제조)를 사용하고, 화상 처리에 대해서는 본 명세서의 실시예에 기재되는 여러 조건에 따라서 행할 수 있다.In this specification, "secondary roughening particle" is the surface of the base surface 10a and the primary roughening particle 12 of the roughening process copper foil 10, as shown typically in FIG.3 and FIG.4. Means the roughened particle 14 of the size smaller than the primary roughened particle 12, ie, 150 nm or less. The secondary roughened particles 14 may also be substantially granular projections such as spherical projections. The secondary roughened particle 14 and its particle diameter can be specified by analyzing the cross-sectional image acquired by SEM observation using commercially available software. For example, three-dimensional analysis software Amira (manufactured by Thermo Fisher SCIENTIFIC Co., Ltd.) can be used, and image processing can be performed according to various conditions described in the examples of the present specification.

본 명세서에 있어서 「잘록한 부분」이라 함은, 도 4에 모식적으로 도시되는 바와 같이, 1차 조화 입자(12)를 바로 위로부터 보았을 때에 그 자체로 가려져 보이지 않게 되는 부분(12a)을 의미한다. 즉, 1차 조화 입자(12)의 최대 넥 직경 미만의 넥 직경을 갖는 부분이고, 또한 당해 최대 넥 직경보다 기저면(10a)측의 부분(12a)을 의미한다. 잘록한 부분은, SEM 관찰에 의해 취득한 단면 화상을 시판되고 있는 소프트웨어를 사용하여 해석함으로써 결정할 수 있다. 예를 들어, 3차원 해석 소프트웨어 Amira(Thermo Fisher SCIENTIFIC사 제조)를 사용하고, 화상 처리에 대해서는 본 명세서의 실시예에 기재되는 여러 조건에 따라서 행할 수 있다.In the present specification, the "small part" means a part 12a that is hidden by itself when viewed from directly above, as shown schematically in FIG. 4. . That is, it means the part which has the neck diameter of less than the maximum neck diameter of the primary roughening particle 12, and means the part 12a by the base surface 10a side rather than the said maximum neck diameter. The narrow part can be determined by analyzing the cross-sectional image acquired by SEM observation using commercially available software. For example, three-dimensional analysis software Amira (manufactured by Thermo Fisher SCIENTIFIC Co., Ltd.) can be used, and image processing can be performed according to various conditions described in the examples of the present specification.

본 명세서에 있어서, 「전극면」이라 함은 금속을 전해 석출하였을 때에 음극과 접하고 있던 측의 면을 가리킨다.In this specification, an "electrode surface" refers to the surface of the side which contacted the cathode when the metal was electrolytically precipitated.

본 명세서에 있어서, 「석출면」이라 함은 금속이 전해 석출되어 가는 측의 면, 즉 음극과 접하고 있지 않은 측의 면을 가리킨다.In the present specification, the "precipitation surface" refers to the surface on the side where the metal is electrolytically deposited, that is, the surface on the side not in contact with the cathode.

조화 처리 구리박Conditioning Treatment Copper Foil

본 발명에 의한 구리박은 조화 처리 구리박이다. 이 조화 처리 구리박은, 적어도 한쪽 측에 조화 처리면을 갖는다. 조화 처리면은, 도 3에 모식적으로 도시되는 바와 같이, 잘록한 부분(12a)을 갖는 복수의 1차 조화 입자(12)를 구비하여 이루어진다. 1차 조화 입자(12)는, 잘록한 부분(12a)을 포함하는 표면에 1차 조화 입자(12)보다 작은 복수의 2차 조화 입자(14)를 갖는다. 잘록한 부분(12a)의 2차 조화 입자(14)의 개수를 잘록한 부분(12a)의 표면적으로 나눈 값인 2차 조화 입자 밀도는 9∼30개/㎛2이다. 또한, 조화 처리면의 십점 평균 조도 Rz는 0.7∼1.7㎛이다. 이와 같이, 잘록한 부분(12a)을 갖는 1차 조화 입자(12)의 표면(특히 잘록한 부분(12a))에 1차 조화 입자(12)보다 작은 2차 조화 입자(14)를 충분한 밀도로 마련함으로써, SAP법에 사용한 경우에, 충분한 회로 밀착성을 실현 가능하게 하면서도, 십점 평균 조도 Rz 1.7㎛ 이하라고 하는 세선 회로 형성에 적합한 레벨까지 조화 입자를 소경화할 수 있다. 즉, 세선 회로 형성에 적합한 저조도의 조화 처리 구리박이면서, SAP법에 사용한 경우에, 무전해 구리 도금에 대한 우수한 에칭성뿐만 아니라, 회로 밀착성도 우수한 표면 프로파일을 적층체에 부여할 수 있다. 또한, 상기 조화 처리 구리박을 사용함으로써 SAP법에 있어서의 드라이 필름 현상 공정에 있어서, 매우 미세한 드라이 필름 해상성을 실현할 수 있다.The copper foil which concerns on this invention is a roughening process copper foil. This roughening process copper foil has a roughening process surface on at least one side. The roughening process surface is provided with the some primary roughening particle | grains 12 which have the constricted part 12a as shown typically in FIG. The primary roughened particles 12 have a plurality of secondary roughened particles 14 smaller than the primary roughened particles 12 on the surface including the concave portions 12a. The secondary roughened particle density, which is the value obtained by dividing the number of secondary roughened particles 14 in the concave portion 12a by the surface area of the concave portion 12a, is 9 to 30 particles / μm 2 . In addition, the ten point average roughness Rz of a roughening process surface is 0.7-1.7 micrometers. Thus, by providing the secondary roughened particles 14 smaller than the primary roughened particles 12 on the surface of the primary roughened particles 12 having the concave portions 12a (particularly the concave portions 12a) with sufficient density. In the case of using the SAP method, the roughened particles can be reduced in size to a level suitable for forming a thin wire circuit of 10 points average roughness Rz of 1.7 µm or less while enabling sufficient circuit adhesion. That is, when used for the SAP method while being the roughening copper foil of low roughness suitable for thin wire circuit formation, the surface profile excellent not only the outstanding etching property to electroless copper plating but also the circuit adhesiveness can be provided to a laminated body. Moreover, by using the said roughening process copper foil, very fine dry film resolution can be implement | achieved in the dry film developing process in SAP method.

도금 회로 밀착성과, 무전해 구리 도금에 대한 에칭성은 본래적으로는 양립하기 어려운 것이다. 즉, 전술한 바와 같이, 도금 회로와의 밀착성을 높이는 데 적합한 표면 프로파일은, 대체로 거친 요철이 되는 경향이 있으므로, 도 2의 공정 (h)에 있어서 무전해 구리 도금의 에칭성이 저하되기 쉽다. 즉, 무전해 구리 도금이 거친 요철에 파고 들어가 있는 만큼, 잔류 구리를 없애기 위해 더 많은 에칭을 요해 버린다. 이 점에서, 특허문헌 1의 조화 처리 구리박에 의하면, 에칭양의 저감을 실현하면서, 우수한 도금 회로 밀착성을 확보할 수 있다고 되어 있다. 그러나 근년 SAP법에 요구되는 회로의 더한층의 미세화에 수반하여 조화 입자의 소경화가 요망되는 바, 특허문헌 1의 방법으로는 십점 평균 조도 Rz가 1.7㎛를 하회할 정도로 조화 입자를 소경화하는 것은 어렵다. 이에 비해, 본 발명에 있어서는, 1차 조화 입자(12)에 잘록한 부분(12a)을 갖게 하고, 이 잘록한 부분(12a)에 충분한 밀도의 2차 조화 입자(14)를 형성함으로써, 도금 회로와의 밀착성을 손상시키는 일 없이, 십점 평균 조도 Rz 1.7㎛ 이하라고 하는 세선 회로 형성에 적합한 레벨까지 조화 입자의 대폭의 소경화가 가능해진다. 즉, 상기 범위 내의 Rz로 표시되는 1차 조화 입자(12)의 소경화에 의해 본래라면 회로 밀착성이 저하될 수 있지만, 본 발명에 있어서는 1차 조화 입자(12)의 표면(특히, 잘록한 부분(12a))에 충분한 밀도로 2차 조화 입자(14)를 존재시킴으로써, 우수한 회로 밀착성이 실현 가능해진다. 그리고 그렇게 우수한 밀착성과 무전해 구리 도금에 대한 우수한 에칭성을 양립할 수 있음으로써, SAP법에 있어서의 드라이 필름 현상 공정에 있어서, 매우 미세한 드라이 필름 해상성을 실현할 수 있는 것이라고 생각할 수 있다. 따라서, 본 발명의 조화 처리 구리박은, 세미 애디티브법(SAP)에 의한 프린트 배선판의 제작에 사용되는 것이 바람직하다. 달리 표현하면, 본 발명의 조화 처리 구리박은, 프린트 배선판용의 절연 수지층에 요철 형상을 전사하기 위해 사용되는 것이 바람직하다고도 할 수 있다.Plating circuit adhesion and etching resistance to electroless copper plating are inherently difficult to be compatible. That is, as mentioned above, since the surface profile suitable for improving adhesiveness with a plating circuit tends to become rough roughness generally, the etching property of electroless copper plating in a process (h) of FIG. 2 tends to fall. That is, as electroless copper plating penetrates rough roughness, more etching is required in order to remove residual copper. In this respect, according to the roughening process copper foil of patent document 1, it is supposed that the outstanding plating circuit adhesiveness can be ensured, realizing reduction of the etching amount. However, in recent years, since the further miniaturization of the circuit required by the SAP method is required, the roughening of the roughened particles is desired, and according to the method of Patent Document 1, it is difficult to small-harden the roughened particles so that the ten-point average roughness Rz is less than 1.7 µm. . In contrast, in the present invention, the primary roughened particles 12 are provided with the concave portions 12a, and the secondary roughened particles 14 having a sufficient density are formed in the concave portions 12a, thereby forming Without degrading the adhesiveness, it is possible to significantly reduce the size of the roughened particles to a level suitable for forming a thin wire circuit of ten point average roughness Rz of 1.7 µm or less. That is, although the circuit adhesiveness may fall originally by the small hardening of the primary roughening particle | grains 12 represented by Rz within the said range, in this invention, the surface (especially a concave part () of the primary roughening particle | grains 12 By providing the secondary roughened particles 14 at a density sufficient for 12a)), excellent circuit adhesion can be realized. And it can be considered that very fine dry film resolution can be achieved in the dry film developing process in SAP method by making it compatible with such excellent adhesiveness and the outstanding etching property with respect to an electroless copper plating. Therefore, it is preferable that the roughening process copper foil of this invention is used for preparation of the printed wiring board by a semiadditive process (SAP). In other words, it can also be said that the roughening process copper foil of this invention is used to transfer an uneven shape to the insulated resin layer for printed wiring boards.

본 발명의 조화 처리 구리박(10)은, 적어도 한쪽 측에 조화 처리면을 갖는다. 즉, 조화 처리 구리박은 양측에 조화 처리면을 갖는 것이어도 되고, 한쪽 측에만 조화 처리면을 갖는 것이어도 된다. 양측에 조화 처리면을 갖는 경우는, SAP법에 사용한 경우에 레이저 조사측의 면(절연 수지에 밀착시키는 면과 반대측의 면)도 조화되어 있게 되므로, 레이저 흡수성이 높아지는 결과, 레이저 천공성도 향상시킬 수 있다.The roughening process copper foil 10 of this invention has a roughening process surface on at least one side. That is, a roughening process copper foil may have a roughening process surface at both sides, and may have a roughening process surface only at one side. In the case where the roughening treatment surfaces are provided on both sides, the surface on the laser irradiation side (the surface opposite to the surface to be in close contact with the insulating resin) is also harmonized when used in the SAP method, so that the laser absorbency is increased, thereby improving the laser perforation properties. Can be.

조화 처리면은, 복수의 1차 조화 입자(12) 및 그 표면에 있는 복수의 2차 조화 입자(14)를 구비하여 이루어지고, 이들 복수의 1차 조화 입자(12) 및 2차 조화 입자(14)는, 각각 구리 입자로 이루어지는 것이 바람직하다. 즉, 개개의 1차 조화 입자(12) 및 2차 조화 입자(14)는 각각 기본적으로 1개의 구리 입자로 구성된다. 구리 입자는 금속 구리로 이루어지는 것이어도 되고, 구리 합금으로 이루어지는 것이어도 된다. 그러나 구리 입자가 구리 합금인 경우, 구리 에칭액에 대한 용해성이 저하되거나, 또는 구리 에칭액으로의 합금 성분 혼입에 의해 에칭액의 수명이 저하되거나 하는 경우가 있으므로, 구리 입자는 금속 구리로 이루어지는 것이 바람직하다.The roughening process surface is provided with the some primary roughening particle | grains 12 and the some secondary roughening particle | grains 14 in the surface, These several primary roughening particle | grains 12 and secondary roughening particle | grains ( It is preferable that 14) consists of copper particles, respectively. That is, each primary roughening particle 12 and the secondary roughening particle 14 are each comprised from one copper particle fundamentally. The copper particles may be made of metallic copper, or may be made of copper alloy. However, when a copper particle is a copper alloy, since the solubility with respect to a copper etching liquid may fall, or the lifetime of an etching liquid may fall by mixing an alloy component into a copper etching liquid, it is preferable that a copper particle consists of metal copper.

잘록한 부분(12a)의 2차 조화 입자(14)의 개수를 잘록한 부분(12a)의 표면적으로 나눈 값인 2차 조화 입자 밀도는 9∼30개/㎛2이고, 바람직하게는 9∼25개/㎛2, 보다 바람직하게는 9∼20개/㎛2이다. 이들의 범위 내이면, 2차 조화 입자의 탈락을 효과적으로 방지하면서, 회로 밀착성을 한층 더 향상시킬 수 있다.The secondary roughened particle density, which is the value obtained by dividing the number of secondary roughened particles 14 of the concave portion 12a by the surface area of the concave portion 12a, is 9-30 pieces / μm 2 , and preferably 9-25 pieces / μm. 2 , More preferably, it is 9-20 pieces / micrometer <2> . If it is in these ranges, circuit adhesiveness can be improved further, preventing the fall of secondary roughening particle | grains effectively.

조화 처리면의 십점 평균 조도 Rz는 0.7∼1.7㎛이고, 바람직하게는 0.7∼1.6㎛, 보다 바람직하게는 0.8∼1.6㎛, 더욱 바람직하게는 0.8∼1.5㎛이다. 이들의 범위 내이면, 회로 밀착성 및 세선 형성성을 한층 더 향상시킬 수 있다. Rz는 JIS B 0601-1994에 준거하여 결정된다.Ten-point average roughness Rz of a roughening process surface is 0.7-1.7 micrometers, Preferably it is 0.7-1.6 micrometers, More preferably, it is 0.8-1.6 micrometers, More preferably, it is 0.8-1.5 micrometers. If it is in these ranges, circuit adhesiveness and a thin wire formation property can be improved further. Rz is determined based on JIS B0601-1994.

본 발명의 조화 처리 구리박(10)은, 조화 처리면의 단위 평면 면적당의 2차 조화 입자(14)의 개수가, 50∼500개/㎛2인 것이 바람직하고, 보다 바람직하게는 50∼400개/㎛2, 더욱 바람직하게는 50∼300개/㎛2이다. 이들의 범위 내이면, 2차 조화 입자의 탈락을 효과적으로 방지하면서, 회로 밀착성을 한층 더 향상시킬 수 있다.As for the roughening process copper foil 10 of this invention, it is preferable that the number of the secondary roughening particles 14 per unit plane area of a roughening process surface is 50-500 piece / micrometer <2> , More preferably, it is 50-400 Pieces / µm 2 , more preferably 50 to 300 pieces / µm 2 . If it is in these ranges, circuit adhesiveness can be improved further, preventing the fall of secondary roughening particle | grains effectively.

본 발명의 조화 처리 구리박(10)은, 조화 처리면의 전체의 표면적에 차지하는, 잘록한 부분의 표면적의 비율이, 0.3∼0.5인 것이 바람직하고, 보다 바람직하게는 0.3∼0.45이다. 이들의 범위 내이면, 2차 조화 입자의 탈락을 효과적으로 방지하면서, 회로 밀착성을 한층 더 향상시킬 수 있다.As for the roughening process copper foil 10 of this invention, it is preferable that the ratio of the surface area of the narrow part which occupies for the whole surface area of the roughening process surface is 0.3-0.5, More preferably, it is 0.3-0.45. If it is in these ranges, circuit adhesiveness can be improved further, preventing the fall of secondary roughening particle | grains effectively.

본 발명의 조화 처리 구리박(10)의 두께는 특별히 한정되지 않지만, 0.1∼18㎛가 바람직하고, 보다 바람직하게는 0.5∼10㎛, 더욱 바람직하게는 0.5∼7㎛, 특히 바람직하게는 0.5∼5㎛, 가장 바람직하게는 0.5∼3㎛이다. 이 두께는 1차 조화 입자(12) 및 2차 조화 입자(14)를 포함한 두께이다. 또한, 본 발명의 조화 처리 구리박은, 통상의 구리박의 표면에 조화 처리를 행한 것에 한정되지 않고, 캐리어를 구비한 구리박의 구리박 표면의 조화 처리를 행한 것이어도 된다.Although the thickness of the roughening process copper foil 10 of this invention is not specifically limited, 0.1-18 micrometers is preferable, More preferably, it is 0.5-10 micrometers, More preferably, it is 0.5-7 micrometers, Especially preferably, it is 0.5- 5 micrometers, Most preferably, it is 0.5-3 micrometers. This thickness is the thickness containing the primary roughening particle 12 and the secondary roughening particle 14. In addition, the roughening process copper foil of this invention is not limited to what carried out the roughening process on the surface of normal copper foil, The roughening process of the copper foil surface of the copper foil with a carrier may be performed.

조화 처리 구리박의 제조 방법Manufacturing method of roughening process copper foil

본 발명에 의한 조화 처리 구리박의 바람직한 제조 방법의 일례를 설명하지만, 본 발명에 의한 조화 처리 구리박은 이하에 설명하는 방법에 한정되지 않고, 본 발명의 조화 처리 구리박의 표면 프로파일을 실현할 수 있는 한, 어떠한 방법에 의해 제조된 것이어도 된다.Although an example of the preferable manufacturing method of the roughening process copper foil by this invention is demonstrated, the roughening process copper foil by this invention is not limited to the method demonstrated below, The surface profile of the roughening process copper foil of this invention can be realized. As long as it is manufactured by what kind of method.

(1) 구리박의 준비(1) Preparation of copper foil

조화 처리 구리박의 제조에 사용하는 구리박으로서, 전해 구리박 및 압연 구리박의 양쪽 사용이 가능하다. 구리박의 두께는 특별히 한정되지 않지만, 0.1∼18㎛가 바람직하고, 보다 바람직하게는 0.5∼7㎛, 더욱 바람직하게는 0.5∼5㎛, 특히 바람직하게는 0.5∼3㎛이다. 구리박이 캐리어를 구비한 구리박의 형태로 준비되는 경우에는, 구리박은, 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 화학 증착 등의 건식 성막법, 또는 그것들의 조합에 의해 형성한 것이어도 된다.As copper foil used for manufacture of roughening process copper foil, both use of an electrolytic copper foil and a rolled copper foil is possible. Although the thickness of a copper foil is not specifically limited, 0.1-18 micrometers is preferable, More preferably, it is 0.5-7 micrometers, More preferably, it is 0.5-5 micrometers, Especially preferably, it is 0.5-3 micrometers. When the copper foil is prepared in the form of a copper foil with a carrier, the copper foil is formed by a wet film formation method such as an electroless copper plating method and an electrolytic copper plating method, a dry film formation method such as sputtering and chemical vapor deposition, or a combination thereof. It may be one.

(2) 조화 처리(2) coordination treatment

구리 입자를 사용하여 구리박의 적어도 한쪽 표면을 조화한다. 이 조화는, 조화 처리용 구리 전해 용액을 사용한 전해에 의해 행해진다. 이 전해는 3단계의 도금 공정을 거쳐 행해지는 것이 바람직하다. 1단계째의 도금 공정에서는, 구리 농도 5∼20g/L, 황산 농도 30∼200g/L, 염소 농도 20∼100ppm 및 9-페닐아크리딘 9PA 농도 20∼100ppm을 포함하는 황산구리 용액을 사용하여, 액온 20∼40℃, 전류 밀도 5∼25A/dm2, 시간 2∼10초의 도금 조건에서 전착을 행하는 것이 바람직하다. 2단계째의 도금 공정에서는, 구리 농도 65∼80g/L 및 황산 농도 200∼280g/L를 포함하는 황산구리 용액을 사용하여, 액온 45∼55℃ 및 전류 밀도 1∼10A/dm2, 시간 2∼25초의 도금 조건에서 전착을 행하는 것이 바람직하다. 3단계째의 도금 공정에서는, 구리 농도 10∼20g/L, 황산 농도 30∼130g/L, 염소 농도 20∼100ppm 및 9PA 농도 100∼200ppm을 포함하는 황산구리 용액을 사용하여, 액온 20∼40℃, 전류 밀도 10∼40A/dm2, 시간 0.3∼1.0초의 도금 조건에서 전착을 행하는 것이 바람직하다. 1단계째 및 2단계째의 도금 공정에 있어서의 전기량은, 1단계째의 도금 공정에 있어서의 전기량 Q1의 2단계째의 도금 공정에 있어서의 전기량 Q2에 대한 비(Q1/Q2)가 3.0 이상이 되도록 설정하는 것이 바람직하다. 1단계째의 도금 공정이 9PA 등의 첨가제 등을 사용하여 행해지고, 또한 Q1/Q2≥3.0을 만족시킴으로써, 잘록한 부분(12a)을 갖는 1차 조화 입자(12)를 형성할 수 있다. 그리고 9PA 등의 첨가제를 사용한 3단계째의 도금 공정이 행해짐으로써, 1차 조화 입자(12)의 표면에 그보다 작은 2차 조화 입자(14)를 형성시킬 수 있다. 특히, 1단계째의 도금 공정이 9PA 등의 첨가제 등을 사용하여 행해지고, 또한 1단계째 및 2단계째의 도금 공정이 Q1+Q2≤100C/dm2를 만족시키도록 행해지는 것이 바람직하다. 이와 같이 함으로써, 십점 평균 조도 Rz<1.7㎛를 만족시키는 비교적 저조도의 표면 프로파일이 형성됨과 함께, 3단계째의 도금이 1차 조화 입자(12)의 표면 전체에 널리 확산되어, 1차 조화 입자(12)의 잘록한 부분(12a)에도 2차 조화 입자(14)가 고밀도로 형성된다.Copper particles are used to roughen at least one surface of the copper foil. This roughening is performed by electrolysis using the copper electrolytic solution for roughening processes. This electrolysis is preferably performed through a three-step plating process. In the first plating process, using a copper sulfate solution containing 5 to 20 g / L copper concentration, 30 to 200 g / L sulfuric acid concentration, 20 to 100 ppm chlorine concentration and 20 to 100 ppm 9-phenylacridine 9PA concentration, It is preferable to perform electrodeposition on the plating conditions of 20-40 degreeC of liquid temperature, 5-25 A / dm <2> of current density, and 2-10 second of time. In the second plating process, using a copper sulfate solution containing a copper concentration of 65 to 80 g / L and a sulfuric acid concentration of 200 to 280 g / L, a liquid temperature of 45 to 55 ℃ and a current density of 1 to 10 A / dm 2 , time 2 to It is preferable to perform electrodeposition on the plating condition of 25 second. In the plating process of the 3rd step, the liquid temperature is 20-40 degreeC, using the copper sulfate solution containing 10-20 g / L of copper concentrations, 30-130 g / L sulfuric acid concentrations, 20-100 ppm of chlorine concentrations, and 100-200 ppm of 9PA concentrations. It is preferable to perform electrodeposition on the plating conditions of current density of 10-40 A / dm <2> , time 0.3-1.0 second. Electric charge in the plating process of the second step 1 second and the second step, ratio (Q 1 to the stored electricity quantity Q 2 in the plating process of the second second stage of the electricity quantity Q 1 in the plating process of the second step 1 / Q 2 ) Is preferably set to 3.0 or more. The plating process of the second step is carried out using additives such as 9PA, also it is possible to form the first blend particles 12 having a constricted portion (12a) by satisfying the Q 1 / Q 2 ≥3.0. And by performing the 3rd plating process using additives, such as 9PA, the secondary roughening particle | grains 14 smaller than that can be formed in the surface of the primary roughening particle | grains 12. FIG. In particular, it is preferable that the first plating process is carried out using an additive such as 9PA or the like, and the plating processes of the first and second stages are satisfied to satisfy Q 1 + Q 2 ≤ 100 C / dm 2 . . By doing in this way, while the surface profile of comparatively low roughness which satisfy | fills ten point average roughness Rz <1.7 micrometer is formed, plating of a 3rd step is widely spread | diffused on the whole surface of the primary roughening particle 12, and the primary roughening particle ( Secondary roughened particles 14 are also formed at high density in the concave portion 12a of 12).

(3) 방청 처리(3) antirust treatment

요망에 따라, 조화 처리 후의 구리박에 방청 처리를 실시해도 된다. 방청 처리는, 아연을 사용한 도금 처리를 포함하는 것이 바람직하다. 아연을 사용한 도금 처리는, 아연 도금 처리 및 아연 합금 도금 처리 중 어느 것이든 좋고, 아연 합금 도금 처리는 아연-니켈 합금 처리가 특히 바람직하다. 아연-니켈 합금 처리는 적어도 Ni 및 Zn을 포함하는 도금 처리이면 되고, Sn, Cr, Co 등의 다른 원소를 더 포함하고 있어도 된다. 아연-니켈 합금 도금에 있어서의 Ni/Zn 부착 비율은, 질량비로, 1.2∼10이 바람직하고, 보다 바람직하게는 2∼7, 더욱 바람직하게는 2.7∼4이다. 또한, 방청 처리는 크로메이트 처리를 더 포함하는 것이 바람직하고, 이 크로메이트 처리는 아연을 사용한 도금 처리 후에, 아연을 포함하는 도금의 표면에 행해지는 것이 보다 바람직하다. 이와 같이 함으로써 방청성을 더욱 향상시킬 수 있다. 특히 바람직한 방청 처리는, 아연-니켈 합금 도금 처리와 그 후의 크로메이트 처리의 조합이다.As needed, you may perform antirust process to the copper foil after a roughening process. It is preferable that a rust prevention process includes the plating process using zinc. The plating treatment using zinc may be either a zinc plating treatment or a zinc alloy plating treatment, and the zinc alloy plating treatment is particularly preferably a zinc-nickel alloy treatment. The zinc-nickel alloy treatment may be a plating treatment containing at least Ni and Zn, and may further include other elements such as Sn, Cr, and Co. As for the Ni / Zn adhesion ratio in zinc-nickel alloy plating, 1.2-10 are preferable by mass ratio, More preferably, it is 2-7, More preferably, it is 2.7-4. Moreover, it is preferable that an antirust process further includes a chromate treatment, and this chromate treatment is more preferably performed on the surface of the plating containing zinc after the plating process using zinc. By doing in this way, rust prevention property can be improved further. Particularly preferred antirust treatment is a combination of zinc-nickel alloy plating treatment and subsequent chromate treatment.

(4) 실란 커플링제 처리(4) silane coupling agent treatment

요망에 따라, 구리박에 실란 커플링제 처리를 실시하여, 실란 커플링제층을 형성해도 된다. 이에 의해 내습성, 내약품성 및 접착제 등과의 밀착성 등을 향상시킬 수 있다. 실란 커플링제층은, 실란 커플링제를 적절하게 희석하여 도포하고, 건조시킴으로써 형성할 수 있다. 실란 커플링제의 예로서는, 4-글리시딜부틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란 등의 에폭시 관능성 실란 커플링제, 또는 3-아미노프로필트리에톡시실란, N-2(아미노에틸)3-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란 등의 아미노 관능성 실란 커플링제, 또는 3-머캅토프로필트리메톡시실란 등의 머캅토 관능성 실란 커플링제 또는 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀 관능성 실란 커플링제, 또는 3-메타크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란 커플링제, 또는 이미다졸실란 등의 이미다졸 관능성 실란 커플링제, 또는 트리아진실란 등의 트리아진 관능성 실란 커플링제 등을 들 수 있다.As needed, you may process a silane coupling agent to copper foil, and may form a silane coupling agent layer. Thereby, moisture resistance, chemical resistance, adhesiveness with an adhesive agent, etc. can be improved. The silane coupling agent layer can be formed by appropriately diluting and applying the silane coupling agent, and drying. As an example of a silane coupling agent, Epoxy functional silane coupling agents, such as 4-glycidyl butyl trimethoxysilane and 3-glycidoxy propyl trimethoxysilane, or 3-aminopropyl triethoxy silane, N-2 ( Aminoethyl) 3-aminopropyltrimethoxysilane, N-3- (4- (3-aminopropoxy) butoxy) propyl-3-aminopropyltrimethoxysilane, N-phenyl-3-aminopropyltrimeth Amino functional silane coupling agents, such as oxysilane, or mercapto functional silane coupling agents, such as 3-mercaptopropyl trimethoxysilane, or olefin functional silane couplers, such as vinyltrimethoxysilane and vinylphenyl trimethoxysilane. Acrylic functional silane coupling agents, such as a ring agent or 3-methacryloxypropyl trimethoxysilane, or imidazole functional silane coupling agents, such as imidazolesilane, or triazine functional silane coupling agents, such as triazinesilane, etc. Can be mentioned.

캐리어를 구비한 구리박Copper foil with carrier

본 발명의 조화 처리 구리박은, 캐리어를 구비한 구리박의 형태로 제공할 수 있다. 이 경우, 캐리어를 구비한 구리박은, 캐리어와, 이 캐리어 상에 마련된 박리층과, 이 박리층 상에 조화 처리면을 외측으로 하여 마련된 본 발명의 조화 처리 구리박을 구비하여 이루어진다. 다만, 캐리어를 구비한 구리박은, 본 발명의 조화 처리 구리박을 사용하는 것 이외에는, 공지의 층 구성이 채용 가능하다.The roughening process copper foil of this invention can be provided in the form of the copper foil provided with a carrier. In this case, the copper foil provided with a carrier is provided with the carrier, the peeling layer provided on this carrier, and the roughening process copper foil of this invention provided on this peeling layer with the roughening process surface outside. However, the well-known laminated constitution can be employ | adopted for the copper foil provided with a carrier except using the roughening process copper foil of this invention.

캐리어는, 조화 처리 구리박을 지지하여 그 핸들링성을 향상시키기 위한 층(전형적으로는 박)이다. 캐리어의 예로서는, 알루미늄박, 구리박, 표면을 구리 등으로 메탈 코팅한 수지 필름이나 유리판 등을 들 수 있고, 바람직하게는 구리박이다. 구리박은 압연 구리박 및 전해 구리박 중 어느 것이어도 된다. 캐리어의 두께는 전형적으로는 200㎛ 이하이고, 바람직하게는 12㎛∼35㎛이다.A carrier is a layer (typically foil) for supporting roughening process copper foil, and improving the handling property. As an example of a carrier, aluminum foil, copper foil, the resin film which coated metal on the surface with copper, etc., a glass plate, etc. are mentioned, Preferably it is copper foil. The copper foil may be either rolled copper foil or electrolytic copper foil. The thickness of the carrier is typically 200 µm or less, preferably 12 µm to 35 µm.

캐리어의 박리층측의 면은, 0.5∼1.5㎛의 십점 표면 조도 Rz를 갖는 것이 바람직하고, 보다 바람직하게는 0.6∼1.0㎛이다. Rz는 JIS B 0601-1994에 준거하여 결정할 수 있다. 이러한 십점 표면 조도 Rz를 캐리어의 박리층측의 면에 부여해 둠으로써, 그 위에 박리층을 통해 제작되는 본 발명의 조화 처리 구리박에 바람직한 표면 프로파일을 부여하기 쉽게 할 수 있다.It is preferable that the surface on the peeling layer side of a carrier has ten-point surface roughness Rz of 0.5-1.5 micrometers, More preferably, it is 0.6-1.0 micrometer. Rz can be determined based on JIS B0601-1994. By providing such a ten-point surface roughness Rz to the surface on the peeling layer side of a carrier, it can make it easy to provide a preferable surface profile to the roughening process copper foil of this invention produced through the peeling layer on it.

박리층은, 캐리어의 박리 강도를 약하게 하여, 당해 강도의 안정성을 담보하고, 게다가 고온에서의 프레스 성형 시에 캐리어와 구리박 사이에 일어날 수 있는 상호 확산을 억제하는 기능을 갖는 층이다. 박리층은, 캐리어의 한쪽 면에 형성되는 것이 일반적이지만, 양면에 형성되어도 된다. 박리층은, 유기 박리층 및 무기 박리층 중 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있고, 그 중에서도 트리아졸 화합물은 박리성이 안정되기 쉽다는 점에서 바람직하다. 트리아졸 화합물의 예로서는, 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 들 수 있다. 황 함유 유기 화합물의 예로서는, 머캅토벤조티아졸, 티오시아누르산, 2-벤즈이미다졸티올 등을 들 수 있다. 카르복실산의 예로서는, 모노카르복실산, 디카르복실산 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, 크로메이트 처리막 등을 들 수 있다. 또한, 박리층의 형성은 캐리어의 적어도 한쪽의 표면에 박리층 성분 함유 용액을 접촉시켜, 박리층 성분을 캐리어의 표면에 고정하는 것 등에 의해 행하면 된다. 캐리어의 박리층 성분 함유 용액에의 접촉은, 박리층 성분 함유 용액에의 침지, 박리층 성분 함유 용액의 분무, 박리층 성분 함유 용액의 유하 등에 의해 행하면 된다. 또한, 박리층 성분의 캐리어 표면에의 고정은, 박리층 성분 함유 용액의 흡착이나 건조, 박리층 성분 함유 용액 중의 박리층 성분의 전착 등에 의해 행하면 된다. 박리층의 두께는, 전형적으로는 1㎚∼1㎛이고, 바람직하게는 5㎚∼500㎚이다.A peeling layer is a layer which has a function which weakens the peeling strength of a carrier, ensures the stability of the said strength, and suppresses the interdiffusion which can arise between a carrier and copper foil at the time of press molding at high temperature. The release layer is generally formed on one side of the carrier, but may be formed on both sides. The peeling layer may be either an organic peeling layer or an inorganic peeling layer. As an example of the organic component used for an organic peeling layer, a nitrogen containing organic compound, a sulfur containing organic compound, a carboxylic acid, etc. are mentioned. A triazole compound, an imidazole compound, etc. are mentioned as an example of a nitrogen containing organic compound, Especially, a triazole compound is preferable at the point that peelability becomes easy to be stabilized. Examples of the triazole compound include 1,2,3-benzotriazole, carboxybenzotriazole, N ', N'-bis (benzotriazolylmethyl) urea, 1H-1,2,4-triazole and 3-amino -1H-1,2,4-triazole etc. are mentioned. Examples of the sulfur-containing organic compound include mercaptobenzothiazole, thiocyanuric acid, 2-benzimidazole thiol and the like. Monocarboxylic acid, dicarboxylic acid, etc. are mentioned as an example of carboxylic acid. On the other hand, examples of the inorganic component used for the inorganic release layer include Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, chromate treated films, and the like. In addition, what is necessary is just to form a peeling layer by making a peeling layer component containing solution contact the at least one surface of a carrier, and fixing a peeling layer component to the surface of a carrier. The contact of the carrier to the release layer component-containing solution may be performed by immersion in the release layer component-containing solution, spraying of the release layer component-containing solution, or the dropping of the release layer component-containing solution. In addition, the fixing of the release layer component to the carrier surface may be performed by adsorption or drying of the release layer component-containing solution, or electrodeposition of the release layer component in the release layer component-containing solution. The thickness of a peeling layer is typically 1 nm-1 micrometer, Preferably it is 5 nm-500 nm.

조화 처리 구리박으로서는, 상술한 본 발명의 조화 처리 구리박을 사용한다. 본 발명의 조화 처리는 구리 입자를 사용한 조화가 실시된 것인데, 순서로서는, 우선 박리층의 표면에 구리층을 구리박으로서 형성하고, 그 후 적어도 조화를 행하면 된다. 조화의 상세에 대해서는 전술한 바와 같다. 또한, 구리박은 캐리어를 구비한 구리박으로서의 이점을 살리기 위해, 극박 구리박의 형태로 구성되는 것이 바람직하다. 극박 구리박으로서의 바람직한 두께는 0.1㎛∼7㎛이고, 보다 바람직하게는 0.5㎛∼5㎛, 더욱 바람직하게는 0.5㎛∼3㎛이다.As roughening process copper foil, the roughening process copper foil of this invention mentioned above is used. Although the roughening process of this invention was what performed the roughening using copper particle, as a procedure, a copper layer is first formed as copper foil on the surface of a peeling layer, and what is necessary is just to at least roughen after that. Details of the harmony are as described above. Moreover, in order to utilize the advantage as a copper foil with a carrier, it is preferable to be comprised in the form of ultra-thin copper foil. Preferable thickness as ultra-thin copper foil is 0.1 micrometer-7 micrometers, More preferably, they are 0.5 micrometer-5 micrometers, More preferably, they are 0.5 micrometer-3 micrometers.

박리층과 구리박 사이에 다른 기능층을 마련해도 된다. 그러한 다른 기능층의 예로서는 보조 금속층을 들 수 있다. 보조 금속층은 니켈 및/또는 코발트로 이루어지는 것이 바람직하다. 보조 금속층의 두께는, 0.001∼3㎛로 하는 것이 바람직하다.You may provide another functional layer between a peeling layer and copper foil. An example of such another functional layer is an auxiliary metal layer. The auxiliary metal layer preferably consists of nickel and / or cobalt. It is preferable that the thickness of an auxiliary metal layer shall be 0.001-3 micrometers.

동장 적층판Copper Clad Laminate

본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박은 프린트 배선판용 동장 적층판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 양태에 의하면, 상기 조화 처리 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 얻어진 동장 적층판이 제공된다. 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박을 사용함으로써 SAP법에 특히 적합한 동장 적층판을 제공할 수 있다. 이 동장 적층판은, 본 발명의 조화 처리 구리박과, 이 조화 처리 구리박의 조화 처리면에 밀착되어 마련되는 수지층을 구비하여 이루어지거나, 혹은 본 발명의 캐리어를 구비한 구리박과, 이 캐리어를 구비한 구리박에 있어서의 조화 처리 구리박의 조화 처리면에 밀착되어 마련되는 수지층을 구비하여 이루어진다. 조화 처리 구리박 또는 캐리어를 구비한 구리박은 수지층의 편면에 마련되어도 되고, 양면에 마련되어도 된다. 수지층은, 수지, 바람직하게는 절연성 수지를 포함하여 이루어진다. 수지층은 프리프레그 및/또는 수지 시트인 것이 바람직하다. 프리프레그라 함은, 합성 수지판, 유리판, 유리 직포, 유리 부직포, 종이 등의 기재에 합성 수지를 함침시킨 복합 재료의 총칭이다. 절연성 수지의 바람직한 예로서는, 에폭시 수지, 시아네이트 수지, 비스말레이미드트리아진 수지(BT 수지), 폴리페닐렌에테르 수지, 페놀 수지 등을 들 수 있다. 또한, 수지 시트를 구성하는 절연성 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지 등의 절연 수지를 들 수 있다. 또한, 수지층에는 절연성을 향상시키는 등의 관점에서 실리카, 알루미나 등의 각종 무기 입자로 이루어지는 필러 입자 등이 함유되어 있어도 된다. 수지층의 두께는 특별히 한정되지 않지만, 1∼1000㎛가 바람직하고, 보다 바람직하게는 2∼400㎛이고, 더욱 바람직하게는 3∼200㎛이다. 수지층은 복수의 층으로 구성되어 있어도 된다. 프리프레그 및/또는 수지 시트 등의 수지층은 미리 구리박 표면에 도포되는 프라이머 수지층을 통해 조화 처리 구리박 내지 캐리어를 구비한 구리박에 마련되어 있어도 된다.It is preferable that the copper foil provided with the roughening process copper foil or carrier of this invention is used for preparation of the copper clad laminated board for printed wiring boards. That is, according to the preferable aspect of this invention, the copper clad laminated board obtained using the said roughening process copper foil or the copper foil provided with the said carrier is provided. The copper clad laminated board which is especially suitable for SAP method can be provided by using the roughening process copper foil of this invention, and copper foil provided with a carrier. This copper clad laminated board is provided with the roughening process copper foil of this invention, the resin layer provided in close contact with the roughening process surface of this roughening process copper foil, or the copper foil provided with the carrier of this invention, and this carrier It comprises the resin layer provided in close contact with the roughening process surface of the roughening process copper foil in the copper foil provided with the following. The copper foil provided with roughening process copper foil or a carrier may be provided in the single side | surface of a resin layer, and may be provided in both surfaces. The resin layer comprises a resin, preferably an insulating resin. It is preferable that a resin layer is a prepreg and / or a resin sheet. The prepreg is a generic term for a composite material in which synthetic resin is impregnated into a base such as a synthetic resin plate, glass plate, glass woven fabric, glass nonwoven fabric, paper, or the like. Preferable examples of the insulating resin include epoxy resins, cyanate resins, bismaleimide triazine resins (BT resins), polyphenylene ether resins, and phenol resins. Moreover, the insulating resin, such as an epoxy resin, a polyimide resin, and a polyester resin, is mentioned as an example of the insulating resin which comprises a resin sheet. Moreover, the filler layer etc. which consist of various inorganic particles, such as a silica and an alumina, may contain in the resin layer from a viewpoint of improving insulation. Although the thickness of a resin layer is not specifically limited, 1-1000 micrometers is preferable, More preferably, it is 2-400 micrometers, More preferably, it is 3-200 micrometers. The resin layer may be composed of a plurality of layers. Resin layers, such as a prepreg and / or a resin sheet, may be provided in the roughening process copper foil or the copper foil provided with a carrier through the primer resin layer previously apply | coated to the copper foil surface.

프린트 배선판Printed wiring board

본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박은 프린트 배선판의 제작에 사용되는 것이 바람직하고, 특히 바람직하게는 세미 애디티브법(SAP)에 의한 프린트 배선판의 제작에 사용된다. 즉, 본 발명의 바람직한 양태에 의하면, 전술한 조화 처리 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 얻어진 프린트 배선판이 제공된다. 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박을 사용함으로써 프린트 배선판의 제조에 있어서, 우수한 도금 회로 밀착성뿐만 아니라, 무전해 구리 도금에 대한 에칭성도 우수한 표면 프로파일을 적층체에 부여할 수 있다. 또한, 상기 조화 처리 구리박을 사용함으로써 SAP법에 있어서의 드라이 필름 현상 공정에 있어서, 매우 미세한 드라이 필름 해상성을 실현할 수 있다. 따라서, 매우 미세한 회로 형성이 실시된 프린트 배선판을 제공할 수 있다. 본 양태에 의한 프린트 배선판은, 수지층과, 구리층이 이 순서로 적층된 층 구성을 포함하여 이루어진다. SAP법의 경우에는 본 발명의 조화 처리 구리박은 도 1의 공정 (c)에 있어서 제거되므로, SAP법에 의해 제작된 프린트 배선판은 본 발명의 조화 처리 구리박을 더이상 포함하지 않고, 조화 처리 구리박의 조화 처리면으로부터 전사된 표면 프로파일이 잔존할 뿐이다. 또한, 수지층에 대해서는 동장 적층판에 관하여 상술한 바와 같다. 어쨌든, 프린트 배선판은 공지의 층 구성이 채용 가능하다. 프린트 배선판에 관한 구체예로서는, 프리프레그의 편면 또는 양면에 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박을 접착시켜 경화한 적층체로 한 후, 회로 형성한 편면 또는 양면 프린트 배선판이나, 이들을 다층화한 다층 프린트 배선판 등을 들 수 있다. 또한, 다른 구체예로서는, 수지 필름 상에 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박을 형성하여 회로를 형성하는 플렉시블 프린트 배선판, COF, TAB 테이프 등도 들 수 있다. 또 다른 구체예로서는, 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박에 상술한 수지층을 도포한 수지 부착 구리박(RCC)을 형성하고, 수지층을 절연 접착재층으로서 상술한 프린트 기판에 적층한 후, 조화 처리 구리박을 배선층의 전부 또는 일부로 하여 모디파이드 세미 애디티브(MSAP)법, 서브트랙티브법 등의 방법으로 회로를 형성한 빌드 업 배선판이나, 조화 처리 구리박을 제거하여 세미 애디티브(SAP)법으로 회로를 형성한 빌드업 배선판, 반도체 집적 회로 상에 수지 부착 구리박의 적층과 회로 형성을 교대로 반복하는 다이렉트 빌드업 온 웨이퍼 등을 들 수 있다. 더 발전적인 구체예로서, 상기 수지를 구비한 구리박을 기재에 적층하고 회로 형성한 안테나 소자, 접착제층을 통해 유리나 수지 필름에 적층하고 패턴을 형성한 패널 디스플레이용 전자 재료나 창 유리용 전자 재료, 본 발명의 조화 처리 구리박에 도전성 접착제를 도포한 전자파 실드 필름 등도 들 수 있다. 특히, 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박은 SAP법에 적합하다. 예를 들어, SAP법에 의해 회로 형성한 경우에는 도 1 및 도 2에 도시된 바와 같은 구성이 채용 가능하다.It is preferable to be used for preparation of a printed wiring board, and the copper foil provided with the roughening process copper foil or carrier of this invention is especially used for preparation of the printed wiring board by a semiadditive process (SAP). That is, according to the preferable aspect of this invention, the printed wiring board obtained using the roughening process copper foil mentioned above or the copper foil provided with the said carrier is provided. By using the roughening process copper foil or the copper foil provided with carrier of this invention, in manufacture of a printed wiring board, not only the outstanding plating circuit adhesiveness but the surface profile excellent also in the etching property with respect to electroless copper plating can be given to a laminated body. . Moreover, by using the said roughening process copper foil, very fine dry film resolution can be implement | achieved in the dry film developing process in SAP method. Therefore, the printed wiring board in which the very fine circuit formation was performed can be provided. The printed wiring board according to this aspect includes a layer structure in which a resin layer and a copper layer are laminated in this order. In the case of SAP method, since the roughening process copper foil of this invention is removed in process (c) of FIG. 1, the printed wiring board produced by SAP method does not contain the roughening process copper foil of this invention anymore, and is a roughening process copper foil Only the surface profile transferred from the roughening process surface of remains. In addition, about a resin layer, it is as having mentioned above regarding the copper clad laminated board. Anyway, a well-known layer structure can be employ | adopted for a printed wiring board. As a specific example regarding a printed wiring board, the single-sided or double-sided printed wiring board which circuit-formed after these were made into the laminated body which adhered and hardened the copper foil with roughening process copper foil or carrier of this invention to one side or both sides of a prepreg, and multilayered these. A multilayer printed wiring board etc. are mentioned. Moreover, as another specific example, the flexible printed wiring board, COF, TAB tape, etc. which form the circuit by forming the copper foil provided with the roughening process copper foil or carrier of this invention on a resin film are mentioned. As another specific example, the copper foil with resin which apply | coated the resin layer mentioned above is formed in the roughening process copper foil or the copper foil with a carrier of this invention, and a resin layer is used for the above-mentioned printed circuit board as an insulation adhesive material layer. After lamination | stacking, the semiconducting semi-additive (MSAP) method, the subtractive method, etc. formed the circuit by the roughening process copper foil as a whole or a part of wiring layer, and the build-up wiring board, and the roughening process copper foil were removed, and the semi The build-up wiring board which formed the circuit by the additive (SAP) method, the direct build-up wafer which alternately repeats lamination | stacking and circuit formation of copper foil with resin on a semiconductor integrated circuit, etc. are mentioned. As a further developmental example, an electronic device for panel display or an electronic material for window glass, in which a copper foil with the resin is laminated on a substrate, and the circuit element is formed by laminating it on glass or a resin film through an adhesive layer and forming a pattern. And the electromagnetic wave shield film which apply | coated the electrically conductive adhesive agent to the roughening process copper foil of this invention, etc. are mentioned. In particular, the copper foil provided with the roughening process copper foil or carrier of this invention is suitable for SAP method. For example, when the circuit is formed by the SAP method, the configuration as shown in Figs. 1 and 2 can be adopted.

실시예Example

본 발명을 이하의 예에 의해 더욱 구체적으로 설명한다.This invention is demonstrated further more concretely by the following example.

예 1∼4Examples 1 to 4

조화 처리 구리박의 제작 및 평가를 이하와 같이 하여 행하였다.Preparation and evaluation of the roughening process copper foil were performed as follows.

(1) 캐리어의 제작(1) production of carriers

음극으로서 표면을 #2000의 버프로 연마한 티타늄제의 전극을 준비하였다. 또한, 양극으로서 DSA(치수 안정성 양극)를 준비하였다. 이들 전극을 사용하여, 구리 농도 80g/L, 황산 농도 260g/L의 황산구리 용액에 침지하여, 용액 온도 45℃, 전류 밀도 55A/dm2로 전해하고, 두께 18㎛의 전해 구리박을 캐리어로서 얻었다.As a cathode, a titanium electrode whose surface was polished with a # 2000 buff was prepared. In addition, DSA (dimension stable anode) was prepared as an anode. Using these electrodes, the copper sulfate solution was immersed in a copper sulfate solution having a copper concentration of 80 g / L and a sulfuric acid concentration of 260 g / L, and electrolyzed at a solution temperature of 45 ° C. and a current density of 55 A / dm 2 to obtain an electrolytic copper foil having a thickness of 18 μm as a carrier. .

(2) 박리층의 형성(2) Formation of Peeling Layer

산세 처리된 캐리어의 전극면측을, CBTA(카르복시벤조트리아졸) 농도 1g/L, 황산 농도 150g/L 및 구리 농도 10g/L의 CBTA 수용액에, 액온 30℃에서 30초간 침지하여, CBTA 성분을 캐리어의 전극면에 흡착시켰다. 이와 같이 하여, 캐리어의 전극면의 표면에 CBTA층을 유기 박리층으로서 형성하였다.The electrode surface side of the pickled carrier was immersed in a CBTA aqueous solution of 1 g / L CBTA (carboxybenzotriazole) concentration, 150 g / L sulfuric acid concentration and 10 g / L copper concentration for 30 seconds at a liquid temperature of 30 ° C. Was adsorbed on the electrode surface. In this way, a CBTA layer was formed on the surface of the electrode surface of the carrier as an organic release layer.

(3) 보조 금속층의 형성(3) formation of auxiliary metal layer

유기 박리층이 형성된 캐리어를, 황산 니켈을 사용하여 제작된 니켈 농도 20g/L의 용액에 침지하여, 액온 45℃, pH3, 전류 밀도 5A/dm2의 조건에서, 두께 0.001㎛ 상당의 부착량의 니켈을 유기 박리층 상에 부착시켰다. 이와 같이 하여 유기 박리층 상에 니켈층을 보조 금속층으로서 형성하였다.The carrier is an organic release layer is formed, is immersed in a solution of a nickel concentration of 20g / L produced by using the nickel sulfate, at a liquid temperature of 45 ℃, pH3, the conditions of a current density of 5A / dm 2, the amount of deposition of nickel with a thickness equivalent 0.001㎛ Was deposited on an organic release layer. In this manner, a nickel layer was formed on the organic release layer as an auxiliary metal layer.

(4) 극박 구리박 형성(4) ultra-thin copper foil formation

보조 금속층이 형성된 캐리어를, 구리 농도 60g/L, 황산 농도 200g/L의 황산구리 용액에 침지하여, 용액 온도 50℃, 전류 밀도 5∼30A/dm2로 전해하고, 두께 1.2㎛의 극박 구리박을 보조 금속층 상에 형성하였다.The carrier on which the auxiliary metal layer was formed was immersed in a copper sulfate solution having a copper concentration of 60 g / L and a sulfuric acid concentration of 200 g / L, electrolytic at a solution temperature of 50 ° C. and a current density of 5 to 30 A / dm 2 , and an ultrathin copper foil having a thickness of 1.2 μm. It was formed on the auxiliary metal layer.

(5) 조화 처리(5) coordination treatment

상술한 극박 구리박의 석출면에 대해 조화 처리를 행하였다. 이 조화 처리는, 이하의 3단계 도금에 의해 행하였지만, 1단계째의 도금은 2회로 나누어 행하였다. 각 단계의 도금 공정에서는, 표 1에 나타내는 구리 농도, 황산 농도, 염소 농도 및 9-페닐아크리딘(9PA) 농도를 갖는 황산구리 용액을 사용하고, 표 1에 나타내는 액온에서, 표 2에 나타내는 전류 밀도로 전착을 행하였다. 1단계째 및 2단계째의 도금에 있어서의 통전 시간은 1회당 4.4초로 하고, 3단계째의 도금에 있어서의 통전 시간은 0.6초로 하였다. 이와 같이 하여 예 1∼4의 4종류의 조화 처리 구리박을 제작하였다.The roughening process was performed about the precipitation surface of the ultra-thin copper foil mentioned above. This roughening process was performed by the following three steps of plating, but the plating of the 1st step was divided into 2 times. In the plating process of each step, the current shown in Table 2 at the liquid temperature shown in Table 1 using the copper sulfate solution having the copper concentration, sulfuric acid concentration, chlorine concentration and 9-phenylacridine (9PA) concentration shown in Table 1 Electrodeposition was performed at the density. The energization time in the plating of the 1st stage and the 2nd stage was 4.4 second per time, and the electricity supply time in the plating of the 3rd stage was 0.6 second. Thus, four types of roughening process copper foils of Examples 1-4 were produced.

Figure pct00001
Figure pct00001

Figure pct00002
Figure pct00002

(6) 방청 처리(6) antirust treatment

얻어진 캐리어를 구비한 구리박의 조화 처리층의 표면에, 아연-니켈 합금 도금 처리 및 크로메이트 처리로 이루어지는 방청 처리를 행하였다. 먼저, 아연 농도 0.2g/L, 니켈 농도 2g/L 및 피로인산칼륨 농도 300g/L의 전해액을 사용하여, 액온 40℃, 전류 밀도 0.5A/dm2의 조건에서, 조화 처리층 및 캐리어의 표면에 아연-니켈 합금 도금 처리를 행하였다. 이어서, 크롬산 1g/L 수용액을 사용하여, pH11, 액온 25℃, 전류 밀도 1A/dm2의 조건에서, 아연-니켈 합금 도금 처리를 행한 표면에 크로메이트 처리를 행하였다.The antirust process which consists of a zinc- nickel-alloy plating process and the chromate process was performed to the surface of the roughening process layer of the copper foil provided with the obtained carrier. First, the surface of the roughening process layer and the carrier under the conditions of a liquid temperature of 40 ° C. and a current density of 0.5 A / dm 2 using an electrolyte solution of zinc concentration 0.2 g / L, nickel concentration 2 g / L and potassium pyrophosphate concentration 300 g / L. The zinc-nickel alloy plating process was performed to it. Next, using a 1 g / L aqueous solution of chromic acid, chromate treatment was performed on the surface subjected to zinc-nickel alloy plating under conditions of pH 11, a liquid temperature of 25 ° C., and a current density of 1 A / dm 2 .

(7) 실란 커플링제 처리(7) silane coupling agent treatment

3-아미노프로필트리메톡시실란 3g/L를 포함하는 수용액을 캐리어를 구비한 구리박의 구리박측의 표면에 흡착시키고, 전열기에 의해 수분을 증발시킴으로써, 실란 커플링제 처리를 행하였다. 이때, 실란 커플링제 처리는 캐리어측에는 행하지 않았다.The aqueous solution containing 3 g / L of 3-aminopropyl trimethoxysilane was adsorb | sucked to the surface of the copper foil side of the copper foil with a carrier, and the silane coupling agent process was performed by evaporating water with an electric heater. At this time, the silane coupling agent process was not performed to the carrier side.

(8) 조화 처리 구리박 표면의 평가(8) Evaluation of roughened copper foil surface

얻어진 조화 처리 구리박에 대해, 1차 조화 입자 및 2차 조화 입자를 포함하는 표면 프로파일의 여러 특성을 이하와 같이 평가하였다.About the obtained roughening process copper foil, the various characteristics of the surface profile containing a primary roughening particle and a secondary roughening particle were evaluated as follows.

(8-1) 3D-SEM에 의한 3차원 형상의 평가(8-1) Evaluation of three-dimensional shape by 3D-SEM

얻어진 조화 처리 구리박의 조화 처리면을 3D-SEM 관찰함으로써, 각종 표면 프로파일 데이터를 얻었다. 얻어진 데이터를 사용하여, 조화 처리면의 3차원 형상을 평가하기 위한 3개의 파라미터(잘록한 부분의 2차 조화 입자 밀도, 평면 면적당의 2차 조화 입자수 및 잘록한 부분의 표면적이 차지하는 비율)를 산출하였다. 구체적으로는 이하와 같다.Various surface profile data was obtained by 3D-SEM observation of the roughening process surface of the obtained roughening process copper foil. Using the obtained data, three parameters for evaluating the three-dimensional shape of the roughened surface (the secondary roughened particle density of the narrowed portion, the number of secondary roughened particles per plane area and the ratio of the surface area of the narrowed portion) were calculated. . Specifically, it is as follows.

(8-1-1) 3D-SEM 관찰(8-1-1) 3D-SEM Observation

FIB-SEM 장치(히타치 하이테크 사이언스사 제조 SMF-1000 또는 칼 자이스사 제조 Crossbeam540, 모두 GEMINI 칼럼 탑재 모델)를 사용하여, 조화 처리면의 10㎛×10㎛(=100㎛2)의 측정 영역에 대해, 하기 측정 조건에서 3차원 형상 데이터의 취득을 행하였다. 이 3차원 형상 데이터의 취득은, 도 5에 도시되는 바와 같이, x축 및 z축을 조화 처리 구리박(10)의 면 내 방향으로 하고, 또한 y축을 조화 처리 구리박(10)의 두께 방향으로 규정한 후, x-y면과 평행인 슬라이스면(S)에서의 조화 처리 구리박(10)의 단면 화상을 취득하고, 이 슬라이스면을 z축 방향으로 10㎚씩 평행 이동시키면서, 상기 측정 영역에 있어서 합계 900매의 단면 화상을 취득함으로써 행하였다.Using a FIB-SEM apparatus (SMF-1000 manufactured by Hitachi High-Tech Science Co., Ltd. or Crossbeam540 manufactured by Carl Zeiss, both models equipped with a GEMINI column), the measurement area of 10 μm × 10 μm (= 100 μm 2 ) of the roughened surface , Three-dimensional shape data was acquired under the following measurement conditions. Acquisition of this three-dimensional shape data, as shown in FIG. 5, makes x-axis and z-axis the in-plane direction of the roughening copper foil 10, and y-axis is the thickness direction of the roughening copper foil 10. FIG. After the definition, the cross-sectional image of the roughened copper foil 10 in the slice plane S parallel to the xy plane is obtained, and the slice plane is moved in parallel in the z-axis direction by 10 nm in the measurement area. It carried out by acquiring 900 cross-sectional images in total.

<SEM 조건><SEM condition>

- 가속 전압: 0.5㎸Acceleration voltage: 0.5 mA

- 애퍼쳐: 30㎛Aperture: 30 μm

- 스캔 시간: 20초/시야-Scan time: 20 seconds / field of view

- 검출기: Inlens-SEDetector: Inlens-SE

- Image Scale: 10㎛(x 방향 길이)Image Scale: 10㎛ (x direction length)

<FIB 조건><FIB condition>

- 가속 전압: 30㎸Acceleration voltage: 30 mA

- 조사 전류: 3nA-3nA irradiation current

- 피드: 10㎚(슬라이스면(S)의 간격)Feed: 10 nm (spacing of the slice plane S)

- 깊이: 15∼30㎛(샘플 형상에 따라서 설정)Depth: 15-30 μm (set according to sample shape)

(8-1-2) 3D-SEM 화상 해석(8-1-2) 3D-SEM Image Analysis

3D-SEM에 의해 얻어진 조화 처리 구리박의 3차원 형상 데이터의 슬라이스 화상 900매를 3차원 해석 소프트웨어 Amira(Thermo Fisher SCIENTIFIC사 제조)를 사용하여 해석함으로써, 조화 처리면에 관한 각종 데이터를 취득하였다. 구체적으로는 이하와 같다.Various data about the roughening process surface were acquired by analyzing 900 slice images of the three-dimensional shape data of the roughening process copper foil obtained by 3D-SEM using three-dimensional analysis software Amira (made by Thermo Fisher SCIENTIFIC). Specifically, it is as follows.

<사전 해석: 잘록한 부분의 결정>Dictionary Interpretation: Determination of the Negatives

본 명세서에 있어서 전술한 정의에 따라서, 1차 조화 입자의 잘록한 부분을 결정하였다.According to the definition mentioned above in this specification, the narrow part of primary roughening particle | grains was determined.

<측정 영역의 평면 면적 A><Plane area A of the measurement area>

측정 영역의 평면 면적 A는, 9.9㎛(X 방향)×9㎛(Z 방향)=89.1㎛2로 하였다.Planar area A of the measurement area was 9.9 μm (X direction) × 9 μm (Z direction) = 89.1 μm 2 .

<측정 영역의 표면적 B><Surface area B of the measurement area>

측정 영역의 표면적 B는, Amira에 있어서의 표면적 계산 기능에 의해 구하였다.The surface area B of the measurement area was calculated | required by the surface area calculation function in Amira.

<잘록한 부분의 표면적 C><Surface area C of the narrowed part>

측정 영역의 표면적 B 중, 잘록한 부분에 상당하는 표면적을 잘록한 부분의 표면적 C로 하였다.In surface area B of a measurement area | region, the surface area corresponded to the narrow part was made into the surface area C of the narrow part.

<2차 조화 입자의 총 수 D><Total number of secondary harmonic particles D>

Amira의 기능 「Remove Island」를 XY면, YZ면, ZX면의 각 방향에 적용하고, 1차 조화 입자와 2차 조화 입자를 분리하였다. 이때, 사이즈의 설정은 각 평면 상에서 15픽셀(150㎚) 이하로 하고, Fraction 설정값은 0.25로 하였다. 얻어진 2차 조화 입자로부터 체적 20000㎚3 이하의 것을 제외한 후, 2차 조화 입자의 개수를 카운트하여, 그 총 수를 2차 조화 입자의 총 수 D로 하였다.The function "Remove Island" of Amira was applied to each direction of XY plane, YZ plane, and ZX plane, and the primary roughening particle and the secondary roughening particle were isolate | separated. At this time, the size was set to 15 pixels (150 nm) or less on each plane, and the fraction set value was 0.25. After removing the thing of volume 20000nm <3> or less from the obtained secondary roughening particle | grains, the number of secondary roughening particle | grains was counted and the total number was made into the total number D of secondary roughening particle | grains.

<잘록한 부분의 2차 조화 입자 수 E><Number of Secondary Harmonic Particles in Cutouts E>

D로 얻은 2차 조화 입자 중, 잘록한 부분에 존재하는 것을 분리하고, 그 개수를 세어, 잘록한 부분의 2차 조화 입자 수 E로 하였다.Of the secondary roughened particles obtained by D, those present in the narrowed portions were separated, the number thereof was counted, and the number of secondary roughened particles E in the narrowed portions was set.

(8-1-3) 평가용 파라미터의 산출(8-1-3) Calculation of Evaluation Parameter

잘록한 부분의 2차 조화 입자 밀도는, 잘록한 부분의 2차 조화 입자 수 E를 잘록한 부분의 표면적 C로 나눔으로써 산출하였다. 평면 면적당의 2차 조화 입자 수는, 2차 조화 입자의 총 수 D를 측정 영역의 평면 면적 A로 나눔으로써 산출하였다. 잘록한 부분의 표면적이 차지하는 비율은, 잘록한 부분의 표면적 C를 측정 영역의 표면적 B로 나눔으로써 산출하였다.The secondary roughened particle density of the narrowed portion was calculated by dividing the number of secondary roughened particles E of the narrowed portion by the surface area C of the narrowed portion. The number of secondary roughened particles per plane area was calculated by dividing the total number D of secondary roughened particles by the plane area A of the measurement area. The ratio which the surface area of a narrow part occupies was computed by dividing the surface area C of a narrow part by the surface area B of a measurement area.

(8-2) 십점 평균 조도 Rz의 측정(8-2) Measurement of Ten Point Average Roughness Rz

150배의 대물 렌즈를 구비한 레이저 현미경(가부시키가이샤 키엔스 제조, VK-9510)을 사용하여 조화 처리면을 관찰하여, 6550.11㎛2의 시야 화상을 취득하였다. 얻어진 시야 화상으로부터 10㎛×10㎛의 영역을 서로 중복되지 않는 범위에서 임의로 10개소 선택하여, JIS B 0601-1994에 준거하여 십점 평균 조도 Rz를 각각 측정하였다. 10개소의 Rz의 평균값을 당해 샘플의 Rz로서 채용하였다.The roughening process surface was observed using the laser microscope (VK-9510 made from Keyence Co., Ltd.) provided with the objective lens of 150 times, and the visual image of 6550.11 micrometer <2> was acquired. From the obtained field-of-view image, 10 places of 10 micrometers x 10 micrometers were arbitrarily selected in the range which does not overlap with each other, and ten point average roughness Rz was measured based on JISB0601-1994, respectively. The average value of ten Rz was employ | adopted as Rz of this sample.

(9) 동장 적층판의 제작(9) Production of copper clad laminate

캐리어를 구비한 구리박을 사용하여 동장 적층판을 제작하였다. 먼저, 내층 기판의 표면에, 프리프레그(미쓰비시 가스 가가쿠 가부시키가이샤 제조, GHPL-830NSF, 두께 0.1㎜)를 통해 캐리어를 구비한 구리박의 조화 처리 구리박을 적층하고, 압력 4.0㎫, 온도 220℃에서 90분간 열압착한 후, 캐리어를 박리하여, 동장 적층판을 제작하였다.The copper clad laminated board was produced using the copper foil provided with a carrier. First, the roughening process copper foil of the copper foil with a carrier was laminated | stacked on the surface of an inner layer board through a prepreg (Mitsubishi Gas Chemical Co., Ltd. make, GHPL-830NSF, thickness 0.1mm), and pressure 4.0 Mpa, temperature After thermocompression bonding at 220 degreeC for 90 minutes, the carrier was peeled off and the copper clad laminated board was produced.

(10) SAP 평가용 적층체의 제작(10) Preparation of the laminate for SAP evaluation

이어서, 황산·과산화수소계 에칭액으로 표면의 구리박을 모두 제거한 후, 탈지, Pd계 촉매 부여 및 활성화 처리를 행하였다. 이와 같이 하여 활성화된 표면에 무전해 구리 도금(두께: 1㎛)을 행하고, SAP법에 있어서 드라이 필름이 부착되기 직전의 적층체(이하, SAP 평가용 적층체라고 함)를 얻었다. 이들 공정은 SAP법의 공지의 조건에 따라서 행하였다.Subsequently, after removing all copper foil on the surface with sulfuric acid and a hydrogen peroxide etching liquid, degreasing, Pd type catalyst provision, and activation process were performed. Thus, the electroless copper plating (thickness: 1 micrometer) was performed to the activated surface, and the laminated body immediately before a dry film adheres in the SAP method (henceforth a laminated body for SAP evaluation) was obtained. These processes were performed in accordance with well-known conditions of the SAP method.

(11) SAP 평가용 적층체의 평가(11) Evaluation of Laminate for SAP Evaluation

상기 얻어진 SAP 평가용 적층체에 대해, 각종 특성의 평가를 이하와 같이 행하였다.About the said laminated body for SAP evaluation, evaluation of various characteristics was performed as follows.

<도금 회로 밀착성(박리 강도)>Plating Circuit Adhesion (Peeling Strength)

SAP 평가용 적층체에 드라이 필름을 부착하여, 노광 및 현상을 행하였다. 현상된 드라이 필름으로 마스킹된 적층체에 패턴 도금으로 두께 19㎛의 구리층을 석출시킨 후, 드라이 필름을 박리하였다. 황산·과산화수소계 에칭액에서 표출되어 있는 무전해 구리 도금을 제거하고, 높이 20㎛, 폭 10㎜의 박리 강도 측정용 샘플을 제작하였다. JIS C 6481(1996)에 준거하여, 평가용 샘플로부터 구리층을 박리할 때의, 박리 강도를 측정하였다.The dry film was stuck to the laminated body for SAP evaluation, and exposure and development were performed. After depositing a 19-micrometer-thick copper layer on the laminated body masked with the developed dry film by pattern plating, the dry film was peeled off. The electroless copper plating expressed by the sulfuric acid and hydrogen peroxide etching liquid was removed, and the sample for peeling strength measurement of 20 micrometers in height, and width 10mm was produced. Peeling strength at the time of peeling a copper layer from the sample for evaluation was measured based on JISC6481 (1996).

<에칭성><Etchability>

SAP 평가용 적층체에 대해 황산·과산화수소계 에칭액으로 0.2㎛씩 에칭을 행하여, 표면의 구리가 완전히 없어질 때까지의 양(깊이)을 계측하였다. 이 계측은, 광학 현미경(500배)으로 확인함으로써 행하였다. 더 상세하게는, 0.2㎛ 에칭할 때마다 광학 현미경으로 구리의 유무를 확인하는 작업을 반복하여, (에칭의 횟수)×0.2㎛에 의해 얻어진 값(㎛)을 에칭성의 지표로서 사용하였다. 예를 들어, 에칭성이 1.2㎛라고 하는 것은, 0.2㎛의 에칭을 6회 행한 시점에서, 광학 현미경으로 잔존 구리가 검출되지 않게 된 것을 의미한다(즉, 0.2㎛×6회=1.2㎛). 즉, 이 값이 작을수록 적은 횟수의 에칭으로 표면의 구리를 제거할 수 있는 것을 의미한다. 즉, 이 값이 작을수록 에칭성이 양호한 것을 의미한다.The laminate for SAP evaluation was etched by 0.2 µm each with sulfuric acid and hydrogen peroxide etching solution, and the amount (depth) until the surface copper completely disappeared was measured. This measurement was performed by confirming with an optical microscope (500 times). In more detail, each time 0.2 micrometer etching was carried out, the operation | work which checked the presence or absence of copper with an optical microscope was repeated, and the value (micrometer) obtained by (number of etchings) x 0.2 micrometer was used as an index of etching property. For example, that the etching property is 1.2 µm means that the residual copper is not detected by the optical microscope at the time of performing 0.2 µm etching six times (that is, 0.2 µm x 6 times = 1.2 µm). That is, the smaller this value is, the smaller the number of etching means that the copper on the surface can be removed. That is, the smaller this value, the better the etching property.

<드라이 필름 해상성(최소 L/S)><Dry Film Resolution (Minimum L / S)>

SAP 평가용 적층체의 표면에 두께 25㎛의 드라이 필름을 부착하고, 라인/스페이스(L/S)가 2㎛/2㎛로부터 15㎛/15㎛까지의 패턴이 형성된 마스크를 사용하여 노광 및 현상을 행하였다. 이때의 노광량은 125mJ로 하였다. 현상 후의 샘플 표면을 광학 현미경(배율: 500배)으로 관찰하여, 문제없이 현상을 행할 수 있었던 L/S에 있어서의 최소의(즉, 가장 미세한) L/S를 드라이 필름 해상성의 지표로서 채용하였다. 예를 들어, 드라이 필름 해상성 평가의 지표인 최소 L/S=10㎛/10㎛라고 하는 것은, L/S=15㎛/15㎛로부터 10㎛/10㎛까지는 문제 없이 해상할 수 있었던 것을 의미한다. 예를 들어, 문제 없이 해상할 수 있었던 경우는 드라이 필름 패턴 사이에서 선명한 콘트라스트가 관찰되는 것에 반해, 해상이 양호하게 행해지지 않은 경우에는 드라이 필름 패턴 사이에 거무스름한 부분이 관찰되어 선명한 콘트라스트가 관찰되지 않는다.A dry film having a thickness of 25 µm was attached to the surface of the laminate for SAP evaluation, and exposure and development were performed using a mask in which a line / space (L / S) pattern was formed from 2 µm / 2 µm to 15 µm / 15 µm. Was performed. The exposure amount at this time was 125 mJ. The sample surface after development was observed with an optical microscope (magnification: 500 times), and the minimum (that is, the finest) L / S in the L / S that could be developed without a problem was employed as an index of dry film resolution. . For example, the minimum L / S = 10 μm / 10 μm, which is an index of dry film resolution evaluation, means that resolution was possible from L / S = 15 μm / 15 μm to 10 μm / 10 μm without any problem. do. For example, when the resolution can be solved without problems, sharp contrast is observed between the dry film patterns, whereas when resolution is not performed well, blackish portions are observed between the dry film patterns, and no sharp contrast is observed. .

결과result

예 1∼4에 있어서 얻어진 평가 결과는 표 3 및 표 4에 나타내는 바와 같았다.The evaluation result obtained in Examples 1-4 was as showing in Table 3 and Table 4.

Figure pct00003
Figure pct00003

Figure pct00004
Figure pct00004

표 4에 나타낸 바와 같이, 예 1 및 2는 모두, 도금 회로 밀착성, 에칭성 및 드라이 필름 해상성 어느 쪽이든 양호하였다. 한편, 예 3(비교)은 도금 회로 밀착성이 떨어졌다. 또한, 예 4(비교)는 에칭성과 드라이 필름 해상성이 떨어지는 것이었다.As shown in Table 4, all of Examples 1 and 2 were good either in plating circuit adhesiveness, etching property, or dry film resolution. On the other hand, Example 3 (comparative) was inferior in plating circuit adhesiveness. In addition, Example 4 (comparative) was inferior to etching property and dry film resolution.

Claims (8)

적어도 한쪽 측에 조화 처리면을 갖는 조화 처리 구리박이며, 상기 조화 처리면이 잘록한 부분을 갖는 복수의 1차 조화 입자를 구비하여 이루어지고, 상기 1차 조화 입자가 상기 잘록한 부분을 포함하는 표면에 상기 1차 조화 입자보다 작은 복수의 2차 조화 입자를 갖고,
상기 잘록한 부분의 상기 2차 조화 입자의 개수를 상기 잘록한 부분의 표면적으로 나눈 값인 2차 조화 입자 밀도가 9∼30개/㎛2이고, 또한 상기 조화 처리면의 십점 평균 조도 Rz가 0.7∼1.7㎛인, 조화 처리 구리박.
It is a roughening process copper foil which has a roughening process surface in at least one side, Comprising: The said roughening process surface is equipped with the some primary roughening particle which has a narrow part, and the said primary roughening particle is included in the surface containing the said narrow part. Has a plurality of secondary roughened particles smaller than the primary roughened particles,
The second roughened particle density, which is the value obtained by dividing the number of the second roughened particles of the concave portion by the surface area of the concave portion, is 9 to 30 / m 2, and the ten-point average roughness Rz of the roughened surface is 0.7 to 1.7 μm. Phosphorus, Conditioning Treatment Copper Foil.
제1항에 있어서,
상기 조화 처리면의 단위 평면 면적당의 상기 2차 조화 입자의 개수가 50∼500개/㎛2인, 조화 처리 구리박.
The method of claim 1,
The roughening process copper foil whose number of the said 2nd roughening particles per unit plane area of the said roughening process surface is 50-500 piece / micrometer <2> .
제1항 또는 제2항에 있어서,
상기 조화 처리면의 전체의 표면적에 차지하는, 상기 잘록한 부분의 표면적의 비율이, 0.3∼0.5인, 조화 처리 구리박.
The method according to claim 1 or 2,
The roughening process copper foil whose ratio of the surface area of the said constricted part which occupies for the whole surface area of the said roughening process surface is 0.3-0.5.
제1항 내지 제3항 중 어느 한 항에 있어서,
프린트 배선판용의 절연 수지층에 요철 형상을 전사하기 위해 사용되는, 조화 처리 구리박.
The method according to any one of claims 1 to 3,
Roughening process copper foil used for transferring an uneven | corrugated shape to the insulated resin layer for printed wiring boards.
제1항 내지 제4항 중 어느 한 항에 있어서,
세미 애디티브법(SAP)에 의한 프린트 배선판의 제작에 사용되는, 조화 처리 구리박.
The method according to any one of claims 1 to 4,
The roughening process copper foil used for manufacture of the printed wiring board by the semiadditive process (SAP).
캐리어와, 당해 캐리어 상에 마련된 박리층과, 당해 박리층 상에 상기 조화 처리면을 외측으로 하여 마련된 제1항 내지 제5항 중 어느 한 항에 기재된 조화 처리 구리박을 구비한, 캐리어를 구비한 구리박.The carrier provided with the carrier, the peeling layer provided on the said carrier, and the roughening process copper foil in any one of Claims 1-5 provided on the said peeling layer with the said roughening process surface outside. One copper foil. 제1항 내지 제5항 중 어느 한 항에 기재된 조화 처리 구리박 또는 제6항에 기재된 캐리어를 구비한 구리박을 사용하여 얻어진, 동장 적층판.The copper clad laminated board obtained using the roughening process copper foil of any one of Claims 1-5, or the copper foil provided with the carrier of Claim 6. 제1항 내지 제5항 중 어느 한 항에 기재된 조화 처리 구리박 또는 제6항에 기재된 캐리어를 구비한 구리박을 사용하여 얻어진, 프린트 배선판.The printed wiring board obtained using the roughening process copper foil of any one of Claims 1-5, or the copper foil provided with the carrier of Claim 6.
KR1020197027210A 2017-05-19 2018-04-27 Roughening process copper foil, copper foil provided with a carrier, copper clad laminated board, and printed wiring board KR102297790B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017099935 2017-05-19
JPJP-P-2017-099935 2017-05-19
PCT/JP2018/017276 WO2018211951A1 (en) 2017-05-19 2018-04-27 Roughened copper foil, carrier-attached copper foil, copper clad laminate, and printed wiring board

Publications (2)

Publication Number Publication Date
KR20190121327A true KR20190121327A (en) 2019-10-25
KR102297790B1 KR102297790B1 (en) 2021-09-06

Family

ID=64273618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027210A KR102297790B1 (en) 2017-05-19 2018-04-27 Roughening process copper foil, copper foil provided with a carrier, copper clad laminated board, and printed wiring board

Country Status (6)

Country Link
JP (1) JP6430092B1 (en)
KR (1) KR102297790B1 (en)
CN (1) CN110382745B (en)
MY (1) MY194654A (en)
TW (1) TWI675748B (en)
WO (1) WO2018211951A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019188712A1 (en) * 2018-03-27 2019-10-03 三井金属鉱業株式会社 Roughened copper foil, copper foil with carrier, copper-clad multi-layer board, and printed wiring board
JP7410128B2 (en) 2019-03-26 2024-01-09 三井金属鉱業株式会社 Manufacturing method of printed wiring board
JP7411638B2 (en) * 2019-03-26 2024-01-11 三井金属鉱業株式会社 Manufacturing method of printed wiring board
CN112447967B (en) * 2019-09-02 2022-03-08 宁德时代新能源科技股份有限公司 Positive electrode active material, positive electrode plate and lithium ion secondary battery
JP7051988B1 (en) * 2020-11-27 2022-04-11 古河電気工業株式会社 Roughened copper foil, copper-clad laminate, and printed wiring board
KR20240009404A (en) * 2021-05-20 2024-01-22 미쓰이금속광업주식회사 Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board
WO2022244826A1 (en) * 2021-05-20 2022-11-24 三井金属鉱業株式会社 Roughened copper foil, copper foil with carrier, copper-cladded laminate board, and printed wiring board
KR20240009937A (en) * 2021-05-20 2024-01-23 미쓰이금속광업주식회사 Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120123451A (en) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 Roughened copper foil, method for producing same, copper clad laminated board, and printed circuit board
WO2016158775A1 (en) 2015-03-31 2016-10-06 三井金属鉱業株式会社 Roughened copper foil, copper foil provided with carrier, copper-clad laminated sheet, and printed wiring board
WO2016174998A1 (en) * 2015-04-28 2016-11-03 三井金属鉱業株式会社 Roughened copper foil and printed wiring board
WO2017006739A1 (en) * 2015-07-03 2017-01-12 三井金属鉱業株式会社 Roughened copper foil, copper-clad laminate and printed wiring board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251319B2 (en) * 2003-06-27 2009-04-08 日本製箔株式会社 Thick copper sheet and printed wiring board using it
JP5985812B2 (en) * 2011-11-04 2016-09-06 Jx金属株式会社 Copper foil for printed circuit
KR102128954B1 (en) * 2012-06-06 2020-07-01 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 Copper foil for printed wiring board, process for preparing the same, and printed wiring board using the copper foil
JP5417538B1 (en) * 2012-06-11 2014-02-19 Jx日鉱日石金属株式会社 Surface-treated copper foil, laminate using the same, printed wiring board, electronic device, and method for manufacturing printed wiring board
JP6425401B2 (en) * 2013-04-26 2018-11-21 Jx金属株式会社 Copper foil for high frequency circuit, copper clad laminate for high frequency circuit, printed wiring board for high frequency circuit, copper foil with carrier for high frequency circuit, electronic device, and method of manufacturing printed wiring board
CN104125711B (en) * 2013-04-26 2017-10-24 Jx日矿日石金属株式会社 High-frequency circuit copper foil, copper-clad plate, printed wiring board, the copper foil with carrier, the manufacture method of electronic equipment and printed wiring board
JP5885790B2 (en) * 2013-08-20 2016-03-15 Jx金属株式会社 Surface treated copper foil and laminated board using the same, copper foil with carrier, printed wiring board, electronic device, method for manufacturing electronic device, and method for manufacturing printed wiring board
JP5885791B2 (en) * 2013-08-20 2016-03-15 Jx金属株式会社 Surface-treated copper foil and laminate using the same, copper foil with carrier, copper foil, printed wiring board, electronic device, method for manufacturing electronic device, and method for manufacturing printed wiring board
JP6487704B2 (en) * 2015-02-12 2019-03-20 福田金属箔粉工業株式会社 Treated copper foil, copper-clad laminate using the treated copper foil, and printed wiring board
KR101759288B1 (en) * 2015-10-15 2017-07-19 와이엠티 주식회사 Ultra thin film of copper having bump and fabrication method for printed circuit board using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120123451A (en) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 Roughened copper foil, method for producing same, copper clad laminated board, and printed circuit board
WO2016158775A1 (en) 2015-03-31 2016-10-06 三井金属鉱業株式会社 Roughened copper foil, copper foil provided with carrier, copper-clad laminated sheet, and printed wiring board
WO2016174998A1 (en) * 2015-04-28 2016-11-03 三井金属鉱業株式会社 Roughened copper foil and printed wiring board
WO2017006739A1 (en) * 2015-07-03 2017-01-12 三井金属鉱業株式会社 Roughened copper foil, copper-clad laminate and printed wiring board

Also Published As

Publication number Publication date
MY194654A (en) 2022-12-10
CN110382745A (en) 2019-10-25
CN110382745B (en) 2021-06-25
JPWO2018211951A1 (en) 2019-06-27
WO2018211951A1 (en) 2018-11-22
TWI675748B (en) 2019-11-01
JP6430092B1 (en) 2018-11-28
TW201900410A (en) 2019-01-01
KR102297790B1 (en) 2021-09-06

Similar Documents

Publication Publication Date Title
KR102338103B1 (en) Surface-treated copper foil, copper foil provided with carrier, copper clad laminate using them, and manufacturing method of a printed wiring board
KR20190121327A (en) Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board
KR102273442B1 (en) Roughened copper foil, copper foil provided with carrier, copper-clad laminated sheet, and printed wiring board
KR102031065B1 (en) Ultrathin copper foil with carrier and method for manufacturing same, copper-clad laminate, and method for manufacturing printed-wiring board
KR102480377B1 (en) Roughened copper foil, copper foil with carrier, copper-clad laminate and printed wiring board
KR102647658B1 (en) Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board
JP7453154B2 (en) Surface treated copper foil, copper foil with carrier, copper clad laminates and printed wiring boards
WO2016152390A1 (en) Ultra-thin copper foil with carrier, manufacturing method therefor, copper-clad laminate, and printed wiring board
TWI804323B (en) Roughened copper foil, copper foil with carrier, copper foil laminate and printed wiring board
KR20240009937A (en) Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board
KR20240009404A (en) Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board
JP2017013473A (en) Copper foil with carrier, copper clad laminate, laminate, printed wiring board, coreless substrate, electronic device, and manufacturing method of coreless substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant