KR20190116266A - 반도체 재료의 표면을 텍스처링하는 방법 및 이러한 방법을 수행하는 장치 - Google Patents

반도체 재료의 표면을 텍스처링하는 방법 및 이러한 방법을 수행하는 장치 Download PDF

Info

Publication number
KR20190116266A
KR20190116266A KR1020197020864A KR20197020864A KR20190116266A KR 20190116266 A KR20190116266 A KR 20190116266A KR 1020197020864 A KR1020197020864 A KR 1020197020864A KR 20197020864 A KR20197020864 A KR 20197020864A KR 20190116266 A KR20190116266 A KR 20190116266A
Authority
KR
South Korea
Prior art keywords
tanks
semiconductor material
conveying direction
tank
etching solution
Prior art date
Application number
KR1020197020864A
Other languages
English (en)
Inventor
홀거 퀸라인
볼프강 ?펠펠트
요한 부어쉬크
베네딕트 슈트라우프
Original Assignee
레나 테크놀로지스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레나 테크놀로지스 게엠베하 filed Critical 레나 테크놀로지스 게엠베하
Publication of KR20190116266A publication Critical patent/KR20190116266A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

반도체 재료(2)의 표면의 적어도 일부(4)를 텍스처링하는 방법이 개시되었으며, 이 방법에 따르면 표면의 적어도 일부(4)가 에칭 용액(6)과 접촉되고; 표면의 적어도 일부(4)는 전원(8)의 플러스 극(9)에 전기 전도 방식으로 연결되고 양극(16)으로 사용되고; 에칭 용액(6) 내에 배치된 음극(14)은 전원(18)의 마이너스 극(10)에 전기 전도 방식으로 연결되며 전류는 플러스 극(9)에서 마이너스 극(10)으로 전도되고 그에 따라 표면의 적어도 일부(4)가 전기화학적으로 에칭된다. 또한 상기 방법을 수행하기 위한 장치(1; 30; 70)가 개시되었다.

Description

반도체 재료의 표면을 텍스처링하는 방법 및 이러한 방법을 수행하는 장치
본 발명은 청구범위 제 1 항의 전제부에 따른 반도체 재료의 표면의 적어도 일부분을 텍스처링하는 방법 및 종속형 물품 청구항의 전제부에 따른 이러한 방법을 수행하는 장치에 관한 것이다.
반도체 재료를 사용하는 반도체 부품의 제조에서, 반도체 재료의 표면을 처리하는 습식 화학적 에칭 방법이 매우 빈번하게 사용된다. 특히 태양 전지의 생산에서, 이를 수행하는 한 가지 방법은 표면에서 입사광의 반사를 줄이기 위해 반도체 재료의 표면을 텍스처링하는 것이다. 태양 전지의 경우, 이러한 방식으로 태양 전지 내로의 빛의 커플링을 향상시키고 태양 전지의 효율을 증가시키는 것이 가능하다.
반도체 부품의 제조에 사용되는 반도체 재료는 일반적으로 반도체 기판의 형태이고, 이는 넓은 면적의 두 면을 갖는 편평한 몸체를 의미하는 것으로 이해된다. 이러한 기판은 때로 반도체 웨이퍼라고도 하며, 보통은 웨이퍼로 불린다. 이러한 기판은 실리콘 웨이퍼의 경우와 같이 반드시 고체 물질로 구성될 필요는 없다. 이 맥락에서, 기판은 원칙적으로 그 위에 배치된 반도체 층을 갖는 캐리어 기판을 의미하는 것으로 이해된다. 반도체 재료가 기판의 형태인 경우, 이들 기판은 종종 톱질된 표면을 갖는다. 이것은 특히 예로서 언급된 실리콘 웨이퍼인 고체 재료로 제조된 기판에 대해 그러하며, 이는 이들이 반도체 재료의 블록으로부터 절단되기 때문이다. 그러나 반도체 재료가 다른 형태일 때에도 톱질된 표면이 종종 나타난다.
반도체 재료는 일반적으로 와이어 톱을 사용하여 절단된다. 사용되는 와이어 톱은 분리 매질 슬러리 또는 다이아몬드가 박힌 와이어에서 이동되는 와이어일 수 있다. 다이아몬드가 박힌 와이어가 사용되는 경우, 이것은 현재의 맥락에서 다이아몬드 와이어 톱 또는 다이아몬드 와이어 톱질로 지칭된다. 와이어-톱질된 반도체 재료는 자신의 절단면에서 소정의 거칠기를 갖는다. 톱질 동작은 반도체 재료를 부분적으로 분쇄하고, 따라서 반도체 재료의 결과적인 손실이 발생한다. 이러한 손실은 다이아몬드 와이어 톱질의 경우보다 분리 매질 현탁액에서의 와이어 이동을 이용한 전술된 슬라이스 랩핑 방법의 경우에 더 크다. 이러한 이유로, 다이아몬드 와이어 톱의 사용이 점점 더 중요한 목표가 되고 있다.
태양 전지, 특히 실리콘 태양 전지의 산업적 제조에서, 불화수소 및 질산을 함유하는 수성 에칭 용액을 사용하는 습식 화학적 에칭에 의한 실리콘 기판의 텍스처링이 유용하다는 것이 밝혀졌다. 이 경우, 톱 손상(saw damage)으로 지칭되는 와이어 톱질의 결과로서 존재하는 거친 표면이 감소된 반사를 갖는 표면 구조로 변환된다. 전술된 슬라이스 랩핑 방법에 의해 톱질된 반도체 재료의 경우, 이 텍스처링 방법에 의해 매우 우수한 텍스처를 생성하는 것이 가능하다. 그러나 다이아몬드 와이어-톱질된 반도체 재료의 경우, 이러한 텍스처링 방법이 원하는 결과를 유도하지 못하는 것으로 밝혀졌다. 우수한 텍스처의 형성은 다이아몬드 와이어-톱질된 반도체 재료의 경우에 톱 손상이 현저히 덜 표시된다는 점에서 명백하게 방해받는다. 알칼리성 텍스처 에칭 용액은 다결정질 재료의 경우에는 적절하지 않으며, 따라서 적어도 이들 반도체 재료에 대한 대안을 구성하지 않는다.
이러한 배경에 대하여, 본 발명의 목적은 덜 거친 표면을 갖는 반도체 재료가 신뢰성 있고 적절하게 텍스처화될 수 있는 방법을 제공하는 것이다.
이러한 목적은 청구범위 제 1 항의 특징을 갖는 방법에 의해 달성된다.
본 발명의 다른 목적은 이러한 방법을 수행하기 위한 장치를 제공하는 것이다. 이는 독립 장치 청구항의 특징을 갖는 장치에 의해 달성된다.
유리한 개발은 각각의 종속 청구항의 주제이다.
반도체 재료의 표면의 적어도 일부를 텍스처링하기 위한 본 발명의 방법은 표면의 적어도 일부가 에칭 용액과 접촉되는 것을 고려한다. 또한, 표면의 적어도 일부는 전원의 플러스 극에 전기 전도 방식으로 연결되고 양극으로서 사용된다. 에칭 용액 내에 배치된 음극은 전원의 마이너스 극에 전기 전도 방식으로 연결된다. 전류를 플러스 극에서 마이너스 극으로 전도시킴으로써, 표면의 적어도 일부가 전기화학적으로 에칭된다.
이 방법에서, 에칭 용액은 전해질로서 동시에 작용하고, 따라서 전류는 에칭 용액을 통해 전도될 수 있다. 전류는 산화제, 흔히 질산을 대체할 수 있는데, 이는 반도체 재료의 표면에 전기적 구멍을 제공한다는 점에서 텍스처링 에칭 용액에 존재한다. 이들은 에칭 용액과의 반응을 가능하게 하고, 따라서 반도체 재료의 표면의 텍스처링을 가능하게 한다.
사용된 에칭 용액은 바람직하게는 산성 용액이다. 더욱 바람직하게는 불화수소를 함유하는 수용액이다.
알칼리 에칭 용액은 이 재료에 사용할 수 없기 때문에 다결정질 반도체 재료를 텍스처링하는 것이 바람직하다.
이 방법은 실리콘의 텍스처링에 특히 유용함이 밝혀졌다. 따라서, 사용되는 반도체 재료는 바람직하게는 실리콘이고, 더욱 바람직하게는 다결정질 실리콘이다.
전기화학적 에칭의 동작은 실리콘이 반도체 재료로서 존재하고 에칭 용액이 불화수소를 함유하는 수용액인 실시예에 의해 설명된다. 이미 설명된 바와 같이, 표면의 적어도 일부와 전류원의 플러스 극의 전기 전도성 접속은 표면의 적어도 일부에서 전기적 홀을 제공한다. 이것을 이하 h+로 약칭한다. 에칭 용액 내의 불화수소는 불소 이온 F-를 제공한다. 표면의 적어도 일부에서, 이는 아래의 반응을 발생시킨다:
Si + 6F- + 4h+ → SiF6.
이것은 전기화학적 에칭 작업을 구성한다. 전류는 표면의 적어도 일부에 균일하게 분포된다. 결과적으로, 에칭 피크 및 에칭 밸리가 형성되고, 이어서 구멍이 형성된다.
바람직하게는, 본질적으로 본질적으로 반도체 재료의 밑면 상의 바깥쪽 면만이 텍스처링된다. 이를 위해서, 본질적으로 때때로 이하에서 짧게 밑면으로만 지칭되기도 하는 밑면 상의 바깥쪽 면만이 에칭 용액과 접촉된다. 다시 말하면, 언급된 밑면 상의 바깥쪽 면은 아래쪽을 향하는 반도체 재료의 표면으로 지칭될 수 있다. 기술된 절차에 의해, 반도체 재료의 단면 텍스처링을 달성하는 것이 가능하다. 반도체 재료의 전 영역 또는 양면 텍스처링과 비교하여, 이것은 화학적 물질의 소비 및 전력 소비를 줄임으로써 텍스처링 복잡성을 감소시킨다. 또한, 단면 텍스처링은 다양한 반도체 부품 제조 방법, 특히 태양 전지 제조 방법에 유용함이 밝혀졌다.
기판, 바람직하게는 태양 전지 기판의 표면의 적어도 일부를 텍스처링하는 것이 바람직하다. 본원에서 기판이 의미하는 것은, 기판이 반드시 고체 물질로 구성될 필요는 없지만, 그 위에 배치된 반도체를 갖는 캐리어 기판도 이러한 기판을 구성한다는 사실이 이미 전술되었다. 본 발명의 방법은 기판의 텍스처링에 특히 유용하다는 것이 밝혀졌다.
바람직하게는, 전기화학적 에칭에 의해 미세다공성 반도체 재료 구조가 형성된다. 이 구조는 0.2 내지 3㎛ 범위의 크기를 갖는 구조를 가진다. 이러한 유형의 미세다공성 구조를 이용하여, 매우 작은 반사 값을 갖는 텍스처를 획득하는 것이 가능했다. 원칙적으로, 대안적으로는 각각의 적용 분야에서 실행 가능하다면 미세 또는 메조다공성 구조를 형성하는 것 또한 가능하다.
적어도 하나의 계면활성제를 함유하는 에칭 용액을 사용하는 것이 유리하다는 것이 발견되었다. 예를 들어, 사용된 계면활성제는 Suract C125 상표명을 갖는 제품일 수 있다. 에칭 용액 내의 계면활성제 함량에 의해, 전기화학적 에칭에서 형성된 형태 구조에 영향을 미칠 수 있다. 특히 형성된 공극의 크기에 영향을 미칠 수 있다.
와이어 톱에 의해 반도체 재료 본체로부터 반도체 재료를 절단한 후에 반도체 재료의 절단면을 텍스처링하는 것이 바람직하다. 이러한 절단면은 신뢰 가능하고 효율적으로 텍스처링될 수 있음이 밝혀졌다. 사용된 와이어 톱은 보다 바람직하게는 다이아몬드 와이어 톱이다. 이와 관련하여, 본 발명의 방법은 다이아몬드 와이어 톱질의 경우에 야기되는 감소된 거칠기를 갖는 절단 표면조차도 신뢰성 있고 효율적으로 텍스처링될 수 있기 때문에 특히 유리한 것으로 밝혀졌다. 본 맥락에서 다이아몬드 와이어 톱이 의미하는 것은 도입에서 설정되었다.
바람직한 실행 변형예에서, 연속 플랜트 내의 반도체 재료는 이송 방향으로 배치된 에칭 용액을 담은 다수의 수조를 통해 이송된다. 여기에서 이송은 반도체 재료가 탱크 내에 존재하는 에칭 용액에 완전히 잠기도록, 또는 반도체 재료의 표면의 일부만이 탱크 내에 배치된 에칭 용액과 접촉하도록 수행될 수 있다. 후자는 특히 본질적으로 반도체 재료의 단면 텍스처링을 가능하게 한다. 다수의 탱크를 통한 반도체 재료의 이송 중에, 반도체 재료의 표면의 적어도 일부는 때때로 이송 방향으로 연속으로 배치된 2개의 탱크로부터의 에칭 용액과 동시에 접촉된다. 2개의 탱크로부터의 에칭 용액과의 동시 접촉이 존재하는 동안, 2개의 탱크 중 제 1 탱크 내의 에칭 용액에 배치된 양극은 전원의 플러스 극에 전기 전도 방식으로 적어도 가끔 연결되고, 또한 언급된 바와 같이, 2개의 탱크 중 제 2 탱크에서, 에칭 용액 내에 배치된 음극이 전원의 마이너스 극에 전기 전도 방식으로 연결되며, 전류는 제 1 탱크 내에 배치된 양극으로부터 반도체 재료를 통해 제 2 탱크 내에 배치된 음극으로 전도된다.
이러한 방식으로, 이 방법은 연속 플랜트에서 산업적 규모로 수행될 수 있다. 기술된 동시 접촉의 존재 동안, 제 1 탱크 내의 에칭 용액과의 접촉을 통해 제 2 탱크로부터의 에칭 용액과 접촉하는 영역은 제 2 탱크의 양극이 된다. 그 결과, 제 2 탱크에서 전술된 전기화학적 에칭 작업이 진행될 수 있고, 전기화학적 에칭이 제 2 탱크에서 수행될 수 있다. 반도체 재료의 표면의 적어도 일부의 접촉 연결은 제 1 탱크에 배치된 에칭 용액을 통해 편안한 방식으로 부품을 이동시키지 않고 여기서 수행된다. 따라서 접촉 장치의 유지관리 복잡성이 낮다. 에칭 용액으로부터 발생하는 공격적인 증기, 예를 들어 불화수소 증기에 의한 통상적인 접촉 메커니즘, 예를 들어 미끄럼 접촉(sliding contact)과 같은 공격의 추가 방지가 존재한다. 이 방법의 수행을 위해 사용된 플랜트의 셧다운 및 유지보수 기간이 이러한 방식으로 감소될 수 있다.
일 실시예에서, 이송 방향에서 본 연속 플랜트의 시작에 배치된 언급된 다수의 탱크 중 탱크 및 이송 방향에서 연속 플랜트의 끝에 배치된 언급된 다수의 탱크 중 탱크에서, 이들 탱크 내에 배치된 전극에 앞서는 또는 전극으로 이어지는 전류가 반도체 재료의 위치에 의존하여 전도된다. 연속 플랜트의 시작에 배치된 탱크 내에서 전류가 흐르고, 연속 플랜트의 끝에 배치된 탱크는 반도체 재료의 위치에 따라 스위치 온 및 오프된다. 이러한 방식으로, 상단부가 제 2 탱크에 도달하고 전기화학적 에칭이 시작되기 전에 먼저 연속 플랜트의 시작에 배치된 탱크를 통해 반도체 재료 또는 기판의 상단부를 전도시키기 위한 필요성으로부터 발생한 형성된 텍스타일에서의 비균질성을 보상하는 것이 가능하다. 따라서, 여전히 연속 플랜트의 시작에 배치된 탱크 내에 존재하는 반도체 재료 또는 기판의 하부 섹션이 텍스처링되는 반면, 상부 영역은 처음에 텍스처링되지 않은 채로 유지된다. 연속 플랜트의 끝에 배치된 언급된 다수의 탱크들 중 상기 탱크에서, 유사한 불균형이 상단부 및 하부 섹션의 처리에서 발생한다. 연속 플랜트를 통과한 후, 반도체 재료 또는 기판은 따라서 상부 영역 및 단부 영역에서보다 중간 영역에서 상이한 주기 동안 전기화학적으로 에칭된다. 이러한 불균형은 반도체 재료의 위치에 따라 전술된 방식으로 단부에 배치된 탱크 및 시작에 배치된 탱크 내의 전류 공급을 제어함으로써 보상될 수 있다.
설명된 불균형을 보상하는 다른 방법은 언급된 다수의 탱크 각각에서 특정 탱크에서 흐르는 전류에 대한 특정 탱크 내의 에칭 용액과 접촉하는 반도체 재료의 표면의 적어도 일부의 면적의 비율이 일정한 방식으로 개방-루프 또는 폐쇄-루프 제어를 이용하여 전류의 전도를 제어하는 것이다. 이러한 일관성 조건은 여기에서 표면의 적어도 일부가 특정 탱크 내에 존재하는 에칭 용액과 접촉하는 기간 동안 특정 탱크에 대해 만족된다. 만약 언급된 다수의 탱크의 단일 탱크가 고려되면, 이것은 이러한 개별 탱크에 대해 다음을 의미한다: 만약 이러한 개별 탱크 내에 존재하는 에칭 용액이 반도체 재료의 표면의 적어도 일부와 접촉하면, 일관성 조건이 이 탱크에 대해 만족된다. 이러한 개별 탱크에 대한 일관성의 조건은 이러한 개별 탱크에서 흐르는 전류에 대한 이 개별 탱크 내에 존재하는 에칭 용액가 접촉하는 반도체 재료의 표면의 적어도 일부의 면적의 비율이 일정하다는 것이다.
상이한 길이의 전기화학적 에칭의 상술된 기간의 경우에, 단순화를 위해 다수의 탱크의 각각의 탱크에서 이 탱크 내에 배치된 에칭 용액이 적어도 때때로 다수의 탱크의 인접한 탱크 내에 배치된 에칭 용액과 동시에 반도체 재료의 표면의 적어도 일부와 접촉된다고 가정되었다. 이것은 절대적으로 필요한 것은 아니지만 비교적 단순하고 복잡하지 않은 방법 체계를 가능하게 한다.
보다 인접한 탱크 쌍이 존재하고, 여기에 존재하는 에칭 용액과 동시에 접촉하는 전기화학적 에칭이 존재하며, 전기화학적 에칭 시간에서 기술된 불균형은 더 작다. 반도체 재료가 연속 플랜트를 통해 이송 방향으로 이송되는 이송 속도의 증가는 또한 기술된 불균형을 감소시킬 수 있다. 만약 목적이 짧은 공정 시간 및 결과적으로 반도체 재료의 표면의 적어도 일부분에서의 높은 밀도라면, 기술된 불균형은 무시할 수 없다. 기술된 불균형을 균형잡는 대안적인 방법은 연속 플랜트의 시작에 배치된 다수의 탱크 및 연속 설비의 끝에 배치된 다수의 탱크의 탱크 길이들을 일치시키는 것이다. "길이"라는 용어는 이송 방향으로 문제가 되는 탱크의 길이를 말한다. 이 옵션은 아래에서 보다 상세히 기술된다.
다른 실시예에서, 연속 플랜트 내의 반도체 재료는 음극이 배치된 에칭 용액을 담은 탱크를 통해 이송된다. 반도체 재료의 표면의 적어도 일부가 에칭 용액과 접촉된다. 그 기간 동안, 표면의 적어도 일부는 전원의 플러스 극에 전기 전도 방식으로 연결되고, 전류는 플러스 극에서 마이너스 극으로 전도된다. 반도체 재료의 표면의 적어도 일부분의 플러스 극으로의 전기적으로 전도성 접속은 원칙적으로 예를 들어 연속 플랜트에 포함된 미끄럼 접촉 또는 접촉 암에 의해 그 자체로 공지된 임의의 방식으로 구현될 수 있다.
본 발명의 방법에서, 전기화학적 에칭 작업은 불화수소 및 질산을 포함하는 에칭 용액을 사용하여 그 자체로 공지된 습식 화학적 텍스처링 방법에 비해 비교적 느리게 진행된다. 그러므로, 8분 이상 전기화학적 에칭이 바람직하다.
이러한 배경에 대항하여, 유리한 것으로 판명된 본 발명의 방법의 개발은 반도체 재료의 표면의 적어도 일부가 먼저 전술된 방식 중 하나로 전기화학적으로 에칭되는 것이다. 후속하여, 불화수소 및 질산을 담은 수성 텍스처 에칭 용액에 의해 반도체 재료의 표면의 적어도 일부가 에칭된다. 이러한 방식으로, 특히 다이아몬드 와이어-절단된 반도체 재료의 경우, 감소된 방법 지속시간으로 양호한 텍스처가 생성될 수 있다. 이와 관련하여 초기의 전기화학적 에칭에서 1 내지 2분의 에칭 시간이 유용하다는 것이 밝혀졌다.
기술된 수성 텍스처 에칭 용액에 의한 에칭 후에 다른 전기화학적 에칭이 특히 바람직하다. 이러한 전기화학적 에칭 단계의 경우에도, 1 내지 2분의 에칭 시간이 유용하다는 것이 밝혀졌다. 밝혀진 바와 같이, 이 새로운 전기화학적 에칭 작업에 의해, 반도체 재료의 표면의 적어도 일부에서 입사광의 반사를 더 감소시키는 것이 가능하다.
본 발명의 방법의 다른 실시 변형예에서, 전기화학적 에칭 이전에, 반도체 재료의 표면의 적어도 일부가 불화수소 및 질산을 담은 수성 텍스처 에칭 용액에 의해 에칭된다. 이러한 방법으로, 적절한 응용에서 마찬가지로 다이아몬드 섬유로 절단된 반도체 재료에서 만족스러운 조직과 방법 지속시간의 단축을 결합하는 것이 가능하다는 것이 밝혀졌다. 이러한 실시 변형예에서, 1 내지 2분의 지속기간 동안 전기화학적 에칭이 바람직하다.
또한, 반도체 재료 상에 존재하는 톱질 손상이 완전히 제거되었음을 보장하기 위해 기술된 방법들 중 하나에서 언급된 수성 텍스처 에칭 용액을 사용하는 에칭과 전기화학적 에칭을 결합하는 것이 개별적인 응용에서 바람직할 수 있음이 밝혀졌다.
본 발명의 장치는 처리될 물체가 이송 방향으로 이송 가능한 이송 장치를 구비한다. 또한, 각각이 처리 액체를 수용하고 적어도 하나의 전극이 배치된 다수의 탱크가 이송 방향으로 연속 배치로 제공된다.
이러한 장치에 의해, 본 발명의 방법은 연속적인 방법으로서 수행될 수 있다. 제공된 처리 액체는 에칭 용액, 바람직하게는 산성 에칭 용액, 보다 바람직하게는 불화수소-함유 에칭 용액일 수 있다.
일 개발에서, 이송 방향으로 다수의 연속 탱크의 임의의 2개의 바로 연속하는 탱크에서, 이들 2개의 바로 연속하는 탱크의 제 1 탱크에 속한 적어도 하나의 전극은 제 1 극성을 가지고 이들 2개의 바로 연속하는 탱크의 제 2 탱크에 속한 적어도 하나의 전극은 제 1 극성에 반대인 제 2 극성을 가진다. 다수의 탱크 중 2개의 탱크를 바로 연속하게 배치하는 것은 여기서 다수의 탱크들 중 다른 탱크가 이들 사이에 배치되지 않았음을 의미하는 것으로 이해된다. 다른 구성요소, 예를 들어 이송 롤(transport rolls)은 바로 연속하는 배치의 탱크들 사이에 제공될 수 있다. 이러한 구성 변형의 경우에, 처리될 물체의 섹션은 전기화학적 에칭 작업에서 전극으로서 사용될 수 있다. 종래의 접촉 연결 장치, 예컨대 슬라이딩 접촉 장치를 생략할 수 있다.
바람직하게는, 이송 방향으로 다수의 연속 탱크의 이송 방향에서 본 첫 번째 탱크 및 이송 방향으로 다수의 연속 탱크의 이송 방향에서 본 마지막 탱크는, 이송 방향에서 다른 다수의 연속 탱크의 이송 방향으로 연장하는 길이와는 상이한, 이송 방향으로 연장하는 길이를 가진다. 이러한 첫 번째와 마지막 탱크의 길이는 바람직하게는 확장된다. 이러한 방식으로, 처리될 물체의 상이한 영역들이 서로 다른 기간 동안 전기화학적으로 에칭되는 전술된 효과를 낮은 레벨의 추가 복잡도와 균형을 이루는 것이 가능하다. 이송 방향으로 다수의 연속적인 탱크의 첫 번째 및 마지막 탱크를 제외하고, 이송 방향으로 연속으로 배치된 다수의 탱크의 모든 탱크는 보다 바람직하게 균일한 길이를 가진다. 이러한 방식으로 제조 복잡도가 감소될 수 있다.
바람직한 구성 변형예에서, 첫 번째 탱크 및 마지막 탱크와는 별개로, 이송 방향에서의 다수의 연속 탱크의 모든 탱크가 이송 방향으로 연장하는 균일한 길이 및 이송 방향으로 연장하는 균일한 명확한 개구 길이 P를 가진다. 언급된 다수의 탱크 중 2개의 바로 연속하는 탱크는 각각이 길이 T만큼 서로 이격된다. 언급된 다수의 탱크 중 다른 탱크에 비교하여 첫 번째 및 마지막 탱크의 명확한 개방 길이는, 길이 O를 갖는 처리될 물체가 이송 방향으로 연장하는 경우에 다음에 의해 계산되는 차동 길이 L에 의해 연장된다.
L = O - 2T - P - C.
여기서 C는 처리될 기판의 표면 상의 임의의 지점이 동일한 시간 동안 처리되도록 프로세스 및/또는 재료 의존적인 방식으로 선택된 파라미터이다. 이 장치로, 처리 시간 또는 전기화학적 에칭 시간에서의 기술된 불균형이 크게 균형을 이루는 것으로 밝혀졌다. 파라미터 C에 대해, 0 2의 값은 특히 실리콘 기판 및 실리콘 태양 전지 기판의 처리에 유용하다는 것이 밝혀졌다.
본 발명은 이하의 도면에 의해 상세하게 설명된다. 경우에 따라, 동일한 효과를 갖는 요소에는 동일한 참조번호가 부여된다. 본 발명은 기능적 특징에 대해서조차도 도면에 도시된 실시예에 제한되지 않는다. 지금까지의 설명과 이어지는 도면의 설명은 다수의 특징을 포함하며, 그 중 몇몇은 종속 청구항의 일부 경우에서 집합적으로 표현되었다. 그러나 이들 특징들과 전술된 그리고 이어지는 도면의 설명에서 개시된 모든 다른 특징들은 또한 당업자에 의해 개별적으로 고려되어 실행 가능한 다른 조합을 제공하도록 결합될 것이다. 보다 구체적으로, 언급된 모든 특징들은 개별적으로 그리고 독립항의 방법 및/또는 장치와 임의의 적절한 조합으로 각각 결합 가능하다. 도면은 다음을 나타낸다:
도 1은 본 발명의 방법 및 본 발명의 장치의 제 1 실시예의 개략도
도 2는 본 발명의 장치 및 본 발명의 방법의 제 2 실시예의 개략도
도 3은 본 발명의 방법의 제 3 실시예의 개략도
도 4는 본 발명의 방법의 제 4 실시예의 흐름도
도 5는 본 발명의 방법의 제 5 실시예의 흐름도
도 6은 본 발명의 방법의 제 6 실시예의 흐름도
도 1은 본 발명의 방법의 제 1 실시예 및 상기 방법의 수행을 위한 본 발명의 장치의 제 1 실시예를 개략도로 도시한다. 도시된 연속 플랜트(1)는 필수 구성요소로서, 본 실시예의 실리콘 태양 전지 기판(2) 내의 물체가 연속 플랜트(1)를 통해 이송 방향(57)으로 이송 가능한 이송 롤(59)을 필수 구성요소로 갖는 이송 장치를 갖는다. 본질적으로 공지된 이송 장치의 다른 실시예는 명확성을 위해 도시되지 않았다. 다수의 탱크(42a 내지 42f)는 이송 방향(57)으로 연속적으로 제공된다. 이들은 각각 본 실시예에서 차례로 전극(14, 18)이 배치된 불화수소를 담은 에칭 용액(6)인 처리 액체를 포함한다. 인접한 탱크(42a 내지 42f)는 상이한 극성의 전극(14, 16)을 갖는다. 따라서, 탱크(42a) 내의 음극(14)은 탱크(42b) 내의 양극(18)으로 이어진다. 다른 탱크(42c 내지 42f)에도 동일하게 적용된다. 음극(14)은 피드(12)에 의해 전원(8)의 마이너스 극(10)에 접속된다. 대응하여, 양극은 피드(11)를 통해 플러스 극으로 전원(8)의 플러스 극(9)에 연결된다. 적용 및 방법 체계에 따르면, 피드(11, 12)의 경우, 개별 피드가 각각의 전극(14, 18)에 대해 제공될 수 있거나 또는 동일한 극성의 다수의 전극(14, 18)이 공통 피드에 의해 공급된다. 전력 공급은 전원(8)에 연결된 제어 장치(20)에 의해 제어되며, 제어 장치(20)는 폐쇄 루프 제어 장치로서 또한 실행될 수 있다.
연속 플랜트(1)는 실리콘 태양 전지 기판(2)의 단면 처리, 보다 구체적으로는 단면 텍스처링을 위해 설계된다. 실리콘 태양 전지 기판(2)의 밑면 상의 바깥쪽 면(4), 또는 간단히 그 밑면이 탱크(42a 내지 42f) 내에 존재하는 에칭 용액(6)과 접촉된다. 이를 위해, 에칭 용액은 유체 펌프(55)에 의해서 수집 탱크(40)로부터 파이프라인(56)을 통해 탱크(42a 내지 42f) 내로 일정하게 펌핑된다. 그 결과, 실리콘 태양 전지 기판(2)의 밑면 상의 바깥쪽 면(4)과 접촉하는 수집 탱크(40)에 비해 더 높은 액체 레벨(53)이 탱크(42a~42f) 내에 확립된다. 탱크(42a 내지 42f)로부터 수집 탱크(40)로 넘쳐흐르는 에칭 용액(51)은 다시 탱크(42a 내지 42f)로 공급될 수 있다.
탱크(42a 내지 42f) 내에 배치된 에칭 용액은 전해질로서 작용하여 실리콘 태양 전지 기판(2)의 밑면 상의 바깥쪽 면(4)과 탱크(42a 내지 42f)에 배치된 전극(14, 18) 사이의 전기 전도성 접속을 가져오며 결가적으로는 전원(8)의 마이너스 극(10) 및 플러스 극(9)으로의 전기 전도성 접속을 가져온다. 만약 실리콘 태양 전지 기판이 이송 방향(57)에서 연속 플랜트(1)를 통해 이송되는 경우, 실리콘 태양 전지 기판의 밑면 상의 바깥쪽 면(4)은 실리콘 태양 전지 기판의 이송 방향(57)으로 연속 배치된 2개의 탱크(42a 내지 42f)로부터의 에칭 용액(6)과 때로는 동시에 접촉된다. 도 1의 표현은 그러한 접합을 도시한다. 실리콘 태양 전지 기판의 밑면 상의 바깥쪽 면(4)의 우측 섹션은 탱크(42b, 42d 및 42f)로부터의 에칭 용액과 접촉하고, 좌측 섹션은 탱크(42a, 42c 및 42e)로부터의 에칭 용액과 접촉한다. 밑면 상의 바깥쪽 면(4)의 우측 섹션은 실리콘 태양 전지 기판을 전기 전도 방식으로 에칭 용액(6)을 통해 양극(18)에 연결하고 결과적으로 전원의 플러스 극(9)에 연결한다. 그 결과, 밑면 상의 바깥쪽 면의 좌측 부분이 탱크(42a, 42c, 42e) 내의 양극(16)으로서 역할을 한다. 따라서 전류는 전류원(8)의 플러스 극(9)으로부터 실리콘 태양 전지 기판(2)을 통해 전류원(8)의 마이너스 극(10)으로 전도되고, 밑면 상의 바깥쪽 면(4)은 섹션(16) 내에서 전기화학적으로 에칭되어 양극으로서 역할을 한다. 이것은 미세다공성 반도체 구조를 형성한다. 원칙적으로, 이것은 대안적으로 미세 또는 메조포러스 구조를 형성하는 것도 가능하다. 이러한 구조는 텍스처를 구성하고, 따라서 실리콘 태양 전지 기판의 밑면 상의 바깥쪽 면(4)이 텍스처링된다.
도 1의 도면에서 실리콘 태양 전지 기판(2)이 좌측으로부터 연속 플랜트(1) 내로 이송되면, 그의 밑면 상의 바깥쪽 면(4)은 먼저 탱크(42a)로부터의 에칭 용액(6)과 단독으로 접촉한다. 실리콘 태양 전지 기판(2)이 전원(8)의 플러스 극(9)에 어떠한 전기 전도성 접속도 수용하지 않는 즉시, 전기화학적 에칭 동작이 확립되지 않는다. 실리콘 태양 전지 기판(2)의 우측 부분만이 탱크(42b)에 도달할 때에만 전류가 플러스 극(9)으로부터 탱크(42a)를 통해 마이너스 극(10)으로 전도될 수 있고 전기화학적 에칭 작업이 진행된다. 결과적으로, 상단부로 지칭될 수 있는 실리콘 태양 전지 기판의 우측 부분은 탱크(42a) 내에서 전기화학적으로 에칭되지 않는다. 밑면 상의 바깥쪽 면(4)의 서로 다른 섹션들의 에칭에서 유사한 불균형이 마지막 탱크(42f)에서 발견된다. 이러한 불균형을 해소하기 위해, 도 1의 실시예에서, 균일한 길이 및 균일한 명확한 개구 길이 P(22)를 갖는 다른 탱크(42b 내지 42e)와 비교하여 첫 번째 탱크(42a) 및 마지막 탱크(42f)는 차동 길이 L(26)에 의해 확장된다. 이것은 처리될, 보다 구체적으로는 텍스처링될 실리콘 태양 전지 기판(2)의 길이 O(28) 및 상기 명확한 개구 길이 P(22)의 균일하게 이격된 탱크들(42a 내지 42f)의 분리 T(24)에 의해 계산된다:
L = O - 2T - P - C.
C는 전술된 방식으로 적절히 선택되는 파라미터이다. 도 1의 실시예에서, 0의 값이 이를 위해 선택되었다.
2개의 인접한 탱크(42a 내지 42f) 사이의 분리 T의 효과는, 2개의 탱크(42a 내지 42f) 사이의 영역에서, 실리콘 태양 전지 기판(2)의 밑면 상의 바깥쪽 면(4)이 에칭 용액(6)과 접촉하지 않는다는 것이다. 이러한 방식으로, 인접한 탱크(42a 내지 42f) 사이의 단락을 방지하는 것이 가능하다. 단락 안전성을 높이기 위해, 도 1의 실시예에서, 선택적인 에어나이프(61)가 각각의 탱크(42a 내지 42f) 하류에 제공되어, 이것에 의해 나머지 에칭 용액이 날아갈 수 있다.
도 2는 본 발명의 방법 및 본 발명의 장치의 다른 실시예를 도시한다. 도시된 연속 플랜트(30)는 균일한 길이의 탱크(62a 내지 62f)가 제공된다는 점에서 도 1의 연속 플랜트(1)와 상이하다. 또한, 제어 장치(20)에 의해 연결된 위치 검출 장치(32a, 32f)가 제공된다. 이들 연결의 표현은 명확성을 위해 도 2에서 생략되었다. 언급된 위치 검출 장치(32a, 32f)에 의해, 실리콘 태양 전지 기판(2)의 위치가 검출되고 탱크(62a, 62f) 내의 전류의 흐름은 그 위치에 따라서 전류 제어기(20)에 의해 제어된다. 이러한 방식으로, 탱크(62a, 62f) 내의 실리콘 태양 전지 기판의 좌측, 중간 및 우측 영역의 전기화학적 에칭 또는 텍스처링에서의 전술된 불균형을 보상할 수 있다.
도 3은 본 발명의 방법의 다른 실시예를 개략도로 도시한다. 도 1 및 2의 예와 대조적으로, 단 하나의 탱크(72)가 여기에서 제공된다. 이는 수집 탱크(74)로부터의 유체 펌프에 의해 다시 공급되고, 따라서 넘치는 에칭 용액(51)도 여기에 존재한다. 보다 명확하게 하기 위해 유체 펌프 및 동반 파이프라인의 표현은 그림 3에서 생략되었다. 도 3은 실리콘 태양 전지 기판(2) 및 이에 따른 밑면 상의 바깥쪽 면(4)이 플러스 극으로의 피드(11)에 의해서 전원의 플러스 극(9)에 연결되는 연속 플랜트를 도시한다. 그러나 도 1 및 2의 연속 설비와 대조적으로, 각각의 실리콘 태양 전지 기판(2)에 대해 접촉 장치가 요구된다. 이를 위해, 원칙적으로 그 자체로 공지된 여러 옵션이 존재하므로, 접촉 장치는 도 3에서 자세하게 도시되지 않는다. 예를 들어, 실리콘 태양 전지 기판(2)과 함께 움직이는 접촉 암 또는 슬라이딩 접촉부가 제공될 수 있다. 도 3의 실시예에서, 전류원(8)이 스위치 온된 상태에서, 적어도 하나의 실리콘 태양 전지 기판이 적어도 부분적으로 탱크(72) 위에 존재하는 경우 전류는 플러스 극(9)으로부터 마이너스 극으로 일정하게 전도된다.
본 발명의 방법의 다른 실시예가 도 4의 흐름도에 의해 예시된다. 이 실시예에서, 실리콘 태양 전지 기판은 먼저 실리콘 본체, 예를 들어 실리콘 블록으로부터 다이아몬드 와이어 톱에 의해 절단된다(80). 이어서, 실리콘 태양 전지 기판의 절단면이 전기화학적으로 텍스처링된다(82). 이것은 예를 들어 도 1 내지 3의 실시예에 기술된 방법들 중 하나에 의해 수행될 수 있다. 여기서 각각의 실시예에서 개략적인 형태로 도시된 플랜트(1, 30, 70)를 사용하는 것이 가능하다. 본 발명의 방법 및 또한 본 발명의 장치는 다이아몬드 와이어 톱을 사용한 커버된 반도체 재료, 특히 실리콘 태양 전지 기판의 텍스처링에 특히 유리한 것으로 밝혀졌다.
위에서 설명된 바와 같이, 에칭 속도는 본 발명에 따른 전기화학적 에칭에서 비교적 낮다. 따라서, 도 5의 흐름도에 도시된 실시예에서, 1 내지 2분 동안의 초기 전기화학적 에칭(84)이 고려된다. 이것은 예를 들어 도 1 내지 3에서 설명된 방법 및 장치에 의해 구현될 수 있다. 이것은 불화수소 및 질산을 함유하는 수성 텍스처 에칭 용액을 사용해 텍스처 에칭(86)으로 이어진다. 이러한 방법 변형에 의해, 다이아몬드 와이어-톱질된 반도체 재료의 경우에 낮은 반사율로 신뢰 가능하게 텍스처를 생성하는 것이 가능하다. 반사의 추가 감소를 위해, 도 5의 실시예는 1 내지 2분 동안의 다른 전기화학적 에칭 동작(88)의 선택적 단계를 제공한다. 초기 전기화학적 에칭과 유사하게, 이 방법 단계는 도 1 내지 3에 의해 설명된 방법 실시예 및 장치 실시예에 의해 수행될 수도 있다.
도 6은 본 발명의 방법의 다른 실시예를 흐름도를 사용하여 도시한다. 이것은 수성 텍스처 에칭 용액을 이용한 초기 텍스처 에칭(90)이 1 내지 2분 동안 전기화학적 에칭(92)으로 이어진다는 점에서 본질적으로 도 5의 방법과 다르다. 이 전기화학적 에칭은 예를 들어 도 1 내지 3에 의해 설명된 방법 및 장치에 의해 다시 수행될 수 있다.
1: 연속 플랜트
2: 실리콘 태양 전지 기판
4: 밑면 상의 바깥쪽 면
6: 에칭 용액
8: 전원
9: 플러스 극
10: 마이너스 극
11: 플러스 극 피드
12: 마이너스 극 피드
14: 음극
16: 양극으로 작용하는 섹션
18: 양극
20: 제어 장치
22: 명확한 개방 길이 P
24: 탱크 분리 T
26: 차동 길이 L
28: 실리콘 태양 전지 기판의 길이 O
30: 연속 플랜트
32a: 위치 검출 장치
32f: 위치 검출 장치
40: 컬렉션 탱크
42a-42f: 탱크
51: 넘치는 에칭 용액
53: 액체 레벨
55: 유체 펌프
56: 파이프라인
57: 이송 방향
59: 이송 롤
61: 에어나이프
62a-62f 탱크
70: 연속 플랜트
72: 탱크
74: 수집 탱크
80: 다이아몬드 와이어 톱에 의해서 실리콘 본체로부터 실리콘 태양 전지 기판을 절단
82: 절단면을 전기화학적으로 텍스처링
84: 1 또는 2분 동안 전기화학적 에칭
86: 수성 텍스처 에칭 용액으로 텍스처 에칭
88: 1 또는 2분 동안 전기화학적 에칭
90: 수성 텍스처 에칭 용액으로 텍스처 에칭
92: 1 또는 2분 동안 전기화학적 에칭

Claims (15)

  1. 반도체 재료(2)의 표면의 적어도 일부(4)를 텍스처링(texturing)하는 방법으로서,
    - 상기 표면의 적어도 일부(4)가 에칭 용액(6)과 접촉되고;
    상기 방법은
    - 상기 표면의 적어도 일부(4)는 전원(8)의 플러스 극(9)에 전기 전도 방식으로 연결되고 양극(16)으로 사용되고;
    - 상기 에칭 용액(6) 내에 배치된 음극(14)은 전원(18)의 마이너스 극(10)에 전기 전도 방식으로 연결되며,
    - 전류는 상기 플러스 극(9)에서 상기 마이너스 극(10)으로 전도되고, 이러한 방식으로 상기 표면의 적어도 일부(4)가 전기화학적으로 에칭되는 것으로 특징지어지는, 방법.
  2. 제 1 항에 있어서,
    본질적으로 반도체 재료(2)의 밑면 상의 바깥쪽 면(lateral face)(4)만이 텍스처링되고, 이를 위해서 본질적으로 상기 밑면 상의 바깥쪽 면(4)만이 에칭 용액(6)과 접촉되는 것으로 특징지어지는, 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    기판(2), 바람직하게는 태양 전지 기판(2)의 표면의 적어도 일부(4)가 텍스처링되는 것으로 특징지어지는, 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    전기화학적 에칭은 0.2 내지 3㎛ 범위의 크기를 갖는 구조를 가진 거대다공성 반도체 재료 구조를 형성하는 것으로 특징지어지는, 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    적어도 하나의 계면활성제를 함유하는 에칭 용액(6)이 사용되는 것으로 특징지어지는, 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 반도체 재료(2)는 와이어 톱(wire saw)에 의해 반도체 재료 본체로부터 절단되고(80), 이어서 상기 반도체 재료(2)의 절단면(4)이 텍스처링되며(82), 사용된 와이어 톱(80)은 바람직하게는 다이아몬드 와이어 톱인 것으로 특징지어지는, 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    - 연속 플랜트(1; 30) 내의 반도체 재료(2)가 이송 방향(57)으로 연속으로 배치된 에칭 용액(6)을 담은 다수의 탱크(42a-42f; 62a-62f)를 통해 이송되고;
    - 상기 반도체 재료(2)의 표면의 적어도 일부(4)가 여기에서 이송 방향(57)으로 연속으로 배치된 2개의 탱크(42a, 42b; 42c, 42d; 42e, 42f)로부터의 에칭 용액(6)과 동시에 접촉되고;
    - 상기 2개의 탱크(42a, 42b; 42c, 42d; 42e, 42f)로부터의 에칭 용액(6)과의 동시 접촉이 존재하는 동안, 상기 2개의 탱크(42a, 42b; 42c, 42d; 42e, 42f) 중 제 1 탱크(42b, 42d, 42f) 내의 에칭 용액(6)에 배치된 양극(18)은 전원의 플러스 극(9)에 전기 전도 방식으로 적어도 가끔 연결되고, 상기 2개의 탱크(42a, 42b; 42c, 42d; 42e, 42f) 중 제 2 탱크(42a, 42c, 42e)에서, 에칭 용액(6) 내에 배치된 음극(14)이 전원(8)의 마이너스 극(10)에 전기 전도 방식으로 연결되며, 전류는 상기 제 1 탱크(42b, 42d, 42f) 내에 배치된 양극(18)으로부터 상기 반도체 재료(2)를 통해 상기 제 2 탱크(42a, 42c, 42e) 내에 배치된 음극(14)으로 전도되는 것으로 특징지어지는, 방법.
  8. 제 7 항에 있어서,
    이송 방향(57)에서 본 연속 플랜트(30)의 시작에 배치된 언급된 다수의 탱크(62a-62f) 중 탱크(62a) 및 이송 방향(57)에서 연속 플랜트(1)의 끝에 배치된 언급된 다수의 탱크(62a-62f) 중 탱크(62f)에서, 이들 탱크(62a, 62f) 내에 배치된 전극(14, 16)에 앞서는 또는 전극(14, 16)으로 이어지는 전류가 반도체 재료(2)의 위치에 의존하여 전도되는 것으로 특징지어지는, 방법.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    - 연속 플랜트(70) 내의 반도체 재료는 상기 반도체 재료(2)의 표면의 적어도 일부(4)가 에칭 용액(6)과 접촉하는 동안 음극(14)이 배치되는 에칭 용액(6)을 담은 탱크(72)를 통해 이송되고;
    - 이러한 과정에서, 상기 표면의 적어도 일부(4)는 전원의 플러스 극(9)에 전기 전도 방식으로 연결되고, 전류는 플러스 극(9)에서 마이너스 극(10)으로 전도되는 것으로 특징지어지는, 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    - 상기 반도체 재료(2)의 표면의 적어도 일부(4)가 먼저 전기화학적으로 에칭되고(84);
    - 불화수소 및 질산을 담은 수성 텍스처 에칭 용액에 의해 상기 반도체 재료(2)의 표면의 적어도 일부(4)가 후속하여 에칭되며(86);
    - 이는 바람직하게는 다시 전기화학적 에칭(88)으로 이어지는 것으로 특징지어지는, 방법.
  11. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    전기화학적 에칭(92) 이전에, 상기 반도체 재료(2)의 표면의 적어도 일부(4)가 불화수소 및 질산을 담은 수성 텍스처 에칭 용액에 의해 에칭되는(90) 것으로 특징지어지는, 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 따른 방법을 수행하기 위한 장치(1; 30)로서,
    - 처리될 물체(2)를 이송 방향(57)으로 이송 가능하게 하는 이송 장치(59)를 구비하고,
    상기 장치는
    - 각각이 적어도 하나의 전극(14, 16)이 배치된 처리 액체(6)를 담은, 이송 방향(57)으로 연속으로 배치된 다수의 탱크(42a-42f; 62a-62f)에 의해서 특징지어지는, 장치.
  13. 제 12 항에 있어서,
    이송 방향(57)으로 다수의 연속 탱크(42a-42f; 62a-62f)의 임의의 2개의 바로 연속하는 탱크(42a, 42b; 62a, 62b)에서, 이들 2개의 바로 연속하는 탱크(42a, 42b; 62a, 62b)의 제 1 탱크(42a; 62a)에 속한 적어도 하나의 전극(14)은 제 1 극성을 가지고 이들 2개의 바로 연속하는 탱크(42a, 42b; 62a, 62b)의 제 2 탱크(42b; 62b)에 속한 적어도 하나의 전극(18)은 제 1 극성에 반대인 제 2 극성을 가지는 것으로 특징지어지는, 장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    이송 방향(57)으로 다수의 연속 탱크(42a-42f)의 이송 방향(57)에서 본 첫 번째 탱크(42a) 및 이송 방향(57)으로 다수의 연속 탱크(42a-42f)의 이송 방향(57)에서 본 마지막 탱크(42f)는, 이송 방향(57)에서 다른 다수의 연속 탱크(42b-42e)의 이송 방향(57)으로 연장하는 길이와는 상이한, 이송 방향(57)으로 연장하는 길이를 가지며, 바람직하게는 확장되는 것으로 특징지어지는, 장치.
  15. 제 14 항에 있어서,
    - 첫 번째 탱크(42a) 및 마지막 탱크(42f)와는 별개로, 이송 방향(57)에서의 다수의 연속 탱크(42a-42f)의 모든 탱크(42b-42e)가 이송 방향(57)으로 연장하는 균일한 길이 및 이송 방향(57)으로 연장하는 균일한 명확한 개구 길이 P(22)를 가지고;
    - 언급된 다수의 탱크(42a-42f) 중 2개의 바로 연속하는 탱크(42a, 42b; 42c, 42d; 42e, 42f)는 각각이 길이 T(24)만큼 서로 이격되고;
    - 언급된 다수의 탱크(42a-42f) 중 다른 탱크(42b-42e)에 비교하여 첫 번째 및 마지막 탱크(42a, 42f)의 명확한 개방 길이는, 길이 O(20)를 갖는 처리될 물체(2)가 이송 방향(57)으로 연장하는 경우에 L = O-2T-P-C에 의해 계산되는 차동 길이 L(26)에 의해 연장되며;
    - C는 처리될 기판의 표면 상의 임의의 지점이 동일한 시간 동안 처리되도록 프로세스 및/또는 재료 의존적인 방식으로 선택된 파라미터인 것으로 특징지어지는, 장치.
KR1020197020864A 2017-02-09 2018-02-08 반도체 재료의 표면을 텍스처링하는 방법 및 이러한 방법을 수행하는 장치 KR20190116266A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017102632.0 2017-02-09
DE102017102632 2017-02-09
PCT/DE2018/100110 WO2018145699A2 (de) 2017-02-09 2018-02-08 Verfahren zum texturieren einer oberfläche eines halbleitermaterials sowie vorrichtung zur durchführung des verfahrens

Publications (1)

Publication Number Publication Date
KR20190116266A true KR20190116266A (ko) 2019-10-14

Family

ID=61386660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020864A KR20190116266A (ko) 2017-02-09 2018-02-08 반도체 재료의 표면을 텍스처링하는 방법 및 이러한 방법을 수행하는 장치

Country Status (7)

Country Link
US (1) US20200044100A1 (ko)
EP (1) EP3580786A2 (ko)
JP (1) JP2020508563A (ko)
KR (1) KR20190116266A (ko)
CN (1) CN110383494A (ko)
TW (1) TW201841381A (ko)
WO (1) WO2018145699A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020103531A1 (de) * 2020-02-11 2021-08-12 RENA Technologies GmbH Elektrode, deren Verwendung, Akkumulator sowie Verfahren zur Herstellung einer Elektrode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437860B1 (ko) * 2008-03-23 2014-09-12 주식회사 뉴파워 프라즈마 다공성 반사 방지막을 갖는 광기전력소자 및 제조 방법
KR20100125448A (ko) * 2008-03-25 2010-11-30 어플라이드 머티어리얼스, 인코포레이티드 결정성 태양 전지들을 위한 표면 세정 및 텍스처링 프로세스
WO2012159710A2 (en) * 2011-05-21 2012-11-29 Meyer Burger Technology Ag Methods for the surface treatment of metal, metalloid and semiconductor solids
EP2717321B1 (en) * 2011-06-03 2020-07-29 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing solar cell
DE102013221522A1 (de) * 2013-10-01 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur kontinuierlichen Herstellung poröser Siliciumschichten
DE102013219839B4 (de) * 2013-10-01 2018-08-30 RENA Technologies GmbH Vorrichtung zur Porosifizierung eines Siliziumsubstrates
DE102013219886A1 (de) * 2013-10-01 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur kontinuierlichen Herstellung poröser Siliciumschichten
DE102015121636A1 (de) * 2015-12-11 2017-06-14 Nexwafe Gmbh Vorrichtung und Verfahren zum einseitigen Ätzen einer Halbleiterschicht
DE102017110297A1 (de) * 2016-12-30 2018-07-05 RENA Technologies GmbH Verfahren und Vorrichtung zur Behandlung einer Objektoberfläche mittels einer Behandlungslösung

Also Published As

Publication number Publication date
WO2018145699A3 (de) 2018-10-25
US20200044100A1 (en) 2020-02-06
EP3580786A2 (de) 2019-12-18
TW201841381A (zh) 2018-11-16
JP2020508563A (ja) 2020-03-19
WO2018145699A2 (de) 2018-08-16
CN110383494A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
KR100306839B1 (ko) 화학반응을이용한처리방법및처리장치
JP5150727B2 (ja) インライン設備における平面状製品の電気的接触装置および方法
US20060032758A1 (en) Method and system for idle state operation
EP2154269A1 (en) Method for processing silicon base material, article processed by the method, and processing apparatus
CN105637625B (zh) 用于连续制造多孔硅层的装置和方法
CN105308761A (zh) 电抛光和多孔化
TW201207928A (en) Process and apparatus for texturizing a flat semiconductor substrate
CN106012027B (zh) 一种单多晶硅链式酸碱一体制绒及其制备方法
KR20190116266A (ko) 반도체 재료의 표면을 텍스처링하는 방법 및 이러한 방법을 수행하는 장치
KR100465465B1 (ko) 전해 도금 장치 및 전해 도금 방법
TWI722646B (zh) 一種晶棒切片裝置
CN105047767A (zh) 一种硅片的制绒方法
US20040182715A1 (en) Process and apparatus for air bubble removal during electrochemical processing
EP1644970A1 (en) Electrolytic processing apparatus and electrolytic processing method
CN110172349B (zh) 一种氮化镓半导体光电化学刻蚀液及加工方法
CN1351197A (zh) 金属精加工装置及利用该装置的金属精加工方法
CN100405555C (zh) 电解处理装置和电解处理方法
US6750118B2 (en) Process and apparatus to subdivide objects
CN114293242B (zh) 一种用于侧复式银铜复合带电解抛光的抛光液、电解抛光方法
KR101353808B1 (ko) 태양전지용으로 사용되는 철과 니켈의 합금기판 제조방법
US11975992B2 (en) Method of producing rinsing liquid
KR101353862B1 (ko) 태양전지용 철/크롬 기판 제조방법
TWI475711B (zh) 太陽能電池製造程序用濕式蝕刻機
KR100848085B1 (ko) 세정용 이온수의 제조 방법
CN102011172B (zh) 一种用于大长径比不锈钢管的电解加工方法