KR20190110460A - 액체 토출 장치 및 구동 신호 생성 회로 - Google Patents

Abstract

(과제) 압전 소자에 의도하지 않은 변위가 생기는 것을 저감하는 것이 가능한 액체 토출 장치를 제공하는 것.
(해결 수단) 구동 신호를 출력하는 구동 회로와, 상기 구동 신호가 공급되는 제 1 전극과 기준 전압 신호가 공급되는 제 2 전극을 갖고, 상기 제 1 전극과 상기 제 2 전극의 전위차에 의해 변위하는 압전 소자와, 상기 압전 소자의 변위에 수반하여 노즐로부터 토출되는 액체가 충전되는 캐비티와, 상기 캐비티와 상기 압전 소자의 사이에 마련되어 있는 진동판과, 상기 구동 신호의 전압 변동이 소정의 범위 내인지 여부를 검출하는 검출 회로와, 상기 검출 회로의 검출 결과에 근거하여 상기 구동 신호가 정상인지 여부를 판정하는 판정 회로를 구비하는 액체 토출 장치.

Description

액체 토출 장치 및 구동 신호 생성 회로{LIQUID EJECTION DEVICE AND DRIVE SIGNAL GENERATION CIRCUIT}

본 발명은, 액체 토출 장치 및 구동 신호 생성 회로에 관한 것이다.

잉크 등의 액체를 토출하여 화상이나 문서를 인쇄하는 잉크젯 프린터(액체 토출 장치)에는, 예컨대 피에조 소자 등의 압전 소자를 이용한 것이 알려져 있다. 압전 소자는, 프린트 헤드에 있어서, 잉크를 토출하는 복수의 노즐, 및 노즐로부터 토출되는 잉크를 저장하는 캐비티에 대응하여 마련된다. 그리고, 압전 소자가 구동 신호에 따라 변위함으로써, 압전 소자와 캐비티의 사이에 마련된 진동판이 휘어, 캐비티의 용적이 변화한다. 이것에 의해, 노즐로부터 소정의 타이밍에 소정량의 잉크가 토출되어, 매체 상에 도트가 형성된다.

특허문헌 1에는, 상부 전극과 하부 전극의 사이의 전위차에 근거하여 변위하는 압전 소자에 대하여, 상부 전극에 인쇄 데이터에 근거하여 생성된 구동 신호를 공급하고, 하부 전극에 기준 전압을 공급하고, 선택 회로(스위치 회로)에 의해 구동 신호를 공급할지 여부를 제어함으로써, 압전 소자의 변위를 제어하여, 잉크를 토출하는 액체 토출 장치가 개시되어 있다.

특허문헌 1 : 일본 특허 공개 2017-43007호 공보

특허문헌 1에 기재되는 바와 같은 압전 소자의 변위에 근거하여 잉크를 토출하는 액체 토출 장치에 있어서, 압전 소자에 의도하지 않은 직류 전압이 공급된 경우, 해당 압전 소자에 의도하지 않은 변위가 계속하여 생긴다. 압전 소자에 의도하지 않은 변위가 생긴 경우, 해당 변위에 근거하여 진동판도 변위한다. 그 결과, 진동판에 상정보다 큰 휘어짐이 생기고, 진동판에 의도하지 않은 응력이 가해진다.

이와 같은 진동판에 생기는 의도하지 않은 응력이 장시간 계속하여 가해진 경우, 진동판과 캐비티의 접점을 중심으로 응력이 집중되고, 진동판에 크랙 등이 생길 우려가 있다.

또한, 진동판에 의도하지 않은 휘어짐이 생긴 상태로부터 토출 동작으로 천이한 경우에 진동판에 필요 이상의 부하가 걸리고, 해당 부하에 의해 진동판에 크랙 등이 생길 우려도 있다.

만일 진동판에 크랙이 생긴 경우, 해당 크랙으로부터 캐비티에 저장된 잉크가 새어나오고, 캐비티의 용적의 변화에 대하여 토출되는 잉크량에 격차가 생긴다. 그 결과, 잉크의 토출 정확도가 악화된다.

또한, 해당 크랙으로부터 새어나온 잉크가 압전 소자의 상부 전극과 하부 전극의 쌍방에 부착된 경우, 상부 전극과 하부 전극의 사이에 해당 잉크를 사이에 둔 전류 경로가 형성된다. 그 결과, 하부 전극에 공급되는 기준 전압 신호의 전위가 변동한다. 해당 기준 전압 신호가 복수의 압전 소자에 대하여 공통으로 공급되고 있는 경우에 있어서는, 기준 전압 신호의 전위의 변동은 복수의 압전 소자의 변위에 영향을 준다. 즉, 크랙이 생긴 진동판에 대응하는 노즐로부터의 토출 정확도에 한하지 않고, 액체 토출 장치 전체에 있어서의 잉크의 토출 정확도에 영향을 미칠 우려도 있다.

이와 같은 압전 소자에 의도하지 않은 전압이 장시간 계속하여 가해지는 것에 기인하는 압전 소자 및 진동판에 생기는 변위에 대한 과제는, 특허문헌 1에도 개시되어 있지 않은 신규 과제이다.

본 발명과 관련되는 액체 토출 장치의 일 태양은, 구동 신호를 출력하는 구동 회로와, 상기 구동 신호가 공급되는 제 1 전극과 기준 전압 신호가 공급되는 제 2 전극을 갖고, 상기 제 1 전극과 상기 제 2 전극의 전위차에 의해 변위하는 압전 소자와, 상기 압전 소자의 변위에 수반하여 노즐로부터 토출되는 액체가 충전되는 캐비티와, 상기 캐비티와 상기 압전 소자의 사이에 마련되어 있는 진동판과, 상기 구동 신호의 전압 변동이 소정의 범위 내인지 여부를 검출하는 검출 회로와, 상기 검출 회로의 검출 결과에 근거하여 상기 구동 신호가 정상인지 여부를 판정하는 판정 회로를 구비한다.

상기 액체 토출 장치의 일 태양에서는, 상기 검출 회로에 있어서 상기 구동 신호의 상기 전압 변동이 소정의 기간 계속되고, 상기 소정의 범위 내라고 검출된 경우, 상기 판정 회로는, 상기 구동 신호가 정상이 아니라고 판정하더라도 좋다.

상기 액체 토출 장치의 일 태양에서는, 상기 판정 회로에 있어서 상기 구동 신호가 정상이 아니라고 판정된 경우, 상기 구동 회로는, 상기 구동 신호의 전압치를 상기 기준 전압 신호의 전압치에 가까워지도록 제어하더라도 좋다.

상기 액체 토출 장치의 일 태양에서는, 상기 판정 회로에 있어서 상기 구동 신호가 정상이 아니라고 판정된 경우, 상기 판정 회로는, 상기 제 1 전극 및 상기 제 2 전극의 적어도 어느 한쪽의 전하를 방출시키기 위한 신호를 출력하더라도 좋다.

상기 액체 토출 장치의 일 태양에 있어서, 상기 검출 회로는, 상기 구동 신호의 기초가 되는 원(元) 구동 신호에 근거하여 상기 구동 신호의 상기 전압 변동이 상기 소정의 범위 내인지 여부를 검출하더라도 좋다.

상기 액체 토출 장치의 일 태양에 있어서, 상기 검출 회로는, 상기 구동 신호에 근거하여 상기 구동 신호의 상기 전압 변동이 상기 소정의 범위 내인지 여부를 검출하더라도 좋다.

본 발명과 관련되는 액체 토출 장치에 마련되는 구동 신호 생성 회로의 일 태양은, 제 1 전극과 제 2 전극의 사이에 생기는 전위차에 의해 변위하는 압전 소자와, 상기 압전 소자의 변위에 수반하여 노즐로부터 토출되는 액체가 충전되는 캐비티와, 상기 캐비티와 상기 압전 소자의 사이에 마련되어 있는 진동판을 갖는 액체 토출 장치에 이용되는 구동 신호 생성 회로로서, 상기 압전 소자의 제 1 전극에 공급되는 구동 신호를 출력하는 구동 회로와, 상기 구동 신호의 전압 변동이 소정의 범위 내인지 여부를 검출하는 검출 회로와, 상기 검출 회로의 검출 결과에 근거하여 상기 구동 신호가 정상인지 여부를 판정하는 판정 회로를 구비한다.

도 1은 액체 토출 장치의 개략 구성을 나타내는 사시도이다.
도 2는 액체 토출 장치의 전기 구성을 나타내는 블록도이다.
도 3은 액체 토출 장치의 각 동작 모드에 있어서의 모드 천이를 설명하기 위한 플로차트이다.
도 4는 구동 신호 생성 회로의 회로 구성을 나타내는 블록도이다.
도 5는 기준 전압 신호 생성 회로의 회로 구성을 나타내는 회로도이다.
도 6은 급전 전환 회로의 전기 구성을 나타내는 회로도이다.
도 7은 인쇄 모드에 있어서의 구동 신호 COM의 일례를 나타내는 도면이다.
도 8은 토출 모듈 및 구동 IC의 전기 구성을 나타내는 블록도이다.
도 9는 선택 회로의 전기 구성을 나타내는 회로도이다.
도 10은 디코더에 있어서의 디코드 내용을 나타내는 도면이다.
도 11은 인쇄 모드에 있어서의 구동 IC의 동작을 설명하기 위한 도면이다.
도 12는 토출 모듈의 분해 사시도이다.
도 13은 토출부의 개략 구성을 나타내는 단면도이다.
도 14는 토출 모듈 및 토출 모듈에 마련된 복수의 노즐의 배치의 일례를 나타내는 도면이다.
도 15는 압전 소자 및 진동판의 변위와 토출의 관계를 설명하기 위한 도면이다.
도 16은 압전 소자의 전극의 전압치가 상승한 경우에 있어서의 압전 소자 및 진동판의 변위를 모식적으로 나타내는 도면이다.
도 17은 진동판을 방향 Z로부터 본 경우의 평면도이다.
도 18은 진동판에 1차의 고유 진동이 생긴 경우를 예시한 도면이다.
도 19는 진동판에 3차의 고유 진동이 생긴 경우를 예시한 도면이다.
도 20은 압전 소자의 전하를 방출하기 위한 방전 수단을 설명하기 위한 도면이다.
도 21은 트랜스퍼 게이트를 구성하는 트랜지스터를 모식적으로 나타내는 단면도이다.
도 22는 이행 모드의 동작을 설명하기 위한 플로차트이다.
도 23은 DAC 회로, 검출 회로 및 판정 회로의 전기 구성을 나타내는 블록도이다.
도 24는 원 구동 신호 dA가 갱신되어 있는 경우에 있어서의 검출 회로의 동작을 설명하기 위한 타이밍 차트이다.
도 25는 원 구동 신호 dA가 갱신되어 있지 않은 경우에 있어서의 검출 회로의 동작을 설명하기 위한 타이밍 차트이다.
도 26은 클록 신호 φ2가 공급되고 있는 경우에 있어서의 검출 회로의 동작을 설명하기 위한 타이밍 차트이다.
도 27은 클록 신호 φ2가 공급되고 있지 않은 경우에 있어서의 검출 회로(320)의 동작을 설명하기 위한 타이밍 차트이다.
도 28은 갱신 검출 회로에 있어서의 원 구동 신호 dA의 검출 동작에 대응지은 판정 회로의 동작을 나타내는 타이밍 차트이다.
도 29는 클록 검출 회로에 있어서의 클록 신호 φ2의 검출 동작에 대응지은 판정 회로의 동작을 나타내는 타이밍 차트이다.
도 30은 제 2 실시 형태에 있어서의 DAC 회로, 검출 회로 및 판정 회로의 전기 구성을 나타내는 블록도이다.
도 31은 제 2 실시 형태에 있어서의 원 구동 신호 dA가 갱신되어 있는 경우에 있어서의 검출 회로의 동작을 설명하기 위한 타이밍 차트이다.
도 32는 제 2 실시 형태에 있어서의 원 구동 신호 dA가 갱신되어 있지 않은 경우에 있어서의 검출 회로의 동작을 설명하기 위한 타이밍 차트이다.
도 33은 제 3 실시 형태에 있어서의 구동 신호 생성 회로의 회로 구성을 나타내는 블록도이다.
도 34는 제 3 실시 형태에 있어서의 검출 회로의 전기 구성을 나타내는 회로도이다.

이하, 본 발명의 적합한 실시 형태에 대하여 도면을 이용하여 설명한다. 이용하는 도면은 설명의 편의상의 것이다. 또, 이하에 설명하는 실시 형태는, 특허 청구의 범위에 기재된 본 발명의 내용을 부당하게 한정하는 것이 아니다. 또한 이하에서 설명되는 구성의 모두가 본 발명의 필수 구성 요건이라고는 할 수 없다.

이하에서는, 본 발명과 관련되는 액체 토출 장치에 대하여, 액체로서 잉크를 토출하는 인쇄 장치인 잉크젯 프린터를 예로 들어 설명한다.

또, 액체 토출 장치로서는, 예컨대, 잉크젯 프린터 등의 인쇄 장치, 액정 디스플레이 등의 컬러 필터의 제조에 이용되는 색재 토출 장치, 유기 EL 디스플레이, 면 발광 디스플레이 등의 전극 형성에 이용되는 전극 재료 토출 장치, 바이오 칩 제조에 이용되는 생체 유기물 토출 장치 등을 들 수 있다.

1. 제 1 실시 형태

1.1. 액체 토출 장치의 구성

제 1 실시 형태와 관련되는 액체 토출 장치의 일례로서의 인쇄 장치는, 외부의 호스트 컴퓨터로부터 공급되는 화상 데이터에 따라 잉크를 토출시킴으로써, 종이 등의 인쇄 매체에 도트를 형성하고, 해당 화상 데이터에 따른 문자, 도형 등을 포함하는 화상을 인쇄하는 잉크젯 프린터이다.

도 1은 액체 토출 장치(1)의 개략 구성을 나타내는 사시도이다. 도 1에는, 매체 P가 반송되는 방향 X, 방향 X와 교차하고 이동체(2)가 왕복 이동하는 방향 Y, 잉크가 토출되는 방향 Z를 도시하고 있다. 또, 제 1 실시 형태에서는, 방향 X, 방향 Y, 방향 Z는 서로 직교하는 축으로 하여 설명한다.

도 1에 나타내는 바와 같이, 액체 토출 장치(1)는, 이동체(2)와, 이동체(2)를 방향 Y를 따라 왕복 이동시키는 이동 기구(3)를 구비한다.

이동 기구(3)는, 이동체(2)의 구동원이 되는 캐리지 모터(31)와, 양단이 고정된 캐리지 가이드 축(32)과, 캐리지 가이드 축(32)과 거의 평행하게 연장되고 캐리지 모터(31)에 의해 구동되는 타이밍 벨트(33)를 갖는다.

이동체(2)에 포함되는 캐리지(24)는, 캐리지 가이드 축(32)에 왕복 이동이 자유롭게 지지됨과 아울러, 타이밍 벨트(33)의 일부에 고정되어 있다. 그 때문에, 캐리지 모터(31)에 의해 타이밍 벨트(33)를 구동시킴으로써, 이동체(2)가 캐리지 가이드 축(32)에 안내되어 방향 Y를 따라 왕복 이동한다.

이동체(2) 중, 매체 P와 대향하는 부분에는 헤드 유닛(20)이 마련되어 있다. 이 헤드 유닛(20)은 다수의 노즐을 갖고, 해당 노즐의 각각으로부터 방향 Z를 따라 잉크가 토출된다. 또한, 헤드 유닛(20)에는, 플렉서블 케이블(190)을 거쳐서 제어 신호 등이 공급된다.

액체 토출 장치(1)는, 매체 P를, 방향 X를 따라 인쇄판(40) 상에서 반송시키는 반송 기구(4)를 구비한다. 반송 기구(4)는, 구동원인 반송 모터(41)와, 반송 모터(41)에 의해 회전하여 매체 P를 방향 X를 따라 반송하는 반송 롤러(42)를 구비한다.

그리고, 매체 P가 반송 기구(4)에 의해 반송되는 타이밍에 있어서, 헤드 유닛(20)이 매체 P에 잉크를 토출하는 것에 의해, 매체 P의 표면에 화상이 형성된다.

도 2는 액체 토출 장치(1)의 전기 구성을 나타내는 블록도이다.

도 2에 나타내는 바와 같이, 액체 토출 장치(1)는, 제어 유닛(10) 및 헤드 유닛(20)을 갖는다. 또한, 제어 유닛(10)과 헤드 유닛(20)은, 플렉서블 케이블(190)을 거쳐서 접속되어 있다.

제어 유닛(10)은, 제어 회로(100), 캐리지 모터 드라이버(35), 반송 모터 드라이버(45) 및 전압 생성 회로(90)를 구비한다.

제어 회로(100)는, 호스트 컴퓨터로부터 공급된 화상 데이터에 근거하여, 각종 구성을 제어하기 위한 복수의 제어 신호 등을 공급한다.

구체적으로는, 제어 회로(100)는, 캐리지 모터 드라이버(35)에 대하여 제어 신호 CTR1을 공급한다. 캐리지 모터 드라이버(35)는, 제어 신호 CTR1에 따라 캐리지 모터(31)를 구동한다. 이것에 의해, 도 1에 나타내는 캐리지(24)의 방향 Y에 있어서의 이동이 제어된다.

또한, 제어 회로(100)는, 반송 모터 드라이버(45)에 대하여 제어 신호 CTR2를 공급한다. 반송 모터 드라이버(45)는, 제어 신호 CTR2에 따라 반송 모터(41)를 구동한다. 이것에 의해, 도 1에 나타내는 반송 기구(4)에 의한 매체 P의 방향 X에 있어서의 이동이 제어된다.

또한, 제어 회로(100)는, 헤드 유닛(20)에 대하여, 클록 신호 SCK, 인쇄 데이터 신호 SI, 래치 신호 LAT, 체인지 신호 CH, 동작 모드 신호 MC, 구동 데이터 신호 DRV 및 셀렉트 신호 EN을 공급한다.

전압 생성 회로(90)는, 예컨대 DC 42V의 전압 VHV를 생성하고 헤드 유닛(20)에 공급한다. 또, 전압 VHV는, 제어 유닛(10)에 포함되는 각종 구성에도 공급되더라도 좋다.

헤드 유닛(20)은, 구동 신호 생성 회로(50), 급전 전환 회로(70), 구동 IC(80) 및 토출 모듈(21)을 구비한다.

구동 신호 생성 회로(50)에는, 전압 VHV, 구동 데이터 신호 DRV 및 셀렉트 신호 EN이 공급된다.

구동 신호 생성 회로(50)는, 구동 데이터 신호 DRV에 근거하는 신호를 전압 VHV에 근거하는 전압으로 D급 증폭함으로써, 구동 신호 COM을 생성하여 구동 IC(80)에 공급한다. 또한, 구동 신호 생성 회로(50)는, 전압 VHV를 강압한 예컨대 DC 5V의 기준 전압 신호 VBS를 생성하여 토출 모듈(21)에 공급한다. 또한, 구동 신호 생성 회로(50)는, 구동 데이터 신호 DRV에 근거하여 급전 제어 신호 CTVHV를 생성하여 급전 전환 회로(70)에 공급한다. 여기서, 셀렉트 신호 EN은, 구동 신호 생성 회로(50)에 공급되는 구동 데이터 신호 DRV가, 구동 신호 COM을 생성하기 위한 데이터 신호인지 또는 급전 제어 신호 CTVHV를 생성하기 위한 데이터 신호인지를 지시하기 위한 신호이다.

또한, 구동 신호 생성 회로(50)는, 생성하는 구동 신호 COM이 정상이 아닌 경우, 에러 신호 ERR을 제어 회로(100)에 공급한다.

급전 전환 회로(70)에는, 전압 VHV 및 급전 제어 신호 CTVHV가 공급된다. 급전 전환 회로(70)는, 급전 제어 신호 CTVHV에 따라, 구동 IC(80)에 공급하는 전압 VHV-TG의 전위를 전압 VHV에 근거하는 전위로 하는지 또는 그라운드 전위로 하는지의 전환을 행한다.

구동 IC(80)에는, 클록 신호 SCK, 인쇄 데이터 신호 SI, 래치 신호 LAT, 체인지 신호 CH, 동작 모드 신호 MC, 전압 VHV-TG 및 구동 신호 COM이 공급된다.

구동 IC(80)는, 클록 신호 SCK, 인쇄 데이터 신호 SI, 동작 모드 신호 MC, 래치 신호 LAT, 체인지 신호 CH에 근거하여, 소정의 기간에 있어서 구동 신호 COM을 선택할지 또는 비선택으로 할지를 전환한다. 그리고, 구동 IC(80)에 의해 선택된 구동 신호 COM이, 구동 신호 VOUT로서 토출 모듈(21)에 공급된다. 또, 전압 VHV-TG는, 예컨대 구동 신호 COM을 선택하기 위한 고전압 논리의 신호 생성에 이용된다.

토출 모듈(21)은, 압전 소자(60)를 포함하는 복수의 토출부(600)를 갖는다.

토출 모듈(21)에 공급되는 구동 신호 VOUT는, 압전 소자(60)의 일단에 공급된다. 또한, 압전 소자(60)의 타단에는, 기준 전압 신호 VBS가 공급된다. 압전 소자(60)는, 구동 신호 VOUT와 기준 전압 신호 VBS의 전위차에 따라 변위한다. 그리고, 토출부(600)로부터 해당 변위에 따른 양의 잉크가 토출된다.

또, 상술한 구동 신호 생성 회로(50), 급전 전환 회로(70), 구동 IC(80) 및 토출 모듈(21)의 상세에 대해서는 후술한다. 또한, 도 2에서는, 액체 토출 장치(1)에 구비되는 헤드 유닛(20)이 1개인 것으로 하여 설명했지만, 복수의 헤드 유닛(20)이 구비되더라도 좋다. 또한, 도 2에서는, 헤드 유닛(20)이 갖는 토출 모듈(21)은, 1개인 것으로 하여 설명했지만, 복수의 토출 모듈(21)이 구비되더라도 좋다.

이상에 설명한 바와 같은 액체 토출 장치(1)는, 인쇄 모드, 대기 모드, 이행 모드 및 슬립 모드를 포함하는 복수의 동작 모드를 갖는다.

인쇄 모드란, 공급된 화상 데이터에 근거하여 매체 P에 대하여 잉크를 토출함으로써 인쇄의 실행이 가능한 동작 모드이다. 대기 모드는, 인쇄 모드에 비하여 소비 전력을 저감하면서 화상 데이터가 공급된 경우에는 단시간에 인쇄의 실행이 가능한 동작 모드이다. 이행 모드는, 대기 모드로부터 슬립 모드로 이행하는 동안의 동작 모드이다. 슬립 모드는, 대기 모드에 비하여 소비 전력을 더 저감하는 것이 가능한 동작 모드이다.

여기서, 액체 토출 장치(1)가 갖는 각 동작 모드의 관계에 대하여, 도 3을 이용하여 설명한다. 도 3은 액체 토출 장치(1)의 각 동작 모드에 있어서의 모드 천이를 설명하기 위한 플로차트이다.

도 3에 나타내는 바와 같이, 액체 토출 장치(1)에 전원이 공급되면, 제어 회로(100)는, 동작 모드를 대기 모드로 제어한다(S110). 그리고, 제어 회로(100)는, 대기 모드로 천이한 후, 소정의 시간이 경과했는지 여부의 판단을 행한다(S120).

소정의 시간이 경과하지 않은 경우(S120의 N), 제어 회로(100)는, 액체 토출 장치(1)에 화상 데이터가 공급되고 있는지 여부의 판단을 행한다(S130).

화상 데이터가 공급되고 있지 않은 경우(S130의 N), 대기 모드를 계속한다. 한편, 화상 데이터가 공급되고 있는 경우(S130의 Y), 제어 회로(100)는, 동작 모드를 인쇄 모드로 제어한다(S140).

인쇄 모드에서는, 구동 신호 생성 회로(50)가, 구동 신호 COM이 정상인지 여부의 판단을 행한다(S150). 구동 신호 COM이 정상인 경우(S150의 Y), 공급된 화상 데이터에 대응하는 인쇄가 종료되었는지 여부의 판단을 행한다(S160). 인쇄가 종료되지 않은 경우(S160의 N), 구동 신호 생성 회로(50)는, 구동 신호 COM이 정상인지 여부의 판단을 행한다(S150).

인쇄 모드에 있어서, 공급된 화상 데이터에 대응하는 인쇄가 종료된 경우(S160의 Y), 제어 회로(100)는, 동작 모드를 대기 모드로 제어한다(S110).

또한, 소정의 시간이 경과한 경우(S120의 Y), 및 구동 신호 COM이 정상이 아닌 경우(S150의 N), 제어 회로(100)는, 동작 모드를 이행 모드로 제어한다(S170). 이행 모드 종료 후, 제어 회로(100)는, 동작 모드를 슬립 모드로 제어한다(S180).

슬립 모드로 천이한 후, 제어 회로(100)는, 액체 토출 장치(1)에 화상 데이터가 공급되고 있는지 여부의 판단을 행한다(S190).

화상 데이터가 공급되고 있지 않은 경우(S190의 N), 슬립 모드를 계속한다. 한편, 화상 데이터가 공급되고 있는 경우(S190의 Y), 제어 회로(100)는, 동작 모드를 인쇄 모드로 제어한다(S140).

또, 액체 토출 장치(1)는, 복수의 동작 모드로서, 상술한 동작 모드 이외의 동작 모드를 포함하더라도 좋다. 예컨대, 액체 토출 장치(1)는, 매체 P에 대하여 테스트 인쇄를 행하는 테스트 인쇄 모드나 잉크 부족이나 매체 P의 반송 불량 등에 의해 동작을 정지하는 정지 모드 등의 동작 모드를 포함하더라도 좋다.

1.2. 구동 신호 생성 회로의 구성 및 동작

다음으로, 도 4를 이용하여, 구동 신호 생성 회로(50)에 대하여 설명한다. 도 4는 구동 신호 생성 회로(50)의 회로 구성을 나타내는 블록도이다. 도 4에 나타내는 바와 같이, 구동 신호 생성 회로(50)는, 집적 회로(500), 출력 회로(550), 제 1 귀환 회로(570), 제 2 귀환 회로(580) 및 그 외 복수의 회로 소자를 갖는다.

또한, 구동 신호 생성 회로(50)는, 외부의 각종 구성과 전기적으로 접속하기 위한, 단자 Drv-In, En-In, Err-Out, Vhv-In, Vbs-Out, Ctvh-Out, Com-Out, Gnd-In을 포함하는 복수의 단자를 갖는다. 이 중, 단자 Gnd-In에는, 액체 토출 장치(1)의 그라운드 전위(예컨대 0V)가 공급된다.

집적 회로(500)는, GVDD 생성 회로(410), 신호 선택 회로(420), 급전 제어 신호 생성 회로(430), 기준 전압 신호 생성 회로(450), DAC(Digital to Analog Converter) 회로(310), 검출 회로(320), 판정 회로(350), 변조 회로(510), 게이트 드라이브 회로(520) 및 LC 방전 회로(530)를 포함한다.

또한, 집적 회로(500)는, 구동 신호 생성 회로(50)의 각종 구성과 전기적으로 접속하기 위한 단자 Drv, En, Err, Vhv, Vfb, Vbs, Ctvh, Bst, Hdr, Sw, Gvd, Ldr, Gnd를 포함하는 복수의 단자를 갖는다.

GVDD 생성 회로(410)에는, 단자 Vhv-In 및 단자 Vhv를 통해서 전압 VHV가 공급된다. GVDD 생성 회로(410)는, 전압 VHV를 변압하여 전압 GVDD를 생성하고, 기준 전압 신호 생성 회로(450) 및 게이트 드라이브 회로(520)에 공급한다.

GVDD 생성 회로(410)는, 예컨대 리니어 레귤레이터 회로나 스위칭 레귤레이터 회로에 의해 구성된다. 또, GVDD 생성 회로(410)는, 집적 회로(500)의 외부에 마련되더라도 좋다.

신호 선택 회로(420)에는, 단자 Drv-In 및 단자 Drv 단자를 통해서 구동 데이터 신호 DRV가, 또한, 단자 En-In 및 단자 En 단자를 통해서 셀렉트 신호 EN이 공급된다. 신호 선택 회로(420)는, 구동 데이터 신호 DRV가, DAC 회로(310)에 공급해야 할 신호인지, 또는 기준 전압 신호 생성 회로(450), 급전 제어 신호 생성 회로(430) 및 LC 방전 회로(530)의 각각에 공급해야 할 신호인지를, 셀렉트 신호 EN에 근거하여 판단하고, 해당 구성의 각각에 공급한다.

구체적으로는, 신호 선택 회로(420)는, 도시하지 않은 복수의 레지스터를 구비한다. 그리고, 구동 데이터 신호 DRV가 DAC 회로(310)에 공급해야 할 신호인 경우, 신호 선택 회로(420)는, 셀렉트 신호 EN에 따라 구동 데이터 신호 DRV를 DAC 회로(310)에 대응하는 복수의 레지스터에 유지한다. 그리고, 신호 선택 회로(420)는 유지한 신호를 디지털의 원 구동 신호 dA로서 DAC 회로(310)에 공급한다.

한편, 구동 데이터 신호 DRV가 기준 전압 신호 생성 회로(450), 급전 제어 신호 생성 회로(430) 및 LC 방전 회로(530)의 각각에 공급하는 신호인 경우, 신호 선택 회로(420)는, 셀렉트 신호 EN에 따라 구동 데이터 신호 DRV 중, 기준 전압 신호 생성 회로(450), 급전 제어 신호 생성 회로(430) 및 LC 방전 회로(530)의 각각에 대응하는 데이터를, 소정의 레지스터에 유지한다. 그리고, 신호 선택 회로(420)는, 유지한 신호를 방전 제어 신호 DIS1, DIS2, DIS3으로서 급전 제어 신호 생성 회로(430), LC 방전 회로(530) 및 기준 전압 신호 생성 회로(450)의 각각에 공급한다.

급전 제어 신호 생성 회로(430)에는, 방전 제어 신호 DIS1이 공급된다. 급전 제어 신호 생성 회로(430)는, 도시하지 않은 오픈 드레인 회로를 포함한다. 그리고, 급전 제어 신호 생성 회로(430)는, 공급되는 방전 제어 신호 DIS1이 액티브를 나타내는 신호인 경우, 해당 오픈 드레인 회로를 오프로 제어하고, 단자 Ctvh를 하이 임피던스로 한다.

한편, 급전 제어 신호 생성 회로(430)는, 방전 제어 신호 DIS1이 비 액티브를 나타내는 신호인 경우, 오픈 드레인 회로를 온으로 제어하고, 단자 Ctvh를 그라운드 전위로 한다. 이때, L 레벨의 급전 제어 신호 CTVHV가, 단자 Ctvh 및 단자 Ctvh-Out를 통해서 도 2에 나타내는 급전 전환 회로(70)에 공급된다.

또, 후술하는 도 20 등의 설명에 있어서 급전 제어 신호 생성 회로(430)에 포함되는 오픈 드레인 회로는, NMOS 트랜지스터로 구성되어 있는 것으로 하여 설명한다. 또한, 해당 NMOS 트랜지스터의 게이트 단자에는, 인버터 회로를 거쳐서 방전 제어 신호 DIS1이 공급되는 것으로 하여 설명한다. 따라서, 제 1 실시 형태에 있어서, 방전 제어 신호 DIS1이 액티브를 나타내는 신호란 H 레벨의 신호이고, 방전 제어 신호 DIS1이 비 액티브를 나타내는 신호는 L 레벨의 신호이다. 또, 급전 제어 신호 생성 회로(430)는 오픈 드레인 회로로 한정되는 것이 아니고, 예컨대 푸시풀 회로로 구성되더라도 좋다.

기준 전압 신호 생성 회로(450)에는, 전압 GVDD가 공급된다. 기준 전압 신호 생성 회로(450)는, 공급되는 전압 GVDD를 강압하여 기준 전압 신호 VBS를 생성한다.

도 5는 기준 전압 신호 생성 회로(450)의 회로 구성을 나타내는 회로도이다. 기준 전압 신호 생성 회로(450)는, 콤퍼레이터(451), 트랜지스터(452, 453) 및 저항(454, 455, 456)을 포함한다. 또, 이하의 설명에서는, 트랜지스터(452)를 PMOS 트랜지스터로 하여, 또한, 트랜지스터(453)를 NMOS 트랜지스터로 하여 설명한다.

콤퍼레이터(451)의 입력단(-)에는 전압 Vref1이 공급된다. 또한, 콤퍼레이터(451)의 입력단(+)은 저항(454)의 일단 및 저항(455)의 일단과 공통으로 접속된다. 또한, 콤퍼레이터(451)의 출력단은 트랜지스터(452)의 게이트 단자와 접속된다.

트랜지스터(452)의 소스 단자에는 전압 GVDD가 공급된다. 또한, 트랜지스터(452)의 드레인 단자는 저항(454)의 타단, 저항(456)의 일단 및 기준 전압 신호 VBS가 출력되는 단자 Vbs와 공통으로 접속된다.

저항(456)의 타단은 트랜지스터(453)의 드레인 단자와 접속된다.

트랜지스터(453)의 게이트 단자에는 방전 제어 신호 DIS3이 공급된다. 트랜지스터(453)의 소스 단자에는 그라운드 전위가 공급된다.

저항(455)의 타단에는 그라운드 전위가 공급된다.

이상과 같이, 기준 전압 신호 생성 회로(450)는, 시리즈 레귤레이터 회로를 구성한다.

콤퍼레이터(451)의 입력단(+)에는, 기준 전압 신호 VBS가 저항(454) 및 저항(455)에서 분압된 전압이 공급된다. 그리고, 콤퍼레이터(451)의 입력단(+)에 공급되는 해당 전압이, 콤퍼레이터(451)의 입력단(-)에 공급되는 전압 Vref1보다 큰 경우, 콤퍼레이터(451)는 H 레벨의 신호를 출력한다. 이때, 트랜지스터(452)는 오프로 제어된다. 따라서, 단자 Vbs에는, 전압 GVDD가 공급되지 않는다.

한편, 콤퍼레이터(451)의 입력단(+)에 공급되는 전압이, 콤퍼레이터(451)의 입력단(-)에 공급되는 전압 Vref1보다 작은 경우, 콤퍼레이터(451)는 L 레벨의 신호를 출력한다. 이때, 트랜지스터(452)는 온으로 제어된다. 따라서, 단자 Vbs에는, 전압 GVDD가 공급된다.

이상과 같이, 기준 전압 신호 생성 회로(450)는, 콤퍼레이터(451)에 있어서 기준 전압 신호 VBS에 근거하는 신호와, 전압 Vref1을 비교하여, 트랜지스터(452)를 제어함으로써, 전압 GVDD를 강압하고, 목표가 되는 전압치의 기준 전압 신호 VBS를 생성한다.

또한, 트랜지스터(453)의 게이트 단자에 공급되는 방전 제어 신호 DIS3이 H 레벨의 신호인 경우, 트랜지스터(453)는 온으로 제어된다. 이때, 단자 Vbs에는 그라운드 전위가 저항(456)을 거쳐서 공급된다. 바꾸어 말하면, 트랜지스터(453)는, 단자 Vbs 및 단자 Vbs-Out와 그라운드 전위의 전기적 접속을 전환 가능하게 마련된다.

도 4로 돌아가, 기준 전압 신호 생성 회로(450)에서 생성된 기준 전압 신호 VBS는, 단자 Vbs 및 단자 Vbs-Out를 통해서, 도 2에 나타내는 토출 모듈(21)에 공급된다. 이 기준 전압 신호 VBS가, 압전 소자(60)가 변위하는 기준이 되는 기준 전압으로서 기능한다.

또, 기준 전압 신호 생성 회로(450)는, 집적 회로(500)의 외부에 마련되더라도 좋고, 또한, 구동 신호 생성 회로(50)의 외부에 마련되더라도 좋다.

DAC 회로(310)는, 원 구동 신호 dA를, 아날로그의 원 구동 신호 aA로 변환하고, 변조 회로(510)에 공급한다. 또한, DAC 회로(310)는, 원 구동 신호 dA에 근거하는 디지털 신호를 검출 회로(320)에 공급한다.

검출 회로(320)는, DAC 회로(310)로부터 공급된 원 구동 신호 dA에 근거하는 신호가 소정의 범위 내인지 여부를 검출한다.

판정 회로(350)는, 검출 회로(320)의 검출 결과에 따라 원 구동 신호 dA가 정상인지 여부를 판정한다. 그리고, 원 구동 신호 dA가 정상이 아니라고 판정한 경우, 판정 회로(350)는, 에러 신호 ERR을 생성하고, 단자 Err 및 단자 Err-Out를 통해서, 도 2에 나타내는 제어 회로(100)에 공급한다.

또, 이상에 설명한 DAC 회로(310), 검출 회로(320) 및 판정 회로(350)의 동작 및 구성의 상세에 대해서는 후술한다.

변조 회로(510)는, 가산기(512), 가산기(513), 콤퍼레이터(514), 인버터(515), 적분 감쇠기(516) 및 감쇠기(517)를 포함한다.

적분 감쇠기(516)는, 단자 Vfb를 통해서 공급된 구동 신호 COM의 전압 신호를 감쇠함과 아울러 적분하고, 해당 전압 신호를 가산기(512)의 입력단(-)에 공급한다.

가산기(512)의 입력단(+)에는 원 구동 신호 aA가 공급된다. 가산기(512)는, 입력단(+)에 공급되는 원 구동 신호 aA로부터, 가산기(512)의 입력단(-)에 적분 감쇠기(516)로부터 공급되는 전압 신호를 공제하고, 적분한다. 그리고, 해당 공제, 적분한 전압 신호를, 가산기(513)의 입력단(+)에 공급한다.

여기서, 원 구동 신호 aA의 최대 전압은 예컨대 2V 정도의 저전압인데 비하여, 구동 신호 COM의 최대 전압은 예컨대 40V 정도의 고전압이 되는 경우가 있다. 이 때문에, 적분 감쇠기(516)는, 편차를 구함에 있어서 양 전압의 진폭 범위를 맞추기 위해, 구동 신호 COM의 전압을 감쇠시킨다.

감쇠기(517)는, 단자 Ifb를 통해서 입력되는 구동 신호 COM의 전압 신호의 고주파 성분을 감쇠시키고, 해당 전압을 가산기(513)의 입력단(-)에 공급한다.

가산기(513)는, 가산기(512)로부터 입력단(+)에 공급되는 전압으로부터, 감쇠기(517)로부터 입력단(-)에 공급되는 전압을 감산한 전압 신호 As를, 콤퍼레이터(514)에 출력한다.

이 가산기(513)로부터 출력되는 전압 신호 As는, 원 구동 신호 aA의 전압으로부터 단자 Vfb에 공급된 전압을 공제하고, 또한 단자 Ifb에 공급된 전압을 공제한 전압이다. 즉, 전압 신호 As는, 목표인 원 구동 신호 aA의 전압으로부터, 출력되는 구동 신호 COM의 감쇠 전압을 공제한 편차를, 해당 구동 신호 COM의 고주파 성분으로 보정한 전압 신호이다.

콤퍼레이터(514)는, 가산기(513)로부터 공급되는 전압 신호 As에 근거하여 변조 신호 Ms를 생성한다. 구체적으로는, 콤퍼레이터(514)는, 가산기(513)로부터 공급되는 전압 신호 As의 전압이 상승하고 있는 경우, 또한 소정의 임계치 Vth1 이상이 된 경우에 H 레벨의 변조 신호 Ms를 생성한다. 또한, 콤퍼레이터(514)는, 전압 신호 As의 전압이 하강하고 있는 경우, 또한 소정의 임계치 Vth2를 하회한 경우에 L 레벨의 변조 신호 Ms를 생성한다. 또, 임계치 Vth1 및 임계치 Vth2는, 임계치 Vth1>임계치 Vth2라고 하는 관계로 설정되어 있다.

콤퍼레이터(514)는, 생성한 변조 신호 Ms를, 게이트 드라이브 회로(520)에 포함되는 제 1 게이트 드라이버(521)에 공급한다. 또한, 콤퍼레이터(514)는, 생성한 변조 신호 Ms를, 인버터(515)를 거쳐서, 게이트 드라이브 회로(520)에 포함되는 제 2 게이트 드라이버(522)에 공급한다. 따라서, 콤퍼레이터(514)로부터 제 1 게이트 드라이버(521)에 공급되는 신호와 제 2 게이트 드라이버(522)에 공급되는 신호는, 서로의 논리 레벨이 배타적인 관계에 있다.

여기서, 제 1 게이트 드라이버(521) 및 제 2 게이트 드라이버(522)에 공급되는 신호의 논리 레벨이 배타적인 관계에 있다는 것은, 제 1 게이트 드라이버(521) 및 제 2 게이트 드라이버(522)에 공급되는 신호의 논리 레벨이 동시에 H 레벨이 되지 않도록 타이밍이 제어되는 개념을 포함한다.

게이트 드라이브 회로(520)는, 제 1 게이트 드라이버(521) 및 제 2 게이트 드라이버(522)를 포함한다.

제 1 게이트 드라이버(521)는, 콤퍼레이터(514)로부터 출력되는 변조 신호 Ms의 전압치를 레벨 시프트하여, 단자 Hdr로부터 제 1 증폭 제어 신호 Hgd로서 출력한다.

구체적으로는, 제 1 게이트 드라이버(521)의 전원 전압 중 고전위측에는 단자 Bst를 통해서, 저전위측에는 단자 Sw를 통해서 전압이 공급된다. 단자 Bst는, 집적 회로(500)의 외부에 마련된 콘덴서(541)의 일단 및 역류 방지용의 다이오드(542)의 캐소드 단자와 공통으로 접속된다. 또한, 콘덴서(541)의 타단은 단자 Sw와 접속된다. 또한, 다이오드(542)의 애노드 단자는, 전압 GVDD가 공급되고 있는 단자 Gvd와 접속된다. 따라서, 단자 Bst와 단자 Sw의 전위차는, 콘덴서(541)의 양단의 전위차, 즉 전압 GVDD와 대략 동일해진다. 그리고, 제 1 게이트 드라이버(521)는, 입력되는 변조 신호 Ms에 따라, 단자 Sw에 대하여 전압 GVDD만큼 큰 전압의 제 1 증폭 제어 신호 Hgd를 생성하고, 단자 Hdr로부터 출력한다.

제 2 게이트 드라이버(522)는, 제 1 게이트 드라이버(521)보다 저전위측에서 동작한다. 제 2 게이트 드라이버(522)는, 콤퍼레이터(514)로부터 출력된 변조 신호 Ms가 인버터(515)에서 반전된 신호의 전압치를 레벨 시프트하여, 단자 Ldr로부터 제 2 증폭 제어 신호 Lgd로서 출력한다.

구체적으로는, 제 2 게이트 드라이버(522)의 전원 전압 중 고전위측에는 전압 GVDD가 공급되고, 저전위측은 그라운드 전위가 공급된다. 그리고, 제 2 게이트 드라이버(522)는, 공급되는 변조 신호 Ms의 반전 신호에 따라, 단자 Gnd에 대하여 전압 GVDD만큼 큰 전압의 제 2 증폭 제어 신호 Lgd를 생성하고, 단자 Ldr로부터 출력한다.

LC 방전 회로(530)는, 저항(531) 및 트랜지스터(532)를 포함한다. 또, 이하의 설명에서는, 트랜지스터(532)를 NMOS 트랜지스터로 하여 설명한다.

저항(531)의 일단은 단자 Vfb와 접속된다. 또한, 저항(531)의 타단은 트랜지스터(532)의 드레인 단자와 접속된다.

트랜지스터(532)의 게이트 단자에는 방전 제어 신호 DIS2가 공급된다. 또한, 트랜지스터(532)의 소스 단자에는 그라운드 전위가 공급된다.

그리고, 트랜지스터(532)의 게이트 단자에 H 레벨의 방전 제어 신호 DIS2가 공급된 경우, 트랜지스터(532)는 온으로 제어된다. 이때, 구동 신호 COM이 출력되는 단자 Com-Out에는 저항(531, 571) 및 트랜지스터(532)를 거쳐서 그라운드 전위가 공급된다. 바꾸어 말하면, 트랜지스터(532)는, 단자 Com-Out와 그라운드 전위의 전기적 접속을 전환 가능하게 마련된다.

출력 회로(550)는, 트랜지스터(551, 552), 저항(553, 554) 및 로우 패스 필터(560)(Low Pass Filter)를 갖는다. 또, 이하의 설명에서는, 트랜지스터(551, 552)를 NMOS 트랜지스터로 하여 설명한다.

트랜지스터(551)의 드레인 단자에는, 전압 VHV가 공급된다. 또한, 트랜지스터(551)의 게이트 단자는 저항(553)의 일단과 접속된다. 또한, 트랜지스터(551)의 소스 단자는 단자 Sw와 접속된다. 저항(553)의 타단은 단자 Hdr과 접속된다. 따라서, 트랜지스터(551)의 게이트 단자에는, 제 1 증폭 제어 신호 Hgd가 공급된다.

트랜지스터(552)의 드레인 단자는, 트랜지스터(551)의 소스 단자와 접속된다. 또한, 트랜지스터(552)의 게이트 단자는 저항(554)의 일단과 접속된다. 또한, 트랜지스터(552)의 소스 단자에는 그라운드 전위가 공급된다. 저항(554)의 타단은 단자 Ldr과 접속된다. 따라서, 트랜지스터(552)의 게이트 단자에는, 제 2 증폭 제어 신호 Lgd가 공급된다.

이상과 같이 접속된 트랜지스터(551, 552)에 있어서, 트랜지스터(551)가 오프로 제어되고, 트랜지스터(552)가 온으로 제어되고 있는 경우, 단자 Sw가 접속되는 접속점은 그라운드 전위가 되고, 단자 Bst에는 전압 GVDD가 공급된다. 한편, 트랜지스터(551)가 온으로 제어되고, 트랜지스터(552)가 오프로 제어되고 있는 경우, 단자 Sw가 접속되는 접속점에는 전압 VHV가 공급된다. 따라서, 단자 Bst에는 전압 VHV+전압 GVDD가 공급된다. 즉, 트랜지스터(551)를 구동시키는 제 1 게이트 드라이버(521)는, 콘덴서(541)를 플로팅 전원으로 하여, 트랜지스터(551, 552)의 동작에 따라, 단자 Sw의 전압이 그라운드 전위 또는 전압 VHV로 변화함으로써, 트랜지스터(551)의 게이트 단자에, L 레벨이 전압 VHV, H 레벨이 전압 VHV+전압 GVDD인 제 1 증폭 제어 신호 Hgd를 공급한다. 그리고, 트랜지스터(551)는, 제 1 증폭 제어 신호 Hgd에 근거하여 스위칭 동작을 행한다.

트랜지스터(552)를 구동시키는 제 2 게이트 드라이버(522)는, 트랜지스터(551, 552)의 동작에 관계없이, L 레벨이 그라운드 전위, H 레벨이 전압 GVDD인 제 2 증폭 제어 신호 Lgd를 출력한다. 그리고, 트랜지스터(552)는, 제 2 증폭 제어 신호 Lgd에 근거하여 스위칭 동작을 행한다.

이상에 의해, 트랜지스터(551)의 소스 단자와 트랜지스터(552)의 드레인 단자의 접속점에는, 변조 신호 Ms가 전압 VHV에 근거하여 증폭된 증폭 변조 신호가 생성된다. 즉, 트랜지스터(551, 552)가, 변조 신호 Ms의 전압을 증폭하는 증폭 회로로서 기능한다. 또, 전술한 바와 같이 트랜지스터(551, 552)를 구동하는 제 1 증폭 제어 신호 Hgd 및 제 2 증폭 제어 신호 Lgd는, 배타적인 관계에 있다. 즉, 트랜지스터(551)와 트랜지스터(552)는, 동시에 온하지 않도록 제어된다.

로우 패스 필터(560)는, 인덕터(561) 및 콘덴서(562)를 포함한다.

인덕터(561)의 일단은 트랜지스터(551)의 소스 단자 및 트랜지스터(552)의 드레인 단자와 공통으로 접속된다. 또한, 인덕터(561)의 타단은 구동 신호 COM이 출력되는 단자 Com-Out 및 콘덴서(562)의 일단과 공통으로 접속된다. 콘덴서(562)의 타단에는 그라운드 전위가 공급된다.

이와 같이, 인덕터(561)와 콘덴서(562)가, 트랜지스터(551)와 트랜지스터(552)의 접속점에 공급되는 증폭 변조 신호를 평활화한다. 이것에 의해, 증폭 변조 신호가 복조되어 구동 신호 COM이 생성된다.

제 1 귀환 회로(570)는, 저항(571) 및 저항(572)을 포함한다. 저항(571)의 일단은 단자 Com-Out와 접속된다. 또한, 저항(571)의 타단은 단자 Vfb 및 저항(572)의 일단과 공통으로 접속된다. 저항(572)의 타단에는 전압 VHV가 공급된다. 이것에 의해, 단자 Vfb에는, 단자 Com-Out로부터 제 1 귀환 회로(570)를 통과한 구동 신호 COM이 풀업되어 귀환된다.

제 2 귀환 회로(580)는, 저항(581, 582) 및 콘덴서(583, 584, 585)를 포함한다.

콘덴서(583)의 일단은 단자 Com-Out와 접속된다. 또한, 콘덴서(583)의 타단은 저항(581)의 일단 및 저항(582)의 일단과 공통으로 접속된다. 저항(581)의 타단에는 그라운드 전위가 공급된다. 이것에 의해, 콘덴서(583)와 저항(581)은 하이 패스 필터(High Pass Filter)로서 기능한다. 또, 콘덴서(583)와 저항(581)으로 구성되는 하이 패스 필터의 컷오프 주파수는, 예컨대 약 9㎒로 설정된다.

또한, 저항(582)의 타단은 콘덴서(584)의 일단 및 콘덴서(585)의 일단과 공통으로 접속된다. 콘덴서(584)의 타단에는 그라운드 전위가 공급된다. 이것에 의해, 저항(582)과 콘덴서(584)는, 로우 패스 필터(Low Pass Filter)로서 기능한다. 또, 저항(582)과 콘덴서(584)로 구성되는 로우 패스 필터의 컷오프 주파수는, 예컨대 약 160㎒로 설정된다.

이와 같이 제 2 귀환 회로(580)가, 하이 패스 필터와 로우 패스 필터로 구성되어 있기 때문에, 제 2 귀환 회로(580)는 구동 신호 COM의 소정의 주파수역을 통과시키는 밴드 패스 필터(Band Pass Filter)로서 기능한다.

콘덴서(585)의 타단은 단자 Ifb에 접속된다. 이것에 의해, 단자 Ifb에는, 제 2 귀환 회로(580)를 통과한 구동 신호 COM의 고주파 성분 중, 직류 성분이 컷되어 귀환된다.

그런데, 구동 신호 COM은, 증폭 변조 신호를 로우 패스 필터(560)에 의해 평활화한 신호이다. 이 구동 신호 COM은, 단자 Vfb를 통해서 적분ㆍ감산된 다음, 가산기(512)에 귀환된다. 따라서, 귀환의 지연과, 귀환의 전달 함수로 정해지는 주파수로 자려 발진하게 된다. 그렇지만, 단자 Vfb를 통한 귀환 경로의 지연량이 크기 때문에, 해당 단자 Vfb를 통한 귀환만으로는 자려 발진의 주파수를 구동 신호 COM의 정확도를 충분히 확보할 수 있을 만큼 높게 할 수가 없는 경우가 있다. 그래서, 단자 Vfb를 통한 경로와는 별도로, 단자 Ifb를 통해서, 구동 신호 COM의 고주파 성분을 귀환하는 경로를 마련함으로써, 회로 전체로 보았을 때의 지연을 작게 할 수 있다. 이것에 의해, 전압 신호 As의 주파수는, 단자 Ifb를 통한 경로가 존재하지 않는 경우와 비교하여, 구동 신호 COM의 정확도를 충분히 확보할 수 있을 만큼 높아진다.

또, 이상에 설명한 구동 신호 생성 회로(50) 중, 변조 회로(510), 게이트 드라이브 회로(520), LC 방전 회로(530), 출력 회로(550), 콘덴서(541) 및 다이오드(542)를 구비하는 구성이, 전술한 구동 신호 COM을 생성하는 구동 회로(51)의 일례이다.

1.3. 급전 전환 회로의 구성 및 동작

다음으로 도 6을 이용하여, 급전 전환 회로(70)의 구성 및 동작에 대하여 설명한다. 도 6은 급전 전환 회로(70)의 전기 구성을 나타내는 회로도이다.

급전 전환 회로(70)는, 트랜지스터(471, 472, 473) 및 저항(474, 475)을 포함한다. 또, 이하의 설명에서는, 트랜지스터(471)를 PMOS 트랜지스터로 하여, 트랜지스터(472, 473)를 NMOS 트랜지스터로 하여 설명한다.

트랜지스터(471)의 소스 단자는, 저항(474)의 일단과 접속됨과 아울러 전압 VHV가 공급된다. 또한, 트랜지스터(471)의 게이트 단자는 저항(474)의 타단 및 트랜지스터(472)의 드레인 단자와 공통으로 접속된다. 또한, 트랜지스터(471)의 드레인 단자는 저항(475)의 일단과 접속된다.

트랜지스터(472)의 게이트 단자에는 전압 Vdd1이 공급된다. 또한, 트랜지스터(472)의 소스 단자는 트랜지스터(473)의 게이트 단자와 접속됨과 아울러 급전 제어 신호 CTVHV가 공급된다. 여기서, 전압 Vdd1은, 임의의 전압치의 직류 전압 신호이다.

트랜지스터(473)의 드레인 단자는 저항(475)의 타단과 접속된다. 또한, 트랜지스터(473)의 소스 단자에는 그라운드 전위가 공급된다.

이상과 같이 구성된 급전 전환 회로(70)는, 구동 신호 생성 회로(50)로부터 공급되는 급전 제어 신호 CTVHV에 따라, 전압 VHV를 전압 VHV-TG로서 구동 IC(80)에 공급할지 여부를 전환한다.

구체적으로는, 급전 제어 신호 생성 회로(430)에 비 액티브를 나타내는 방전 제어 신호 DIS1이 공급된 경우, 급전 제어 신호 생성 회로(430)는, 단자 Ctvh-Out를 그라운드 전위로 한다. 따라서, 급전 제어 신호 CTVHV는, L 레벨의 신호가 된다. 이것에 의해, 트랜지스터(473)는 오프로 제어되고, 트랜지스터(472)는 온으로 제어된다. 따라서, 트랜지스터(471)의 게이트 단자에는, 트랜지스터(472)를 거쳐서 그라운드 전위가 공급된다. 따라서, 트랜지스터(471)는 온으로 제어된다.

이상과 같이, 급전 제어 신호 CTVHV가 L 레벨의 신호인 경우, 트랜지스터(471)가 온으로 제어되고, 트랜지스터(473)가 오프로 제어된다. 따라서, 급전 전환 회로(70)는, 트랜지스터(471)를 거쳐서 공급되는 전압 VHV를, 전압 VHV-TG로서 구동 IC(80)에 공급한다.

한편, 급전 제어 신호 생성 회로(430)에 액티브를 나타내는 방전 제어 신호 DIS1이 공급된 경우, 급전 제어 신호 생성 회로(430)는, 단자 Ctvh-Out를 하이 임피던스로 한다. 이때, 단자 Ctvh-Out의 전압은 트랜지스터(472)를 거쳐서 공급되는 전압 Vdd1이 된다. 바꾸어 말하면, 급전 제어 신호 CTVHV는, H 레벨의 신호가 된다. 이것에 의해, 트랜지스터(473)는 온으로 제어된다. 이때, 트랜지스터(472)의 드레인 단자 및 트랜지스터(471)의 게이트 단자에는, 저항(474)을 거쳐서 전압 VHV가 공급된다. 따라서, 트랜지스터(471)가 오프로 제어된다.

이상과 같이, 급전 제어 신호 CTVHV가 H 레벨의 신호인 경우, 트랜지스터(471)가 오프로 제어되고, 트랜지스터(473)가 온으로 제어된다. 따라서, 급전 전환 회로(70)는, 저항(475) 및 트랜지스터(472)를 거쳐서 공급되는 그라운드 전위를, 전압 VHV-TG로서 구동 IC(80)에 공급한다.

1.4. 구동 IC의 구성 및 동작

다음으로, 구동 IC(80)의 구성 및 동작에 대하여 설명한다.

우선, 도 7을 이용하여, 구동 IC(80)에 공급되는 구동 신호 COM의 일례에 대하여 설명한다. 그 후, 도 8 내지 도 11을 이용하여, 구동 IC(80)의 구성 및 동작에 대하여 설명한다.

도 7은 인쇄 모드에 있어서의 구동 신호 COM의 일례를 나타내는 도면이다. 도 7에는, 래치 신호 LAT가 상승하고 나서 체인지 신호 CH가 상승할 때까지의 기간 T1과, 기간 T1 후, 다음으로 체인지 신호 CH가 상승할 때까지의 기간 T2와, 기간 T2 후, 래치 신호 LAT가 상승할 때까지의 기간 T3을 나타내고 있다. 또, 이 기간 T1, T2, T3으로 이루어지는 주기가, 매체 P에 새로운 도트를 형성하는 주기 Ta가 된다.

도 7에 나타내는 바와 같이, 인쇄 모드에 있어서, 구동 신호 생성 회로(50)는, 기간 T1에 있어서 전압 파형 Adp를 생성한다. 전압 파형 Adp1이 압전 소자(60)에 공급된 경우, 대응하는 토출부(600)로부터 소정량, 구체적으로는 중(中) 정도의 양의 잉크가 토출된다.

또한, 구동 신호 생성 회로(50)는, 기간 T2에 있어서 전압 파형 Bdp를 생성한다. 전압 파형 Bdp가 압전 소자(60)에 공급된 경우, 대응하는 토출부(600)로부터 상기 소정량보다 적은 소(小) 정도의 양의 잉크가 토출된다.

또한, 구동 신호 생성 회로(50)는, 기간 T3에 있어서 전압 파형 Cdp를 생성한다. 전압 파형 Cdp가 압전 소자(60)에 공급된 경우, 압전 소자(60)는, 대응하는 토출부(600)로부터 잉크가 토출되지 않을 정도로 변위한다. 따라서, 매체 P에는 도트가 형성되지 않는다. 이 전압 파형 Cdp는, 토출부(600)의 노즐 개공부 부근의 잉크를 미세 진동시켜 잉크의 점도가 증대되는 것을 방지하기 위한 전압 파형이다. 이하의 설명에 있어서, 잉크의 점도가 증대되는 것을 방지하기 위해, 토출부(600)로부터 잉크가 토출되지 않을 정도로 압전 소자(60)를 변위시키는 것을 "미세 진동"이라고 칭한다.

여기서, 전압 파형 Adp, 전압 파형 Bdp 및 전압 파형 Cdp의 개시 타이밍에서의 전압치 및 종료 타이밍에서의 전압치는, 모두 전압 Vc로 공통이다. 즉, 전압 파형 Adp, Bdp, Cdp는, 전압치가 전압 Vc에서 개시하고 전압 Vc에서 종료하는 전압 파형이다. 따라서, 인쇄 모드에 있어서, 구동 신호 생성 회로(50)는, 전압 파형 Adp, Bdp, Cdp가 주기 Ta에 있어서 연속한 전압 파형의 구동 신호 COM을 출력한다.

그리고, 압전 소자(60)에, 기간 T1에 있어서 전압 파형 Adp가 공급되고, 기간 T2에 있어서 전압 파형 Bdp가 공급됨으로써, 주기 Ta에 있어서 토출부(600)로부터 중(中) 정도의 양의 잉크와 소(小) 정도의 양의 잉크가 토출된다. 이것에 의해, 매체 P에 "대(大) 도트"가 형성된다. 또한, 압전 소자(60)에, 기간 T1에 있어서 전압 파형 Adp가 공급되고, 기간 T2에 있어서 전압 파형 Bdp가 공급되지 않음으로써, 주기 Ta에 있어서, 토출부(600)로부터 중(中) 정도의 양의 잉크가 토출된다. 이것에 의해, 매체 P에 "중(中) 도트"가 형성된다. 또한, 압전 소자(60)에, 기간 T1에 있어서 전압 파형 Adp가 공급되지 않고, 기간 T2에 있어서 전압 파형 Bdp가 공급됨으로써, 주기 Ta에 있어서 토출부(600)로부터 소(小) 정도의 양의 잉크가 토출된다. 이것에 의해, 매체 P에는 "소(小) 도트"가 형성된다. 또한, 압전 소자(60)에, 기간 T1, T2에 있어서 전압 파형 Adp, Bdp가 공급되지 않고, 기간 T3에 있어서 전압 파형 Cdp가 공급됨으로써, 주기 Ta에 있어서 토출부(600)로부터 잉크는 토출되지 않고 미세 진동한다. 이 경우, 매체 P에는 도트가 형성되지 않는다.

다음으로 대기 모드, 이행 모드 및 슬립 모드에 있어서의 구동 신호 COM의 일례에 대하여 설명한다. 또, 대기 모드, 이행 모드 및 슬립 모드에 있어서의 구동 신호 COM의 일례에 대한 도시는 생략한다.

대기 모드, 이행 모드 및 슬립 모드의 경우, 매체 P에 대하여 잉크를 토출하지 않는다. 따라서, 기간 T1, T2, T3은 규정되지 않는다. 따라서, 대기 모드, 이행 모드 및 슬립 모드에 있어서, 래치 신호 LAT 및 체인지 신호 CH는, L 레벨의 신호이다.

대기 모드에 있어서 구동 신호 생성 회로(50)는, 구동 신호 COM의 전압치가 기준 전압 신호 VBS의 전압치에 가까워지도록 제어한다.

또한, 슬립 모드에 있어서 구동 신호 생성 회로(50)는, 동작을 정지한다. 여기서, 구동 신호 생성 회로(50)가 동작을 정지한다는 것은, 구동 신호 생성 회로(50)에 구동 신호 COM의 생성을 정지하기 위한 구동 데이터 신호 DRV가 공급되는 경우이고, 구체적으로는, 구동 신호 생성 회로(50)가, 그라운드 전위를 구동 신호 COM으로서 출력하는 것을 포함한다.

또한, 이행 모드는, 전술한 바와 같이 대기 모드로부터 슬립 모드로 이행하는 동안의 동작 모드이다. 본 실시 형태에서는, 구동 신호 생성 회로(50)는, 이행 모드의 천이 전에 있어서 구동 신호 COM의 전압치가 기준 전압 신호 VBS의 전압치에 가까워지도록 제어하고, 이행 모드의 천이 후에 있어서 동작을 정지한다.

도 8은 토출 모듈(21) 및 구동 IC(80)의 전기 구성을 나타내는 블록도이다. 도 8에 나타내는 바와 같이, 구동 IC(80)는, 선택 제어 회로(210) 및 복수의 선택 회로(230)를 포함한다.

선택 제어 회로(210)에는, 클록 신호 SCK, 인쇄 데이터 신호 SI, 래치 신호 LAT, 체인지 신호 CH, 동작 모드 신호 MC 및 전압 VHV-TG가 공급된다. 또한, 선택 제어 회로(210)에는, 시프트 레지스터(212)(S/R)와 래치 회로(214)와 디코더(216)의 세트가, 토출부(600)의 각각에 대응하여 마련되어 있다. 즉, 헤드 유닛(20)에는, 토출부(600)의 총수 n과 동수의 시프트 레지스터(212)와 래치 회로(214)와 디코더(216)의 세트가 마련되어 있다.

시프트 레지스터(212)는, 대응하는 토출부(600)마다, 인쇄 데이터 신호 SI에 포함되는 2비트의 인쇄 데이터 [SIH, SIL]을 일단 유지한다.

상세하게는, 토출부(600)에 대응한 단수(段數)의 시프트 레지스터(212)가 서로 종속(縱續) 접속됨과 아울러, 시리얼로 공급된 인쇄 데이터 신호 SI가, 클록 신호 SCK에 따라 순차적으로 후단에 전송된다. 또, 도 8에는, 시프트 레지스터(212)를 구별하기 위해, 인쇄 데이터 신호 SI가 공급되는 상류측으로부터 차례로 1단, 2단, …, n단으로 표기하고 있다.

n개의 래치 회로(214)의 각각은, 대응하는 시프트 레지스터(212)에서 유지된 인쇄 데이터 [SIH, SIL]을 래치 신호 LAT의 상승에서 래치한다.

n개의 디코더(216)의 각각은, 대응하는 래치 회로(214)에 의해 래치된 2비트의 인쇄 데이터 [SIH, SIL] 및 동작 모드 신호 MC에 포함되는 2비트의 동작 모드 데이터 [MCH, MCL]을 디코드하여 선택 신호 S를 생성하고, 선택 회로(230)에 공급한다.

선택 회로(230)는, 토출부(600)의 각각에 대응하여 마련되어 있다. 즉, 1개의 헤드 유닛(20)이 갖는 선택 회로(230)의 수는, 헤드 유닛(20)에 포함되는 토출부(600)의 총수 n과 동일하다. 선택 회로(230)는, 디코더(216)로부터 공급되는 선택 신호 S에 근거하여, 구동 신호 COM의 압전 소자(60)로의 공급을 제어한다.

도 9는 토출부(600)의 1개분에 대응하는 선택 회로(230)의 전기 구성을 나타내는 회로도이다.

도 9에 나타내는 바와 같이, 선택 회로(230)는, 인버터(232)(NOT 회로) 및 트랜스퍼 게이트(234)를 갖는다. 또한, 트랜스퍼 게이트(234)는, NMOS 트랜지스터인 트랜지스터(235) 및 PMOS 트랜지스터인 트랜지스터(236)를 포함한다.

선택 신호 S는, 디코더(216)로부터 트랜지스터(235)의 게이트 단자에 공급된다. 또한 선택 신호 S는, 인버터(232)에 의해 논리 반전되어, 트랜지스터(236)의 게이트 단자에도 공급된다.

또한, 트랜지스터(235)의 드레인 단자 및 트랜지스터(236)의 소스 단자에는, 단자 TG-In이 접속된다. 단자 TG-In에는, 구동 신호 COM이 공급된다. 그리고, 트랜지스터(235) 및 트랜지스터(236)가, 선택 신호 S에 따라 온 또는 오프로 제어됨으로써, 트랜지스터(235)의 소스 단자 및 트랜지스터(236)의 드레인 단자가 공통으로 접속되는 단자 TG-Out로부터 구동 신호 VOUT를 출력하고, 토출 모듈(21)에 공급한다. 또, 이하의 설명에 있어서는, 트랜스퍼 게이트(234)의 트랜지스터(235) 및 트랜지스터(236)가 도통 상태로 제어되고 있는 경우를, 트랜스퍼 게이트(234)를 온으로 제어한다고 칭하고, 또한, 트랜지스터(235) 및 트랜지스터(236)가 비도통 상태로 제어되고 있는 경우를, 트랜스퍼 게이트(234)를 오프로 제어한다고 칭하는 경우가 있다.

다음으로, 도 10을 이용하여 디코더(216)의 디코드 내용에 대하여 설명한다. 도 10은 디코더(216)에 있어서의 디코드 내용을 나타내는 도면이다.

디코더(216)에는, 2비트의 인쇄 데이터 [SIH, SIL], 2비트의 동작 모드 데이터 [MCH, MCL], 래치 신호 LAT 및 체인지 신호 CH가 입력된다.

디코더(216)는, 동작 모드 데이터 [MCH, MCL]이 [1, 1]인 인쇄 모드의 경우, 래치 신호 LAT 및 체인지 신호 CH에 의해 규정되는 기간 T1, T2, T3의 각각에 있어서, 인쇄 데이터 [SIH, SIL]에 근거하는 논리 레벨의 선택 신호 S를 출력한다.

구체적으로는, 디코더(216)는, 인쇄 모드에 있어서 인쇄 데이터 [SIH, SIL]이 "대(大) 도트"를 규정하는 [1, 1]인 경우, 기간 T1에서 H 레벨, 기간 T2에서 H 레벨, 기간 T3에서 L 레벨이 되는 선택 신호 S를 출력한다.

또한, 디코더(216)는, 인쇄 모드에 있어서 인쇄 데이터 [SIH, SIL]이 "중(中) 도트"를 규정하는 [1, 0]인 경우, 기간 T1에서 H 레벨, 기간 T2에서 L 레벨, 기간 T3에서 L 레벨이 되는 선택 신호 S를 출력한다.

또한, 디코더(216)는, 인쇄 모드에 있어서 인쇄 데이터 [SIH, SIL]이 "소(小) 도트"를 규정하는 [0, 1]인 경우, 기간 T1에서 L 레벨, 기간 T2에서 H 레벨, 기간 T3에서 L 레벨이 되는 선택 신호 S를 출력한다.

또한, 디코더(216)는, 인쇄 모드에 있어서 인쇄 데이터 [SIH, SIL]이 "미세 진동"을 규정하는 [0, 0]인 경우, 기간 T1에서 L 레벨, 기간 T2에서 L 레벨, 기간 T3에서 H 레벨이 되는 선택 신호 S를 출력한다.

또한, 디코더(216)는, 대기 모드, 이행 모드 및 슬립 모드에 있어서 인쇄 데이터 [SIH, SIL] 및 기간 T1, T2, T3에 의존하지 않고 선택 신호 S의 논리 레벨을 결정한다.

구체적으로는, 디코더(216)는, 동작 모드 데이터 [MCH, MCL]이 [1, 0]인 대기 모드의 경우, H 레벨의 선택 신호 S를 출력한다.

또한, 디코더(216)는, 동작 모드 데이터 [MCH, MCL]이 [0, 0]인 이행 모드의 경우, L 레벨의 선택 신호 S를 출력한다.

또한, 디코더(216)는, 동작 모드 데이터 [MCH, MCL]이 [0, 1]인 슬립 모드의 경우, L 레벨의 선택 신호 S를 출력한다.

여기서, 선택 신호 S의 논리 레벨은, 도시하지 않은 레벨 시프터에 의해, 전압 VHV-TG에 근거하는 고진폭 논리로 레벨 시프트된다.

이상에 설명한 구동 IC(80)에 있어서, 구동 신호 COM에 근거하는 구동 신호 VOUT가 생성되고, 토출 모듈(21)에 포함되는 토출부(600)에 공급되는 동작에 대하여, 도 11을 이용하여 설명한다.

도 11은 인쇄 모드에 있어서의 구동 IC(80)의 동작을 설명하기 위한 도면이다.

인쇄 모드에서는, 인쇄 데이터 신호 SI가 클록 신호 SCK에 동기하여 시리얼로 공급되고, 토출부(600)에 대응하는 시프트 레지스터(212)에 있어서 순차적으로 전송된다. 그리고, 클록 신호 SCK의 공급이 정지되면, 시프트 레지스터(212)의 각각에는, 토출부(600)에 대응한 인쇄 데이터 [SIH, SIL]이 유지된다. 또, 인쇄 데이터 신호 SI는, 시프트 레지스터(212)에 있어서의 최종 n단, …, 2단, 1단의 토출부(600)에 대응한 차례로 공급된다.

여기서, 래치 신호 LAT가 상승하면, 래치 회로(214)의 각각은, 대응하는 시프트 레지스터(212)에 유지된 인쇄 데이터 [SIH, SIL]을 일제히 래치한다. 도 11에 있어서, LT1, LT2, …, LTn은, 1단, 2단, …, n단의 시프트 레지스터(212)에 대응하는 래치 회로(214)에 의해 래치된 인쇄 데이터 [SIH, SIL]을 나타낸다.

디코더(216)는, 래치된 인쇄 데이터 [SIH, SIL]에서 규정되는 도트의 사이즈에 따라, 기간 T1, T2, T3의 각각에 있어서, 도 10에 나타내어지는 내용에 따르는 논리 레벨의 선택 신호 S를 출력한다.

그리고, 인쇄 데이터 [SIH, SIL]이 [1, 1]인 경우, 선택 회로(230)는, 선택 신호 S에 따라, 기간 T1에 있어서 전압 파형 Adp를 선택하고, 기간 T2에 있어서 전압 파형 Bdp를 선택하고, 기간 T3에 있어서 전압 파형 Cdp를 선택하지 않는다. 그 결과, 도 11에 나타내는 대(大) 도트에 대응하는 구동 신호 VOUT가 토출부(600)에 공급된다.

또한, 인쇄 데이터 [SIH, SIL]이 [1, 0]인 경우, 선택 회로(230)는, 선택 신호 S에 따라, 기간 T1에 있어서 전압 파형 Adp를 선택하고, 기간 T2에 있어서 전압 파형 Bdp를 선택하지 않고, 기간 T3에 있어서 전압 파형 Cdp를 선택하지 않는다. 그 결과, 도 11에 나타내는 중(中) 도트에 대응하는 구동 신호 VOUT가 토출부(600)에 공급된다.

또한, 인쇄 데이터 [SIH, SIL]이 [0, 1]인 경우, 선택 회로(230)는, 선택 신호 S에 따라, 기간 T1에 있어서 전압 파형 Adp를 선택하지 않고, 기간 T2에 있어서 전압 파형 Bdp를 선택하고, 기간 T3에 있어서 전압 파형 Cdp를 선택하지 않는다. 그 결과, 도 11에 나타내는 소(小) 도트에 대응하는 구동 신호 VOUT가 토출부(600)에 공급된다.

또한, 인쇄 데이터 [SIH, SIL]이 [0, 0]인 경우, 선택 회로(230)는, 선택 신호 S에 따라, 기간 T1에 있어서 전압 파형 Adp를 선택하지 않고, 기간 T2에 있어서 전압 파형 Bdp를 선택하고, 기간 T3에 있어서 전압 파형 Cdp를 선택하지 않는다. 그 결과, 도 11에 나타내는 미세 진동에 대응하는 구동 신호 VOUT가 토출부(600)에 공급된다.

대기 모드, 이행 모드 및 슬립 모드에서는 인쇄가 행하여지지 않는다. 그 때문에, 제 1 실시 형태에 있어서의 대기 모드, 이행 모드 및 슬립 모드에서는, 전술한 래치 신호 LAT 및 체인지 신호 CH에 더하여, 클록 신호 SCK 및 인쇄 데이터 신호 SI도 L 레벨의 신호이다. 따라서, 시프트 레지스터(212) 및 래치 회로(214)는 동작하지 않는다. 따라서, 대기 모드, 이행 모드 및 슬립 모드에서는, 전술한 바와 같이, 디코더(216)는, 동작 모드 신호 MC에 따라 선택 신호 S의 논리 레벨을 결정한다.

동작 모드 데이터 [MCH, MCL]이 [1, 0]인 대기 모드의 경우, 선택 회로(230)는, 공급되는 H 레벨의 선택 신호 S에 따라, 기준 전압 신호 VBS와 동등한 전압치의 구동 신호 COM을 선택한다. 그 결과, 기준 전압 신호 VBS와 동등한 전압치의 구동 신호 VOUT가 토출부(600)에 공급된다.

또한, 동작 모드 데이터 [MCH, MCL]이 [0, 0]인 이행 모드의 경우, 선택 회로(230)는, 공급되는 L 레벨의 선택 신호 S에 따라, 트랜스퍼 게이트(234)를 비도통으로 한다. 그 결과, 구동 신호 COM은 구동 신호 VOUT로서 토출부(600)에 공급되지 않는다.

또한, 동작 모드 데이터 [MCH, MCL]이 [0, 1]인 슬립 모드의 경우, 선택 회로(230)는, 공급되는 L 레벨의 선택 신호 S에 따라, 구동 신호 COM을 구동 신호 VOUT로서 선택하지 않는다. 그 결과, 압전 소자(60)에는 직전에 공급되고 있던 전압이 유지된다.

1.5. 토출부의 구성 및 동작

다음으로, 토출 모듈(21) 및 토출부(600)의 구성 및 동작에 대하여 설명한다. 도 12는 토출 모듈(21)의 분해 사시도이다. 또한, 도 13은 도 12의 Ⅲ-Ⅲ선의 단면도로서, 토출부(600)의 개략 구성을 나타내는 단면도이다.

도 12 및 도 13에 나타내는 바와 같이, 토출 모듈(21)은, 방향 X로 긴 대략 직사각형 형상의 유로 기판(670)을 구비한다. 유로 기판(670)의 방향 Z에 있어서의 한쪽의 면측에는, 압력실 기판(630), 진동판(621), 복수의 압전 소자(60), 하우징부(640) 및 봉지체(610)가 마련된다. 또한, 유로 기판(670)의 방향 Z에 있어서의 다른 쪽의 면측에는, 노즐 플레이트(632) 및 흡진체(633)가 마련된다. 이와 같은 토출 모듈(21)의 각 구성은, 유로 기판(670)과 마찬가지로 방향 X로 긴 대략 직사각형 형상의 부재이고, 접착제 등을 이용하여 서로 접합된다.

도 12에 나타내는 바와 같이, 노즐 플레이트(632)는, 방향 X를 따라 늘어서는 복수의 노즐(651)이 형성된 판 형상 부재이다. 이와 같은 노즐(651)은, 노즐 플레이트(632)에 마련됨과 아울러, 후술하는 캐비티(631)에 연통하는 개공부이다.

유로 기판(670)은, 잉크의 유로를 형성하기 위한 판 형상 부재이다. 도 12 및 도 13에 나타내는 바와 같이, 유로 기판(670)에는, 개구부(671), 공급 유로(672), 및 연통 유로(673)가 형성되어 있다. 개구부(671)는, 방향 Z에 있어서 관통하고, 복수의 노즐(651)에 있어서 공통으로 형성된 방향 X를 따른 긴 형상의 관통 구멍이다. 또한, 공급 유로(672) 및 연통 유로(673)는, 복수의 노즐(651)의 각각에 대응하여 형성된 관통 구멍이다. 또한, 도 13에 나타내는 바와 같이, 유로 기판(670)의 방향 Z에 있어서의 한쪽의 면에는, 복수의 공급 유로(672)에 있어서 공통으로 형성된 중계 유로(674)가 마련된다. 중계 유로(674)는, 개구부(671)와 복수의 공급 유로(672)를 연통한다.

하우징부(640)는, 예컨대 수지 재료의 사출 성형으로 제조되는 구조체이고, 유로 기판(670)의 방향 Z에 있어서의 다른 쪽의 면에 고정된다. 도 13에 나타내는 바와 같이, 하우징부(640)에는 공급 유로(641)와 공급구(661)가 형성되어 있다. 공급 유로(641)는, 유로 기판(670)의 개구부(671)에 대응하는 오목부이고, 공급구(661)는, 공급 유로(641)에 연통하는 관통 구멍이다. 이상과 같은 유로 기판(670)의 개구부(671)와, 하우징부(640)의 공급 유로(641)가 서로 연통하는 공간이, 공급구(661)로부터 공급되는 잉크를 저장하는 레저버(reservoir)로서 기능한다.

흡진체(633)는, 레저버의 내부에서 생기는 압력 변동을 흡수하기 위한 구성이다. 구체적으로는, 흡진체(633)는, 유로 기판(670)에 형성된, 개구부(671), 중계 유로(674) 및 복수의 공급 유로(672)를 폐색하여 레저버의 저면을 구성하도록, 유로 기판(670)의 방향 Z에 있어서의 한쪽의 면측에 고정된다. 이와 같은 흡진체(633)는, 예컨대, 탄성 변형이 가능한 가요성의 시트 부재인 컴플라이언스 기판을 포함하여 구성된다.

도 12 및 도 13에 나타내는 바와 같이, 압력실 기판(630)은, 복수의 노즐(651)에 대응하는 복수의 캐비티(631)가 형성되는 판 형상 부재이다. 복수의 캐비티(631)는, 방향 Y를 따른 긴 형상으로서, 방향 X를 따라 늘어서서 마련된다. 그리고, 캐비티(631)의 방향 Y에 있어서의 한쪽의 단부는 공급 유로(672)와 연통하고, 캐비티(631)의 방향 Y에 있어서의 다른 쪽의 단부는 연통 유로(673)와 연통한다.

도 12 및 도 13에 나타내는 바와 같이, 압력실 기판(630) 중 유로 기판(670)이 접속되는 면과는 반대쪽의 면에는, 진동판(621)이 고정된다. 진동판(621)은, 탄성적으로 변형 가능한 판 형상 부재이다. 구체적으로는, 도 13에 나타내는 바와 같이, 유로 기판(670)과 진동판(621)은, 각 캐비티(631)의 안쪽에서 서로 간격을 두고 대향한다. 즉, 진동판(621)은, 캐비티(631)의 벽면의 일부인 상면을 구성한다.

캐비티(631)는, 유로 기판(670)과 진동판(621)의 사이에 위치하고, 해당 캐비티(631)의 내부에 충전되는 잉크에 압력을 부여하는 압력실로서 기능한다.

도 12 및 도 13에 나타내는 바와 같이, 진동판(621)의 캐비티(631)와는 반대쪽의 면에는, 복수의 압전 소자(60)가 마련된다. 바꾸어 말하면, 진동판(621)은, 캐비티(631)와 압전 소자(60)의 사이에 마련된다. 복수의 압전 소자(60)는, 복수의 캐비티(631)에 대응하도록 방향 X로 늘어서서 마련된다. 그리고, 압전 소자(60)의 변형에 연동하여 진동판(621)이 진동함으로써, 캐비티(631)의 내부의 압력이 변동하고, 잉크가 노즐(651)로부터 토출된다. 구체적으로는, 압전 소자(60)는, 구동 신호 VOUT의 공급에 의해 변형하는 액추에이터이고, 도 13에 나타내는 바와 같이, 압전 소자(60)는, 압전체(601)를 한 쌍의 전극(611, 612)의 사이에 둔 구조이다. 그리고, 전극(611)에는 구동 신호 VOUT가 공급되고, 전극(612)에는 기준 전압 신호 VBS가 공급된다. 이 경우에 있어서 압전 소자(60)는, 전극(611)과 전극(612)의 전위차에 따라 진동판(621)과 함께 압전체(601)의 중앙 부분이 양단 부분에 대하여 상하 방향으로 변형한다. 그리고, 압전 소자(60)의 변형에 수반하여 노즐(651)로부터 잉크가 토출된다. 여기서, 진동판(621)은, 압전 소자(60)에 의해 변위하고, 잉크가 충전되는 캐비티(631)의 내부 용적을 확대/축소시키는 다이어프램으로서 기능한다. 또, 압전 소자(60)에 포함되는 전극(611)이 제 1 전극의 일례이고, 전극(612)이 제 2 전극의 일례이다.

도 12 및 도 13의 봉지체(610)는, 복수의 압전 소자(60)를 보호함과 아울러 압력실 기판(630) 및 진동판(621)의 기계적인 강도를 보강하는 구조체이고, 예컨대 접착제로 진동판(621)에 고정된다. 봉지체(610) 중 진동판(621)과의 대향면에 형성되는 오목부의 안쪽에 복수의 압전 소자(60)가 수용된다.

이상과 같이 구성된 토출 모듈(21)에 있어서, 압전 소자(60), 캐비티(631), 진동판(621) 및 노즐(651)을 포함하는 구성이 토출부(600)이다.

도 14는 액체 토출 장치(1)에 대한 방향 Z를 따른 평면시(平面視)의 경우의, 토출 모듈(21) 및 토출 모듈(21)에 마련된 복수의 노즐(651)의 배치의 일례를 나타내는 도면이다. 또, 도 14에서는, 헤드 유닛(20)은, 4개의 토출 모듈(21)을 구비하는 것으로 하여 설명한다.

도 14에 나타내는 바와 같이, 각 토출 모듈(21)에는, 소정 방향으로 열을 이루어 마련된 복수의 노즐(651)로 이루어지는 노즐열 L이 형성되어 있다. 각 노즐열 L은, 방향 X를 따라 열을 이루어 배치된 n개의 노즐(651)에 의해 형성되어 있다.

또, 도 14에 나타내는 노즐열 L은 일례이고 상이한 구성이더라도 좋다. 예컨대, 각 노즐열 L에 있어서, 처음으로부터 세어 짝수 번째의 노즐(651)과 홀수 번째의 노즐(651)에서 방향 Y의 위치가 상위하도록, n개의 노즐(651)이 지그재그 형상으로 배치되더라도 좋다. 또한, 각 노즐열 L은 방향 X와는 상이한 방향으로 형성되더라도 좋다. 또한, 제 1 실시 형태에서는, 각 토출 모듈(21)에 마련되는 노즐열 L의 열의 수를 "1"로서 예시하고 있지만, 각 토출 모듈(21)에는, "2" 이상의 노즐열 L이 형성되더라도 좋다.

여기서, 제 1 실시 형태에 있어서는, 노즐열 L을 형성하는 n개의 노즐(651)은, 토출 모듈(21)에 있어서, 1인치당 300개 이상의 고밀도로 마련되어 있다. 그 때문에, 토출 모듈(21)에 있어서, 압전 소자(60)도, n개의 노즐(651)에 대응하여 고밀도로 n개 마련되어 있다.

또한, 제 1 실시 형태에 있어서는, 압전 소자(60)에 이용되는 압전체(601)는, 두께가 예컨대 1㎛ 이하의 박막인 것이 바람직하다. 이것에 의해, 전극(611)과 전극(612)의 사이의 전위차에 대한 압전 소자(60)의 변위량을 크게 할 수 있다.

여기서, 도 15를 이용하여, 노즐(651)로부터 토출되는 잉크의 토출 동작에 대하여 설명한다. 도 15는 압전 소자(60)에 구동 신호 VOUT가 공급된 경우에 있어서의, 압전 소자(60) 및 진동판(621)의 변위와 토출의 관계를 설명하기 위한 도면이다. 또, 도 15는 토출 모듈(21)에 포함되는 복수의 압전 소자(60), 캐비티(631) 및 노즐(651) 중 2개를 방향 Y로부터 본 경우의 단면도이다. 도 15의 (1)에는, 구동 신호 VOUT로서 전압 Vc가 공급되고 있는 경우에 있어서의 압전 소자(60) 및 진동판(621)의 변위가 모식적으로 나타나 있다. 또한, 도 15의 (2)에는, 압전 소자(60)에 공급되는 구동 신호 VOUT의 전압치가, 전압 Vc로부터 기준 전압 신호 VBS에 가까워지도록 제어되고 있는 경우에 있어서의 압전 소자(60) 및 진동판(621)의 변위가 모식적으로 나타나 있다. 또한, 도 15의 (3)에는, 압전 소자(60)에 공급되는 구동 신호 VOUT의 전압치가, 전압 Vc보다 기준 전압 신호 VBS로부터 멀어지도록 제어되고 있는 경우에 있어서의 압전 소자(60) 및 진동판(621)의 변위가 모식적으로 나타나 있다.

도 15의 (1)에 나타내는 상태에 있어서, 압전 소자(60) 및 진동판(621)은, 전극(611)에 공급되는 구동 신호 VOUT와, 전극(612)에 공급되는 기준 전압 신호 VBS의 전위차에 따라 방향 Z로 휘어져 있다. 이때, 전극(611)에는 구동 신호 VOUT로서 전압 Vc가 공급되고 있다. 전압 Vc는, 전술한 바와 같이, 전압 파형 Adp, Bdp, Cdp의 개시 타이밍 및 종료 타이밍에서의 전압치이다. 즉, 도 15의 (1)에 나타내는 압전 소자(60) 및 진동판(621)의 상태가, 인쇄 모드에 있어서의 압전 소자(60)의 기준 상태가 된다.

그리고, 구동 신호 VOUT의 전압치가, 기준 전압 신호 VBS의 전압치에 가까워지도록 제어된 경우, 도 15의 (2)에 나타내는 바와 같이, 압전 소자(60) 및 진동판(621)의 방향 Z를 따라 생기는 변위가 저감된다. 이때, 캐비티(631)의 내부 용적이 확대되고, 캐비티(631)에 레저버로부터 잉크가 공급된다.

그 후, 구동 신호 VOUT의 전압치가, 기준 전압 신호 VBS의 전압치로부터 멀어지도록 제어된다. 이때, 도 15의 (3)에 나타내는 바와 같이, 압전 소자(60) 및 진동판(621)의 방향 Z를 따른 변위가 증가한다. 이때, 캐비티(631)의 내부 용적이 축소되고, 캐비티(631)에 충전된 잉크가, 노즐(651)로부터 토출된다.

제 1 실시 형태에서는, 압전 소자(60)에 구동 신호 VOUT가 공급됨으로써, 도 15의 (1)~(3)의 상태가 반복된다. 이것에 의해, 노즐(651)로부터 잉크가 토출되고, 매체 P에 도트가 형성된다. 또, 도 15의 (1)~(3)에 나타내는 압전 소자(60) 및 진동판(621)의 변위는, 전극(611)에 공급되는 구동 신호 VOUT와, 전극(612)에 공급되는 기준 전압 신호 VBS의 전위차가 커짐에 따라, 방향 Z를 따라 커진다. 바꾸어 말하면, 구동 신호 VOUT와 기준 전압 신호 VBS의 전위차에 따라 노즐(651)로부터 토출되는 잉크의 토출량이 제어된다.

또, 도 15에 나타내는 구동 신호 VOUT에 대한 압전 소자(60) 및 진동판(621)의 변위는, 어디까지나 일례이고, 예컨대, 구동 신호 VOUT와 기준 전압 신호 VBS의 전위차가 큰 경우에, 캐비티(631)에 잉크가 끌어들여지고, 구동 신호 VOUT와 기준 전압 신호 VBS의 전위차가 작아지는 경우에, 캐비티(631)에 충전된 잉크가, 노즐(651)로부터 토출되더라도 좋다.

1.6. 이행 모드의 상세와 압전 소자의 방전

이상에 설명한 바와 같이, 슬립 모드에서는, 선택 회로(230)가 갖는 트랜스퍼 게이트(234)는 오프로 제어된다. 이상적으로는, 슬립 모드에 있어서 전극(611)에 공급되는 전압 및 전류는, 트랜스퍼 게이트(234)에 의해 차단된다. 따라서, 전극(611)에는, 해당 트랜스퍼 게이트(234)가 오프로 제어되기 직전의 전압이 유지된다. 따라서, 트랜스퍼 게이트(234)가 오프로 제어되기 직전에 있어서 전극(611)에 공급되는 전압을, 전극(612)에 공급되는 기준 전압 신호 VBS의 전압에 가까이 함으로써, 슬립 모드에 있어서 압전 소자(60)에 변위가 생기는 것을 저감할 수 있다.

그렇지만, 트랜스퍼 게이트(234) 및 압전 소자(60)는 저항 성분을 갖는다. 그 때문에, 트랜스퍼 게이트(234)가 오프로 제어되고 있는 경우에도, 전극(611)에는, 트랜스퍼 게이트(234) 및 압전 소자(60)의 저항 성분을 거친 리크 전류가 공급된다. 그 때문에, 전극(611)에는 해당 리크 전류에 기인하는 전하가 축적된다. 따라서, 전극(611)의 전압치가 상승하고, 압전 소자(60)에 의도하지 않은 변위가 생길 우려가 있다.

도 16은 리크 전류에 의해 전극(611)의 전압치가 상승한 경우에 있어서의 압전 소자(60) 및 진동판(621)의 변위를 모식적으로 나타내는 도면이다. 또, 도 16은 토출 모듈(21)에 포함되는 복수의 압전 소자(60), 캐비티(631) 및 노즐(651) 중 2개를 방향 Y로부터 본 경우의 단면도이다. 도 16의 (1)에는, 슬립 모드로 천이한 직후의 압전 소자(60) 및 진동판(621)의 변위가 나타나 있다. 또한, 도 16의 (2)에는, 트랜스퍼 게이트(234) 및 압전 소자(60)에 생기는 리크 전류에 기인하여, 전극(611)에 전하가 축적된 경우에 있어서의 압전 소자(60) 및 진동판(621)의 변위가 나타나 있다.

도 16의 (1)에 나타내는 바와 같이, 슬립 모드로 천이한 직후의 압전 소자(60)는, 전극(611)의 전압과 전극(612)의 전압의 전위차에 근거하여 변위하고 있다. 이때, 전극(611)에는, 슬립 모드로 천이하기 직전의 전압이 유지되어 있다. 즉, 슬립 모드로 천이한 직후의 전극(611)의 전압은, 전극(611)에 유지되는 것이 상정된 전압이다. 따라서, 압전 소자(60)는 상정의 범위 내에서 변위하고, 마찬가지로 진동판(621)은 상정의 범위 내에서 변위한다. 이때, 진동판(621)과 캐비티(631)의 접점 α에는, 상정의 범위 내의 응력 F1이 생긴다.

또, 도 16의 (1)에는, 슬립 모드로 천이하기 직전에 있어서의 전극(611)의 전압과 전극(612)의 전압이 상이한 경우가 예시되어 있지만, 전극(611)의 전압과 전극(612)의 전압은 동등한 전압치인 것이 바람직하다. 이 경우, 압전 소자(60) 및 진동판(621)에 변위는 생기지 않는다.

그리고, 전극(611)에, 리크 전류 등에 기인한 전하가 축적된 경우, 전극(611)의 전압과 전극(612)의 전압의 전위차가 커지고, 도 16의 (2)에 나타내는 바와 같이, 압전 소자(60)의 변위가 커진다. 따라서, 진동판(621)의 변위도 커진다. 이때, 진동판(621)과 캐비티(631)의 접점 α에는, 상정보다 큰 응력 F2가 생기는 경우가 있다.

또한, 진동판(621)과 캐비티(631)의 접점에 생기는 응력은, 방향 Y에 있어서의 진동판(621)과 캐비티(631)의 접점의 위치에 따라 상이한 경우가 있다. 구체적으로는, 진동판(621)과 캐비티(631)의 접점에 생기는 응력은, 진동판(621)과 캐비티(631)의 접점으로서, 진동판(621)의 방향 Z에 있어서의 변위가 최대가 되는 점에 있어서 보다 큰 응력이 생긴다.

이와 같은 진동판(621)에 생기는 변위의 요인으로서는, 예컨대, 진동판(621)에 생기는 고유 진동을 들 수 있다. 도 17은 진동판(621)을 방향 Z로부터 본 경우의 평면도이다. 도 17에 나타내는 바와 같이, 본 실시 형태에 있어서의 캐비티(631)는, 방향 Y를 따른 긴 형상이고, 진동판(621)에는, 방향 Y를 따른 고유 진동이 생기는 경우가 있다. 이와 같은 고유 진동은, 진동판(621)과 캐비티(631)가 접하는 제 1 접점 DL과, 제 2 접점 DR의 사이의 진동 영역 D에서 생긴다.

도 18은 진동판(621)에 1차의 고유 진동이 생긴 경우를 예시한 도면이다. 도 18에 나타내는 바와 같이, 진동판(621)에 1차의 고유 진동이 생긴 경우, 해당 고유 진동에 기인하는 진동판(621)의 변위 ΔD는, 진동 영역 D의 중앙부에서 최대가 된다. 구체적으로는, 진동 영역 D에 있어서, 제 1 접점 DL로부터 제 2 접점 DR까지의 거리를 d로 한 경우, 제 1 접점 DL로부터의 거리가 d/2이고 제 2 접점 DR로부터의 거리가 d/2가 되는 점에서 진동판(621)의 변위 ΔD가 최대가 된다.

또한, 도 19는 진동판(621)에 3차의 고유 진동이 생긴 경우를 예시한 도면이다. 도 19에 나타내는 바와 같이, 진동판(621)에 3차의 고유 진동이 생긴 경우, 해당 고유 진동에 기인하는 진동판(621)의 변위 ΔD는, 제 1 접점 DL로부터의 거리가 d/2이고 제 2 접점 DR로부터 d/2가 되는 점과, 제 1 접점 DL로부터의 거리가 d/6이 되는 점과, 제 2 접점 DR로부터의 거리가 d/6이 되는 점에서 최대가 된다.

이상과 같이, 방향 Y에 있어서, 진동판(621)의 변위 ΔD가 최대가 되는 점에 있어서의 진동판(621)과 캐비티(631)의 접점 α에는, 보다 큰 응력 F2가 가해질 우려가 있다.

또한, 슬립 모드 등의 장시간 계속되는 동작 모드에 있어서는, 응력 F2가 진동판(621)의 접점 α에 장시간 계속하여 가해질 우려가 있고, 그 결과, 진동판(621)에 크랙이 생길 우려가 있다. 또한, 진동판(621)에 상정보다 큰 변위가 생긴 상태에서, 인쇄 모드로 천이한 경우, 잉크의 토출시에 있어서의 압전 소자(60)의 변위에 수반하여 진동판(621)에 필요 이상의 부하가 가해질 우려가 있고, 그 결과, 진동판(621)에 크랙이 생길 우려가 있다.

만일 진동판(621)에 크랙이 생긴 경우, 해당 크랙으로부터 캐비티(631)에 충전된 잉크가 새어나온다. 그 때문에, 캐비티(631)의 내부 용적의 변화에 대하여 토출되는 잉크량에 격차가 생길 우려가 있다. 그 결과, 잉크의 토출 정확도가 악화된다.

또한, 해당 크랙으로부터 새어나온 잉크가, 전극(611, 612)의 쌍방에 부착된 경우, 전극(611)과 전극(612)의 사이에, 해당 잉크를 사이에 둔 전류 경로가 형성된다. 이것에 의해, 전극(612)에 공급되는 기준 전압 신호 VBS의 전압치가 변동할 우려가 있다. 제 1 실시 형태에 나타내는 액체 토출 장치(1)에서는, 기준 전압 신호 VBS가 복수의 전극(612)에 공통으로 공급되고 있다. 그 때문에, 기준 전압 신호 VBS의 전압치가 변동한 경우, 복수의 압전 소자(60)의 변위에 영향을 미친다. 그 결과, 액체 토출 장치(1) 전체의 토출 정확도에 영향을 미칠 우려도 있다.

그래서, 제 1 실시 형태에서는, 압전 소자(60)의 전극(611, 612)에 의도하지 않은 전위차가 생김으로써, 압전 소자(60) 및 진동판(621)에 의도하지 않은 변위가 장시간 계속하여 생기는 것을 저감하기 위해, 전극(611, 612)의 전하를 방출하기 위한 3개의 방전 수단을 구비한다.

도 20은 압전 소자(60)의 전하를 방출하기 위한 방전 수단을 설명하기 위한 도면이다.

또, 도 20에는, 트랜스퍼 게이트(234)에 형성되는 기생 다이오드(241, 242, 243, 244)를 파선으로 나타내고 있다.

제 1 방전 수단은, 도 20에 나타내는 제 1 방전 경로 A를 거쳐서 전하를 방출한다. 구체적으로는, 제 1 방전 수단에서는, 트랜스퍼 게이트(234)에 형성되는 복수의 기생 다이오드를 거쳐서 단자 TG-Out와 전극(611)의 사이에 축적된 전하, 및 단자 Com-Out와 단자 TG-In의 사이에 축적된 전하를 방출한다.

여기서, 트랜스퍼 게이트(234)에 형성되는 기생 다이오드(241, 242, 243, 244)의 상세에 대하여, 도 21을 이용하여 구체적으로 설명한다.

도 21은 트랜스퍼 게이트(234)를 구성하는 트랜지스터(235, 236)를 모식적으로 나타내는 단면도이다.

도 21에 나타내는 바와 같이, 트랜지스터(235)는, 폴리실리콘(252), N형 확산층(253, 254) 및 복수의 전극을 포함한다.

N형 확산층(253, 254)은, P 기판(251) 상에 서로 이간하여 형성되어 있다. 또한, 폴리실리콘(252)은, 도시하지 않은 절연층을 사이에 두고 N형 확산층(253)과 N형 확산층(254)의 사이에 형성되어 있다.

폴리실리콘(252)에는 전극(255)이 형성되어 있다. 또한, N형 확산층(253)에는 전극(256)이 형성되어 있다. 또한, N형 확산층(254)에는 전극(257)이 형성되어 있다.

그리고, 전극(255)이 게이트 단자로서 기능하고, 전극(256, 257)의 어느 한쪽이 드레인 단자, 다른 쪽이 소스 단자로서 기능한다. 또, 제 1 실시 형태에서는, 전극(256)을 드레인 단자, 전극(257)을 소스 단자로 하여 설명한다.

이상과 같이 구성된 트랜지스터(235)에는, P 기판(251)과 N형 확산층(253)의 접촉면 및 P 기판(251)과 N형 확산층(254)의 접촉면의 각각에 PN 접합이 형성된다. 따라서, 트랜지스터(235)에는, P 기판(251)을 애노드, N형 확산층(253)을 캐소드로 하는 기생 다이오드(243)와, P 기판(251)을 애노드, N형 확산층(254)을 캐소드로 하는 기생 다이오드(244)가 형성된다.

또한, P 기판(251)에는, 전극(258)이 형성되어 있다. 트랜지스터(235)는, P 기판(251)에 형성되므로, 전극(258)은, 트랜지스터(235)의 백 게이트 단자로서 기능한다. 또, 전극(258)에는 그라운드 전위가 공급된다.

트랜지스터(236)는, N 웰(261), 폴리실리콘(262), P형 확산층(263, 264) 및 복수의 전극을 포함한다.

P형 확산층(263, 264)은, P 기판(251)에 형성된 N 웰(261) 상에 서로 이간하여 형성되어 있다. 또한, 폴리실리콘(262)은, 도시하지 않은 절연층을 사이에 두고 P형 확산층(263)과 P형 확산층(264)의 사이에 형성되어 있다.

폴리실리콘(262)에는 전극(265)이 형성되어 있다. 또한, P형 확산층(263)에는 전극(266)이 형성되어 있다. 또한, P형 확산층(264)에는 전극(267)이 형성되어 있다.

그리고, 전극(265)이 게이트 단자로서 기능하고, 전극(266, 267)의 어느 한쪽이 드레인 단자, 다른 쪽이 소스 단자로서 기능한다. 또, 제 1 실시 형태에서는, 전극(266)을 드레인 단자, 전극(267)을 소스 단자로 하여 설명한다.

이상과 같이 구성된 트랜지스터(236)에는, N 웰(261)과 P형 확산층(263)의 접촉면 및 N 웰(261)과 P형 확산층(264)의 접촉면의 각각에 PN 접합이 형성된다. 따라서, 트랜지스터(236)에는, P형 확산층(263)을 애노드, N 웰(261)을 캐소드로 하는 기생 다이오드(242)와, P형 확산층(264)을 애노드, N 웰(261)을 캐소드로 하는 기생 다이오드(241)가 형성된다.

또한, N 웰(261)에는, 전극(268)이 형성되어 있다. 트랜지스터(236)는, N 웰(261)에 형성되므로, 전극(268)은, 트랜지스터(236)의 백 게이트 단자로서 기능한다. 또, 전극(268)에는 전압 VHV-TG가 공급된다.

도 20으로 돌아가, 이상에 설명한 기생 다이오드(241, 242, 243, 244)를 포함하는 제 1 방전 경로 A를 거치는 제 1 방전 수단에 대하여 설명한다.

제 1 방전 수단에서는, 우선, H 레벨의 방전 제어 신호 DIS1이 급전 제어 신호 생성 회로(430)에 공급된다.

급전 제어 신호 생성 회로(430)에 공급된 방전 제어 신호 DIS1은, 인버터(431)를 거쳐서 트랜지스터(432)에 공급된다. 이것에 의해, 트랜지스터(432)는 오프로 제어된다.

전술한 바와 같이, 트랜지스터(432)가 오프로 제어된 경우, 급전 전환 회로(70)의 트랜지스터(473)는 온으로 제어된다. 트랜지스터(473)가 온으로 제어되면, 전압 VHV-TG는 저항(475)을 거쳐서 공급되는 그라운드 전위가 된다. 이것에 의해, 트랜스퍼 게이트(234)를 구성하는 트랜지스터(236)의 전극(268)이 그라운드 전위가 된다. 따라서, 단자 COM-Out와 단자 TG-In이 접속되는 노드 a의 전위는, 기생 다이오드(241)를 거쳐서 그라운드 전위가 된다. 마찬가지로, 단자 TG-Out와 전극(611)이 접속되는 노드 b의 전위는, 기생 다이오드(242)를 거쳐서 그라운드 전위가 된다.

바꾸어 말하면, 노드 a에 축적된 전하는, 기생 다이오드(241), 저항(475) 및 트랜지스터(473)를 거쳐서 방출되고, 마찬가지로, 노드 b에 축적된 전하는, 기생 다이오드(242), 저항(475) 및 트랜지스터(473)를 거쳐서 방출된다.

이상과 같이 제 1 방전 수단에서는, 방전 제어 신호 DIS1에 근거하여, 급전 전환 회로(70)가 전압 VHV-TG의 전위를 그라운드 전위로 한다. 이것에 의해, 노드 a 및 노드 b에 축적된 전하는, 기생 다이오드(241, 242)를 거쳐서 방출된다. 따라서, 전극(611)에 의도하지 않은 전하가 축적되는 것이 저감된다.

또한, 제 1 방전 수단에 의해 방출되는 노드 a 및 노드 b의 전하는, 트랜스퍼 게이트(234)의 단자 TG-In, TG-Out의 전하이다. 따라서, 제 1 방전 수단에 의한 전하의 방출은, 트랜스퍼 게이트(234)가 온으로 제어되고 있는지, 오프로 제어되고 있는지에 관계없이 가능하게 된다. 이 때문에, 전극(611)에 의도하지 않은 전하가 축적될 가능성을 더 저감할 수 있다.

또, 급전 전환 회로(70)의 구성은, 상술한 구성으로 한정되는 것이 아니고, 트랜지스터(236)의 전극(268)의 전위를 그라운드 전위로 전환하는 것이 가능한 구성이면 된다.

다음으로 제 2 방전 수단에 대하여 설명한다. 제 2 방전 수단에서는, LC 방전 회로(530)를 포함하는 제 2 방전 경로 B를 거쳐서 노드 a에 축적된 전하를 방출한다.

제 2 방전 수단에 의해 전하를 방출하는 경우, 우선, H 레벨의 방전 제어 신호 DIS2가 LC 방전 회로(530)의 트랜지스터(532)에 공급된다. 이것에 의해, 트랜지스터(532)는 온으로 제어된다. 따라서, 노드 a의 전위는, 저항(571, 531) 및 트랜지스터(532)를 거쳐서 공급되는 그라운드 전위가 된다. 바꾸어 말하면, 노드 a에 축적된 전하는, 저항(571, 531) 및 트랜지스터(532)를 거쳐서 방출된다.

구동 신호 생성 회로(50)의 동작이 정지하고 있는 경우, 노드 a에는, 저항(572, 571)을 거쳐서 전압 VHV가 공급되는 경우가 있다. 제 2 방전 수단에서는, 노드 a의 전하의 방출이 가능하게 되기 때문에, 노드 a에 전압 VHV에 기인하는 전하가 축적되는 것을 저감할 수 있다.

이상과 같이 제 2 방전 수단에서는, 노드 a의 전하를 방출하는 것이 가능하기 때문에, 노드 a의 전위를 내릴 수 있다. 따라서, 트랜스퍼 게이트(234)의 단자 TG-In으로부터 단자 TG-Out에 생기는 리크 전류가 저감된다. 즉, 리크 전류에 기인하여 노드 b의 전압이 상승하는 것을 저감할 수 있다. 따라서, 전극(611)에 의도하지 않은 전하가 축적될 가능성을 더 저감할 수 있다.

또, LC 방전 회로(530)는, 노드 a의 전하를 방출하는 것이 가능한 구성이면 되고, 예컨대, 트랜지스터(551)의 소스 단자 및 트랜지스터(552)의 드레인 단자가 공통으로 접속되는 접속점에 마련되더라도 좋다.

다음으로, 제 3 방전 수단에 대하여 설명한다. 제 3 방전 수단에서는, 기준 전압 신호 생성 회로(450)의 트랜지스터(453)를 포함하는 제 3 방전 경로 C를 거쳐서, 전극(612)과 단자 Vbs-Out가 접속되는 노드 c에 축적되는 전하를 방출한다.

제 3 방전 수단에 의해 전하를 방출하는 경우, 우선, H 레벨의 방전 제어 신호 DIS3이 기준 전압 신호 생성 회로(450)의 트랜지스터(453)에 공급된다. 이것에 의해 트랜지스터(453)는 온으로 제어된다. 따라서, 노드 c의 전위는, 저항(456) 및 트랜지스터(453)를 거쳐서 공급되는 그라운드 전위가 된다. 바꾸어 말하면, 노드 c에 축적된 전하는, 저항(456) 및 트랜지스터(453)를 거쳐서 방출된다.

전술한 바와 같이, 압전 소자(60)는 전극(611)의 전압과 전극(612)의 전압의 전위차에 의해 변위한다. 제 3 방전 수단에 의해, 노드 c에 축적되는 전하를 방출함으로써, 전극(612)에 의도하지 않은 전압이 공급되는 것을 저감할 수 있다. 따라서, 압전 소자(60)에 의도하지 않은 변위가 생기는 것을 더 저감하는 것이 가능하게 된다.

제 1 실시 형태에서는, 상술한 제 1 방전 수단, 제 2 방전 수단 및 제 3 방전 수단에 의한 전하의 방출은, 이행 모드에서 실행된다. 그래서, 도 22를 이용하여, 제 1 실시 형태에 있어서의 제 1 방전 수단, 제 2 방전 수단 및 제 3 방전 수단에 의한 전하의 방출 방법에 대하여 설명한다.

도 22는 이행 모드의 동작을 설명하기 위한 플로차트이다.

우선, 제어 회로(100)는, 동작 모드가 이행 모드로 천이하기 전에, 구동 신호 COM의 전압치가 기준 전압 신호 VBS의 전압치에 가까워지도록 제어한다(S171). 구체적으로는, 제어 회로(100)는, 구동 신호 생성 회로(50)에 대하여 구동 신호 COM의 전압치가 기준 전압 신호 VBS의 전압치가 되는 구동 데이터 신호 DRV를 공급한다. 그리고, 구동 신호 생성 회로(50)는, 공급된 구동 데이터 신호 DRV에 근거하여 구동 신호 COM의 전압치를 기준 전압 신호 VBS의 전압치에 가까워지도록 제어한다.

이행 모드에서는, 동작 모드가 슬립 모드로 천이하는 과정에 있어서 구동 신호 COM 및 기준 전압 신호 VBS의 쌍방의 전압치가 변동하는 경우가 있다. 그 때문에, 이행 모드로 천이하기 전에, 구동 신호 COM의 전압치를 기준 전압 신호 VBS의 전압치에 가까워지도록 제어함으로써, 이행 모드에 있어서 압전 소자(60)에 의도하지 않은 전위차가 생길 가능성을 저감할 수 있다.

또, 구동 신호 COM의 전압치를 기준 전압 신호 VBS의 전압치에 가까워지도록 제어한다는 것은, 바람직하게는, 구동 신호 COM의 전압치와 기준 전압 신호 VBS의 전압치가 동일한 것을 의미하지만, 광의로는, 구동 신호 COM과 기준 전압 신호 VBS의 전위차에 의해 압전 소자(60)에 의도하지 않은 변위가 생기지 않을 정도로 전압치가 가까워지도록 제어하면 된다. 구체적으로는, 구동 신호 COM과 기준 전압 신호 VBS의 전위차가 2V 이하가 되도록 제어되는 것이 바람직하다.

그리고, 구동 신호 COM의 전압치와 기준 전압 신호 VBS의 전압치가 충분히 가까워진 경우, 제어 회로(100)는, 동작 모드를 이행 모드로 제어한다(S172).

동작 모드가 이행 모드로 천이한 후, 제어 회로(100)는, 트랜스퍼 게이트(234)를 오프하도록 제어한다(S173). 이것에 의해, 전극(611)에 공급되는 전압은, 이행 모드로 천이하기 직전의 전압, 즉, 기준 전압 신호 VBS의 전압에 충분히 가까워진 전압으로 유지된다.

트랜스퍼 게이트(234)가 오프로 제어된 후, 소정의 시간 경과한 경우, 제어 회로(100)는, 제 2 방전 수단에 의한 전하의 방출을 제어한다(S174). 구체적으로는, 제어 회로(100)는, H 레벨의 방전 제어 신호 DIS2를 생성하기 위한 구동 데이터 신호 DRV를 구동 신호 생성 회로(50)에 공급한다.

트랜스퍼 게이트(234)가 오프로 제어된 후, 제 2 방전 수단에 의해 노드 a에 축적된 전하가 방출됨으로써, 노드 a의 전압이 저하한다. 따라서, 트랜스퍼 게이트(234)에 생기는 리크 전류가 저감되고, 해당 리크 전류에 기인하는 전극(611)의 전압 상승이 저감된다. 또, 제 2 방전 수단에 의한 전하의 방출은, 인쇄 모드 또는 대기 모드로 천이할 때까지 계속하여 실시되더라도 좋다.

제 2 방전 수단에 의한 전하의 방출이 개시된 후, 소정의 시간 경과한 경우, 제어 회로(100)는, 제 3 방전 수단에 의한 전하의 방출을 제어한다(S175). 구체적으로는, 제어 회로(100)는, H 레벨의 방전 제어 신호 DIS3을 생성하기 위한 구동 데이터 신호 DRV를 구동 신호 생성 회로(50)에 공급한다. 제 1 방전 수단에 의해 노드 b에 축적된 전하를 방출하기 전에, 제 3 방전 수단에 의해 노드 c에 축적된 전하를 방출함으로써, 전극(612)에 공급되는 전압이, 전극(611)에 공급되는 전압에 대하여 커지는 것이 저감된다. 즉, 인쇄 동작시에 압전 소자(60)에 생기는 변위와는 역방향의 변위가 압전 소자(60)에 생기는 것을 저감하는 것이 가능하게 된다. 이것에 의해, 압전 소자(60) 및 진동판(621)에 생기는 스트레스를 저감하는 것이 가능하게 된다.

또, 제 2 방전 수단에 의한 전하의 방출과 제 3 방전 수단에 의한 전하의 방출은, 예컨대, 제어 회로(100)에 의해 동시에 실행되더라도 좋고, 또한, 제 3 방전 수단에 의한 전하의 방출이 먼저 실행된 후, 제 2 방전 수단에 의한 전하의 방출이 실행되더라도 좋다. 또한, 제 3 방전 수단에 의한 전하의 방출은, 인쇄 모드 또는 대기 모드로 천이할 때까지 계속하여 실시되더라도 좋다.

그리고, 제 2 방전 수단 및 제 3 방전 수단에 의한 전하의 방출이 개시된 후, 소정의 시간 경과한 경우, 제어 회로(100)는, 제 1 방전 수단에 의한 전하의 방출을 제어한다(S176). 구체적으로는, 제어 회로(100)는, H 레벨의 방전 제어 신호 DIS1을 생성하기 위한 구동 데이터 신호 DRV를 구동 신호 생성 회로(50)에 공급한다. 이것에 의해, 전극(611)에 축적되는 전하가 방출된다. 따라서, 압전 소자(60)에 의도하지 않은 전압이 생길 가능성이 저감되고, 압전 소자(60) 및 진동판(621)에 의도하지 않은 변위가 생기는 것이 저감된다. 또, 제 1 방전 수단에 의한 전하의 방출은, 인쇄 모드 또는 대기 모드로 천이할 때까지 계속하여 실시되더라도 좋다.

상술한 제 1 방전 수단, 제 2 방전 수단 및 제 3 방전 수단에 의한 전하의 방출이 개시된 후, 소정의 시간이 경과한 경우, 제어 회로(100)는, 도 3에 나타내는 바와 같이 동작 모드를 슬립 모드로 천이시킨다. 또, 제 1 방전 수단, 제 2 방전 수단 및 제 3 방전 수단에 의한 전하의 방출은, 슬립 모드에 있어서 계속하여 실시되더라도 좋다.

1.7. 구동 신호의 이상 검출

압전 소자(60)에 의도하지 않은 전하가 축적됨으로써 생기는 전위차에 의해, 압전 소자(60)에 의도하지 않은 변위가 장시간 계속하여 생기는 요인으로서는, 상술한 바와 같이 슬립 모드에 있어서 압전 소자(60)에 의도하지 않은 전하가 축적되는 것을 들 수 있다. 그 외의 요인으로서, 인쇄 모드에 있어서 구동 신호 COM이 정상적으로 출력되지 않고, 일정한 전압치를 계속하여 출력하는 요인을 들 수 있다.

그래서, 액체 토출 장치(1)는, 구동 신호 COM의 출력이 소정의 범위 내인지 여부를 검출하고, 구동 신호 COM이 일정한 전압을 출력하고 있는지 여부를 검출하는 검출 회로(320)를 구비한다. 또한, 액체 토출 장치(1)는, 검출 회로(320)의 검출 결과에 근거하여 구동 신호 COM이 정상인지 여부, 구체적으로는, 구동 신호 COM이 일정한 전압을 소정의 기간 계속하여 출력하고 있는지의 판정을 행하는 판정 회로(350)를 구비한다.

구동 신호 COM이 일정한 전압을 계속하여 출력하는 요인으로서는, 구동 신호 생성 회로(50)에 공급되는 원 구동 신호 dA가 갱신되어 있지 않은 것, 및 원 구동 신호 dA를 갱신하기 위한 클록 신호가 공급되고 있지 않은 것을 들 수 있다. 그래서, 제 1 실시 형태에 있어서의 액체 토출 장치(1)에서는, 검출 회로(320)가, 원 구동 신호 dA가 갱신되어 있는지 여부 및 원 구동 신호 dA를 갱신하기 위한 클록 신호가 공급되고 있는지 여부를 검출하고, 판정 회로(350)가, 검출 회로(320)의 검출 결과에 근거하여, 구동 신호 COM이 일정한 전압을 계속하여 출력하고 있는지 여부의 판정을 행한다.

제 1 실시 형태에 있어서의 검출 회로(320) 및 판정 회로(350)의 구성 및 동작의 상세에 대하여 도 23 내지 도 29를 이용하여 설명한다. 도 23은 DAC 회로(310), 검출 회로(320) 및 판정 회로(350)의 전기 구성을 나타내는 블록도이다.

DAC 회로(310)는, DAC 인터페이스(I/F : Interface)(311), 비교기(312), 래치 회로(313) 및 DAC(314)를 포함한다.

DAC 인터페이스(311)에는, 클록 신호 φ1 및 원 구동 신호 dA가 공급된다. 그리고, DAC 인터페이스(311)는, 클록 신호 φ1에 따라 원 구동 신호 dA를 받아들이고, 원 구동 신호 dA에 근거하는 신호 S1을 비교기(312)에 출력한다.

비교기(312)는, 신호 S1을 이번 공급된 데이터 신호로 하고, 또한, 후술하는 래치 회로(313)로부터 공급되는 신호 S2를 전회 공급된 데이터 신호로 하여 비교한다. 구체적으로는, 비교기(312)는, 신호 S1과 신호 S2의 비교 결과가 소정의 범위 내인 경우, 신호 S1을 래치 회로(313)에 출력한다. 한편, 비교기(312)는, 신호 S1과 신호 S2의 비교 결과가 소정의 범위 외인 경우, 소정의 데이터 신호를 래치 회로(313)에 출력한다.

래치 회로(313)는, 클록 신호 φ2의 하강에서 비교기(312)로부터 입력되는 데이터 신호를 래치한다. 래치 회로(313)는, 래치한 데이터 신호를 신호 S2로서 DAC(314), 비교기(312) 및 검출 회로(320)에 출력한다.

DAC(314)는, 신호 S2를 디지털-아날로그 변환하고 아날로그의 원 구동 신호 aA로서 도 4에 나타내는 구동 회로(51)에 출력한다.

검출 회로(320)는, 갱신 검출 회로(321), 클록 검출 회로(322), NAND 회로(323) 및 발진 회로(330)를 포함한다.

갱신 검출 회로(321)는, 래치 회로(324, 326) 및 비교기(325)를 포함한다.

래치 회로(324)는, 클록 신호 φ2의 상승에서 신호 S2를 래치하고 신호 S3으로서 비교기(325)에 출력한다.

비교기(325)에는, 신호 S2 및 신호 S3이 입력된다. 그리고, 비교기(325)는, 신호 S2와 신호 S3을 비교한다. 구체적으로는, 비교기(325)는, 신호 S2와 신호 S3이 동일한 경우에 신호 S4로서 L 레벨의 신호를 출력하고, 상이한 경우에 신호 S4로서 H 레벨의 신호를 출력한다.

래치 회로(326)는, 클록 신호 φ2의 상승에서 신호 S4를 래치한다. 그리고, 래치 회로(326)는 래치한 신호 S4를 갱신 검출 회로(321)의 출력 신호인 신호 S5로서 NAND 회로(323)에 출력한다.

또, 비교기(325)는, 입력되는 데이터 신호의 모든 데이터 비트를 비교하고, 입력되는 데이터 신호가 동일한지 상이한지의 비교를 하더라도 좋고, 또한, 예컨대 특정한 데이터 비트만을 비교하고, 입력되는 데이터 신호가 동일한지 상이한지의 비교를 하더라도 좋다. 구체적으로는, 입력되는 데이터 신호의 상위 수 비트, 또는 하위 수 비트의 데이터 비트만을 비교하더라도 좋다.

클록 검출 회로(322)는, 분주 회로(327), 래치 회로(328) 및 미분 회로(329)를 포함한다.

분주 회로(327)는, 클록 신호 φ2를 분주한 신호 S6을 출력한다.

래치 회로(328)는, 발진 회로(330)로부터 공급되는 클록 신호 CLK의 상승에서 신호 S6을 래치하고 신호 S7로서 출력한다.

미분 회로(329)에는, 분주 회로(327)로부터 출력된 신호 S6 및 래치 회로(328)로부터 출력된 신호 S7이 입력된다. 미분 회로(329)는, 입력되는 데이터 신호의 배타적 논리합을 연산하고 출력한다. 즉, 미분 회로(329)는, 신호 S6의 논리 레벨과 신호 S7의 논리 레벨이 상이한 경우에 신호 S8로서 H 레벨의 신호를 출력하고, 동일한 경우에 신호 S8로서 L 레벨의 신호를 출력한다. 그리고, 미분 회로(329)는, 신호 S8을 클록 검출 회로(322)의 출력 신호로서 NAND 회로(323)에 출력한다.

NAND 회로(323)는, 갱신 검출 회로(321)로부터 출력되는 신호 S5 및 클록 검출 회로(322)로부터 출력되는 신호 S8의 논리 레벨이 모두 H 레벨인 경우, L 레벨의 리셋 신호 RST를 출력한다. 또한, NAND 회로(323)는, 신호 S5 및 신호 S8의 적어도 어느 한쪽의 논리 레벨이 L 레벨인 경우, H 레벨의 리셋 신호 RST를 출력한다. 이 리셋 신호 RST가, 검출 회로(320)의 출력 신호로서 판정 회로(350)에 공급된다.

판정 회로(350)는, 카운터(351) 및 디코더(352)를 포함한다.

카운터(351)는, H 레벨의 리셋 신호 RST가 입력되고 있는 경우, 클록 신호 CLK의 하강에서 카운트 값을 인크리먼트 하여 해당 카운트 값을 디코더(352)에 출력한다. 또한, 카운터(351)는, L 레벨의 리셋 신호 RST가 입력된 경우, 카운트 값을 0으로 리셋하여 해당 카운트 값을 디코더(352)에 출력한다.

디코더(352)는, 카운터(351)로부터 입력되는 카운트 값이 소정의 값을 넘은 경우, 즉, 판정 회로(350)에 소정의 기간 계속하여 H 레벨의 신호가 입력된 경우, 구동 신호 COM이 일정한 전압을 계속하여 출력하고 있다고 판정하여 에러 신호 ERR을 출력한다.

여기서, 도 24 내지 도 27을 이용하여 검출 회로(320)에 있어서의 원 구동 신호 dA가 갱신되어 있는지 여부의 검출 방법 및 클록 신호 φ2가 공급되고 있는지 여부의 검출 방법에 대하여 구체적으로 설명한다.

도 24는 원 구동 신호 dA가 갱신되어 있는 경우에 있어서의 검출 회로(320)의 동작을 설명하기 위한 타이밍 차트이다.

DAC 인터페이스(311)는, 공급되는 원 구동 신호 dA를 클록 신호 φ1에 근거하여 받아들임으로써 신호 S1을 생성한다. 그리고, 신호 S1을 비교기(312)에 공급한다. 구체적으로는, DAC 인터페이스(311)는, 원 구동 신호 dA로서 공급된, 5비트의 데이터 신호 Da[9-5]와 5비트의 데이터 신호 Da[4-0]을 클록 신호 φ1에 근거하여 순차적으로 받아들이고, 결합함으로써 신호 S1을 생성한다.

비교기(312)는, 신호 S1과 래치 회로(313)로부터 입력되는 신호 S2를 비교한다. 그리고, 비교기(312)는, 해당 비교 결과에 근거하여 데이터 신호 Da를 출력한다.

래치 회로(313)는, 클록 신호 φ2의 하강에 있어서 비교기(312)가 출력하는 데이터 신호 Da를 신호 S2로서 래치한다.

래치 회로(324)는, 클록 신호 φ2의 상승에 있어서 래치 회로(313)에서 래치된 데이터 신호 Da를 신호 S3으로서 래치한다.

비교기(325)에는, 신호 S2 및 신호 S3이 입력되고, 입력되는 신호가 동일한 경우에 L 레벨의 신호를 출력하고, 상이한 경우에 H 레벨 신호를 출력한다.

구체적으로는, 래치 회로(324)는, 클록 신호 φ2의 상승에 있어서 데이터 신호 Da를 신호 S3으로서 래치한다. 이때, 래치 회로(313)는, 신호 S2로서 데이터 신호 Da를 유지한다. 따라서, 비교기(325)에는 동일한 데이터 신호 Da가 공급된다. 그 결과, 비교기(325)는 신호 S4로서 L 레벨의 신호를 출력한다.

래치 회로(313)는, 다음의 클록 신호 φ2의 하강에 있어서 데이터 신호 Db를 신호 S2로서 래치한다. 이때, 래치 회로(324)는, 신호 S3으로서 데이터 신호 Da를 유지한다. 따라서, 비교기(325)에는, 상이한 데이터 신호인 데이터 신호 Da와 데이터 신호 Db가 입력된다. 그 결과, 비교기(325)는 H 레벨의 신호를 출력한다.

래치 회로(326)는, 클록 신호 φ2의 상승으로서, 또한 래치 회로(324)가 신호 S2를 래치하기 전에 신호 S4를 래치한다. 따라서, 래치 회로(326)는 신호 S5로서 H 레벨의 신호를 래치하고 갱신 검출 회로(321)의 출력 신호로서 NAND 회로(323)에 출력한다.

다음으로, 도 25를 이용하여 원 구동 신호 dA가 갱신되어 있지 않은 경우에 있어서의 검출 회로(320)의 동작에 대하여 설명한다. 도 25는 원 구동 신호 dA가 갱신되어 있지 않은 경우에 있어서의 검출 회로(320)의 동작을 설명하기 위한 타이밍 차트이다.

DAC 인터페이스(311)는, 원 구동 신호 dA가 갱신되어 있는 경우와 마찬가지로, 공급되는 원 구동 신호 dA를 클록 신호 φ1에 근거하여 순차적으로 받아들이고, 결합함으로써 신호 S1을 생성한다.

비교기(312)는, 신호 S1과 래치 회로(313)로부터 입력되는 신호 S2를 비교한다. 그리고, 비교기(312)는, 해당 비교 결과에 근거하여 데이터 신호 Da를 출력한다.

래치 회로(313)는, 클록 신호 φ2의 하강에 있어서 비교기(312)가 출력하는 데이터 신호 Da를 신호 S2로서 래치한다.

래치 회로(324)는, 클록 신호 φ2의 상승에 있어서 데이터 신호 Da를 신호 S3으로서 래치한다. 이때, 래치 회로(313)는, 신호 S2로서 데이터 신호 Da를 유지한다. 따라서, 비교기(325)에는 동일한 데이터 신호 Da가 공급된다. 그 결과, 비교기(325)는 신호 S4로서 L 레벨의 신호를 출력한다.

원 구동 신호 dA가 갱신되지 않는 경우, 래치 회로(313)는, 다음의 클록 신호 φ2의 하강에 있어서 데이터 신호 Da를 신호 S2로서 재차 래치한다. 이때, 래치 회로(324)는, 신호 S3으로서 데이터 신호 Da를 유지한다. 따라서, 비교기(325)에는, 동일한 데이터 신호 Da가 입력된다. 그 결과, 비교기(325)는 L 레벨의 신호를 출력한다.

래치 회로(326)는, 클록 신호 φ2의 상승으로서, 또한 래치 회로(324)가 신호 S2를 래치하기 전에 신호 S4를 래치한다. 따라서, 래치 회로(326)는 신호 S5로서 L 레벨의 신호를 래치하고 갱신 검출 회로(321)의 출력 신호로서, NAND 회로(323)에 공급한다.

이상과 같이, 갱신 검출 회로(321)는, 원 구동 신호 dA가 갱신된 경우에 신호 S5로서 H 레벨의 신호를 NAND 회로(323)에 출력하고, 원 구동 신호 dA가 갱신되어 있지 않은 경우에 신호 S5로서 L 레벨의 신호를 NAND 회로(323)에 출력한다.

다음으로, 도 26, 도 27을 이용하여 클록 신호 φ2가 공급되고 있는지 여부의 검출 방법의 상세에 대하여 설명한다. 도 26은 클록 신호 φ2가 공급되고 있는 경우에 있어서의 검출 회로(320)의 동작을 설명하기 위한 타이밍 차트이다.

분주 회로(327)는, 클록 신호 φ2를 분주한 신호 S6을 출력한다.

래치 회로(328)는, 클록 신호 CLK의 상승에서 신호 S6을 신호 S7로서 래치한다.

제 1 실시 형태에서는, 클록 신호 CLK는, 클록 신호 φ2와의 주기가 상이하다. 즉, 클록 신호 φ2가 정상적으로 입력되고 있는 경우, 신호 S6과 신호 S7의 논리 레벨이 상이한 타이밍이 발생한다.

따라서, 클록 신호 CLK의 상승에서 래치 회로(328)가 신호 S6을 래치한 후, 다음으로 클록 신호 CLK가 상승할 때까지의 기간에 있어서, 신호 S6의 논리 레벨이 클록 신호 φ2에 근거하여 변화한 경우, 미분 회로(329)에 입력되는 신호 S6과 신호 S7의 논리 레벨이 상이하다.

미분 회로(329)는, 신호 S6과 신호 S7의 논리 레벨이 동일한 경우, L 레벨의 신호 S8을 클록 검출 회로(322)의 출력 신호로서 NAND 회로(323)에 출력한다. 또한, 미분 회로(329)는, 신호 S6과 신호 S7의 논리 레벨이 상이한 경우, H 레벨의 신호 S8을 클록 검출 회로(322)의 출력 신호로서 NAND 회로(323)에 출력한다. 즉, 클록 신호 φ2가 공급되고 있는 경우, 클록 검출 회로(322)는, 신호 S8로서 H 레벨의 신호와 L 레벨의 신호를 교대로 출력한다.

다음으로, 도 27을 이용하여 클록 신호 φ2가 공급되고 있지 않은 경우에 있어서의 검출 회로(320)의 동작에 대하여 설명한다. 도 27은 클록 신호 φ2가 공급되고 있지 않은 경우에 있어서의 검출 회로(320)의 동작을 설명하기 위한 타이밍 차트이다.

분주 회로(327)는, 클록 신호 φ2가 공급되고 있지 않은 경우, H 레벨 또는 L 레벨의 신호 S6을 계속하여 출력한다. 또, 도 27의 설명에서는, 신호 S6으로서 H 레벨 신호를 출력하고 있는 것으로 하여 설명을 행하지만, L 레벨 신호이더라도 좋다.

래치 회로(328)는, 클록 신호 CLK의 상승에서 신호 S6을 신호 S7로서 래치한다.

미분 회로(329)에는, H 레벨의 신호 S6과 H 레벨의 신호 S7이 입력된다. 따라서, L 레벨의 신호 S8을 클록 검출 회로(322)의 출력 신호로서, NAND 회로(323)에 공급한다.

이상과 같이, 클록 검출 회로(322)는, 클록 신호 φ2가 공급되고 있는 경우, 신호 S8로서 H 레벨과 L 레벨이 교대로 생기는 출력 신호를 NAND 회로(323)에 출력한다. 또한, 클록 검출 회로(322)는, 클록 신호 φ2가 공급되고 있지 않은 경우, 신호 S8로서 L 레벨의 출력 신호를 계속하여 NAND 회로(323)에 출력한다.

NAND 회로(323)에는, 갱신 검출 회로(321)가 출력하는 신호 S5 및 클록 검출 회로(322)가 출력하는 신호 S8이 입력된다. 그리고, NAND 회로(323)는 갱신 검출 회로(321)의 출력 및 클록 검출 회로(322)의 출력의 쌍방이 H 레벨의 신호인 경우, L 레벨의 리셋 신호 RST를 출력한다.

전술한 바와 같이, 갱신 검출 회로(321)는, 원 구동 신호 dA가 갱신된 경우에 신호 S5로서 H 레벨의 출력 신호를 NAND 회로(323)에 출력하고, 원 구동 신호 dA가 갱신되어 있지 않은 경우에 신호 S5로서 L 레벨의 출력 신호를 NAND 회로(323)에 출력한다. 또한, 클록 검출 회로(322)는, 클록 신호 φ2가 공급되고 있는 경우, 신호 S8로서 H 레벨의 출력 신호와 L 레벨의 출력 신호를 교대로 NAND 회로(323)에 출력하고, 클록 신호 φ2가 공급되고 있지 않은 경우, 신호 S8로서 L 레벨의 출력 신호를 계속하여 NAND 회로(323)에 출력한다.

따라서, NAND 회로(323)는, 원 구동 신호 dA가 갱신된 경우, 또한 클록 신호 φ2가 공급되고 있는 경우로서 H 레벨의 신호를 출력한 경우에, L 레벨의 리셋 신호 RST를 출력하고, 그 외의 상태에서는, H 레벨의 리셋 신호 RST를 출력한다.

다음으로 도 28 및 도 29를 이용하여 판정 회로(350)의 동작에 대하여 설명한다. 도 28은 갱신 검출 회로(321)에 있어서의 원 구동 신호 dA의 검출 동작에 대응지은 판정 회로(350)의 동작을 나타내는 타이밍 차트이다.

전술한 바와 같이, 갱신 검출 회로(321)는, 원 구동 신호 dA가 갱신되어 있는 경우, 신호 S5로서 H 레벨의 신호를 출력한다.

NAND 회로(323)는, 입력되는 신호 S5가 H 레벨인 경우, 또한 신호 S8이 H 레벨인 경우에 L 레벨의 신호를 출력한다. 이때, 카운터(351)가 출력하는 카운트 값은, 0으로 리셋된다.

또한, 갱신 검출 회로(321)는, 원 구동 신호 dA가 갱신되어 있지 않은 경우, 신호 S5로서 L 레벨의 신호를 출력한다.

NAND 회로(323)는, 입력되는 신호 S5가 L 레벨인 경우, 신호 S8의 논리 레벨에 관계없이 H 레벨의 신호를 출력한다. 이때, 카운터(351)가 출력하는 카운트 값은, 클록 신호 CLK의 하강에서 인크리먼트 된다.

카운터(351)가 출력하는 카운트 값은, 디코더(352)에 출력된다. 그리고, 디코더(352)는, 해당 카운트 값이 소정의 값을 넘은 경우, 에러 신호 ERR을 출력한다.

다음으로, 클록 검출 회로(322)에 있어서의 클록 신호 φ2의 검출 동작에 대응하는 판정 회로(350)의 동작에 대하여 도 29를 이용하여 설명한다. 도 29는 클록 검출 회로(322)에 있어서의 클록 신호 φ2의 검출 동작에 대응지은 판정 회로(350)의 동작을 나타내는 타이밍 차트이다.

전술한 바와 같이, 클록 검출 회로(322)는, 클록 신호 φ2가 공급되고 있는 경우, 상술한 타이밍에 있어서 논리 레벨이 H 레벨 또는 L 레벨인 신호 S8을 교대로 출력한다. 그리고, NAND 회로(323)는, 신호 S8의 논리 레벨이 H 레벨인 경우, 또한 신호 S5가 H 레벨의 신호를 출력하고 있는 경우에 L 레벨의 신호를 출력한다. 이것에 의해, 카운터(351)가 출력하는 카운트 값은 0으로 리셋된다.

또한, 클록 검출 회로(322)는, 클록 신호 φ2가 공급되고 있지 않은 경우, 신호 S8로서 L 레벨의 신호를 연속하여 출력한다.

NAND 회로(323)는, 신호 S8의 논리 레벨이 L 레벨인 경우, 신호 S5의 논리 레벨에 관계없이 H 레벨의 신호를 출력한다. 이때, 카운터(351)가 출력하는 카운트 값은, 클록 신호 CLK의 하강에 있어서, 인크리먼트 된다.

카운터(351)가 출력하는 카운트 값은, 디코더(352)에 입력된다. 디코더(352)는, 해당 카운트 값이 소정의 값을 넘은 경우, 에러 신호 ERR을 출력한다.

이상과 같이, 판정 회로(350)는, 원 구동 신호 dA의 갱신 및 클록 신호 φ2의 공급의 적어도 어느 한쪽이 행하여지지 않는 경우, 에러 신호 ERR을 출력한다. 이것에 의해, 판정 회로(350)는, 인쇄 모드에 있어서 구동 신호 COM이 일정한 전압 신호를 계속하여 출력하고 있는지 여부의 판정을 행한다. 이것에 의해, 인쇄 모드에 있어서 구동 신호 COM이 일정한 전압 신호를 계속하여 출력되는 것을 검출ㆍ판정하는 것이 가능하게 되고, 따라서, 해당 검출ㆍ판정 결과에 근거하여 저감할 수 있다. 따라서, 압전 소자(60)에 의도하지 않은 직류 전압이 계속하여 공급됨으로써, 압전 소자(60) 및 진동판(621)에 의도하지 않은 변위가 계속하여 가해지는 것을 저감하는 것이 가능하게 된다.

또한, 도 2에 나타내는 바와 같이 에러 신호 ERR은, 제어 회로(100)에 공급된다. 제어 회로(100)는, 에러 신호 ERR에 근거하여, 예컨대, 동작 모드를 이행 모드로 천이한다. 이때, 도 22에 나타내는 바와 같이, 구동 신호 COM의 전압치는, 기준 전압 신호 VBS의 전압치에 가까워지도록 제어된다. 그리고, 압전 소자(60)의 전극(611) 및 전극(612)의 적어도 어느 한쪽의 전하를 방출시킨다. 이것에 의해, 압전 소자(60)에 의도하지 않은 전압이 계속하여 공급되는 것, 또한, 압전 소자(60) 및 진동판(621)에 의도하지 않은 변위가 계속하여 가해지는 것을 더 저감할 수 있다.

여기서, 구동 신호 COM의 전압 파형 Adp, Bdp, Cdp에는, 도 7에 나타내는 바와 같이 일정한 전압치가 생성되는 기간이 있다. 따라서, 카운트 값이 0으로 리셋되고 나서, 소정의 카운트 값에 도달하고 디코더(352)가 에러 신호 ERR을 출력할 때까지의 시간은, 구동 신호 COM의 전압 파형 Adp, Bdp, Cdp가 일정한 전압을 출력하는 시간에 대하여 충분히 길어진다.

1.8. 작용 효과

이상에 설명한 바와 같이, 제 1 실시 형태의 액체 토출 장치(1)에서는, 검출 회로(320)가, 공급된 원 구동 신호 dA와, 전회의 원 구동 신호 dA의 비교를 행하여 원 구동 신호 dA가 갱신되어 있는지 여부를 검출함과 아울러, 클록 신호 φ2가 공급되고 있는지 여부의 검출도 행한다. 이것에 의해, 검출 회로(320)는, 구동 신호 COM이 일정한 전압을 출력하고 있는지 여부를 검출하는 것이 가능하게 된다.

그리고, 판정 회로(350)는, 검출 회로(320)의 검출 결과에 근거하여, 구동 신호 COM이 일정한 전압을 출력하는 기간을 클록 신호 CLK에 근거하여 계측한다. 따라서, 구동 신호 COM이 장시간 계속하여 일정한 전압을 출력하는 것을 저감하는 것이 가능하게 된다.

따라서, 압전 소자(60)에 의도하지 않은 직류 전압으로서, 일정한 전압의 구동 신호 COM이 장시간 계속하여 가해지는 것이 저감된다. 따라서, 압전 소자(60) 및 진동판(621)에 의도하지 않은 변위가 생기는 것이 저감된다.

또한, 제 1 실시 형태에서는, 검출 회로(320)는 디지털의 원 구동 신호 dA에 근거하여, 구동 신호 COM의 전압이 일정한 전압을 출력하고 있는지 여부를 검출하고 있다. 이것에 의해, 구동 신호 생성 회로(50)에서 생기는 노이즈 등의 영향이 저감되고, 해당 검출의 정확도를 높이는 것이 가능하게 된다.

또한, 제 1 실시 형태의 액체 토출 장치(1)에서는, 압전 소자(60)에 공급되는 구동 신호 COM이 장시간 계속하여 일정한 전압을 출력한 경우, 전극(611)에 공급되는 구동 신호 COM의 전압치는, 전극(612)에 공급되는 기준 전압 신호 VBS의 전압치에 가까워지도록 제어된다. 따라서, 압전 소자(60)의 전극(611, 612) 사이에 의도하지 않은 전위차가 생기는 것이 더 저감되고, 압전 소자(60) 및 진동판(621)에 의도하지 않은 변위가 생길 가능성이 더 저감된다.

또한, 제 1 실시 형태의 액체 토출 장치(1)에서는, 압전 소자(60)에 공급되는 구동 신호 COM이 장시간 계속하여 일정한 전압을 출력하는 경우, 에러 신호 ERR에 근거하여 이행 모드로 천이한다. 따라서, 전극(611) 및 전극(612)의 전하가 방출된다. 따라서, 압전 소자(60)의 전극(611, 612) 사이에 의도하지 않은 전위차가 생기는 것이 저감되고, 압전 소자(60) 및 진동판(621)에 의도하지 않은 변위가 생길 가능성을 더 저감하는 것이 가능하게 된다.

또한, 제 1 실시 형태에서는, 구동 신호 COM을 생성하는 구동 회로(51)와, 구동 신호 COM이 일정한 전압을 출력하고 있는지 여부를 검출하는 검출 회로(320)와, 검출 회로(320)의 검출 결과에 근거하여 구동 신호 COM이 일정한 전압을 계속하여 출력하고 있는지 여부를 판정하는 판정 회로가, 구동 신호 생성 회로(50)에 마련되어 있다. 그 때문에, 구동 신호 COM의 생성, 검출 및 판정을 제어 유닛에 의존하지 않고 검출하는 것이 가능하게 된다. 따라서, 생성, 검출 및 판정에 지연이 생길 가능성을 저감하는 것이 가능하게 된다.

2. 제 2 실시 형태

다음으로, 도 30 내지 도 32를 이용하여, 제 2 실시 형태에 있어서의 액체 토출 장치(1)에 대하여 설명한다.

제 2 실시 형태의 액체 토출 장치(1)는, 검출 회로(320)의 구성이 제 1 실시 형태의 액체 토출 장치(1)와 상이하다. 이하의 설명에서는, 제 1 실시 형태와 중복되는 설명은 생략 또는 간략화하고, 주로 제 1 실시 형태와 상이한 내용에 대하여 설명한다.

도 30은 제 2 실시 형태에 있어서의 DAC 회로(310), 검출 회로(320) 및 판정 회로(350)의 전기 구성을 나타내는 블록도이다.

DAC 회로(310)는, 제 1 실시 형태와 마찬가지로, DAC 인터페이스(I/F : Interface)(311), 비교기(312), 래치 회로(313) 및 DAC(314)를 포함한다. 그리고 DAC 회로(310)는, 공급되는 원 구동 신호 dA에 근거하여 아날로그의 원 구동 신호 aA를 생성함과 아울러, 래치 회로(313)에서 래치된 신호 S2를 검출 회로(320)에 출력한다.

검출 회로(320)는, DATA 갱신 검출 회로(331), 인버터(335) 및 발진 회로(330)를 포함한다.

DATA 갱신 검출 회로(331)는, 래치 회로(332, 334) 및 비교기(333)를 포함한다.

래치 회로(332)는, 발진 회로(330)로부터 출력되는 클록 신호 CLK의 하강에서, 신호 S2를 신호 S11로서 래치한다. 또, 제 2 실시 형태에서는, 클록 신호 CLK는, 클록 신호 φ2와 주기가 상이하다.

비교기(333)에는, 신호 S2 및 신호 S11이 입력된다. 그리고, 비교기(333)는, 신호 S2와 신호 S11이 동일한지 여부의 비교를 행하고, 해당 비교 결과에 근거하여 신호 S12를 출력한다. 구체적으로는, 비교기(333)는, 신호 S2와 신호 S11이 동일한 경우에 신호 S12로서 L 레벨의 신호를 출력하고, 상이한 경우에 신호 S12로서 H 레벨의 신호를 출력한다.

래치 회로(334)는, 클록 신호 CLK의 상승에서 신호 S12를 래치한다. 그리고, 래치 회로(334)는 신호 S13을 DATA 갱신 검출 회로(331)의 출력 신호로서 인버터(335)에 출력한다.

인버터(335)는, 신호 S13의 논리 레벨을 반전하고, 리셋 신호 RST로서 판정 회로(350)에 출력한다.

판정 회로(350)는, 제 1 실시 형태와 마찬가지로, 카운터(351) 및 디코더(352)를 포함한다.

카운터(351)는, 리셋 신호 RST가 H 레벨인 경우, 카운트 값을 인크리먼트 하고, 해당 카운트 값을 디코더(352)에 출력한다. 또한, 리셋 신호 RST가 L 레벨인 경우, 카운트 값을 0으로 리셋하여 디코더(352)에 출력한다.

디코더(352)는, 카운터(351)로부터 입력되는 카운트 값이 소정의 값을 넘은 경우, 에러 신호 ERR을 생성하고, 판정 회로(350)로부터 출력한다.

여기서, 도 31 및 도 32를 이용하여, 원 구동 신호 dA가 갱신되어 있는지 여부의 검출 방법의 상세에 대하여 설명한다. 도 31은 원 구동 신호 dA가 갱신되어 있는 경우에 있어서의 검출 회로(320)의 동작을 설명하기 위한 타이밍 차트이다.

DAC 회로(310)에 포함되는 각 구성의 동작은, 제 1 실시 형태와 마찬가지이고, 그 동작의 설명을 생략한다.

래치 회로(332)는, 발진 회로(330)가 생성하는 클록 신호 CLK의 하강에서 래치 회로(313)가 신호 S2로서 유지하는 데이터 신호 Da를 래치하고, 신호 S11로서 출력한다. 이때, 래치 회로(313)는, 신호 S2로서 데이터 신호 Da를 유지한다. 따라서, 비교기(333)에는 동일한 데이터 신호 Da가 공급된다. 그 결과, 비교기(333)는 신호 S12로서 L 레벨의 신호를 출력한다.

원 구동 신호 dA가 갱신되어 있는 경우, 래치 회로(313)는, 클록 신호 φ2의 하강에 있어서 데이터 신호 Db를 신호 S2로서 래치한다. 이때, 래치 회로(332)는, 신호 S11로서 데이터 신호 Da를 유지한다. 따라서, 비교기(333)에는 신호 S2로서의 데이터 신호 Db와 신호 S11로서의 데이터 신호 Da가 공급된다. 그 결과, 비교기(333)는 신호 S12로서 H 레벨의 신호를 출력한다.

그리고, 래치 회로(334)는, 클록 신호 CLK의 하강에 있어서, 또한 래치 회로(332)가 신호 S2를 래치하기 전에, 신호 S12를 래치한다. 이 결과, 래치 회로(334)는, 신호 S13으로서의 H 레벨의 신호를 DATA 갱신 검출 회로(331)의 출력 신호로서 인버터(335)에 출력한다.

인버터(335)는, DATA 갱신 검출 회로(331)가 출력하는 H 레벨의 신호의 논리 레벨을 반전하고, L 레벨의 리셋 신호 RST를 판정 회로(350)에 출력한다.

다음으로, 도 32를 이용하여 원 구동 신호 dA가 갱신되어 있지 않은 경우의 검출 방법의 상세에 대하여 설명한다. 도 32는 원 구동 신호 dA가 갱신되어 있지 않은 경우에 있어서의 검출 회로(320)의 동작을 설명하기 위한 타이밍 차트이다.

DAC 회로(310)에 포함되는 각 구성의 동작은, 제 1 실시 형태와 마찬가지이고, 그 동작의 설명을 생략한다.

래치 회로(332)는, 클록 신호 CLK의 하강에서 래치 회로(313)가 신호 S2로서 유지하는 데이터 신호 Da를 래치하고, 신호 S11로서 출력한다.

이때, 래치 회로(313)는, 신호 S2로서 데이터 신호 Da를 유지한다. 따라서, 비교기(333)에는 동일한 데이터 신호 Da가 공급된다. 그 결과, 비교기(333)는 신호 S12로서 L 레벨의 신호를 출력한다.

원 구동 신호 dA가 갱신되어 있지 않은 경우, 래치 회로(313)는, 클록 신호 φ2의 하강에 있어서 동일한 원 구동 신호 dA에 근거하는 데이터 신호 Da를 래치한다. 이때, 래치 회로(332)는, 신호 S11로서 데이터 신호 Da를 유지한다. 따라서, 비교기(333)에는, 동일한 데이터 신호가 계속하여 입력된다. 그 결과, 비교기(333)는, 신호 S12로서 L 레벨의 신호를 출력한다.

래치 회로(334)는, 클록 신호 CLK의 하강에 있어서, 또한 래치 회로(332)가 신호 S2를 래치하기 전에, 신호 S12를 래치한다. 이 결과, 래치 회로(334)는, 신호 S13으로서의 L 레벨의 신호를 DATA 갱신 검출 회로(331)의 출력 신호로서 인버터(335)에 출력한다.

인버터(335)는, DATA 갱신 검출 회로(331)가 출력하는 L 레벨의 신호의 논리 레벨을 반전하고, H 레벨의 리셋 신호 RST를 판정 회로(350)에 출력한다.

판정 회로(350)는, L 레벨의 리셋 신호 RST가 입력된 경우, 원 구동 신호 dA는 갱신되어 있는 것으로 하여, 카운터(351)가 디코더(352)에 출력하는 카운트 값을 리셋한다. 한편, 판정 회로(350)는, H 레벨의 리셋 신호 RST가 입력된 경우, 카운터(351)가 디코더(352)에 출력하는 카운트 값을, 클록 신호 CLK의 하강에 있어서, 인크리먼트 한다. 그리고, 판정 회로(350)는, 디코더(352)에 있어서 해당 카운트 값이 소정의 값을 넘었다고 판단된 경우, 에러 신호 ERR을 출력한다.

이상과 같이, 제 2 실시 형태에 있어서의 판정 회로(350)는, 원 구동 신호 dA의 갱신이 행하여지지 않는 경우에 에러 신호 ERR을 출력한다. 따라서, 제 1 실시 형태와 마찬가지로, 인쇄 모드에 있어서 구동 신호 COM이 일정한 전압을 계속하여 출력하는 것을 저감할 수 있다.

또한, 제 2 실시 형태에 있어서, 래치 회로(313)는 클록 신호 φ2의 하강에서 래치한다. 따라서, 클록 신호 φ2가 공급되고 있지 않은 경우, 신호 S2는 갱신되지 않는다.

즉, 제 2 실시 형태에 있어서의 검출 회로(320)에서는, 비교기(333)에 공급되는 신호 S2와 신호 S11의 비교에 근거하여, 클록 신호 φ2가 공급되고 있는지 여부의 검출도 행한다. 따라서, 제 1 실시 형태의 검출 회로(320)의 구성에 대하여, 보다 간단하고 쉬운 구성으로 원 구동 신호 dA의 갱신이 행하여지고 있는지 여부의 검출, 및 클록 신호 φ2가 공급되고 있는지의 검출을 행할 수 있다. 따라서, 제 2 실시 형태에 있어서의 액체 토출 장치(1)에서는, 제 1 실시 형태와 마찬가지의 작용 효과를, 보다 작은 구성으로 실현하는 것이 가능하게 된다.

3. 제 3 실시 형태

다음으로, 도 33 및 도 34를 이용하여, 제 3 실시 형태의 액체 토출 장치(1)에 대하여 설명한다.

제 3 실시 형태의 액체 토출 장치(1)는, 검출 회로(320)가, 구동 신호 생성 회로(50)로부터 출력되는 구동 신호 COM에 근거하여, 해당 구동 신호 COM이 일정한지의 검출을 행하는 점에서, 제 1 실시 형태 및 제 2 실시 형태와 상이하다. 이하에서는, 제 1 실시 형태 및 제 2 실시 형태와 중복되는 설명은 생략 또는 간략화하고, 주로 제 1 실시 형태 및 제 2 실시 형태와 상이한 내용에 대하여 설명한다.

도 33은 제 3 실시 형태에 있어서의 구동 신호 생성 회로(50)의 회로 구성을 나타내는 블록도이다. 도 33에 나타내는 바와 같이 제 3 실시 형태에 있어서의 검출 회로(320)는, 단자 Vfb를 통해서 귀환되는 구동 신호 COM에 근거하는 신호를 검출함으로써, 구동 신호 COM이 일정한지 여부의 검출을 행한다.

도 34는 제 3 실시 형태에 있어서의 검출 회로(320)의 전기 구성을 나타내는 회로도이다.

제 3 실시 형태에 있어서의 검출 회로(320)는, 미분 회로(360), 윈도우 콤퍼레이터 회로(370), 유지 회로(380) 및 인버터(390)를 포함한다.

미분 회로(360)는, 콤퍼레이터(361), 콘덴서(362), 저항(363)을 포함한다.

콤퍼레이터(361)의 입력단(+)에는, 전압 Vref2가 공급된다. 또한, 콤퍼레이터(361)의 입력단(-)은, 콘덴서(362)의 일단 및 저항(363)의 일단과 접속된다. 또한, 콤퍼레이터(361)의 출력단은, 저항(363)의 타단과 접속된다.

또한, 콘덴서(362)의 타단에는, 도 33에 나타내는 집적 회로(500)의 단자 Vfb가 접속된다. 그리고, 콘덴서(362)의 타단에는, 해당 단자 Vfb를 통해서 구동 신호 COM에 근거하는 전압 Vcom이 공급된다.

이상과 같이 구성된 미분 회로(360)는, 전압 Vcom의 전압치가 변동하지 않는 경우, 콤퍼레이터(361)의 출력 단자에는, 전압 Vref2에 근거하는 일정한 전압 신호가 출력된다. 한편, 전압 Vcom의 전압치가 변동한 경우, 콤퍼레이터(361)의 출력 단자에는, 해당 변동에 따른 대략 펄스 형상의 전압 신호가 출력된다.

윈도우 콤퍼레이터 회로(370)는, 콤퍼레이터(371, 372), 인버터(377) 및 OR 회로(378)를 포함한다.

OR 회로(378)는, 2개의 입력단에 공급되는 신호의 각각을 반전하고, 해당 반전한 신호의 논리합을 연산하고 출력한다.

콤퍼레이터(371)의 입력단(-)에는 미분 회로(360)의 출력 신호가 공급된다. 또한, 콤퍼레이터(371)의 입력단(+)에는 전압 Vref3이 공급된다. 또한, 콤퍼레이터(371)의 출력단에는 OR 회로(378)의 입력단의 한쪽이 접속된다.

콤퍼레이터(372)의 입력단(-)에는 미분 회로(360)의 출력 신호가 공급된다. 또한, 콤퍼레이터(372)의 입력단(+)에는 전압 Vref3보다 작은 전압 Vref4가 접속된다. 또한, 콤퍼레이터(372)의 출력단에는 인버터(377)의 입력단이 접속된다. 그리고, 인버터(377)의 출력단은, OR 회로(378)의 입력단의 다른 쪽과 접속된다.

이상과 같이 구성된 윈도우 콤퍼레이터 회로(370)에 있어서, 미분 회로(360)로부터 입력되는 전압 신호의 전압치가, 전압 Vref3, Vref4 중 어느 하나보다 큰 경우, 콤퍼레이터(371) 및 콤퍼레이터(372)는 모두 L 레벨의 신호를 출력한다.

이 경우, OR 회로(378)에는, 콤퍼레이터(371)가 출력한 L 레벨의 신호와, 콤퍼레이터(372)가 출력한 L 레벨의 신호가 인버터(377)에 의해 반전된 H 레벨의 신호가 공급된다. 따라서, OR 회로(378)는, H 레벨의 신호를 출력한다.

또한, 미분 회로(360)로부터 입력되는 전압 신호의 전압치가, 전압 Vref3, Vref4 중 어느 하나보다 작은 경우, 콤퍼레이터(371) 및 콤퍼레이터(372)는 모두 H 레벨의 신호를 출력한다.

이 경우, OR 회로(378)에는, 콤퍼레이터(371)가 출력한 H 레벨의 신호와, 콤퍼레이터(372)가 출력한 H 레벨의 신호가 인버터(377)에 의해 반전된 L 레벨의 신호가 공급된다. 따라서, OR 회로(378)는, H 레벨의 신호를 출력한다.

또한, 미분 회로(360)로부터 입력되는 전압 신호의 전압치가, 전압 Vref3보다 작고, 전압 Vref4보다 큰 경우, 콤퍼레이터(371)는 H 레벨의 신호를 출력하고, 콤퍼레이터(372)는 L 레벨의 신호를 출력한다.

이 경우, OR 회로(378)에는, 콤퍼레이터(371)가 출력한 H 레벨의 신호와, 콤퍼레이터(372)가 출력한 L 레벨의 신호가 인버터(377)에 의해 반전된 H 레벨의 신호가 공급된다. 따라서, OR 회로(378)는, L 레벨의 신호를 출력한다.

이상과 같이, 윈도우 콤퍼레이터 회로(370)는, 미분 회로(360)로부터 입력되는 전압 신호의 전압치가, 전압 Vref3과 전압 Vref4의 사이인 경우, L 레벨의 신호를 출력하고, 전압 Vref3과 전압 Vref4의 사이가 아닌 경우, H 레벨의 신호를 출력한다. 이 전압 Vref3과 전압 Vref4의 사이의 전압치가, 구동 신호 COM이 소정의 범위인지 여부의 검출 임계치로서 기능한다. 또, 미분 회로(360)에 입력되는 전압 Vref2는, 전압 Vref4보다 크고, 또한 전압 Vref3보다 작은 전압치로 설정된다.

유지 회로(380)는, NAND 회로(381, 382, 383, 384) 및 인버터(385)를 포함한다.

NAND 회로(381)의 입력단의 한쪽에는 윈도우 콤퍼레이터 회로(370)의 출력이 공급되고, 입력단의 다른 쪽에는 제어 신호 MASK가 공급된다. 또한, NAND 회로(381)의 출력단은 NAND 회로(383)의 입력단의 한쪽과 접속된다.

NAND 회로(382)의 입력단의 한쪽에는 윈도우 콤퍼레이터 회로(370)의 출력이 인버터(385)를 거쳐서 공급되고, 입력단의 다른 쪽에는 제어 신호 MASK가 공급된다. 또한, NAND 회로(382)의 출력단은 NAND 회로(384)의 입력단의 한쪽과 접속된다.

여기서 제어 신호 MASK란, 윈도우 콤퍼레이터 회로(370)의 출력에 의존하지 않고 유지 회로(380)의 상태를 제어하기 위한 신호이다. 본 실시 형태에서는, 제어 신호 MASK는 H 레벨의 신호로 하여 설명한다.

NAND 회로(383)의 입력단의 다른 쪽은 NAND 회로(384)의 출력단과 접속된다. 또한, NAND 회로(383)의 출력단은 NAND 회로(384)의 입력단의 다른 쪽 및 인버터(390)의 입력단과 접속된다.

이상과 같이 구성된 유지 회로(380)에, 윈도우 콤퍼레이터 회로(370)로부터 H 레벨의 신호가 입력된 경우, NAND 회로(381)는 L 레벨의 신호를 출력하고, NAND 회로(382)는 H 레벨의 신호를 출력하고, NAND 회로(383)는 H 레벨의 신호를 출력하고, NAND 회로(384)는 L 레벨의 신호를 출력한다. 이 결과, 유지 회로(380)의 출력으로서 NAND 회로(383, 384)에 의해 H 레벨의 신호가 유지된다.

또한, 윈도우 콤퍼레이터 회로(370)로부터 L 레벨의 신호가 입력된 경우, NAND 회로(381)는 H 레벨의 신호를 출력하고, NAND 회로(382)는 L 레벨의 신호를 출력하고, NAND 회로(383)는 L 레벨의 신호를 출력하고, NAND 회로(384)는 H 레벨의 신호를 출력한다. 이 결과, 유지 회로(380)의 출력으로서 NAND 회로(383, 384)에 의해 L 레벨의 신호가 유지된다.

그리고, 유지 회로(380)의 출력으로서 유지된 신호는, 인버터(390)를 거쳐서 판정 회로(350)에 출력된다.

판정 회로(350)는, 제 1 실시 형태와 마찬가지로, H 레벨의 신호가 공급된 경우, 카운터(351)가 출력하는 카운트 값을 클록 신호 CLK의 하강에 있어서, 인크리먼트 하고, L 레벨의 신호가 공급된 경우, 카운터(351)가 출력하는 카운트 값을 리셋한다. 그리고, 디코더(352)는, 해당 카운트 값이 소정의 값을 넘은 경우, 에러 신호 ERR을 출력한다.

이상과 같이 구성된 검출 회로(320)에서는, 구동 신호 COM의 전압이 변동한 경우, 미분 회로(360)는, 해당 전압 변동에 따른 대략 펄스 형상의 전압 신호를 출력한다. 그리고, 해당 펄스 형상의 전압 신호의 전압치가, 전압 Vref3보다 크거나, 또는 전압 Vref4보다 작은 경우, 윈도우 콤퍼레이터 회로(370)는, H 레벨의 신호를 출력한다. 따라서, 유지 회로(380)는 H 레벨의 신호를 출력하고, 판정 회로(350)에는, L 레벨의 신호가 공급된다. 따라서, 구동 신호 COM의 전압치가 소정의 범위보다 큰 변동을 한 경우, 판정 회로(350)는, 카운터(351)의 카운트 값을 리셋한다.

또한, 구동 신호 COM이 일정한 전압을 계속하고 있는 경우, 미분 회로(360)는, 전압 Vref2에 근거하는 일정 전위의 전압 신호를 출력한다. 이 전압 Vref2에 근거하는 일정 전위의 전압 신호의 전압치는, 전압 Vref3보다 작고, 또한 전압 Vref4보다 크다. 따라서, 윈도우 콤퍼레이터 회로(370)는, L 레벨의 신호를 출력한다. 따라서, 유지 회로(380)는 L 레벨의 신호를 출력하고, 판정 회로(350)에는, H 레벨의 신호가 공급된다. 따라서, 구동 신호 COM이 일정한 전압을 계속하고 있는 경우, 판정 회로(350)는, 제어 회로(100)에 에러 신호 ERR을 출력한다.

제 3 실시 형태에 나타내는 액체 토출 장치(1)에서는, 인쇄 모드에 있어서 구동 회로(51)에서 생성되는 구동 신호 COM의 전압 파형을 직접 검출하는 것이 가능하게 된다. 따라서, 제 1 실시 형태 및 제 2 실시 형태에 대하여, 구동 신호 COM이 일정한지 여부의 검출 정확도를 높이는 것이 가능하게 된다.

본 발명은, 제 1 실시 형태로부터 제 3 실시 형태에서 설명한 구성과 실질적으로 동일한 구성(예컨대, 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은, 실시 형태에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은, 실시 형태에서 설명한 구성과 동일한 작용 효과를 갖는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은, 실시 형태에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.

1 : 액체 토출 장치 2 : 이동체
3 : 이동 기구 4 : 반송 기구
10 : 제어 유닛 20 : 헤드 유닛
21 : 토출 모듈 24 : 캐리지
31 : 캐리지 모터 32 : 캐리지 가이드 축
33 : 타이밍 벨트 35 : 캐리지 모터 드라이버
40 : 인쇄판 41 : 반송 모터
42 : 반송 롤러 45 : 반송 모터 드라이버
50 : 구동 신호 생성 회로 51 : 구동 회로
60 : 압전 소자 70 : 급전 전환 회로
80 : 구동 IC 90 : 전압 생성 회로
100 : 제어 회로 190 : 플렉서블 케이블
210 : 선택 제어 회로 212 : 시프트 레지스터
214 : 래치 회로 216 : 디코더
230 : 선택 회로 232 : 인버터
234 : 트랜스퍼 게이트 235, 236 : 트랜지스터
241, 242, 243, 244 : 기생 다이오드
251 : P 기판 252 : 폴리실리콘
253, 254 : N형 확산층 255, 256, 257, 258 : 전극
261 : N 웰 262 : 폴리실리콘
263, 264 : P형 확산층 265, 266, 267, 268 : 전극
310 : DAC 회로 311 : DAC 인터페이스
312 : 비교기 313 : 래치 회로
320 : 검출 회로 321 : 갱신 검출 회로
322 : 클록 검출 회로 323 : NAND 회로
324 : 래치 회로 325 : 비교기
326 : 래치 회로 327 : 분주 회로
328 : 래치 회로 329 : 미분 회로
330 : 발진 회로 331 : DATA 갱신 검출 회로
332 : 래치 회로 333 : 비교기
334 : 래치 회로 335 : 인버터
350 : 판정 회로 351 : 카운터
352 : 디코더 360 : 미분 회로
361 : 콤퍼레이터 362 : 콘덴서
363 : 저항 370 : 윈도우 콤퍼레이터 회로
371, 372 : 콤퍼레이터 377 : 인버터
378 : OR 회로 380 : 유지 회로
381, 382, 383, 384 : NAND 회로 385, 390 : 인버터
410 : GVDD 생성 회로 420 : 신호 선택 회로
430 : 급전 제어 신호 생성 회로 431 : 인버터
432 : 트랜지스터 450 : 기준 전압 신호 생성 회로
451 : 콤퍼레이터 452, 453 : 트랜지스터
454, 455, 456 : 저항 471, 472, 473 : 트랜지스터
474, 475 : 저항 500 : 집적 회로
510 : 변조 회로 512, 513 : 가산기
514 : 콤퍼레이터 515 : 인버터
516 : 적분 감쇠기 517 : 감쇠기
520 : 게이트 드라이브 회로 521 : 제 1 게이트 드라이버
522 : 제 2 게이트 드라이버 530 : LC 방전 회로
531 : 저항 532 : 트랜지스터
541 : 콘덴서 542 : 다이오드
550 : 출력 회로 551, 552 : 트랜지스터
553, 554 : 저항 560 : 로우 패스 필터
561 : 인덕터 562 : 콘덴서
570 : 제 1 귀환 회로 571, 572 : 저항
580 : 제 2 귀환 회로 581, 582 : 저항
583, 584, 585 : 콘덴서 600 : 토출부
601 : 압전체 610 : 봉지체
611, 612 : 전극 621 : 진동판
630 : 압력실 기판 631 : 캐비티
632 : 노즐 플레이트 633 : 흡진체
640 : 하우징부 641 : 공급 유로
651 : 노즐 661 : 공급구
670 : 유로 기판 671 : 개구부
672 : 공급 유로 673 : 연통 유로
674 : 중계 유로
Bst, COM-Out, Com-Out, Ctvh, Ctvh-Out, Drv, Drv-In, En, En-In, Err, Err-Out, Gnd, Gnd-In, Gvd, Hdr, Ifb, Ldr, Sw, TG-In, TG-Out, Vbs, Vbs-Out, Vfb, Vhv, Vhv-In : 단자
P : 매체

Claims (7)

1. 구동 신호를 출력하는 구동 회로와,
   상기 구동 신호가 공급되는 제 1 전극과 기준 전압 신호가 공급되는 제 2 전극을 갖고, 상기 제 1 전극과 상기 제 2 전극의 전위차에 의해 변위하는 압전 소자와,
   상기 압전 소자의 변위에 수반하여 노즐로부터 토출되는 액체가 충전되는 캐비티와,
   상기 캐비티와 상기 압전 소자의 사이에 마련되어 있는 진동판과,
   상기 구동 신호의 전압 변동이 소정의 범위 내인지 여부를 검출하는 검출 회로와,
   상기 검출 회로의 검출 결과에 근거하여 상기 구동 신호가 정상인지 여부를 판정하는 판정 회로
   를 구비하는 것을 특징으로 하는 액체 토출 장치.
   
2. 제 1 항에 있어서,
   상기 검출 회로에 있어서 상기 구동 신호의 상기 전압 변동이 소정의 기간 계속되고, 상기 소정의 범위 내라고 검출된 경우, 상기 판정 회로는, 상기 구동 신호가 정상이 아니라고 판정하는 것을 특징으로 하는 액체 토출 장치.
   
3. 제 1 항 또는 제 2 항에 있어서,
   상기 판정 회로에 있어서 상기 구동 신호가 정상이 아니라고 판정된 경우, 상기 구동 회로는, 상기 구동 신호의 전압치를 상기 기준 전압 신호의 전압치에 가까워지도록 제어하는 것을 특징으로 하는 액체 토출 장치.
   
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 판정 회로에 있어서 상기 구동 신호가 정상이 아니라고 판정된 경우, 상기 판정 회로는, 상기 제 1 전극 및 상기 제 2 전극의 적어도 어느 한쪽의 전하를 방출시키기 위한 신호를 출력하는 것을 특징으로 하는 액체 토출 장치.
   
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 검출 회로는, 상기 구동 신호의 기초가 되는 원(元) 구동 신호에 근거하여 상기 구동 신호의 상기 전압 변동이 상기 소정의 범위 내인지 여부를 검출하는 것을 특징으로 하는 액체 토출 장치.
   
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
   상기 검출 회로는, 상기 구동 신호에 근거하여 상기 구동 신호의 상기 전압 변동이 상기 소정의 범위 내인지 여부를 검출하는 것을 특징으로 하는 액체 토출 장치.
   
7. 제 1 전극과 제 2 전극의 사이에 생기는 전위차에 의해 변위하는 압전 소자와, 상기 압전 소자의 변위에 수반하여 노즐로부터 토출되는 액체가 충전되는 캐비티와, 상기 캐비티와 상기 압전 소자의 사이에 마련되어 있는 진동판을 갖는 액체 토출 장치에 이용되는 구동 신호 생성 회로로서,
   상기 압전 소자의 제 1 전극에 공급되는 구동 신호를 출력하는 구동 회로와,
   상기 구동 신호의 전압 변동이 소정의 범위 내인지 여부를 검출하는 검출 회로와,
   상기 검출 회로의 검출 결과에 근거하여 상기 구동 신호가 정상인지 여부를 판정하는 판정 회로
   를 구비하는 구동 신호 생성 회로.

Images