KR20190109375A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- KR20190109375A KR20190109375A KR1020190116298A KR20190116298A KR20190109375A KR 20190109375 A KR20190109375 A KR 20190109375A KR 1020190116298 A KR1020190116298 A KR 1020190116298A KR 20190116298 A KR20190116298 A KR 20190116298A KR 20190109375 A KR20190109375 A KR 20190109375A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- die bonding
- die
- meth
- semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
Description
본 발명은 반도체 장치 및 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는, 다이본딩 공정 또는 와이어 본딩 공정 시 어느 정도 과도한 힘이 가해지더라도, 최상부 반도체 칩의 손상을 줄일 수 있고, 안정적으로 와이어 본딩을 할 수 있는 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device. More particularly, even if excessive force is applied to the die bonding process or the wire bonding process, damage to the top semiconductor chip can be reduced, and wire bonding can be stably performed. A semiconductor device capable of forming a semiconductor device and a method for manufacturing the semiconductor device.
일반적으로 반도체 장치의 제조 공정은 웨이퍼에 미세한 패턴을 형성하는 공정 및 최종 장치의 규격에 맞도록 웨이퍼를 연마하여 패키징(packaging)하는 공정을 포함한다. 패키징 공정은 반도체 칩의 불량을 검사하는 웨이퍼 검사 공정; 웨이퍼를 절단하여 낱개의 칩으로 분리하는 다이싱 공정; 분리된 칩을 회로 필름(circuit film) 또는 리드 프레임의 탑재판에 부착시키는 다이본딩 공정; 반도체 칩 상에 구비된 칩 패드와 회로 필름 또는 리드 프레임의 회로 패턴을 와이어와 같은 전기적 접속 수단으로 연결시키는 와이어 본딩 공정; 반도체 칩의 내부 회로와 그 외의 부품을 보호하기 위해 봉지재로 외부를 감싸는 몰딩 공정; 리드와 리드를 연결하고 있는 댐바를 절단하는 트림 공정; 리드를 원하는 형태로 구부리는 포밍 공정; 및 완성된 패키지의 불량을 검사하는 완성품 검사공정 등을 포함한다.In general, the manufacturing process of a semiconductor device includes a process of forming a fine pattern on the wafer and a process of polishing and packaging the wafer to meet the specifications of the final device. The packaging process includes a wafer inspection process for inspecting a defect of a semiconductor chip; A dicing step of cutting the wafer into separate chips; A die bonding step of attaching the separated chip to a circuit film or a mounting plate of a lead frame; A wire bonding process of connecting the chip pad provided on the semiconductor chip and the circuit pattern of the circuit film or the lead frame with electrical connection means such as wire; A molding process of wrapping the outside with an encapsulant to protect the internal circuit and other components of the semiconductor chip; Trim process for cutting the dam bar connecting the lead and the lead; Forming process of bending the lead into a desired shape; And a finished product inspection process for inspecting defects of the finished package.
광의적으로 다이싱 공정은 반도체 웨이퍼의 후면을 그라인딩(grinding)하고, 칩들 사이의 다이싱 라인을 따라 반도체 웨이퍼를 절단함으로써 서로 분리된 복수개의 개별칩들을 제조하는 공정이다. 상기 다이싱 공정을 통해, 복수개의 칩들이 형성된 반도체 웨이퍼로부터 서로 분리된 개별 칩들이 제조된다. In general, a dicing process is a process of manufacturing a plurality of individual chips separated from each other by grinding a back surface of a semiconductor wafer and cutting the semiconductor wafer along a dicing line between chips. Through the dicing process, individual chips separated from each other from a semiconductor wafer on which a plurality of chips are formed are manufactured.
다이본딩 공정에서는 이렇게 준비된 단수 또는 복수의 개별 반도체 칩을 다이본딩 필름 등에 의해 기판 등에 부착하게 되며, 이렇게 부착된 반도체 칩 상에 구비된 칩 패드와 회로 필름 또는 리드 프레임의 회로 패턴은 와이어 본딩 공정을 통해 와이어와 같은 전기적 접속 수단으로 연결시키게 된다. In the die bonding process, the single or plural individual semiconductor chips thus prepared are attached to a substrate or the like by means of a die bonding film, and the circuit pattern of the chip pad and the circuit film or the lead frame provided on the semiconductor chips thus attached is a wire bonding process. Through an electrical connection means such as a wire.
그러나 반도체 칩의 박형화에 따라, 위의 다이본딩 공정 또는 와이어 공정에서 과도한 힘이 가해질 경우, 최상부의 박형화된 칩에 손상이 발생하는 문제점이 있는 실정이었다. However, according to the thinning of the semiconductor chip, when excessive force is applied in the die bonding process or the wire process, damage to the uppermost thinned chip has been a situation.
본 발명은 다이본딩 공정 또는 와이어 본딩 공정 시 반도체 칩의 손상을 줄일 수 있고, 안정적으로 와이어 본딩을 할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것이다. The present invention is to provide a semiconductor device and a method of manufacturing a semiconductor device that can reduce damage to the semiconductor chip during the die bonding process or wire bonding process, and can be stably wire bonded.
본 명세서는, 기판; 상기 기판 상에 제1다이본딩 층에 의해 다이본딩된 제1반도체 칩; 상기 제1반도체 칩 상에 제2다이본딩 층에 의해 다이본딩된 제2반도체 칩을 포함하고, 상기 제2다이본딩 층은 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성되며, 상기 제2다이본딩 층에 포함되는 접착층은 경화 전의 점도가 130℃에서 1200 내지 1800 Pa·s이고, 상기 제1 및 제2다이본딩 층은 에폭시 수지, 저탄성 고분자량 수지, 필러, 및 경화제가 포함된 접착층을 포함하고, 상기 저탄성 고분자량 수지는, i) 탄소수 1 내지 12의 알킬기를 함유하는 알킬 (메타)아크릴레이트, ii) (메타)아크릴로니트릴 또는 (메타)아크릴아미드; 및, iii) 글리시딜 (메타)아크릴레이트를 포함하는, 아크릴계 수지인, 반도체 장치를 제공한다. The present specification, the substrate; A first semiconductor chip die bonded by a first die bonding layer on the substrate; And a second semiconductor chip die-bonded by a second die bonding layer on the first semiconductor chip, wherein the second die bonding layer overlaps with an area of the first semiconductor chip among lower regions of the second semiconductor chip. The adhesive layer included in the second die bonding layer may have a viscosity before curing at 1200 to 1800 Pa · s at 130 ° C., and the first and second die bonding layers may be epoxy resins. An adhesive layer containing a low elastic high molecular weight resin, a filler, and a curing agent, wherein the low elastic high molecular weight resin comprises: i) alkyl (meth) acrylate containing an alkyl group having 1 to 12 carbon atoms, ii) (meth) acrylic Ronitrile or (meth) acrylamide; And iii) an acrylic resin comprising glycidyl (meth) acrylate.
상기 기판 및 상기 제1다이본딩 층 사이에 1 내지 5개의 다이본딩된 반도체 칩을 더 포함할 수 있다.The semiconductor chip may further include one to five die bonded semiconductor chips between the substrate and the first die bonding layer.
상기 제1 및 제2다이본딩 층은 두께가 1 내지 160um일 수 있다. The first and second die bonding layers may have a thickness of about 1 μm to about 160 μm.
한편 본 명세서는, 하부에 제1다이본딩 필름을 포함하는 제1반도체 칩을 기판 상에 다이본딩하는 단계; 및 하부에 제2다이본딩 필름을 포함하는 제2반도체 칩을 상기 제1반도체 칩 상에 다이본딩하는 단계;를 포함하고, 상기 제2다이본딩 필름이 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 다이본딩을 진행하며, 상기 제2다이본딩 층에 포함되는 접착층은 경화 전의 점도가 130℃에서 1200 내지 1800 Pa·s이고, 상기 제1 및 제2다이본딩 필름은 에폭시 수지, 저탄성 고분자량 수지, 필러, 및 경화제가 포함된 접착층을 포함하고, 상기 저탄성 고분자량 수지는, i) 탄소수 1 내지 12의 알킬기를 함유하는 알킬 (메타)아크릴레이트; ii) (메타)아크릴로니트릴 또는 (메타)아크릴아미드; 및 iii) 글리시딜 (메타)아크릴레이트를 포함하는, 아크릴계 수지인, 반도체 장치의 제조 방법을 제공한다. On the other hand, the present specification, the step of die-bonding a first semiconductor chip including a first die bonding film on the substrate; And die bonding a second semiconductor chip including a second die bonding film on the first semiconductor chip, wherein the second die bonding film is formed in the lower region of the second semiconductor chip. Die bonding is carried out in the form of molding a region not overlapping with the region of the semiconductor chip, wherein the adhesive layer included in the second die bonding layer has a viscosity before curing at 1200 to 1800 Pa · s at 130 ° C. And the second die-bonding film includes an adhesive layer containing an epoxy resin, a low elastic high molecular weight resin, a filler, and a curing agent, wherein the low elastic high molecular weight resin comprises: i) alkyl (meth) containing an alkyl group having 1 to 12 carbon atoms; ) Acrylate; ii) (meth) acrylonitrile or (meth) acrylamide; And iii) glycidyl (meth) acrylate, which is an acrylic resin.
그리고, 상기 제1반도체 칩을 다이본딩하는 단계 이전에, 상기 기판 상에 1 내지 5개의 반도체 칩을 다이본딩하는 단계를 더 포함할 수도 있다. The method may further include die bonding 1 to 5 semiconductor chips on the substrate before the die bonding of the first semiconductor chip.
본 발명은 기판; 상기 기판 상에 제1다이본딩 층에 의해 다이본딩된 제1반도체 칩; 상기 제1반도체 칩 상에 제2다이본딩 층에 의해 다이본딩된 제2반도체 칩을 포함하고, 상기 제2다이본딩 층은 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성되는, 반도체 장치를 제공한다. The present invention is a substrate; A first semiconductor chip die bonded by a first die bonding layer on the substrate; And a second semiconductor chip die-bonded by a second die bonding layer on the first semiconductor chip, wherein the second die bonding layer overlaps with an area of the first semiconductor chip among lower regions of the second semiconductor chip. Provided is a semiconductor device, which is formed in a shape of molding an unsupported region.
상기 반도체 장치는 상기 기판 및 상기 제1다이본딩 층 사이에 1 내지 5개의 다이본딩된 반도체 칩을 더 포함하는 것일 수도 있다. The semiconductor device may further include one to five die bonded semiconductor chips between the substrate and the first die bonding layer.
그리고, 상기 제1다이본딩 층 및 제2다이본딩 층은 에폭시 수지 및 경화제가 포함된 접착층을 포함하는 것일 수 있다. The first die bonding layer and the second die bonding layer may include an adhesive layer including an epoxy resin and a curing agent.
그리고 상기 접착층은 경화 전의 점도가 130℃에서 3000Pa·s 이하인 것이 바람직할 수 있다. And it may be preferable that the viscosity of the adhesive layer is not more than 3000 Pa · s at 130 ° C. before curing.
또한, 상기 제1 및 제2다이본딩 층은 두께가 10 내지 160um인 것이 바람직할 수 있다. In addition, the first and second die bonding layer may be preferably a thickness of 10 to 160um.
한편, 본 발명은 하부에 제1다이본딩 필름을 포함하는 제1반도체 칩을 기판 상에 다이본딩하는 단계; 및 하부에 제2다이본딩 필름을 포함하는 제2반도체 칩을 상기 제1반도체 칩 상에 다이본딩하는 단계;를 포함하고, 상기 제2다이본딩 필름이 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 다이본딩을 진행하는, 반도체 장치의 제조 방법을 제공한다. On the other hand, the present invention comprises the steps of: die-bonding a first semiconductor chip comprising a first die bonding film on the substrate; And die bonding a second semiconductor chip including a second die bonding film on the first semiconductor chip, wherein the second die bonding film is formed in the lower region of the second semiconductor chip. Provided is a method of manufacturing a semiconductor device, in which die bonding is performed in a manner of molding a region not overlapping with a region of a semiconductor chip.
일 실시예에 따르면, 상기 제1반도체 칩을 다이본딩하는 단계 이전에, 상기 기판 상에 1 내지 5개의 반도체 칩을 다이본딩하는 단계를 더 포함할 수 있다. In example embodiments, the method may further include die bonding 1 to 5 semiconductor chips on the substrate before the die bonding of the first semiconductor chip.
그리고, 상기 제1다이본딩 필름 및 제2다이본딩 필름은 에폭시 수지 및 경화제가 포함된 접착층을 포함하는 것일 수 있다. The first die bonding film and the second die bonding film may include an adhesive layer including an epoxy resin and a curing agent.
상기 접착층은 경화 전의 점도가 130℃에서 3000Pa·s 이하인 것이 바람직할 수 있다. It may be preferable that the adhesive layer has a viscosity before curing at not lower than 3000 Pa · s at 130 ° C.
본 발명의 반도체 장치는 다이본딩 공정 또는 와이어 본딩 공정 시 어느 정도 과도한 힘이 가해지더라도, 최상부 반도체 칩의 손상을 방지할 수 있고, 안정적으로 와이어 본딩을 진행할 수 있다. In the semiconductor device of the present invention, even if excessive force is applied to some extent during the die bonding process or the wire bonding process, damage to the uppermost semiconductor chip can be prevented and wire bonding can be stably performed.
또한, 본 발명의 반도체 장치의 제조 방법은 상기와 같은 반도체 장치를 간단한 방법에 의해 제조할 수 있다. Moreover, the manufacturing method of the semiconductor device of this invention can manufacture such a semiconductor device by a simple method.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 정투상도 법에 의해 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치에 와이어 본딩이 적용된 것을 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 단면을 나타낸 것이다.
도 4는, 본 발명의 비교예에 따른 반도체 장치의 단면을 나타낸 것이다. 1 illustrates a semiconductor device according to an embodiment of the present invention by an orthogonal view method.
2 illustrates that wire bonding is applied to a semiconductor device according to an embodiment of the present invention.
3 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.
4 shows a cross section of a semiconductor device according to a comparative example of the present invention.
본 발명의 반도체 장치는 기판; 상기 기판 상에 제1다이본딩 층에 의해 다이본딩된 제1반도체 칩; 상기 제1반도체 칩 상에 제2다이본딩 층에 의해 다이본딩된 제2반도체 칩을 포함하고, 상기 제2다이본딩 층은 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성된다. A semiconductor device of the present invention comprises a substrate; A first semiconductor chip die bonded by a first die bonding layer on the substrate; And a second semiconductor chip die-bonded by a second die bonding layer on the first semiconductor chip, wherein the second die bonding layer overlaps with an area of the first semiconductor chip among lower regions of the second semiconductor chip. It is formed in the form of molding the unsupported area.
또한, 본 발명의 반도체 장치의 제조 방법은 하부에 제1다이본딩 필름을 포함하는 제1반도체 칩을 기판 상에 다이본딩하는 단계; 및 하부에 제2다이본딩 필름을 포함하는 제2반도체 칩을 상기 제1반도체 칩 상에 다이본딩하는 단계;를 포함하고, 상기 제2다이본딩 필름이 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 다이본딩을 진행된다. In addition, the method of manufacturing a semiconductor device of the present invention comprises the steps of: die bonding a first semiconductor chip including a first die bonding film on a substrate; And die bonding a second semiconductor chip including a second die bonding film on the first semiconductor chip, wherein the second die bonding film is formed in the lower region of the second semiconductor chip. Die-bonding is performed in the form of molding a region which does not overlap with the region of the semiconductor chip.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용되며, 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. In the present invention, terms such as first and second are used to describe various components, and the terms are used only for the purpose of distinguishing one component from another component.
또한, 본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 구성 요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 구성 요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Also, the terminology used herein is for the purpose of describing example embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. As used herein, the terms "comprise", "comprise" or "have" are intended to indicate that there is a feature, number, step, component, or combination thereof, that is, one or more other features, It should be understood that it does not exclude in advance the possibility of the presence or addition of numbers, steps, components, or combinations thereof.
또한 본 발명에 있어서, 각 층 또는 요소가 각 층들 또는 요소들의 "상에" 또는 "위에" 형성되는 것으로 언급되는 경우에는 각 층 또는 요소가 직접 각 층들 또는 요소들의 위에 형성되는 것을 의미하거나, 다른 층 또는 요소가 각 층 사이, 대상체, 기재 상에 추가적으로 형성될 수 있음을 의미한다. Also in the present invention, when each layer or element is referred to as being formed "on" or "on" of each layer or element, it means that each layer or element is formed directly on each layer or element, or It is meant that a layer or element can additionally be formed between each layer, on the object, the substrate.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 하기에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.As the invention allows for various changes and numerous modifications, particular embodiments will be illustrated and described in detail below. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.
이하, 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in more detail.
본 발명의 일 구현예에 따르면, 기판; 상기 기판 상에 제1다이본딩 층에 의해 다이본딩된 제1반도체 칩; 상기 제1반도체 칩 상에 제2다이본딩 층에 의해 다이본딩된 제2반도체 칩을 포함하고, 상기 제2다이본딩 층은 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성되는, 반도체 장치가 제공된다. According to one embodiment of the invention, the substrate; A first semiconductor chip die bonded by a first die bonding layer on the substrate; And a second semiconductor chip die-bonded by a second die bonding layer on the first semiconductor chip, wherein the second die bonding layer overlaps with an area of the first semiconductor chip among lower regions of the second semiconductor chip. There is provided a semiconductor device, which is formed in the form of molding an unsupported region.
상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역이라 함은, 제1반도체 칩과 제2반도체 칩이 완전히 겹쳐지는 형태로 적층되지 않은 경우에 있어서, 제2반도체 칩의 하부가 제1반도체 칩 상부 표면의 외부로 돌출되었을 때, 그 돌출 부분과 기판 사이의 빈 공간을 의미한다. The region of the lower region of the second semiconductor chip that does not overlap with the region of the first semiconductor chip is a second semiconductor in the case where the first semiconductor chip and the second semiconductor chip are not stacked in a completely overlapping manner. When the lower portion of the chip protrudes out of the upper surface of the first semiconductor chip, it means an empty space between the protruding portion and the substrate.
또한, 상기 겹쳐지지 않은 영역을 몰딩하는 형태로 형성된다 함은, 상술한 돌출 부분과 기판 사이의 빈 공간을 상기 제2다이본딩 층이 메꾸는 형태로 형성되는 것을 의미한다.In addition, forming the non-overlapping region may mean that the second die bonding layer fills the empty space between the above-described protruding portion and the substrate.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 정투상도 법에 의해 나타낸 것이다. 1 illustrates a semiconductor device according to an embodiment of the present invention by an orthogonal view method.
도 1을 참고하면, 본 발명의 반도체 장치는 기판(100); 상기 기판 상에 제1다이본딩 층(210)에 의해 다이본딩된 제1반도체 칩(200); 상기 제1반도체 칩 상에 제2다이본딩 층(310)에 의해 다이본딩된 제2반도체 칩(300)을 포함하고, 상기 제2다이본딩 층(310)은 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성되는 것을 확인할 수 있다. Referring to FIG. 1, a semiconductor device of the present invention may include a
일반적으로 반도체 칩은, 다이본딩 필름을 반도체 웨이퍼의 하부에 부착하고, 반도체 웨이퍼를 완전 분단 또는 분단 가능하게 부분 처리한 후, 반도체 웨이퍼의 다이본딩 필름과 다이싱 필름 면에 자외선을 조사하여 반도체 웨이퍼 다이본딩 필름과 다이싱 필름면의 접착력을 하강시킨 후, 상기 반도체 웨이퍼의 분단에 의해 분리된 개별 칩들을 픽업하여 제조된다. In general, a semiconductor chip attaches a die-bonding film to a lower portion of a semiconductor wafer, partially treats the semiconductor wafer so as to be fully or partially divided, and then irradiates ultraviolet rays to the die-bonding film and dicing film surface of the semiconductor wafer to thereby expose the semiconductor wafer. After lowering the adhesion between the die-bonding film and the dicing film surface, it is produced by picking up the individual chips separated by the division of the semiconductor wafer.
이러한 반도체 칩들은 기판 상에 다이본딩 필름에 의해 복수의 층 형태로 적층되며, 적층된 각각의 반도체 칩 상에 구비된 칩 패드와 회로 필름 또는 리드 프레임의 회로 패턴을 와이어 본딩 공정을 통해 연결시키게 된다. These semiconductor chips are stacked in the form of a plurality of layers on the substrate by a die bonding film, and the chip pads provided on each of the stacked semiconductor chips are connected to a circuit pattern of a circuit film or a lead frame through a wire bonding process. .
그러나, 반도체 칩들이 복수의 층 형태로 적층될 때, 상기 와이어를 통해 기판의 회로 필름 또는 회로 패턴과 연결할 수 있도록 공간을 확보하기 위해, 상부의 칩과 하부의 칩은 완전히 겹쳐지지는 않는 형태로 적층되게 된다. However, when the semiconductor chips are stacked in the form of a plurality of layers, the upper chip and the lower chip do not overlap completely in order to secure a space for connecting the circuit film or circuit pattern of the substrate through the wire. Will be stacked.
따라서, 상기와 같이 겹쳐지지 않는 부분에 다이본딩 공정 또는 와이어 본딩 공정에서 과도한 힘이 가해질 경우, 최상부의 박형화된 칩에 손상이 발생할 수 있다. Therefore, when excessive force is applied in the die bonding process or the wire bonding process to the non-overlapping portion as described above, damage may occur to the uppermost thinned chip.
이에 본 발명자들은 상부에 적층되는 반도체 칩의 다이본딩 층이 상기와 같이 하부의 반도체 칩과 겹쳐지지 않는 부분을 몰딩하는 형태로 적층할 경우, 이러한 칩의 손상을 방지할 수 있다는 점을 확인하고 발명을 완성하였다. Therefore, the inventors of the present invention confirmed that when the die bonding layer of the semiconductor chip stacked on the upper part is laminated in the form of molding a portion which does not overlap with the lower semiconductor chip as described above, the damage of the chip can be prevented. Was completed.
도 2는 본 본 발명의 일 실시예에 따른 반도체 장치에 와이어 본딩이 적용된 것을 나타낸 것이다. 2 illustrates that wire bonding is applied to a semiconductor device according to an embodiment of the present invention.
도 2를 참조하면, 우측과 같이 일반적인 다이본딩의 경우, 최상부 반도체 칩의 일부분이 기저의 반도체 칩과 직접 접촉하지 못하고, 외부로 돌출되어 있는 것을 확인할 수 있다. 따라서 이 부분에 와이어(400) 본딩 공정이 진행될 때, 과도한 힘이 가해지는 경우, 최상부의 박형화된 칩에 손상이 발생할 수 있고, 와이어 본딩 진동으로 인한 칩의 미세한 떨림에 의하여 기존 본딩된 와이어가 손상될 수 있다. Referring to FIG. 2, in the case of the general die bonding as shown in the right side, it can be seen that a part of the uppermost semiconductor chip does not directly contact the underlying semiconductor chip but protrudes to the outside. Therefore, when excessive force is applied when the
그러나 좌측의 경우, 최상부 반도체 칩이 기저의 반도체 칩과 직접 접촉하지 못하고, 외부로 돌출되어 있는 부분에, 다이본딩 층에 의한 몰딩이 형성되기 때문에, 최상부 반도체 칩의 안정성을 확보할 수 있다. 따라서, 이 부분에 와이어(400) 본딩 공정이 진행될 때, 과도한 힘이 가해지더라도, 반도체 칩에 손상이 발생하는 것을 방지할 수 있고, 와이어 본딩 진동으로 인한 칩의 미세한 떨림에 의해 기존 본딩된 와이어가 손상되는 것을 방지할 수 있다. However, in the case of the left side, since the molding by the die-bonding layer is formed in the part which protrudes to the outside rather than a direct contact with a base semiconductor chip, the stability of a top semiconductor chip can be ensured. Therefore, when the
본 발명의 일 실시예에 따르면, 상기 반도체 장치는 상기 기판 및 상기 제1다이본딩 층 사이에 1 내지 5개의 다이본딩된 반도체 칩을 더 포함하는 것일 수 있다. 즉, 두 개의 반도체 칩을 적층한 반도체 장치뿐 아니라, 그 이상의 복수 개의 반도체 칩을 적층하는 경우 역시, 상부에 적층되는 반도체 칩의 다이본딩 층이 그 하부의 반도체 칩과 겹쳐지지 않는 부분을 몰딩하는 형태로 적층될 수 있다. According to an embodiment of the present invention, the semiconductor device may further include 1 to 5 die bonded semiconductor chips between the substrate and the first die bonding layer. That is, not only a semiconductor device in which two semiconductor chips are stacked, but also a plurality of semiconductor chips stacked therein, a die bonding layer of a semiconductor chip stacked on the upper part may mold a portion of the semiconductor chip not overlapped with the lower semiconductor chip. It can be stacked in the form.
상기 제1다이본딩 층 및 제2다이본딩 층은 에폭시 수지 및 경화제가 포함된 접착층을 포함하는 것일 수 있으며, 이러한 접착층이 경화된 형태로 존재하는 것일 수 있다. 또한 상기 제1 및 제2다이본딩 층은, 서로 동일한 성분이거나 상이한 성분으로 형성될 수도 있다. The first die bonding layer and the second die bonding layer may include an adhesive layer including an epoxy resin and a curing agent, and the adhesive layer may be present in a cured form. In addition, the first and second die bonding layers may be formed of the same or different components.
본 발명에서 사용될 수 있는 상기 에폭시 수지에는 이 분야에서 공지된 일반적인 접착제용 에폭시 수지가 포함될 수 있으며, 예를 들면, 분자 내에 2개 이상의 에폭시기를 함유하고, 중량평균분자량이 100 내지 2,000인 에폭시 수지를 사용할 수 있다. 위와 같은 에폭시 수지는 경화 공정을 통해 하드한 가교 구조를 형성하여, 탁월한 접착성, 내열성 및 기계적 강도를 나타낼 수 있다. The epoxy resin that can be used in the present invention may include an epoxy resin for general adhesives known in the art, for example, epoxy resins containing two or more epoxy groups in a molecule and having a weight average molecular weight of 100 to 2,000 Can be used. The epoxy resin as described above forms a hard crosslinked structure through a curing process, it can exhibit excellent adhesion, heat resistance and mechanical strength.
보다 구체적으로 본 발명에서는 특히 평균 에폭시 당량이 100 내지 1,000인 에폭시 수지를 사용하는 것이 바람직하다. 에폭시 수지의 에폭시 당량이 100 미만이면, 가교 밀도가 지나치게 높아져서, 접착 필름이 전체적으로 딱딱한 성질을 나타낼 우려가 있고, 1,000을 초과하면, 내열성이 저하될 우려가 있다. More specifically, in the present invention, it is particularly preferable to use an epoxy resin having an average epoxy equivalent of 100 to 1,000. When the epoxy equivalent of an epoxy resin is less than 100, a crosslinking density may become high too much, and an adhesive film may show a hard property as a whole, and when it exceeds 1,000, there exists a possibility that heat resistance may fall.
위와 같은 에폭시 수지의 예로는, 비스페놀 A 에폭시 수지 또는 비스페놀 F 에폭시 수지 등의 이관능성 에폭시 수지; 또는 크레졸 노볼락 에폭시 수지, 페놀 노볼락 에폭시 수지, 4관능성 에폭시 수지, 비페닐형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 나프탈렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 또는 디시클로펜타디엔 변성 페놀형 에폭시 수지 등의 3개 이상의 관능기를 가지는 다관능성 에폭시 수지의 일종 또는 이종 이상을 들 수 있으나, 이에 제한되는 것은 아니다.Examples of such epoxy resins include bifunctional epoxy resins such as bisphenol A epoxy resin or bisphenol F epoxy resin; Or cresol novolac epoxy resin, phenol novolac epoxy resin, tetrafunctional epoxy resin, biphenyl type epoxy resin, triphenol methane type epoxy resin, alkyl modified triphenol methane type epoxy resin, naphthalene type epoxy resin, dicyclopentadiene One kind or two or more kinds of polyfunctional epoxy resins having three or more functional groups, such as a type epoxy resin or a dicyclopentadiene modified phenol type epoxy resin, are not limited thereto.
본 발명에서는 특히 상기 에폭시 수지로서 이관능성 에폭시 수지 및 다관능성 에폭시 수지의 혼합 수지를 사용하는 것이 바람직하다. 본 명세서에서 사용하는 용어 『다관능성 에폭시 수지』는 3개 이상의 관능기를 가지는 에폭시 수지를 의미한다. 즉, 일반적으로 이관능성 에폭시 수지는 유연성 및 고온에서의 흐름성 등은 우수하나, 내열성 및 경화 속도가 떨어지는 반면, 관능기가 3개 이상인 다관능성 에폭시 수지는 경화 속도가 빠르고, 높은 가교 밀도로 인해 탁월한 내열성을 보이나, 유연성 및 흐름성이 떨어진다.In this invention, it is especially preferable to use the mixed resin of a bifunctional epoxy resin and a polyfunctional epoxy resin as said epoxy resin. As used herein, the term "polyfunctional epoxy resin" means an epoxy resin having three or more functional groups. That is, in general, bifunctional epoxy resins are excellent in flexibility and flowability at high temperatures, but are poor in heat resistance and curing rate, whereas polyfunctional epoxy resins having three or more functional groups are excellent in curing rate and excellent in crosslinking density. Heat resistance is shown, but flexibility and flowability are inferior.
따라서, 상기 두 종류의 수지를 적절히 혼합, 사용함으로 해서, 접착층의 탄성률 및 택(tack) 특성을 제어할 수 있고, 특히, 제2반도체 칩을 적층할 때, 우수한 유연성 및 흐름성을 이용하여, 제2다이본딩 층이 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성될 수 있다. Therefore, by appropriately mixing and using the two kinds of resins, the elastic modulus and tack characteristics of the adhesive layer can be controlled, and in particular, when laminating the second semiconductor chip, using excellent flexibility and flowability, The second die bonding layer may be formed to mold a region that does not overlap with the region of the first semiconductor chip.
또한, 상기 접착층은 저탄성 고분자량 수지를 더 포함할 수도 있다. 저탄성 고분자량 수지는 접착제 내에서 소프트 세그먼트를 이루어 고온에서의 응력 완화 특성을 부여하는 역할을 할 수 있다. 본 발명에서는 상기 고분자량 수지로서, 상기 에폭시 수지와 블렌딩되어 필름 형성 시에 부서짐을 유발하지 않고, 가교 구조의 형성 후 점탄성을 나타낼 수 있으며, 다른 성분과의 상용성 및 보관 안정성이 우수한 것이라면, 어떠한 수지 성분도 사용될 수 있다.In addition, the adhesive layer may further include a low elastic high molecular weight resin. The low elastic high molecular weight resin may serve to impart soft segments in the adhesive to impart stress relaxation characteristics at high temperatures. In the present invention, as the high molecular weight resin, it may be blended with the epoxy resin without causing breakage during film formation, and may exhibit viscoelasticity after formation of a crosslinked structure, and may have excellent compatibility with other components and storage stability. Resin components can also be used.
상기 저탄성 고분자량 수지의 구체적인 종류는, 전술한 특성을 만족하는 한, 특별히 제한되지 않는다. 예를 들면, 본 발명에서는 폴리이미드, 폴리에테르이미드, 폴리에스테르이미드, 폴리아미드, 폴리에테르술폰, 폴리에테르케톤, 폴리올레핀, 폴리염화비닐, 페녹시, 반응성 아크릴로니트릴부타디엔 고무 또는 아크릴계 수지 등을 사용하거나, 이 중 이종 이상을 혼합하여, 사용할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. The specific kind of the low elastic high molecular weight resin is not particularly limited as long as the above characteristics are satisfied. For example, in the present invention, polyimide, polyetherimide, polyesterimide, polyamide, polyethersulfone, polyetherketone, polyolefin, polyvinyl chloride, phenoxy, reactive acrylonitrile butadiene rubber or acrylic resin is used. Or two or more of these may be mixed and used, but this invention is not necessarily limited to this.
상기에서 아크릴계 수지의 구체적인 예로는 (메타)아크릴산 및 그 유도체를 포함하는 아크릴계 공중합체를 들 수 있으며, 이 때 (메타)아크릴산 및 그 유도체의 예로는 (메타)아크릴산; 메틸 (메타)아크릴레이트 또는 에틸 (메타)아크릴레이트 등의 탄소수 1 내지 12의 알킬기를 함유하는 알킬 (메타)아크릴레이트; (메타)아크릴로니트릴 또는 (메타)아크릴아미드; 및 기타 공중합성 단량체들이 포함된다.Specific examples of the acrylic resin may include an acrylic copolymer including (meth) acrylic acid and derivatives thereof, and examples of (meth) acrylic acid and derivatives thereof include (meth) acrylic acid; Alkyl (meth) acrylate containing a C1-C12 alkyl group, such as methyl (meth) acrylate or ethyl (meth) acrylate; (Meth) acrylonitrile or (meth) acrylamide; And other copolymerizable monomers.
상기 아크릴계 수지는 또한 글리시딜기, 히드록시기, 카복실기 및 아민기 등의 일종 또는 이종 이상의 관능기를 포함할 수 있으며, 이와 같은 관능기는 글리시딜 (메타)아크릴레이트, 히드록시 (메타)아크릴레이트, 히드록시에틸 (메타)아크릴레이트 또는 카복시 (메타)아크릴레이트 등의 단량체를 공중합시킴으로써 도입할 수 있다.The acrylic resin may also include one or more functional groups such as glycidyl group, hydroxy group, carboxyl group and amine group, and such functional group may be glycidyl (meth) acrylate, hydroxy (meth) acrylate, It can introduce | transduce by copolymerizing monomers, such as hydroxyethyl (meth) acrylate or carboxy (meth) acrylate.
접착제 조성물에 포함될 수 있는 경화제는 상기 에폭시 수지 및/또는 저탄성 고분자량 수지와 반응하여, 가교 구조를 형성할 수 있는 것이라면 특별히 제한되지 않는다. 예를 들면, 본 발명에서는 상기 두 성분과 동시에 반응하여 가교 구조를 형성할 수 있는 경화제를 사용할 수 있는데, 이와 같은 경화제는 접착제 내의 소프트 세그먼트 및 하드 세그먼트와 각각 가교 구조를 이루어 내열성을 향상시키는 동시에, 양자의 계면에서 두 세그먼트의 가교제로 작용하여 반도체 장치의 신뢰성을 향상시킬 수 있다.The curing agent that can be included in the adhesive composition is not particularly limited as long as it can react with the epoxy resin and / or the low elastic high molecular weight resin to form a crosslinked structure. For example, in the present invention, a curing agent capable of forming a crosslinked structure by simultaneously reacting with the two components may be used. Such a curing agent forms a crosslinked structure with the soft and hard segments in the adhesive, respectively, to improve heat resistance, By acting as a crosslinking agent of two segments at both interfaces, it is possible to improve the reliability of the semiconductor device.
또한, 상술한 접착제 조성물은, 취급성, 내열성, 및 용융 점도의 조절을 위하여, 필러를 추가로 포함할 수도 있다. 본 발명에서 사용될 수 있는 필러의 종류는 특별히 제한되지 않으며, 일반적으로 유기 및 무기 필러를 사용할 수 있고, 바람직하게는 무기 필러를 사용할 수 있다. 상기 무기 필러의 구체적인 예로는 실리카, 알루미나, 탄산 칼슘, 수산화 마그네슘, 산화 알루미늄, 활석, 또는 질화 알루미늄 등을 단독으로, 혹은 2종 이상을 혼합하여 사용할 수 있으나, 이에 제한되는 것은 아니다. 또한, 이온성 불순물을 흡착하여 신뢰성을 향상시킬 수 있는, 이온흡착제를 무기 필러로 사용할 수도 있다. 이러한 이온흡착제는, 특별히 제한되지는 않으며, 수산화 마그네슘, 탄산 마그네슘, 규산 마그네슘, 산화 마그네슘 등을 포함하는, 마그네슘계 화합물, 규산 칼슘, 탄산 칼슘, 산화 칼슘 등을 포함하는, 칼슘계 화합물, 알루미나, 수산화 알루미늄, 질화 알루미늄, 붕산 알루미늄 휘스커 등을 포함하는, 알루미늄계 화합물, 지르코늄계 화합물, 안티몬계 화합물, 비스무트계 화합물 등을 사용할 수 있으며, 2종 이상 혼합하여 사용할 수도 있다. Moreover, the adhesive composition mentioned above may further contain a filler for adjustment of handleability, heat resistance, and melt viscosity. The type of filler that can be used in the present invention is not particularly limited, and in general, organic and inorganic fillers can be used, and preferably inorganic fillers can be used. Specific examples of the inorganic fillers include, but are not limited to, silica, alumina, calcium carbonate, magnesium hydroxide, aluminum oxide, talc, aluminum nitride, or the like, or a mixture of two or more thereof. Moreover, the ion adsorption agent which can adsorb | suck an ionic impurity and improve reliability can also be used as an inorganic filler. Such ion adsorbents are not particularly limited, and calcium-based compounds, alumina, including magnesium-based compounds including magnesium hydroxide, magnesium carbonate, magnesium silicate, magnesium oxide and the like, calcium silicate, calcium carbonate, calcium oxide and the like, An aluminum compound, a zirconium compound, an antimony compound, a bismuth compound, etc. containing aluminum hydroxide, aluminum nitride, aluminum borate whisker, etc. can be used, It can also be used in mixture of 2 or more types.
또한, 상기 필러는 평균 입경이 약 0.001um 내지 약 10um, 바람직하게는 약 0.005um 내지 1um일 수 있다. 평균 입경이 0.001um 미만이면, 접착층 내에서 필러가 응집되거나, 외관 불량이 발생할 우려가 있고, 10um를 초과하면, 접착층 표면에서 필러의 돌출, 열압착 시 칩의 손상, 접착성 저하 등의 문제점이 발생할 수 있다. In addition, the filler may have an average particle diameter of about 0.001um to about 10um, preferably about 0.005um to 1um. If the average particle diameter is less than 0.001 μm, the filler may aggregate or the appearance defect may occur in the adhesive layer. If the average particle diameter exceeds 10 μm, problems such as protrusion of the filler from the surface of the adhesive layer, damage of the chip during thermocompression, and deterioration of adhesiveness may occur. May occur.
상기 필러는 접착제 조성물에서 필러를 제외한 전체 수지 100중량부에 대하여 약 0.5중량부 내지 약 120중량부, 바람직하게는 약 5중량부 내지 약 100중량부의 양으로 포함될 수 있다. 함량이 약 0.5중량부 미만이면, 필러 첨가로 인한 내열성 및 취급성 향상 효과가 충분치 않을 수 있고, 약 120중량부를 초과할 경우, 작업성 및 기재 부착성이 저하되고, 고온에서의 점도 상승으로 몰딩성 및 접착력이 저하될 수 있다. The filler may be included in an amount of about 0.5 parts by weight to about 120 parts by weight, preferably about 5 parts by weight to about 100 parts by weight, based on 100 parts by weight of the total resin except the filler in the adhesive composition. If the content is less than about 0.5 part by weight, the effect of improving the heat resistance and handleability due to filler addition may not be sufficient, and when the content exceeds about 120 parts by weight, workability and substrate adhesion deteriorate and molding due to an increase in viscosity at a high temperature. Properties and adhesion may be lowered.
또한, 상기 접착제 조성물은 전술한 성분과 함께 경화제를 추가로 포함할 수 있다. 상기 경화제는 전술한 에폭시 수지 및/또는 열가소성 수지와 가교 구조를 형성할 수 있는 것이라면, 특별히 한정되지 않는다. 본 발명의 일 태양에서, 상기 경화제는 전술한 에폭시 수지 및 열가소성 수지와 모두 반응하여 가교 구조를 형성할 수 있다. 이와 같은 경화제는 조성물 내에서 소프트 세그먼트(soft segment)를 이루는 열가소성 수지 및 하드 세그먼트(hard segment)를 이루는 에폭시 수지와 각각 가교 구조를 이루어 내열성을 향상시키는 동시에, 상기 성분들의 계면에서 연결 고리 역할을 하여, 반도체 패키지의 신뢰성을 향상시킬 수 있다. In addition, the adhesive composition may further include a curing agent in addition to the above-described components. The curing agent is not particularly limited as long as it can form a crosslinked structure with the above-mentioned epoxy resin and / or thermoplastic resin. In one aspect of the present invention, the curing agent may react with both the above-described epoxy resin and thermoplastic resin to form a crosslinked structure. Such a curing agent has a crosslinked structure with each of the thermoplastic resin forming a soft segment and the epoxy resin forming a hard segment in the composition, thereby improving heat resistance and acting as a link at the interface of the components. The reliability of the semiconductor package can be improved.
상기 경화제는, 구체적으로 예를 들어, 다관능성 페놀 수지를 사용할 수 있으며, 수산기 당량이 약 100 내지 약 1,000인 다관능성 페놀 수지를 사용하는 것이 보다 바람직할 수 있다. 페놀 수지의 수산기 당량이 약 100 미만이면, 에폭시 수지와의 경화물이 딱딱한 성질을 가져, 반도체 패키지의 완충 특성이 저하될 우려가 있으며, 수산기 당량이 약 1,000을 초과하면, 가교 밀도가 저하되어, 조성물의 내열성이 저하될 우려가 있다. Specifically, the curing agent may be, for example, a multifunctional phenolic resin may be used, and it may be more preferable to use a polyfunctional phenolic resin having a hydroxyl equivalent weight of about 100 to about 1,000. When the hydroxyl equivalent of a phenol resin is less than about 100, hardened | cured material with an epoxy resin may have hard property, and there exists a possibility that the buffer characteristic of a semiconductor package may fall, and when the hydroxyl equivalent exceeds about 1,000, a crosslinking density will fall, There exists a possibility that the heat resistance of a composition may fall.
그리고, 상기 경화제는 연화점이 약 60℃ 내지 약 140℃일 수 있다. 경화제의 연화점이 약 60℃ 미만이면, 택 특성의 증가로 인해, 접착 필름의 B-스테이지 탄성율이 저하되거나, 픽업 특성 등의 공정성이 악화될 우려가 있고, 특히 고온에서 점도가 지나치게 낮아져서, 고온 접착력이 저하될 우려가 있다. 연화점이 약 140℃를 초과하는 경우, 웨이퍼에 대한 부착성이 저하되어, 다이싱 시 칩 비산 등의 문제가 발생할 우려가 있다. In addition, the curing agent may have a softening point of about 60 ℃ to about 140 ℃. If the softening point of the curing agent is less than about 60 ° C, the increase in the tack characteristics may lower the B-stage elastic modulus of the adhesive film, or the processability such as pickup characteristics may deteriorate. This may fall. When the softening point exceeds about 140 ° C., the adhesion to the wafer is lowered, which may cause problems such as chip scattering during dicing.
위와 같은 다관능성 페놀 수지의 예로는 자일록 노볼락 수지, 비스페놀 F 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 수지, 페놀 노볼락 수지, 크리졸 노볼락 수지, 비스페놀 A 노볼락 수지, 페놀 아랄킬 수지, 다관능 노볼락 수지, 디시클로펜타디엔 페놀 노볼락 수지, 아미노 트리아진 페놀 노볼락 수지, 폴리부타디엔 페놀 노볼락 수지, 또는 비페닐 타입 수지 등을 들 수 있으며, 단독으로 사용하거나, 2종 이상을 혼합하여 사용할 수 있다. Examples of the multifunctional phenolic resins described above include xylox novolak resins, bisphenol F resins, bisphenol F novolak resins, bisphenol A resins, phenol novolak resins, cresol novolak resins, bisphenol A novolak resins, and phenol aralkyl resins. And polyfunctional novolac resins, dicyclopentadiene phenol novolac resins, amino triazine phenol novolac resins, polybutadiene phenol novolac resins, or biphenyl type resins, and the like, or may be used alone or in combination of two or more thereof. Can be mixed and used.
상술한 경화제는 에폭시 수지의 에폭시 당량 대비 약 0.4 내지 2 당량비, 바람직하게는 약 0.5 내지 약 1.8 당량비의 양으로 조성물 내에 포함되는 것이 바람직하다. 경화제가 약 0.4 당량비 미만으로 포함되는 경우, 경화 후 미반응 에폭시가 증가하여, 유리전이온도 및 내열성이 저하되거나, 미반응 에폭시기의 반응을 위해 장시간 고온 상태를 유지해야하는 문제점이 발생할 수 있다. 또한 경화제가 약 2 당량비를 초과하여 포함되면, 미반응 수산기로 인해 조성물의 흡습율, 저장 안정성, 및 유전 특성 등이 악화될 우려가 있다. The curing agent described above is preferably included in the composition in an amount of about 0.4 to 2 equivalents, preferably about 0.5 to about 1.8 equivalents, relative to the epoxy equivalent of the epoxy resin. When the curing agent is included in less than about 0.4 equivalent ratio, the unreacted epoxy is increased after curing, the glass transition temperature and heat resistance may be lowered, or the problem of maintaining a high temperature state for a long time for the reaction of the unreacted epoxy group may occur. In addition, when the curing agent is included in excess of about 2 equivalent ratio, there is a fear that the moisture absorption rate, storage stability, dielectric properties, etc. of the composition due to the unreacted hydroxyl group.
또한, 본 발명의 일 실시예에 따르면, 상기 접착층은 경화 전의 점도가 약 130℃에서 약 3000Pa·s 이하일 수 있고, 바람직하게는 약 50 내지 약 2500 Pa·s일 수 있으며, 더욱 바람직하게는 약 100 내지 약 2000 Pa·s일 수 있다. 특히 제2다이본딩 층에 포함되는 접착층의 점도가 상기 범위에 있는 것이 바람직하다. 다이본딩 필름의 접착층이 상기와 같은 점도 범위를 갖고 있음으로 해서, 다이본딩 공정이 원활하게 진행될 수 있으며, 특히, 제2반도체 칩을 적층할 때, 약 0.5kg/cm2 내지 약 4kg/cm2의 작은 압력을 가하더라도 우수한 유연성 및 흐름성을 이용하여, 제2다이본딩 층이 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성될 수 있다 Further, according to one embodiment of the present invention, the adhesive layer may have a viscosity before curing of about 3000 Pa · s or less at about 130 ° C., preferably about 50 to about 2500 Pa · s, more preferably about 100 to about 2000 Pa.s. It is particularly preferable that the viscosity of the adhesive layer contained in the second die bonding layer is in the above range. Since the adhesive layer of the die-bonding film has a viscosity range as described above, the die-bonding process can proceed smoothly, in particular, when laminating the second semiconductor chip, about 0.5kg / cm 2 to about 4kg / cm 2 Even with a small pressure of, using the excellent flexibility and flowability, the second die bonding layer may be formed in a shape of molding a region not overlapping with the region of the first semiconductor chip.
또한, 칩을 부착하는 공정에서의 온도는 약 80 내지 약 180℃인 것이 바람직하고, 부착 시간은 약 0.5초 내지 약 3초 동안 이루어지는 것이 바람직하며, 부착 압력은 약 0.5kg/cm2 내지 약 4kg/cm2인 것이 바람직할 수 있다. In addition, the temperature in the process of attaching the chip is preferably about 80 to about 180 ℃, the adhesion time is preferably made for about 0.5 seconds to about 3 seconds, the adhesion pressure is about 0.5kg / cm 2 to about 4kg It may be desirable to be / cm 2 .
또한, 상기 다이본딩 필름은 자외선 경화형 점착체를 포함하는 점착층을 더 포함할 수도 있다. 다이본딩 필름은 이러한 점착층에 의해 반도체 칩의 하부에 점착된 형태로 존재할 수 있다. 즉, 반도체 웨이퍼에 이러한 다이본딩 필름을 부착한 후 자외선을 조사하여 경화시키고, 반도체 웨이퍼반도체를 분단하여, 하부에 다이본딩 필름이 부착된 반도체 칩의 형태로 제조될 수 있다. In addition, the die bonding film may further include a pressure-sensitive adhesive layer containing an ultraviolet curable pressure-sensitive adhesive. The die bonding film may be present in the form adhered to the lower portion of the semiconductor chip by this adhesive layer. That is, after attaching such a die-bonding film to the semiconductor wafer, it is irradiated with ultraviolet rays and cured, and the semiconductor wafer semiconductor is divided, so that the die-bonding film is attached to the lower portion of the semiconductor chip.
상기 자외선 경화형 점착제는 아크릴계 수지, 광개시제, 및 가교제를 포함하는 것일 수 있다. The ultraviolet curable pressure sensitive adhesive may be an acrylic resin, a photoinitiator, and a crosslinking agent.
상기에서 아크릴계 수지는 중량평균분자량이 10만 내지 150만, 바람직하게는 20만 내지 100만일 수 있다. 중량평균분자량이 10만 미만이면, 코팅성 또는 응집력이 저하되어, 박리 시에 피착체에 잔여물이 남거나, 또는 점착제 파괴 현상이 일어날 우려가 있다. 또한, 중량평균분자량이 150만을 초과하면, 베이스 수지가 자외선 경화형 화합물의 반응을 방해하여, 박리력 감소가 효율적으로 이루어지지 않을 우려가 있다. The acrylic resin may have a weight average molecular weight of 100,000 to 1.5 million, preferably 200,000 to 1 million. If the weight average molecular weight is less than 100,000, the coating property or cohesion force is lowered, and residues may remain on the adherend during peeling, or adhesive breakdown may occur. In addition, when the weight average molecular weight exceeds 1.5 million, the base resin interferes with the reaction of the ultraviolet curable compound, and there is a fear that the peeling force may not be reduced efficiently.
이러한 아크릴계 수지는 예를 들면, (메타)아크릴산 에스테르계 단량체 및 가교성 관능기 함유 단량체의 공중합체일 수 있다. 이 때 (메타)아크릴산 에스테르계 단량체의 예로는 알킬 (메타)아크릴레이트를 들 수 있으며, 보다 구체적으로는 탄소수 1 내지 12의 알킬기를 가지는 단량체로서, 펜틸 (메타)아크릴레이트, n-부틸 (메타)아크릴레이트, 에틸 (메타)아크릴레이트, 메틸 (메타)아크릴레이트, 헥실 (메타)아크릴레이트, n-옥틸 (메타)아크릴레이트, 이소옥틸 (메타)아크릴레이트, 2-에틸헥실 (메타)아크릴레이트, 도데실 (메타)아크릴레이트 또는 데실 (메타)아크릴레이트의 일종 또는 이종 이상의 혼합을 들 수 있다. Such acrylic resin may be, for example, a copolymer of a (meth) acrylic acid ester monomer and a crosslinkable functional group-containing monomer. At this time, examples of the (meth) acrylic acid ester monomers include alkyl (meth) acrylates, and more specifically, monomers having an alkyl group having 1 to 12 carbon atoms, such as pentyl (meth) acrylate and n-butyl (meth). ) Acrylate, ethyl (meth) acrylate, methyl (meth) acrylate, hexyl (meth) acrylate, n-octyl (meth) acrylate, isooctyl (meth) acrylate, 2-ethylhexyl (meth) acrylic And a mixture of one or more kinds of latex, dodecyl (meth) acrylate or decyl (meth) acrylate.
또한, 공중합체에 포함되는 가교성 관능기 함유 단량체는 가교제 또는 후술하는 자외선 경화형 화합물과 반응할 수 있는 관능기를 공중합체에 부여하여 점착제의 내구신뢰성, 점착력, 및 응집력을 조절하는 역할을 한다. 가교성 관능기 함유 단량체의 예로는 히드록시기 함유 단량체, 카복실기 함유 단량체 또는 질소 함유 단량체의 일종 또는 이종 이상의 혼합을 들 수 있다. 이 때 히드록실기 함유 화합물의 예로는, 2-히드록시에틸 (메타)아크릴레이트, 2-히드록시프로필 (메타)아크릴레이트, 4-히드록시부틸(메타)아크릴레이트, 6-히드록시헥실(메타)아크릴레이트, 8-히드록시옥틸(메타)아크릴레이트, 2-히드록시에틸렌글리콜(메타)아크릴레이트, 또는 2-히드록시프로필렌글리콜(메타)아크릴레이트 등을 들 수 있고, 카복실기 함유 화합물의 예로는, (메타)아크릴산, 2-(메타)아크릴로일옥시아세트산, 3-(메타)아크릴로일옥시프로필산, 4-(메타)아크릴로일옥시부틸산, 아크릴산 이중체, 이타콘산, 말레산, 또는 말레산 무수물 등을 들 수 있으며, 질소 함유 단량체의 예로는 (메타)아크릴로니트릴, N-비닐 피롤리돈 또는 N-비닐 카프로락탐 등을 들 수 있으나, 이에 제한되는 것은 아니다. 상기 아크릴계 수지에는 또한 상용성 등의 기타 기능성 향상의 관점에서, 초산비닐, 스틸렌 또는 아크릴로니트릴 등이 추가로 포함될 수 있다.In addition, the crosslinkable functional group-containing monomer included in the copolymer provides a functional group capable of reacting with a crosslinking agent or an ultraviolet curable compound to be described later to the copolymer, thereby controlling durability, adhesiveness, and cohesion of the adhesive. Examples of the crosslinkable functional group-containing monomers include a hydroxyl group-containing monomer, a carboxyl group-containing monomer or a nitrogen-containing monomer, or a mixture of two or more thereof. At this time, examples of the hydroxyl group-containing compound include 2-hydroxyethyl (meth) acrylate, 2-hydroxypropyl (meth) acrylate, 4-hydroxybutyl (meth) acrylate, and 6-hydroxyhexyl ( Meth) acrylate, 8-hydroxyoctyl (meth) acrylate, 2-hydroxyethylene glycol (meth) acrylate, 2-hydroxypropylene glycol (meth) acrylate, etc. are mentioned, A carboxyl group-containing compound Examples of (meth) acrylic acid, 2- (meth) acryloyloxyacetic acid, 3- (meth) acryloyloxypropyl acid, 4- (meth) acryloyloxybutyl acid, acrylic acid duplex, itaconic acid , Maleic acid, or maleic anhydride, and the like, and examples of the nitrogen-containing monomer include (meth) acrylonitrile, N-vinyl pyrrolidone, or N-vinyl caprolactam, but are not limited thereto. . The acrylic resin may further include vinyl acetate, styrene, acrylonitrile, or the like from the viewpoint of improving other functionalities such as compatibility.
또한, 본 발명에서 사용할 수 있는 자외선 경화형 화합물의 종류는 특별히 제한되지 않으며, 예를 들면, 중량평균분자량이 500 내지 300,000 정도인 다관능성 화합물(ex. 다관능성 우레탄 아크릴레이트, 다관능성 아크릴레이트 단량체 또는 올리고머 등)을 사용할 수 있다. 이 분야의 평균적 기술자는 목적하는 용도에 따른 적절한 화합물을 용이하게 선택할 수 있다. In addition, the type of ultraviolet curable compound that can be used in the present invention is not particularly limited, and for example, a polyfunctional compound having a weight average molecular weight of about 500 to 300,000 (ex. Polyfunctional urethane acrylate, polyfunctional acrylate monomer or Oligomers, etc.) can be used. The average person skilled in the art can easily select the appropriate compound according to the intended use.
상기 자외선 경화형 화합물의 함량은 전술한 베이스 수지 100 중량부에 대하여, 5 중량부 내지 400 중량부, 바람직하게는 10 중량부 내지 200 중량부일 수 있다. 자외선 경화형 화합물의 함량이 5 중량부 미만이면, 경화 후 점착력 저하가 충분하지 않아 픽업성이 떨어질 우려가 있고, 400 중량부를 초과하면, 자외선 조사 전 점착제의 응집력이 부족하거나, 이형 필름 등과의 박리가 용이하게 이루어지지 않을 우려가 있다.The content of the ultraviolet curable compound may be 5 parts by weight to 400 parts by weight, preferably 10 parts by weight to 200 parts by weight, based on 100 parts by weight of the base resin described above. If the content of the ultraviolet curable compound is less than 5 parts by weight, there is a concern that the drop in adhesive strength after curing is not sufficient, so that the pick-up property may be degraded. If the content of the ultraviolet curable compound exceeds 400 parts by weight, the cohesive force of the adhesive before ultraviolet irradiation is insufficient, or peeling with a release film or the like may occur. There is a possibility that it may not be easily performed.
상기 자외선 경화 점착제는 상기의 첨가형 자외선 경화형 화합물뿐 아니라, 아크릴 공중합체에 탄소-탄소 이중결합을 측쇄 또는 주쇄 말단에 결합된 형태로도 사용가능하다.The ultraviolet curable pressure sensitive adhesive may be used in a form in which carbon-carbon double bonds are bonded to side chains or main chain ends of the acrylic copolymer, as well as the additive type ultraviolet curable compound.
즉, 아크릴계 공중합체는 또는 (메타)아크릴산 에스테르계 단량체 및 가교성 관능기 함유 단량체를 포함하는 주사슬의 측쇄에 결합된 자외선 경화형 화합물을 추가로 포함할 수 있다.That is, the acrylic copolymer may further include an ultraviolet curable compound bonded to the side chain of the main chain comprising a (meth) acrylic acid ester monomer and a crosslinkable functional group-containing monomer.
상기와 같은 화합물의 종류는, 광경화성 관능기(ex. 자외선 중합성 탄소-탄소 이중결합)를 한 분자당 1 내지 5개, 바람직하게는 1 또는 2개 포함하고, 또한 상기 주사슬에 포함되는 가교성 관능기와 반응할 수 있는 관능기를 가지는 한 특별히 제한되지는 아니한다. 이때 주사슬의 가교성 관능기와 반응할 수 있는 관능기의 예로는 이소시아네이트기 또는 에폭시기 등을 들 수 있으나, 이에 제한되는 것은 아니다.The kind of the above compound contains 1 to 5, preferably 1 or 2, photocurable functional groups (ex. UV polymerizable carbon-carbon double bonds) per molecule, and is also included in the main chain. It is not particularly limited as long as it has a functional group capable of reacting with a functional group. At this time, examples of the functional group capable of reacting with the crosslinkable functional group of the main chain include an isocyanate group or an epoxy group, but are not limited thereto.
상기 자외선 중합성기 함유 화합물의 구체적인 예로는 주사슬에 포함된 히드록시기와 반응할 수 있는 관능기를 포함하는 것으로서, (메타)아크릴로일옥시 이소시아네이트, (메타)아크릴로일옥시 메틸 이소시아네이트, 2-(메타)아크릴로일옥시 에틸 이소시아네이트, 3-(메타)아크릴로일옥시 프로필 이소시아네이트, 4-(메타)아크릴로일옥시 부틸 이소시아네이트, m-프로페닐-α, α-디메틸벤질이소시아네이트, 메타크릴로일이소시아네이트, 또는 알릴 이소시아네이트; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물을 (메타)아크릴산 2-히드록시에틸과 반응시켜 얻어지는 아크릴로일 모노이소시아네이트 화합물; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물, 폴리올화합물 및 (메타)아크릴산 2-히드록시에틸을 반응시켜 얻어지는 아크릴로일 모노이소시아네이트 화합물; 또는 주사슬에 포함되는 카복실기와 반응할 수 있는 관능기를 포함하는 것으로써 글리시딜(메타)아크릴레이트 또는 알릴 글리시딜 에테르 등의 일종 또는 이종 이상을 들 수 있으나, 이에 제한되는 것은 아니다. Specific examples of the ultraviolet polymerizable group-containing compound include a functional group capable of reacting with a hydroxyl group included in the main chain, (meth) acryloyloxy isocyanate, (meth) acryloyloxy methyl isocyanate, and 2- (meth). Acryloyloxy ethyl isocyanate, 3- (meth) acryloyloxy propyl isocyanate, 4- (meth) acryloyloxy butyl isocyanate, m-propenyl-α, α-dimethylbenzyl isocyanate, methacryloyl isocyanate Or allyl isocyanate; Acryloyl monoisocyanate compounds obtained by reacting a diisocyanate compound or a polyisocyanate compound with 2-hydroxyethyl (meth) acrylate; Acryloyl monoisocyanate compounds obtained by reacting a diisocyanate compound or a polyisocyanate compound, a polyol compound, and 2-hydroxyethyl (meth) acrylate; Or a functional group capable of reacting with a carboxyl group included in the main chain, but may include one or more kinds of glycidyl (meth) acrylate or allyl glycidyl ether, but are not limited thereto.
상기와 같은 자외선 경화형 화합물은 주사슬에 포함된 가교성 관능기의 5몰% 내지 90몰%를 치환하여 베이스 수지의 측쇄에 포함될 수 있다. 상기 치환량이 5몰% 미만이면 자외선 조사에 의한 박리력 저하가 충분하지 않을 우려가 있고, 90몰%를 초과하면 자외선 조사 전의 점착제의 응집력이 저하될 우려가 있다.The ultraviolet curable compound as described above may be included in the side chain of the base resin by substituting 5 mol% to 90 mol% of the crosslinkable functional groups included in the main chain. When the amount of substitution is less than 5 mol%, there is a concern that the peeling force decrease due to ultraviolet irradiation may not be sufficient, and when the amount of substitution exceeds 90 mol%, the cohesive force of the pressure-sensitive adhesive before ultraviolet irradiation may decrease.
상기 광개시제의 종류 역시 특별히 한정되지 않고, 이 분야에서 알려진 일반적인 개시제의 사용이 가능하며, 그 함량은 상기 자외선 경화형 화합물 100 중량부에 대하여 0.05 중량부 내지 20 중량부일 수 있다. 광개시제의 함량이 0.05 중량부 미만이면, 자외선 조사에 의한 경화 반응이 부족해져 픽업성이 저하될 우려가 있고, 20 중량부를 초과하면 경화 과정에는 가교 반응이 짧은 단위로 일어나거나, 미반응 자외선 경화형 화합물이 발생하여 피착체 표면의 잔사에 원인이 되거나, 경화 후 박리력이 지나치게 낮아져 픽업성이 저하될 우려가 있다. 또한, 점착부에 포함되어 접착력 및 응집력을 부여하기 위한 가교제의 종류 역시 특별히 한정되지 않으며, 이소시아네이트계 화합물, 아지리딘계 화합물, 에폭시계 화합물 또는 금속 킬레이트계 화합물 등의 통상의 화합물을 사용할 수 있다. 상기 가교제는 베이스 수지 100 중량부에 대하여 0.5 중량부 내지 40 중량부, 바람직하게는 0.5 중량부 내지 20 중량부의 양으로 포함될 수 있다. 상기 함량이 0.5 중량부 미만이면, 점착제의 응집력이 부족할 우려가 있고, 20 중량부를 초과하면, 자외선 조사 전 점착력이 부족하여, 칩 비산 등이 일어날 우려가 있다.The type of photoinitiator is also not particularly limited, and a general initiator known in the art may be used, and the content thereof may be 0.05 part by weight to 20 parts by weight based on 100 parts by weight of the ultraviolet curable compound. If the content of the photoinitiator is less than 0.05 parts by weight, there is a risk that the curing reaction by ultraviolet irradiation is insufficient and the pickup properties are lowered. If the content of the photoinitiator exceeds 20 parts by weight, the crosslinking reaction occurs in a short unit during the curing process, It may generate | occur | produce and cause residue on the surface of a to-be-adhered body, or peeling force may become too low after hardening, and pick-up property may fall. In addition, the type of crosslinking agent included in the adhesive portion for imparting adhesion and cohesion is not particularly limited, and conventional compounds such as an isocyanate compound, an aziridine compound, an epoxy compound, or a metal chelate compound may be used. The crosslinking agent may be included in an amount of 0.5 to 40 parts by weight, preferably 0.5 to 20 parts by weight, based on 100 parts by weight of the base resin. If the content is less than 0.5 parts by weight, the cohesive force of the pressure-sensitive adhesive may be insufficient, if it exceeds 20 parts by weight, the adhesive strength before ultraviolet irradiation is insufficient, chip scattering may occur.
본 발명의 점착층에는 또한 로진 수지, 터펜(terpene) 수지, 페놀 수지, 스티렌 수지, 지방족 석유 수지, 방향족 석유 수지 또는 지방족 방향족 공중합 석유 수지 등의 점착 부여제가 적절히 포함될 수 있다.The pressure-sensitive adhesive layer of the present invention may also suitably include a tackifier such as rosin resin, terpene resin, phenol resin, styrene resin, aliphatic petroleum resin, aromatic petroleum resin or aliphatic aromatic copolymerized petroleum resin.
본 발명의 또 다른 일 실시예에 따르면, 상기 제1 및 제2 다이본딩 층은 두께가 약 1 내지 약 160um일 수 있고, 바람직하게는 약 15 내지 약 120um일 수 있으며, 더욱 바람직하게는 약 20 내지 약 100um일 수 있다. 적층 전의 다이본딩 필름 두께가 상기 범위에 있을 때, 제2다이본딩 층에 의한 몰딩이 바람직하게 이루어질 수 있다. According to another embodiment of the present invention, the first and second die bonding layer may have a thickness of about 1 to about 160um, preferably about 15 to about 120um, more preferably about 20 To about 100 um. When the die-bonding film thickness before lamination is in the above range, molding by the second die-bonding layer can be preferably made.
또한, 본 발명의 일 실시예에 따른 반도체 장치는, 최외부가 외부 보호층(500)에 의해 몰딩된 형태일 수 있다. 즉, 반도체 장치의 외부 전체가 반도체 봉지 재료(Packaging Material, Encapsulating Material)에 의해 뒤덮인 형태로, 외부 환경으로부터 반도체 칩을 보호하고, 반도체 칩을 전기적으로 외부와 절연시켜주며, 반도체 칩 작동 시 발생하는 열을 효과적으로 방출하게 하기 위하여, 에폭시 몰딩용 화합물 (ECM)등에 의해, 몰딩된 형태인 것이 바람직하다. In addition, in the semiconductor device according to the exemplary embodiment, the outermost part may be molded by the outer
한편, 본 발명의 또 다른 일 구현예에 따르면, 하부에 제1다이본딩 필름을 포함하는 제1반도체 칩을 기판 상에 다이본딩하는 단계; 및 하부에 제2다이본딩 필름을 포함하는 제2반도체 칩을 상기 제1반도체 칩 상에 다이본딩하는 단계;를 포함하고, 상기 제2다이본딩 필름이 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 다이본딩을 진행하는, 반도체 장치의 제조 방법이 제공된다. On the other hand, according to another embodiment of the present invention, the step of die bonding a first semiconductor chip including a first die bonding film on the substrate; And die bonding a second semiconductor chip including a second die bonding film on the first semiconductor chip, wherein the second die bonding film is formed in the lower region of the second semiconductor chip. Provided is a method of manufacturing a semiconductor device in which die bonding is performed in a manner of molding a region not overlapping with a region of a semiconductor chip.
발명의 일 실시예에 따르면, 상기 제1반도체 칩을 다이본딩하는 단계 이전에, 상기 기판 상에 1 내지 5개의 반도체 칩을 다이본딩하는 단계를 더 포함할 수도 있다. 2 이상의 반도체 칩이 적층되는 경우에 대한 설명은 상술한 바와 같다. According to an embodiment of the present invention, prior to the step of die bonding the first semiconductor chip, the method may further include die bonding one to five semiconductor chips on the substrate. Description of the case where two or more semiconductor chips are stacked is as described above.
또한, 상기 제1다이본딩 필름 및 제2다이본딩 필름은 에폭시 수지 및 경화제가 포함된 접착층을 포함할 수 있고, 상기 접착층은 경화 전의 점도가 130℃에서 3000Pa·s 이하인 것이 바람직할 수 있다. The first die bonding film and the second die bonding film may include an adhesive layer containing an epoxy resin and a curing agent, and the adhesive layer may have a viscosity before curing at 3000 ° C. or less at 3000 Pa · s or less.
상기 제1다이본딩 필름, 제2다이본딩 필름, 및 접착층의 특성에 대해서는 상기 반도체 장치의 설명 부분에서 상술한 바와 같다. The characteristics of the first die bonding film, the second die bonding film, and the adhesive layer are as described above in the description of the semiconductor device.
이하, 발명의 구체적인 실시예를 통해, 발명의 작용 및 효과를 보다 상술하기로 한다. 다만, 이러한 실시예는 발명의 예시로 제시된 것에 불과하며, 이에 의해 발명의 권리범위가 정해지는 것은 아니다.Hereinafter, the operation and effects of the invention will be described in more detail with reference to specific examples of the invention. However, these embodiments are only presented as an example of the invention, whereby the scope of the invention is not determined.
<제조예><Production example>
[다이싱 필름의 제조][Manufacture of Dicing Film]
제조예 1Preparation Example 1
2-에틸헥실 아크릴레이트, 메틸 아크릴레이트, 및 메틸 메타크릴레이트를 공중합하여 아크릴레이트계 공중합체를 제조하였다(중량 평균 분자량 800,000g/mol, Tg: 10℃).An acrylate copolymer was prepared by copolymerizing 2-ethylhexyl acrylate, methyl acrylate, and methyl methacrylate (weight average molecular weight 800,000 g / mol, Tg: 10 ° C.).
상기 공중합체 100중량부에, 이소시아네이트 경화제 5 중량부 및 중량 평균 분자량이 20,000인 다관능성 올리고머 10 중량부를 혼합하고, 광개시제로 Darocur TPO(제조사: Ciba) 0.7중량부를 혼합하여, 자외선 경화형 점착제 조성물을 제조하였다. To 100 parts by weight of the copolymer, 5 parts by weight of an isocyanate curing agent and 10 parts by weight of a polyfunctional oligomer having a weight average molecular weight of 20,000 were mixed, and 0.7 parts by weight of Darocur TPO (manufacturer: Ciba) was mixed with a photoinitiator to prepare an ultraviolet curable pressure-sensitive adhesive composition. It was.
제조된 자외선 경화형 점착제 조성물을 두께 38um의 이형 처리된 폴리에스테르 필름 위에 도포하고, 110℃에서 3분간 건조하였으며, 건조 후 도포된 조성물의 두께는 10um였다.The prepared UV curable pressure-sensitive adhesive composition was applied onto a release-treated polyester film having a thickness of 38 μm, dried at 110 ° C. for 3 minutes, and the thickness of the applied composition after drying was 10 μm.
점착층이 건조된 후, 두께가 100um인 폴리올레핀 필름에 라미네이트하여 다이싱 필름을 제조하였다. After the adhesive layer was dried, it was laminated on a polyolefin film having a thickness of 100 um to prepare a dicing film.
[다이본딩 필름의 제조][Manufacture of Die Bonding Film]
제조예 2-1Preparation Example 2-1
톨루엔 용매 100중량부에, 부틸아크릴레이트 40중량부, 에틸아크릴레이트 60중량부, 아크릴로니트릴 15중량부, 글리시딜 메타크릴레이트 10 중량부를 혼합하여, 아크릴계 열가소성 수지를 얻었다(중량 평균 분자량: 700,000g/mol, Tg: 10℃).40 parts by weight of butyl acrylate, 60 parts by weight of ethyl acrylate, 15 parts by weight of acrylonitrile, and 10 parts by weight of glycidyl methacrylate were mixed to 100 parts of toluene solvent to obtain an acrylic thermoplastic resin (weight average molecular weight: 700,000 g / mol, Tg: 10 ° C.).
상기 아크릴계 열가소성 수지 50중량부에, 에폭시 수지로 EOCN-103s(크레졸 노볼락형 에폭시 수지, 제조사: 일본화약, 에폭시 당량 214, 연화점 83℃) 150중량부, 경화제로 KPH-F2001(페놀 노볼락계 경화제, 제조사: 코오롱유화, 수산기 당량: 106, 연화점 88℃) 106중량부, 실란 커플링제로 A-187(감마-글리시독시프로필트리메톡시실란, 제조사: GE 도시바실리콘) 5중량부, 경화 촉진제로 2PZ(2-페닐 이미다졸, 제조사: 시코쿠 화성) 0.1 중량부, 충진제로 SFP-30M(구상 실리카 분말, 제조사: 덴카, 평균 입경: 700nm) 100중량부, 및 메틸에틸케톤을 교반 혼합하여, 바니시를 제조하였다. To 50 parts by weight of the acrylic thermoplastic resin, 150 parts by weight of EOCN-103s (cresol novolac type epoxy resin, manufacturer: Nippon Kayaku, epoxy equivalent 214, softening point 83 ° C) as an epoxy resin, and a curing agent KPH-F2001 (phenolic novolac system) Curing agent, manufacturer: Kolon Emulsification, hydroxyl equivalent: 106, softening point 88 ℃) 106 parts by weight, 5 parts by weight of A-187 (gamma-glycidoxypropyltrimethoxysilane, manufacturer: GE Toshiba Silicone) as silane coupling agent 0.1 parts by weight of 2PZ (2-phenyl imidazole, manufactured by Shikoku Chemical Co., Ltd.), 100 parts by weight of SFP-30M (spherical silica powder, manufacturer: Denka, average particle diameter: 700 nm) as a promoter, and methyl ethyl ketone were stirred and mixed. , Varnish was prepared.
상기 바니시를 두께 38um의 이형 처리된 PET 필름에 도포하고, 110℃에서 3분 간 건조하여 도막 두께가 40um인 다이본딩 필름을 제조하였다. The varnish was applied to a release-treated PET film having a thickness of 38 μm, and dried at 110 ° C. for 3 minutes to prepare a die bonding film having a coating thickness of 40 μm.
제조예 2-2Preparation Example 2-2
충진제로 SFP-30M을 150중량부 사용한 것을 제외하고는, 상기 제조예 2-1과 동일한 방법으로 다이본딩 필름을 제조하였다. A die bonding film was manufactured in the same manner as in Preparation Example 2-1, except that 150 parts by weight of SFP-30M was used as a filler.
제조예 2-3Preparation Example 2-3
충진제로 SFP-30M 대신, SFP-10X(구상 실리카, 제조사: 덴카, 평균 입경: 300nm)을 60중량부로 사용한 것을 제외하고는, 상기 제조예 2-1과 동일한 방법으로 다이본딩 필름을 제조하였다. A die-bonding film was prepared in the same manner as in Preparation Example 2-1, except that SFP-10X (spherical silica, manufacturer: Denka, average particle diameter: 300 nm) was used as a filler in an amount of 60 parts by weight.
제조예 2-4Preparation Example 2-4
에폭시 수지의 경화제로 KPH-F2001 대신 KH-6021(비스페놀 A형 노볼락계 경화제, 제조사: DIC corp, 연화점: 133℃)을 사용한 것을 제외하고는, 상기 제조예 2-1과 동일한 방법으로 다이본딩 필름을 제조하였다. Die bonding in the same manner as in Preparation Example 2-1, except that KH-6021 (bisphenol A novolac curing agent, manufacturer: DIC corp, softening point: 133 ° C.) was used instead of KPH-F2001 as an epoxy resin curing agent. A film was prepared.
비교제조예 2-5Comparative Production Example 2-5
충진제로 SFP-30M을 300중량부 사용한 것을 제외하고는, 상기 제조예 2-1과 동일한 방법으로 다이본딩 필름을 제조하였다. A die bonding film was manufactured in the same manner as in Preparation Example 2-1, except that 300 parts by weight of SFP-30M was used as a filler.
비교제조예 2-6Comparative Production Example 2-6
아크릴계 열가소성 수지를 50중량부가 아닌 100중량부 사용한 것을 제외하고는, 상기 제조예 2-1과 동일한 방법으로 다이본딩 필름을 제조하였다. A die bonding film was manufactured in the same manner as in Preparation Example 2-1, except that 100 parts by weight of the acrylic thermoplastic resin was used instead of 50 parts by weight.
비교제조예 2-7Comparative Production Example 2-7
충진제로 SFP-30M 대신, SFP-10X(구상 실리카, 제조사: 덴카, 평균 입경: 300nm)을 150중량부로 사용한 것을 제외하고는, 상기 제조예 2-1과 동일한 방법으로 다이본딩 필름을 제조하였다. A die-bonding film was prepared in the same manner as in Preparation Example 2-1, except that SFP-10X (spherical silica, manufacturer: Denka, average particle diameter: 300 nm) was used as a filler in an amount of 150 parts by weight.
[다이싱 다이본딩 필름의 제조][Manufacture of Dicing Die Bonding Film]
제조예 3-1 내지 3-4 및 비교제조예 3-5 내지 3-7Preparation Examples 3-1 to 3-4 and Comparative Preparation Examples 3-5 to 3-7
상기 제조예 2-1 내지 2-4 및 비교제조예 2-5 내지 2-7에서 제조된 각각의 다이본딩 필름을 원형으로 절단한 후, 상기 제조예 1에서 제조된 다이싱 필름에 상기 다이본딩 필름을 5kgf/cm2의 조건에서 합지를 통해 전사하여, 다이싱 다이본딩 필름을 제조하였다. After cutting the respective die-bonding films prepared in Preparation Examples 2-1 to 2-4 and Comparative Preparation Examples 2-5 to 2-7 in a circle, the die bonding to the dicing film prepared in Preparation Example 1 the film was transferred via a lamination under the conditions of 5kgf / cm 2, to prepare a dicing die bonding film.
[반도체 장치의 제조][Manufacture of Semiconductor Device]
실시예 1-1 내지 1-4 내지 비교예 1-5 내지 1-7Examples 1-1 to 1-4 to Comparative Examples 1-5 to 1-7
8인치 실리콘 웨이퍼를 40℃로 세팅된 테이프 마운터(제조사: DS 정공)에서, 제조예 3-1 내지 3-4 및 비교제조예 3-5 내지 3-7의 다이싱 다이본딩 필름과 10초 간 라미네이션 하였다. In a tape mounter (manufacturer: DS hole) set to an 8-inch silicon wafer at 40 ° C, for 10 seconds with the dicing die-bonding film of Preparation Examples 3-1 to 3-4 and Comparative Examples 3-5 to 3-7 Lamination was done.
다이싱 다이본딩된 실리콘 웨이퍼(두께 40um)를 가로 10mm, 세로 13mm로 가공하여 반도체 칩을 준비하였다. A semiconductor chip was prepared by dicing a die-bonded silicon wafer (thickness 40um) to a width of 10 mm and a length of 13 mm.
(제1반도체 칩 적층)(First semiconductor chip stack)
상기 반도체 칩을 기판(두께 0.5mm, 가로 60mm, 세로 230mm)에 대해 2kgf/cm2, 125℃의 조건에서 2초 간 압착하여, 다이본딩하고, 125℃의 오븐에서 1시간 동안 경화를 진행하였다. The semiconductor chip was pressed against the substrate (thickness 0.5 mm, width 60 mm, length 230 mm) for 2 seconds under conditions of 2 kgf / cm 2 and 125 ° C, die-bonded, and hardened in an oven at 125 ° C for 1 hour. .
(제2반도체 칩 적층)(Second Semiconductor Chip Stack)
상기 제1반도체 칩 상에, 제1반도체 칩과 십자 모양으로 교차되도록 동일한 크기의 제2반도체 칩을 적층하여, 제2반도체 칩의 하부 영역 중 제1반도체 칩과 겹쳐지지 않는 영역이 제1반도체의 측면 양 쪽에 형성되었다(각각, 가로 1.5mm, 세로 10mm). 2kgf/cm2, 125℃의 조건에서 2초 간 압착하여, 다이본딩한 후, 125℃의 오븐에서 1시간 동안 경화하여, 반도체 장치를 제조하였다. A second semiconductor chip having the same size is stacked on the first semiconductor chip so as to cross the first semiconductor chip in a cross shape, and a region of the lower region of the second semiconductor chip that does not overlap with the first semiconductor chip is the first semiconductor chip. It was formed on both sides of the side (1.5mm wide and 10mm long respectively). To 2kgf / cm 2, pressing under the conditions of 125 ℃ between 2 seconds, after the die bonding, and curing for 1 hour at 125 ℃ oven, and manufacturing a semiconductor device.
[몰딩 평가][Molding evaluation]
상기 실시예 및 비교예에서 제조된 반도체 장치에 대해, For the semiconductor devices manufactured in the above Examples and Comparative Examples,
제2반도체 칩의 적층 후, 125℃의 오븐에서 1시간 동안 경화하고, 제2반도체 칩의 길이 방향으로 반도체 장치(적층체)의 단면을 연마하여, 광학 현미경으로 몰딩 여부를 확인하였다. After lamination of the second semiconductor chip, the mixture was cured in an oven at 125 ° C. for 1 hour, and the cross section of the semiconductor device (laminated body) was polished in the longitudinal direction of the second semiconductor chip, and the molding was confirmed by an optical microscope.
제2다이본딩 층이 제2반도체 칩의 하부 영역 중 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 완전히 몰딩하는 형태로 형성된 경우, O로 표시하고, 완전히 몰딩이 형성되지 않은 경우를 X로 표시하였다. When the second die bonding layer is formed to completely mold a region of the lower region of the second semiconductor chip that does not overlap with the region of the first semiconductor chip, it is marked as O, and the case where no molding is completely formed is represented by X. It was.
도 3은, 본 발명의 실시예 1-1에서 제조된 반도체 장치의 연마된 단면을, 광학 현미경으로 관찰한 것이다. 3 is a view of a polished cross section of the semiconductor device manufactured in Example 1-1 of the present invention with an optical microscope.
도 3 중, 원 안쪽 부분을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 경우, 제2다이본딩 층이 제2반도체 칩의 하부 영역 중 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 완전히 몰딩하는 형태로 형성된 것을 확인할 수 있다. Referring to the inner portion of FIG. 3, in the semiconductor device according to the exemplary embodiment of the present invention, a region in which the second die bonding layer does not overlap with the region of the first semiconductor chip among the lower regions of the second semiconductor chip is described. It can be seen that it is formed in a completely molded form.
도 4는, 본 발명의 비교예 3-5에서 제조된 반도체 장치의 연마된 단면을, 광학 현미경으로 관찰한 것이다. 4 shows the polished cross section of the semiconductor device manufactured in Comparative Example 3-5 of the present invention with an optical microscope.
도 4 중, 원 안쪽 부분을 참조하면, 비교예에 따른 반도체 장치의 경우, 제2다이본딩 층이 제2반도체 칩의 하부 영역 중 제1반도체 칩의 영역과 겹쳐지지 않은 영역에서, 완전히 몰딩이 형성되지 않아, 일부 빈 공간이 남아있는 것을 확인할 수 있다. Referring to the inner portion of FIG. 4, in the semiconductor device according to the comparative example, molding is completely performed in a region where the second die bonding layer does not overlap with the region of the first semiconductor chip among the lower regions of the second semiconductor chip. It is not formed, and it can be seen that some empty space remains.
[제2반도체 칩의 내크랙성 평가][Evaluation of Crack Resistance of Second Semiconductor Chip]
상기 실시예 및 비교예에서 제조된 반도체 장치에 대해, For the semiconductor devices manufactured in the above Examples and Comparative Examples,
제2반도체 칩의 적층 후, 125℃의 오븐에서 1시간 동안 경화하고, 제2반도체 칩의 상부 영역 중, 제1반도체 칩의 영역과 겹쳐지지 않은 부위에 높이 60um의 금 와이어(지름 25um)를 와이어 본딩 공정에 의해 연결하고, 제2반도체 칩의 크랙 유무를 광학 현미경으로 관찰하여, 크랙이 발생하지 않은 경우 O, 크랙이 발생한 경우 X로 표시하였다. After lamination of the second semiconductor chip, it was cured in an oven at 125 ° C. for 1 hour, and a 60 μm-high gold wire (diameter of 25 μm) was placed on a portion of the upper region of the second semiconductor chip that did not overlap with the region of the first semiconductor chip. It connected by the wire bonding process, and the presence or absence of the crack of the 2nd semiconductor chip was observed with the optical microscope, and when the crack did not generate | occur | produced, it represented with O when the crack occurred.
위 몰딩 평가 및 내크랙성 평가 결과를 아래 표 1에 정리하였다. The above molding evaluation and crack resistance evaluation results are summarized in Table 1 below.
접착층의 점도
(Pa·s)Second die bonding layer
Viscosity of adhesive layer
(Pas)
상기 표 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치는 제2다이본딩 층이 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성되어, 비교예에 따른 반도체 장치에 비해, 몰딩 특성 및 내크랙성이 우수한 것을 확인할 수 있다. Referring to Table 1, in the semiconductor device according to the embodiment of the present invention, the second die bonding layer is formed in a shape in which a region not overlapping with the region of the first semiconductor chip is formed among the lower regions of the second semiconductor chip. Thus, it can be confirmed that the molding characteristics and the crack resistance are superior to the semiconductor device according to the comparative example.
100: 기판
200: 제1반도체 칩
210: 제1다이본딩 층
300: 제2반도체 칩
310: 제2다이본딩 층
400: 와이어
500: 외부보호층100: substrate
200: first semiconductor chip
210: first die bonding layer
300: second semiconductor chip
310: second die bonding layer
400: wire
500: outer protective layer
Claims (5)
상기 기판 상에 제1다이본딩 층에 의해 다이본딩된 제1반도체 칩;
상기 제1반도체 칩 상에 제2다이본딩 층에 의해 다이본딩된 제2반도체 칩을 포함하고,
상기 제2다이본딩 층은 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 형성되며,
상기 제2다이본딩 층에 포함되는 접착층은 경화 전의 점도가 130℃에서 1200 내지 1800 Pa·s이고,
상기 제1 및 제2다이본딩 층은 에폭시 수지, 저탄성 고분자량 수지, 필러, 및 경화제가 포함된 접착층을 포함하고,
상기 저탄성 고분자량 수지는,
i) 탄소수 1 내지 12의 알킬기를 함유하는 알킬 (메타)아크릴레이트, ii) (메타)아크릴로니트릴 또는 (메타)아크릴아미드; 및, iii) 글리시딜 (메타)아크릴레이트를 포함하는, 아크릴계 수지인,
반도체 장치.
Board;
A first semiconductor chip die bonded by a first die bonding layer on the substrate;
A second semiconductor chip die-bonded by a second die bonding layer on the first semiconductor chip,
The second die bonding layer is formed in a shape of molding a region of the lower region of the second semiconductor chip that does not overlap with the region of the first semiconductor chip.
The adhesive layer included in the second die bonding layer has a viscosity before curing at 1200 to 1800 Pa · s at 130 ° C.,
The first and second die bonding layer comprises an adhesive layer containing an epoxy resin, a low elastic high molecular weight resin, a filler, and a curing agent,
The low elastic high molecular weight resin,
i) alkyl (meth) acrylates containing alkyl groups having 1 to 12 carbon atoms, ii) (meth) acrylonitrile or (meth) acrylamide; And iii) an acrylic resin comprising glycidyl (meth) acrylate,
Semiconductor device.
상기 기판 및 상기 제1다이본딩 층 사이에 1 내지 5개의 다이본딩된 반도체 칩을 더 포함하는, 반도체 장치.
The method of claim 1,
And 1 to 5 die-bonded semiconductor chips between the substrate and the first die bonding layer.
상기 제1 및 제2다이본딩 층은 두께가 1 내지 160um인, 반도체 장치.
The method of claim 1,
And the first and second die bonding layers have a thickness of 1 to 160 um.
하부에 제2다이본딩 필름을 포함하는 제2반도체 칩을 상기 제1반도체 칩 상에 다이본딩하는 단계;를 포함하고,
상기 제2다이본딩 필름이 상기 제2반도체 칩의 하부 영역 중 상기 제1반도체 칩의 영역과 겹쳐지지 않은 영역을 몰딩하는 형태로 다이본딩을 진행하며,
상기 제2다이본딩 층에 포함되는 접착층은 경화 전의 점도가 130℃에서 1200 내지 1800 Pa·s이고,
상기 제1 및 제2다이본딩 필름은 에폭시 수지, 저탄성 고분자량 수지, 필러, 및 경화제가 포함된 접착층을 포함하고,
상기 저탄성 고분자량 수지는,
i) 탄소수 1 내지 12의 알킬기를 함유하는 알킬 (메타)아크릴레이트; ii) (메타)아크릴로니트릴 또는 (메타)아크릴아미드; 및 iii) 글리시딜 (메타)아크릴레이트를 포함하는, 아크릴계 수지인, 반도체 장치의 제조 방법.
Die bonding a first semiconductor chip comprising a first die bonding film on the substrate; And
Die bonding a second semiconductor chip including a second die bonding film under the first semiconductor chip;
The second die bonding film is die-bonded in the form of molding a region not overlapped with the region of the first semiconductor chip of the lower region of the second semiconductor chip,
The adhesive layer included in the second die bonding layer has a viscosity before curing at 1200 to 1800 Pa · s at 130 ° C.,
The first and second die-bonding film includes an adhesive layer containing an epoxy resin, a low elastic high molecular weight resin, a filler, and a curing agent,
The low elastic high molecular weight resin,
i) alkyl (meth) acrylates containing alkyl groups having 1 to 12 carbon atoms; ii) (meth) acrylonitrile or (meth) acrylamide; And iii) an acrylic resin comprising glycidyl (meth) acrylate.
상기 제1반도체 칩을 다이본딩하는 단계 이전에, 상기 기판 상에 1 내지 5개의 반도체 칩을 다이본딩하는 단계를 더 포함하는, 반도체 장치의 제조 방법.
The method of claim 4, wherein
Prior to die bonding the first semiconductor chip, further comprising die bonding one to five semiconductor chips on the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190116298A KR102108387B1 (en) | 2019-09-20 | 2019-09-20 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190116298A KR102108387B1 (en) | 2019-09-20 | 2019-09-20 | Semiconductor device and manufacturing method of the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150155906A Division KR20170053416A (en) | 2015-11-06 | 2015-11-06 | Semiconductor device and manufacturing method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190109375A true KR20190109375A (en) | 2019-09-25 |
| KR102108387B1 KR102108387B1 (en) | 2020-05-07 |
Family
ID=68068607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190116298A KR102108387B1 (en) | 2019-09-20 | 2019-09-20 | Semiconductor device and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102108387B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070022729A (en) * | 2004-05-12 | 2007-02-27 | 샤프 가부시키가이샤 | Adhesive sheet for both dicing and die bonding and semiconductor device manufacturing method using the adhesive sheet |
| KR20140027805A (en) * | 2012-08-27 | 2014-03-07 | 에스케이하이닉스 주식회사 | Stack package and method for manufacturing the same |
| US20140091296A1 (en) * | 2011-11-14 | 2014-04-03 | Lg Chem, Ltd. | Adhesive film and method of encapsulating organic electronic device |
| KR20140129921A (en) * | 2013-04-30 | 2014-11-07 | 제일모직주식회사 | An adhesive composition for semiconductor, an adhesive film for semiconductor and a semiconductor device prepared from the composition |
-
2019
- 2019-09-20 KR KR1020190116298A patent/KR102108387B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070022729A (en) * | 2004-05-12 | 2007-02-27 | 샤프 가부시키가이샤 | Adhesive sheet for both dicing and die bonding and semiconductor device manufacturing method using the adhesive sheet |
| US20140091296A1 (en) * | 2011-11-14 | 2014-04-03 | Lg Chem, Ltd. | Adhesive film and method of encapsulating organic electronic device |
| KR20140027805A (en) * | 2012-08-27 | 2014-03-07 | 에스케이하이닉스 주식회사 | Stack package and method for manufacturing the same |
| KR20140129921A (en) * | 2013-04-30 | 2014-11-07 | 제일모직주식회사 | An adhesive composition for semiconductor, an adhesive film for semiconductor and a semiconductor device prepared from the composition |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102108387B1 (en) | 2020-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6348986B2 (en) | Dicing film and dicing die bonding film | |
| JP5436461B2 (en) | Composite function tape for semiconductor package and method of manufacturing semiconductor device using the same | |
| TWI504715B (en) | Thermal setting type die-bond film | |
| CN110041836B (en) | Composite sheet for forming resin film | |
| KR101010418B1 (en) | Dicing/die bonding film | |
| KR101884024B1 (en) | Die-bonding film and use thereof | |
| JP4975564B2 (en) | Adhesive sheet for manufacturing semiconductor device, and method for manufacturing semiconductor device using the same | |
| JP5137538B2 (en) | Adhesive composition, adhesive sheet and method for producing semiconductor device | |
| KR101351622B1 (en) | Dicing die bonding film | |
| KR100850772B1 (en) | Hardenable Pressure Sensitive Adhesive Sheet for Dicing/Die-Bonding and Method for Manufacturing Semiconductor Device | |
| CN104342047B (en) | Dicing tape-attached die bonding film and method for manufacturing semiconductor device | |
| JP5005258B2 (en) | Adhesive composition, adhesive sheet and method for producing semiconductor device | |
| JP5213313B2 (en) | Adhesive composition, adhesive sheet and method for producing semiconductor device | |
| CN113396057A (en) | Protective film forming sheet and method for manufacturing substrate device | |
| JP4806815B2 (en) | Adhesive composition, adhesive sheet and method for producing semiconductor device | |
| JP5237647B2 (en) | Adhesive composition, adhesive sheet and method for producing semiconductor device | |
| JP5126960B2 (en) | Adhesive composition, adhesive sheet and method for producing semiconductor device | |
| JP5005325B2 (en) | Adhesive composition, adhesive sheet and method for producing semiconductor device | |
| JP5662810B2 (en) | Adhesive composition, adhesive sheet, and method for manufacturing semiconductor device | |
| JP5414256B2 (en) | Adhesive composition, adhesive sheet, and method for manufacturing semiconductor device | |
| KR102108387B1 (en) | Semiconductor device and manufacturing method of the same | |
| JP7321460B2 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |