KR20190106268A - The Electronic Device for Determining the State of the Display using at least one of the Pin - Google Patents

The Electronic Device for Determining the State of the Display using at least one of the Pin Download PDF

Info

Publication number
KR20190106268A
KR20190106268A KR1020180027506A KR20180027506A KR20190106268A KR 20190106268 A KR20190106268 A KR 20190106268A KR 1020180027506 A KR1020180027506 A KR 1020180027506A KR 20180027506 A KR20180027506 A KR 20180027506A KR 20190106268 A KR20190106268 A KR 20190106268A
Authority
KR
South Korea
Prior art keywords
connector
pin
display
state
board
Prior art date
Application number
KR1020180027506A
Other languages
Korean (ko)
Other versions
KR102460323B1 (en
Inventor
박현준
한동균
김동휘
배종곤
이홍국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180027506A priority Critical patent/KR102460323B1/en
Priority to US16/296,840 priority patent/US11158283B2/en
Priority to EP19765094.8A priority patent/EP3750148A4/en
Priority to PCT/KR2019/002763 priority patent/WO2019172724A1/en
Publication of KR20190106268A publication Critical patent/KR20190106268A/en
Application granted granted Critical
Publication of KR102460323B1 publication Critical patent/KR102460323B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0017Casings, cabinets or drawers for electric apparatus with operator interface units
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0026Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0069Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having connector relating features for connecting the connector pins with the PCB or for mounting the connector body with the housing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/22Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

According to various embodiments of the present invention, an electronic device includes a display panel, a display driver integrated circuit (DDI) which drives the display panel, a first connector which is connected to the DDI and includes a first display pin and a second display pin, the first display pin and the second display pin being connected, a substrate, a second connector which is connected to the substrate and coupled to the first connector and includes a first board pin and second board pin, one of the first board pin and the second board pin being connected to a resistor, and at least one processor mounted on the substrate and configured to determine at least one of a coupled state of the first connector and the second connector or a state of the DDI, based on a signal received from the first board pin or the second board pin.

Description

하나 이상의 지정된 핀을 이용하여 디스플레이의 상태를 결정하기 위한 전자 장치{The Electronic Device for Determining the State of the Display using at least one of the Pin}The Electronic Device for Determining the State of the Display using at least one of the Pin}

본 문서의 다양한 실시 예는 하나 이상의 지정된 핀을 이용하여 디스플레이의 상태를 결정하기 위한 전자 장치에 관한 것이다.Various embodiments of the present disclosure relate to an electronic device for determining a state of a display using one or more designated pins.

스마트폰, 태블릿 PC 등과 같은 전자 장치는 디스플레이를 통해 다양한 컨텐츠(예: 텍스트, 또는 이미지 등)를 출력할 수 있다. 상기 디스플레이는 발광 소자에 의해 빛을 출력하여 상기 컨텐츠를 표시할 수 있다. 상기 디스플레이는 디스플레이 구동 회로(display driver IC; DDI)에 의해 구동될 수 있다. 디스플레이 구동 회로는 디스플레이를 구성하는 각각의 픽셀에 구동 신호를 인가할 수 있다.Electronic devices such as smartphones and tablet PCs may output various contents (eg, texts or images) through a display. The display may display the contents by outputting light by a light emitting device. The display may be driven by a display driver IC (DDI). The display driving circuit can apply a driving signal to each pixel constituting the display.

디스플레이는 디스플레이 구동 회로가 안착된 연성 회로 기판 및 배선부를 통해 메인 보드(예: Main PBA)에 연결될 수 있다. 디스플레이에 연결된 제1 커넥터와 메인 보드에 연결된 제2 커넥터가 서로 결합되는 경우, 디스플레이를 구동하기 위한 신호가 전달될 수 있다.The display may be connected to the main board (eg, the main PBA) through the flexible circuit board and the wiring unit on which the display driving circuit is mounted. When the first connector connected to the display and the second connector connected to the main board are coupled with each other, a signal for driving the display may be transmitted.

종래 기술에 따른 전자 장치는 제1 커넥터와 제2 커넥터가 설삽(또는 불완전 결합)된 경우, 연결 상태를 확인하기 위해서는 별도의 감지 장치를 이용하였다. 이 경우, 프로세서에서 즉각적으로 제1 커넥터와 제2 커넥터의 불완전 결합 상태를 인식하기 어려운 문제점이 있다.The electronic device according to the related art uses a separate sensing device to check a connection state when the first connector and the second connector are inserted (or incompletely coupled). In this case, there is a problem that it is difficult to immediately recognize the incomplete coupling state of the first connector and the second connector in the processor.

또한, 종래 기술에 따른 전자 장치는 디스플레이 구동 회로의 내부에 크랙 감지 회로를 포함하여, 크랙 감지 회로가 고속 신호에 의해 디스플레이에 노이즈를 방사시키는 안테나로 동작할 수 있다. 또한, 이 경우, 디스플레이 구동 회로에 크랙이 발생하는 경우, 크랙 감지 회로도 정상적인 동작이 불가한 문제점이 있다.In addition, the electronic device according to the related art includes a crack detection circuit inside the display driving circuit, so that the crack detection circuit may operate as an antenna for radiating noise to the display by a high speed signal. In addition, in this case, when a crack occurs in the display driving circuit, there is a problem that the normal operation of the crack detection circuit is also impossible.

본 발명의 다양한 실시 예에 따른 전자 장치는, 디스플레이 패널, 상기 디스플레이 패널을 구동하는 디스플레이 구동 회로(DDI), 상기 디스플레이 구동 회로에 연결되고, 제1 디스플레이 핀 및 제2 디스플레이 핀을 포함하는 제1 커넥터, 상기 제1 디스플레이 핀과 상기 제2 디스플레이 핀은 서로 연결되고, 기판, 상기 기판에 연결되고, 상기 제1 커넥터에 결합되고, 제1 보드 핀 및 제2 보드 핀을 포함하는 제2 커넥터 상기 제1 보드 핀 또는 상기 제2 보드 핀 중 하나는 저항에 연결되고, 및 상기 기판에 장착되는 프로세서를 포함하고, 상기 프로세서는 상기 제1 보드 핀 또는 상기 제2 보드 핀으로부터 수신한 신호에 기반하여 상기 제1 커넥터 및 상기 제2 커넥터의 결합 상태 또는 상기 디스플레이 구동 회로의 상태를 결정하도록 설정될 수 있다.An electronic device according to various embodiments of the present disclosure may include a first display panel, a display driving circuit (DDI) for driving the display panel, a first driving pin connected to the display driving circuit, and including a first display pin and a second display pin. A connector, the first display pin and the second display pin connected to each other, a substrate, a second connector connected to the substrate, coupled to the first connector, and including a first board pin and a second board pin; One of the first board pin or the second board pin is connected to a resistor and includes a processor mounted to the substrate, the processor based on a signal received from the first board pin or the second board pin. The first connector and the second connector may be configured to determine a coupling state or a state of the display driving circuit.

본 발명의 다양한 실시 예에 따른 전자 장치는 디스플레이 구동 회로와 메인 보드를 연결하는 커넥터들에 간단한 형태의 감지 회로를 구현하여, 커넥터 사이의 설삽 상태(불완전 결합 상태)를 프로세서에서 즉각적으로 인식할 수 있다.The electronic device according to various embodiments of the present disclosure implements a simple sensing circuit in the connectors connecting the display driving circuit and the main board so that the processor can instantly recognize a state of incomplete insertion (incomplete coupling state) between the connectors. have.

본 발명의 다양한 실시 예에 따른 전자 장치는 디스플레이 구동 회로와 커넥터에 오픈 루프(open loop) 배선 형태의 크랙 감지 회로를 구현하여, 디스플레이 구동 회로에 크랙이 발생한 경우, 프로세서에서 간단한 동작으로 크랙을 감지할 수 있다.An electronic device according to various embodiments of the present disclosure implements a crack detection circuit in the form of an open loop wiring in a display driving circuit and a connector, and detects a crack by a simple operation in a processor when a crack occurs in the display driving circuit. can do.

도 1은 다양한 실시 예에 따른 전자 장치를 도시한다.
도 2는 다양한 실시 예에 따른 전자 장치의 분해도이다.
도 3은 다양한 실시 예에 따른 디스플레이 패널을 나타낸다.
도 4a는 다양한 실시 예에 따른 전자 장치의 단면도이다.
도 4b는 다양한 실시 예에 따른 커넥터의 연결 상태 또는 디스플레이 구동 회로의 상태를 인식 하는 방법에 관한 순서도이다.
도 5a는 다양한 실시 예에 따른 제2 커넥터의 풀업 저항을 이용하여 감지 회로를 구성하는 예시도이다.
도 5b는 다양한 실시 예에 따른 커넥터의 연결을 인식하는 방법에 관한 순서도이다.
도 6은 다양한 실시 예에 따른 제2 커넥터의 풀업 저항을 이용한 커넥터들 사이의 연결 상태를 감지하는 방법에 관한 예시도이다.
도 7은 다양한 실시 예에 따른 제2 커넥터의 풀다운 저항을 이용하여 감지 회로를 구성하는 예시도이다.
도 8은 다양한 실시 예에 따른 제1 커넥터의 풀업 저항을 이용하여 감지 회로를 구성하는 예시도이다.
도 9는 다양한 실시 예에 따른 제1 커넥터의 풀다운 저항을 이용하여 감지 회로를 구성하는 예시도이다.
도 10은 다양한 실시 예에 따른 디스플레이 구동 회로의 크랙 감지 구조를 나타낸다.
도 11은 다양한 실시 예에 따른, 하나 이상의 지정된 핀을 이용하여 디스플레이의 상태를 결정하기 위한, 네트워크 환경 내의 전자 장치의 블럭도이다.
도 12은, 일 실시예에 따른 모바일 전자 장치의 전면의 사시도이다.
도 13는, 도 12의 전자 장치의 후면의 사시도이다.
도 14은, 도 12의 전자 장치의 전개 사시도이다.
1 illustrates an electronic device according to various embodiments of the present disclosure.
2 is an exploded view of an electronic device according to various embodiments of the present disclosure.
3 illustrates a display panel according to various embodiments of the present disclosure.
4A is a cross-sectional view of an electronic device according to various embodiments of the present disclosure.
4B is a flowchart illustrating a method of recognizing a connection state of a connector or a state of a display driving circuit according to various embodiments of the present disclosure.
5A illustrates an example of configuring a sensing circuit by using a pull-up resistor of a second connector according to various embodiments of the present disclosure.
5B is a flowchart illustrating a method of recognizing a connection of a connector according to various embodiments of the present disclosure.
6 is a diagram illustrating a method of detecting a connection state between connectors using a pull-up resistor of a second connector according to various embodiments of the present disclosure.
7 is an exemplary diagram illustrating a sensing circuit using a pull-down resistor of a second connector according to various embodiments of the present disclosure.
8 is an exemplary diagram illustrating a sensing circuit using a pull-up resistor of a first connector according to various embodiments of the present disclosure.
9 illustrates an example of configuring a sensing circuit using a pull-down resistor of a first connector according to various embodiments of the present disclosure.
10 illustrates a crack detection structure of a display driving circuit according to various embodiments of the present disclosure.
11 is a block diagram of an electronic device in a network environment for determining a state of a display using one or more designated pins according to various embodiments of the present disclosure.
12 is a perspective view of a front side of a mobile electronic device according to one embodiment.
FIG. 13 is a perspective view of a rear surface of the electronic device of FIG. 12.
14 is an exploded perspective view of the electronic device of FIG. 12.

이하, 본 문서의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 문서의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.Hereinafter, various embodiments of the present disclosure will be described with reference to the accompanying drawings. However, this is not intended to limit the techniques described in this document to specific embodiments, and it should be understood to include various modifications, equivalents, and / or alternatives to the embodiments of this document. . In connection with the description of the drawings, similar reference numerals may be used for similar components.

본 문서에서, "가진다", "가질 수 있다", "포함한다", 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.In this document, expressions such as "have", "may have", "include", or "may contain" include the presence of a corresponding feature (e.g., numerical, functional, operational, or component such as a component). Does not exclude the presence of additional features.

본 문서에서, "A 또는 B", "A 또는/및 B 중 적어도 하나", 또는 "A 또는/및 B 중 하나 또는 그 이상" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B", "A 및 B 중 적어도 하나", 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.In this document, expressions such as "A or B", "at least one of A or / and B", or "one or more of A or / and B" may include all possible combinations of items listed together. . For example, "A or B", "at least one of A and B", or "at least one of A or B" includes (1) at least one A, (2) at least one B, Or (3) both of cases including at least one A and at least one B.

본 문서에서 사용된 "제1", "제2", "첫째", 또는 "둘째" 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 예를 들면, 제1 사용자 기기와 제2 사용자 기기는, 순서 또는 중요도와 무관하게, 서로 다른 사용자 기기를 나타낼 수 있다. 예를 들면, 본 문서에 기재된 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 바꾸어 명명될 수 있다.Expressions such as "first," "second," "first," or "second," as used herein, may modify various components, regardless of order and / or importance, and may modify one component to another. It is used to distinguish a component and does not limit the components. For example, the first user device and the second user device may represent different user devices regardless of the order or importance. For example, without departing from the scope of rights described in this document, the first component may be called a second component, and similarly, the second component may be renamed to the first component.

어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.One component (such as a first component) is "(functionally or communicatively) coupled with / to" to another component (such as a second component) or " When referred to as "connected to", it should be understood that any component may be directly connected to the other component or may be connected through another component (eg, a third component). On the other hand, when a component (e.g., a first component) is said to be "directly connected" or "directly connected" to another component (e.g., a second component), the component and the It may be understood that no other component (eg, a third component) exists between the other components.

본 문서에서 사용된 표현 "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한(suitable for)", "~하는 능력을 가지는(having the capacity to)", "~하도록 설계된(designed to)", "~하도록 변경된(adapted to)", "~하도록 만들어진(made to)", 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성된(또는 설정된)"은 하드웨어적으로 "특별히 설계된(specifically designed to)" 것만을 반드시 의미하지 않을 수 있다. 대신, 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다.The expression "configured to" used in this document is, for example, "suitable for", "having the capacity to" depending on the situation. It may be used interchangeably with "designed to", "adapted to", "made to", or "capable of". The term "configured to" may not necessarily mean only "specifically designed to" in hardware. Instead, in some situations, the expression "device configured to" may mean that the device "can" along with other devices or components. For example, the phrase “processor configured (or configured to) perform A, B, and C” may be implemented by executing a dedicated processor (eg, an embedded processor) to perform its operation, or one or more software programs stored in a memory device. It may mean a general-purpose processor (eg, a CPU or an application processor) capable of performing corresponding operations.

본 문서에서 사용된 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 문서에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 문서에 사용된 용어들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 문서에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 문서에서 정의된 용어일지라도 본 문서의 실시 예들을 배제하도록 해석될 수 없다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the scope of other embodiments. Singular expressions may include plural expressions unless the context clearly indicates otherwise. The terms used herein, including technical or scientific terms, may have the same meaning as commonly understood by one of ordinary skill in the art. Among the terms used in this document, terms defined in the general dictionary may be interpreted as having the same or similar meaning as the meaning in the context of the related art, and ideally or excessively formal meanings are not clearly defined in this document. Not interpreted as In some cases, even if terms are defined in the specification, they may not be interpreted to exclude embodiments of the present disclosure.

본 문서의 다양한 실시 예들에 따른 전자 장치는, 예를 들면, 스마트폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 영상 전화기, 전자책 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 서버, PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device) 중 적어도 하나를 포함할 수 있다. 다양한 실시 예에 따르면, 웨어러블 장치는 액세서리형(예: 시계, 반지, 팔찌, 발찌, 목걸이, 안경, 콘택트 렌즈, 또는 머리 착용형 장치(head-mounted-device(HMD)), 직물 또는 의류 일체형(예: 전자 의복), 신체 부착형(예: 스킨 패드(skin pad) 또는 문신), 또는 생체 이식형(예: implantable circuit) 중 적어도 하나를 포함할 수 있다. An electronic device according to various embodiments of the present disclosure may include, for example, a smartphone, a tablet personal computer, a mobile phone, a video phone, an e-book reader, Desktop personal computer (PC), laptop personal computer (PC), netbook computer, workstation, server, personal digital assistant (PDA), portable multimedia player (PMP), MP3 player, mobile medical It may include at least one of a device, a camera, or a wearable device. According to various embodiments of the present disclosure, a wearable device may be an accessory type (eg, a watch, ring, bracelet, anklet, necklace, glasses, contact lens, or head-mounted-device (HMD)), a fabric, or a clothing type ( For example, it may include at least one of an electronic garment, a body attachment type (eg, a skin pad or a tattoo), or a living implantable type (eg, an implantable circuit).

이하, 첨부 도면을 참조하여, 다양한 실시 예에 따른 전자 장치가 설명된다. 본 문서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치(예: 인공지능 전자 장치)를 지칭할 수 있다.Hereinafter, an electronic device according to various embodiments of the present disclosure will be described with reference to the accompanying drawings. In this document, the term user may refer to a person who uses an electronic device or a device (eg, an artificial intelligence electronic device) that uses an electronic device.

도 1은 다양한 실시 예에 따른 전자 장치를 도시한다.1 illustrates an electronic device according to various embodiments of the present disclosure.

도 1을 참조하면, 전자 장치(101)는 디스플레이(또는 디스플레이 모듈)(110), 하우징(또는 본체부)(120), 디스플레이 구동 회로(display driver ic;DDI)(130), 프로세서(160) 및 메모리(170)를 포함할 수 있다. 도 1에서는 디스플레이(110)의 구동에 필요한 구성을 중심으로 도시하였으나, 이에 한정되는 것은 아니다.Referring to FIG. 1, the electronic device 101 may include a display (or display module) 110, a housing (or a main body) 120, a display driver circuit (DDI) 130, and a processor 160. And a memory 170. In FIG. 1, the configuration required for driving the display 110 is illustrated, but is not limited thereto.

디스플레이(또는 디스플레이 모듈)(110)는 텍스트 또는 이미지 등의 컨텐츠를 출력할 수 있다. 디스플레이(110)는 내부에 디스플레이 패널 또는 터치 패널 등을 포함할 수 있다. 디스플레이(110)는 윈도우 커버(또는 글래스 커버, 글래스 패널)를 포함할 수 있다. 윈도우 커버는 내부의 디스플레이 패널 또는 터치 패널 등을 보호할 수 있다.The display (or display module) 110 may output content such as text or an image. The display 110 may include a display panel or a touch panel therein. The display 110 may include a window cover (or glass cover, glass panel). The window cover may protect the display panel or the touch panel therein.

다양한 실시 예에 따르면, 디스플레이(110) 내부의 디스플레이 패널(미도시)은 디스플레이 구동 회로(130)에서 제공되는 신호에 따라 동작할 수 있다. 예를 들어, 디스플레이 패널(미도시)은 디스플레이 구동 회로(130)에서 제공되는 소스 신호 및 게이트 신호에 따라 내부의 발광 소자를 제어할 수 있다. 디스플레이 패널(미도시)의 동작에 관한 추가 정보는 도 3을 통해 제공될 수 있다.According to various embodiments of the present disclosure, a display panel (not shown) inside the display 110 may operate according to a signal provided from the display driving circuit 130. For example, the display panel (not shown) may control the light emitting device therein according to the source signal and the gate signal provided from the display driving circuit 130. Additional information regarding the operation of the display panel (not shown) may be provided through FIG. 3.

하우징(또는 본체부)(120)은 디스플레이(110)를 고정하고, 내부의 다양한 구성을 보호할 수 있다. 하우징(120)은 외부에 버튼, 센서창, 또는 스피커, 카메라 모듈 등을 포함할 수 있다.The housing (or body) 120 may fix the display 110 and may protect various configurations of the inside. The housing 120 may include a button, a sensor window, a speaker, a camera module, and the like outside.

하우징(또는 본체부)(120)은 내부에 전자 장치(101)의 구동에 필요한 통신 회로, 디스플레이 구동 회로(130), 프로세서(160), 메모리(170), 인쇄 회로 기판(또는 메인 보드), 또는 배터리 등 다양한 구성을 포함할 수 있다.The housing (or body) 120 may include a communication circuit, a display driving circuit 130, a processor 160, a memory 170, a printed circuit board (or a main board) necessary for driving the electronic device 101 therein, Alternatively, the battery may include various components such as a battery.

다양한 실시 예에 따르면, 디스플레이 구동 회로(130)는 프로세서(160)로부터 제공되는 제어 신호 또는 이미지 데이터에 따라, 디스플레이(110) 내부의 디스플레이 패널(미도시)에 동작 신호를 전송할 수 있다.According to various embodiments of the present disclosure, the display driving circuit 130 may transmit an operation signal to a display panel (not shown) inside the display 110 according to a control signal or image data provided from the processor 160.

다양한 실시 예에 따르면, 디스플레이 구동 회로(130)는 타이밍 제어부, 소스 드라이버, 및 게이트 드라이버를 포함할 수 있다. 타이밍 제어부는 소스 드라이버의 동작 타이밍을 제어하기 위한 데이터 제어신호와, 게이트 드라이버의 동작 타이밍을 제어하기 위한 게이트 제어신호를 생성할 수 있다. 소스 드라이버 및 게이트 드라이버는, 각각 타이밍 제어부으로부터 수신한 소스 제어신호 및 게이트 제어신호를 기초로, 디스플레이 패널(미도시)의 스캔 라인(scan line) 및 데이터 라인(data line)에 공급되는 신호를 생성할 수 있다.According to various embodiments of the present disclosure, the display driving circuit 130 may include a timing controller, a source driver, and a gate driver. The timing controller may generate a data control signal for controlling the operation timing of the source driver and a gate control signal for controlling the operation timing of the gate driver. The source driver and the gate driver respectively generate signals supplied to scan lines and data lines of a display panel (not shown) based on the source control signal and the gate control signal received from the timing controller. can do.

일 실시 예에 따르면, 디스플레이 구동 회로(130)는 프로세서(160)으로부터 프레임 단위로 출력될 이미지 데이터를 수신할 수 있다. 상기 이미지 데이터는 디스플레이 구동 회로(130) 내부의 그래픽 메모리에 저장될 수 있다. 디스플레이 구동 회로(130)는 그래픽 메모리에 저장된 이미지 데이터를 기반으로 이미지를 생성하고, 디스플레이 패널을 제어하여 이미지를 출력할 수 있다.According to an embodiment of the present disclosure, the display driving circuit 130 may receive image data to be output in units of frames from the processor 160. The image data may be stored in the graphic memory inside the display driving circuit 130. The display driving circuit 130 may generate an image based on the image data stored in the graphic memory, and output the image by controlling the display panel.

일 실시 예에 따르면, 디스플레이 구동 회로(130)는 디스플레이 패널(미도시)에 연결된 기판에 장착될 수 있다. 기판이 구부러진 상태로 전자 장치(101)에 실장되는 경우, 디스플레이 구동 회로(130)는 디스플레이 패널(미도시)의 배면으로 이동할 수 있다. 도 1에서는 디스플레이 구동 회로(130)가 디스플레이(110)의 액티브 영역(active area)의 배면에 배치되는 경우를 예시적으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 디스플레이 구동 회로(130)는 디스플레이(110) 주변의 베젤 영역(전면 하우징의 일부 영역)의 배면에 배치될 수도 있다. 디스플레이 구동 회로(130)의 배치에 관한 추가 정보는 도 3 및 도 4a를 통해 제공될 수 있다.According to an embodiment, the display driving circuit 130 may be mounted on a substrate connected to a display panel (not shown). When the substrate is bent and mounted on the electronic device 101, the display driving circuit 130 may move to the rear surface of the display panel (not shown). 1 illustrates a case in which the display driving circuit 130 is disposed on the rear surface of the active area of the display 110, but is not limited thereto. For example, the display driving circuit 130 may be disposed on the back side of the bezel area (part of the front housing) around the display 110. Additional information regarding the placement of the display driver circuit 130 may be provided through FIGS. 3 and 4A.

프로세서(160)는 전자 장치(101)을 구동하기 위한 다양한 데이터 처리 및 연산을 수행할 수 있다. 예를 들어, 프로세서(160)는 디스플레이(110)을 통해 출력할 이미지 데이터를 디스플레이 구동 회로(130)에 전송할 수 있다. The processor 160 may perform various data processing and operations for driving the electronic device 101. For example, the processor 160 may transmit image data to be output through the display 110 to the display driving circuit 130. have.

다양한 실시 예에 따르면, 프로세서(160)는 디스플레이 구동 회로(130)와 전자 장치(101) 내부의 메인 보드(미도시) 사이를 연결하는 커넥터들에 포함된 핀에서 전달되는 신호를 기반으로, 커넥터들 사이의 연결 상태 또는 디스플레이 구동 회로(130)의 상태(예: 정상 상태 또는 크랙 발생 상태)를 결정할 수 있다. 커넥터들 사이의 연결 상태 또는 디스플레이 구동 회로(130)의 이상 여부를 감지하는 방법에 관한 추가 정보는 도 5 내지 도 10을 통해 제공될 수 있다. According to various embodiments of the present disclosure, the processor 160 is based on a signal transmitted from a pin included in connectors connecting between the display driving circuit 130 and a main board (not shown) inside the electronic device 101. The connection state or the state of the display driving circuit 130 (eg, a normal state or a crack generation state) may be determined. Additional information regarding a method of detecting a connection state between the connectors or an abnormality of the display driving circuit 130 may be provided through FIGS. 5 to 10.

메모리(170)는 전자 장치(101)의 동작에 필요한 정보를 저장할 수 있다. 예를 들어, 메모리(170)는 디스플레이(110)를 통해 출력될 이미지 데이터를 저장할 수 있다.The memory 170 may store information necessary for the operation of the electronic device 101. For example, the memory 170 may store image data to be output through the display 110.

도 2는 다양한 실시 예에 따른 전자 장치의 분해도이다.2 is an exploded view of an electronic device according to various embodiments of the present disclosure.

도 2를 참조하면, 전자 장치(101)는 디스플레이(또는 디스플레이 모듈)(110), 제1 하우징(140), 메인 보드(또는 기판)(150), 배터리(155), 제2 하우징(180), 또는 백 커버(190)을 포함할 수 있다. 도 2는 예시적인 것으로 이에 한정되는 것은 아니다. 예를 들어, 전자 장치(101)는 일부 구성이 추가되거나, 생략될 수 있다.2, the electronic device 101 may include a display (or display module) 110, a first housing 140, a main board (or substrate) 150, a battery 155, and a second housing 180. Or may include a back cover 190. 2 is illustrative and is not limited thereto. For example, some components of the electronic device 101 may be added or omitted.

디스플레이(또는 디스플레이 모듈)(110)는 텍스트 또는 이미지 등의 컨텐츠를 출력할 수 있다. 디스플레이(110)는 내부에 디스플레이 패널(미도시) 또는 터치 패널(미도시) 등을 포함할 수 있다. 디스플레이(110) 내부의 디스플레이 패널(미도시)은 디스플레이 구동 회로(130)에서 제공되는 신호에 따라 동작할 수 있다. 디스플레이(110)는 내부에 디스플레이 패널(미도시)에 연결되는(또는 디스플레이 구동 회로(130)에 연결되는) 제1 커넥터(210)를 포함할 수 있다. The display (or display module) 110 may output content such as text or an image. The display 110 may include a display panel (not shown) or a touch panel (not shown) therein. The display panel (not shown) inside the display 110 may operate according to a signal provided from the display driving circuit 130. The display 110 may include a first connector 210 connected to a display panel (not shown) (or to a display driving circuit 130) therein.

디스플레이(110)는 복수의 레이어들로 구성될 수 있다. 예를 들어, 디스플레이(110)는 윈도우 커버(또는 글래스 커버, 글래스 패널), 터치 패널, 디스플레이 패널 등이 순차적으로 적층된 형태일 수 있다. 디스플레이(110)의 구성에 관한 추가 정보는 도 3 및 도 4a를 통해 제공될 수 있다.The display 110 may be composed of a plurality of layers. For example, the display 110 may have a form in which a window cover (or glass cover, glass panel), a touch panel, a display panel, and the like are sequentially stacked. Additional information regarding the configuration of the display 110 may be provided through FIGS. 3 and 4A.

제1 하우징(140)은 디스플레이(110)와 메인 보드(150) 사이에 배치될 수 있다. 제1 하우징(140)은 디스플레이(110)를 고정할 수 있다. 제1 하우징(140)은 전자 장치(101)의 측면으로 적어도 일부가 노출될 수 있다. 제1 하우징(140)은 적어도 일부가 금속 소재로 구현될 수 있다. 제1 하우징(140)은 물리 버튼(예: 측면 볼륨 버튼), 히트 파이프 등을 장착할 수 있다.The first housing 140 may be disposed between the display 110 and the main board 150. The first housing 140 may fix the display 110. At least a portion of the first housing 140 may be exposed to the side of the electronic device 101. At least a part of the first housing 140 may be implemented with a metallic material. The first housing 140 may mount a physical button (eg, a side volume button), a heat pipe, or the like.

메인 보드(예: Main-PBA)(150)는 전자 장치(101)의 동작에 필요한 다양한 칩들 및 모듈, 장치 들을 장착할 수 있다. 예를 들어, 메인 보드(150)는 통신 회로, 프로세서(160), 메모리 등을 장착하고 전기적으로 연결할 수 있다.The main board (eg, Main-PBA) 150 may mount various chips, modules, and devices required for the operation of the electronic device 101. For example, the main board 150 may be equipped with a communication circuit, a processor 160, a memory and the like and electrically connected to the main board 150.

다양한 실시 예에 따르면, 메인 보드(예: Main-PBA)(150)는 디스플레이(110)의 제1 커넥터(210)에 결합되는 제2 커넥터(220)을 포함할 수 있다. 제1 커넥터(210)와 제2 커넥터(220)가 결합되는 경우, 프로세서(160)는 디스플레이 구동 회로(130)에 이미지 데이터 또는 제어 신호를 전송할 수 있다.According to various embodiments of the present disclosure, the main board (eg, Main-PBA) 150 may include a second connector 220 coupled to the first connector 210 of the display 110. When the first connector 210 and the second connector 220 are coupled, the processor 160 may transmit image data or a control signal to the display driving circuit 130.

다양한 실시 예에 따르면, 전자 장치(101)는 제1 커넥터(210)와 제2 커넥터(220) 사이의 연결 상태를 확인하기 위한, 감지 회로를 포함할 수 있다. 일 실시 예에서, 상기 감지 회로는 제1 커넥터(210) 또는 제2 커넥터(220)에 연결되는 풀업 저항 또는 풀다운 저항으로 구현될 수 있다.According to various embodiments of the present disclosure, the electronic device 101 may include a sensing circuit for checking a connection state between the first connector 210 and the second connector 220. In an embodiment, the sensing circuit may be implemented as a pull-up resistor or a pull-down resistor connected to the first connector 210 or the second connector 220.

프로세서(160)는 상기 감지 회로를 통해 전달되는 신호를 기반으로, 제1 커넥터(210)와 제2 커넥터(220) 사이의 연결 상태를 감지할 수 있다. 감지 회로에 관한 추가 정보는 도 5 내지 도 9를 통해 제공될 수 있다.The processor 160 may detect a connection state between the first connector 210 and the second connector 220 based on the signal transmitted through the sensing circuit. Additional information regarding the sense circuit can be provided through FIGS. 5-9.

배터리(155)는 전자 장치(101)의 구동에 필요한 전원을 공급할 수 있다. 배터리(155)는 외부 전원을 통해 충전될 수 있다. The battery 155 may supply power for driving the electronic device 101. The battery 155 may be charged through an external power source.

제2 하우징(180)은 메인 보드(예: Main-PBA)(150) 및 배터리(155)를 고정할 수 있다. 또한, 제2 하우징(180)은 전자 장치(101)의 제2 면(예: 후면)에 인접하게 배치되는 모듈, 장치를 고정할 수 있다. 예를 들어, 제2 하우징(180)은 후면 카메라, HMR 센서, 또는 스피커 등을 고정할 수 있다. The second housing 180 may fix the main board (eg, Main-PBA) 150 and the battery 155. In addition, the second housing 180 may fix a module or a device disposed adjacent to a second surface (eg, a rear surface) of the electronic device 101. For example, the second housing 180 may fix a rear camera, an HMR sensor, or a speaker.

백 커버(190)는 전자 장치(101)의 제2 면(예: 후면)을 보호할 수 있다. 백 커버(190)는 금속 또는 플라스틱 소재를 통해 구현될 수 있다.The back cover 190 may protect a second surface (eg, a rear surface) of the electronic device 101. The back cover 190 may be implemented through a metal or plastic material.

도 3은 다양한 실시 예에 따른 디스플레이 패널을 나타낸다.3 illustrates a display panel according to various embodiments of the present disclosure.

도 3을 참조하면, 디스플레이 패널(113)은 표시 영역(active area)(310) 및 비표시 영역(non-active area)(320)을 포함할 수 있다. Referring to FIG. 3, the display panel 113 may include an active area 310 and a non-active area 320.

표시 영역(액티브 영역)(310)은 이미지 또는 텍스트 등의 컨텐츠가 출력되는 영역일 수 있다. 표시 영역(310)은 내부에 발광 소자를 포함할 수 있다. 표시 영역(310)은 비표시 영역(320)에서 전달되는 신호에 따라 빛을 발생시킬 수 있다. 예를 들어, 표시 영역(310)은 내부에 발광 소자(예: 유기 EL(electro luminescence))를 포함할 수 있다. 발광 소자는 전기적 신호에 따라 빛을 방출할 수 있다. 유기 EL은 양극(cathode)과 음극 (anode)으로부터 정공과 전자가 주입되면 빛을 발생시킬 수 있다.The display area (active area) 310 may be an area in which content such as an image or text is output. The display area 310 may include a light emitting element therein. The display area 310 may generate light according to a signal transmitted from the non-display area 320. For example, the display area 310 may include a light emitting element (eg, organic electroluminescence (EL)). The light emitting device may emit light according to an electrical signal. The organic EL may generate light when holes and electrons are injected from a cathode and an anode.

비표시 영역(non-active 영역)(320)은 표시 영역(310)을 구동하기 위한 전기적 신호를 전달하는 영역일 수 있다. 비표시 영역(320)은 디스플레이 구동 회로(130)에서 전달되는 신호를 표시 영역(310)에 전달할 수 있다. 비표시 영역(320)은 표시 영역(310)을 둘러싸는 형태일 수 있다.The non-active area 320 may be an area that transmits an electrical signal for driving the display area 310. The non-display area 320 may transmit a signal transmitted from the display driving circuit 130 to the display area 310. The non-display area 320 may surround the display area 310.

다양한 실시 예에 따르면, 비표시 영역(320)은 외부에서 보이지 않도록 BM 영역(외부에서 배선 등이 보이지 않도록 마스킹된 영역)에 의해 가려질 수 있다.According to various embodiments of the present disclosure, the non-display area 320 may be covered by the BM area (the area masked so that the wiring and the like are not visible from the outside).

기판(substrate)(330)은 비표시 영역(320)의 일단에 연결될 수 있다. 기판(330)은 디스플레이 구동 회로(130)를 장착할 수 있다. 기판(330)은 비표시 영역(320)과 디스플레이 구동 회로(130)를 전기적으로 연결할 수 있다. 일 실시 예에서, 기판(330)은 COF(Chip on Film) 또는 COP(Chip on Plastic)로 구현될 수 있다. 다른 일 실시 예에서, 디스플레이 패널(113)의 기반이 연장된 영역일수 있다.The substrate 330 may be connected to one end of the non-display area 320. The substrate 330 may mount the display driving circuit 130. The substrate 330 may electrically connect the non-display area 320 and the display driving circuit 130. In one embodiment, the substrate 330 may be implemented as a chip on film (COF) or a chip on plastic (COP). In another embodiment, the base of the display panel 113 may be an extended area.

기판(330)은 디스플레이 패널(113)의 배면 방향으로 구부러질 수 있다. 예를 들어, 기판(330)은 I-I'를 축으로 구부러진 상태로 전자 장치(101)의 내부에 실장될 수 있다. 일 실시 예에 따르면, 기판(330)이 펼쳐지는 경우, 디스플레이 구동 회로(130)는 표시 영역(310)과 동일한 방향을 향하는 상태일 수 있다. 기판(330)이 접히는 경우, 디스플레이 구동 회로(130)는 표시 영역(310)과 서로 다른 방향(또는 반대 방향)을 향하는 상태일 수 있다. 다만, 이에 한정되는 것은 아니며, 실장 형태에 따라 기판(330)이 접히는 경우, 디스플레이 구동 회로(130)는 표시 영역(310)과 동일한 방향으로 배치될 수도 있다. The substrate 330 may be bent in the rear direction of the display panel 113. For example, the substrate 330 may be mounted inside the electronic device 101 with the I-I 'bent about its axis. According to an embodiment, when the substrate 330 is unfolded, the display driving circuit 130 may be in a state facing the same direction as the display area 310. When the substrate 330 is folded, the display driving circuit 130 may face a direction different from (or opposite to) the display area 310. However, the present invention is not limited thereto, and when the substrate 330 is folded according to the mounting form, the display driving circuit 130 may be disposed in the same direction as the display area 310.

디스플레이 구동 회로(display driver ic;DDI)(130)는 기판(330)에 장착되어, 전자 장치(101) 내부의 메인 보드(150)에 연결될 수 있다. 디스플레이 구동 회로(130)는 액티브 영역(310)을 구동하기 위한 신호를 처리할 수 있다. 예를 들어, 디스플레이 구동 회로(130)는 액티브 영역(310)을 구동하기 위한 타이밍 신호, 게이트 신호, 또는 소스 신호 등을 처리할 수 있다. The display driver circuit (DDI) 130 may be mounted on the substrate 330 and connected to the main board 150 inside the electronic device 101. The display driving circuit 130 may process a signal for driving the active region 310. For example, the display driving circuit 130 may process a timing signal, a gate signal, or a source signal for driving the active region 310.

일 실시 예에 따르면, 디스플레이 구동 회로(130)는 전자 장치(101)에 실장되는 경우, 디스플레이 패널(113)(예: 액티브 영역(310))의 뒷면을 향하도록 배치될 수 있다.According to an embodiment, when the display driving circuit 130 is mounted on the electronic device 101, the display driving circuit 130 may be disposed to face the back side of the display panel 113 (eg, the active region 310).

배선부(340)는 디스플레이 구동 회로(130)와 제1 커넥터(210)를 연결할 수 있다. 예를 들어, 배선부(340)는 제1 커넥터(210)를 통해 제공되는 이미지 데이터 또는 제어 신호를 디스플레이 구동 회로(130)에 전송할 수 있다.The wiring unit 340 may connect the display driving circuit 130 and the first connector 210. For example, the wiring unit 340 may transmit the image data or the control signal provided through the first connector 210 to the display driving circuit 130.

제1 커넥터(210)는 메인 보드(150)의 제2 커넥터(220)에 결합될 수 있다. 제1 커넥터(210)는 제2 커넥터(220)에 대응하는 형태를 가질 수 있다. 예를 들어, 제1 커넥터(210)는 제2 커넥터(220)와 서로 대칭되는 핀 배열을 가지는, 동일한 개수의 복수의 핀들을 포함할 수 있다.The first connector 210 may be coupled to the second connector 220 of the main board 150. The first connector 210 may have a shape corresponding to the second connector 220. For example, the first connector 210 may include the same number of pins having a pin arrangement that is symmetrical with the second connector 220.

일 실시 예에 따르면, 제1 커넥터(210)는 제1 커넥터(210)와 제2 커넥터(220)의 연결 상태를 프로세서(160)에 보고하기 위한 감지 회로를 포함할 수 있다. 예를 들어, 상기 감지 회로는 풀업 저항 또는 풀다운 저항 등을 포함할 수 있다. 상기 감지 회로에 관한 정보는 도 5 내지 도 9를 통해 제공될 수 있다.According to an embodiment of the present disclosure, the first connector 210 may include a sensing circuit for reporting the connection state of the first connector 210 and the second connector 220 to the processor 160. For example, the sensing circuit may include a pull up resistor or a pull down resistor. Information regarding the sensing circuit may be provided through FIGS. 5 to 9.

도 4a는 다양한 실시 예에 따른 전자 장치의 단면도이다.4A is a cross-sectional view of an electronic device according to various embodiments of the present disclosure.

도 4a를 참조하면, 전자 장치(101)는 윈도우 커버 (또는 글래스 커버, 글래스 패널)(111), 터치 패널(112), 디스플레이 패널(113), 차단층(117), 디스플레이 구동 회로(130), 기판(330), 배선부(340), 제1 커넥터(210), 제2 커넥터(220), 제1 하우징(140), 메인 보드(150), 제2 하우징(180) 등을 포함할 수 있다. 도 4a에서는 전자 장치(101)의 디스플레이 구동을 위한 구성을 중심을 도시한 것으로 이에 한정되는 것은 아니다. 일부 구성은 제외되거나, 추가될 수 있다. Referring to FIG. 4A, the electronic device 101 may include a window cover (or glass cover, glass panel) 111, a touch panel 112, a display panel 113, a blocking layer 117, and a display driving circuit 130. , The substrate 330, the wiring unit 340, the first connector 210, the second connector 220, the first housing 140, the main board 150, the second housing 180, and the like. have. In FIG. 4A, the configuration for driving the display of the electronic device 101 is illustrated, but is not limited thereto. Some configurations may be excluded or added.

윈도우 커버(또는 글래스 커버, 글래스 패널)(111)은 내부의 터치 패널(112) 또는 디스플레이 패널(113) 등을 보호할 수 있다. 윈도우 커버(111)는 디스플레이 패널(113)에서 발생하는 빛을 투과할 수 있다. The window cover (or glass cover, glass panel) 111 may protect the internal touch panel 112 or the display panel 113. The window cover 111 may transmit light generated by the display panel 113.

터치 패널(112)은 사용자의 터치 입력을 감지할 수 있다. 사용자의 터치 입력에 따른 전기적 신호의 변화를 내부의 프로세서(160)에 전달할 수 있다. 터치 패널(112)은 ITO 필름 또는 메탈 메쉬 등을 통해 구현될 수 있다. 터치 패널(112)은 애드온(add-on) 방식, 인셀(in-cell) 방식, 온셀(on-cell) 방식(예: AP1S 또는 Y-OCTA) 등으로 구현될 수 있다.The touch panel 112 may detect a user's touch input. The change in the electrical signal according to the user's touch input may be transmitted to the processor 160 inside. The touch panel 112 may be implemented through an ITO film or a metal mesh. The touch panel 112 may be implemented by an add-on method, an in-cell method, or an on-cell method (eg, AP1S or Y-OCTA).

디스플레이 패널(113)은 빛을 출력하여, 텍스트 또는 이미지 등의 컨텐츠를 표시할 수 있다. 디스플레이 패널(113)은 발광 소자를 통해 빛을 출력하는 표시 영역 또는 표시 영역을 구동하기 위한 신호를 전송하는 비표시 영역을 포함할 수 있다. 디스플레이 패널(113)은 디스플레이 구동 회로(130)에서 제공되는 신호에 따라 빛을 출력할 수 있다.The display panel 113 may output light to display content such as text or an image. The display panel 113 may include a display area for outputting light through the light emitting element or a non-display area for transmitting a signal for driving the display area. The display panel 113 may output light according to a signal provided from the display driving circuit 130.

차단 층(117)은 디스플레이 패널(113)에서 발생되는 전기적 신호 또는 열이 디스플레이 패널(113)의 배면으로 이동하는 것을 차단할 수 있다. 차단 층(117)은 메탈 시트(예: Cu sheet)를 통해 구현될 수 있다.The blocking layer 117 may block an electrical signal or heat generated from the display panel 113 from moving to the rear surface of the display panel 113. The blocking layer 117 may be implemented through a metal sheet (eg, Cu sheet).

기판(330)은 디스플레이 패널(113)의 배면 방향으로 구부러질 수 있다. 기판(330)은 디스플레이 구동 회로(130)를 장착할 수 있다. 일 실시 예에서, 기판(330)은 COF(Chip on Film) 또는 COP(Chip on Plastic)로 구현될 수 있다. 다른 일 실시 예에서, 기판(330)은 디스플레이 패널(113)의 기반이 연장된 영역일수 있다.The substrate 330 may be bent in the rear direction of the display panel 113. The substrate 330 may mount the display driving circuit 130. In one embodiment, the substrate 330 may be implemented as a chip on film (COF) or a chip on plastic (COP). In another embodiment, the substrate 330 may be an area where the base of the display panel 113 is extended.

일 실시 예에 따르면, 기판(330)이 접히는 경우, 디스플레이 구동 회로(130)는 디스플레이 패널(113)의 배면 방향을 향할 수 있다. 이 경우, 디스플레이 패널(113)과, 디스플레이 구동 회로(130) 사이에는 차단층(117) 및 기판(330)이 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 디스플레이 구동 회로(130)는 차단층(117)과 기판(330) 사이에 배치되거나, 다른 부분에 배치될 수도 있다.According to an embodiment, when the substrate 330 is folded, the display driving circuit 130 may face the back direction of the display panel 113. In this case, the blocking layer 117 and the substrate 330 may be disposed between the display panel 113 and the display driving circuit 130. However, the present invention is not limited thereto, and the display driving circuit 130 may be disposed between the blocking layer 117 and the substrate 330 or may be disposed at another portion.

디스플레이 구동 회로(130)는 기판(330)에 장착될 수 있다. 디스플레이 구동 회로(130)는 디스플레이 패널(113)을 구동하기 위한 신호를 처리할 수 있다. 예를 들어, 디스플레이 구동 회로(130)는 디스플레이 패널(113)을 구동하기 위한 타이밍 신호, 게이트 신호, 또는 소스 신호 등을 처리할 수 있다. The display driving circuit 130 may be mounted on the substrate 330. The display driving circuit 130 may process a signal for driving the display panel 113. For example, the display driving circuit 130 may process timing signals, gate signals, or source signals for driving the display panel 113.

배선부(예: M-FPC)(340)는 디스플레이 구동 회로(130)와 제1 커넥터(210)를 연결할 수 있다. 예를 들어, 배선부(340)는 제1 커넥터(210)를 통해 제공되는 이미지 데이터 또는 제어 신호를 디스플레이 구동 회로(130)에 전송할 수 있다. 배선부(340)는 도전 테이프(40)을 통해, 차단층(117)에 고정될 수 있다. 다양한 실시 예에서, 배선부(340)는 접지 영역(345)를 포함할 수 있다.The wiring unit (eg, M-FPC) 340 may connect the display driving circuit 130 and the first connector 210. For example, the wiring unit 340 may transmit the image data or the control signal provided through the first connector 210 to the display driving circuit 130. The wiring unit 340 may be fixed to the blocking layer 117 through the conductive tape 40. In various embodiments, the wiring unit 340 may include a ground region 345.

제1 커넥터(210)는 메인 보드(150)의 제2 커넥터(220)에 결합될 수 있다. 제1 커넥터(210)는 제2 커넥터(220)에 대응하는 형태를 가질 수 있다. 예를 들어, 제1 커넥터(210)는 제2 커넥터(220)와 서로 대칭되는 핀 배열을 가질 수 있고, 동일한 개수의 복수의 핀들을 포함할 수 있다.The first connector 210 may be coupled to the second connector 220 of the main board 150. The first connector 210 may have a shape corresponding to the second connector 220. For example, the first connector 210 may have a pin arrangement that is symmetrical with the second connector 220, and may include the same number of pins.

제2 커넥터(220)는 디스플레이 구동 회로(130)에 연결되는 제1 커넥터(210)에 결합될 수 있다. 제2 커넥터(220)는 제1 커넥터(210)에 대응하는 형태를 가질 수 있다. 예를 들어, 제2 커넥터(220)는 제1 커넥터(210)와 서로 대칭되는 핀 배열을 가질 수 있고, 동일한 개수의 복수의 핀들을 포함할 수 있다.The second connector 220 may be coupled to the first connector 210 connected to the display driving circuit 130. The second connector 220 may have a shape corresponding to the first connector 210. For example, the second connector 220 may have a pin arrangement that is symmetrical with the first connector 210 and may include the same number of pins.

제1 커넥터(210) 및 제2 커넥터(220)는 제1 커넥터(210)와 제2 커넥터(220)의 연결 상태를 프로세서(160)에 감지하기 위한 감지 회로를 포함할 수 있다. 예를 들어, 상기 감지 회로는 풀업 저항 또는 풀다운 저항을 포함할 수 있다. 상기 감지 회로에 관한 정보는 도 5 내지 도 9를 통해 제공될 수 있다.The first connector 210 and the second connector 220 may include a sensing circuit for sensing the connection state of the first connector 210 and the second connector 220 to the processor 160. For example, the sensing circuit may include a pull up resistor or a pull down resistor. Information regarding the sensing circuit may be provided through FIGS. 5 to 9.

제1 하우징(140)은 디스플레이(110)와 메인 보드(150) 사이에 배치될 수 있다. 디스플레이(110) 및 메인 보드(150)를 고정할 수 있다.The first housing 140 may be disposed between the display 110 and the main board 150. The display 110 and the main board 150 may be fixed.

메인 보드(예: Main-PBA)(150)는 전자 장치(101)의 동작에 필요한 다양한 칩들 및 모듈, 장치 들을 장착할 수 있다. 예를 들어, 메인 보드(예: Main-PBA)(150)는 프로세서(160)을 장착할 수 있다. 메인 보드(예: Main-PBA)(150)는 서브 보드(151)에 연결될 수 있다. The main board (eg, Main-PBA) 150 may mount various chips, modules, and devices required for the operation of the electronic device 101. For example, the main board (eg, Main-PBA) 150 may mount the processor 160. The main board (eg, Main-PBA) 150 may be connected to the sub board 151.

제2 하우징(180)은 메인 보드(예: Main-PBA)(150) 및 배터리(155)를 고정할 수 있다.The second housing 180 may fix the main board (eg, Main-PBA) 150 and the battery 155.

도 4b는 다양한 실시 예에 따른 커넥터의 연결 상태 또는 디스플레이 구동 회로의 상태를 인식 하는 방법에 관한 순서도이다.4B is a flowchart illustrating a method of recognizing a connection state of a connector or a state of a display driving circuit according to various embodiments of the present disclosure.

도 4a 및 도 4b를 참조하면, 동작 450에서, 프로세서(160)는 제2 커넥터(220)의 제1 핀(제1 보드 핀)으로부터 신호를 수신할 수 있다. 예를 들어, 상기 신호는 제1 보드 핀에 인가된 전압값일 수 있다.4A and 4B, in operation 450, the processor 160 may receive a signal from a first pin (first board pin) of the second connector 220. For example, the signal may be a voltage value applied to the first board pin.

동작 460에서, 프로세서(160)는 상기 수신한 신호에 기반하여 제1 커넥터(210)과 제2 커넥터(220)의 결합 상태 또는 디스플레이 구동 회로(130)의 상태 중 적어도 하나를 결정할 수 있다.In operation 460, the processor 160 may determine at least one of a coupling state of the first connector 210 and the second connector 220 or a state of the display driving circuit 130 based on the received signal.

일 실시 예에 따르면, 프로세서(160)는 상기 수신한 신호에 기반하여 제1 커넥터(210)와 제2 커넥터(220)의 결합 상태를 결정할 수 있다. 예를 들어, 프로세서(160)는 커넥터(220)의 제1 보드 핀이 지정된 전압값 이상을 가지는 경우, 제1 커넥터(210)와 제2 커넥터(220)를 설삽 상태(불완전 결합 상태)로 결정할 수 있다. 또는, 프로세서(160)는 커넥터(220)의 제1 보드 핀이 상기 전압값 미만을 가지는 경우, 제1 커넥터(210)와 제2 커넥터(220)를 정상 결합 상태로 결정할 수 있다.According to an embodiment of the present disclosure, the processor 160 may determine a coupling state of the first connector 210 and the second connector 220 based on the received signal. For example, when the first board pin of the connector 220 has a specified voltage value or more, the processor 160 determines the first connector 210 and the second connector 220 to be in an inserted state (incompletely coupled state). Can be. Alternatively, when the first board pin of the connector 220 has less than the voltage value, the processor 160 may determine that the first connector 210 and the second connector 220 are normally coupled.

다른 일 실시 예에 따르면, 프로세서(160)는 상기 수신한 신호에 기반하여 디스플레이 구동 회로(130)의 상태(예: 정상 상태 또는 크랙 발생 상태)를 결정할 수 있다. 예를 들어, 디스플레이 구동 회로(130)는 내부에 크랙 감지 회로(예: Open Loop 배선)를 포함할 수 있다. 프로세서(160)는 제2 커넥터(220)의 핀들 중 크랙 감지 회로에 연결된 핀에서 수신한 신호를 기반으로, 디스플레이 구동 회로(130)의 상태(예: 정상 상태 또는 크랙 발생 상태)를 결정할 수 있다.According to another embodiment, the processor 160 may determine a state (eg, a normal state or a crack generation state) of the display driving circuit 130 based on the received signal. For example, the display driving circuit 130 may include a crack detection circuit (eg, an open loop wiring) therein. The processor 160 may determine a state (eg, a normal state or a crack generation state) of the display driving circuit 130 based on a signal received from a pin connected to the crack detection circuit among the pins of the second connector 220. .

도 5a는 다양한 실시 예에 따른 제2 커넥터의 풀업 저항을 이용하여 감지 회로를 구성하는 예시도이다. 도 5에서는 제1 커넥터(210a) 및 제2 커넥터(220a)가 각각 제1 내지 제64 핀을 포함하는 경우를 예시적으로 도시하였으나, 이에 한정되는 것은 아니다.5A illustrates an example of configuring a sensing circuit by using a pull-up resistor of a second connector according to various embodiments of the present disclosure. In FIG. 5, the first connector 210a and the second connector 220a each include first to sixty-fourth pins, but the present invention is not limited thereto.

도 5a를 참조하면, 제1 커넥터(210a)는 디스플레이 구동 회로(130)에 연결될 수 있다. 제2 커넥터(220a)는 메인 보드(150)에 연결될 수 있다. 제1 커넥터(210a)와 제2 커넥터(220a)는 서로 대칭되는 핀 배열을 가질 수 있고, 동일한 개수의 복수의 핀들을 포함할 수 있다.Referring to FIG. 5A, the first connector 210a may be connected to the display driving circuit 130. The second connector 220a may be connected to the main board 150. The first connector 210a and the second connector 220a may have a pin arrangement that is symmetrical to each other, and may include a plurality of pins of the same number.

제1 커넥터(210a)와 제2 커넥터(220a)가 서로 결합되는 경우, 대응하는 핀들이 각각 전기적으로 연결될 수 있다. 예를 들어, 제1 커넥터(210a)의 제1 핀(210a-1)(제1 디스플레이 핀)은 제2 커넥터(220a)의 제1 핀(220a-1)(제1 보드 핀)에 연결될 수 있다. 제1 커넥터(210a)의 제64 핀(210a-64)(제2 디스플레이 핀)은 제2 커넥터(220a)의 제64 핀(220a-64)(제2 보드 핀)에 연결될 수 있다.When the first connector 210a and the second connector 220a are coupled to each other, corresponding pins may be electrically connected to each other. For example, the first pin 210a-1 (first display pin) of the first connector 210a may be connected to the first pin 220a-1 (first board pin) of the second connector 220a. have. The 64 th pins 210a-64 (the second display pins) of the first connector 210a may be connected to the 64 th pins 220a-64 (the second board pins) of the second connector 220a.

제1 커넥터(210a)는 복수의 핀들(예: 제1 핀 내지 제 64핀)을 포함할 수 있다. 복수의 핀들 중 적어도 일부는 디스플레이 출력과 관련된 신호를 전송할 수 있다. 예를 들어, 복수의 핀들 중 적어도 일부는 메인 보드(150)에 장착된 프로세서(160)에서 전달되는 이미지 데이터를 디스플레이 구동 회로(130)에 전달할 수 있다.The first connector 210a may include a plurality of pins (eg, first to sixty-fourth pins). At least some of the plurality of pins may transmit signals related to the display output. For example, at least some of the plurality of pins may transmit image data transferred from the processor 160 mounted on the main board 150 to the display driving circuit 130.

제1 커넥터(210a)는 제1 방향(A)으로 배치되는 제1 서브 핀들(510a) 및 제2 방향(B)으로 배치되는 제2 서브 핀들(510b)를 포함할 수 있다.The first connector 210a may include first sub pins 510a disposed in the first direction A and second sub pins 510b disposed in the second direction B. Referring to FIG.

다양한 실시 예에 따르면, 제1 서브 핀들(510a) 중 하나의 핀과 제2 서브 핀들(510b) 중 하나의 핀은 서로 연결될 수 있다. 예를 들어, 제1 서브 핀들(510a)의 제1 핀(210a-1) 및 제2 서브 핀들(510b) 중 제64 핀(210a-64)이 서로 연결될 수 있다. According to various embodiments of the present disclosure, one of the first sub-pins 510a and one of the second sub-pins 510b may be connected to each other. For example, the 64th pins 210a-64 of the first pin 210a-1 and the second sub pins 510b of the first sub pins 510a may be connected to each other.

제2 커넥터(220a)는 복수의 핀들(예: 제1 핀 내지 제 64핀)을 포함할 수 있다. 복수의 핀들 중 적어도 일부는 디스플레이 출력과 관련된 신호를 전송할 수 있다. 예를 들어, 복수의 핀들 중 적어도 일부는 메인 보드(150)에 장착된 프로세서(160)에서 전달되는 이미지 데이터를 디스플레이 구동 회로(130)에 전달할 수 있다.The second connector 220a may include a plurality of pins (eg, first to sixty-fourth pins). At least some of the plurality of pins may transmit signals related to the display output. For example, at least some of the plurality of pins may transmit image data transferred from the processor 160 mounted on the main board 150 to the display driving circuit 130.

제2 커넥터(220a)는 제1 방향(A')으로 배치되는 제3 서브 핀들(520a) 및 제2 방향(B')으로 배치되는 제4 서브 핀들(520b)를 포함할 수 있다.The second connector 220a may include third sub pins 520a disposed in the first direction A 'and fourth sub pins 520b disposed in the second direction B'.

다양한 실시 예에 따르면, 제3 서브 핀들(520a) 중 하나의 핀은 풀업 저항(221a) 및 프로세서(160)의 입력단(예: AP GPIO)(161)에 연결될 수 있다. 제4 서브 핀들(520b) 중 하나의 핀은 접지에 연결될 수 있다(병렬 연결). 예를 들어, 제3 서브 핀들(520a)의 제1 핀(220a-1)은 풀업 저항(221a)와 프로세서(160)의 입력단(예: AP GPIO)(161)에 각각 연결될 수 있다(병렬 연결). 제4 서브 핀들(520b) 중 제64 핀(220a-64)은 접지에 연결될 수 있다.According to various embodiments of the present disclosure, one of the third sub pins 520a may be connected to the pull-up resistor 221a and an input terminal (eg, AP GPIO) 161 of the processor 160. One of the fourth sub pins 520b may be connected to ground (parallel connection). For example, the first pin 220a-1 of the third sub pins 520a may be connected to the pull-up resistor 221a and the input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). ). 64th pins 220a-64 of the fourth sub pins 520b may be connected to ground.

제1 커넥터(210a)와 제2 커넥터(220a)가 결합되는 경우에 동작에 관한 추가 정보는 도 6을 통해 제공될 수 있다.Additional information regarding the operation when the first connector 210a and the second connector 220a are coupled may be provided through FIG. 6.

도 5a에서는, 제1 커넥터(210a)와 제2 커넥터(220a)의 제1 핀 및 제 64 핀을 이용하여 감지 회로를 구성하는 경우를 하는 경우를 예시적으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 커넥터(210a)와 제2 커넥터(220a)의 제2 핀 및 제63 핀을 이용하여 감지 회로가 구성될 수 있다. 다른 예를 들어, 제1 커넥터(210a)와 제2 커넥터(220a)의 제3 핀 및 제62 핀을 이용하여 감지 회로가 구성될 수 있다. 또 다른 예를 들어, 제1 커넥터(210a)와 제2 커넥터(220a)의 제5 핀 및 제60 핀을 이용하여 감지 회로가 구성될 수 있다.In FIG. 5A, a case in which a sensing circuit is configured using the first pin and the sixty-fourth pin of the first connector 210a and the second connector 220a is exemplarily illustrated, but is not limited thereto. For example, the sensing circuit may be configured using the second pin and the 63rd pin of the first connector 210a and the second connector 220a. As another example, the sensing circuit may be configured using the third pin and the sixty-second pin of the first connector 210a and the second connector 220a. As another example, the sensing circuit may be configured using the fifth pin and the sixty pin of the first connector 210a and the second connector 220a.

도 5b는 다양한 실시 예에 따른 커넥터의 연결을 인식하는 방법에 관한 순서도이다.5B is a flowchart illustrating a method of recognizing a connection of a connector according to various embodiments of the present disclosure.

도 5a 및 도 5b를 참조하면, 동작 550에서, 프로세서(160)는 제2 커넥터(220a)의 제1 핀(220a-1)(제1 보드 핀)에 인가되는 전압을 측정할 수 있다.5A and 5B, in operation 550, the processor 160 may measure a voltage applied to the first pin 220a-1 (first board pin) of the second connector 220a.

동작 560에서, 프로세서(160)는 제1 핀(220a-1)이, 풀업 저항(221a)에 의해 지정된 전압값 이상을 가지는지를 확인할 수 있다. 상기 전압값은 VDD 전원 및 풀업 저항(221a)에 의해 결정될 수 있다.In operation 560, the processor 160 may determine whether the first pin 220a-1 has a voltage value greater than or equal to the voltage value specified by the pull-up resistor 221a. The voltage value may be determined by the VDD power supply and the pullup resistor 221a.

동작 570에서, 프로세서(160)는 제1 핀(220a-1)이 상기 전압값 이상을 가지는 경우, 제2 커넥터(220a)를 설삽 상태(불완전 결합 상태)로 결정할 수 있다. 제2 커넥터(220a)에 별도의 커넥터가 연결되지 않은 경우, 또는 제1 커넥터(210a)과 제2 커넥터(220a)가 불완전 결합한 경우, 제1 핀(220a-1)은 VDD 전원 및 풀업 저항(221a)에 의해 결정되는 전압값을 가질 수 있다.In operation 570, when the first pin 220a-1 has the voltage value or more, the processor 160 may determine the second connector 220a as an incomplete insertion state. When a separate connector is not connected to the second connector 220a or when the first connector 210a and the second connector 220a are incompletely coupled, the first pin 220a-1 may include a VDD power supply and a pullup resistor ( It may have a voltage value determined by 221a).

동작 580에서, 프로세서(160)는 제1 핀(220a-1)이 상기 전압값 미만을 가지는 경우, 제2 커넥터(220a)를 정상 결합 상태로 결정할 수 있다. 제1 커넥터(210a)과 제2 커넥터(220a)가 정상적으로 결합되는 경우, 제1 핀(220a-1)은 제1 커넥터(210a)를 통해, 제2 커넥터(220a)의 제64 핀(220a-64)(제2 보드 핀)에 연결될 수 있다. 제64 핀(220a-64)이 접지에 연결되어 있으므로, 제1 핀(210a-1)의 전압값은 0일 수 있다.In operation 580, when the first pin 220a-1 has less than the voltage value, the processor 160 may determine the second connector 220a as a normal coupling state. When the first connector 210a and the second connector 220a are normally coupled, the first pin 220a-1 is connected to the 64th pin 220a-of the second connector 220a through the first connector 210a. 64) (second board pin). Since the 64 th pins 220a-64 are connected to the ground, the voltage value of the first pin 210a-1 may be zero.

다양한 실시 예에 따르면, 전자 장치에서 수행되는 커넥터의 연결을 인식하는 방법은 상기 전자 장치의 기판에 장착된 커넥터의 제1 보드 핀에 인가되는 전압을 확인하는 동작, 상기 제1 보드 핀이, 상기 제1 보드 핀에 연결된 풀업 저항에 의해 지정된 전압값 이상을 가지는 경우, 상기 커넥터를 설삽 상태로 결정하는 동작, 상기 제1 보드 핀이, 상기 커넥터에서 상기 제1 보드 핀에 대칭되는 위치에 배치되는 제2 보드 핀에 연결되어, 상기 전압값 미만을 가지는 경우, 상기 커넥터를 정상 결합 상태로 결정하는 동작을 포함할 수 있다.According to various embodiments of the present disclosure, a method of recognizing a connection of a connector performed in an electronic device may include checking a voltage applied to a first board pin of a connector mounted on a board of the electronic device. Determining the connector to be in the inserted state when having a voltage value specified by a pull-up resistor connected to the first board pin, wherein the first board pin is disposed at a position symmetrical to the first board pin in the connector When connected to the second board pin, and has a voltage value less than, may include determining the connector in a normal coupling state.

도 6은 다양한 실시 예에 따른 제2 커넥터의 풀업 저항을 이용한 커넥터들 사이의 연결 상태를 감지하는 방법에 관한 예시도이다.6 is a diagram illustrating a method of detecting a connection state between connectors using a pull-up resistor of a second connector according to various embodiments of the present disclosure.

도 5a 및 도 6을 참조하면, 프로세서(160)는 풀업 저항(221a)에 연결된 제2 커넥터(220a)의 제1 핀(220a-1)에서 전달되는 신호를 기반으로 제1 커넥터(210a)와 제2 커넥터(220a)의 결합 상태를 인식할 수 있다.5A and 6, the processor 160 and the first connector 210a are based on a signal transmitted from the first pin 220a-1 of the second connector 220a connected to the pull-up resistor 221a. The coupling state of the second connector 220a may be recognized.

제1 핀(220a-1)은 풀업 저항(221a)와 프로세서(160)의 입력단(예: AP GPIO)(161)에 각각 연결될 수 있다(병렬 연결). 제64 핀(220a-64)은 접지에 연결될 수 있다.The first pin 220a-1 may be connected to the pull-up resistor 221a and the input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). The sixty-fourth pins 220a-64 may be connected to ground.

제1 커넥터(210a)와 제2 커넥터(220a)가 정상적으로 연결된 제1 상태 (정상 결합 상태)(601)에서, 제1 커넥터(210a)의 제1 핀(210a-1)은 제2 커넥터(220a)의 제1 핀(220a-1)과 서로 연결될 수 있다. 또한, 제1 커넥터(210a)의 제64 핀(210a-64)은 제2 커넥터(220a)의 제64 핀(220a-64)과 서로 연결될 수 있다.In the first state (normally coupled state) 601 in which the first connector 210a and the second connector 220a are normally connected, the first pin 210a-1 of the first connector 210a is connected to the second connector 220a. ) May be connected to the first pin 220a-1. In addition, the 64 th pins 210a-64 of the first connector 210a may be connected to the 64 th pins 220a-64 of the second connector 220a.

제1 커넥터(210a)의 제1 핀(210a-1)과 제64 핀(210a-64)이 서로 연결된 경우, 제2 커넥터(220a)의 제1 핀(220a-1)은 제2 커넥터(220a)의 제64 핀(220a-64)과 연결된 상태일 수 있다. 이에 따라, 프로세서(160)의 입력단(161)은 풀업 저항(221a)와 무관하게, 디지털 low 상태일 수 있다.When the first pins 210a-1 and the 64th pins 210a-64 of the first connector 210a are connected to each other, the first pins 220a-1 of the second connector 220a are connected to the second connector 220a. ) May be in a state of being connected to the 64 th pins 220a-64. Accordingly, the input terminal 161 of the processor 160 may be in a digital low state regardless of the pull-up resistor 221a.

제1 커넥터(210a)와 제2 커넥터(220a)가 비정상적으로 연결된 제2 상태 (설삽 상태, 불완전 결합 상태)(602)에서, 제1 커넥터(210a)의 제1 핀(210a-1)은 제2 커넥터(220a)의 제1 핀(220a-1)과 서로 연결되지 않을 수 있다. 또한, 제1 커넥터(210a)의 제64 핀(210a-64)은 제2 커넥터(220a)의 제64 핀(220a-64)과 서로 연결되지 않을 수 있다.In a second state in which the first connector 210a and the second connector 220a are abnormally connected (insertion state, incompletely coupled state) 602, the first pin 210a-1 of the first connector 210a is connected to the first state. The second pins 220a-1 of the connector 220a may not be connected to each other. In addition, the 64 th pins 210a-64 of the first connector 210a may not be connected to the 64 th pins 220a-64 of the second connector 220a.

제1 커넥터(210a)의 제1 핀(210a-1)은 제2 커넥터(220a)의 제1 핀(220a-1)과 서로 연결되지 않은 경우, 프로세서(160)의 입력단(161)은 풀업 저항(221a)에 의해, 디지털 high 상태일 수 있다.When the first pin 210a-1 of the first connector 210a is not connected to the first pin 220a-1 of the second connector 220a, the input terminal 161 of the processor 160 is a pull-up resistor. 221a may indicate a digital high state.

제1 커넥터(210a)의 제1 핀(210a-1)은 제2 커넥터(220a)의 제1 핀(220a-1)과 서로 연결되고, 제1 커넥터(210a)의 제64 핀(210a-64)이 제2 커넥터(220a)의 제64 핀(220a-64)과 서로 연결되지 않는 경우에도, 프로세서(160)의 입력단(161)은 풀업 저항(221a)에 의해, 디지털 high 상태일 수 있다.The first pins 210a-1 of the first connector 210a are connected to each other with the first pins 220a-1 of the second connector 220a and the 64th pins 210a-64 of the first connector 210a. ) Is not connected to the 64th pins 220a-64 of the second connector 220a, the input terminal 161 of the processor 160 may be in a digital high state by the pull-up resistor 221a.

도 7은 다양한 실시 예에 따른 제2 커넥터의 풀다운 저항을 이용하여 감지 회로를 구성하는 예시도이다.7 is an exemplary diagram illustrating a sensing circuit using a pull-down resistor of a second connector according to various embodiments of the present disclosure.

도 7을 참조하면, 제1 커넥터(210b)는 디스플레이 구동 회로(130)에 연결될 수 있다. 제2 커넥터(220b)는 메인 보드(150)에 연결될 수 있다. 제1 커넥터(210b)와 제2 커넥터(220b)는 서로 대칭되는 핀 배열을 가질 수 있고, 동일한 개수의 복수의 핀들을 포함할 수 있다.Referring to FIG. 7, the first connector 210b may be connected to the display driving circuit 130. The second connector 220b may be connected to the main board 150. The first connector 210b and the second connector 220b may have a pin arrangement that is symmetrical with each other, and may include a plurality of pins of the same number.

제1 커넥터(210b)와 제2 커넥터(220b)가 서로 결합되는 경우, 대응하는 핀들이 각각 전기적으로 연결될 수 있다. 예를 들어, 제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)에 연결될 수 있다. 제1 커넥터(210b)의 제64 핀(210b-64)은 제2 커넥터(220b)의 제64 핀(220b-64)에 연결될 수 있다.When the first connector 210b and the second connector 220b are coupled to each other, corresponding pins may be electrically connected to each other. For example, the first pin 210b-1 of the first connector 210b may be connected to the first pin 220b-1 of the second connector 220b. The 64 th pins 210b-64 of the first connector 210b may be connected to the 64 th pins 220b-64 of the second connector 220b.

제1 커넥터(210b)는 복수의 핀들(예: 제1 핀 내지 제 64핀)을 포함할 수 있다. 제1 커넥터(210b)는 제1 방향(A)으로 배치되는 제1 서브 핀들(510a) 및 제2 방향(B)으로 배치되는 제2 서브 핀들(510b)를 포함할 수 있다.The first connector 210b may include a plurality of pins (eg, first to sixty-fourth pins). The first connector 210b may include first sub pins 510a disposed in the first direction A and second sub pins 510b disposed in the second direction B. Referring to FIG.

다양한 실시 예에 따르면, 제1 서브 핀들(510a) 중 하나의 핀과 제2 서브 핀들(510b) 중 하나의 핀은 서로 연결될 수 있다. 예를 들어, 제1 서브 핀들(510a)의 제1 핀(210b-1) 및 제2 서브 핀들(510b) 중 제64 핀(210b-64)이 서로 연결될 수 있다. 일 실시 예에서, 제1 핀(210b-1) 및 제64 핀(210b-64)은 서로 연결되어, 접지에 연결될 수 있다.According to various embodiments of the present disclosure, one of the first sub-pins 510a and one of the second sub-pins 510b may be connected to each other. For example, the 64 th pins 210b-64 of the first pin 210b-1 and the second sub pins 510b of the first sub pins 510a may be connected to each other. In an embodiment, the first fins 210b-1 and the 64 th fins 210b-64 may be connected to each other and may be connected to ground.

제2 커넥터(220b)는 복수의 핀들(예: 제1 핀 내지 제 64핀)을 포함할 수 있다. 제2 커넥터(220b)는 제1 방향(A')으로 배치되는 제3 서브 핀들(520a) 및 제2 방향(B')으로 배치되는 제4 서브 핀들(520b)를 포함할 수 있다.The second connector 220b may include a plurality of pins (eg, first to sixty-fourth pins). The second connector 220b may include third sub pins 520a disposed in the first direction A 'and fourth sub pins 520b disposed in the second direction B'.

다양한 실시 예에 따르면, 제3 서브 핀들(520a) 중 하나의 핀은 풀다운 저항(221b) 및 프로세서(160)의 입력단(예: AP GPIO)(161)에 연결될 수 있다(병렬 연결). 제4 서브 핀들(520b) 중 하나의 핀은 전원에 연결될 수 있다. 예를 들어, 제3 서브 핀들(520a)의 제1 핀(220b-1)은 풀다운 저항(221b)과 프로세서(160)의 입력단(예: AP GPIO)(161)에 각각 연결될 수 있다(병렬 연결). 제4 서브 핀들(520b) 중 제64 핀(220b-64)은 전원에 연결될 수 있다.According to various embodiments of the present disclosure, one of the third sub pins 520a may be connected to the pull-down resistor 221b and an input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). One pin of the fourth sub pins 520b may be connected to a power source. For example, the first pin 220b-1 of the third sub pins 520a may be connected to the pull-down resistor 221b and the input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). ). The 64 th pins 220b-64 of the fourth sub pins 520b may be connected to a power source.

제1 커넥터(210b)와 제2 커넥터(220b)가 정상적으로 연결된 제1 상태 에서, 제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)과 서로 연결될 수 있다. 또한, 제1 커넥터(210b)의 제64 핀(210b-64)은 제2 커넥터(220b)의 제64 핀(220b-64)과 서로 연결될 수 있다.In a first state in which the first connector 210b and the second connector 220b are normally connected, the first pin 210b-1 of the first connector 210b is the first pin 220b− of the second connector 220b. 1) and can be connected to each other. In addition, the 64 th pins 210b-64 of the first connector 210b may be connected to the 64 th pins 220b-64 of the second connector 220b.

상기 제1 상태에서, 제1 커넥터(210b)의 제1 핀(210b-1)과 제64 핀(210b-64)이 서로 연결된 경우, 제2 커넥터(220b)의 제1 핀(220b-1)은 제2 커넥터(220b)의 제64 핀(220b-64)과 연결된 상태일 수 있다. 이에 따라, 프로세서(160)의 입력단(161)은 풀다운 저항(221b)와 무관하게, 디지털 high 상태일 수 있다.In the first state, when the first pin 210b-1 and the 64th pins 210b-64 of the first connector 210b are connected to each other, the first pin 220b-1 of the second connector 220b May be in a state of being connected to the 64 th pins 220b-64 of the second connector 220b. Accordingly, the input terminal 161 of the processor 160 may be in a digital high state regardless of the pull-down resistor 221b.

제1 커넥터(210b)와 제2 커넥터(220b)가 비정상적으로 연결된 제2 상태에서, 제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)과 서로 연결되지 않을 수 있다. 또한, 제1 커넥터(210b)의 제64 핀(210b-64)은 제2 커넥터(220b)의 제64 핀(220b-64)과 서로 연결되지 않을 수 있다.In a second state in which the first connector 210b and the second connector 220b are abnormally connected, the first pin 210b-1 of the first connector 210b is the first pin 220b of the second connector 220b. -1) and may not be connected to each other. In addition, the 64 th pins 210b-64 of the first connector 210b may not be connected to the 64 th pins 220b-64 of the second connector 220b.

상기 제2 상태에서, 제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)과 서로 연결되지 않은 경우, 프로세서(160)의 입력단(161)은 풀다운 저항(221b) 및 접지에 의해, 디지털 low 상태일 수 있다.In the second state, when the first pin 210b-1 of the first connector 210b is not connected to the first pin 220b-1 of the second connector 220b, the input terminal of the processor 160 is provided. 161 may be in a digital low state by the pull-down resistor 221b and ground.

제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)과 서로 연결되고, 제1 커넥터(210b)의 제64 핀(210b-64)이 제2 커넥터(220b)의 제64 핀(220b-64)과 서로 연결되지 않는 경우에도, 프로세서(160)의 입력단(161)은 풀다운 저항(221b)에 의해, 디지털 low 상태일 수 있다.The first pins 210b-1 of the first connector 210b are connected to each other with the first pins 220b-1 of the second connector 220b and the 64th pins 210b-64 of the first connector 210b. ) Is not connected to the 64th pins 220b-64 of the second connector 220b, the input terminal 161 of the processor 160 may be in a digital low state by the pull-down resistor 221b.

도 7a에서는, 제1 커넥터(210b)와 제2 커넥터(220b)의 제1 핀 및 제 64 핀을 이용하여 감지 회로를 구성하는 경우를 하는 경우를 예시적으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 커넥터(210b)와 제2 커넥터(220b)의 제2 핀 및 제63 핀을 이용하여 감지 회로가 구성될 수 있다. 다른 예를 들어, 제1 커넥터(210b)와 제2 커넥터(220b)의 제3 핀 및 제62 핀을 이용하여 감지 회로가 구성될 수 있다. 또 다른 예를 들어, 제1 커넥터(210b)와 제2 커넥터(220b)의 제5 핀 및 제60 핀을 이용하여 감지 회로가 구성될 수 있다.In FIG. 7A, a case in which a sensing circuit is configured using the first pin and the sixty-fourth pin of the first connector 210b and the second connector 220b is exemplarily illustrated, but is not limited thereto. For example, the sensing circuit may be configured using the second pin and the 63rd pin of the first connector 210b and the second connector 220b. As another example, the sensing circuit may be configured using the third pin and the sixty-second pin of the first connector 210b and the second connector 220b. As another example, the sensing circuit may be configured using the fifth pin and the sixty pin of the first connector 210b and the second connector 220b.

도 7b는 다양한 실시 예에 따른 제2 커넥터의 풀다운 저항을 이용한 커넥터들 사이의 연결 상태를 감지하는 방법에 관한 예시도이다.7B is a diagram illustrating a method of detecting a connection state between connectors using a pull-down resistor of a second connector according to various embodiments of the present disclosure.

도 7a 및 도 7b를 참조하면, 프로세서(160)는 풀다운 저항(221b)에 연결된 제2 커넥터(220b)의 제1 핀(220b-1)에서 전달되는 신호를 기반으로 제1 커넥터(210b)와 제2 커넥터(220b)의 결합 상태를 인식할 수 있다.7A and 7B, the processor 160 may be connected to the first connector 210b based on a signal transmitted from the first pin 220b-1 of the second connector 220b connected to the pull-down resistor 221b. The coupling state of the second connector 220b may be recognized.

제1 핀(220b-1)은 풀다운 저항(221b)와 프로세서(160)의 입력단(예: AP GPIO)(161)에 각각 연결될 수 있다(병렬 연결). 제64 핀(220b-64)은 전원에 연결될 수 있다. 풀다운 저항(221b)은 제1 핀(220b-1)과 접지 사이에 연결될 수 있다.The first pin 220b-1 may be connected to the pull-down resistor 221b and the input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). The sixty-fourth pins 220b-64 may be connected to a power source. The pull-down resistor 221b may be connected between the first pin 220b-1 and the ground.

제1 커넥터(210b)와 제2 커넥터(220b)가 정상적으로 연결된 제1 상태 (정상 결합 상태)(701)에서, 제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)과 서로 연결될 수 있다. 또한, 제1 커넥터(210b)의 제64 핀(210b-64)은 제2 커넥터(220b)의 제64 핀(220b-64)과 서로 연결될 수 있다.In the first state (normally coupled state) 701 where the first connector 210b and the second connector 220b are normally connected, the first pin 210b-1 of the first connector 210b is connected to the second connector 220b. ) May be connected to the first pin 220b-1. In addition, the 64 th pins 210b-64 of the first connector 210b may be connected to the 64 th pins 220b-64 of the second connector 220b.

제1 커넥터(210b)의 제1 핀(210b-1)과 제64 핀(210b-64)이 서로 연결된 경우, 제2 커넥터(220b)의 제1 핀(220b-1)은 제2 커넥터(220b)의 제64 핀(220b-64)과 연결된 상태일 수 있다. 이에 따라, 프로세서(160)의 입력단(161)은 풀다운 저항(221b)와 무관하게, 디지털 high 상태일 수 있다.When the first pin 210b-1 and the 64 th pin 210b-64 of the first connector 210b are connected to each other, the first pin 220b-1 of the second connector 220b is connected to the second connector 220b. ) May be in a state of being connected to the 64 th pins 220b-64. Accordingly, the input terminal 161 of the processor 160 may be in a digital high state regardless of the pull-down resistor 221b.

제1 커넥터(210b)와 제2 커넥터(220b)가 비정상적으로 연결된 제2 상태(설삽 상태, 불완전 결합 상태)(702)에서, 제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)과 서로 연결되지 않을 수 있다. 또한, 제1 커넥터(210b)의 제64 핀(210b-64)은 제2 커넥터(220b)의 제64 핀(220b-64)과 서로 연결되지 않을 수 있다.In a second state in which the first connector 210b and the second connector 220b are abnormally connected (inserted state, incompletely coupled state) 702, the first pin 210b-1 of the first connector 210b is formed in a second state. The second pins 220b-1 of the connector 220b may not be connected to each other. In addition, the 64 th pins 210b-64 of the first connector 210b may not be connected to the 64 th pins 220b-64 of the second connector 220b.

제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)과 서로 연결되지 않은 경우, 프로세서(160)의 입력단(161)은 풀다운 저항(221b)에 의해, 디지털 low 상태일 수 있다.When the first pin 210b-1 of the first connector 210b is not connected to the first pin 220b-1 of the second connector 220b, the input terminal 161 of the processor 160 may have a pull-down resistor. 221b may be a digital low state.

제1 커넥터(210b)의 제1 핀(210b-1)은 제2 커넥터(220b)의 제1 핀(220b-1)과 서로 연결되고, 제1 커넥터(210b)의 제64 핀(210b-64)이 제2 커넥터(220b)의 제64 핀(220b-64)과 서로 연결되지 않는 경우에도, 프로세서(160)의 입력단(161)은 풀다운 저항(221b)에 의해, 디지털 low 상태일 수 있다.The first pins 210b-1 of the first connector 210b are connected to each other with the first pins 220b-1 of the second connector 220b and the 64th pins 210b-64 of the first connector 210b. ) Is not connected to the 64th pins 220b-64 of the second connector 220b, the input terminal 161 of the processor 160 may be in a digital low state by the pull-down resistor 221b.

도 8은 다양한 실시 예에 따른 제1 커넥터의 풀업 저항을 이용하여 감지 회로를 구성하는 예시도이다.8 is an exemplary diagram illustrating a sensing circuit using a pull-up resistor of a first connector according to various embodiments of the present disclosure.

도 8을 참조하면, 제1 커넥터(210c)는 디스플레이 구동 회로(130)에 연결될 수 있다. 제2 커넥터(220c)는 메인 보드(150)에 연결될 수 있다. 제1 커넥터(210c)와 제2 커넥터(220c)는 서로 대칭되는 핀 배열을 가질 수 있고, 동일한 개수의 복수의 핀들을 포함할 수 있다.Referring to FIG. 8, the first connector 210c may be connected to the display driving circuit 130. The second connector 220c may be connected to the main board 150. The first connector 210c and the second connector 220c may have a pin arrangement that is symmetrical with each other, and may include a plurality of pins of the same number.

제1 커넥터(210c)와 제2 커넥터(220c)가 서로 결합되는 경우, 대응하는 핀들이 각각 전기적으로 연결될 수 있다. 예를 들어, 제1 커넥터(210c)의 제1 핀(210c-1)은 제2 커넥터(220c)의 제1 핀(220c-1)에 연결될 수 있다. 제1 커넥터(210c)의 제64 핀(210c-64)은 제2 커넥터(220c)의 제64 핀(220c-64)에 연결될 수 있다.When the first connector 210c and the second connector 220c are coupled to each other, corresponding pins may be electrically connected to each other. For example, the first pin 210c-1 of the first connector 210c may be connected to the first pin 220c-1 of the second connector 220c. The 64 th pins 210c-64 of the first connector 210c may be connected to the 64 th pins 220c-64 of the second connector 220c.

제1 커넥터(210c)는 복수의 핀들(예: 제1 핀 내지 제 64핀)을 포함할 수 있다. 제1 커넥터(210c)는 제1 방향(A)으로 배치되는 제1 서브 핀들(510a) 및 제2 방향(B)으로 배치되는 제2 서브 핀들(510b)를 포함할 수 있다.The first connector 210c may include a plurality of pins (eg, first to sixty-fourth pins). The first connector 210c may include first sub pins 510a disposed in the first direction A and second sub pins 510b disposed in the second direction B. Referring to FIG.

다양한 실시 예에 따르면, 제1 서브 핀들(510a) 중 하나의 핀은 풀업 저항(211c) 및 프로세서(160)의 입력단(예: AP GPIO)(161)에 연결될 수 있다(병렬 연결). 제2 서브 핀들(510b) 중 하나의 핀은 접지에 연결될 수 있다. 예를 들어, 제1 서브 핀들(510a)의 제1 핀(210c-1)은 풀업 저항(211c)과 프로세서(160)의 입력단(예: AP GPIO)(161)에 각각 연결될 수 있다(병렬 연결). 제2 서브 핀들(510b) 중 제64 핀(210c-64)은 접지에 연결될 수 있다.According to various embodiments of the present disclosure, one of the first sub pins 510a may be connected to the pull-up resistor 211c and an input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). One pin of the second sub pins 510b may be connected to a ground. For example, the first pin 210c-1 of the first sub pins 510a may be connected to the pull-up resistor 211c and the input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). ). The 64 th pins 210c-64 of the second sub pins 510b may be connected to ground.

제2 커넥터(220c)는 복수의 핀들(예: 제1 핀 내지 제 64핀)을 포함할 수 있다. 제2 커넥터(220c)는 제1 방향(A')으로 배치되는 제3 서브 핀들(520a) 및 제2 방향(B')으로 배치되는 제4 서브 핀들(520b)를 포함할 수 있다.The second connector 220c may include a plurality of pins (eg, first to sixty-fourth pins). The second connector 220c may include third sub pins 520a disposed in the first direction A 'and fourth sub pins 520b disposed in the second direction B'.

다양한 실시 예에 따르면, 제3 서브 핀들(520a) 중 하나의 핀과 제2 서브 핀들(520b) 중 하나의 핀은 서로 연결될 수 있다. 예를 들어, 제1 서브 핀들(520a)의 제1 핀(220c-1) 및 제2 서브 핀들(520b) 중 제64 핀(220c-64)이 서로 연결될 수 있다. 일 실시 예에서, 제1 핀(220c-1) 및 제64 핀(220c-64)은 서로 연결되어, 접지에 연결될 수 있다.According to various embodiments of the present disclosure, one of the third sub pins 520a and one of the second sub pins 520b may be connected to each other. For example, the 64 th pins 220c-64 of the first pin 220c-1 and the second sub pins 520b of the first sub pins 520a may be connected to each other. In an embodiment, the first fins 220c-1 and the 64 th fins 220c-64 may be connected to each other and may be connected to ground.

제1 커넥터(210c)와 제2 커넥터(220c)가 정상적으로 연결된 제1 상태에서, 제1 커넥터(210c)의 제1 핀(210c-1)은 제2 커넥터(220c)의 제1 핀(220c-1)과 서로 연결될 수 있다. 또한, 제1 커넥터(210c)의 제64 핀(210c-64)은 제2 커넥터(220c)의 제64 핀(220c-64)과 서로 연결될 수 있다.In a first state in which the first connector 210c and the second connector 220c are normally connected, the first pin 210c-1 of the first connector 210c is the first pin 220c-of the second connector 220c. 1) and can be connected to each other. In addition, the 64 th pins 210c-64 of the first connector 210c may be connected to the 64 th pins 220c-64 of the second connector 220c.

상기 제1 상태에서, 제2 커넥터(220c)의 제1 핀(220c-1)과 제64 핀(220c-64)이 서로 연결된 경우, 제1 커넥터(210c)의 제1 핀(210c-1)은 제1 커넥터(210c)의 제64 핀(210c-64)과 연결된 상태일 수 있다. 이에 따라, 프로세서(160)의 입력단(161)은 풀업 저항(211c)와 무관하게, 디지털 low 상태일 수 있다.In the first state, when the first pins 220c-1 and the 64th pins 220c-64 of the second connector 220c are connected to each other, the first pins 210c-1 of the first connector 210c are connected to each other. May be in a state of being connected to the 64 th pins 210c-64 of the first connector 210c. Accordingly, the input terminal 161 of the processor 160 may be in a digital low state, regardless of the pull-up resistor 211c.

제1 커넥터(210c)와 제2 커넥터(220c)가 비정상적으로 연결된 제2 상태에서, 제1 커넥터(210c)의 제1 핀(210c-1)은 제2 커넥터(220c)의 제1 핀(220c-1)과 서로 연결되지 않을 수 있다. 또한, 제1 커넥터(210c)의 제64 핀(210c-64)은 제2 커넥터(220c)의 제64 핀(220c-64)과 서로 연결되지 않을 수 있다.In a second state in which the first connector 210c and the second connector 220c are abnormally connected, the first pin 210c-1 of the first connector 210c is the first pin 220c of the second connector 220c. -1) and may not be connected to each other. In addition, the 64 th pins 210c-64 of the first connector 210c may not be connected to the 64 th pins 220c-64 of the second connector 220c.

상기 제2 상태에서, 제1 커넥터(210c)의 제1 핀(210c-1)은 제2 커넥터(220c)의 제1 핀(220c-1)과 서로 연결되지 않은 경우, 프로세서(160)의 입력단(161)은 풀업 저항(211c) 및 전원(VDD)에 의해, 디지털 high 상태일 수 있다.In the second state, when the first pin 210c-1 of the first connector 210c is not connected to the first pin 220c-1 of the second connector 220c, the input terminal of the processor 160 is provided. 161 may be in a digital high state by the pull-up resistor 211c and the power supply VDD.

제1 커넥터(210c)의 제1 핀(210c-1)은 제2 커넥터(220c)의 제1 핀(220c-1)과 서로 연결되고, 제1 커넥터(210c)의 제64 핀(210c-64)이 제2 커넥터(220c)의 제64 핀(220c-64)과 서로 연결되지 않는 경우에도, 프로세서(160)의 입력단(161)은 풀업 저항(211c) 및 전원(VDD)에 의해, 디지털 high 상태일 수 있다.The first pins 210c-1 of the first connector 210c are connected to each other with the first pins 220c-1 of the second connector 220c, and the 64th pins 210c-64 of the first connector 210c are connected to each other. ) Is not connected to the 64th pins 220c-64 of the second connector 220c, the input terminal 161 of the processor 160 is connected to the digital high by the pullup resistor 211c and the power supply VDD. May be in a state.

도 8에서는, 제1 커넥터(210c)와 제2 커넥터(220c)의 제1 핀 및 제 64 핀을 이용하여 감지 회로를 구성하는 경우를 하는 경우를 예시적으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 커넥터(210c)와 제2 커넥터(220c)의 제2 핀 및 제63 핀을 이용하여 감지 회로가 구성될 수 있다. 다른 예를 들어, 제1 커넥터(210c)와 제2 커넥터(220c)의 제3 핀 및 제62 핀을 이용하여 감지 회로가 구성될 수 있다. 또 다른 예를 들어, 제1 커넥터(210c)와 제2 커넥터(220c)의 제5 핀 및 제60 핀을 이용하여 감지 회로가 구성될 수 있다.In FIG. 8, a case in which a sensing circuit is configured by using the first pin and the sixty-fourth pin of the first connector 210c and the second connector 220c is exemplarily illustrated, but is not limited thereto. For example, the sensing circuit may be configured using the second pin and the 63rd pin of the first connector 210c and the second connector 220c. As another example, the sensing circuit may be configured using the third pin and the sixty-second pin of the first connector 210c and the second connector 220c. As another example, the sensing circuit may be configured using the fifth pin and the sixty pin of the first connector 210c and the second connector 220c.

도 9는 다양한 실시 예에 따른 제1 커넥터의 풀다운 저항을 이용하여 감지 회로를 구성하는 예시도이다.9 illustrates an example of configuring a sensing circuit using a pull-down resistor of a first connector according to various embodiments of the present disclosure.

도 9를 참조하면, 제1 커넥터(210d)는 디스플레이 구동 회로(130)에 연결될 수 있다. 제2 커넥터(220d)는 메인 보드(150)에 연결될 수 있다. 제1 커넥터(210d)와 제2 커넥터(220d)는 서로 대칭되는 핀 배열을 가질 수 있고, 동일한 개수의 복수의 핀들을 포함할 수 있다.Referring to FIG. 9, the first connector 210d may be connected to the display driving circuit 130. The second connector 220d may be connected to the main board 150. The first connector 210d and the second connector 220d may have a pin arrangement that is symmetrical with each other, and may include a plurality of pins of the same number.

제1 커넥터(210d)와 제2 커넥터(220d)가 서로 결합되는 경우, 대응하는 핀들이 각각 전기적으로 연결될 수 있다. 예를 들어, 제1 커넥터(210d)의 제1 핀(210d-1)은 제2 커넥터(220d)의 제1 핀(220d-1)에 연결될 수 있다. 제1 커넥터(210d)의 제64 핀(210d-64)은 제2 커넥터(220d)의 제64 핀(220d-64)에 연결될 수 있다.When the first connector 210d and the second connector 220d are coupled to each other, corresponding pins may be electrically connected to each other. For example, the first pin 210d-1 of the first connector 210d may be connected to the first pin 220d-1 of the second connector 220d. The 64 th pins 210d-64 of the first connector 210d may be connected to the 64 th pins 220d-64 of the second connector 220d.

제1 커넥터(210d)는 복수의 핀들(예: 제1 핀 내지 제 64핀)을 포함할 수 있다. 제1 커넥터(210d)는 제1 방향(A)으로 배치되는 제1 서브 핀들(510a) 및 제2 방향(B)으로 배치되는 제2 서브 핀들(510b)를 포함할 수 있다.The first connector 210d may include a plurality of pins (eg, first to sixty-fourth pins). The first connector 210d may include first sub pins 510a disposed in the first direction A and second sub pins 510b disposed in the second direction B. Referring to FIG.

다양한 실시 예에 따르면, 제1 서브 핀들(510a) 중 하나의 핀은 풀다운 저항(211d) 및 프로세서(160)의 입력단(예: AP GPIO)(161)에 연결될 수 있다(병렬 연결). 제2 서브 핀들(510b) 중 하나의 핀은 전원에 연결될 수 있다. 예를 들어, 제1 서브 핀들(510a)의 제1 핀(210d-1)은 풀다운 저항(211d)과 프로세서(160)의 입력단(예: AP GPIO)(161)에 각각 연결될 수 있다(병렬 연결). 제2 서브 핀들(510b) 중 제64 핀(210d-64)은 전원에 연결될 수 있다.According to various embodiments of the present disclosure, one of the first sub pins 510a may be connected to a pull-down resistor 211d and an input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). One pin of the second sub pins 510b may be connected to a power source. For example, the first pin 210d-1 of the first sub pins 510a may be connected to the pull-down resistor 211d and the input terminal (eg, AP GPIO) 161 of the processor 160 (parallel connection). ). The 64 th pins 210d-64 of the second sub pins 510b may be connected to a power source.

제2 커넥터(220d)는 복수의 핀들(예: 제1 핀 내지 제 64핀)을 포함할 수 있다. 제2 커넥터(220d)는 제1 방향(A')으로 배치되는 제3 서브 핀들(520a) 및 제2 방향(B')으로 배치되는 제4 서브 핀들(520b)를 포함할 수 있다.The second connector 220d may include a plurality of pins (eg, first to sixty-fourth pins). The second connector 220d may include third sub pins 520a disposed in the first direction A 'and fourth sub pins 520b disposed in the second direction B'.

다양한 실시 예에 따르면, 제3 서브 핀들(520a) 중 하나의 핀과 제2 서브 핀들(520b) 중 하나의 핀은 서로 연결될 수 있다. 예를 들어, 제1 서브 핀들(520a)의 제1 핀(220d-1) 및 제2 서브 핀들(520b) 중 제64 핀(220d-64)이 서로 연결될 수 있다. 일 실시 예에서, 제1 핀(220d-1) 및 제64 핀(220d-64)은 서로 연결되어, 접지에 연결될 수 있다.According to various embodiments of the present disclosure, one of the third sub pins 520a and one of the second sub pins 520b may be connected to each other. For example, the 64 th pins 220d-64 of the first pin 220d-1 and the second sub pins 520b of the first sub pins 520a may be connected to each other. In an embodiment, the first pin 220d-1 and the 64th pin 220d-64 may be connected to each other and may be connected to ground.

제1 커넥터(210d)와 제2 커넥터(220d)가 정상적으로 연결된 제1 상태에서, 제1 커넥터(210d)의 제1 핀(210d-1)은 제2 커넥터(220d)의 제1 핀(220d-1)과 서로 연결될 수 있다. 또한, 제1 커넥터(210d)의 제64 핀(210d-64)은 제2 커넥터(220d)의 제64 핀(220d-64)과 서로 연결될 수 있다.In a first state in which the first connector 210d and the second connector 220d are normally connected, the first pin 210d-1 of the first connector 210d is the first pin 220d− of the second connector 220d. 1) and can be connected to each other. Also, the 64 th pins 210d-64 of the first connector 210d may be connected to the 64 th pins 220d-64 of the second connector 220d.

상기 제1 상태에서, 제2 커넥터(220d)의 제1 핀(220d-1)과 제64 핀(220d-64)이 서로 연결된 경우, 제1 커넥터(210d)의 제1 핀(210d-1)은 제1 커넥터(210d)의 제64 핀(210d-64)과 연결된 상태일 수 있다. 이에 따라, 프로세서(160)의 입력단(161)은 풀다운 저항(211d)와 무관하게, 디지털 high 상태일 수 있다.In the first state, when the first pins 220d-1 and the 64th pins 220d-64 of the second connector 220d are connected to each other, the first pins 210d-1 of the first connector 210d are connected to each other. May be in a state of being connected to the 64 th pins 210d-64 of the first connector 210d. Accordingly, the input terminal 161 of the processor 160 may be in a digital high state regardless of the pull-down resistor 211d.

제1 커넥터(210d)와 제2 커넥터(220d)가 비정상적으로 연결된 제2 상태에서, 제1 커넥터(210d)의 제1 핀(210d-1)은 제2 커넥터(220d)의 제1 핀(220d-1)과 서로 연결되지 않을 수 있다. 또한, 제1 커넥터(210d)의 제64 핀(210d-64)은 제2 커넥터(220d)의 제64 핀(220d-64)과 서로 연결되지 않을 수 있다.In a second state in which the first connector 210d and the second connector 220d are abnormally connected, the first pin 210d-1 of the first connector 210d is the first pin 220d of the second connector 220d. -1) and may not be connected to each other. In addition, the 64 th pins 210d-64 of the first connector 210d may not be connected to the 64 th pins 220d-64 of the second connector 220d.

상기 제2 상태에서, 제1 커넥터(210d)의 제1 핀(210d-1)은 제2 커넥터(220d)의 제1 핀(220d-1)과 서로 연결되지 않은 경우, 프로세서(160)의 입력단(161)은 풀다운 저항(211d) 및 접지에 의해, 디지털 low 상태일 수 있다.In the second state, when the first pin 210d-1 of the first connector 210d is not connected to the first pin 220d-1 of the second connector 220d, the input terminal of the processor 160 is provided. 161 may be in a digital low state by the pull-down resistor 211d and ground.

제1 커넥터(210d)의 제1 핀(210d-1)은 제2 커넥터(220d)의 제1 핀(220d-1)과 서로 연결되고, 제1 커넥터(210d)의 제64 핀(210d-64)이 제2 커넥터(220d)의 제64 핀(220d-64)과 서로 연결되지 않는 경우에도, 프로세서(160)의 입력단(161)은 풀다운 저항(211d) 및 접지에 의해, 디지털 low 상태일 수 있다.The first pins 210d-1 of the first connector 210d are connected to each other with the first pins 220d-1 of the second connector 220d, and the 64th pins 210d-64 of the first connector 210d are connected to each other. ) Is not connected to the 64th pins 220d-64 of the second connector 220d, the input terminal 161 of the processor 160 may be in a digital low state by the pull-down resistor 211d and ground. have.

도 9에서는, 제1 커넥터(210d)와 제2 커넥터(220d)의 제1 핀 및 제 64 핀을 이용하여 감지 회로를 구성하는 경우를 하는 경우를 예시적으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 커넥터(210d)와 제2 커넥터(220d)의 제2 핀 및 제63 핀을 이용하여 감지 회로가 구성될 수 있다. 다른 예를 들어, 제1 커넥터(210d)와 제2 커넥터(220d)의 제3 핀 및 제62 핀을 이용하여 감지 회로가 구성될 수 있다. 또 다른 예를 들어, 제1 커넥터(210d)와 제2 커넥터(220d)의 제5 핀 및 제60 핀을 이용하여 감지 회로가 구성될 수 있다.In FIG. 9, a case in which a sensing circuit is configured by using the first pin and the sixty-fourth pin of the first connector 210d and the second connector 220d is exemplarily illustrated, but is not limited thereto. For example, the sensing circuit may be configured using the second pin and the 63rd pin of the first connector 210d and the second connector 220d. As another example, the sensing circuit may be configured using the third pin and the sixty-second pin of the first connector 210d and the second connector 220d. As another example, the sensing circuit may be configured using the fifth pin and the sixty pin of the first connector 210d and the second connector 220d.

도 10은 다양한 실시 예에 따른 디스플레이 구동 회로의 크랙 감지 구조를 나타낸다.10 illustrates a crack detection structure of a display driving circuit according to various embodiments of the present disclosure.

도 10을 참조하면, 디스플레이 패널(1015)는 표시 영역(active area)(1021) 및 비표시 영역(non-active area)(1022)을 포함할 수 있다. 표시 영역(1021) 및 비표시 영역(1022)의 기능 또는 동작은 도 3에서의 표시 영역(310) 및 비표시 영역(320)의 기능 또는 동작과 동일 또는 유사할 수 있다.Referring to FIG. 10, the display panel 1015 may include an active area 1021 and a non-active area 1022. The functions or operations of the display area 1021 and the non-display area 1022 may be the same as or similar to those of the display area 310 and the non-display area 320 of FIG. 3.

기판(substrate)(1023)은 비표시 영역(1022)의 일단에 연결될 수 있다. 기판(1023)은 디스플레이 구동 회로(1030)를 장착할 수 있다. 기판(1023)은 비표시 영역(1022)과 디스플레이 구동 회로(1030)를 전기적으로 연결할 수 있다.The substrate 1023 may be connected to one end of the non-display area 1022. The substrate 1023 may mount the display driving circuit 1030. The substrate 1023 may electrically connect the non-display area 1022 and the display driving circuit 1030.

기판(1023)이 펼쳐지는 경우, 디스플레이 구동 회로(1030)는 표시 영역(1021)과 동일한 방향을 향하는 상태일 수 있다. 기판(1023)이 접히는 경우, 디스플레이 구동 회로(1030)는 표시 영역(1021)과 서로 다른 방향(또는 반대 방향)을 향하는 상태일 수 있다.When the substrate 1023 is unfolded, the display driving circuit 1030 may be in a state facing the same direction as the display area 1021. When the substrate 1023 is folded, the display driving circuit 1030 may face a direction different from (or opposite to) the display area 1021.

디스플레이 구동 회로(display driver ic;DDI)(1030)는 기판(1023)에 장착되어, 전자 장치 내부의 메인 보드에 연결될 수 있다. 디스플레이 구동 회로(1030)는 액티브 영역(1021)을 구동하기 위한 신호를 처리할 수 있다. 예를 들어, 디스플레이 구동 회로(1030)는 액티브 영역(1021)을 구동하기 위한 타이밍 신호, 게이트 신호, 또는 소스 신호 등을 처리할 수 있다. The display driver circuit (DDI) 1030 may be mounted on the substrate 1023 and connected to a main board inside the electronic device. The display driving circuit 1030 may process a signal for driving the active region 1021. For example, the display driving circuit 1030 may process a timing signal, a gate signal, a source signal, or the like for driving the active region 1021.

배선부(1024)는 디스플레이 구동 회로(1030)와 제1 커넥터(1050)를 연결할 수 있다. 예를 들어, 배선부(1024)는 제1 커넥터(1050)를 통해 제공되는 이미지 데이터 또는 제어 신호를 디스플레이 구동 회로(1030)에 전송할 수 있다.The wiring unit 1024 may connect the display driving circuit 1030 and the first connector 1050. For example, the wiring unit 1024 may transmit image data or a control signal provided through the first connector 1050 to the display driving circuit 1030.

제1 커넥터(1050)는 전자 장치 내부의 메인 모드의 제2 커넥터에 결합될 수 있다. 제1 커넥터(1050)는 제2 커넥터에 대응하는 형태를 가질 수 있다. 예를 들어, 제1 커넥터(1050)는 제2 커넥터와 서로 대칭되는 핀 배열을 가지는, 동일한 개수의 복수의 핀들을 포함할 수 있다.The first connector 1050 may be coupled to a second connector of the main mode inside the electronic device. The first connector 1050 may have a shape corresponding to the second connector. For example, the first connector 1050 may include a plurality of pins of the same number, having a pin arrangement that is symmetrical with the second connector.

다양한 실시 예에 따르면, 디스플레이 구동 회로(1030), 배선부(1024), 및 제1 커넥터(1050)는 전자 장치 내부의 프로세서가 디스플레이 구동 회로(1030)의 상태(예: 정상 상태 또는 크랙 발생 상태)를 감지하기 위한, 크랙 감지 회로(1035)를 포함할 수 있다. According to various embodiments of the present disclosure, the display driving circuit 1030, the wiring unit 1024, and the first connector 1050 may be configured by a processor inside the electronic device, such as a normal state or a crack generation state. May include a crack detection circuit 1035.

크랙 감지 회로(1035)는 제1 커넥터(1050)에 포함된 복수의 핀들 중 제1 핀(1051), 배선부(1024)의 일부, 디스플레이 구동 회로(1030)의 내부, 배선부(1024)의 다른 일부 및 제2 핀(1052)을 연결하는 Open Loop 배선 형태일 수 있다. The crack detection circuit 1035 may include a first pin 1051 of the plurality of pins included in the first connector 1050, a portion of the wiring unit 1024, an interior of the display driving circuit 1030, and a wiring unit 1024. It may be in the form of an open loop wiring connecting the other part and the second pin 1052.

II-II'의 단면도에서, 크랙 감지 회로(1035)는 디스플레이 구동 회로(1030)의 상부 레이어에서 라우팅될 수 있다. 상기 상부 레이어는 기판(1023)이 펼쳐진 상태에서, 디스플레이 패널(1015)의 표시 영역(1021)을 향하는 방향(A방향)으로의 최상위 레이어일 수 있다.In the cross-sectional view of II-II ', the crack sensing circuit 1035 may be routed in the upper layer of the display drive circuit 1030. The upper layer may be a top layer in a direction (A direction) toward the display area 1021 of the display panel 1015 in a state where the substrate 1023 is unfolded.

기판(1023)이 접힌 상태에서, 상기 상부 레이어는 표시 영역(1021)을 향하는 방향의 반대 방향(B방향)을 향할 수 있다.In a state where the substrate 1023 is folded, the upper layer may face in a direction opposite to the direction toward the display area 1021 (B direction).

크랙 감지 회로가 제1 커넥터(1050) 및 배선부(1024)와 무관하게, 디스플레이 구동 회로(1030)의 내부에 형성되는 경우, 고속 신호에 의해 디스플레이 패널(1015)에 노이즈를 방사시키는 안테나로 동작할 수 있다. 또한, 디스플레이 구동 회로(1030)에 크랙이 발생함에 따라, 크랙 감지 회로도 정상적인 동작이 불가할 수 있다. When the crack detection circuit is formed inside the display driving circuit 1030 irrespective of the first connector 1050 and the wiring unit 1024, the crack detection circuit operates as an antenna that radiates noise to the display panel 1015 by a high speed signal. can do. In addition, as a crack occurs in the display driving circuit 1030, the crack detection circuit may not be able to operate normally.

반면, 크랙 감지 회로(1035)가 제1 커넥터(1050) 및 배선부(1024)를 이용하여 형성되는 경우, 고속 신호에 의해 디스플레이 패널(1015)에 노이즈를 방사시키는 안테나로 동작할 가능성을 낮출 수 있다. 또한, 디스플레이 구동 회로(1030)에 크랙이 발생하는 경우에도, 크랙 감지 회로(1035)는 정상적으로 동작할 수 있다.On the other hand, when the crack detection circuit 1035 is formed using the first connector 1050 and the wiring unit 1024, the possibility of operating as an antenna radiating noise to the display panel 1015 by a high speed signal can be reduced. have. In addition, even when a crack occurs in the display driving circuit 1030, the crack detection circuit 1035 may operate normally.

도 11은 다양한 실시 예들에 따른, 하나 이상의 지정된 핀을 이용하여 디스플레이의 상태를 결정하기 위한, 네트워크 환경(2000) 내의 전자 장치(2001)의 블럭도이다.11 is a block diagram of an electronic device 2001 in a network environment 2000 for determining a state of a display using one or more designated pins, according to various embodiments.

도 11을 참조하면, 네트워크 환경(2000)에서 전자 장치(2001)(예: 도 1의 전자 장치(101))는 제 1 네트워크(2098)(예: 근거리 무선 통신)를 통하여 전자 장치(2002)와 통신하거나, 또는 제 2 네트워크(2099)(예: 원거리 무선 통신)를 통하여 전자 장치(2004) 또는 서버(2008)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(2001)는 서버(2008)를 통하여 전자 장치(2004)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(2001)는 프로세서(2020), 메모리(2030), 입력 장치(2050), 음향 출력 장치(2055), 표시 장치(2060), 오디오 모듈(2070), 센서 모듈(2076), 인터페이스(2077), 햅틱 모듈(2079), 카메라 모듈(2080), 전력 관리 모듈(2088), 배터리(2089), 통신 모듈(2090), 가입자 식별 모듈(2096), 및 안테나 모듈(2097)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(2001)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(2060) 또는 카메라 모듈(2080))가 생략되거나 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 예를 들면, 표시 장치(2060)(예: 디스플레이)에 임베디드된 센서 모듈(2076)(예: 지문 센서, 홍채 센서, 또는 조도 센서)의 경우와 같이, 일부의 구성요소들이 통합되어 구현될 수 있다.Referring to FIG. 11, in the network environment 2000, the electronic device 2001 (eg, the electronic device 101 of FIG. 1) is connected to the electronic device 2002 through the first network 2098 (eg, near field communication). Communication with the electronic device 2004 or the server 2008 through the second network 2099 (eg, long distance wireless communication). According to an embodiment of the present disclosure, the electronic device 2001 may communicate with the electronic device 2004 through the server 2008. According to an embodiment, the electronic device 2001 may include a processor 2020, a memory 2030, an input device 2050, an audio output device 2055, a display device 2060, an audio module 2070, and a sensor module. 2076, interface 2077, haptic module 2079, camera module 2080, power management module 2088, battery 2089, communication module 2090, subscriber identification module 2096, and antenna module 2097 ) May be included. In some embodiments, at least one of the components (for example, the display device 2060 or the camera module 2080) may be omitted or another component may be added to the electronic device 2001. In some embodiments, some components, such as, for example, in the case of a sensor module 2076 (eg, fingerprint sensor, iris sensor, or illuminance sensor) embedded in the display device 2060 (eg, display), It can be integrated.

프로세서(2020)는, 예를 들면, 소프트웨어(예: 프로그램(2040))를 구동하여 프로세서(2020)에 연결된 전자 장치(2001)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 및 연산을 수행할 수 있다. 프로세서(2020)는 다른 구성요소(예: 센서 모듈(2076) 또는 통신 모듈(2090))로부터 수신된 명령 또는 데이터를 휘발성 메모리(2032)에 로드하여 처리하고, 결과 데이터를 비휘발성 메모리(2034)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(2020)는 메인 프로세서(2021)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 운영되고, 추가적으로 또는 대체적으로, 메인 프로세서(2021)보다 저전력을 사용하거나, 또는 지정된 기능에 특화된 보조 프로세서(2023)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 여기서, 보조 프로세서(2023)는 메인 프로세서(2021)와 별개로 또는 임베디드되어 운영될 수 있다.The processor 2020 may drive at least one other component (eg, hardware or software component) of the electronic device 2001 connected to the processor 2020, for example, by driving software (eg, a program 2040). It can control and perform various data processing and operations. The processor 2020 loads and processes the command or data received from another component (eg, the sensor module 2076 or the communication module 2090) into the volatile memory 2032, and processes the resulting data into the nonvolatile memory 2034. Can be stored in According to one embodiment, the processor 2020 operates independently of the main processor 2021 (eg, central processing unit or application processor), and additionally or alternatively, uses less power than the main processor 2021, Or a coprocessor 2023 (eg, a graphics processing unit, an image signal processor, a sensor hub processor, or a communication processor) specialized for the designated function. Here, the coprocessor 2023 may be operated separately from the main processor 2021 or embedded.

이런 경우, 보조 프로세서(2023)는, 예를 들면, 메인 프로세서(2021)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(2021)를 대신하여, 또는 메인 프로세서(2021)가 액티브(예: 어플리케이션 수행) 상태에 있는 동안 메인 프로세서(2021)와 함께, 전자 장치(2001)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(2060), 센서 모듈(2076), 또는 통신 모듈(2090))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(2023)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(2080) 또는 통신 모듈(2090))의 일부 구성 요소로서 구현될 수 있다. 메모리(2030)는, 전자 장치(2001)의 적어도 하나의 구성요소(예: 프로세서(2020) 또는 센서모듈(2076))에 의해 사용되는 다양한 데이터, 예를 들어, 소프트웨어(예: 프로그램(2040)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 메모리(2030)는, 휘발성 메모리(2032) 또는 비휘발성 메모리(2034)를 포함할 수 있다.  In such a case, the coprocessor 2023 may, for example, replace the main processor 2021 while the main processor 2021 is in an inactive (eg, sleep) state, or the main processor 2021 is active (eg At least one of the components of the electronic device 2001 (eg, the display device 2060, the sensor module 2076, or the communication module) together with the main processor 2021 while in the application execution state. 2090) and at least some of the functions or states associated with it. According to one embodiment, the coprocessor 2023 (eg, image signal processor or communication processor) is implemented as some component of another functionally related component (eg, camera module 2080 or communication module 2090). Can be. The memory 2030 may include various data used by at least one component of the electronic device 2001 (eg, the processor 2020 or the sensor module 2076), for example, software (eg, the program 2040). ), And input data or output data for a command related thereto. The memory 2030 may include a volatile memory 2032 or a nonvolatile memory 2034.

프로그램(2040)은 메모리(2030)에 저장되는 소프트웨어로서, 예를 들면, 운영 체제(2042), 미들 웨어(2044) 또는 어플리케이션(2046)을 포함할 수 있다. The program 2040 is software stored in the memory 2030, and may include, for example, an operating system 2042, middleware 2044, or an application 2046.

입력 장치(2050)는, 전자 장치(2001)의 구성요소(예: 프로세서(2020))에 사용될 명령 또는 데이터를 전자 장치(2001)의 외부(예: 사용자)로부터 수신하기 위한 장치로서, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다. The input device 2050 is a device for receiving an instruction or data to be used for a component of the electronic device 2001 (for example, the processor 2020) from the outside of the electronic device 2001 (for example, a user). For example, it may include a microphone, a mouse, or a keyboard.

음향 출력 장치(2055)는 음향 신호를 전자 장치(2001)의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포함할 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다.The sound output device 2055 is a device for outputting a sound signal to the outside of the electronic device 2001. For example, the sound output device 2055 may include a speaker used for general purposes such as multimedia playback or recording playback, and a receiver used only for receiving a call. It may include. According to one embodiment, the receiver may be formed integrally or separately from the speaker.

표시 장치(2060)(예: 도 1의 디스플레이(110))는 전자 장치(2001)의 사용자에게 정보를 시각적으로 제공하기 위한 장치로서, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 표시 장치(2060)는 터치 회로(touch circuitry) 또는 터치에 대한 압력의 세기를 측정할 수 있는 압력 센서를 포함할 수 있다. The display device 2060 (eg, the display 110 of FIG. 1) is a device for visually providing information to a user of the electronic device 2001. For example, the display device 2060 may include a display, a hologram device, or a projector and the device. It may include a control circuit for controlling. According to an embodiment of the present disclosure, the display device 2060 may include a pressure sensor capable of measuring the intensity of the pressure on the touch circuitry or the touch.

오디오 모듈(2070)은 소리와 전기 신호를 쌍방향으로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(2070)은, 입력 장치(2050)를 통해 소리를 획득하거나, 음향 출력 장치(2055), 또는 전자 장치(2001)와 유선 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(2002)(예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.The audio module 2070 may bidirectionally convert sound and electric signals. According to an embodiment of the present disclosure, the audio module 2070 acquires sound through the input device 2050, or an external electronic device (for example, wired or wirelessly connected to the sound output device 2055 or the electronic device 2001). Sound may be output through the electronic device 2002 (eg, a speaker or a headphone).

센서 모듈(2076)은 전자 장치(2001)의 내부의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(2076)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. The sensor module 2076 may generate an electrical signal or data value corresponding to an operating state (eg, power or temperature) inside the electronic device 2001 or an external environmental state. The sensor module 2076 may include, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, a temperature sensor, a humidity sensor, Or an illumination sensor.

인터페이스(2077)는 외부 전자 장치(예: 전자 장치(2002))와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(2077)는 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.The interface 2077 may support a specified protocol that may be connected to an external electronic device (for example, the electronic device 2002) by wire or wirelessly. According to an embodiment of the present disclosure, the interface 2077 may include a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.

연결 단자(2078)는 전자 장치(2001)와 외부 전자 장치(예: 전자 장치(2002))를 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.The connection terminal 2078 may be a connector for physically connecting the electronic device 2001 and an external electronic device (eg, the electronic device 2002), for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector. (Eg, headphone connector).

햅틱 모듈(2079)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 햅틱 모듈(2079)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.The haptic module 2079 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that can be perceived by the user through tactile or kinetic senses. The haptic module 2079 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.

카메라 모듈(2080)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(2080)은 하나 이상의 렌즈, 이미지 센서, 이미지 시그널 프로세서, 또는 플래시를 포함할 수 있다.The camera module 2080 may capture still images and videos. According to an embodiment of the present disclosure, the camera module 2080 may include one or more lenses, an image sensor, an image signal processor, or a flash.

전력 관리 모듈(2088)은 전자 장치(2001)에 공급되는 전력을 관리하기 위한 모듈로서, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구성될 수 있다.The power management module 2088 is a module for managing power supplied to the electronic device 2001 and may be configured, for example, as at least part of a power management integrated circuit (PMIC).

배터리(2089)는 전자 장치(2001)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.The battery 2089 is a device for supplying power to at least one component of the electronic device 2001 and may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.

통신 모듈(2090)은 전자 장치(2001)와 외부 전자 장치(예: 전자 장치(2002), 전자 장치(2004), 또는 서버(2008))간의 유선 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(2090)은 프로세서(2020)(예: 어플리케이션 프로세서)와 독립적으로 운영되는, 유선 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(2090)은 무선 통신 모듈(2092)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(2094)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함하고, 그 중 해당하는 통신 모듈을 이용하여 제 1 네트워크(2098)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(2099)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 상술한 여러 종류의 통신 모듈(2090)은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다. The communication module 2090 may establish a wired or wireless communication channel between the electronic device 2001 and an external electronic device (eg, the electronic device 2002, the electronic device 2004, or the server 2008), and the established communication channel. It can support to perform communication through. The communication module 2090 may include one or more communication processors that support wired communication or wireless communication that operate independently of the processor 2020 (eg, an application processor). According to an embodiment, the communication module 2090 may be a wireless communication module 2092 (eg, a cellular communication module, a near field communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 2094 (eg, A local area network (LAN) communication module, or a power line communication module, comprising a local area network such as a first network 2098 (eg, Bluetooth, WiFi direct, or infrared data association) using a corresponding communication module. Communication with an external electronic device via a communication network) or a second network 2099 (eg, a telecommunication network such as a cellular network, the Internet, or a computer network (eg, a LAN or a WAN)). The various types of communication modules 2090 described above may be implemented as one chip or each separate chip.

일 실시 예에 따르면, 무선 통신 모듈(2092)은 가입자 식별 모듈(2096)에 저장된 사용자 정보를 이용하여 통신 네트워크 내에서 전자 장치(2001)를 구별 및 인증할 수 있다. According to an embodiment of the present disclosure, the wireless communication module 2092 may distinguish and authenticate the electronic device 2001 in a communication network by using user information stored in the subscriber identification module 2096.

안테나 모듈(2097)은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일시예에 따르면, 통신 모듈(2090)(예: 무선 통신 모듈(2092))은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다. The antenna module 2097 may include one or more antennas for transmitting or receiving signals or power from the outside. According to an exemplary embodiment, the communication module 2090 (for example, the wireless communication module 2092) may transmit a signal to or receive a signal from an external electronic device through an antenna suitable for a communication method.

상기 구성요소들 중 일부 구성요소들은 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되어 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.Some of the components are connected to each other via a communication method between peripheral devices (eg, a bus, a general purpose input / output (GPIO), a serial peripheral interface (SPI), or a mobile industry processor interface (MIPI)). (E.g. commands or data) can be exchanged with each other.

일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(2099)에 연결된 서버(2008)를 통해서 전자 장치(2001)와 외부의 전자 장치(2004)간에 송신 또는 수신될 수 있다. 전자 장치(2002, 2004) 각각은 전자 장치(2001)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(2001)에서 실행되는 동작들의 전부 또는 일부는 다른 하나 또는 복수의 외부 전자 장치에서 실행될 수 있다. 일 실시 예에 따르면, 전자 장치(2001)가 어떤 기능이나 서비스를 자동으로 또는 요청에 의하여 수행해야 할 경우에, 전자 장치(2001)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 그와 연관된 적어도 일부 기능을 외부 전자 장치에게 요청할 수 있다. 상기 요청을 수신한 외부 전자 장치는 요청된 기능 또는 추가 기능을 실행하고, 그 결과를 전자 장치(2001)로 전달할 수 있다. 전자 장치(2001)는 수신된 결과를 그대로 또는 추가적으로 처리하여 요청된 기능이나 서비스를 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. According to an embodiment of the present disclosure, the command or data may be transmitted or received between the electronic device 2001 and the external electronic device 2004 through the server 2008 connected to the second network 2099. Each of the electronic devices 2002 and 2004 may be the same or different type of device as the electronic device 2001. According to an embodiment of the present disclosure, all or part of operations executed in the electronic device 2001 may be executed in another or a plurality of external electronic devices. According to an embodiment of the present disclosure, when the electronic device 2001 is to perform a function or service automatically or by request, the electronic device 2001 may instead or additionally execute the function or service by itself. At least some associated functions may be requested to the external electronic device. Upon receiving the request, the external electronic device may execute the requested function or additional function and transmit the result to the electronic device 2001. The electronic device 2001 may process the received result as it is or additionally to provide the requested function or service. To this end, for example, cloud computing, distributed computing, or client-server computing technology may be used.

도 12 및 13를 참조하면, 일 실시예에 따른 전자 장치(2100)(예: 도 1의 전자 장치(101))는, 제 1 면(또는 전면)(2110A)(제1 방향(11)을 향하는 면), 제 2 면(또는 후면)(2110B)(제2 방향(12)을 향하는 면), 및 제 1 면(2110A) 및 제 2 면(2110B) 사이의 공간을 둘러싸는 측면(2110C)(제3 방향(13, 14, 15 또는 16) 중 하나를 향하는 면)을 포함하는 하우징(2110)을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 12의 제 1 면(2110A), 제 2 면(2110B) 및 측면(2110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(2110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(2102)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제 2 면(2110B)은 실질적으로 불투명한 후면 플레이트(2111)에 의하여 형성될 수 있다. 상기 후면 플레이트(2111)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(2110C)은, 전면 플레이트(2102) 및 후면 플레이트(2111)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조 (또는 "측면 부재")(2118)에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(2111) 및 측면 베젤 구조(2118)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.12 and 13, an electronic device 2100 (eg, the electronic device 101 of FIG. 1) according to an embodiment may include a first surface (or front surface) 2110A (first direction 11). Facing side), second side (or rear side) 2110B (side facing second direction 12), and side 2110C surrounding the space between first side 2110A and second side 2110B And a housing 2110 that includes a (facing to one of the third directions 13, 14, 15, or 16). In another embodiment (not shown), the housing may refer to a structure that forms some of the first side 2110A, second side 2110B, and side surfaces 2110C of FIG. 12. According to one embodiment, the first side 2110A may be formed by a front plate 2102 (eg, a glass plate comprising various coating layers, or a polymer plate) that is at least partially substantially transparent. The second side 2110B may be formed by a substantially opaque back plate 2111. The back plate 2111 is formed by, for example, coated or colored glass, ceramic, polymer, metal (eg, aluminum, stainless steel (STS), or magnesium), or a combination of at least two of the above materials. Can be. The side 2110C is coupled to the front plate 2102 and the back plate 2111 and may be formed by a side bezel structure (or “side member”) 2118 that includes metal and / or polymer. In some embodiments, back plate 2111 and side bezel structure 2118 may be integrally formed and include the same material (eg, a metal material such as aluminum).

도시된 실시예에서는, 상기 전면 플레이트(2102)는, 상기 제 1 면(2110A)으로부터 상기 후면 플레이트(2111) 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제 1 영역(2110D)들을, 상기 전면 플레이트(2102)의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시예(도 13 참조)에서, 상기 후면 플레이트(2111)는, 상기 제 2 면(2110B)으로부터 상기 전면 플레이트(2102) 쪽으로 휘어져 심리스하게 연장된 2개의 제 2 영역(2110E)들을 긴 엣지 양단에 포함할 수 있다. 어떤 실시예에서는, 상기 전면 플레이트(2102) (또는 상기 후면 플레이트(2111))가 상기 제 1 영역(2110D)들 (또는 상기 제 2 영역(2110E)들) 중 하나 만을 포함할 수 있다. 다른 실시예에서는, 상기 제 1 영역(2110D)들 또는 제 2 영역(2110E)들 중 일부가 포함되지 않을 수 있다. 상기 실시예들에서, 상기 전자 장치(2100)의 측면에서 볼 때, 측면 베젤 구조(2118)는, 상기와 같은 제 1 영역(2110D) 또는 제 2 영역(2110E)이 포함되지 않는 측면 쪽에서는 제 1 두께 (또는 폭)을 가지고, 상기 제 1 영역(2110D) 또는 제 2 영역(2110E)을 포함한 측면 쪽에서는 상기 제 1 두께보다 얇은 제 2 두께를 가질 수 있다.In the illustrated embodiment, the front plate 2102 has two first regions 2110D extending seamlessly from the first side 2110A toward the rear plate 2111, the front plate 2110D. It may be included at both ends of the long edge (2102). In the illustrated embodiment (see FIG. 13), the back plate 2111 is a long edge of two second regions 2110E extending seamlessly from the second face 2110B towards the front plate 2102. It can be included at both ends. In some embodiments, the front plate 2102 (or the back plate 2111) may include only one of the first regions 2110D (or the second regions 2110E). In another embodiment, some of the first regions 2110D or the second regions 2110E may not be included. In the above embodiments, when viewed from the side of the electronic device 2100, the side bezel structure 2118 may be formed on the side that does not include the first region 2110D or the second region 2110E. It may have a first thickness (or width), and may have a second thickness thinner than the first thickness on the side surface including the first region 2110D or the second region 2110E.

일 실시예에 따르면, 전자 장치(2100)는, 디스플레이(2101), 오디오 모듈(2103, 2107, 2114), 센서 모듈(2104, 2116, 2119), 카메라 모듈(2105, 2112, 2113), 키 입력 장치(2117), 발광 소자(2106), 펜 입력 장치(2120) 및 커넥터 홀(2108, 2109) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(2100)는, 구성요소들 중 적어도 하나(예: 키 입력 장치(2117), 또는 발광 소자(2106))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다.According to an embodiment, the electronic device 2100 may include a display 2101, an audio module 2103, 2107, and 2114, a sensor module 2104, 2116, and 2119, a camera module 2105, 2112, and 2113 and a key input. The device 2117 may include at least one of the light emitting device 2106, the pen input device 2120, and the connector holes 2108 and 2109. In some embodiments, the electronic device 2100 may omit at least one of the components (for example, the key input device 2117 or the light emitting device 2106) or may further include other components.

디스플레이(2101)는, 예를 들어, 전면 플레이트(2102)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시예에서는, 상기 제 1 면(2110A), 및 상기 측면(2110C)의 제 1 영역(2110D)을 형성하는 전면 플레이트(2102)를 통하여 상기 디스플레이(2101)의 적어도 일부가 노출될 수 있다. 어떤 실시예에서는, 디스플레이(2101)의 모서리를 상기 전면 플레이트(2102)의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(2101)가 노출되는 면적을 확장하기 위하여, 디스플레이(2101)의 외곽과 전면 플레이트(2102)의 외곽간의 간격이 대체로 동일하게 형성될 수 있다.Display 2101 may be exposed through, for example, a substantial portion of front plate 2102. In some embodiments, at least a portion of the display 2101 may be exposed through the first surface 2110A and the front plate 2102 forming the first area 2110D of the side surface 2110C. In some embodiments, the edges of the display 2101 may be formed approximately the same as the adjacent outer shape of the front plate 2102. In another embodiment (not shown), the distance between the outer side of the display 2101 and the outer side of the front plate 2102 may be formed substantially the same in order to expand the area where the display 2101 is exposed.

다른 실시예(미도시)에서는, 디스플레이(2101)(예: 도 1의 디스플레이(110))의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)을 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈(2114), 센서 모듈(2104), 카메라 모듈(2105), 및 발광 소자(2106) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(2101)의 화면 표시 영역의 배면에, 오디오 모듈(2114), 센서 모듈(2104), 카메라 모듈(2105), 지문 센서(2116), 및 발광 소자(2106) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(2101)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시예에서는, 상기 센서 모듈(2104, 2119)의 적어도 일부, 및/또는 키 입력 장치(2117)의 적어도 일부가, 상기 제 1 영역(2110D), 및/또는 상기 제 2 영역(2110E)에 배치될 수 있다. In another embodiment (not shown), a recess or opening is formed in a portion of the screen display area of the display 2101 (eg, the display 110 of FIG. 1), and the recess or the opening is opened. ) May include at least one of an audio module 2114, a sensor module 2104, a camera module 2105, and a light emitting device 2106. In another embodiment (not shown), an audio module 2114, a sensor module 2104, a camera module 2105, a fingerprint sensor 2116, and a light emitting element 2106 are located behind the screen display area of the display 2101. It may include at least one of). In another embodiment (not shown), the display 2101 is coupled or adjacent to a touch sensing circuit, a pressure sensor capable of measuring the intensity (pressure) of the touch, and / or a digitizer for detecting a magnetic field stylus pen. Can be arranged. In some embodiments, at least a portion of the sensor modules 2104, 2119, and / or at least a portion of the key input device 2117 may be located in the first region 2110D and / or the second region 2110E. Can be arranged.

오디오 모듈(2103, 2107, 2114)은, 마이크 홀(2103) 및 스피커 홀(2107, 2114)을 포함할 수 있다. 마이크 홀(2103)은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀(2107, 2114)은, 외부 스피커 홀(2107) 및 통화용 리시버 홀(2114)을 포함할 수 있다. 어떤 실시예에서는 스피커 홀(2107, 2114)과 마이크 홀(2103)이 하나의 홀로 구현 되거나, 스피커 홀(2107, 2114) 없이 스피커가 포함될 수 있다(예: 피에조 스피커). The audio modules 2103, 2107, and 2114 may include a microphone hole 2103 and a speaker hole 2107 and 2114. The microphone hole 2103 may include a microphone for acquiring an external sound, and in some embodiments, a plurality of microphones may be disposed to detect a direction of the sound. The speaker holes 2107 and 2114 may include an external speaker hole 2107 and a receiver receiver hole 2114 for a call. In some embodiments, the speaker holes 2107 and 2114 and the microphone hole 2103 may be implemented as one hole, or a speaker may be included without the speaker holes 2107 and 2114 (eg, a piezo speaker).

센서 모듈(2104, 2116, 2119)은, 전자 장치(2100)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(2104, 2116, 2119)은, 예를 들어, 하우징(2110)의 제 1 면(2110A)에 배치된 제 1 센서 모듈(2104)(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(2110)의 제 2 면(2110B)에 배치된 제 3 센서 모듈(2119)(예: HRM 센서) 및/또는 제 4 센서 모듈(2116) (예: 지문 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(2110)의 제 1면(2110A)(예: 디스플레이 (2101))뿐만 아니라 제 2면(2110B)에 배치될 수 있다. 전자 장치(2100)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서(2104) 중 적어도 하나를 더 포함할 수 있다.The sensor modules 2104, 2116, and 2119 may generate an electrical signal or data value corresponding to an operating state inside the electronic device 2100 or an external environment state. The sensor modules 2104, 2116, 2119 may be, for example, a first sensor module 2104 (eg, proximity sensor) and / or a second sensor module (eg, disposed on the first face 2110A of the housing 2110). Not shown) (eg, fingerprint sensor), and / or third sensor module 2119 (eg, HRM sensor) and / or fourth sensor module 2116 disposed on the second side 2110B of the housing 2110. ) (Eg, fingerprint sensor). The fingerprint sensor may be disposed on the second surface 2110B as well as the first surface 2110A (eg, the display 2101) of the housing 2110. The electronic device 2100 may include a sensor module (not shown), for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a color sensor, an infrared (IR) sensor, a biometric sensor, a temperature sensor, It may further include at least one of a humidity sensor or an illuminance sensor 2104.

카메라 모듈(2105, 2112, 2113)은, 전자 장치(2100)의 제 1 면(2110A)에 배치된 제 1 카메라 장치(2105), 및 제 2 면(2110B)에 배치된 제 2 카메라 장치(2112), 및/또는 플래시(2113)를 포함할 수 있다. 상기 카메라 모듈(2105, 2112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(2113)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(2100)의 한 면에 배치될 수 있다.The camera modules 2105, 2112, and 2113 are the first camera device 2105 disposed on the first surface 2110A of the electronic device 2100, and the second camera device 2112 disposed on the second surface 2110B. ) And / or flash 2113. The camera modules 2105 and 2112 may include one or more lenses, an image sensor, and / or an image signal processor. The flash 2113 may include, for example, a light emitting diode or a xenon lamp. In some embodiments, two or more lenses (infrared camera, wide angle and telephoto lenses) and image sensors may be disposed on one side of the electronic device 2100.

키 입력 장치(2117)는, 하우징(2110)의 측면(2110C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치(2100)는 상기 언급된 키 입력 장치(2117)들 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(2117)는 디스플레이(2101) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시예에서, 키 입력 장치는 하우징(2110)의 제 2면(2110B)에 배치된 센서 모듈(2116)을 포함할 수 있다.The key input device 2117 may be disposed on the side surface 2110C of the housing 2110. In another embodiment, the electronic device 2100 may not include some or all of the above mentioned key input devices 2117 and the non-included key input device 2117 may be a soft key or the like on the display 2101. It may be implemented in other forms. In some embodiments, the key input device may include a sensor module 2116 disposed on the second side 2110B of the housing 2110.

발광 소자(2106)는, 예를 들어, 하우징(2110)의 제 1 면(2110A)에 배치될 수 있다. 발광 소자(2106)는, 예를 들어, 전자 장치(2100)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시예에서는, 발광 소자(2106)는, 예를 들어, 카메라 모듈(2105)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자(2106)는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.The light emitting element 2106 may be disposed, for example, on the first surface 2110A of the housing 2110. The light emitting element 2106 may provide, for example, state information of the electronic device 2100 in the form of light. In another embodiment, the light emitting element 2106 may provide a light source that is linked to the operation of the camera module 2105, for example. The light emitting element 2106 may include, for example, an LED, an IR LED, and a xenon lamp.

커넥터 홀(2108, 2109)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제 1 커넥터 홀(2108), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제 2 커넥터 홀(예를 들어, 이어폰 잭)(2109)을 포함할 수 있다.The connector holes 2108 and 2109 may include a first connector hole 2108 that may receive a connector (eg, a USB connector) for transmitting and receiving power and / or data with an external electronic device, and / or an external electronic device. And a second connector hole (eg, an earphone jack) 2109 that can accommodate a connector for transmitting and receiving audio signals.

펜 입력 장치(2120)(예: 스타일러스(stylus) 펜)는, 하우징(2110)의 측면에 형성된 홀(2121)을 통해 하우징(2110)의 내부로 안내되어 삽입되거나 탈착 될 수 있고, 탈착을 용이하게 하기 위한 버튼을 포함할 수 있다. 펜 입력 장치(2120)에는 별도의 공진 회로가 내장되어 상기 전자 장치(2100)에 포함된 전자기 유도 패널(2390)(예: 디지타이저(digitizer))과 연동될 수 있다. 펜 입력 장치(2120)는 EMR(electro-magnetic resonance)방식, AES(active electrical stylus) 및 ECR(electric coupled resonance) 방식을 포함할 수 있다. The pen input device 2120 (eg, a stylus pen) may be inserted into or removed from the housing 2110 through a hole 2121 formed at a side of the housing 2110, and may be easily removed. It may include a button for enabling. The pen input device 2120 may include a separate resonant circuit to interlock with an electromagnetic induction panel 2390 (eg, a digitizer) included in the electronic device 2100. The pen input device 2120 may include an electro-magnetic resonance (EMR) method, an active electrical stylus (AES), and an electric coupled resonance (ECR) method.

도 14을 참조하면, 전자 장치(2300) (예: 도 1의 전자 장치(101))는, 측면 베젤 구조(2310), 제 1 지지부재(2311)(예: 브라켓), 전면 플레이트(2320), 디스플레이(2330))(예: 도 1의 디스플레이(110)), 전자기 유도 패널(2390), 인쇄 회로 기판(2340), 배터리(2350), 제 2 지지부재(2360)(예: 리어 케이스), 안테나(2370), 펜 입력 장치(2120) 및 후면 플레이트(2380)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(2300)는, 구성요소들 중 적어도 하나(예: 제 1 지지부재(2311), 또는 제 2 지지부재(2360))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치(2300)의 구성요소들 중 적어도 하나는, 도 12, 또는 도 13의 전자 장치(2100)의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.Referring to FIG. 14, the electronic device 2300 (eg, the electronic device 101 of FIG. 1) includes a side bezel structure 2310, a first support member 2311 (eg, a bracket), and a front plate 2320. , Display 2330 (eg, display 110 of FIG. 1), electromagnetic induction panel 2390, printed circuit board 2340, battery 2350, second support member 2360 (eg, rear case) , An antenna 2370, a pen input device 2120, and a back plate 2380. In some embodiments, the electronic device 2300 may omit at least one of the components (eg, the first support member 2311 or the second support member 2360) or may further include other components. . At least one of the components of the electronic device 2300 may be the same as or similar to at least one of the components of the electronic device 2100 of FIG. 12 or 13, and overlapping descriptions thereof will be omitted below.

전자기 유도 패널(2390)(예: 디지타이저(digitizer))은 펜 입력 장치(2120)의 입력을 감지하기 위한 패널일 수 있다. 예를 들어, 전자기 유도 패널(2390)은 인쇄회로기판(PCB)(예: 연성 인쇄회로기판(FPCB, flexible printed circuit board))과 차폐시트를 포함할 수 있다. 차폐시트는 전자 장치(2100) 내에 포함된 컴포넌트들(예: 디스플레이 모듈, 인쇄회로기판, 전자기 유도 패널 등)로부터 발생된 전자기장에 의한 상기 컴포넌트들 상호 간의 간섭을 방지할 수 있다. 차폐시트는 컴포넌트들로부터 발생된 전자기장을 차단함으로써, 펜 입력 장치(2120)로부터의 입력이 전자기 유도 패널(2240)에 포함된 코일에 정확하게 전달되도록 할 수 있다. 다양한 실시예에 따른 전자기 유도 패널(2240)은 전자 장치(2100)에 실장된 생체 센서에 대응하는 적어도 일부 영역에 형성된 개구부를 포함할 수 있다.The electromagnetic induction panel 2390 (eg, a digitizer) may be a panel for sensing an input of the pen input device 2120. For example, the electromagnetic induction panel 2390 may include a printed circuit board (PCB) (eg, a flexible printed circuit board (FPCB)) and a shielding sheet. The shielding sheet may prevent interference between the components by electromagnetic fields generated from components included in the electronic device 2100 (eg, a display module, a printed circuit board, an electromagnetic induction panel, etc.). The shielding sheet can block the electromagnetic field generated from the components, so that the input from the pen input device 2120 can be accurately transmitted to the coil included in the electromagnetic induction panel 2240. According to various embodiments of the present disclosure, the electromagnetic induction panel 2240 may include an opening formed in at least a partial region corresponding to the biometric sensor mounted in the electronic device 2100.

제 1 지지부재(2311)는, 전자 장치(2300) 내부에 배치되어 측면 베젤 구조(2310)와 연결될 수 있거나, 측면 베젤 구조(2310)와 일체로 형성될 수 있다. 제 1 지지부재(2311)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지부재(2311)는, 일면에 디스플레이(2330)가 결합되고 타면에 인쇄 회로 기판(2340)이 결합될 수 있다. 인쇄 회로 기판(2340)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.The first support member 2311 may be disposed inside the electronic device 2300 to be connected to the side bezel structure 2310 or may be integrally formed with the side bezel structure 2310. The first support member 2311 may be formed of, for example, a metal material and / or a non-metal (eg polymer) material. In the first support member 2311, the display 2330 may be coupled to one surface thereof, and the printed circuit board 2340 may be coupled to the other surface thereof. The printed circuit board 2340 may be equipped with a processor, a memory, and / or an interface. The processor may include, for example, one or more of a central processing unit, an application processor, a graphics processing unit, an image signal processor, a sensor hub processor, or a communication processor.

메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. The memory may include, for example, volatile memory or nonvolatile memory.

인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(2300)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.The interface may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, and / or an audio interface. The interface may, for example, electrically or physically connect the electronic device 2300 to an external electronic device, and may include a USB connector, an SD card / MMC connector, or an audio connector.

배터리(2350)는 전자 장치(2300)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(2350)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(2340)과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리(2350)는 전자 장치(2300) 내부에 일체로 배치될 수 있고, 전자 장치(2300)와 탈부착 가능하게 배치될 수도 있다.The battery 2350 is a device for supplying power to at least one component of the electronic device 2300, and may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell. . At least a portion of the battery 2350 may be disposed, for example, on substantially the same plane as the printed circuit board 2340. The battery 2350 may be integrally disposed in the electronic device 2300, or may be detachably attached to the electronic device 2300.

안테나(2370)는, 후면 플레이트(2380)와 배터리(2350) 사이에 배치될 수 있다. 안테나(2370)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(2370)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시예에서는, 측면 베젤 구조(2310) 및/또는 상기 제 1 지지부재(2311)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.The antenna 2370 may be disposed between the back plate 2380 and the battery 2350. Antenna 2370 may include, for example, a near field communication (NFC) antenna, a wireless charging antenna, and / or a magnetic secure transmission (MST) antenna. The antenna 2370 may, for example, perform short-range communication with an external device or wirelessly transmit and receive power required for charging. In another embodiment, the antenna structure may be formed by some or a combination of the side bezel structure 2310 and / or the first support member 2311.

다양한 실시 예에 따른 전자 장치는, 디스플레이 패널, 상기 디스플레이 패널을 구동하는 디스플레이 구동 회로(DDI), 상기 디스플레이 구동 회로에 연결되고, 제1 디스플레이 핀 및 제2 디스플레이 핀을 포함하는 제1 커넥터(상기 제1 디스플레이 핀과 상기 제2 디스플레이 핀은 서로 연결됨), 기판, 상기 기판에 연결되고, 상기 제1 커넥터에 결합되고, 제1 보드 핀 및 제2 보드 핀을 포함하는 제2 커넥터(상기 제1 보드 핀 또는 상기 제2 보드 핀 중 하나는 저항에 연결됨), 및 상기 기판에 장착되는 프로세서를 포함하고, 상기 프로세서는 상기 제1 보드 핀 또는 상기 제2 보드 핀으로부터 수신한 신호에 기반하여 상기 제1 커넥터 및 상기 제2 커넥터의 결합 상태 또는 상기 디스플레이 구동 회로의 상태를 결정하도록 설정될 수 있다.An electronic device according to various embodiments of the present disclosure may include a first connector connected to a display panel, a display driving circuit (DDI) for driving the display panel, the display driving circuit, and including a first display pin and a second display pin. A second connector (the first display pin and the second display pin connected to each other), a substrate, a second connector connected to the substrate, coupled to the first connector, and including a first board pin and a second board pin A board pin or one of the second board pins is connected to a resistor), and a processor mounted to the substrate, the processor based on a signal received from the first board pin or the second board pin. The coupling state of the first connector and the second connector or the state of the display driving circuit may be set.

다양한 실시 예에 따르면, 상기 제1 커넥터의 제1 디스플레이 핀은상기 제2 커넥터의 제1 보드 핀과 대응하는 위치에 배치되고, 상기 제1 커넥터의 제2 디스플레이 핀은 상기 제2 커넥터의 제2 보드 핀과 대응하는 위치에 배치될 수 있다.According to various embodiments of the present disclosure, the first display pin of the first connector is disposed at a position corresponding to the first board pin of the second connector, and the second display pin of the first connector is the second of the second connector. It may be disposed at a position corresponding to the board pin.

다양한 실시 예에 따르면, 상기 저항은 전원과 상기 보드 핀 사이에 연결되는 풀업 저항을 포함할 수 있다.According to various embodiments of the present disclosure, the resistor may include a pull-up resistor connected between a power supply and the board pin.

다양한 실시 예에 따르면, 상기 프로세서는, 상기 풀업 저항이 연결된 보드 핀의 상태를 확인하고, 상기 보드 핀이 High 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 불완전 결합 상태로 결정할 수 있다.According to various embodiments of the present disclosure, the processor may determine a state of a board pin to which the pull-up resistor is connected, and when the board pin is in a high state, determine the states of the first connector and the second connector as an incomplete coupling state. have.

다양한 실시 예에 따르면, 상기 프로세서는 상기 풀업 저항이 연결된 보드 핀의 상태를 확인하고, 상기 보드 핀이 Low 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 결합 상태로 결정할 수 있다.According to various embodiments of the present disclosure, the processor may check a state of a board pin to which the pull-up resistor is connected, and when the board pin is in a low state, the processor may determine a state of coupling between the first connector and the second connector.

다양한 실시 예에 따르면, 상기 저항은 상기 보드 핀과 접지 사이에 연결되는 풀다운 저항을 포함할 수 있다.According to various embodiments of the present disclosure, the resistor may include a pull-down resistor connected between the board pin and the ground.

다양한 실시 예에 따르면, 상기 프로세서는 상기 풀다운 저항이 연결된 보드 핀의 상태를 확인하고, 상기 보드 핀이 Low 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 불완전 결합 상태로 결정할 수 있다.According to various embodiments of the present disclosure, the processor may check a state of a board pin to which the pull-down resistor is connected, and when the board pin is in a low state, the processor may determine a state of the first connector and the second connector as an incomplete coupling state. .

다양한 실시 예에 따르면, 상기 프로세서는 상기 풀다운 저항이 연결된 보드 핀의 상태를 확인하고, 상기 보드 핀이 High 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 결합 상태로 결정할 수 있다.According to various embodiments of the present disclosure, the processor may check a state of a board pin to which the pull-down resistor is connected, and when the board pin is in a high state, determine the state of the first connector and the second connector as a coupled state.

다양한 실시 예에 따르면, 상기 제1 보드 핀은 제1 방향으로 배치되고, 상기 제2 보드 핀은 상기 제1 방향에 반대되는 제2 방향으로 배치될 수 있다.According to various embodiments of the present disclosure, the first board pin may be disposed in a first direction, and the second board pin may be disposed in a second direction opposite to the first direction.

다양한 실시 예에 따르면, 상기 전자 장치는 상기 제1 디스플레이 핀 및 상기 디스플레이 구동 회로의 일단을 연결하고, 상기 디스플레이 구동 회로의 타단과 상기 제2 디스플레이 핀을 연결하는 오픈 루프(open loop) 배선을 더 포함하고, 상기 오픈 루프 배선은 상기 디스플레이 구동 회로의 내부에서 상기 일단과 상기 타단을 연결할 수 있다.According to various embodiments of the present disclosure, the electronic device may further include an open loop wire connecting one end of the first display pin and the display driving circuit and connecting the other end of the display driving circuit to the second display pin. The open loop wiring may connect the one end and the other end in the display driving circuit.

다양한 실시 예에 따르면, 상기 오픈 루프 배선은 상기 디스플레이 구동 회로가 상기 전자 장치에 실장되는 경우, 상기 디스플레이 구동 회로의 내부면 중, 상기 디스플레이의 표시 영역(active area)이 향하는 방향과 반대되는 방향의 면에 인접하도록 배치될 수 있다.According to various embodiments of the present disclosure, when the display driving circuit is mounted on the electronic device, the open loop wiring may be arranged in a direction opposite to a direction in which an active area of the display faces among the inner surfaces of the display driving circuit. It may be disposed adjacent to the face.

다양한 실시 예에 따른 전자 장치는 디스플레이 패널, 상기 디스플레이 패널을 구동하는 디스플레이 구동 회로(DDI), 상기 디스플레이 구동 회로에 연결되고, 제1 디스플레이 핀 및 제2 디스플레이 핀을 포함하는 제1 커넥터(상기 제1 디스플레이 핀 또는 상기 제2 디스플레이 핀 중 하나는 저항에 연결됨), 기판, 상기 기판에 연결되고, 상기 제1 커넥터에 결합되고, 제1 보드 핀 및 제2 보드 핀을 포함하는 제2 커넥터(상기 제1 보드 핀과 상기 제2 보드 핀은 서로 연결됨), 및 상기 기판에 장착되는 프로세서를 포함하고, 상기 프로세서는 상기 제1 디스플레이 핀 또는 상기 제2 디스플레이 핀으로부터 수신한 신호에 기반하여 상기 제1 커넥터 및 상기 제2 커넥터의 결합 상태 또는 상기 디스플레이 구동 회로의 상태를 결정하도록 설정될 수 있다.An electronic device according to various embodiments of the present disclosure may include a first connector connected to a display panel, a display driving circuit (DDI) for driving the display panel, the display driving circuit, and including a first display pin and a second display pin. One of the first display pin or one of the second display pins is connected to a resistor), a substrate, a second connector coupled to the substrate, coupled to the first connector, the second connector including a first board pin and a second board pin A first board pin and the second board pin are connected to each other), and a processor mounted to the substrate, the processor based on a signal received from the first display pin or the second display pin. The coupling state of the connector and the second connector or the state of the display driving circuit may be set.

다양한 실시 예에 따르면, 상기 제1 디스플레이 핀은 제1 방향으로 배치되고, 상기 제2 디스플레이 핀은 상기 제1 방향에 반대되는 제2 방향으로 배치될 수 있다.According to various embodiments of the present disclosure, the first display pin may be disposed in a first direction, and the second display pin may be disposed in a second direction opposite to the first direction.

다양한 실시 예에 따르면, 상기 저항은 전원과 상기 디스플레이 핀 사이에 연결되는 풀업 저항을 포함할 수 있다. 상기 프로세서는 상기 풀업 저항이 연결된 디스플레이 핀의 상태를 확인하고, 상기 디스플레이 핀이 High 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 불완전 결합 상태로 결정할 수 있다. 상기 프로세서는 상기 풀업 저항이 연결된 디스플레이 핀의 상태를 확인하고, 상기 디스플레이 핀이 Low 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 결합 상태로 결정할 수 있다.According to various embodiments of the present disclosure, the resistor may include a pull-up resistor connected between a power supply and the display pin. The processor may check a state of a display pin to which the pull-up resistor is connected, and when the display pin is in a high state, determine a state of the first connector and the second connector as an incomplete coupling state. The processor may check a state of a display pin to which the pull-up resistor is connected, and when the display pin is in a low state, determine the state of the first connector and the second connector as a coupled state.

다양한 실시 예에 따르면, 상기 저항은 상기 디스플레이 핀과 접지 사이에 연결되는 풀다운 저항을 포함할 수 있다. 상기 프로세서는 상기 풀다운 저항이 연결된 디스플레이 핀의 상태를 확인하고, 상기 디스플레이 핀이 Low 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 불완전 결합 상태로 결정할 수 있다. 상기 프로세서는 상기 풀다운 저항이 연결된 디스플레이 핀의 상태를 확인하고, 상기 디스플레이 핀이 High 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 결합 상태로 결정할 수 있다.According to various embodiments of the present disclosure, the resistor may include a pull-down resistor connected between the display pin and the ground. The processor may check a state of a display pin to which the pull-down resistor is connected, and when the display pin is in a low state, determine a state of the first connector and the second connector as an incomplete coupling state. The processor may determine a state of a display pin to which the pull-down resistor is connected, and when the display pin is in a high state, determine the state of the first connector and the second connector as a coupled state.

다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.Each component (for example, a module or a program) according to various embodiments may be composed of a singular or plural number of objects, and some of the above-described subcomponents may be omitted, or other subcomponents may vary. It may be further included in the embodiment. Alternatively or additionally, some components (eg, modules or programs) may be integrated into one entity to perform the same or similar functions performed by each corresponding component prior to integration. According to various embodiments, operations performed by a module, program, or other component may be executed sequentially, in parallel, repeatedly, or heuristically, or at least some operations may be executed in a different order, omitted, or another operation may be added. Can be.

Claims (20)

전자 장치에 있어서,
디스플레이 패널;
상기 디스플레이 패널을 구동하는 디스플레이 구동 회로(DDI);
상기 디스플레이 구동 회로에 연결되고, 제1 디스플레이 핀 및 제2 디스플레이 핀을 포함하는 제1 커넥터, 상기 제1 디스플레이 핀과 상기 제2 디스플레이 핀은 서로 연결되고;
기판;
상기 기판에 연결되고, 상기 제1 커넥터에 결합되고, 제1 보드 핀 및 제2 보드 핀을 포함하는 제2 커넥터, 상기 제1 보드 핀 또는 상기 제2 보드 핀 중 하나는 저항에 연결되고; 및
상기 기판에 장착되는 프로세서;를 포함하고,
상기 프로세서는
상기 제1 보드 핀 또는 상기 제2 보드 핀으로부터 수신한 신호에 기반하여 상기 제1 커넥터 및 상기 제2 커넥터의 결합 상태 또는 상기 디스플레이 구동 회로의 상태 중 적어도 하나를 결정하도록 설정된 전자 장치.
In an electronic device,
Display panel;
A display driving circuit (DDI) for driving the display panel;
A first connector connected to the display driving circuit, the first connector comprising a first display pin and a second display pin, the first display pin and the second display pin connected to each other;
Board;
A second connector coupled to the substrate, coupled to the first connector, the second connector comprising a first board pin and a second board pin, the first board pin or the second board pin connected to a resistor; And
A processor mounted to the substrate;
The processor is
And determine at least one of a coupling state of the first connector and the second connector or a state of the display driving circuit based on a signal received from the first board pin or the second board pin.
제1항에 있어서, 상기 제1 커넥터의 제1 디스플레이 핀은
상기 제2 커넥터의 제1 보드 핀과 대응하는 위치에 배치되고,
상기 제1 커넥터의 제2 디스플레이 핀은
상기 제2 커넥터의 제2 보드 핀과 대응하는 위치에 배치되는 전자 장치.
The display device of claim 1, wherein the first display pin of the first connector is
Disposed at a position corresponding to the first board pin of the second connector,
The second display pin of the first connector is
The electronic device is disposed in a position corresponding to the second board pin of the second connector.
제1항에 있어서, 상기 저항은
전원과 상기 보드 핀 사이에 연결되는 풀업 저항을 포함하는 전자 장치.
The method of claim 1, wherein the resistance is
And a pullup resistor coupled between a power supply and the board pin.
제3항에 있어서, 상기 프로세서는,
상기 풀업 저항이 연결된 보드 핀의 상태를 확인하고,
상기 보드 핀이 High 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 불완전 결합 상태로 결정하는 전자 장치.
The processor of claim 3, wherein the processor comprises:
Check the state of the board pin to which the pull-up resistor is connected;
And when the board pin is in a high state, determining the states of the first connector and the second connector as an incompletely coupled state.
제3항에 있어서, 상기 프로세서는
상기 풀업 저항이 연결된 보드 핀의 상태를 확인하고,
상기 보드 핀이 Low 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 결합 상태로 결정하는 전자 장치.
4. The processor of claim 3, wherein the processor is
Check the state of the board pin to which the pull-up resistor is connected;
And when the board pin is in a low state, determining a state of the first connector and the second connector as a coupled state.
제1항에 있어서, 상기 저항은
상기 보드 핀과 접지 사이에 연결되는 풀다운 저항을 포함하는 전자 장치.
The method of claim 1, wherein the resistance is
And a pull-down resistor connected between the board pins and ground.
제6항에 있어서, 상기 프로세서는
상기 풀다운 저항이 연결된 보드 핀의 상태를 확인하고,
상기 보드 핀이 Low 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 불완전 결합 상태로 결정하는 전자 장치.
The processor of claim 6, wherein the processor is
Check the state of the board pin connected to the pull-down resistor,
And determining that the state of the first connector and the second connector is incompletely coupled when the board pin is in a low state.
제6항에 있어서, 상기 프로세서는
상기 풀다운 저항이 연결된 보드 핀의 상태를 확인하고
상기 보드 핀이 High 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 결합 상태로 결정하는 전자 장치.
The processor of claim 6, wherein the processor is
Check the state of the board pin connected to the pull-down resistor
And when the board pin is in a high state, determining a state of the first connector and the second connector as a coupled state.
제1항에 있어서, 상기 제1 보드 핀은 제1 방향으로 배치되고,
상기 제2 보드 핀은 상기 제1 방향에 반대되는 제2 방향으로 배치되는 전자 장치.
The method of claim 1, wherein the first board pin is disposed in a first direction,
The second board pin is disposed in a second direction opposite to the first direction.
제1항에 있어서,
상기 제1 디스플레이 핀 및 상기 디스플레이 구동 회로의 일단을 연결하고, 상기 디스플레이 구동 회로의 타단과 상기 제2 디스플레이 핀을 연결하는 오픈 루프(open loop) 배선을 더 포함하고,
상기 오픈 루프 배선은 상기 디스플레이 구동 회로의 내부에서 상기 일단과 상기 타단을 연결하는 전자 장치.
The method of claim 1,
An open loop wiring connecting one end of the first display pin and the display driving circuit and connecting the other end of the display driving circuit to the second display pin;
And the open loop wiring connects the one end and the other end in the display driving circuit.
제1항에 있어서, 상기 오픈 루프 배선은
상기 디스플레이 구동 회로가 상기 전자 장치에 실장되는 경우, 상기 디스플레이 구동 회로의 내부면 중, 상기 디스플레이의 표시 영역(active area)이 향하는 방향과 반대되는 방향의 면에 인접하도록 배치되는 전자 장치.
The method of claim 1, wherein the open loop wiring is
When the display driving circuit is mounted on the electronic device, the electronic device is disposed to be adjacent to a surface in a direction opposite to a direction in which an active area of the display is directed among the inner surfaces of the display driving circuit.
전자 장치에 있어서,
디스플레이 패널;
상기 디스플레이 패널을 구동하는 디스플레이 구동 회로(DDI);
상기 디스플레이 구동 회로에 연결되고, 제1 디스플레이 핀 및 제2 디스플레이 핀을 포함하는 제1 커넥터, 상기 제1 디스플레이 핀 또는 상기 제2 디스플레이 핀 중 하나는 저항에 연결되고;
기판;
상기 기판에 연결되고, 상기 제1 커넥터에 결합되고, 제1 보드 핀 및 제2 보드 핀을 포함하는 제2 커넥터, 상기 제1 보드 핀과 상기 제2 보드 핀은 서로 연결되고; 및
상기 기판에 장착되는 프로세서;를 포함하고,
상기 프로세서는
상기 제1 디스플레이 핀 또는 상기 제2 디스플레이 핀으로부터 수신한 신호에 기반하여 상기 제1 커넥터 및 상기 제2 커넥터의 결합 상태 또는 상기 디스플레이 구동 회로의 상태 중 적어도 하나를 결정하도록 설정된 전자 장치.
In an electronic device,
Display panel;
A display driving circuit (DDI) for driving the display panel;
A first connector comprising a first display pin and a second display pin, one of the first display pin or the second display pin is connected to a resistor;
Board;
A second connector coupled to the substrate, coupled to the first connector, the second connector comprising a first board pin and a second board pin, the first board pin and the second board pin connected to each other; And
A processor mounted to the substrate;
The processor is
And determine at least one of a coupling state of the first connector and the second connector or a state of the display driving circuit based on a signal received from the first display pin or the second display pin.
제12항에 있어서,
상기 제1 디스플레이 핀은 제1 방향으로 배치되고,
상기 제2 디스플레이 핀은 상기 제1 방향에 반대되는 제2 방향으로 배치되는 전자 장치.
The method of claim 12,
The first display pin is disposed in the first direction,
The second display pin is disposed in a second direction opposite to the first direction.
제12항에 있어서, 상기 저항은
전원과 상기 디스플레이 핀 사이에 연결되는 풀업 저항을 포함하는 전자 장치.
The method of claim 12, wherein the resistance is
And a pull-up resistor coupled between a power supply and the display pin.
제14항에 있어서, 상기 프로세서는
상기 풀업 저항이 연결된 디스플레이 핀의 상태를 확인하고,
상기 디스플레이 핀이 High 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 불완전 결합 상태로 결정하는 전자 장치.
15. The system of claim 14, wherein said processor is
Check the state of the display pin to which the pull-up resistor is connected;
And determining the state of the first connector and the second connector as an incomplete coupling state when the display pin is in a high state.
제14항에 있어서, 상기 프로세서는
상기 풀업 저항이 연결된 디스플레이 핀의 상태를 확인하고,
상기 디스플레이 핀이 Low 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 결합 상태로 결정하는 전자 장치.
15. The system of claim 14, wherein said processor is
Check the state of the display pin to which the pull-up resistor is connected;
And determining the state of the first connector and the second connector as a coupled state when the display pin is in a low state.
제12항에 있어서, 상기 저항은
상기 디스플레이 핀과 접지 사이에 연결되는 풀다운 저항을 포함하는 전자 장치.
The method of claim 12, wherein the resistance is
And a pull-down resistor coupled between the display pins and ground.
제17항에 있어서, 상기 프로세서는
상기 풀다운 저항이 연결된 디스플레이 핀의 상태를 확인하고,
상기 디스플레이 핀이 Low 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 불완전 결합 상태로 결정하는 전자 장치.
18. The system of claim 17, wherein the processor is
Check the state of the display pin to which the pull-down resistor is connected;
And determining the state of the first connector and the second connector as an incomplete coupling state when the display pin is in a low state.
제17항에 있어서, 상기 프로세서는
상기 풀다운 저항이 연결된 디스플레이 핀의 상태를 확인하고,
상기 디스플레이 핀이 High 상태인 경우, 상기 제1 커넥터 및 상기 제2 커넥터의 상태를 결합 상태로 결정하는 전자 장치.
18. The system of claim 17, wherein the processor is
Check the state of the display pin to which the pull-down resistor is connected;
And determining the state of the first connector and the second connector as a coupled state when the display pin is in a high state.
전자 장치에서 수행되는 커넥터의 연결을 인식하는 방법에 있어서,
상기 전자 장치의 기판에 장착된 커넥터의 제1 보드 핀에 인가되는 전압을 확인하는 동작;
상기 제1 보드 핀이, 상기 제1 보드 핀에 연결된 풀업 저항에 의해 지정된 전압값 이상을 가지는 경우, 상기 커넥터를 설삽 상태로 결정하는 동작;
상기 제1 보드 핀이, 상기 커넥터에서 상기 제1 보드 핀에 대칭되는 위치에 배치되는 제2 보드 핀에 연결되어, 상기 전압값 미만을 가지는 경우, 상기 커넥터를 정상 결합 상태로 결정하는 동작; 을 포함하는 방법.
A method for recognizing a connection of a connector performed in an electronic device,
Checking a voltage applied to a first board pin of a connector mounted on a board of the electronic device;
When the first board pin has a voltage value specified by the pull-up resistor connected to the first board pin or more, determining the connector to be in a shovel state;
Determining the connector to be in a normally coupled state when the first board pin is connected to a second board pin disposed at a position symmetrical to the first board pin in the connector and has a voltage value less than the first board pin; How to include.
KR1020180027506A 2018-03-08 2018-03-08 The Electronic Device for Determining the State of the Display using at least one of the Pin KR102460323B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180027506A KR102460323B1 (en) 2018-03-08 2018-03-08 The Electronic Device for Determining the State of the Display using at least one of the Pin
US16/296,840 US11158283B2 (en) 2018-03-08 2019-03-08 Electronic device for determining state of display using one or more specified pins
EP19765094.8A EP3750148A4 (en) 2018-03-08 2019-03-08 Electronic device for determining state of display using one or more specified pins
PCT/KR2019/002763 WO2019172724A1 (en) 2018-03-08 2019-03-08 Electronic device for determining state of display using one or more specified pins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180027506A KR102460323B1 (en) 2018-03-08 2018-03-08 The Electronic Device for Determining the State of the Display using at least one of the Pin

Publications (2)

Publication Number Publication Date
KR20190106268A true KR20190106268A (en) 2019-09-18
KR102460323B1 KR102460323B1 (en) 2022-10-28

Family

ID=67844569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180027506A KR102460323B1 (en) 2018-03-08 2018-03-08 The Electronic Device for Determining the State of the Display using at least one of the Pin

Country Status (4)

Country Link
US (1) US11158283B2 (en)
EP (1) EP3750148A4 (en)
KR (1) KR102460323B1 (en)
WO (1) WO2019172724A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207369413U (en) * 2017-09-27 2018-05-15 京东方科技集团股份有限公司 A kind of wiring board, display drive apparatus and display device
KR102627159B1 (en) * 2018-04-02 2024-01-22 삼성전자주식회사 Connector and electronic device therewith
US11510333B2 (en) * 2020-04-03 2022-11-22 Hewlett Packard Enterprise Development Lp Cabled module for adding memory devices to a system
KR20220086755A (en) * 2020-12-16 2022-06-24 삼성디스플레이 주식회사 Electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802328A (en) * 1996-05-30 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Apparatus for detecting correct insertion of a PC card in an information processing system
KR20060072316A (en) * 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR20160101603A (en) * 2015-02-17 2016-08-25 삼성전자주식회사 An electronic device including conncetors

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993804A (en) * 1995-09-25 1997-04-04 Matsushita Electric Ind Co Ltd Power supply protective circuit
TW475140B (en) * 1998-04-29 2002-02-01 Samsung Electronics Co Ltd Analog/digital display adapter and a computer system having the same
KR100454674B1 (en) * 2000-08-28 2004-11-03 엘지전자 주식회사 Apparatus and method for automatic router configuration
JP2006038988A (en) 2004-07-23 2006-02-09 Seiko Epson Corp Electrooptical apparatus, electronic device and mounting structural body
KR20070046683A (en) 2005-10-31 2007-05-03 엘지.필립스 엘시디 주식회사 Liquid crytal display device including printed circuit board ditecting connecting error of flexible printed circuit connector
US8625029B2 (en) * 2007-12-17 2014-01-07 Sony Corporation HDMI source detection
US8601173B2 (en) * 2010-06-30 2013-12-03 Silicon Image, Inc. Detection of cable connections for electronic devices
US20140159764A1 (en) 2012-12-12 2014-06-12 Apple Inc. Systems and methods for fracture detection in an integrated circuit
KR102115605B1 (en) 2013-04-29 2020-05-27 삼성디스플레이 주식회사 Cof package and display device including the same
KR20160054777A (en) * 2014-11-07 2016-05-17 엘지전자 주식회사 Display module and mobilterminal having it
KR102236128B1 (en) 2014-12-31 2021-04-05 엘지디스플레이 주식회사 Liquid crystal display device and display system having the same
US9614183B2 (en) * 2015-04-01 2017-04-04 Apple Inc. Organic light-emitting diode displays with crack detection and crack propagation prevention circuitry
KR101839405B1 (en) 2015-05-07 2018-03-16 주식회사 엘지화학 Protection Circuit Including Detection Device for Detecting Damages of Memory Chip therein and Battery Pack Having the Same
KR102525345B1 (en) 2015-09-01 2023-04-25 삼성전자주식회사 Semiconductor chip
US10037722B2 (en) 2015-11-03 2018-07-31 Medtronic Minimed, Inc. Detecting breakage in a display element
JP6801185B2 (en) * 2016-01-20 2020-12-16 日本電気株式会社 Detection device, detection system and detection method
KR102484505B1 (en) * 2016-06-20 2023-01-05 엘지디스플레이 주식회사 Rollable display device
KR102600788B1 (en) 2016-08-01 2023-11-13 삼성전자주식회사 Electronic apparatus and method for sensing a accessory
US10643511B2 (en) 2016-08-19 2020-05-05 Apple Inc. Electronic device display with monitoring circuitry
KR102594393B1 (en) * 2016-12-21 2023-10-27 엘지디스플레이 주식회사 Organic light emitting display panel, organic light emitting display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802328A (en) * 1996-05-30 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Apparatus for detecting correct insertion of a PC card in an information processing system
KR20060072316A (en) * 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR20160101603A (en) * 2015-02-17 2016-08-25 삼성전자주식회사 An electronic device including conncetors

Also Published As

Publication number Publication date
WO2019172724A1 (en) 2019-09-12
KR102460323B1 (en) 2022-10-28
US20190279597A1 (en) 2019-09-12
US11158283B2 (en) 2021-10-26
EP3750148A4 (en) 2021-01-20
EP3750148A1 (en) 2020-12-16

Similar Documents

Publication Publication Date Title
US11321959B2 (en) Electronic apparatus in which conductive member for blocking noise generated by display is disposed between display and ultrasonic sensor
KR102460323B1 (en) The Electronic Device for Determining the State of the Display using at least one of the Pin
US11503749B2 (en) Display including shielding member arranged to cover at least part of display driving circuit, and electronic device including same
KR20180130151A (en) Electronic device comprising a module mounted on sunken area of layer
US11600640B2 (en) Display including plurality of wiring layers in bending region
EP3770673B1 (en) Electronic device including optical sensor module
US10694013B2 (en) Electronic device with waterproof structure
KR102544608B1 (en) Method for operating authorization related the biometric information, based on an image including the biometric information obtained by using the biometric sensor and the electronic device supporting the same
KR102553585B1 (en) Electronic device and method for charging stylus pen thereof
US11178320B2 (en) Electronic device including electronic component disposed through display
KR20190117133A (en) electronic device including bendable display
KR102632789B1 (en) Electronic device having display
KR20200101205A (en) Electronic device and method for controlling display operation in electronic device
KR102650029B1 (en) Electronic Device including a sensor
KR102600941B1 (en) Electronic device including display
KR20210099264A (en) Component stack mounting structure and electronic device with the same
KR20210105762A (en) Electronic device including camera module shooting through at least one portion of display device
KR102649194B1 (en) Cross-talk prevention structure of electronic device for measuring distance to external object
KR20210099962A (en) Electronic device including supporting member
KR20190114630A (en) Electronic device comprising antenna
KR102644174B1 (en) Electronic device including display
US20230370769A1 (en) Electronic apparatus
US20230187972A1 (en) Electronic device capable of wireless charging
KR20210138427A (en) Fingerprint Sensor and Electronic device comprising Fingerprint Sensor
KR20210087281A (en) Electronic device including display

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant