KR20190098409A - Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same - Google Patents

Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same Download PDF

Info

Publication number
KR20190098409A
KR20190098409A KR1020180018326A KR20180018326A KR20190098409A KR 20190098409 A KR20190098409 A KR 20190098409A KR 1020180018326 A KR1020180018326 A KR 1020180018326A KR 20180018326 A KR20180018326 A KR 20180018326A KR 20190098409 A KR20190098409 A KR 20190098409A
Authority
KR
South Korea
Prior art keywords
cap
base
bonding
filter chip
area
Prior art date
Application number
KR1020180018326A
Other languages
Korean (ko)
Other versions
KR102040593B1 (en
Inventor
전진국
박성규
차상훈
임청혁
정창모
정영석
박수현
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020180018326A priority Critical patent/KR102040593B1/en
Publication of KR20190098409A publication Critical patent/KR20190098409A/en
Application granted granted Critical
Publication of KR102040593B1 publication Critical patent/KR102040593B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

According to an embodiment of the present invention, a filter chip package with improved bonding feature comprises: bases each having a filter chip and a base junction part surrounding the filter chip in a closed curve shape, thereon; a cap positioned above the filter chip and having a cap junction part corresponding to the base junction part at a lower portion thereof; and bonding layers including a first bonding layer bonded to the base junction part by a first area, and a second bonding layer bonded to the cap junction part by a second area, and forming an inner space of a seal containing the filter chip between the base and the cap by bonding the base junction part and the cap junction part. The bonding layer further includes an intermediate layer having a cross-sectional area smaller than the first area and the second area.

Description

접합 특성이 향상된 필터 칩 패키지와 웨이퍼 레벨 패키지 및 그 제조 방법{Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same}Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same}

본 발명은 접합 특성이 향상된 필터 칩 패키지와 웨이퍼 레벨 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 캡 및 베이스 간의 접합 특성이 향상된 필터 칩 패키지와 웨이퍼 레벨 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a filter chip package and a wafer level package with improved bonding characteristics, and more particularly, to a filter chip package and a wafer level package with improved bonding characteristics between a cap and a base, and a method of manufacturing the same.

이동통신 기술이 발달하면서 RF 신호를 필터링(filtering)하는 다양한 필터가 등장하였다. 이러한 RF 신호에 대한 필터로는 표면 탄성파 필터(SAW Filter: SurfaceAcoustic Wave Filter), 벌크 탄성파 필터(BAW Filter: BulkAcoustic Wave Filter) 등이 있다. 다만, 표면 탄성파 필터(SAW Filter: SurfaceAcoustic Wave Filter)만으로는 고대역 및 광대역폭의 RF 신호 처리를 요구하는 최신 이동통신 기술에 대응하기 어려워, 해당 요구 조건을 만족시킬 수 있는 벌크 탄성파 필터(BAW Filter)의 수요가 최근 들어 더 증대되고 있다. With the development of mobile communication technology, various filters for filtering RF signals have emerged. Filters for such RF signals include surface acoustic wave filters (SAW filters) and bulk acoustic wave filters (BAW filters). However, only SAW Filter (Surface Acoustic Wave Filter) is difficult to cope with the latest mobile communication technology requiring high-bandwidth and wide-bandwidth RF signal processing, and it can meet the requirements of bulk acoustic wave filter (BAW Filter) Demand has increased in recent years.

도 1은 통상적인 벌크 탄성파 필터 칩(10)의 구조를 나타낸다.1 shows the structure of a conventional bulk acoustic wave filter chip 10.

벌크 탄성파 필터 칩(10)은 벌크 탄성파 필터 기능을 수행하는 반도체 집적회로 칩으로서, 도 1에 도시된 바와 같이, 전극으로 작용하는 2개 금속층(1, 2)의 사이에 압전 물질로 이루어진 압전층(3)을 포함한다. 이때, 압전층(3) 내의 탄성파 전파 속도가 빨라 같은 주파수라도 음파의 파장이 짧아지며, 이에 따라, 벌크 탄성파 필터 칩(10)은 소형화가 가능한 이점이 있다. The bulk acoustic wave filter chip 10 is a semiconductor integrated circuit chip that performs a bulk acoustic wave filter function, and as shown in FIG. 1, a piezoelectric layer made of a piezoelectric material between two metal layers 1 and 2 serving as electrodes. It includes (3). At this time, the speed of the acoustic wave propagation in the piezoelectric layer 3 is short, even at the same frequency, the wavelength of the sound wave is short, thereby, the bulk acoustic wave filter chip 10 has the advantage that can be miniaturized.

이러한 벌크 탄성파 필터 칩(10)은 이동통신 단말기의 RF 프론트 엔드 모듈(Front-End Module)의 필터부에 포함되어, RF 신호 중 원하는 주파수 대역만을 통과시키는 기능을 담당한다.The bulk acoustic wave filter chip 10 is included in the filter unit of the RF front-end module of the mobile communication terminal, and serves to pass only a desired frequency band of the RF signal.

도 2는 종래의 벌크 탄성파 필터 칩 패키지의 측면 구조를 나타낸다.2 shows a side structure of a conventional bulk acoustic wave filter chip package.

한편, 벌크 탄성파 필터 칩(10)을 보호하고 인쇄회로기판(PCB) 등으로의 실장 용이성을 위해, 벌크 탄성파 필터 칩(10)에 대해 웨이퍼 레벨 패키징(Wafer Level Packaging)을 수행할 수 있으며, 그 결과로써 벌크 탄성파 필터 칩 패키지를 제조할 수 있다. Meanwhile, wafer level packaging may be performed on the bulk acoustic wave filter chip 10 to protect the bulk acoustic wave filter chip 10 and to be easily mounted on a printed circuit board (PCB). As a result, a bulk acoustic wave filter chip package can be manufactured.

즉, 종래의 벌크 탄성파 필터 칩 패키지(이하, “종래 기술”이라 지칭함)는, 도 2에 도시된 바와 같이, 벌크 탄성파 필터 칩(10)을 그 사이에 구비한 베이스(20)와 캡(30)을 포함한다. 이때, 캡(30)은 그 하측 면으로부터 돌출된 캡(30)의 연장부인 캡 접합부(31)를 구비한다. 캡 접합부(31)는 필터 칩(10)의 주변을 폐곡선 형태로 둘러싸되 소정 높이를 가지며, 자신과 대응하는 베이스(20) 상측 면의 영역인 베이스 접합부(21)와 접합층(40)을 통해 접합됨으로써 베이스(20)와 캡(30) 사이의 스페이서 역할을 하여, 밀봉된 내부 공간(S)을 형성한다.That is, the conventional bulk acoustic wave filter chip package (hereinafter referred to as "prior art"), as shown in Figure 2, the base 20 and the cap 30 having the bulk acoustic wave filter chip 10 therebetween. ). At this time, the cap 30 is provided with a cap joint 31 which is an extension of the cap 30 protruding from the lower surface thereof. The cap joint part 31 has a predetermined height surrounded by the periphery of the filter chip 10 in the form of a closed curve, and through the base joint part 21 and the bonding layer 40, which are areas of the upper surface of the base 20 corresponding to the cap chip part 10, respectively. Bonding serves as a spacer between the base 20 and the cap 30 to form a sealed inner space (S).

이러한 종래 기술은 캡 접합부(31)의 두께를 얇게 하여(예를 들어, 20㎛ 이하), 접합층(40)에 가해지는 압력을 증대시킴으로써 높은 밀봉력을 유지한다. 하지만, 종래 기술은 캡 접합부(31)의 두께가 얇으므로, 베이스 접합부(21)에 접합하는 베이스 접합층(41)의 면적과, 캡 접합부(31)에 접합하는 캡 접합층(42)의 면적이 작을 수 밖에 없다. 이에 따라, 서로 동일한 종류의 재료로 이루어지는 베이스 접합층(41) 및 캡 접합층(42) 간에는 접합 면적이 작더라도 접합이 쉽게 끊어지지 않지만, 서로 다른 종류의 재료로 이루어지는 베이스 접합부(21) 및 베이스 접합층(22) 간과, 캡 접합부(31) 및 캡 접합층(31) 간에는 접합 면적이 작음에 따라 접합이 쉽게 끊어질 수 있는 문제점이 있었다.This prior art maintains a high sealing force by making the thickness of the cap joint part 31 thin (for example, 20 micrometers or less), and increasing the pressure applied to the bonding layer 40. FIG. However, in the prior art, since the thickness of the cap bonding portion 31 is thin, the area of the base bonding layer 41 to be bonded to the base bonding portion 21 and the area of the cap bonding layer 42 to be bonded to the cap bonding portion 31. This must be small. Accordingly, even though the bonding area is small between the base bonding layer 41 and the cap bonding layer 42 made of the same kind of material, the bonding is not easily broken, but the base joining portion 21 and the base made of different kinds of materials are different. Between the bonding layer 22, the cap bonding portion 31 and the cap bonding layer 31 had a problem that the bonding can be easily broken as the bonding area is small.

상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 베이스 접합부 및 캡 접합부 간의 접합 특성을 향상시킴으로써 높은 밀봉력을 유지하면서 동시에 접합 부분의 접합력을 증대시킬 수 있는 필터 칩 패키지와 웨이퍼 레벨 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.In order to solve the problems of the prior art as described above, the present invention improves the bonding characteristics between the base junction and the cap junction, the filter chip package and the wafer-level package that can increase the bonding force of the bonded portion while maintaining a high sealing force And the manufacturing method thereof.

다만, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the problem to be solved by the present invention is not limited to the above-mentioned problem, another task that is not mentioned will be clearly understood by those skilled in the art from the following description.

상기와 같은 과제를 해결하기 위한 본 발명의 일 실시예에 따른 접합 특성이 향상된 필터 칩 패키지는, (1) 베이스와 캡 사이에 마련되는 필터 칩, (2) 필터 칩 주변을 폐곡선 형태로 둘러싸는 베이스 접합부를 그 상부에 구비한 베이스, (3) 필터 칩의 상부에 위치하며, 베이스 접합부에 대응하는 캡 접합부를 그 하부에 구비한 캡, (4) 베이스 접합부에 제1 면적으로 접합되는 제1 접합층과, 캡 접합부에 제2 면적으로 접합되는 제2 접합층을 각각 구비하여, 베이스 접합부와 캡 접합부를 접합시킴으로써 필터 칩이 포함된 밀봉의 내부 공간을 베이스와 캡 사이에 형성하는 접합층을 포함하며, 상기 접합층은 제1 면적 및 제2 면적 보다 작은 단면적을 갖는 중간층을 더 포함한다. Filter chip package with improved bonding characteristics according to an embodiment of the present invention for solving the above problems, (1) the filter chip provided between the base and the cap, (2) surrounding the filter chip in a closed curve form A base having a base junction at its upper portion, (3) a cap located at an upper portion of the filter chip, and having a cap junction at a lower portion corresponding to the base junction, and (4) a first junction bonded to the base junction at a first area A bonding layer having a bonding layer and a second bonding layer bonded to the cap bonding portion with a second area, respectively, and bonding the base bonding portion and the cap bonding portion to form an inner space of a seal containing the filter chip between the base and the cap. And the bonding layer further comprises an intermediate layer having a cross-sectional area smaller than the first area and the second area.

상기 캡 접합부는 캡의 하측 면으로부터 돌출되게 형성된 캡의 연장부일 수 있다. 이때, 상기 캡 접합부는 캡의 하측 면 중에 캡 접합부에 해당하는 영역 외의 영역이 식각됨으로써 형성될 수 있다.The cap junction may be an extension of the cap formed to protrude from the lower side of the cap. In this case, the cap joint may be formed by etching an area other than the region corresponding to the cap joint in the lower surface of the cap.

상기 베이스 접합부는 베이스의 상측 면으로부터 돌출되게 형성된 베이스의 연장부일 수 있다. 이때, 상기 베이스 접합부는 베이스의 상측 면 중에 베이스 접합부에 해당하는 영역 외의 영역이 식각됨으로써 형성될 수 있다.The base junction may be an extension of the base formed to protrude from the upper surface of the base. In this case, the base junction portion may be formed by etching an area other than the region corresponding to the base junction portion in the upper surface of the base.

상기 중간층은 제1 접합층 및 제2 접합층과 다른 종류의 재료로 이루어질 수 있다.The intermediate layer may be made of a material different from that of the first bonding layer and the second bonding layer.

본 발명의 일 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지는, (1) 베이스 웨이퍼와 캡 웨이퍼 사이에 마련되는 필터 칩, (2) 필터 칩 주변을 폐곡선 형태로 둘러싸는 베이스 접합부를 그 상부에 구비한 베이스 웨이퍼, (3) 필터 칩의 상부에 위치하며, 베이스 접합부에 대응하는 캡 접합부를 그 하부에 구비한 캡 웨이퍼, (4) 베이스 접합부에 제1 면적으로 접합되는 제1 접합층과, 캡 접합부에 제2 면적으로 접합되는 제2 접합층을 각각 구비하여, 베이스 접합부와 캡 접합부를 접합시킴으로써 필터 칩이 포함된 밀봉의 내부 공간을 베이스 웨이퍼와 캡 웨이퍼 사이에 형성하는 접합층을 포함하며, 상기 접합층은 제1 면적 및 제2 면적 보다 작은 단면적을 갖는 중간층을 더 포함한다.According to an embodiment of the present invention, a wafer level package having improved bonding characteristics may include (1) a filter chip provided between a base wafer and a cap wafer, and (2) a base junction part surrounding the filter chip in a closed curve shape on top thereof. A base wafer provided, (3) a cap wafer positioned at an upper portion of the filter chip and having a cap bonding portion corresponding to the base bonding portion at a lower portion thereof, (4) a first bonding layer bonded to the base bonding portion with a first area; Comprising a second bonding layer to each of the cap bonding portion bonded to the second area, the bonding layer for forming the internal space of the seal containing the filter chip between the base wafer and the cap wafer by bonding the base bonding portion and the cap bonding portion, The bonding layer further comprises an intermediate layer having a cross-sectional area smaller than the first area and the second area.

본 발명의 일 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 방법은, (a) 필터 칩 주변을 폐곡선 형태로 둘러싸는 베이스 접합부를 각각 그 상부에 구비한 베이스 웨이퍼와, 베이스 접합부에 대응하는 캡 접합부를 그 하부에 구비하며 베이스 웨이퍼의 상부에 위치하는 캡 웨이퍼를 각각 준비하는 단계, (b) 베이스 접합부에 제1 면적으로 접합되는 접합층인 제1 접합층을 형성한 후에 제1 접합층 상에 제1 면적 보다 작은 단면적을 갖는 접합층인 제1 중간층을 형성하며, 캡 접합부에 제2 면적으로 접합되는 접합층인 제2 접합층을 형성한 후에 제2 접합층의 하부에 제2 면적 보다 작은 단면적을 갖는 접합층인 제2 중간층을 형성하는 단계, (c) 제1 중간층과 제2 중간층을 접합시킴으로써 필터 칩이 포함된 밀봉의 내부 공간을 베이스 웨이퍼와 캡 웨이퍼의 사이에 형성하는 단계, (d) 베이스 접합부 및 캡 접합부의 주변 영역에 해당하는 베이스 웨이퍼 및 캡 웨이퍼의 영역을 절단하는 단계를 포함하며, 제1 중간층 및 제2 중간층의 접합으로 형성된 중간층의 단면적은 제1 면적 및 제2 면적 보다 작다.According to one or more exemplary embodiments, a method of manufacturing a filter chip package having improved bonding characteristics may include: (a) a base wafer having a base junction portion surrounding the filter chip in a closed curve shape, and corresponding to the base junction portion; Preparing a cap wafer each having a cap bonding portion below and positioned on an upper portion of the base wafer, (b) forming a first bonding layer which is a bonding layer bonded to a first area on the base bonding portion, and then forming a first bonding layer. A first intermediate layer, which is a bonding layer having a cross-sectional area smaller than the first area, is formed thereon, and after forming a second bonding layer, which is a bonding layer bonded to a second area on the cap bonding portion, a second area under the second bonding layer. Forming a second intermediate layer, which is a bonding layer having a smaller cross-sectional area, (c) bonding the first intermediate layer and the second intermediate layer to fill the inner space of the seal containing the filter chip with the base wafer and the cap wa Forming between the fur, (d) cutting the region of the base wafer and the cap wafer corresponding to the peripheral region of the base junction and the cap junction, wherein the intermediate layer formed by the junction of the first intermediate layer and the second intermediate layer The cross-sectional area is smaller than the first area and the second area.

본 발명의 다른 일 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 방법은, (a) 필터 칩 주변을 폐곡선 형태로 둘러싸는 베이스 접합부를 각각 그 상부에 구비한 베이스 웨이퍼와, 베이스 접합부에 대응하는 캡 접합부를 그 하부에 구비하며 베이스 웨이퍼의 상부에 위치하는 캡 웨이퍼를 각각 준비하는 단계, (b) 베이스 접합부에 제1 면적으로 접합되는 접합층인 제1 접합층을 형성하고 캡 접합부에 제2 면적으로 접합되는 접합층인 제2 접합층을 형성하며, 접합층인 중간층을 형성하되 제1 접합층 상에 제1 면적 보다 작은 단면적으로 중간층을 형성하거나 제2 접합층의 하부에 제2 면적 보다 작은 단면적으로 중간층을 형성하는 단계, (c) 중간층과 제1 접합층을 접합시키거나 중간층과 제2 접합층을 접합시킴으로써 필터 칩이 포함된 밀봉의 내부 공간을 베이스 웨이퍼와 캡 웨이퍼의 사이에 형성하는 단계, (d) 베이스 접합부 및 캡 접합부의 주변 영역에 해당하는 베이스 웨이퍼 및 캡 웨이퍼의 영역을 절단하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a filter chip package having improved bonding characteristics, the method comprising: (a) a base wafer having a base junction part surrounding a filter chip in a closed curve shape on top thereof, and a base junction part; Preparing a cap wafer each having a cap bonding portion at a lower portion thereof and positioned above the base wafer, (b) forming a first bonding layer, which is a bonding layer bonded to a first area on the base bonding portion, and forming a cap bonding portion on the cap bonding portion. A second bonding layer, which is a bonding layer bonded to two areas, is formed, and an intermediate layer, which is a bonding layer, is formed, but an intermediate layer is formed on the first bonding layer with a cross-sectional area smaller than the first area, or a second area is formed below the second bonding layer. Forming an intermediate layer with a smaller cross-section, (c) bonding the intermediate layer and the first bonding layer or bonding the intermediate layer and the second bonding layer to the interior of the seal containing the filter chip. Forming a space between the base wafer and the cap wafer; and (d) cutting the area of the base wafer and the cap wafer corresponding to the peripheral region of the base junction and the cap junction.

상기와 같이 구성되는 본 발명의 일 실시예에 따른 접합 특성이 향상된 필터 칩 패키지와 웨이퍼 레벨 패키지 및 그 제조 방법은 베이스 접합부 및 캡 접합부 간의 접합 특성을 향상시킴으로써 높은 밀봉력을 유지하면서 동시에 접합 부분의 접합력을 증대시켜 접합 부분이 쉽게 끊어지지 않게 되는 이점이 있다.The filter chip package, the wafer level package, and the method of manufacturing the improved bonding characteristics according to an embodiment of the present invention configured as described above improve the bonding characteristics between the base junction and the cap junction, and at the same time maintain the high sealing force. There is an advantage that the bonding portion is not easily broken by increasing the bonding force.

도 1은 통상적인 벌크 탄성파 필터 칩(10)의 구조를 나타낸다.
도 2는 종래의 벌크 탄성파 필터 칩 패키지의 측면 구조를 나타낸다.
도 3은 본 발명의 제1 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 측면 구조를 나타낸다.
도 4는 본 발명의 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 측면 구조를 나타낸다.
도 5는 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 평면 구조를 나타낸다.
도 6은 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 방법의 순서도를 나타낸다.
도 7(a) 내지 도 7(g)는 본 발명의 제1 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 과정을 나타낸다.
도 8은 본 발명의 제1 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지의 측면 구조를 나타낸다.
도 9는 본 발명의 제2 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지의 측면 구조를 나타낸다.
도 10은 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지의 평면 구조를 나타낸다.1 shows the structure of a conventional bulk acoustic wave filter chip 10.
2 shows a side structure of a conventional bulk acoustic wave filter chip package.
3 shows a side structure of a filter chip package with improved bonding characteristics according to a first embodiment of the present invention.
4 illustrates a side structure of a filter chip package having improved bonding characteristics according to a second exemplary embodiment of the present invention.
5 shows a planar structure of a filter chip package with improved bonding characteristics according to the first and second embodiments of the present invention.
6 is a flowchart illustrating a method of manufacturing a filter chip package having improved bonding characteristics according to the first and second embodiments of the present invention.
7 (a) to 7 (g) show a manufacturing process of the filter chip package with improved bonding characteristics according to the first embodiment of the present invention.
8 shows a side structure of a wafer level package with improved bonding characteristics according to a first embodiment of the present invention.
9 shows a side structure of a wafer level package with improved bonding characteristics in accordance with a second embodiment of the present invention.
10 illustrates a planar structure of a wafer level package with improved bonding characteristics according to the first and second embodiments of the present invention.

본 발명의 상기 목적과 수단 및 그에 따른 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.The above objects, means, and effects thereof will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, and as a result, those skilled in the art to which the present invention pertains may easily facilitate the technical idea of the present invention. It can be done. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

또한, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 경우에 따라 복수형도 포함한다. 명세서에서 사용되는 "포함하다", “구비하다”, “마련하다” 또는 “가지다” 등의 용어는 언급된 구성요소 외의 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.Also, the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular forms also include the plural forms as the case otherwise indicates. As used herein, the terms "comprise," "comprise," "presume" or "have" do not exclude the presence or addition of one or more components other than the components mentioned.

본 명세서에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.In this specification, expressions such as “or”, “at least one,” and the like may represent one of the words listed together or a combination of two or more. For example, “A or B”, “at least one of A and B” may include only one of A or B, and may include both A and B.

본 명세서에서, “예를 들어”와 같은 표현에 따라는 설명은 인용된 특성, 변수, 또는 값과 같이 제시한 정보들이 정확하게 일치하지 않을 수 있고, 허용 오차, 측정 오차, 측정 정확도의 한계와 통상적으로 알려진 기타 요인을 비롯한 변형과 같은 효과로 본 발명의 다양한 실시 예에 따른 발명의 실시 형태를 한정하지 않아야 할 것이다.In this specification, descriptions according to expressions such as “for example” may not exactly match the information presented, such as the recited characteristics, variables, or values, and are typical of tolerances, measurement errors, and limits of measurement accuracy. Embodiments of the invention according to various embodiments of the present invention should not be limited to such effects as modifications including other factors.

본 명세서에서, 어떤 구성요소가 다른 구성요소에 '연결되어’ 있다거나 '접속되어' 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성 요소에 '직접 연결되어' 있다거나 '직접 접속되어' 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.In the present specification, when a component is referred to as being 'connected' or 'connected' to another component, it may be directly connected to or connected to the other component, but another component may be It should be understood that it may exist. On the other hand, when a component is said to be 'directly connected' or 'directly connected' to another component, it should be understood that there is no other component in between.

본 명세서에서, 'A의 주변'이라고 언급된 때에는, A를 중심에 두고 A의 바깥쪽에 위치하는 영역을 지칭하는 것으로 이해되어야 할 것이다.In the present specification, when referred to as the 'periphery of A', it should be understood to refer to an area located outside of A with respect to A.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. Unless otherwise defined, all terms used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. Moreover, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.

이하, 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지에 대하여 설명하도록 한다.Hereinafter, the filter chip package with improved bonding characteristics according to the first and second embodiments of the present invention will be described.

도 3은 본 발명의 제1 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 측면 구조를 나타내고, 도 4는 본 발명의 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 측면 구조를 나타낸다. 또한, 도 5는 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 평면 구조를 나타낸다.3 shows a side structure of the filter chip package with improved bonding characteristics according to the first embodiment of the present invention, and FIG. 4 shows a side structure of the filter chip package with improved bonding characteristics according to the second embodiment of the present invention. 5 illustrates a planar structure of a filter chip package having improved bonding characteristics according to the first and second embodiments of the present invention.

본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지는, 도 3 내지 도 5에 도시된 바와 같이, 필터 칩(10), 베이스(20), 캡(30) 및 접합층(40)을 포함한다.The filter chip package having improved bonding characteristics according to the first and second embodiments of the present invention may include a filter chip 10, a base 20, a cap 30, and a filter chip 10 as illustrated in FIGS. 3 to 5. A bonding layer 40 is included.

필터 칩(10)은 RF 신호 등에 대해 필터 기능을 수행하는 반도체 집적회로 칩으로서, 베이스(20)와 캡(30) 사이에 마련된다. 예를 들어, 필터 칩(10)은 벌크 탄성파 필터 칩(BAW Filter chip)일 수 있다.The filter chip 10 is a semiconductor integrated circuit chip that performs a filter function on an RF signal and the like, and is provided between the base 20 and the cap 30. For example, the filter chip 10 may be a bulk acoustic wave filter chip.

베이스(20)는 기판으로서, 도 7 내지 도 10에 도시된 베이스 웨이퍼(120)로부터 절단된 구성일 수 있다. 또한, 베이스(20)의 상부에는 필터 칩(10)이 위치한다. 이때, 베이스(20)의 상측 면에는 필터 칩(21) 주변을 폐곡선 형태로 둘러싸는 베이스 접합부(21)가 마련된다.The base 20 may be a substrate cut from the base wafer 120 illustrated in FIGS. 7 to 10. In addition, the filter chip 10 is positioned above the base 20. At this time, the upper surface of the base 20 is provided with a base junction portion 21 surrounding the filter chip 21 surrounding in a closed curve form.

캡(30)은 베이스(20) 및 필터 칩(21)의 상부에 마련되는 기판으로서, 도 7 내지 도 10에 도시된 캡 웨이퍼(130)로부터 절단된 구성일 수 있다. 또한, 캡(30)의 하측 면에는 베이스 접합부(21)에 대응하는 캡 접합부(31)가 마련된다. The cap 30 is a substrate provided on the base 20 and the filter chip 21, and may have a configuration cut from the cap wafer 130 illustrated in FIGS. 7 to 10. In addition, a cap joining portion 31 corresponding to the base joining portion 21 is provided on the lower surface of the cap 30.

접합층(40)은 접합 재료로 이루어진 층으로서, 베이스 접합부(21) 및 캡 접합부(31)의 사이를 접합한다. 즉, 베이스(20)와 캡(30) 사이에는 필터 칩(21)이 위치하는 밀봉된 공간인 내부 공간(S)이 마련되는데, 접합층(40)이 베이스 접합부(21) 및 캡 접합부(31)의 사이를 접합시킴으로써 이러한 내부 공간(S)을 형성한다.The bonding layer 40 is a layer made of a bonding material, and bonds between the base bonding portion 21 and the cap bonding portion 31. That is, an inner space S, which is a sealed space in which the filter chip 21 is located, is provided between the base 20 and the cap 30, and the bonding layer 40 includes the base bonding portion 21 and the cap bonding portion 31. This internal space S is formed by joining between them.

본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지는 내부 공간(S)을 형성하는 구조(이하, “내부 공간 형성 구조”라 지칭함)가 서로 다르다.The filter chip package having improved bonding characteristics according to the first and second embodiments of the present invention is different from each other in forming the internal space S (hereinafter, referred to as an “internal space forming structure”).

즉, 도 3 및 도 5를 참조하면, 본 발명의 제1 실시예에 따른 접합 특성이 향상된 필터 칩 패키지에서, 캡 접합부(31)는 캡(30)의 하측 면으로부터 돌출되게 형성된 캡(30)의 연장부이며, 베이스 접합부(45, 55)는 돌출되거나 요입되지 않은 평면 영역이다.That is, referring to FIGS. 3 and 5, in the filter chip package having improved bonding characteristics according to the first embodiment of the present invention, the cap joint 31 is formed to protrude from the lower surface of the cap 30. And the base junctions 45 and 55 are planar regions that are not projected or recessed.

또한, 도 4 및 도 5를 참조하면, 본 발명의 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지에서, 베이스 접합부(21)는 베이스(20)의 상측 면으로부터 돌출되게 형성된 베이스(20)의 연장부이며, 캡 접합부(31)는 캡(30)의 하측 면으로부터 돌출되게 형성된 캡(30)의 연장부이다.4 and 5, in the filter chip package with improved bonding characteristics according to the second embodiment of the present invention, the base bonding portion 21 is formed so as to protrude from the upper surface of the base 20. The cap joint portion 31 is an extension of the cap 30 formed to protrude from the lower surface of the cap 30.

돌출형의 캡 접합부(31)는 캡(30)의 하측 면의 영역 중 캡 접합부(31)에 해당하는 영역을 제외한 나머지 영역의 식각 처리를 통해 형성될 수 있다. 마찬가지로, 돌출형의 베이스 접합부(21)는 베이스(20)의 상측 면의 영역 중 베이스 접합부(21)에 해당하는 영역을 제외한 나머지 영역의 식각 처리를 통해 형성될 수 있다.The protruding cap junction 31 may be formed by etching the remaining regions except for the region corresponding to the cap junction 31 among the regions of the lower surface of the cap 30. Similarly, the protruding base junction portion 21 may be formed by etching the remaining regions except for the region corresponding to the base junction portion 21 of the upper surface of the base 20.

한편, 접합층(40)은 제1 접합층(41), 제2 접합층(42) 및 중간층(43)을 포함한다. 제1 접합층(41)은 베이스 접합부(21)에 제1 면적으로 접합되는 접합층이고, 제2 접합층(42)은 캡 접합부(31)에 제2 면적으로 접합되는 접합층이다. 또한, 중간층(43)은 제1 접합층(41)과 제2 접합층(42)의 사이에 마련되는 접합층으로서, 제1 면적 및 제2 면적 보다 작은 단면적을 갖는다.Meanwhile, the bonding layer 40 includes a first bonding layer 41, a second bonding layer 42, and an intermediate layer 43. The first bonding layer 41 is a bonding layer bonded to the base bonding portion 21 by the first area, and the second bonding layer 42 is a bonding layer bonded to the cap bonding portion 31 by the second area. In addition, the intermediate layer 43 is a bonding layer provided between the first bonding layer 41 and the second bonding layer 42 and has a cross-sectional area smaller than the first area and the second area.

이때, 제1 접합층(41)과 제2 접합층(42)은 서로 동일한 접합 재료로 이루어질 수 있으며, 중간층(43)은 제1 접합층(41) 및 제2 접합층(42)과 서로 다른 접합 재료로 이루어질 수 있다. 예를 들어, 접합 재료은 유테틱 접합(EutecticBonding) 재료일 수 있다.In this case, the first bonding layer 41 and the second bonding layer 42 may be made of the same bonding material, and the intermediate layer 43 may be different from the first bonding layer 41 and the second bonding layer 42. It may be made of a bonding material. For example, the bonding material may be an Eutectic Bonding material.

즉, 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지는 중간층(43)의 두께를 상대적으로 얇게 형성(예를 들어, 20㎛ 이하)함으로써, 중간층(43)에 가해지는 압력을 증대시킬 수 있으며, 이에 따라 내부 공간(S)에 대한 높은 밀봉력이 그대로 유지될 수 있다. 동시에, 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지는 제1 접합층(41) 및 제2 접합층(42)을 상대적으로 두껍게 형성(예를 들어, 60㎛ 이상)함으로써, 서로 다른 종류의 재료로 이루어지는 베이스 접합부(21) 및 제1 접합층(41) 간의 접합 면적과, 캡 접합부(31) 및 제2 접합층(42)의 접합 면적을 크게 할 수 있으며, 이에 따라, 이들 접합 부분의 접합력이 증대되어 이들 접합 부분이 쉽게 끊어지지 않게 된다.That is, in the filter chip package having improved bonding characteristics according to the first and second embodiments of the present invention, the intermediate layer 43 is formed by forming a relatively thin thickness (for example, 20 μm or less) of the intermediate layer 43. It is possible to increase the pressure applied to, thereby maintaining a high sealing force for the internal space (S) as it is. At the same time, the filter chip package with improved bonding characteristics according to the first and second embodiments of the present invention is formed relatively thickly (for example, 60) of the first bonding layer 41 and the second bonding layer 42. (Micrometer or more) so that the joining area between the base joining part 21 and the 1st joining layer 41 which consist of materials of a different kind, and the joining area of the cap joining part 31 and the 2nd joining layer 42 can be enlarged. As a result, the joining force of these joining portions is increased so that these joining portions are not easily broken.

이하, 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 방법에 대하여 설명하도록 한다.Hereinafter, a method of manufacturing a filter chip package having improved bonding characteristics according to the first and second embodiments of the present invention will be described.

도 6은 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 방법의 순서도를 나타낸다. 도 7(a) 내지 도 7(g)는 본 발명의 제1 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 과정을 나타낸다.6 is a flowchart illustrating a method of manufacturing a filter chip package having improved bonding characteristics according to the first and second embodiments of the present invention. 7 (a) to 7 (g) show a manufacturing process of the filter chip package with improved bonding characteristics according to the first embodiment of the present invention.

본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 방법은 다수의 필터 칩(10)에 대하여 웨이퍼 레벨 패키징(Wafer Level Packaging)을 수행한 후에 절단 공정을 수행하여, 다수의 필터 칩 패키지를 제조하는 공정으로서, 도 6 및 도 7에 도시된 바와 같이, S10 내지 S40을 포함한다. In the method of manufacturing a filter chip package having improved bonding characteristics according to the first and second embodiments of the present invention, a cutting process is performed after wafer level packaging is performed on a plurality of filter chips 10. Thus, as a process of manufacturing a plurality of filter chip packages, as shown in Figures 6 and 7, S10 to S40.

다만, 도 7을 통해 본 발명의 제1 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 과정에 대해서만 도시하였다. 즉, 본 발명의 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 과정은 상술한 '내부 공간 형성 구조'만 다르므로, 이에 대한 도면 및 설명은 생략하도록 한다.However, FIG. 7 illustrates only a manufacturing process of the filter chip package having improved bonding characteristics according to the first embodiment of the present invention. That is, since the manufacturing process of the filter chip package having improved bonding characteristics according to the second embodiment of the present invention differs only from the aforementioned 'internal space forming structure', the drawings and description thereof will be omitted.

S10은 준비 단계로서, 도 7(a)에 도시된 바와 같이, 베이스 웨이퍼(120)와 캡 웨이퍼(130)를 각각 준비한다. 이때, 베이스 웨이퍼(120) 및 캡 웨이퍼(130)는 모든 필터 칩 패키지에 공통으로 마련되는 구성으로서, 베이스 웨이퍼(120)가 상술한 베이스(20)를 형성하기 위한 웨이퍼에 해당하며, 캡 웨이퍼(130)가 상술한 캡(30)을 형성하기 위한 웨이퍼에 해당한다.S10 is a preparation step, as shown in Fig. 7 (a), to prepare a base wafer 120 and a cap wafer 130, respectively. In this case, the base wafer 120 and the cap wafer 130 are commonly provided in all filter chip packages, and the base wafer 120 corresponds to a wafer for forming the base 20 described above. 130 corresponds to a wafer for forming the cap 30 described above.

이때, 베이스 웨이퍼(120)와 캡 웨이퍼(130)의 사이에는 필터 칩(10)가 마련된다. 즉, 베이스 웨이퍼(120)의 상부에는 필터 칩(10)과, 필터 칩(10)의 주변을 폐곡선 형태로 둘러싸는 베이스 접합부(121)가 각각 마련된다. 또한, 캡 웨이퍼(130)의 하측 면에는 베이스 접합부(121)에 대응하는 캡 접합부(131)가 마련된다. In this case, the filter chip 10 is provided between the base wafer 120 and the cap wafer 130. That is, the filter chip 10 and the base junction portion 121 surrounding the periphery of the filter chip 10 in the form of a closed curve are provided on the base wafer 120, respectively. In addition, a cap bonding portion 131 corresponding to the base bonding portion 121 is provided on the lower surface of the cap wafer 130.

본 발명의 제1 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 방법의 경우, S10은 캡 웨이퍼(130)의 하측 면으로부터 돌출되게 형성된 캡 웨이퍼(130)의 연장부인 캡 접합부(131)를 형성하는 단계를 더 포함한다. 이를 위해, S10는 캡 웨이퍼(130)의 하측 면의 영역 중 캡 접합부(131)에 해당하는 영역을 제외한 나머지 영역을 식각하여 돌출되는 캡 접합부(131)를 형성하는 단계를 더 포함할 수 있다.In the method of manufacturing a filter chip package having improved bonding characteristics according to the first embodiment of the present invention, S10 may include a cap bonding portion 131 which is an extension of the cap wafer 130 protruding from the lower surface of the cap wafer 130. It further comprises the step of forming. To this end, S10 may further include forming a cap bonding portion 131 protruding by etching the remaining region except for the region corresponding to the cap bonding portion 131 among the regions of the lower surface of the cap wafer 130.

본 발명의 제2 실시예에 따른 접합 특성이 향상된 필터 칩 패키지의 제조 방법의 경우, S10은 베이스 웨이퍼(120)의 상측 면으로부터 돌출되게 형성된 베이스 웨이퍼(120)의 연장부인 베이스 접합부(121)를 형성하고, 캡 웨이퍼(130)의 하측 면으로부터 돌출되게 형성된 캡 웨이퍼(130)의 연장부인 캡 접합부(131)를 형성하는 단계를 더 포함한다. 이를 위해, S10은 베이스 웨이퍼(120)의 상측 면의 영역 중 베이스 접합부(121)에 해당하는 영역을 제외한 나머지 영역을 식각하여 돌출되는 베이스 접합부(121)를 형성하는 단계와, 캡 웨이퍼(130)의 하측 면의 영역 중 캡 접합부(131)에 해당하는 영역을 제외한 나머지 영역을 식각하여 돌출되는 캡 접합부(131)를 형성하는 단계를 더 포함할 수 있다.In the method of manufacturing a filter chip package having improved bonding characteristics according to the second exemplary embodiment of the present invention, S10 may include a base bonding portion 121 that is an extension of the base wafer 120 formed to protrude from an upper surface of the base wafer 120. And forming a cap junction 131 which is an extension of the cap wafer 130 formed to protrude from the lower surface of the cap wafer 130. To this end, step S10 forms a base junction 121 that protrudes by etching the remaining regions other than the region corresponding to the base junction 121 among the regions of the upper surface of the base wafer 120, and the cap wafer 130. The method may further include forming a cap joint part 131 protruding by etching the remaining area except the region corresponding to the cap joint part 131 among the areas of the lower surface of the substrate.

S20는 접합층 형성 단계로서, 도 7(b), 도 7(c), 도 7(e) 및 도 7(f)에 도시된 바와 같이, 접합층(140)을 형성한다. 즉, 도 7(b)에 도시된 바와 같이, 베이스 접합부(121)에 제1 면적으로 접합되는 제1 접합층(141)을 형성한다. 이후, 도 7(c)에 도시된 바와 같이, 제1 접합층(141) 상에 제1 면적 보다 작은 단면적을 갖는 제1 중간층(143a)을 형성한다. 또한, 도 7(b)에 도시된 바와 같이, 캡 접합부(131)에 제2 면적으로 접합되는 제2 접합층(142)을 형성한다. 이후, 도 7(c)에 도시된 바와 같이, 제2 접합층(142)의 하부에 제2 면적 보다 작은 단면적을 갖는 제2 중간층(143b)을 형성한다. 이때, 제1 중간층(143a)과 제2 중간층(143b)은 서로 동일한 종류의 접합 재료로 이루어질 수 있다. 또한, 제1 접합층(41)과 제2 접합층(42)도 서로 동일한 접합 재료로 이루어질 수 있다. 다만, 제1 중간층(143a) 및 제2 중간층(143b)은 제1 접합층(41) 및 제2 접합층(42)과 서로 다른 접합 재료로 이루어질 수 있다. S20 is a bonding layer forming step and forms the bonding layer 140 as shown in FIGS. 7B, 7C, 7E, and 7F. That is, as shown in FIG. 7B, the first bonding layer 141 bonded to the base bonding portion 121 with the first area is formed. Subsequently, as illustrated in FIG. 7C, the first intermediate layer 143a having a cross-sectional area smaller than the first area is formed on the first bonding layer 141. In addition, as shown in FIG. 7B, a second bonding layer 142 bonded to the cap bonding portion 131 with a second area is formed. Thereafter, as shown in FIG. 7C, a second intermediate layer 143b having a cross-sectional area smaller than the second area is formed under the second bonding layer 142. In this case, the first intermediate layer 143a and the second intermediate layer 143b may be made of the same kind of bonding material. In addition, the first bonding layer 41 and the second bonding layer 42 may also be made of the same bonding material. However, the first intermediate layer 143a and the second intermediate layer 143b may be formed of a bonding material different from the first bonding layer 41 and the second bonding layer 42.

또한, S20에서는 베이스 접합부(121)에 제1 면적으로 접합되는 제1 접합층(141)을 형성한 후, 도 7(e)에 도시된 바와 같이, 제2 접합층(142)의 하부에 제2 면적 보다 작은 단면적을 갖는 중간층(143)을 형성하거나, 도 7(f)에 도시된 바와 같이, 제1 접합층(141) 상에 제1 면적 보다 작은 단면적을 갖는 중간층(143)을 형성할 수 있다. 이때, 중간층(143)은 제1 접합층(41) 및 제2 접합층(42)과 서로 다른 접합 재료로 이루어질 수 있다.Further, in S20, after forming the first bonding layer 141 bonded to the base bonding portion 121 with the first area, as shown in FIG. 7 (e), the second bonding layer 142 is formed under the second bonding layer 142. To form an intermediate layer 143 having a cross-sectional area smaller than two areas, or to form an intermediate layer 143 having a cross-sectional area smaller than a first area on the first bonding layer 141, as shown in FIG. 7 (f). Can be. In this case, the intermediate layer 143 may be formed of a bonding material different from the first bonding layer 41 and the second bonding layer 42.

S30은 가스켓 구조 형성 단계로서, 도 7(d)에 도시된 바와 같이, 제1 중간층(143a)과 제2 중간층(143b)을 접합시키는 단계이다. 이에 따라, 필터 칩(10)이 포함된 밀봉의 내부 공간(S)을 베이스 웨이퍼(120)와 캡 웨이퍼(130)의 사이에 형성할 수 있다. 즉, 가스켓 구조라는 것은 밀봉의 내부 공간(S)을 형성하는 구조를 지칭한다. 특히, 제1 중간층(143a)과 제2 중간층(143b)의 접합으로 제1 면적 및 제2 면적 보다 그 단면적이 작은 중간층(143)이 형성된다. 예를 들어, 제1 중간층(143a) 및 제2 중간층(143b) 간의 접합은 유테틱 접합(EutecticBonding) 기술을 이용할 수 있다.S30 is a step of forming a gasket structure, and as shown in FIG. 7D, the first intermediate layer 143a and the second intermediate layer 143b are bonded to each other. Accordingly, an inner space S of the seal including the filter chip 10 may be formed between the base wafer 120 and the cap wafer 130. That is, the gasket structure refers to a structure that forms the inner space S of the seal. In particular, the junction between the first intermediate layer 143a and the second intermediate layer 143b forms an intermediate layer 143 having a smaller cross-sectional area than the first area and the second area. For example, the bonding between the first intermediate layer 143a and the second intermediate layer 143b may use a eutectic bonding technique.

또한, S30에서는, 도 7(g)에 도시된 바와 같이, 중간층(143) 및 제2 접합층(142)을 접합시키거나, 중간층(143) 및 제1 접합층(141)을 접합시킬 수 있다. 예를 들어, 중간층(143) 및 제2 접합층(142) 간의 접합, 또는 중간층(143) 및 제1 접합층(141) 간의 접합은 유테틱 접합(EutecticBonding) 기술을 이용할 수 있다.In addition, in S30, as illustrated in FIG. 7G, the intermediate layer 143 and the second bonding layer 142 may be bonded to each other, or the intermediate layer 143 and the first bonding layer 141 may be bonded to each other. . For example, the bonding between the intermediate layer 143 and the second bonding layer 142 or the bonding between the intermediate layer 143 and the first bonding layer 141 may use an eutectic bonding technique.

S10 내지 S30을 통해 다수개의 필터 칩 패키지를 포함하는 하나의 웨이퍼 레벨 패키지를 형성할 수 있다. Through S10 through S30, one wafer level package including a plurality of filter chip packages may be formed.

도 8은 본 발명의 제1 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지의 측면 구조를 나타내며, 도 9는 본 발명의 제2 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지의 측면 구조를 나타낸다. 또한, 도 10은 본 발명의 제1 실시예 및 제2 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지의 평면 구조를 나타낸다.8 illustrates a side structure of a wafer level package with improved bonding characteristics according to a first embodiment of the present invention, and FIG. 9 illustrates a side structure of a wafer level package with improved bonding characteristics according to a second embodiment of the present invention. 10 shows a planar structure of a wafer level package with improved bonding characteristics according to the first and second embodiments of the present invention.

S40은 절단 단계로서, 도 8 내지 도 10에 도시된 바와 같이, 웨이퍼 레벨 패키지에 대해 절단 라인(SL)에 따라 절단 공정을 수행함으로써 하나의 웨이퍼 레벨 패키지를 다수의 필터 칩 패키지로 분리한다. 이때, 절단 라인(SL)은 베이스 접합부(121) 및 캡 접합부(131)의 주변 영역에 해당하는 베이스 웨이퍼(120) 및 캡 웨이퍼(130) 상의 영역 내에 포함된다.S40 is a cutting step, and as illustrated in FIGS. 8 to 10, a wafer level package is separated into a plurality of filter chip packages by performing a cutting process along a cutting line SL on the wafer level package. In this case, the cutting line SL is included in an area on the base wafer 120 and the cap wafer 130 corresponding to the peripheral areas of the base junction 121 and the cap junction 131.

한편, 본 발명의 일 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지는 도 1 내지 도 5에 따라 상술한 본 발명의 일 실시예에 따른 접합 특성이 향상된 필터 칩 패키지를 제조하기 위해 필터 칩(10)을 웨이퍼 레벨 패키징(Wafer Level Packaging)한 것을 지칭한다. 즉, 본 발명의 일 실시예에 따른 접합 특성이 향상된 웨이퍼 레벨 패키지는, 도 8 내지 도 10에 도시된 바와 같이, 필터 칩(10), 베이스 웨이퍼(120), 캡 웨이퍼(130) 및 중간층(140)을 포함한다.On the other hand, the wafer level package with improved bonding characteristics according to an embodiment of the present invention is a filter chip 10 for manufacturing a filter chip package with improved bonding characteristics according to an embodiment of the present invention described above with reference to FIGS. ) Refers to wafer level packaging. That is, in the wafer level package with improved bonding characteristics according to the exemplary embodiment of the present invention, as illustrated in FIGS. 8 to 10, the filter chip 10, the base wafer 120, the cap wafer 130, and the intermediate layer ( 140).

다만, 필터 칩(10), 베이스 접합부(121), 캡 접합부(131) 및 접합층(140)은 도 1 내지 도 5에 따라 상술한 필터 칩(10), 베이스 접합부(21), 캡 접합부(31) 및 접합층(40)에 대한 설명과 동일하므로, 이들에 대한 설명은 생략하도록 한다.However, the filter chip 10, the base joining part 121, the cap joining part 131, and the joining layer 140 may be the filter chip 10, the base joining part 21, and the cap joining part described above with reference to FIGS. 1 to 5. 31) and the bonding layer 40, and the description thereof will be omitted.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the following claims and their equivalents.

1, 2: 금속층 3: 압전층
10: 필터 칩 20: 베이스
21, 121: 베이스 접합부 30: 캡
31: 캡 접합부 40, 140: 접합층
41, 141: 제1 접합층 42, 142: 제1 접합층
43, 143: 중간층 120: 베이스 웨이퍼
130: 캡 웨이퍼 143a: 제1 중간층
143b: 제2 중간층
S: 내부 공간1, 2: metal layer 3: piezoelectric layer
10: filter chip 20: base
21, 121: base junction 30: cap
31: cap junction 40, 140: bonding layer
41, 141: first bonding layer 42, 142: first bonding layer
43, 143: intermediate layer 120: base wafer
130: cap wafer 143a: first intermediate layer
143b: second intermediate layer
S: internal space

Claims (9)

베이스와 캡 사이에 마련되는 필터 칩;
필터 칩 주변을 폐곡선 형태로 둘러싸는 베이스 접합부를 그 상부에 구비한 베이스;
필터 칩의 상부에 위치하며, 베이스 접합부에 대응하는 캡 접합부를 그 하부에 구비한 캡; 및
베이스 접합부에 제1 면적으로 접합되는 제1 접합층과, 캡 접합부에 제2 면적으로 접합되는 제2 접합층을 각각 구비하여, 베이스 접합부와 캡 접합부를 접합시킴으로써 필터 칩이 포함된 밀봉의 내부 공간을 베이스와 캡 사이에 형성하는 접합층;을 포함하며,
상기 접합층은 제1 면적 및 제2 면적 보다 작은 단면적을 갖는 중간층을 더 포함하는 것을 특징으로 하는 접합 특성이 향상된 필터 칩 패키지.A filter chip provided between the base and the cap;
A base having a base junction formed on the upper portion of the filter chip surrounding the filter chip;
A cap positioned above the filter chip and having a cap junction corresponding to the base junction; And
The inner space of the sealing which contains a filter chip by providing the 1st bonding layer joined by a 1st area to a base junction part, and the 2nd bonding layer joined by a 2nd area to a cap junction part, respectively, and joining a base junction part and a cap junction part. It includes; bonding layer formed between the base and the cap,
The bonding layer further comprises an intermediate layer having a cross-sectional area smaller than the first area and the second area filter chip package with improved bonding characteristics. 제1항에 있어서,
상기 캡 접합부는 캡의 하측 면으로부터 돌출되게 형성된 캡의 연장부인 것을 특징으로 하는 접합 특성이 향상된 필터 칩 패키지.The method of claim 1,
The cap bonding part is a filter chip package with improved bonding characteristics, characterized in that the extension of the cap formed to protrude from the lower surface of the cap. 제2항에 있어서,
상기 캡 접합부는 캡의 하측 면 중에 캡 접합부에 해당하는 영역 외의 영역이 식각됨으로써 형성된 것을 특징으로 하는 접합 특성이 향상된 필터 칩 패키지.The method of claim 2,
The cap bonding part is formed by etching a region other than the region corresponding to the cap bonding portion of the lower surface of the cap, the filter chip package with improved bonding characteristics. 제2항에 있어서,
상기 베이스 접합부는 베이스의 상측 면으로부터 돌출되게 형성된 베이스의 연장부인 것을 특징으로 하는 접합 특성이 향상된 필터 칩 패키지.The method of claim 2,
The base joining portion is a filter chip package with improved bonding characteristics, characterized in that the extension of the base formed to protrude from the upper surface of the base. 제4항에 있어서,
상기 베이스 접합부는 베이스의 상측 면 중에 베이스 접합부에 해당하는 영역 외의 영역이 식각됨으로써 형성된 것을 특징으로 하는 접합 특성이 향상된 필터 칩 패키지.The method of claim 4, wherein
The base junction part is formed by etching a region other than the region corresponding to the base junction portion of the upper surface of the base, the filter chip package with improved bonding characteristics. 제1항에 있어서,
상기 중간층은 제1 접합층 및 제2 접합층과 다른 종류의 재료로 이루어진 것을 특징으로 하는 접합 특성이 향상된 필터 칩 패키지.The method of claim 1,
The intermediate layer is a filter chip package with improved bonding characteristics, characterized in that made of a different type of material than the first bonding layer and the second bonding layer. 베이스 웨이퍼와 캡 웨이퍼 사이에 마련되는 필터 칩;
필터 칩 주변을 폐곡선 형태로 둘러싸는 베이스 접합부를 그 상부에 구비한 베이스 웨이퍼;
필터 칩의 상부에 위치하며, 베이스 접합부에 대응하는 캡 접합부를 그 하부에 구비한 캡 웨이퍼; 및
베이스 접합부에 제1 면적으로 접합되는 제1 접합층과, 캡 접합부에 제2 면적으로 접합되는 제2 접합층을 각각 구비하여, 베이스 접합부와 캡 접합부를 접합시킴으로써 필터 칩이 포함된 밀봉의 내부 공간을 베이스 웨이퍼와 캡 웨이퍼 사이에 형성하는 접합층;을 포함하며,
상기 접합층은 제1 면적 및 제2 면적 보다 작은 단면적을 갖는 중간층을 더 포함하는 것을 특징으로 하는 접합 특성이 향상된 웨이퍼 레벨 패키지.A filter chip provided between the base wafer and the cap wafer;
A base wafer having a base junction portion surrounding the filter chip in a closed curve shape thereon;
A cap wafer positioned above the filter chip and having a cap junction corresponding to the base junction; And
The inner space of the sealing which contains a filter chip by providing the 1st bonding layer joined by a 1st area to a base junction part, and the 2nd bonding layer joined by a 2nd area to a cap junction part, respectively, and joining a base junction part and a cap junction part. And a bonding layer formed between the base wafer and the cap wafer.
The bonding layer further comprises an intermediate layer having a cross-sectional area smaller than the first area and the second area wafer level package with improved bonding characteristics. (a) 필터 칩 주변을 폐곡선 형태로 둘러싸는 베이스 접합부를 각각 그 상부에 구비한 베이스 웨이퍼와, 베이스 접합부에 대응하는 캡 접합부를 그 하부에 구비하며 베이스 웨이퍼의 상부에 위치하는 캡 웨이퍼를 각각 준비하는 단계;
(b) 베이스 접합부에 제1 면적으로 접합되는 접합층인 제1 접합층을 형성한 후에 제1 접합층 상에 제1 면적 보다 작은 단면적을 갖는 접합층인 제1 중간층을 형성하며, 캡 접합부에 제2 면적으로 접합되는 접합층인 제2 접합층을 형성한 후에 제2 접합층의 하부에 제2 면적 보다 작은 단면적을 갖는 접합층인 제2 중간층을 형성하는 단계; 및
(c) 제1 중간층과 제2 중간층을 접합시킴으로써 필터 칩이 포함된 밀봉의 내부 공간을 베이스 웨이퍼와 캡 웨이퍼의 사이에 형성하는 단계; 및
(d) 베이스 접합부 및 캡 접합부의 주변 영역에 해당하는 베이스 웨이퍼 및 캡 웨이퍼의 영역을 절단하는 단계;를 포함하며,
제1 중간층 및 제2 중간층의 접합으로 형성된 중간층의 단면적은 제1 면적 및 제2 면적 보다 작은 것을 특징으로 하는 접합 특성이 향상된 필터 칩 패키지의 제조 방법.(a) preparing a base wafer each having a base junction part surrounding the filter chip in the form of a closed curve at the upper part thereof, and a cap wafer part corresponding to the base junction part at a lower part thereof and positioned on the upper part of the base wafer; Doing;
(b) forming a first bonding layer, which is a bonding layer bonded to the first area at the base bonding portion, and then forming a first intermediate layer, which is a bonding layer having a cross-sectional area smaller than the first area, on the first bonding layer; Forming a second intermediate layer, which is a bonding layer having a cross-sectional area smaller than the second area, below the second bonding layer after forming the second bonding layer, the bonding layer bonded to the second area; And
(c) forming an inner space of the seal containing the filter chip between the base wafer and the cap wafer by bonding the first intermediate layer and the second intermediate layer; And
(d) cutting an area of the base wafer and the cap wafer corresponding to the peripheral area of the base junction and the cap junction;
The cross-sectional area of the intermediate layer formed by the joining of the first intermediate layer and the second intermediate layer is smaller than the first area and the second area. (a) 필터 칩 주변을 폐곡선 형태로 둘러싸는 베이스 접합부를 각각 그 상부에 구비한 베이스 웨이퍼와, 베이스 접합부에 대응하는 캡 접합부를 그 하부에 구비하며 베이스 웨이퍼의 상부에 위치하는 캡 웨이퍼를 각각 준비하는 단계;
(b) 베이스 접합부에 제1 면적으로 접합되는 접합층인 제1 접합층을 형성하고 캡 접합부에 제2 면적으로 접합되는 접합층인 제2 접합층을 형성하며, 접합층인 중간층을 형성하되 제1 접합층 상에 제1 면적 보다 작은 단면적으로 중간층을 형성하거나 제2 접합층의 하부에 제2 면적 보다 작은 단면적으로 중간층을 형성하는 단계; 및
(c) 중간층과 제1 접합층을 접합시키거나 중간층과 제2 접합층을 접합시킴으로써 필터 칩이 포함된 밀봉의 내부 공간을 베이스 웨이퍼와 캡 웨이퍼의 사이에 형성하는 단계; 및
(d) 베이스 접합부 및 캡 접합부의 주변 영역에 해당하는 베이스 웨이퍼 및 캡 웨이퍼의 영역을 절단하는 단계;를 포함하는 접합 특성이 향상된 필터 칩 패키지의 제조 방법.(a) preparing a base wafer each having a base junction part surrounding the filter chip in the form of a closed curve on top thereof, and a cap wafer portion corresponding to the base junction part at the bottom thereof and positioned on the upper part of the base wafer; Doing;
(b) forming a first bonding layer, which is a bonding layer bonded to the first area at the base junction, and a second bonding layer, which is a bonding layer bonded to the second area at the cap junction, and forming an intermediate layer as the bonding layer; Forming an intermediate layer with a cross section smaller than the first area on the first bonding layer or forming an intermediate layer with a cross section smaller than the second area below the second bonding layer; And
(c) forming an inner space of the seal containing the filter chip between the base wafer and the cap wafer by bonding the intermediate layer and the first bonding layer or bonding the intermediate layer and the second bonding layer; And
(d) cutting an area of the base wafer and the cap wafer corresponding to the peripheral area of the base junction and the cap junction; and a method of manufacturing a filter chip package having improved bonding characteristics.
KR1020180018326A 2018-02-14 2018-02-14 Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same KR102040593B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180018326A KR102040593B1 (en) 2018-02-14 2018-02-14 Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180018326A KR102040593B1 (en) 2018-02-14 2018-02-14 Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20190098409A true KR20190098409A (en) 2019-08-22
KR102040593B1 KR102040593B1 (en) 2019-11-06

Family

ID=67767246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180018326A KR102040593B1 (en) 2018-02-14 2018-02-14 Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102040593B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295246A (en) * 2005-04-05 2006-10-26 Matsushita Electric Ind Co Ltd Electronic component and manufacturing method thereof
JP2009200093A (en) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd Hollow type electronic component
JP2013125912A (en) * 2011-12-15 2013-06-24 Omron Corp Structure of joint, bonding method thereof and electronic component
KR20160146879A (en) * 2014-08-11 2016-12-21 레이던 컴퍼니 Hermetically sealed package having stress reducing layer
KR20170096721A (en) * 2016-02-17 2017-08-25 삼성전기주식회사 Acoustic wave filter device, package for manufacturing acoustic wave filter device and method for manufacturing acoustic wave filter device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295246A (en) * 2005-04-05 2006-10-26 Matsushita Electric Ind Co Ltd Electronic component and manufacturing method thereof
JP2009200093A (en) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd Hollow type electronic component
JP2013125912A (en) * 2011-12-15 2013-06-24 Omron Corp Structure of joint, bonding method thereof and electronic component
KR20160146879A (en) * 2014-08-11 2016-12-21 레이던 컴퍼니 Hermetically sealed package having stress reducing layer
KR20170096721A (en) * 2016-02-17 2017-08-25 삼성전기주식회사 Acoustic wave filter device, package for manufacturing acoustic wave filter device and method for manufacturing acoustic wave filter device

Also Published As

Publication number Publication date
KR102040593B1 (en) 2019-11-06

Similar Documents

Publication Publication Date Title
US7511595B2 (en) Multi-band filter module and method of fabricating the same
US9751109B2 (en) Acoustic wave device and method of fabricating the same
KR101829751B1 (en) Electronic device
KR100541087B1 (en) Wafer level package for micro-device and method of producing the same
KR102460753B1 (en) Element package and manufacturing method for the same
US20180102759A1 (en) Elastic wave device
US7833815B2 (en) Microelectromechanical system package and the method for manufacturing the same
KR102460754B1 (en) Element package and manufacturing method for the same
US7670878B2 (en) Method for manufacturing semiconductor package
KR102040593B1 (en) Filter chip package and wafer level package having improved bonding feature, and method for manufacturing the same
KR20040081310A (en) Package for electronic device, base substrate, electronic device and fabrication method thereof
KR102007267B1 (en) Filter chip package and wafer level package having dualgasket structure
CN109273406B (en) Packaging method of wafer-level chip
CN111245385A (en) Chip packaging module, packaging method and electronic device with module
JP2007013261A (en) Surface acoustic wave element and high frequency module employing it
KR101996844B1 (en) Filter chip package and wafer level package having diffusion barrier structure for bonding layer, and method for manufacturing the same
JP4923760B2 (en) Semiconductor package and manufacturing method thereof
US8618621B2 (en) Semiconductor device layer structure and method of fabrication
CN110690869A (en) Chip packaging method and chip packaging structure
KR20080051711A (en) Semiconductor chip package and manufacturing the same
CN104282633A (en) Semiconductor package and fabrication method thereof, semiconductor structure, semiconductor substrate and fabrication method thereof
KR20200076349A (en) Wafer level package of acoustic wave filter and fabricating method of the same
JP4476075B2 (en) Multiple wiring board
US20230361144A1 (en) Chip package and manufacturing method thereof
JP2018074051A (en) Electronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant