KR20190085657A - 지문 센서 및 그것의 동작 방법 - Google Patents

지문 센서 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190085657A
KR20190085657A KR1020180003770A KR20180003770A KR20190085657A KR 20190085657 A KR20190085657 A KR 20190085657A KR 1020180003770 A KR1020180003770 A KR 1020180003770A KR 20180003770 A KR20180003770 A KR 20180003770A KR 20190085657 A KR20190085657 A KR 20190085657A
Authority
KR
South Korea
Prior art keywords
fingerprint
voltage
pixels
signal
pixel
Prior art date
Application number
KR1020180003770A
Other languages
English (en)
Inventor
권용일
김민규
정문숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180003770A priority Critical patent/KR20190085657A/ko
Priority to US16/058,661 priority patent/US20190213374A1/en
Priority to CN201811633573.2A priority patent/CN110046539A/zh
Publication of KR20190085657A publication Critical patent/KR20190085657A/ko

Links

Images

Classifications

    • G06K9/0002—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/17—Image acquisition using hand-held instruments
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

본 발명의 실시 예에 따른 지문 센서는 제1 전압을 기반으로 사용자 지문에 의한 지문 캐패시터를 검출하여 제1 노드를 통해 검출된 지문 캐패시터에 대응하는 지문 정보를 출력하도록 구성된 지문 픽셀, 제1 노드를 통해 수신된 지문 정보를 제1 전압보다 낮은 제2 전압에 기반된 신호로 변환하여 변환된 신호를 출력하도록 구성된 전압 변환 회로, 및 제2 전압을 사용하여 변환된 신호를 기반으로 출력 신호를 출력하도록 구성된 아날로그 회로를 포함한다.

Description

지문 센서 및 그것의 동작 방법{FINGERPRINT SENSOR AND OPERATION METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 좀 더 상세하게는 지문 센서 및 그것의 동작 방법에 관한 것이다.
근래 다양한 유형의 전자 장치들이 이용되고 있다. 전자 장치는 그것에 포함되는 다양한 전자 회로/모듈/칩의 동작들에 따라 고유의 기능(들)을 제공한다. 컴퓨터, 스마트폰, 태블릿 등은 전자 장치들의 몇몇 예이다. 이러한 전자 장치들은 그것들의 다양한 기능을 제공하기 위해 많은 전자 회로/모듈/칩을 포함한다.
최근의 전자 장치들은 인증된 사용자에게 서비스를 제공하기 위한 사용자 인증 기능을 수행한다. 일 예로서, 지문 인증 방식은 전자 장치에 대하여 사용자에게 인증된 권한을 부여하기 위하여 널리 사용되는 기법이다. 지문 센서에서, 지문 인식을 정확성을 향상시키기 위하여 다양한 방법이 제공된다.
일 예로서, 지문 센서에서 사용되는 전압을 증가시킴으로써, 신호 대 잡음비를 감소시키는 방안이 있다. 그러나, 이러한 방식은 별도의 전원 회로(예를 들어, PMIC(Power management IC))를 필요로 하기 때문에, 제작 비용이 증가하거나 또는 공정 수율이 낮아지는 문제점이 있다.
본 발명은 상술된 기술적 과제를 해결하기 위한 것으로써, 본 발명은 향상된 신뢰성 및 감소된 비용을 갖는 지문 센서 및 그것의 동작 방법을 제공할 수 있다.
본 발명의 실시 예에 따른 지문 센서는 제1 전압을 기반으로 사용자 지문에 의한 지문 캐패시터를 검출하여 제1 노드를 통해 상기 검출된 지문 캐패시터에 대응하는 지문 정보를 출력하도록 구성된 지문 픽셀, 상기 제1 노드를 통해 수신된 상기 지문 정보를 상기 제1 전압보다 낮은 제2 전압에 기반된 신호로 변환하여 상기 변환된 신호를 출력하도록 구성된 전압 변환 회로, 및 상기 제2 전압을 사용하여 상기 변환된 신호를 기반으로 출력 신호를 출력하도록 구성된 아날로그 회로를 포함한다.
본 발명의 실시 예에 따른 지문 센서는 감지 노드와 연결된 제1 메탈 전극, 차폐 노드와 연결된 제1 차폐 전극, 및 상기 감지 노드 및 상기 차폐 노드와 연결된 제1 픽셀 회로를 포함하는 제1 지문 픽셀, 및 상기 제1 픽셀 회로를 제어하도록 구성된 컨트롤러를 포함하고, 상기 제1 픽셀 회로는 상기 감지 노드 및 상기 차폐 노드 사이에 연결되고 상기 컨트롤러로부터의 제1 제어 신호 또는 제2 제어 신호에 응답하여 동작하도록 구성된 제1 스위치를 포함한다.
본 발명의 실시 예에 따른 복수의 지문 픽셀들을 포함하는 지문 센서의 동작 방법은 상기 복수의 지문 픽셀들 중 제1 지문 픽셀을 활성화하는 단계, 상기 활성화된 제1 지문 픽셀의 제1 메탈 전극 및 제1 차폐 전극의 연결을 해제하는 단계, 상기 복수의 지문 픽셀들 중 상기 제1 지문 픽셀과 인접한 제2 지문 픽셀로 제공되는 제어 신호들을 기반으로 상기 제1 차폐 전극의 전위를 제어하는 단계, 및 상기 활성화된 제1 지문 픽셀로부터 사용자 지문에 의해 형성된 지문 캐패시터에 대한 정보를 획득하는 단계를 포함한다.
본 발명에 따른 지문 센서는 고전압을 기반으로 픽셀을 구동하고, 저전압을 기반으로 아날로그 회로를 구동할 수 있다. 고전압을 기반으로 픽셀을 구동함으로써, 신호 대 잡음비(SNR)를 개선할 수 있으며, 아날로그 회로는 저전압을 기반으로 기반으로 동작함으로써, 별도의 외부 전원 회로 없이 동작할 수 있다.
또한 본 발명에 따른 지문 센서는 별도의 액티브 블록(예를 들어, 단위 이득 버퍼 등)없이 활성 픽셀의 차폐 전극을 특정 전위로 유지할 수 있다. 따라서, 향상된 신뢰성 및 감소된 비용을 갖는 지문 센서 및 그것의 동작 방법이 제공된다.
도 1은 본 발명에 따른 전자 장치를 예시적으로 보여주는 도면이다.
도 2는 도 1의 지문 센서를 보여주는 도면이다.
도 3은 도 2의 지문 센서를 좀 더 상세하게 보여주는 블록도이다.
도 4는 도 3의 지문 픽셀, 전압 변환 회로, 및 아날로그 회로를 구체적으로 보여주는 회로도이다.
도 5는 도 4의 회로도에 따른 지문 센서를 구동하기 위한 다양한 스위칭 신호들을 보여주는 타이밍도이다.
도 6은 본 발명의 실시 예에 따른 지문 센서를 보여주는 도면이다.
도 7은 도 6의 제1 지문 픽셀을 상세하게 보여주는 도면이다.
도 8은 도 6의 지문 센서의 구동 방식을 설명하기 위한 도면이다.
도 9a 내지 도 9d는 도 8에 도시된 제어 신호들에 따른 활성 픽셀 및 차폐 픽셀들을 예시적으로 보여주는 회로도들이다.
도 10은 본 발명에 따른 지문 센서의 구동 방법을 설명하기 위한 도면이다.
도 11은 도 6의 지문 센서의 구동 방법을 보여주는 순서도이다.
도 12는 본 발명의 실시 예에 따른 지문 센서가 적용된 전자 장치를 예시적으로 보여주는 도면이다.
도 13은 본 발명에 따른 지문 센서가 적용된 전자 장치의 예시적인 구현을 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명에 따른 전자 장치(10)를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 전자 장치(10)는 패널(11) 및 지문 센서(100)를 포함할 수 있다. 예시적인 실시 예에서, 전자 장치(10)는 스마트폰, 태블릿, 컴퓨터 등과 같은 개인용 휴대 단말기 또는 이동식 전자 장치일 수 있다.
패널(11)은 사용자와의 인터페이싱을 제공할 수 있다. 예를 들어, 사용자는 패널(11)을 통해 전자 장치(10)에서 제공되는 다양한 정보를 볼 수 있다. 또는 사용자는 패널(11)을 통해 전자 장치(10)에 다양한 정보를 입력할 수 있다. 이를 위하여, 패널(11)은 사용자의 터치를 감지하기 위한 터치 패널 또는 사용자에게 정보를 표시하기 위한 표시 패널을 포함할 수 있다.
지문 센서(100)는 사용자의 지문을 감지하고, 감지된 지문을 기반으로 인증 동작을 수행할 수 있다. 즉, 지문 센서(100)는 사용자 인증 기능을 제공하는 지문 감지 센서 또는 지문 인식 센서일 수 있다. 예시적인 실시 예에서, 본 발명에 따른 지문 센서(100)는 패시브 방식에 따라 동작하는 정전 용량형 지문 센서일 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 1에 도시된 바와 같이, 지문 센서(100)는 전자 장치(10)의 물리 버튼(또는 홈 버튼)에 내장될 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 지문 센서(100)는 전자 장치(10)의 다른 위치(예를 들어, 측면, 또는 후면 등)에 위치할 수 있다. 또는 지문 센서(100)는 패널(11)과 중첩되도록 제공될 수 있다.
예시적인 실시 예에서, 지문 센서(100)는 하나의 칩(즉, 단일 칩)으로 구현될 수 있다. 예를 들어, 지문 센서(100)는 사용자의 지문을 검출하기 위한 지문 픽셀 어레이 및 지문 픽셀 어레이를 구동하기 위한 컨트롤러를 포함할 수 있고, 지문 픽셀 어레이 및 컨트롤러는 동일한 반도체 기판 상에 형성될 수 있다.
예시적인 실시 예에서, 지문 센서(100)에 포함된 지문 픽셀 어레이는 제1 전압 레벨을 기반으로 동작할 수 있고, 지문 센서(100)에 포함된 지문 픽셀 어레이를 제어하기 위한 컨트롤러는 제1 전압 레벨보다 낮은 제2 전압 레벨을 기반으로 동작할 수 있다. 즉, 지문 센서(100)의 지문 픽셀 어레이에서 고전압을 기반으로 동작함으로써, 검출된 지문 정보에 대한 신호 대 잡음비(SNR; signal to noise ratio)를 감소시킬 수 있다. 또한, 지문 센서(100)의 컨트롤러가 저전압을 기반으로 동작함으로써, 별도의 외부 전원 회로 없이 고성능의 지문 센서(100)가 제공된다. 상술된 지문 센서(100)에 대한 상세한 설명 및 구조는 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
도 2는 도 1의 지문 센서(100)를 보여주는 도면이다. 도 1 및 도 2를 참조하면, 지문 센서(100)는 지문 픽셀 어레이(110) 및 컨트롤러(120)를 포함할 수 있다. 지문 픽셀 어레이(110)는 복수의 지문 픽셀들을 포함할 수 있다. 복수의 지문 픽셀들 각각은 사용자의 지문(FP)을 검출하기 위한 메탈 전극(ME)을 각각 포함할 수 있다.
예를 들어, 사용자의 지문(FP)이 지문 픽셀 어레이(110)의 제1 내지 제4 메탈 전극들(ME1~ME4) 상에 접촉 또는 접근할 수 있다. 이 경우, 제1 내지 제4 메탈 전극들(ME1~ME4) 및 사용자 지문(FP) 사이에 지문 캐패시터가 형성될 수 있다. 지문 캐패시터는 사용자의 지문 및 메탈 전극 사이에 형성되는 캐패시터를 가리킬 수 있다.
예를 들어, 제1 내지 제4 메탈 전극들(ME1~ME4) 각각과 사용자의 지문(FP) 사이에 제1 내지 제4 지문 캐패시터들(CF1~CF4)이 발생할 수 있다. 사용자의 지문(FP)의 융선(Ridge) 및 골(Valley)에 따라 제1 내지 제4 지문 캐패시터들(CF1~CF4)의 값이 다를 수 있다.
제1 및 제3 메탈 전극들(ME1, ME3)은 사용자 지문(FP)의 융선(Ridge)과 접촉될 수 있고, 제2 및 제4 메탈 전극들(ME2, ME4)은 사용자 지문(FP)의 골(Valley)과 접촉될 수 있다. 이 경우, 제1 및 제3 메탈 전극들(ME1, ME3) 상의 제1 및 제3 지문 캐패시터들(CF1, CF3)은 제2 및 제4 메탈 전극들(ME2, ME4) 상의 제2 및 제4 지문 캐패시터들(CF2, CF4)의 값과 다를 것이다.
컨트롤러(120)는 제1 내지 제4 메탈 전극들(ME1~ME4) 상에서 사용자의 지문(FP)에 의해 형성되는 제1 내지 제4 지문 캐패시터들(CF1~CF4)의 값들을 지문 정보(FI)로서 수신하고, 수신된 지문 정보(FI)를 기반으로 사용자의 지문(FP)을 감지할 수 있다. 예시적으로, 지문 정보(FI)는 고전압에 기반된 아날로그 전압 또는 아날로그 신호일 수 있다.
예시적인 실시 예에서, 제1 전압을 기반으로 지문 픽셀 어레이(110)의 제1 내지 제4 메탈 전극들(ME1~ME4)이 구동될 수 있고, 컨트롤러(120)는 제1 전압보다 낮은 제2 전압을 기반으로, 지문 정보(FI)를 처리할 수 있다.
도 3은 도 2의 지문 센서(100)를 좀 더 상세하게 보여주는 블록도이다. 간결한 설명을 위하여, 지문 픽셀 어레이(110)에서 하나의 지문 픽셀(PIX)만 도시되나, 본 발명의 범위가 이에 한정되는 것은 아니며, 픽셀 어레이(110)는 복수의 픽셀들을 더 포함할 수 있다. 도 2 및 도 3을 참조하면, 지문 센서(100)는 지문 픽셀 어레이(110) 및 컨트롤러(120)를 포함할 수 있다.
컨트롤러(120)는 전압 변환 회로(121), 아날로그 회로(122)(AFE; Analog Front End), 멀티플렉서(123), 제어 회로(124), 아날로그 디지털 컨버터(125)(ADC; Analog to Digital Converter), 디지털 신호 처리기(126), 전압 발생기(127), 및 고전압 펄스 발생기(128)를 포함할 수 있다.
전압 변환 회로(121)는 지문 픽셀 어레이(110)의 지문 픽셀(PIX)로부터의 지문 정보(FI)의 레벨을 변환하도록 구성될 수 있다. 예를 들어, 앞서 설명된 바와 같이, 지문 픽셀 어레이(110)의 지문 픽셀(PIX)은 고전압을 기반으로 동작할 수 있다. 즉, 지문 픽셀(PIX)에 포함된 다양한 소자들(예를 들어, 스위치)은 고전압 기반의 소자일 수 있다. 이 경우, 지문 픽셀(PIX)로부터 출력되는 지문 정보(FI)는 고전압 레벨에 기반된 신호일 것이다. 전압 변환 회로(121)는 지문 픽셀(PIX)로부터 출력되는 고전압 레벨의 지문 정보(FI)를 저전압 레벨로 변환할 수 있다. 예시적으로, 전압 변환 회로(121)는 제어 회로(124)의 제어에 따라 전압 발생기(127)로부터의 고전압(VH)을 사용하여 상술된 전압 변환 동작을 수행할 수 있다.
아날로그 회로(122)는 전압 변환 회로(121)로부터 변환된 신호를 처리하도록 구성될 수 있다. 예를 들어, 아날로그 회로(122)는 제어 회로(124)의 제어에 따라 전압 발생기(127)로부터의 저전압(VL)을 사용하여 전압 변환 회로(121)로부터 변환된 신호를 처리하도록 구성될 수 있다. 즉, 아날로그 회로(122)에 포함된 다양한 소자들은 저전압에 기반된 소자들일 수 있다.
멀티플렉서(123)는 아날로그 회로(122)로부터 처리된 신호를 다중화할 수 있다. 예를 들어, 아날로그 회로(122)는 복수의 지문 픽셀들로부터의 지문 정보(FI)를 동시에 또는 순차적으로 처리할 수 있다. 멀티플렉서(123)는 제어 회로(124)의 제어에 따라 아날로그 회로(122)로부터 처리된 신호들을 ADC(125)로 순차적으로 제공할 수 있다.
제어 회로(124)는 컨트롤러(120)의 제반 동작을 제어할 수 있다. 예를 들어, 제어 회로(124)는 사용자 지문(FP)을 검출하기 위하여, 지문 픽셀(PIX), 전압 변환 회로(121), 아날로그 회로(122), 및 멀티플렉서(123)를 제어할 수 있다. 예시적으로, 제어 회로(124)는 상술된 구성 요소들을 제어하기 위한 다양한 제어 신호들 또는 스위칭 신호들을 생성할 수 있다.
ADC(125)는 멀티플렉서(123)로부터의 신호를 디지털 신호로 변환하여 디지털 신호 처리기(126)로 제공할 수 있다. DSP(126)는 ADC(125)로부터의 디지털 신호를 처리하여 최종적으로 사용자 지문에 대한 이미지를 생성할 수 있다.
전압 발생기(127)는 고전압(VH) 및 저전압(VL)을 생성할 수 있다. 예시적으로 고전압(VH)은 지문 픽셀 어레이(110)의 지문 픽셀(PIX)을 구동하는데 사용되는 전압일 수 있다. 저전압(VL)은 아날로그 회로(122)에서 사용되는 전압일 수 있다.
고전압 펄스 발생기(128)는 고전압(VH)을 사용하여 고전압 펄스(VHP)를 생성할 수 있다. 예시적으로 고전압 펄스(VHP)는 사용자의 지문(FP)을 감지하기 위하여 지문 픽셀(PIX)로 제공될 수 있다.
도 3에 도시된 컨트롤러(120)는 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 컨트롤러(120)는 저장 회로, 기준 전압 발생기, 오실레이터, 타이밍 컨트롤러 등과 같은 다른 구성 요소들을 더 포함할 수 있다.
도 4는 도 3의 지문 픽셀(PIX), 전압 변환 회로(121), 및 아날로그 회로(122)를 구체적으로 보여주는 회로도이다. 예시적으로, 도 4에 도시된 지문 픽셀(PIX), 전압 변환 회로(121), 및 아날로그 회로(122)는 단순히 본 발명의 기술적 사상을 용이하게 설명하기 위한 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
또한 본 발명의 기술적 사상을 용이하게 설명하기 위하여 각 구성요소들이 도 4에서 구분되어 도시되어 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 전압 변환 회로(121)가 아날로그 회로(122)에 포함될 수 있거나 또는 고전압 펄스 발생기(128)가 지문 픽셀(PIX) 내부에 포함될 수 있다. 비록 도면에 도시되지는 않았으나, 도 4에 도시된 다양한 소자들은 제어 회로(124) 또는 별도의 기능 블록에 의해 제어될 수 있다.
도 3 및 도 4를 참조하면, 지문 센서(100)는 지문 픽셀(PIX), 전압 변환 회로(121), 아날로그 회로(122), 및 고전압 펄스 발생기(128)를 포함할 수 있다.
고전압 펄스 발생기(128)는 제1 고전압 스위치(HSW1) 및 제2 고전압 스위치(HSW2)를 포함할 수 있다. 제1 고전압 스위치(HSW1)의 일단은 고전압(VH)을 수신하고, 타단은 감지 노드(sn)와 연결될 수 있다. 제2 고전압 스위치(HSW2)의 일단은 접지 단자와 연결되고, 타단은 감지 노드(sn)와 연결될 수 있다. 제1 및 제2 고전압 스위치들(HSW1, HSW2)의 동작에 의해 고전압 펄스(VHP)가 생성될 수 있다. 고전압 펄스(VHP)는 지문 픽셀(PIX)로 제공될 수 있다.
지문 픽셀(PIX)은 메탈 전극(ME; Metal Electrode), 차폐 전극(SE; Shielding Electrode), 제3 고전압 스위치(HSW3)를 포함할 수 있다. 메탈 전극(ME)은 감지 노드(sn)와 연결될 수 있다. 메탈 전극(ME)은 사용자 지문(FP)에 의한 정전 용량 변화를 감지하기 위한 전극일 수 있다. 즉, 메탈 전극(ME)과 사용자 지문(FP) 사이의 지문 캐패시터(CF)에 대응하는 값이 지문 정보(FI)로서 제공될 수 있다.
차폐 전극(M3)은 기판 상에서 형성되는 기생 캐패시턴스를 제거하기 위하여 메탈 전극(ME)과 동일한 전위를 유지할 수 있다. 즉, 차폐 전극(M3)의 전위를 메탈 전극(ME)과 동일하게 함으로써, 기판 상에서 형성되는 기생 캐패시턴스의 영향이 제거될 수 있다.
제3 고전압 스위치(HSW3)의 일단은 감지 노드(sn)와 연결되고, 타단은 제1 노드(n1)와 연결될 수 있다. 제3 고전압 스위치(HSW3)의 동작에 의해 지문 캐패시터(CF)에 대응하는 값이 제1 노드(n1)로 제공될 수 있다.
전압 변환 회로(121)는 제1 중간 스위치(MSW1), 제1 저항(R1), 제2 저항(R2), 및 중간 캐패시터(CM)를 포함할 수 있다. 제1 중간 스위치(MSW1)의 일단은 제1 노드(n1)와 연결되고, 타단은 제1 저항(R1)의 일단과 연결될 수 있다. 제1 저항(R1)의 타단은 고전압(VH)을 수신할 수 있다. 제2 저항(R2)의 일단은 제1 저항(R1)의 일단과 연결되고, 타단은 접지 단자와 연결될 수 있다. 예시적으로, 제1 및 제2 저항들(R1, R2)의 저항값은 서로 동일할 수 있다. 즉, 제1 중간 스위치(MSW1)의 동작에 의해 제1 노드(n1)의 전압은 VH/2로 유지될 수 있다.
중간 캐패시터(CM)는 제1 노드(n1) 및 제2 노드(n2) 사이에 연결될 수 있다. 예시적으로, 중간 캐패시터(CM)의 값은 지문 캐패시터(CF)와 비교하여 매우 클 수 있다. 예시적으로, 중간 캐패시터(CM)는 제1 노드(n1)의 전압 및 제2 노드(n2)의 전압을 각각 특정한 전압들로 유지하기 위한 배터리 캐패시터로서 동작할 수 있다.
아날로그 회로(122)는 제1 내지 제6 저전압 스위치들(LSW1~LSW6), 제1 및 제2 리셋 스위치들(RST1, RST2), 캐패시터들(CPC, C1, C2, C3, CN), 비교기(COMP), 및 차동 회로(DIF)를 포함할 수 있다. 예시적으로 캐패시터들(CPC, C1, C2, C3, CN)은 신호 처리를 위하여 또는 적절한 신호 이득을 얻기 위한 가변 캐패시터들일 수 있다.
제1 저전압 스위치(LSW1)의 일단은 접지 단자와 연결되고, 타단은 캐패시터(CPC)의 일단과 연결될 수 있다. 제2 저전압 스위치(LSW2)의 일단은 저전압(VL)을 수신하고, 타단은 캐패시터(CPC)의 일단과 연결될 수 있다. 캐패시터(CPC)의 타단은 접지 단자와 연결될 수 있다. 제1 및 제2 저전압 스위치들(LSW1, LSW2)의 동작에 의해 저전압 펄스(VLP)가 생성될 수 있다. 예시적으로, 저전압 펄스(VLP)의 스윙 레벨은 고전압 펄스(VHP)의 스윙 레벨보다 낮을 수 있다. 저전압 펄스(VLP)의 위상은 고전압 펄스(VHP)의 위상의 반대일 수 있다.
제4 저전압 스위치(LSW4)는 제2 노드(n2) 및 캐패시터(CPC)의 일단 사이에 연결될 수 있다. 제4 저전압 스위치(LSW4)의 동작에 의해 저전압 펄스(VLP)가 제2 노드(n2)로 제공될 수 있다.
비교기(COMP)의 제1 입력 단자(+단)는 중간 전압(VCM)을 수신하고, 제2 입력 단자(-단)는 제2 노드(n2)와 연결될 수 있고, 출력 단자는 제3 노드(n3)와 연결될 수 있다. 제1 캐패시터(C1)는 제2 노드(n2) 및 제3 노드(n3) 사이에 연결될 수 다. 제3 저전압 스위치(LSW3)는 제2 노드(n2) 및 제3 노드(n3) 사이에 연결될 수 있다.
캐패시터(CN)는 제3 노드(n3) 및 제5 저전압 스위치(LSW5)의 일단 사이에 연결되고, 제5 저전압 스위치(LSW5)의 타단은 차동 회로(DIF)의 제2 입력 단자(-단)와 연결될 수 있다. 제6 저전압 스위치(LSW6)는 제5 저전압 스위치(LSW5)의 일단 및 차동 회로(DIF)의 제1 입력 단자(+단) 사이에 연결될 수 있다.
제2 캐패시터(C2)는 차동 회로(DIF)의 제2 입력 단자(-단) 및 제1 출력 단자(+단) 사이에 연결되고, 제1 리셋 스위치(RST1)는 차동 회로(DIF)의 제2 입력 단자(-단) 및 제1 출력 단자(+단) 사이에 연결될 수 있다. 제3 캐패시터(C3)는 차동 회로(DIF)의 제1 입력 단자(+단) 및 제2 출력 단자(-단) 사이에 연결되고, 제2 리셋 스위치(RST2)는 차동 회로(DIF)의 제1 입력 단자(+단) 및 제2 출력 단자(-단) 사이에 연결될 수 있다. 차동 회로(DIF)로부터의 출력들(Vp, Vn)은 멀티플렉서(123)로 제공될 수 있다.
도 4에 도시된 회로도를 참조하면, 지문 픽셀(PIX)은 고전압 펄스(VHP)(즉, 고전압(VH)에 기반된 신호)를 기반으로 동작하고, 아날로그 회로(122)는 저전압(VL)을 기반으로 동작한다. 이 때, 전압 변환 회로(121)는 지문 픽셀(PIX)로부터의 고전압 신호가 아날로그 회로(122)에서 사용 가능하도록 저전압 레벨로 변환하도록 구성될 수 있다.
예시적으로, 전압 변환 회로(121)의 중간 캐패시터(CM)는 배터리 캐패시터(battery capacitor)와 유사한 기능을 수행함으로써, 제1 노드(n1) 및 제2 노드(n2)의 전압을 각각 VH/2 및 VCM의 레벨로 일정하게 유지할 수 있다. 이 경우, 지문 캐패시터(CF)에 의한 정보만 제1 노드(n1)로부터 제2 노드(n2)로 제공될 수 있다. 예를 들어, 센싱 노드(sn)의 전압(Vsn)은 수학식 1과 같을 수 있다.
Figure pat00001
수학식 1을 참조하면, Vsn은 센싱 노드(sn)의 전압이고, CF는 메탈 전극(ME) 및 사용자 지문(FP) 사이의 지문 캐패시터(CF)의 값이고, CM은 중간 캐패시터(CM)의 값이고, VH는 고전압이다. 예시적으로, 고전압은 약 10V일 수 있다. 예시적으로, CF의 값은 CM에 비하여 매우 작을 수 있다. 이 경우, 제3 노드(n3)의 전압(Vbo)은 수학식 2와 같이 표현될 수 있다.
Figure pat00002
수학식 2를 참조하면, Vbo는 제3 노드(n3)의 전압이고, C1은 제1 캐패시터(C1)의 캐패시턴스 값이다. 나머지 인수들은 앞서 설명되었으므로, 이에 대한 설명은 생략된다. 수학식 2에 표현된 바와 같이, 중간 캐패시터(CM)의 값이 지문 캐패시터(CF)의 값보다 매우 큰 경우, 제3 노드(n3)의 전압(Vbo)은 지문 캐패시터(CF)에 대한 함수로 표현될 수 있다. 즉, 중간 캐패시터(CM)의 값이 지문 캐패시터(CF)의 값보다 매우 큰 경우, 지문 캐패시터(CF)의 값이 정상적으로 검출되며, 중간 캐패시터(CM)에 의한 출력 전압들(Vp, Vn)의 변화는 거의 없을 것이다.
도 5는 도 4의 회로도에 따른 지문 센서(100)를 구동하기 위한 다양한 스위칭 신호들을 보여주는 타이밍도이다. 간결한 설명을 위하여, 각 스위치들을 구동하기 위한 제1 내지 제6 스위칭 신호들(SS1~SS6)이 예시적으로 도시된다. 설명의 편의를 위하여, 특정 스위칭 신호가 하이 레벨인 경우 대응하는 스위치가 턴-온되고, 로우 레벨인 경우 대응하는 스위치가 턴-오프되는 것으로 가정한다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 3 내지 도 5를 참조하면, 제어 회로(124)는 제1 내지 제6 스위칭 신호들(SS1~SS6)을 생성할 수 있다. 제1 및 제2 리셋 스위치들(RST1, RST2)은 리셋 신호(RST)에 응답하여 동작할 수 있다. 제1 고전압 스위치(HSW1) 및 제1 저전압 스위치(LSW1)는 제1 스위칭 신호(SS1)에 응답하여 동작할 수 있다. 제2 고전압 스위치(HSW2) 및 제2 저전압 스위치(LSW2)는 제2 스위칭 신호(SS2)에 응답하여 동작할 수 있다.
제3 고전압 스위치(HSW3) 및 제4 저전압 스위치(LSW4)는 제3 스위칭 신호(SS3)에 응답하여 동작할 수 있다. 중간 스위치(MSW), 및 제3 저전압 스위치(LSW3)는 제4 스위칭 신호(SS4)에 응답하여 동작할 수 있다. 예시적으로, 제3 및 제4 스위칭 신호들(SS3, SS4)은 서로 상보적일 수 있다.
제5 저전압 스위치(LSW5)는 제5 스위칭 신호(SS5)에 응답하여 동작할 수 있다. 제6 저전압 스위치(LSW6)는 제6 스위칭 신호(SS6)에 응답하여 동작할 수 있다.
계속해서 도 3 내지 도 5를 참조하면, 하이 레벨의 리셋 신호(RST)에 응답하여 제1 및 제2 리셋 스위치들(RST1, RST2)이 턴-온된다. 이 경우, 제1 및 제2 출력 전압들(Vp, Vn)의 레벨이 리셋될 수 있다.
이후, 제1 시점(t1)에서, 제3 스위칭 신호(SS3)에 응답하여 제3 고전압 스위치(HSW3) 및 제4 저전압 스위치(LSW4)가 턴-온될 수 있다. 이 경우, 제3 고전압 스위치(HSW3)의 동작에 의해 감지 노드(sn)의 전압이 제2 노드(n2)로 제공되고, 이에 따라 제3 노드(n3)의 전압(Vbo)이 소정의 레벨만큼 증가할 수 있다.
이후, 제2 시점(t2)에서, 제2 스위칭 신호(SS2)에 응답하여 제2 고전압 스위치(HSW2) 및 제2 저전압 스위치(HSW2)가 턴-온되고, 이에 따라 고전압 펄스(VHP)가 접지 전압이 되고, 저전압 펄스(VLP)가 저전압(VL)이 된다. 제4 스위칭 신호(SS4)에 응답하여 중간 스위치(MSW) 및 제3 저전압 스위치(LSW3)가 턴-온 되고, 이에 따라 제1 노드(n1)의 전압이 VH/2가 되고, 제2 노드(n2) 및 제3 노드(n3)의 전압(Vbo)이 중간 전압(VCM)이 된다. 제5 스위칭 신호(SS5)에 응답하여 제5 저전압 스위치(LSW5)가 턴-온되고, 이에 따라, 제2 출력 전압(Vn)이 소정의 레벨만큼 낮아질 수 있다. 이는 제3 노드(n3)의 전압(Vbo)이 낮아졌기 때문이다.
이 후, 제3 시점(t3)에서, 제3 스위칭 신호(SS3)에 응답하여 제3 고전압 스위치(HSW3) 및 제4 저전압 스위치(LSW4)가 턴-온될 수 있다. 이 경우, 제3 고전압 스위치(HSW3)의 동작에 의해 감지 노드(sn)의 전압이 제2 노드(n2)로 제공되고, 이에 따라 제3 노드(n3)의 전압(Vbo)이 소정의 레벨만큼 감소할 수 있다. 이는 이전 제2 시점(t2)의 동작에 의해 감지 노드(sn)의 전압이 접지 레벨로 낮아졌기 때문이다. 제3 노드(n3)의 전압(Vbo)의 변화에 따라 제2 출력 전압(Vn)이 소정의 레벨만큼 낮아질 수 있다.
이후, 제4 시점(t4)에서, 제1 스위칭 신호(SS1)에 응답하여, 제1 고전압 스위치(HSW1) 및 제1 저전압 스위치(LSW1)가 턴-온되고, 이에 따라 고전압 펄스(VHP)가 고전압(VH)이 되고, 저전압 펄스(VLP)가 접지 전압이 된다. 제4 스위칭 신호(SS4)에 응답하여, 중간 스위치(MSW) 및 제3 저전압 스위치(LSW3)가 턴-온되고, 이에 따라, 제1 노드(n1)의 전압이 VH/2가 되고, 제2 노드(n2)의 전압이 중간 전압(VCM)이 된다. 이에 따라, 제3 노드(n3)의 전압이 중간 전압(VCM)이 될 수 있다. 제6 스위칭 신호(SS6)에 응답하여 제6 저전압 스위치(LSW6)가 턴-온되고, 이에 따라, 제1 출력 전압(Vp)이 소정의 레벨만큼 증가할 수 있다.
이후, 제5 시점(t5)에서, 제3 스위칭 신호(SS3)에 응답하여, 제3 고전압 스위치(HSW3) 및 제4 저전압 스위치(LSW4)가 턴-온될 수 있다. 이 경우, 제3 고전압 스위치(HSW3)의 동작에 의해 감지 노드(sn)의 전압이 제2 노드(n2)로 제공되고, 이에 따라 제3 노드(n3)의 전압(Vbo)이 소정의 레벨만큼 증가할 수 있다. 이는 이전 제4 시점(t2)의 동작에 의해 감지 노드(sn)의 전압이 고전압 레벨로 증가했기 때문이다. 제3 노드(n3)의 전압(Vbo)의 변화에 따라 제2 출력 전압(Vn)이 소정의 레벨만큼 증가할 수 있다.
상술된 바와 같은 동작을 반복 수행함으로써, 제1 출력 전압(Vp)은 점진적으로 증가할 수 있고, 제2 출력 전압(Vn)은 점진적으로 감소할 수 있다. 이 때, 최종적으로 출력되는 출력 전압은 수학식 3과 같을 수 있다.
Figure pat00003
수학식 3을 참조하면, Vp,Vn은 각각 제1 및 제2 출력 전압들을 가리키고, CS는 도 4에 도시된 바와 같이, 감지 노드(sn) 및 기판 사이의 기생 캐패시턴스 값을 가리키고, CPC는 캐패시터(CPC)의 캐패시턴스 값을 가리키고, CN은 캐패시터(CN)의 값을 가리키고, C2는 제2 캐패시터(C2)의 값을 가키리고, N은 적분 횟수를 가킨다. 즉, 도 4의 아날로그 회로(122)는 제2 노드(n2)의 신호를 적분하도록 구성된 적분기를 포함할 수 있다. 예시적으로, 적분기는 도 4의 아날로그 회로(122)의 제3 내지 제6 저전압 스위치들(LSW3~LSW6), 제1 및 제2 리셋 스위치들(RST1, RST2), 캐패시터들(C1, C2, C3, CN), 비교기(COMP), 및 차동 회로(DIF)를 포함할 수 있다.
수학식 3에 표현된 바와 같이, 아날로그 회로(122)는 지문 픽셀(PIX)로부터의 신호를 누적하여 제1 및 제2 출력 전압들(Vp, Vn)을 출력할 수 있다. 이 때, 수학식 2를 참조하여 설명된 바와 같이, 지문 캐패시터(CF)와 비교하여 중간 캐패시터(CM)의 값이 매우 클 경우, 제3 노드(n3)의 전압(Vbo)은 수학식 2와 같을 수 있다. 수학식 2 및 수학식 3을 조합할 경우, 최종적인 제1 및 제2 출력 전압(Vp, Vn)은 제3 노드(n3)의 전압(Vbo)에 대한 함수로 표현될 수 있다. 또한, 수학식 2에 표현된 바와 같이, 제3 노드(n3)의 전압(Vbo)은 지문 캐패시터(CF)에 대한 함수이다.
즉, 결론적으로, 본 발명에 따른 아날로그 회로(122)로부터 출력되는 제1 및 제2 출력 전압들(Vp, Vn)은 지문 캐패시터(CF)에 대한 함수로 표현될 수 있다. 다시 말해서, 제1 및 제2 출력 전압들(Vp, Vn)을 기반으로 지문 캐패시터(CF)의 값이 도출될 수 있으며, 이를 기반으로 사용자 지문(FP)에 대한 정보가 획득될 수 있다.
상술된 바와 같이, 본 발명에 따른 지문 센서(100)는 고전압(VH)을 사용하여 지문 픽셀(PIX)을 구동하고, 저전압(VL)을 사용하여 지문 픽셀(PIX)로부터의 신호를 처리하여, 최종적으로 사용자 지문에 대한 정보를 획득할 수 있다. 즉, 고전압(VH)을 사용하여 지문 픽셀(PIX)을 구동함으로써, 지문 픽셀(PIX)로부터의 출력 신호(즉, 지문 캐패시터(CF)에 대한 정보)의 신호 대 잡음비(SNR)를 감소시킬 수 있다. 또한 저전압(VL)을 사용하여 아날로그 회로(122)를 구동함으로써, 별도의 외부 전원 또는 전원 회로 없이 지문 센서(100)가 구동될 수 있다. 따라서, 향상된 성능 및 감소된 비용을 갖는 지문 센서가 제공된다.
도 6은 본 발명의 실시 예에 따른 지문 센서(200)를 보여주는 도면이다. 간결한 설명을 설명을 위하여, 2개의 지문 픽셀들(PIX1, PIX2)이 도 6에 도시되나, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 6을 참조하면, 지문 센서(200)는 지문 픽셀 어레이(210) 및 컨트롤러(220)를 포함할 수 있다. 컨트롤러(220)는 전압 변환 회로(221), 아날로그 회로(222), 제어 회로(223), 전압 발생기(227), 및 고전압 펄스 발생기(228)를 포함할 수 있다. 컨트롤러(220), 전압 변환 회로(221), 아날로그 회로(222), 제어 회로(223), 전압 발생기(227), 및 고전압 펄스 발생기(228)는 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
지문 픽셀 어레이(210)는 제1 및 제2 지문 픽셀들(PIX1, PIX2)을 포함할 수 있다. 제1 지문 픽셀(PIX1)은 제1 메탈 전극(ME1), 제1 차폐 전극(SE1), 및 제1 지문 픽셀 회로(211)를 포함할 수 있다. 제2 지문 픽셀(PIX2)은 제2 메탈 전극(ME2), 제2 차폐 전극(SE2), 및 제2 지문 픽셀 회로(212)를 포함할 수 있다. 이하에서, 제1 및 제2 지문 픽셀들(PIX1, PIX2)의 구조는 서로 유사하므로, 제1 지문 픽셀(PIX1)을 기준으로 본 발명의 실시 예가 설명된다.
제1 지문 픽셀(PIX1)의 제1 메탈 전극(ME1)은 사용자 지문(FP)과 접촉되는 전극으로서, 지문 캐패시터(CF)를 검출하기 위한 전극일 수 있다. 제1 차폐 전극(SE1)은 제1 메탈 전극(ME1) 및 기판(미도시) 사이의 기생 캐패시터에 의한 영향을 제거하기 위하여, 특정 전압으로 구동되는 전극일 수 있다.
예를 들어, 앞서 설명된 지문 캐패시터(CF)는 사용자 지문(FP)의 융선(Ridge) 또는 골(Valley)에 따라 변화하기 때문에, 매우 작은 값(예를 들어, 약 10fF 이하)일 수 있다. 반면에, 제1 메탈 전극(ME1) 및 기판 사이의 기생 캐패시터의 값은 지문 캐패시터(CF)에 비하여 큰 값일 수 있다. 이 경우, 수학식 3에 기재된 바와 같이, 상대적으로 큰 기생 캐패시터(CS)의 영향에 의해 지문 캐패시터(CF)의 값이 정확하게 검출되지 않을 수 있으며, 이로 인하여 사용자 지문(FP)에서 정확한 융선 및 골이 검출되지 않을 수 있다. 이 경우, 제1 메탈 전극(ME1) 하부에 위치한 제1 차폐 전극(SE1)의 전압을 제1 메탈 전극(ME1)과 동일한 전압으로 유지시킴으로써, 상술된 기생 캐패시터에 의한 영향을 상쇄 또는 제거시킬 수 있다.
종래의 지문 센서는, 차폐 전극의 전위를 제어하기 위하여, 동일한 지문 픽셀에서 메탈 전극과 차폐 전극 사이에 연결된 액티브 블록(예를 들어, 단위 이득 버퍼(unit gain buffer))을 통해 차폐 전극의 전위를 제어한다. 이 경우, 액티브 블록의 사용으로 인하여, 소비 전력이 증가하게 되고, 각 지문 픽셀에서의 액티브 블록의 이득 오차로 인하여, 각 지문 픽셀에서의 차폐 전위가 달라지게 되고, 이로 인하여, 지문 픽셀로부터의 출력 오차가 발생하게 된다.
본 발명에 따른 지문 픽셀 회로(211)는 액티브 블록을 사용하지 않고, 주변 지문 픽셀로 제공되는 신호들을 기반으로 제1 차폐 전극(SE1)의 전위를 제어할 수 있다. 이에 따라, 전력 소모가 감소될 수 있다. 또한, 주변 지문 픽셀로 제공되는 신호들을 사용하여 제1 차폐 전극(SE1)의 전위를 제어하기 때문에, 제1 차폐 전극(SE1)에서 발생하는 오차가 주변 지문 픽셀들에서 동일한 오차가 발생할 것이다. 따라서, 각 지문 픽셀들에서의 오차를 용이하게 제거할 수 있다.
예를 들어, 제1 지문 픽셀(PIX1)이 활성 픽셀(active pixel)로서 동작하는 경우, 제2 지문 픽셀(PIX2)은 차폐 픽셀(Shielding pixel)로서 동작할 수 있다. 예시적으로, 활성 픽셀은 사용자의 지문(FP)에 의해 형성되는 지문 캐패시터(CF)를 실제로 검출하기 위한 픽셀을 가리키고, 차폐 픽셀은 활성 픽셀의 메탈 전극으로부터 방출되는 전기장의 방향을 유지하기 위하여 활성 픽셀의 메탈 전극과 동일한 전위를 유지하기 위하는 픽셀일 수 있다. 차폐 픽셀은 활성 픽셀과 인접한 픽셀들일 수 있다.
이 경우, 제1 지문 픽셀(PIX1)의 제1 메탈 전극(ME1)은 사용자 지문(PF)에 의한 지문 캐패시터(CF)를 검출하기 위한 전극으로서 사용된다. 이 때, 제1 지문 픽셀(PIX1)의 제1 차폐 전극(SE1)은 제1 메탈 전극과 직접적으로 연결되지 않으며, 컨트롤러(220)로부터 제공되는 제어 신호(CTRL)(예를 들어, 고전압 펄스(VHP), 중간 고전압(VHCM) 등)을 통해 특정 전위를 유지한다. 제2 지문 픽셀(PIX2)의 제2 메탈 전극(ME2) 및 제2 차폐 전극(SE2)은 서로 직접적으로 연결되고, 컨트롤러(220)로부터 제공되는 제어 신호(CTRL)(예를 들어, 고전압 펄스(VHP), 중간 고전압(VHCM) 등)을 통해 특정 전위를 유지한다.
상술된 제어 신호(CTRL)의 구성은 제1 지문 픽셀 회로(211) 및 제2 지문 픽셀 회로(212)에 포함된 복수의 스위치들에 의해 제1 차폐 전극(SE1), 제2 메탈 전극(ME2), 및 제2 차폐 전극(SE2)으로 제공될 수 있다.
도 7은 도 6의 제1 지문 픽셀(PIX1)을 상세하게 보여주는 도면이다. 간결한 설명을 위하여, 제1 지문 픽셀(PIX)의 구조 및 동작을 설명하는데 불필요한 구성 요소들은 생략된다. 또한, 도 7에 도시된 제1 지문 픽셀(PIX1)은 도 1 내지 도 5를 참조하여 설명된 지문 센서(100) 또는 지문 센서(100)에 포함된 픽셀(PIX)에 적용될 수 있다.
도 6 및 도 7을 참조하면, 컨트롤러(220)는 메인 RX 신호(RXM), 더미 RX 신호(RXD), 메인 TX 신호(TXM), 제1 더미 TX 신호(TXD1), 제2 더미 TX 신호(TXD2), 고전압 펄스(VHP), 및 중간 고전압(VHCM)을 출력할 수 있다.
메인 RX 신호(RXM) 및 메인 TX 신호(TXM)는 지문 픽셀 어레이(210)에 포함된 지문 픽셀들 중 활성 픽셀을 선택하기 위한 신호들일 수 있다. 더미 RX 신호(RXD), 제1 더미 TX 신호(TXD1), 및 제2 더미 TX 신호(TXD2)는 차폐 픽셀들을 선택하기 위한 신호들일 수 있다. 예시적으로, 메인 RX 신호(RXM) 및 더미 RX 신호(RXD)는 지문 픽셀 어레이(210)에 포함된 복수의 지문 픽셀들의 배열에서 행 방향의 채널을 선택하기 위하여 제공되는 신호들이고, 메인 TX 신호(TXM), 제1 더미 TX 신호(TXD1), 및 제2 더미 TX 신호(TXD2)는 지문 픽셀 어레이(210)에 포함된 복수의 지문 픽셀들의 배열에서 열 방향의 채널을 선택하기 위하여 제공되는 신호들일 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
제1 지문 픽셀(PIX1)은 제1 메탈 전극(ME1), 제1 차폐 전극(SE1), 및 제1 지문 픽셀 회로(211)를 포함할 수 있다. 제1 메탈 전극(ME1) 및 제1 차폐 전극(SE1)은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
제1 지문 픽셀 회로(211)는 제1 내지 제7 스위치들(SW1~SW7)을 포함할 수 있다. 예시적으로, 제1 내지 제7 스위치들(SW1~SW7)은 고전압 스위치일 수 있다.
제1 스위치(SW1)는 감지 노드(sn) 및 차폐 노드(sdn) 사이에 연결될 수 있다. 제2 스위치(SW2)는 차폐 노드(sdn) 및 중간 고전압(VHCM) 사이에 연결될 수 있다. 제3 스위치(SW3)의 일단은 차폐 노드(sdn)에 연결되고, 타단은 제5 스위치(SW5)의 일단에 연결될 수 있다. 제5 스위치(SW5)의 타단은 고전압 펄스(VHP)를 수신할 수 있다. 제4 스위치(SW4)의 일단은 제5 스위치(SW5)의 일단과 연결되고, 타단은 감지 노드(sn)에 연결될 수 있다. 제6 및 제7 스위치들(SW6, SW7)은 감지 노드(sn) 및 전압 변환 회로(221) 사이에 직렬 연결될 수 있다.
제1 스위치(SW1)는 반전된 메인 RX 신호(RXM/) 및 제2 더미 TX 신호(TXD2)의 OR 조합에 응답하여 동작할 수 있다. 예를 들어, 반전된 메인 RX 신호(RXM/) 및 제2 더미 TX 신호(TXD2) 중 적어도 하나가 하이 레벨인 경우, 제1 스위치(SW1)가 턴-온될 수 있다. 제1 스위치(SW1)가 턴-온됨에 따라, 제1 메탈 전극(ME1) 및 제1 차폐 전극(SE1)이 제1 스위치(SW1)를 통해 서로 연결될 수 있다. 예를 들어, 제1 차폐 전극(SE1)은 차폐 노드(sdn)와 연결되고, 제1 메탈 전극(ME1)은 감지 노드(sn)와 연결된다. 제1 스위치(SW1)가 턴-온됨으로써 감지 노드(sn) 및 차폐 노드(sdn)가 전기적으로 연결될 수 있고, 제1 메탈 전극(ME1) 및 제1 차폐 전극(SE1)이 서로 연결될 수 있다.
제2 스위치(SW2)는 제1 더미 TX 신호(TXD1)에 응답하여 동작할 수 있다. 예를 들어, 제2 스위치(SW2)는 하이 레벨의 제1 더미 TX 신호(TXD1)에 응답하여, 중간 고전압(VHCM)을 차폐 노드(sdn)로 제공할 수 있다.
제3 및 제4 스위치들(SW3, SW4)은 제1 더미 TX 신호들(TXD1)에 응답하여 동작할 수 있다.
제5 스위치(SW5)는 더미 RX 신호(RXD)에 응답하여 동작할 수 있다. 예를 들어, 제5 스위치(SW5)가 하이 레벨의 더미 RX 신호(RXD)에 응답하여 턴-온됨으로써, 고전압 펄스(VHP)가 제3 및 제4 스위치들(SW3, SW4) 사이로 제공될 수 있다.
제6 스위치(SW6) 및 제7 스위치(SW7)는 각각 메인 TX 신호(TXM) 및 메인 RX 신호(RXM)에 응답하여 동작할 수 있다. 예를 들어, 제6 스위치(SW6) 및 제7 스위치(SW7)이 각각 하이 레벨의 메인 TX 신호(TXM) 및 하이 레벨의 메인 RX 신호(RXM)에 응답하여 턴-온됨으로써, 감지 노드(sn)의 전압이 전압 변환 회로(221)로 제공될 수 있다.
예시적인 실시 예에서, 제1 지문 픽셀(PIX1)이 활성 픽셀인 경우, 제1 스위치(SW1)는 턴-오프되고, 제2 내지 제7 스위치들(SW2~SW7)은 턴-온될 수 있다. 이 경우, 제1 스위치(SW1)가 턴-오프됨으로써, 제1 차폐 전극(SE1)은 제1 메탈 전극(ME1)과 직접적으로 연결되지 않으며, 제1 차폐 전극(SE1)의 전위는 공통 고전압(VHCM) 및 고전압 펄스(VHP)에 의해 조절될 수 있다. 이 때, 공통 고전압(VHCM) 및 고전압 펄스(VHP)는 주변 인접 지문 픽셀들(즉, 차폐 픽셀들)에 제공되는 신호이다. 다시 말해서, 별도의 액티브 블록을 사용하지 않고, 제1 메탈 전극(ME1)의 전위가 아닌 주변 인접 지문 픽셀들(즉, 차폐 픽셀들)에 제공되는 신호를 기반으로 제1 차폐 전극(SE1)의 전위가 제어될 수 있다.
예시적으로, 도 7에 도시된 다양한 제어 신호들은 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 컨트롤러(220)는 제1 지문 픽셀 회로(211)에 포함된 복수의 스위치들을 제어하기 위한 별도의 스위칭 신호들을 생성할 수 있다. 또는 컨트롤러(220)는 본 발명에 따른 지문 센서를 구동하기 위하여, 제1 지문 픽셀 회로(211)에 포함된 복수의 스위치들을 그룹핑하여 각 그룹에 대응하는 스위칭 신호를 생성할 수 있다.
도 8은 도 6의 지문 센서(200)의 구동 방식을 설명하기 위한 도면이다. 간결한 설명을 위하여, 본 발명에 따른 지문 센서의 구동 방식을 설명하는데 불필요한 구성 요소들은 생략된다. 설명의 편의를 위하여, 지문 픽셀 어레이(210)는 복수의 지문 픽셀들을 포함하고, 복수의 지문 픽셀들 각각은 제1 내지 제20 행들(R01~R20) 및 제1 내지 제16 열들(C01~C16)을 따라 배열된 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 지문 픽셀 어레이(210)에 포함된 지문 픽셀들의 개수는 증가 또는 감소할 수 있다. 또한 지문 픽셀 어레이(210)에 포함된 지문 픽셀들은 행과 열 방향이 아닌 다양한 방식으로 배열될 수 있다.
도 7 및 도 8을 참조하면, 제6 내지 제13 행들(R06~R13) 및 제9 열(C09)에 위치한 지문 픽셀들이 활성 픽셀들(Active Pixel)인 것으로 가정한다. 활성 픽셀은 사용자 지문(FP)에 의해 생성된 지문 캐패시터(CF)를 실제로 검출하는 지문 픽셀들을 가리킨다.
활성 픽셀들을 통해 지문 캐패시터(CF)를 검출하기 위하여, 컨트롤러(220)는 도 8에 도시된 바와 같이, 다양한 제어 신호들(CTRL)(예를 들어, RXM, RXD, TXM, TXD1, TXD2, VHP)을 생성할 수 있다.
예를 들어, 컨트롤러(220)는 제6 내지 제13 행들(R06~R13)에 위치한 지문 픽셀들로 하이 레벨의 메인 RX 신호(RXM)를 제공할 수 있고, 나머지 지문 픽셀들(즉, R01~R05 및 R14~R20에 위치한 지문 픽셀들)로 로우 레벨의 메인 RX 신호(RXM)를 제공할 수 있다. 즉, 메인 RX 신호(RXM)는 활성 픽셀들이 위치한 행들(또는 채널들)을 선택하기 위한 신호일 수 있다.
컨트롤러(220)는 제4 내지 제15 행들(R04~R15)에 위치한 지문 픽셀들로 하이 레벨의 더미 RX 신호(RXD)를 제공할 수 있고, 나머지 지문 픽셀들(즉, R01~R03 및 R17~R20에 위치한 지문 픽셀들)로 로우 레벨의 더미 RX 신호(RXD)를 제공할 수 있다. 즉, 더미 RX 신호(RXD)는 활성 픽셀들 및 차폐 픽셀들이 위치한 행들(또는 채널들)을 선택하기 위한 신호일 수 있다.
컨트롤러(220)는 제9 열(C09)에 위치한 지문 픽셀들로 하이 레벨의 메인 TX 신호(TXM)를 제공할 수 있고, 나머지 지문 픽셀들(즉, C01~C08 및 C10~C16에 위치한 지문 픽셀들)로 로우 레벨의 메인 TX 신호(TXM)를 제공할 수 있다. 즉, 메인 TX 신호(TXM)는 활성 픽셀들이 위치한 열(또는 채널)을 선택하기 위한 신호일 수 있다.
컨트롤러(220)는 제7 내지 제11 열들(C07~C11)에 위치한 지문 픽셀들로 하이 레벨의 제1 더미 TX 신호(TXD1)를 제공할 수 있고, 나머지 지문 픽셀들(즉, C01~C06 및 C12~C16에 위치한 지문 픽셀들)로 로우 레벨의 제1 더미 TX 신호(TXD1)를 제공할 수 있다. 즉, 제1 더미 TX 신호(TXD1)는 활성 픽셀들 및 차폐 픽셀들이 위치한 열들을 선택하기 위한 신호일 수 있다.
컨트롤러(220)는 제7, 제8, 제10, 및 제11 행들(C07, C08, C10, C11)에 위치한 지문 픽셀들로 하이 레벨의 제2 더미 TX 신호(TXD2)를 제공할 수 있고, 나머지 지문 픽셀들(즉, C01~C06, C09, C12~C16에 위치한 지문 픽셀들)로 로우 레벨의 제2 더미 TX 신호(TXD2)를 제공할 수 있다. 즉, 제2 더미 TX 신호(TXD2)는 차폐 픽셀들이 위한 열들을 선택하기 위한 신호일 수 있다.
컨트롤러(220)는 제7 내지 제11 열들(C07~C11)에 위치한 지문 픽셀들로 고전압 펄스(VHP)를 제공할 수 있고, 나머지 지문 픽셀들(즉, C01~C06 및 C12~C16에 위치한 지문 픽셀들)로 고전압 펄스(VHP)를 제공하지 않을 수 있다.
예시적으로, 상술된 제어 신호들의 제공은 예시적인 것이며, 제어 신호들의 제공 방식은 다양하게 변형될 수 있다. 예를 들어, 활성 픽셀들의 개수, 열 또는 행 방향의 배열, 차폐 픽셀들의 개수, 열 또는 행 방향의 배열에 따라 상술된 제어 신호들은 다양하게 변형될 수 있다.
도 9a 내지 도 9d는 도 8에 도시된 제어 신호들에 따른 활성 픽셀 및 차폐 픽셀들을 예시적으로 보여주는 회로도들이다. 도면의 간결성을 위하여, 각 도면에서 스위치를 구동하기 위한 신호들은 생략되며, 제어 신호에 따라 대응되는 스위치가 온/오프된 구성만 도시된다. 또한, 도면의 간결성을 위하여, 도 8의 지문 픽셀 어레이(210)의 배열을 참조하여, 도 9a 내지 도 9d의 지문 픽셀들 각각의 위치가 설명된다.
먼저 도 8 및 도 9a를 참조하면, 활성 픽셀(예를 들어, 제6 행(R06) 및 제9 열(C09)에 위치한 지문 픽셀)에서, 제1 스위치(SW1)는 턴-오프되고, 제2 내지 제7 스위치들(SW2~SW7)은 턴-온된다. 이 경우, 사용자 지문(FP)에 의해 메탈 전극(ME) 상에서 형성된 지문 캐패시터(CF)에 대한 정보가 전압 변환 회로(221)로 제공될 수 있다.
예시적으로, 제1 스위치(SW1)가 턴-오프됨에 따라, 차폐 전극(SE)이 메탈 전극(ME)과 직접적으로 연결되지 않는다. 다만, 앞서 설명된 바와 같이, 차폐 전극(SE)은 인접 지문 픽셀들로 제공되는 중간 고전압(VHCM) 및 고전압 펄스(VHP)에 의해 특정 전위를 유지할 수 있다.
다음으로, 도 8 및 도 9b를 참조하면, 제5 행(R05) 및 제9 열(C09)에 위치한 RX 차폐 픽셀에서, 제7 스위치(SW7)는 턴-오프되고, 제1 내지 제6 스위치들(SW1~SW6)은 턴-온된다. 제7 스위치(SW7)가 턴-오프됨으로써, 감지 노드(sn)의 전압이 전압 변환 회로(221)로 제공되지 않는다. 제1 내지 제6 스위치들(SW1~SW6)은 턴-온됨으로써, 메탈 전극(ME) 및 차폐 전극(SE)이 서로 직접적으로 연결된다. 메탈 전극(ME) 및 차폐 전극(SE)은 각각 중간 고전압(VHCM) 및 고전압 펄스(VHP)에 의해 특정 전위를 유지할 수 있다.
다음으로, 도 8 및 도 9c를 참조하면, 제5 행(R05) 및 제8 열(C08)에 위치한 RX 차폐 픽셀에서, 제6 및 제7 스위치들(SW6, SW7)는 턴-오프되고, 제1 내지 제5 스위치들(SW1~SW5)은 턴-온된다. 제6 및 제7 스위치들(SW6, SW7)가 턴-오프됨으로써, 감지 노드(sn)의 전압이 전압 변환 회로(221)로 제공되지 않는다. 제1 내지 제5 스위치들(SW1~SW5)은 턴-온됨으로써, 메탈 전극(ME) 및 차폐 전극(SE)이 서로 직접적으로 연결된다. 메탈 전극(ME) 및 차폐 전극(SE)은 각각 중간 고전압(VHCM) 및 고전압 펄스(VHP)에 의해 특정 전위를 유지할 수 있다.
다음으로, 도 8 및 도 9d를 참조하면, 제6 행(R06) 및 제8 열(C08)에 위치한 TX 차폐 픽셀에서, 제6 스위치(SW6)가 턴-오프되고, 제1 내지 제5 스위치들(SW1~SW5) 및 제7 스위치(SW7)가 턴-온된다. 제6 스위치(SW6)가 턴-오프됨으로써, 감지 노드(sn)의 전압이 전압 변환 회로(221)로 제공되지 않는다. 제1 내지 제5 스위치들(SW1~SW5)은 턴-온됨으로써, 메탈 전극(ME) 및 차폐 전극(SE)이 서로 직접적으로 연결된다. 메탈 전극(ME) 및 차폐 전극(SE)은 각각 중간 고전압(VHCM) 및 고전압 펄스(VHP)에 의해 특정 전위를 유지할 수 있다.
표 1은 지문 픽셀 어레이(210)에서 활성 픽셀을 기준으로 각 지문 픽셀들의 위치에 따라 제공되는 신호를 보여준다.
지문 픽셀의 종류 지문 픽셀의 위치 RXM RXD TXM TXD1 TDX2 VHP
Active C09
R06~R13		 H H H H L O
RX_Shielding C09
R04~R05, R14~R15		 L H H H L O
RX_Shielding C07~C08, C10~C11
R04~R05, R14~R15		 L H L H H O
TX_Shielding C07~C08, C10~C11
R06~R13		 H H L H H O
Deactive C09
R01~R03, R16~R20		 L L(float) H H L O
Deactive C07~C08, C10~C11
R01~R03, R16~R20		 L L(float) L H H O
Deactive C01~C06, C12~C16
R06~R13		 H H L L L X
Deactive C01~C06, C12~C16
R04~R05, R14~R15		 L H L L L X
Deactive C01~C06, C12~C16
R01~R03, R16~R20		 L L(float) L L L X
표 1에 도시된 각 지문 픽셀의 위치에 대한 제어 신호들의 구성은 도 8을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
표 2는 도 8 및 표 1의 제어 신호들에 따른 각 지문 픽셀에서의 메탈 전극의 전위 및 차폐 전극의 전위를 보여준다.
지문 픽셀의
종류		 지문 픽셀의 위치 메탈 전극 전위 차폐 전극 전위 ME 및 SE 연결 유무
Active C09
R06~R13		 VH-VHCM-GND VH-VHCM-GND X
RX_Shielding C09
R04~R05, R14~R15		 VH-VHCM-GND VH-VHCM-GND O
RX_Shielding C07~C08, C10~C11
R04~R05, R14~R15		 VH-VHCM-GND VH-VHCM-GND O
TX_Shielding C07~C08, C10~C11
R06~R13		 VH-VHCM-GND VH-VHCM-GND O
Deactive C09
R01~R03, R16~R20		 FL-VHCM-FL FL-VHCM-FL O
Deactive C07~C08, C10~C11
R01~R03, R16~R20		 FL-VHCM-FL FL-VHCM-FL O
Deactive C01~C06, C12~C16
R06~R13		 FL-FL-FL FL-FL-FL X
Deactive C01~C06, C12~C16
R04~R05, R14~R15		 FL-FL-FL FL-FL-FL O
Deactive C01~C06, C12~C16
R01~R03, R16~R20		 FL-FL-FL FL-FL-FL X
표 2를 참조하면, 차폐 픽셀들에서, 메탈 전극(ME) 및 차폐 전극(SE)은 서로 연결되므로, 메탈 전극(ME) 및 차폐 전극(SE)은 각각 고전압(VH)-중간 고전압(VHCM)-접지 전압(GND)의 전위를 가질 수 있다.
반면에, 활성 픽셀의 메탈 전극(ME) 및 차폐 전극(SE)은 연결되지 않는다. 다만, 활성 픽셀의 차폐 전극(SE)은 앞서 설명된 바와 같이, 인접 지문 픽셀들로 제공되는 신호들을 기반으로 전위를 유지하므로, 고전압(VH)-중간 고전압(VHCM)-접지 전압(GND)의 전위를 가질 수 있다.
상술된 바와 같이, 지문 픽셀 회로에 포함된 복수의 스위치들의 동작에 의해 활성 픽셀과 인접한 차폐 픽셀들의 메탈 전극 및 차폐 전극이 특전 전위로 유지될 수 있다. 또한 활성 픽셀의 차폐 전극은 별도의 액티브 블록을 사용하지 않고, 인접 지문 픽셀들로 제공되는 신호들을 사용하여 특정 전위를 유지할 수 있다. 따라서, 향상된 신뢰성 및 감소된 비용을 갖는 지문 센서가 제공된다.
도 10은 본 발명에 따른 지문 센서의 구동 방법을 설명하기 위한 도면이다. 간결한 설명을 위하여, 지문 센서(200)의 지문 픽셀 어레이(210)를 기준으로 구동 방법이 설명된다. 도 6 및 도 10을 참조하면, 지문 픽셀 어레이(210)의 일부 지문 픽셀들이 활성 픽셀로서 선택될 수 있다.
예를 들어, 제3 내지 제10 행들(R03~R10) 및 제3 열(C03)에 위치한 지문 픽셀들이 활성 픽셀들로서 선택될 수 있다. 예시적으로, 지문 픽셀 어레이(210)의 외곽에 위치한 지문 픽셀들은 차폐를 위한 더미 지문 픽셀(즉, 차폐 전용 지문 픽셀)일 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니며, 지문 픽셀 어레이(210)의 외곽에 위치한 지문 픽셀들 또한 활성 픽셀로서 선택될 수 있다. 컨트롤러(220)는 활성 픽셀을 중심으로 인접한 소정의 지문 픽셀들이 차폐 픽셀로서 동작하도록 앞서 설명된 바와 같은 제어 신호들을 생성할 수 있다.
제3 내지 제10 행들(R03~R10) 및 제3 열(C03)에 위치한 지문 픽셀들에 대한 지문 감지 동작이 종료된 이후에, 다음 열에 위치한 지문 픽셀들(즉, R03~R10 및 C03에 위치한 지문 픽셀들)이 활성 픽셀들로 선택될 수 있다. 컨트롤러(220)는 앞서 설명된 바와 유사하게, 제어 신호들을 생성할 수 있다. 지문 센서(200)는 상술된 동작을 반복 수행하여 제3 내지 제10 행들(R03~R10) 및 제10 열(C10)에 위치한 지문 픽셀들을 활성 픽셀들로서 선택할 수 있다.
지문 센서(200)는 하나의 채널(즉, 행 방향의 채널)에 대한 지문 감지 동작을 수행한 이후에, 다음 채널(즉, 다른 행 방향의 채널)에 대한 지문 감지 동작을 수행할 수 있다. 지문 센서(200)는 상술된 동작을 반복 수행함으로써, 하나의 프레임에 대한 지문 감지 동작을 수행하고, 전체적인 지문 이미지를 획득할 수 있다.
예시적으로, 활성 픽셀들로부터 출력된 신호들은 앞서 설명된 전압 변환 회로, 아날로그 회로, 멀티플렉서, 및 ADC를 통해 DSP로 제공되고, DSP는 최종적으로 지문 이미지를 획득할 수 있다.
도 11은 도 6의 지문 센서의 구동 방법을 보여주는 순서도이다. 도 6 및 도 11을 참조하면, S110 단계에서, 지문 센서(200)는 제1 지문 픽셀을 활성화시킬 수 있다. 예를 들어, 지문 센서(200)는 앞서 설명된 바와 같이 사용자 지문(FP)에 의해 형성된 지문 캐패시터(CF)를 검출하기 위한 지문 픽셀로서 제1 지문 픽셀을 선택할 수 있다.
S120 단계에서, 지문 센서(200)는 제1 지문 픽셀의 메탈 전극 및 차폐 전극의 연결을 해제할 수 있다. 예시적으로, S120 단계에서의 해제(disconnection)는 앞서 설명된 바와 같이, 메탈 전극 및 차폐 전극의 제1 스위치(SW1)를 통한 직접적인 연결을 해제하는 것을 의미한다.
S130 단계에서, 지문 센서(200)는 인접한 지문 픽셀들로 제공되는 신호들을 사용하여 차폐 전극(SE)의 전위를 제어할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 지문 센서(200)는 인접한 지문 픽셀들로 제공되는 중간 고전압(VHCM) 및 고전압 펄스(VHP)를 사용하여 제1 지문 픽셀의 차폐 전극의 전위를 제어할 수 있다.
S140 단계에서, 지문 센서(200)는 제1 지문 픽셀로부터 지문 정보를 검출할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 지문 센서(200)는 제1 지문 픽셀의 메탈 전극(ME) 상에 형성된 지문 캐패시터(CF)의 정보를 검출할 수 있다.
비록 도 11에서, 지문 센서(200)의 동작이 구분적으로 설명되었으나, 이는 본 발명의 기술적 특징을 용이하게 설명하기 위한 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, S110 단계 내지 S140 단계의 동작들은 지문 센서(200)에서 생성되는 제어 신호들에 의해 동시에 또는 아토믹하게(atomically) 수행될 수 있다.
도 12는 본 발명의 실시 예에 따른 지문 센서가 적용된 전자 장치를 예시적으로 보여주는 도면이다. 도 12를 참조하면, 전자 장치(1000)는 패널(1100), 지문 픽셀 어레이(1210) 및 컨트롤러(1220)를 포함할 수 있다.
예시적으로, 도 1 내지 도 11을 참조하여 설명된 지문 센서(100, 200)는 하나의 칩으로 구현되는 것으로 설명되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 도 12에 도시된 바와 같이, 지문 픽셀 어레이(1210) 및 컨트롤러(1220)는 별도의 반도체 칩 또는 다이로 구현될 수 있다.
지문 픽셀 어레이(1210)는 패널(1100)에 포함될 수 있다. 예를 들어, 지문 픽셀 어레이(1210)는 패널(1100)에 포함된 표시 패널 또는 터치 패널 상에 형성될 수 있다. 또는 지문 픽셀 어레이(1210)는 별도의 칩으로 구현되어 표시 패널 또는 터치 패널과 함께 패널(1100)을 구성할 수 있다.
지문 픽셀 어레이(1210)는 도 1 내지 도 10을 참조하여 설명된 픽셀들을 포함할 수 있으며, 컨트롤러(1220)의 제어에 따라 도 1 내지 도 10을 참조하여 설명된 방식을 기반으로 동작할 수 있다.
예시적으로, 컨트롤러(1220)는 도 1 내지 도 10을 참조하여 설명된 컨트롤러일 수 있거나 또는 설명된 동작 방법을 기반으로 지문 픽셀 어레이(1210)를 제어할 수 있다.
도 13은 본 발명에 따른 지문 센서가 적용된 전자 장치의 예시적인 구현을 보여주는 블록도이다.
전자 장치(2000)는 터치 센서 패널(2100), 터치 처리기(2102), 표시 패널(2200), 디스플레이 드라이버(2202), 지문 센서(2300), 버퍼 메모리(2400), 불휘발성 메모리(2500), 이미지 처리기(2600), 통신 블록(2700), 오디오 처리기(2800), 및 메인 프로세서(2900)를 포함할 수 있다. 예로서, 전자 장치(2000)는 이동식 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 디지털 카메라, 스마트폰, 태블릿 컴퓨터, 랩톱 컴퓨터, 웨어러블(Wearable) 장치 등과 같은 다양한 전자 장치 중 하나일 수 있다.
지문 센서(2300)는 도 1 내지 도 11을 참조하여 설명된 지문 센서일 수 있으며, 앞서 설명된 구성 요소들을 포함하거나 또는 앞서 설명된 동작 방법을 기반으로 동작할 수 있다. 예시적으로, 지문 센서(2300)는 표시 패널(2200) 또는 터치 패널(2100)과 결합될 수 있다.
버퍼 메모리(2400)는 전자 장치(2000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, 버퍼 메모리(2400)는 메인 프로세서(2900)에 의해 처리된 또는 처리될 데이터를 임시로 저장할 수 있다. 예로서, 버퍼 메모리(2400)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
불휘발성 메모리(2500)는 전원 공급에 관계없이 데이터를 저장할 수 있다. 예로서, 불휘발성 메모리(2500)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 다양한 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 예로서, 불휘발성 메모리(2500)는 전자 장치(2000)의 내장 메모리 및/또는 착탈식 메모리를 포함할 수 있다.
이미지 처리기(2600)는 렌즈(2610)를 통해 빛을 수신할 수 있다. 이미지 처리기(2600)에 포함되는 이미지 센서(2620) 및 이미지 신호 처리기(2630)는 수신된 빛에 기초하여, 외부 객체에 관한 이미지 정보를 생성할 수 있다.
통신 블록(2700)은 안테나(2710)를 통해 외부 장치/시스템과 신호를 교환할 수 있다. 통신 블록(2700)의 송수신기(2720) 및 MODEM(Modulator/Demodulator, 2730)은 LTE(Long Term Evolution), WiMax(Worldwide Interoperability for Microwave Access), GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), Wi-Fi(Wireless Fidelity), RFID(Radio Frequency Identification) 등과 같은 다양한 무선 통신 규약 중 적어도 하나에 따라, 외부 장치/시스템과 교환되는 신호를 처리할 수 있다.
오디오 처리기(2800)는 오디오 신호 처리기(2810)를 이용하여 오디오 신호를 처리할 수 있다. 오디오 처리기(2800)는 마이크(2820)를 통해 오디오 입력을 수신하거나, 스피커(2830)를 통해 오디오 출력을 제공할 수 있다.
메인 프로세서(2900)는 전자 장치(2000)의 전반적인 동작들을 제어할 수 있다. 메인 프로세서(2900)는 전자 장치(2000)의 구성 요소들의 동작들을 제어/관리할 수 있다. 메인 프로세서(2900)는 전자 장치(2000)를 동작시키기 위해 다양한 연산을 처리할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (20)

  1. 제1 전압을 기반으로 사용자 지문에 의한 지문 캐패시터를 검출하여 제1 노드를 통해 상기 검출된 지문 캐패시터에 대응하는 지문 정보를 출력하도록 구성된 지문 픽셀;
    상기 제1 노드를 통해 수신된 상기 지문 정보를 상기 제1 전압보다 낮은 제2 전압에 기반된 신호로 변환하여 상기 변환된 신호를 출력하도록 구성된 전압 변환 회로; 및
    상기 제2 전압을 사용하여 상기 변환된 신호를 기반으로 출력 신호를 출력하도록 구성된 아날로그 회로를 포함하는 지문 센서.
  2. 제 1 항에 있어서,
    상기 전압 변환 회로는
    상기 제1 노드 및 상기 아날로그 회로 사이에 연결된 중간 캐패시터;
    일단이 상기 제1 전압을 수신하는 제1 저항;
    상기 제1 저항의 타단 및 접지 전압 사이에 연결된 제2 저항; 및
    상기 제1 저항의 상기 타단 및 상기 제1 노드 사이에 연결된 중간 스위치를 포함하는 지문 센서.
  3. 제 2 항에 있어서,
    상기 중간 캐패시터의 값은 상기 지문 캐패시터의 값보다 큰 지문 센서.
  4. 제 1 항에 있어서,
    상기 지문 픽셀은 패시브 방식을 기반으로 동작하는 정전 용량형 지문 픽셀인 지문 센서.
  5. 제 4 항에 있어서,
    상기 지문 픽셀은:
    상기 사용자 지문에 의한 상기 지문 캐패시터를 검출하도록 구성된 메탈 전극; 및
    상기 메탈 전극 및 상기 제1 노드 사이에 연결된 제1 고전압 스위치를 포함하고,
    상기 제1 고전압 스위치는 상기 제1 전압에 기반된 스위치 소자인 지문 센서.
  6. 제 5 항에 있어서,
    상기 지문 픽셀은 상기 메탈 전극의 하부에 위치하고, 상기 메탈 전극 및 기판 사이의 기생 캐패시터를 상쇄시키도록 구성된 차폐 전극을 더 포함하는 지문 센서.
  7. 제 1 항에 있어서,
    상기 아날로그 회로는:
    접지 전압과 일단이 연결된 제1 저전압 스위치;
    상기 제1 저전압 스위치의 타단 및 상기 제2 전압 사이에 연결된 제2 저전압 스위치;
    상기 제1 저전압 스위치의 상기 타단 및 상기 전압 변환 회로 사이에 연결된 제3 저전압 스위치; 및
    상기 제1 저전압 스위치의 상기 타단 및 상기 접지 전압 사이에 연결된 캐패시터를 포함하고,
    상기 제1 내지 제3 저전압 스위치들은 상기 제2 전압에 기반된 스위치 소자들인 지문 센서.
  8. 제 7 항에 있어서,
    상기 아날로그 회로는:
    상기 변환된 신호를 누적하여 상기 출력 신호를 출력하도록 구성된 적분기를 더 포함하는 지문 센서.
  9. 제 1 항에 있어서,
    상기 지문 픽셀, 상기 전압 변환 회로, 및 상기 아날로그 회로를 제어하는 복수의 스위칭 신호들을 생성하도록 구성된 제어 회로를 더 포함하는 지문 센서.
  10. 제 1 항에 있어서,
    상기 제1 전압 및 상기 제2 전압을 생성하도록 구성된 전압 발생기를 더 포함하는 지문 센서.
  11. 제 1 항에 있어서,
    상기 출력 신호를 다중화하도록 구성된 멀티플렉서;
    상기 멀티플렉서로부터 상기 다중화된 출력 신호를 디지털 신호로 변환하도록 구성된 아날로그 디지털 컨버터; 및
    상기 디지털 신호를 기반으로 상기 사용자 지문에 대한 지문 이미지 정보를 획득하도록 구성된 디지털 신호 처리기를 더 포함하는 지문 센서.
  12. 감지 노드와 연결된 제1 메탈 전극, 차폐 노드와 연결된 제1 차폐 전극, 및 상기 감지 노드 및 상기 차폐 노드와 연결된 제1 픽셀 회로를 포함하는 제1 지문 픽셀; 및
    상기 제1 픽셀 회로를 제어하도록 구성된 컨트롤러를 포함하고,
    상기 제1 픽셀 회로는:
    상기 감지 노드 및 상기 차폐 노드 사이에 연결되고 상기 컨트롤러로부터의 제1 제어 신호 또는 제2 제어 신호에 응답하여 동작하도록 구성된 제1 스위치를 포함하는 지문 센서.
  13. 제 12 항에 있어서,
    상기 컨트롤러로부터의 중간 고전압 및 상기 차폐 노드 사이에 연결되고 상기 컨트롤러부터의 제3 제어 신호에 응답하여 동작하도록 구성된 제2 스위치;
    상기 차폐 노드 및 제1 노드 사이에 연결되고, 상기 제3 제어 신호에 응답하여 동작하도록 구성된 제3 스위치;
    상기 제1 노드 및 상기 감지 노드 사이에 연결되고, 상기 제3 제어 신호에 응답하여 동작하도록 구성된 제4 스위치;
    상기 컨트롤러로부터의 고전압 펄스 및 상기 제1 노드 사이에 연결되고 제4 제어 신호에 응답하여 동작하는 제5 스위치; 및
    상기 감지 노드 및 상기 컨트롤러 사이에 직렬 연결되고, 각각이 제5 제어 신호 및 상기 제1 제어 신호의 반전된 신호에 응답하여 동작하는 제6 및 제 7 스위치들을 포함하는 지문 센서.
  14. 제 13 항에 있어서,
    복수의 지문 픽셀들을 더 포함하고,
    상기 제1 지문 픽셀 및 상기 복수의 지문 픽셀들은 행 방향 및 열 방향을 따라 배열되고,
    상기 제1 제어 신호의 상기 반전된 신호는 상기 복수의 지문 픽셀들 중 활성 픽셀들이 위치한 행들을 선택하는 신호이고,
    상기 제2 제어 신호는 상기 제1 지문 픽셀 및 상기 복수의 지문 픽셀들 중 차폐 픽셀들이 위치한 열들을 선택하는 신호이고,
    상기 제3 제어 신호는 상기 제1 지문 픽셀 및 상기 복수의 지문 픽셀들 중 상기 활성 픽셀들 및 상기 차폐 픽셀들이 위치한 열들을 선택하는 신호이고,
    상기 제4 제어 신호는 상기 제1 지문 픽셀 및 상기 복수의 지문 픽셀들 중 상기 활성 픽셀들 및 상기 차폐 픽셀들이 위치한 행들을 선택하는 신호이고,
    상기 제5 제어 신호는 상기 제1 지문 픽셀 및 상기 복수의 지문 픽셀들 중 상기 활성 픽셀들이 위치한 행들을 선택하는 신호인 지문 센서.
  15. 제 13 항에 있어서,
    상기 제1 지문 픽셀이 활성 픽셀인 경우, 상기 컨트롤러는 상기 제1 스위치는 턴-오프되고, 상기 제2 내지 제7 스위치들은 턴-온 되도록 상기 제1 내지 제5 제어 신호들을 생성하는 지문 센서.
  16. 제 13 항에 있어서,
    상기 제1 지문 픽셀과 인접한 제2 지문 픽셀을 더 포함하고,
    상기 제2 지문 픽셀이 활성 픽셀이고, 상기 제1 지문 픽셀이 차폐 픽셀인 경우, 상기 컨트롤러는 상기 제1 내지 제4 스위치들이 턴-온되고, 상기 제6 스위치 또는 상기 제7 스위치가 턴-오프되도록 상기 제1 내지 제5 제어 신호들을 생성하는 지문 센서.
  17. 제 16 항에 있어서,
    상기 제2 지문 픽셀은 제2 메탈 전극 및 제2 차폐 전극을 포함하고,
    상기 제2 차폐 전극은 상기 제1 메탈 전극 및 상기 제1 차폐 전극과 동일한 전위를 갖는 지문 센서.
  18. 제 12 항에 있어서,
    상기 제1 지문 픽셀은 제1 전압을 기반으로 동작하고,
    상기 컨트롤러는:
    상기 제1 전압에 기반된 상기 감지 노드의 신호를 상기 제1 전압보다 낮은 제2 전압에 기반된 신호로 변환하여 변환된 신호를 출력하도록 구성된 전압 변환 회로; 및
    상기 제2 전압을 사용하여 상기 변환된 신호를 처리하도록 구성된 아날로그 회로를 포함하는 지문 센서.
  19. 제 18 항에 있어서,
    상기 전압 변환 회로는
    상기 감지 노드 및 상기 아날로그 회로 사이에 연결된 중간 캐패시터;
    일단이 상기 제1 전압을 수신하는 제1 저항;
    상기 제1 저항의 타단 및 접지 전압 사이에 연결된 제2 저항; 및
    상기 제1 저항의 상기 타단 및 상기 감지 노드 사이에 연결된 중간 스위치를 포함하는 지문 센서.
  20. 복수의 지문 픽셀들을 포함하는 지문 센서의 동작 방법에 있어서,
    상기 복수의 지문 픽셀들 중 제1 지문 픽셀을 활성화하는 단계;
    상기 활성화된 제1 지문 픽셀의 제1 메탈 전극 및 제1 차폐 전극의 연결을 해제하는 단계;
    상기 복수의 지문 픽셀들 중 상기 제1 지문 픽셀과 인접한 제2 지문 픽셀로 제공되는 제어 신호들을 기반으로 상기 제1 차폐 전극의 전위를 제어하는 단계; 및
    상기 활성화된 제1 지문 픽셀로부터 사용자 지문에 의해 형성된 지문 캐패시터에 대한 정보를 획득하는 단계를 포함하는 동작 방법.

KR1020180003770A 2018-01-11 2018-01-11 지문 센서 및 그것의 동작 방법 KR20190085657A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180003770A KR20190085657A (ko) 2018-01-11 2018-01-11 지문 센서 및 그것의 동작 방법
US16/058,661 US20190213374A1 (en) 2018-01-11 2018-08-08 Fingerprint sensor and operation method thereof
CN201811633573.2A CN110046539A (zh) 2018-01-11 2018-12-29 指纹传感器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003770A KR20190085657A (ko) 2018-01-11 2018-01-11 지문 센서 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190085657A true KR20190085657A (ko) 2019-07-19

Family

ID=67140210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003770A KR20190085657A (ko) 2018-01-11 2018-01-11 지문 센서 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20190213374A1 (ko)
KR (1) KR20190085657A (ko)
CN (1) CN110046539A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3550468A1 (en) * 2018-02-12 2019-10-09 Shenzhen Goodix Technology Co., Ltd. Fingerprint detection circuit, fingerprint recognition apparatus and terminal device
US10719687B2 (en) * 2018-07-27 2020-07-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel capable of fingerprint identification
TWI692716B (zh) * 2019-01-04 2020-05-01 瑞鼎科技股份有限公司 電容式觸控偵測電路
US11625939B2 (en) * 2019-08-01 2023-04-11 Novatek Microelectronics Corp. Electronic circuit having display driving function, touch sensing function and fingerprint sensing function
US20220335746A1 (en) * 2019-08-16 2022-10-20 Egis Technology Inc. Fingerprint sensing device
US11442572B2 (en) 2019-10-17 2022-09-13 Samsung Electronics Co., Ltd. Touch display controller and touch display system including the same
TWI757806B (zh) * 2019-12-17 2022-03-11 神盾股份有限公司 指紋感測裝置
KR20220043999A (ko) * 2020-09-29 2022-04-06 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
CN112597805B (zh) * 2020-11-30 2022-10-04 厦门天马微电子有限公司 显示面板、显示装置及其工作方法
KR20220099613A (ko) * 2021-01-06 2022-07-14 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
TWI756098B (zh) * 2021-04-07 2022-02-21 神泰科技股份有限公司 指紋畫素單元、指紋感測裝置及整合積體電路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9298967B2 (en) * 2012-05-04 2016-03-29 Apple Inc. Finger biometric sensing device including drive signal nulling circuitry and related methods

Also Published As

Publication number Publication date
CN110046539A (zh) 2019-07-23
US20190213374A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
KR20190085657A (ko) 지문 센서 및 그것의 동작 방법
US10248830B2 (en) Sensor pixel circuitry for fingerprint identification
US9898639B2 (en) Fingerprint sensor, electronic device having the same, and method of operating fingerprint sensor
US9477870B2 (en) Finger biometric sensing device including drive signal nulling circuitry and related methods
US9916490B2 (en) Fingerprint sensors and electronic devices having the same
US9852322B2 (en) Finger biometric sensing device including series coupled error compensation and drive signal nulling circuitry and related methods
EP3993401A1 (en) Integrated high-speed image sensor and operation method thereof
US20140197302A1 (en) Solid-state image sensor
US20120176501A1 (en) Analog-to-Digital Converters and Related Image Sensors
US11581255B2 (en) Comparison circuit including input sampling capacitor and image sensor including the same
US10528200B2 (en) Coordinate measurement device and method for hover sensing
JP2022075568A (ja) 内部フィードバックを有する集積映像センサ及びその作動方法
US10325138B2 (en) Unit pixel of fingerprint sensor and fingerprint sensor including the same
US20200244913A1 (en) Image sensor, pixel array, and operation method of the image sensor
KR20200097841A (ko) 이미지 센서 장치
KR102351950B1 (ko) 이미지 신호 프로세서를 포함하는 전자 장치
KR20220059904A (ko) 집적 고속 영상 센서 및 그 작동 방법
US11503239B2 (en) Electronic circuit for configuring amplifying circuit configured to output voltage including low noise
CN108769500A (zh) 一种感光芯片、摄像头模组及电子设备