KR20190079950A - 집적 회로의 패키징 구조 - Google Patents

집적 회로의 패키징 구조 Download PDF

Info

Publication number
KR20190079950A
KR20190079950A KR1020170182070A KR20170182070A KR20190079950A KR 20190079950 A KR20190079950 A KR 20190079950A KR 1020170182070 A KR1020170182070 A KR 1020170182070A KR 20170182070 A KR20170182070 A KR 20170182070A KR 20190079950 A KR20190079950 A KR 20190079950A
Authority
KR
South Korea
Prior art keywords
integrated circuit
high frequency
single high
circuit chip
frequency integrated
Prior art date
Application number
KR1020170182070A
Other languages
English (en)
Inventor
김철호
공선우
김명돈
이희동
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020170182070A priority Critical patent/KR20190079950A/ko
Publication of KR20190079950A publication Critical patent/KR20190079950A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

집적 회로의 패키징 구조가 개시된다. 집적 회로의 패키징 구조는, 방열체(heat sink); 상기 방열체의 상면에 배치되고 제1 방열부를 포함하는 접지 금속(ground metal)부; 상기 접지 금속부의 상면에 배치되고 제2 방열부를 포함하는 기판(substrate); 상기 제1 방열부 또는 상기 제2 방열부의 상면에 배치되는 하면 금속(backside metal)부; 상기 기판의 상면에 배치되는 금속 패턴(metal trace)부; 및 상기 하면 금속부의 상면에 배치되는 상기 집적 회로;를 포함하고, 상기 집적 회로의 제1 하면은 상기 하면 금속부의 상면과 접촉하고, 상기 집적 회로의 제2 하면은 상기 하면 금속부의 상면과 접촉하지 않고, 상기 집적 회로는 제1 수동 소자 및 제2 수동 소자를 포함하고, 상기 제1 수동 소자는 상기 제1 하면에 대응되는 상기 집적 회로의 제1 상면에 배치되고, 상기 제2 수동 소자는 상기 제2 하면에 대응되는 상기 집적 회로의 제2 상면에 배치된다. 따라서, 집적 회로의 패키징 구조는 제2 수동 소자가 배치되는 제1 상면에 대응되는 제1 하면에 하면 접지 금속부를 제거함으로써 제2 수동 소자의 품질 계수를 향상시킬 수 있다.

Description

집적 회로의 패키징 구조{PACKAGING STRUCTURE OF INTEGRATED CIRCUIT}
본 발명은 집적 회로의 패키징 구조에 관한 것으로, 더욱 상세하게는 단일 고주파 집적 회로(monolithic microwave integrated circuit; MMIC)의 패키징 구조에 관한 것이다.
단일 고주파 집적 회로(monolithic microwave integrated circuit; MMIC)는 무선 이동 통신에 사용하는 반도체를 의미한다. 단일 고주파 집적 회로는 실리콘 반도체와는 달리 갈륨과 비소로 만들어져 더 높은 주파수 대역에서 더 많은 데이터를 전송할 수 있다. 단일 고주파 집적 회로가 탑재된 단말은 근거리 통신망(local area network; LAN)과 같은 빠른 속도의 데이터 통신 서비스를 제공할 수 있다. 단일 고주파 집적 회로는 패키징 구조에 따라 방열 문제 및 성능 저하 문제가 발생할 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 우수한 방열 특성을 갖으며, 전자 회로의 성능이 개선된 단일 고주파 집적 회로의 패키징 구조를 제공한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 집적 회로의 패키징 구조는, 방열체(heat sink); 상기 방열체의 상면에 배치되고 제1 방열부를 포함하는 접지 금속(ground metal)부; 상기 접지 금속부의 상면에 배치되고 제2 방열부를 포함하는 기판(substrate); 상기 제1 방열부 또는 상기 제2 방열부의 상면에 배치되는 하면 금속(backside metal)부; 상기 기판의 상면에 배치되는 금속 패턴(metal trace)부; 및 상기 하면 금속부의 상면에 배치되는 상기 집적 회로;를 포함하고, 상기 집적 회로의 제1 하면은 상기 하면 금속부의 상면과 접촉하고, 상기 집적 회로의 제2 하면은 상기 하면 금속부의 상면과 접촉하지 않고, 상기 집적 회로는 제1 수동 소자 및 제2 수동 소자를 포함하고, 상기 제1 수동 소자는 상기 제1 하면에 대응되는 상기 집적 회로의 제1 상면에 배치되고, 상기 제2 수동 소자는 상기 제2 하면에 대응되는 상기 집적 회로의 제2 상면에 배치된다.
본 발명의 단일 고주파 집적 회로 칩의 패키징 구조는 단일 고주파 집적 회로 칩에서 수동 소자가 위치한 부분에 하면 접지 금속(backside ground metal)이 존재하지 않도록 하여 수동 소자의 품질 계수(quality factor)를 향상시킴으로써 단일 고주파 집적 회로 칩의 성능을 향상시킬 수 있다.
본 발명은 단일 고주파 집적 회로 칩의 상면에 위치하는 수동 소자 중, 특히, 나선형 인덕터(spiral inductor)의 하면에 배치되는 접지 금속을 제거함으로써 수동 소자의 품질 계수를 향상시킴으로써 단일 고주파 집적 회로 칩의 성능을 향상시킬 수 있다.
도 1은 제1 실시예에 따른 단일 고주파 집적 회로 칩의 제1 패키징 구조를 도시한 단면도이다.
도 2는 제2 실시예에 따른 단일 고주파 집적 회로 칩의 제2 패키징 구조를 도시한 단면도이다.
도 3은 제3 실시예에 따른 단일 고주파 집적 회로 칩의 제3 패키징 구조를 도시한 단면도이다.
도 4는 제4 실시예에 따른 단일 고주파 집적 회로 칩의 제4 패키징 구조를 도시한 단면도이다.
도 5는 제5 실시예에 따른 단일 고주파 집적 회로 칩의 제5 패키징 구조를 도시한 단면도이다.
도 6은 제6 실시예에 따른 단일 고주파 집적 회로 칩의 제6 패키징 구조를 도시한 단면도이다.
도 7은 제7 실시예에 따른 단일 고주파 집적 회로 칩의 제7 패키징 구조를 도시한 상면도이다.
도 8은 제8 실시예에 따른 단일 고주파 집적 회로 칩의 제8 패키징 구조를 도시한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본 발명은 베어 다이(bare die) 형태로 제작된 단일 고주파 집적 회로 칩의 성능을 개선하기 위한, 단일 고주파 집적 회로 칩의 패키징 구조에 관한 것이다. 이하, 본 발명의 단일 고주파 집적 회로 칩의 패키징 구조에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 제1 실시예에 따른 단일 고주파 집적 회로 칩의 제1 패키징 구조를 도시한 단면도이다.
도 1을 참고하면, 제1 패키징 구조(100)는 단일 고주파 집적 회로 칩(101), 고정체(fixture)(103), 및 기판(substrate)(106)을 포함할 수 있다. 기판(106)은 고정체(103) 사이에 삽입될 수 있다. 즉, 기판(106)은 고정체(103)에 의해 고정될 수 있다. 고정체(103)는 공동(cavity)(102)을 포함할 수 있다. 단일 고주파 집적 회로 칩(101)는 공동(102)에 배치될 수 있다.
고정체(103)는 금속으로 구성된 방열체(heat sink)일 수 있다. 즉, 단일 고주파 집적 회로 칩(101)은 고정체(103)를 통해 열을 방출할 수 있다.
기판(106)은 복수개의 접지 경로(ground via)들(112)을 포함할 수 있다. 복수개의 접지 경로들(112) 각각의 상부는 접지 평면(ground plane)(111)의 하면과 접촉할 수 있다. 복수개의 접지 경로들(112) 각각의 하부는 고정체(103)의 일부에 접촉할 수 있다.
접지 평면(111)은 기판(106)의 제1 상면에 배치될 수 있다. 제1 상면은 기판(106)의 상면 중 복수개의 접지 경로들(112)이 형성된 부분을 의미할 수 있다. 즉, 접지 평면(110)의 하면은 기판(106)에서 복수개의 접지 경로들(112)이 형성된 부분의 상면에 배치될 수 있다.
극소 박판(micro strip)(107)은 기판(106)의 제2 상면의 일부에 배치될 수 있다. 제2 상면은 기판(106)의 상면 중 제1 상면을 제외한 부분을 의미할 수 있다.
단일 고주파 집적 회로 칩(101)은 접지 평면(111)의 상면 및 극소 박판(107)의 상면의 일부에 배치될 수 있다. 단일 고주파 집적 회로 칩(101)은 하면 금속층(backside metal layer)(104)을 포함할 수 있다. 예를 들어, 단일 고주파 집적 회로 칩(101)의 하면의 일부는 하면 금속층(104)으로 구성될 수 있다.
하면(backside) 금속층(104)은 접지 금속(ground metal)(미도시) 및 경로 상호 연결 패턴(via interconnection pattern)(미도시)을 포함할 수 있다. 하면 금속층(104)의 하면은 도전성 에폭시 층(conductive epoxy layer)(105)을 통해 접지 평면(111)의 상면과 연결될 수 있다. 즉, 단일 고주파 집적 회로 칩(101)은 접지 평면(110)의 상면과 연결된 하면 금속층(104)의 하면을 통해 접지할 수 있다.
단일 고주파 집적 회로 칩(101)의 상면에는 집적 회로(미도시)가 배치될 수 있다. 단일 고주파 집적 회로 칩(101)은 무선 및 직류 연결부(RF and DC via feedthrough)(109)를 포함할 수 있다. 무선 및 직류 연결부(109)의 하면은 에폭시 연결부(epoxy connection)(110)를 통해 극소 박판(107)의 상면의 일부와 연결될 수 있다. 에폭시 연결부(110)는 납땜(solder) 연결부일 수 있다.
단일 고주파 집적 회로 칩(101)은 집적 회로를 통해 생성되는 무선 신호 및 직류 신호를 무선 및 직류 연결부(109)를 통해 극소 박판(107)으로 송신할 수 있다. 또한, 단일 고주파 집적 회로 칩(101)은 극소 박판(107)으로부터 수신되는 무선 신호 및 직류 신호를 무선 및 직류 연결부(109)를 통해 집적 회로로 송신할 수 있다. 즉, 단일 고주파 집적 회로 칩(101)은 본드(wire bond) 또는 리본 본드(ribbon bond) 대신, 무선 및 직류 연결부(109)를 통해 신호를 송수신할 수 있다.
집적 회로는 복수개의 수동 소자들을 포함할 수 있다. 이때, 하면 금속층(104)으로 인하여, 복수개의 수동 소자들 및 하면 금속층(104) 사이에 기생 커패시턴스(parasitic capacitance)(미도시)가 형성될 수 있다. 기생 커패시턴스로 인해, 복수개의 수동 소자들의 품질 계수(quality factor)가 저하될 수 있다.
도 2는 제2 실시예에 따른 단일 고주파 집적 회로 칩의 제2 패키징 구조를 도시한 단면도이다.
도 2를 참고하면, 제2 패키징 구조(200)는 단일 고주파 집적 회로 칩(201), 고정체(203), 및 기판(206)을 포함할 수 있다. 기판(206)은 고정체(203) 사이에 삽입될 수 있다. 즉, 기판(206)은 고정체(203)에 의해 고정될 수 있다. 고정체(203)는 공동(202)을 포함할 수 있다. 단일 고주파 집적 회로 칩(201)은 공동(202)에 배치될 수 있다.
고정체(203)는 금속으로 구성된 방열체일 수 있다. 즉, 단일 고주파 집적 회로 칩(201)은 고정체(203)를 통해 열을 방출할 수 있다. 고정체(203)는 돌출부(208)를 포함할 수 있다. 도전성 에폭시 층(205)은 돌출부(208)의 상면의 일부에 배치될 수 있다.
기판(206)은 돌출부(208)가 삽입되는 삽입부를 포함할 수 있다. 삽입부는 기판(206)의 일부를 관통하는 홀(hole)일 수 있다. 예를 들어, 삽입부는 기판(206)의 제1 상면을 관통할 수 있다.
극소 박판(207)은 기판(206)의 제2 상면의 일부에 배치될 수 있다. 제2 상면은 기판(206)의 상면 중 제1 상면을 제외한 부분을 의미할 수 있다.
단일 고주파 집적 회로 칩(201)은 도전성 에폭시 층(205)의 상면 및 극소 박판(207)의 상면의 일부에 배치될 수 있다. 단일 고주파 집적 회로 칩(201)은 하면 금속층(204)을 포함할 수 있다. 예를 들어, 단일 고주파 집적 회로 칩(201)의 하면의 일부는 하면 금속층(204)으로 구성될 수 있다.
하면 금속층(204)은 접지 금속(미도시) 및 경로 상호 연결 패턴(미도시)을 포함할 수 있다. 하면 금속층(204)의 하면은 도전성 에폭시 층(205)을 통해 고정체(203)의 돌출부(208)와 연결될 수 있다. 즉, 단일 고주파 집적 회로 칩(201)은 고정체(203)의 돌출부(208)를 통해 접지 및 열방출을 할 수 있다.
단일 고주파 집적 회로 칩(201)의 상면에는 집적 회로(미도시)가 배치될 수 있다. 단일 고주파 집적 회로 칩(201)은 무선 및 직류 연결부(209)를 포함할 수 있다. 무선 및 직류 연결부(209)의 하면은 에폭시 연결부(210)를 통해 극소 박판(207)의 상면의 일부와 연결될 수 있다. 에폭시 연결부(210)는 납땜 연결부일 수 있다.
단일 고주파 집적 회로 칩(201)은 집적 회로를 통해 생성되는 무선 신호 및 직류 신호를 무선 및 직류 연결부(209)를 통해 극소 박판(207)으로 송신할 수 있다. 또한, 단일 고주파 집적 회로 칩(201)은 극소 박판(207)으로부터 수신되는 무선 신호 및 직류 신호를 무선 및 직류 연결부(209)를 통해 집적 회로로 송신할 수 있다. 즉, 단일 고주파 집적 회로 칩(201)은 와이어 본드 또는 리본 본드 대신, 무선 및 직류 연결부(209)를 통해 신호를 송수신할 수 있다.
제2 패키징 구조(200)는 도 1의 제1 패키징 구조(100)에 비해 보다 효과적으로 열을 방출할 수 있다. 그러나, 제2 패키징 구조(200) 또한 하면 금속층(204)으로 인하여 집적 회로의 품질 계수가 저하될 수 있다. 즉, 하면 금속층(104)으로 인하여, 집적 회로에 포함되는 복수개의 수동 소자들 및 하면 금속층(104) 사이에 기생 커패시턴스가 형성될 수 있다. 기생 커패시턴스로 인해, 복수개의 수동 소자들의 품질 계수가 저하될 수 있다.
도 3은 제3 실시예에 따른 단일 고주파 집적 회로 칩의 제3 패키징 구조를 도시한 단면도이다.
도 3을 참고하면, 제3 패키징 구조(300)는 단일 고주파 집적 회로 칩(305) 및 방열체(309)를 포함할 수 있다. 제3 패키징 구조(300)의 내부는 패키지 몰드(package mold)(311)로 충전될 수 있다.
단일 고주파 집적 회로 칩(305)은 활성 영역(active region)(306)을 포함할 수 있다. 예를 들어, 활성 영역(306)은 단일 고주파 집적 회로 칩(305)의 하면에 배치될 수 있다. 활성 영역(306)은 복수개의 수동 소자들(미도시)을 포함할 수 있다.
방열체(309)는 복수개의 경로 홀(via hole)들(302)을 포함할 수 있다. 제1 연결부(301)는 방열체(309)의 제1 상면에 배치될 수 있다. 제2 연결부(303)는 방열체(309)의 하면에 배치될 수 있다. 이때, 제1 연결부(301) 및 제2 연결부(303)는 복수개의 경로 홀(302)을 통해 연결될 수 있다. 제1 연결부(301), 복수개의 경로 홀(302), 및 제2 연결부(303)는 전송 포트(transit port)(304)라 지칭될 수 있다.
비도전성 접착층(non-conductive adhesive layer)(308)은 방열체(309)의 제2 상면에 배치될 수 있다. 단일 고주파 집적 회로 칩(305)은 비도전성 접착층(308)을 통해 방열체(309)에 고정될 수 있다. 비도전성 접착층(308)은 활성 영역(active region)(306)을 포함하는 단일 고주파 집적 회로 칩(305)의 제1 하면과 접착될 수 있다. 단일 고주파 집적 회로 칩(305)은 비도전성 접착층(308)을 통해 방열체(309)로 열을 방출할 수 있다. 또한, 단일 고주파 집적 회로 칩(305)은 방열체(309)를 통해 접지할 수 있다.
금속 범프(metal bump)(310)는 제1 연결부(301)의 상면의 일부에 배치될 수 있다. 본딩 패드(bonding pad)(307)는 금속 범프(310)의 상면에 배치될 수 있다. 범프(310)의 상면은 단일 고주파 집적 회로 칩(305)의 제2 하면과 연결될 수 있다. 단일 고주파 집적 회로 칩(305)은 본딩 패드(bonding pad)(307) 및 금속 범프(310)를 통해 전송 포트(304)와 전기적으로 연결될 수 있다.
제3 패키징 구조(300)는 단일 고주파 집적 회로 칩(305)이 비도전성 접착층(308)을 통해 방열체(309)로 열을 방출함으로써, 도 1의 제1 패키징 구조(100) 및 도 2의 제2 패키징 구조(200)에 비해 열방출 특성이 개선될 수 있다.
그러나, 제3 패키징 구조(300)는 복수개의 수동 소자를 포함하는 활성 영역(306)과 방열체(309) 간의 거리가 미리 정해진 임계 거리 보다 짧을 수 있다. 따라서, 제3 패키징 구조(300)는 활성 영역(306)의 복수개의 수동 소자와 방열체(309) 사이에 미리 정해진 임계 값 보다 높은 값의 기생 캐패시턴스가 형성될 수 있다. 즉, 제3 패키징 구조(300)의 단일 고주파 집적 회로 칩(305)의 성능은 저하될 수 있다.
도 4는 제4 실시예에 따른 단일 고주파 집적 회로 칩의 제4 패키징 구조를 도시한 단면도이다.
도 4를 참고하면, 제4 패키징 구조(400)는 방열체(401), 기판(402) 및 단일 고주파 집적 회로 칩(405)을 포함할 수 있다. 기판(402)은 방열체(401)의 상면에 배치될 수 있다. 기판(402)은 복수개의 경로 홀(via hole)들(410)을 포함할 수 있다. 복수개의 경로 홀들(410)은 기판(402)의 일부의 상면 및 하면을 관통할 수 있다.
금속 패턴(403)은 기판(402)의 상면에 배치될 수 있다. 접지 금속(ground metal)(404)은 기판(402)의 하면에 배치될 수 있다. 접지 금속(404)은 기판(402)의 하면을 의미할 수 있다. 즉, 기판(402)의 하면은 접지 금속(404)으로 구성될 수 있다. 금속 패턴(403) 또는 접지 금속(404)과 동일한 소재의 금속은 기판(402)의 경로 홀들(410)의 상면, 하면 및 측면에 배치될 수 있다.
단일 고주파 집적 회로 칩(405)은 기판(402)의 제1 상면에 배치될 수 있다. 예를 들어, 제1 상면은 기판(402)의 상면에서 경로 홀들(410)이 배치되는 부분을 의미할 수 있다. 단일 고주파 집적 회로 칩(405)은 와이어 본드(408)를 포함할 수 있다. 와이어 본드(408)는 리본 본드일 수 있다. 단일 고주파 집적 회로 칩(405)은 와이어 본드(408)를 통해 금속 패턴(403)과 전기적으로 연결될 수 있다.
단일 고주파 집적 회로 칩(405)은 하면 금속층(406)을 포함할 수 있다. 하면 금속층(406)은 단일 고주파 집적 회로 칩(405)의 하면에 배치될 수 있다. 즉, 하면 금속층(406)의 상면은 단일 고주파 집적 회로 칩(405)의 하면과 접촉할 수 있다.
하면 금속층(406)은 전도성 에폭시 층(409)을 통해 기판(402)에 접착될 수 있다. 예를 들어, 전도성 에폭시 층(409)은 기판(402)의 제1 상면에 배치될 수 있다. 전도성 에폭시 층(409)은 공정 본드(eutectic bond) 층일 수 있다.
단일 고주파 집적 회로 칩(405)은 기판(402)의 복수개의 경로 홀들(109)을 통해 열을 방출할 수 있다. 단일 고주파 집적 회로 칩(405)은 집적 회로(미도시)를 포함할 수 있다. 예를 들어, 집적 회로는 단일 고주파 집적 회로 칩(405)의 상면에 배치될 수 있다. 이때, 단일 고주파 집적 회로 칩(405)의 상면에 배치되는 집적 회로는 하면 금속층(406)에 의해 성능이 저하될 수 있다. 특히, 집적 회로에 포함되는 수동 소자의 성능은 하면 금속층(406)에 의해 저하될 수 있다. 예를 들어, 집적 회로에 포함되는 나선형(spiral) 인덕터의 성능은 하면 금속층(406)에 의해 저하될 수 있다. 즉, 나선형 인덕터의 품질 계수는 하면 금속층(406)에 의해 감소될 수 있다.
도 5는 제5 실시예에 따른 단일 고주파 집적 회로 칩의 제5 패키징 구조를 도시한 단면도이다.
도 5를 참고하면, 제5 패키징 구조(500)는 방열체(501), 기판(502) 및 단일 고주파 집적 회로 칩(505)을 포함할 수 있다. 방열체(501)는 돌출부(501-1)를 포함할 수 있다. 기판(502)은 방열체(501)의 제1 상면에 배치될 수 있다. 방열체(501)의 제1 상면은 방열체(501)의 상면 중 돌출부(501-1)를 제외한 부분일 수 있다.
접지 금속(504)은 기판(502)의 하면에 배치될 수 있다. 접지 금속(504)은 기판(502)의 하면을 의미할 수 있다. 즉, 기판(502)의 하면은 접지 금속(504)으로 구성될 수 있다.
기판(502)은 경로 홀을 포함할 수 있다. 예를 들어, 기판(502)은 경로 홀은 기판(402)의 일부의 상면 및 하면을 관통할 수 있다. 방열체(501)의 돌출부(501-1)는 기판(402)의 경로 홀에 삽입될 수 있다. 금속 패턴(503)은 기판(502)의 상면에 배치될 수 있다.
단일 고주파 집적 회로 칩(505)은 방열체(501)의 돌출부(501-1)의 상면에 배치될 수 있다. 단일 고주파 집적 회로 칩(505)은 와이어 본드(508)를 포함할 수 있다. 와이어 본드(508)는 리본 본드일 수 있다. 단일 고주파 집적 회로 칩(505)은 와이어 본드(508)를 통해 금속 패턴(503)과 전기적으로 연결될 수 있다.
단일 고주파 집적 회로 칩(505)은 하면 금속층(506)을 포함할 수 있다. 하면 금속층(506)은 단일 고주파 집적 회로 칩(505)의 하면에 배치될 수 있다. 즉, 하면 금속층(506)의 상면은 단일 고주파 집적 회로 칩(505)의 하면과 접촉할 수 있다.
하면 금속층(506)은 전도성 에폭시 층(509)을 통해 방열체(501)의 돌출부(501-1)에 접착될 수 있다. 예를 들어, 전도성 에폭시 층(509)은 방열체(501)의 돌출부(501-1)의 상면에 배치될 수 있다. 에폭시 층(509)은 공정 본드(eutectic bond) 층일 수 있다.
단일 고주파 집적 회로 칩(505)은 하면 금속층(506)을 통해 방열체(501)로 열을 방출할 수 있다. 제5 패키징 구조(500)는 도 4의 제4 패키징 구조(400) 보다 단일 고주파 집적 회로 칩으로부터 발생하는 열을 효율적으로 방출할 수 있다.
단일 고주파 집적 회로 칩(505)은 집적 회로(미도시)를 포함할 수 있다. 예를 들어, 집적 회로는 단일 고주파 집적 회로 칩(505)의 상면에 배치될 수 있다. 이때, 단일 고주파 집적 회로 칩(505)의 상면에 배치되는 집적 회로는 하면 금속층(506)에 의해 성능이 저하될 수 있다. 특히, 집적 회로에 포함되는 수동 소자의 성능은 하면 금속층(506)에 의해 저하될 수 있다. 예를 들어, 집적 회로에 포함되는 나선형 인덕터의 성능은 하면 금속층(506)에 의해 저하될 수 있다. 즉, 나선형 인덕터의 품질 계수는 하면 금속층(506)에 의해 감소될 수 있다.
도 6은 제6 실시예에 따른 단일 고주파 집적 회로 칩의 제6 패키징 구조를 도시한 단면도이다.
도 6을 참고하면, 제6 패키징 구조(600)는 방열체(601), 기판(602) 및 단일 고주파 집적 회로 칩(605)을 포함할 수 있다. 방열체(601)는 돌출부(601-1)를 포함할 수 있다. 기판(602)은 방열체(601)의 제1 상면에 배치될 수 있다. 제1 상면은 방열체(601)의 상면 중 돌출부(601-1)를 제외한 부분일 수 있다.
접지 금속(604)은 기판(602)의 하면에 배치될 수 있다. 접지 금속(604)은 기판(602)의 하면을 의미할 수 있다. 즉, 기판(602)의 하면은 접지 금속(604)으로 구성될 수 있다.
기판(602)은 경로 홀을 포함할 수 있다. 예를 들어, 기판(602)은 경로 홀은 기판(602)의 일부의 상면 및 하면을 관통할 수 있다. 방열체(601)의 돌출부(601-1)는 기판(602)의 경로 홀에 삽입될 수 있다. 금속 패턴(603)은 기판(602)의 제1 상면에 배치될 수 있다.
단일 고주파 집적 회로 칩(605)은 방열체(601)의 돌출부(601-1)의 상면에 배치될 수 있다. 단일 고주파 집적 회로 칩(605)은 와이어 본드(608)를 포함할 수 있다. 와이어 본드(608)는 리본 본드일 수 있다. 단일 고주파 집적 회로 칩(605)은 와이어 본드(608)를 통해 금속 패턴(603)과 전기적으로 연결될 수 있다.
단일 고주파 집적 회로 칩(605)은 하면 금속층(606)을 포함할 수 있다. 하면 금속층(606)은 단일 고주파 집적 회로 칩(605)의 제1 하면에 배치될 수 있다. 즉, 하면 금속층(606)의 상면은 단일 고주파 집적 회로 칩(605)의 제1 하면과 접촉할 수 있다. 단일 고주파 집적 회로 칩(605)의 제2 하면(607)은 기판(602)의 제2 상면과 접촉할 수 있다.
기판(602)의 제2 상면은, 기판(602)의 제1 상면을 제외한 영역일 수 있다. 단일 고주파 집적 회로 칩(605)의 제2 하면(607)과 기판(602)의 제2 상면 사이에는 이격 공간이 발생할 수 있다. 이때, 단일 고주파 집적 회로 칩(605)의 제2 하면(607)과 기판(602)의 제2 상면 사이에는 단차를 맞추기 위한 절연층이 배치될 수 있다.
단일 고주파 집적 회로 칩(605)의 제2 하면(607)은 단일 고주파 집적 회로 칩(605)의 하면 중 제1 하면을 제외한 부분일 수 있다. 즉, 단일 고주파 집적 회로 칩(605)의 제2 하면(607)은, 단일 고주파 집적 회로 칩(605)의 하면에서 하면 금속층(606)이 배치되지 않는 부분일 수 있다. 단일 고주파 집적 회로 칩(605)의 제2 하면(607)은 하면 금속층(606)에 대한 선택적인 식각(etching) 등의 후공정을 통해 형성될 수 있다. 단일 고주파 집적 회로 칩(605)의 제2 하면(607)의 형태는 다양할 수 있다.
하면 금속층(606)은 전도성 에폭시 층(609)을 통해 방열체(601)의 돌출부(601-1)에 접착될 수 있다. 예를 들어, 전도성 에폭시 층(609)은 방열체(601)의 돌출부(601-1)의 상면에 배치될 수 있다. 에폭시 층(609)은 공정 본드(eutectic bond) 층일 수 있다. 단일 고주파 집적 회로 칩(605)은 하면 금속층(606)을 통해 방열체(601)로 열을 방출할 수 있다.
단일 고주파 집적 회로 칩(605)은 집적 회로(미도시)를 포함할 수 있다. 집적 회로는 단일 고주파 집적 회로 칩(605)의 상면에 배치될 수 있다. 집적 회로는 복수개의 수동 소자들(미도시)을 포함할 수 있다.
복수개의 수동 소자들은 제1 수동 소자 그룹(미도시) 및 제2 수동 소자 그룹(미도시)을 포함할 수 있다. 예를 들어, 제1 수동 소자 그룹은 하면 금속층(606)에 의해 미리 정해진 임계 값 이하의 제1 기생 캐패시턴스를 발생시키는 수동 소자들을 포함할 수 있다. 제2 수동 소자 그룹은 하면 금속층(606)에 의해 미리 정해진 임계 값을 초과하는 제2 기생 캐패시턴스를 발생시키는 수동 소자들을 포함할 수 있다. 예를 들어, 제2 수동 소자 그룹은 나선형 인덕터를 포함할 수 있다.
이때, 제1 수동 소자 그룹은 단일 고주파 집적 회로 칩(605)의 제1 상면(미도시)에 배치될 수 있다. 단일 고주파 집적 회로 칩(605)의 제1 상면은, 단일 고주파 집적 회로 칩(605)의 제1 하면과 대응되는 영역일 수 있다. 또한, 제2 수동 소자 그룹은 단일 고주파 집적 회로 칩(605)의 제2 상면(미도시)에 배치될 수 있다. 단일 고주파 집적 회로 칩(605)의 제2 상면은, 단일 고주파 집적 회로 칩(605)의 제2 하면(607)과 대응되는 영역일 수 있다. 따라서, 제2 수동 소자 그룹은 제1 수동 소자 그룹 보다 하면 금속층(606)에 의한 영향이 적을 수 있다. 제1 수동 소자 그룹 및 제2 수동 소자 그룹은 하면 금속층(606)의 형태 또는 배치에 따라 다양하게 설계될 수 있다.
도 7은 제7 실시예에 따른 단일 고주파 집적 회로 칩의 제7 패키징 구조를 도시한 상면도이다.
도 7을 참고하면, 제7 패키징 구조(700)는 도 6의 패키징 구조(600)의 상면도일 수 있다. 또한, 도 6은 도 7의 절단선(a-a')에 따라 절단된 제7 패키징 구조(700)의 단면도일 수 있다. 제7 패키징 구조(700)는 도 6의 패키징 구조(600)와 동일 또는 유사할 수 있다.
제7 패키징 구조(700)는 기판(702) 및 단일 고주파 집적 회로 칩(705)을 포함할 수 있다. 기판(702)은 경로 홀(702-1)을 포함할 수 있다. 예를 들어, 경로 홀(702-1)은 기판(702)의 일부의 상면 및 하면을 관통할 수 있다. 금속 패턴(703)은 기판(702)의 제1 상면에 배치될 수 있다.
단일 고주파 집적 회로 칩(705)은 경로 홀(702-1)을 통해 노출된 방열체(미도시)의 돌출부의 상면에 배치될 수 있다. 단일 고주파 집적 회로 칩(705)은 와이어 본드(708)를 포함할 수 있다. 와이어 본드(708)는 리본 본드일 수 있다. 단일 고주파 집적 회로 칩(705)은 와이어 본드(708)를 통해 금속 패턴(703)과 전기적으로 연결될 수 있다.
단일 고주파 집적 회로 칩(705)은 하면 금속층(706)을 포함할 수 있다. 하면 금속층(706)은 단일 고주파 집적 회로 칩(705)의 제1 하면에 배치될 수 있다. 즉, 하면 금속층(706)의 상면은 단일 고주파 집적 회로 칩(705)의 제1 하면과 접촉할 수 있다. 단일 고주파 집적 회로 칩(705)의 제2 하면(707)은 기판(702)의 제2 상면과 접촉할 수 있다. 기판(702)의 제2 상면은, 기판(702)의 제1 상면을 제외한 영역일 수 있다.
단일 고주파 집적 회로 칩(705)의 제2 하면(707)은 단일 고주파 집적 회로 칩(705)의 하면 중 제1 하면을 제외한 부분일 수 있다. 즉, 단일 고주파 집적 회로 칩(705)의 제2 하면(707)은, 단일 고주파 집적 회로 칩(705)의 하면에서 하면 금속층(706)이 배치되지 않는 부분일 수 있다. 단일 고주파 집적 회로 칩(705)의 제2 하면(707)은 하면 금속층(706)에 대한 선택적인 식각 등의 후공정을 통해 형성될 수 있다. 단일 고주파 집적 회로 칩(705)의 제2 하면(707)의 형태는 다양할 수 있다.
단일 고주파 집적 회로 칩(705)은 집적 회로(미도시)를 포함할 수 있다. 집적 회로는 단일 고주파 집적 회로 칩(705)의 상면에 배치될 수 있다. 집적 회로는 복수개의 수동 소자들(미도시)을 포함할 수 있다.
복수개의 수동 소자들은 제1 수동 소자 그룹(미도시) 및 제2 수동 소자 그룹(미도시)을 포함할 수 있다. 예를 들어, 제1 수동 소자 그룹은 하면 금속층(706)에 의해 미리 정해진 임계 값 이하의 제1 기생 캐패시턴스를 발생시키는 수동 소자들을 포함할 수 있다. 제2 수동 소자 그룹은 하면 금속층(706)에 의해 미리 정해진 임계 값을 초과하는 제2 기생 캐패시턴스를 발생시키는 수동 소자들을 포함할 수 있다. 예를 들어, 제2 수동 소자 그룹은 나선형 인덕터를 포함할 수 있다.
이때, 제1 수동 소자 그룹은 단일 고주파 집적 회로 칩(705)의 제1 상면(미도시)에 배치될 수 있다. 단일 고주파 집적 회로 칩(705)의 제1 상면은, 단일 고주파 집적 회로 칩(705)의 제1 하면과 대응되는 영역일 수 있다. 또한, 제2 수동 소자 그룹은 단일 고주파 집적 회로 칩(705)의 제2 상면(미도시)에 배치될 수 있다. 단일 고주파 집적 회로 칩(705)의 제2 상면은, 단일 고주파 집적 회로 칩(705)의 제2 하면(707)과 대응되는 영역일 수 있다. 따라서, 제2 수동 소자 그룹은 제1 수동 소자 그룹 보다 하면 금속층(706)에 의한 영향이 적을 수 있다. 제1 수동 소자 그룹 및 제2 수동 소자 그룹은 하면 금속층(706)의 형태 또는 배치에 따라 다양하게 설계될 수 있다.
도 8은 제8 실시예에 따른 단일 고주파 집적 회로 칩의 제8 패키징 구조를 도시한 단면도이다.
도 8을 참고하면, 제8 패키징 구조(800)는 방열체(801), 기판(802) 및 단일 고주파 집적 회로 칩(805)을 포함할 수 있다. 기판(802)은 방열체(801)의 상면에 배치될 수 있다. 기판(802)은 복수개의 경로 홀들(810)을 포함할 수 있다. 복수개의 경로 홀들(810)은 기판(802)의 일부의 상면 및 하면을 관통할 수 있다.
금속 패턴(803)은 기판(802)의 상면에 배치될 수 있다. 접지 금속(804)은 기판(802)의 하면에 배치될 수 있다. 금속 패턴(803) 또는 접지 금속(804)과 동일한 소재의 금속은 기판(802)의 경로 홀들(810)의 상면, 하면 및 측면에 배치될 수 있다.
단일 고주파 집적 회로 칩(805)은 기판(802)의 제1 상면에 배치될 수 있다. 예를 들어, 제1 상면은 기판(802)의 상면에서 경로 홀들(810)이 배치되는 부분을 의미할 수 있다. 단일 고주파 집적 회로 칩(805)은 와이어 본드(808)를 포함할 수 있다. 와이어 본드(808)는 리본 본드일 수 있다. 단일 고주파 집적 회로 칩(805)은 와이어 본드(808)를 통해 금속 패턴(803)과 전기적으로 연결될 수 있다.
단일 고주파 집적 회로 칩(805)은 하면 금속층(806)을 포함할 수 있다. 하면 금속층(806)은 단일 고주파 집적 회로 칩(805)의 제1 하면에 배치될 수 있다. 즉, 하면 금속층(806)의 상면은 단일 고주파 집적 회로 칩(805)의 제1 하면과 접촉할 수 있다.
단일 고주파 집적 회로 칩(805)의 제2 하면(807)은 기판(802)의 제2 상면과 접촉할 수 있다. 기판(802)의 제2 상면은, 기판(802)의 제1 상면을 제외한 영역일 수 있다. 단일 고주파 집적 회로 칩(805)의 제2 하면(807)과 기판(802)의 제2 상면 사이에는 이격 공간이 발생할 수 있다. 이때, 단일 고주파 집적 회로 칩(805)의 제2 하면(807)과 기판(802)의 제2 상면 사이에는 단차를 맞추기 위한 절연층이 배치될 수 있다.
단일 고주파 집적 회로 칩(805)의 제2 하면(807)은 단일 고주파 집적 회로 칩(805)의 하면 중 제1 하면을 제외한 부분일 수 있다. 즉, 단일 고주파 집적 회로 칩(805)의 제2 하면(807)은, 단일 고주파 집적 회로 칩(805)의 하면에서 하면 금속층(806)이 배치되지 않는 부분일 수 있다. 단일 고주파 집적 회로 칩(805)의 제2 하면(807)은 하면 금속층(806)에 대한 선택적인 식각 등의 후공정을 통해 형성될 수 있다. 단일 고주파 집적 회로 칩(805)의 제2 하면(807)의 형태는 다양할 수 있다.
하면 금속층(806)은 전도성 에폭시 층(809)을 통해 기판(802)에 접착될 수 있다. 예를 들어, 전도성 에폭시 층(809)은 기판(802)의 제1 상면에 배치될 수 있다. 전도성 에폭시 층(809)은 공정 본드 층일 수 있다. 에폭시 층(809)은 공정 본드 층일 수 있다. 단일 고주파 집적 회로 칩(805)은 기판(802)의 복수개의 경로 홀들(809)을 통해 열을 방출할 수 있다.
단일 고주파 집적 회로 칩(805)은 집적 회로(미도시)를 포함할 수 있다. 집적 회로는 단일 고주파 집적 회로 칩(805)의 상면에 배치될 수 있다. 집적 회로는 복수개의 수동 소자들(미도시)을 포함할 수 있다.
복수개의 수동 소자들은 제1 수동 소자 그룹(미도시) 및 제2 수동 소자 그룹(미도시)을 포함할 수 있다. 예를 들어, 제1 수동 소자 그룹은 하면 금속층(806)에 의해 미리 정해진 임계 값 이하의 제1 기생 캐패시턴스를 발생시키는 수동 소자들을 포함할 수 있다. 제2 수동 소자 그룹은 하면 금속층(806)에 의해 미리 정해진 임계 값을 초과하는 제2 기생 캐패시턴스를 발생시키는 수동 소자들을 포함할 수 있다. 예를 들어, 제2 수동 소자 그룹은 나선형 인덕터를 포함할 수 있다.
이때, 제1 수동 소자 그룹은 단일 고주파 집적 회로 칩(805)의 제1 상면(미도시)에 배치될 수 있다. 단일 고주파 집적 회로 칩(805)의 제1 상면은, 단일 고주파 집적 회로 칩(805)의 제1 하면과 대응되는 영역일 수 있다. 또한, 제2 수동 소자 그룹은 단일 고주파 집적 회로 칩(805)의 제2 상면(미도시)에 배치될 수 있다. 단일 고주파 집적 회로 칩(805)의 제2 상면은, 단일 고주파 집적 회로 칩(805)의 제2 하면과 대응되는 영역일 수 있다. 따라서, 제2 수동 소자 그룹은 제1 수동 소자 그룹 보다 하면 금속층(806)에 의한 영향이 적을 수 있다. 제1 수동 소자 그룹 및 제2 수동 소자 그룹은 하면 금속층(806)의 형태 또는 배치에 따라 다양하게 설계될 수 있다.
제8 패키징 구조(800)는 도 6의 제6 패키징 구조(600)와 같은 방열체 돌출부(601-1)를 형성하지 않을 수 있다. 따라서, 제8 패키징 구조(800)는 도 6의 제6 패키징 구조(600) 보다 제작이 용이할 수 있다.
본 발명에 따른 집적 회로의 패키징 구조는, 방열체(heat sink); 상기 방열체의 상면에 배치되고 제1 방열부를 포함하는 접지 금속(ground metal)부; 상기 접지 금속부의 상면에 배치되고 제2 방열부를 포함하는 기판(substrate); 상기 제1 방열부 또는 상기 제2 방열부의 상면에 배치되는 하면 금속(backside metal)부; 상기 기판의 상면에 배치되는 금속 패턴(metal trace)부; 및 상기 하면 금속부의 상면에 배치되는 상기 집적 회로;를 포함하고, 상기 집적 회로의 제1 하면은 상기 하면 금속부의 상면과 접촉하고, 상기 집적 회로의 제2 하면은 상기 하면 금속부의 상면과 접촉하지 않고, 상기 집적 회로는 제1 수동 소자 및 제2 수동 소자를 포함하고, 상기 제1 수동 소자는 상기 제1 하면에 대응되는 상기 집적 회로의 제1 상면에 배치되고, 상기 제2 수동 소자는 상기 제2 하면에 대응되는 상기 집적 회로의 제2 상면에 배치된다.
본 발명에 따른 단일 고주파 집적 회로 칩의 패키징 구조는 고출력 단일 고주파 집적 회로 칩의 전력증폭기에 적용될 수 있다. 예를 들어, 본 발명에 따른 단일 고주파 집적 회로 칩의 패키징 구조는 고출력 단일 고주파 집적 회로 칩의 전력증폭기의 출력 매칭(output matching)부의 나선형 인덕터가 위치한 부분의 하면 금속(backside metal)을 제거함으로써 전력증폭기의 성능을 향상시킬 수 있다.
본 발명에 따른 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 컴퓨터 판독 가능 매체에 기록되는 프로그램 명령은 본 발명을 위해 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능 매체의 예에는 롬(rom), 램(ram), 플래시 메모리(flash memory) 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러(compiler)에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터(interpreter) 등을 사용해서 컴퓨터에 의해 실행될 수 있는 고급 언어 코드를 포함한다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (1)

  1. 집적 회로(integrated circuit)의 패키징 구조에 있어서,
    방열체(heat sink);
    상기 방열체의 상면에 배치되고 제1 방열부를 포함하는 접지 금속(ground metal)부;
    상기 접지 금속부의 상면에 배치되고 제2 방열부를 포함하는 기판(substrate);
    상기 제1 방열부 또는 상기 제2 방열부의 상면에 배치되는 하면 금속(backside metal)부;
    상기 기판의 상면에 배치되는 금속 패턴(metal trace)부; 및
    상기 하면 금속부의 상면에 배치되는 상기 집적 회로;를 포함하고,
    상기 집적 회로의 제1 하면은 상기 하면 금속부의 상면과 접촉하고, 상기 집적 회로의 제2 하면은 상기 하면 금속부의 상면과 접촉하지 않고,
    상기 집적 회로는 제1 수동 소자 및 제2 수동 소자를 포함하고,
    상기 제1 수동 소자는 상기 제1 하면에 대응되는 상기 집적 회로의 제1 상면에 배치되고,
    상기 제2 수동 소자는 상기 제2 하면에 대응되는 상기 집적 회로의 제2 상면에 배치되는, 패키징 구조.
KR1020170182070A 2017-12-28 2017-12-28 집적 회로의 패키징 구조 KR20190079950A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170182070A KR20190079950A (ko) 2017-12-28 2017-12-28 집적 회로의 패키징 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170182070A KR20190079950A (ko) 2017-12-28 2017-12-28 집적 회로의 패키징 구조

Publications (1)

Publication Number Publication Date
KR20190079950A true KR20190079950A (ko) 2019-07-08

Family

ID=67256040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170182070A KR20190079950A (ko) 2017-12-28 2017-12-28 집적 회로의 패키징 구조

Country Status (1)

Country Link
KR (1) KR20190079950A (ko)

Similar Documents

Publication Publication Date Title
US10404226B2 (en) Power amplifier module
US8067824B2 (en) Integrated circuit module package and assembly method thereof
CN108233974B (zh) 收发模块
US6710433B2 (en) Leadless chip carrier with embedded inductor
US6582979B2 (en) Structure and method for fabrication of a leadless chip carrier with embedded antenna
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
US10910705B2 (en) Antenna in package device having substrate stack
KR20010110421A (ko) 집적 고주파 능력을 갖는 다중 칩 모듈
JP4284744B2 (ja) 高周波集積回路装置
US9743557B2 (en) Amplifier module with enhanced heat dissipating function and semiconductor device
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
KR20190079950A (ko) 집적 회로의 패키징 구조
US11393778B2 (en) Semiconductor device and antenna device
JP5412372B2 (ja) 半導体実装装置
JP2010186959A (ja) 半導体パッケージおよびその作製方法
EP2228823B1 (en) Flip chip assembly with improved HF-performance
US20220359976A1 (en) Microelectronic device package including antenna and semiconductor device
US20240113413A1 (en) Microelectronic device package including antenna and semiconductor device
JP2006324540A (ja) 半導体装置
JP3162220U (ja) 高周波半導体デバイス
JP6579396B2 (ja) 半導体装置、及び基板
EP3429026B1 (en) An integrated circuit package and method of making thereof
WO2022240712A1 (en) Microelectronic device package including antenna and semiconductor device
KR20010039099A (ko) 고주파 모듈의 패키징 장치