KR20190074881A - I/q imbalance calibration apparatus, method and transmitter system using the same - Google Patents

I/q imbalance calibration apparatus, method and transmitter system using the same Download PDF

Info

Publication number
KR20190074881A
KR20190074881A KR1020170176573A KR20170176573A KR20190074881A KR 20190074881 A KR20190074881 A KR 20190074881A KR 1020170176573 A KR1020170176573 A KR 1020170176573A KR 20170176573 A KR20170176573 A KR 20170176573A KR 20190074881 A KR20190074881 A KR 20190074881A
Authority
KR
South Korea
Prior art keywords
calibration signal
signal
calibration
phase
imbalance
Prior art date
Application number
KR1020170176573A
Other languages
Korean (ko)
Other versions
KR102001739B1 (en
Inventor
옌-청 콴
헝-팅 초우
Original Assignee
국립 중산 과학 기술 연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립 중산 과학 기술 연구원 filed Critical 국립 중산 과학 기술 연구원
Priority to KR1020170176573A priority Critical patent/KR102001739B1/en
Publication of KR20190074881A publication Critical patent/KR20190074881A/en
Application granted granted Critical
Publication of KR102001739B1 publication Critical patent/KR102001739B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/10—Compensating for variations in line balance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

An I/Q imbalance correction method comprises the steps of: inputting a first in-phase and a quadrature signal correction signal to a front end circuit of a transmitter system successively to acquire first and second correction signal intensities and to estimate the first and second correction signal intensities using delta estimation; calculating an I/Q gain imbalance according to the estimated first and second correction signal intensities; successively inputting a second in-phase correction signal and a second in-phase and quadrature correction signal to the front end circuit of the transmitter system to successively acquire and estimate a fourth correction signal intensity at the first correction signal intensity, wherein an I/Q gain imbalance compensation is formed with respect to the first in-phase and quadrature correction signal to generate the second in-phase and quadrature correction signal; and calculating the I/Q phase imbalance according to the estimated third and fourth correction signal intensities. Thus, cost and power consumption are reduced.

Description

I/Q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템{I/Q IMBALANCE CALIBRATION APPARATUS, METHOD AND TRANSMITTER SYSTEM USING THE SAME}TECHNICAL FIELD [0001] The present invention relates to an I / Q imbalance correcting apparatus, a method using the correcting apparatus, and a transmitter system,

본 개시는 송신기 시스템, 및 특히 동위상/직교(I/Q) 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기에 관한 것이다. This disclosure relates to transmitter systems and, in particular, to in-phase / quadrature (I / Q) imbalance correction apparatus, methods and transmitters using such correction apparatuses.

송신기 시스템에서, 기저대역 신호는 무선주파수 (RF) 신호를 발생시키기 위해 디지털-아날로그 변환, 저주파 통과 필터링, 로컬 오실레이팅 (LO), 신호 혼합, 동위상과 직교 신호 결합, 대역 통과 필터링, 중간 주파수 (IF) 신호 혼합으로 처리된다. 이러한 처리는 복수의 회로 및 동위상 회로에 의해 구현되며 동위상 및 직교 채널 (I 및 Q 채널)의 회로에 의해 처리되는 동위상 및 직교 기저대역 신호는 반도체 프로세스 변형으로 인해 상쇄될 수 있다. 이런 상쇄를 I/Q 불균형이라고 하며, 이 I/Q 불균형 (I/Q 이득 및 위상 불균형 포함)을 처리하기 위해 교정 또는 수정을 해야 한다.In a transmitter system, the baseband signal may be modulated using digital-analog conversion, low pass filtering, local oscillation (LO), signal mixing, in-phase and quadrature signal combination, bandpass filtering, (IF) signal mix. This process is implemented by a plurality of circuits and in-phase circuits, and in-phase and quadrature baseband signals processed by circuits of in-phase and quadrature channels (I and Q channels) can be canceled by semiconductor process variations. This offset is called an I / Q imbalance and must be calibrated or modified to handle this I / Q imbalance (including I / Q gain and phase imbalance).

아날로그-디지털 변환기 (ADC)는 I/Q 불균형 교정을 위해 처리된 RF 신호를 샘플링하는데 사용할 수 있으며, ADC의 샘플링 속도는 RF 신호의 신호 대역폭보다 커야 한다. 그러나 밀리미터파의 통신 대역을 채택하는 송신기 시스템의 경우, 신호 대역폭이 몇 기가 헤르츠 (GHz) 등으로 매우 크며, 따라서 ADC는 초당 몇 기가 바이트 (Gb/s)의 샘플링 속도를 가져야 한다. 초고속 샘플링 속도의 ADC를 설계하는 것은 어려운 일이며, 설사 초고속 샘플링 속도의 ADC를 잘 설계할 수 있다 해도 초고속 샘플링 속도로 인한 큰 전력 소모는 송신기 시스템은 열소산에 영향을 미친다.An analog-to-digital converter (ADC) can be used to sample the processed RF signal for I / Q imbalance calibration, and the sampling rate of the ADC must be greater than the signal bandwidth of the RF signal. However, for a transmitter system that employs a millimeter-wave communication band, the signal bandwidth is very large, such as a few gigahertz (GHz), so the ADC should have a sampling rate of several gigabytes per second (Gb / s). Designing ADCs with very high sampling rates is a challenge, and even if you can design ADCs with very high sampling rates, high power consumption due to ultra-high sampling rates will affect the thermal dissipation of the transmitter system.

본 개시의 목적은 초고속 샘플링 속도의 ADC를 사용하지 않고 I와 Q 채널의 이득 불균형 및 위상 불균형 (즉 (I/Q 이득 및 위상 불균형)을 추정하고 보상하고 방법과 I/Q 불균형 교정 장치를 제공하여 비용 및 전력 소비를 감소시킬 수 있도록 하는 것이다.It is an object of the present disclosure to provide a method and an I / Q imbalance correction device for estimating and compensating gain and phase imbalance (i.e., I / Q gain and phase imbalance) of I and Q channels without using an ADC at ultra high sampling rate Thereby reducing cost and power consumption.

본 개시의 또 하나의 목적은 I/Q 불균형 교정 장치 또는 5세대 모바일 통신 시스템 같은 밀리미터파 통신 대역을 적용하는 방법을 사용하는 송신기 시스템을 제공하는 것이다. It is another object of the present disclosure to provide a transmitter system that employs a method of applying a millimeter wave communication band, such as an I / Q imbalance correction device or a fifth generation mobile communication system.

적어도 상기의 목적을 달성하기 위해, 본 개시는 제1 동위상 교정 신호, 제1 직교 교정 신호, 또는 제1 동위상과 직교 교정 신호를 선택적으로 발생시키는 교정 신호 발생기; I/Q 불균형 교정기로서 I/Q 이득 불균형을 수신한 후에 제2 동위상 및 직교 교정 신호를 발생시키기 위해 제1 동위상 및 직교 교정 신호에 대해 I/Q 이득 불균형 보상을 수행하는데 사용되는 교정 신호 발생기에 전기적으로 연결되며, 송신기 시스템의 프론트 엔드 회로에 대한 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호 또는 제2 동위상과 직교 교정 신호를 선택적으로 출력하는 I/Q 불균형 교정기; 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 선택적으로 획득하여 출력하는데 사용되는 송신기 시스템의 프론트 엔드 회로에 전기적으로 연결되는 신호 강도 획득 회로로 상기에서 제1 교정 신호 강도에서 제4 교정 신호 강도는 각각 제1 교정 신호에서 제4 교정 신호에 상응하며, 제1 교정 신호에서 제4 교정 신호가 각각 프론트 엔드 회로가 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호, 제2 동위상 및 직교 교정 신호를 처리하는 신호 강도 회로; 신호 강도 획득 회로에 전기적으로 연결되어, 델타 추정을 통해 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 선택적으로 추정하고, 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하며, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 추정기를 포함하는 I/Q 불균형 교정 모드로 작동되는 송신기 시스템에 사용되는 I/Q 불균형 교정 장치를 제공한다. To attain at least the above object, the present disclosure provides a calibration signal generator for selectively generating a first in-phase calibration signal, a first orthogonal calibration signal, or a first in-phase and orthogonal calibration signal; A calibration signal used to perform I / Q gain unbalance compensation on a first in-phase and quadrature calibration signal to generate a second in-phase and quadrature calibration signal after receiving an I / Q gain unbalance as an I / Q unbalance calibrator; Generator for selectively outputting a first in-phase calibration signal, a first orthogonal calibration signal, a second in-phase calibration signal, or a second in-phase and orthogonal calibration signal to the front end circuit of the transmitter system, Q unbalance calibrator; A signal strength acquisition circuit electrically connected to a front end circuit of a transmitter system used to selectively obtain and output one of the fourth calibration signal strengths at a first calibration signal intensity, The intensity corresponds to the fourth calibration signal in the first calibration signal, and the fourth calibration signal in the first calibration signal is respectively the first in-phase calibration signal, the first orthogonal calibration signal, the second in- A signal strength circuit for processing a second in-phase and quadrature calibration signal; Signal intensity acquisition circuit to selectively estimate one of the fourth calibration signal intensities at a first calibration signal intensity through delta estimation and to provide an I / Q gain imbalance according to the estimated first and second calibration signal intensities, Q unbalance estimator used to calculate an I / Q phase imbalance in accordance with the estimated third and fourth calibration signal strengths; and an I / Q unbalance estimator used in a transmitter system operating in an I / Q unbalance calibration mode, Q imbalance correction device.

적어도 상기의 목적을 달성하기 위해, 본 개시는 프론트 엔드 회로와 I/Q 불균형 교정 장치를 포함하는 송신기 시스템을 제공한다. To at least achieve the above object, the present disclosure provides a transmitter system including a front end circuit and an I / Q imbalance correcting device.

적어도 상기의 목적을 달성하기 위해, 본 개시는 I/Q 불균형 교정 모드로 작동되는 송신기 시스템에 사용되는 I/Q 불균형 교정 방법을 제공한다.To at least achieve the above object, the present disclosure provides an I / Q imbalance calibration method used in a transmitter system operating in an I / Q unbalance calibration mode.

본 개시의 일 실시예에서, I/Q 위상 불균형 계산은 I/Q 이득 불균형 계산 후에 수행되고, I/Q 이득 불균형 계산 후에 I/Q 이득 불균형은 I/Q 이득 불균형 보상 결정을 위해 I/Q 불균형 교정기로 전송되며, I/Q 위상 불균형 계산 후에 I/Q 위상 불균형은 I/Q 위상 불균형 보상 결정을 위해 I/Q 불균형 교정기로 전송된다.In one embodiment of the present disclosure, the I / Q phase imbalance calculation is performed after the I / Q gain imbalance calculation, and the I / Q gain imbalance is calculated after the I / Q gain imbalance calculation, And the I / Q phase imbalance is transmitted to the I / Q imbalance calibrator for I / Q phase imbalance compensation determination after the I / Q phase imbalance calculation.

본 개시의 일 실시예에서, 신호 획득 회로는 제1 교정 신호에서 제4 교정 신호 중 수신된 하나에 대해 제곱 계산을 수행하기 위해 사용되는 프론트 엔드 회로에 전기적으로 연결되는 제곱 계산 회로와 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 발생시키기 위해 제1 교정 신호에서 제4 교정 신호 중 제곱 계산된 하나에 대해 저주파 통과 필터링을 수행하는데 사용되는 제곱 계산 회로 및 I/Q 불균형 추정기에 전기적으로 연결되는 저주파 통과 필터를 포함한다. In one embodiment of the present disclosure, the signal acquisition circuit comprises a square calculation circuit electrically connected to a front end circuit used for performing a square calculation on a received one of the fourth calibration signals in the first calibration signal, A squaring calculation circuit and an I / Q imbalance estimator, which are used to perform low-pass filtering on the squared one of the fourth calibration signals in the first calibration signal to generate one of the fourth calibration signal strengths in the signal intensity, And a low-pass filter connected thereto.

본 개시의 일 실시예에서, I/Q 불균형 추정기는 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 참조 신호 강도를 비교하여 누적된 데이터 신호에 따라 참조 신호 강도를 발생시키는데 사용되는 신호 획득 회로에 전기적으로 연결되는 델타 추정기로서, 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호에서 제4 교정 신호 중 하나보다 이상이면서 근접하게 될 때까지 점차적으로 증가하는 델타 추정기; 및 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하고, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 교정기 및 교정 신호 발생기와 전기적으로 연결되는 컨트롤러를 포함한다. In one embodiment of the present disclosure, the I / Q imbalance estimator compares the reference signal strength with one of the fourth calibration signal strengths at a first calibration signal intensity and determines a signal acquisition A delta estimator electrically connected to the circuit, wherein the accumulated data signal is gradually increased until the reference signal strength is closer to and closer than one of the fourth calibration signals in the first calibration signal; And an I / Q unbalance calibrator used to calculate an I / Q gain imbalance according to the estimated first and second calibration signal intensities and to calculate an I / Q phase imbalance according to the estimated third and fourth calibration signal intensities, And a controller electrically connected to the calibration signal generator.

본 개시의 일 실시예에서, 델타 추정기는 컨트롤러에 전기적으로 연결되며, 누적된 신호에 따라 컨트롤러에서 발생된 누적된 데이터 신호를 수신하는데 사용되며, 참조 신호 강도를 발생시키는 누적된 데이터 신호에 대해 디지털-아날로그 변환을 수행하기 위해 컨트롤러의 제1 클럭 신호에 의해 트리거되는 DAC; 참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는데 사용되며, 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 보다 적을 경우 델타 신호를 출력하고, 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상일 경우 제로 (0)를 출력하는 신호 강도 획득 회로와 DAC에 전기적으로 연결되는 비교기; 지연 장치; 지연 장치와 비교기에 전기적으로 연결되는 애더 (adder)를 포함하며, 상기에서 지연 장치는 애더로부터 누적된 신호 출력을 지연시키기 위해 컨트롤러에서 제2 클럭 신호에 의해 트리거되고, 애더는 누적된 신호를 발생시키기 위해 지연 장치의 출력 신호와 비교기의 출력 신호를 더한다.In one embodiment of the present disclosure, the delta estimator is electrically coupled to the controller and is used to receive the accumulated data signal generated in the controller according to the accumulated signal, A DAC triggered by a first clock signal of the controller to perform an analog conversion; The reference signal strength is used to compare one of the fourth calibration signal strengths at the first calibration signal intensity and outputs a delta signal when the reference signal strength is less than one of the fourth calibration signal strengths at the first calibration signal intensity, A comparator electrically connected to the DAC and the signal strength acquisition circuit for outputting zero when the signal strength is at least one of the fourth calibration signal strength at the first calibration signal intensity; Delay device; Wherein the delay device is triggered by a second clock signal at the controller to delay the accumulated signal output from the adder and the adder generates an accumulated signal The output signal of the delay device and the output signal of the comparator are added.

본 개시의 일 실시예에서, 추정된 제1 교정 신호 강도에 상응하는 누적된 데이터 신호는 M0로 표시되며, 추정된 제2 교정 신호 강도에 상응하는 누적된 데이터 신호는 M1로 표시되고, I/Q 이득 불균형은 ΔG, 및 ΔG=SQRT(M1/M0)-1 (i.e. ΔG=(M1/M0)1/2-1)로 표시되는데,여기서 추정된 제3 교정 신호 강도에 상응하는 누적된 데이터 신호는 K0로 표시되고, 추정된 제4 교정 신호 강도에 상응하는 누적된 데이터 신호는 K1로 표시되며 I/Q 위상 불균형은 Δθ, 및 Δθ=sin-1{[1-(K1/2K0)]}로 표시된다.In one embodiment of the present disclosure, the accumulated data signal corresponding to the estimated first calibration signal strength is denoted M 0 , the accumulated data signal corresponding to the estimated second calibration signal strength is denoted M 1 , I / Q gain imbalance is represented by ΔG, and ΔG = SQRT (M 1 / M 0) -1 (ie ΔG = (M 1 / M 0) 1/2 -1), wherein the estimated signal strength of the third correction the accumulated data signal corresponding to K is indicated by 0, the accumulated data signal corresponding to the estimated fourth correction signal strength is indicated by K 1 I / Q phase imbalance, Δθ, and Δθ = sin -1 {[ 1- (K 1 / 2K 0 )]}.

요컨대, 제공된 I/Q 불균형 교정 장치는 비용이 낮고 전력 소비가 적으며 하드웨어가 덜 복잡하다는 장점이 있으며, 제공된 I/Q 불균형 교정 장치 및 방법을 사용하는 제공된 송신기 시스템은 밀리미터파의 통신 대역을 채택할 수 있다.In short, the provided I / Q imbalance correction apparatus has the advantages of low cost, low power consumption, less hardware complexity, and the provided transmitter system using the provided I / Q imbalance correction apparatus and method adopts a communication bandwidth of millimeter wave can do.

도 1은 본 개시의 일 실시예에 따라 I/Q 불균형 교정 장치가 있는 송신기 시스템의 블록 선도이다.
도 2는 본 개시의 일 실시예에 따라 누적된 신호의 오실로그래프이다.
도 3은 본 개시의 일 실시예에 따라 I/Q 불균형 교정 방법의 송신기 시스템의 흐름도이다.1 is a block diagram of a transmitter system with an I / Q imbalance correction apparatus in accordance with one embodiment of the present disclosure;
Figure 2 is an oscillogram of an accumulated signal in accordance with one embodiment of the present disclosure.
3 is a flow diagram of a transmitter system of an I / Q imbalance calibration method in accordance with one embodiment of the present disclosure;

심사관이 본 개시의 목적, 특성 및 효과에 대해 더 쉽게 이해할 수 있도록, 실시예들이 본 개시에 대한 상세한 설명을 위한 첨부 도면과 함께 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order that the examiner can more easily understand the purpose, nature and effect of the present disclosure, embodiments are provided with the accompanying drawings for a detailed description of the present disclosure.

본 게시의 일 실시예는 초고속 샘플링 속도 ADC를 사용하지 않고 I/Q 이득 및 위상 불균형을 보상할 수 있는 I/Q 불균형 교정 장치 및 방법을 제공하는데. 여기에서 본 명세서에 사용되는 DAC는 낮은 샘플링 속도 및 낮은 복잡성을 가질 수 있다. One embodiment of the present disclosure provides an I / Q imbalance correction apparatus and method that can compensate for I / Q gain and phase imbalance without using a very high sampling rate ADC. The DAC used herein may have a low sampling rate and low complexity.

제공된 I/Q 불균형 교정 장치 및 방법은 송신기 시스템, 특히 밀리터리파의 통신 대역을 채택한 송신기 시스템에 사용될 수 있다. 데이터 신호를 전송하기 전에, 송신기 시스템을 I/Q 불균형 교정 모드로 작동된다. I/Q 불균형 교정 모드가 완료된 후에 송신기 시스템을 정상 모드로 작동하여 데이터 신호를 전송한다. The provided I / Q imbalance correction apparatus and method can be used in a transmitter system, particularly a transmitter system employing a communication band of a military wave. Before transmitting the data signal, the transmitter system is operated in I / Q unbalance calibration mode. After the I / Q imbalance calibration mode is completed, the transmitter system operates in the normal mode and transmits the data signal.

I/Q 불균형 교정 모드에서, 먼저, 단순히 제1 동위상 교정 신호를 동위상 채널(I 채널)로 입력하여 제1 교정 신호를 발생시키고 델타 추정을 사용하여 제1 교정 신호 강도를 추정한 다음, 단순히 제1 직교 교정 신호를 직교 채널 (Q 채널)로 입력하여 제2 교정 신호를 생성하고 델타 추정을 사용하여 제2 교정 신호 강도를 추정한다. I/Q 이득 불균형은 추정된 제1 및 제2 교정 신호 강도에 따라 보상받을 수 있다. In the I / Q imbalance calibration mode, first, simply inputting a first in-phase calibration signal as an in-phase channel (I channel) to generate a first calibration signal and using a delta estimate to estimate a first calibration signal intensity, Simply inputs a first orthogonal calibration signal as an orthogonal channel (Q channel) to generate a second calibration signal and estimates a second calibration signal intensity using a delta estimate. The I / Q gain imbalance can be compensated for according to the estimated first and second calibration signal intensities.

다음으로 단순히 제2 동위상 교정 신호를 I 채널로 입력하여 제3 교정 신호를 발생시키고, 델타 추정을 사용하여 제3 교정 신호 강도를 추정하는데, 여기서 I/Q 이득 불균형 보상이 제2 동위상 교정 신호를 발생시키기 위해 제1 동위상 교정 신호에 대해 수행된다. 다음으로 제2 동위상 및 직교 교정 신호를 I 와 Q채널로 각각 입력하여 제4 교정 신호를 발생시키고, 델타 추정을 사용하여 제4 교정 신호 강도를 추정하는데, 여기서 I/Q 이득 불균형 보상이 제2 직교 교정 신호를 발생시키기 위해 제1 직교 교정 신호에 대해 수행된다. I/Q 위상 불균형은 추정된 제3 및 제4 교정 신호 강도에 따라 보상받을 수 있다. Next, simply input a second in-phase calibration signal to the I channel to generate a third calibration signal and estimate a third calibration signal intensity using a delta estimate, where I / Q gain unbalance compensation is the second in- And is performed on the first in-phase calibration signal to generate a signal. Next, a second in-phase and quadrature calibration signal is input to the I and Q channels respectively to generate a fourth calibration signal, and a fourth calibration signal intensity is estimated using delta estimation, where I / Q gain unbalance compensation 2 < / RTI > orthogonal calibration signals. The I / Q phase imbalance can be compensated for according to the estimated third and fourth calibration signal intensities.

다음으로, 도 1을 참조하면, 본 개시의 일 실시예에 따라 I/Q 불균형 교정 장치가 있는 송신기 시스템의 블록 선도이다. 송신기 시스템 1은 기저대역 송신기 11, I/Q 불균형 교정기 12, 프론트 엔드 회로 13, 신호 강도 획득 회로 14 및 I/Q 불균형 추정기 15를 포함한다. 기저대역 송신기 11은 I/Q 불균형 교정기 12에 전기적으로 연결되며, 프론트 엔드 회로 13은 I/Q 불균형 교정기와 신호 강도 획득 회로 14에 전기적으로 연결된다. I/Q 불균형 추정기 15는 기저대역 송신기 11, I/Q 불균형 교정기 12 및 신호 강도 획득 유닛 14에 전기적으로 연결된다. Referring now to Figure 1, a block diagram of a transmitter system with an I / Q imbalance correction device in accordance with one embodiment of the present disclosure. The transmitter system 1 includes a baseband transmitter 11, an I / Q imbalance calibrator 12, a front end circuit 13, a signal strength acquisition circuit 14, and an I / Q imbalance estimator 15. The baseband transmitter 11 is electrically connected to the I / Q unbalance calibrator 12, and the front end circuit 13 is electrically connected to the I / Q unbalance calibrator and the signal strength acquisition circuit 14. [ The I / Q imbalance estimator 15 is electrically connected to the baseband transmitter 11, the I / Q imbalance calibrator 12, and the signal strength acquisition unit 14.

기저대역 송신기 11은 송신기 시스템 1이 I/Q 불균형 교정 모드로 작동할 경우 제1 동위상 및/또는 직교 교정 신호를 I/Q 불균형 교정기 12로 전송하는데 사용되는 교정 신호 발생기 111을 가진다. 송신기 시스템 1이 정상 모드로 작동할 경우, 교정 신호 발생기 111이 비활성화되고, 기저대역 송신기 11이 동위상 및 직교 데이터 신호를 I/Q 불균형 교정기 12로 전송한다. 교정 신호 발생기 111, I/Q 불균형 교정기 12, 신호 강도 획득 유닛 14 및 I/Q 불균형 추정기가 송신기 시스템 1의 I/Q 불균형 교정 장치를 형성한다.The baseband transmitter 11 has a calibration signal generator 111 which is used to transmit a first in-phase and / or orthogonal calibration signal to the I / Q unbalance calibrator 12 when the transmitter system 1 is operating in an I / Q unbalance calibration mode. When the transmitter system 1 is operating in the normal mode, the calibration signal generator 111 is deactivated and the baseband transmitter 11 transmits the in-phase and quadrature data signals to the I / Q unbalance calibrator 12. A calibration signal generator 111, an I / Q unbalance calibrator 12, a signal strength acquisition unit 14 and an I / Q unbalance estimator form an I / Q unbalance calibration device of the transmitter system 1.

정상 모드와 I/Q 불균형 교정 모드 모두에서, I/Q 불균형 교정기 12는 기저대역 송신기 11로부터 출력 신호 I(n)와 Q(n)를 수신하고, 수신한 신호 I(n)와 Q(n)에 대해 I/Q 이득 불균형 보상과 I/Q 위상 불균형 보상을 수행하여 각각 프론트 엔드 회로 13의 I 채널과 Q 채널로 각각 신호 I’(n)와 Q’(n)를 발생시킨다. In both the normal mode and the I / Q unbalance calibration mode, the I / Q imbalance calibrator 12 receives the output signals I (n) and Q (n) from the baseband transmitter 11, (I) and Q '(n) on the I and Q channels of the front end circuit 13, respectively, by performing I / Q gain unbalance compensation and I / Q phase unbalance compensation on the I and Q channels.

정상 모드와 I/Q 불균형 교정 모드 모두 에서, 프론트 엔드 회로 13의 I 채널은 일반적으로 신호 I’(n)에 대해 디지털-아날로그 변환, 저주파 통과 필터링 및 동위상 LO 신호 혼합을 수행하고, 프론트 엔드 회로 13의 Q 채널은 일반적으로 신호 Q’(n)에 대해 디지털-아날로그 변환, 저주파 통과 필터링 및 직교 LO 혼합을 수행하고, 다음으로 프론트 엔드 회로 13은 I 및 Q 채널로부터 처리된 신호들을 결합하여 신호 강도 획득 회로 14로 신호 S(t)를 출력한다. 프론트 엔드 회로 13은 송신기 시스템 1이 정상 모드로 작동될 경우, 신호 S(t)에 대해 대역 통과 필터링과 (IF) 신호 혼합을 추가로 수행하여 무선 주파수 신호 RF(t)를 발생시킨다. In both the normal mode and the I / Q unbalance calibration mode, the I-channel of the front-end circuit 13 generally performs a digital-to-analog conversion, low-pass filtering and in-phase LO signal mixing on the signal I '(n) The Q channel of circuit 13 generally performs digital-to-analog conversion, low pass filtering and quadrature LO mixing on signal Q '(n), and then front end circuit 13 combines the processed signals from the I and Q channels And outputs a signal S (t) to the signal strength acquisition circuit 14. [ The front-end circuit 13 further performs band-pass filtering and (IF) signal mixing on the signal S (t) when the transmitter system 1 is operating in the normal mode to generate the radio frequency signal RF (t).

신호 강도 획득 회로 14는 I/Q 불균형 교정 모드에서 활성화되어, 신호 S(t)에 대해 제곱 계산과 저주파 통과 필터링을 수행하여 신호 강도 S2(t)LP를 발생시킨다.Signal intensity acquisition circuit 14 generates an I / Q imbalance correction is enabled in mode, for the signals S (t) performing a square calculation and a low-pass-filtered signal strength S 2 (t) LP.

I/Q 불균형 추정기 15는 I/Q 불균형 교정 모드에서 활성화되고, 기저대역 송신기 11을 제어하여 동위상 및 직교 데이터 신호보다는 교정 신호 발생기 111로부터 제1 동위상 및/또는 직교 교정 신호를 출력한다. I/Q 불균형 추정기 15는 델타 추정을 통해 신호 강도 S2(t)LP를추정하고,I/Q이득불균형보상없이제1동위상및직교교정신호와관련된추정된신호강도에따라I/Q이득불균형을계산한다. I/Q 불균형 추정기 15는 I/Q 이득 불균형을 I/Q 불균형 교정기 12로 I/Q 이득 불균형을 전송하여 I/Q 불균형 교정기 12가 그에 따라 신호 I(n) 및 Q(n)에 대해 I/Q 이득 불균형 보상을 수행할 수 있도록 한다. The I / Q imbalance estimator 15 is activated in the I / Q imbalance calibration mode and controls the baseband transmitter 11 to output a first in-phase and / or orthogonal calibration signal from the calibration signal generator 111 rather than the in- phase and quadrature data signals. The I / Q imbalance estimator 15 estimates the signal intensity S 2 (t) LP through delta estimation and calculates I / Q gain (I) based on the estimated signal strength associated with the first in-phase and quadrature calibration signals without I / Q gain imbalance compensation Calculate the imbalance. The I / Q imbalance estimator 15 transmits an I / Q gain imbalance to the I / Q imbalance calibrator 12 so that the I / Q imbalance calibrator 12 calculates an I / Q gain imbalance for the signals I (n) and Q (n) / Q enables gain unbalance compensation to be performed.

더 나아가, I/Q 불균형 추정기 15는 I/Q 이득 불균형 보상과 함께 제1 위상 교정 신호와 관련된 추정된 신호 강도와 I/Q 이득 불균형 보상과 함께제1 동위상 및 직교 교정 신호 모두와 관련된 추정된 신호 강도에 따라 I/Q 위상 불균형을 계산할 수 있다. I/Q 불균형 추정기 15는 I/Q 위상 불균형을 I/Q 불균형 교정기 12로 I/Q 이득 불균형을 전송하여 I/Q 불균형 교정기 12가 그에 따라 신호 I(n) 및 Q(n)에 대해 I/Q 위상 불균형 보상을 수행할 수 있도록 한다.Further, the I / Q imbalance estimator 15 is configured to estimate an I / Q imbalance associated with both the first in-phase and quadrature calibration signals together with the estimated signal strength and I / Q gain imbalance compensation associated with the first phase calibration signal, I / Q phase imbalance can be calculated according to the signal strength. The I / Q imbalance estimator 15 sends an I / Q unbalance to the I / Q imbalance calibrator 12 so that the I / Q imbalance calibrator 12 calculates the I (n) and Q (n) / Q < / RTI > phase imbalance compensation.

상기의 델타 추정은 신호 강도 S2(t)LP를참조신호강도와비교하여참조신호강도가증가하는지여부를결정하는것이다. 참조 신호 강도가 신호 강도 S2(t)LP에근접하다면,참조신호강도가신호강도S2(t)LP와관련된추정된신호강도이다. The above delta estimation is to determine whether the reference signal strength is increased by comparing the signal strength S 2 (t) LP with the reference signal strength. If the reference signal strength is close to the signal strength S 2 (t) LP , then the reference signal strength is the estimated signal strength associated with the signal strength S 2 (t) LP .

프론트 엔드 회로 13은 동위상 디지털-아날로그 변환기 (DAC) I-DAC, 동위상 저주파 통과 필터 I-LPF, 동위상 혼합기 -MIX, DAC Q-DAC, 직교 저주파 통과 필터 Q-LPF, 직교 혼합기 Q-MIX, 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL, I/Q 결합기 COMB, IF 대역 통과 필터 IF-BPF, IF 혼합기 IF-MIX 및 IF 위상 잠금 루프 회로 IF-PLL를 포함한다. 동위상 DAC I-DAC, 동위상 저주파 통과 필터 I-LPF 및 동위상 혼합기 I-MIX는 프론트 엔드 회로 13의 I 채널을 형성하고, 직교 DAC Q-DAC, 직교 저주파 통과 필터 Q-LPF 및 직교 혼합기 Q-MIX는 프론트 엔드 회로 13의 Q 채널을 형성한다. The front end circuit 13 includes an in-phase digital-analog converter (DAC) I-DAC, an in-phase low pass filter I-LPF, an in-phase mixer-MIX, a DAC Q-DAC, a quadrature low pass filter Q- MIX, in-phase and quadrature lock loop circuit IQ-PLL, I / Q combiner COMB, IF band pass filter IF-BPF, IF mixer IF-MIX and IF phase lock loop circuit IF-PLL. The in-phase DAC I-DAC, the in-phase low pass filter I-LPF, and the in-phase mixer I-MIX form the I channel of the front end circuit 13 and form an I channel of an orthogonal DAC Q-DAC, a quadrature low pass filter Q- The Q-MIX forms the Q channel of the front-end circuit 13.

동위상 DAC I-DAC는 신호 I’(n)를 수신하고 신호 I’(n)에 대해 디지털-아날로그 변환을 수행하기 위해 I/Q 불균형 교정기 12에 전기적으로 연결된다. 동위상 저주파 통과 필터 I-LPF는 동위상 DAC I-DAC의 출력 신호에 대해 저주파 통과 필터링을 수행하기 위해 동위상 DAC I-DAC에 전기적으로 연결된다. 동위상 혼합기 I-MIX는 동위상 저주파 통과 필터 I-LPF와 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL에 전기적으로 연결되어, 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL로부터 동위상 저주파 통과 필터 I-LPF의 출력 신호와 동위상 LO 신호를 혼합하는데 사용된다. The in-phase DAC I-DAC is electrically coupled to the I / Q imbalance calibrator 12 to receive the signal I '(n) and perform a digital-to-analog conversion on the signal I' (n). The in-phase low pass filter I-LPF is electrically coupled to the in-phase DAC I-DAC to perform low pass filtering on the output signal of the in-phase DAC I-DAC. The in-phase mixer I-MIX is electrically coupled to the in-phase low pass filter I-LPF and the in-phase and quadrature phase lock loop circuit IQ-PLL to generate an in-phase low pass filter It is used to mix the output signal of the I-LPF with the in-phase LO signal.

직교 DAC Q-DAC는 신호 Q’(n)를 수신하고 신호 Q’(n)에 대해 디지털-아날로그 변환을 수행하기 위해 I/Q 불균형 교정기 12에 전기적으로 연결된다. 직교 저주파 통과 필터 Q-LPF는 직교 DAC Q-DAC의 출력 신호에 대해 저주파 통과 필터링을 수행하기 위해 직교 DAC Q-DAC에 전기적으로 연결된다. 직교 혼합기 Q-MIX는 동위상 저주파 통과 필터 Q-LPF와 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL에 전기적으로 연결되어, 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL로부터 직교 저주파 통과 필터 Q-LPF의 출력 신호와 직교 LO 신호를 혼합하는데 사용된다. The quadrature DAC Q-DAC is electrically coupled to the I / Q imbalance calibrator 12 to receive the signal Q '(n) and perform a digital-to-analog conversion on the signal Q' (n). The quadrature low pass filter Q-LPF is electrically coupled to the quadrature DAC Q-DAC to perform low pass filtering on the output signal of the quadrature DAC Q-DAC. The quadrature mixer Q-MIX is electrically coupled to the in-phase low pass filter Q-LPF and the in-phase and quadrature phase lock loop circuit IQ-PLL to generate a quadrature low pass filter Q- It is used to mix the output signal of the LPF with the quadrature LO signal.

I/Q 결합기 COMB는 동위상 및 직교 혼합기 I-MIX, Q-MIX와 전기적으로 연결되어, 동위상 및 직교 혼합기 I-MIX, Q-MIX의 출력 신호에 대해 동위상 및 직교 신호 결합을 수행하여 신호 S(t)를 출력하는데 사용된다. I/Q 결합기 COMB는 예를 들면 일종의 감산기(즉, 신호 S(t)는 동위상 및 직교 혼합기 I-MIX, Q-MIX에서 출력 신호를 뺀 것이다), 본 개시는 이에 한정되지 않는다. The I / Q combiner COMB is electrically coupled to the in-phase and quadrature mixers I-MIX and Q-MIX and performs in-phase and quadrature signal combining on the output signals of the in-phase and quadrature mixers I-MIX and Q- And is used to output the signal S (t). The I / Q combiner COMB is, for example, a kind of subtractor (i.e., the signal S (t) is obtained by subtracting the output signal from the in-phase and quadrature mixers I-MIX, Q-MIX).

IF 대역 통과 필터 IF-BPF는 신호 S(t)에 대한 대역 통과 필터링을 수행하기 위해 I/Q 결합기 COMB에 전기적으로 연결된다. IF 혼합기 IF-MIX는 IF 대역 통과 필터 IF-BPF와 IF 위상 잠금 루프 회로 IF-PLL에 전기적으로 연결되어 무선 주파수 신호 RF(t)를 발생시키기 위해 IF 위상 잠금 루프 회로 IF-PLL로부터 IF 대역 통과 필터 IF-BPF의 출력 신호와 IF 신호를 혼합하는데 사용된다. The IF bandpass filter IF-BPF is electrically coupled to the I / Q combiner COMB to perform bandpass filtering on the signal S (t). The IF mixer IF-MIX is electrically coupled to the IF band-pass filter IF-BPF and the IF phase-lock loop circuit IF-PLL to generate an IF bandpass IF-PLL from the IF phase-lock loop circuit IF-PLL to generate the radio frequency signal RF It is used to mix the output signal of the filter IF-BPF with the IF signal.

신호 강도 획득 회로 14는 제곱 계산 회로 SQ 와 제곱 신호 저주파 통과 필터 SQ-LPF를 포함한다. 제곱 계산 회로 SQ는 S2(t)을발생시키기위한신호S(t)에대한제곱계산을수행하기위해I/Q결합기COMB에전기적으로연결된다. 제곱 신호 저주파 통과 필터 SQ-LPF는 신호 강도 S2(t)LP를발생시키기위한신호S2(t)에대한저주파통과필터링을수행하기위해제곱계산회로SQ에전기적으로연결된다. The signal strength acquisition circuit 14 includes a square calculation circuit SQ and a squared signal low pass filter SQ-LPF. SQ-square calculation circuit is electrically connected to the I / Q combiner COMB for performing square calculation on the signal S (t) to generate the S 2 (t). The squared signal low-pass filter SQ-LPF is electrically connected to the squaring circuit SQ to perform low-pass filtering on the signal S 2 (t) for generating the signal strength S 2 (t) LP .

I/Q 불균형 추정기 15는 컨트롤러 CTRL 델타 추정기 151을 포함한다. 델타 추정기 151는 제곱 신호 저주파 통과 필터 SQ-LPF에 전기적으로 연결되며 델타 추정을 사용하여 신호 강도 S2(t)LP을추정한다. 컨트롤러 CTRL는 델타 추정기 151, 교정 신호 발생기 111 및 I/Q 불균형 교정이기 12에 전기적으로 연결되어 교정 신호 발생기 111를 제어하고 I/Q 이득 및 위상 불균형을 I/Q 불균형 교정기 12로 전송한다. The I / Q imbalance estimator 15 includes a controller CTRL delta estimator 151. The delta estimator 151 is electrically coupled to the squared signal low-pass filter SQ-LPF and uses the delta estimate to estimate the signal strength S 2 (t) LP . Controller CTRL is electrically coupled to delta estimator 151, calibration signal generator 111 and I / Q unbalance calibration 12 to control calibration signal generator 111 and transmit I / Q gain and phase imbalance to I / Q unbalance calibrator 12.

특히 I/Q 불균형 교정 모드에서, 첫째로, 교정 신호 발생기 111 이 단순히 제1 동위상 신호 (A*cos(w*n)라고 가정)를 즉 I(n)=A*cos(w*n), Q(n)=0인 I/Q 불균형 교정기 12로 전송하도록 제어되는데, 여기서 n은 이산 시간 변수이고 A는 진폭이고 w는 방사주파수이다. I/Q 불균형 교정기 12는 이제 I/Q 이득 및 위상 불균형을 수신하지 않으므로 I/Q 불균형 교정기 12는 신호 I(n), Q(n)를 우회한다. 즉 I’(n)=I(n)이고 Q’(n)=Q(n)이다. In particular, in the I / Q imbalance correction mode, first, the calibration signal generator 111 is simply a first in-phase signal (assuming A * cos (w * n) , Q (n) = 0, where n is the discrete time variable, A is the amplitude and w is the radiation frequency. I / Q imbalance calibrator 12 now bypasses signals I (n), Q (n), since it does not receive I / Q gain and phase imbalance. That is, I '(n) = I (n) and Q' (n) = Q (n).

신호 I’(n)와 Q’(n)가 프론트 엔드 회로 13에 의해 처리된 후에, 제1 동위상 교정 신호와 관련된 신호 강도 S2(t)LP가델타추정기151로출력된다. 따라서 컨트롤러 CRTL은 델타 추정기 151을 사용하여 제1 동위상 교정 신호와 관련된 추정된 신호 강도를 얻는다. After the signals I '(n) and Q' (n) are processed by the front-end circuit 13, the signal strength S 2 (t) LP associated with the first in- phase calibration signal is output to the delta estimator 151. Thus, the controller CRTL uses the delta estimator 151 to obtain the estimated signal strength associated with the first in-phase calibration signal.

다음으로, 교정 신호 발생기 111는 단순히 제1 직교 교정 신호 (A*cos(w*n)라고 가정)를 I/Q 불균형 교정기 12로 전송하도록 제어되며 이는 I(n)=0, Q(n)=A*cos(w*n)이 된다. I/Q 불균형 교정기 12는 이제 I/Q 이득 및 위상 불균형을 수신하지 않으므로 I/Q 불균형 교정기 12는 신호 I(n), Q(n)를 우회한다. 즉 I’(n)=I(n)이고 Q’(n)=Q(n)이다. Next, the calibration signal generator 111 is controlled to simply transmit a first orthogonal calibration signal (assuming A * cos (w * n)) to the I / Q imbalance calibrator 12, = A * cos (w * n). I / Q imbalance calibrator 12 now bypasses signals I (n), Q (n), since it does not receive I / Q gain and phase imbalance. That is, I '(n) = I (n) and Q' (n) = Q (n).

신호 I’(n)와 Q’(n)가 프론트 엔드 회로 13에 의해 처리된 후에, 제1 직교 교정 신호와 관련된 신호 강도 S2(t)LP가델타추정기151로출력된다. 따라서 컨트롤러 CRTL은 델타 추정기 151을 사용하여 제1 직교 교정 신호와 관련된 추정된 신호 강도를 얻는다. 컨트롤러 CTRL은 각각 제1 동위상 및 직교 교정 신호와 관련된 추정된 신호 강도에 따라 I/Q 이득 불균형을 계산할 수 있다. After the signals I '(n) and Q' (n) are processed by the front end circuit 13, the signal strength S 2 (t) LP associated with the first orthogonal calibration signal is output to the delta estimator 151. Thus, the controller CRTL uses the delta estimator 151 to obtain the estimated signal strength associated with the first orthogonal calibration signal. The controller CTRL may calculate the I / Q gain imbalance according to the estimated signal strengths associated with the first in-phase and quadrature calibration signals, respectively.

다음으로, 교정 신호 발생기 111는 단순히 제1 동위상 교정 신호 (A*cos(w*n)라고 가정)를 I/Q 불균형 교정기 12로 전송하도록 제어되며 이는 I(n)=A*cos(w*n), Q(n)=0 이 된다. I/Q 불균형 교정기 12는 이제 I/Q 이득 불균형을 수신하므로 I/Q 불규형 교정기 12는 신호 I(n), Q(n)에 대해 I/Q 이득 불균형 보상을 수행한다. 즉 신호 I’(n)는 제1 동위상 교정 신호에 대한 I/Q 이득 불균형 보상을 통해 발생된 제2 동위상 교정 신호이다.Next, the calibration signal generator 111 is controlled to simply send a first in-phase calibration signal (assuming A * cos (w * n)) to I / Q imbalance calibrator 12, * n) and Q (n) = 0. The I / Q imbalance calibrator 12 now performs I / Q gain imbalance compensation for the signals I (n), Q (n) since the I / Q imbalance calibrator 12 now receives the I / Q gain imbalance. That is, the signal I '(n) is a second in-phase calibration signal generated through I / Q gain unbalance compensation for the first in-phase calibration signal.

신호 I’(n)와 Q’(n)가 프론트 엔드 회로 13에 의해 처리된 후에, 제2 동위상 교정 신호와 관련된 신호 강도 S2(t)LP가델타추정기151로출력된다. 따라서 컨트롤러 CRTL은 델타 추정기 151을 사용하여 제2 동위상 교정 신호와 관련된 추정된 신호 강도를 얻는다. After the signals I '(n) and Q' (n) are processed by the front-end circuit 13, the signal strength S 2 (t) LP associated with the second in- phase calibration signal is output to the delta estimator 151. Thus, the controller CRTL uses the delta estimator 151 to obtain the estimated signal strength associated with the second in-phase calibration signal.

다음으로, 교정 신호 발생기 111는 제1 동위상 및 직교 교정 신호 (A*cos(w*n)라고 가정)를 I/Q 불균형 교정기 12로 전송하도록 제어되며 이는 I(n)=A*cos(w*n), Q(n)= A*cos(w*n) 이 된다. I/Q 불균형 교정기 12는 이제 I/Q 이득 불균형을 수신하므로 I/Q 불규형 교정기 12는 신호 I(n), Q(n)에 대해 I/Q 이득 불균형 보상을 수행한다. 즉 신호 I’(n)는 제1 동위상 교정 신호에 대한 I/Q 이득 불균형 보상을 통해 발생된 제2 동위상 교정 신호이며, 신호 Q’(n)는 제1 직교 교정 신호에 대한 I/Q 이득 불균형 보상을 통해 발생된 제2 직교 교정 신호이다.Next, the calibration signal generator 111 is controlled to transmit a first in-phase and quadrature calibration signal (assuming A * cos (w * n)) to I / Q unbalance calibrator 12, which is I (n) = A * w * n) and Q (n) = A * cos (w * n). The I / Q imbalance calibrator 12 now performs I / Q gain imbalance compensation for the signals I (n), Q (n) since the I / Q imbalance calibrator 12 now receives the I / Q gain imbalance. That is, signal I '(n) is a second in-phase calibration signal generated through I / Q gain unbalance compensation for the first in-phase calibration signal and signal Q' (n) Lt; RTI ID = 0.0 > Q < / RTI > gain imbalance compensation.

신호 I’(n)와 Q’(n)가 프론트 엔드 회로 13에 의해 처리된 후에, 제2 동위상 및 직교 교정 신호와 관련된 신호 강도 S2(t)LP가델타추정기151로출력된다. 따라서 컨트롤러 CRTL은 델타 추정기 151을 사용하여 제2 동위상 및 직교 교정 신호와 관련된 추정된 신호 강도를 얻는다. 컨트롤러 CTRL은 제2 동위상 교정 신호와 관련된 추정 신호 강도와 제2 동위상 및 직교 교정 신호 모두와 관련된 추정된 신호 강도에 따라 the I/Q 위상 불균형을 계산할 수 있다.After the signals I '(n) and Q' (n) are processed by the front-end circuit 13, the signal strength S 2 (t) LP associated with the second in-phase and quadrature calibration signals is output to the delta estimator 151. Thus, the controller CRTL uses the delta estimator 151 to obtain the estimated signal strength associated with the second in-phase and quadrature calibration signals. The controller CTRL may calculate the I / Q phase imbalance according to the estimated signal strength associated with the second in-phase calibration signal and the estimated signal strength associated with both the second in-phase and quadrature calibration signals.

또한 델타 추정기 151의 상세한 설명을 다음과 같이 예시한다. 델타 추정기 151은 COMP, 애더 ACC-ADD, 지연 장치 D 및 DAC DAC-1을 포함한다. 비교기 COMP은 제곱 신호 저주파 통과 필터 SQ-LPF에 전기적으로 연결되는 양극 입력단과 DAC DAC-1에 전기적으로 연결되는 음극 입력단을 가지며, 신호 강도 S2(t)LP와DACDAC-1에의한참조신호강도출력을비교한다. Further, a detailed description of the delta estimator 151 will be described as follows. The delta estimator 151 includes COMP, adder ACC-ADD, delay device D, and DAC DAC-1. The comparator COMP has a positive input connected electrically to the squared signal low pass filter SQ-LPF and a negative input connected electrically to the DAC DAC-1 and has a signal strength S 2 (t) LP and a reference signal strength Compare the outputs.

애더 ACC-ADD는 지연 장치 D와 비교기 COMP의 입력단에 전기적으로 연결되며 애더 ACC-ADD는 비교기 COMP의 출력 신호와 지연 장치 D의 출력 신호를 추가한다. 지연 장치 D는 클럭 신호 REG-CLK에 의해 트리거되는 컨트롤러 CTRL 전기적으로 연결되어 애더 ACC-ADD에 의해 발생된 누적된 신호 ACC(n)를 지연시킨다. DAC DAC-1는 클럭 신호 DAC-CLK에 의해 트리거되는 컨트롤러에 연결되어 참조 신호 강도를 발생시키는 누적된 신호 ACC(n)와 관련된 누적된 데이터 신호 DAC-DATA(n)에 대해 디지털-아날로그 변환을 수행한다. The adder ACC-ADD is electrically connected to the input of the delay device D and the comparator COMP, and the adder ACC-ADD adds the output signal of the comparator COMP and the output signal of the delay device D. The delay device D delays the accumulated signal ACC (n) generated by the adder ACC-ADD electrically connected to the controller CTRL triggered by the clock signal REG-CLK. The DAC DAC-1 is connected to the controller triggered by the clock signal DAC-CLK to perform a digital-to-analog conversion on the accumulated data signal DAC-DATA (n) associated with the accumulated signal ACC .

델타 추정은 ADC 없이 사용된다. 또한 DAC DAC-1는 초고속 샘플링 속도를 가질 필요가 없기 때문에 전력 소비, 하드웨어 복잡성 및 비용이 감소한다. Delta estimation is used without an ADC. In addition, DAC DAC-1 does not need to have ultra-fast sampling rates, which reduces power consumption, hardware complexity, and cost.

비교기 COMP는 참조 신호 강도가 신호 강도 S2(t)LP미만일경우,델타신호를출력하고,참조신호강도가신호강도S2(t)LP이상일경우제로(0)를출력한다. 도 1과 도 2를 참조하면, 도 2는 본 개시의 일 실시예에 따라 누적된 신호의 오실로그래프이다. 따라서, 누적된 신호 ACC(n)는 참조 신호 강도 (또는 누적된 신호 ACC(n))가 신호 강도 S2(t)LP이상이면서이신호강도에근접하며참조신호강도(또는누적된신호ACC(n))가증가하지않을때경우,포화상태가되어참조신호강도(또는누적된데이터신호DAC-DATA(n))는신호강도S2(t)LP와관련된추정신호강도가될수있다.The comparator COMP outputs a reference signal strength, the signal strength S 2 (t) is less than when LP, and outputs the delta signal, the reference signal strength when the signal strength S 2 (t) LP than zero (0). Referring to Figures 1 and 2, Figure 2 is an oscillogram of an accumulated signal in accordance with one embodiment of the present disclosure. Thus, the stacked signals ACC (n) is a reference signal strength (or stacked signals ACC (n)) if the signal strength S 2 (t), yet at least LP close to yisinho intensity and a reference signal strength (or the accumulated signal ACC (n ), The reference signal strength (or the accumulated data signal DAC-DATA (n)) may become the estimated signal strength associated with the signal strength S 2 (t) LP when saturation is not attained.

다음으로, 도 1과 도 3을 참조하면, 도 3은 본 개시의 일 실시예에 따라 I/Q 불균형 교정 방법의 송신기 시스템의 흐름도이다. I/Q 불균형 교정 방법은 I/Q 불규형 교정 모드로 실행된다. 스텝 S301에서, 누적된 신호 AAC(n)와 누적된 데이터 신호 DAC-DATA(n)가 초기화되며 (즉 DAC-DATA(n)=0, ACC(n)=0), 단순히 제1 동위상 교정 신호 (즉 I(n)=A*cos(w*n), Q(n)=0)가 디지털-아날로그 변환, 저주파 통과 필터링 및 프론트 엔드 회로 13의 I 채널에 의한 동위상 LO 신호 혼합으로 처리된 다음, 제1 교정 신호 (즉, 신호 S(t)는 제1 교정 신호임)를 발생시키는 프론트 엔드 회로 13에 의한 I/Q 결합을 통해 처리된다. 여전히 스텝 S301에서, 제1 교정 신호는 제1 교정 신호 강도를 얻기 위해 제곱 계산 및 신호 강도 획득 회로 14에 의한 저주파 통과 필터링으로 처리된다 (즉, 신호 강도 S2(t)LP는제1교정신호강도임). Referring now to Figures 1 and 3, Figure 3 is a flow diagram of a transmitter system of an I / Q imbalance calibration method in accordance with one embodiment of the present disclosure. The I / Q imbalance correction method is executed in the I / Q imperfection correction mode. In step S301, the accumulated signal AAC (n) and the accumulated data signal DAC-DATA (n) are initialized (i.e. DAC-DATA (n) = 0, ACC Signal (i.e., I (n) = A * cos (w * n), Q (n) = 0) is subjected to digital-to-analog conversion, low pass filtering and in- And then processed through I / Q coupling by the front end circuit 13 which generates a first calibration signal (i.e., the signal S (t) is a first calibration signal). Still in step S301, a first calibration signal is first processed by low-pass filtering by means of a square calculation and a signal intensity acquisition circuit 14 to obtain a correction signal strength (i.e., signal strength S 2 (t) LP neunje first correction signal strength being).

그런 다음 스텝 S302에서, I/Q 불균형 추정기 15는 델터 추정을 사용하여 제1 교정 신호 강도를 추정하는데 사용된다. 즉 도 2처럼 누적된 신호 ACC(n)가 포화 상태가 될 때까지 누적된 데이터 신호 DAC-DATA(n)가 점차적으로 증가한다. 그런 다음, 스텝 S303에서, 컨트롤러 CTRL은 추정된 제1 교정 신호 강도 또는 추정된 제1 교정 신호 강도에 상응하는 누적된 데이터 신호 (즉 M0=DAC-DATA(n))를기록한다. Then, in step S302, the I / Q imbalance estimator 15 is used to estimate the first calibration signal intensity using the delta estimation. That is, as shown in FIG. 2, the accumulated data signal DAC-DATA (n) gradually increases until the accumulated signal ACC (n) becomes saturated. Then, in step S303, the controller CTRL records an accumulated data signal corresponding to the estimated first calibration signal strength or the estimated first calibration signal strength (i.e., M 0 = DAC-DATA (n)).

다음으로, 스텝 S304에서, 누적된 신호 AAC(n)와 누적된 데이터 신호 DAC-DATA(n)가 초기화되며 (즉 DAC-DATA(n)=0, ACC(n)=0), 단순히 제1 직교 교정 신호 (즉 I(n)=0, Q(n)=A*cos(w*n))가 디지털-아날로그 변환, 저주파 통과 필터링 및 프론트 엔드 회로 13의 Q 채널에 의한 직교 LO 신호 혼합으로 처리된 다음, 제2 교정 신호 (즉, 신호 S(t)는 제2 교정 신호임)를 발생시키는 프론트 엔드 회로 13에 의한 I/Q 결합을 통해 처리된다. 여전히 스텝 S304에서, 제2 교정 신호는 제2 교정 신호 강도를 얻기 위해 제곱 계산 및 신호 강도 획득 회로 14에 의한 저주파 통과 필터링으로 처리된다 (즉, 신호 강도 S2(t)LP는제2교정신호강도임). Next, in step S304, the accumulated signal AAC (n) and the accumulated data signal DAC-DATA (n) are initialized (i.e. DAC-DATA (n) = 0 and ACC The quadrature calibration signal (i.e., I (n) = 0, Q (n) = A * cos (w * n)) is converted into a digital signal by a digital-analog conversion, low pass filtering and quadrature LO signal mixing by the Q channel of the front end circuit 13 And then processed through I / Q coupling by the front end circuit 13 which generates a second calibration signal (i.e., the signal S (t) is a second calibration signal). Still in step S304, the second correction signal to the second calculating squared to obtain the correction signal strength and the signal intensity acquisition circuit are processed by low-pass filtering by the 14 (i.e., the signal strength S 2 (t) LP neunje second correction signal strength being).

그런 다음 스텝 S305에서, I/Q 불균형 추정기 305는 델터 추정을 사용하여 제2 교정 신호 강도를 추정하는데 사용된다. 즉 도 2처럼 누적된 신호 ACC(n)가 포화 상태가 될 때까지 누적된 데이터 신호 DAC-DATA(n)가 점차적으로 증가한다. 그런 다음, 스텝 S306에서, 컨트롤러 CTRL은 추정된 제2 교정 신호 강도 또는 추정된 제2 교정 신호 강도에 상응하는 누적된 데이터 신호 (즉 M1=DAC-DATA(n))를기록한다.Then, in step S305, the I / Q imbalance estimator 305 is used to estimate the second calibration signal intensity using the delta estimation. That is, as shown in FIG. 2, the accumulated data signal DAC-DATA (n) gradually increases until the accumulated signal ACC (n) becomes saturated. Then, in step S306, the controller CTRL will write the accumulated data signal (i.e., M 1 = DAC-DATA (n )) corresponding to the first signal strength or the second correction estimation estimates the second correction signal strength.

다음으로 스텝 S307에서, 컨트롤러 CTRL는 추정된 제1 및 제2 교정 신호 강도 (또는 추정된 제1 및 제2 교정 신호 강도에 상응하는 누적된 데이터 신호)에 따라 I/Q 이득 불균형 (ΔG)을 결정한다. 즉 ΔG=SQRT(M1/M0)-1이다. 다음으로, 스텝 S308에서, I/Q 이득 불균형이 I/Q 불균형 교정기 12로 전송되므로 I/Q 불균형 교정기 12는 수신된 I/Q 이득 불균형에 기초하여 I/Q 이득 불균형 보상을 설정할 수 있다. 스텝 S301에서 S303까지”의 실행 순서 및 스텝 “304에서 306까지”의 실행 순서는 변경될 수 있으며, 본 개시는 이에 한정되지 않거나 또는 대신에 단순히 스텝 S301과 S304을 교환하고, 스텝 S307의 공식을 ΔG=SQRT(M0/M1)-1로수정할수있다.Next, in step S307, the controller CTRL sets the I / Q gain unbalance (? G) in accordance with the estimated first and second calibration signal intensities (or the accumulated data signals corresponding to the estimated first and second calibration signal intensities) . Namely ΔG = SQRT (M 1 / M 0) -1. Next, in step S308, the I / Q unbalance correcting unit 12 can set the I / Q gain unbalance based on the received I / Q gain unbalance because the I / Q gain unbalance is transmitted to the I / Q unbalance correcting unit 12. [ Steps S301 to S303 " and the execution order of steps " 304 to 306 " may be changed, and the present disclosure is not limited thereto or instead simply exchanges steps S301 and S304, Can be modified to ΔG = SQRT (M 0 / M 1 ) -1.

다음으로, 스텝 S309에서 누적된 신호 AAC(n)와 누적된 데이터 신호 DAC-DATA(n)에 초기화되며 (즉 DAC-DATA(n)=0, ACC(n)=0), 단순히 제1 동위상 교정 신호 (즉. I(n)=A*cos(w*n), Q(n)=0)는 I/Q 불균형 교정기 12에 의해 I/Q 이득 불균형 보상을 통해 보상되고, 제2 동위상 교정 신호는 디지털- 아날로그 변환, 저주파 통과 필터링 및 프론트 엔드 회로 13의 I 채널에 의한 동위상 LO 신호 혼합으로 처리된 다음, 제3 교정 신호 (즉 신호 S(t)는 제3 교정 신호)를 발생시키기 위해 프론트 엔드 회로 13에 의해 I/Q 결합으로 처리된다. 여전히 스텝 S309에서, 제3 교정 신호는 제3 교정 신호 강도를 얻기 위해 제곱 계산 및 신호 강도 획득 회로 14에 의한 저주파 통과 필터링으로 처리된다 (즉, 신호 강도 S2(t)LP는제3교정신호강도임). Next, the signal AAC (n) accumulated in step S309 and the accumulated data signal DAC-DATA (n) are initialized (i.e., DAC- DATA (n) = 0 and ACC The phase calibration signal (i.e., I (n) = A * cos (w * n), Q (n) = 0) is compensated for by I / Q gain unbalance compensation by I / Q imbalance calibrator 12, The phase calibration signal is processed by a digital-to-analog conversion, a low pass filtering and an in-phase LO signal mix by the I channel of the front end circuit 13 and the third calibration signal (i.e., the signal S Quot; I < / RTI > Still in step S309, the third correction signal is the third in order to obtain a calibration signal intensity squared calculation and signal intensity acquisition circuit are processed by low-pass filtering by the 14 (i.e., the signal strength S 2 (t) LP neunje third correction signal strength being).

그런 다음 스텝 S310에서, I/Q 불균형 추정기 303은 델터 추정을 사용하여 제3 교정 신호 강도를 추정하는데 사용된다. 즉 도 2처럼 누적된 신호 ACC(n)가 포화 상태가 될 때까지 누적된 데이터 신호 DAC-DATA(n)가 점차적으로 증가한다. 그런 다음, 스텝 S311에서, 컨트롤러 CTRL은 추정된 제3 교정 신호 강도 또는 추정된 제3 교정 신호 강도에 상응하는 누적된 데이터 신호 (즉 K0=DAC-DATA(n))를기록한다. Then, in step S310, the I / Q imbalance estimator 303 is used to estimate the third calibration signal intensity using the delta estimate. That is, as shown in FIG. 2, the accumulated data signal DAC-DATA (n) gradually increases until the accumulated signal ACC (n) becomes saturated. Then, in step S311, the controller CTRL records an accumulated data signal corresponding to the estimated third calibration signal strength or the estimated third calibration signal strength (i.e., K 0 = DAC-DATA (n)).

다음으로, 스텝 S312에서 누적된 신호 AAC(n)와 누적된 데이터 신호 DAC-DATA(n)가 초기화되고 (즉 DAC-DATA(n)=0, ACC(n)=0), 제2 동위상 및 직교 교정 신호 모두 (즉 I(n)=A*cos(w*n), Q(n)= A*cos(w*n))는 프론트 엔드 회로 13의 I 및 Q 채널로 제2 동위상 및 직교 교정 신호를 발생시키기 위해 I/Q 불균형 교정기를 통해 I/Q 이득 불균형 보상으로 보상 받으며, 제2 동위상 교정 신호는 디지털-아날로그 변환, 저주퍼 통과 필터링, 프로트 엔드 I 채널에 의한 동위성 LO 신호 믹싱을 통해 처리되며, 제2 직교 교정 신호는 디지터-아닐로그 변환, 저주파 통과 필터링 및 프론트 엔드 회로 13의 Q 채널에 의한 직교 LO 신호 혼합으로 처리되고, 처리된 두 신호 모두 제4 교정 신호 (즉 신호 S(t)이 제3 교정 신호)를 발생시키기 위해 프론트-엔드 회로 13에 의한 I/Q 결합으로 처리된다. 여전히 스텝 S31에서, 제4 교정 신호는 제곱 계산과 제4 교정 신호 강도를 얻기 위한 신호 강도 획득 회로 14에 의한 저주파 통과 필터링으로 처리된다 (즉 시호 강도 S2(t)LP는제4교정신호강도임). Next, the signal AAC (n) accumulated in step S312 and the accumulated data signal DAC-DATA (n) are initialized (i.e. DAC-DATA (n) = 0 and ACC And the quadrature calibration signals (i.e. I (n) = A * cos (w * n), Q (n) = A * cos (w * n)) are applied to the I and Q channels of the front- Q gain unbalance compensation through an I / Q unbalance calibrator to generate an orthogonal calibration signal and the second in-phase calibration signal is compensated with digital-to-analog conversion, low pass filtering, LO signal mixing and the second orthogonal calibration signal is processed with a digital-to-analog conversion, low pass filtering and quadrature LO signal mixing by the Q channel of the front end circuit 13, and both processed signals are processed through a fourth calibration Q signal by the front-end circuit 13 to generate a signal (i.e., the signal S (t) is a third calibration signal). In step S31, the fourth calibration signal is processed by low-pass filtering by the signal strength acquisition circuit 14 to obtain the squared value and the fourth calibration signal intensity (i.e., the signal strength S 2 (t) LP is the fourth calibration signal strength ).

그런 다음, 스텝 S313에서 I/Q 뷸균형 추정기 15는 델타 추정을 사용하여 제4 교정 신호 강도를 추정하는데 사용된다. 즉 축적된 신호 ACC(n)가 그림 2처럼 포화 상태가 될 때까지 축적된 데이터 신호 DAC-DATA(n)가 점차적으로 증가한다. 그리고 스텝 S314에서 컨트롤러 CTRL은 추정된 제4 교정 신호 강도 또는 추정된 제4 신호 강도 (즉 K1=DAC-DATA(n))에상응하는누적된데이터신호를기록한다. Then, in step S313, the I / Q balance estimator 15 is used to estimate the fourth calibration signal intensity using the delta estimate. That is, the accumulated data signal DAC-DATA (n) gradually increases until the accumulated signal ACC (n) becomes saturated as shown in FIG. Then, in step S314, the controller CTRL records the accumulated data signal corresponding to the estimated fourth calibration signal strength or the estimated fourth signal strength (i.e., K 1 = DAC-DATA (n)).

다음으로, 스텝 S315에서, 컨트롤러 CTRL은 추정된 제3 및 제4 교정 신호 강도에 따라 (또는 추정된 제3 및 제4 교정 신호 강도에 상응하는 누적된 데이터 신호)에 따라 I/Q 위상 불균형 (Δθ)을 결정한다. 즉 Δθ=sin-1{[1-(K1/2K0)]}이다. 다음으로, 스텝 S306에서, I/Q 위상 불균형이 I/Q 불균형 교정기 12로 전송되므로 I/Q 불균형 교정기 12는 수신된 I/Q 위상 불균형에 기초하여 I/Q 위상 불균형 보상을 설정할 수 있다. 스텝 “S309에서 S311까지”의 실행 순서 및 스텝 “312에서 314까지”의 실행 순서는 변경될 수 있으며, 본 개시는 이에 한정되지 않거나 또는 대신에 단순히 스텝 S309 와 S312를 교환하고, 스텝 S307의 공식을 Δθ=sin-1{[1-(K0/2K1)]}로수정할수있다.Next, in step S315, the controller CTRL calculates the I / Q phase imbalance (in accordance with the estimated third and fourth calibration signal intensities (or the accumulated data signals corresponding to the estimated third and fourth calibration signal intensities) DELTA &thetas;). That is, ?? = sin -1 {[1- (K 1 / 2K 0 )]}. Next, in step S306, since the I / Q phase imbalance is transmitted to the I / Q unbalance calibrator 12, the I / Q unbalance calibrator 12 can set the I / Q phase imbalance compensation based on the received I / Q phase imbalance. The execution order of the steps " from S309 to S311 " and the execution order of the steps " from 312 to 314 " may be changed and the present disclosure is not limited thereto or instead simply exchanges the steps S309 and S312, Can be modified to Δθ = sin -1 {[1- (K 0 / 2K 1 )]}.

결론적으로, 제공된 I/Q 불균형 교정 장치 및 방법은 초고속 샘플링 속도 ADC가 필요 없기 때문에 비용, 전력 소비 및 하드웨어 복잡성을 줄일 수 있다. 더 나아가, 제공된 I/Q 불균형 교정 장치 및 방법을 사용하는 송신기 시스템은 밀리미터파의 통신 대역을 채택할 수 있다. In conclusion, the provided I / Q imbalance correction apparatus and method can reduce cost, power consumption and hardware complexity by eliminating the need for an ultra-high sampling rate ADC. Further, a transmitter system using the provided I / Q imbalance correction apparatus and method can adopt a communication bandwidth of millimeter wave.

본 개시는 구체적인 실시예를 들어 설명하였지만, 해당 기술 분야의 숙련된 당업자라면 청구항에 기술된 본 개시의 범위와 정신을 벗어나지 않고 그에 대한 무수한 수정 및 변형이 가능하다.While this disclosure has been described in terms of specific embodiments, numerous modifications and variations are possible to those skilled in the art without departing from the scope and spirit of the disclosure set forth in the claims.

Claims (10)

하기를 포함하는 I/Q 불균형 교정 모드로 작동되는 송신기 시스템에 사용되는 I/Q 불균형 교정 장치:
제1 동위상 교정 신호, 제1 직교 교정 신호, 또는 제1 동위상과 직교 교정 신호를 모두 선택적으로 발생시키는 교정 신호 발생기;
I/Q 불균형 교정기로서 I/Q 이득 불균형을 수신한 후에 제2 동위상 및 직교 교정 신호를 발생시키기 위해 제1 동위상 및 직교 교정 신호에 대해 I/Q 이득 불균형 보상을 수행하는데 사용되는, 교정 신호 발생기에 전기적으로 연결되며, 송신기 시스템의 프론트 엔드 회로에 대한 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호 또는 제2 동위상과 직교 교정 신호를 선택적으로 출력하는 I/Q 불균형 교정기;
제1 교정 신호 강도에서부터 제4 교정 신호 강도 중 하나를 선택적으로 획득하여 출력하는데 사용되는 송신기 시스템의 프론트 엔드 회로에 전기적으로 연결되는 신호 강도 획득 회로로 상기에서 제1 교정 신호 강도에서부터 제4 교정 신호 강도는 각각 제1 교정 신호에서부터 제4 교정 신호에 상응하며, 제1 교정 신호에서부터 제4 교정 신호가 각각 프론트 엔드 회로가 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호, 제2 동위상 및 직교 교정 신호를 처리하는 신호 강도 회로; 및
신호 강도 획득 회로에 전기적으로 연결되어, 델타 추정을 통해 제1 교정 신호 강도에서부터 제4 교정 신호 강도 중 하나를 선택적으로 추정하고, 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하며, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 계산기.An I / Q imbalance calibrator for use in a transmitter system operating in an I / Q unbalance calibration mode comprising:
A calibration signal generator selectively generating both a first in-phase calibration signal, a first orthogonal calibration signal, or a first in-phase and orthogonal calibration signal;
Q gain unbalance as the I / Q unbalance calibrator, and to perform the I / Q gain unbalance compensation on the first in-phase and quadrature calibration signals to generate the second in-phase and quadrature calibration signals after receiving the I / A first in-phase calibration signal, a second in-phase calibration signal, or a second in-phase and orthogonal calibration signal for the front-end circuit of the transmitter system, / Q unbalanced calibrator;
A signal strength acquisition circuit electrically connected to a front end circuit of a transmitter system used for selectively acquiring and outputting one of a first calibration signal intensity to a fourth calibration signal intensity, The intensity corresponds to the first calibration signal from the fourth calibration signal, and the first calibration signal to the fourth calibration signal are respectively outputted from the front end circuit to the first in-phase calibration signal, the first orthogonal calibration signal, A signal strength circuit for processing a second in-phase and quadrature calibration signal; And
Signal intensity acquisition circuit for selectively estimating one of the first to fourth calibration signal intensities from the first to the fourth calibration signal intensities through delta estimation and for calculating an I / Q gain imbalance according to the estimated first and second calibration signal intensities, And calculating an I / Q phase imbalance according to the estimated third and fourth calibration signal intensities. 제1항에 있어서,
상기 I/Q 불균형 교정 장치는 I/Q 위상 불균형에 대한 계산이 I/Q 이득 불균형 계산 후에 수행되고, I/Q 이득 불균형 계산은 I/Q 이득 불균형이 계산된 후 I/Q 이득 불균형 보상을 정하기 위해 I/Q 불균형 교정이기로 전송되며, I/Q 위상 불균형은 I/Q 위상 불균형이 계산된 후 I/Q 위상 불균형 보상을 정하기 위해 I/Q 불균형 교정이기로 전송되는 장치. The method according to claim 1,
The I / Q imbalance correction is performed after the I / Q phase imbalance calculation is performed after the I / Q gain imbalance calculation, and the I / Q gain imbalance calculation is performed after the I / Q gain imbalance is calculated. I / Q phase imbalance is sent to I / Q imbalance correction to determine the I / Q phase imbalance compensation after the I / Q phase imbalance is calculated. 제1항에 있어서,
상기 I/Q 불균형 교정 장치에서 하기를 포함하는 신호 획득 회로:
프론트 엔드 회로에 전기적으로 연결되어 있으며, 제1교정 신호부터 제4 교정 신호 중 하나를 수신하여 제곱 계산을 수행하는데 사용되는 제곱 계산 회로; 및
제곱 계산 회로와 I/Q 불균형 추정기에 전기적으로 연결되어 있으며, 제1 교정 신호에서부터 제4 교정 신호 중 제곱된 하나의 신호에 대해 저주파 통과 필터링을 수행하여 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 발생시키는데 사용되는 저주파 통과 필터. The method according to claim 1,
Wherein the I / Q imbalance correcting apparatus comprises:
A square calculating circuit electrically connected to the front end circuit and used for performing one of the first calibration signal to the fourth calibration signal to perform a square calculation; And
Pass filtering to one squared signal from the first calibration signal to the fourth calibration signal so as to obtain a fourth calibration signal intensity at the first calibration signal intensity and a fourth calibration signal intensity at the second calibration signal intensity, / RTI > low-pass filter used to generate one of < RTI ID = 0.0 > 제1항에 있어서,
상기 I/Q 불균형 교정 장치에서 하기를 포함하는 I/Q 불균형 추정기:
신호 강도 획득 회로에 전기적으로 연결되어 있으며, 누적된 데이터 신호에 따라 참조 신호 강도를 발생시키고, 참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는데 사용되며, 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상이면서 해당 신호 강도에 근접해질 때까지 점차적으로 증가하는 델타 추정기; 및
추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하고, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 교정기 및 교정 신호 발생기와 전기적으로 연결되는 컨트롤러.The method according to claim 1,
Wherein the I / Q imbalance correcting apparatus includes an I / Q imbalance estimator including:
Signal strength acquisition circuit and is used to generate a reference signal strength in accordance with the accumulated data signal and to compare the reference signal strength with one of the fourth calibration signal strength at a first calibration signal intensity, Wherein the signal is a delta estimator that gradually increases until the reference signal strength is at least one of the fourth calibration signal strength at the first calibration signal intensity and close to the signal strength; And
An I / Q unbalance calibrator and calibration used to calculate the I / Q gain imbalance according to the estimated first and second calibration signal intensities and to calculate the I / Q phase imbalance according to the estimated third and fourth calibration signal intensities A controller that is electrically connected to the signal generator. 제4항에 있어서,
상기 I/Q 불균형 교정 장치에서 하기를 포함하는 델타 추정기:
컨트롤러에 전기적으로 연결되며, 누적된 신호에 따라 컨트롤러에서 발생된 누적된 데이터 신호를 수신하는데 사용되며, 참조 신호 강도를 발생시키는 누적된 데이터 신호에 대해 디지털-아날로그 변환을 수행하기 위해 컨트롤러의 제1 클럭 신호에 의해 트리거되는 DAC;
참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는데 사용되며, 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 보다 적을 경우 델타 신호를 출력하고, 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상일 경우 제로 (0)를 출력하는 신호 강도 획득 회로와 DAC에 전기적으로 연결되는 비교기;
지연 장치; 및
애더로부터 지연 장치가 누적된 신호 출력을 지연시키기 위해 컨트롤러에서 제2 클럭 신호에 의해 트리거되고, 누적된 신호를 발생시키기 위해 지연 장치의 출력 신호와 비교기의 출력 신호를 더하는 지연 장치와 비교기에 전기적으로 연결되는 애더 (adder).5. The method of claim 4,
A delta estimator in the I / Q imbalance correcting device, comprising:
A first controller electrically coupled to the controller and adapted to receive the accumulated data signal generated by the controller in accordance with the accumulated signal and to perform a digital to analog conversion on the accumulated data signal generating the reference signal strength, A DAC triggered by a clock signal;
The reference signal strength is used to compare one of the fourth calibration signal strengths at the first calibration signal intensity and outputs a delta signal when the reference signal strength is less than one of the fourth calibration signal strengths at the first calibration signal intensity, A comparator electrically connected to the DAC and the signal strength acquisition circuit for outputting zero when the signal strength is at least one of the fourth calibration signal strength at the first calibration signal intensity;
Delay device; And
A delay device triggered by a second clock signal in the controller to delay the accumulated signal output from the adder and to add the output signal of the delay device and the output signal of the comparator to generate an accumulated signal; The connected adder. 제1항에 있어서,
상기 I/Q 불균형 교정 장치에서 추정된 제1 교정 신호 강도에 상응하는 누적된 데이터 신호는 M0로 표시되며, 추정된 제2 교정 신호 강도에 상응하는 누적된 데이터 신호는 M1로 표시되고, I/Q 이득 불균형은 ΔG, 및 ΔG=SQRT(M1/M0)-1 (i.e. ΔG=(M1/M0)1/2-1)로 표시되며, 추정된 제3 교정 신호 강도에 상응하는 누적된 데이터 신호는 K0로 표시되고, 추정된 제4 교정 신호 강도에 상응하는 누적된 데이터 신호는 K1로 표시되며 I/Q 위상 불균형은 Δθ, 및 Δθ=sin-1{[1-(K1/2K0)]}로 표시되는 I/Q 불균형 교정 장치.The method according to claim 1,
The accumulated data signal corresponding to the first corrected signal intensity estimated by the I / Q imbalance correcting apparatus is denoted by M0, the accumulated data signal corresponding to the estimated second corrected signal intensity is denoted by M1, the I / Q gain unbalance is expressed by? G and? G = SQRT (M1 / M0) -1 (i.e.,? G = (M1 / M0) 1 / 2-1), and the accumulated data signal corresponding to the estimated third calibration signal intensity And the accumulated data signal corresponding to the estimated fourth calibration signal intensity is denoted by K1 and the I / Q phase imbalance is denoted by K0 and ?? = sin-1 {[1- (K1 / 2K0)]} I / Q imbalance correction device. 하기를 포함하는 송신기 시스템:
교정 신호 발생기를 가지고 있으며, I/Q 균형 교정 모드에서 제1 동위상 교정 신호, 제1 직교 교정 신호 또는 제1동위상 및 직교 교정 신호 모두를 선택적으로 발생시키는데 교정 신호 발생기를 사용하는 기저밴드 송신기;
교정 신호 발생기에 전기적으로 연결되며, I/Q 균형 교정 모드에서 I/Q 이득 불균형을 수신한 후에 제2 동위상 및 직교 교정 신호를 발생시키기 위해 제1 동위상 및 직교 교정 신호에 대해 I/Q 이득 불균형 보상을 수행하는데 사용되고, 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호 또는 제2 동위상 및 직교 교정 신호 모두를 선택적으로 출력하는 I/Q 불균형 교정기;
I/Q 불균형 교정기에 전기적으로 연결되며, I/Q 균형 교정 모드에서 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호 또는 제2 동위상 및 직교 교정 신호 모두를 선택적으로 수신 및 처리하여 그에 따라 제1 교정 신호에서 제4 교정 신호 중 하나를 발생시키는데 사용되는 프론트 엔드 회로;
송신기 시스템의 프론트 엔드 회로에 전기적으로 연결되며, I/Q 균형 교정 모드에서, 제1교정 신호 강도에서 제4 교정 신호 강도 중 하나를 선택적으로 획득 및 출력하는데 사용되며, 여기에서 제1교정 신호 강도에서 제4 교정 신호 강도가 각각 제1교정 신호에서 제4 교정 신호에 상응하는 신호 강도 획득 회로;
신호 강도 획득 회로에 전기적으로 연결되어, I/Q 균형 교정 모드에서, 델타 추정을 통해 제1 교정 신호 강도에서부터 제4 교정 신호 강도 중 하나를 선택적으로 추정하고, 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하며, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 추정기.A transmitter system comprising:
A baseband transmitter using a calibration signal generator to selectively generate both a first in-phase calibration signal, a first in-phase calibration signal and a first in-phase and quadrature calibration signal in a I / Q balanced calibration mode, ;
And a second in-phase and quadrature calibration signal electrically coupled to the calibration signal generator for receiving the I / Q gain imbalance in the I / Q balanced calibration mode, An I / Q unbalance calibrator used to perform gain unbalance compensation and selectively outputting both a first in-phase calibration signal, a first orthogonal calibration signal, a second in-phase calibration signal, or a second in-phase and quadrature calibration signal;
A first in-phase calibration signal, a second in-phase calibration signal, or a second in-phase and quadrature calibration signal in an I / Q balanced calibration mode, A front end circuit used to receive and process and thereby generate one of the fourth calibration signals in the first calibration signal;
And is used to selectively acquire and output one of the fourth calibration signal intensities at a first calibration signal intensity in an I / Q balanced calibration mode, wherein the first calibration signal intensity is in electrical communication with the front end circuit of the transmitter system, Wherein the fourth calibration signal intensity in the first calibration signal corresponds to the fourth calibration signal in the first calibration signal;
Signal intensity acquisition circuit to selectively estimate one of a first calibration signal intensity from a first calibration signal intensity and a second calibration signal intensity via delta estimation in an I / Q balanced calibration mode, An I / Q imbalance estimator used to calculate the I / Q gain imbalance according to the intensity and to calculate the I / Q phase imbalance according to the estimated third and fourth calibration signal intensities. 제7항에 있어서,
I/Q 위상 불균형 계산이 I/Q 이득 불균형 계산 후에 수행되고, I/Q 이득 불균형 계산 후에 I/Q 이득 불균형 보상 결정을 위해 I/Q 불균형 계산기로 I/Q 이득 불균형을 전송하며, I/Q 위상 불균형 계산 후에 I/Q 위상 불균형 보상 결정을 위해 I/Q 불균형 계산기로 I/Q 위상 불균형을 전송하는 송신기 시스템. 8. The method of claim 7,
The I / Q phase imbalance calculation is performed after the I / Q gain imbalance calculation, and the I / Q imbalance calculator transmits the I / Q gain imbalance to determine the I / Q gain imbalance compensation, Q Transmitter system that transmits I / Q phase imbalance to an I / Q imbalance calculator to determine I / Q phase imbalance compensation after calculating phase imbalance. 제7항에 있어서,
하기를 포함하는 신호 획득 회로:
프론트 엔드 회로에 전기적으로 연결되어 있으며, 제1교정 신호부터 제4 교정 신호 중 하나를 수신하여 제곱 계산을 수행하는데 사용되는 제곱 계산 회로; 및
제곱 계산 회로와 I/Q 불균형 추정기에 전기적으로 연결되어 있으며, 제1 교정 신호에서부터 제4 교정 신호 중 제곱된 하나의 신호에 대해 저주파 통과 필터링을 수행하여 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 발생시키는데 사용되는 저주파 통과 필터;
사이에서 하기를 포함하는 I/Q 불균형 계산기:
신호 강도 획득 회로에 전기적으로 연결되어 있으며, 누적된 데이터 신호에 따라 참조 신호 강도를 발생시키고, 참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는데 사용되며, 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상이면서 해당 신호 강도에 근접해질 때까지 점차적으로 증가하는 델타 추정기; 및
추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하고, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 교정기 및 교정 신호 발생기와 전기적으로 연결되는 컨트롤러.8. The method of claim 7,
A signal acquisition circuit comprising:
A square calculating circuit electrically connected to the front end circuit and used for performing one of the first calibration signal to the fourth calibration signal to perform a square calculation; And
Pass filtering to one squared signal from the first calibration signal to the fourth calibration signal so as to obtain a fourth calibration signal intensity at the first calibration signal intensity and a fourth calibration signal intensity at the second calibration signal intensity, A low-pass filter used to generate one of:
An I / Q imbalance calculator comprising:
Signal strength acquisition circuit and is used to generate a reference signal strength in accordance with the accumulated data signal and to compare the reference signal strength with one of the fourth calibration signal strength at a first calibration signal intensity, Wherein the signal is a delta estimator that gradually increases until the reference signal strength is at least one of the fourth calibration signal strength at the first calibration signal intensity and close to the signal strength; And
An I / Q unbalance calibrator and calibration used to calculate the I / Q gain imbalance according to the estimated first and second calibration signal intensities and to calculate the I / Q phase imbalance according to the estimated third and fourth calibration signal intensities A controller that is electrically connected to the signal generator. 하기의 단계를 포함하는 I/Q 불균형 교정 모드로 작동되는 송신기 시스템에 사용되는 I/Q 불균형 교정 방법:
제1 교정 신호 강도를 획득하고, 델타 추정을 사용하여 제1 교정 신호 강도를 추정하여 제1 교정 신호를 생성하기 위해 송신기 시스템의 프론트 엔드 회로에 제1 동위상 교정 신호를 입력하는 단계;
제2 교정 신호 강도를 획득하고, 델타 추정을 사용하여 제2 교정 신호 강도를 추정하여 제2 교정 신호를 생성하기 위해 송신기 시스템의 프론트 엔드 회로에 제1 직교 교정 신호를 입력하는 단계;
추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형 계산을 입력하는 단계;
델타 추정을 사용하여 제3 교정 신호 강도를 획득하고 제3 교정 신호 강도를 추정하여 제3 교정 신호를 발생시키기 위해 송신기 시스템의 프론트 엔드 회로에 제2 동위상 교정 신호를 입력하는 단계로 상기의 I/Q 이득 불균형 보상이 제2 동위상 교정 신호를 발생시키기 위해 제1 동위상 교정 신호에 대해 형성되는 단계;
델타 추정을 사용하여 제4 교정 신호 강도를 획득하고 제4 교정 신호 강도를 추정하여 제4 교정 신호를 발생시키기 위해 송신기 시스템의 프론트 엔드 회로에 제2 동위상 교정 신호와 제2 직교 교정 신호를 입력하는 단계로 상기의 I/Q 이득 불균형 보상이 제2 직교 교정 신호를 발생시키기 위해 제1 직교 교정 신호에 대해 형성되는 단계; 및
추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형 계산하는 단계.
An I / Q imbalance calibration method for use in a transmitter system operating in an I / Q unbalance calibration mode comprising:
Inputting a first in-phase calibration signal to a front end circuit of a transmitter system to obtain a first calibration signal intensity, estimate a first calibration signal intensity using a delta estimate, and generate a first calibration signal;
Inputting a first orthogonal calibration signal to the front end circuit of the transmitter system to obtain a second calibration signal strength and to estimate a second calibration signal strength using the delta estimate to generate a second calibration signal;
Inputting an I / Q gain unbalance calculation according to the estimated first and second calibration signal intensities;
Inputting a second in-phase calibration signal to the front end circuit of the transmitter system to obtain a third calibration signal intensity using a delta estimate and estimating a third calibration signal strength to generate a third calibration signal, / Q gain unbalance compensation is formed for a first in-phase calibration signal to generate a second in-phase calibration signal;
Inputting a second in-phase calibration signal and a second orthogonal calibration signal to the front-end circuit of the transmitter system to obtain a fourth calibration signal intensity using delta estimation and estimating a fourth calibration signal strength to generate a fourth calibration signal Wherein said I / Q gain unbalance compensation is formed for a first orthogonal calibration signal to generate a second orthogonal calibration signal; And
And calculating an I / Q phase imbalance according to the estimated third and fourth calibration signal intensities.
KR1020170176573A 2017-12-20 2017-12-20 I/q imbalance calibration apparatus, method and transmitter system using the same KR102001739B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170176573A KR102001739B1 (en) 2017-12-20 2017-12-20 I/q imbalance calibration apparatus, method and transmitter system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170176573A KR102001739B1 (en) 2017-12-20 2017-12-20 I/q imbalance calibration apparatus, method and transmitter system using the same

Publications (2)

Publication Number Publication Date
KR20190074881A true KR20190074881A (en) 2019-06-28
KR102001739B1 KR102001739B1 (en) 2019-07-18

Family

ID=67066375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170176573A KR102001739B1 (en) 2017-12-20 2017-12-20 I/q imbalance calibration apparatus, method and transmitter system using the same

Country Status (1)

Country Link
KR (1) KR102001739B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110053493A (en) * 2006-06-06 2011-05-23 콸콤 인코포레이티드 Fast in-phase and quadrature imbalance calibration
KR20160101032A (en) * 2013-12-19 2016-08-24 퀄컴 인코포레이티드 Systems and methods for i-q imbalance calibration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110053493A (en) * 2006-06-06 2011-05-23 콸콤 인코포레이티드 Fast in-phase and quadrature imbalance calibration
KR20160101032A (en) * 2013-12-19 2016-08-24 퀄컴 인코포레이티드 Systems and methods for i-q imbalance calibration

Also Published As

Publication number Publication date
KR102001739B1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
US9210535B2 (en) Systems and methods for active interference cancellation to improve coexistence
US9106402B2 (en) Signal delay estimator with absolute delay amount and direction estimation
CN109936415B (en) I/Q imbalance calibration apparatus, method and transmitter system using the same
CN108040029B (en) Method, device and equipment for compensating IQ two-path imbalance of receiver
US20090310711A1 (en) Transmitter and receiver capable of reducing in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof
WO2019137254A1 (en) Signal calibration method, apparatus and device generated based on imbalance of i and q paths
TWI449385B (en) Method for compensating transmission carrier leakage and transceiving circuit embodying the same
TW202243419A (en) Transmitter circuit, compensation value calibration device and method for calibrating iq imbalance compensation values
WO2008085690A1 (en) A method and circuit for estimating in-phase/quadrature signal amplitude imbalance
US7983632B2 (en) Feedback control loop for amplitude modulation in a polar transmitter with a translational loop
KR102001739B1 (en) I/q imbalance calibration apparatus, method and transmitter system using the same
US10069577B1 (en) I/Q imbalance calibration apparatus, method and transmitter system using the same
US8532590B2 (en) Digital phase feedback for determining phase distortion
KR102069424B1 (en) I/q imbalance calibration apparatus, method and transmitter system using the same
JP6469827B1 (en) I / Q imbalance calibration apparatus and method, and transmitter system using the same
TWI657670B (en) I/Q imbalance calibration device
TWI657671B (en) I/Q imbalance calibration device
Dan et al. Measurement of complex transfer function of analog transmit-receive frontends for terahertz wireless communications
EP3503488B1 (en) I/q imbalance calibration apparatus, method and transmitter system using the same
EP3503440A1 (en) I/q imbalance calibration apparatus, method and transmitter system using the same
JP6526780B1 (en) Apparatus and method for I / Q imbalance calibration and transmitter system using the same
US20210088642A1 (en) Distance measuring apparatus and distance measuring system
TW201911764A (en) Signal transceiver device and calibration method thereof
Chang et al. Calibration techniques for fully parallel 24× 24 MIMO sounder
CN113098634B (en) Polar system and delay calibration method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right