JP6469827B1 - I / Q imbalance calibration apparatus and method, and transmitter system using the same - Google Patents

I / Q imbalance calibration apparatus and method, and transmitter system using the same Download PDF

Info

Publication number
JP6469827B1
JP6469827B1 JP2017245428A JP2017245428A JP6469827B1 JP 6469827 B1 JP6469827 B1 JP 6469827B1 JP 2017245428 A JP2017245428 A JP 2017245428A JP 2017245428 A JP2017245428 A JP 2017245428A JP 6469827 B1 JP6469827 B1 JP 6469827B1
Authority
JP
Japan
Prior art keywords
calibration
imbalance
signal
phase
calibration signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017245428A
Other languages
Japanese (ja)
Other versions
JP2019114870A (en
Inventor
クワン・イェンチェン
チョウ・フンティン
Original Assignee
國家中山科學研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國家中山科學研究院 filed Critical 國家中山科學研究院
Priority to JP2017245428A priority Critical patent/JP6469827B1/en
Application granted granted Critical
Publication of JP6469827B1 publication Critical patent/JP6469827B1/en
Publication of JP2019114870A publication Critical patent/JP2019114870A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Transmitters (AREA)

Abstract

【課題】Ｉ／Ｑ不均衡構成方法を提供する。【解決手段】Ｉ／Ｑ不均衡構成方法であって、第１同相および直交信号較正信号を順次前記トランスミッタシステムのフロントエンド回路に入力して、第１および第２較正信号強度を順次獲得し、デルタ予測が採用され、予測第１および第２較正信号強度にしたがってＩ／Ｑゲイン不均衡を計算し、第２同相較正信号と、前記第２同相および直交較正信号の両方を前記トランスミッタシステムの前記フロントエンド回路に順次入力して、第３および第４較正信号強度を順次獲得して予測し、Ｉ／Ｑゲイン不均衡補正は前記第１同相直交較正信号に形成されて時第２同相直交較正信号を生成し、予測第３および第４較正信号強度にしたがってＩ／Ｑ位相不均衡を計算する方法を開示する。【選択図】図１An I / Q imbalance configuration method is provided. An I / Q imbalance configuration method, wherein first in-phase and quadrature signal calibration signals are sequentially input to a front-end circuit of the transmitter system to sequentially acquire first and second calibration signal strengths; Delta prediction is employed to calculate an I / Q gain imbalance according to the predicted first and second calibration signal strengths, and a second in-phase calibration signal and both the second in-phase and quadrature calibration signals are Sequentially input to the front-end circuit to sequentially acquire and predict the third and fourth calibration signal strengths, and an I / Q gain imbalance correction is formed in the first in-phase quadrature calibration signal to produce a second in-phase quadrature calibration. A method for generating a signal and calculating an I / Q phase imbalance according to predicted third and fourth calibration signal strengths is disclosed. [Selection] Figure 1

Description

本開示は、トランスミッタシステム、特にＩＱ（Ｉｎ−Ｐｈａｓｅ／Ｑｕａｄｒａｔｕｒｅ）不平衡較正の装置、方法および、それを用いたトランスミッタに関係する。   The present disclosure relates to a transmitter system, in particular an apparatus and method for IQ (In-Phase / Quadrature) imbalance calibration, and a transmitter using the same.

トランスミッタシステムでは、ベースバンド信号は、無線周波（ＲＦ）信号を生成するよう、デジタルーアナログ変換、ロウパスフィルタ処理、局部発振（ＬＯ）信号混合、同相信号と直交信号の合成、バンドパスフィルタリングと中間周波（ＩＦ）信号混合で処理される。こうした推移は複数の回路で実装可能であり、同相直交チャネル（ＩチャネルおよびＱチャネル）の回路により処理される前記同相直交ベースバンド信号は半導体処理の変動によりオフセットしてもよい。前記オフセットはＩ／Ｑ不均衡と呼ばれ、較正または訂正はＩ／Ｑ不均衡（Ｉ／ＱゲインとＩ／Ｑ位相の不均衡）を処理するために行う。   In transmitter systems, baseband signals are digital-to-analog conversion, low-pass filtering, local oscillation (LO) signal mixing, in-phase and quadrature signal synthesis, and band-pass filtering to generate radio frequency (RF) signals. And intermediate frequency (IF) signal mixing. Such a transition can be implemented by a plurality of circuits, and the in-phase quadrature baseband signal processed by the circuit of the in-phase quadrature channel (I channel and Q channel) may be offset due to variations in semiconductor processing. The offset is called I / Q imbalance, and calibration or correction is performed to handle I / Q imbalance (I / Q gain and I / Q phase imbalance).

アナログ／デジタル変換器（ＡＤＣ）は、Ｉ／Ｑ不均衡較正用に処理済みＲＦ信号をサンプリングするために使用できＡＤＣのサンプリングレートはＲＦ信号の信号帯域幅より大きくなければならない。しかしながらミリメートル波の通信バンドを採用するトランスミッタシステムの場合、例として数ギガヘルツ（ＧＨｚ）など前記信号帯域幅は非常に大きく、したがって、前記ＳＤＣのサンプリングレートは毎秒数ギガビット（Ｇｂ／ｓ）でなければならない。超高サンプリングレートＡＤＣの設計は困難であり、前記超高サンプリングレートＡＤＣをよく設計できても、前記超高サンプリングレートによる大量の電力消費が前記トランスミッタシステムの熱放散に影響する。   An analog / digital converter (ADC) can be used to sample the processed RF signal for I / Q imbalance calibration, and the sampling rate of the ADC must be greater than the signal bandwidth of the RF signal. However, in the case of a transmitter system employing a millimeter wave communication band, the signal bandwidth such as several gigahertz (GHz) is very large as an example. Therefore, the sampling rate of the SDC is not several gigabits per second (Gb / s). Don't be. Designing an ultra-high sampling rate ADC is difficult, and even if the ultra-high sampling rate ADC can be well designed, a large amount of power consumed by the ultra-high sampling rate affects the heat dissipation of the transmitter system.

本開示の目的は、コストと電力消費を低減できるよう、前記超高サンプリングレートＡＤＣを用いずにＩチャネルとＱチャネルのゲイン不均衡と位相不均衡（Ｉ／Ｑゲイン位相不均衡）を予測して補正できるＩ／Ｑ不均衡較正の装置と方法を提供することにある。   The purpose of this disclosure is to predict I-channel and Q-channel gain imbalance and phase imbalance (I / Q gain phase imbalance) without using the ultra-high sampling rate ADC so as to reduce cost and power consumption. It is an object of the present invention to provide an apparatus and method for I / Q imbalance calibration that can be corrected in an automatic manner.

本開示の別の目的は、前記ミリメートル波の通信バンドの応用のため、第５世代モバイル通信システムなど前記Ｉ／Ｑ不均衡較正装置または方法を用いるトランスミッタシステムを提供することにある。   Another object of the present disclosure is to provide a transmitter system that uses the I / Q imbalance calibration apparatus or method, such as a fifth generation mobile communication system, for applications of the millimeter wave communication band.

少なくとも上記目標を達成するため、本開示は、Ｉ／Ｑ不均衡較正モードで運転されるトランスミッタシステムで使用されるＩ／Ｑ不均衡較正装置であって、
選択的に第１同相較正信号、第１直交較正信号、または前記第１同相および直交較正信号を選択的に生成するために使用される較正信号生成器と、
前記較正信号生成器に電子的に接続され、Ｉ／Ｑゲイン不均衡補正を前記第１同相直交較正信号で実施して第２同相直交較正信号を生成するために使用され、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号または前記第２同相と直交の較正信号の両方を選択的にトランスミッタシステムのフロントエンド回路に出力するＩ／Ｑ不均衡較正器と、
前記トランスミッタシステムの前記フロントエンド回路に電子的に接続され、第１〜第４較正信号強度のいずれかを選択的に獲得して出力するために使用され、前記第１〜第４較正信号は、前記フロントエンド回路が前記同相較正信号、前記第１直交較正信号、前記第２同相較正信号および前記第２同相直交較正の両方の信号をそれぞれ処理する処理済み信号である信号強度獲得回路と、
前記信号強度獲得回路に電子的に接続され、前記第１〜第４較正信号強度のいずれかを選択的に予測し、予測された第１および第２較正信号強度に従ってＩ／Ｑゲイン不均衡を計算し、予測された第３および第４較正信号強度に従ってＩ／Ｑ同相不均衡を計算するＩ／Ｑ不均衡予測器と、
から構成されるＩ／Ｑ不均衡較正装置を提供する。 In order to achieve at least the above goals, the present disclosure provides an I / Q imbalance calibration apparatus for use in a transmitter system operated in an I / Q imbalance calibration mode, comprising:
A calibration signal generator used to selectively generate a first in-phase calibration signal, a first quadrature calibration signal, or the first in-phase and quadrature calibration signal;
Electronically connected to the calibration signal generator and used to perform I / Q gain imbalance correction on the first in-phase quadrature calibration signal to generate a second in-phase quadrature calibration signal; An I / Q imbalance calibrator for selectively outputting a signal, the first quadrature calibration signal, the second in-phase calibration signal or the second in-phase and quadrature calibration signal to a front-end circuit of a transmitter system;
Electronically connected to the front end circuit of the transmitter system and used to selectively acquire and output any of the first to fourth calibration signal strengths, the first to fourth calibration signals being A signal strength acquisition circuit, wherein the front end circuit is a processed signal for processing the in-phase calibration signal, the first quadrature calibration signal, the second in-phase calibration signal and the second in-phase quadrature calibration signal, respectively;
Electronically connected to the signal strength acquisition circuit, selectively predicts any of the first to fourth calibration signal strengths, and provides an I / Q gain imbalance according to the predicted first and second calibration signal strengths. An I / Q imbalance predictor that calculates and calculates an I / Q in-phase imbalance according to the predicted third and fourth calibration signal strengths;
An I / Q imbalance calibration device comprising:

少なくとも上記目標を達成するため、本開示は、前記フロントエンド回路と前記Ｉ／Ｑ不均衡構成装置から構成されるトランスミッタシステムを提供する。 To achieve at least the above goals, the present disclosure provides a transmitter system comprised of the front end circuit and the I / Q imbalance component.

少なくとも上記目標を達成するため、本開示は、前記Ｉ／Ｑ不均衡構成較正モードで運転されるトランスミッタシステムで使用されるＩ／Ｑ不均衡較正方法を提供する。   To achieve at least the above goals, the present disclosure provides an I / Q imbalance calibration method for use in a transmitter system operated in the I / Q imbalance configuration calibration mode.

本開示の１つの実施形態において、Ｉ／Ｑ位相不均衡の計算は、前記Ｉ／Ｑゲイン不均衡の計算後に実施され、前記Ｉ／Ｑゲイン不均衡は前記Ｉ／Ｑ不均衡較正器に伝送され、Ｉ／Ｑゲイン不均衡の計算後にＩ／Ｑゲイン不均衡の補正を設定し、前記Ｉ／Ｑ位相不均衡は前記Ｉ／Ｑ不均衡較正器に伝送されＩ／Ｑ位相不均衡の計算後にＩ／Ｑ位相不均衡補正が設定される。   In one embodiment of the present disclosure, an I / Q phase imbalance calculation is performed after the I / Q gain imbalance calculation, and the I / Q gain imbalance is transmitted to the I / Q imbalance calibrator. And setting an I / Q gain imbalance correction after calculating the I / Q gain imbalance, wherein the I / Q phase imbalance is transmitted to the I / Q imbalance calibrator and calculating the I / Q phase imbalance. Later, I / Q phase imbalance correction is set.

本開示の１つの実施形態において、前記信号獲得回路は、
前記フロントエンド回路に電子的に接続され前記第１〜第４較正信号のいずれかの受信時に自乗計算を実行するために使用される自乗計算回路と、
前記第１〜第４較正信号強度のいずれかを生成するため、前記自乗計算回路と前記Ｉ／Ｑ不均衡予測器に電子的に接続され、前記第１〜第４較正信号のいずれかの自乗時にロウパスフィルタ処理を実行するために使用されるロウパスフィルタと、
から構成される。 In one embodiment of the present disclosure, the signal acquisition circuit comprises:
A square calculation circuit electronically connected to the front end circuit and used to perform a square calculation upon receipt of any of the first to fourth calibration signals;
Electronically connected to the square calculation circuit and the I / Q imbalance predictor to generate any of the first to fourth calibration signal intensities, and the square of any of the first to fourth calibration signals A low-pass filter that is sometimes used to perform low-pass filter processing;
Consists of

本開示の１つの実施形態において、前記Ｉ／Ｑ不均衡予測器は、
前記信号強度に電子的に接続され、
前記信号強度獲得回路に電子的に接続され、累積データ信号に従って参照信号強度を生成するために使用され、前記参照信号強度と前記第１〜第４較正信号強度のいずれかと比較し、前記累積データ信号が前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似し、少なくとも同等になるまで徐々に増分されるデルタ予測器と、
前記デルタ予測器、前記Ｉ／Ｑ不均衡較正器と前記較正信号生成器に電子的に接続され、予測された前記第１および第２較正信号強度に従って前記Ｉ／Ｑゲイン不均衡を計算し、予測された前記第３および第４較正信号強度に従って前記Ｉ／Ｑ位相不均衡を計算するために使用されるコントローラと、
から構成される。 In one embodiment of the present disclosure, the I / Q imbalance predictor is
Electronically connected to the signal strength;
Electronically connected to the signal strength acquisition circuit and used to generate a reference signal strength according to a cumulative data signal, comparing the reference signal strength with any of the first to fourth calibration signal strengths, and the cumulative data A delta predictor in which the signal is gradually incremented until the reference signal strength approximates any of the first to fourth calibration signal strengths and is at least equivalent;
Electronically connected to the delta predictor, the I / Q imbalance calibrator and the calibration signal generator to calculate the I / Q gain imbalance according to the predicted first and second calibration signal strengths; A controller used to calculate the I / Q phase imbalance according to the predicted third and fourth calibration signal strengths;
Consists of

本開示の１つの実施形態において、前記デルタ予測器は、
前記コントローラに電子的に接続され、累積信号に従ってコントローラから生成される累積済みデータ信号を受け取るために使用されるＤＡＣで、前記ＤＡＣは前記コントローラから第１クロック信号で引き起こされて前記累積データ信号上でデジタル／アナログ変換を実施して前記参照信号強度を生成するＤＡＣと、
信号強度獲得回路と前記ＤＡＣに電子的に接続され、前記参照信号強度と前記第１〜第４較正信号強度のいずれかを比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さい場合にデルタ信号を出力し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さくない場合は０を出力する比較器と、
遅延ユニットと、
前記遅延ユニットと前記比較器に電子的に接続される加算器で、前記遅延ユニットは前記コントローラから第２クロック信号により引き起こされて前記累世信号出力を前記加算器から遅延させ、前記加算器は前記遅延ユニットの出力信号と前記累積信号を生成するための比較器の出力信号を追加する加算器と、
から構成される。 In one embodiment of the present disclosure, the delta predictor is
A DAC that is electronically connected to the controller and used to receive a accumulated data signal generated from the controller according to an accumulated signal, the DAC being triggered by a first clock signal from the controller and on the accumulated data signal A DAC that performs digital / analog conversion to generate the reference signal strength;
A signal strength acquisition circuit and the DAC are electronically connected, the reference signal strength is compared with any of the first to fourth calibration signal strengths, and the reference signal strength is equal to the first to fourth calibration signal strengths. A comparator that outputs a delta signal when less than any, and outputs 0 when the reference signal strength is not less than any of the first to fourth calibration signal strengths;
A delay unit;
An adder electronically connected to the delay unit and the comparator, wherein the delay unit is caused by a second clock signal from the controller to delay the generation signal output from the adder, and the adder An adder for adding an output signal of a delay unit and an output signal of a comparator for generating the accumulated signal;
Consists of

本開示の１つの実施形態において、前記予測第１較正信号強度に対応する累積データ信号はＭ０と示され、前記予測第２較正信号強度に対応する累積データ信号はＭ１と示され、前記Ｉ／Ｑゲイン不均衡はΔＧと示され、ΔＧ＝ＳＱＲＴ（Ｍ0／Ｍ１）−１（例：ΔＧ＝（Ｍ０／Ｍ１）１／２−１）であり、前記予測第３較正信号強度に対応する累積データ信号はＫ０と示され、前記予測第４較正信号強度に対応する累積データ信号はＫ１と示され、前記Ｉ／Ｑ位相不均衡はΔΘと示され、ΔΘ＝ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）］｝となる。 In one embodiment of the present disclosure, the cumulative data signal corresponding to the predicted first calibration signal strength is denoted M 0 , the cumulative data signal corresponding to the predicted second calibration signal strength is denoted M 1, and The I / Q gain imbalance is denoted as ΔG, ΔG = SQRT (M 0 / M 1 ) −1 (eg, ΔG = (M 0 / M 1 ) 1/2 −1), and the prediction third calibration. The accumulated data signal corresponding to the signal strength is denoted K 0 , the accumulated data signal corresponding to the predicted fourth calibration signal strength is denoted K 1 , the I / Q phase imbalance is denoted ΔΘ, and ΔΘ = sin -1 {[1- (K 1 / 2K 0 )]}.

要約すると、提供される前記Ｉ／Ｑ不均衡較正装置はコストを削減、電力消費を低減、ハードウェアの複雑さを軽減する利点を有し、提供される前記Ｉ／Ｑ不均衡較正の装置および方法を用いる提供される前記トランスミッタシステムは前記ミリメーター波の通信バンドを採用できる。   In summary, the provided I / Q imbalance calibration device has the advantages of reducing cost, reducing power consumption, reducing hardware complexity, and the provided I / Q imbalance calibration device and The transmitter system provided using the method can employ the millimeter wave communication band.

開示の１つの実施形態に従ってＩ／Ｑ不均衡較正装置を有するトランスミッタシステムのブロック図を示す。FIG. 4 shows a block diagram of a transmitter system having an I / Q imbalance calibration device in accordance with one embodiment of the disclosure. 本開示の１つの実施形態に従う累積信号のオシログラフを示す。FIG. 4 shows an oscillograph of accumulated signals according to one embodiment of the present disclosure. FIG. 本開示の１つの実施形態に従ったＩ／Ｑ不均衡較正方法の流れ図を示す。2 shows a flow diagram of an I / Q imbalance calibration method according to one embodiment of the present disclosure.

審査官が目標を理解しやすくなるよう、本開示の特徴および効果、実施形態には本開示の詳細な説明のための図面が添付される。   In order to make it easier for the examiner to understand the goal, the features and effects of the present disclosure and the embodiments are accompanied by drawings for detailed description of the present disclosure.

本開示の実施形態は、Ｉ／Ｑゲインと位相の不均衡を超高サンプリングレートＡＤＣを用いることなく補正できるＩ／Ｑ不均衡較正装置で、ＤＡＣは本開示で使用され、低いサンプリングレートと複雑さの軽減を可能にするＩ／Ｑ不均衡較正装置を提供する。   Embodiments of the present disclosure are I / Q imbalance calibrators that can correct I / Q gain and phase imbalance without using an ultra-high sampling rate ADC, and DAC is used in the present disclosure to reduce the sampling rate and complexity. Provided is an I / Q imbalance calibration device that allows for a reduction in depth.

提供されるＩ／Ｑ不均衡較正の装置と方法はトランスミッタシステム、とりわけ、ミリメートル波の通信幅を採用するトランスミッタシステムにおいてトランスミッタシステムで使用できる。データ信号の送信前に前記トランスミッタシステムはＩ／Ｑ不均衡較正モードで運転される。Ｉ／Ｑ不均衡較正モードの完了後は、前記トランスミッタシステムは通常モードで運転されデータ信号を送信する。   The provided I / Q imbalance calibration apparatus and method can be used in a transmitter system, particularly in a transmitter system that employs millimeter wave communication width. Prior to transmission of the data signal, the transmitter system is operated in an I / Q imbalance calibration mode. After completion of the I / Q imbalance calibration mode, the transmitter system is operated in a normal mode and transmits a data signal.

Ｉ／Ｑ不均衡較正モードでは、まず第１同相較正信号同相チャネル（Ｉチャネル）への入力で第１較正信号を生成し、前記第１較正信号強度を予測するためにデルタ予測が使用されるにすぎない。次に、第１直交信号は直交チャネル（Ｑチャネル）への入力で第２較正信号を生成し、前記第２較正信号を予測するために前記デルタ予測が使用されるに過ぎない。Ｉ／Ｑゲイン不均衡は前記予測第１および第２較正信号強度に従って補正することができる。   In the I / Q imbalance calibration mode, a first calibration signal is first generated at the input to a first in-phase calibration signal in-phase channel (I channel), and delta prediction is used to predict the first calibration signal strength. Only. The first quadrature signal then generates a second calibration signal at the input to the quadrature channel (Q channel), and the delta prediction is only used to predict the second calibration signal. The I / Q gain imbalance can be corrected according to the predicted first and second calibration signal strengths.

次に、第２同相較正信号はＩチャネルへの入力で第３較正信号を生成し、前記第３較正信号強度を予測するために前記デルタ予測が使用されるに過ぎず、前記Ｉ／Ｑゲイン不均衡補正は前記第１同相較正信号で実行されて前記第２同相較正信号を生成する。次に、第２同相直交の両方の較正信号はそれぞれＩチャネルとＱチャネルへの入力で第４較正信号を生成し、前記第４較正信号強度を予測するために前記デルタ予測が使用されるに過ぎず、前記Ｉ／Ｑゲイン不均衡補正は前記第１直交較正信号で実行されて前記第２直交較正信号を生成する。Ｉ／Ｑ位相不均衡は前記予測第３および第４較正信号強度に従って補正することができる。   The second in-phase calibration signal then generates a third calibration signal at the input to the I channel, and the delta prediction is only used to predict the third calibration signal strength, and the I / Q gain An imbalance correction is performed on the first in-phase calibration signal to generate the second in-phase calibration signal. Next, both second in-phase and quadrature calibration signals generate fourth calibration signals at the inputs to the I and Q channels, respectively, and the delta prediction is used to predict the fourth calibration signal strength. However, the I / Q gain imbalance correction is performed on the first quadrature calibration signal to generate the second quadrature calibration signal. I / Q phase imbalance can be corrected according to the predicted third and fourth calibration signal strengths.

次に、図１を参照すると、図１は、本開示の１つの実施形態に従ってＩ／Ｑ不均衡較正装置を有するトランスミッタシステムのブロック図を示す。前記トランスミッタシステム１は、ベースバンドトランスミッタ１１、Ｉ／Ｑ不均衡較正器１２、フロントエンド回路１３、信号強度獲得回路１４、およびＩ／Ｑ不均衡予測器１５から構成される。前記ベースバンドトランスミッタ１１は前記Ｉ／Ｑ不均衡較正器１２に電子的に接続され、前記フロントエンド回路１３は前記Ｉ／Ｑ不均衡較正器および前記信号強度獲得回路１４に電子的に接続される。前記Ｉ／Ｑ不均衡予測器１５は前記ベースバンドトランスミッタ１１、前記Ｉ／Ｑ不均衡較正器１２および前記信号強度獲得回路１４に電子的に接続される。   Reference is now made to FIG. 1, which shows a block diagram of a transmitter system having an I / Q imbalance calibration device according to one embodiment of the present disclosure. The transmitter system 1 includes a baseband transmitter 11, an I / Q imbalance calibrator 12, a front end circuit 13, a signal strength acquisition circuit 14, and an I / Q imbalance predictor 15. The baseband transmitter 11 is electronically connected to the I / Q imbalance calibrator 12 and the front end circuit 13 is electronically connected to the I / Q imbalance calibrator and the signal strength acquisition circuit 14. . The I / Q imbalance predictor 15 is electronically connected to the baseband transmitter 11, the I / Q imbalance calibrator 12 and the signal strength acquisition circuit 14.

前記ベースバンドトランスミッタ１１は、前記トランスミッタシステム１が前記Ｉ／Ｑ不均衡較正モードで運転されるとき、前記第１同相および／または直交の較正信号を前記Ｉ／Ｑ不均衡較正器１２に伝送するために使用される較正信号生成器１１１を有する。前記トランスミッタシステム１が通常モードで運転されるとき、前記較正信号生成器１１１は無効になり、前記ベースバンドトランスミッタ１１は同相直交データ信号をＩ／Ｑ不均衡較正器１２に伝送する。ただし、前記較正信号生成器１１１、前記Ｉ／Ｑ不均衡較正器１２、前記信号強度獲得回路１４および前記Ｉ／Ｑ不均衡予測器１は、前記トランスミッタシステム１のＩ／Ｑ不均衡較正装置を形成する。   The baseband transmitter 11 transmits the first in-phase and / or quadrature calibration signals to the I / Q imbalance calibrator 12 when the transmitter system 1 is operated in the I / Q imbalance calibration mode. It has a calibration signal generator 111 that is used for this purpose. When the transmitter system 1 is operated in the normal mode, the calibration signal generator 111 is disabled and the baseband transmitter 11 transmits an in-phase quadrature data signal to the I / Q imbalance calibrator 12. However, the calibration signal generator 111, the I / Q imbalance calibrator 12, the signal strength acquisition circuit 14, and the I / Q imbalance predictor 1 are the I / Q imbalance calibration devices of the transmitter system 1. Form.

前記通常モードおよび前記Ｉ／Ｑ不均衡較正モードの両方において、前記Ｉ／Ｑ不均衡較正器１２は出力信号Ｉ（ｎ）およびＱ（ｎ）を前記ベースバンドトランスミッタ１１から受けとり、前記受信信号Ｉ（ｎ）およびＱ（ｎ）上でＩ／Ｑゲイン不均衡補正およびＩ／Ｑ位相不均衡補正を実行し、信号Ｉ’（ｎ）およびＱ’（ｎ）それぞれを、前記フロントエンド回路１３の前記ＩおよびＱのチャネルに対してそれぞれ生成する。   In both the normal mode and the I / Q imbalance calibration mode, the I / Q imbalance calibrator 12 receives output signals I (n) and Q (n) from the baseband transmitter 11 and receives the received signal I. I / Q gain imbalance correction and I / Q phase imbalance correction are performed on (n) and Q (n), and signals I ′ (n) and Q ′ (n) are Generated for the I and Q channels, respectively.

前記通常モードおよび前記Ｉ／Ｑ不均衡較正モードの両方において、前記フロントエンド回路１３のＩチャネルは一般に前記フロントエンド回路１３の前記信号Ｉ’（ｎ）上でデジタル／アナログ変換、ロウパスフィルタ処理および同相ＬＯ信号混合を実行し、前記フロントエンド回路１３の前記Ｑチャネルは一般に、前記フロントエンド回路１３の前記信号Ｑ’（ｎ）上でデジタル／アナログ変換、ロウパスフィルタ処理および直交ＬＯ信号混合を実行し、その後、前記フロントエンド回路１３は前記ＩチャネルおよびＱチャネルから前記処理信号を混合して信号Ｓ（ｔ）を前記信号強度獲得回路１４に出力する。ただし、前記フロントエンド回路１３は更に、前記信号Ｓ（ｔ）上でバンドパスフィルタ処理および（ＩＦ）信号の混合を実行し、前記トランスミッタシステム１が前記通常モードで運転されるときに無線周波信号ＲＦ（ｔ）を生成する。   In both the normal mode and the I / Q imbalance calibration mode, the I channel of the front end circuit 13 is generally digital-to-analog converted and low pass filtered on the signal I ′ (n) of the front end circuit 13. And the Q channel of the front end circuit 13 is generally digital / analog conversion, low pass filtering and quadrature LO signal mixing on the signal Q ′ (n) of the front end circuit 13. After that, the front end circuit 13 mixes the processing signals from the I channel and Q channel and outputs a signal S (t) to the signal strength acquisition circuit 14. However, the front end circuit 13 further performs bandpass filtering and mixing of the (IF) signal on the signal S (t), so that the radio frequency signal when the transmitter system 1 is operated in the normal mode. RF (t) is generated.

前記信号強度獲得回路１４は、前記Ｉ／Ｑ不均衡較正モードで有効になり、信号強度Ｓ２（ｔ）ＬＰを生成するよう、前記信号Ｓ（ｔ）上で自乗計算とロウパスフィルタ処理を実行する。 The signal strength acquisition circuit 14 is enabled in the I / Q imbalance calibration mode and performs square calculation and low-pass filter processing on the signal S (t) to generate the signal strength S 2 (t) LP. Run.

前記Ｉ／Ｑ不均衡予測器１５は前記Ｉ／Ｑ不均衡較正モードで有効になり、前記ベースバンドトランスミッタ１１を制御して第１同相および／または直交較正信号を、前記同相直交データ信号ではなく前記較正信号生成器１１１から出力する。前記Ｉ／Ｑ不均衡予測器１５は、デルタ予測により信号強度Ｓ２（ｔ）ＬＰを予測し、前記Ｉ／Ｑゲイン不均衡を補正することなく前記第１同相直交較正信号に関係する前記予測信号強度にしたがってＩ／Ｑゲイン不均衡を計算できる。前記Ｉ／Ｑ不均衡予測器１５は、前記Ｉ／Ｑ不均衡較正器１２が、もって前記信号Ｉ（ｎ）およびＱ（ｎ）上で前記Ｉ／Ｑゲイン不均衡補正を実行できるよう前記Ｉ／Ｑゲイン不均衡を前記Ｉ／Ｑ不均衡較正器１２に伝送する。 The I / Q imbalance predictor 15 is enabled in the I / Q imbalance calibration mode and controls the baseband transmitter 11 to provide a first in-phase and / or quadrature calibration signal, not the in-phase quadrature data signal. Output from the calibration signal generator 111. The I / Q imbalance predictor 15 predicts the signal strength S 2 (t) LP by delta prediction, and the prediction related to the first in-phase quadrature calibration signal without correcting the I / Q gain imbalance. The I / Q gain imbalance can be calculated according to the signal strength. The I / Q imbalance predictor 15 allows the I / Q imbalance calibrator 12 to perform the I / Q gain imbalance correction on the signals I (n) and Q (n). / Q gain imbalance is transmitted to the I / Q imbalance calibrator 12.

更に、前記Ｉ／Ｑ不均衡予測器１５は、前記Ｉ／Ｑゲイン不均衡補正で前記第１同相較正信号に関係する前記予測信号強度と、前記ＩＱゲイン不均衡補正で前記第１同相直交較正信号に関係する前記予測信号強度にしたがってＩ／Ｑ位相不均衡を計算できる。前記Ｉ／Ｑ不均衡予測器１５は、前記Ｉ／Ｑ不均衡較正器１２が、もって前記信号Ｉ（ｎ）およびＱ（ｎ）上で前記Ｉ／Ｑ位相不均衡補正を実行できるよう前記Ｉ／Ｑ位相不均衡を前記Ｉ／Ｑ不均衡較正器１２に伝送する。   The I / Q imbalance predictor 15 further includes the predicted signal strength related to the first in-phase calibration signal with the I / Q gain imbalance correction and the first in-phase quadrature calibration with the IQ gain imbalance correction. An I / Q phase imbalance can be calculated according to the predicted signal strength associated with the signal. The I / Q imbalance predictor 15 allows the I / Q imbalance calibrator 12 to perform the I / Q phase imbalance correction on the signals I (n) and Q (n). / Q phase imbalance is transmitted to the I / Q imbalance calibrator 12.

上記デルタ予測は前記信号強度Ｓ２（ｔ）ＬＰを参照信号強度と比較して前記参照信号強度を増分すべきか否かを決定する。前記参照信号強度が前記信号強度に近似であるとき、前記参照信号強度Ｓ２（ｔ）ＬＰは前記信号強度Ｓ２（ｔ）ＬＰに関連づけられる前記予測信号強度である。 The delta prediction compares the signal strength S 2 (t) LP with a reference signal strength to determine whether the reference signal strength should be incremented. When the reference signal intensity is approximated to the signal intensity, the reference signal intensity S2 (t) LP is the predicted signal strength associated with the signal intensity S 2 (t) LP.

前記フロントエンド回路１３は、同相デジタル／アナログ変換器（ＤＡＣ）Ｉ−ＤＡＣ、同相ロウパスフィルタＩ−ＬＰＦ、同相混合器Ｉ−ＭＩＸ、直交ＤＡＣ Ｑ−ＤＡＣ、直交ロウパスフィルタＱ−ＬＰＦ、直交混合器Ｑ−ＭＩＸ、同相および直交の位相ロックループ回路ＩＱ−ＰＬＬ、Ｉ／Ｑ混合器ＣＯＭＢ、ＩＥバンドパスフィルタＩＦーＢＰＦ、ＩＦ混合器ＩＦ−ＭＩＸおよびＩＦ位相ロックループ回路ＩＦーＰＬＬから構成される。前記同相ＤＡＣ Ｉ−ＤＡＣ、前記位相ロウパスフィルタＩ−ＬＰＦおよび前記同相混合器Ｉ−ＭＩＸは、前記フロントエンド回路１３の前記Ｉチャネルを形成し、直交ＤＡＣ Ｑ−ＤＡＣ、直交ロウパスフィルタＱ−ＬＰＦおよび前記直交混合器Ｑ−ＭＩＸは前記フロントエンド回路１３の前記Ｑチャネルを形成する。   The front end circuit 13 includes an in-phase digital / analog converter (DAC) I-DAC, an in-phase low-pass filter I-LPF, an in-phase mixer I-MIX, a quadrature DAC Q-DAC, a quadrature low-pass filter Q-LPF, a quadrature Consists of mixer Q-MIX, in-phase and quadrature phase-locked loop circuit IQ-PLL, I / Q mixer COMB, IE bandpass filter IF-BPF, IF mixer IF-MIX, and IF phase-locked loop circuit IF-PLL Is done. The in-phase DAC I-DAC, the phase low-pass filter I-LPF, and the in-phase mixer I-MIX form the I channel of the front-end circuit 13, and the quadrature DAC Q-DAC, the quadrature low-pass filter Q- The LPF and the quadrature mixer Q-MIX form the Q channel of the front end circuit 13.

前記同相ＤＡＣ Ｉ−ＤＡＣは前記Ｉ／Ｑ不均衡較正器１２に電子的に接続され前記信号Ｉ’（ｎ）を受け取り、前記デジタル／アナログ変換を前記信号Ｉ’（ｎ）で実行する。前記同相ロウパスフィルタＩーＬＰＦは、前記同相ＤＡＣ Ｉ−ＤＡＣに電子的に接続され、前記同相ＤＡＣ Ｉ−ＤＡＣの前記出力信号上で前記ロウパスフィルタ処理を実行する。前記同相混合器ＩーＭＩＸは前記同相ロウパスフィルタＩーＬＰＦと前記同相直交位相ロックロープ回路ＩＱ−ＰＬＬに電子的に接続され、前記同相ロウパスフィルタＩーＬＰＦの前記出力信号と、前記同相直交位相ロックロープ回路ＩＱ−ＰＬＬからの同相ＬＯ信号を混合するために使用される。   The in-phase DAC I-DAC is electronically connected to the I / Q imbalance calibrator 12 to receive the signal I '(n) and perform the digital / analog conversion on the signal I' (n). The in-phase low-pass filter I-LPF is electronically connected to the in-phase DAC I-DAC, and executes the low-pass filter processing on the output signal of the in-phase DAC I-DAC. The in-phase mixer I-MIX is electronically connected to the in-phase low-pass filter I-LPF and the in-phase quadrature phase lock rope circuit IQ-PLL, and the output signal of the in-phase low-pass filter I-LPF and the in-phase Used to mix the in-phase LO signal from the quadrature phase lock rope circuit IQ-PLL.

前記直交ＤＡＣ Ｑ−ＤＡＣは前記Ｉ／Ｑ不均衡較正器１２に電子的に接続され前記信号Ｑ’（ｎ）を受け取り、前記デジタル／アナログ変換を前記信号Ｑ’（ｎ）で実行する。前記直交ロウパスフィルタＱーＬＰＦは、前記直交ＤＡＣ Ｑ−ＤＡＣに電子的に接続され、前記直交ＤＡＣ Ｑ−ＤＡＣの前記出力信号上で前記ロウパスフィルタ処理を実行する。前記直交混合器ＱーＭＩＸは前記直交ロウパスフィルタＱーＬＰＦと前記同相直交位相ロックロープ回路ＩＱ−ＰＬＬに電子的に接続され、前記直交ロウパスフィルタＱーＬＰＦの前記出力信号と、前記同相直交位相ロックロープ回路ＩＱ−ＰＬＬからの直交ＬＯ信号を混合するために使用される。   The quadrature DAC Q-DAC is electronically connected to the I / Q imbalance calibrator 12 to receive the signal Q '(n) and perform the digital / analog conversion on the signal Q' (n). The orthogonal low-pass filter Q-LPF is electronically connected to the orthogonal DAC Q-DAC, and executes the low-pass filter processing on the output signal of the orthogonal DAC Q-DAC. The quadrature mixer Q-MIX is electronically connected to the quadrature low-pass filter Q-LPF and the in-phase quadrature phase lock rope circuit IQ-PLL, and the output signal of the quadrature low-pass filter Q-LPF and the in-phase Used to mix quadrature LO signals from quadrature phase lock rope circuit IQ-PLL.

前記Ｉ／Ｑ混合器ＣＯＭＢは前記同相直交混合器Ｉ−ＭＩＸ、Ｑ−ＭＩＸに電子的に接続され、信号Ｓ（ｔ）を出力するよう、前記同相直交混合器Ｉ−ＭＩＸ、Ｑ−ＭＩＸの出力信号で同相直交信号の混合を実行する。前記Ｉ／Ｑ混合器ＣＯＭＢは例えば減算器（例：前記信号Ｓ（ｔ）は前記同相直交混合器Ｉ−ＭＩＸ、Ｑ−ＭＩＸの出力信号の減算である）であるが、本開示はこれに限定されるものではない。   The I / Q mixer COMB is electronically connected to the in-phase quadrature mixers I-MIX and Q-MIX, and outputs the signal S (t) so that the in-phase quadrature mixers I-MIX and Q-MIX Perform in-phase quadrature mixing on the output signal. The I / Q mixer COMB is, for example, a subtractor (eg, the signal S (t) is a subtraction of the output signal of the in-phase quadrature mixer I-MIX, Q-MIX), but the present disclosure is not limited thereto. It is not limited.

前記ＩＦバンドパスフィルタＩＦ−ＢＰＦは前記Ｉ／Ｑ混合器ＣＯＭＢに電子的に接続され、前記信号Ｓ（ｔ）上で前記バンドパスフィルタ処理を実行する。前記ＩＦ混合器ＩＦ−ＭＩＸは前記ＩＦ混合器ＩＦ−ＭＩＸは前記バンドパスフィルタＩＦ−ＢＰＦおよび前記ＩＦ位相ロックループ回路ＩＦ−ＰＬＬに電子的に接続され、前記ＩＦバンドパスフィルタＩＦーＢＰＦの前記出力信号および前記ＩＦ同相ロックループ回路ＩＦ−ＰＬＬからのＩＦ信号を混合して前記無線周波信号ＲＦ（ｔ）を生成するために使用される。   The IF bandpass filter IF-BPF is electronically connected to the I / Q mixer COMB and performs the bandpass filter process on the signal S (t). The IF mixer IF-MIX is electronically connected to the bandpass filter IF-BPF and the IF phase locked loop circuit IF-PLL, and the IF bandpass filter IF-BPF is electrically connected to the IF mixer IF-MIX. It is used to mix the output signal and the IF signal from the IF in-phase lock loop circuit IF-PLL to generate the radio frequency signal RF (t).

前記信号強度獲得回路１４は、自乗計算回路ＳＱと自乗信号ロウパスフィルタＳＱ−ＬＰＦから構成される。前記自乗計算回路ＳＱは前記Ｉ／Ｑ混合器ＣＯＭＢに電子的に接続され、前記信号Ｓ（ｔ）において自乗計算を実行し信号Ｓ２（ｔ）を生成する。前記自乗信号ロウパスフィルタＳＱ−ＬＰＦは自乗計算回路ＳＱに電子的に接続され、前記信号上で前記ロウパスフィルタ処理を実行して信号強度Ｓ２（ｔ）ＬＰを生成する。 The signal strength acquisition circuit 14 includes a square calculation circuit SQ and a square signal low-pass filter SQ-LPF. The square calculation circuit SQ is electronically connected to the I / Q mixer COMB, and performs a square calculation on the signal S (t) to generate a signal S 2 (t). The square signal low-pass filter SQ-LPF is electronically connected to the square calculation circuit SQ, and performs the low-pass filter processing on the signal to generate a signal strength S 2 (t) LP .

前記Ｉ／Ｑ不均衡予測器１５は、コントローラＣＴＲＬとデルタ予測器１５１から構成される。前記デルタ予測器１５１は前記自乗信号ロウパスフィルタＳＱ−ＬＰＦに電子的に接続され、前記デルタ予測を使用することにより前記信号強度Ｓ２（ｔ）ＬＰを予測する。前記コントローラＣＴＲＬは、前記較正信号生成器１１１を制御し前記Ｉ／Ｑゲインと位相不均衡を前記Ｉ／Ｑ不均衡較正器１２に伝送するよう、前記デルタ予測器１５１、前記較正信号生成器１１１及び前記Ｉ／Ｑ不均衡較正器１２に電子的に接続される。 The I / Q imbalance predictor 15 includes a controller CTRL and a delta predictor 151. The delta predictor 151 is electronically connected to the square signal low pass filter SQ-LPF, and predicts the signal strength S 2 (t) LP by using the delta prediction. The controller CTRL controls the calibration signal generator 111 to transmit the I / Q gain and phase imbalance to the I / Q imbalance calibrator 12, and the delta predictor 151 and the calibration signal generator 111. And electronically connected to the I / Q imbalance calibrator 12.

とりわけ、前記Ｉ／Ｑ不均衡較正モードでは、まず前記較正信号生成器１１１は前記第１同相較正信号（前提としてＡ＊ｃｏｓ（ｗ＊ｎ））を前記Ｉ／Ｑ不均衡較正器１２に伝送するに過ぎず、Ｉ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝０であり、このときｎは離散時間変数、Ａは振幅、ｗはラジアル周波である。前記Ｉ／Ｑ不均衡較正器１２はこのとき前記Ｉ／Ｑゲインと位相不均衡を受け取っておらず、そのため前記Ｉ／Ｑ不均衡較正器１２は前記信号Ｉ（ｎ）、Ｑ（ｎ）を回避する、つまりＩ（ｎ）＝Ｉ’（ｎ）、Ｑ（ｎ）＝Ｑ’（ｎ）である。   In particular, in the I / Q imbalance calibration mode, first, the calibration signal generator 111 transmits the first in-phase calibration signal (A * cos (w * n) as a premise) to the I / Q imbalance calibrator 12. However, I (n) = A * cos (w * n), Q (n) = 0, where n is a discrete time variable, A is an amplitude, and w is a radial frequency. The I / Q imbalance calibrator 12 has not received the I / Q gain and phase imbalance at this time, and therefore the I / Q imbalance calibrator 12 does not receive the signals I (n) and Q (n). Avoid, that is, I (n) = I ′ (n), Q (n) = Q ′ (n).

前記信号Ｉ’（ｎ）、Ｑ’（ｎ）が前記フロントエンド回路１３により処理されると、前記第１同相較正信号に関係する前記信号強度Ｓ２（ｔ）ＬＰは前記デルタ予測器１５１に出力される。前記コントローラＣＴＲＬはそのため、前記デルタ予測器１５１を使用することで前記第１同相較正信号に関係する前記予測信号強度を獲得する。 When the signals I ′ (n) and Q ′ (n) are processed by the front end circuit 13, the signal strength S 2 (t) LP related to the first in-phase calibration signal is sent to the delta predictor 151. Is output. The controller CTRL therefore uses the delta predictor 151 to obtain the predicted signal strength related to the first in-phase calibration signal.

次に、前記較正信号生成器１１１は前記第１直交較正信号（前提としてＡ＊ｃｏｓ（ｗ＊ｎ））を前記Ｉ／Ｑ不均衡較正器１２に伝送するに過ぎず、Ｉ（ｎ）＝０、Ｑ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）である。前記Ｉ／Ｑ不均衡較正器１２はこのとき前記Ｉ／Ｑゲインと位相不均衡を受け取っておらず、そのため前記Ｉ／Ｑ不均衡較正器１２は前記信号Ｉ（ｎ）、Ｑ（ｎ）を回避する、つまりＩ（ｎ）＝Ｉ’（ｎ）、Ｑ（ｎ）＝Ｑ’（ｎ）である。   Next, the calibration signal generator 111 merely transmits the first quadrature calibration signal (A * cos (w * n) as a premise) to the I / Q imbalance calibrator 12 where I (n) = 0, Q (n) = A * cos (w * n). The I / Q imbalance calibrator 12 has not received the I / Q gain and phase imbalance at this time, and therefore the I / Q imbalance calibrator 12 does not receive the signals I (n) and Q (n). Avoid, that is, I (n) = I ′ (n), Q (n) = Q ′ (n).

前記信号Ｉ’（ｎ）、Ｑ’（ｎ）が前記フロントエンド回路１３により処理されると、前記第１直交較正信号に関係する前記信号強度Ｓ２（ｔ）ＬＰは前記デルタ予測器１５１に出力される。前記コントローラＣＴＲＬはそのため、前記デルタ予測器１５１を使用することで前記第１直交較正信号に関係する前記予測信号強度を獲得する。前記コントローラＣＴＲＬは、前記第１同相および直交の較正信号に関係する前記予測信号強度のそれぞれにしたがって前記Ｉ／Ｑゲイン不均衡を計算できる。 When the signals I ′ (n) and Q ′ (n) are processed by the front end circuit 13, the signal strength S 2 (t) LP related to the first quadrature calibration signal is sent to the delta predictor 151. Is output. The controller CTRL therefore uses the delta predictor 151 to obtain the predicted signal strength related to the first quadrature calibration signal. The controller CTRL can calculate the I / Q gain imbalance according to each of the predicted signal strengths associated with the first in-phase and quadrature calibration signals.

次に、前記較正信号生成器１１１は前記第１同相較正信号（前提としてＡ＊ｃｏｓ（ｗ＊ｎ））を前記Ｉ／Ｑ不均衡較正器１２に伝送するに過ぎず、Ｉ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝０である。前記Ｉ／Ｑ不均衡較正器１２はこのとき前記Ｉ／Ｑゲイン不均衡を受け取っており、そのため前記Ｉ／Ｑ不均衡較正器１２は前記信号Ｉ（ｎ）、Ｑ（ｎ）上で前記Ｉ／Ｑゲイン不均衡補正を実行し、つまり前記信号Ｉ’（ｎ）は、前記第１同相較正信号上で前記Ｉ／Ｑゲイン不均衡補正を実行することにより生成される第２同相較正信号である。   Next, the calibration signal generator 111 only transmits the first in-phase calibration signal (A * cos (w * n) as a premise) to the I / Q imbalance calibrator 12 where I (n) = A * cos (w * n), Q (n) = 0. The I / Q imbalance calibrator 12 has now received the I / Q gain imbalance, so that the I / Q imbalance calibrator 12 has the I / n on the signals I (n), Q (n). / Q gain imbalance correction, ie, the signal I ′ (n) is a second in-phase calibration signal generated by performing the I / Q gain imbalance correction on the first in-phase calibration signal. is there.

前記信号Ｉ’（ｎ）、Ｑ’（ｎ）が前記フロントエンド回路１３により処理されると、前記第２同相較正信号に関係する前記信号強度Ｓ２（ｔ）ＬＰは前記デルタ予測器１５１に出力される。前記コントローラＣＴＲＬはそのため、前記デルタ予測器１５１を使用することで前記第２同相較正信号に関係する前記予測信号強度を獲得する。 When the signals I ′ (n) and Q ′ (n) are processed by the front end circuit 13, the signal strength S 2 (t) LP related to the second in-phase calibration signal is sent to the delta predictor 151. Is output. The controller CTRL therefore uses the delta predictor 151 to obtain the predicted signal strength related to the second in-phase calibration signal.

次に、前記較正信号生成器１１１は前記第１同相と直交の両方の較正信号（前提としてＡ＊ｃｏｓ（ｗ＊ｎ））を前記Ｉ／Ｑ不均衡較正器１２に伝送するに過ぎず、Ｉ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）である。前記Ｉ／Ｑ不均衡較正器１２はこのとき前記Ｉ／Ｑゲイン不均衡を受け取っており、そのため前記Ｉ／Ｑ不均衡較正器１２は前記信号Ｉ（ｎ）、Ｑ（ｎ）上で前記Ｉ／Ｑゲイン不均衡補正を実行し、つまり前記信号Ｉ’（ｎ）は、前記第１同相較正信号上で前記Ｉ／Ｑゲイン不均衡補正を実行することにより生成される第２同相較正信号であり、前記信号Ｑ’（ｎ）は、前記第１直交較正信号上で前記Ｉ／Ｑゲイン不均衡補正を実行することで生成される第２直交較正信号である。   Next, the calibration signal generator 111 merely transmits both the first in-phase and quadrature calibration signals (assuming A * cos (w * n)) to the I / Q imbalance calibrator 12; I (n) = A * cos (w * n), Q (n) = A * cos (w * n). The I / Q imbalance calibrator 12 has now received the I / Q gain imbalance, so that the I / Q imbalance calibrator 12 has the I / n on the signals I (n), Q (n). / Q gain imbalance correction, ie, the signal I ′ (n) is a second in-phase calibration signal generated by performing the I / Q gain imbalance correction on the first in-phase calibration signal. And the signal Q ′ (n) is a second quadrature calibration signal generated by performing the I / Q gain imbalance correction on the first quadrature calibration signal.

前記信号Ｉ’（ｎ）、Ｑ’（ｎ）が前記フロントエンド回路１３により処理されると、前記第２同相および直交の両方の較正信号に関係する前記信号強度Ｓ２（ｔ）ＬＰは前記デルタ予測器１５１に出力される。前記コントローラＣＴＲＬはそのため、前記デルタ予測器１５１を使用することで前記第２同相と直交の両方の較正信号に関係する前記予測信号強度を獲得する。コントローラＣＴＲＬは、前記第２同相較正信号に関係する前記予測信号強度、および前記第２同相と直交の両方の較正信号に関係する前記予測信号強度にしたがって前記Ｉ／Ｑ位相不均衡を計算できる。 When the signals I ′ (n), Q ′ (n) are processed by the front-end circuit 13, the signal strength S 2 (t) LP related to both the second in-phase and quadrature calibration signals is It is output to the delta predictor 151. The controller CTRL therefore uses the delta predictor 151 to obtain the predicted signal strength related to both the second in-phase and quadrature calibration signals. The controller CTRL can calculate the I / Q phase imbalance according to the predicted signal strength related to the second in-phase calibration signal and the predicted signal strength related to both the second in-phase and quadrature calibration signals.

さらに、前記デルタ予測器１５１の詳細は以下のように図示される。デルタ予測器１５１は比較器ＣＯＭＰ、加算器ＡＣＣ−ＡＤＤ、遅延ユニットＤおよびＤＡＣ ＤＡＣ−１から構成される。比較器ＣＯＭＰは、前記自乗信号ロウパスフィルタＳＱーＬＰＦに電子的に接続される正入力端と、前記ＤＡＣ ＤＡＣ−１に電子的に接続される負入力端を有し、前記信号強度Ｓ２（ｔ）ＬＰと、前記ＤＡＣ ＤＡＣ−１により出力される前記参照信号強度を比較する。 Further details of the delta predictor 151 are illustrated as follows. The delta predictor 151 includes a comparator COMP, an adder ACC-ADD, a delay unit D, and a DAC DAC-1. The comparator COMP has a positive input terminal that is electronically connected to the square signal low-pass filter SQ-LPF, and a negative input terminal that is electronically connected to the DAC DAC-1, and the signal strength S 2 (T) The LP and the reference signal strength output by the DAC DAC-1 are compared.

前記加算器ＡＣＣーＡＤＤは、遅延ユニットＤおよび前記比較器ＣＯＭＰの出力端に電子的に接続され、前記加算器ＡＣＣーＡＤＤは前記比較器ＣＯＭＰの前記出力信号と前記遅延ユニットＤの前記出力信号を加算する。前記遅延ユニットＤは前記コントローラＣＴＲＬに電子的に接続され、前記加算器ＡＣＣーＡＤＤにより生成される累積信号ＡＣＣ（ｎ）を遅延させるため、クロック信号ＲＥＧ−ＣＬＫにより起動する。前記ＤＡＣ ＤＡＣ−１は、前記累積信号ＡＣＣ（ｎ）に関係する累積データ信号ＤＡＣーＤＡＴＡ（ｎ）上でデジタル／アナログ変換を実行し、前記参照信号強度を生成するよう、前記コントローラに接続されクロック信号ＤＡＣーＣＬＫにより起動する。   The adder ACC-ADD is electronically connected to the output terminal of the delay unit D and the comparator COMP, and the adder ACC-ADD is connected to the output signal of the comparator COMP and the output signal of the delay unit D. Is added. The delay unit D is electronically connected to the controller CTRL and is activated by a clock signal REG-CLK to delay the accumulated signal ACC (n) generated by the adder ACC-ADD. The DAC DAC-1 is connected to the controller to perform a digital / analog conversion on the accumulated data signal DAC-DATA (n) related to the accumulated signal ACC (n) and generate the reference signal strength. It is activated by the clock signal DAC-CLK.

ただし、前記デルタ予測はＡＤＣなしで使用される。また、前記ＤＡＣ ＤＡＣ−１は、電力消費、ハードウェアの複雑さおよびコストを抑えるために超高サンプリングレートを有する必要はない。   However, the delta prediction is used without ADC. Also, the DAC DAC-1 need not have a very high sampling rate in order to reduce power consumption, hardware complexity and cost.

前記比較器ＣＯＭＰは、前記参照信号強度が前記信号強度Ｓ２（ｔ）ＬＰより小さい場合にデルタ信号を出力し、前記比較器ＣＯＭＰは、前記参照信号強度が前記信号強度Ｓ２（ｔ）ＬＰより小さくない場合は０を出力する。図１および図２を参照すると、図２は本開示の１つの実施形態に従う累積信号のオシログラフを示す。したがって、前記累積信号ＡＣＣ（ｎ）は、前記参照信号強度（または前記累積信号ＡＣＣ（ｎ））が前記信号強度Ｓ２（ｔ）ＬＰに近似かこれより小さくない場合に飽和し、前記参照信号強度（または前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ））が前記信号強度Ｓ２（ｔ）ＬＰに関連づけられる前記予測信号強度となることができるよう、前記参照信号強度（または前記累積信号ＡＣＣ（ｎ））は増分しない。 The comparator COMP outputs a delta signal when the reference signal strength is smaller than the signal strength S 2 (t) LP , and the comparator COMP outputs the reference signal strength S 2 (t) LP If it is not smaller, 0 is output. Referring to FIGS. 1 and 2, FIG. 2 shows an oscillograph of the accumulated signal according to one embodiment of the present disclosure. Therefore, the accumulated signal ACC (n) is saturated when the reference signal strength (or the accumulated signal ACC (n)) is close to or less than the signal strength S 2 (t) LP , and the reference signal The reference signal strength (or the cumulative signal ACC (n) so that the strength (or the cumulative data signal DAC-DATA (n)) can be the predicted signal strength associated with the signal strength S 2 (t) LP. )) Does not increment.

次に、図１と図３を参照すると、図３は、本開示の１つの実施形態に従ったＩ／Ｑ不均衡較正方法の流れ図を示す。前記Ｉ／Ｑ不均衡較正方法は前記Ｉ／Ｑ不均衡較正モードで実行される。ステップＳ３０１では、前記累積信号ＡＣＣ（ｎ）および前記累積データ信号ＤＡＣーＤＡＴＡ（ｎ）は初期化され（すなわちＤＡＣーＤＡＴＡ（ｎ）＝０、ＡＣＣ（ｎ）＝０）、前記第１同相較正信号（すなわちＩ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝０）は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＩチャネルによる前記同相ＬＯ信号混合で処理され、前記フロントエンド回路１３の前記Ｉ／Ｑ混合で処理され、第１較正信号（すなわち前記信号Ｓ（ｔ）は前記第１較正信号）を生成するに過ぎない。さらにステップＳ３０１では、前記第１較正信号は、前記信号強度獲得回路１４により前記自乗計算および前記ロウパスフィルタ処理で処理され、第１較正信号強度を獲得する（すなわち前記信号強度Ｓ２（ｔ）ＬＰは前記第１較正信号強度である）。 Reference is now made to FIG. 1 and FIG. 3, which shows a flow diagram of an I / Q imbalance calibration method according to one embodiment of the present disclosure. The I / Q imbalance calibration method is performed in the I / Q imbalance calibration mode. In step S301, the accumulated signal ACC (n) and the accumulated data signal DAC-DATA (n) are initialized (that is, DAC-DATA (n) = 0, ACC (n) = 0), and the first in-phase calibration is performed. The signal (ie, I (n) = A * cos (w * n), Q (n) = 0) is the in-phase LO signal by the digital / analog conversion, the low-pass filter processing, and the I channel of the front end circuit 13 It is processed by mixing and processed by the I / Q mixing of the front end circuit 13 and only generates a first calibration signal (ie, the signal S (t) is the first calibration signal). Further, in step S301, the first calibration signal is processed by the signal strength acquisition circuit 14 by the square calculation and the low-pass filter processing to acquire the first calibration signal strength (ie, the signal strength S 2 (t)). LP is the first calibration signal strength).

その後ステップＳ３０２では、前記Ｉ／Ｑ不均衡予測器１５は前記デルタ予測を使用することで前記第１較正信号を予測するために使用され、つまり前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ）は前記累積信号ＡＣＣ（ｎ）が図２に示されるように飽和するまで徐々に増分される。次にステップＳ３０３では、前記コントローラＣＴＲＬは前記予測第１較正信号強度または前記予測第１較正信号強度に対応する前記累積データ信号（すなわちＭ０＝ＤＡＣ−ＤＡＴＡ（ｎ））を記録する。 Thereafter, in step S302, the I / Q imbalance predictor 15 is used to predict the first calibration signal using the delta prediction, ie, the accumulated data signal DAC-DATA (n) is the accumulated. The signal ACC (n) is gradually incremented until it saturates as shown in FIG. Next, in step S303, the controller CTRL records the predicted first calibration signal strength or the accumulated data signal corresponding to the predicted first calibration signal strength (ie, M 0 = DAC−DATA (n)).

ステップＳ３０４では、前記累積信号ＡＣＣ（ｎ）および前記累積データ信号ＤＡＣーＤＡＴＡ（ｎ）は初期化され（すなわちＤＡＣーＤＡＴＡ（ｎ）＝０、ＡＣＣ（ｎ）＝０）、前記第１直交較正信号（すなわちＩ（ｎ）＝０、Ｑ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ））は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＱチャネルによる前記直交ＬＯ信号混合で処理され、前記フロントエンド回路１３の前記Ｉ／Ｑ混合で処理され、第２較正信号（すなわち前記信号Ｓ（ｔ）は前記第２較正信号）を生成するに過ぎない。さらにステップＳ３０４では、前記第２較正信号は、前記信号強度獲得回路１４により前記自乗計算および前記ロウパスフィルタ処理で処理され、第２較正信号強度を獲得する（すなわち前記信号強度Ｓ２（ｔ）ＬＰは前記第２較正信号強度である）。 In step S304, the accumulated signal ACC (n) and the accumulated data signal DAC-DATA (n) are initialized (ie, DAC-DATA (n) = 0, ACC (n) = 0), and the first orthogonal calibration is performed. The signal (ie, I (n) = 0, Q (n) = A * cos (w * n)) is the quadrature LO signal by the digital / analog conversion, the low-pass filter processing, and the Q channel of the front end circuit 13. It is processed by mixing and processed by the I / Q mixing of the front end circuit 13 and only generates a second calibration signal (ie, the signal S (t) is the second calibration signal). Further, in step S304, the second calibration signal is processed by the signal strength acquisition circuit 14 in the square calculation and the low-pass filter processing to obtain a second calibration signal strength (ie, the signal strength S 2 (t)). LP is the second calibration signal strength).

その後ステップＳ３０５では、前記Ｉ／Ｑ不均衡予測器３０５は前記デルタ予測を使用することで前記第２較正信号を予測するために使用され、つまり前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ）は前記累積信号ＡＣＣ（ｎ）が図２に示されるように飽和するまで徐々に増分される。次にステップＳ３０６では、前記コントローラＣＴＲＬは前記予測第２較正信号強度または前記予測第２較正信号強度に対応する前記累積データ信号（すなわちＭ１＝ＤＡＣ−ＤＡＴＡ（ｎ））を記録する。 Thereafter, in step S305, the I / Q imbalance predictor 305 is used to predict the second calibration signal using the delta prediction, i.e., the accumulated data signal DAC-DATA (n) is the accumulated. The signal ACC (n) is gradually incremented until it saturates as shown in FIG. Next, in step S306, the controller CTRL records the predicted second calibration signal strength or the accumulated data signal corresponding to the predicted second calibration signal strength (ie, M 1 = DAC−DATA (n)).

次に、ステップＳ３０７において、前記コントローラＣＴＲＬは前記予測第１および第２較正信号強度（または前記予測第１および第２較正信号強度に対応する前記累積データ信号）にしたがって前記Ｉ／Ｑゲイン不均衡（ΔＧ）を決定し、つまりΔＧ＝ＳＱＲＴ（Ｍ１／Ｍ０）−１となる。次にステップＳ３０８において、前記Ｉ／Ｑゲイン不均衡は前記Ｉ／Ｑ不均衡較正器１２に伝送され、そのため前記Ｉ／Ｑ不均衡較正器１２は前記受信Ｉ／Ｑゲイン不均衡に基づいて前記Ｉ／Ｑゲイン不均衡補正を設定できる。ただし、前記ステップ「Ｓ３０１〜Ｓ３０３」の実行順序および前記ステップ「Ｓ３０４〜３０６」の実行順序は交換可能であり、本開示はこれに限定されるものではない。または、ステップＳ３０１とＳ３０４は交換可能に過ぎず、ステップＳ３０７の式はΔＧ＝ＳＱＲＴ（Ｍ０／Ｍ１）−１に修正する。 Next, in step S307, the controller CTRL determines the I / Q gain imbalance according to the predicted first and second calibration signal strengths (or the accumulated data signal corresponding to the predicted first and second calibration signal strengths). (ΔG) is determined, that is, ΔG = SQRT (M 1 / M 0 ) −1. Next, in step S308, the I / Q gain imbalance is transmitted to the I / Q imbalance calibrator 12, so that the I / Q imbalance calibrator 12 is based on the received I / Q gain imbalance. I / Q gain imbalance correction can be set. However, the execution order of the steps “S301 to S303” and the execution order of the steps “S304 to 306” are interchangeable, and the present disclosure is not limited to this. Alternatively, steps S301 and S304 are only interchangeable, and the equation in step S307 is corrected to ΔG = SQRT (M 0 / M 1 ) −1.

次に、ステップＳ３０９では、前記累積信号ＡＣＣ（ｎ）および前記累積データ信号ＤＡＣーＤＡＴＡ（ｎ）は初期化され（すなわちＤＡＣーＤＡＴＡ（ｎ）＝０、ＡＣＣ（ｎ）＝０）、前記第１同相較正信号（すなわちＩ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝０）は前記Ｉ／Ｑ不均衡較正器１２により前記Ｉ／Ｑゲイン不均衡補正で補正されて前記フロントエンド回路１３の前記Ｉチャネルに前記第２同相較正信号を生成し、前記第２同相較正信号は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＩチャネルによる前記同相ＬＯ信号混合で処理され、前記フロントエンド回路１３の前記Ｉ／Ｑ混合で処理され、第３較正信号（すなわち前記信号Ｓ（ｔ）は前記第３較正信号である）を生成するに過ぎない。さらにステップＳ３０４では、前記第３較正信号は、前記信号強度獲得回路１４により前記自乗計算および前記ロウパスフィルタ処理で処理され、第３較正信号強度を獲得する（すなわち前記信号強度Ｓ２（ｔ）ＬＰは前記第２較正信号強度である）。 Next, in step S309, the accumulated signal ACC (n) and the accumulated data signal DAC-DATA (n) are initialized (that is, DAC-DATA (n) = 0, ACC (n) = 0). One in-phase calibration signal (ie, I (n) = A * cos (w * n), Q (n) = 0) is corrected by the I / Q imbalance calibrator 12 with the I / Q gain imbalance correction. The second in-phase calibration signal is generated on the I channel of the front end circuit 13, and the second in-phase calibration signal is generated by the digital / analog conversion, the low-pass filter processing, and the in-phase by the I channel of the front end circuit 13. Processed by LO signal mixing, processed by the I / Q mixing of the front end circuit 13, and a third calibration signal (ie, the signal S (t) is the third calibration signal). Only to be formed. Further, in step S304, the third calibration signal is processed by the signal strength acquisition circuit 14 in the square calculation and the low-pass filter processing to obtain a third calibration signal strength (ie, the signal strength S 2 (t)). LP is the second calibration signal strength).

その後ステップＳ３１０では、前記Ｉ／Ｑ不均衡予測器３０３は前記デルタ予測を使用することで前記第３較正信号を予測するために使用され、つまり前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ）は前記累積信号ＡＣＣ（ｎ）が図２に示されるように飽和するまで徐々に増分される。次にステップＳ３１１では、前記コントローラＣＴＲＬは前記予測第３較正信号強度または前記予測第３較正信号強度に対応する前記累積データ信号（すなわちＫ０＝ＤＡＣ−ＤＡＴＡ（ｎ））を記録する。 Thereafter, in step S310, the I / Q imbalance predictor 303 is used to predict the third calibration signal using the delta prediction, i.e., the accumulated data signal DAC-DATA (n) is the accumulated data signal. The signal ACC (n) is gradually incremented until it saturates as shown in FIG. Next, in step S311, the controller CTRL records the predicted third calibration signal strength or the accumulated data signal corresponding to the predicted third calibration signal strength (ie, K 0 = DAC−DATA (n)).

次に、ステップＳ３１２では、前記累積信号ＡＣＣ（ｎ）および前記累積データ信号ＤＡＣーＤＡＴＡ（ｎ）は初期化され（すなわちＤＡＣーＤＡＴＡ（ｎ）＝０、ＡＣＣ（ｎ）＝０）、前記第２同相直交の両方の較正信号（すなわちＩ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ））は前記Ｉ／Ｑ不均衡較正器１２により前記Ｉ／Ｑゲイン不均衡補正で補正されて前記フロントエンド回路１３の前記ＩおよびＱチャネルに前記第２同相直交較正信号を生成し、前記第２同相較正信号は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＩチャネルによる前記同相ＬＯ信号混合で処理され、前記直交較正信号は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＱチャネルによる前記直交ＬＯ信号混合で処理され、両方の前記処理済み信号は前記フロントエンド回路１３の前記Ｉ／Ｑ混合で処理され、第４較正信号（すなわち前記信号Ｓ（ｔ）は前記第３較正信号である）を生成するに過ぎない。さらにステップＳ３１２では、前記第４較正信号は、前記信号強度獲得回路１４により前記自乗計算および前記ロウパスフィルタ処理で処理され、第４較正信号強度を獲得する（すなわち前記信号強度Ｓ２（ｔ）ＬＰは前記第４較正信号強度である）。 Next, in step S312, the accumulated signal ACC (n) and the accumulated data signal DAC-DATA (n) are initialized (that is, DAC-DATA (n) = 0, ACC (n) = 0). Both two in-phase and quadrature calibration signals (ie, I (n) = A * cos (w * n), Q (n) = A * cos (w * n)) are generated by the I / Q imbalance calibrator 12 as described above. Corrected by I / Q gain imbalance correction to generate the second in-phase quadrature calibration signal for the I and Q channels of the front-end circuit 13, wherein the second in-phase calibration signal is the digital / analog conversion, the low pass Filtered and processed by the in-phase LO signal mixing by the I channel of the front-end circuit 13, the quadrature calibration signal is converted to the digital / analog conversion, the low-pass filter processing and the previous Processed with the quadrature LO signal mixing by the Q channel of the front end circuit 13, both processed signals being processed with the I / Q mixing of the front end circuit 13, and a fourth calibration signal (ie, the signal S (t ) Only generates the third calibration signal). Further, in step S312, the fourth calibration signal is processed by the signal strength acquisition circuit 14 in the square calculation and the low-pass filter processing to obtain a fourth calibration signal strength (ie, the signal strength S 2 (t)). LP is the fourth calibration signal strength).

その後ステップＳ３１３では、前記Ｉ／Ｑ不均衡予測器１５は前記デルタ予測を使用することで前記第４較正信号を予測するために使用され、つまり前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ）は前記累積信号ＡＣＣ（ｎ）が図２に示されるように飽和するまで徐々に増分される。次にステップＳ３１４では、前記コントローラＣＴＲＬは前記予測第４較正信号強度または前記予測第４較正信号強度に対応する前記累積データ信号（すなわちＫ１＝ＤＡＣ−ＤＡＴＡ（ｎ））を記録する。 Thereafter, in step S313, the I / Q imbalance predictor 15 is used to predict the fourth calibration signal using the delta prediction, i.e., the accumulated data signal DAC-DATA (n) is the accumulated. The signal ACC (n) is gradually incremented until it saturates as shown in FIG. Next, in step S314, the controller CTRL records the predicted fourth calibration signal strength or the accumulated data signal corresponding to the predicted fourth calibration signal strength (ie, K 1 = DAC−DATA (n)).

次に、ステップＳ３１５において、前記コントローラＣＴＲＬは前記予測第３および第４較正信号強度（または前記予測第３および第４較正信号強度に対応する前記累積データ信号）にしたがって前記Ｉ／Ｑ位相不均衡（ΔΘ）を決定し、つまりΔＧ＝Ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）］｝となる。次にステップＳ３１６において、前記Ｉ／Ｑ位相不均衡は前記Ｉ／Ｑ不均衡較正器１２に伝送され、そのため前記Ｉ／Ｑ不均衡較正器１２は前記受信Ｉ／Ｑ位相不均衡に基づいて前記Ｉ／Ｑ位相不均衡補正を設定できる。ただし、前記ステップ「Ｓ３０９〜Ｓ３１１」の実行順序および前記ステップ「Ｓ３１２〜３１４」の実行順序は交換可能であり、本開示はこれに限定されるものではない。または、ステップＳ３０９とＳ３１２は交換可能に過ぎず、ステップＳ３０７の式はΔＧ＝Ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）］｝に修正する。 Next, in step S315, the controller CTRL determines the I / Q phase imbalance according to the predicted third and fourth calibration signal strengths (or the accumulated data signal corresponding to the predicted third and fourth calibration signal strengths). (ΔΘ) is determined, that is, ΔG = Sin −1 {[1- (K 1 / 2K 0 )]}. Next, in step S316, the I / Q phase imbalance is transmitted to the I / Q imbalance calibrator 12, so that the I / Q imbalance calibrator 12 is based on the received I / Q phase imbalance. I / Q phase imbalance correction can be set. However, the execution order of the steps “S309 to S311” and the execution order of the steps “S312 to 314” are interchangeable, and the present disclosure is not limited to this. Alternatively, steps S309 and S312 are only interchangeable, and the equation of step S307 is corrected to ΔG = Sin −1 {[1- (K 1 / 2K 0 )]}.

結論として、提供された前記Ｉ／Ｑ不均衡較正の装置および方法は超高サンプリングレートＡＤＣを必要とせず、したがってコスト、電力消費およびハードウェアの複雑さを抑えることが可能になる。さらに、提供された前記Ｉ／Ｑ不均衡較正の装置および方法を用いる前記トランスミッタシステムは前記ミリメートル波の前記通信バンドを採用できる。   In conclusion, the provided I / Q imbalance calibration apparatus and method does not require an ultra-high sampling rate ADC, thus allowing cost, power consumption and hardware complexity to be reduced. Further, the transmitter system using the provided I / Q imbalance calibration apparatus and method may employ the millimeter wave communication band.

本開示は、特定の実施形態、により説明されたものの、数多くの修正および変動は、本請求の範囲に係る本開示の範囲および精神から離れることなく当業者によりなされることができる。   While this disclosure has been described in terms of specific embodiments, numerous modifications and variations can be made by those skilled in the art without departing from the scope and spirit of this disclosure as claimed.

Claims (10)

Ｉ／Ｑ不均衡較正モードで運転されるトランスミッタシステムで使用されるＩ／Ｑ不均衡較正装置であって、
較正信号生成器で、第１同相較正信号、第１直交較正信号、または前記第１同相および直交較正信号の両方を選択的に生成するために使用される較正信号生成器と、
Ｉ／Ｑ不均衡較正器で、前記較正信号生成器に電子的に接続され、前記第１同相および直交較正信号でＩ／Ｑゲイン不均衡補正を実行するために使用し、Ｉ／Ｑゲイン不均衡を受信後に第２同相直交較正信号を生成し、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、または前記第２同相直交較正信号の両方を前記トランスミッタシステムのフロントエンド回路に選択的に出力するＩ／Ｑ不均衡較正器と、
信号強度獲得回路で、前記トランスミッタシステムのフロントエンド回路に電子的に接続され、第１〜第４較正信号強度のいずれかを選択的に獲得し出力するために使用され、前記第１〜第４較正信号強度は第１〜第４較正信号にそれぞれ対応し、前記第１〜第４較正信号は処理済み信号で前記フロントエンド回路は前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、および前記第２同相直交較正信号の両方をそれぞれ処理する信号強度獲得回路
Ｉ／Ｑ不均衡予測器で、前記信号強度獲得回路に電子的に接続され、前記第１〜第４較正信号強度のいずれかをデルタ予測により選択的に予測し、予測第１および第２較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、予測第３および第４較正信号強度にしたがってＩ／Ｑ位相不均衡を計算するために使用されるＩ／Ｑ不均衡予測器と、
から構成されるＩ／Ｑ不均衡較正装置。 An I / Q imbalance calibration device used in a transmitter system operated in an I / Q imbalance calibration mode, comprising:
A calibration signal generator used in a calibration signal generator to selectively generate a first in-phase calibration signal, a first quadrature calibration signal, or both the first in-phase and quadrature calibration signals;
An I / Q imbalance calibrator, electronically connected to the calibration signal generator and used to perform I / Q gain imbalance correction on the first in-phase and quadrature calibration signals; A second in-phase quadrature calibration signal is generated after receiving the balance, and both the first in-phase calibration signal, the first quadrature calibration signal, the second in-phase calibration signal, or the second in-phase quadrature calibration signal are transmitted to the transmitter system. An I / Q imbalance calibrator that selectively outputs to a front-end circuit;
A signal strength acquisition circuit that is electronically connected to a front end circuit of the transmitter system and is used to selectively acquire and output any of the first to fourth calibration signal strengths; Calibration signal strengths correspond to first to fourth calibration signals, respectively, the first to fourth calibration signals are processed signals, and the front-end circuit is the first in-phase calibration signal, the first quadrature calibration signal, the first A signal strength acquisition circuit that processes both two in-phase calibration signals and the second in-phase quadrature calibration signal, respectively, and an I / Q imbalance predictor, electronically connected to the signal strength acquisition circuit, One of the calibration signal strengths is selectively predicted by delta prediction, and the I / Q gain imbalance is calculated according to the predicted first and second calibration signal strengths, according to the predicted third and fourth calibration signal strengths. An I / Q imbalance predictor used to calculate the I / Q phase imbalance
An I / Q imbalance calibration device comprising: 請求項１に係るＩ／Ｑ不均衡較正装置で、Ｉ／Ｑ位相不均衡の計算は、前記Ｉ／Ｑゲイン不均衡の計算後に実施され、前記Ｉ／Ｑゲイン不均衡は前記Ｉ／Ｑ不均衡較正機に伝送され、Ｉ／Ｑゲイン不均衡の計算後にＩ／Ｑゲイン不均衡の補正を設定し、前記Ｉ／Ｑ位相不均衡は前記Ｉ／Ｑ不均衡較正機に伝送されＩ／Ｑ位相不均衡の計算後にＩ／Ｑ位相不均衡補正が設定されるＩ／Ｑ不均衡較正装置。   2. The I / Q imbalance calibration apparatus according to claim 1, wherein the calculation of I / Q phase imbalance is performed after the calculation of I / Q gain imbalance, and the I / Q gain imbalance is calculated with the I / Q imbalance. Transmitted to the balance calibrator and sets a correction for the I / Q gain imbalance after calculating the I / Q gain imbalance, and the I / Q phase imbalance is transmitted to the I / Q imbalance calibrator An I / Q imbalance calibration device in which an I / Q phase imbalance correction is set after calculating the phase imbalance. 請求項１に係るＩ／Ｑ不均衡較正装置で、当該信号強度獲得回路が、
自乗計算回路で、前記フロントエンド回路に電子的に接続され、前記第１〜第４較正信号のいずれかの受信時に自乗計算を実行するために使用される自乗計算回路と、
ロウパスフィルタで、前記自乗計算回路と前記Ｉ／Ｑ不均衡予測器に電子的に接続され、前記第１〜第４較正信号強度のいずれかを生成するように、前記第１〜第４較正信号のいずれか自乗されたものについてロウパスフィルタ処理を実行するために使用されるロウパスフィルタと、から構成される
Ｉ／Ｑ不均衡較正装置。 The I / Q imbalance calibration device according to claim 1, wherein the signal strength acquisition circuit includes:
A square calculation circuit electronically connected to the front end circuit and used to perform a square calculation upon receipt of any of the first to fourth calibration signals;
The first to fourth calibrations are electronically connected to the square calculation circuit and the I / Q imbalance predictor with a low pass filter to generate any of the first to fourth calibration signal intensities. An I / Q imbalance calibration device comprising: a low-pass filter used to perform low-pass filter processing on any squared signal. 請求項１に係るＩ／Ｑ不均衡較正装置で、当該Ｉ／Ｑ不均衡予測器が、
デルタ予測器で、前記信号強度獲得回路に電子的に接続され、累積データ信号にしたがって参照信号強度を生成し、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似であるかこれより小さくなるまで前記累積データ信号が徐々に増分されるために使用されるデルタ予測器と、
コントローラで、前記デルタ予測器に電子的に接続され、前記Ｉ／Ｑ不均衡較正器および前記較正信号生成器に電子的に接続され、前記予測第１および第２の較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、前記予測第３および第４の較正信号強度にしたがって前記Ｉ／Ｑ位相不均衡を計算するために使用されるコントローラと、
から構成されるＩ／Ｑ不均衡較正装置。 The I / Q imbalance calibration apparatus according to claim 1, wherein the I / Q imbalance predictor is
A delta predictor, electronically connected to the signal strength acquisition circuit, generating a reference signal strength according to a cumulative data signal, comparing the reference signal strength with any of the first to fourth calibration signal strengths; A delta predictor used to gradually increment the accumulated data signal until a reference signal strength approximates or is less than any of the first to fourth calibration signal strengths;
A controller electronically connected to the delta predictor, electronically connected to the I / Q imbalance calibrator and the calibration signal generator, and the I according to the predicted first and second calibration signal strengths. A controller used to calculate a / Q gain imbalance and to calculate the I / Q phase imbalance according to the predicted third and fourth calibration signal strengths;
An I / Q imbalance calibration device comprising: 請求項４に係るＩ／Ｑ不均衡較正装置で、前記デルタ予測器が、
ＤＡＣで、前記コントローラに電子的に接続され、累積信号にしたがって前記コントローラから生成された前記累積データ信号を受け取るために使用され、前記ＤＡＣは前記コントローラからの第１クロック信号により起動し、前記累積データ信号でデジタル／アナログ変換を実行して参照信号強度を生成するために使用されるＤＡＣと、
比較器で、信号強度獲得回路と前記ＤＡＣに電子的に接続され、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかとより小さい場合にデルタ信号を出力し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さくない場合に０を出力する比較器と、
遅延ユニットと、
加算器で、前記遅延ユニットと前記比較器に電子的に接続され、前記遅延ユニットは前記コントローラからの第２クロック信号により起動して前記加算器からの前記累積信号出力を遅延させ、前記加算器は前記遅延ユニットの出力信号と前記比較器の出力信号を加算して前記累積信号を生成する加算器と、から構成されるＩ／Ｑ不均衡較正装置。 5. The I / Q imbalance calibration device according to claim 4, wherein the delta predictor is
A DAC is electronically connected to the controller and used to receive the accumulated data signal generated from the controller according to an accumulated signal, the DAC is activated by a first clock signal from the controller, and the accumulated A DAC used to perform digital / analog conversion on the data signal to generate a reference signal strength;
A comparator, electronically connected to the signal strength acquisition circuit and the DAC, for comparing the reference signal strength with any of the first to fourth calibration signal strengths, the reference signal strength being the first to fourth calibrations; A comparator that outputs a delta signal when less than any of the signal strengths and outputs 0 when the reference signal strength is not less than any of the first through fourth calibration signal strengths;
A delay unit;
An adder electronically connected to the delay unit and the comparator, the delay unit being activated by a second clock signal from the controller to delay the accumulated signal output from the adder; Is an I / Q imbalance calibration device comprising: an adder that adds the output signal of the delay unit and the output signal of the comparator to generate the accumulated signal. 請求項１に係る前記Ｉ／Ｑ不均衡較正装置において、前記予測第１較正信号強度に対応する累積データ信号はＭ０と示され、前記予測第２較正信号強度に対応する累積データ信号はＭ１と示され、前記Ｉ／Ｑゲイン不均衡はΔＧと示され、ΔＧ＝ＳＱＲＴ（Ｍ１／Ｍ０）−１であり、前記予測第３較正信号強度に対応する累積データ信号はＫ０と示され、前記予測第４較正信号強度に対応する累積データ信号はＫ１と示され、前記Ｉ／Ｑ位相不均衡はΔΘと示され、ΔΘ＝ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）］｝となるＩ／Ｑ不均衡較正装置。 In the I / Q imbalance calibration apparatus according to claim 1, the accumulated data signal corresponding to the predicted first calibration signal intensity is indicated as M 0, the accumulated data signal corresponding to said predicted second calibration signal intensity M 1 , the I / Q gain imbalance is denoted ΔG, ΔG = SQRT (M 1 / M 0 ) −1, and the accumulated data signal corresponding to the predicted third calibration signal strength is K 0 . And the accumulated data signal corresponding to the predicted fourth calibration signal strength is denoted as K 1 , the I / Q phase imbalance is denoted as ΔΘ, and ΔΘ = sin −1 {[1- (K 1 / 2K 0 )]} I / Q imbalance calibration device. トランスミッタシステムであって、
べースバンドトランスミッタで、較正信号生成器を有し、インストール均衡較正モードにおいて、前記較正信号生成器は第１同相較正信号、第１直交較正信号、または前記第１同相と直交の両方の較正信号を選択的に生成するために使用されるベースバンドトランスミッタと、
Ｉ／Ｑ不均衡較正器で、前記較正信号生成器に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１同相および直交較正信号でＩ／Ｑゲイン不均衡補正を実行するために使用し、Ｉ／Ｑゲイン不均衡を受信後に第２同相直交較正信号を生成し、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、または前記第２同相直交較正信号の両方を選択的に出力するＩ／Ｑ不均衡較正器と、
フロントエンド回路で、前記Ｉ／Ｑ不均衡較正機に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号または前記第２同相と直交の両方の較正信号を選択的に受け取り処理して、第１〜第４較正信号のいずれかを相応に生成するために使用されるフロントエンド回路と、
信号強度獲得回路で、前記トランスミッタシステムの前記フロントエンド回路に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、第１〜第４較正信号強度のいずれかを選択的に獲得して出力し、前記第１〜第４較正信号強度は前記第１〜第４較正信号にそれぞれ対応する信号強度獲得回路と、
Ｉ／Ｑ不均衡予測器で、前記信号強度獲得回路に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１〜第４較正信号強度のいずれかをデルタ予測により選択的に予測し、予測第１および第２較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、予測第３および第４較正信号強度にしたがってＩ／Ｑ位相不均衡を計算するために使用されるＩ／Ｑ不均衡予測器と、
から構成されるトランスミッタシステム。 A transmitter system,
A baseband transmitter having a calibration signal generator, and in an installation balanced calibration mode, the calibration signal generator is a first in-phase calibration signal, a first quadrature calibration signal, or both the first in-phase and quadrature calibrations; A baseband transmitter used to selectively generate the signal;
An I / Q imbalance calibrator, electronically connected to the calibration signal generator, for performing I / Q gain imbalance correction on the first in-phase and quadrature calibration signals in the I / Q balance calibration mode To generate a second in-phase quadrature calibration signal after receiving the I / Q gain imbalance, and to generate the first in-phase calibration signal, the first quadrature calibration signal, the second in-phase calibration signal, or the second in-phase quadrature An I / Q imbalance calibrator that selectively outputs both calibration signals;
A front-end circuit that is electronically connected to the I / Q imbalance calibrator and in the I / Q balance calibration mode, the first in-phase calibration signal, the first quadrature calibration signal, the second in-phase calibration signal, or A front end circuit used to selectively receive and process both the second in-phase and quadrature calibration signals to generate any of the first to fourth calibration signals accordingly;
A signal strength acquisition circuit is electronically connected to the front end circuit of the transmitter system, and selectively acquires and outputs one of the first to fourth calibration signal strengths in the I / Q balance calibration mode. The first to fourth calibration signal intensities correspond to the first to fourth calibration signals, respectively.
An I / Q imbalance predictor that is electronically connected to the signal strength acquisition circuit and selectively predicts one of the first to fourth calibration signal strengths by delta prediction in the I / Q balance calibration mode. I is used to calculate the I / Q gain imbalance according to the predicted first and second calibration signal strengths and to calculate the I / Q phase imbalance according to the predicted third and fourth calibration signal strengths. / Q imbalance predictor,
Transmitter system consisting of. 請求項７に係るトランスミッタシステムで、Ｉ／Ｑ位相不均衡の計算は、前記Ｉ／Ｑゲイン不均衡の計算後に実施され、前記Ｉ／Ｑゲイン不均衡は前記Ｉ／Ｑ不均衡較正機に伝送され、Ｉ／Ｑゲイン不均衡の計算後にＩ／Ｑゲイン不均衡の補正を設定し、前記Ｉ／Ｑ位相不均衡は前記Ｉ／Ｑ不均衡較正機に伝送されＩ／Ｑ位相不均衡の計算後にＩ／Ｑ位相不均衡補正が設定されるトランスミッタシステム。   8. The transmitter system according to claim 7, wherein an I / Q phase imbalance calculation is performed after the I / Q gain imbalance calculation, and the I / Q gain imbalance is transmitted to the I / Q imbalance calibrator. And setting a correction for the I / Q gain imbalance after calculating the I / Q gain imbalance, the I / Q phase imbalance being transmitted to the I / Q imbalance calibrator and calculating the I / Q phase imbalance. A transmitter system in which I / Q phase imbalance correction is set later. 請求項７に係るトランスミッタシステムで、前記信号強度獲得回路が、
自乗計算回路で、前記フロントエンド回路に電子的に接続され、前記第１〜第４較正信号のいずれかの受信時に自乗計算を実行するために使用される自乗計算回路と、
ロウパスフィルタで、前記自乗計算回路と前記Ｉ／Ｑ不均衡予測器に電子的に接続され、前記第１〜第４較正信号強度のいずれかを生成するように、前記第１〜第４較正信号のいずれか自乗されたものについてロウパスフィルタ処理を実行するために使用されるロウパスフィルタと、から構成されるトランスミッタシステムで、
このとき、前記Ｉ／Ｑ不均衡予測器は、
デルタ予測器で、前記信号強度獲得回路に電子的に接続され、累積データ信号にしたがって参照信号強度を生成し、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似であるかこれより小さくなるまで前記累積データ信号が徐々に増分されるために使用されるデルタ予測器と、
コントローラで、前記デルタ予測器に電子的に接続され、前記Ｉ／Ｑ不均衡較正器および前記較正信号生成器に電子的に接続され、前記予測第１および第２の較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、前記予測第３および第４の較正信号強度にしたがって前記Ｉ／Ｑ位相不均衡を計算するために使用されるコントローラと、から構成されるトランスミッタシステム。 The transmitter system according to claim 7, wherein the signal strength acquisition circuit includes:
A square calculation circuit electronically connected to the front end circuit and used to perform a square calculation upon receipt of any of the first to fourth calibration signals;
The first to fourth calibrations are electronically connected to the square calculation circuit and the I / Q imbalance predictor with a low pass filter to generate any of the first to fourth calibration signal intensities. A transmitter system comprised of a low-pass filter used to perform low-pass filter processing on any squared signal,
At this time, the I / Q imbalance predictor is
A delta predictor, electronically connected to the signal strength acquisition circuit, generating a reference signal strength according to a cumulative data signal, comparing the reference signal strength with any of the first to fourth calibration signal strengths; A delta predictor used to gradually increment the accumulated data signal until a reference signal strength approximates or is less than any of the first to fourth calibration signal strengths;
A controller electronically connected to the delta predictor, electronically connected to the I / Q imbalance calibrator and the calibration signal generator, and the I according to the predicted first and second calibration signal strengths. / Q gain imbalance and a controller used to calculate the I / Q phase imbalance according to the predicted third and fourth calibration signal strengths. Ｉ／Ｑ不均衡較正モードで運転されるトランスミッタシステムで使用されるＩ／Ｑ不均衡較正方法であって、
第１同相較正信号を前記トランスミッタシステムのフロントエンド回路に入力して第１較正信号を生成し、第１較正信号強度を獲得し、デルタ予測を使用して前記第１較正信号強度を予測し、
第１直交較正信号を前記トランスミッタシステムの前記フロントエンド回路に入力して第２較正信号を生成し、第２較正信号強度を獲得し、前記デルタ予測を使用して前記第２較正信号強度を予測し、
第１および第２較正信号強度に従ってＩ／Ｑゲイン不均衡を予測し、
第２同相較正信号を前記トランスミッタシステムの前記フロントエンド回路に入力して第３較正信号を生成し、第３較正信号強度を獲得し、前記デルタ予測を使用することで前記第３較正信号強度を予測し、Ｉ／Ｑゲイン不均衡補正は前記第１同相較正信号で形成されて前記第２同相較正信号を生成し、
第２同相較正信号と前記第２直交較正信号の両方を前記トランスミッタシステムの前記フロントエンド回路に入力して第４較正信号を生成し、第４較正信号強度を獲得し、前記デルタ予測を使用することで前記第４較正信号強度を予測し、前記Ｉ／Ｑゲイン不均衡補正は前記第１直交較正信号で形成されて前記第２直交較正信号を生成し、
第３および第４較正信号強度に従ってＩ／Ｑゲイン不均衡を計算するＩ／Ｑ不均衡較正方法。 An I / Q imbalance calibration method used in a transmitter system operated in an I / Q imbalance calibration mode, comprising:
A first in-phase calibration signal is input to a front-end circuit of the transmitter system to generate a first calibration signal, obtain a first calibration signal strength, and predict the first calibration signal strength using delta prediction;
A first quadrature calibration signal is input to the front end circuit of the transmitter system to generate a second calibration signal, to obtain a second calibration signal strength, and to predict the second calibration signal strength using the delta prediction. And
Predicting I / Q gain imbalance according to first and second calibration signal strengths;
A second in-phase calibration signal is input to the front end circuit of the transmitter system to generate a third calibration signal, obtain a third calibration signal strength, and use the delta prediction to obtain the third calibration signal strength. Predicting, an I / Q gain imbalance correction is formed with the first in-phase calibration signal to generate the second in-phase calibration signal;
Both a second in-phase calibration signal and the second quadrature calibration signal are input to the front end circuit of the transmitter system to generate a fourth calibration signal, obtain a fourth calibration signal strength, and use the delta prediction The I / Q gain imbalance correction is formed from the first quadrature calibration signal to generate the second quadrature calibration signal,
An I / Q imbalance calibration method for calculating an I / Q gain imbalance according to third and fourth calibration signal strengths.
JP2017245428A 2017-12-21 2017-12-21 I / Q imbalance calibration apparatus and method, and transmitter system using the same Active JP6469827B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017245428A JP6469827B1 (en) 2017-12-21 2017-12-21 I / Q imbalance calibration apparatus and method, and transmitter system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017245428A JP6469827B1 (en) 2017-12-21 2017-12-21 I / Q imbalance calibration apparatus and method, and transmitter system using the same

Publications (2)

Publication Number Publication Date
JP6469827B1 true JP6469827B1 (en) 2019-02-13
JP2019114870A JP2019114870A (en) 2019-07-11

Family

ID=65356161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017245428A Active JP6469827B1 (en) 2017-12-21 2017-12-21 I / Q imbalance calibration apparatus and method, and transmitter system using the same

Country Status (1)

Country Link
JP (1) JP6469827B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018263A1 (en) * 2006-08-08 2008-02-14 Nec Corporation Signal processing circuit and signal processing method
JP2013207575A (en) * 2012-03-28 2013-10-07 Panasonic Corp Transmitter, signal generation apparatus, and signal generation method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018263A1 (en) * 2006-08-08 2008-02-14 Nec Corporation Signal processing circuit and signal processing method
JP2013207575A (en) * 2012-03-28 2013-10-07 Panasonic Corp Transmitter, signal generation apparatus, and signal generation method

Also Published As

Publication number Publication date
JP2019114870A (en) 2019-07-11

Similar Documents

Publication Publication Date Title
CA2583654C (en) A receiver architecture with digitally generated intermediate frequency
US10571500B2 (en) Electronic arrangement and vector network analyzer characterized by reduced phase noise
US10097284B1 (en) I/Q imbalance calibration apparatus, method and transmitter system using the same
CN101378263B (en) Multi-carrier digital receiver based on digital intermediate frequency and multi-carrier digital receive method
US11212017B2 (en) Phase-locked loop (PLL) calibration
US7860196B2 (en) Method and circuit for estimating in-phase/quadrature signal amplitude imbalance
US20090058475A1 (en) Apparatus and method for digital frequency up-conversion
CN109286373B (en) Ku frequency band down converter
WO2019137254A1 (en) Signal calibration method, apparatus and device generated based on imbalance of i and q paths
JP6526780B1 (en) Apparatus and method for I / Q imbalance calibration and transmitter system using the same
JP2000209291A (en) Orthogonal modulator
WO2016174805A1 (en) Wireless access system and control method for same
JP6469827B1 (en) I / Q imbalance calibration apparatus and method, and transmitter system using the same
JP2008278120A (en) Transceiver and radio system using the same
KR102001739B1 (en) I/q imbalance calibration apparatus, method and transmitter system using the same
US8279975B2 (en) Method to suppress undesired sidebands in a receiver
TWI657670B (en) I/Q imbalance calibration device
TWI657671B (en) I/Q imbalance calibration device
US7860464B2 (en) Method and system for a programmable local oscillator generator based on quadrature mixing using a phase shifter
JP2009060476A (en) Frequency synthesizer, control method of frequency synthesizer, multi-band telecommunication device
CN101115037A (en) Digital receiver and local oscillating frequency inceptive error calibrating method
US20240080111A1 (en) Testing rf transmitters and receivers
US10044322B2 (en) Radio frequency signal synthesizer circuit and method for generating a radio frequency signal
JPH04274642A (en) Orthogonal modulation circuit
CN104113382A (en) Wireless transmission system and method for determining preset gain of wireless transmission system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190116

R150 Certificate of patent or registration of utility model

Ref document number: 6469827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250