KR20190073015A - Micro display device and display integrated circuit - Google Patents

Micro display device and display integrated circuit Download PDF

Info

Publication number
KR20190073015A
KR20190073015A KR1020170174245A KR20170174245A KR20190073015A KR 20190073015 A KR20190073015 A KR 20190073015A KR 1020170174245 A KR1020170174245 A KR 1020170174245A KR 20170174245 A KR20170174245 A KR 20170174245A KR 20190073015 A KR20190073015 A KR 20190073015A
Authority
KR
South Korea
Prior art keywords
pixel array
gate
driving
chip
lines
Prior art date
Application number
KR1020170174245A
Other languages
Korean (ko)
Other versions
KR102520832B1 (en
Inventor
길중석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170174245A priority Critical patent/KR102520832B1/en
Publication of KR20190073015A publication Critical patent/KR20190073015A/en
Application granted granted Critical
Publication of KR102520832B1 publication Critical patent/KR102520832B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Embodiments of the present invention relate to a micro display device and a display integrated circuit and, more specifically, to a micro display device with various sizes and resolution by including a display panel chip including the M x N number of pixel array units on which a plurality of sub-pixels defined by a plurality of gate lines and a plurality of data lines are arranged and a driving circuit driving a plurality of gate lines and a plurality of data lines, and a display integrated circuit.

Description

마이크로 디스플레이 장치 및 디스플레이 집적회로{MICRO DISPLAY DEVICE AND DISPLAY INTEGRATED CIRCUIT}[0001] MICRO DISPLAY DEVICE AND DISPLAY INTEGRATED CIRCUIT [0002]

본 발명은 마이크로 디스플레이 장치 및 디스플레이 집적회로에 관한 것이다.The present invention relates to a microdisplay device and a display integrated circuit.

디스플레이 장치는 다수의 서브 픽셀들이 배열된 디스플레이 패널과, 이를 구동하기 위한 소스 구동회로, 게이트 구동회로 등의 각종 구동회로들을 포함한다. The display device includes various display circuits such as a display panel in which a plurality of sub-pixels are arranged, a source driving circuit for driving the same, and a gate driving circuit.

종래의 디스플레이 장치에서, 디스플레이 패널은 유리 기판 상에 트랜지스터들, 각종 전극 및 각종 신호 배선들 등이 형성되고, 집적회로로 구현될 수 있는 구동회로들은 인쇄회로에 실장되고, 인쇄회로를 통해 표시패널과 전기적으로 연결된다.In a conventional display device, a display panel includes transistors, various electrodes, various signal lines, and the like formed on a glass substrate. Driver circuits that can be implemented as an integrated circuit are mounted on a printed circuit, Respectively.

이러한 기존 구조는, 대형 디스플레이 장치에는 적합하지만, 소형 디스플레이 장치에는 적합하지 않다.Such an existing structure is suitable for a large display device, but is not suitable for a small display device.

한편 가상 현실 디바이스, 증강 현실 디바이스 등과 같이, 소형 디스플레이 장치를 필요로 하는 많은 다양한 전자 기기들이 생겨나고 있다. 이에 매우 작게 제작되는 마이크로 디스플레이 장치가 제안된 바 있다.On the other hand, a variety of electronic devices such as virtual reality devices, augmented reality devices, and the like, which require small display devices, are emerging. Therefore, a micro display device which is made very small has been proposed.

일반적으로 마이크로 디스플레이 장치는 실리콘 기판(실리콘 반도체 기판)상에 칩의 형태로 구현된다. 따라서 마이크로 디스플레이 장치의 크기가 증가될수록 칩의 크기 또한 증가되어 수율이 저하되게 된다.In general, a microdisplay device is implemented in the form of a chip on a silicon substrate (silicon semiconductor substrate). Accordingly, as the size of the microdisplay device is increased, the size of the chip is also increased and the yield is lowered.

한편 최근에는 마이크로 디스플레이 장치에서도 대화면, 고해상도에 대한 요구가 증가되고 있다. 이러한 대화면, 고해상도에 대한 요구는 결과적으로 칩의 크기를 증가시키는 요인이 되어 마이크로 디스플레이 장치의 생산 수율을 떨어뜨리고 제조 비용을 증가시키는 문제가 있다.On the other hand, demand for large screen and high resolution is increasing in microdisplay devices in recent years. The demand for such a large screen and high resolution results in an increase in the size of the chip, which lowers the production yield of the microdisplay device and increases the manufacturing cost.

또한 크기 및 해상도를 변경할 때마다 디스플레이 장치를 재설계해야 하는 번거로움이 있다.Also, there is a need to redesign the display device every time the size and resolution are changed.

이로 인해 다양한 크기 및 해상도의 마이크로 디스플레이 장치를 제공하지 못하고 있다.Which does not provide a microdisplay device of various sizes and resolutions.

본 발명의 실시예들의 목적은 대화면 및 고해상도 영상을 표출할 수 있는 마이크로 디스플레이 장치 및 디스플레이 집적회로를 제공하는데 있다.It is an object of embodiments of the present invention to provide a microdisplay device and a display integrated circuit capable of displaying a large-sized and high-resolution image.

본 발명의 실시예들의 다른 목적은 제조 비용을 저감할 수 있는 마이크로 디스플레이 장치 및 디스플레이 집적회로를 제공하는데 있다.It is another object of embodiments of the present invention to provide a microdisplay device and a display integrated circuit capable of reducing manufacturing costs.

본 발명의 실시예들의 또 다른 목적은 다양한 크기 및 해상도를 갖는 마이크로 디스플레이 장치 및 디스플레이 집적회로를 제공하는데 있다.It is another object of embodiments of the present invention to provide a microdisplay device and a display integrated circuit having various sizes and resolutions.

일측면에서, 본 발명의 실시예들은, 다수의 게이트 라인과 다수의 데이터 라인에 의해 정의되는 다수의 서브 픽셀이 배열된 M * N개의 픽셀 어레이 유닛을 포함하는 디스플레이 패널 칩 및 다수의 게이트 라인 및 다수의 데이터 라인을 구동하는 구동회로를 포함하는 마이크로 디스플레이 장치를 제공할 수 있다.In one aspect, embodiments of the present invention include a display panel chip and a plurality of gate lines, each of which includes M * N pixel array units arranged with a plurality of subpixels defined by a plurality of gate lines and a plurality of data lines, It is possible to provide a microdisplay device including a driving circuit for driving a plurality of data lines.

이러한, 디스플레이 패널 칩은 미리 지정된 크기 또는 해상도 중 적어도 하나에 대응하여 M * N개의 픽셀 어레이 유닛이 배열될 수 있다.Such a display panel chip may be arranged with M * N pixel array units corresponding to at least one of a predetermined size or resolution.

여기서 디스플레이 패널 칩은, 실리콘 웨이퍼 상에 제조된 다수의 픽셀 어레이 유닛이 M * N개 그룹 단위로 소잉(sawing)되어 획득될 수 있다.Here, the display panel chip can be obtained by sawing a plurality of pixel array units manufactured on a silicon wafer in M * N group units.

다수의 픽셀 어레이 유닛은, 다수의 서브 픽셀이 배열된 픽셀 어레이 구역 및 픽셀 어레이 구역의 외곽 영역에서 다수의 게이트 라인과 다수의 데이터 라인에 연결되는 다수의 관통 전극이 배치된 관통 구역을 포함할 수 있다.The plurality of pixel array units may include a pixel array region in which a plurality of subpixels are arranged and a through region in which a plurality of through electrodes are arranged in a plurality of gate lines and a plurality of data lines in an outer region of the pixel array region have.

구동회로는 다수의 관통 전극 중 다수의 게이트 라인과 연결되는 다수의 게이트 관통 전극을 통해, 다수의 게이트 라인을 구동하는 다수의 게이트 구동회로, 다수의 관통 전극 중 다수의 데이터 라인과 연결되는 다수의 데이터 관통 전극을 통해, 다수의 데이터 라인을 구동하는 다수의 소스 구동회로를 포함할 수 있다.The driving circuit includes a plurality of gate driving circuits for driving a plurality of gate lines through a plurality of gate electrodes connected to a plurality of gate lines among a plurality of through electrodes, a plurality of gate driver circuits connected to a plurality of data lines among the plurality of through electrodes And a plurality of source driving circuits for driving the plurality of data lines through the data passing electrodes.

구동회로는, 다수의 게이트 구동 회로 중 적어도 하나의 게이트 구동회로 및 다수의 소스 구동 회로 중 적어도 하나의 소스 구동 회로를 포함하는 M * N개의 구동 칩을 포함하고, M * N개의 구동 칩은 디스플레이 패널 칩의 하부에 배치될 수 있다.The driving circuit includes M * N driving chips including at least one of a plurality of gate driving circuits and at least one of a plurality of source driving circuits, And may be disposed under the panel chip.

M * N개의 구동 칩 각각은, 적어도 하나의 게이트 구동회로 및 적어도 하나의 소스 구동회로를 제어하는 적어도 하나의 컨트롤러를 더 포함할 수 있다.Each of the M * N driving chips may further include at least one controller for controlling at least one gate driving circuit and at least one source driving circuit.

구동 회로는, 입력 영상 데이터를 수신하고, 수신된 입력 영상 데이터를 영역별로 M * N개의 분할 영상 데이터로 구분하여, M * N개의 구동 칩 각각에 포함된 컨트롤러로 전달하는 통합 컨트롤러를 더 포함할 수 있다.The driving circuit further includes an integrated controller for receiving input image data, dividing the received input image data into M * N divided image data for each region, and delivering the divided input image data to a controller included in each of the M * N driving chips .

구동 회로는, 입력 영상 데이터를 수신하고, 수신된 입력 영상 데이터를 영역별로 M * N개의 분할 영상 데이터로 구분하고, 분할 영상 데이터에 따라 M * N개의 구동 칩 각각의 적어도 하나의 게이트 구동회로 및 적어도 하나의 소스 구동회로를 제어하는 통합 컨트롤러를 더 포함할 수 있다.The driving circuit receives the input image data, divides the received input image data into M * N pieces of divided image data for each region, and divides the input image data into at least one of the M * N driving chips of the M * And an integrated controller for controlling at least one source driving circuit.

마이크로 디스플레이 장치는, 디스플레이 패널 칩의 하부에 배치되는 능동 인터포저를 더 포함할 수 있다.The micro display device may further include an active interposer disposed under the display panel chip.

이러한 능동 인터포저는, 다수의 게이트 구동 회로 및 다수의 소스 구동 회로가 배치되고, 다수의 게이트 구동 회로와 다수의 게이트 관통 전극을 전기적으로 연결하고, 다수의 소스 수동 회로와 다수의 데이터 관통 전극을 전기적으로 연결하는 다수의 재배선 라인을 포함할 수 있다.The active interposer includes a plurality of gate driving circuits and a plurality of source driving circuits. The plurality of gate driving circuits and the plurality of gate passing electrodes are electrically connected to each other. The plurality of source driving circuits and the plurality of data passing electrodes And may include a plurality of re-wiring lines that electrically connect to each other.

능동 인터포저는, 다수의 게이트 구동회로 및 다수의 소스 구동회로를 제어하는 통합 컨트롤러를 더 포함할 수 있다.The active interposer may further include an integrated controller for controlling a plurality of gate driving circuits and a plurality of source driving circuits.

마이크로 디스플레이 장치는, 디스플레이 패널의 하부에 배치되는 수동 인터포저를 더 포함할 수 있다.The microdisplay device may further include a passive interposer disposed under the display panel.

이러한 수동 인터포저는, M * N개의 픽셀 어레이 유닛 중 서로 인접하여 배열된 픽셀 어레이 유닛의 다수의 게이트 관통 전극들을 서로 전기적으로 연결하는 다수의 게이트 재배선 라인과, 다수의 데이터 관통 전극들을 서로 전기적으로 연결하는 다수의 데이터 재배선 라인을 포함할 수 있다.The passive interposer includes a plurality of gate reordering lines electrically connecting a plurality of gate lead electrodes of a pixel array unit arranged adjacent to each other among M * N pixel array units, and a plurality of data lead electrodes electrically connected to each other And a plurality of data rewiring lines connecting the plurality of data rewiring lines.

구동회로는, 다수의 게이트 구동 회로 중 적어도 하나의 게이트 구동 회로를 포함하는 적어도 하나의 게이트 구동 칩 및 다수의 소스 구동 회로 중 적어도 하나의 소스 구동 회로를 포함하는 적어도 하나의 소스 구동 칩을 포함할 수 있다.The drive circuit includes at least one source drive chip including at least one gate drive chip including at least one gate drive circuit among the plurality of gate drive circuits and at least one source drive circuit among the plurality of source drive circuits .

여기서 적어도 하나의 게이트 구동 칩은, 디스플레이 패널 칩에서 다수의 게이트 라인이 연장되는 제1 방향측에 배치되고, 적어도 하나의 소스 구동 칩은, 디스플레이 패널 칩에서 다수의 소스 라인이 연장되는 제2 방향측에 배치될 수 있다.Wherein at least one gate driving chip is disposed on a first direction side in which a plurality of gate lines extend in a display panel chip, and at least one source driving chip is arranged in a second direction As shown in Fig.

수동 인터포저는, M * N개의 픽셀 어레이 유닛 중 제1 방향측 최외곽에 배치된 픽셀 어레이 유닛의 다수의 게이트 관통 전극과 적어도 하나의 게이트 구동 칩을 전기적으로 연결하는 게이트 구동 재배선 라인 및 M * N개의 픽셀 어레이 유닛 중 제2 방향측 최외곽에 배치된 픽셀 어레이 유닛의 다수의 데이터 관통 전극과 적어도 하나의 소스 구동 칩을 전기적으로 연결하는 데이터 구동 재배선 라인을 더 포함할 수 있다.The passive interposer includes a gate drive rewiring line electrically connecting at least one gate drive chip and a plurality of gate lead electrodes of a pixel array unit arranged at the outermost one of the M * N pixel array units, And a data driving rewiring line electrically connecting the plurality of data passing electrodes of the pixel array unit disposed at the outermost side of the second direction side of the N pixel array units to at least one source driving chip.

구동 회로는, 적어도 하나의 게이트 구동 칩 및 적어도 하나의 소스 구동 칩을 제어하는 컨트롤 칩을 더 포함할 수 있다.The driving circuit may further include at least one gate driving chip and a control chip for controlling at least one source driving chip.

여기서 수동 인터포저는, 적어도 하나의 게이트 구동 칩 및 적어도 하나의 소스 구동 칩을 컨트롤 칩과 전기적으로 연결하는 컨트롤 재배선 라인을 더 포함할 수 있다.The passive interposer may further include a control rewiring line electrically connecting the at least one gate driving chip and the at least one source driving chip to the control chip.

다른 측면에서, 본 발명의 실시예들은, 각각 다수의 게이트 라인과 다수의 데이터 라인에 의해 정의되는 다수의 서브 픽셀이 배열된 M * N개의 픽셀 어레이 유닛을 포함하는 디스플레이 집적회로를 제공할 수 있다.In another aspect, embodiments of the present invention can provide a display integrated circuit comprising M * N pixel array units arranged with a plurality of subpixels defined by a plurality of gate lines and a plurality of data lines, respectively .

이러한 M * N개의 픽셀 어레이 유닛은, 실리콘 웨이퍼 상의 다수의 픽셀 어레이 유닛 중 미리 지정된 크기 또는 해상도 중 적어도 하나에 대응하여 M * N개의 픽셀 어레이 유닛이 그룹 단위로 소잉되어 획득될 수 있다.These M * N pixel array units can be obtained by grouping M * N pixel array units corresponding to at least one of a predetermined size or resolution among a plurality of pixel array units on a silicon wafer.

이상에서 설명한 바와 같은 본 발명의 실시예들에 의하면, 대화면 및 고해상도 영상을 표출할 수 있는 마이크로 디스플레이 장치 및 디스플레이 집적회로를 제공할 수 있다.According to the embodiments of the present invention as described above, it is possible to provide a microdisplay device and a display integrated circuit capable of displaying a large screen and a high resolution image.

또한, 본 발명의 실시예들에 의하면, 제조 비용을 저감할 수 있는 마이크로 디스플레이 장치 및 디스플레이 집적회로를 제공할 수 있다.In addition, according to the embodiments of the present invention, it is possible to provide a microdisplay device and a display integrated circuit which can reduce the manufacturing cost.

또한, 본 발명의 실시예들에 의하면, 다양한 크기 및 해상도를 갖는 마이크로 디스플레이 장치 및 디스플레이 집적회로를 제공할 수 있다.Further, according to the embodiments of the present invention, a microdisplay device and a display integrated circuit having various sizes and resolutions can be provided.

도 1은 본 발명의 실시예들에 따른 마이크로 디스플레이 장치를 이용한 전자기기를 일예를 나타낸다.
도 2는 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 개략적 시스템 구성도이다.
도 3 및 도 4는 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 픽셀 구조이다.
도 4는 실시예들에 따른 마이크로 디스플레이 장치를 이용한 전자기기를 일예를 나타낸다.
도 5는 본 발명의 실시예들에 따른 마이크로 디스플레이 장치를 개념적으로 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 개략적 구조를 나타낸 도면이다.
도 7은 도 6의 디스플레이 패널 칩(DPC)의 구조를 개략적으로 나타낸 도면이다.
도 8은 도 6의 구동 회로 칩(DCC)의 구조를 개략적으로 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 다른 구조를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 또 다른 구조를 나타낸 도면이다.
도 11 및 도 12는 도 10은 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 또 다른 구조를 나타낸 도면이다.1 shows an example of an electronic device using a micro-display device according to embodiments of the present invention.
2 is a schematic system configuration diagram of a micro display device according to embodiments of the present invention.
3 and 4 are pixel structures of a microdisplay device according to embodiments of the present invention.
FIG. 4 shows an example of an electronic device using the micro-display device according to the embodiments.
5 is a conceptual view of a microdisplay device according to embodiments of the present invention.
6 is a diagram illustrating a schematic structure of a microdisplay device according to embodiments of the present invention.
7 is a view schematically showing the structure of the display panel chip (DPC) of Fig.
8 is a diagram schematically showing the structure of the driving circuit chip DCC in Fig.
9 is a view illustrating another structure of a microdisplay device according to embodiments of the present invention.
10 is a view illustrating another structure of a microdisplay device according to embodiments of the present invention.
11 and 12 are views showing another structure of a microdisplay device according to embodiments of the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the components from other components, and the terms do not limit the nature, order, order, or number of the components. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.

도 1은 본 발명의 실시예들에 따른 마이크로 디스플레이 장치를 이용한 전자기기를 일예를 나타낸다.1 shows an example of an electronic device using a micro-display device according to embodiments of the present invention.

도 1을 참조하면, 실시예들에 따른 전자기기(100)는 증강 현실 또는 가상 현실 영상을 표시해주는 웨어러블 기기의 일종인 HMD 타입의 기기이다. Referring to FIG. 1, an electronic device 100 according to embodiments is an HMD type device that is a kind of wearable device for displaying an augmented reality or a virtual reality image.

실시예들에 따른 전자기기(100)는 영상 데이터가 입력되는 영상신호 입력부(110)와, 영상신호에 근거한 제1 영상(예: 좌안 영상)이 표시되는 제1 디스플레이 장치(120L)와, 영상신호에 근거한 제2 영상(예: 우안 영상)이 표시되는 제2 디스플레이 장치(120R)와, 영상신호 입력부(110), 제1 디스플레이 장치(120L) 및 제2 디스플레이 장치(120R)를 수납하는 케이스(130) 등을 포함할 수 있다. The electronic apparatus 100 according to embodiments includes a video signal input unit 110 to which video data is input, a first display device 120L to display a first video (e.g., a left eye video) based on the video signal, A second display device 120R on which a second image based on a signal (e.g., a right eye image) is displayed, and a case 1205 for housing the video signal input unit 110, the first display device 120L, and the second display device 120R (130), and the like.

영상신호 입력부(110)는 영상 데이터를 출력하는 단말(예: 스마트 폰 등)과 연결되는 유선 케이블 또는 무선 통신 모듈 등을 포함할 수 있다. The video signal input unit 110 may include a wired cable or a wireless communication module connected to a terminal (e.g., a smart phone or the like) that outputs video data.

제1 디스플레이 장치(120L) 및 제2 디스플레이 장치(120R)는 사용자의 왼쪽 눈과 오른쪽 눈과 대응되는 위치에 있는 디스플레이 구성이다. The first display device 120L and the second display device 120R are display constructions corresponding to the left and right eyes of the user.

제1 디스플레이 장치(120L) 및 제2 디스플레이 장치(120R) 각각은 마이크로 디스플레이 장치(200)의 전체 또는 일부를 포함할 수 있다.Each of the first display device 120L and the second display device 120R may include all or part of the microdisplay device 200. [

도 1에서는 영상신호 입력부(110)가 유선 라인인 것으로 도시하였으나, 영상신호 입력부(110)는 무선 인터페이스로 구현될 수도 있다.Although the video signal input unit 110 is shown as a wired line in FIG. 1, the video signal input unit 110 may be implemented as a wireless interface.

도 2는 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 개략적 시스템 구성도이다.2 is a schematic system configuration diagram of a micro display device according to embodiments of the present invention.

도 2를 참조하면, 본 발명의 실시예들에 따른 마이크로 디스플레이 장치(200)는 실리콘 기판(210) 상에 픽셀 어레이(PXL) 및 각종 구동회로들이 구성된 백플레인(Backplane) 구조를 가질 수 있다. Referring to FIG. 2, the microdisplay device 200 according to embodiments of the present invention may have a backplane structure including a pixel array (PXL) and various driving circuits on a silicon substrate 210.

실리콘 기판(210)은 p-타입 또는 n-타입일 수 있다. 본 명세서에서, "p"는 정공(Hole)을 의미하고, "n"은 전자(electron)를 의미한다.The silicon substrate 210 may be p-type or n-type. In the present specification, "p" means a hole and "n" means an electron.

실리콘 기판(210)은 픽셀 어레이(PXL)가 배치되는 픽셀 어레이 구역(PAZ: Pixel Array Zone) 및 각종 구동회로들이 배치되는 회로 구역(CZ: Circuit Zone) 등을 포함할 수 있다.The silicon substrate 210 may include a pixel array region (PAZ) in which the pixel array PXL is arranged and a circuit region (CZ) in which various driving circuits are disposed.

실리콘 기판(210)의 회로 구역(CZ)은 실리콘 기판(210)의 픽셀 어레이 구역(PAZ)의 주변에 위치할 수 있다. 일예로 회로 구역(CZ)은 픽셀 어레이 구역(PAZ)의 한 측 또는 두 측 또는 세 측에 존재할 수도 있고, 픽셀 어레이 구역(PAZ)의 외곽을 둘러싸면서 존재할 수도 있다.The circuit region CZ of the silicon substrate 210 may be located around the pixel array region PAZ of the silicon substrate 210. [ For example, the circuit zone CZ may be on one or both sides or three sides of the pixel array zone PAZ, and may surround the periphery of the pixel array zone PAZ.

픽셀 어레이(PXL)에는 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)과, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)에 의해 정의되는 다수의 서브픽셀들(SP)이 배치된다.The pixel array PXL is provided with a plurality of data lines DL and a plurality of gate lines GL and a plurality of sub-pixels GL defined by a plurality of data lines DL and a plurality of gate lines GL. (SP) are arranged.

도 2에 도시된 바와 같이, 픽셀 어레이(PXL) 상에서 데이터 라인들(DL)은 제1 방향으로 연장되도록 배치될 수 있으며, 게이트 라인들(GL)은 제1 방향과 상이한 제2 방향으로 연장되도록 배치될 수 있다.2, the data lines DL may be arranged to extend in the first direction on the pixel array PXL such that the gate lines GL extend in a second direction different from the first direction .

또한 픽셀 어레이(PXL) 상에는, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL) 이에외도, 다수의 서브픽셀들(SP)로 각종 신호 및 전압을 공급해주기 위한 신호 배선들이 배치될 수도 있다. Further, on the pixel array PXL, signal lines for supplying various signals and voltages to the plurality of data lines DL and the plurality of gate lines GL and the plurality of sub-pixels SP are arranged on the pixel array PXL It is possible.

일예로 픽셀 어레이(PXL) 상에 배치되는 신호 배선들은 구동전압을 전달하기 위한 구동전압 라인을 더 포함할 수 있고, 경우에 따라서, 기준 전압을 전달하거나 전압 센싱을 위한 센싱 라인 등이 더 포함할 수 있다.For example, the signal wirings disposed on the pixel array PXL may further include a driving voltage line for transmitting a driving voltage, and in some cases, a sensing line for transmitting a reference voltage or for voltage sensing .

픽셀 어레이(PXL) 상에 배치되는 신호 배선들은 실리콘 기판(210)의 회로 구역(CZ)상에 배치된 구동회로들과 전기적으로 연결될 수 있다.The signal wirings disposed on the pixel array PXL may be electrically connected to the driving circuits disposed on the circuit region CZ of the silicon substrate 210. [

한편, 실리콘 기판(210)의 회로 구역(CZ) 상에 배치되는 구동회로들은 데이터 라인들을 구동하기 위한 적어도 하나의 소스 구동회로(SDC)와, 게이트 라인들을 구동하기 위한 적어도 하나의 게이트 구동회로(GDC)와, 적어도 하나의 소스 구동회로(SDC) 및 게이트 구동회로(GDC) 등의 동작을 제어하는 컨트롤러(CONT)를 포함할 수 있다.The driving circuits disposed on the circuit area CZ of the silicon substrate 210 include at least one source driving circuit SDC for driving the data lines and at least one gate driving circuit And a controller CONT for controlling the operation of at least one of the source driver circuit SDC and the gate driver circuit GDC.

컨트롤러(CONT)는, 소스 구동회로(SDC) 및 게이트 구동회로(GDC)로 각종 제어신호(DCS, GCS)를 공급하여, 소스 구동회로(SDC) 및 게이트 구동회로(GDC)를 제어한다.  The controller CONT supplies various control signals DCS and GCS to the source driver circuit SDC and the gate driver circuit GDC to control the source driver circuit SDC and the gate driver circuit GDC.

이러한 컨트롤러(CONT)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 소스 구동회로(SDC)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. The controller CONT starts scanning according to the timing implemented in each frame and switches the input image data inputted from the outside according to the data signal format used in the source driving circuit SDC, ), And controls the data driving at a proper time according to the scan.

이러한 컨트롤러(CONT)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다. The controller CONT may be a timing controller used in a conventional display technology or a control device including a timing controller to perform other control functions.

소스 구동회로(SDC)는, 컨트롤러(CONT)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인들(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인들(DL)을 구동한다. 여기서, 소스 구동회로(SDC)는 데이터 구동회로라고도 한다. The source driver circuit SDC receives the video data Data from the controller CONT and supplies the data voltages to the plurality of data lines DL to drive the plurality of data lines DL. Here, the source driver circuit SDC is also referred to as a data driver circuit.

소스 구동회로(SDC)는, 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. The source driver circuit SDC may include a shift register, a latch circuit, a digital to analog converter (DAC), an output buffer, and the like.

소스 구동회로(SDC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다. The source driver circuit SDC may further include an analog to digital converter (ADC), as the case may be.

게이트 구동회로(GDC)는, 다수의 게이트 라인들(GL)로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인들(GL)을 순차적으로 구동한다. 여기서, 게이트 구동회로(GDC)는 스캔 구동회로라고도 한다. The gate drive circuit GDC sequentially supplies the scan signals to the plurality of gate lines GL to sequentially drive the plurality of gate lines GL. Here, the gate drive circuit GDC is also referred to as a scan drive circuit.

게이트 구동회로(GDC)는, 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다. The gate drive circuit GDC may include a shift register, a level shifter, and the like.

게이트 구동회로(GDC)는, 컨트롤러(CONT)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인들(GL)로 순차적으로 공급한다. The gate drive circuit GDC sequentially supplies a scan signal of an On voltage or an Off voltage to the plurality of gate lines GL under the control of the controller CONT.

소스 구동회로(SDC)는, 게이트 구동회로(GDC)에 의해 특정 게이트 라인이 열리면, 컨트롤러(CONT)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인들(DL)로 공급한다. When a specific gate line is opened by the gate drive circuit GDC, the source driver circuit SDC converts the image data (DATA) received from the controller CONT into an analog data voltage, ).

소스 구동회로(SDC)는, 픽셀 어레이(PXL)의 일측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 설계 방식 등에 따라 픽셀 어레이(PXL)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다. The source driver circuit SDC may be located only on one side (e.g., the upper side or the lower side) of the pixel array PXL and may be disposed on both sides of the pixel array PXL, Both the upper side and the lower side).

게이트 구동회로(GDC)는, 픽셀 어레이(PXL)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 설계 방식 등에 따라 픽셀 어레이(PXL)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다. The gate drive circuit GDC may be located only on one side (e.g., left side or right side) of the pixel array PXL and may be located on either side of the pixel array PXL : Left and right).

각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.The types and the number of the circuit elements constituting each subpixel SP can be variously determined depending on the providing function, the design method, and the like.

한편 회로 구역(CZ) 상에 배치되는 구동회로는 픽셀 어레이(PXL)에 배열된 서브픽셀들(SP)을 구동하는데 필요한 각종 신호들과 전압들을 다른 회로들(SDC1, SDC2, GDC, CONT)로 제공하거나 픽셀 어레이(PXL)로 공급하기 위한 파워회로(PSC)를 더 포함할 수 있다.On the other hand, the driving circuit disposed on the circuit region CZ supplies various signals and voltages necessary for driving the sub-pixels SP arranged in the pixel array PXL to other circuits SDC1, SDC2, GDC, CONT And a power circuit (PSC) for supplying or supplying the pixel array PXL.

여기서, 파워회로(PSC)는 DC-DC 컨버터 등의 파워 제너레이터(Power Generator)를 포함하여, 외부에서 공급되는 다양한 전원 전압으로부터 픽셀 어레이(PXL)에서 요구하는 다양한 전압을 생성하여 출력할 수 있다.Here, the power circuit PSC includes a power generator such as a DC-DC converter, and can generate and output various voltages required by the pixel array PXL from various power supply voltages supplied from the outside.

또한 실리콘 기판(210)의 회로 구역(CZ) 상에는 실리콘 기판(210) 외부의 다른 전자부품과 구동회로들을 전기적으로 연결하기 위해 다수의 패드를 구비하는 패드부(PAD)가 배치될 수 있다.A pad portion PAD having a plurality of pads may be disposed on the circuit region CZ of the silicon substrate 210 in order to electrically connect drive circuits with other electronic components outside the silicon substrate 210.

패드부(PAD)의 다수의 패드는 신호 입출력, 전원 공급 또는 통신을 위해 이용될 수 있다. 도 2에서는 패드부(PAD)가 실리콘 기판(210) 상의 일측에만 배치되는 것으로 도시하였으나, 패드부(PAD)의 위치는 다양하게 조절될 수 있으며, 여러 위치에 분산되어 배치될 수도 있다.The plurality of pads of the pad portion PAD may be used for signal input / output, power supply or communication. 2, the pad portion PAD is disposed only on one side of the silicon substrate 210. However, the position of the pad portion PAD may be variously adjusted and may be disposed in various positions.

이상에서 설명한 본 발명의 실시예들에 따른 마이크로 디스플레이 장치(200)의 전체 또는 일부는 실리콘 웨이퍼(Silicon Wafer)의 제조 공정에서 만들어질 수 있다.The whole or a part of the micro display device 200 according to the embodiments of the present invention described above can be manufactured in a process of manufacturing a silicon wafer.

따라서, 본 발명의 실시예들에 따른 마이크로 디스플레이 장치(200)의 전체 또는 일부를 디스플레이 집적회로라고 할 수 있다.Therefore, all or a part of the micro display device 200 according to the embodiments of the present invention can be referred to as a display integrated circuit.

전술한 바에 따르면, 마이크로 디스플레이 장치(200)는 픽셀 어레이(PXL) 뿐만 아니라 소스 구동회로(SDC), 게이트 구동회로(GDC), 컨트롤러(CONT) 및 파워회로(PSC) 등의 구동회로들을 실리콘 기판(210) 상에 모두 형성함으로써, 디바이스 크기를 소형화할 수 있으며, 제작 공정도 쉽고 빠르게 진행할 수도 있다.The microdisplay device 200 can drive the driving circuits such as the source driver circuit SDC, the gate driver circuit GDC, the controller CONT and the power circuit PSC as well as the pixel array PXL, (210), the size of the device can be reduced, and the fabrication process can be performed easily and quickly.

도 3 및 도 4는 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 픽셀 구조이다.3 and 4 are pixel structures of a microdisplay device according to embodiments of the present invention.

도 3은 서브픽셀(SP)의 회로 구조를 나타내고, 도 4는 적색(R) 녹색(G) 및 청색(B)의 서브픽셀을 포함하는 픽셀의 단면 구조를 나타낸다.Fig. 3 shows a circuit structure of a subpixel SP, and Fig. 4 shows a cross-sectional structure of a pixel including red (R) green (G) and blue (B) subpixels.

도 3을 참조하면, 각 서브픽셀(SP)은, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결된 제1 트랜지스터(T1)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 캐패시터(Cst) 등을 포함하여 구현될 수 있다. 3, each sub-pixel SP includes an organic light emitting diode OLED, a driving transistor DRT for driving the organic light emitting diode OLED, a first node N1 of the driving transistor DRT, And a capacitor Cst electrically connected between the first node N1 and the second node N2 of the driving transistor DRT and the like. The first transistor T1 is electrically connected between the data line DL and the data line DL, .

유기발광다이오드(OLED)는 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기 발광층(OEL) 및 제2전극(예: 캐소드 전극 또는 애노드 전극) 등으로 이루어질 수 있다. The organic light emitting diode OLED may include a first electrode (e.g., an anode electrode or a cathode electrode), an organic light emitting layer (OEL), and a second electrode (e.g., a cathode electrode or an anode electrode).

유기발광다이오드(OLED)의 제1전극은 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)의 제2전극에는 기저전압(EVSS)이 인가될 수 있다. The first electrode of the organic light emitting diode OLED may be electrically connected to the second node N2 of the driving transistor DRT. A ground voltage (EVSS) may be applied to the second electrode of the organic light emitting diode OLED.

여기서, 기저전압(EVSS)은 모든 서브픽셀들(SP)에 인가되는 일종의 공통 전압일 수 있다. Here, the base voltage EVSS may be a kind of common voltage applied to all the sub-pixels SP.

구동 트랜지스터(DRT)는 유기발광다이오드(OLED)로 구동 전류(Ioled)를 공급해줌으로써 유기발광다이오드(OLED)를 구동해준다. The driving transistor DRT drives the organic light emitting diode OLED by supplying the driving current Ioled to the organic light emitting diode OLED.

구동 트랜지스터(DRT)는 제1 노드(N1), 제2 노드(N2) 및 제3노드(N3)를 갖는다. The driving transistor DRT has a first node N1, a second node N2, and a third node N3.

구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드에 해당하는 노드로서, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. The first node N1 of the driving transistor DRT is a node corresponding to a gate node and may be electrically connected to a source node or a drain node of the first transistor T1.

구동 트랜지스터(DRT)의 제2 노드(N2)는 유기발광다이오드(OLED)의 제1 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. The second node N2 of the driving transistor DRT may be electrically connected to the first electrode of the organic light emitting diode OLED and may be a source node or a drain node.

구동 트랜지스터(DRT)의 제3 노드(N3)는 구동전압(EVDD)이 인가되는 노드로서, 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다. The third node N3 of the driving transistor DRT may be electrically connected to the driving voltage line DVL for supplying the driving voltage EVDD as a node to which the driving voltage EVDD is applied, Lt; / RTI >

여기서, 구동전압(EVDD)은 모든 서브픽셀들(SP)에 인가되는 일종의 공통 전압일 수 있다. Here, the driving voltage EVDD may be a kind of common voltage applied to all the sub-pixels SP.

제1 트랜지스터(T1)는 게이트 라인을 통해 제1 스캔 신호(SCAN1)를 게이트 노드로 인가 받아 온-오프가 제어될 수 있다. The first transistor T1 may be turned on and off by receiving the first scan signal SCAN1 through the gate line to the gate node.

이러한 제1 트랜지스터(T1)는 제1 스캔 신호(SCAN1)에 의해 턴-온 되어 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다. The first transistor T1 is turned on by the first scan signal SCAN1 to transfer the data voltage Vdata supplied from the data line DL to the first node N1 of the driving transistor DRT .

이러한 제1 트랜지스터(T1)는 스위칭 트랜지스터라고도 한다. The first transistor T1 is also referred to as a switching transistor.

캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지해줄 수 있다.The capacitor Cst is electrically connected between the first node N1 and the second node N2 of the driving transistor DRT so that the data voltage Vdata corresponding to the video signal voltage, You can keep it for hours.

전술한 바와 같이, 도 3에 예시된 하나의 서브픽셀(SP)은 유기발광다이오드(OLED)를 구동하기 위하여, 2개의 트랜지스터(DRT)와 1개의 캐패시터(Cst)를 포함하는 2T(Transistor)1C(Capacitor) 구조를 가질 수 있다. As described above, one subpixel SP illustrated in FIG. 3 is a 2T (Transistor) 1C including two transistors DRT and one capacitor Cst to drive the organic light emitting diode OLED. (Capacitor) structure.

도 3에 예시된 서브픽셀 구조 (2T1C 구조)는 설명의 편의를 위한 예시일 뿐, 기능, 패널 구조 등에 따라, 하나의 서브픽셀(SP)은 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 캐패시터를 더 포함할 수도 있다.The sub-pixel structure (2T1C structure) illustrated in FIG. 3 is only an example for convenience of explanation, and one sub-pixel SP may further include one or more transistors, or may include one or more capacitors As shown in FIG.

일예로 서브 픽셀에는 구동 트랜지스(DRT) 또는 유기발광다이오드(OLED) 특성치를 감지하기 위해 센싱 라인과 연결되는 적어도 하나의 트랜지스터가 더 포함될 수 있다.For example, the sub-pixel may further include at least one transistor connected to the sensing line to sense the driving transistor (DRT) or the organic light emitting diode (OLED) characteristic value.

이는 서브 픽셀들 사이의 편차를 보상하여, 마이크로 디스플레이 장치의 화질을 개선할 수 있도록 하기 위한 구성이다. This is a structure for compensating the deviation between the subpixels so as to improve the image quality of the microdisplay device.

한편, 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다. The capacitor Cst is not a parasitic capacitor (for example, Cgs or Cgd) which is an internal capacitor existing between the first node N1 and the second node N2 of the driving transistor DRT, And may be an external capacitor designed intentionally outside the driving transistor DRT.

구동 트랜지스터(DRT) 및 제1 트랜지스터(T1) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. Each of the driving transistor DRT and the first transistor Tl may be an n-type transistor or a p-type transistor.

또한 경우에 따라서는, 또는, 다수의 서브픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다.Also, in some cases, or each of the plurality of subpixels may have the same structure, and some of the plurality of subpixels may have a different structure.

도 4에서 실리콘 기판(210)은 p 타입의 기판(p-Substrate)이거나, n 타입의 기판(n-Substrate)일 수 있으며, 여기서는 일예로 p 타입의 기판인 것으로 가정하여 설명한다.4, the silicon substrate 210 may be a p-type substrate or an n-type substrate. For example, the silicon substrate 210 may be a p-type substrate.

실리콘 기판(210) 상에는 절연층(ISO)이 배치되며, 절연층(ISO) 내에 배치된 게이트 전극(G)과 소스 전극(S) 및 드레인 전극(D)이 배치된다.An insulating layer ISO is disposed on the silicon substrate 210 and a gate electrode G and a source electrode S and a drain electrode D disposed in the insulating layer ISO are disposed.

또한 구동 트랜지스터(DRT)가 실리콘 기판(210) 상에 배치된다.And the driving transistor DRT is disposed on the silicon substrate 210. [

구동 트랜지스터(DRT)의 소스와 드레인은 실리콘 기판(210)에서 소스 전극(S) 및 드레인 전극(D)에 대응하는 위치에 배치될 수 있다.The source and drain of the driving transistor DRT may be disposed at positions corresponding to the source electrode S and the drain electrode D in the silicon substrate 210. [

구동 트랜지스터(DRT)의 게이트는 절연층(ISO) 내에 배치되며, 게이트 전극(G)에 대응하는 위치에 배치된다.The gate of the driving transistor DRT is disposed in the insulating layer ISO and disposed at a position corresponding to the gate electrode G. [

그리고 구동 트랜지스터(DRT)의 게이트, 소스 및 드레인은 각각 컨택홀(Contact hole)을 통해 게이트 전극(G)과 소스 전극(S) 및 드레인 전극(D)과 전기적으로 연결될 수 있다.The gate, source, and drain of the driving transistor DRT may be electrically connected to the gate electrode G, the source electrode S, and the drain electrode D through a contact hole, respectively.

한편 절연층(ISO) 내에 배치되는 컨택 금속(CM)은 절연층(ISO)의 컨택홀을 통해 소스 전극(S) 또는 드레인 전극(D)과 연결될 수 있다. 여기서 컨택 금속(CM)은 센싱 라인(SL)일 수 있다.On the other hand, the contact metal CM disposed in the insulating layer ISO may be connected to the source electrode S or the drain electrode D through the contact hole of the insulating layer ISO. Where the contact metal CM may be a sensing line SL.

한편 절연층(ISO) 상에는 유기발광다이오드(OLED)의 제1 전극(E1)이 배치될 수 있다. 제1 전극(E1)은 절연층(ISO)의 컨택홀을 통해 컨택 금속(CM)과 전기적으로 연결될 수 있다. 여기서 제1 전극(E1)은 유기발광다이오드(OLED)의 애노드 전극일 수 있다.On the other hand, the first electrode E1 of the organic light emitting diode OLED may be disposed on the insulating layer ISO. The first electrode E1 may be electrically connected to the contact metal CM through the contact hole of the insulating layer ISO. Here, the first electrode E1 may be an anode electrode of the organic light emitting diode OLED.

제1 전극(E1) 상에는 발광층(EL)이 배치되고, 발광층(EL)의 상부에는 유기발광다이오드(OLED)의 제2 전극(E2)이 배치될 수 있다. 여기서 제2 전극(E2)은 유기발광다이오드(OLED)의 캐소드 전극일 수 있다.The light emitting layer EL may be disposed on the first electrode E1 and the second electrode E2 may be disposed on the light emitting layer EL. Here, the second electrode E2 may be a cathode electrode of the organic light emitting diode OLED.

도 4에 도시된 바와 같이, 제2 전극(E2)은 다수의 서브 픽셀에 공통으로 형성되는 공통 전극일 수 있다.As shown in FIG. 4, the second electrode E2 may be a common electrode formed commonly to a plurality of subpixels.

유기발광다이오드(OLED)는 제1 전극(E1)과 발광층(EL) 및 제2 전극(E2)에 의해 구현된다.The organic light emitting diode OLED is realized by the first electrode E1, the light emitting layer EL and the second electrode E2.

한편, 제2 전극(E2)의 상부에는 보호층(ICS)이 배치될 수 있으며, 보호층(ISC)의 상부에는 컬러필터층(CF)이 배치될 수 있다. 여기서 컬러필터층(CF)은 적색(R) 녹색(G) 및 청색(B)의 서브픽셀을 구현하기 위해. 적색 필터, 녹색 필터 및 청색 필터를 포함할 수 있다.A protection layer ICS may be disposed on the second electrode E2 and a color filter layer CF may be disposed on the protection layer ISC. Here, the color filter layer CF is formed to realize subpixels of red (R) green (G) and blue (B). A red filter, a green filter, and a blue filter.

그리고 컬러필터층(CF)의 상부에는 보호커버(COV)가 배치될 수 있다. 이때 보호커버(COV)는 접착층(ADH)에 의해 부착될 수 있다.A protective cover (COV) may be disposed on the color filter layer CF. At this time, the protective cover (COV) can be attached by the adhesive layer (ADH).

도 4에서는 마이크로 디스플레이 장치의 일예로서, 발광층(EL)이 단일 색상의 광을 방출하도록 구성된다. 그리고 컬러 필터층(CF)이 발광층(EL)에서 방출된 광을 각 서브픽셀에 대응하는 적색(R) 녹색(G) 및 청색(B)의 광을 표출할 수 있도록 한다. 이때 발광층(EL)은 백색의 광을 표출할 수 있다.In Fig. 4, as an example of a microdisplay device, a light emitting layer (EL) is configured to emit light of a single color. The color filter layer CF allows light emitted from the light emitting layer EL to emit red (R) green (G) and blue (B) light corresponding to each subpixel. At this time, the light emitting layer (EL) can emit white light.

그러나 다른 예로서, 적색(R) 녹색(G) 및 청색(B)의 광을 방출하는 서로 다른 다수의 발광층이 각각 서브픽셀에 대응하여 배치됨으로써, 각 서브 픽셀이 적색(R) 녹색(G) 및 청색(B)의 광을 표출하도록 구성될 수도 있다. 이 경우 컬러필터층(CF)는 생략될 수도 있다.However, as another example, a plurality of different light emitting layers emitting light of red (R) green (G) and blue (B) are arranged corresponding to the subpixels, And blue (B) light. In this case, the color filter layer CF may be omitted.

또한 도 4에서는 적색(R) 녹색(G) 및 청색(B)에 대응하는 3개의 서브픽셀이 하나의 픽셀을 구성하는 경우를 도시하였으나, 4개의 서브픽셀이 하나의 픽셀을 구성할 수도 있다. 일예로 4개의 서브픽셀은 적색(R) 녹색(G), 청색(B) 및 백색(W)의 광을 표출하는 서브픽셀일 수 있다.In FIG. 4, three subpixels corresponding to red (R) green (G) and blue (B) constitute one pixel, but four subpixels may constitute one pixel. For example, four subpixels may be subpixels that emit red (R) green (G), blue (B), and white (W) light.

이러한 마이크로 디스플레이 장치에서는 일반적으로 실리콘 기판(210) 상에 구동 트랜지스터(DRT)를 포함한 서브픽셀의 여러 회로 소자가 형성된 이후, 유기발광다이오드(OLED)가 증착 방식을 통해 형성될 수 있다.In such a microdisplay device, an organic light emitting diode (OLED) may be formed through a deposition method after various circuit elements of a subpixel including a driving transistor DRT are formed on a silicon substrate 210 in general.

한편, 최근에는 마이크로 디스플레이 장치(200)에서도 대화면 고해상도에 대한 요구가 증가되고 있다.Meanwhile, in recent years, the demand for high resolution on a large screen has also been increasing in the micro display device 200 as well.

그러나 대화면 고해상도를 제공하기 위해, 마이크로 디스플레이 장치(200)의 크기가 증가되면, 생산 수율이 크게 감소하게 되어 제조 비용이 증가된다.However, if the size of the microdisplay device 200 is increased in order to provide a high resolution in a large screen, the production yield is greatly reduced and the manufacturing cost is increased.

또한 도 2와 같이, 픽셀 어레이(PXL)와 구동 회로가 하나의 실리콘 기판(210) 상에 함께 배치되는 마이크로 디스플레이 장치(200)에서는 화면 크기 및/또는 해상도에 대한 변경이 요구되는 경우, 픽셀 어레이 구역(PAZ)의 크기가 변경될 뿐만 아니라, 픽셀 어레이 구역(PAZ)의 외곽 영역을 감싸는 회로 구역(CZ)의 형태 및 크기가 함께 변경되어야 한다.Further, in the microdisplay device 200 in which the pixel array PXL and the driving circuit are disposed together on one silicon substrate 210 as shown in Fig. 2, when a change in screen size and / or resolution is required, Not only the size of the area PAZ is changed but also the shape and size of the circuit area CZ surrounding the outer area of the pixel array area PAZ must be changed together.

즉 다양한 크기 및 해상도를 제공하기 위해서는, 각각의 크기 및 해상도에 대응하는 마이크로 디스플레이 장치(200)를 다시 설계하고 제조해야 하는 문제가 있다.That is, there is a problem that the micro display device 200 corresponding to each size and resolution must be redesigned and manufactured in order to provide various sizes and resolutions.

도 5는 본 발명의 실시예들에 따른 마이크로 디스플레이 장치를 개념적으로 나타낸 도면이다.5 is a conceptual view of a microdisplay device according to embodiments of the present invention.

상기한 바와 같이, 최근 다양한 크기 및 해상도의 마이크로 디스플레이 장치에 대한 요구가 증가하고 있다. 그러나 일반적인 디스플레이 분야에서는 대부분 디스플레이 장치에 요구되는 해상도는 도 6에 도시된 바와 같이 규칙적으로 증가된다.As described above, there is an increasing demand for microdisplay devices of various sizes and resolutions in recent years. However, in a general display field, the resolution required for most display devices is regularly increased as shown in Fig.

디스플레이 장치가 고품질의 영상을 출력하기 위해서는, 디스플레이 장치로 제공되는 입력 영상 데이터와 디스플레이 장치의 해상도가 매칭되어야 한다.In order for the display device to output a high-quality image, the input image data provided to the display device must match the resolution of the display device.

이에 디스플레이 분야에서 디스플레이 장치에 요구되는 해상도는 대부분 미리 규정되며 규칙적으로 증가되고 있다.Accordingly, the resolution required for display devices in the display field is mostly predefined and increasing regularly.

일예로, 도 6에 도시된 바와 같이, Full HD(1920 * 1080) 해상도를 갖는 제1 픽셀 어레이(PXL1)를 픽셀 어레이 유닛(PXLU)이라 할 때, 4K UHD(3840 * 2160) 해상도를 갖는 제2 픽셀 어레이(PXL2)는 4개의 픽셀 어레이 유닛(PXLU)이 2 * 2 매트릭스 패턴으로 배치된 것으로 볼 수 있다.6, when a first pixel array PXL1 having a full HD (1920 * 1080) resolution is referred to as a pixel array unit (PXLU), a pixel array unit having a 4K UHD (3840 * 2160) resolution The two-pixel array PXL2 can be regarded as a four-pixel array unit PXLU arranged in a 2 * 2 matrix pattern.

또한 8K UHD(7680 * 4320) 해상도를 갖는 제3 픽셀 어레이(PXL3)는 16개의 픽셀 어레이 유닛(PXLU)이 4 * 4 매트릭스 패턴으로 배치된 것으로 볼 수 있다.The third pixel array PXL3 having the 8K UHD (7680 * 4320) resolution can be regarded as the 16 pixel array units (PXLU) arranged in the 4 * 4 matrix pattern.

도 5에서는 일예로서, 픽셀 어레이 유닛(PXLU)이 2 * 2 및 4 * 4 매트릭스 패턴으로 배치된 경우를 도시하였으나, 픽셀 어레이 유닛(PXLU)은 다양한 패턴 및 개수로 배치될 수 있다.Although FIG. 5 shows an example in which the pixel array unit PXLU is arranged in a 2 * 2 and 4 * 4 matrix pattern, the pixel array unit PXLU may be arranged in various patterns and numbers.

따라서 다수의 픽셀 어레이 유닛(PXLU)을 서로 인접하여 배치하여, 다양한 해상도 및 크기를 갖는 픽셀 어레이(PXL2, PXL3)를 구성할 수 있다.Therefore, a plurality of pixel array units PXLU can be arranged adjacent to each other to constitute pixel arrays PXL2 and PXL3 having various resolutions and sizes.

즉 마이크로 디스플레이 장치가 다수의 픽셀 어레이 유닛(PXLU)을 서로 인접하여 배치할 수 있다면, 다양한 해상도 및 크기의 영상을 제공할 수 있다.That is, if the micro display device can arrange a plurality of pixel array units (PXLU) adjacent to each other, it is possible to provide images of various resolutions and sizes.

그러나 도 2에 마이크로 디스플레이 장치(200)에서는 픽셀 어레이(PXL)가 배치되는 픽셀 어레이 구역(PAZ)의 외곽에 구동 회로가 배치되는 회로 영역(CZ)이 존재한다.However, in FIG. 2, in the micro display device 200, a circuit area CZ in which a driving circuit is disposed is present outside the pixel array area PAZ in which the pixel array PXL is disposed.

따라서, 도 2의 마이크로 디스플레이 장치(200)는 구조적으로 다수의 픽셀 어레이(PXL)를 인접하여 배치할 수 없다. 즉 도 2에 도시된 픽셀 어레이(PXL)는 픽셀 어레이 유닛(PXLU)으로 이용될 수 없다.Accordingly, the microdisplay device 200 of FIG. 2 can not structurally arrange a plurality of pixel arrays PXL adjacent thereto. That is, the pixel array PXL shown in Fig. 2 can not be used as the pixel array unit PXLU.

도 6은 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 개략적 구조를 나타낸 도면이다.6 is a diagram illustrating a schematic structure of a microdisplay device according to embodiments of the present invention.

도 6을 참조하면, 본 발명의 실시예들에 따른 마이크로 디스플레이 장치(600)는 디스플레이 패널 칩(DPC)과 구동 회로 칩(DCC)을 포함할 수 있다.Referring to FIG. 6, a microdisplay device 600 according to embodiments of the present invention may include a display panel chip (DPC) and a driving circuit chip (DCC).

그리고 디스플레이 패널 칩(DPC)과 구동 유닛(DVU)은 적층된 구조를 갖는다. 구동 회로 칩(DCC)은 도 6에 도시된 바와 같이, 디스플레이 패널 칩(DPC)의 하부에 배치될 수 있다.The display panel chip (DPC) and the driving unit (DVU) have a laminated structure. The driving circuit chip DCC may be disposed under the display panel chip DPC, as shown in FIG.

그러나 구동 회로 칩(DCC)은 디스플레이 패널 칩(DPC)의 측면에 배치될 수도 있다.However, the driving circuit chip DCC may be disposed on the side of the display panel chip (DPC).

디스플레이 패널 칩(DPC)은 매트릭스 패턴으로 배열된 다수의 픽셀 어레이 유닛(PXLU)을 포함한다.The display panel chip (DPC) includes a plurality of pixel array units (PXLU) arranged in a matrix pattern.

도 6에서는 일예로 디스플레이 패널 칩(DPC)이 2 * 2개의 픽셀 어레이 유닛(PXLU)을 포함하는 것으로 도시하였으나, 디스플레이 패널 칩(DPC)에 포함되는 픽셀 어레이 유닛(PXLU)의 개수는 마이크로 디스플레이 장치(600)에 요구되는 크기 또는 해상도에 따라 다양하게 조절될 수 있다.6, the display panel chip DPC includes 2 * 2 pixel array units PXLU. However, the number of the pixel array units PXLU included in the display panel chip DPC is not limited to the number of the pixel array units PXLU, And may be variously adjusted according to the size or resolution required for the display device 600.

그리고 다수의 픽셀 어레이 유닛(PXLU)에는 다수의 게이트 라인(GL)과 다수의 데이터 라인(GL) 및 다수의 게이트 라인(GL)과 다수의 데이터 라인(GL)에 의해 정의되는 다수의 서브 픽셀(SP)이 배치된다.The plurality of pixel array units PXLU includes a plurality of gate lines GL and a plurality of data lines GL and a plurality of sub-pixels GL defined by a plurality of gate lines GL and a plurality of data lines GL. SP) are disposed.

여기서 다수의 픽셀 어레이 유닛(PXLU)은 동일한 서브 픽셀 어레이(PXL)로서, 동일한 개수의 서브 픽셀(SP)을 포함한다.Here, the plurality of pixel array units PXLU are the same sub-pixel array PXL, and include the same number of sub-pixels SP.

여기서 다수의 픽셀 어레이 유닛(PXLU) 각각은 실리콘 웨이퍼 상에서 제조 공정(반도체 공정)에 따라 제조된 다이(Die)이며, 일종의 집적회로로 볼 수 있다.Here, each of the plurality of pixel array units (PXLU) is a die manufactured according to a manufacturing process (semiconductor process) on a silicon wafer, and can be regarded as a kind of integrated circuit.

그리고 다수의 픽셀 어레이 유닛(PXLU) 각각은 다수의 게이트 라인과 다수의 데이터 라인에 전기적으로 연결되는 다수의 관통 전극(TSV: through silicon via)을 더 포함한다.Each of the plurality of pixel array units (PXLU) further includes a plurality of through silicon vias (TSV) electrically connected to the plurality of gate lines and the plurality of data lines.

관통 전극(TSV)은 알려진 바와 같이, 실리콘 웨이퍼(silicon wafer)를 관통하는 미세 홀(via) 내부에 전도성 물질(conductive materials)을 충전시켜 구현되어, 칩 내부를 관통하는 전기적 연결 선로이다.As is known, the penetrating electrode (TSV) is an electrical connecting line that is realized by filling conductive materials in a fine hole passing through a silicon wafer and passing through the inside of the chip.

따라서 다수의 관통 전극(TSV)은 다수의 픽셀 어레이 유닛(PXLU) 상에 배치된 다수의 게이트 라인과 다수의 데이터 라인을 다수의 픽셀 어레이 유닛(PXLU)의 하부까지 관통하여 전기적으로 연결해 준다.Accordingly, the plurality of penetrating electrodes TSV electrically connect the plurality of gate lines and the plurality of data lines disposed on the plurality of pixel array units PXLU to the lower portion of the plurality of pixel array units PXLU.

다수의 픽셀 어레이 유닛(PXLU)이 관통 전극(TSV)을 포함함에 따라, 다수의 픽셀 어레이 유닛(PXLU)은 관통 전극(TSV)을 통해 구동 유닛(DVU)과 전기적으로 연결될 수 있다.As the plurality of pixel array units PXLU includes the penetrating electrodes TSV, the plurality of pixel array units PXLU can be electrically connected to the driving units DVU through the penetrating electrodes TSV.

한편, 구동 회로 칩(DCC)은 디스플레이 패널 칩(DPC)에 포함된 다수의 픽셀 어레이 유닛(PXLU)에 대응하는 다수의 구동 유닛(DVU)을 포함할 수 있다.The driving circuit chip DCC may include a plurality of driving units DVU corresponding to the plurality of pixel array units PXLU included in the display panel chip DPC.

다수의 구동 유닛(DVU)은 다수의 픽셀 어레이 유닛(PXLU)과 동일한 크기 및 개수로 구비되고, 대응하는 픽셀 어레이 유닛(PXLU)의 하부에 배치된다.The plurality of drive units DVU are provided in the same size and number as the plurality of pixel array units PXLU and are disposed under the corresponding pixel array units PXLU.

그리고 픽셀 어레이 유닛(PXLU)과 마찬가지로, 다수의 구동 유닛(DVU) 또한 실리콘 웨이퍼 상에서 제조 공정(반도체 공정)에 따라 제조된 다이(Die)이며, 일종의 집적회로로 볼 수 있다.Like the pixel array unit PXLU, a plurality of drive units DVU are dies manufactured according to a manufacturing process (semiconductor process) on a silicon wafer, and can be regarded as a kind of integrated circuit.

다수의 구동 유닛(DVU)은 대응하는 픽셀 어레이 유닛(PXLU)에 배치된 다수의 게이트 라인(GL) 및 다수의 데이터 라인(DL)을 구동하기 위한 적어도 하나의 게이트 구동회로(GDC) 및 소스 구동회로(SDC)를 포함할 수 있다.The plurality of driving units DVU includes a plurality of gate lines GL arranged in a corresponding pixel array unit PXLU and at least one gate driving circuit GDC for driving a plurality of data lines DL, 0.0 > (SDC). ≪ / RTI >

그리고 다수의 구동 유닛(DVU)은 적어도 하나의 게이트 구동회로(GDC) 및 소스 구동회로(SDC)에 전기적으로 연결되는 다수의 접속 포트(PRT)를 포함할 수 있다.The plurality of driving units DVU may include a plurality of connection ports PRT electrically connected to the at least one gate driving circuit GDC and the source driving circuit SDC.

다수의 접속 포트(PRT)는 대응하는 픽셀 어레이 유닛(PXLU)의 관통 전극들(TSV)과 정렬(align)되어 구 배치되는 도전성 범프(conductive bump), 소더 볼(solder ball) 또는 도전성 스페이서(conductive spacer) 중 적어도 하나로 구현되어, 구동 유닛(DVU)의 적어도 하나의 게이트 구동회로(GDC) 및 소스 구동회로(SDC)를 픽셀 어레이 유닛(PXLU)의 관통 전극들(TSV)과 전기적으로 연결한다.The plurality of connection ports PRT may be a conductive bump arranged in alignment with the through electrodes TSV of the corresponding pixel array unit PXLU, a solder ball or a conductive spacer spacer electrically connects the at least one gate drive circuit GDC and the source drive circuit SDC of the drive unit DVU to the penetrating electrodes TSV of the pixel array unit PXLU.

즉 다수의 구동 유닛(DVU)은 다수의 접속 포트(PRT) 및 다수의 관통 전극(TSV)을 통해, 픽셀 어레이 유닛(PXLU)의 다수의 게이트 라인(GL) 및 다수의 데이터 라인(DL)을 구동할 수 있다.A plurality of drive units DVU are connected to a plurality of gate lines GL and a plurality of data lines DL of the pixel array unit PXLU through a plurality of connection ports PRT and a plurality of through electrodes TSV. Can be driven.

또한 다수의 구동 유닛(DVU)은 다수의 관통 전극 또는 다수의 패드를 더 포함하여 외부의 장치와 연결될 수 있다.In addition, the plurality of driving units (DVU) may further include a plurality of through electrodes or a plurality of pads and may be connected to an external device.

한편, 다수의 구동 유닛(DVU)은 적어도 하나의 게이트 구동회로(GDC) 및 적어도 하나의 소스 구동회로(SDC)를 제어하기 위한 컨트롤러(CONT)를 더 포함할 수 있다.Meanwhile, the plurality of driving units DVU may further include a controller CONT for controlling at least one gate driving circuit GDC and at least one source driving circuit SDC.

컨트롤러(CONT)는 다수의 관통 전극 또는 다수의 패드를 통해 외부의 장치로부터 입력 영상 데이터를 수신하고, 수신된 입력 영상 데이터에 따라 적어도 하나의 게이트 구동회로(GDC) 및 적어도 하나의 소스 구동회로(SDC)를 제어할 수 있다.The controller CONT receives input image data from an external device through a plurality of through electrodes or a plurality of pads, and controls at least one gate driving circuit GDC and at least one source driving circuit SDC).

이때, 입력 영상 데이터는 마이크로 디스플레이 장치(600)에서 표출할 전체 영상에 대한 입력 영상 데이터 중 분할된 일부일 수 있다. 즉 다수의 구동 유닛(DVU) 각각의 컨트롤러(CONT)는 분할 입력 영상 데이터를 수신하여, 적어도 하나의 게이트 구동회로(GDC) 및 적어도 하나의 소스 구동회로(SDC)를 제어할 수 있다.At this time, the input image data may be a part of the input image data for the whole image to be displayed in the micro display device 600. [ That is, the controller CONT of each of the plurality of drive units DVU can receive the divided input image data and control at least one gate drive circuit GDC and at least one source drive circuit SDC.

이 경우 마이크로 디스플레이 장치(600)는 별도의 통합 컨트롤러를 더 포함할 수 있다. 통합 컨트롤러는 외부 장치로부터 입력 영상 데이터를 수신하고, 수신된 입력 영상 데이터를 디스플레이 패널 칩(DPC)에 포함된 다수의 픽셀 어레이 유닛(PXLU)의 개수 및 배치 위치에 따라 분할한다. 그리고 분할된 분할 입력 영상 데이터를 각각 픽셀 어레이 유닛(PXLU)에 대응하는 구동 유닛(DVU)으로 전송할 수 있다.In this case, the micro display device 600 may further include a separate integrated controller. The integrated controller receives input image data from an external device and divides the received input image data according to the number and arrangement of a plurality of pixel array units (PXLU) included in the display panel chip (DPC). Then, the divided input image data can be transmitted to a driving unit (DVU) corresponding to the pixel array unit (PXLU).

통합 컨트롤러는 디스플레이 패널 칩(DPC) 또는 구동 회로 칩(DCC)과 마찬가지로, 실리콘 기판 상에 배치된 반도체 칩으로 구현될 수도 있으나, 다수의 구동 유닛(DVU)의 관통 전극 또는 패드와 전기적으로 연결되는 별도의 회로로 구현될 수도 있다.The integrated controller, like the display panel chip (DPC) or the driving circuit chip (DCC), may be implemented as a semiconductor chip disposed on a silicon substrate, but may be electrically connected to the penetrating electrodes or pads of the plurality of driving units It may be implemented as a separate circuit.

또한 다수의 구동 유닛(DVU)에 컨트롤러가 포함되지 않는 경우, 통합 컨트롤러는 다수의 구동 유닛(DVU)의 관통 전극 또는 패드를 통해, 적어도 하나의 게이트 구동회로(GDC) 및 적어도 하나의 소스 구동회로(SDC)를 직접 제어할 수도 있다.Also, in the case where a controller is not included in a plurality of drive units (DVU), the integrated controller is connected to at least one gate drive circuit (GDC) and at least one source drive circuit (SDC) may be directly controlled.

결과적으로, 도 6에 도시된 본 발명의 실시예들에 따른 마이크로 디스플레이 장치(600)는 영상을 표출하기 위한 구성과, 이를 제어하기 위한 구성을 구분하여 별도로 배치할 수 있도록 함으로써, 영상을 표출하기 위한 구성인 디스플레이 패널 칩(DPC)에 다수의 픽셀 어레이 유닛(PXLU)이 서로 인접하여 배치될 수 있도록 한다.As a result, the micro display device 600 according to the embodiments of the present invention shown in FIG. 6 can separate the configuration for displaying images and the configuration for controlling the images separately, A plurality of pixel array units PXLU can be disposed adjacent to each other on a display panel chip DPC.

그리고 다수의 구동 유닛(DVU)을 포함하는 구동 회로 칩(DCC)이 대응하는 다수의 픽셀 어레이 유닛(PXLU)을 제어할 수 있도록 함으로써, 다수의 픽셀 어레이 유닛(PXLU)이 다양한 패턴으로 조합되어 배치되더라도, 배치 위치에 따른 영상을 표출할 수 있도록 한다.A plurality of pixel array units PXLU can be combined and arranged in various patterns by allowing a driving circuit chip DCC including a plurality of driving units DVU to control a corresponding plurality of pixel array units PXLU It is possible to display an image according to the arrangement position.

따라서 도 6의 마이크로 디스플레이 장치(600)는 다수의 픽셀 어레이 유닛(PXLU)를 다양한 패턴 및 개수로 조합하여 배치할 수 있어, 다양한 해상도 및 크기의 영상을 표출할 수 있다.Accordingly, the microdisplay device 600 of FIG. 6 can arrange a plurality of pixel array units (PXLU) in various patterns and numbers in combination, and can display images of various resolutions and sizes.

도 7은 도 6의 디스플레이 패널 칩(DPC)의 구조를 개략적으로 나타낸 도면이고, 도 8은 도 6의 구동 회로 칩(DCC)의 구조를 개략적으로 나타낸 도면이다.FIG. 7 is a view schematically showing the structure of the display panel chip (DPC) of FIG. 6, and FIG. 8 is a view schematically showing the structure of the driving circuit chip DCC of FIG.

도 5 및 도 6에서는 다수의 픽셀 어레이 유닛(PXLU)을 인접하여 배치함으로써, 마이크로 디스플레이 장치(600)가 다양한 해상도 및 크기의 영상을 표출할 수 있도록 하였다.In FIGS. 5 and 6, a plurality of pixel array units (PXLUs) are disposed adjacent to each other so that the microdisplay device 600 can display images of various resolutions and sizes.

그러나 실리콘 웨이퍼 상에서 반도체 다이 형태로 제조되고, 소잉(sawing)되어 분리된 다수의 픽셀 어레이 유닛(PXLU)을 인접하여 배치하는 것은 매우 어렵다.However, it is very difficult to arrange a plurality of pixel array units PXLU that are manufactured in the form of semiconductor dies on a silicon wafer and are sawed and separated.

특히 인접한 픽셀 어레이 유닛(PXLU)들 사이의 간격이나 위치를 정밀하게 조절하여 정확한 위치에 배치하는 것은 매우 어렵다.Especially, it is very difficult to precisely adjust the spacing or position between adjacent pixel array units (PXLUs) and to arrange them at correct positions.

만일 픽셀 어레이 유닛(PXLU)의 배치 위치 및 방향이 정확하게 정렬되지 않으면, 각 픽셀 어레이 유닛(PXLU)에서 표출되는 영상들 또한 정확히 정렬되지 않는다.If the arrangement position and direction of the pixel array unit PXLU are not accurately aligned, the images displayed in each pixel array unit PXLU are also not accurately aligned.

또한 인접하여 배치되는 픽셀 어레이 유닛(PXLU) 사이의 간격을 줄이는 데에도 한계가 있다.There is also a limitation in reducing the interval between adjacent pixel array units (PXLU).

이러한 문제는 마이크로 디스플레이 장치(600)에서 표출되는 전체 영상을 하나의 영상으로 인식하기 어렵도록 하고, 마이크로 디스플레이 장치(600)는 고품질의 영상을 표출할 수 없게 된다. This problem makes it difficult to recognize the whole image displayed in the micro display device 600 as one image, and the micro display device 600 can not display a high quality image.

뿐만 아니라, 다수의 픽셀 어레이 유닛(PXLU)이 균일한 높이로 배치되지 않는 경우, 즉, 픽셀 어레이 유닛(PXLU)의 표면 높이가 균일하지 않게 배치되는 경우에도, 마이크로 디스플레이 장치(600)는 고품질의 영상을 표출할 수 없다.In addition, even when the plurality of pixel array units PXLU are not arranged at a uniform height, that is, even when the surface height of the pixel array unit PXLU is not uniformly arranged, The image can not be displayed.

이에 본 발명의 실시예들은 도 7에 도시된 바와 같이, 다수의 픽셀 어레이 유닛(PXLU)이 제조된 픽셀 어레이 유닛 웨이퍼(PXLU wafer)에서, 마이크로 디스플레이 장치(600)에 요구되는 크기 또는 해상도에 대응하는 M * N(여기서 M, N은 자연수)개의 픽셀 어레이 유닛(PXLU)을 그룹 단위로 소잉하여, 디스플레이 패널 칩(DPC)을 획득한다.7, the embodiments of the present invention correspond to the size or resolution required for the microdisplay device 600 in the pixel array unit wafer (PXLU wafer) on which a plurality of pixel array units (PXLUs) are fabricated (M, N is a natural number) pixel array units (PXLU) arranged in a group unit to acquire a display panel chip (DPC).

다만, M * N개의 픽셀 어레이 유닛(PXLU)을 그룹 단위로 소잉하는 경우, 디스플레이 패널 칩(DPC)의 크기가 증가된 것과 동일하기 때문에 수율이 낮아질 수 있다.However, when the M * N pixel array units (PXLU) are sown in groups, the yield may be lowered because the size of the display panel chip (DPC) is increased.

그러나, 픽셀 어레이 유닛(PXLU)은 각각 개별 구동되는 반도체 다이이다. 따라서 픽셀 어레이 유닛 웨이퍼(PXLU wafer) 상에서 특정 픽셀 어레이 유닛(PXLU)에 불량이 발생된 것으로 판별되는 경우, 불량 픽셀 어레이 유닛(PXLU)이 포함되지 않도록, M * N개의 픽셀 어레이 유닛(PXLU)을 소잉할 수 있다.However, the pixel array unit PXLU is a semiconductor die that is individually driven. Therefore, when it is determined that a specific pixel array unit PXLU is defective on the pixel array unit wafer (PXLU wafer), the M * N pixel array units PXLU are arranged so that the defective pixel array unit PXLU is not included. Can be sowed.

따라서 디스플레이 패널 칩(DPC)이 단일의 반도체 다이로 제조되는 경우보다 수율을 높일 수 있다.Therefore, the yield of the display panel chip (DPC) can be increased compared with the case where the display panel chip (DPC) is manufactured by a single semiconductor die.

또한 픽셀 어레이 유닛 웨이퍼(PXLU wafer) 상에서 M * N개의 픽셀 어레이 유닛(PXLU) 그룹에 포함되지 않는 개별 픽셀 어레이 유닛(PXLU)은 보다 낮은 해상도를 요구하는 마이크로 디스플레이 장치에 이용될 수 있다. 즉 개별 픽셀 어레이 유닛(PXLU)을 재활용할 수 있어, 생산성을 높일 수 있으며, 제조 비용을 저감할 수 있다.Also, individual pixel array units (PXLUs) not included in a group of M * N pixel array units (PXLU) on a pixel array unit wafer (PXLU wafer) can be used in microdisplay devices requiring lower resolution. That is, the individual pixel array unit PXLU can be recycled, so that the productivity can be increased and the manufacturing cost can be reduced.

도 7에서는 도 6을 참조하여, 디스플레이 패널 칩(DPC)이 2 * 2개의 픽셀 어레이 유닛(PXLU)를 포함하는 것으로 가정하였으나, 이에 한정되지 않는다.In FIG. 7, it is assumed that the display panel chip (DPC) includes 2 * 2 pixel array units (PXLU), but it is not limited thereto.

도 7에 도시된 바와 같이, 다수의 픽셀 어레이 유닛(PXLU)은 실리콘 웨이퍼인 픽셀 어레이 유닛 웨이퍼(PXLU wafer)에서 이미 정렬된 상태로 제조된다.As shown in Fig. 7, a plurality of pixel array units (PXLU) are manufactured in a state of being already aligned in a pixel array unit wafer (PXLU wafer) which is a silicon wafer.

일반적으로는 제조된 다수의 픽셀 어레이 유닛(PXLU)을 각각 개별적으로 소잉하여 이용하지만, 본 발명의 실시예들에서는 이를 개별적으로 소잉하지 않고, M * N개의 픽셀 어레이 유닛(PXLU)을 그룹 단위로 소잉함으로써, M * N개의 픽셀 어레이 유닛(PXLU)에 대한 정렬 공정을 제거할 수 있다.Generally, a plurality of manufactured pixel array units (PXLU) are individually sown and used. In the embodiments of the present invention, however, M * N pixel array units (PXLU) By doing so, the alignment process for the M * N pixel array units (PXLU) can be eliminated.

또한 M * N개의 픽셀 어레이 유닛(PXLU)이 동일한 픽셀 어레이 유닛 웨이퍼 상에 배치된 상태이므로, 픽셀 어레이 유닛(PXLU) 간의 높이 또한 균일한 상태이다.Also, since the M * N pixel array units PXLU are arranged on the same pixel array unit wafer, the height between the pixel array units PXLU is also in a uniform state.

비록 M * N개의 픽셀 어레이 유닛(PXLU) 사이에는 개별 픽셀 어레이 유닛(PXLU)을 소잉하기 위한 여백 공간인 스크라이브 라인(Scribe Line)(SCL)이 존재하지만, 이는 물리적으로 분리된 다수의 픽셀 어레이 유닛(PXLU)를 재배치하는 방식에 비해 매우 좁은 간격이다.Although there is a scribe line (SCL), which is blank space for sowing the individual pixel array units PXLU, between the M * N pixel array units PXLU, (PXLU) is a very narrow interval compared to the relocation method.

즉 본 발명의 실시예들에서는 픽셀 어레이 유닛 웨이퍼(PXLU wafer)에서 다수의 픽셀 어레이 유닛(PXLU)을 개별적으로 소잉하지 않고, 필요로 하는 M * N개의 픽셀 어레이 유닛(PXLU)을 그룹 단위로 소잉함으로써, 오히려 M * N개의 픽셀 어레이 유닛(PXLU) 사이의 간격을 더욱 좁힐 수 있다.That is, according to the embodiments of the present invention, the required number of M * N pixel array units (PXLU) are grouped in a group unit without individually sowing the plurality of pixel array units (PXLU) in the pixel array unit wafer The interval between the M * N pixel array units PXLU can be further narrowed.

일예로 픽셀 어레이 유닛(PXLU) 각각의 가로 및 세로 크기는 수 cm 일 수 있으며, 스크라이브 라인(SCL)의 폭은 수십 μm 일 수 있다.For example, the horizontal and vertical sizes of each pixel array unit PXLU may be several centimeters, and the width of the scribe line SCL may be several tens of micrometers.

결과적으로 별도의 정렬 공정없이 마이크로 디스플레이 장치(600)가 고품질의 영상을 표출할 수 있도록 한다.As a result, the microdisplay device 600 can display a high-quality image without a separate alignment process.

그리고 M * N개의 픽셀 어레이 유닛(PXLU)은 픽셀 어레이 구역(PAZ)과 관통 구역(TSVZ)을 포함할 수 있다.And the M * N pixel array units PXLU may include a pixel array region PAZ and a through region TSVZ.

픽셀 어레이 구역(PAZ)에는 상기한 바와 같이, 다수의 게이트 라인 및 다수의 데이터 라인에 의해 정의되는 다수의 서브 픽셀(SP)가 배열될 수 있다.As described above, a plurality of subpixels SP defined by a plurality of gate lines and a plurality of data lines may be arranged in the pixel array region PAZ.

관통 구역(TSVZ)은 픽셀 어레이 구역(PAZ)의 외곽 영역에 배치될 수 있다. 일예로 관통 구역(TSVZ)은 픽셀 어레이 구역(PAZ)의 한 측 또는 두 측 또는 세 측에 존재할 수도 있고, 픽셀 어레이 구역(PAZ)의 외곽을 둘러싸면서 존재할 수도 있다.The penetration area TSVZ may be disposed in the outer area of the pixel array area PAZ. For example, the penetration zone TSVZ may be on one or both sides or three sides of the pixel array zone PAZ, and may surround the periphery of the pixel array zone PAZ.

관통 구역에는 다수의 게이트 라인과 다수의 데이터 라인에 전기적으로 연결되는 다수의 관통 전극(TSV)이 배치된다.A plurality of through electrodes (TSV) electrically connected to a plurality of gate lines and a plurality of data lines are disposed in the through regions.

여기서 다수의 관통 전극은 연결되는 선로에 따라 게이트 관통 전극과 데이터 관통 전극으로 구분될 수 있다.Here, the plurality of through electrodes may be divided into the gate through electrode and the data through electrode according to the connected line.

이에 관통 구역은 다수의 관통 전극 중 다수의 게이트 라인과 연결되는 다수의 게이트 관통 전극이 배치되는 적어도 하나의 게이트 관통 구역(GTSVZ)와 다수의 관통 전극 중 다수의 데이터 라인과 연결되는 다수의 데이터 관통 전극이 배치되는 적어도 하나의 소스 관통 구역(STSVZ)을 포함할 수 있다.The through-hole includes at least one gate penetration area (GTSVZ) in which a plurality of gate penetration electrodes connected to a plurality of gate lines of the plurality of penetration electrodes are disposed, and a plurality of data penetrations And at least one source through region (STSVZ) through which the electrodes are disposed.

적어도 하나의 게이트 관통 구역(GTSVZ)은 픽셀 어레이 구역(PAZ)을 기준으로 일 측에만 존재할 수도 있고, 양 측(좌측과 우측 또는 상측과 하측) 모두에 존재할 수도 있다.At least one gate penetration zone GTSVZ may be present on only one side relative to the pixel array zone PAZ, or on both sides (left and right or top and bottom).

또한 적어도 하나의 소스 관통 구역(STSVZ)은 픽셀 어레이 구역(PAZ)을 기준으로 일 측에만 존재할 수도 있고, 양 측(좌측과 우측 또는 상측과 하측) 모두에 존재할 수도 있다.Also, at least one source through region STSVZ may exist only on one side with respect to the pixel array region PAZ, or on both sides (left side and right side or upper side and lower side).

즉 적어도 하나의 게이트 관통 구역(GTSVZ)은, 픽셀 어레이 구역(PAZ) 외곽 영역에서 다수의 게이트 라인(GL)이 연장되는 제1 방향측에 배치되고, 적어도 하나의 소스 관통 구역(STSVZ)은, 픽셀 어레이 구역(PAZ) 외곽 영역에서 다수의 데이터 라인(DL)이 연장되는 제2 방향측에 배치될 수 있다.In other words, the at least one gate penetration area GTSVZ is arranged on the first direction side in which a plurality of gate lines GL extend in the pixel array area PAZ outer area, and at least one source penetration area STSVZ, And may be disposed on the second direction side in which a plurality of data lines DL extend in the outer area of the pixel array region PAZ.

게이트 관통 구역(GTSVZ) 및 소스 관통 구역(STSVZ)의 개수 및 배치 위치는 대응하는 구동 유닛(DVU)의 회로 구역(CZ)에 배치된 적어도 하나의 게이트 드라이버 회로(GDC)와 적어도 하나의 소스 드라이버 회로(SDC)의 개수 및 배치 위치에 따라 결정될 수 있다.The number and location of the gate penetration area GTSVZ and the source penetration area STSVZ are determined by at least one gate driver circuit GDC disposed in the circuit area CZ of the corresponding drive unit DVU, May be determined according to the number and location of the circuits (SDC).

도 8에서 구동 회로 칩(DCC)은 2 * 2개의 픽셀 어레이 유닛(PXLU)를 포함하는 디스플레이 패널 칩(DPC)에 대응하여, 2 * 2개의 구동 유닛(DVU)을 포함한다.8, the driving circuit chip DCC includes 2 * 2 driving units (DVU) corresponding to the display panel chips DPC including 2 * 2 pixel array units PXLU.

그리고 구동 유닛(DVU) 또한 실리콘 웨이퍼인 구동 유닛 웨이퍼(DVU wafer)에서 이미 정렬된 상태로 제조되고, M * N개의 구동 유닛(DVU)을 그룹 단위로 소잉하여 획득될 수 있다.The drive unit (DVU) is also manufactured in an aligned state on a drive unit wafer (DVU wafer), which is a silicon wafer, and can be obtained by sowing M * N drive units (DVU) in groups.

그리고 M * N개의 구동 유닛(DVU)은 회로 구역(CZ)과 접속 구역(CPZ)을 포함할 수 있다.And M * N drive units (DVU) may include a circuit zone CZ and a connection zone CPZ.

여기서 접속 구역(CPZ)은 일예로 회로 구역(CZ)의 한 측 또는 두 측 또는 세 측에 존재할 수도 있고, 회로 구역(CZ)의 외곽을 둘러싸면서 존재할 수도 있다.Here, the connection area CPZ may exist on one side or two sides or three sides of the circuit area CZ, for example, and may surround the periphery of the circuit area CZ.

다만 접속 구역(CPZ)은 대응하는 픽셀 어레이 유닛(PXLU)의 관통 구역(TSVZ)의 위치에 대응하는 위치에 배치된다.However, the connection area CPZ is disposed at a position corresponding to the position of the through region TSVZ of the corresponding pixel array unit PXLU.

회로 구역(CZ)에는 다수의 게이트 라인(GL) 및 다수의 데이터 라인(DL)을 구동하기 위한 구동 회로(DRV)가 배치된다.In the circuit region CZ, a plurality of gate lines GL and a plurality of driving circuits DRV for driving the plurality of data lines DL are arranged.

그리고 접속 구역(CPZ)에는 다수의 관통 전극과 회로 구역(CZ)에 배치된 구동 회로(DRV)를 전기적으로 연결하는 다수의 접속 포트(PRT)가 배치된다.In the connection area CPZ, a plurality of connection ports PRT electrically connecting the plurality of through electrodes to the driving circuit DRV arranged in the circuit area CZ are arranged.

여기서 다수의 접속 포트(PRT)는 구동 유닛(DVU) 상에 관통전극들과 정렬(align)되어 배치되는 도전성 범프(conductive bump), 소더 볼(solder ball) 또는 도전성 스페이서(conductive spacer) 중 적어도 하나로 구현될 수 있다.Wherein the plurality of connection ports PRT are connected to at least one of a conductive bump, a solder ball or a conductive spacer arranged in alignment with the penetrating electrodes on the driving unit DVU Can be implemented.

따라서 다수의 접속 포트(PRT)는 도 6에 도시된 바와 같이, 대응하는 픽셀 어레이 유닛(PXLU)의 관통 전극과 구동 유닛(DVU)을 전기적으로 연결할 수 있다.Accordingly, the plurality of connection ports PRT can electrically connect the driving unit (DVU) to the through electrodes of the corresponding pixel array unit PXLU, as shown in Fig.

한편 접속 구역(CPZ)은, 적어도 하나의 게이트 관통 구역(GTSVZ)에 대응하는 위치에 배치되는 적어도 하나의 게이트 접속 구역(GCPZ)과, 적어도 하나의 소스 관통 구역(STSVZ)에 대응하는 위치에 배치되는 적어도 하나의 소스 접속 구역(SCPZ)을 포함할 수 있다.The connection zone CPZ is provided with at least one gate connection zone GCPZ arranged at a position corresponding to at least one gate passage zone GTSVZ and at least one gate connection zone GCPZ arranged at a position corresponding to at least one source passage zone STSVZ And at least one source connection area (SCPZ).

도 8에 도시된 바와 같이, 구동 회로 칩(DCC)이 M * N개의 픽셀 어레이 유닛(PXLU)을 포함하는 디스플레이 패널 칩(DPC)에 대응하여, M * N개의 구동 유닛(DVU)을 포함함에 따라, 구동 회로 칩(DCC)의 M * N개의 구동 유닛(DVU)은 M * N개의 픽셀 어레이 유닛(PXLU)을 개별적으로 구동할 수 있다.8, the driving circuit chip DCC corresponds to a display panel chip DPC including M * N pixel array units PXLU, and includes M * N driving units DVU Accordingly, the M * N driving units DVU of the driving circuit chip DCC can individually drive the M * N pixel array units PXLU.

도 9는 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 다른 구조를 나타낸 도면이다.9 is a view illustrating another structure of a microdisplay device according to embodiments of the present invention.

도 6의 마이크로 디스플레이 장치(600)에서는 구동 회로 칩(DCC)의 M * N개의 구동 유닛(DVU)이 디스플레이 패널 칩(DPC)의 대응하는 픽셀 어레이 유닛(PXLU)을 개별 제어할 수 있다.In the microdisplay device 600 of FIG. 6, the M * N driving units DVU of the driving circuit chip DCC can individually control the corresponding pixel array units PXLU of the display panel chip DPC.

그러나 경우에 따라서는 M * N개의 구동 유닛(DVU)이 연계하여 구동되어야 할 수 있다.However, in some cases, M * N drive units (DVU) may be driven in conjunction.

일예로 M * N개의 픽셀 어레이 유닛(PXLU)에 표출될 영상의 타이밍을 조절하기 위해, M * N개의 구동 유닛(DVU)은 인접한 구동 유닛(DVU)의 동작 타이밍을 확인해야 할 수 있다.For example, in order to adjust the timing of the image to be displayed on the M * N pixel array units PXLU, the M * N driving units DVU may have to check the operation timing of the adjacent driving units DVU.

이런 경우, M * N개의 구동 유닛(DVU) 사이를 전기적으로 연결하기 위한 수단이 더 필요하다.In this case, a means for electrically connecting the M * N drive units (DVU) is further needed.

이에 도 9의 마이크로 디스플레이 장치(900)는 인터포저(interposer)(ITP)를 더 포함한다.The microdisplay device 900 of FIG. 9 further includes an interposer (ITP).

일반적으로 인터포저(ITP)는 단일 패키지 내에 다수의 반도체 다이들 사이 또는 반도체 다이와 외부 장치들 사이의 전기적 연결 용이하게 하기 위한 용도로 이용되며, 내부에 다수의 재배선 라인(Redistribution Line)이 배치될 수 있다.In general, an interposer (ITP) is used for facilitating electrical connection between a plurality of semiconductor dies or between a semiconductor die and external devices in a single package, and a plurality of redistribution lines are disposed therein .

그리고 도 9에 도시된 마이크로 디스플레이 장치(900)에서 인터포저(ITP)는 다수의 구동 재배선 라인(DVRDL) 및 다수의 게이트/데이터 재배선 라인(GDRLD)등이 배치될 수 있다.In the microdisplay device 900 shown in FIG. 9, a plurality of drive rewiring lines DVRDL and a plurality of gate / data rewiring lines GDRLD may be disposed in the interposer ITP.

여기서 다수의 게이트/데이터 재배선 라인(GDRLD)은 M * N개의 픽셀 어레이 유닛(PXLU) 중 서로 인접하여 배치된 픽셀 어레이 유닛(PXLU)의 게이트 라인(GL)들을 서로 전기적으로 연결하거나, 데이터 라인(DL)들을 서로 전기적으로 연결한다.The plurality of gate / data rewiring lines GDRLD electrically connect the gate lines GL of the pixel array unit PXLU disposed adjacent to each other among the M * N pixel array units PXLU, (DL) are electrically connected to each other.

이렇게 인접하여 배치된 픽셀 어레이 유닛(PXLU)의 게이트 라인(GL)들 및 데이터 라인(DL)들이 다수의 게이트/데이터 재배선 라인(GDRLD)을 통해 연결되면, M * N개의 픽셀 어레이 유닛(PXLU)의 게이트 라인(GL)들 및 데이터 라인(DL)들이 서로 연계되어 구동된다.When the gate lines GL and the data lines DL of the adjacent pixel array units PXLU are connected through the plurality of gate / data redistribution lines GDRLD, the M * N pixel array units PXLU The gate lines GL and the data lines DL are driven in association with each other.

즉 도 9의 마이크로 디스플레이 장치(900)는 M * N개의 픽셀 어레이 유닛(PXLU) 각각이 개별 회로로 제조되었음에도, M * N개의 픽셀 어레이 유닛(PXLU) 크기에 대응하는 단일 디스플레이 패널 칩(DPC)을 구동하는 것과 동일한 방식으로 구동할 수 있다.That is, the microdisplay device 900 of FIG. 9 has a single display panel chip (DPC) corresponding to a size of M * N pixel array units (PXLU), although each of the M * N pixel array units (PXLU) As shown in Fig.

일예로, 게이트 구동 회로(GDC)가 M * N개의 픽셀 어레이 유닛(PXLU) 중 하나의 픽셀 어레이 유닛(PXLU)의 게이트 라인(GL)을 구동하는 경우, 게이트/데이터 재배선 라인(GDRLD)을 통해 연결된 다른 픽셀 어레이 유닛(PXLU)의 게이트 라인(GL)이 함께 구동될 수 있다.For example, when the gate drive circuit GDC drives the gate line GL of one pixel array unit PXLU of the M * N pixel array units PXLU, the gate / data rewiring line GDRLD The gate lines GL of the other pixel array units PXLU connected thereto can be driven together.

즉 단일 디스플레이 장치를 구동하는 방식과 동일한 방식으로 디스플레이 패널 칩(DPC)을 구동할 수 있다.That is, the display panel chip (DPC) can be driven in the same manner as the method of driving a single display device.

다만, 도 9에 도시된 바와 같이, 디스플레이 패널 칩(DPC)는 구동 회로 칩(DCC)의 상부에 배치되므로, 인터포저(ITP) 내에 배치되는 게이트/데이터 재배선 라인(GDRLD)에 직접 연결될 수 없다.9, since the display panel chip DPC is disposed on the driving circuit chip DCC, the display panel chip DPC can be directly connected to the gate / data rewiring line GDRLD disposed in the interposer ITP. none.

이에 도 9에서는 구동 유닛(DVU)에도 픽셀 어레이 유닛(PXLU)의 관통 전극(TSV)에 대응하는 관통 전극(TSV)를 배치함으로써, 픽셀 어레이 유닛(PXLU)의 게이트 라인(GL) 또는 데이터 라인(DL)이 픽셀 어레이 유닛(PXLU)과 구동 유닛(DVU)의 관통 전극(TSV) 및 게이트/데이터 재배선 라인(GDRLD)을 통해 연결될 수 있도록 하였다.9, a through electrode TSV corresponding to the penetrating electrode TSV of the pixel array unit PXLU is disposed in the driving unit DVU, so that the gate line GL or data line GL of the pixel array unit PXLU DL can be connected to the pixel array unit PXLU through the penetrating electrode TSV and the gate / data rewiring line GDRLD of the driving unit DVU.

한편, 다수의 구동 재배선 라인(DVRDL)은 M * N개의 구동 유닛(DVU)의 구동 회로 사이를 전기적으로 연결한다. 이러한 다수의 구동 재배선 라인(DVRDL)에 의해, 구동 유닛(DVU)은 다른 구동 유닛(DVU)의 동작 상태 또는 타이밍을 판별할 수 있으며, 이로부터 대응하는 픽셀 어레이 유닛(PXLU)을 정확한 타이밍에 구동할 수 있다.On the other hand, the plurality of drive rewiring lines (DVRDL) electrically connect the drive circuits of the M * N drive units (DVU). With this plurality of drive rewiring lines DVRDL, the drive unit DVU can determine the operation state or timing of the other drive units DVU, and from this, the corresponding pixel array unit PXLU can be set at the correct timing Can be driven.

상기에서는 일예로 구동 재배선 라인(DVRDL)의 기능으로 타이밍 제어를 설명하였으나, 이에 한정되지 않는다.In the above description, the timing control has been described as a function of the driving rewiring line (DVRDL). However, the present invention is not limited thereto.

또한 구동 재배선 라인(DVRDL)은 컨트롤러(CONT)가 배치되는 경우, M * N개의 구동 유닛(DVU)과 컨트롤러(CONT)를 전기적으로 연결하기 위해서도 이용될 수 있다.The driving and recharging line DVRDL may also be used to electrically connect the M * N driving units DVU and the controller CONT when the controller CONT is disposed.

도 9에 도시된 마이크로 디스플레이 장치(900)는 다수의 재배선 라인을 포함하는 인터포저(ITP)를 더 포함함으로써, 디스플레이 패널 칩(DPC)의 픽셀 어레이 유닛(PXLU)들과 구동 회로 칩(DCC)의 구동 유닛(DVU)들 및 컨트롤러(CONT)를 필요에 따라 다양하게 연결할 수 있도록 할 수 있다.The microdisplay device 900 shown in FIG. 9 further includes an interposer (ITP) including a plurality of rewiring lines so that the pixel array units PXLUs of the display panel chip DPC and the driving circuit chips DCC The DVUs and the controller CONT can be connected in various ways as required.

도 10은 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 또 다른 구조를 나타낸 도면이다.10 is a view illustrating another structure of a microdisplay device according to embodiments of the present invention.

도 9에서는 디스플레이 패널 칩(DPC)과 구동 회로 칩(DCC) 및 인터포저(ITP)가 적층된 마이크로 디스플레이 장치(900)를 나타내었다.9 shows a microdisplay device 900 in which a display panel chip (DPC), a driving circuit chip (DCC), and an interposer (ITP) are stacked.

이러한 도 9의 마이크로 디스플레이 장치(900)에서는 구동 회로 칩(DCC)가 디스플레이 패널 칩(DPC)를 구동하며, 인터포저(ITP)에는 재배선 라인이 배치되었다.In the microdisplay device 900 of FIG. 9, the driving circuit chip DCC drives the display panel chip DPC, and the rewiring line is disposed in the interposer ITP.

이렇게 재배선 라인이 배치되는 인터포저(ITP)를 수동 인터포저라 한다.The interposer (ITP) in which the redistribution line is disposed is called a manual interposer.

그러나 인터포저(ITP)는 일종의 기능성 패키지 기판으로 실리콘 기판으로 제조될 수 있다. 또한 최근에는 유리 기판으로도 제조될 수 있다. 따라서 인터포저(ITP) 내에도 각종 회로가 배치될 수 있다.However, the interposer (ITP) can be fabricated as a silicon substrate as a kind of functional package substrate. In recent years, it can also be manufactured as a glass substrate. Therefore, various circuits can be arranged in the interposer ITP.

그리고 재배선 라인뿐만 아니라 회로를 포함하는 인터포저를 능동 인터포저라 한다.The interposer including the circuit as well as the rewiring line is called an active interposer.

도 10에서는 능동 인터포저로서 구동 회로(DRV)가 포함된 구동 인터포저(DITP)를 예시하였다.In FIG. 10, a driving interposer (DITP) including a driving circuit (DRV) as an active interposer is illustrated.

구동 회로(DRV)가 구동 인터포저(DITP) 내에 배치되었으므로, 도 10의 마이크로 디스플레이 장치(1000)는 도 9의 마이크로 디스플레이 장치(900)와 달리 구동 회로 칩(DCC)을 포함하지 않는다.Since the driving circuit DRV is disposed in the driving interposer DITP, the microdisplay device 1000 of FIG. 10 does not include the driving circuit chip DCC unlike the microdisplay device 900 of FIG.

여기서 구동 회로(DRV)는 도 9의 구동 회로 칩(DCC)에 포함된 적어도 하나의 게이트 구동 회로(GDC) 및 적어도 하나의 소스 구동 회로(SDC)를 포함할 수 있다.Here, the driving circuit DRV may include at least one gate driving circuit GDC and at least one source driving circuit SDC included in the driving circuit chip DCC of Fig.

그리고 컨트롤러(CONT)를 더 포함할 수 있다.And may further include a controller CONT.

또한 도 10의 구동 인터포저(DITP)는 다수의 접속 포트(PRT)를 포함하여, 픽셀 어레이 칩(PAC)의 관통 전극과 전기적으로 연결 될 수 있다.The driving interposer DITP of FIG. 10 may include a plurality of connection ports PRT and may be electrically connected to the penetrating electrodes of the pixel array chip PAC.

또한 도 9에서와 마찬가지로, 내부에 다수의 재배선 라인(Redistribution Line)이 배치될 수 있다.Also, as in FIG. 9, a plurality of redistribution lines may be disposed inside.

따라서 도 10의 마이크로 디스플레이 장치(1000)는 도 6의 마이크로 디스플레이 장치(600)의 구동 회로 칩(DCC)이 구동 인터포저(DITP)로 대체된 것으로 볼 수 있다.Therefore, the microdisplay device 1000 of FIG. 10 can be regarded as a drive circuit chip DCC of the microdisplay device 600 of FIG. 6 is replaced by a drive interposer (DITP).

그러나 상기한 바와 같이, 구동 인터포저(DITP)는 구동 회로 칩(DCC)과 달리 내부에 다수의 재배선 라인이 더 배치될 수 있음에 따라, 디스플레이 패널 칩(DPC)과 구동 회로(DRV) 내의 적어도 하나의 게이트 구동 회로(GDC), 적어도 하나의 소스 구동 회로(SDC) 및 컨트롤러(CONT) 등을 더욱 용이하게 전기적으로 연결할 수 있다.However, as described above, since the driving interposer DITP can be further provided with a plurality of rearrangement lines, unlike the driving circuit chip DCC, the driving interposer DITP can be disposed within the display panel chip DPC and the driving circuit DRV At least one gate driving circuit (GDC), at least one source driving circuit (SDC), and a controller (CONT) can be electrically connected more easily.

도 11 및 도 12는 도 10은 본 발명의 실시예들에 따른 마이크로 디스플레이 장치의 또 다른 구조를 나타낸 도면이다.11 and 12 are views showing another structure of a microdisplay device according to embodiments of the present invention.

도 6, 도 9 및 도 10에서는 디스플레이 패널 칩(DPC)의 다수의 픽셀 어레이 유닛(PXLU)를 구동하기 위한 구동 회로(DRV)가 디스플레이 패널 칩(DPC)의 하부에 배치되는 구조였다.6, 9, and 10, the driving circuit DRV for driving the plurality of pixel array units PXLU of the display panel chip DPC is disposed below the display panel chip DPC.

그러나 도 11 및 도 12에서는 다수의 픽셀 어레이 유닛(PXLU)를 구동하기 위한 구동 회로(DRV)가 디스플레이 패널 칩(DPC)의 측면에 배치된 마이크로 디스플레이 장치(1100)를 나타낸다.11 and 12 show a microdisplay device 1100 in which a driving circuit DRV for driving a plurality of pixel array units PXLU is disposed on the side of the display panel chip DPC.

도 6, 도 9 및 도 10에 도시된 마이크로 디스플레이 장치(600, 900, 1000)은 다수의 픽셀 어레이 유닛(PXLU)과 구동 회로(DRV)가 수직 방향으로 적층되는 구조이므로, 마이크로 디스플레이 장치(600, 900, 1000)를 소형으로 제작할 수 있다는 장점이 있다.The microdisplay devices 600, 900, and 1000 shown in FIGS. 6, 9, and 10 have a structure in which a plurality of pixel array units PXLU and a driving circuit DRV are vertically stacked, , 900, and 1000) can be manufactured in a small size.

그러나 이러한 수직 적층 방식의 경우, 열 발산이 용이하지 않을 수 있다. 또한 도 10에 도시된 구동 인터포저(DITP)와 같이 능동 인터포저(D)에 구동 회로(DRV)가 포함되는 경우, 다수의 재배선 라인 등으로 인해, 구동 회로(DRV)의 설계가 복잡해 질 수 있다.However, in the case of such a vertical stacking method, heat dissipation may not be easy. In addition, when the active interposer D includes the driving circuit DRV like the driving interposer DITP shown in FIG. 10, the design of the driving circuit DRV becomes complicated due to a plurality of reordering lines or the like .

이에 도 11 및 도 12에 도시된 마이크로 디스플레이 장치(1100)는 구동 회로(DRV)를 디스플레이 패널 칩(DPC)의 측면에 배치함으로써, 열 발산이 과 구동 회로의 설계가 용이하도록 할 수 있다.The microdisplay device 1100 shown in Figs. 11 and 12 can facilitate the design of the heat dissipation overdrive circuit by disposing the drive circuit DRV on the side of the display panel chip (DPC).

이에 도 11 및 도 12의 마이크로 디스플레이 장치(1100)는 디스플레이 패널 칩(DPC)과 다수의 게이트 구동 회로 중 적어도 하나의 게이트 구동 회로를 포함하는 적어도 하나의 게이트 구동 칩(GDVC) 및 다수의 소스 구동 회로 중 적어도 하나의 소스 구동 회로를 포함하는 적어도 하나의 소스 구동 칩(SDVC)을 포함한다.The microdisplay device 1100 of FIGS. 11 and 12 is provided with at least one gate driving chip (GDVC) including a display panel chip (DPC) and at least one gate driving circuit among a plurality of gate driving circuits, And at least one source driver chip (SDVC) including at least one source driver circuit of the circuit.

여기서 적어도 하나의 게이트 구동 칩(GDVC) 및 적어도 하나의 소스 구동 칩(SDVC)은 구동 회로(DRV)의 구성이다.Here, at least one gate drive chip GDVC and at least one source drive chip SDVC constitute a drive circuit DRV.

그리고 적어도 하나의 게이트 구동 칩(GDVC)는 각각 디스플레이 패널 칩(DPC)에서 다수의 게이트 라인이 연장되는 제1 방향측 측면에 배치될 수 있으며, 적어도 하나의 소스 구동 칩은, 디스플레이 패널 칩(DPC)에서 상기 다수의 소스 라인이 연장되는 제2 방향측 측면에 배치될 수 있다.And at least one gate driving chip (GDVC) may be disposed on a side of a first direction in which a plurality of gate lines extend from a display panel chip (DPC), and at least one source driving chip is connected to a display panel chip And the second direction side surface on which the plurality of source lines extend.

여기서 구동 회로(DRV)를 적어도 하나의 게이트 구동 칩(GDVC)과 적어도 하나의 소스 구동 칩(SDVC)으로 분리하여, 각각 디스플레이 패널 칩(DPC)의 제1 방향측 및 제2 방향측에 구분하여 배치하는 것은 다수의 게이트 라인(GL) 및 다수의 데이터 라인(DL)을 용이하게 구동하고, 개별 칩의 크기를 줄여 수율을 높이기 위해서이다.Here, the driving circuit DRV is divided into at least one gate driving chip GDVC and at least one source driving chip SDVC, and the driving circuit DRV is divided into a first direction side and a second direction side of the display panel chip DPC The arrangement is to easily drive a plurality of gate lines GL and a plurality of data lines DL, and to increase the yield by reducing the size of individual chips.

한편, 적어도 하나의 게이트 구동 칩(GDVC)과 적어도 하나의 소스 구동 칩(SDVC)은 다수의 패드 또는 다수의 관통 전극을 포함하여, 디스플레이 패널 칩(DPC)과 전기적으로 연결될 수 있다.At least one gate driver chip (GDVC) and at least one source driver chip (SDVC) may include a plurality of pads or a plurality of through electrodes, and may be electrically connected to the display panel chip (DPC).

도 12에서는 일예로 적어도 하나의 게이트 구동 칩(GDVC)과 적어도 하나의 소스 구동 칩(SDVC)이 다수의 패드와 와이어를 통해 디스플레이 패널 칩(DPC)과 연결되는 것으로 도시하였으나, 상기한 바와 같이 다수의 패드 및 와이어는 다수의 관통 전극으로 대체 될 수 있다.12, at least one gate driving chip GDVC and at least one source driving chip SDVC are connected to the display panel chip DPC through a plurality of pads and wires. However, as described above, The pads and the wires of the electrodes may be replaced by a plurality of through electrodes.

도 12에 도시된 바와 같이, 적어도 하나의 게이트 구동 칩(GDVC)과 적어도 하나의 소스 구동 칩(SDVC)의 패드 또는 관통 전극을 디스플레이 패널 칩(DPC)의 관통 전극을 연결하기 위해, 도 9의 마이크로 디스플레이 장치(900)와 유사하게 다수의 구동 재배선 라인(DVRDL)이 배치된 인터포저(ITP)를 더 포함할 수 있다.As shown in FIG. 12, in order to connect the through electrodes of the display panel chip (DPC) to the pads or through electrodes of at least one gate driving chip (GDVC) and at least one source driving chip (SDVC) And may further include an interposer (ITP) in which a plurality of drive rewiring lines (DVRDLs) are disposed, similar to the micro display device 900. [

다수의 구동 재배선 라인(DVRDL)은 다수의 게이트 구동 재배선 라인(GDVRDL)과 다수의 데이터 구동 재배선 라인(DDVRDL)을 포함할 수 있다.The plurality of drive rewiring lines DVRDL may include a plurality of gate drive rewiring lines GDVRDL and a plurality of data driving rewiring lines DDVRDL.

다수의 게이트 구동 재배선 라인(GDVRDL)은 관통 전극을 통해 적어도 하나의 게이트 구동 칩(GDVC)과 픽셀 어레이 유닛(PXLU)의 다수의 게이트 라인을 연결하고, 다수의 데이터 구동 재배선 라인(DDVRDL)은 관통 전극을 통해 적어도 하나의 소스 구동 칩(SDVC)과 픽셀 어레이 유닛(PXLU)의 다수의 소스 라인을 연결한다.The plurality of gate driving rewiring lines GDVRDL connect the plurality of gate lines of the pixel array unit PXLU to at least one gate driving chip GDVC through the penetrating electrodes and are connected to a plurality of data driving rewiring lines DDVRDL, Connects at least one source driver chip (SDVC) and a plurality of source lines of the pixel array unit (PXLU) through the penetrating electrode.

또한 인터포저(ITP)의 다수의 게이트/데이터 재배선 라인(GDRLD)을 포함할 수 있다.And may include a plurality of gate / data rewiring lines (GDRLD) of the interposer (ITP).

다수의 게이트/데이터 재배선 라인(GDRLD) 중 다수의 게이트 재배선 라인(GDRL)은 다수의 픽셀 어레이 유닛(PXLU) 중 제1 방향으로 인접하여 배치된 픽셀 어레이 유닛(PXLU)들의 다수의 게이트 라인들을 전기적으로 연결한다.A plurality of gate reordering lines GDRL of the plurality of gate / data rewiring lines GDRLD are connected to a plurality of gate lines GDRL of the pixel array units PXLU arranged adjacently in the first direction among the plurality of pixel array units PXLU. Respectively.

그리고 다수의 게이트/데이터 재배선 라인(GDRLD) 중 다수의 데이터 재배선 라인(SDRL)은 다수의 픽셀 어레이 유닛(PXLU) 중 제2 방향으로 인접하여 배치된 픽셀 어레이 유닛(PXLU)들의 다수의 데이터 라인들을 전기적으로 연결한다.A plurality of data rewiring lines SDRL among the plurality of gate / data rewiring lines GDRLD are connected to a plurality of data array units PXLUs arranged adjacent to each other in the second direction among the plurality of pixel array units PXLU Connect the lines electrically.

다수의 게이트 재배선 라인(GDRL) 및 다수의 데이터 재배선 라인(SDRL)이 인접하여 배치된 픽셀 어레이 유닛(PXLU)들의 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)을 연결하는 것은, 디스플레이 패널 칩(DPC)의 제1 방향측 및 제2 방향측에 구분하여 배치된 적어도 하나의 게이트 구동 칩(GDVC)과 적어도 하나의 소스 구동 칩(SDVC)이 다수의 픽셀 어레이 유닛(PXLU)을 포함하는 디스플레이 패널 칩(DPC)을 단일 디스플레이 장치와 동일한 방식으로 구동할 수 있도록 하기 위함이다.The connection of the plurality of gate lines GL and the plurality of data lines DL of the pixel array units PXLU in which the plurality of gate reordering lines GDRL and the plurality of data rewiring lines SDRL are arranged adjacently At least one gate driver chip (GDVC) and at least one source driver chip (SDVC) arranged in a first direction side and a second direction side of the display panel chip (DPC) are connected to a plurality of pixel array units (PXLU) So that the display panel chip DPC can be driven in the same manner as the single display device.

다수의 픽셀 어레이 유닛(PXLU)과 구동 회로(DRV)가 수직 방향으로 적층된 도 6, 도 9 및 도 10의 마이크로 디스플레이 장치(600, 900, 1000)와 달리, 도 11에 도시된 마이크로 디스플레이 장치(1100)에서는 적어도 하나의 게이트 구동 칩(GDVC)과 적어도 하나의 소스 구동 칩(SDVC)이 다수의 픽셀 어레이 유닛(PXLU)을 개별적으로 구동하기 어려운 구조이다.Unlike the microdisplay devices 600, 900, and 1000 of FIGS. 6, 9, and 10 in which a plurality of pixel array units PXLU and a drive circuit DRV are stacked in the vertical direction, At least one gate driving chip GDVC and at least one source driving chip SDVC are difficult to individually drive a plurality of pixel array units PXLU in the pixel array unit 1100. [

이에 도 11 및 도 12에 도시된 바와 같이, 인접한 픽셀 어레이 유닛(PXLU)들의 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)을 상호 연결하면, 다수의 픽셀 어레이 유닛(PXLU) 각각에 대한 구분 없이 디스플레이 패널 칩(DPC)을 단일 디스플레이 장치와 동일한 방식으로 구동할 수 있다.11 and 12, when a plurality of gate lines GL and a plurality of data lines DL of the adjacent pixel array units PXLU are interconnected, a plurality of data lines DL are connected to each of the plurality of pixel array units PXLU The display panel chip (DPC) can be driven in the same manner as the single display device.

그리고 도 11에 도시된 바와 같이, 마이크로 디스플레이 장치(1100)는 적어도 하나의 게이트 구동 칩(GDVC)과 적어도 하나의 소스 구동 칩(SDVC)을 제어하기 위한 통합 컨트롤러(CONT)를 더 포함할 수 있다.11, the micro display device 1100 may further include an integration controller CONT for controlling at least one gate drive chip GDVC and at least one source drive chip SDVC .

여기서 통합 컨트롤러(CONT)는 실리콘 기판 상에서 제조된 컨트롤 칩으로 구현되거나, 별도의 외부 회로로 구현될 수 있다.Here, the integrated controller CONT may be implemented as a control chip manufactured on a silicon substrate, or may be implemented as a separate external circuit.

통합 컨트롤러(CONT)가 컨트롤 칩으로 구현되는 경우, 컨트롤 칩은 적어도 하나의 게이트 구동 칩(GDVC)과 적어도 하나의 소스 구동 칩(SDVC)과 마찬가지로 인터포저(ITP) 상에 배치될 수 있다.When the integrated controller CONT is implemented as a control chip, the control chip may be disposed on the interposer ITP like at least one gate drive chip GDVC and at least one source drive chip SDVC.

이 경우, 인터포저(ITP)는 적어도 하나의 게이트 구동 칩(GDVC) 및 적어도 하나의 소스 구동 칩(SDVC)을 컨트롤 칩과 전기적으로 연결하는 컨트롤 재배선 라인을 더 포함할 수 있다.In this case, the interposer (ITP) may further include a control rewiring line electrically connecting at least one gate driving chip (GDVC) and at least one source driving chip (SDVC) to the control chip.

그러나 컨트롤 칩은 별도의 반도체 패키지로 구현될 수 있다.However, the control chip can be implemented as a separate semiconductor package.

결과적으로 본 발명의 실시예들에 따른 마이크로 디스플레이 장치는 다수개의 픽셀 어레이 유닛(PXLU)을 그룹 단위로 소잉하여, 디스플레이 패널 칩(DPC)을 획득함으로써, 대화면 및 고해상도의 영상을 용이하게 제공할 수 있다.As a result, the micro display device according to the embodiments of the present invention can easily provide a large-sized and high-resolution image by acquiring a display panel chip (DPC) by sowing a plurality of pixel array units (PXLU) have.

또한 다양한 크기 및 해상도의 마이크로 디스플레이 장치를 저비용으로 제조할 수 있도록 한다.It also makes it possible to manufacture microdisplay devices of various sizes and resolutions at low cost.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions. , Separation, substitution, and alteration of the invention will be apparent to those skilled in the art. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100: 유기발광표시장치
PXL: 픽셀 어레이
GDC: 게이트 구동회로
SDC: 소스 구동회로
CONT: 컨트롤러
200: 마이크로 디스플레이 장치
PAZ: 픽셀 어레이 구역
CZ: 회로 구역
PXLU: 픽셀 어레이 유닛100: organic light emitting display
PXL: Pixel array
GDC: Gate drive circuit
SDC: Source driving circuit
CONT: controller
200: Micro display device
PAZ: Pixel Array Area
CZ: Circuit area
PXLU: Pixel array unit

Claims (16)

다수의 게이트 라인과 다수의 데이터 라인에 의해 정의되는 다수의 서브 픽셀이 배열된 M * N개의 픽셀 어레이 유닛을 포함하는 디스플레이 패널 칩; 및
상기 다수의 게이트 라인 및 상기 다수의 데이터 라인을 구동하는 구동회로를 포함하고,
상기 디스플레이 패널 칩은
미리 지정된 크기 또는 해상도 중 적어도 하나에 대응하여 M * N개의 픽셀 어레이 유닛이 배열된 마이크로 디스플레이 장치.A display panel chip comprising M * N pixel array units arranged with a plurality of subpixels defined by a plurality of gate lines and a plurality of data lines; And
And a driving circuit for driving the plurality of gate lines and the plurality of data lines,
The display panel chip
Wherein the M * N pixel array units are arranged corresponding to at least one of a predetermined size or resolution. 제1항에 있어서,
상기 디스플레이 패널 칩은,
실리콘 웨이퍼 상에 제조된 다수의 픽셀 어레이 유닛이 M * N개 그룹 단위로 소잉(sawing)되어 획득되는 마이크로 디스플레이 장치.The method according to claim 1,
The display panel chip includes:
Wherein a plurality of pixel array units manufactured on a silicon wafer are obtained by sawing in M * N group units. 제1항에 있어서,
상기 다수의 픽셀 어레이 유닛은,
상기 다수의 서브 픽셀이 배열된 픽셀 어레이 구역; 및
상기 픽셀 어레이 구역의 외곽 영역에서 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 연결되는 다수의 관통 전극이 배치된 관통 구역을 포함하는 마이크로 디스플레이 장치.The method according to claim 1,
Wherein the plurality of pixel array units comprise:
A pixel array region in which the plurality of subpixels are arranged; And
And a plurality of gate lines and a plurality of through electrodes connected to the plurality of data lines in an outer region of the pixel array region. 제3항에 있어서,
상기 구동회로는
상기 다수의 관통 전극 중 상기 다수의 게이트 라인과 연결되는 다수의 게이트 관통 전극을 통해, 상기 다수의 게이트 라인을 구동하는 다수의 게이트 구동회로; 및
상기 다수의 관통 전극 중 상기 다수의 데이터 라인과 연결되는 다수의 데이터 관통 전극을 통해, 상기 다수의 데이터 라인을 구동하는 다수의 소스 구동회로를 포함하는 마이크로 디스플레이 장치.The method of claim 3,
The drive circuit
A plurality of gate driving circuits for driving the plurality of gate lines through a plurality of gate through electrodes connected to the plurality of gate lines among the plurality of through electrodes; And
And a plurality of source driving circuits for driving the plurality of data lines through a plurality of data passing electrodes connected to the plurality of data lines among the plurality of through electrodes. 제4항에 있어서,
상기 구동회로는,
상기 다수의 게이트 구동 회로 중 적어도 하나의 게이트 구동회로 및 상기 다수의 소스 구동 회로 중 적어도 하나의 소스 구동 회로를 포함하는 M * N개의 구동 칩을 포함하고, 상기 M * N개의 구동 칩은 상기 디스플레이 패널 칩의 하부에 배치되는 마이크로 디스플레이 장치.5. The method of claim 4,
The drive circuit includes:
And M * N number of driving chips including at least one of a plurality of gate driving circuits and at least one source driving circuit among the plurality of source driving circuits, A microdisplay device disposed under the panel chip. 제5항에 있어서,
상기 M * N개의 구동 칩 각각은,
상기 적어도 하나의 게이트 구동회로 및 상기 적어도 하나의 소스 구동회로를 제어하는 적어도 하나의 컨트롤러를 더 포함하는 마이크로 디스플레이 장치.6. The method of claim 5,
Wherein each of the M * N drive chips includes:
And at least one controller for controlling the at least one gate driving circuit and the at least one source driving circuit. 제6항에 있어서,
상기 구동 회로는,
입력 영상 데이터를 수신하고, 수신된 입력 영상 데이터를 영역별로 M * N개의 분할 영상 데이터로 구분하여, 상기 M * N개의 구동 칩 각각에 포함된 상기 컨트롤러로 전달하는 통합 컨트롤러를 더 포함하는 마이크로 디스플레이 장치.The method according to claim 6,
Wherein the driving circuit comprises:
Further comprising an integrated controller for receiving the input image data and dividing the received input image data into M * N pieces of divided image data for each region and transmitting the divided image data to the controller included in each of the M * N driving chips Device. 제5항에 있어서,
상기 구동 회로는,
입력 영상 데이터를 수신하고, 수신된 입력 영상 데이터를 영역별로 M * N개의 분할 영상 데이터로 구분하고, 상기 분할 영상 데이터에 따라 상기 M * N개의 구동 칩 각각의 상기 적어도 하나의 게이트 구동회로 및 상기 적어도 하나의 소스 구동회로를 제어하는 통합 컨트롤러를 더 포함하는 마이크로 디스플레이 장치.6. The method of claim 5,
Wherein the driving circuit comprises:
The method of claim 1, further comprising: receiving input image data, dividing the received input image data into M * N divided image data for each region, and dividing the at least one of the M * Further comprising an integrated controller for controlling at least one source driver circuit. 제4항에 있어서,
상기 마이크로 디스플레이 장치는,
상기 디스플레이 패널 칩의 하부에 배치되는 능동 인터포저를 더 포함하고,
상기 능동 인터포저는,
상기 다수의 게이트 구동 회로 및 상기 다수의 소스 구동 회로가 배치되고, 상기 다수의 게이트 구동 회로와 상기 다수의 게이트 관통 전극을 전기적으로 연결하고, 상기 다수의 소스 수동 회로와 상기 다수의 데이터 관통 전극을 전기적으로 연결하는 다수의 재배선 라인을 포함하는 마이크로 디스플레이 장치.5. The method of claim 4,
The micro-
And an active interposer disposed under the display panel chip,
The active interposer includes:
Wherein the plurality of gate driving circuits and the plurality of source driving circuits are disposed in the plurality of gate driving circuits and the plurality of gate driving electrodes and the plurality of gate driving electrodes are electrically connected to each other, A microdisplay device comprising a plurality of reordering lines electrically connected. 제9항에 있어서,
상기 능동 인터포저는,
상기 다수의 게이트 구동회로 및 상기 다수의 소스 구동회로를 제어하는 통합 컨트롤러를 더 포함하는 마이크로 디스플레이 장치.10. The method of claim 9,
The active interposer includes:
And an integrated controller for controlling the plurality of gate driving circuits and the plurality of source driving circuits. 제4항에 있어서,
상기 마이크로 디스플레이 장치는,
상기 디스플레이 패널의 하부에 배치되는 수동 인터포저를 더 포함하고,
상기 수동 인터포저는,
상기 M * N개의 픽셀 어레이 유닛 중 서로 인접하여 배열된 픽셀 어레이 유닛의 다수의 게이트 관통 전극들을 서로 전기적으로 연결하는 다수의 게이트 재배선 라인과, 다수의 데이터 관통 전극들을 서로 전기적으로 연결하는 다수의 데이터 재배선 라인을 포함하는 마이크로 디스플레이 장치.5. The method of claim 4,
The micro-
Further comprising a passive interposer disposed below the display panel,
The passive interposer includes:
A plurality of gate rewiring lines electrically connecting a plurality of gate through electrodes of a pixel array unit arranged adjacent to each other among the M * N pixel array units, and a plurality of gate rewiring lines electrically connecting a plurality of data through electrodes electrically A microdisplay device comprising a data rewiring line. 제10항에 있어서,
상기 구동회로는,
상기 다수의 게이트 구동 회로 중 적어도 하나의 게이트 구동 회로를 포함하는 적어도 하나의 게이트 구동 칩; 및
상기 다수의 소스 구동 회로 중 적어도 하나의 소스 구동 회로를 포함하는 적어도 하나의 소스 구동 칩을 포함하는 마이크로 디스플레이 장치.11. The method of claim 10,
The drive circuit includes:
At least one gate driving chip including at least one gate driving circuit among the plurality of gate driving circuits; And
And at least one source driver chip including at least one source driver circuit among the plurality of source driver circuits. 제12항에 있어서,
상기 적어도 하나의 게이트 구동 칩은,
상기 디스플레이 패널 칩에서 상기 다수의 게이트 라인이 연장되는 제1 방향측에 배치되고,
상기 적어도 하나의 소스 구동 칩은,
상기 디스플레이 패널 칩에서 상기 다수의 소스 라인이 연장되는 제2 방향측에 배치되는 마이크로 디스플레이 장치.13. The method of claim 12,
Wherein the at least one gate driving chip comprises:
Wherein the plurality of gate lines extend in a first direction on the display panel chip,
Wherein the at least one source driver chip comprises:
And the plurality of source lines extend in a second direction side of the display panel chip. 제13항에 있어서,
상기 수동 인터포저는,
상기 M * N개의 픽셀 어레이 유닛 중 제1 방향측 최외곽에 배치된 픽셀 어레이 유닛의 다수의 게이트 관통 전극과 상기 적어도 하나의 게이트 구동 칩을 전기적으로 연결하는 게이트 구동 재배선 라인; 및
상기 M * N개의 픽셀 어레이 유닛 중 제2 방향측 최외곽에 배치된 픽셀 어레이 유닛의 다수의 데이터 관통 전극과 상기 적어도 하나의 소스 구동 칩을 전기적으로 연결하는 데이터 구동 재배선 라인을 더 포함하는 마이크로 디스플레이 장치.14. The method of claim 13,
The passive interposer includes:
A gate driving rewiring line electrically connecting the plurality of gate penetrating electrodes of the pixel array unit disposed at the outermost one of the M * N pixel array units on the first direction side to the at least one gate driving chip; And
And a data driving rewiring line electrically connecting the plurality of data passing electrodes of the pixel array unit disposed at the outermost outermost side of the M * N pixel array units on the second direction side with the at least one source driving chip, Display device. 제14항에 있어서,
상기 구동 회로는,
상기 적어도 하나의 게이트 구동 칩 및 상기 적어도 하나의 소스 구동 칩을 제어하는 컨트롤 칩을 더 포함하고,
상기 수동 인터포저는,
상기 적어도 하나의 게이트 구동 칩 및 상기 적어도 하나의 소스 구동 칩을 상기 컨트롤 칩과 전기적으로 연결하는 컨트롤 재배선 라인을 더 포함하는 마이크로 디스플레이 장치.15. The method of claim 14,
Wherein the driving circuit comprises:
Further comprising a control chip for controlling said at least one gate driving chip and said at least one source driving chip,
The passive interposer includes:
And a control rewiring line electrically connecting the at least one gate driving chip and the at least one source driving chip to the control chip. 각각 다수의 게이트 라인과 다수의 데이터 라인에 의해 정의되는 다수의 서브 픽셀이 배열된 M * N개의 픽셀 어레이 유닛을 포함하고,
상기 M * N개의 픽셀 어레이 유닛은,
실리콘 웨이퍼 상의 다수의 픽셀 어레이 유닛 중 미리 지정된 크기 또는 해상도 중 적어도 하나에 대응하여 M * N개의 픽셀 어레이 유닛이 그룹 단위로 소잉된 디스플레이 집적회로.And M * N pixel array units in which a plurality of subpixels, each defined by a plurality of gate lines and a plurality of data lines, are arranged,
The M * N pixel array units are arranged such that,
Wherein the M * N pixel array units are sowed in groups in correspondence with at least one of a predetermined size or resolution among a plurality of pixel array units on a silicon wafer.
KR1020170174245A 2017-12-18 2017-12-18 Micro display device and display integrated circuit KR102520832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170174245A KR102520832B1 (en) 2017-12-18 2017-12-18 Micro display device and display integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170174245A KR102520832B1 (en) 2017-12-18 2017-12-18 Micro display device and display integrated circuit

Publications (2)

Publication Number Publication Date
KR20190073015A true KR20190073015A (en) 2019-06-26
KR102520832B1 KR102520832B1 (en) 2023-04-12

Family

ID=67105363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170174245A KR102520832B1 (en) 2017-12-18 2017-12-18 Micro display device and display integrated circuit

Country Status (1)

Country Link
KR (1) KR102520832B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070009A1 (en) * 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 Display apparatus, and electronic equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099025A (en) * 2016-02-22 2017-08-31 삼성디스플레이 주식회사 Display apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099025A (en) * 2016-02-22 2017-08-31 삼성디스플레이 주식회사 Display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070009A1 (en) * 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 Display apparatus, and electronic equipment

Also Published As

Publication number Publication date
KR102520832B1 (en) 2023-04-12

Similar Documents

Publication Publication Date Title
KR102476539B1 (en) Micro display device and display integrated circuit
US9858847B2 (en) Pixel array, electro optical device, electric apparatus and method of driving pixel array
CN110709988B (en) LED luminous image display device
US8896505B2 (en) Display with pixel arrangement
US8619008B2 (en) Dividing pixels between chiplets in display device
CN116613184A (en) LED display panel
CN110767829B (en) Display device and display panel, OLED transparent substrate and OLED substrate thereof
CN109961727A (en) Display device, test circuit and its test method
US20220199605A1 (en) Repair techniques for micro-led devices and arrays
US20210241684A1 (en) Display device
KR102550859B1 (en) Light emitting device, display panel and display device
KR20190051824A (en) Light-emitting element, display integrated circuit and micro display device
KR102520832B1 (en) Micro display device and display integrated circuit
US20220173087A1 (en) Display panel and fabrication method thereof, and display device
CN117915716A (en) Display device and display panel
KR20150021818A (en) Thin-film transistor array substrate, display apparatus including thereof and method for manufacturing of thin-film transistor array substrate
US20220223576A1 (en) Display apparatus
CN113380777B (en) Heterogeneous integrated transparent micro LED display device and manufacturing method thereof
KR20220069690A (en) Display module, display apparatus and method for manufacturing the same
US20220231006A1 (en) Naked Eye Stereoscopic Display Device and Naked Eye Stereoscopic Display Unit
CN116601547A (en) High density pixel array for free viewing 3D display
KR102588321B1 (en) Micro display device, test circuit and test method for thereof
KR20190068195A (en) Light emitting device, micro display device
CN117915693A (en) Display device and display panel
KR20230153891A (en) Transparent display module and transparent display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right