KR20190067297A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20190067297A
KR20190067297A KR1020170166890A KR20170166890A KR20190067297A KR 20190067297 A KR20190067297 A KR 20190067297A KR 1020170166890 A KR1020170166890 A KR 1020170166890A KR 20170166890 A KR20170166890 A KR 20170166890A KR 20190067297 A KR20190067297 A KR 20190067297A
Authority
KR
South Korea
Prior art keywords
voltage
initialization
signal
low voltage
node
Prior art date
Application number
KR1020170166890A
Other languages
English (en)
Other versions
KR102498274B1 (ko
Inventor
양건우
김철호
이원준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170166890A priority Critical patent/KR102498274B1/ko
Priority to US16/205,499 priority patent/US10607547B2/en
Publication of KR20190067297A publication Critical patent/KR20190067297A/ko
Application granted granted Critical
Publication of KR102498274B1 publication Critical patent/KR102498274B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 3개의 트랜지스터와 2개의 커패시터로 유기 발광 다이오드를 구동하는 화소를 포함하는 표시부, 복수의 게이트 라인들에 복수의 게이트 신호들을 제공하는 게이트 구동부 및 하이 전압, 중간 전압 및 로우 전압을 갖는 초기화 구동 신호를 생성하고, 상기 복수의 게이트 신호들이 하이 전압에서 로우 전압으로 동시에 떨어진 후 상기 초기화 구동 신호를 중간 전압에서 로우 전압으로 스윙하는 전압 발생부를 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 보다 상세하게는 표시 품질을 개선하기 위한 표시 장치 및 이의 구동 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 전계 방출 표시 장치(Field Emission Display; FED), 플라즈마 표시부(Plasma Display Panel; PDP) 및 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등이 있다.
평판 표시 장치 중 유기 발광 표시 장치(OLED)는 전자와 정공의 재결합에 의하여 발광하는 유기발광 다이오드(Organic Light Emitting Display: OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되기 때문에 차세대 디스플레이로 각광받고 있다.
본 발명의 일 목적은 트랜지스터의 누설 전류를 차단하여 표시 품질을 개선하기 위한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 장치의 구동 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예에 따른 표시 장치는 초기화 구동 신호를 수신하는 제1 전압 라인과 제1 노드 사이에 연결된 제1 커패시터, 상기 제1 노드에 연결된 제어 전극, 제1 전원 신호를 수신하는 제2 전압 라인과 연결된 제1 전극 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 상기 제2 노드에 연결된 애노드 전극과 제2 전원 신호를 수신하는 캐소드 전극을 포함하는 유기 발광 다이오드, 제m(m은 자연수)데이터 라인과 상기 제2 노드 사이에 연결된 제2 커패시터, 제n(n은 자연수) 게이트 라인과 연결된 제어 전극, 상기 제1 노드와 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 및 초기화 제어 신호를 수신하는 제3 전압 라인에 연결된 제어 전극, 상기 제1 전압 라인에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터를 포함하는 화소를 포함하는 표시부, 복수의 게이트 라인들에 복수의 게이트 신호들을 제공하는 게이트 구동부, 및 하이 전압, 중간 전압 및 로우 전압을 갖는 초기화 구동 신호를 생성하고, 상기 복수의 게이트 신호들이 하이 전압에서 로우 전압으로 동시에 떨어진 후 상기 초기화 구동 신호를 중간 전압에서 로우 전압으로 스윙하는 전압 발생부를 포함한다.
일 실시예에서, 프레임의 제1 구간 동안 상기 제1 전압 라인은 상기 초기화 구동 신호의 중간 전압을 수신하고, 상기 제2 전압 라인은 상기 제1 전원 신호의 하이 전압을 수신하고, 상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 하이 전압을 동시에 수신하고, 상기 제3 전압 라인은 상기 초기화 제어 신호의 하이 전압을 수신할 수 있다.
일 실시예에서, 상기 프레임의 제2 구간 동안 상기 제1 전압 라인은 상기 초기화 구동 신호의 중간 전압을 수신하고, 상기 제2 전압 라인은 상기 제1 전원 신호의 로우 전압을 수신하고, 상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 하이 전압을 복수의 게이트 라인들에 동시에 수신하고, 상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신할 수 있다.
일 실시예에서, 상기 프레임의 제3 구간 동안 상기 제1 전압 라인은 상기 초기화 구동 신호의 중간 전압에서 상기 초기화 구동 신호의 로우 전압으로 스윙하는 전압을 수신하고, 상기 제2 전압 라인은 상기 제1 전원 신호의 로우 전압을 수신하고, 상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 로우 전압을 동시에 수신하고, 상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신할 수 있다.
일 실시예에서, 상기 초기화 구동 신호의 하이 전압은 양의 전압이고, 상기 중간 전압 및 상기 로우 전압은 음의 전압일 수 있다.
일 실시예에서, 프레임의 제1 구간 동안 상기 제1 전압 라인은 상기 초기화 구동 신호의 로우 전압을 수신하고, 상기 제2 전압 라인은 상기 제1 전원 신호의 하이 전압을 수신하고, 상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 하이 전압을 동시에 수신하고, 상기 제3 전압 라인은 상기 초기화 제어 신호의 하이 전압을 수신할 수 있다.
일 실시예에서, 상기 프레임의 제2 구간 동안 상기 제1 전압 라인은 상기 초기화 구동 신호의 로우 전압에서 상기 초기 구동 신호의 중간 전압으로 스윙하는 전압을 수신하고, 상기 제2 전압 라인은 상기 제1 전원 신호의 로우 전압을 수신하고, 상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 하이 전압을 복수의 게이트 라인들에 동시에 수신하고, 상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신할 수 있다.
일 실시예에서, 상기 프레임의 제3 구간 동안 상기 제1 전압 라인은 상기 초기화 구동 신호의 중간 전압에서 상기 초기화 구동 신호의 로우 전압으로 스윙하는 전압을 수신하고, 상기 제2 전압 라인은 상기 제1 전원 신호의 로우 전압을 수신하고, 상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 로우 전압을 동시에 수신하고, 상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신할 수 있다.
일 실시예에서, 상기 초기화 구동 신호의 하이 전압 및 중간 전압은 양의 전압이고, 상기 로우 전압은 음의 전압일 수 있다.
일 실시예에서, 상기 초기화 구동 신호의 로우 전압은 약 -6 V일 수 있다.
일 실시예에서, 상기 프레임의 제4 구간 동안, 상기 제1 전압 라인은 상기 초기화 구동 신호의 로우 전압을 수신하고, 상기 제n 게이트 라인은 상기 제n 게이트 신호의 하이 전압을 수신하고, 상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신하고, 상기 제m 데이터 라인은 상기 화소에 대응하는 데이터 전압을 수신할 수 있다.
일 실시예에서, 상기 제n 수평 주기 동안 상기 제1 및 제2 커패시터들은 서로 직렬로 연결되고, 상기 데이터 전압은 상기 제1 및 제2 커패시터들에 의해 분배되어 상기 제1 노드에 인가될 수 있다.
일 실시예에서, 상기 제4 구간 동안, 상기 제2 전압 라인은 상기 제1 전원 신호의 하이 전압과 로우 전압의 사이의 중간 전압을 수신할 수 있다.
일 실시예에서, 상기 프레임의 제5 구간 동안, 상기 제1 전압 라인은 상기 초기화 구동 신호의 하이 전압을 수신하고, 상기 제2 전압 라인은 상기 제1 전원 신호의 하이 전압을 수신하고, 상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신하고, 상기 복수의 게이트 라인들은 복수의 게이트 신호들의 로우 전압을 동시에 수신하고, 상기 제1 노드에 인가된 데이터 전압에 대응하는 구동 전류가 상기 발광 다이오드에 흐를 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예에 따른 복수의 화소를 포함하고, 각 화소는 초기화 구동 신호를 수신하는 제1 전압 라인과 제1 노드 사이에 연결된 제1 커패시터, 상기 제1 노드에 연결된 제어 전극, 제1 전원 신호를 수신하는 제2 전압 라인과 연결된 제1 전극 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 상기 제2 노드에 연결된 애노드 전극과 제2 전원 신호를 수신하는 캐소드 전극을 포함하는 유기 발광 다이오드, 제m(m은 자연수)데이터 라인과 상기 제2 노드 사이에 연결된 제2 커패시터, 제n(n은 자연수) 게이트 라인과 연결된 제어 전극, 상기 제1 노드와 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 및 초기화 제어 신호를 수신하는 제3 전압 라인에 연결된 제어 전극, 상기 제1 전압 라인에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터를 포함하는 화소를 포함하는 표시 장치의 구동 방법은 하이 전압, 중간 전압 및 로우 전압을 갖는 초기화 구동 신호를 생성하는 단계, 제1 전압 라인을 통해 초기화 구동 신호를 수신하여 제1 트랜지스터의 제1 전극에 연결된 상기 유기 발광 다이오드의 애노드 전극을 초기화하는 제1 단계, 제1 전원 신호의 로우 전압을 상기 제1 트랜지스터의 제1 전극에 인가하여 상기 제1 트랜지스터를 다이오드 연결하여 상기 제1 트랜지스터의 문턱 전압을 보상하는 제2 단계, 상기 복수의 게이트 라인들에 인가되는 복수의 게이트 신호들이 하이 전압에서 로우 전압으로 동시에 떨어진 후 상기 제1 전압 라인은 상기 초기화 구동 신호를 중간 전압에서 로우 전압으로 스윙하는 전압을 수신하는 제3 단계, 상기 제n 수평 주기 동안 상기 제1 트랜지스터의 제어 전극에 제1 커패시터 및 제2 커패시터에 의해 분배된 데이터 전압을 인가하는 제4 단계 및 상기 제1 전압 라인을 통해 수신된 상기 초기화 구동 신호의 제1 레벨 전압에 응답하여 상기 제1 트랜지스터의 제어 전극에 인가된 데이터 전압에 따라 상기 유기 발광 다이오드를 발광하는 제5 단계를 포함한다.
일 실시예에서, 상기 제1 전압 라인은 상기 제1 및 제2 단계에서는 상기 초기화 구동 신호의 중간 전압을 수신하고, 상기 제4 단계에서는 상기 초기화 구동 신호의 로우 전압을 수신하고, 상기 제5 단계에서는 상기 초기화 구동 신호의 하이 전압을 수신할 수 있다.
일 실시예에서, 상기 초기화 구동 신호의 하이 전압은 양의 전압이고, 상기 중간 전압 및 상기 로우 전압은 음의 전압일 수 있다.
일 실시예에서, 상기 제1 전압 라인은 상기 제1 단계에서는 상기 초기화 구동 신호의 로우 전압을 수신하고, 상기 제2 단계에서는 상기 초기화 구동 신호의 로우 전압에서 중간 전압으로 스윙하는 전압을 수신하고, 상기 제4 단계에서는 상기 초기화 구동 신호의 로우 전압을 수신하고, 상기 제5 단계에서는 상기 초기화 구동 신호의 하이 전압을 수신할 수 있다.
일 실시예에서, 상기 초기화 구동 신호의 하이 전압 및 중간 전압은 양의 전압이고, 상기 로우 전압은 음의 전압일 수 있다.
일 실시예에서, 상기 제2 전압 라인은 상기 제1 및 제5 단계에서는 상기 제1 전원 신호의 하이 전압을 수신하고, 상기 제2 및 제3 단계에서는 상기 제1 전원 신호의 로우 전압을 수신하고, 상기 제4 단계에서는 상기 제1 전원 신호의 중간 전압을 수신할 수 있다.
상기와 같은 본 발명의 실시예들에 따르면, 3개의 트랜지스터와 2개의 커패시터로 유기 발광 다이오드를 구동하는 고해상도의 화소 회로를 포함하는 표시 장치에서, 트랜지스터의 누설 전류를 차단하여 표시 장치의 표시 불량을 막을 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소 회로도이다.
도 3은 본 발명의 일 실시예에 따른 화소 회로의 구동 방법을 설명하기 위한 신호 파형도이다.
도 4는 도 3의 초기화 구간의 구동 방법을 설명하기 위한 개념도이다.
도 5는 도 3의 문턱 전압 보상 구간의 구동 방법을 설명하기 위한 개념도이다.
도 6은 도 3의 리플 제어 구간의 구동 방법을 설명하기 위한 개념도이다.
도 7은 도 3의 데이터 프로그래밍 구간의 구동 방법을 설명하기 위한 개념도이다.
도 8은 도 3의 발광 구간의 구동 방법을 설명하기 위한 개념도이다.
도 9는 본 발명의 일 실시예에 따른 화소 회로의 구동 방법을 설명하기 위한 신호 파형도이다.
도 10은 도 9의 문턱 전압 보상 구간의 구동 방법을 설명하기 위한 개념도이다.
도 11은 도 9의 리플 제어 구간의 구동 방법을 설명하기 위한 개념도이다.
도 12는 비교예에 따른 화소 회로의 구동 방법을 설명하기 위한 신호 파형도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 제어부(100), 표시부(110), 데이터 구동부(130), 게이트 구동부(150) 및 전압 발생부(170)를 포함한다.
상기 제어부(100)는 상기 표시부(110)에 영상을 표시하기 위해 상기 표시 장치의 전반적인 구동을 제어한다. 상기 제어부(100)는 제어 신호(101c) 및 영상 데이터(101d)를 수신한다. 상기 제어부(100)는 상기 데이터 구동부(130)를 구동하기 위한 제1 제어 신호(103c) 및 영상 데이터(103d)를 제공하고, 상기 게이트 구동부(150)를 구동하기 위한 제2 제어 신호(105c)를 제공하고, 상기 전압 발생부(170)를 구동하기 위한 제4 제어 신호(107c)를 제공한다.
상기 제어부(100)는 상기 표시부(110)을 프레임 구간에 대해서 초기화 구간, 문턱 전압 보상 구간, 리플 제어 구간, 데이터 프로그래밍 구간 및 발광 구간으로 구동할 수 있다.
상기 표시부(110)는 화소(P), 복수의 데이터 라인들(DL1,...,DLm,...,DLM), 복수의 게이트 라인들(GWL1,...,GWLn,...,GWLN), 제1 전압 라인, 제2 전압 라인 및 제3 전압 라인을 포함한다(n, N, m 및 M 은 자연수).
상기 복수의 화소들(P) 각각은 유기 발광 다이오드와, 상기 유기 발광 다이오드를 구동하는 3개의 트랜지스터들 및 2개의 커패시터들로 구성된 화소 회로를 포함한다.
상기 데이터 라인들(DL1,...,DLm,...,DLM)은 제1 방향(D1)으로 연장되고, 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 각 데이터 라인(DLm)은 상기 제1 방향(D1)으로 배열된 동일 화소 열 내의 화소(P)에 데이터 전압을 전달한다.
상기 게이트 라인들(GWL1,...,GWLn,...,GWLN)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다. 각 게이트 라인(GWLn)은 상기 제2 방향(D2)으로 배열된 동일 화소 행 내의 화소(P)에 게이트 신호를 전달한다. 상기 데이터 프로그래밍 구간 동안, 상기 게이트 라인들(GWL1,...,GWLn,...,GWLN)은 상기 복수의 화소 행들에 복수의 게이트 신호들을 순차적으로 전달한다.
상기 제1 전압 라인은 상기 복수의 화소들(P)에 초기화 구동 신호(Vinit)를 전달한다.
상기 제2 전압 라인은 복수의 화소들(P)에 제1 전원 신호(ELVDD)를 전달한다.
상기 제3 전압 라인은 복수의 화소들(P)에 초기화 제어 신호(GI)를 전달한다.
상기 데이터 구동부(130)는 상기 데이터 프로그래밍 구간 동안 영상 데이터에 대응하는 데이터 전압을 상기 데이터 라인들(DL1,...,DLm,...,DLM)에 출력한다.
또한, 상기 데이터 구동부(130)는 상기 데이터 라인들(DL1,...,DLm,...,DLM)에 기준 전압을 출력할 수 있다. 상기 기준 전압은 블랙 계조에 대응하는 블랙 전압일 수 있고, 또는 상기 블랙 전압 보다 낮은 레벨의 전압일 수 있다.
상기 게이트 구동부(150)는 상기 게이트 라인들(GWL1,...,GWLn,...,GWLN)에 게이트 신호들을 출력한다. 상기 게이트 신호는 하이 전압 및 로우 전압을 가진다.
상기 전압 발생부(170)는 상기 초기화 구동 신호(Vinit), 제1 전원 신호(ELVDD), 제2 전원 신호(ELVSS) 및 초기화 제어 신호(GI)를 생성한다.
상기 초기화 구동 신호(Vinit)는 상기 제1 전압 라인에 제공되고, 하이 전압, 중간 전압 및 로우 전압을 가진다.
상기 제1 전원 신호(ELVDD)는 상기 제2 전압 라인에 제공되고 하이 전압, 중간 전압 및 로우 전압을 가진다.
상기 제2 전원 신호(ELVSS)는 화소의 유기 발광 다이오드의 캐소드 전극에 제공되고, 일반적인 로우 레벨의 전원 전압을 갖는다.
상기 초기화 제어 신호(GI)는 상기 제3 전압 라인 (GIL)에 제공되고, 하이 전압 및 로우 전압을 가질 수 있다.
상기 게이트 구동부(150)는 하이 전압의 게이트 신호를 상기 게이트 라인들(GWL1,...,GWLn,...,GWLN)에 순차적으로 제공할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소 회로도이다.
도 1 및 도 2를 참조하면, 상기 화소 회로(PC)는 표시부(110)의 화소(P)에 포함된다.
상기 화소 회로(PC)는 유기 발광 다이오드(OLED)와 상기 유기 발광 다이오드(OLED)를 구동하기 위한 3개의 트랜지스터들 및 2개의 커패시터들로 이루어진다. 상기 화소 회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제1 커패시터(Cst), 제2 커패시터(Cpr) 및 유기 발광 다이오드(OLED)를 포함한다.
본 실시예에 따르면, 상기 제1, 제2 및 제3 트랜지스터들(T1, T2, T3)은 N형 트랜지스터일 수 있다. 상기 N형 트랜지스터인 제1, 제2 및 제3 트랜지스터들(T1, T2, T3)은 제어 전극에 하이 전압이 인가될 경우 턴-온 되고, 로우 전압이 인가될 경우 턴-오프 될 수 있다. 이에 한정하지 않고, 상기 제1, 제2 및 제3 트랜지스터들(T1, T2, T3)은 P형 트랜지스터일 수 있다.
상기 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 제어 전극(CE1), 제2 전압 라인(VL2)에 연결된 제1 전극(E11), 제2 노드(N2)에 연결된 제2 전극(E12)을 포함한다. 상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)를 수신한다.
상기 제1 전원 신호(ELVDD)는 일반적인 전원 전압의 하이 레벨에 대응하는 하이 전압과 상기 화소 회로(PC)의 구동을 위해 설정된 레벨의 로우 전압 및 트랜지스터의 누설 전류를 줄이기 위한 트랜지스터의 오프 조건을 만족하는 레벨의 중간 전압을 가질 수 있다.
상기 제2 트랜지스터(T2)는 제n 게이트 라인(GWLn)에 연결된 제어 전극(CE2), 상기 제1 노드(N1)에 연결된 제1 전극(E21) 및 상기 제2 노드(N2)에 연결된 제2 전극(E22)을 포함한다. 상기 제n 게이트 라인(GWLn)은 제n 게이트 신호(GW(n))를 수신한다. 상기 제n 게이트 신호(GW(n))는 상기 제2 트랜지스터(T2)을 턴-온 및 턴-오프 하기 위한 하이 전압 및 로우 전압을 가질 수 있다. 상기 제2 트랜지스터(T2)는 도시된 바와 같이 직렬로 연결된 복수의 트랜지스터들을 포함할 수 있다.
상기 제3 트랜지스터(T3)는 제3 전압 라인(GIL)에 연결된 제어 전극(CE3), 제1 전압 라인(VL1)에 연결된 제1 전극(E31) 및 상기 제2 노드(N2)에 연결된 제2 전극(E32)을 포함한다. 상기 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)을 수신한다.
상기 초기화 구동 신호(Vinit)는 상기 화소 회로(PC)를 구동하기 위해 설정된 레벨의 하이 전압, 중간 전압 및 로우 전압을 가질 수 있다. 상기 초기화 구동 신호(Vinit)의 하이 전압은 트랜지스터를 턴-온하기 위한 레벨로 설정될 수 있고, 상기 초기화 구동 신호(Vinit)의 중간 전압 및 로우 전압은 상기 유기 발광 다이오드(OLED)의 애노드 전극을 초기화 및 트랜지스터의 누설 전류를 차단하기 위한 레벨들로 설정될 수 있다.
상기 초기화 구동 신호(Vinit)의 하이 전압(initH), 중간 전압(initM) 및 로우 전압(initL)은 initH > 0 > initM > initL 와 같은 레벨을 가질 수 있다.
또는 상기 초기화 구동 신호(Vinit) 하이 전압(initH), 중간 전압(initM) 및 로우 전압(initL)은 initH > initM > 0 > initL 와 같은 레벨을 가질 수 있다.
상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)를 수신하고, 상기 초기화 제어 신호(GI)는 상기 제3 트랜지스터(T3)의 턴-온 및 턴-오프 하기 위한 하이 전압 및 로우 전압을 가질 수 있다.
상기 제1 커패시터(Cst)는 상기 제1 전압 라인(VL1) 및 상기 제1 노드(N1) 사이에 연결된다. 상기 제1 커패시터(Cst)는 상기 제1 노드(N1)의 전압을 저장할 수 있다.
상기 제2 커패시터(Cpr)는 상기 제2 노드(N2) 및 제m 데이터 라인(DLm) 사이에 연결된다. 상기 제2 커패시터(Cpr)은 상기 제m 데이터 라인(DLm)에 인가된 데이터 전압을 저장할 수 있다.
상기 제1 및 제2 커패시터들(Cst, Cpr) 각각은 상기 제2 트랜지스터(T2)에 의해 제1 노드(N1)와 직렬로 연결될 수 있고, 상기 데이터 전압은 상기 제1 및 제2 커패시터들(Cst, Cpr)에 의한 분배비만큼 분배되어 상기 제1 노드(N1)에 인가될 수 있다.
상기 유기 발광 다이오드(OLED)는 상기 제2 노드(N2)에 연결된 애노드 전극과 상기 제2 전원 전압(ELVSS)을 수신하는 캐소드 전극을 포함한다.
상기 유기 발광 다이오드(OLED)는 상기 트랜지스터(T1)가 턴-온 되면 상기 제1 노드(N1)에 인가된 데이터 전압에 대응하는 구동 전류가 상기 유기 발광 다이오드(OLED)에 흐르면서 상기 유기 발광 다이오드(OLED)는 발광할 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소 회로의 구동 방법을 설명하기 위한 신호 파형도이다.
도 1, 도 2 및 도 3을 참조하면, 상기 표시부의 복수의 입력 신호들은 제1 전압 라인(VL1)에 인가되는 초기화 구동 신호(Vinit), 제2 전압 라인(VL2)에 인가되는 제1 전원 신호(ELVDD), 복수의 게이트 라인들(GWL1,...,GWLn,...,GWLN)에 인가되는 복수의 게이트 신호들(GW(1),...,GW(n),...,GW(N)), 제3 전압 라인(GIL)에 인가되는 초기화 제어 신호(GI) 및 복수의 데이터 라인들에 인가되는 데이터 전압(DATA)을 포함하고, 상기 표시부(110)의 유기 발광 다이오드들(OLED)의 캐소드 전극에 공통으로 인가되는 제2 전원 신호(ELVSS)을 포함한다. 상기 데이터 전압(DATA)은 복수의 데이터 라인들 중 제m 데이터 라인(DLm)에 인가되는 데이터 전압으로 대신 설명한다.
본 실시예 따르면, 상기 초기화 구동 신호(Vinit)의 하이 전압(VintH), 중간 전압(VintM) 및 로우 전압(VintL)은 VintH > 0 > VintM > VintL 와 같은 레벨을 가질 수 있다.
상기 프레임 구간은 유기 발광 다이오드(OLED)의 애노드 전극을 초기화하는 제1 구간(a), 제1 트랜지스터(T1)의 문턱 전압을 보상하는 제2 구간(b), 제1 노드(N1)의 리플을 제어하는 제3 구간(c), 데이터 전압을 프로그래밍하는 제4 구간(d) 및 유기 발광 다이오드(OLED)를 발광하는 제5 구간(e)을 포함할 수 있다.
상기 제1 구간(a)을 살펴보면, 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 중간 전압(initM)을 수신한다. 예를 들면, 상기 초기화 구동 신호(Vinit)의 중간 전압(initM)은 약 -2.2 V 일 수 있다.
상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 하이 전압(ELVDDH)을 수신한다. 예를 들면, 상기 제1 전원 신호(ELVDD)의 하이 전압(ELVDDH)은 약 7 V 일 수 있다.
상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 하이 전압(VGH)을 수신한다. 상기 초기화 제어 신호(GI)의 하이 전압(VGH)은 상기 제3 트랜지스터(T3)을 턴-온 하기 위한 레벨을 가질 수 있다. 예를 들면, 상기 초기화 제어 신호(GI)의 하이 전압(VGH)의 약 8 V 일 수 있다.
예를 들면, 상기 제1 전원 신호(ELVDD)의 하이 전압(ELVDDH)은 약 7 V 일 수 있고, 상기 제1 전원 신호(ELVDD)의 로우 전압(ELVDDL)는 약 -7 V 일 수 있고, 상기 제2 전원 신호(ELVSS)은 약 0 V 일 수 있다.
상기 복수의 게이트 라인들(GWL1,...,GWLn,...,GWLN)은 복수의 게이트 신호들(GW(1),...,GW(n),...,GW(N))의 하이 전압(VGH)을 동시에 수신한다. 상기 게이트 신호의 하이 전압(VGH)은 상기 제2 트랜지스터(T2)를 턴-온하기 위한 레벨을 가질 수 있다. 예를 들면, 상기 게이트 신호의 하이 전압(VGH)은 약 8 V 일 수 있다.
상기 복수의 데이터 라인들(DL1,...,DLm,...,DLM)은 기준 전압(Vref)을 수신한다. 상기 기준 전압(Vref)은 데이터 전압 범위에서 가장 낮은 레벨과 같거나 보다 낮은 레벨로 설정될 수 있다.
상기 제1 구간(a) 동안 상기 복수의 화소 회로들에 포함된 상기 유기 발광 다이오드들(OLED)의 애노드 전극은 상기 초기화 구동 신호(Vinit)의 중간 전압(initM)으로 초기화될 수 있다.
상기 제2 구간(b)을 살펴보면, 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 중간 전압(initM)을 수신한다.
상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 로우 전압(ELVDDL)을 수신한다. 예를 들면, 상기 제1 전원 신호(ELVDD)의 로우 전압(ELVDDL)은 약 -5 V 일 수 있다.
상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)을 수신한다. 상기 초기화 제어 신호(GI)의 로우 전압(VGL)은 상기 제3 트랜지스터(T3)을 턴-오프 하기 위한 레벨을 가질 수 있다. 예를 들면, 상기 초기화 제어 신호(GI)의 로우 전압(VGL)은 약 -8 V 일 수 있다.
상기 복수의 게이트 라인들(GWL1,...,GWLn,...,GWLN)은 상기 제1 구간(a)에 연속하여 복수의 게이트 신호들(GW(1),...,GW(n),...,GW(N))의 하이 전압(VGH)을 동시에 수신한다.
상기 복수의 데이터 라인들(DL1,...,DLm,...,DLM)은 상기 제1 구간(a)에 연속하여 상기 기준 전압(Vref)을 수신한다.
상기 제2 구간(b) 동안, 상기 복수의 화소들 각각에 포함된 상기 제1 트랜지스터(T1)의 제어 전극에는 상기 제1 전원 신호(ELVDD)의 로우 전압(ELVDDL)과 상기 제1 트랜지스터(T1)의 문턱 전압(Vth, T1)의 합에 대응하는 문턱 보상 전압(ELVDDL+ Vth, T1)이 인가된다.
상기 제3 구간(c)을 살펴보면, 상기 제3 구간(c) 동안 제1 전압 라인(VL1)은 초기 구간(C1)에는 초기화 구동 신호(Vinit)의 중간 전압(initM)을 수신하고, 후기 구간(C2)에는 초기화 구동 신호(Vinit)의 로우 전압(initL)을 수신한다. 상기 초기화 구동 신호(Vinit)의 로우 전압(initL)은 상기 제1 트랜지스터(T1)가 턴-온 되는 것을 제어하기 위한 레벨로 설정될 수 있다. 예를 들면, 상기 초기화 구동 신호(Vinit)의 로우 전압(initL)은 약 -6 V 이상의 레벨로 설정할 수 있다.
상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 로우 전압(ELVDDL)을 수신한다. 예를 들면, 상기 제1 전원 신호(ELVDD)의 로우 전압(ELVDDL)은 약 -5 V 일 수 있다.
상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)을 수신한다. 상기 초기화 제어 신호(GI)의 로우 전압(VGL)은 상기 제3 트랜지스터(T3)을 턴-오프 하기 위한 레벨을 가질 수 있다. 예를 들면, 상기 초기화 제어 신호(GI)의 로우 전압(VGL)은 약 -8 V 일 수 있다.
상기 복수의 게이트 라인들(GWL1,...,GWLn,...,GWLN)은 상기 제1 구간(a)에 연속하여 복수의 게이트 신호들(GW(1),...,GW(n),...,GW(N))의 하이 전압(VGH)을 동시에 수신한다.
상기 복수의 데이터 라인들(DL1,...,DLm,...,DLM)은 상기 제1 구간(a)에 연속하여 상기 기준 전압(Vref)을 수신한다.
상기 제3 구간(c)의 초기 구간(c1)에서 상기 복수의 게이트 신호들(GW(1),...,GW(n),...,GW(N))이 동시에 하이 전압(VGH)에서 로우 전압(VGL)으로 떨어지는 지점에서 상기 게이트 신호와의 커플링에 의해 상기 초기화 구동 신호(Vinit)에 리플이 발생한다. 상기 초기화 구동 신호(Vinit)의 리플에 의해 제1 노드(N1)의 전압이 순간적으로 떨어졌다 상승하는 리플이 발생한다.
상기 후기 구간(c2)에서 초기화 구동 신호(Vinit)의 중간 전압(initM) 보다 낮은 레벨의 로우 전압(initL)이 인가됨으로써 원복하는 제1 노드(N1)의 전압은 상기 초기화 구동 신호(Vinit)의 로우 전압(initL)에 기초하여 상기 제2 노드(N2)의 전압 보다 낮은 전압으로 떨어진다. 상기 제3 구간(c)의 상기 후기 구간(c2)부터 상기 데이터 프로그래밍 구간인 제4 구간(d) 동안 상기 제1 전압 라인(VL1)에는 초기화 구동 신호(Vinit)의 로우 전압(initL)이 인가되어 상기 제1 노드(N1)의 전압을 상기 제2 노드(N2)의 전압 보다 낮게 유지할 수 있다.
상기 제4 구간(d)을 살펴보면, 상기 제4 구간(d)은 제1 홀딩 구간(d1), 기록 구간(d2) 및 제2 홀딩 구간(d3)을 포함한다.
도 2에 도시된 제n 수평 라인의 화소 회로(PC)를 참조하면, 상기 제1 홀딩 구간(c1) 동안, 상기 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 로우 전압(initL)을 수신하고, 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 중간 전압(ELVDDM)을 수신하고, 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압을 수신한다. 제n 게이트 라인(GWL(n))은 제n 게이트 신호(GW(n))의 로우 전압(VGL)을 수신하고, 제m 데이터 라인(DLm)은 제1 내지 제n-1 수평 라인들의 데이터 전압(Vdata(1),...,Vdata(n-1))을 수신한다.
상기 제1 홀딩 구간(c1) 동안, 상기 제3 구간(c)에서 상기 제1 노드(N1)의 리플이 제어됨으로써 상기 제1 노드(N1)의 전압(Vg)은 상기 제2 노드(N2)의 전압(Vs) 보다 낮게 유지될 수 있다. 따라서, 상기 제1 홀딩 구간(d1) 동안 상기 제1 트랜지스터(T1)의 게이트/소스 전압(Vgs)을 0V 보다 작게 유지함으로써 상기 제1 트랜지스터(T1)의 누설 전류를 막을 수 있다.
상기 기록 구간(d2) 동안, 상기 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 로우 전압(initL)을 수신하고, 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 중간 전압(ELVDDM)을 수신하고, 상기 제n 게이트 라인(GWLn)은 제n 게이트 신호(GW(n))의 하이 전압(VGH)를 수신한다. 상기 제m 데이터 라인(DLm)은 제n 수평 라인의 데이터 전압(Vdata(n))을 수신한다.
상기 제2 트랜지스터(T2)는 턴-온 되고 상기 제1 및 제2 커패시터들(Cst, Cpr)는 직렬로 연결된다. 상기 제m 데이터 라인(DLm)에 수신된 데이터 전압은 상기 제1 및 제2 커패시터들(Cst, Cpr)에 의해 분배되고, 분배된 데이터 전압은 상기 제1 노드(N1)에 인가될 수 있다.
상기 제2 홀딩 구간(d3)은 상기 제1 노드(N1)에 인가된 데이터 전압을 홀딩하는 구간이다. 상기 제2 홀딩 구간(d3) 동안 상기 제n 게이트 라인(GWLn)은 제n 게이트 신호(GW(n))의 로우 전압(VGL)를 수신한다. 상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압을 수신한다. 상기 제1 및 제2 트랜지스터들(T1, T2)는 턴-오프 되고, 상기 제1 노드(N1)에 인가된 분배된 데이터 전압은 상기 제1 커패시터(Cst)에 의해 유지된다.
상기 제5 구간(e)을 살펴보면, 상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 하이 전압(ELVDDH)을 수신한다.
제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 하이 전압(initH)을 수신한다. 상기 초기화 구동 신호(Vinit)의 하이 전압(initH)은 상기 제1 트랜지스터(T1)를 턴-온 시킬 수 있는 하이 레벨의 설정될 수 있다. 상기 초기화 구동 신호(Vinit)의 하이 전압(initH)은 약 5 V 일 수 있다.
상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 하이 전압(ELVDDH)을 수신하고, 상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)을 수신한다.
상기 복수의 게이트 라인들(GWL1,...,GWLn,...,GWLN)은 복수의 게이트 신호들(GW(1),...,GW(n),...,GW(N))의 로우 전압(VGL)을 동시에 수신한다.
상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)를 수신한다.
상기 제5 구간(e) 동안, 상기 화소 회로의 제1 노드(N1)에 인가된 데이터 전압에 대응하는 구동 전류가 상기 유기 발광 다이오드(OLED)에 흐르면서 상기 유기 발광 다이오드(OLED)는 발광할 수 있다. 상기 복수의 화소들은 동시에 발광할 수 있다.
이상의 본 실시예에 따르면, 화소 회로의 구동 방법은 문턱 전압 보상 구간(b)과 데이터 프로그래밍 구간(d) 사이에 제1 트랜지스터의 게이트 리플을 제어하기 위한 리플 제어 구간(c)을 포함함으로써 제1 트랜지스터의 누설 전류에 의한 크로스토크와 같은 화질 불량을 막을 수 있다.
도 4는 도 3의 초기화 구간의 구동 방법을 설명하기 위한 개념도이다.
도 3 및 도 4를 참조하면, 상기 제1 구간(a)은 유기 발광 다이오드(OLED)의 애노드 전극을 초기화 하는 구간에 대응한다.
제1 구간(a)에서, 초기화 구동 신호(Vinit)의 중간 전압(initM)은 제1 전압 라인(VL1)에 인가되고, 초기화 제어 신호(GI)의 하이 전압(VGH)은 제3 전압 라인(GIL)에 인가되고, 제1 전원 신호(ELVDD)의 하이 전압(ELVDDH)은 상기 제2 전압 라인(VL2)에 인가된다. 제n 게이트 라인(GWLn)은 제n 게이트 신호(GWn)의 하이 전압(VGH)을 수신한다. 상기 제m 데이터 라인(DLm)은 기준 전압(Vref)을 수신한다.
상기 화소 회로(PC)의 구동을 살펴보면, 초기화 구동 신호(Vinit)의 중간 전압(initM)은 제1 노드(N1)에 인가된다. 제2 트랜지스터(T2)는 제n 게이트 신호(GWn)의 하이 전압(VGH)에 의해 턴-온 되고, 상기 제1 노드(N1)에 인가된 초기화 구동 신호의 중간 전압(initM)은 제2 노드(N2)에 인가한다.
제3 트랜지스터(T3)는 초기화 제어 신호(GI)의 하이 전압(VGH)에 의해 턴-온 되고, 초기화 구동 신호(Vinit)의 중간 전압(initM)을 상기 제2 노드(N2)에 인가한다. 상기 제2 노드(N2)에 연결된 상기 유기 발광 다이오드(OLED)의 애노드 전극은 상기 초기화 구동 신호(Vinit)의 중간 전압(initM)으로 초기화될 수 있다. 예를 들면, 상기 초기화 구동 신호(Vinit)의 중간 전압(initM)은 약 -2.2 V 일 수 있다.
따라서, 상기 제1 구간(a) 동안 상기 유기 발광 다이오드(OLED)의 애노드 전극은 초기화될 수 있다.
도 5는 도 3의 문턱 전압 보상 구간의 구동 방법을 설명하기 위한 개념도이다.
도 3 및 도 5를 참조하면, 상기 제2 구간(b)은 제1 트랜지스터(T1)의 문턱 전압을 보상하는 단계에 대응한다.
상기 제2 구간(b)에서, 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 중간 전압(initM)을 수신한다. 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)을 수신하고, 제n 게이트 라인(GWLn)은 제n 게이트 신호(GW(n))의 하이 전압(VGH)을 수신한다. 상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 로우 전압(ELVDDL)을 수신한다. 상기 제m 데이터 라인은 기준 전압(Vref)을 수신한다.
상기 화소 회로(PC)의 구동을 살펴보면, 상기 초기화 구동 신호(Vinit)의 중간 전압(initM)은 상기 제1 노드(N1)에 인가된다. 제2 트랜지스터(T2)는 제n 게이트 신호(GWn)의 하이 전압(VGH)에 의해 턴-온 되고, 상기 제1 노드(N1)에 인가된 초기화 구동 신호(Vinit) 중간 전압(initM)을 제2 노드(N2)에 인가한다. 제3 트랜지스터(T3)는 초기화 제어 신호(GI)의 로우 전압(VGL)에 의해 턴-오프 된다.
상기 제1 트랜지스터(T1)의 제어 전극(CE1)과 제2 전극(E12)은 상기 제2 트랜지스터(T2)에 의해 연결되고 제1 전극(CE11)은 제1 전원 신호의 로우 전압(ELVDDL)가 인가된다.
상기 제1 트랜지스터(T1)의 상기 제1 전극(E11)에 제1 전원 신호의 로우 전압(ELVDDL)을 인가함으로써 상기 제1 트랜지스터(T1)의 제1 전극(E11)을 소스로, 제2 전극(E12)을 드레인으로 구동한다.
따라서, 상기 제2 트랜지스터(T2)가 턴-온 되면 제1 트랜지스터(T1)의 게이트와 드레인이 연결되므로 상기 제1 트랜지스터(T1)는 다이오드 연결된다.
상기 제1 트랜지스터(T1)가 다이오드 연결됨으로써 상기 제1 트랜지스터(T1)의 제어 전극(CE1)과 연결된 제1 노드(N1)에는 상기 제 1 전원 신호의 로우 전압(ELVDDL)과 상기 제1 트랜지스터(T1)의 문턱 전압(Vth, T1)의 합에 대응하는 문턱 보상 전압(ELVDDL+Vth, T1)이 인가된다.
도 6은 도 3의 리플 제어 구간의 구동 방법을 설명하기 위한 개념도이다.
도 3 및 도 6을 참조하면, 상기 제3 구간(c)은 제1 트랜지스터(T1)의 제어 전극인 제1 노드(N1)의 리플 전압을 제어하는 단계에 대응한다.
상기 제3 구간(c) 동안, 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 중간 전압(initM)에서 초기화 구동 신호(Vinit)의 로우 전압(initL)으로 스윙한다. 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 로우 전압(ELVDDL)을 수신하고, 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)을 수신한다. 제n 게이트 라인(GWLn)은 제n 게이트 신호(GW(n))의 로우 전압(VGL)을 수신하고, 상기 제m 데이터 라인은 기준 전압(Vref)을 수신한다.
상기 제3 구간(c)의 초기 구간(c1)을 참조하면, 상기 제n 게이트 라인(GWLn)에 인가되는 전압이 하이 전압(VGH)에서 로우 전압(VGL)으로 떨어지는 지점에서 게이트 신호와의 커플링에 의해 상기 초기화 구동 신호(Vinit)에 리플이 발생한다. 상기 초기화 구동 신호(Vinit)의 리플에 의해 제1 노드(N1)의 전압이 순간적으로 떨어졌다 상승하는 리플이 발생한다.
상기 제3 구간(c)의 후기 구간(c2)에서 초기화 구동 신호(Vinit)의 중간 전압(initM) 보다 낮은 레벨의 로우 전압(initL)이 인가됨으로써 원복하는 제1 노드(N1)의 전압(Vg)은 문턱 보상 전압(ELVDDL+Vth, T1) 보다 중간 전압(initM)와 로우 전압(initL)의 차이 전압(initM - initL = ΔVinit1) 만큼 낮은 전압(ELVDDL+Vth, T1-ΔVinit1)으로 떨어진다. 상기 제1 노드(N1)의 전압(Vg)을 상기 제2 노드(N2)의 전압(Vs) 보다 낮게 유지할 수 있다. 상기 제1 트랜지스터(T1)의 게이트/소스 전압(Vgs)이 0V 보다 작게 설정될 수 있다.
따라서, 상기 제4 구간(d)의 제1 홀딩 구간(d1) 동안 상기 제1 트랜지스터(T1)의 게이트/소스 전압(Vgs)을 0V 보다 작게 유지함으로써 상기 제1 트랜지스터(T1)의 누설 전류를 막을 수 있다.
도 7은 도 3의 데이터 프로그래밍 구간의 구동 방법을 설명하기 위한 개념도이다.
도 3 및 도 7을 참조하면, 상기 제4 구간(d)은 복수의 화소들에 데이터 전압을 프로그래밍하는 구간에 대응한다.
상기 제4 구간(d)은 제1 홀딩 구간(d1), 기록 구간(d2) 및 제2 홀딩 구간(d2)을 포함한다.
상기 제1 홀딩 구간(d1) 동안, 상기 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 로우 전압(initL)을 수신하고, 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 중간 전압(ELVDDM)을 수신하고, 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)을 수신한다. 제n 게이트 라인(GWL(n))은 제n 게이트 신호(GW(n))의 로우 전압(VGL)을 수신하고, 제m 데이터 라인(DLm)은 이전 수평 라인들에 대응하는 이전 데이터 전압들(Vdata(1),...,Vdata(n-1))을 연속적으로 수신한다.
상기 제1 트랜지스터(T1)는 상기 제1 노드(N1)의 전압에 응답하여 턴-오프 되고, 상기 제2 및 제3 트랜지스터들(T2, T3)은 상기 로우 전압(VGL)에 응답하여 턴-오프 된다.
상기 제1 홀딩 구간(d1) 동안, 상기 유기 전계 발광 다이오드(OLED)의 애노드 전극인 제2 노드(N2)의 전압(Vs)은 상기 이전 데이터 전압들의 레벨 변동에 따라 변동 전압(ELVDD_L+Vth, T1+△V)을 갖는다.
상기 제1 노드(N1)의 전압(Vg)은 상기 제3 구간(c)에서 인가된 상기 초기화 구동 신호(Vinit)의 로우 전압(initL)에 의해 상기 변동 전압(ELVDD_L+Vth, T1+△V) 보다 낮은 전압(ELVDDL+Vth, T1-ΔVinit1)을 유지할 수 있다. 따라서, 상기 제1 홀딩 구간(d1) 동안 상기 제1 트랜지스터(T1)의 게이트/소스 전압(Vgs)을 0V 보다 작게 유지함으로써 상기 제1 트랜지스터(T1)의 누설 전류를 막을 수 있다.
또한, 상기 제1 트랜지스터(T1)에 상기 제1 전원 전압(ELVDD)을 하이 전압(ELVDDH) 보다 낮은 중간 전압(ELVDDM)이 인가됨으로써 상기 제1 트랜지스터(T1)의 드레인/소스 사이의 전압(Vds)를 감소시키고, 상기 제1 트랜지스터(T1)의 누설 전류를 감소시킬 수 있다.
상기 기록 구간(d2) 동안, 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 로우 전압(initL)을 수신한다. 상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 중간 전압(ELVDDM)을 수신한다. 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)을 수신한다. 상기 제n 게이트 라인(GWLn)은 제n 게이트 신호(GW(n))의 하이 전압(VGH)을 수신한다. 상기 제2 전압 라인(VL2)은 제1 전원 신호(ELVDD)의 중간 전압(ELVDDM)을 수신한다. 상기 복수의 데이터 라인들(DL1,...,DLm,...,DLM)은 제n 수평 라인의 데이터 전압(Vdata(n))을 수신한다.
상기 제m 데이터 라인(DLm)은 제n 수평 라인의 화소 회로(PC)에 대응하는 데이터 전압(Vdata(n))을 수신한다.
상기 화소 회로(PC)의 구동을 살펴보면, 초기화 구동 신호(Vinit)의 로우 전압(initL) 은 상기 제1 노드(N1)에 인가된다. 상기 제1 노드(N1)에 제어 전극(CE1)에 연결된 제1 트랜지스터(T1)는 턴-오프 된다. 상기 제3 트랜지스터(T3)는 초기화 제어 신호(GI)의 로우 전압(VGL)에 의해 턴-오프 된다.
상기 제2 트랜지스터(T2)는 상기 제n 게이트 신호(GWn)의 하이 전압(VGH)에 의해 턴-온 되고, 상기 제1 노드(N1)와 상기 제2 노드(N2)를 서로 연결한다. 상기 제1 커패시터(Cst)와 상기 제2 커패시터(Cpr)는 턴-온 된 제2 트랜지스터(T2)에 의해 제1 노드(N1)에 직렬로 연결된다.
상기 제m 데이터 라인(DLm)에는 상기 화소 회로(PC)에 대응하는 제n 데이터 전압(Vdata(n))가 인가된다. 상기 제m 데이터 라인(DLm)은 상기 제n 데이터 전압(Vdata(n))과 상기 기준 전압(Vref)의 차이 전압(ΔVdata)을 가진다.
상기 제1 노드(N1)에 직렬로 연결된 상기 제1 및 제2 커패시터들(Cst, Cpr)는 상기 제1 노드(N1)에 대해 분배비(β)를 가진다. 상기 분배비(β) 및 상기 차이 전압(ΔVdata)은 아래 수학식 2와 같이 정의될 수 있다.
수학식 2
Figure pat00001
Figure pat00002
결과적으로, 상기 차이 전압(ΔVdata)은 상기 제1 및 제2 커패시터들(Cst, Cpr)의 분배비(β)만큼 분배되고, 분배 전압(β (ΔVdata))은 상기 제1 노드(N1)에 인가된다.
결과적으로, 제n 수평 구간(Hn)에 상기 제1 노드(N1)는 아래 수학식 3과 같은 데이터 전압을 가질 수 있다.
수학식 3
Figure pat00003
Figure pat00004
상기 수학식 3에서, Cel 은 유기 발광 다이오드(OLED)의 기생 커패시턴스이다.
이후, 제3 홀딩 구간(d3) 동안 상기 제n 게이트 라인(GWLn)은 제n 게이트 신호(GW(n))의 로우 전압(VGL)를 수신하고, 상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)를 수신한다.
상기 제1 및 제2 트랜지스터들(T1, T2)는 상기 로우 전압(VGL)에 응답하여 턴-오프 되고, 상기 제1 노드(N1)에 인가된 분배된 데이터 전압은 상기 제1 커패시터(Cst)에 의해 유지된다.
도 8은 도 3의 발광 구간의 구동 방법을 설명하기 위한 개념도이다.
도 3 및 도 8을 참조하면, 제5 구간(e)은 유기 발광 다이오드(OLED)를 발광하는 구간에 대응한다.
상기 제5 구간(e)을 살펴보면, 상기 제1 전압 라인(VL1)은 상기 초기화 구동 신호(Vinit)의 하이 전압(initH)을 수신하고, 상기 제2 전압 라인(VL2)은 상기 제1 전원 신호(ELVDD)의 하이 전압(ELVDDH)을 수신하고, 상기 제3 전압 라인(GIL)은 초기화 제어 신호(GI)의 로우 전압(VGL)을 수신하고, 상기 제n 게이트 라인(GWLn)은 제n 게이트 신호(GWn)의 로우 전압(VGL)을 수신한다. 상기 제m 데이터 라인(DLm)은 상기 기준 전압(Vref)을 수신한다.
상기 화소 회로(PC)의 구동을 살펴보면, 초기화 구동 신호(Vinit)의 하이 전압(initH)은 상기 제1 노드(N1)에 인가됨으로써 상기 제1 노드(N1)는 아래 수학식 4와 같은 전압을 가진다.
수학식 4
Figure pat00005
여기서, 차이 전압(ΔVinit2)은 상기 구동 신호(Vinit)의 로우 전압(initL)과 하이 전압(initH)의 차이 전압에 대응한다.
수학식 4와 같은 전압이 상기 제1 트랜지스터(T1)의 제어 전극(CE1)에 인가되고, 상기 차이 전압(ΔVinit2)에 의해 상기 제1 트랜지스터(T1)는 턴-온 된다.
상기 제2 트랜지스터(T2)는 제n 게이트 신호(GW(n))의 로우 전압(VGL)이 인가되어 턴-오프 되고, 상기 제3 트랜지스터(T3) 역시 초기화 제어 신호(GI)의 로우 전압(VGL)이 인가되어 턴-오프 된다.
상기 제1 트랜지스터(T1)가 턴-온 됨으로써 상기 제1 노드(N1)에 인가된 데이터 전압에 대응하는 구동 전류(ID)가 상기 유기 발광 다이오드(OLED)에 흐를 수 있다. 상기 구동 전류(ID)에 의해 상기 유기 발광 다이오드(OLED)는 발광할 수 있다.
도 9는 본 발명의 일 실시예에 따른 화소 회로의 구동 방법을 설명하기 위한 신호 파형도이다. 도 10은 도 9의 문턱 전압 보상 구간의 구동 방법을 설명하기 위한 개념도이다. 도 11은 도 9의 리플 제어 구간의 구동 방법을 설명하기 위한 개념도이다.
본 실시예에 따른 상기 초기화 구동 신호(Vinit)는 하이 전압(initH), 중간 전압(initM) 및 로우 전압(initL)을 갖는다. 상기 초기화 구동 신호(Vinit)는 initH > initM > 0 > initL 와 같은 조건의 하이 전압(initH), 중간 전압(initM) 및 로우 전압(initL)을 가질 수 있다.
도 9를 참조하면, 상기 프레임 구간은 유기 발광 다이오드(OLED)의 애노드 전극을 초기화하는 제1 구간(a), 제1 트랜지스터(T1)의 문턱 전압을 보상하는 제2 구간(b), 제1 노드(N1)의 리플을 제어하는 제3 구간(c), 데이터 전압을 프로그래밍하는 제4 구간(d) 및 유기 발광 다이오드(OLED)를 발광하는 제5 구간(e)을 포함할 수 있다.
본 실시예는 이전 실시예와 비교하여 초기화 구동 신호(Vinit)를 제외하고 다른 신호의 파형도는 실질적으로 동일하다. 이에 반복되는 설명은 생략한다.
상기 제1 구간(a) 동안, 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 로우 전압(initL)을 수신한다. 예를 들면, 상기 초기화 구동 신호(Vinit)의 로우 전압(initL)은 약 -6 V 보다 작은 레벨로 설정할 수 있다. 상기 제1 구간(a) 동안 상기 유기 발광 다이오드(OLED)의 애노드 전극은 초기화 구동 신호(Vinit)의 로우 전압(initL)으로 초기화될 수 있다.
도 9 및 도 10을 참조하면, 제2 구간(b) 동안, 제1 전압 라인(VL1)은 초기 구간(b1)에는 초기화 구동 신호(Vinit)의 로우 전압(initL)을 수신하고 후기 구간(b2)에는 초기화 구동 신호(Vinit)의 중간 전압(initM)을 수신한다.
본 실시예에 따른 초기화 구동 신호(Vinit)의 중간 전압(initM)은 약 1 V 내지 5 V 일 수 있다.
도 9 및 도 11을 참조하면, 상기 제3 구간(c)의 초기 구간(c1) 동안, 제1 전압 라인(VL1)은 초기화 구동 신호(Vinit)의 중간 전압(initM)을 수신하고, 상기 제3 구간(c)의 후기 구간(c2) 동안 초기화 구동 신호(Vinit)의 중간 전압(initL)을 수신한다.
상기 초기 구간(c1)에 상기 제n 게이트 라인(GWLn)가 동시에 하이 전압(VGH)에서 로우 전압(VGL)으로 떨어지는 지점에서 게이트 신호와의 커플링에 의해 상기 초기화 구동 신호(Vinit)에 리플이 발생한다. 상기 초기화 구동 신호(Vinit)의 리플에 의해 제1 노드(N1)의 전압이 순간적으로 떨어졌다 상승하는 리플이 발생한다.
상기 제3 구간(c)의 후기 구간(c2)에서 초기화 구동 신호(Vinit)의 중간 전압(initM) 보다 낮은 레벨의 로우 전압(initL)이 인가됨으로써 원복하는 제1 노드(N1)의 전압(Vg)은 문턱 보상 전압(ELVDDL+Vth, T1) 보다 중간 전압(initM)과 로우 전압(initL)의 차이 전압(ΔVinit1) 만큼 낮은 전압(ELVDDL+Vth, T1-ΔVinit1)으로 떨어진다. 상기 제1 노드(N1)의 전압(Vg)을 상기 제2 노드(N2)의 전압(Vs) 보다 낮게 유지할 수 있다. 상기 제1 트랜지스터(T1)의 게이트/소스 전압(Vgs)이 0V 보다 작게 설정될 수 있다.
따라서, 상기 제4 구간(d)의 제1 홀딩 구간(d1) 동안 상기 제1 트랜지스터(T1)의 게이트/소스 전압(Vgs)을 0V 보다 작게 유지함으로써 상기 제1 트랜지스터(T1)의 누설 전류를 막을 수 있다.
도 12는 비교예에 따른 화소 회로의 구동 방법을 설명하기 위한 신호 파형도이다.
도 12를 참조하면, 비교예에 따르면, 상기 프레임 구간은 유기 발광 다이오드(OLED)의 애노드 전극을 초기화하는 초기화 구간(a), 제1 트랜지스터(T1)의 문턱 전압을 보상하는 보상 구간(b), 데이터 전압을 프로그래밍하는 데이터 프로그래밍 구간(d) 및 유기 발광 다이오드(OLED)를 발광하는 발광 구간(e)을 포함할 수 있다.
비교예의 보상 구간(b) 직후, 제n 게이트 라인(GWLn)의 전압이 하이 전압(VGH)에서 로우 전압(VGL)으로 떨어지는 지점에서 게이트 신호와의 커플링에 의해 상기 초기화 구동 신호(Vinit)에 리플이 발생한다. 상기 초기화 구동 신호(Vinit)의 리플에 의해 제1 노드(N1)의 전압은 순간적으로 떨어졌다 원복을 위해 점진적으로 상승한다.
상기 제1 노드(N1)의 전압은 데이터 프로그래밍 구간(d) 중 데이터(Vdata(n))가 기록되는 기록 구간(d2) 이전의 제1 홀딩 구간(d1) 동안 원복된다.
도 12에 도시된 바와 같이, 상기 제1 홀딩 구간(d1) 동안 상기 제1 노드(N1)의 전압이 상기 제2 노드(N2)의 전압 보다 높은 레벨을 갖는다. 상기 제1 트랜지스터(T1)의 게이트/소스 전압(Vgs)이 0V 보다 크게 되어 누설 전류가 발생한다.
이와 같은 상기 제1 홀딩 구간(d1) 동안의 상기 제1 트랜지스터(T1)의 누설 전류는 크로스토크와 같은 화질 불량을 발생한다.
본 발명의 실시예들에 따르면, 상기 보상 구간과 상기 데이터 프로그래밍 구간 사이에 초기화 구동 신호의 레벨을 중간 전압에서 로우 전압으로 스윙시켜 제1 트랜지스터의 게이트 리플을 제어함으로써 데이터 프로그래밍 구간 동안 트랜지스터의 누설 전류에 의한 화질 불량을 막을 수 있다.
이상의 본 실시예들에 따르면, 3개의 트랜지스터와 2개의 커패시터로 유기 발광 다이오드를 구동하는 고해상도의 화소 회로에서, 트랜지스터의 제어단의 리플을 제어함으로써 트랜지스터의 누설 전류에 의한 화질 불량을 막을 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100: 제어부 110: 표시부
130: 데이터 구동부 150: 게이트 구동부
170: 전압 발생부

Claims (20)

  1. 초기화 구동 신호를 수신하는 제1 전압 라인과 제1 노드 사이에 연결된 제1 커패시터, 상기 제1 노드에 연결된 제어 전극, 제1 전원 신호를 수신하는 제2 전압 라인과 연결된 제1 전극 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 상기 제2 노드에 연결된 애노드 전극과 제2 전원 신호를 수신하는 캐소드 전극을 포함하는 유기 발광 다이오드, 제m(m은 자연수)데이터 라인과 상기 제2 노드 사이에 연결된 제2 커패시터, 제n(n은 자연수) 게이트 라인과 연결된 제어 전극, 상기 제1 노드와 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 및 초기화 제어 신호를 수신하는 제3 전압 라인에 연결된 제어 전극, 상기 제1 전압 라인에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터를 포함하는 화소를 포함하는 표시부;
    복수의 게이트 라인들에 복수의 게이트 신호들을 제공하는 게이트 구동부; 및
    하이 전압, 중간 전압 및 로우 전압을 갖는 초기화 구동 신호를 생성하고, 상기 복수의 게이트 신호들이 하이 전압에서 로우 전압으로 동시에 떨어진 후 상기 초기화 구동 신호를 중간 전압에서 로우 전압으로 스윙하는 전압 발생부를 포함하는 표시 장치.
  2. 제1항에 있어서, 프레임의 제1 구간 동안
    상기 제1 전압 라인은 상기 초기화 구동 신호의 중간 전압을 수신하고,
    상기 제2 전압 라인은 상기 제1 전원 신호의 하이 전압을 수신하고,
    상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 하이 전압을 동시에 수신하고,
    상기 제3 전압 라인은 상기 초기화 제어 신호의 하이 전압을 수신하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 프레임의 제2 구간 동안
    상기 제1 전압 라인은 상기 초기화 구동 신호의 중간 전압을 수신하고,
    상기 제2 전압 라인은 상기 제1 전원 신호의 로우 전압을 수신하고,
    상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 하이 전압을 복수의 게이트 라인들에 동시에 수신하고,
    상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 프레임의 제3 구간 동안
    상기 제1 전압 라인은 상기 초기화 구동 신호의 중간 전압에서 상기 초기화 구동 신호의 로우 전압으로 스윙하는 전압을 수신하고,
    상기 제2 전압 라인은 상기 제1 전원 신호의 로우 전압을 수신하고,
    상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 로우 전압을 동시에 수신하고,
    상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 초기화 구동 신호의 하이 전압은 양의 전압이고, 상기 중간 전압 및 상기 로우 전압은 음의 전압인 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 프레임의 제1 구간 동안
    상기 제1 전압 라인은 상기 초기화 구동 신호의 로우 전압을 수신하고,
    상기 제2 전압 라인은 상기 제1 전원 신호의 하이 전압을 수신하고,
    상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 하이 전압을 동시에 수신하고,
    상기 제3 전압 라인은 상기 초기화 제어 신호의 하이 전압을 수신하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 프레임의 제2 구간 동안
    상기 제1 전압 라인은 상기 초기화 구동 신호의 로우 전압에서 상기 초기 구동 신호의 중간 전압으로 스윙하는 전압을 수신하고,
    상기 제2 전압 라인은 상기 제1 전원 신호의 로우 전압을 수신하고,
    상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 하이 전압을 복수의 게이트 라인들에 동시에 수신하고,
    상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 프레임의 제3 구간 동안
    상기 제1 전압 라인은 상기 초기화 구동 신호의 중간 전압에서 상기 초기화 구동 신호의 로우 전압으로 스윙하는 전압을 수신하고,
    상기 제2 전압 라인은 상기 제1 전원 신호의 로우 전압을 수신하고,
    상기 복수의 게이트 라인들은 상기 복수의 게이트 신호들의 로우 전압을 동시에 수신하고,
    상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 초기화 구동 신호의 하이 전압 및 중간 전압은 양의 전압이고, 상기 로우 전압은 음의 전압인 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서, 상기 초기화 구동 신호의 로우 전압은 약 -6 V 인 것을 특징으로 하는 표시 장치.
  11. 제1항에 있어서, 상기 프레임의 제4 구간 동안,
    상기 제1 전압 라인은 상기 초기화 구동 신호의 로우 전압을 수신하고,
    상기 제n 게이트 라인은 상기 제n 게이트 신호의 하이 전압을 수신하고,
    상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신하고,
    상기 제m 데이터 라인은 상기 화소에 대응하는 데이터 전압을 수신하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 제n 수평 주기 동안 상기 제1 및 제2 커패시터들은 서로 직렬로 연결되고,
    상기 데이터 전압은 상기 제1 및 제2 커패시터들에 의해 분배되어 상기 제1 노드에 인가되는 것을 특징으로 하는 표시 장치.
  13. 제11항에 있어서, 상기 제4 구간 동안,
    상기 제2 전압 라인은 상기 제1 전원 신호의 하이 전압과 로우 전압의 사이의 중간 전압을 수신하는 것을 특징으로 하는 표시 장치.
  14. 제1항에 있어서, 상기 프레임의 제5 구간 동안,
    상기 제1 전압 라인은 상기 초기화 구동 신호의 하이 전압을 수신하고,
    상기 제2 전압 라인은 상기 제1 전원 신호의 하이 전압을 수신하고,
    상기 제3 전압 라인은 상기 초기화 제어 신호의 로우 전압을 수신하고,
    상기 복수의 게이트 라인들은 복수의 게이트 신호들의 로우 전압을 동시에 수신하고,
    상기 제1 노드에 인가된 데이터 전압에 대응하는 구동 전류가 상기 발광 다이오드에 흐르는 것을 특징으로 하는 표시 장치.
  15. 초기화 구동 신호를 수신하는 제1 전압 라인과 제1 노드 사이에 연결된 제1 커패시터, 상기 제1 노드에 연결된 제어 전극, 제1 전원 신호를 수신하는 제2 전압 라인과 연결된 제1 전극 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 상기 제2 노드에 연결된 애노드 전극과 제2 전원 신호를 수신하는 캐소드 전극을 포함하는 유기 발광 다이오드, 제m(m은 자연수)데이터 라인과 상기 제2 노드 사이에 연결된 제2 커패시터, 제n(n은 자연수) 게이트 라인과 연결된 제어 전극, 상기 제1 노드와 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 및 초기화 제어 신호를 수신하는 제3 전압 라인에 연결된 제어 전극, 상기 제1 전압 라인에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터를 포함하는 화소를 포함하는 표시 장치의 구동 방법에서,
    하이 전압, 중간 전압 및 로우 전압을 갖는 초기화 구동 신호를 생성하는 단계;
    제1 전압 라인을 통해 초기화 구동 신호를 수신하여 제1 트랜지스터의 제1 전극에 연결된 상기 유기 발광 다이오드의 애노드 전극을 초기화하는 제1 단계;
    제1 전원 신호의 로우 전압을 상기 제1 트랜지스터의 제1 전극에 인가하여 상기 제1 트랜지스터를 다이오드 연결하여 상기 제1 트랜지스터의 문턱 전압을 보상하는 제2 단계;
    상기 복수의 게이트 라인들에 인가되는 복수의 게이트 신호들이 하이 전압에서 로우 전압으로 동시에 떨어진 후 상기 제1 전압 라인은 상기 초기화 구동 신호를 중간 전압에서 로우 전압으로 스윙하는 전압을 수신하는 제3 단계;
    상기 제n 수평 주기 동안 상기 제1 트랜지스터의 제어 전극에 제1 커패시터 및 제2 커패시터에 의해 분배된 데이터 전압을 인가하는 제4 단계; 및
    상기 제1 전압 라인을 통해 수신된 상기 초기화 구동 신호의 제1 레벨 전압에 응답하여 상기 제1 트랜지스터의 제어 전극에 인가된 데이터 전압에 따라 상기 유기 발광 다이오드를 발광하는 제5 단계를 포함하는 표시 장치의 구동 방법.
  16. 제15항에 있어서, 상기 제1 전압 라인은 상기 제1 및 제2 단계에서는 상기 초기화 구동 신호의 중간 전압을 수신하고,
    상기 제4 단계에서는 상기 초기화 구동 신호의 로우 전압을 수신하고,
    상기 제5 단계에서는 상기 초기화 구동 신호의 하이 전압을 수신하는 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제16항에 있어서, 상기 초기화 구동 신호의 하이 전압은 양의 전압이고, 상기 중간 전압 및 상기 로우 전압은 음의 전압인 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제15항에 있어서, 상기 제1 전압 라인은 상기 제1 단계에서는 상기 초기화 구동 신호의 로우 전압을 수신하고,
    상기 제2 단계에서는 상기 초기화 구동 신호의 로우 전압에서 중간 전압으로 스윙하는 전압을 수신하고,
    상기 제4 단계에서는 상기 초기화 구동 신호의 로우 전압을 수신하고,
    상기 제5 단계에서는 상기 초기화 구동 신호의 하이 전압을 수신하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제18항에 있어서, 상기 초기화 구동 신호의 하이 전압 및 중간 전압은 양의 전압이고, 상기 로우 전압은 음의 전압인 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제15항에 있어서, 상기 제2 전압 라인은 상기 제1 및 제5 단계에서는 상기 제1 전원 신호의 하이 전압을 수신하고,
    상기 제2 및 제3 단계에서는 상기 제1 전원 신호의 로우 전압을 수신하고,
    상기 제4 단계에서는 상기 제1 전원 신호의 중간 전압을 수신하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020170166890A 2017-12-06 2017-12-06 표시 장치 및 이의 구동 방법 KR102498274B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170166890A KR102498274B1 (ko) 2017-12-06 2017-12-06 표시 장치 및 이의 구동 방법
US16/205,499 US10607547B2 (en) 2017-12-06 2018-11-30 Display apparatus and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170166890A KR102498274B1 (ko) 2017-12-06 2017-12-06 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20190067297A true KR20190067297A (ko) 2019-06-17
KR102498274B1 KR102498274B1 (ko) 2023-02-10

Family

ID=66658170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166890A KR102498274B1 (ko) 2017-12-06 2017-12-06 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US10607547B2 (ko)
KR (1) KR102498274B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507567B (zh) * 2017-10-18 2019-06-07 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示装置
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板
KR20230094791A (ko) * 2021-12-21 2023-06-28 엘지디스플레이 주식회사 표시 장치
KR20230143650A (ko) * 2022-04-05 2023-10-13 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044244A1 (en) * 2004-09-01 2006-03-02 Takaji Numao Display device and method for driving the same
KR20110038393A (ko) * 2009-10-08 2011-04-14 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR20120072098A (ko) * 2010-12-23 2012-07-03 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 발광 표시 장치
US20130120337A1 (en) * 2011-11-15 2013-05-16 Chimei Innolux Corporation Display devices
KR20170078891A (ko) * 2015-12-29 2017-07-10 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20170130681A (ko) * 2016-05-18 2017-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102621655B1 (ko) 2017-01-09 2024-01-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044244A1 (en) * 2004-09-01 2006-03-02 Takaji Numao Display device and method for driving the same
KR20110038393A (ko) * 2009-10-08 2011-04-14 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR20120072098A (ko) * 2010-12-23 2012-07-03 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 발광 표시 장치
US20130120337A1 (en) * 2011-11-15 2013-05-16 Chimei Innolux Corporation Display devices
KR20170078891A (ko) * 2015-12-29 2017-07-10 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20170130681A (ko) * 2016-05-18 2017-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
KR102498274B1 (ko) 2023-02-10
US10607547B2 (en) 2020-03-31
US20190172396A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
KR102547079B1 (ko) 표시 장치 및 이의 구동 방법
US11450280B2 (en) Organic light emitting display device
US10551903B2 (en) Organic light emitting display apparatus
CN107424563B (zh) 有机发光二极管显示装置
EP3144924B1 (en) Pixel drive circuit, pixel drive method and display device
KR101760090B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101040786B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100986915B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102045546B1 (ko) 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR20180071572A (ko) 유기발광표시장치 및 그의 구동방법
KR20150044660A (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
US10607547B2 (en) Display apparatus and method of driving the same
US20210233470A1 (en) Pixel driving circuit, display panel and driving method thereof, and display device
CN105551426A (zh) Amoled像素单元及其驱动方法、amoled显示装置
US11727882B2 (en) Pixel and display device
KR20230001618A (ko) 화소 및 표시 장치
KR101330405B1 (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
KR20160015509A (ko) 유기발광표시장치
US11217170B2 (en) Pixel-driving circuit and driving method, a display panel and apparatus
JP6789796B2 (ja) 表示装置および駆動方法
KR20210040727A (ko) 표시장치와 그 구동 방법
KR20210086018A (ko) 표시 장치 및 그의 soe 마진 최적화 방법
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
CN115620673A (zh) 像素和显示装置
CN117423301A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant