KR20190067016A - 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버 - Google Patents

인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버 Download PDF

Info

Publication number
KR20190067016A
KR20190067016A KR1020170166973A KR20170166973A KR20190067016A KR 20190067016 A KR20190067016 A KR 20190067016A KR 1020170166973 A KR1020170166973 A KR 1020170166973A KR 20170166973 A KR20170166973 A KR 20170166973A KR 20190067016 A KR20190067016 A KR 20190067016A
Authority
KR
South Korea
Prior art keywords
inductor
terminal
inductance
module
equivalent circuit
Prior art date
Application number
KR1020170166973A
Other languages
English (en)
Other versions
KR102041686B1 (ko
Inventor
김진환
박종환
왕범식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170166973A priority Critical patent/KR102041686B1/ko
Priority to US16/011,040 priority patent/US20190171782A1/en
Priority to CN201811183500.8A priority patent/CN109885851B/zh
Publication of KR20190067016A publication Critical patent/KR20190067016A/ko
Application granted granted Critical
Publication of KR102041686B1 publication Critical patent/KR102041686B1/ko

Links

Images

Classifications

    • G06F17/5045—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Filters And Equalizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명의 실시예에 따르면, 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버가 공개된다. 본 발명의 실시예에 따른 저장 장치는 제1 인덕터, 및 상기 제1 인덕터와 연결되며, 상기 제1 단자로부터 상기 제2 단자로 흐르는 직류 전류에 따라 상기 제1 인덕터의 인덕턴스를 조정하는 제1 기능 모듈을 포함하는 등가 회로를 저장하며, 상기 등가 회로는 제1 단자와 제2 단자 사이에 연결된 인덕터의 등가 회로이다.

Description

인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버{Storage device for storing an equivalent circuit of an inductor, and server for providing the equivalent circuit}
본 출원은 시뮬레이션을 위한 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버에 관한 것이다.
최근들어 기술이 빠르게 변화하면서, 개발 기간 단축과 함께, 실제 환경에서의 제품 신뢰성을 확보하는 것이 매우 중요해지고 있다. 따라서, 개발 과정에서 시제품을 만들어 검증하기 전에 컴퓨터를 이용하여 시뮬레이션을 진행함으로써, 개발 기간 단축에 기여할 수 있다. 컴퓨터를 이용한 시뮬레이션은 실제 부품의 등가 회로를 이용하여 수행된다. 이 경우, 등가 회로에 실제 부품의 물리적 특성이 보다 정확하게 반영될수록 시뮬레이션의 정확도가 향상되며, 이로 인해 개발 시간이 보다 더 단축될 수 있고, 제품 신뢰성도 향상시킬 수 있다.
대한민국 등록특허공보 제 1616036 호
본 발명의 일실시예에 따르면, 인덕터 등가 회로를 저장하는 저장 장치가 제공된다.
본 발명의 일실시예에 따르면, 인덕터 등가 회로를 제공하는 서버가 제공된다.
본 발명의 일실시예에 따른 저장 장치는 제1 인덕터, 및 상기 제1 인덕터와 연결되며, 상기 제1 단자로부터 상기 제2 단자로 흐르는 직류 전류에 따라 상기 제1 인덕터의 인덕턴스를 조정하는 제1 기능 모듈을 포함하는 등가 회로를 저장하고, 상기 등가 회로는 제1 단자와 제2 단자 사이에 연결된 인덕터의 등가 회로일 수 있다.
본 발명의 일실시예에 따른 서버는 제1 인덕터, 및 상기 제1 인덕터와 연결되며, 상기 제1 단자로부터 상기 제2 단자로 흐르는 직류 전류에 따라 상기 제1 인덕터의 인덕턴스를 조정하는 제1 기능 모듈을 포함하는 등가 회로를 포함하는 파일을 사용자 단말로 제공하고, 상기 등가 회로는 제1 단자와 제2 단자 사이에 연결된 인덕터의 등가 회로일 수 있다.
따라서, 본 발명의 실시예에 따른 시뮬레이션을 위한 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버에 따르면, 시뮬레이션 시 주파수 특성 뿐만 아니라 DC 바이어스 특성도 정확하게 반영할 수 있어, 보다 정확한 시뮬레이션을 가능하게 할 수 있다.
도 1은 본 발명의 일실시예에 따른 인덕터 등가 회로를 제공하는 서버를 포함하는 시스템을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 인덕터 등가 회로를 나타내는 도면이다.
도 3은 도 2에 나타낸 본 발명의 일실시예에 따른 인덕터 등가 회로의 기능 모듈의 실시예를 개략적으로 나타내는 도면이다.
도 4는 커플드 파워 인덕터를 개략적으로 나타낸 사시도이다.
도 5는 본 발명의 일실시예에 따른 커플드 파워 인덕터의 등가 회로를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 본 발명의 일실시예에 따른 인덕터 등가 회로를 제공하는 서버를 포함하는 시스템을 개략적으로 나타낸 도면이다.
서버(2)는 저장 장치(1)를 포함할 수 있으며, 사용자 단말(3)로부터 인덕터 등가 회로의 제공을 요청받으면, 저장 장치(1)에 저장된 인덕터 등가 회로를 사용자 단말(3)로 제공할 수 있다. 이를 위해, 사용자 단말(3)은 유선 또는 무선으로 서버(2)에 접속할 수 있다.
사용자는 사용자 단말(3)을 이용하여 인덕터 등가 회로를 제공받을 수 있으며, 제공받은 인덕터 등가 회로를 이용하여 인덕터가 포함된 다양한 회로에 대해 시뮬레이션을 수행할 수 있다. 사용자 단말(3)은 개인 컴퓨터, 서버 컴퓨터, 핸드헬드 또는 랩탑 디바이스, 모바일 디바이스(모바일폰, PDA, 미디어 플레이어 등), 멀티프로세서 시스템, 소비자 전자기기, 미니 컴퓨터, 메인프레임 컴퓨터, 임의의 전술된 시스템 또는 디바이스를 포함하는 분산 컴퓨팅 환경 등을 포함하지만, 이것으로 한정되는 것은 아니다.
본 발명의 일실시예에 따르면, 인덕터 등가 회로는 컴퓨터로 읽을 수 있는 프로그래밍 언어들을 이용하여 구현된 파일(file)일 수 있다. 즉, 인덕터 등가 회로는 프로그래밍 언어들의 집합일 수 있다. 또한, 파일(즉, 프로그래밍 언어들의 집합)으로 구현된 인덕터 등가 회로는 도 1에 나타낸 바와 같이 서버(1)에 포함된 저장 장치(1)에 저장될 수 있다. 상기 저장 장치(1)는 하드 디스크(HDD: Hard Disk Drive)나 SSD(Solid State Drive)와 같은 대용량 기억 장치일 수 있다.
도 1에서는 인덕터 등가 회로가 서버(2)에 포함된 저장 장치(2)에 저장되는 경우를 도시하였으나, 본 발명의 일실시예에 따르면, 인덕터 등가 회로를 저장하는 저장 장치에 대하여는 특별히 제한되지 않는다. 즉, 광 디스크나 USB 메모리 등 휴대 가능한 저장 장치 등 다양한 저장 장치가 본 발명의 일실시예에 따른 인덕터 등가 회로를 저장하는 저장 장치가 될 수 있다.
도 1에는 도시하지 않았지만, 사용자 단말(3)은 프로세싱 유닛과 메모리를 포함할 수 있다. 프로세싱 유닛은 예를 들어 중앙처리장치 (CPU), 그래픽처리장치 (GPU), 마이크로프로세서, 주문형 반도체 (Application Specific Integrated Circuit, ASIC), Field Programmable Gate Arrays (FPGA) 등을 포함할 수 있으며, 복수의 코어를 가질 수 있다. 메모리는 휘발성 메모리(예를 들어, RAM 등), 비휘발성 메모리(예를 들어, ROM, 플래시 메모리 등) 또는 이들의 조합일 수 있다. 서버(1)로부터 전송받은 인덕터 등가 회로는 프로세싱 유닛에 의해 실행되기 위해 메모리에 로딩될 수 있다. 이 때, 메모리에는 인덕터를 포함하는 회로를 시뮬레이션하기 위한 프로그램도 로딩될 수 있다.
도시하지는 않았지만, 사용자 단말(3)은 컴퓨팅 디바이스(1212)가 다른 디바이스(예를 들어, 컴퓨팅 디바이스(1230))와 통신할 수 있게 하는 통신접속(들)(1226)을 포함할 수 있다. 여기서, 통신 접속(들)(1226)은 모뎀, 네트워크 인터페이스 카드(NIC), 통합 네트워크 인터페이스, 무선 주파수 송신기/수신기, 적외선 포트, USB 접속 또는 컴퓨팅 디바이스(1212)를 다른 컴퓨팅 디바이스에 접속시키기 위한 다른 인터페이스를 포함할 수 있다. 또한, 통신 접속(들)(1226)은 유선 접속 또는 무선 접속을 포함할 수 있다.
또한, 상술한 바와 같이, 본 발명의 일실시예에 따르면, 인덕터 등가 회로를 저장하는 저장 장치는 휴대 가능한 저장 장치일 수 있다. 이 경우, 사용자 단말은 상기 휴대 가능한 저장 장치와 다양한 상호접속(예를 들어, 주변 구성요소 상호접속(PCI), USB, 펌웨어(IEEE 1394), 광학적 버스 구조 등)에 의해 접속될 수 있다.
이하, 본 명세서에서 사용되는 "구성요소", "모듈" 등과 같은 용어들은 일반적으로 하드웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행중인 소프트웨어인 컴퓨터 관련 엔티티를 지칭하는 것이다. 예를 들어, 모듈은 프로세서 상에서 실행중인 프로세스, 프로세서, 객체, 실행 가능물(executable), 실행 스레드, 프로그램 및/또는 컴퓨터일 수 있지만, 이것으로 한정되는 것은 아니다. 예를 들어, 컨트롤러 상에서 구동중인 애플리케이션 및 컨트롤러 모두가 구성요소일 수 있다. 하나 이상의 구성요소는 프로세스 및/또는 실행의 스레드 내에 존재할 수 있으며, 구성요소는 하나의 컴퓨터 상에서 로컬화될 수 있고, 둘 이상의 컴퓨터 사이에서 분산될 수도 있다.
도 2는 본 발명의 일실시예에 따른 인덕터 등가 회로를 나타내는 도면이다. 도 2에서, NT1 및 NT2는 인덕터의 양단을 나타낸다.
본 발명의 일실시예에 따른 인덕터 등가 회로는 제1 단자(NT1)와 제1 노드(N1) 사이에 연결된 제1 저항(R1), 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 제1 가변 인덕턴스 모듈(11), 제2 노드(N2)와 제3 노드(N3) 사이에 연결된 제2 가변 인덕턴스 모듈(12), 제3 노드(N3)와 제4 노드(N4) 사이에 연결된 제3 가변 인덕턴스 모듈(13), 제4 노드(N4)와 제2 단자(NT2) 사이에 연결된 제4 가변 인덕턴스 모듈(14), 제2 가변 인덕턴스 모듈(12)과 병렬로 연결된 제2 저항(R2), 제3 가변 인덕턴스 모듈(13)과 병렬로 연결된 제3 저항(R3), 제4 가변 인덕턴스 모듈(14)과 병렬로 연결된 제4 저항(R4), 및 제1 단자(NT1)와 제2 단자(NT2)사이에 배치되며 서로 직렬로 연결된 커패시터(C1) 및 제5 저항(R5)을 포함할 수 있다.
제1 가변 인덕턴스 모듈(11)은 제1 기능 모듈(F1)과 제1 인덕터(L1)를 포함할 수 있으며, 제2 가변 인덕턴스 모듈(12)은 제2 기능 모듈(F2)과 제2 인덕터(L2)를 포함할 수 있으며, 제3 가변 인덕턴스 모듈(13)은 제3 기능 모듈(F3)과 제3 인덕터(L3)를 포함할 수 있으며, 제4 가변 인덕턴스 모듈(14)은 제4 기능 모듈(F4)과 제4 인덕터(L4)를 포함할 수 있다.
제1 인덕터(L1), 제2 인덕터(L2), 제3 인덕터(L3), 및 제4 인덕터(L4) 각각의 인덕턴스는 전체 합이 등가회로로 표현할 인덕터의 인덕턴스와 동일하도록 설정될 수 있다. 예를 들어, 4uF의 인덕터를 등가회로로 나타낼 경우, 제1 인덕터(L1), 제2 인덕터(L2), 제3 인덕터(L3), 및 제4 인덕터(L4) 각각의 인덕턴스는 2uF, 1uF, 0.5uF, 및 0.5uF으로 설정될 수 있다.
제1 가변 인덕턴스 모듈(11), 제2 가변 인덕턴스 모듈(12), 제3 가변 인덕턴스 모듈(13), 및 제4 가변 인덕턴스 모듈(14) 각각은 등가회로로 표현할 인덕터에 흐르는 직류 전류의 크기에 따라 결정된 인덕턴스를 가지는 인덕터로서 기능할 수 있다.
즉, 제1 기능 모듈(F1)은 제1 가변 인덕턴스 모듈(11)이 등가회로로 표현할 인덕터에 흐르는 직류 전류의 크기에 따라 결정된 계수와 제1 인덕터(L1)의 인덕턴스의 곱으로 결정된 인덕턴스를 가지는 인덕터로 대체되도록 하는 기능을 수행할 수 있다. 제2 기능 모듈(F2)은 제2 가변 인덕턴스 모듈(12)이 등가회로로 표현할 인덕터에 흐르는 직류 전류의 크기에 따라 결정된 계수와 제2 인덕터(L2)의 인덕턴스의 곱으로 결정된 인덕턴스를 가지는 인덕터로 대체되도록 하는 기능을 수행할 수 있다. 제3 기능 모듈(F3)은 제3 가변 인덕턴스 모듈(13)이 등가회로로 표현할 인덕터에 흐르는 직류 전류의 크기에 따라 결정된 계수와 제3 인덕터(L3)의 인덕턴스의 곱으로 결정된 인덕턴스를 가지는 인덕터로 대체되도록 하는 기능을 수행할 수 있다. 제4 기능 모듈(F4)은 제4 가변 인덕턴스 모듈(14)이 등가회로로 표현할 인덕터에 흐르는 직류 전류의 크기에 따라 결정된 계수와 제4 인덕터(L4)의 인덕턴스의 곱으로 결정된 인덕턴스를 가지는 인덕터로 대체되도록 하는 기능을 수행할 수 있다.
제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 제4 저항(R4), 제5 저항(R5) 및 커패시터(C1) 각각의 크기는 등가회로로 표현할 인덕터의 물리적인 특성 및 주파수 특성 등에 따라 결정될 수 있다.
또한, 제2 가변 인덕턴스 모듈(12), 제3 가변 인덕턴스 모듈(13), 및 제4 가변 인덕턴스 모듈(14)은 등가회로로 표현할 인덕터의 DC 바이어스에 의한 특성을 반영할 뿐만 아니라, 주파수 특성을 반영하기 위해 사용될 수 있다.
도 2에서는 4개의 가변 인덕턴스 모듈을 사용하는 경우를 예시하였으나, 가변 인덕턴스 모듈의 개수는 필요에 따라 결정될 수 있다.
도 3은 도 2에 나타낸 본 발명의 일실시예에 따른 인덕터 등가 회로의 제1 가변 인덕턴스 모듈의 실시예를 개략적으로 나타내는 도면이다. 도 3의 단자들 a, b, c, 및 d 각각은 도 2의 제1 기능 모듈(F1)의 단자들 a, b, c, 및 d 각각과 동일한 단자를 나타낸다. 즉, 단자(a)는 제1 기능 모듈(F1)의 입력 단자이고, 단자(b)는 제1 인덕터(L1)의 일단과 연결된 단자이고, 단자(c)는 제1 인덕터(L1)의 타단과 연결된 단자이고, 단자(d)는 제1 기능 모듈(F1)의 출력단자일 수 있다.
제1 기능 모듈(F1)은 특정 함수를 불러오는 형태로 구현될 수 있다. 구체적으로, 제1 기능 모듈(F1)은 제1 단자(NT1)와 제2 단자(NT2)를 통해 흐르는 직류 전류에 따라 일정한 계수를 결정하는 기능을 수행할 수 있다. 예를 들면, 제1 기능 모듈(F1)은 전류의 값 및 그에 대응하는 계수를 저장하는 테이블을 참조하여, 상기 직류 전류의 값에 따라 결정된 계수를 리턴할 수 있다.
제1 서브 모듈(111), 제2 서브 모듈(112), 제3 서브 모듈(113), 제4 서브 모듈(114), 및 제5 서브 모듈(115) 각각은 일정한 함수(또는 명령이나 라이브러리) 또는 복수개의 함수들(또는 복수개의 명령들이나 복수개의 라이브러리들)로 구현될 수 있다.
제1 서브 모듈(111)은 제1 단자(도 2의 NT1)에서 제2 단자(도 2의 NT2)로 흐르는 직류 전류에 대한 정보인 직류 전류 정보를 출력할 수 있다. 제1 서브 모듈(111)은 상기 직류 전류 정보를 전압값으로 변환하여 출력할 수 있다.
제2 서브 모듈(112)은 상기 직류 전류 정보의 절대값을 출력할 수 있다.
제3 서브 모듈(113)은 상기 직류 전류 정보의 절대값에 따라 결정되는 계수를 출력할 수 있다. 예를 들면, 상기 직류 전류 정보의 절대값이 0이면 1을 출력하고, 상기 직류 전류 정보의 절대값이 1이면 0.8을 출력하고, 상기 직류 전류 정보의 절대값이 2이면 0.7을 출력하는 등, 상기 직류 전류 정보의 절대값이 증가함에 따라 감소하는 계수를 출력할 수 있다. 제3 서브 모듈(113)은 룩업 테이블 등을 포함할 수 있으며, 상기 룩업 테이블을 참조하여 상기 계수를 출력할 수 있다.
예를 들면, 룩업 테이블은 다음의 표 1과 동일할 수 있다.
직류 전류 계수
0 1
1 0.8
2 0.7
제3 서브 모듈(113)은 룩업 테이블을 기초로 계수를 계산할 수도 있다. 예를 들면, 직류 전류 정보가 1.5이면 계수를 0.75로 계산할 수도 있다.
제4 서브 모듈(114)은 단자(b)와 단자(c) 사이에 연결된 제1 인덕터(L1)의 인덕턴스에 대한 정보를 출력할 수 있다. 예를 들면, 제 4 서브 모듈(114)은 현재 단자(a)로부터 단자(d)로 흐르는 전류가 단자(b)로부터 단자 (c)로 흐르도록 함으로써, 단자(c)의 전압이 제1 인덕터(L1)의 인덕턴스에 의해 결정되는 전압이 되도록 하고, 단자(c)의 전압을 출력할 수 있다.
제5 서브 모듈(115)은 제4 서브 모듈(114)의 출력값과 제3 서브 모듈(113)의 출력값을 곱하여 출력할 수 있다. 예를 들면, 제5 서브 모듈(115)은 현재 단자(a)로부터 단자(d)로 흐르는 전류에 의해 제1 인덕터(L1)의 양단에 걸리는 전압에 제3 서브 모듈(113)에서 출력한 계수를 곱한 전압을 출력할 수 있다. 결과적으로, 제1 기능 모듈(F11)은 제1 인덕터(L1)의 인덕턴스에 제3 서브 모듈(113)에서 출력한 계수를 곱한 인덕터가 단자(a)와 단자(d) 사이에 연결된 것과 동일한 전압-전류 특성이 단자(a)와 단자(d) 사이에서 나타나도록 할 수 있다.
도 4는 커플드 파워 인덕터를 개략적으로 나타낸 사시도이다.
커플드 파워 인덕터는 자기적으로 결합된 2개의 인덕터들(L10, L20)을 포함할 수 있다.
제1 인덕터(L10)는 단자(NT11)와 단자(NT12) 사이에 연결되고, 제2 인덕터(L20)는 단자(NT21)와 단자(NT22) 사이에 연결될 수 있다.
도 5는 본 발명의 일실시예에 따른 커플드 파워 인덕터의 등가 회로를 나타내는 도면이다.
본 발명의 일실시예에 따른 인덕터 등가 회로는 단자(NT11)와 제1 노드(N11) 사이에 연결 된 제1 저항(R1), 제1 노드(N11)와 제2 노드(N12) 사이에 연결되고 기능 모듈(F11)과 인덕턴스(L11)를 포함하는 제1 가변 인덕턴스 모듈, 제2 노드(N12)와 제3 노드(N13) 사이에 연결되고 기능 모듈(F12)과 인덕턴스(L12)를 포함하는 제2 가변 인덕턴스 모듈, 제3 노드(N13)와 제4 노드(N14) 사이에 연결되고 기능 모듈(F13)과 인덕턴스(L13)를 포함하는 제3 가변 인덕턴스 모듈, 제4 노드(N14)와 단자(NT12) 사이에 연결되고 기능 모듈(F14)과 인덕턴스(L14)를 포함하는 제4 가변 인덕턴스 모듈, 제2 가변 인덕턴스 모듈과 병렬로 연결된 제2 저항(R12), 제3 가변 인덕턴스 모듈과 병렬로 연결된 제3 저항(R13), 제4 가변 인덕턴스 모듈과 병렬로 연결된 제4 저항(R14), 단자(NT11)와 단자(NT12)사이에 배치되며 서로 병렬로 연결된 커패시터(C11) 및 제5 저항(R15), 단자(NT21)와 제5 노드(N21) 사이에 연결 된 제6 저항(R21), 제5 노드(N21)와 제6 노드(N22) 사이에 연결되고 기능 모듈(F21)과 인덕턴스(L21)를 포함하는 제5 가변 인덕턴스 모듈, 제6 노드(N22)와 제7 노드(N23) 사이에 연결되고 기능 모듈(F22)과 인덕턴스(L22)를 포함하는 제6 가변 인덕턴스 모듈, 제7 노드(N23)와 제8 노드(N24) 사이에 연결되고 기능 모듈(F23)과 인덕턴스(L23)를 포함하는 제3 가변 인덕턴스 모듈, 제8 노드(N24)와 단자(NT22) 사이에 연결되고 기능 모듈(F24)과 인덕턴스(L24)를 포함하는 제8 가변 인덕턴스 모듈, 제6 가변 인덕턴스 모듈과 병렬로 연결된 제7 저항(R22), 제3 가변 인덕턴스 모듈과 병렬로 연결된 제8 저항(R23), 제8 가변 인덕턴스 모듈과 병렬로 연결된 제9 저항(R24), 및 단자(NT21)와 단자(NT22)사이에 배치되며 서로 병렬로 연결된 커패시터(C21) 및 제10 저항(R25)을 포함할 수 있다.
인덕터들(L11, L12, L13, 및 L14) 각각의 인덕턴스는 전체 합이 도4의 제1 인덕터(L10)의 인덕턴스와 동일하도록 설정될 수 있다. 또한, 인덕터들(L21, L22, L23, 및 L24) 각각의 인덕턴스는 전체 합이 도4의 제2 인덕터(L20)의 인덕턴스와 동일하도록 설정될 수 있다.
상술한 가변 인덕턴스 모듈들 각각은 등가회로로 표현할 인덕터에 흐르는 직류 전류의 크기에 따라 결정된 인덕턴스를 가지는 인덕터로서 기능할 수 있다. 가변 인덕턴스 모듈들 각각의 기능, 특히, 가변 인덕턴스 모듈들 각각에 포함된 기능 모듈들(F11, F12, F13, F14, F21, F22, F23, 및 F24) 각각의 기능은 도 2 및 도 3에 대한 설명을 참조하면 쉽게 이해될 것이다.
저항들(R11, R12, R13, R14, R15, R21, R22, R23, R24, 및 R25)과 커패시터들(C11, C12) 각각의 크기는 도 4에 나타낸 인덕터의 물리적인 특성 및 주파수 특성 등에 따라 결정될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
1 : 저장 장치 2 : 서버
3 : 사용자 단말

Claims (16)

  1. 제1 인덕터; 및
    상기 제1 인덕터와 연결되며, 상기 제1 단자로부터 상기 제2 단자로 흐르는 직류 전류에 따라 상기 제1 인덕터의 인덕턴스를 조정하는 제1 기능 모듈을 포함하는 등가 회로를 저장하고,
    상기 등가 회로는 제1 단자와 제2 단자 사이에 연결된 인덕터의 등가 회로인 저장 장치.
  2. 제1항에 있어서, 상기 제1 기능 모듈은
    룩업 테이블을 참조하여 상기 직류 전류에 대한 정보에 대응하는 계수를 결정하고, 상기 제1 인덕터의 인덕턴스에 상기 계수를 곱하여 조정 인덕턴스를 결정하고, 상기 제1 기능 모듈의 제1 출력단과 제1 입력단에서 봤을 때 상기 조정 인덕턴스를 가지는 인덕터가 상기 제1 출력단과 상기 제1 입력단 사이에 연결된 것과 동일하게 동작하는 저장 장치.
  3. 제2항에 있어서, 상기 제1 기능 모듈은
    상기 제1 단자로부터 상기 제2 단자로 흐르는 직류 전류에 대한 정보인 직류 전류 정보를 획득하는 제1 서브 모듈;
    상기 직류 전류 정보의 절대값을 추출하여 직류 전류 크기를 출력하는 제2 서브 모듈;
    상기 룩업 테이블을 참조하여 상기 직류 전류 크기에 대응하는 상기 계수를 추출하는 제3 서브 모듈;
    상기 제1 인덕터의 인덕턴스를 획득하는 제4 서브 모듈; 및
    상기 제1 인덕터의 인덕턴스에 상기 계수를 곱하여 출력하는 제5 서브 모듈을 포함하는 저장 장치.
  4. 제3항에 있어서, 상기 제4 서브 모듈은
    상기 제1 입력단으로부터 상기 제1 출력단으로 흐르는 전류를 상기 제1 인덕터에 인가하여 상기 제1 인덕터의 인덕턴스를 획득하는 저장 장치.
  5. 제3항에 있어서, 상기 제5 서브 모듈은
    상기 제1 입력단과 상기 제1 출력단 사이의 전압이 상기 제1 인덕터의 인덕턴스에 상기 계수를 곱한 값이 되도록 하는 저장 장치.
  6. 제1항에 있어서, 상기 등가 회로는
    상기 제1 기능 모듈의 출력단과 제2 단자 사이에 연결된 제2 기능 모듈; 및
    상기 제2 기능 모듈에 연결된 제2 인덕터를 더 포함하고,
    상기 제2 기능 블록은 상기 직류 전류에 따라 상기 제2 인덕터의 인덕턴스를 조정하는 저장 장치.
  7. 제6항에 있어서, 상기 등가 회로는
    상기 제1 단자와 상기 제1 기능 모듈의 입력단 사이에 연결된 제1 저항; 및
    상기 제2 기능 모듈과 병렬로 연결된 제2 저항을 더 포함하는 저장 장치.
  8. 제7항에 있어서, 상기 등가 회로는
    상기 제1 단자와 상기 제2 단자 사이에 배치되며, 서로 직렬로 연결된 제1 커패시터 및 제3 저항을 더 포함하는 저장 장치.
  9. 제7항에 있어서, 상기 등가 회로는
    상기 제1 단자와 상기 제2 단자 사이에 배치되며, 서로 병렬로 연결된 제1 커패시터 및 제3 저항을 더 포함하는 저장 장치.
  10. 제1 인덕터; 및
    상기 제1 인덕터와 연결되며, 상기 제1 단자로부터 상기 제2 단자로 흐르는 직류 전류에 따라 상기 제1 인덕터의 인덕턴스를 조정하는 제1 기능 모듈을 포함하는 등가 회로를 포함하는 파일을 사용자 단말로 제공하고,
    상기 등가 회로는 제1 단자와 제2 단자 사이에 연결된 인덕터의 등가 회로인 서버.
  11. 제10항에 있어서, 상기 제1 기능 모듈은
    룩업 테이블을 참조하여 상기 직류 전류에 대한 정보에 대응하는 계수를 결정하고, 상기 제1 인덕터의 인덕턴스에 상기 계수를 곱하여 조정 인덕턴스를 결정하고, 상기 제1 기능 모듈의 제1 출력단과 제1 입력단에서 봤을 때 상기 조정 인덕턴스를 가지는 인덕터가 상기 제1 출력단과 상기 제1 입력단 사이에 연결된 것과 동일하게 동작하는 서버.
  12. 제11항에 있어서, 상기 제1 기능 모듈은
    상기 제1 단자로부터 상기 제2 단자로 흐르는 직류 전류에 대한 정보인 직류 전류 정보를 획득하는 제1 서브 모듈;
    상기 직류 전류 정보의 절대값을 추출하여 직류 전류 크기를 출력하는 제2 서브 모듈;
    상기 룩업 테이블을 참조하여 상기 직류 전류 크기에 대응하는 상기 계수를 추출하는 제3 서브 모듈;
    상기 제1 인덕터의 인덕턴스를 획득하는 제4 서브 모듈; 및
    상기 제1 인덕터의 인덕턴스에 상기 계수를 곱하여 출력하는 제5 서브 모듈을 포함하는 서버.
  13. 제10항에 있어서, 상기 등가 회로는
    상기 제1 기능 모듈의 출력단과 제2 단자 사이에 연결된 제2 기능 모듈; 및
    상기 제2 기능 모듈에 연결된 제2 인덕터를 더 포함하고,
    상기 제2 기능 블록은 상기 직류 전류에 따라 상기 제2 인덕터의 인덕턴스를 조정하는 서버.
  14. 제13항에 있어서, 상기 등가 회로는
    상기 제1 단자와 상기 제1 기능 모듈의 입력단 사이에 연결된 제1 저항; 및
    상기 제2 기능 모듈과 병렬로 연결된 제2 저항을 더 포함하는 서버.
  15. 제14항에 있어서, 상기 등가 회로는
    상기 제1 단자와 상기 제2 단자 사이에 배치되며, 서로 직렬로 연결된 제1 커패시터 및 제3 저항을 더 포함하는 서버.
  16. 제15항에 있어서, 상기 등가 회로는
    상기 제1 단자와 상기 제2 단자 사이에 배치되며, 서로 병렬로 연결된 제1 커패시터 및 제3 저항을 더 포함하는 서버.
KR1020170166973A 2017-12-06 2017-12-06 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버 KR102041686B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170166973A KR102041686B1 (ko) 2017-12-06 2017-12-06 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버
US16/011,040 US20190171782A1 (en) 2017-12-06 2018-06-18 Storage device having equivalent circuit of inductor stored therein, and server for providing equivalent circuit of inductor
CN201811183500.8A CN109885851B (zh) 2017-12-06 2018-10-11 存储等效电路的存储装置和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170166973A KR102041686B1 (ko) 2017-12-06 2017-12-06 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버

Publications (2)

Publication Number Publication Date
KR20190067016A true KR20190067016A (ko) 2019-06-14
KR102041686B1 KR102041686B1 (ko) 2019-11-27

Family

ID=66659196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166973A KR102041686B1 (ko) 2017-12-06 2017-12-06 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버

Country Status (3)

Country Link
US (1) US20190171782A1 (ko)
KR (1) KR102041686B1 (ko)
CN (1) CN109885851B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312187A (ja) * 1998-02-27 1999-11-09 Taiyo Yuden Co Ltd インダクタンス素子の等価回路，回路定数解析方法，シミュレ―タ，及び記録媒体
WO2010067880A1 (ja) * 2008-12-10 2010-06-17 太陽誘電株式会社 インダクタンス素子の等価回路，回路定数解析方法，回路定数解析プログラム，回路定数解析装置，回路シミュレータ
KR20130102475A (ko) * 2012-03-07 2013-09-17 가부시키가이샤 무라타 세이사쿠쇼 등가 회로 작성방법 및 등가 회로 작성 프로그램
KR20150138396A (ko) * 2013-05-14 2015-12-09 가부시키가이샤 무라타 세이사쿠쇼 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105229644B (zh) * 2013-05-14 2018-08-17 株式会社村田制作所 电容器的仿真方法及电容器的非线性等效电路模型
EP3002860B1 (en) * 2014-09-24 2020-06-24 Linear Technology Corporation Peak-buck peak-boost current-mode control for switched step-up step-down regulators

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312187A (ja) * 1998-02-27 1999-11-09 Taiyo Yuden Co Ltd インダクタンス素子の等価回路，回路定数解析方法，シミュレ―タ，及び記録媒体
WO2010067880A1 (ja) * 2008-12-10 2010-06-17 太陽誘電株式会社 インダクタンス素子の等価回路，回路定数解析方法，回路定数解析プログラム，回路定数解析装置，回路シミュレータ
KR20130102475A (ko) * 2012-03-07 2013-09-17 가부시키가이샤 무라타 세이사쿠쇼 등가 회로 작성방법 및 등가 회로 작성 프로그램
KR20150138396A (ko) * 2013-05-14 2015-12-09 가부시키가이샤 무라타 세이사쿠쇼 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
KR101616036B1 (ko) 2013-05-14 2016-04-27 가부시키가이샤 무라타 세이사쿠쇼 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델

Also Published As

Publication number Publication date
CN109885851A (zh) 2019-06-14
CN109885851B (zh) 2023-07-14
US20190171782A1 (en) 2019-06-06
KR102041686B1 (ko) 2019-11-27

Similar Documents

Publication Publication Date Title
Cagniart et al. Model order reduction for problems with large convection effects
Kim et al. Time-domain macromodels for VLSI interconnect analysis
CN111950225A (zh) 一种芯片布局方法、装置、存储介质和电子设备
US20200134116A1 (en) Simulation system and method
KR102041686B1 (ko) 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버
CN116451622A (zh) 一种电压波形获取方法和存储介质
CN101478299B (zh) 自校准滤波器和滤波方法
KR20160015824A (ko) 전하 펌프를 포함하는 전자 회로를 시뮬레이션하는 방법
US20220012398A1 (en) Information processing apparatus, program, and simulation method
CN112016667A (zh) 优化装置和优化方法
CN110941302A (zh) 一种电压调节器控制方法、装置和电压调节器及介质
US10255405B2 (en) Supporting apparatus of semiconductor integrated circuit, countermeasure method of electromagnetic interference of semiconductor integrated circuit, and recording medium
US20190005179A1 (en) Circuit comparing method and electronic device
US20060184344A1 (en) Simulator and simulation method using programming language interface of hardware description language
CN113295183B (zh) 激光陀螺的温度补偿方法、装置、电子设备及存储介质
CN113437638A (zh) Vcsel激光器温度控制方法及设备
CN107528685B (zh) 动态对偶混沌系统
JP2605188B2 (ja) 回路定数自動設計システム及び回路定数最適化方法
Caruso et al. The quantum CP-violating kaon system reproduced in the electronic laboratory
US20030154059A1 (en) Simulation apparatus and simulation method for a system having analog and digital elements
Koksal Realization of a general all‐pole current transfer function by using CBTA
WO2018096765A1 (ja) 回路シミュレーション方法及び回路シミュレーション装置
KR102561849B1 (ko) 회로 시뮬레이터를 위한 신경망 모델 처리 방법 및 장치
JP2012242926A (ja) 回路改善装置、回路改善装置の回路改善方法および回路改善プログラム
Gourary et al. A Technique for the Accounting of Surrounding Circuitry During Generation of the Simplified Models

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right