KR20190061930A - Memory system and operating method thereof - Google Patents

Memory system and operating method thereof Download PDF

Info

Publication number
KR20190061930A
KR20190061930A KR1020170160827A KR20170160827A KR20190061930A KR 20190061930 A KR20190061930 A KR 20190061930A KR 1020170160827 A KR1020170160827 A KR 1020170160827A KR 20170160827 A KR20170160827 A KR 20170160827A KR 20190061930 A KR20190061930 A KR 20190061930A
Authority
KR
South Korea
Prior art keywords
random access
memory
flag information
access memory
control unit
Prior art date
Application number
KR1020170160827A
Other languages
Korean (ko)
Other versions
KR102423278B1 (en
Inventor
박병규
오익성
지승구
홍성관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170160827A priority Critical patent/KR102423278B1/en
Priority to US16/034,924 priority patent/US10698786B2/en
Priority to TW107129770A priority patent/TW201926333A/en
Priority to CN201811105141.4A priority patent/CN109840222B/en
Publication of KR20190061930A publication Critical patent/KR20190061930A/en
Priority to US16/884,240 priority patent/US11366736B2/en
Application granted granted Critical
Publication of KR102423278B1 publication Critical patent/KR102423278B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G06F12/1018—Address translation using page tables, e.g. page table structures involving hashing techniques, e.g. inverted page tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/683—Invalidation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

According to an embodiment of the present invention, provided is a memory system, which comprises: a nonvolatile memory device; a random access memory configured to respond to an unmap request received from a host device and to store flag information representing the unmapped unmap address to be a target of the unmap request; and a control unit configured to flush the flag information to the nonvolatile memory device. The control unit can flush the flag information to the nonvolatile memory device when a first condition is satisfied.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}[0001] MEMORY SYSTEM AND OPERATING METHOD THEREOF [0002]

본 발명은 비휘발성 메모리 장치를 저장 매체로 사용하는 메모리 시스템에 관한 것이다.The present invention relates to a memory system using a non-volatile memory device as a storage medium.

메모리 시스템은 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.The memory system may be configured to store data provided from an external device in response to a write request of the external device. In addition, the memory system may be configured to provide stored data to an external device in response to a read request of the external device. An external device is an electronic device capable of processing data, and may include a computer, a digital camera, a cellular phone, or the like. The memory system may be built in an external device, or may be manufactured in a detachable form and connected to an external device.

메모리 장치를 이용한 메모리 시스템은 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템은 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.A memory system using a memory device has advantages of stability and durability because it does not have a mechanical driving part, has a very high access speed of information, and low power consumption. A memory system having such advantages includes a USB (Universal Serial Bus) memory device, a memory card having various interfaces, a Universal Flash Storage (UFS) device, and a solid state drive (SSD).

본 발명의 실시 예는, 호스트 장치의 언맵(unmap) 리퀘스트 및 언맵 어드레스에 대한 리드 리퀘스트를 효율적으로 처리할 수 있는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.An embodiment of the present invention is to provide a memory system and an operation method thereof capable of efficiently processing a read request for an unmap request and an unmapped address of a host device.

본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치, 호스트 장치로부터 수신된 언맵(unmap) 리퀘스트에 대응하여, 언맵 리퀘스트의 대상이 되는 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 저장하도록 구성된 랜덤 액세스 메모리 및 플래그 정보를 비휘발성 메모리 장치로 플러쉬(flush)하도록 구성된 컨트롤 유닛을 포함할 수 있고, 컨트롤 유닛은, 제1 조건을 만족하는 때, 플래그 정보를 비휘발성 메모리 장치로 플러쉬할 수 있다.A memory system according to an embodiment of the present invention includes a non-volatile memory device, a random access memory (ROM) configured to store flag information indicating that an unmap address to be subjected to an unmap request is unmapped, corresponding to an unmap request received from the host device And a control unit configured to flush the flag information to the non-volatile memory device, and the control unit can flush the flag information to the non-volatile memory device when the first condition is satisfied.

본 발명의 실시 예에 따른 메모리 시스템은 메모리 유닛을 포함하는 비휘발성 메모리 장치, 메모리 유닛의 어드레스가 언맵되었음을 나타내는 플래그 정보를 저장하도록 구성된 랜덤 액세스 메모리 및 호스트 장치로부터 리드 리퀘스트를 수신한 때, 리드 리퀘스트에 대응하는 리스펀스를 호스트 장치로 전송하도록 구성된 컨트롤 유닛을 포함할 수 있고, 컨트롤 유닛은, 호스트 장치로부터 언맵 어드레스에 대한 리드 리퀘스트를 수신한 때, 플래그 정보를 참조하여 언맵 리스펀스를 호스트 장치로 전송할 수 있다.A memory system according to an embodiment of the present invention includes a nonvolatile memory device including a memory unit, a random access memory configured to store flag information indicating that the address of the memory unit has been unmapped, and a read request And the control unit may transmit the unmapped response to the host device by referring to the flag information when receiving the read request for the unmapped address from the host device have.

본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 호스트 장치로부터 언맵(unmap) 리퀘스트를 수신하는 단계, 언맵 리퀘스트의 대상이 되는 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 랜덤 액세스 메모리에 저장하는 단계 및 제1 조건을 만족하는 때, 컨트롤 유닛에서, 플래그 정보를 비휘발성 메모리 장치로 플러쉬(flush)하도록 제어하는 단계를 포함할 수 있다.An operation method of a memory system according to an embodiment of the present invention includes receiving an unmap request from a host device, storing flag information indicating that an unmap address to be subjected to an unmap request is unmapped in a random access memory, 1 < / RTI > condition is satisfied, control unit may be configured to flush the flag information to the non-volatile memory device.

본 발명의 실시 예에 따른 메모리 시스템은 호스트 장치의 언맵 리퀘스트를 효율적으로 처리할 수 있다.The memory system according to the embodiment of the present invention can efficiently process the unmap request of the host device.

또한, 호스트 장치의 리드 요청에 대응하여, 요청된 언맵 어드레스에 대한 정보를 신속하게 전송할 수 있다.Further, in response to the read request of the host device, information on the requested unmap address can be quickly transmitted.

도 1은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다.
도 2 및 도 3은 본 발명의 실시 예에 따라 플래그 정보가 비휘발성 메모리 장치로 플러쉬되는 과정을 예시적으로 도시한다.
도 4 내지 도 6은 본 발명의 실시 예에 따른 메모리 시스템이 호스트 장치로부터 수신한 리퀘스트에 대한 응답을 출력하는 과정을 예시적으로 도시한다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 도시한 순서도이다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 도시한 순서도이다.
도 10은 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.1 is a block diagram illustrating an exemplary memory system in accordance with an embodiment of the present invention.
FIGS. 2 and 3 illustrate in an exemplary fashion the flag information is flushed to a non-volatile memory device in accordance with an embodiment of the present invention.
FIGS. 4 to 6 illustrate a process of outputting a response to a request received from the host system by the memory system according to the embodiment of the present invention.
7 is a flowchart illustrating an exemplary operation of a memory system according to an embodiment of the present invention.
8 is a flowchart illustrating an exemplary method of operating a memory system according to an embodiment of the present invention.
9 is a flowchart illustrating an exemplary operation of a memory system according to an embodiment of the present invention.
10 is an exemplary illustration of a data processing system including an SSD according to an embodiment of the present invention.
11 is an exemplary illustration of a data processing system including a memory system in accordance with an embodiment of the present invention.
12 is an exemplary illustration of a data processing system including a memory system in accordance with an embodiment of the present invention.
13 is an exemplary illustration of a network system including a memory system in accordance with an embodiment of the present invention.
Figure 14 is a block diagram illustrating an exemplary non-volatile memory device included in a memory system in accordance with an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and how to accomplish it, will be described with reference to the embodiments described in detail below with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. The embodiments are provided so that those skilled in the art can easily carry out the technical idea of the present invention to those skilled in the art.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.In the drawings, embodiments of the present invention are not limited to the specific forms shown and are exaggerated for clarity. Although specific terms are used herein, It is to be understood that the same is by way of illustration and example only and is not to be taken by way of limitation of the scope of the appended claims.

본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.The expression " and / or " is used herein to mean including at least one of the elements listed before and after. Also, the expression " coupled / coupled " is used to mean either directly connected to another component or indirectly connected through another component. The singular forms herein include plural forms unless the context clearly dictates otherwise. Also, as used herein, "comprising" or "comprising" means to refer to the presence or addition of one or more other components, steps, operations and elements.

이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다. 메모리 시스템(100)은 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(400)에 의해서 액세스되는 데이터를 저장할 수 있다.1 is a block diagram illustrating an exemplary memory system in accordance with an embodiment of the present invention. The memory system 100 may store data accessed by a host device 400 such as a mobile phone, MP3 player, laptop computer, desktop computer, game machine, TV, in-vehicle infotainment system,

메모리 시스템(100)은 호스트 장치(400)와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(100)은 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.The memory system 100 may be manufactured in any one of various types of storage devices according to a host interface, which means a transfer protocol with the host device 400. [ For example, the memory system 100 may include a secure digital (SD), mini-SD, and micro-SD form of a multimedia card in the form of SSD, MMC, eMMC, RS-MMC, micro- Card, a universal storage bus (USB) storage device, a universal flash storage (UFS) device, a storage device in the form of a personal computer memory card international association (PCMCIA) card, a storage device in the form of a peripheral component interconnection Such as a PCI Express card type storage device, a CF (Compact Flash) card, a smart media card, a memory stick, and the like.

메모리 시스템(100)은 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(100)은 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.The memory system 100 may be fabricated in any of a variety of types of package configurations. For example, the memory system 100 may include a package on package (POP), a system in package (SIP), a system on chip (SOC), a multi chip package (MCP), a chip on board (COB) fabricated packages, wafer-level stack packages (WSPs), and the like.

도 1을 참조하면, 본 발명의 실시 예에 따른 메모리 시스템(100)은 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 컨트롤 유닛(210), 랜덤 액세스 메모리(220), 호스트 인터페이스 유닛(230) 및 메모리 컨트롤 유닛(240)을 포함할 수 있다.Referring to FIG. 1, a memory system 100 according to an embodiment of the present invention may include a controller 200. The controller 200 may include a control unit 210, a random access memory 220, a host interface unit 230 and a memory control unit 240.

컨트롤 유닛(210)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(210)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(220)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어(FW)를 구동하고, 내부의 기능 블록들 및 비휘발성 메모리 장치(300)를 제어할 수 있다.The control unit 210 may include a micro control unit (MCU) and a central processing unit (CPU). The control unit 210 can process the request transmitted from the host apparatus. The control unit 210 drives an instruction or algorithm in the form of a code loaded into the random access memory 220 to process the request, that is, the firmware FW, The memory device 300 can be controlled.

랜덤 액세스 메모리(220)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어(FW)를 저장할 수 있다. 또한, 랜덤 액세스 메모리(220)는 펌웨어(FW)의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.Random access memory 220 may be configured with a random access memory such as dynamic random access memory (DRAM) or static random access memory (SRAM). The random access memory 220 may store firmware FW that is driven by the control unit 210. [ In addition, the random access memory 220 may store data, for example, metadata necessary for driving the firmware FW. That is, the random access memory 220 may operate as a working memory of the control unit 210.

호스트 인터페이스 유닛(230)은 호스트 장치(400)와 메모리 시스템(100)을 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(230)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스(HIF)를 이용해서 호스트 장치(400)와 통신할 수 있다.The host interface unit 230 may interface the host system 400 and the memory system 100. Illustratively, the host interface unit 230 may be a universal serial bus (USB), a universal flash storage (UFS), a multimedia card (MMC), a parallel advanced technology attachment (PATA), a serial advanced technology attachment a host interface (HIF), using any one of standard transfer protocols such as computer system interface (SAS), serial attached SCSI (SAS), peripheral component interconnection (PCI) ). ≪ / RTI >

메모리 컨트롤 유닛(240)은 컨트롤 유닛(210)의 제어에 따라서 비휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 비휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 비휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 비휘발성 메모리 장치(300)로 제공하거나, 비휘발성 메모리 장치(300)로부터 데이터를 제공 받을 수 있다.The memory control unit 240 can control the nonvolatile memory device 300 under the control of the control unit 210. [ The memory control unit 240 may also be referred to as a memory interface unit. The memory control unit 240 may provide control signals to the non-volatile memory device 300. The control signals may include commands, addresses, control signals, etc. to control the non-volatile memory device 300. The memory control unit 240 may provide data to the non-volatile memory device 300 or may receive data from the non-volatile memory device 300. [

메모리 시스템(100)은 비휘발성 메모리 장치(300)를 포함할 수 있다. 비휘발성 메모리 장치(300)는 커맨드, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 하나 이상의 신호 라인을 포함하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 비휘발성 메모리 장치(300)는 메모리 시스템(100)의 저장 매체로 사용될 수 있다.The memory system 100 may include a non-volatile memory device 300. The non-volatile memory device 300 may be coupled to the controller 200 via a channel CH that includes one or more signal lines capable of transmitting commands, addresses, control signals and data. Non-volatile memory device 300 may be used as the storage medium of memory system 100.

도 2 및 도 3은 본 발명의 실시 예에 따라 플래그 정보가 비휘발성 메모리 장치로 플러쉬되는 과정을 예시적으로 도시한다. 이하에서, 도1 내지 도 3을 참조하여 본 발명의 실시 예에 따른 메모리 시스템을 설명한다.FIGS. 2 and 3 illustrate in an exemplary fashion the flag information is flushed to a non-volatile memory device in accordance with an embodiment of the present invention. Hereinafter, a memory system according to an embodiment of the present invention will be described with reference to Figs.

랜덤 액세스 메모리(220)와 비휘발성 메모리에 저장된 맵핑 정보의 일치를 위한 동작은, 랜덤 액세스 메모리(220)에 저장된 맵핑 정보와 비휘발성 메모리에 저장된 맵핑 정보의 비교 동작, 랜덤 액세스 메모리(220)에 저장된 맵핑 정보를 비휘발성 메모리 장치(300)로 플러쉬(flush) 또는 백업(backup)하는 동작, 랜덤 액세스 메모리(220)에 저장된 맵핑 정보의 위치 정보와 같은 비휘발성 메모리 장치(300)에 저장된 맵핑 정보를 관리하기 위한 메타 정보를 업데이트하는 동작을 포함할 수 있기 때문에, 많은 리소스를 소모할 수 있고, 오랜 시간이 소모될 수 있다.The operation for matching the random access memory 220 and the mapping information stored in the nonvolatile memory is the same as the operation for comparing the mapping information stored in the random access memory 220 and the mapping information stored in the nonvolatile memory, The mapping information stored in the nonvolatile memory device 300 such as the operation of flushing or backing up the stored mapping information to the nonvolatile memory device 300 or the location information of the mapping information stored in the random access memory 220, , It may consume a large amount of resources and a long time may be consumed.

따라서, 메모리 시스템(100)은 호스트 장치(400)의 언맵 리퀘스트를 1차 언맵 처리와 2차 언맵 처리로 구분하여 단계적으로 처리할 수 있다. 즉, 메모리 시스템(100)은 랜덤 액세스 메모리(220)에서 언맵 어드레스를 우선적으로 언맵시킬 수 있다. 그리고, 메모리 시스템(100)은, 비휘발성 메모리 장치(300)의 업데이트가 필요한 시점에, 비휘발성 메모리 장치(300)에서 언맵 어드레스를 최종적으로 언맵시킬 수 있다.Accordingly, the memory system 100 can process the unmapped requests of the host device 400 in a stepwise manner by dividing the unmapped requests into a first unmappable process and a second unmappable process. That is, the memory system 100 may preferentially unmapped the unmapped address in the random access memory 220. The memory system 100 may finally unmapped the unmapped address in the nonvolatile memory device 300 at a point in time when the update of the nonvolatile memory device 300 is required.

본 발명의 실시 예에 따른 메모리 시스템(100)은 비휘발성 메모리 장치(300), 호스트 장치(400)로부터 수신된 언맵(unmap) 리퀘스트에 대응하여, 언맵 리퀘스트의 대상이 되는 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보(UNM)를 저장하도록 구성된 랜덤 액세스 메모리(220) 및 플래그 정보(UNM)를 비휘발성 메모리 장치(300)로 플러쉬(flush)하도록 구성된 컨트롤 유닛(210)을 포함할 수 있고, 컨트롤 유닛(210)은, 제1 조건을 만족하는 때, 플래그 정보(UNM)를 비휘발성 메모리 장치(300)로 플러쉬할 수 있다. 이 때 플래그 정보(UNM)는, 대응하는 어드레스(ADD)가 맵핑되었는지 언맵핑되었는지를 나타낼 수 있다. 예시적으로, 맵핑(MP)으로 표시(flagged)된 플래그 정보는 대응하는 어드레스가 맵핑된 것을 의미할 수 있다. 다른 예로서, 언맵핑(UNM)으로 표시된 플래그 정보는 대응하는 어드레스(ADD)가 언맵되었음을 의미할 수 있다.The memory system 100 according to the embodiment of the present invention includes a nonvolatile memory device 300 and a host device 400. The unmappable memory device 300 includes a host device 400, A random access memory 220 configured to store flag information UNM and a control unit 210 configured to flush flag information UNM to non-volatile memory device 300, 210 may flush flag information UNM to non-volatile memory device 300 when the first condition is satisfied. At this time, the flag information UNM may indicate whether the corresponding address ADD is mapped or unmapped. Illustratively, the flag information flagged with the mapping (MP) may mean that the corresponding address is mapped. As another example, flag information indicated as unmappings (UNM) may mean that the corresponding address ADD is unmapped.

도 2를 참조하여 예를 들면, 본 발명의 실시 예에 따른 메모리 시스템(100)은 (a)호스트 장치(400)로부터 수신된 제1 어드레스(ADD1)에 대한 언맵 리퀘스트에 대응하여, 랜덤 액세스 메모리(220)에 플래그 정보(UNM)가 저장될 수 있다. (b)랜덤 액세스 메모리(220)에 플래그 정보(UNM)가 저장된 후, 호스트 장치(400)의 다른 리퀘스트에 대응한 데이터들이 랜덤 액세스 메모리(220)에 저장될 수 있다. 즉, 플래그 정보(UNM)가 랜덤 액세스 메모리(220)에 저장된 후, 곧바로 비휘발성 메모리 장치(300)로 플러쉬되지 않을 수 있다. (c)플래그 정보(UNM)가 랜덤 액세스 메모리(220)에 저장된 후, 호스트 장치(400)로부터 플러쉬 리퀘스트를 수신한 때, 컨트롤 유닛(210)의 제어에 의하여 플래그 정보(UNM)가 랜덤 액세스 메모리(220)에서 비휘발성 메모리 장치(300)로 플러쉬될 수 있다. 즉, 제1 조건은 호스트 장치(400)로부터 플러쉬 리퀘스트를 수신하는 것일 수 있다.2, the memory system 100 according to an embodiment of the present invention includes (a) a random access memory (RAM), corresponding to an unmap request for a first address ADD1 received from the host device 400, The flag information UNM may be stored in the memory 220. (b) After the flag information UNM is stored in the random access memory 220, data corresponding to another request of the host apparatus 400 may be stored in the random access memory 220. [ That is, after the flag information UNM is stored in the random access memory 220, it may not be immediately flushed to the nonvolatile memory device 300. (c) When the flush information UNM is stored in the random access memory 220 and the flush request is received from the host device 400, the flag information UNM is stored in the random access memory 220 under the control of the control unit 210. [ Volatile memory device 300 in the flash memory 220. [ That is, the first condition may be that the host apparatus 400 receives the flush request.

도 3을 참조하여 예를 들면, 본 발명의 실시 예에 따른 메모리 시스템(100)은 도 2의 실시 예와 마찬가지로, (a)호스트 장치(400)로부터 수신된 제1 어드레스(ADD1)에 대한 언맵 리퀘스트에 대응하여, 랜덤 액세스 메모리(220)에 플래그 정보(UNM)가 저장될 수 있고, (b)랜덤 액세스 메모리(220)에 플래그 정보(UNM)가 저장된 후, 호스트 장치(400)의 다른 리퀘스트에 대응한 데이터들이 랜덤 액세스 메모리(220)에 저장될 수 있다. , 랜덤 액세스 메모리(220)가 가득 찬 때, 컨트롤 유닛(210)의 제어에 의하여 플래그 정보(UNM)가 랜덤 액세스 메모리(220)에서 비휘발성 메모리 장치(300)로 플러쉬될 수 있다. 즉, 제1 조건은 랜덤 액세스 메모리(220)가 가득 찬 것일 수 있다. (c)플래그 정보(UNM)가 비휘발성 메모리 장치(300)로 플러쉬된 후, 랜덤 액세스 메모리(220)에 저장된 데이터는 삭제될 수 있다.3, the memory system 100 according to the embodiment of the present invention includes, as in the embodiment of FIG. 2, (a) an unmapped address for the first address ADD1 received from the host device 400, The flag information UNM may be stored in the random access memory 220 in response to the request and the flag information UNM may be stored in the random access memory 220, Data may be stored in the random access memory 220. [ The flag information UNM can be flushed from the random access memory 220 to the nonvolatile memory device 300 under the control of the control unit 210 when the random access memory 220 is full. That is, the first condition may be that the random access memory 220 is full. (c) After the flag information UNM is flushed to the nonvolatile memory device 300, the data stored in the random access memory 220 may be erased.

도 4 내지 도 6은 본 발명의 실시 예에 따른 메모리 시스템이 호스트 장치로부터 수신한 리퀘스트에 대한 응답을 출력하는 과정을 예시적으로 도시한다. 도 4 내지 도 6에서, (S10)~(S13), (S20)~(S24), (S30)~(S34) 각각은 시계열적 순서에 따른 리퀘스트(Request) 또는 리스펀스(Response)라고 가정한다. 도1, 도 4 내지 도 6을 참조하여 본 발명의 실시 예에 따른 메모리 시스템을 설명한다.FIGS. 4 to 6 illustrate a process of outputting a response to a request received from the host system by the memory system according to the embodiment of the present invention. 4 to 6, it is assumed that each of (S10) to (S13), (S20) to (S24), and (S30) to (S34) is a request or response according to a time series. A memory system according to an embodiment of the present invention will be described with reference to Figs. 1, 4 to 6. Fig.

본 발명의 실시 예에 따른 메모리 시스템(100)은 메모리 유닛을 포함하는 비휘발성 메모리 장치(300), 메모리 유닛의 어드레스가 언맵되었음을 나타내는 플래그 정보(UNM)를 저장하도록 구성된 랜덤 액세스 메모리(220) 및 호스트 장치(400)로부터 리드 리퀘스트를 수신한 때, 리드 리퀘스트에 대응하는 리스펀스를 호스트 장치(400)로 전송하도록 구성된 컨트롤 유닛(210)을 포함할 수 있고, 컨트롤 유닛(210)은, 호스트 장치(400)로부터 언맵 어드레스에 대한 리드 리퀘스트를 수신한 때, 플래그 정보(UNM)를 참조하여 언맵 리스펀스를 호스트 장치(400)로 전송할 수 있다.A memory system 100 according to an embodiment of the present invention includes a non-volatile memory device 300 including a memory unit, a random access memory 220 configured to store flag information UNM indicating that the address of the memory unit has been unmapped, The control unit 210 may include a control unit 210 configured to transmit a response corresponding to the read request to the host apparatus 400 when the read request is received from the host apparatus 400, 400 to the host device 400 by referring to the flag information UNM when the read request for the unmapped address is received.

도 4를 참조하여 예를 들면, 컨트롤러(200)는 호스트 장치(400)로부터 제1 데이터(DT1)에 대한 라이트 리퀘스트를 수신할 수 있다(S10). 컨트롤러(200)는 호스트 장치(400)로부터 수신한 라이트 리퀘스트에 응답하여, 비휘발성 메모리 장치(300)로 제1 데이터(DT1)에 대한 라이트 명령을 출력할 수 있고, 제1 데이터(DT1)는, 비휘발성 메모리 장치(300)의 페이지들 중 제1 어드레스(ADD1)에 대응되는 페이지에 저장되었다고 가정한다(미도시). 이후 컨트롤러(200)는, 호스트 장치(400)로부터 제1 어드레스(ADD1)에 대한 언맵 리퀘스트를 수신할 수 있다(S11). 컨트롤 유닛(210)은, 언맵 리퀘스트에 대응하여 랜덤 액세스 메모리(220)에 플래그 정보(UNM)를 저장하도록 제어할 수 있다. 랜덤 액세스 메모리(220)에 제1 어드레스(ADD1)에 대한 업맵 플래그 정보(UNM)가 저장된 후, 호스트 장치(400)로부터 제1 어드레스(ADD1)에 대응되는 비휘발성 메모리 장치(300)의 페이지에 저장된 제1 데이터(DT1)에 대한 리드 리퀘스트를 수신한 때(S12), 컨트롤 유닛(210)은, 랜덤 액세스 메모리(220)에 저장된 플래그 정보(UNM)를 참조하여 언맵 리스펀스를 호스트 장치(400)로 전송하도록 제어할 수 있다. 즉, 컨트롤러(200)는 비휘발성 메모리 장치(300)에 별도의 명령을 내리지 않고, 랜덤 액세스 메모리(220)에 저장된 플래그 정보(UNM)를 참조하여 호스트 장치(400)로 언맵 리스펀스를 전송할 수 있다(S13).4, for example, the controller 200 may receive a write request for the first data DT1 from the host device 400 (S10). The controller 200 can output the write command for the first data DT1 to the nonvolatile memory device 300 in response to the write request received from the host device 400 and the first data DT1 (Not shown) is stored in a page corresponding to the first address ADD1 of the pages of the nonvolatile memory device 300. Thereafter, the controller 200 can receive the unmap request for the first address ADD1 from the host device 400 (S11). The control unit 210 can control to store the flag information UNM in the random access memory 220 in response to the unmapped request. Volatile memory device 300 corresponding to the first address ADD1 from the host device 400 after the UPM flag information UNM for the first address ADD1 is stored in the random access memory 220 When receiving the read request for the stored first data DT1 (S12), the control unit 210 refers to the flag information UNM stored in the random access memory 220 to transmit the unmapped response to the host device 400 As shown in FIG. That is, the controller 200 can transmit the unmapped response to the host device 400 with reference to the flag information UNM stored in the random access memory 220, without issuing another instruction to the non-volatile memory device 300 (S13).

본 발명의 실시 예에 따른 메모리 시스템(100)은, 언맵 어드레스에 대한 플래그 정보(UNM)가 랜덤 액세스 메모리(220)에 저장되고, 제1 조건을 만족한 경우 플래그 정보(UNM)가 비휘발성 메모리 장치(300)로 플러쉬될 수 있는데, 도 4는 플래그 정보(UNM)가 비휘발성 메모리 장치(300)로 아직 플러쉬되지 않은 시점에서 호스트 장치(400)로부터 언맵 어드레스에 대한 리드 리퀘스트를 수신한 경우의 예를 설명한다.In the memory system 100 according to the embodiment of the present invention, the flag information UNM for the unmapped address is stored in the random access memory 220, and when the first condition is satisfied, the flag information UNM is stored in the non- 4 can be flushed to the device 300 when the flag information UNM is not yet flushed to the nonvolatile memory device 300 and the read request for the unmapped address is received from the host device 400 An example is given.

도 5를 참조하여 예를 들면, 컨트롤러(200)는 호스트 장치(400)로부터 제1 데이터(DT1)에 대한 라이트 리퀘스트를 수신할 수 있다(S20). 컨트롤러(200)는 호스트 장치(400)로부터 수신한 라이트 리퀘스트에 응답하여, 비휘발성 메모리 장치(300)로 제1 데이터(DT1)에 대한 라이트 명령을 출력할 수 있고, 제1 데이터(DT1)는, 비휘발성 메모리 장치(300)의 페이지들 중 제1 어드레스(ADD1)에 대응되는 페이지에 저장되었다고 가정한다(미도시). 이후 컨트롤러(200)는, 호스트 장치(400)로부터 제1 어드레스(ADD1)에 대한 언맵 리퀘스트를 수신할 수 있다(S21). 컨트롤 유닛(210)은, 언맵 리퀘스트에 대응하여 랜덤 액세스 메모리(220)에 플래그 정보(UNM)를 저장하도록 제어할 수 있다. 랜덤 액세스 메모리(220)에 플래그 정보(UNM)가 저장된 후, 제1 조건을 만족하는 때, 컨트롤 유닛(210)은, 플래그 정보(UNM)를 비휘발성 메모리 장치(300)로 플러쉬하도록 제어할 수 있다. 도 5에서는 제1 조건이 호스트 장치(400)로부터 플러쉬 리퀘스트를 수신하는 것으로 예시하였으나(S22), 제1 조건은 랜덤 액세스 메모리(220)가 가득찬 것일 수 있고, 이 외에도 제1 조건은 언제든지 설정 및 변경이 가능할 것이다. 5, for example, the controller 200 can receive a write request for the first data DT1 from the host device 400 (S20). The controller 200 can output the write command for the first data DT1 to the nonvolatile memory device 300 in response to the write request received from the host device 400 and the first data DT1 (Not shown) is stored in a page corresponding to the first address ADD1 of the pages of the nonvolatile memory device 300. Thereafter, the controller 200 can receive the unmap request for the first address ADD1 from the host device 400 (S21). The control unit 210 can control to store the flag information UNM in the random access memory 220 in response to the unmapped request. The control unit 210 can control the flag information UNM to be flushed to the nonvolatile memory device 300 when the flag information UNM is stored in the random access memory 220 and the first condition is satisfied have. 5, the first condition is exemplified as receiving the flush request from the host device 400 (S22). However, the first condition may be that the random access memory 220 is full, and the first condition may be set at any time And changes will be possible.

플래그 정보(UNM)가 비휘발성 메모리 장치(300)로 플러쉬된 후, 호스트 장치(400)로부터 제1 어드레스(ADD1)에 대응되는 비휘발성 메모리 장치(300)의 페이지에 저장된 제1 데이터(DT1)에 대한 리드 리퀘스트를 수신한 때(S23), 컨트롤 유닛(210)은, 랜덤 액세스 메모리(220)에 저장된 플래그 정보(UNM)를 참조하여 언맵 리스펀스를 호스트 장치(400)로 전송하도록 제어할 수 있다. 즉, 컨트롤러(200)는 비휘발성 메모리 장치(300)에 별도의 명령을 내리지 않고, 랜덤 액세스 메모리(220)에 저장된 플래그 정보(UNM)를 참조하여 호스트 장치(400)로 언맵 리스펀스를 전송할 수 있다(S24).After the flag information UNM is flushed to the nonvolatile memory device 300, the first data DT1 stored in the page of the nonvolatile memory device 300 corresponding to the first address ADD1 from the host device 400, (S23), the control unit 210 can control to transmit the unmapped response to the host device 400 by referring to the flag information UNM stored in the random access memory 220 . That is, the controller 200 can transmit the unmapped response to the host device 400 with reference to the flag information UNM stored in the random access memory 220, without issuing another instruction to the non-volatile memory device 300 (S24).

본 발명의 실시 예에 따른 메모리 시스템(100)은, 언맵 어드레스에 대한 플래그 정보(UNM)가 랜덤 액세스 메모리(220)에 저장되고, 제1 조건을 만족한 경우 플래그 정보(UNM)가 비휘발성 메모리 장치(300)로 플러쉬될 수 있는데, 도 5는 플래그 정보(UNM)가 비휘발성 메모리 장치(300)로 플러쉬된 시점에서 호스트 장치(400)로부터 언맵 어드레스에 대한 리드 리퀘스트를 수신한 경우일지라도, 랜덤 액세스 메모리(220)에 저장된 플래그 정보(UNM)를 참조하여 언맵 리스펀스를 호스트 장치(400)로 전송할 수 있는 메모리 시스템(100)의 예를 설명한다.In the memory system 100 according to the embodiment of the present invention, the flag information UNM for the unmapped address is stored in the random access memory 220, and when the first condition is satisfied, the flag information UNM is stored in the non- 5, even if the read request for the unmapped address is received from the host device 400 at the time when the flag information UNM is flushed to the nonvolatile memory device 300, An example of the memory system 100 capable of transmitting an unmapped response to the host apparatus 400 with reference to the flag information UNM stored in the access memory 220 will be described.

도 6을 참조하여 예를 들면, 컨트롤러(200)는 호스트 장치(400)로부터 제1 데이터(DT1)에 대한 라이트 리퀘스트를 수신할 수 있다(S30). 컨트롤러(200)는 호스트 장치(400)로부터 수신한 라이트 리퀘스트에 응답하여, 비휘발성 메모리 장치(300)로 제1 데이터(DT1)에 대한 라이트 명령을 출력할 수 있고, 제1 데이터(DT1)는, 비휘발성 메모리 장치(300)의 페이지들 중 제1 어드레스(ADD1)에 대응되는 페이지에 저장되었다고 가정한다(미도시). 이후 컨트롤러(200)는, 호스트 장치(400)로부터 제1 어드레스(ADD1)에 대한 언맵 리퀘스트를 수신할 수 있다(S31). 컨트롤 유닛(210)은, 언맵 리퀘스트에 대응하여 랜덤 액세스 메모리(220)에 플래그 정보(UNM)를 저장하도록 제어할 수 있다. 랜덤 액세스 메모리(220)에 플래그 정보(UNM)가 저장된 후, 제1 조건을 만족하는 때, 컨트롤 유닛(210)은, 플래그 정보(UNM)를 비휘발성 메모리 장치(300)로 플러쉬하도록 제어할 수 있다. 도 6에서는 제1 조건이 호스트 장치(400)로부터 플러쉬 리퀘스트를 수신하는 것으로 예시하였으나(S32), 제1 조건은 랜덤 액세스 메모리(220)가 가득찬 것일 수 있고, 이 외에도 제1 조건은 언제든지 설정 및 변경이 가능할 것이다. 6, for example, the controller 200 can receive a write request for the first data DT1 from the host device 400 (S30). The controller 200 can output the write command for the first data DT1 to the nonvolatile memory device 300 in response to the write request received from the host device 400 and the first data DT1 (Not shown) is stored in a page corresponding to the first address ADD1 of the pages of the nonvolatile memory device 300. Thereafter, the controller 200 can receive the unmap request for the first address ADD1 from the host device 400 (S31). The control unit 210 can control to store the flag information UNM in the random access memory 220 in response to the unmapped request. The control unit 210 can control the flag information UNM to be flushed to the nonvolatile memory device 300 when the flag information UNM is stored in the random access memory 220 and the first condition is satisfied have. 6, the first condition is exemplified as receiving the flush request from the host device 400 (S32). However, the first condition may be that the random access memory 220 is full, and the first condition may be set at any time And changes will be possible.

컨트롤 유닛(210)은, 제2 조건을 만족하는 때, 플래그 정보(UNM)를 랜덤 액세스 메모리(220)에서 삭제하도록 제어할 수 있다. 제2 조건은 랜덤 액세스 메모리(220)가 가득 찬 것일 수 있으나, 이에 한정되지는 않고 언제든지 설정 및 변경 가능하다. 제2 조건을 만족하여 랜덤 액세스 메모리(220)에서 플래그 정보(UNM)가 삭제된 후, 호스트 장치(400)로부터 제1 어드레스(ADD1)에 대응되는 비휘발성 메모리 장치(300)의 페이지에 저장된 제1 데이터(DT1)에 대한 리드 리퀘스트를 수신한 때(S33), 컨트롤러(200)는 비휘발성 메모리 장치(300)로 제1 어드레스(ADD1)에 저장된 데이터에 대한 리드 명령을 출력할 수 있고(미도시), 이에 대응하여 비휘발성 메모리 장치(300)는 제1 어드레스(ADD1)에 대한 플래그 정보(UNM)를 컨트롤러(200)로 전송할 수 있으며(미도시), 컨트롤 유닛(210)은 비휘발성 메모리 장치(300)로부터 리드된 플래그 정보(UNM)를 참조하여 언맵 리스펀스를 호스트 장치(400)로 전송하도록 제어할 수 있다(S34).The control unit 210 can control to delete the flag information UNM in the random access memory 220 when the second condition is satisfied. The second condition may be that the random access memory 220 is full, but it is not limited thereto and can be set and changed at any time. Volatile memory device 300 corresponding to the first address ADD1 from the host device 400 after the flag information UNM is deleted in the random access memory 220 after the second condition is satisfied The controller 200 can output the read command for the data stored in the first address ADD1 to the nonvolatile memory device 300 when receiving the read request for the data DT1 (S33) Volatile memory device 300 may transmit flag information UNM for the first address ADD1 to the controller 200 (not shown), and the control unit 210 may transmit the flag information UNM to the controller 200 The unmap response may be controlled to be transmitted to the host apparatus 400 by referring to the flag information UNM read from the apparatus 300 (S34).

즉, 본 발명의 실시 예에 따른 메모리 시스템(100)은, 언맵 어드레스에 대한 플래그 정보(UNM)가 랜덤 액세스 메모리(220)에 저장되고, 제2 조건을 만족한 경우 플래그 정보(UNM)가 랜덤 액세스 메모리(220)에서 삭제될 수 있는데, 도 6은 플래그 정보(UNM)가 비휘발성 메모리 장치(300)로 플러쉬되고, 랜덤 액세스 메모리(220)에 저장된 플래그 정보(UNM)가 삭제된 후의 시점에서 호스트 장치(400)로부터 언맵 어드레스에 대한 리드 리퀘스트를 수신한 경우, 비휘발성 메모리 장치(300)로부터 리드된 플래그 정보(UNM)를 참조하여 언맵 리스펀스를 호스트 장치(400)로 전송할 수 있는 메모리 시스템(100)의 예를 설명한다.That is, in the memory system 100 according to the embodiment of the present invention, the flag information UNM for the unmapped address is stored in the random access memory 220, and when the second condition is satisfied, the flag information UNM is random 6 may be deleted at the time after the flag information UNM is flushed to the nonvolatile memory device 300 and the flag information UNM stored in the random access memory 220 is deleted A memory system (not shown) capable of transmitting the unmapped response to the host device 400 by referring to the flag information UNM read from the non-volatile memory device 300 when receiving a read request for the unmapped address from the host device 400 100) will be described.

도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 도시한 순서도이다. 도 7을 참조하면, 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 호스트 장치로부터 언맵(unmap) 리퀘스트를 수신하는 단계(S100), 언맵 리퀘스트의 대상이 되는 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 랜덤 액세스 메모리에 저장하는 단계(S200) 및 제1 조건을 만족하는 때, 컨트롤 유닛에서, 플래그 정보를 비휘발성 메모리 장치로 플러쉬(flush)하도록 제어하는 단계(S300, S400)를 포함할 수 있다.7 is a flowchart illustrating an exemplary operation of a memory system according to an embodiment of the present invention. Referring to FIG. 7, an operation method of a memory system according to an embodiment of the present invention includes receiving an unmap request from a host device (S100), generating flag information indicating that the unmap address of the unmap request is unmapped (S200) of storing the flag information in the random access memory, and controlling (S300, S400), in the control unit, to flush flag information to the nonvolatile memory device when the first condition is satisfied.

제1 조건은, 호스트 장치로부터 플러쉬 리퀘스트를 수신하는 것일 수 있고, 랜덤 액세스 메모리가 가득찬 것일 수 있다. 다만, 이에 한정되지는 않고 언제든지 설정 및 변경이 가능할 것이다. The first condition may be to receive a flush request from the host device, and the random access memory may be full. However, the present invention is not limited to this and may be set and changed at any time.

도 8은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 도시한 순서도이다. 도 8을 참조하면, 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은, 호스트 장치로부터 언맵 어드레스에 대한 리드 리퀘스트를 수신하는 단계(S500) 및 컨트롤 유닛에서, 랜덤 액세스 메모리에 저장된 플래그 정보를 참조하여 언맵 리스펀스를 호스트 장치로 전송하도록 제어하는 단계(S600)를 더 포함할 수 있다.8 is a flowchart illustrating an exemplary method of operating a memory system according to an embodiment of the present invention. 8, a method of operating a memory system according to an embodiment of the present invention includes: receiving a read request for an unmapped address from a host device (S500); and receiving, from the control unit, flag information stored in the random access memory And controlling the unmapp- ing response to be transmitted to the host apparatus (S600).

도 9는 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 도시한 순서도이다. 도 9를 참조하면, 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은, 제2 조건을 만족하는 때, 컨트롤 유닛에서, 플래그 정보를 랜덤 액세스 메모리에서 삭제하도록 제어하는 단계(S410, S420) 및 플래그 정보가 랜덤 액세스 메모리에서 삭제된 이후에 리드 리퀘스트를 수신한 때(S430), 컨트롤 유닛에서, 비휘발성 메모리 장치로부터 리드된 플래그 정보를 참조하여 언맵 리스펀스를 전송하도록 제어하는 단계(S440)를 더 포함할 수 있다.9 is a flowchart illustrating an exemplary operation of a memory system according to an embodiment of the present invention. 9, an operation method of a memory system according to an embodiment of the present invention includes steps (S410 and S420) of controlling the control unit to delete flag information from a random access memory when a second condition is satisfied, and When the read request is received after the flag information is deleted from the random access memory (S430), the control unit refers to the flag information read from the nonvolatile memory device to control to transmit the unmapped response (S440) .

본 발명의 실시 예에 따라, 제2 조건은 랜덤 액세스 메모리가 가득 찬 것일 수 있으나, 이에 한정되지는 않고 언제든지 설정 및 변경 가능하다.According to an embodiment of the present invention, the second condition may be that the random access memory is full, but is not limited thereto and may be set and changed at any time.

도 10은 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 SSD(1200)를 포함할 수 있다.10 is an exemplary illustration of a data processing system including an SSD according to an embodiment of the present invention. Referring to FIG. 10, a data processing system 1000 may include a host device 1100 and an SSD 1200.

SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.SSD 1200 may include a controller 1210, a buffer memory device 1220, nonvolatile memory devices 1231 through 123n, a power supply 1240, a signal connector 1250 and a power connector 1260 .

컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.The controller 1210 can control all operations of the SSD 1200. The controller 1210 may include a host interface unit 1211, a control unit 1212, a random access memory 1213, an error correction code (ECC) unit 1214 and a memory interface unit 1215.

호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.The host interface unit 1211 can exchange the signal SGL with the host apparatus 1100 through the signal connector 1250. [ Here, the signal SGL may include a command, an address, data, and the like. The host interface unit 1211 can interface the host device 1100 and the SSD 1200 according to the protocol of the host device 1100. [ For example, the host interface unit 1211 may be a secure digital, universal serial bus (USB), multi-media card (MMC), embedded MMC (eMMC), personal computer memory card international association (PCMCIA) A parallel advanced technology attachment (PATA), a serial advanced technology attachment (SATA), a small computer system interface (SCSI), a serial attached SCSI (SAS), a peripheral component interconnection (PCI), a PCI- storage, and the like. < RTI ID = 0.0 > [0035] < / RTI >

컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.The control unit 1212 can analyze and process the signal SGL input from the host apparatus 1100. [ The control unit 1212 may control the operation of the internal functional blocks according to firmware or software for driving the SSD 1200. The random access memory 1213 can be used as an operation memory for driving such firmware or software.

에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.An error correction code (ECC) unit 1214 may generate parity data of data to be transmitted to the non-volatile memory devices 1231 to 123n. The generated parity data may be stored in the nonvolatile memory devices 1231 to 123n together with the data. An error correction code (ECC) unit 1214 can detect errors in data read from the nonvolatile memory devices 1231 to 123n based on the parity data. If the detected error is within the correction range, the error correction code (ECC) unit 1214 can correct the detected error.

메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.The memory interface unit 1215 can provide a control signal such as a command and an address to the nonvolatile memory devices 1231 to 123n under the control of the control unit 1212. [ The memory interface unit 1215 can exchange data with the nonvolatile memory devices 1231 to 123n under the control of the control unit 1212. [ For example, the memory interface unit 1215 may provide the data stored in the buffer memory device 1220 to the non-volatile memory devices 1231 to 123n, or may read the data read from the non-volatile memory devices 1231 to 123n into the buffer To the memory device 1220.

버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.The buffer memory device 1220 may temporarily store data to be stored in the nonvolatile memory devices 1231 to 123n. In addition, the buffer memory device 1220 can temporarily store data read from the non-volatile memory devices 1231 to 123n. The data temporarily stored in the buffer memory device 1220 can be transferred to the host device 1100 or the nonvolatile memory devices 1231 to 123n under the control of the controller 1210. [

비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.The non-volatile memory devices 1231 to 123n may be used as a storage medium of the SSD 1200. [ Each of the nonvolatile memory devices 1231 to 123n may be connected to the controller 1210 through a plurality of channels CH1 to CHn. One channel may be coupled to one or more non-volatile memory devices. Non-volatile memory devices connected to one channel may be connected to the same signal bus and data bus.

전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.The power supply 1240 may provide the power supply PWR input through the power supply connector 1260 to the SSD 1200. Power supply 1240 may include an auxiliary power supply 1241. The auxiliary power supply 1241 can supply power to the SSD 1200 so that the SSD 1200 can be normally terminated when a sudden power off occurs. The auxiliary power supply 1241 may include large-capacity capacitors.

신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.The signal connector 1250 may be formed of various types of connectors according to the interface method of the host device 1100 and the SSD 1200.

전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.The power supply connector 1260 may be formed of various types of connectors according to the power supply method of the host apparatus 1100.

도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.11 is an exemplary illustration of a data processing system including a memory system in accordance with an embodiment of the present invention. Referring to FIG. 11, the data processing system 2000 may include a host device 2100 and a memory system 2200.

호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.The host device 2100 may be configured in the form of a board such as a printed circuit board. Although not shown, the host device 2100 may include internal functional blocks for performing the functions of the host device.

호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.The host device 2100 may include an access terminal 2110 such as a socket, slot, or connector. The memory system 2200 may be mounted to an access terminal 2110.

메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.The memory system 2200 may be configured in the form of a substrate such as a printed circuit board. The memory system 2200 may be referred to as a memory module or a memory card. The memory system 2200 may include a controller 2210, a buffer memory device 2220, nonvolatile memory devices 2231 through 2232, a power management integrated circuit (PMIC) 2240 and an access terminal 2250.

컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 10에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.The controller 2210 may control all operations of the memory system 2200. The controller 2210 may be configured in the same manner as the controller 1210 shown in FIG.

버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.The buffer memory device 2220 may temporarily store data to be stored in the nonvolatile memory devices 2231 to 2232. In addition, the buffer memory device 2220 may temporarily store data read from the nonvolatile memory devices 2231 to 2232. The data temporarily stored in the buffer memory device 2220 can be transferred to the host device 2100 or the nonvolatile memory devices 2231 to 2232 under the control of the controller 2210. [

비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.The non-volatile memory devices 2231 to 2232 may be used as the storage medium of the memory system 2200.

PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.The PMIC 2240 can provide power input into the memory system 2200 via the connection terminal 2250. [ The PMIC 2240 can manage the power of the memory system 2200 under the control of the controller 2210. [

접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.The connection terminal 2250 can be connected to the connection terminal 2110 of the host device. A signal such as a command, an address, data, and the like and power can be transmitted between the host device 2100 and the memory system 2200 through the connection terminal 2250. [ The connection terminal 2250 may be configured in various forms according to the interface manner of the host device 2100 and the memory system 2200. An access terminal 2250 may be located on either side of the memory system 2200.

도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.12 is an exemplary illustration of a data processing system including a memory system in accordance with an embodiment of the present invention. Referring to FIG. 12, the data processing system 3000 may include a host device 3100 and a memory system 3200.

호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.The host device 3100 may be configured in the form of a board such as a printed circuit board. Although not shown, the host device 3100 may include internal functional blocks for performing the functions of the host device.

메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.The memory system 3200 may be configured in a surface mount package. The memory system 3200 may be mounted to the host device 3100 through a solder ball 3250. The memory system 3200 may include a controller 3210, a buffer memory device 3220 and a non-volatile memory device 3230.

컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 10에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.The controller 3210 can control all operations of the memory system 3200. The controller 3210 may be configured the same as the controller 1210 shown in Fig.

버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.The buffer memory device 3220 may temporarily store data to be stored in the nonvolatile memory device 3230. [ In addition, the buffer memory device 3220 may temporarily store data read from the non-volatile memory devices 3230. The data temporarily stored in the buffer memory device 3220 can be transferred to the host device 3100 or the nonvolatile memory device 3230 under the control of the controller 3210. [

비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.The non-volatile memory device 3230 may be used as the storage medium of the memory system 3200.

도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.13 is an exemplary illustration of a network system including a memory system in accordance with an embodiment of the present invention. 13, the network system 4000 may include a server system 4300 and a plurality of client systems 4410 to 4430 connected through a network 4500.

서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.The server system 4300 can service data in response to requests from a plurality of client systems 4410-4430. For example, server system 4300 may store data provided from a plurality of client systems 4410-4430. As another example, the server system 4300 may provide data to a plurality of client systems 4410-4430.

서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 10의 SSD(1200), 도 11의 메모리 시스템(2200), 도 12의 메모리 시스템(3200)로 구성될 수 있다.The server system 4300 may include a host device 4100 and a memory system 4200. The memory system 4200 may be comprised of the memory system 100 of FIG. 1, the SSD 1200 of FIG. 10, the memory system 2200 of FIG. 11, and the memory system 3200 of FIG.

도 14는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 14를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블록(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.Figure 14 is a block diagram illustrating an exemplary non-volatile memory device included in a memory system in accordance with an embodiment of the present invention. 14, a non-volatile memory device 300 includes a memory cell array 310, a row decoder 320, a data read / write block 330, a column decoder 340, a voltage generator 350, (360).

메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.The memory cell array 310 may include memory cells MC arranged in regions where the word lines WL1 to WLm and the bit lines BL1 to BLn cross each other.

행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.The row decoder 320 may be coupled to the memory cell array 310 via word lines WL1 through WLm. The row decoder 320 may operate under the control of the control logic 360. The row decoder 320 may decode an address provided from an external device (not shown). The row decoder 320 can select and drive the word lines WL1 to WLm based on the decoding result. Illustratively, row decoder 320 may provide the word line voltages provided from voltage generator 350 to word lines WLl through WLm.

데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블록(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블록(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블록(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블록(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.The data read / write block 330 may be coupled to the memory cell array 310 through the bit lines BL1 to BLn. The data read / write block 330 may include read / write circuits RW1 to RWn corresponding to the bit lines BL1 to BLn, respectively. The data read / write block 330 may operate under the control of the control logic 360. The data read / write block 330 may operate as a write driver or as a sense amplifier, depending on the mode of operation. For example, the data read / write block 330 may operate as a write driver that stores data provided from an external device in the memory cell array 310 during a write operation. As another example, the data read / write block 330 may operate as a sense amplifier that reads data from the memory cell array 310 during a read operation.

열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블록(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.The column decoder 340 may operate under the control of the control logic 360. The column decoder 340 may decode the address provided from the external device. The column decoder 340 decodes the read / write circuits RW1 to RWn of the data read / write block 330 corresponding to each of the bit lines BL1 to BLn and the data input / output line Buffer) can be connected.

전압 발생기(350)는 비휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.Voltage generator 350 may generate a voltage used for internal operation of non-volatile memory device 300. Voltages generated by the voltage generator 350 may be applied to the memory cells of the memory cell array 310. [ For example, a program voltage generated in a program operation may be applied to a word line of memory cells in which a program operation is to be performed. As another example, the erase voltage generated in the erase operation may be applied to the well-area of the memory cells where the erase operation is to be performed. As another example, the read voltage generated in the read operation may be applied to the word line of the memory cells in which the read operation is to be performed.

제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.The control logic 360 may control all operations of the nonvolatile memory device 300 based on control signals provided from an external device. For example, the control logic 360 may control the read, write, and erase operations of the non-volatile memory device 300.

본 발명의 실시 예에 따른 방법과 관련하여서는 전술한 시스템에 대한 내용이 적용될 수 있다. 따라서, 방법과 관련하여, 전술한 시스템에 대한 내용과 동일한 내용에 대하여는 설명을 생략하였다.With respect to the method according to the embodiment of the present invention, the contents of the above-described system can be applied. Therefore, the description of the same contents as the above-mentioned system is omitted in connection with the method.

이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the appended claims and their equivalents. It will be appreciated that the structure of the present invention may be variously modified or changed without departing from the scope or spirit of the present invention.

100 : 메모리 시스템
200 : 컨트롤러
210 : 컨트롤 유닛
220 : 랜덤 액세스 메모리
230 : 호스트 인터페이스 유닛
240 : 메모리 컨트롤 유닛
300 : 비휘발성 메모리 장치
400 : 호스트 장치100: Memory system
200: controller
210: Control unit
220: Random access memory
230: Host interface unit
240: Memory control unit
300: Nonvolatile memory device
400: Host device

Claims (15)

비휘발성 메모리 장치;
호스트 장치로부터 수신된 언맵(unmap) 리퀘스트에 대응하여, 상기 언맵 리퀘스트의 대상이 되는 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 저장하도록 구성된 랜덤 액세스 메모리; 및
상기 플래그 정보를 상기 비휘발성 메모리 장치로 플러쉬(flush)하도록 구성된 컨트롤 유닛;을 포함하되,
상기 컨트롤 유닛은, 제1 조건을 만족하는 때, 상기 플래그 정보를 상기 비휘발성 메모리 장치로 플러쉬하는 메모리 시스템.A nonvolatile memory device;
A random access memory configured to store flag information indicating that the unmap address of the unmap request is unmapped, corresponding to an unmap request received from the host device; And
And a control unit configured to flush the flag information to the nonvolatile memory device,
And the control unit flushes the flag information to the nonvolatile memory device when the first condition is satisfied. 제1항에 있어서,
상기 제1 조건은, 상기 호스트 장치로부터 플러쉬 리퀘스트를 수신하는 것인 메모리 시스템.The method according to claim 1,
Wherein the first condition is to receive a flush request from the host device. 제1항에 있어서,
상기 제1 조건은, 상기 랜덤 액세스 메모리가 가득 찬 것인 메모리 시스템.The method according to claim 1,
Wherein the first condition is that the random access memory is full. 제1항에 있어서,
상기 랜덤 액세스 메모리는, SRAM(Static Random Access Memory)으로 구성된 메모리 시스템.The method according to claim 1,
Wherein the random access memory comprises a static random access memory (SRAM). 메모리 유닛을 포함하는 비휘발성 메모리 장치;
상기 메모리 유닛의 어드레스가 언맵되었음을 나타내는 플래그 정보를 저장하도록 구성된 랜덤 액세스 메모리; 및
호스트 장치로부터 리드 리퀘스트를 수신한 때, 상기 리드 리퀘스트에 대응하는 리스펀스를 상기 호스트 장치로 전송하도록 구성된 컨트롤 유닛;을 포함하되,
상기 컨트롤 유닛은, 상기 호스트 장치로부터 언맵 어드레스에 대한 리드 리퀘스트를 수신한 때, 상기 플래그 정보를 참조하여 언맵 리스펀스를 상기 호스트 장치로 전송하는 메모리 시스템.A nonvolatile memory device including a memory unit;
A random access memory configured to store flag information indicating that an address of the memory unit has been unmapped; And
And a control unit configured to transmit a response corresponding to the read request to the host apparatus upon receiving a read request from the host apparatus,
Wherein the control unit transmits an unmapped response to the host device by referring to the flag information when receiving a read request for the unmapped address from the host device. 제5항에 있어서,
상기 컨트롤 유닛은,
제2 조건을 만족하는 때, 상기 플래그 정보를 상기 랜덤 액세스 메모리에서 삭제하도록 제어하고,
상기 플래그 정보가 상기 랜덤 액세스 메모리에서 삭제된 이후에 상기 언맵 어드레스에 대한 리드 리퀘스트를 수신한 때, 상기 비휘발성 메모리 장치로부터 리드된 상기 플래그 정보를 참조하여 언맵 리스펀스를 전송하도록 제어하는 메모리 시스템.6. The method of claim 5,
The control unit includes:
And controls to delete the flag information from the random access memory when the second condition is satisfied,
And when the read request for the unmapped address is received after the flag information is deleted from the random access memory, the control unit controls to transmit the unmapped response by referring to the flag information read from the non-volatile memory device. 제6항에 있어서,
상기 상기 제2 조건은, 상기 랜덤 액세스 메모리가 가득 찬 것인 메모리 시스템.The method according to claim 6,
Wherein the second condition is that the random access memory is full. 제5항에 있어서,
상기 랜덤 액세스 메모리는, SRAM(Static Random Access Memory)으로 구성된 메모리 시스템.6. The method of claim 5,
Wherein the random access memory comprises a static random access memory (SRAM). 호스트 장치로부터 언맵(unmap) 리퀘스트를 수신하는 단계;
상기 언맵 리퀘스트의 대상이 되는 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 랜덤 액세스 메모리에 저장하는 단계; 및
제1 조건을 만족하는 때, 컨트롤 유닛에서, 상기 플래그 정보를 비휘발성 메모리 장치로 플러쉬(flush)하도록 제어하는 단계;를 포함하는 메모리 시스템의 동작 방법.Receiving an unmap request from a host device;
Storing flag information in the random access memory indicating that the unmap address of the unmap request is unmapped; And
And controlling, in the control unit, to flush the flag information to the non-volatile memory device when the first condition is satisfied. 제9항에 있어서,
상기 제1 조건은, 상기 호스트 장치로부터 플러쉬 리퀘스트를 수신하는 것인 메모리 시스템의 동작 방법.10. The method of claim 9,
Wherein the first condition is to receive a flush request from the host device. 제9항에 있어서,
상기 제1 조건은, 상기 랜덤 액세스 메모리가 가득 찬 것인 메모리 시스템의 동작 방법.10. The method of claim 9,
Wherein the first condition is that the random access memory is full. 제9항에 있어서,
상기 호스트 장치로부터 상기 언맵 어드레스에 대한 리드 리퀘스트를 수신하는 단계; 및
상기 컨트롤 유닛에서, 상기 랜덤 액세스 메모리에 저장된 상기 플래그 정보를 참조하여 언맵 리스펀스를 상기 호스트 장치로 전송하도록 제어하는 단계;를 더 포함하는 메모리 시스템의 동작 방법.10. The method of claim 9,
Receiving a read request for the unmapped address from the host device; And
And controlling the control unit to transmit the unmapped response to the host device by referring to the flag information stored in the random access memory. 제12항에 있어서,
제2 조건을 만족하는 때, 상기 컨트롤 유닛에서, 상기 플래그 정보를 상기 랜덤 액세스 메모리에서 삭제하도록 제어하는 단계; 및
상기 플래그 정보가 상기 랜덤 액세스 메모리에서 삭제된 이후에 상기 리드 리퀘스트를 수신한 때, 상기 컨트롤 유닛에서, 상기 비휘발성 메모리 장치로부터 리드된 상기 플래그 정보를 참조하여 상기 언맵 리스펀스를 전송하도록 제어하는 단계;를 더 포함하는 메모리 시스템의 동작 방법.13. The method of claim 12,
Controlling the control unit to delete the flag information from the random access memory when the second condition is satisfied; And
Controlling the control unit to transmit the unmatched response with reference to the flag information read from the nonvolatile memory device when the read request is received after the flag information is deleted from the random access memory; ≪ / RTI > 제13항에 있어서,
상기 제2 조건은, 상기 랜덤 액세스 메모리가 가득 찬 것인 메모리 시스템의 동작 방법.14. The method of claim 13,
Wherein the second condition is that the random access memory is full. 제9항에 있어서,
상기 랜덤 액세스 메모리는, SRAM(Static Random Access Memory)으로 구성된 메모리 시스템의 동작 방법.10. The method of claim 9,
Wherein the random access memory comprises a static random access memory (SRAM).
KR1020170160827A 2017-11-28 2017-11-28 Memory system and operating method thereof KR102423278B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170160827A KR102423278B1 (en) 2017-11-28 2017-11-28 Memory system and operating method thereof
US16/034,924 US10698786B2 (en) 2017-11-28 2018-07-13 Memory system using SRAM with flag information to identify unmapped addresses
TW107129770A TW201926333A (en) 2017-11-28 2018-08-27 Memory system and operating method thereof
CN201811105141.4A CN109840222B (en) 2017-11-28 2018-09-21 Memory system and method of operating the same
US16/884,240 US11366736B2 (en) 2017-11-28 2020-05-27 Memory system using SRAM with flag information to identify unmapped addresses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170160827A KR102423278B1 (en) 2017-11-28 2017-11-28 Memory system and operating method thereof

Publications (2)

Publication Number Publication Date
KR20190061930A true KR20190061930A (en) 2019-06-05
KR102423278B1 KR102423278B1 (en) 2022-07-21

Family

ID=66633283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160827A KR102423278B1 (en) 2017-11-28 2017-11-28 Memory system and operating method thereof

Country Status (4)

Country Link
US (2) US10698786B2 (en)
KR (1) KR102423278B1 (en)
CN (1) CN109840222B (en)
TW (1) TW201926333A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085966A (en) 2019-01-07 2020-07-16 에스케이하이닉스 주식회사 Data storage device and operating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040168013A1 (en) * 1993-10-01 2004-08-26 Fujitsu Limited Of Kawasaki, Japan Method of writing, erasing, and controlling memory for memory device
US20080005471A1 (en) * 2000-01-06 2008-01-03 Super Talent Electronics, Inc. Flash Memory Controller For Electronic Data Flash Card
US20100268869A1 (en) * 2009-04-20 2010-10-21 Samsung Electronics Co., Ltd. Memory system comprising nonvolatile memory device and controller
US20150331624A1 (en) * 2014-05-19 2015-11-19 Kabushiki Kaisha Toshiba Host-controlled flash translation layer snapshot

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933158A (en) * 1997-09-09 1999-08-03 Compaq Computer Corporation Use of a link bit to fetch entries of a graphic address remapping table
US5914730A (en) * 1997-09-09 1999-06-22 Compaq Computer Corp. System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
US9208071B2 (en) * 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
JP5882467B2 (en) * 2012-03-13 2016-03-09 株式会社日立製作所 Storage system having nonvolatile semiconductor memory device including nonvolatile semiconductor memory
US20130326161A1 (en) 2012-05-31 2013-12-05 Oren Cohen Method and Host Device for Assessing Execution of Trim Commands
KR102068342B1 (en) * 2013-03-07 2020-01-20 삼성전자주식회사 Memory controller and memory system including the same
TWI514142B (en) 2013-11-26 2015-12-21 Synology Inc Storage system and control method thereof
US9575853B2 (en) 2014-12-12 2017-02-21 Intel Corporation Accelerated data recovery in a storage system
KR20170053278A (en) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 Data storage device and operating method thereof
JP6517685B2 (en) * 2015-12-22 2019-05-22 東芝メモリ株式会社 Memory system and control method
KR102395538B1 (en) 2017-04-28 2022-05-10 에스케이하이닉스 주식회사 Data storage device and operating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040168013A1 (en) * 1993-10-01 2004-08-26 Fujitsu Limited Of Kawasaki, Japan Method of writing, erasing, and controlling memory for memory device
US20080005471A1 (en) * 2000-01-06 2008-01-03 Super Talent Electronics, Inc. Flash Memory Controller For Electronic Data Flash Card
US20100268869A1 (en) * 2009-04-20 2010-10-21 Samsung Electronics Co., Ltd. Memory system comprising nonvolatile memory device and controller
US20150331624A1 (en) * 2014-05-19 2015-11-19 Kabushiki Kaisha Toshiba Host-controlled flash translation layer snapshot

Also Published As

Publication number Publication date
KR102423278B1 (en) 2022-07-21
CN109840222B (en) 2023-06-09
US10698786B2 (en) 2020-06-30
US20190163602A1 (en) 2019-05-30
TW201926333A (en) 2019-07-01
CN109840222A (en) 2019-06-04
US11366736B2 (en) 2022-06-21
US20200285552A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
KR20180097026A (en) Nonvolatile memory device, data stroage device including thereof and operating method of data storage device
US10546618B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
US10629275B2 (en) Data storage device and operating method thereof
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN109582483B (en) Data storage device and operation method thereof
US20200150898A1 (en) Memory system and operating method thereof
KR20200089939A (en) Memory system and operating method thereof
KR20190106005A (en) Memory system, operating method thereof and electronic apparatus
KR20220104486A (en) Memory system, operating method thereof and computing system
KR20190085642A (en) Memory system
KR20210121660A (en) Memory system and operating method thereof
KR20210068734A (en) Data storage device and operating method thereof
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US20220179581A1 (en) Memory system and controller of memory system
KR20160025377A (en) Semiconductor memory device, operating method thereof and data storage device including the same
KR20230134288A (en) Memory system and operating method thereof
KR20180121733A (en) Data storage device and operating method thereof
KR20180077872A (en) Operating method of nonvolatile memory device and data storage device including the same
US10776008B2 (en) Memory system and operating method thereof
KR102416939B1 (en) Data storage device and operating method thereof
KR20200093363A (en) Memory system
KR20190059633A (en) Data storage device, operating method thereof and operating method for nonvolatile memory device
KR20190069966A (en) Nonvolatile memory device, memory system using the same and operating method thereof
KR20210094773A (en) Memory system and data processing system including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right