KR20190061453A - Rigid flexible printed circuit board and the manufacturing method thereof - Google Patents

Rigid flexible printed circuit board and the manufacturing method thereof Download PDF

Info

Publication number
KR20190061453A
KR20190061453A KR1020170159859A KR20170159859A KR20190061453A KR 20190061453 A KR20190061453 A KR 20190061453A KR 1020170159859 A KR1020170159859 A KR 1020170159859A KR 20170159859 A KR20170159859 A KR 20170159859A KR 20190061453 A KR20190061453 A KR 20190061453A
Authority
KR
South Korea
Prior art keywords
layer
flexible
conductor pattern
rigid
inner conductor
Prior art date
Application number
KR1020170159859A
Other languages
Korean (ko)
Inventor
이양제
박현경
장용순
장정훈
최종민
이태곤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170159859A priority Critical patent/KR20190061453A/en
Priority to TW107117455A priority patent/TW201927102A/en
Priority to JP2018104027A priority patent/JP2019102785A/en
Publication of KR20190061453A publication Critical patent/KR20190061453A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Disclosed is a rigid flexible printed circuit board having a fine pattern formed thereon. According to an aspect of the present invention, the rigid flexible printed circuit board comprises: a flexible insulating unit including a flexible region and a rigid region; a first inner layer conductor pattern layer embedded in the flexible insulating unit to be exposed to one surface of the flexible insulating unit; a second inner layer conductor pattern layer including a seed metal foil, an electroless plating layer formed on the seed metal foil, and an electroplating layer formed on the electroless plating layer, and formed on the other surface of the flexible insulating unit; and a rigid insulating unit formed in the flexible insulating unit and arranged in the rigid region.

Description

리지드 플렉서블 인쇄회로기판 및 리지드 플렉서블 인쇄회로기판의 제조방법{RIGID FLEXIBLE PRINTED CIRCUIT BOARD AND THE MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a rigid flexible printed circuit board and a method of manufacturing the rigid flexible printed circuit board.

본 발명은 리지드 플렉서블 인쇄회로기판 및 리지드 플렉서블 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a rigid flexible printed circuit board and a method of manufacturing a rigid flexible printed circuit board.

리지드 플렉서블 인쇄회로기판에는 플렉서블 영역이 형성된다. 따라서, 리지드 플렉서블 인쇄회로기판의 경우 통상적인 리지드 인쇄회로기판과 달리 굴곡이 가능하다.A flexible area is formed on the rigid flexible printed circuit board. Thus, in the case of a rigid flexible printed circuit board, unlike a typical rigid printed circuit board, it is possible to bend.

이러한 리지드 플렉서블 인쇄회로기판은, 배치 공간이 제한된 스마트폰 등의 전자기기에 이용되는 경우가 많다.Such a rigid flexible printed circuit board is often used in electronic equipment such as a smart phone having a limited layout space.

최근 전자기기의 고기능화에 따라 리지드 플렉서블 인쇄회로기판에도 도체패턴의 고밀도 및 미세화가 요구되고 있다.In recent years, high-density and finer conductor patterns have been required in rigid flexible printed circuit boards as electronic devices have become more sophisticated.

한국공개특허 제10-2005-0029042호 (2006.10.13. 공개)Korean Patent Publication No. 10-2005-0029042 (published on October 13, 2006)

본 발명의 일 실시예에 따르면, 미세패턴이 형성된 리지드 플렉서블 인쇄회로기판이 제공될 수 있다.According to one embodiment of the present invention, a rigid flexible printed circuit board on which a fine pattern is formed can be provided.

본 발명의 다른 실시예에 따르면, 배선밀도가 향상된 리지드 플렉서블 인쇄회로기판이 제공될 수 있다.According to another embodiment of the present invention, a rigid flexible printed circuit board with improved wiring density can be provided.

도 1은 본 발명의 제1 실시예에 따른 리지드 플렉서블 인쇄회로기판을 나타내는 도면.
도 2는 도 1의 A 부분을 확대한 도면이다.
도 3은 본 발명의 제2 실시예에 따른 리지드 플렉서블 인쇄회로기판을 나타내는 도면.
도 4는 도 2의 B 부분을 확대한 도면이다.
도 5는 본 발명의 제3 실시예에 따른 리지드 플렉서블 인쇄회로기판을 나타내는 도면.
도 6은 본 발명의 제4 실시예에 따른 리지드 플렉서블 인쇄회로기판을 나타내는 도면.
도 7은 본 발명의 제5 실시예에 따른 리지드 플렉서블 인쇄회로기판을 나타내는 도면.
도 8 내지 도 23는 본 발명의 일 실시예에 따른 리지드 플렉서블 인쇄회로기판의 제조방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면.
1 shows a rigid flexible printed circuit board according to a first embodiment of the present invention.
2 is an enlarged view of a portion A in Fig.
3 shows a rigid flexible printed circuit board according to a second embodiment of the present invention.
4 is an enlarged view of a portion B in Fig.
5 shows a rigid flexible printed circuit board according to a third embodiment of the present invention.
6 is a view showing a rigid flexible printed circuit board according to a fourth embodiment of the present invention.
7 shows a rigid flexible printed circuit board according to a fifth embodiment of the present invention.
FIGS. 8 to 23 are diagrams sequentially illustrating manufacturing steps for explaining a method of manufacturing a rigid flexible printed circuit board according to an embodiment of the present invention; FIGS.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof. In the specification, " on " means to be located above or below the object portion, and does not necessarily mean that the object is located on the upper side with respect to the gravitational direction.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.The sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, and thus the present invention is not necessarily limited to those shown in the drawings.

이하, 본 발명에 따른 리지드 플렉서블 인쇄회로기판 및 리지드 플렉서블 인쇄회로기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of a rigid flexible printed circuit board and a method of manufacturing a rigid flexible printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals refer to like or corresponding components Are denoted by the same reference numerals, and redundant description thereof will be omitted.

리지드Rigid 플렉서블Flexible 인쇄회로기판 Printed circuit board

도 1 내지 도 7을 참고하면, 플렉서블 영역(F) 및 리지드 영역(R)은 각각 리지드 플렉서블 인쇄회로기판(1000, 2000, 3000, 4000, 5000)의 부분적 영역을 의미하나, 플렉서블 절연부 및 리지드 절연부를 설명함에 있어서도 리지드 플렉서블 인쇄회로기판(1000, 2000, 3000, 4000, 5000)의 영역인 플렉서블 영역(F)과 리지드 영역(R)을 이용하여 설명하도록 한다.1 to 7, the flexible region F and the rigid region R are partial regions of the rigid flexible printed circuit boards 1000, 2000, 3000, 4000 and 5000, respectively. However, The flexible portion F and the rigid region R which are the regions of the rigid flexible printed circuit boards 1000, 2000, 3000, 4000 and 5000 will be described.

즉, 플렉서블 절연부의 플렉서블 영역(F)이라고 함은 플렉서블 절연부 중 리지드 플렉서블 인쇄회로기판의 플렉서블 영역(F)에 대응되는 일 부분을 의미한다. 마찬가지로, 플렉서블 절연부의 리지드 영역(R)이라고 함은 플렉서블 절연부 중 리지드 플렉서블 인쇄회로기판의 리지드 영역(R)에 대응되는 다른 부분을 의미한다.That is, the flexible area (F) of the flexible insulation part means a part of the flexible insulation part corresponding to the flexible area (F) of the rigid flexible printed circuit board. Similarly, the term " rigid region R " of the flexible insulation portion refers to another portion of the flexible insulation portion corresponding to the rigid region R of the rigid flexible printed circuit board.

(제1 (First 실시예Example ))

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타내는 도면이다. 도 2는 도 1의 A부분을 확대한 도면이다.1 is a view showing a printed circuit board according to a first embodiment of the present invention. 2 is an enlarged view of a portion A in Fig.

도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 리지드 플렉서블 인쇄회로기판(1000)은 플렉서블 절연부(100), 제1 리지드 절연부(400), 제2 리지드 절연부(500), 제1 내층도체패턴층(10), 제2 내층도체패턴층(20), 내층비아홀(IVH), 내층비아(IV) 및 커버레이(600)를 포함한다.1 and 2, a rigid flexible printed circuit board 1000 according to a first embodiment of the present invention includes a flexible insulating part 100, a first rigid insulating part 400, a second rigid insulating part 500 The first inner conductor pattern layer 10, the second inner conductor pattern layer 20, the inner layer via hole (IVH), the inner layer via (IV) and the coverlay (600).

플렉서블 절연부(100)는 플렉서블 영역(F) 및 리지드 영역(R)을 포함한다. 구체적으로, 플렉서블 절연부(100)는 플렉서블 영역(F)과 리지드 영역(R)에 연속적으로 일체로 형성된다.The flexible insulation portion 100 includes a flexible region F and a rigid region R. [ Specifically, the flexible insulation portion 100 is formed integrally with the flexible region F and the rigid region R continuously.

플렉서블 절연부(100)는 플렉서블 절연층(120)과 접착층(110)을 포함할 수 있다. 접착층(110)은 플렉서블 절연층(120)과 후술할 제1 내층도체패턴층(10)을 접착한다. The flexible insulating member 100 may include a flexible insulating layer 120 and an adhesive layer 110. The adhesive layer 110 bonds the flexible insulating layer 120 and a first inner layer conductor pattern layer 10 to be described later.

접착층(110)은 폴리이미드(polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다. The adhesive layer 110 may include, but is not limited to, polyimide (PI).

플렉서블 절연층(120)은 폴리이미드(polyimide, PI) 필름으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 즉, 가요성이 있는 전기절연물질이라면 제한 없이 본 실시예에 적용되는 플렉서블 절연층(120)으로 이용될 수 있다.The flexible insulating layer 120 may be formed of a polyimide (PI) film, but is not limited thereto. That is, any flexible electrical insulating material can be used as the flexible insulating layer 120 applied to the present embodiment without limitation.

접착층(110)과 플렉서블 절연층(120)은, 일면에만 금속박이 형성되고 타면에는 금속박이 형성되지 않은 단면 연성동박적층판(Flexible Copper Clad Laminate, FCCL)과 같은 단면 연성금속적층판으로 동시에 형성될 수 있다. 또는, 접착층(110)과 플렉서블 절연층(120)은 순차적으로 형성될 수도 있다.The adhesive layer 110 and the flexible insulating layer 120 may be simultaneously formed of a flexible metal clad laminate such as a flexible copper clad laminate (FCCL) in which a metal foil is formed on only one side and a metal foil is not formed on the other side . Alternatively, the adhesive layer 110 and the flexible insulating layer 120 may be sequentially formed.

제1 내층도체패턴층(10)은 플렉서블 절연부(100)에 매립되어 일면이 플렉서블 절연부(100)의 일면으로 노출된다. 구체적으로, 제1 내층도체패턴층(10)은 접착층(110)에 매립되어 일면이 접착층(110)의 일면으로 노출된다. 제1 내층도체패턴층(10)의 일면을 제외한 나머지 표면은 플렉서블 절연부(100)에 의해 커버된다.The first inner conductor pattern layer 10 is embedded in the flexible insulation part 100 so that one side thereof is exposed to one side of the flexible insulation part 100. Specifically, the first inner conductor pattern layer 10 is embedded in the adhesive layer 110, and one side of the first inner conductor pattern layer 10 is exposed to one side of the adhesive layer 110. Except for one surface of the first inner conductor pattern layer 10, is covered by the flexible insulating portion 100. [

제2 내층도체패턴층(20)은 제1 시드금속박(21), 제1 시드금속박(21)에 형성되는 제1 무전해도금층(22) 및 제1 무전해도금층(22)에 형성되는 제1 전해도금층(23)을 포함하고, 플렉서블 절연부(100)의 타면에 형성된다. 제2 내층도체패턴층(20)은 플렉서블 절연부(100)의 타면에 돌출 형성된다.The second inner conductor pattern layer 20 is formed on the first seed metal foil 21 and the first electroless plating layer 22 formed on the first seed metal foil 21 and the first inner metal conductor pattern layer 22 formed on the first electroless plating layer 22, And includes an electrolytic plating layer 23, and is formed on the other surface of the flexible insulating portion 100. The second inner conductor pattern layer 20 is protruded from the other surface of the flexible insulation part 100.

제1 시드금속박(21)은 단면 연성금속적층판의 금속박 중 일부가 잔존하여 형성될 수 있다. 제1 무전해도금층(22)은 제1 전해도금층(23)을 전해도금으로 형성함에 있어, 제1 시드금속박(21)과 함께 급전층으로 기능한다. 제1 전해도금층(23)은 전해도금으로 형성된다.The first seed metal foil 21 may be formed by partially remaining the metal foil of the one-sided flexible metal laminate. The first electroless plating layer 22 functions as a power supply layer together with the first seed metal foil 21 in forming the first electroplating layer 23 by electrolytic plating. The first electroplating layer 23 is formed by electrolytic plating.

내층비아(IV)는 제1 내층도체패턴층(10)과 제2 내층도체패턴층(20)을 연결하도록 플렉서블 절연부(100)를 관통하여 형성된다. 구체적으로, 내층비아홀(IVH)이 제1 내층도체패턴층(10)의 타면의 일부를 노출하도록 플렉서블 절연부(100)에 형성되고, 내층비아(IV)가 내층비아홀(IVH)에 형성됨으로써 제1 내층도체패턴층(10)과 제2 내층도체패턴층(20)이 내층비아(IV)에 의해 서로 연결될 수 있다.The inner layer vias IV are formed so as to penetrate the flexible insulating portion 100 to connect the first inner conductor pattern layer 10 and the second inner conductor pattern layer 20. Specifically, the inner layer via hole IVH is formed in the flexible insulating portion 100 so as to expose a part of the other surface of the first inner layer conductor pattern layer 10, and the inner layer via IV is formed in the inner layer via hole IVH, The first inner conductor pattern layer 10 and the second inner conductor pattern layer 20 may be connected to each other by the inner layer vias IV.

이 때, 제1 무전해도금층(22)은 제1 시드금속박(21)의 일면, 내층비아홀(IVH)의 측벽 및 내층비아홀(IVH)의 저면인 제1 내층도체패턴층(10)의 타면에 연속적으로 형성된다. 즉, 도 1 및 도 2를 참고하면, 제1 무전해도금층(22)은 제1 시드금속박(21)의 상면으로부터 내층비아홀(IVH)의 측벽 및 내층비아홀(IVH)의 저면으로 연장 형성된다.At this time, the first electroless plating layer 22 is formed on one surface of the first seed metal foil 21, the side surface of the inner layer via hole IVH, and the first inner layer conductor pattern layer 10 which is the bottom surface of the inner layer via hole IVH Respectively. 1 and 2, the first electroless plated layer 22 extends from the upper surface of the first seed metal foil 21 to the side wall of the inner layer via hole IVH and the bottom surface of the inner layer via hole IVH.

내층비아(IV)는 전해도금으로 형성될 수 있다. 이 경우 내층비아(IV)와 제1 전해도금층(23)은 동일한 전해도금 공정으로 형성되어 일체로 형성될 수 있다.The inner layer vias (IV) may be formed by electrolytic plating. In this case, the inner layer vias IV and the first electroplating layer 23 may be formed by the same electrolytic plating process and integrally formed.

내층비아(IV)는 내층비아홀(IVH)을 충전하는 필드 비아일 수 있다. 다만, 이는 예시적인 것에 불과한 바 내층비아(IV)는, 도 1 및 도 2에 도시된 것과 달리, 컨포멀 비아의 형태로 형성될 수도 있다. The inner layer vias IV may be field vias filling the inner layer via holes IVH. However, this is merely an example. The inner layer vias IV may be formed in the form of a conformal via, unlike those shown in Figs. 1 and 2.

내층비아(IV)는 제2 내층도체패턴층(20)에 접촉하는 일단으로부터 제1 내층도체패턴층(10) 측에 형성된 타단으로 갈수록 직경이 감소하는 형태로 형성될 수 있다. 즉, 내층비아(IV)는 테이퍼진 형태(Tapered)로 형성될 수 있다. 다만, 이는 예시적인 것에 불과하므로, 내층비아(IV)는 일단의 직경과 타단의 직경이 동일한 형태로 형성될 수도 있다.The inner layer vias IV may be formed in such a shape that the diameter decreases from one end of the inner layer conductor pattern layer 20 to the other end thereof formed on the first inner conductor pattern layer 10 side. That is, the inner layer vias IV may be formed in a tapered shape. However, since this is merely an example, the inner layer vias IV may be formed in a shape in which the diameter of one end and the diameter of the other end are the same.

내층비아(IV)의 직경에 관한 설명은 내층비아(IV)가 형성되는 내층비아홀(IVH)에도 동일하게 적용된다.The explanation on the diameter of the inner layer via IV is also applied to the inner layer via hole IVH in which the inner layer via IV is formed.

제1 리지드 절연부(400)는 플렉서블 절연부(100)의 타면에 형성된다. 제2 리지드 절연부(500)는 플렉서블 절연부(100)의 일면에 형성된다.The first rigid insulation part 400 is formed on the other surface of the flexible insulation part 100. The second rigid insulating part 500 is formed on one surface of the flexible insulating part 100.

제1 리지드 절연부(400) 및 제2 리지드 절연부(500) 각각은 플렉서블 영역(F)에 개방부(700)가 형성될 수 있다. 개방부(700)는, 플렉서블 절연부(100)의 플렉서블 영역(F)과, 플렉서블 영역(F)에 배치된 제1 내층도체패턴층(10) 및 제2 내층도체패턴층(20) 각각의 일부를 노출한다.Each of the first rigid insulating part 400 and the second rigid insulating part 500 may have an opening part 700 formed in the flexible area F. [ The opening portion 700 is formed in the flexible region F of the flexible insulating portion 100 and the first inner conductor pattern layer 10 and the second inner conductor pattern layer 20 disposed in the flexible region F, Expose some of them.

제1 리지드 절연부(400) 및 제2 리지드 절연부(500)는 에폭시 수지 등의 절연성 수지를 포함하는 프리프레그(Prepreg, PPG)로 형성될 수 있다. 또는, 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)는 에폭시 수지 등의 절연성 수지를 포함하는 ABF(Ajinomoto Build-up Film)와 같은 절연 필름으로 형성될 수 있다. 또는, 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)는 감광성 전기절연성 수지를 포함하는 감광성 절연층일 수도 있다. The first rigid insulating portion 400 and the second rigid insulating portion 500 may be formed of a prepreg (PPG) containing an insulating resin such as an epoxy resin. Alternatively, the first rigid insulating portion 400 and the second rigid insulating portion 500 may be formed of an insulating film such as ABIN (Ajinomoto Build-up Film) including an insulating resin such as epoxy resin. Alternatively, the first rigid insulating portion 400 and the second rigid insulating portion 500 may be a photosensitive insulating layer including a photosensitive electric insulating resin.

프리프레그(Prepreg, PPG)는 Low-flow 타입일 수 있으나, 이에 제한되는 것은 아니다.The prepreg (PPG) may be of low-flow type, but is not limited thereto.

제1 리지드 절연부(400) 및 제2 리지드 절연부(500)는 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)의 강성을 보강하고 열팽창계수를 낮출 수 있다.The first rigid insulating portion 400 and the second rigid insulating portion 500 may include a reinforcing material contained in the electrically insulating resin. The reinforcing material may be at least one of glass cloth, glass fiber, inorganic filler and organic filler. The reinforcing material can reinforce the rigidity of the first rigid insulating part 400 and the second rigid insulating part 500 and lower the thermal expansion coefficient.

무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.As the inorganic filler, silica (SiO 2 ), alumina (Al 2 O 3 ), silicon carbide (SiC), barium sulfate (BaSO 4 ), talc, clay, mica powder, aluminum hydroxide (AlOH 3 ), magnesium hydroxide OH) 2 ), calcium carbonate (CaCO 3 ), magnesium carbonate (MgCO 3 ), magnesium oxide (MgO), boron nitride (BN), aluminum borate (AlBO 3 ), barium titanate (BaTiO 3 ) and calcium zirconate 3 ) may be used.

제1 외층도체패턴층(40)은 제1 리지드 절연부(400)에 형성된다. 제2 외층도체패턴층(50)은 제2 리지드 절연부(500)에 형성된다.The first outer conductor pattern layer 40 is formed in the first rigid insulating portion 400. The second outer conductor pattern layer 50 is formed on the second rigid insulating portion 500.

제1 외층도체패턴층(40)은, 제3 시드금속박(41), 제3 시드금속박(41)에 형성되는 제3 무전해도금층(42) 및 제3 무전해도금층(42)에 형성되는 제3 전해도금층(43)을 포함한다.The first outer conductor pattern layer 40 is formed on the third seed metal foil 41 and the third electroless plating layer 42 formed on the third seed metal foil 41 and on the third electroless plating layer 42 formed on the third electroless plating layer 42. [ 3 electrolytic plating layer 43 as shown in FIG.

제2 외층도체패턴층(50)은, 제4 시드금속박(51), 제4 시드금속박(51)에 형성되는 제4 무전해도금층(52) 및 제4 무전해도금층(52)에 형성되는 제4 전해도금층(53)을 포함한다.The second outer conductor pattern layer 50 is formed on the fourth seed metal foil 51 and the fourth electroless plating layer 52 formed on the fourth seed metal foil 51 and on the fourth electroless plating layer 52 formed on the fourth electroless plating layer 52. [ 4 electrolytic plating layer 53 as shown in Fig.

외층비아(BV)는 제1 외층도체패턴층(40)과 제2 내층도체패턴층(20)을 연결하도록 제1 리지드 절연부(400)에 형성될 수 있다. 또한, 외층비아(BV)는 제2 외층도체패턴층(50)과 제1 내층도체패턴층(10)을 연결하도록 제2 리지드 절연부(500)에 형성될 수 있다.The outer layer vias BV may be formed in the first rigid insulating portion 400 to connect the first outer conductor pattern layer 40 and the second inner conductor pattern layer 20. The outer layer vias BV may be formed in the second rigid insulating portion 500 to connect the second outer conductor pattern layer 50 and the first inner conductor pattern layer 10.

이 때, 제3 시드금속박(41)의 일면에 형성된 제3 무전해도금층(42)은 외층비아홀의 측벽 및 외층비아홀의 저면으로 연장되게 형성될 수 있다. 또한, 제4 시드금속박(51)의 일면에 형성된 제4 무전해도금층(52)은 외층비아홀의 측벽 및 외층비아홀의 저면으로 연장되게 형성될 수 있다.At this time, the third electroless plating layer 42 formed on one surface of the third seed metal foil 41 may be formed to extend to the side wall of the outer layer via hole and the bottom surface of the outer layer via hole. The fourth electroless plating layer 52 formed on one surface of the fourth seed metal foil 51 may be formed to extend to the side wall of the outer layer via hole and the bottom surface of the outer layer via hole.

제1 리지드 절연부(400)에 형성된 외층비아(BV)는 제3 전해도금층(43)과 일체로 형성될 수 있다. 제2 리지드 절연부(500)에 형성된 외층비아(BV)는 제4 전해도금층(43)과 일체로 형성될 수 있다.The outer layer vias BV formed in the first rigid insulating portion 400 may be formed integrally with the third electrolytic plating layer 43. The outer layer via BV formed in the second rigid insulating portion 500 may be formed integrally with the fourth electrolytic plating layer 43.

도 1에는 제1 리지드 절연부(400)가 하나의 층으로 형성되는 것을 전제로, 제1 리지드 절연부(400)에 형성된 제1 외층도체패턴층(40) 및 외층비아(BV)가 각각 한 층만 형성되는 것을 도시하고 있으나, 이는 예시적인 것에 불과하다. 즉, 제1 리지드 절연부(400)는 복수로 형성되어 순차 적층될 수 있다. 이 경우, 제1 외층도체패턴층(40) 및 외층비아(BV)는 제1 리지드 절연부(400)의 수에 대응되게 복수의 층으로 형성될 수 있다. 이러한 설명은, 제2 리지드 절연부(500), 제2 리지드 절연부(500)에 형성되는 제2 외층도체패턴층(50) 및 외층비아(BV)에도 동일하게 적용될 수 있다.1, the first outer conductor pattern layer 40 and the outer layer vias BV formed on the first rigid insulating portion 400 are formed on the assumption that the first rigid insulating portion 400 is formed as one layer, Layer is formed, but this is merely an illustrative example. That is, the first rigid insulating portions 400 may be formed in plural and sequentially stacked. In this case, the first outer conductor pattern layer 40 and the outer layer vias BV may be formed of a plurality of layers corresponding to the number of the first rigid insulating portions 400. This description can be similarly applied to the second rigid insulating portion 500, the second outer conductor pattern layer 50 formed in the second rigid insulating portion 500, and the outer layer via BV.

커버레이(600)는 플렉서블 절연부(100)의 양면에 각각 형성되고, 플렉서블 영역(F)에 배치된 제1 내층도체패턴층(10)과 플렉서블 영역(F)에 배치된 제2 내층도체패턴층(20)을 커버한다. 즉, 커버레이(600)는 개방부(700)에 의해 노출된 플렉서블 절연부(100)에 형성되어, 플렉서블 영역(F)에 배치된 제1 내층도체패턴층(10)과 제2 내층도체패턴층(20)을 보호한다.The coverlay 600 is formed on both sides of the flexible insulating portion 100 and includes a first inner conductor pattern layer 10 disposed in the flexible area F and a second inner conductor pattern 60 disposed in the flexible area F. [ Covering the layer (20). That is, the coverlay 600 is formed on the flexible insulation portion 100 exposed by the opening portion 700, so that the first inner conductor pattern layer 10 and the second inner conductor conductor pattern 10, which are disposed in the flexible region F, Thereby protecting the layer 20.

커버레이(600)는 폴리이미드(polyimide) 필름의 단층 구조로 형성되거나, 접착층 및 접착층 상에 형성된 폴리이미드(polyimide) 필름과 같은 복층 구조로 형성될 수 있다.The coverlay 600 may be formed as a single layer structure of a polyimide film or may be formed as a multi-layer structure such as a polyimide film formed on an adhesive layer and an adhesive layer.

도 1에 도시된 솔더레지스트층(SR)은 본 실시예에 따른 리지드 플렉서블 인쇄회로기판(1000)의 최외층 도체패턴층인 제1 외층도체패턴층(40) 및 제2 외층도체패턴층(50)을 보호하도록 각각 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)에 형성된다.The solder resist layer SR shown in Fig. 1 is composed of the first outer conductor pattern layer 40 and the second outer conductor pattern layer 50, which are the outermost conductor pattern layers of the rigid flexible printed circuit board 1000 according to the present embodiment The first rigid insulating portion 400 and the second rigid insulating portion 500 are formed to protect the first rigid insulating portion 400 and the second rigid insulating portion 500, respectively.

솔더레지스트층(SR)에는 제1 외층도체패턴층(40) 및/또는 제2 외층도체패턴층(50)의 적어도 일부를 노출하도록 개구(SRO)가 형성된다.An opening SRO is formed in the solder resist layer SR so as to expose at least a part of the first outer-layer conductor pattern layer 40 and / or the second outer-layer conductor pattern layer 50.

솔더레지스트층(SR)은 감광성 절연수지를 포함할 수 있으나, 이에 제한되는 것은 아니다. 솔더레지스트층(SR)이 감광성 절연수지를 포함하는 경우, 개구(SRO)는 포토리쏘그래피 공정으로 형성될 수 있다. The solder resist layer SR may include, but is not limited to, a photosensitive insulating resin. When the solder resist layer SR includes a photosensitive insulating resin, the opening SRO may be formed by a photolithography process.

한편, 전술한 제1 내층도체패턴층(10), 제2 내층도체패턴층(20), 제1 외층도체패턴층(40) 및 제2 외층도체패턴층(50) 각각은 비아패드, 신호패턴, 파워패턴, 그라운드패턴 및 외부접속패드 중 적어도 하나를 포함한다.On the other hand, each of the first inner conductor pattern layer 10, the second inner conductor pattern layer 20, the first outer conductor pattern layer 40, and the second outer conductor pattern layer 50 may be formed of a via pad, , A power pattern, a ground pattern, and an external connection pad.

그리고, 제1 내층도체패턴층(10), 제1 시드금속박(21), 제3 시드금속박(41), 제4 시드금속박(51), 제1 무전해도금층(22), 제3 무전해도금층(42), 제4 무전해도금층(52), 제1 전해도금층(23), 제3 전해도금층(43), 제4 전해도금층(53), 내층비아(IV) 및 외층비아(BV) 각각은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등을 포함할 수 있다.The first seed metal foil 21, the third seed metal foil 41, the fourth seed metal foil 51, the first electroless plating layer 22, the third electroless plating layer 22, The fourth electroless plating layer 52, the first electroplating layer 23, the third electroplating layer 43, the fourth electroplating layer 53, the inner layer vias IV and the outer layer vias And may include copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt) and the like excellent in electrical characteristics.

이렇게 함으로써, 본 실시예에 따른 리지드 플렉서블 인쇄회로기판(1000)은 플렉서블 절연부(100)에 형성되는 제1 내층도체패턴층(10) 및 제2 내층도체패턴층(20)을 미세하게 형성할 수 있다.By doing so, the rigid flexible printed circuit board 1000 according to the present embodiment can finely form the first inner conductor pattern layer 10 and the second inner conductor pattern layer 20 formed in the flexible insulating portion 100 .

(제2 (Second 실시예Example ))

도 3은 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타내는 도면이다. 도 4는 도 2의 B부분을 확대한 도면이다.3 is a view illustrating a printed circuit board according to a second embodiment of the present invention. 4 is an enlarged view of a portion B in Fig.

도 1 내지 도 4를 참조하여 본 실시예에 따른 리지드 플렉서블 인쇄회로기판(2000)과 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 비교하면, 제1 내층도체패턴층(10)과 제2 리지드 절연부(500)가 상이하다.The rigid flexible printed circuit board 2000 according to the present embodiment and the printed circuit board 1000 according to the first embodiment of the present invention are compared with each other with reference to Figs. 1 to 4. In the first inner conductor pattern layer 10, And the second rigid insulating portion 500 are different.

따라서, 본 실시예를 설명함에 있어, 본 실시예와 제1 실시예 간의 차이점을 중심으로 설명한다. 본 실시예의 나머지 구성은 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)에서의 설명이 그대로 적용될 수 있다.Therefore, in describing the present embodiment, differences between the present embodiment and the first embodiment will be mainly described. The remaining configuration of the present embodiment can be applied as it is to the printed circuit board 1000 according to the first embodiment of the present invention.

도 3 및 도 4를 참고하면, 제1 내층도체패턴층(10)의 일면에는 홈(800)이 형성된다. 즉, 제1 내층도체패턴층(10)의 일면과 플렉서블 절연부(100)의 일면 간에는 단차가 형성된다.Referring to FIGS. 3 and 4, grooves 800 are formed on one surface of the first inner conductor pattern layer 10. That is, a step is formed between one surface of the first inner conductor pattern layer 10 and one surface of the flexible insulating portion 100.

홈(800)은 본 발명의 제조방법적 특징에 의해 형성된다. 본 발명의 경우 캐리어(도 8의 C)의 극박 금속층(도 8의 M2)에 제1 내층도체패턴층(10)을 형성하고 플렉서블 절연층(100)을 적층한 후 캐리어(도 8의 C)를 제거한다. 캐리어(도 8의 C)는 극박 금속층(M2)과 캐리어 금속층(M1) 간의 계면이 분리됨으로써 제거될 수 있다. 따라서, 캐리어(도 8의 C)의 극박 금속층(M2)은 플렉서블 절연층(100)의 일면에 부착되어 잔존한다. 극박 금속층(M2)은 에칭에 의해 플렉서블 절연층(100)의 일면으로부터 제거되는데, 극박 금속층(M2)과 제1 내층도체패턴층(10)이 동일한 금속을 포함할 경우 극박 금속층(M2)을 제거하기 위한 에칭액에 의해 제1 내층도체패턴층(10)의 일부가 함께 제거될 수 있다. 이로 인해, 제1 내층도체패턴층(10)의 일면에는 홈(800)이 형성된다.The grooves 800 are formed by the manufacturing method features of the present invention. 8 (C)) after the first inner conductor pattern layer 10 is formed on the ultra-thin metal layer (M2 in Fig. 8) of the carrier (Fig. 8C) and the flexible insulating layer 100 is laminated, . The carrier (C in Fig. 8) can be removed by separating the interface between the ultra-thin metal layer M2 and the carrier metal layer M1. Therefore, the ultra thin metal layer M2 of the carrier (C in Fig. 8) remains attached to one surface of the flexible insulating layer 100. [ The extreme thin metal layer M2 is removed by etching from one surface of the flexible insulating layer 100. If the extreme thin metal layer M2 and the first inner conductor pattern layer 10 contain the same metal, A part of the first inner conductor pattern layer 10 can be removed together with the etching solution for forming the first inner conductor pattern layer 10. As a result, a groove 800 is formed on one surface of the first inner conductor pattern layer 10.

제2 리지드 절연부(500)는 플렉서블 절연부(100)의 일면에 형성되어 홈(800)을 충전한다.The second rigid insulating part 500 is formed on one surface of the flexible insulating part 100 to fill the groove 800.

(제3 (Third 실시예Example ))

도 5는 본 발명의 제3 실시예에 따른 인쇄회로기판을 나타내는 도면이다.5 is a view illustrating a printed circuit board according to a third embodiment of the present invention.

도 1, 도 2 및 도 5를 참조하여 본 실시예에 따른 리지드 플렉서블 인쇄회로기판(3000)과 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 비교하면, 플렉서블 절연부, 내층도체패턴층 및 내층비아의 층 수가 상이하다.1, 2 and 5, the rigid flexible printed circuit board 3000 according to the present embodiment is compared with the printed circuit board 1000 according to the first embodiment of the present invention, The number of layers of the pattern layer and the inner layer vias is different.

즉, 본 실시예의 경우, 본 발명의 제1 실시예와 달리 복수의 플렉서블 절연부(100, 200)가 형성된다. 이에 따라, 내층도체패턴층(10, 20, 30) 및 내층비아(IV1, IV2)의 층 수가 복수로 형성된다.That is, in this embodiment, a plurality of flexible insulation parts 100 and 200 are formed unlike the first embodiment of the present invention. Thus, a plurality of layers of the inner conductor pattern layers 10, 20, 30 and the inner layer vias IV1, IV2 are formed.

구체적으로, 본 실시예의 경우, 제1 플렉서블 절연부(100)에 제2 플렉서블 절연부(200)가 형성되고, 제2 플렉서블 절연부(200)에 제3 내층도체패턴층(300)이 형성된다. 또한, 제1 플렉서블 절연부(100)에 제1 내층비아홀(IVH1) 및 제1 내층비아(IV1)가 형성되고, 제2 플렉서블 절연부(200)에 제2 내층비아홀(IVH2) 및 제2 내층비아(IV2)가 형성된다.Specifically, in the case of this embodiment, the second flexible insulating portion 200 is formed in the first flexible insulating portion 100, and the third inner conductive pattern layer 300 is formed in the second flexible insulating portion 200 . The first inner layer via hole IVH1 and the first inner layer via IV1 are formed in the first flexible insulation portion 100 and the second inner layer via hole IVH2 and the second inner layer via hole IVH2 are formed in the second flexible insulation portion 200, The via IV2 is formed.

제2 플렉서블 절연부(200)에는 본 발명의 제1 실시예에서의 플렉서블 절연부(도 1의 100)에 대한 설명이 적용될 수 있다.The description of the flexible insulation portion (100 in Fig. 1) in the first embodiment of the present invention can be applied to the second flexible insulation portion 200. [

제3 내층도체패턴층(30)은 제2 시드금속박(31), 제2 시드금속박(31)에 형성되는 제2 무전해도금층(32) 및 제2 무전해도금층(32)에 형성되는 제2 전해도금층(33)을 포함한다.The third inner conductor pattern layer 30 is formed on the second seed metal foil 31 and the second electroless plated layer 32 formed on the second seed metal foil 31 and the second inner metal conductor pattern layer 30 on the second electroless plated layer 32, And an electrolytic plating layer 33.

제3 내층도체패턴층(30)에는, 본 발명의 제1 실시예에서의 제2 내층도체패턴층(도 1의 20)에 대한 설명이 적용될 수 있다.The description of the second inner conductor pattern layer (20 in FIG. 1) in the first embodiment of the present invention can be applied to the third inner conductor pattern layer 30.

제2 내층비아홀(IVH2) 및 제2 내층비아(IV2)에는, 본 발명의 제1 실시예에서의 내층비아홀(도 1의 IVH) 및 내층비아(IV)에 대한 설명이 적용될 수 있다.The description of the inner layer via hole (IVH in Fig. 1) and the inner layer via IV in the first embodiment of the present invention can be applied to the second inner layer via hole IVH2 and the second inner layer via hole IV2.

(제4 (Fourth 실시예Example 및 제5  And fifth 실시예Example ))

도 6은 본 발명의 제4 실시예에 따른 인쇄회로기판을 나타내는 도면이다. 도 7은 본 발명의 제5 실시예에 따른 인쇄회로기판을 나타내는 도면이다.6 is a view showing a printed circuit board according to a fourth embodiment of the present invention. 7 is a view illustrating a printed circuit board according to a fifth embodiment of the present invention.

도 1, 도 2, 도 6 및 도 7를 참조하여 본 발명의 제4 실시예에 따른 리지드 플렉서블 인쇄회로기판(4000) 및 본 발명의 제5 실시예에 따른 리지드 플렉서블 인쇄회로기판(5000)과 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 비교하면, 제1 외층도체패턴층(40), 제2 외층도체패턴층(50) 및 외층비아(BV)가 상이한 바 이하에서는 이를 중심으로 설명한다. 본 실시예의 나머지 구성에 대해서는 본 발명의 제1 실시예에서의 설명이 그대로 적용될 수 있다.A rigid flexible printed circuit board 4000 according to the fourth embodiment of the present invention and a rigid flexible printed circuit board 5000 according to the fifth embodiment of the present invention are described with reference to Figs. 1, 2, 6, and 7, The printed circuit board 1000 according to the first embodiment of the present invention is different from that of the first outer conductor pattern layer 40, the second outer conductor pattern layer 50 and the outer layer vias BV, Explained mainly. The description of the first embodiment of the present invention can be applied to the remaining configuration of the present embodiment as it is.

본 발명의 제4 실시예에 따른 리지드 플렉서블 인쇄회로기판(4000) 경우, 제1 외층도체패턴층(40), 제2 외층도체패턴층(50) 및 외층비아(BV)는 서브트랙티브법(Subtractive Process)에 의해 형성된다.In the case of the rigid flexible printed circuit board 4000 according to the fourth embodiment of the present invention, the first outer conductor pattern layer 40, the second outer conductor pattern layer 50 and the outer layer vias BV are formed by the subtractive method Subtractive Process).

즉, 제1 외층도체패턴층(40) 및 제2 외층도체패턴층(50) 각각은 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)에 각각 형성된 제1 외층도체패턴층 형성용 금속층과 제2 외층도체패턴층 형성용 금속층을 선택적으로 에칭 제거함으로써 형성될 수 있다.That is, each of the first outer conductor pattern layer 40 and the second outer conductor pattern layer 50 is formed by forming a first outer conductor pattern layer formed on each of the first rigid insulating portion 400 and the second rigid insulating portion 500 And selectively removing the metal layer for forming the first outer conductor pattern layer and the metal layer for forming the second outer layer conductor pattern layer.

따라서, 제1 외층도체패턴층(40) 및 제2 외층도체패턴층(50) 각각은, 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)와 접촉하는 일단으로부터 일단에 대향하는 타단을 향하는 방향을 따라 단면적이 감소하는 형태로 형성될 수 있다. 즉, 제1 외층도체패턴층(40) 및 제2 외층도체패턴층(50) 각각은 테이퍼진 형태(tapered)로 형성될 수 있다.Each of the first outer conductor pattern layer 40 and the second outer conductor pattern layer 50 is formed of a conductive material that is in contact with the first rigid insulating portion 400 and the second rigid insulating portion 500, And the cross-sectional area decreases along the direction toward the other end. That is, each of the first outer conductor pattern layer 40 and the second outer conductor pattern layer 50 may be formed in a tapered shape.

제1 외층도체패턴층(40) 및 제2 외층도체패턴층(50) 각각은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등을 포함할 수 있다.Each of the first outer conductor pattern layer 40 and the second outer conductor pattern layer 50 may be formed of copper (Cu), silver (Ag), palladium (Pd), aluminum (Al) Titanium (Ti), gold (Au), platinum (Pt), and the like.

외층비아(BV)는 도금으로 형성될 수 있다. 이를 위해, 제1 리지드 절연부(400)에 형성된 외층비아홀의 측벽 및 저면에는 제3 무전해도금층(42)이 형성될 수 있고, 제2 리지드 절연부(500)에 형성된 외층비아홀의 내측벽 및 저면에는 제4 무전해도금층(52)이 형성될 수 있다. 본 발명의 제1 실시예에서와 달리, 본 실시예에서는 제3 무전해도금층(42) 및 제4 무전해도금층(52) 각각은 외층비아홀의 측벽 및 저면에만 형성된다.The outer layer vias (BV) may be formed by plating. To this end, a third electroless plated layer 42 may be formed on the side wall and the bottom of the outer layer via hole formed in the first rigid insulating portion 400, and an inner wall of the outer layer via hole formed in the second rigid insulating portion 500 And a fourth electroless plating layer 52 may be formed on the bottom surface. Unlike the first embodiment of the present invention, in this embodiment, each of the third electroless plated layer 42 and the fourth electroless plated layer 52 is formed only on the side wall and the bottom surface of the outer layer via hole.

본 발명의 제5 실시예에 따른 리지드 플렉서블 인쇄회로기판(5000) 경우, 제1 외층도체패턴층(40), 제2 외층도체패턴층(50) 및 외층비아(BV)는 세미애더티브법(Semi Additive Process)에 의해 형성된다.In the case of the rigid flexible printed circuit board 5000 according to the fifth embodiment of the present invention, the first outer conductor pattern layer 40, the second outer conductor pattern layer 50 and the outer layer vias (BV) (Semi Additive Process).

즉, 본 실시예의 경우 제3 무전해도금층(42) 및 제4 무전해도금층(52)은 본 발명의 제1 실시예에서와 달리 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)에 접촉한다.That is, in the present embodiment, the third electroless plating layer 42 and the fourth electroless plating layer 52 are different from the first embodiment in that the first rigid insulating portion 400 and the second rigid insulating portion 500 .

리지드Rigid 플렉서블Flexible 인쇄회로기판의 제조방법 Manufacturing method of printed circuit board

도 8 내지 도 23은 본 발명의 일 실시예에 따른 리지드 플렉서블 인쇄회로기판의 제조방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면이다.FIGS. 8 to 23 are views sequentially illustrating manufacturing steps to explain a method of manufacturing a rigid flexible printed circuit board according to an embodiment of the present invention.

도 8 내지 도 23을 참조하면, 본 발명의 일 실시예에 따른 리지드 플렉서블 인쇄회로기판의 제조방법은, 캐리어의 일면에 제1 내층도체패턴층을 형성하는 단계; 제1 내층도체패턴층을 커버하도록 캐리어의 일면에 플렉서블 절연부를 형성하는 단계; 플렉서블 절연부에 시드금속박, 무전해도금층 및 전해도금층을 포함하는 제2 내층도체패턴층을 형성하는 단계; 캐리어를 제거하는 단계; 및 플렉서블 절연부에 개방부가 형성된 리지드 절연부를 형성하는 단계를 포함한다.8 to 23, a method of manufacturing a rigid flexible printed circuit board according to an embodiment of the present invention includes: forming a first inner conductor pattern layer on one side of a carrier; Forming a flexible insulating portion on one surface of the carrier so as to cover the first inner conductor pattern layer; Forming a second inner conductor pattern layer including a seed metal foil, an electroless plating layer and an electrolytic plating layer on the flexible insulating portion; Removing the carrier; And forming a rigid insulating portion having an open portion in the flexible insulating portion.

한편, 플렉서블 영역(F) 및 리지드 영역(R)은 각각 본 실시예에 따른 제조방법으로 제조된 최종제품인 리지드 플렉서블 인쇄회로기판에서의 영역을 의미하나, 최종제품이 아닌 중간단계의 제품에도 리지드 플렉서블 인쇄회로기판의 부분적 영역인 플렉서블 영역(F)과 리지드 영역(R)을 이용하여 설명하도록 한다.On the other hand, the flexible region F and the rigid region R are regions in a rigid flexible printed circuit board which is a final product manufactured by the manufacturing method according to the present embodiment, The flexible area F and the rigid area R, which are partial areas of the printed circuit board, will be described.

예로써, 캐리어(C)의 플렉서블 영역(F)과 리지드 영역(R)이라고 함은, 해당 영역이 리지드 플렉서블 인쇄회로기판의 플렉서블 영역(F)과 리지드 영역(R)에 대응되는 것을 의미하는 것으로 사용한다.By way of example, the flexible region F and the rigid region R of the carrier C mean that the region corresponds to the flexible region F and the rigid region R of the rigid flexible printed circuit board use.

그리고, 도 8 내지 도 14에는 캐리어(C)의 양면에 공정이 진행되는 것을 도시하고 있으나, 설명의 편의를 위해 이하에서는 캐리어의 일면을 기준으로만 제조 공정을 설명하기로 한다. 8 to 14 show that the process is performed on both sides of the carrier C, the manufacturing process will be described below with reference to one side of the carrier for convenience of explanation.

도 8 내지 도 10을 참고하면, 캐리어의 일면에 제1 내층도체패턴층을 형성한다.8 to 10, a first inner conductor pattern layer is formed on one side of the carrier.

캐리어(C)는 코어리스 공법을 진행하는 데 사용되는 통상적인 부자재일 수 있다. 캐리어(C)는 지지부재(S), 지지부재의 양면에 형성된 캐리어 금속층(M1) 및 캐리어 금속층(M1)에 형성된 극박 금속층(M2)을 포함하는 구조일 수 있다. 또는, 캐리어(C)는 지지부재, 극박 금속층 및 지지부재와 극박 금속층 사이에 개재된 이형층을 포함하는 구조일 수 있다.The carrier C may be a conventional subsidiary material used for carrying out the coreless process. The carrier C may have a structure including a support member S, a carrier metal layer M1 formed on both surfaces of the support member, and an ultra-thin metal layer M2 formed on the carrier metal layer M1. Alternatively, the carrier C may be a structure including a support member, an ultra-thin metal layer, and a release layer interposed between the support member and the ultra-thin metal layer.

본 실시예에 이용되는 캐리어(C)는, 지지부재(S), 지지부재(S)의 양면에 형성된 캐리어 동박(M1) 및 캐리어 동박(M1)에 형성된 극박 동박(M2)을 포함한다.The carrier C used in the present embodiment includes a support member S, a carrier copper foil M1 formed on both sides of the support member S and an ultra-thin copper foil M2 formed on the carrier copper foil M1.

제1 내층도체패턴층(10)은, 캐리어(C)의 일면에 제1 도금레지스트패턴(DF1)을 형성하고, 극박 동박(M1)을 급전층으로 하는 전해동도금을 수행하여 제1 도금레지스트패턴(DF1)의 개구를 충전함으로써 형성될 수 있다.The first inner layer conductor pattern layer 10 is formed by forming a first plating resist pattern DF1 on one side of the carrier C and performing electrolytic copper plating using the ultra thin copper foil M1 as a power supply layer, (DF1).

제1 도금레지스트패턴(DF1)은 드라이필름을 캐리어(C)의 일면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다.The first plating resist pattern DF1 may be formed by laminating a dry film on one side of the carrier C and then performing a photolithography process.

제1 내층도체패턴층(10) 형성 후 제1 도금레지스트패턴(DF1)은 캐리어(C)로부터 제거된다.After the formation of the first inner conductor pattern layer 10, the first plating resist pattern DF1 is removed from the carrier C.

도 11을 참고하면, 제1 내층도체패턴층을 커버하도록 캐리어의 일면에 플렉서블 절연부를 형성한다.Referring to FIG. 11, a flexible insulating portion is formed on one surface of the carrier so as to cover the first inner conductor pattern layer.

플렉서블 절연부(100)는, 접착층(110) 및 접착층(110) 상에 형성된 플렉서블 절연층(120)을 포함하는 연성절연자재를 캐리어(C)에 적층함으로써 동시에 형성될 수 있다. 또는, 캐리어(C)의 일면에 접착층(110)을 먼저 형성한 후 접착층(110)에 플렉서블 절연층(120)을 접착시킴으로써 플렉서블 절연부(100)가 형성될 수 있다.The flexible insulating member 100 can be formed at the same time by laminating a flexible insulating material including the adhesive layer 110 and the flexible insulating layer 120 formed on the adhesive layer 110 on the carrier C. [ The flexible insulating member 100 may be formed by first forming the adhesive layer 110 on one side of the carrier C and then bonding the flexible insulating layer 120 to the adhesive layer 110. [

도 11 내지 도 14를 참고하면, 플렉서블 절연부에 제1 시드금속박, 제1 무전해도금층 및 제1 전해도금층을 포함하는 제2 내층도체패턴층을 형성한다.11 to 14, a second inner conductor pattern layer including a first seed metal foil, a first electroless plating layer, and a first electrolytic plating layer is formed on the flexible insulating portion.

우선, 도 11에 도시된 바와 같이, 제1 시드금속박(21)을 플렉서블 절연부(100)의 타면에 형성한다First, as shown in Fig. 11, the first seed metal foil 21 is formed on the other surface of the flexible insulation part 100

제1 시드금속박(21)은, 단면 연성동박적층판(Flexible Copper Clad Laminate, FCCL)과 같은 단면 연성금속적층판을 캐리어(C)에 적층함으로써 플렉서블 절연부(100)와 동시에 형성될 수 있다. 다만, 이는 예시적인 것에 불과하므로, 플렉서블 절연부(100)를 캐리어(C)에 먼저 형성한 후 플렉서블 절연부(100)에 제1 시드금속박(21)을 형성할 수도 있다.The first seed metal foil 21 can be formed simultaneously with the flexible insulating portion 100 by stacking the flexible metal laminate plate such as the flexible copper clad laminate (FCCL) on the carrier C. [ The first seed metal foil 21 may be formed on the flexible insulating portion 100 after the flexible insulating portion 100 is first formed on the carrier C since it is only an example.

이 후, 도 12에 도시된 바와 같이, 제1 시드금속박(21) 및 플렉서블 절연부(100)를 관통하는 내층비아홀(IVH)을 가공하고, 내층비아홀(IVH)의 내벽을 포함하는 플렉서블 절연부(100)의 표면에 제1 무전해도금층(22)을 형성한다.12, an inner layer via hole IVH penetrating the first seed metal foil 21 and the flexible insulating portion 100 is processed to form a flexible insulation portion including the inner wall of the inner layer via hole IVH, The first electroless plating layer 22 is formed on the surface of the substrate 100.

내층비아홀(IVH)은 레이저 드릴 또는 미케니컬 드릴로 형성될 수 있다. 내층비아홀(IVH)은 제1 내층도체패턴층(10) 타면의 적어도 일부를 노출하도록 플렉서블 절연부(100)를 관통한다.The inner layer via hole (IVH) may be formed by a laser drill or a mechanical drill. The inner layer via hole (IVH) penetrates the flexible insulating portion (100) so as to expose at least a part of the other surface of the first inner layer conductor pattern layer (10).

제1 무전해도금층(22)은 무전해동도금을 통해 형성될 수 있다.The first electroless plating layer 22 may be formed through electroless copper plating.

이 후, 도 13에 도시된 바와 같이, 제1 무전해도금층(22)에 제2 도금레지스트패턴(DF2)을 형성하고, 제2 도금레지스트패턴(DF2)의 개구에 전해도금으로 제1 전해도금층(23)을 형성한다.13, a second plating resist pattern DF2 is formed on the first electroless plating layer 22, and an opening of the second plating resist pattern DF2 is formed on the first electroplating layer DF2 by electrolytic plating. (23).

제2 도금레지스트패턴(DF2)은 제1 무전해도금층(22)을 커버하도록 드라이필름을 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다.The second plating resist pattern DF2 may be formed by laminating a dry film so as to cover the first electroless plating layer 22 and then performing a photolithography process.

이 후, 도 14에 도시된 바와 같이, 제2 도금레지스트패턴(DF2)은 제1 전해도금층(23)을 형성한 후 제거된다.Thereafter, as shown in Fig. 14, the second plating resist pattern DF2 is removed after the first electroplating layer 23 is formed.

도 15를 참고하면, 플렉서블 절연부로부터 캐리어를 제거한다.15, the carrier is removed from the flexible insulation portion.

캐리어(C)는, 캐리어 동박(M1)과 극박 동박(M2) 간의 계면에서 분리가 진행됨으로써 플렉서블 절연부(100)로부터 제거된다. 따라서, 제1 내층도체패턴층(10)을 매립하고 있는 플렉서블 절연층(100)의 일면에는 캐리어(C)의 극박 동박(M2)이 잔존하게 된다.The carrier C is removed from the flexible insulating portion 100 by separation at the interface between the carrier copper foil M1 and the ultra-thin copper foil M2. Therefore, the ultra-thin copper foil M2 of the carrier C remains on one surface of the flexible insulating layer 100 in which the first inner conductor pattern layer 10 is embedded.

도 16을 참고하면, 플렉서블 절연부로부터 극박 동박과 노출된 제1 시드금속박 및 제1 무전해도금층을 제거한다.16, the ultra-thin copper foil and the exposed first seed metal foil and the first electroless plating layer are removed from the flexible insulating portion.

극박 동박(M2), 제1 시드금속박(21) 및 제1 무전해도금층(22)은 플래쉬 에칭 또는 하프 에칭 등을 통해 제거될 수 있다. 극박 동박(M2)을 제거함으로써 제1 내층도체패턴층(10)의 일면이 플렉서블 절연부(100)의 일면으로 노출된다.The ultra-thin copper foil M2, the first seed metal foil 21 and the first electroless plating layer 22 may be removed by flash etching or half etching or the like. One side of the first inner conductor pattern layer 10 is exposed to one side of the flexible insulation part 100 by removing the ultra-thin copper foil M2.

한편, 극박 동박(M2)과 제1 내층도체패턴층(10)이 모두 구리를 포함할 수 있고, 이 경우 극박 동박(M2)을 제거하는 과정에서 제1 내층도체패턴층(300)의 일부가 함께 제거될 수 있다. 즉, 본 발명의 제2 실시예에 따른 리지드 플렉서블 인쇄회로기판(2000)에서 설명한 홈(도 4의 R)은 본 공정에서 형성될 수 있다.Meanwhile, in the process of removing the ultra-thin copper foil M2, a part of the first inner conductor pattern layer 300 may be formed of copper Can be removed together. That is, the groove (R in Fig. 4) described in the rigid flexible printed circuit board 2000 according to the second embodiment of the present invention can be formed in the present process.

도 17을 참고하면, 커버레이를 형성하고 제1 리지드 절연부 및 제2 리지드 절연부를 형성한다.Referring to Fig. 17, a coverlay is formed and a first rigid insulating portion and a second rigid insulating portion are formed.

플렉서블 절연부(100)으로부터 극박 동박(M2)을 제거한 후 플렉서블 절연부(100)의 플렉서블 영역(F)에 각각 커버레이(600)를 형성한다. 즉, 커버레이(600)는 제1 내층도체패턴층(10) 중 플렉서블 영역(F)에 배치된 일부 및 제2 내층도체패턴층(20) 중 플렉서블 영역(F)에 형성된 일부에 각각 형성될 수 있다.After the ultra thin copper foil M2 is removed from the flexible insulation portion 100, the coverlay 600 is formed in the flexible region F of the flexible insulation portion 100, respectively. That is, the coverlay 600 is formed in a portion of the first inner conductor pattern layer 10 disposed in the flexible region F and a portion of the second inner conductor pattern layer 20 formed in the flexible region F, respectively .

제1 리지드 절연부(400) 및 제2 리지드 절연부(500)는 플렉서블 절연부(100)의 리지드 영역(R)에만 형성되도록 플렉서블 영역(F)에 대응되는 개방부(700)가 형성된다.The openings 700 corresponding to the flexible region F are formed so that the first rigid insulating portion 400 and the second rigid insulating portion 500 are formed only in the rigid region R of the flexible insulating portion 100.

제1 리지드 절연부(400), 제2 리지드 절연부(500) 및 개방부(700)는 미리 개방부(700)에 대응되는 캐비티가 형성된 경성 절연자재를 플렉서블 절연부(100)에 적층함으로써 형성되거나, 경성 절연자재를 플렉서블 절연부(100)에 적층한 후 경성 절연자재의 플렉서블 영역(F)에 개방부(700)를 가공함으로써 형성될 수 있다.The first rigid insulating part 400, the second rigid insulating part 500 and the opening part 700 are formed by laminating a hard insulating material having a cavity corresponding to the opening part 700 in advance on the flexible insulating part 100 Or by laminating the hard insulating material on the flexible insulating portion 100 and then processing the opening portion 700 in the flexible region F of the hard insulating material.

제1 리지드 절연부(400)와 제3 시드금속박(41)은, RCC(Resin Coated Copper)와 같이 리지드 절연층의 일면에만 금속박이 형성된 자재를 이용함으로써, 플렉서블 절연부(100)의 타면에 동시에 형성될 수 있다. 제2 리지드 절연부(500)와 제4 시드금속박(51)의 경우도 상술한 자재를 이용함으로써 플렉서블 절연부(100)의 일면에 동시에 형성될 수 있다.The first rigid insulating portion 400 and the third seed metal foil 41 are formed on the other surface of the flexible insulating portion 100 at the same time by using a material having a metal foil formed on only one side of the rigid insulating layer such as RCC (Resin Coated Copper) . The second rigid insulating portion 500 and the fourth seed metal foil 51 may be simultaneously formed on one surface of the flexible insulating portion 100 by using the above-described material.

도 18을 참고하면, 제3 시드금속박 및 제1 리지드 절연부를 관통하는 외층비아홀을 가공한다.Referring to Fig. 18, an outer layer via hole passing through the third seed metal foil and the first rigid insulating portion is processed.

외층비아홀(BVH)은 레이저 드릴 또는 미케니컬 드릴로 형성될 수 있다. 제1 리지드 절연부(400)에 형성된 외층비아홀(BVH)은 제2 내층도체패턴층(20)의 적어도 일부를 노출하도록 제1 리지드 절연부(400)를 관통한다.The outer layer via hole (BVH) may be formed by a laser drill or a mechanical drill. The outer layer via hole (BVH) formed in the first rigid insulating portion (400) penetrates the first rigid insulating portion (400) so as to expose at least a part of the second inner conductor pattern layer (20).

외층비아홀(BVH)은 제4 시드금속박(51) 및 제2 리지드 절연부(500)를 관통하여 제1 내층도체패턴층(10)의 적어도 일부를 노출할 수도 있다.The outer layer via hole (BVH) may expose at least a part of the first inner conductor pattern layer 10 through the fourth seed metal foil 51 and the second rigid insulating part 500.

도 19를 참고하면, 외층비아홀(BVH)의 내벽을 포함하는 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)의 표면에 각각 제3 무전해도금층(42) 및 제4 무전해도금층(52)을 형성한다.19, the third electroless plating layer 42 and the fourth electroless plating layer 42 are formed on the surfaces of the first rigid insulating portion 400 and the second rigid insulating portion 500 including the inner wall of the outer layer via hole BVH, A plating layer 52 is formed.

제3 무전해도금층(42) 및 제4 무전해도금층(52)은 동일한 무전해도금 공정을 통해 동시에 형성될 수 있다.The third electroless plating layer 42 and the fourth electroless plating layer 52 may be simultaneously formed through the same electroless plating process.

도 20을 참고하면, 제3 무전해도금층(42) 및 제4 무전해도금층(52)에 각각 제3 도금레지스트패턴(DF3) 및 제4 도금레지스트패턴(DF4)을 형성한다.20, a third plating resist pattern DF3 and a fourth plating resist pattern DF4 are formed on the third electroless plating layer 42 and the fourth electroless plating layer 52, respectively.

제3 도금레지스트패턴(DF3) 및 제4 도금레지스트패턴(DF4) 각각은 제3 무전해도금층(42) 및 제4 무전해도금층(52)을 커버하도록 드라이필름을 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다.Each of the third plating resist pattern DF3 and the fourth plating resist pattern DF4 is formed by laminating a dry film so as to cover the third electroless plating layer 42 and the fourth electroless plating layer 52 and then performing a photolithography process . ≪ / RTI >

도 21을 참고하면, 제3 도금레지스트패턴(DF3) 및 제4 도금레지스트패턴(DF4)의 개구에 제3 전해도금층(43) 및 제4 전해도금층(53)을 각각 형성한다.21, a third electroplating layer 43 and a fourth electroplating layer 53 are formed in the openings of the third plating resist pattern DF3 and the fourth plating resist pattern DF4, respectively.

제3 전해도금층(43)과 제4 전해도금층(53)은 동일한 전해도금 공정을 통해 동시에 형성될 수 있다. 다만, 이는 예시적인 것에 불과하므로, 제3 전해도금층(43)과 제4 전해도금층(53)은 설계 상의 필요 등에 따라 서로 다른 전해도금 공정에서 형성될 수도 있다.The third electroplating layer 43 and the fourth electroplating layer 53 may be simultaneously formed through the same electroplating process. However, since this is only an example, the third electroplating layer 43 and the fourth electroplating layer 53 may be formed in different electrolytic plating processes depending on design requirements and the like.

도 22를 참고하면, 제3 도금레지스트패턴(DF3) 및 제4 도금레지스트패턴(DF4)을 제거한 후 제3 시드금속박(41), 제3 무전해도금층(42), 제4 시드금속박(51) 및 제4 무전해도금층(52) 중 제3 전해도금층(43)과 제4 전해도금층(53)에 의해 커버되지 않는 부분을 제거한다.22, after removing the third plating resist pattern DF3 and the fourth plating resist pattern DF4, the third seed metal foil 41, the third electroless plating layer 42, the fourth seed metal foil 51, And the portions of the fourth electroless plating layer 52 that are not covered by the third electroplating layer 43 and the fourth electroplating layer 53 are removed.

노출된 제3 시드금속박(41), 제3 무전해도금층(42), 제4 시드금속박(51) 및 제4 무전해도금층(52)은 플래쉬 에칭 또는 하프 에칭 등을 통해 제거될 수 있다.The exposed third seed metal foil 41, the third electroless plating layer 42, the fourth seed metal foil 51 and the fourth electroless plating layer 52 may be removed by flash etching, half etching, or the like.

도 23을 참고하면, 제1 외층도체패턴층(40) 및 제2 외층도체패턴층(50) 각각을 커버하도록 제1 리지드 절연부(400) 및 제2 리지드 절연부(500) 각각에 개구(SRO)가 형성된 솔더레지스트층(SR)을 형성한다.23, an opening (not shown) is formed in each of the first rigid insulating portion 400 and the second rigid insulating portion 500 so as to cover each of the first outer conductive pattern layer 40 and the second outer conductive pattern layer 50 SRO) is formed on the solder resist layer SR.

솔더레지스트층(SR) 및 개구(SRO)는 감광성의 솔더레지스트 필름을 제1 리지드 절연부(400) 및 제2 리지드 절연부(500)에 각각 적층하고, 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다.The solder resist layer SR and the opening SRO can be formed by laminating a photosensitive solder resist film to the first rigid insulating portion 400 and the second rigid insulating portion 500 respectively and performing a photolithography process have.

이렇게 함으로써, 본 발명의 제1 실시예에 따른 리지드 플렉서블 인쇄회로기판(1000)이 제조될 수 있다.By doing so, the rigid flexible printed circuit board 1000 according to the first embodiment of the present invention can be manufactured.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

10: 제1 내층도체패턴층
20: 제2 내층도체패턴층
30: 제3 내층도체패턴층
40: 제1 외층도체패턴층
50: 제2 외층도체패턴층
21, 31, 41, 51: 시드금속박
22, 32, 42, 52: 무전해도금층
23, 33, 43, 53: 전해도금층
100, 200: 플렉서블 절연부
110, 210: 접착층
120, 220: 플렉서블 절연층
400, 500: 리지드 절연부
600: 커버레이
700: 개방부
800: 홈
R: 리지드 영역
F: 플렉서블 영역
IV, IV1, IV2: 내층비아
IVH, IVH1, IVH2: 내층비아홀
BV: 외층비아
BVH: 외층비아홀
SR: 솔더레지스트층
SRO: 개구
C: 캐리어
S: 지지부재
M1: 캐리어 금속층
M2: 극박 금속층
DF1, DF2, DF3, DF4: 도금레지스트패턴
1000, 2000, 3000, 4000, 5000: 리지드 플렉서블 인쇄회로기판
10: first inner layer conductor pattern layer
20: second inner layer conductor pattern layer
30: Third inner layer conductor pattern layer
40: First outer layer conductor pattern layer
50: second outer layer conductor pattern layer
21, 31, 41, 51: seed metal foil
22, 32, 42, 52: electroless plating layer
23, 33, 43, 53: Electroplating layer
100, 200: Flexible insulation part
110, 210: adhesive layer
120, 220: Flexible insulation layer
400, 500: Rigid insulating portion
600: Cover Ray
700: opening portion
800: Home
R: Rigid region
F: Flexible area
IV, IV1, IV2: inner layer vias
IVH, IVH1, IVH2: Inner layer via hole
BV: outer layer vias
BVH: outer layer via hole
SR: solder resist layer
SRO: opening
C: Carrier
S: Support member
M1: carrier metal layer
M2: ultra-thin metal layer
DF1, DF2, DF3, DF4: plating resist pattern
1000, 2000, 3000, 4000, 5000: rigid flexible printed circuit board

Claims (14)

플렉서블 영역 및 리지드 영역을 포함하는 플렉서블 절연부;
상기 플렉서블 절연부에 매립되어 일면이 상기 플렉서블 절연부의 일면으로 노출된 제1 내층도체패턴층;
시드금속박, 상기 시드금속박에 형성되는 무전해도금층 및 상기 무전해도금층에 형성되는 전해도금층을 포함하고, 상기 플렉서블 절연부의 타면에 형성되는 제2 내층도체패턴층; 및
상기 플렉서블 절연부에 형성되고, 상기 리지드 영역에 배치되는 리지드 절연부를 포함하는, 리지드 플렉서블 인쇄회로기판.
A flexible insulation portion including a flexible region and a rigid region;
A first inner conductor pattern layer embedded in the flexible insulation portion and having one surface exposed to one surface of the flexible insulation portion;
A second inner conductor pattern layer including a seed metal foil, an electroless plating layer formed on the seed metal foil, and an electrolytic plating layer formed on the electroless plating layer, the second inner conductor pattern layer being formed on the other surface of the flexible insulation part; And
And a rigid insulating portion formed in the flexible insulating portion and disposed in the rigid region.
제1항에 있어서,
상기 플렉서블 절연부는,
일면으로 상기 제1 내층도체패턴층의 일면을 노출시키는 접착층 및
상기 접착층의 타면에 형성되는 플렉서블 절연층을 포함하는, 리지드 플렉서블 인쇄회로기판.
The method according to claim 1,
Wherein the flexible insulating portion comprises:
An adhesive layer for exposing one surface of the first inner conductor pattern layer on one side and
And a flexible insulating layer formed on the other surface of the adhesive layer.
제1항에 있어서,
상기 제1 내층도체패턴층의 일면에는 홈이 형성되는, 리지드 플렉서블 인쇄회로기판.
The method according to claim 1,
Wherein a groove is formed on one surface of the first inner conductor pattern layer.
제1항에 있어서,
상기 시드금속박은 구리(Cu)를 포함하는, 리지드 플렉서블 인쇄회로기판.
The method according to claim 1,
Wherein the seed metal foil comprises copper (Cu).
제1항에 있어서,
상기 플렉서블 절연부의 양면에 각각 형성되고, 상기 플렉서블 영역에 배치된 상기 제1 내층도체패턴층과 상기 플렉서블 영역에 배치된 상기 제2 내층도체패턴층을 커버하는 커버레이;
를 더 포함하는, 리지드 플렉서블 인쇄회로기판.
The method according to claim 1,
A coverlay formed on both sides of the flexible insulation portion and covering the first inner conductor pattern layer disposed in the flexible region and the second inner conductor pattern layer disposed in the flexible region;
Further comprising: a rigid flexible printed circuit board.
제1항에 있어서,
상기 플렉서블 절연부에 형성되는 내층비아홀; 및
상기 제1 내층도체패턴층과 상기 제2 내층도체패턴층을 서로 연결하도록 상기 내층비아홀에 형성되는 내층비아;
를 더 포함하는, 리지드 플렉서블 인쇄회로기판.
The method according to claim 1,
An inner layer via hole formed in the flexible insulating portion; And
An inner layer via formed in the innerlayer via hole to connect the first inner conductor pattern layer and the second inner conductor pattern layer;
Further comprising: a rigid flexible printed circuit board.
제6항에 있어서,
상기 무전해도금층은 상기 내층비아홀의 내벽으로 연장되는, 리지드 플렉서블 인쇄회로기판.
The method according to claim 6,
Wherein the electroless plated layer extends to an inner wall of the inner layer via hole.
제1항에 있어서,
상기 플렉서블 절연부 및 상기 제2 내층도체패턴층은 각각 복수로 형성되는, 리지드 플렉서블 인쇄회로기판.
The method according to claim 1,
Wherein the flexible insulator and the second inner conductor pattern layer are each formed in a plurality of ridged flexible printed circuit boards.
접착층 및 상기 접착층에 형성된 플렉서블 절연층을 포함하는 플렉서블 절연부;
상기 플렉서블 절연부에 매립되어 일면이 상기 플렉서블 절연부의 일면으로 노출된 제1 내층도체패턴층;
시드금속박, 상기 시드금속박에 형성되는 무전해도금층 및 상기 무전해도금층에 형성되는 전해도금층을 포함하고, 상기 플렉서블 절연부의 타면에 형성되는 제2 내층도체패턴층;
상기 제1 내층도체패턴층 및/또는 상기 제2 내층도체패턴층을 커버하도록 상기 플렉서블 절연부에 형성되는 리지드 절연부; 및
상기 플렉서블 절연부의 일부를 노출하도록 상기 리지드 절연부에 형성되는 개방부;
를 포함하는, 리지드 플렉서블 인쇄회로기판.
A flexible insulating portion including an adhesive layer and a flexible insulating layer formed on the adhesive layer;
A first inner conductor pattern layer embedded in the flexible insulation portion and having one surface exposed to one surface of the flexible insulation portion;
A second inner conductor pattern layer including a seed metal foil, an electroless plating layer formed on the seed metal foil, and an electrolytic plating layer formed on the electroless plating layer, the second inner conductor pattern layer being formed on the other surface of the flexible insulation part;
A rigid insulating portion formed on the flexible insulating portion to cover the first inner conductor pattern layer and / or the second inner conductor pattern layer; And
An opening formed in the rigid insulating portion to expose a part of the flexible insulation portion;
Wherein the rigid flexible printed circuit board comprises a rigid flexible printed circuit board.
캐리어의 일면에 제1 내층도체패턴층을 형성하는 단계;
상기 제1 내층도체패턴층을 커버하도록 상기 캐리어의 일면에 플렉서블 절연부를 형성하는 단계;
상기 플렉서블 절연부에 시드금속박, 무전해도금층 및 전해도금층을 포함하는 제2 내층도체패턴층을 형성하는 단계;
상기 캐리어를 제거하는 단계; 및
상기 플렉서블 절연부에 개방부가 형성된 리지드 절연부를 형성하는 단계;
를 포함하는 리지드 플렉서블 인쇄회로기판의 제조방법.
Forming a first inner conductor pattern layer on one side of the carrier;
Forming a flexible insulating portion on one side of the carrier to cover the first inner conductor pattern layer;
Forming a second inner conductor pattern layer including a seed metal foil, an electroless plating layer, and an electrolytic plating layer on the flexible insulation portion;
Removing the carrier; And
Forming a rigid insulation portion having an opening in the flexible insulation portion;
Wherein the rigid flexible printed circuit board comprises a rigid flexible printed circuit board.
제10항에 있어서,
상기 플렉서블 절연부는,
상기 제1 내층도체패턴층을 매립하는 접착층 및
상기 접착층에 형성되는 플렉서블 절연층을 포함하는, 리지드 플렉서블 인쇄회로기판의 제조방법.
11. The method of claim 10,
Wherein the flexible insulating portion comprises:
An adhesive layer for embedding the first inner conductor pattern layer and
And a flexible insulating layer formed on the adhesive layer.
제10항에 있어서,
상기 제1 내층도체패턴층은,
상기 캐리어의 일면에 도금 공정을 수행하여 형성되는, 리지드 플렉서블 인쇄회로기판의 제조방법.
11. The method of claim 10,
Wherein the first inner conductor pattern layer comprises a first conductor layer,
Wherein the carrier is formed by performing a plating process on one surface of the carrier.
제10항에 있어서,
상기 플렉서블 절연부 및 상기 시드금속박은,
단면 연성동박적층판을 상기 캐리어의 일면에 적층하여 형성되는, 리지드 플렉서블 인쇄회로기판의 제조방법.
11. The method of claim 10,
Wherein the flexible insulating portion and the seed metal foil are made of a metal,
Wherein the flexible copper-clad laminate is laminated on one side of the carrier.
제13항에 있어서,
상기 제2 내층도체패턴층을 형성하는 단계는,
상기 시드금속박에 상기 무전해도금층을 형성하는 단계,
상기 무전해도금층에 도금레지스트패턴을 형성하는 단계, 및
상기 도금레지스트패턴의 개구에 상기 전해도금층을 형성하는 단계를 포함하는, 리지드 플렉서블 인쇄회로기판의 제조방법.
14. The method of claim 13,
The step of forming the second inner conductor pattern layer may include:
Forming the electroless plating layer on the seed metal foil,
Forming a plating resist pattern on the electroless plating layer, and
And forming the electroplated layer on the opening of the plating resist pattern.
KR1020170159859A 2017-11-28 2017-11-28 Rigid flexible printed circuit board and the manufacturing method thereof KR20190061453A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170159859A KR20190061453A (en) 2017-11-28 2017-11-28 Rigid flexible printed circuit board and the manufacturing method thereof
TW107117455A TW201927102A (en) 2017-11-28 2018-05-23 Rigid flexible printed circuit board and manufacturing method thereof
JP2018104027A JP2019102785A (en) 2017-11-28 2018-05-30 Rigid flexible printed circuit board and manufacturing method of rigid flexible printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170159859A KR20190061453A (en) 2017-11-28 2017-11-28 Rigid flexible printed circuit board and the manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20190061453A true KR20190061453A (en) 2019-06-05

Family

ID=66844585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170159859A KR20190061453A (en) 2017-11-28 2017-11-28 Rigid flexible printed circuit board and the manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP2019102785A (en)
KR (1) KR20190061453A (en)
TW (1) TW201927102A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114554673A (en) * 2020-11-25 2022-05-27 鹏鼎控股(深圳)股份有限公司 Flexible circuit board and manufacturing method thereof
WO2023063744A1 (en) * 2021-10-15 2023-04-20 삼성전자 주식회사 Printed circuit board, method for manufacturing same, and electronic device including same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073805A (en) * 2019-12-11 2021-06-21 삼성전기주식회사 Printed circuit board, display device comprising the same, and manufacturing method for the same
TWI768468B (en) * 2020-07-22 2022-06-21 大陸商慶鼎精密電子(淮安)有限公司 Flexible-rigid printed circuit board and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050029042A (en) 2003-09-19 2005-03-24 주식회사 복스오라테크놀로지코리아 A rf coaxial switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050029042A (en) 2003-09-19 2005-03-24 주식회사 복스오라테크놀로지코리아 A rf coaxial switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114554673A (en) * 2020-11-25 2022-05-27 鹏鼎控股(深圳)股份有限公司 Flexible circuit board and manufacturing method thereof
CN114554673B (en) * 2020-11-25 2024-03-15 鹏鼎控股(深圳)股份有限公司 Flexible circuit board and manufacturing method thereof
WO2023063744A1 (en) * 2021-10-15 2023-04-20 삼성전자 주식회사 Printed circuit board, method for manufacturing same, and electronic device including same

Also Published As

Publication number Publication date
TW201927102A (en) 2019-07-01
JP2019102785A (en) 2019-06-24

Similar Documents

Publication Publication Date Title
US8735739B2 (en) Wiring board and method for manufacturing the same
US8586875B2 (en) Wiring board and method for manufacturing the same
US9554462B2 (en) Printed wiring board
KR20190061453A (en) Rigid flexible printed circuit board and the manufacturing method thereof
CN110999552B (en) Printed circuit board with improved heat dissipation
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
US11812556B2 (en) Printed circuit board and manufacturing method thereof
KR20190046511A (en) Multi-layered printed circuit board
JP5908003B2 (en) Printed circuit board and printed circuit board manufacturing method
US10772220B2 (en) Dummy core restrict resin process and structure
CN109310014B (en) Rigid-flexible printed circuit board and method of manufacturing the same
KR20190044418A (en) Multi-layered printed circuit board
KR102494328B1 (en) Rigid flexible printed circuit board, display device and the manufacturing method of rigid flexible printed circuit board
JP2010141164A (en) Method of manufacturing multilayer wiring board
JP2000323841A (en) Multilayer circuit board and manufacture thereof
KR20170079542A (en) Printed circuit board
TW202329779A (en) Wiring substrate and method for manufacturing wiring substrate
TW202327003A (en) Wiring substrate
JP2023039074A (en) Manufacturing method of wiring board
JP2022148887A (en) multilayer wiring board
JP2020150096A (en) Manufacturing method of printed wiring board
JP2024011386A (en) wiring board
JP2023013121A (en) Wiring board and manufacturing method of wiring board
JP2020194875A (en) Wiring board and electronic component mounting structure
JP2006032830A (en) Method for manufacturing partial build-up wiring circuit board