KR20190060260A - Thin film trnasistor having hydrogen blocking layer, method for manufacturing the same and display device comprising the same - Google Patents

Thin film trnasistor having hydrogen blocking layer, method for manufacturing the same and display device comprising the same Download PDF

Info

Publication number
KR20190060260A
KR20190060260A KR1020170158290A KR20170158290A KR20190060260A KR 20190060260 A KR20190060260 A KR 20190060260A KR 1020170158290 A KR1020170158290 A KR 1020170158290A KR 20170158290 A KR20170158290 A KR 20170158290A KR 20190060260 A KR20190060260 A KR 20190060260A
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
hydrogen barrier
semiconductor layer
barrier layer
Prior art date
Application number
KR1020170158290A
Other languages
Korean (ko)
Other versions
KR102487324B1 (en
Inventor
박재윤
서정석
박세희
윤필상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170158290A priority Critical patent/KR102487324B1/en
Publication of KR20190060260A publication Critical patent/KR20190060260A/en
Application granted granted Critical
Publication of KR102487324B1 publication Critical patent/KR102487324B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

According to an embodiment of the present invention, a thin film transistor comprises: an oxide semiconductor layer on a substrate; a gate electrode which is insulated from the oxide semiconductor layer and overlaps at least a part of the oxide semiconductor layer; a source electrode connected to the oxide semiconductor layer; and a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer. The oxide semiconductor layer includes a hydrogen blocking layer on the substrate and an active layer on the hydrogen blocking layer. The hydrogen blocking layer includes gallium (Ga), zinc (Zn), and indium in an amount of 5 % or less in comparison to the mixed amount of gallium (Ga) and zinc (Zn), based on the number of atoms, and has the density of [(In)/(Ga+Zn)<=0.05] and 5.9 cm^3 or more. Thus, excellent hydrogen blocking properties as well as reduced thickness can be achieved.

Description

수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치{THIN FILM TRNASISTOR HAVING HYDROGEN BLOCKING LAYER, METHOD FOR MANUFACTURING THE SAME AND DISPLAY DEVICE COMPRISING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a thin film transistor having a hydrogen barrier layer, a method of manufacturing the thin film transistor, and a display device including the same. BACKGROUND OF THE INVENTION [0002]

본 발명은 수소 차단층을 갖는 박막 트랜지스터, 이러한 박막 트랜지스터의 제조방법 및 이러한 박막 트랜지스터를 포함하는 표시장치에 관한 것이다.The present invention relates to a thin film transistor having a hydrogen barrier layer, a method of manufacturing such a thin film transistor, and a display device including such a thin film transistor.

트랜지스터는 전자 기기 분야에서 스위칭 소자(switching device)나 구동 소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조될 수 있기 때문에, 액정표시장치(Liquid Crystal Display Device) 또는 유기 발광장치(Organic Light Emitting Device) 등과 같은 표시장치의 스위칭 소자로서 널리 이용되고 있다.Transistors are widely used as switching devices or driving devices in the field of electronic devices. In particular, since a thin film transistor can be manufactured on a glass substrate or a plastic substrate, it can be used as a switching element of a display device such as a liquid crystal display device or an organic light emitting device It is widely used.

박막 트랜지스터는, 액티브층을 구성하는 물질을 기준으로 하여, 비정질 실리콘이 액티브층으로 사용되는 비정질 실리콘 박막 트랜지스터, 다결정 실리콘이 액티브층으로 사용되는 다결정 실리콘 박막 트랜지스터, 및 산화물 반도체가 액티브층으로 사용되는 산화물 반도체 박막 트랜지스터로 구분될 수 있다.The thin film transistor includes an amorphous silicon thin film transistor in which amorphous silicon is used as an active layer, a polycrystalline silicon thin film transistor in which polycrystalline silicon is used as an active layer, and a polycrystalline silicon thin film transistor in which an oxide semiconductor is used as an active layer Oxide semiconductor thin film transistor.

비정질 실리콘 박막 트랜지스터(a-Si TFT)는, 짧은 시간 내에 비정질 실리콘이 증착되어 액티브층이 형성될 수 있으므로, 제조 공정 시간이 짧고 생산 비용이 적게 드는 장점을 가지고 있는 반면, 이동도(mobility)가 낮아 전류 구동 능력이 좋지 않고, 문턱전압의 변화가 발생하기 때문에 능동 매트릭스 유기 발광 소자(AMOLED) 등에는 사용이 제한되는 단점을 가지고 있다.The amorphous silicon thin film transistor (a-Si TFT) has a merit that a manufacturing process time is short and a production cost is low because amorphous silicon is deposited in a short time to form an active layer, The current driving capability is low and the threshold voltage is changed. Therefore, the organic EL device has a disadvantage that its use is limited to the active matrix organic light emitting device (AMOLED).

다결정 실리콘 박막 트랜지스터(poly-Si TFT)는, 비정질 실리콘이 증착된 후 비정질 실리콘이 결정화되어 만들어진다. 다결정 실리콘 박막 트랜지스터의 제조 과정에서 비정질 실리콘이 결정화되는 공정이 필요하기 때문에, 공정 수가 증가하여 제조비용이 상승하며, 높은 공정 온도에서 결정화 공정이 수행되기 때문에 다결정 실리콘 박막 트랜지스터는 대면적 장치에 적용되는 데에 어려움이 있다. 또한, 다결정 특성으로 인해, 다결정 실리콘 박막 트랜지스터의 균일도(Uniformity)를 확보하는 데 어려움이 있다.A polycrystalline silicon thin film transistor (poly-Si TFT) is formed by crystallizing amorphous silicon after the amorphous silicon is deposited. Since a process for crystallizing amorphous silicon is required in the process of manufacturing a polycrystalline silicon thin film transistor, the manufacturing cost is increased due to an increase in the number of processes, and a crystallization process is performed at a high process temperature. Therefore, the polycrystalline silicon thin film transistor is applied to a large- There is a difficulty in having. Further, due to the polycrystalline characteristics, it is difficult to secure the uniformity of the polycrystalline silicon thin film transistor.

산화물 반도체 박막 트랜지스터(Oxide semiconductor TFT)는, 비교적 낮은 온도에서 액티브층을 구성하는 산화물이 성막될 수 있고, 높은 이동도(mobility)를 가지며, 산소의 함량에 따라 큰 저항 변화를 가지기 때문에, 원하는 물성이 용이하게 얻어질 수 있다. 또한, 산화물의 특성상, 산화물 반도체는 투명하기 때문에, 투명 디스플레이를 구현하는 데도 유리하다. 그러나, 절연층 또는 보호층과의 접촉에 의한 수소 침투로 인해 산화물 반도체에서 산소 결핍 등이 생겨, 산화물 반도체의 신뢰성이 저하될 수 있다.Since an oxide semiconductor TFT can form an oxide constituting the active layer at a relatively low temperature and has a high mobility and a large resistance change depending on the content of oxygen, Can be easily obtained. Further, due to the nature of the oxide, the oxide semiconductor is transparent, which is also advantageous for realizing a transparent display. However, due to the penetration of hydrogen by contact with the insulating layer or the protective layer, oxygen deficiency or the like may occur in the oxide semiconductor, so that reliability of the oxide semiconductor may be deteriorated.

본 발명의 일 실시예는, 매우 얇은 두께를 가지면서도 우수한 수소 차단 특성을 갖는 수소 차단층을 포함하는 박막 트랜지스터를 제공하고자 한다.One embodiment of the present invention is to provide a thin film transistor including a hydrogen barrier layer having a very thin thickness and excellent hydrogen barrier properties.

본 발명의 다른 일 실시예는, 매우 얇은 두께를 가지면서도 우수한 수소 차단 특성을 갖는 수소 차단층을 포함하는 박막 트랜지스터의 제조방법을 제공하고자 한다.Another embodiment of the present invention is to provide a method of manufacturing a thin film transistor including a hydrogen barrier layer having a very thin thickness and excellent hydrogen barrier properties.

본 발명의 또 다른 일 실시예는 이러한 박막 트랜지스터를 포함하는 표시장치를 제공하고자 한다.Another embodiment of the present invention is to provide a display device including such a thin film transistor.

전술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예는, 기판 상의 산화물 반도체층, 상기 산화물 반도체층과 절연되어, 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극, 상기 산화물 반도체층과 연결된 소스 전극 및 상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극을 포함하며, 상기 산화물 반도체층은 상기 기판 상의 수소 차단층 및 상기 수소 차단층 상의 활성층을 포함하고, 상기 수소 차단층은 갈륨(Ga), 아연(Zn) 및 원자수 기준으로, 갈륨(Ga)과 아연(Zn)의 혼합량 대비 5% 이하의 인듐을 포함하며[(In)/(Ga +Zn) ≤ 0.05], 5.9 cm3 이상의 밀도를 갖는, 박막 트랜지스터를 제공한다. According to an aspect of the present invention, there is provided a semiconductor device comprising: an oxide semiconductor layer on a substrate; a gate electrode which is insulated from the oxide semiconductor layer and overlaps at least part of the oxide semiconductor layer; And a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer, wherein the oxide semiconductor layer includes a hydrogen blocking layer on the substrate and an active layer on the hydrogen blocking layer, (In) / (Ga + Zn) ≤ 0.05], a density of not less than 5.9 cm 3, and a density of not less than 5.9 cm 3 , based on the total amount of gallium (Ga) The thin film transistor according to claim 1,

상기 수소 차단층은 유기 금속 화학 기상 증착(MOCVD)에 의해 형성된 것이다.The hydrogen barrier layer is formed by metal organic chemical vapor deposition (MOCVD).

상기 수소 차단층은 0.5 내지 3.0nm의 두께를 갖는다. The hydrogen barrier layer has a thickness of 0.5 to 3.0 nm.

상기 수소 차단층은, 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 3% 이하의 인듐(In)을 포함한다[(In)/(Ga +Zn) ≤ 0.03].The hydrogen barrier layer contains indium (In) in an amount of 3% or less of the mixed amount of gallium (Ga) and zinc (Zn) on the basis of the atomic number [(In) / (Ga + Zn) ≤ 0.03].

상기 수소 차단층은 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 및 티타늄(Ti) 중 적어도 하나를 더 포함한다.The hydrogen barrier layer may further include at least one of tungsten (W), chrome (Cr), molybdenum (Mo), and titanium (Ti).

상기 박막 트랜지스터는 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 1% 이하의 인듐(In)[(In)/(Ga +Zn) ≤ 0.01]을 포함한다.The thin film transistor includes indium [In] / (Ga + Zn) ≤ 0.01 in an amount of 1% or less of the mixed amount of gallium (Ga) and zinc (Zn) on the basis of atomic number.

상기 박막 트랜지스터는 상기 기판과 상기 산화물 반도체층 사이에 배치된 제1 절연막을 더 포함한다.The thin film transistor further includes a first insulating film disposed between the substrate and the oxide semiconductor layer.

상기 산화물 반도체층은 6.5 cm3 이하의 밀도를 갖는다.The oxide semiconductor layer has a density of 6.5 cm &lt; 3 &gt; or less.

상기 게이트 전극은 상기 기판과 상기 제1 절연막 사이에 배치된다. 또한, 상기 게이트 전극은 제1 절연막 상에 배치된다.And the gate electrode is disposed between the substrate and the first insulating film. Further, the gate electrode is disposed on the first insulating film.

본 발명의 다른 일 실시예는, 기판 상에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층과 절연되어 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극을 형성하는 단계 및 상기 산화물 반도체층과 각각 연결되며, 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하며, 상기 산화물 반도체층을 형성하는 단계는, 상기 기판 상에 수소 차단층용 박막을 형성하는 단계, 상기 수소 차단층용 박막 상에 활성층용 박막을 형성하는 단계 및 상기 수소 차단층용 박막 및 활성층용 박막을 패터닝하여 수소 차단층 및 활성층을 형성하는 단계를 포함하며, 상기 수소 차단층용 박막은 유기 금속 화학 기상 증착(MOCVD)에 의하여 형성되며, 상기 수소 차단층은 갈륨(Ga), 아연(Zn) 및 원자수 기준으로 갈륨(Ga)과 아연(Zn)의 혼합량 대비 5% 이하의 인듐을 포함하며[(In)/(Ga +Zn) ≤ 0.05], 5.9 cm3 이상의 밀도를 갖는, 박막 트랜지스터의 제조방법을 제공한다.According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an oxide semiconductor layer on a substrate; forming a gate electrode that is insulated from the oxide semiconductor layer and overlaps at least a part of the oxide semiconductor layer; And forming a source electrode and a drain electrode spaced apart from each other, wherein the step of forming the oxide semiconductor layer includes the steps of: forming a thin film for hydrogen blocking layer on the substrate; And forming a hydrogen barrier layer and an active layer by patterning the thin film for hydrogen barrier layer and the thin film for active layer, wherein the thin film for hydrogen barrier layer is formed by MOCVD, The hydrogen barrier layer may include at least one of gallium (Ga), zinc (Zn), and 5% of a mixed amount of gallium (Ga) and zinc (Zn) Including indium and provides [(In) / (Ga + Zn) ≤ 0.05], the manufacturing method of a thin film transistor having at least 5.9 cm 3 density.

상기 수소 차단층은, 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 3% 이하의 인듐(In)을 포함하도록[(In)/(Ga +Zn) ≤ 0.03] 형성된다.(In) / (Ga + Zn) 0.03] is formed so as to include not more than 3% of indium (In) relative to the mixed amount of gallium (Ga) and zinc (Zn) .

상기 수소 차단층에 포함된 갈륨(Ga)과 아연(Zn)의 함량비(갈륨:아연)는 1:2 내지 5:1[0.5 ≤ (Ga/Zn) ≤ 5] 이다.The content ratio of gallium (Ga) and zinc (Zn) contained in the hydrogen barrier layer is 1: 2 to 5: 1 [0.5? (Ga / Zn)? 5].

상기 수소 차단층은 0.5 내지 3.0nm의 두께를 갖는다.The hydrogen barrier layer has a thickness of 0.5 to 3.0 nm.

상기 수소 차단층은 6.5 g/cm3 이하의 밀도를 갖는다.The hydrogen barrier layer has a density of 6.5 g / cm &lt; 3 &gt; or less.

박막 트랜지스터의 제조방법은 상기 산화물 반도체층을 형성하는 단계 전에 상기 기판 상에 제1 절연막을 형성하는 단계를 더 포함한다. The method of manufacturing a thin film transistor further includes forming a first insulating film on the substrate before forming the oxide semiconductor layer.

박막 트랜지스터의 제조방법은 상기 제1 절연막을 형성하는 단계 전에, 상기 기판 상에 광차단층을 형성하는 단계를 더 포함되며, 상기 산화물 반도체층은 평면상으로 상기 광차단층과 중첩되도록 형성된다. The method of manufacturing a thin film transistor may further include forming a light blocking layer on the substrate before forming the first insulating layer, wherein the oxide semiconductor layer is formed to overlap the light blocking layer in a plan view.

상기 게이트 전극을 형성하는 단계는 상기 산화물 반도체층을 형성하는 단계 전 또는 후에 이루어질 수 있다.The step of forming the gate electrode may be performed before or after the step of forming the oxide semiconductor layer.

본 발명의 또 다른 일 실시예는, 기판, 상기 기판 상에 배치된 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 제1 전극을 포함하며, 상기 박막 트랜지스터는, 상기 기판 상의 산화물 반도체층, 상기 산화물 반도체층과 절연되어 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극, 상기 산화물 반도체층과 연결된 소스 전극 및 상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극을 포함하며, 상기 산화물 반도체층은 상기 기판 상의 수소 차단층 및 상기 수소 차단층 상의 활성층을 포함하고, 상기 수소 차단층은 갈륨(Ga), 아연(Zn) 및 원자수 기준으로 갈륨(Ga)과 아연(Zn)의 혼합량 대비 5% 이하의 인듐을 포함하며[(In)/(Ga +Zn) ≤ 0.05], 5.9 cm3 이상의 밀도를 갖는다.According to another embodiment of the present invention, there is provided a thin film transistor including a substrate, a thin film transistor disposed on the substrate, and a first electrode connected to the thin film transistor, wherein the thin film transistor includes: an oxide semiconductor layer on the substrate; A source electrode connected to the oxide semiconductor layer, and a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer, wherein the oxide semiconductor layer is formed of a material selected from the group consisting of hydrogen And the active layer on the hydrogen barrier layer, wherein the hydrogen barrier layer comprises gallium (Ga), zinc (Zn), indium in an amount of not more than 5% based on the mixed amount of gallium (Ga) and zinc (Zn) [(In) / (Ga + Zn)? 0.05], and has a density of 5.9 cm 3 or more.

본 발명의 일 실시예에 따른 박막 트랜지스터는, 매우 얇은 두께 및 우수한 수소 차단 특성을 갖는 수소 차단층을 포함하기 때문에, 수소 침투에 대해 우수한 안정성을 가지며, 초박막 형태로 제조될 수 있다. 본 발명의 일 실시예에 따르면 수소 차단층은 증착에 의해 형성되어 큰 밀도를 가지며, 수소 차단층 내에서 원자들의 밀집도가 매우 높다. 그에 따라, 수소 차단층이 우수한 수소 차단 능력을 가질 수 있다. Since the thin film transistor according to an embodiment of the present invention includes a hydrogen barrier layer having a very thin thickness and excellent hydrogen barrier properties, it has excellent stability against hydrogen penetration and can be manufactured in an ultra thin film form. According to one embodiment of the present invention, the hydrogen barrier layer is formed by deposition to have a large density, and the density of atoms in the hydrogen barrier layer is very high. Thereby, the hydrogen barrier layer can have a good hydrogen blocking ability.

이러한 박막 트랜지스터를 포함하는 본 발명의 일 실시예에 따른 표시장치는 우수한 신뢰성을 가지며 얇은 두께를 가질 수 있다.The display device according to an embodiment of the present invention including such a thin film transistor has excellent reliability and can have a thin thickness.

위에서 언급된 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects noted above, other features and advantages of the invention will be set forth hereinafter, or may be apparent to those skilled in the art to which the invention pertains from such teachings and descriptions.

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 5a 내지 5f는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 제조 공정도이다.
도 6은 유기 금속 화학 기상 증착(MOCVD)을 설명하는 개략도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 표시장치의 개략적인 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 표시장치의 개략적인 단면도이다.
도 9는 실시예 1에서 제조된 샘플의 깊이에 따른 수소 함량에 대한 그래프이다.
도 10a 및 도 10b는 각각 비교예 1 및 실시예 2의 박막 트랜지스터에 대한 문턱전압(Vth) 측정 결과이다.
1 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention.
2 is a cross-sectional view of a thin film transistor according to another embodiment of the present invention.
3 is a cross-sectional view of a thin film transistor according to another embodiment of the present invention.
4 is a cross-sectional view of a thin film transistor according to another embodiment of the present invention.
5A to 5F are cross-sectional views illustrating a manufacturing process of a thin film transistor according to another embodiment of the present invention.
Figure 6 is a schematic diagram illustrating metal-organic chemical vapor deposition (MOCVD).
7 is a schematic cross-sectional view of a display device according to another embodiment of the present invention.
8 is a schematic cross-sectional view of a display device according to another embodiment of the present invention.
9 is a graph of the hydrogen content according to the depth of the sample prepared in Example 1. Fig.
10A and 10B show the results of measuring the threshold voltage (Vth) for the thin film transistors of Comparative Examples 1 and 2, respectively.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. And the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 구성 요소는 동일 참조 부호로 지칭될 수 있다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략된다. The shapes, sizes, ratios, angles, numbers and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited to those shown in the drawings. Like elements throughout the specification may be referred to by like reference numerals. In the following description of the present invention, a detailed description of related arts will be omitted when it is determined that the gist of the present invention may be unnecessarily obscured.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이라는 표현이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소가 단수로 표현된 경우, 특별히 명시적인 기재 사항이 없는 한 복수를 포함한다. Where the terms "comprises", "having", "comprising", and the like are used herein, other portions may be added unless the expression "only" is used. Where an element is referred to in the singular, it includes the plural unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or &quot; direct &quot; is used, one or more other portions may be located between the two portions.

공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 마찬가지로, 예시적인 용어인 "위" 또는 "상"은 위와 아래의 방향을 모두 포함할 수 있다.The terms spatially relative, "below," "lower," "above," "upper," and the like, And may be used to easily describe the correlation with other elements or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term " below " can include both downward and upward directions. Likewise, the exemplary terms " above " or " phase " can include both upward and downward directions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

"제1 수평 축 방향", "제2 수평 축 방향" 및 "수직 축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서 보다 넓은 방향성을 가지는 것을 의미할 수 있다. The terms " first horizontal axis direction ", " second horizontal axis direction ", and " vertical axis direction " should not be interpreted solely by the geometric relationship in which the relationship between them is vertical, It may mean having a wider directionality in the inside.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. It should be understood that the term " at least one " includes all possible combinations from one or more related items. For example, the meaning of " at least one of the first item, the second item and the third item " means not only the first item, the second item or the third item, but also the second item and the second item among the first item, May refer to any combination of items that may be presented from more than one.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시될 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하에서는 본 발명의 일 실시예에 따른 박막 트랜지스터, 그 제조방법 및 표시장치를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다Hereinafter, a thin film transistor, a method of manufacturing the same, and a display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In adding reference numerals to the constituent elements of the drawings, the same constituent elements may have the same sign as possible even if they are displayed on different drawings

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터(100)의 단면도이다.1 is a cross-sectional view of a thin film transistor 100 according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 박막 트랜지스터(100)는 기판(110) 상의 산화물 반도체층(130), 산화물 반도체층(130)과 절연되어 산화물 반도체층(130)의 적어도 일부와 중첩하는 게이트 전극(140), 산화물 반도체층(130)과 연결된 소스 전극(150), 및 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다. The thin film transistor 100 according to an embodiment of the present invention includes an oxide semiconductor layer 130 on a substrate 110 and a gate electrode 130 which is insulated from the oxide semiconductor layer 130 and overlaps with at least a part of the oxide semiconductor layer 130 A source electrode 150 connected to the oxide semiconductor layer 130 and a drain electrode 160 separated from the source electrode 150 and connected to the oxide semiconductor layer 130.

기판(110)으로 유리 또는 플라스틱이 이용될 수 있다. 플라스틱으로 플렉서블 특성을 갖는 투명 플라스틱, 예를 들어, 폴리이미드가 이용될 수 있다. As the substrate 110, glass or plastic may be used. Transparent plastic having a flexible property as plastic, for example, polyimide, may be used.

폴리이미드가 기판(110)으로 사용되는 경우, 기판(110) 상에서 고온 증착 공정이 이루어짐을 고려할 때, 고온에서 견딜 수 있는 내열성 폴리이미드가 사용될 수 있다. 이 경우, 박막 트랜지스터 형성을 위해, 폴리이미드 기판이 유리와 같은 고 내구성 재료로 이루어진 캐리어 기판상에 배치된 상태에서, 증착, 식각 등의 공정이 진행될 수 있다.When a polyimide is used as the substrate 110, a heat-resistant polyimide that can withstand high temperatures can be used, considering that a high-temperature deposition process is performed on the substrate 110. In this case, in order to form a thin film transistor, a process such as vapor deposition, etching, etc. may be performed in a state where the polyimide substrate is disposed on a carrier substrate made of a highly durable material such as glass.

기판(110) 상에 제1 절연막(121)이 배치된다. 제1 절연막(121)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 본 발명의 일 실시예에 따르면 제1 절연막(121)은 SiO2와 같은 실리콘 산화물로 만들어질 수 있다.A first insulating layer 121 is disposed on the substrate 110. The first insulating layer 121 may include at least one of silicon oxide and silicon nitride. According to an embodiment of the present invention, the first insulating layer 121 may be made of silicon oxide such as SiO 2 .

제1 절연막(121)은 단일막으로 이루어질 수도 있고, 2개 이상의 막이 적층된 적층 구조를 가질 수도 있다. 제1 절연막(121)은 우수한 절연성 및 평탄화 특성을 가지며, 산화물 반도체층(130)을 보호할 수 있다. 기판(110) 상에 배치된 제1 절연막(121)을 버퍼층(buffer layer)이라고도 한다.The first insulating film 121 may be a single film or may have a laminated structure in which two or more films are stacked. The first insulating layer 121 has excellent insulating properties and planarization characteristics and can protect the oxide semiconductor layer 130. The first insulating layer 121 disposed on the substrate 110 is also referred to as a buffer layer.

일반적으로, 제1 절연막(121)은 수소(H)를 포함하고 있다. 제1 절연막(121)에 포함된 수소는 산화물 반도체층(130)으로 이동하여, 산화물 반도체층(130)의 산소와 결합함으로써 산화물 반도체층(130)에서 산소 결손(O-vacancy)을 유발하거나, 산화물 반도체층(130)의 도체화를 유발할 수 있다. 이와 같이, 제1 절연막(121)에 포함되어 있던 수소(H)가 산화물 반도체층(130)으로 이동하는 경우 산화물 반도체층(130)이 손상되어 박막 트랜지스터(100)의 신뢰성이 저하된다.Generally, the first insulating film 121 contains hydrogen (H). Hydrogen contained in the first insulating layer 121 moves to the oxide semiconductor layer 130 and bonds with oxygen in the oxide semiconductor layer 130 to cause oxygen vacancies in the oxide semiconductor layer 130, The oxide semiconductor layer 130 may be made conductive. When the hydrogen (H) contained in the first insulating layer 121 moves to the oxide semiconductor layer 130, the oxide semiconductor layer 130 is damaged and the reliability of the thin film transistor 100 is lowered.

따라서, 제1 절연막(121)의 수소(H)가 산화물 반도체층(130)으로 이동하지 못하도록 하는 것이 필요하다. 제1 절연막(121)은 생략될 수도 있다.Therefore, it is necessary to prevent the hydrogen (H) of the first insulating film 121 from moving to the oxide semiconductor layer 130. The first insulating film 121 may be omitted.

본 발명의 일 실시예에 따르면, 산화물 반도체층(130)은 기판(110) 상의 수소 차단층(131) 및 수소 차단층(131) 상의 활성층(132)을 포함한다. 도 1을 참조하면, 산화물 반도체층(130)은 제1 절연막(121) 상의 수소 차단층(131) 및 수소 차단층(131) 상의 활성층(132)을 포함한다. The oxide semiconductor layer 130 includes a hydrogen blocking layer 131 on the substrate 110 and an active layer 132 on the hydrogen blocking layer 131. In this case, 1, the oxide semiconductor layer 130 includes a hydrogen blocking layer 131 on the first insulating layer 121 and an active layer 132 on the hydrogen blocking layer 131.

박막 트랜지스터(100)의 채널은 활성층(132)에 형성된다. 따라서, 활성층(132)을 채널층이라고 한다. 활성층(132)은 산화물 반도체 물질을 포함한다. 예를 들어, 활성층(132)은 IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, ITZO(InSnZnO)계 등의 산화물 반도체 물질에 의해 만들어질 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의하여 활성층(132)이 만들어질 수도 있다.A channel of the thin film transistor 100 is formed in the active layer 132. Therefore, the active layer 132 is referred to as a channel layer. The active layer 132 includes an oxide semiconductor material. For example, the active layer 132 may be formed of one selected from the group consisting of IZO (InZnO) based, IGO (InGaO) based, ITO (InSnO) based, IGZO based InGaZnO based, IGZTO based InGaZnSnO based, GZTO based GaZnSnO based ITZO , &Lt; / RTI &gt; and the like. However, the embodiment of the present invention is not limited thereto, and the active layer 132 may be formed by another oxide semiconductor material known in the art.

수소 차단층(131)은 채널층 역할을 하는 활성층(132)으로 수소(H)가 유입되는 것을 방지하여, 활성층(132)을 보호한다. 보다 구체적으로, 수소 차단층(131)은 수소(H)에 대해 장벽(barrier) 역할을 하여, 수소가 활성층(132)으로 유입되는 것을 블락(blocking)한다.The hydrogen barrier layer 131 prevents hydrogen (H) from flowing into the active layer 132 serving as a channel layer, and protects the active layer 132. More specifically, the hydrogen blocking layer 131 serves as a barrier to hydrogen (H), blocking the entry of hydrogen into the active layer 132.

수소 차단층(131)은 갈륨(Ga) 및 아연(Zn)을 포함한다. The hydrogen barrier layer 131 includes gallium (Ga) and zinc (Zn).

갈륨(Ga)은 산소와 안정적인 결합을 형성하여, 기체 침투에 대한 내성이 우수하다. 따라서, 수소 차단층(131)의 표면에서 수소가 갈륨(Ga)과 결합을 형성하지 못하고 차단되지 때문에, 수소 차단층(131)으로 수소가 확산되지 못한다.Gallium (Ga) forms a stable bond with oxygen and is excellent in resistance to gas penetration. Therefore, since hydrogen does not form a bond with gallium (Ga) on the surface of the hydrogen barrier layer 131, hydrogen is not diffused into the hydrogen barrier layer 131.

아연(Zn)은 안정적인 막형성에 기여한다. 아연(Zn)에 의해 비정질 막 또는 결정질 막이 용이하게 형성될 수 있다. 그에 따라, 갈륨(Ga)은 아연(Zn)과 함께 안정적인 막을 형성할 수 있다. Zinc (Zn) contributes to stable film formation. An amorphous film or a crystalline film can be easily formed by zinc (Zn). As a result, gallium (Ga) can form a stable film together with zinc (Zn).

본 발명의 일 실시예에 따른 수소 차단층(131)은, GZO(GaZnO)계 산화물 반도체 물질로 이루어질 수 있다. GZO(GaZnO)계 산화물 반도체 물질은 금속 성분으로 갈륨(Ga) 및 아연(Zn)을 주로 포함하는 반도체 물질이다. 또한, 수소 차단층(131)은 소량의 인듐(In)을 포함할 수 있다. 예를 들어, 활성층(132)의 인듐(In)이 수소 차단층(131)으로 유입됨으로써, 수소 차단층(131)이 인듐(In)을 포함할 수 있다. The hydrogen barrier layer 131 may be made of a GZO (GaZnO) based oxide semiconductor material. The GZO (GaZnO) based oxide semiconductor material is a semiconductor material mainly containing gallium (Ga) and zinc (Zn) as metal components. In addition, the hydrogen barrier layer 131 may contain a small amount of indium (In). For example, the hydrogen barrier layer 131 may include indium (In) by introducing indium (In) of the active layer 132 into the hydrogen barrier layer 131.

본 발명의 일 실시예에 따른 수소 차단층(131)은 증착에 의해 형성될 수 있다. 예를 들어, 유기 금속 화합물을 이용하는 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition, MOCVD)에 의하여 수소 차단층(131)이 형성될 수 있다. 유기 금속 화학 기상 증착(MOCVD)에 의하여 형성된 수소 차단층(131)은 고밀도의 매우 치밀한 막 구조를 가질 수 있다.The hydrogen barrier layer 131 according to an embodiment of the present invention may be formed by vapor deposition. For example, the hydrogen barrier layer 131 may be formed by metal organic chemical vapor deposition (MOCVD) using an organic metal compound. The hydrogen barrier layer 131 formed by MOCVD may have a very dense and highly dense film structure.

본 발명의 일 실시예에 따르면, 수소 차단층(131)은 5.9 g/cm3 이상의 밀도를 갖는다. 수소 차단층(131)이 5.9 g/cm3 미만의 밀도를 갖는 경우, 수소 차단 능력이 우수하지 못할 수 있다. According to one embodiment of the present invention, the hydrogen barrier layer 131 has a density of 5.9 g / cm 3 or more. If the hydrogen barrier layer 131 has a density of less than 5.9 g / cm 3 , the hydrogen blocking ability may not be excellent.

일반적으로 GZO(GaZnO)계 산화물 반도체 물질은 약 5.8 g/cm3 정도의 밀도를 갖는다고 알려져 있다. 반면, 본 발명의 일 실시예에 따를 경우 유기 금속 화학 기상 증착(MOCVD)에 의하여 수소 차단층(131)이 형성되기 때문에, 수소 차단층(131)이 GZO계 산화물 반도체 물질로 이루어짐에도 불구하고, 5.9 g/cm3 이상의 밀도를 가질 수 있다. In general, it is known that a GZO (GaZnO) based oxide semiconductor material has a density of about 5.8 g / cm &lt; 3 & gt ;. On the other hand, according to one embodiment of the present invention, since the hydrogen barrier layer 131 is formed by MOCVD, the hydrogen barrier layer 131 is made of a GZO-based oxide semiconductor material, And may have a density of 5.9 g / cm &lt; 3 &gt;

한편, GZO(GaZnO)계 산화물 반도체 물질이 6.5 g/cm3 를 초과하는 밀도를 가지는 것은 용이하지 않다. 이러한 점을 고려할 때, 본 발명의 일 실시예에 따른 수소 차단층(131)은, 예를 들어, 5.9 내지 6.5 g/cm3 의 밀도를 가질 수 있다. 보다 구체적으로, 밀도 증가를 위해 제조 조건을 필요 이상으로 엄격하게 제한하지 않는 경우 수소 차단층(131)은, 예를 들어, 5.9 내지 6.3 g/cm3 의 밀도를 가질 수 있다.On the other hand, it is not easy for the GZO (GaZnO) based oxide semiconductor material to have a density exceeding 6.5 g / cm &lt; 3 &gt;. In view of this, the hydrogen barrier layer 131 according to an embodiment of the present invention may have a density of, for example, 5.9 to 6.5 g / cm &lt; 3 &gt;. More specifically, the hydrogen barrier layer 131 may have a density of, for example, from 5.9 to 6.3 g / cm &lt; 3 &gt; unless the production conditions are strictly limited beyond necessity for increasing the density.

본 발명의 일 실시예에 따른 수소 차단층(131)은 매우 치밀한 막 구조를 가지며, 수소를 포집하여 수소를 차단하는 메카니즘이 아니라 수소를 블락하는 메카니즘에 의하여 수소를 차단한다. 따라서, 수소 차단층(131)은 종래의 수소 포집층과 같은 부피(volume)을 가질 필요가 없다. 따라서, 본 발명의 일 실시예에 따른 수소 차단층(131)은 매우 얇은 두께를 가질 수 있다. The hydrogen barrier layer 131 according to an embodiment of the present invention has a very dense film structure and blocks hydrogen by a mechanism of blocking hydrogen rather than a mechanism of trapping hydrogen to block hydrogen. Therefore, the hydrogen barrier layer 131 need not have the same volume as the conventional hydrogen trapping layer. Therefore, the hydrogen barrier layer 131 according to an embodiment of the present invention may have a very thin thickness.

예를 들어, 수소 차단층(131)은 0.5nm 내지 3.0nm의 두께를 가질 수 있다. 수소 차단층(131)이 0.5nm 미만의 두께를 갖는 경우, 막 형성이 제대로 이루어지지 않아 수소 차단 기능을 충분히 발현할 수 없다. 반면, 수소 차단층(131)의 두께가 3.0nm를 초과하는 경우, 소자의 박형화에 불리하다. 보다 구체적으로, 수소 차단층(131)은 0.5 내지 1.5nm의 두께를 가질 수 있다.For example, the hydrogen barrier layer 131 may have a thickness of 0.5 nm to 3.0 nm. When the hydrogen barrier layer 131 has a thickness of less than 0.5 nm, the film formation is not properly performed and the hydrogen barrier function can not be sufficiently manifested. On the other hand, if the thickness of the hydrogen barrier layer 131 is more than 3.0 nm, it is disadvantageous for thinning of the device. More specifically, the hydrogen barrier layer 131 may have a thickness of 0.5 to 1.5 nm.

수소 차단층(131)에 있어서, 갈륨(Ga) 및 아연(Zn)은, 원자수 기준으로 전체 금속 성분 대비 60% 이상의 함량을 가질 수 있다. 보다 구체적으로, 수소 차단층(131)에서 갈륨(Ga) 및 아연(Zn)은, 원자수 기준으로, 전체 금속 성분 대비 80% 이상의 함량을 가질 수 있다. 수소 차단층(131)은 금속 성분 중 갈륨(Ga) 및 아연(Zn)을 95% 이상 포함할 수도 있다.In the hydrogen barrier layer 131, gallium (Ga) and zinc (Zn) may have an amount of 60% or more based on the total number of atoms of the metal components. More specifically, in the hydrogen barrier layer 131, gallium (Ga) and zinc (Zn) may have an amount of 80% or more based on the total number of atoms of the total metal components. The hydrogen barrier layer 131 may contain at least 95% of gallium (Ga) and zinc (Zn) in the metal component.

수소 차단층(131)은 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 및 티타늄(Ti) 중 적어도 하나를 더 포함할 수 있다. 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 및 티타늄(Ti)은 3d 오비탈을 갖는 금속(M)으로, 산소와 결합하여 안정적인 MO3를 형성하여 과잉 산소를 제거할 수 있다. 그에 따라, 비결합 상태(non-bonding state)의 산소가 감소되어, O-H 결합 확률이 감소하여, 수소 확산이 방지될 수 있다.The hydrogen barrier layer 131 may further include at least one of tungsten (W), chromium (Cr), molybdenum (Mo), and titanium (Ti) Tungsten (W), chromium (Cr), molybdenum (Mo), and titanium (Ti) are metals (M) having 3d orbitals and can bond with oxygen to form stable MO 3 to remove excess oxygen. Thereby, the oxygen in the non-bonding state is reduced, and the probability of OH bonding decreases, so that hydrogen diffusion can be prevented.

텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 및 티타늄(Ti)과 같은 첨가 금속의 함량이 많아질 경우, 막 형성이 어려워질 수 있으며, 수소 차단층(131)이 갖는 산화물 반도체 특성이 훼손될 수 있다. 이러한 첨가 금속은, 원자수 기준으로, 수소 차단층(131)의 전체 금속 성분 대비 40% 이하의 함량을 가질 수 있다. 보다 구체적으로, 첨가 금속은, 수소 차단층(131)의 전체 금속 성분 대비, 원자수 기준으로 20% 이하의 함량을 가질 수 있다.When the content of the additive metal such as tungsten (W), chrome (Cr), molybdenum (Mo) and titanium (Ti) is increased, the film formation may become difficult, and the oxide semiconductor characteristic of the hydrogen barrier layer 131 It can be damaged. Such an additive metal may have an amount of 40% or less of the total metal component of the hydrogen barrier layer 131 on the basis of the number of atoms. More specifically, the additive metal may have a content of 20% or less based on the atomic number of the total metal component of the hydrogen barrier layer 131.

또는, 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 및 티타늄(Ti)의 함량은, 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 20% 이하[(W + Cr + Mo +Ti)/(Ga +Zn) ≤ 0.2]로 조정될 수 있다. Alternatively, the content of tungsten (W), chromium (Cr), molybdenum (Mo) and titanium (Ti) is 20% or less of the mixed amount of gallium (Ga) and zinc (Zn) Cr + Mo + Ti) / (Ga + Zn)? 0.2].

본 발명의 일 실시예에 따른 수소 차단층(131)은 인듐(In)을 포함할 수도 있고 포함하지 않을 수도 있다. 예를 들어, 수소 차단층(131)의 제조 과정에서 인듐(In)을 사용하지 않더라도 활성층(132)의 인듐(In)이 수소 차단층(131)으로 유입됨으로써, 수소 차단층(131)이 인듐(In)을 포함할 수 있다.The hydrogen barrier layer 131 according to an embodiment of the present invention may or may not include indium (In). For example, in the process of manufacturing the hydrogen barrier layer 131, indium (In) of the active layer 132 may be introduced into the hydrogen barrier layer 131 without using indium (In) (In).

수소 차단층(131)이 인듐(In)을 포함하는 경우, 인듐(In)의 함량은 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 5% 이하[(In)/(Ga +Zn) ≤ 0.05]로 조정된다. 본 발명의 일 실시예에 따르면, 수소 차단층(131)은 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 0 내지 5%의 인듐(In)을 포함할 수 있다[0 ≤ (In)/(Ga +Zn) ≤ 0.05]. 또한, 수소 차단층(131)은 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 0 초과 5% 이하의 인듐(In)을 포함할 수 있다[0 < (In)/(Ga +Zn) ≤ 0.05].When the hydrogen barrier layer 131 contains indium (In), the content of indium (In) is 5% or less [(In) / (%) of the mixed amount of gallium (Ga) Ga + Zn)? 0.05]. According to an embodiment of the present invention, the hydrogen barrier layer 131 may include indium (In) in an amount of 0 to 5% based on the mixed amount of gallium (Ga) and zinc (Zn) ? (In) / (Ga + Zn)? 0.05]. In addition, the hydrogen barrier layer 131 may contain indium (In) in an amount of more than 0 and 5% or less with respect to the mixed amount of gallium (Ga) and zinc (Zn) Ga + Zn)? 0.05].

인듐(In)은 산화물 반도체층의 이동도를 향상시키고 전하 밀도를 증가시키는 성분으로 알려져 있어, 산화물 반도체층에 널리 사용된다. 그러나, 인듐(In)은 산소와 약한 결합을 형성하기 때문에, 수소가 산화물 반도체층으로 침투하는 경우, 인듐(In)과 결합되어 있던 산소가 인듐(In) 대신 수소와 결합하여, 산화물 반도체층에서 산소 결핍(O-vacancy)이 유발된다. 본 발명의 일 실시예에 따르면, 수소 차단층(131)이 인듐(In)을 포함하지 않거나, 소량의 인듐(In) 만을 포함함으로써, 수소 차단층(131)으로의 수소 유입을 방지할 수 있다.Indium (In) is known as a component which improves the mobility of the oxide semiconductor layer and increases the charge density, and is widely used for the oxide semiconductor layer. However, since indium (In) forms a weak bond with oxygen, when hydrogen penetrates into the oxide semiconductor layer, oxygen bonded to indium (In) bonds with hydrogen instead of indium (In) O-vacancy is induced. According to an embodiment of the present invention, hydrogen can be prevented from flowing into the hydrogen barrier layer 131 by the hydrogen barrier layer 131 not containing indium (In) or containing only a small amount of indium (In) .

인듐(In)이 첨가되는 경우 산화물 반도체층(130)의 밀도가 증가될 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 인듐(In)을 포함하지 않거나, 소량의 인듐(In)을 포함하면서도, 수소 차단층(131)이 증착에 의해 형성됨으로써, 5.9 cm3 이상의 밀도를 가질 수 있다. 이와 같이, 인듐(In)을 포함하지 않거나, 소량의 인듐(In)을 포함하며, 높은 밀도를 갖는 본 발명의 일 실시예에 따른 수소 차단층(131)은 3.0nm 이하의 얇은 두께를 가지면서도 우수한 수소 차단 능력을 가질 수 있다.When indium (In) is added, the density of the oxide semiconductor layer 130 can be increased. However, according to one embodiment of the present invention, since the hydrogen barrier layer 131 is formed by evaporation without containing indium (In) or containing a small amount of indium (In), it has a density of 5.9 cm 3 or more . As described above, the hydrogen barrier layer 131 according to an embodiment of the present invention which does not contain indium (In) or contains a small amount of indium (In) and has a high density has a thickness of 3.0 nm or less It can have excellent hydrogen blocking ability.

구체적으로, 수소 차단층(131)은, 원자수 기준으로, 갈륨(Ga)과 아연(Zn)의 혼합 함량 대비 5% 이하의 인듐을 포함한다[(In)/(Ga +Zn) ≤ 0.05]. 인듐(In)의 함량이 갈륨(Ga)과 아연(Zn)의 혼합 함량 대비 5%를 초과하는 경우, 수소 차단층(131)으로 수소가 침투하면 인듐(In)과 결합되어 있던 산소가 인듐(In) 대신 수소와 결합한다. 그 결과, 산소 결핍(O-vacancy)에 의한 추가적인 캐리어가 수소 차단층(131)에 생성되고, 활성층(312) 전체의 캐리어 농도까지 증가되어, 수소 차단층(131)에 의한 수소 차단의 효과가 충분히 발현되지 않는다.Specifically, the hydrogen barrier layer 131 contains 5% or less of indium based on the mixed amount of gallium (Ga) and zinc (Zn) based on the atomic number [(In) / (Ga + Zn) . If the content of indium (In) exceeds 5% of the mixed amount of gallium (Ga) and zinc (Zn), oxygen penetrated into the hydrogen barrier layer 131 when indium (In) In) instead of hydrogen. As a result, an additional carrier due to O-vacancy is generated in the hydrogen barrier layer 131 and increased to the carrier concentration in the entire active layer 312, and the effect of hydrogen blocking by the hydrogen barrier layer 131 It is not sufficiently expressed.

수소를 보다 효율적으로 차단하기 위해, 수소 차단층(131)은, 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 3% 이하의 인듐(In)을 포함할 수 있다[(In)/(Ga +Zn) ≤ 0.03]. 인듐(In)의 함량이 3% 이하인 경우, 수소 차단층(131)으로 수소가 유입되더라도 대부분의 수소는 산소와 결합되어 있는 갈륨(Ga)에 의해 차단되어 활성층(132)으로 전달되지 못한다. 다만, 소량의 인듐(In)과 결합되어 있던 산소가 수소와 결합하면서 생성되는 캐리어에 의해 수소 차단층(131)의 캐리어 농도가 증가할 가능성이 있다.The hydrogen barrier layer 131 may contain indium (In) of 3% or less of the mixed amount of gallium (Ga) and zinc (Zn) on the basis of the atomic number in order to more efficiently block hydrogen In) / (Ga + Zn)? 0.03]. When the content of indium (In) is 3% or less, most hydrogen is blocked by gallium (Ga) bonded to oxygen and is not transferred to the active layer 132 even if hydrogen flows into the hydrogen barrier layer 131. However, there is a possibility that the carrier concentration of the hydrogen barrier layer 131 may increase due to carriers generated while oxygen combined with a small amount of indium (In) is combined with hydrogen.

보다 구체적으로, 수소 차단층(131)은, 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 1% 이하의 인듐(In)을 포함할 수 있다[(In)/(Ga +Zn) ≤ 0.01]. 인듐(In)의 함량이 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 1% 이하인 경우, 수소 차단층(131)에 있는 극소량의 인듐(In)과 결합되어 있던 산소만이 수소와 결합하면서 추가적인 캐리어를 생성한다. 활성층(132)으로 주로 사용되는 IGZO는 일반적으로 30% 이상의 인듐(In)을 포함한다. 따라서 수소 차단층(131)에 포함된 1% 이하의 극소량 인듐(In)에 의해 생성되는 추가적인 캐리어 농도의 최대값은 활성층(132) 전체 캐리어 비교하여 1/30 수준이므로 소자특성에 크게 영향을 주지 않는다. 다만, 활성층(132)의 인듐(In) 함량이 적은 경우, 활성층(132)의 인듐(In) 농도 대비 수소 차단층(131)의 인듐(In) 농도 비율이 증가되어, 수소 차단층(131)에 의한 수소 차단 효과가 감소될 수 있다.More specifically, the hydrogen barrier layer 131 may include indium (In) of 1% or less of the mixed amount of gallium (Ga) and zinc (Zn) on the basis of the atomic number [(In) / + Zn)? 0.01]. When the content of indium (In) is less than 1% of the content of gallium (Ga) and zinc (Zn), only oxygen bonded to a very small amount of indium (In) in the hydrogen barrier layer 131 bonds with hydrogen Create additional carriers. IGZO, which is mainly used as the active layer 132, generally contains 30% or more of indium (In). Therefore, the maximum value of the additional carrier concentration generated by the very small amount of indium (In) of 1% or less contained in the hydrogen barrier layer 131 is 1/30 level compared with the carriers of the entire active layer 132, Do not. However, when the active layer 132 has a low indium content, the concentration ratio of indium (In) in the hydrogen blocking layer 131 to the indium (In) concentration of the active layer 132 increases, Can be reduced.

수소 차단층(131)은, 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 0.5 % 이하의 인듐(In)을 포함할 수 있다[(In)/(Ga +Zn) ≤ 0.005]. 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 인듐(In)의 함량이 0.5% 이하인 경우, 인듐(In)-산소(O) 결합이 실질적으로 발생하지 않으며, 따라 산소와 결합되어 있는 갈륨(Ga)에 의해 수소가 차단된다.The hydrogen barrier layer 131 may include indium (In) not more than 0.5% of the mixed amount of gallium (Ga) and zinc (Zn) on the basis of the atomic number. [(In) / (Ga + Zn) 0.005]. When the content of indium (In) relative to the mixed content of gallium (Ga) and zinc (Zn) is 0.5% or less, indium (In) - oxygen (O) bonds are substantially not generated, Ga).

본 발명의 일 실시예에 따르면, 인듐(In)을 포함하지 않거나 미량의 인듐(In)을 포함하는 수소 차단층(131)에서, 갈륨(Ga)과 아연(Zn)이 화학적으로 결합되어, 결함(Defect)이 최소화된 형태의 구조를 갖기 때문에, 원소의 배열이 치밀하고, 수사 차단층(131)에 활성 공간이 발생되지 않아, 수소 차단이 효율적으로 이루어지며, 막의 밀도가 높다.According to an embodiment of the present invention, gallium (Ga) and zinc (Zn) are chemically bonded in the hydrogen barrier layer 131 that does not contain indium (In) or contains a small amount of indium (In) The arrangement of the elements is dense and the active space is not generated in the investigation blocking layer 131, so that the hydrogen blocking is efficiently performed, and the density of the film is high.

반면, 통상적인 스퍼터링(SPT) 방법에 의해 수소 차단층(131)이 형성되는 경우, 수소 차단층(131)에 박막 결함(Defect)이 다수 존재하여 수소 차단 효율이 저하된다.On the other hand, when the hydrogen barrier layer 131 is formed by a conventional sputtering (SPT) method, a plurality of thin film defects are present in the hydrogen barrier layer 131, thereby lowering the hydrogen blocking efficiency.

본 발명의 일 실시예에 따르면, 수소 차단층(131)에 포함된 갈륨(Ga)과 아연(Zn)의 함량비(갈륨:아연)는 1:2 내지 5:1의 범위로 조정될 수 있다[0.5 ≤ (Ga/Zn) ≤ 5]. 아연(Zn)에 대한 갈륨(Ga)의 비율이 0.5 미만인 경우, 수소 차단층(131)의 수소 차단 능력이 저하될 수 있다. 반면, 아연(Zn)에 대한 갈륨(Ga)의 비율이 5를 초과하는 경우, 갈륨(Ga) 대비 아연(Zn)의 함량이 부족하여 안정적인 막형성에 어려움이 발생될 수 있다. 예를 들어, 수소 차단막(131)에서 갈륨(Ga) 대비 아연(Zn)의 함량이 부족한 경우, 갈륨(Ga)의 결정화로 인해 결정면 사이에 면결함(Grain Boundary) 또는 선결함(Dislocation)이 발생될 수 있으며, 그 결과, 수소가 활성층(132)으로 확산되는 통로가 생길 수 있다.According to an embodiment of the present invention, the content ratio of gallium (Ga) and zinc (Zn) contained in the hydrogen barrier layer 131 (gallium: zinc) can be adjusted in the range of 1: 2 to 5: 0.5? (Ga / Zn)? 5]. When the ratio of gallium (Ga) to zinc (Zn) is less than 0.5, hydrogen blocking ability of the hydrogen barrier layer 131 may be lowered. On the other hand, when the ratio of gallium (Ga) to zinc (Zn) exceeds 5, the content of zinc (Zn) relative to gallium (Ga) is insufficient. For example, when the content of zinc (Zn) is insufficient in the hydrogen blocking film 131, grain boundaries or dislocations may occur between the crystal faces due to crystallization of gallium (Ga) As a result, a path may be formed in which hydrogen diffuses into the active layer 132.

보다 구체적으로, 아연(Zn)에 대한 갈륨(Ga)의 함량비는 1 ≤ [Ga/Zn] ≤ 4로 조정될 수 있다. 수소 차단층(131)에서 갈륨(Ga)의 함량이 아연(Zn)의 함량과 동일하거나 많은 경우, 갈륨(Ga)과 산소의 결합에 의해 수소가 효과적으로 차단될 수 있다. 아연(Zn)에 대한 갈륨(Ga)의 함량비가 4 이하인 경우, 갈륨(Ga)의 결정화는 아연(Zn)에 의해 어느 정도 제한될 수 있지만, 그 결과 안정적인 비정질 균일 박막이 형성될 수 있다.More specifically, the content ratio of gallium (Ga) to zinc (Zn) can be adjusted to 1? [Ga / Zn]? 4. When the content of gallium (Ga) in the hydrogen barrier layer 131 is equal to or greater than the content of zinc (Zn), hydrogen can be effectively blocked by the combination of gallium (Ga) and oxygen. When the content ratio of gallium (Ga) to zinc (Zn) is 4 or less, the crystallization of gallium (Ga) can be limited to a certain extent by zinc (Zn), but as a result, a stable amorphous uniform thin film can be formed.

산화물 반도체층(130) 상에 제2 절연막(122)이 배치된다. 제2 절연막(122)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 제2 절연막(122)은 산화 알루미늄(Al2O3)을 포함할 수도 있다A second insulating layer 122 is disposed on the oxide semiconductor layer 130. The second insulating film 122 may include at least one of silicon oxide and silicon nitride. The second insulating film 122 may include aluminum oxide (Al 2 O 3 )

제2 절연막(122)은 단일막 구조를 가질 수도 있고, 다층막 구조를 가질 수도 있다. 예를 들어, 산화 알루미늄 층, 실리콘 산화물 층 및 실리콘 질화물 층이 각각 단독으로 제2 절연막(122)을 형성할 수도 있고, 이들이 적층되어 제2 절연막(122)을 형성할 수도 있다.The second insulating film 122 may have a single film structure or a multilayer film structure. For example, the aluminum oxide layer, the silicon oxide layer, and the silicon nitride layer may independently form the second insulating film 122, or they may be stacked to form the second insulating film 122.

도 1을 참조하면, 게이트 전극(140)은 제2 절연막(122) 상에 배치된다. 구체적으로, 게이트 전극(140)은 산화물 반도체층(130)과 절연되어, 산화물 반도체층(130)과 적어도 일부 중첩한다. 도 1에 도시된 바와 같이, 게이트 전극(140)이 산화물 반도체층(130) 위에 배치된 박막 트랜지스터(100)의 구조를 탑 게이트 구조 라고도 한다. 또한, 게이트 전극(140)과 산화물 반도체층(130) 사이에 배치되어 게이트 전극(140)과 산화물 반도체층(130)을 절연시키는 제2 절연막(122)을 게이트 절연막이라고도 한다Referring to FIG. 1, the gate electrode 140 is disposed on the second insulating layer 122. Specifically, the gate electrode 140 is insulated from the oxide semiconductor layer 130 and overlaps with the oxide semiconductor layer 130 at least partially. As shown in FIG. 1, the structure of the thin film transistor 100 in which the gate electrode 140 is disposed on the oxide semiconductor layer 130 is also referred to as a top gate structure. The second insulating layer 122 disposed between the gate electrode 140 and the oxide semiconductor layer 130 and insulating the gate electrode 140 from the oxide semiconductor layer 130 is also referred to as a gate insulating layer

게이트 전극(140)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다. 게이트 전극(140)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.The gate electrode 140 may be formed of an aluminum-based metal such as aluminum or an aluminum alloy, a silver-based metal such as silver or silver alloy, a copper-based metal such as copper or a copper alloy, (Cr), tantalum (Ta), neodymium (Nd), and titanium (Ti), for example, molybdenum series metals such as molybdenum (Mo) or molybdenum alloy. The gate electrode 140 may have a multilayer structure including at least two conductive films having different physical properties.

게이트 전극(140) 상에 층간 절연막(170)이 배치된다. 층간 절연막(170)은 절연물질로 이루어진다. 구체적으로, 층간 절연막(170)은 유기물로 이루어질 수도 있고, 무기물로 이루어질 수도 있으며, 유기물층과 무기물층의 적층체로 이루어질 수도 있다.An interlayer insulating film 170 is disposed on the gate electrode 140. The interlayer insulating film 170 is made of an insulating material. Specifically, the interlayer insulating layer 170 may be formed of an organic material, an inorganic material, or a laminate of an organic material layer and an inorganic material layer.

층간 절연막(170) 상에 소스 전극(150) 및 드레인 전극(160)이 배치된다. 소스 전극(150)과 드레인 전극(160)은 서로 이격되어 각각 산화물 반도체층(130)과 연결된다. 도 1을 참조하면, 층간 절연막(170)에 형성된 콘택홀을 통하여 소스 전극(150)과 드레인 전극(160)이 각각 산화물 반도체층(130)과 연결된다. 보다 구체적으로, 소스 전극(150)과 드레인 전극(160)은 각각 산화물 반도체층(130)의 활성층(132)과 연결된다.A source electrode 150 and a drain electrode 160 are disposed on the interlayer insulating film 170. The source electrode 150 and the drain electrode 160 are spaced apart from each other and connected to the oxide semiconductor layer 130, respectively. Referring to FIG. 1, a source electrode 150 and a drain electrode 160 are connected to an oxide semiconductor layer 130 through a contact hole formed in an interlayer insulating layer 170, respectively. More specifically, the source electrode 150 and the drain electrode 160 are connected to the active layer 132 of the oxide semiconductor layer 130, respectively.

소스 전극(150) 및 드레인 전극(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 소스 전극(150) 및 드레인 전극(160)은 각각 금속 또는 금속의 합금으로 만들어진 단일층으로 이루어질 수도 있고, 2층 이상의 다중층으로 이루어질 수도 있다.The source electrode 150 and the drain electrode 160 may be formed of at least one selected from the group consisting of Mo, Al, Cr, Au, Ti, Cu), and alloys thereof. The source electrode 150 and the drain electrode 160 may be formed of a single layer made of a metal or a metal alloy, respectively, or may be formed of multiple layers of two or more layers.

산화물 반도체층(130), 게이트 전극(140), 소스 전극(150) 및 드레인 전극(160)은 박막 트랜지스터(100)를 형성한다.The oxide semiconductor layer 130, the gate electrode 140, the source electrode 150, and the drain electrode 160 form the thin film transistor 100.

도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)의 단면도이다. 이하, 중복을 피하기 위하여, 이미 설명된 구성요소에 대한 설명은 생략된다. 2 is a cross-sectional view of a thin film transistor 200 according to another embodiment of the present invention. Hereinafter, in order to avoid duplication, descriptions of the components already described are omitted.

도 2의 박막 트랜지스터(200)는, 도 1의 박막 트랜지스터(100)와 비교하여, 기판(110)과 제1 절연막(121) 사이에 배치된 광차단층(180)을 더 포함한다. 광차단층(180)은 산화물 반도체층(130)과 중첩한다. The thin film transistor 200 of FIG. 2 further includes a light blocking layer 180 disposed between the substrate 110 and the first insulating layer 121, as compared with the thin film transistor 100 of FIG. The light blocking layer 180 overlaps with the oxide semiconductor layer 130.

광차단층(180)은 외부로부터 박막 트랜지스터(200)의 산화물 반도체층(130)으로 입사되는 광을 차단하여, 외부 입사 광에 의한 산화물 반도체층(130)의 손상을 방지한다.The light blocking layer 180 blocks light incident from the outside into the oxide semiconductor layer 130 of the thin film transistor 200 and prevents the oxide semiconductor layer 130 from being damaged by external incident light.

일반적으로 광차단층(180)은 금속과 같은 전기 전도성 물질로 만들어지기 때문에, 광 차단층(180)과 산화물 반도체층(130)을 절연시키기 위해 광 차단층(180) 상에 제1 절연막(121)이 배치된다. 이 경우, 제1 절연막(121)에 포함된 수소가 산화물 반도체층(130) 내부로 확산되어 산화물 반도체층(130)에서 산소 결손(O-vacancy)이 발생하거나 산화물 반도체층(130)의 도체화될 수 있다. The first insulating layer 121 is formed on the light blocking layer 180 in order to isolate the light blocking layer 180 from the oxide semiconductor layer 130. Therefore, . In this case, hydrogen contained in the first insulating layer 121 is diffused into the oxide semiconductor layer 130 to cause oxygen vacancy (O vacancy) in the oxide semiconductor layer 130, or the oxide semiconductor layer 130 is made conductive .

수소에 의한 산화물 반도체층(130)의 산소 결손 또는 도체화를 방지하기 위해, 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)는 수소 차단층(131)을 포함한다. 구체적으로, 산화물 반도체층(130)은 수소 차단층(131) 및 활성층(132)을 포함하며, 수소 차단층(131)은 제1 절연막(121)과 접촉하여 배치된다.The thin film transistor 200 according to another embodiment of the present invention includes a hydrogen barrier layer 131 to prevent oxygen deficiency or conduction of the oxide semiconductor layer 130 by hydrogen. Specifically, the oxide semiconductor layer 130 includes a hydrogen barrier layer 131 and an active layer 132, and the hydrogen barrier layer 131 is disposed in contact with the first insulating layer 121.

도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(300)의 단면도이다.3 is a cross-sectional view of a thin film transistor 300 according to another embodiment of the present invention.

도 3의 따른 박막 트랜지스터(300)는 기판(110) 상의 게이트 전극(140), 게이트 전극(140)과 절연되어 게이트 전극(130)의 적어도 일부와 중첩하는 산화물 반도체층(130), 게이트 전극(140)과 산화물 반도체층(130) 사이에 배치된 제1 절연막(121), 산화물 반도체층(130)과 연결된 소스 전극(150) 및 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다.3 includes a gate electrode 140 on a substrate 110, an oxide semiconductor layer 130 which is insulated from the gate electrode 140 and overlaps with at least a part of the gate electrode 130, a gate electrode 140 The source electrode 150 and the source electrode 150 connected to the oxide semiconductor layer 130 and the oxide semiconductor layer 130 are spaced apart from each other so that the first insulating layer 121, the oxide semiconductor layer 130, And a drain electrode 160.

도 3을 참조하면, 게이트 전극은 기판(110)과 제1 절연막(121) 사이에 배치된다. 도 3에 도시된 바와 같이, 게이트 전극(140)이 산화물 반도체층(130)의 아래에 배치된 구조를 바텀 게이트(bottom gate) 구조라고도 한다. 여기서, 산화물 반도체층(130), 게이트 전극(140), 소스 전극(150) 및 드레인 전극(160)이 박막 트랜지스터(300)를 형성한다.Referring to FIG. 3, a gate electrode is disposed between the substrate 110 and the first insulating layer 121. As shown in FIG. 3, a structure in which the gate electrode 140 is disposed under the oxide semiconductor layer 130 is also referred to as a bottom gate structure. Here, the oxide semiconductor layer 130, the gate electrode 140, the source electrode 150, and the drain electrode 160 form the thin film transistor 300.

도 3의 산화물 반도체층(130)은 수소 차단층(131) 및 활성층(132)을 포함하며, 수소 차단층(131)은 제1 절연막(121)과 접촉하여 배치된다.The oxide semiconductor layer 130 of FIG. 3 includes a hydrogen barrier layer 131 and an active layer 132, and the hydrogen barrier layer 131 is disposed in contact with the first insulating layer 121.

도 4는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(400)의 단면도이다. 4 is a cross-sectional view of a thin film transistor 400 according to another embodiment of the present invention.

도 4에 도시된 박막 트랜지스터(400)는 도 3에 도시된 박막 트랜지스터(300)와 비교하여, 산화물 반도체층(130) 상에 배치된 에치 스토퍼(185)를 더 포함한다. 에치 스토퍼(185)는 절연 물질로 만들어질 수 있다. 에치 스토퍼(185)는 산화물 반도체층(130)의 채널 영역을 보호할 수 있다. 이와 같이, 본 발명의 일 실시예에 따른 산화물 반도체층(130)은 에치 스토퍼 구조의 박막 트랜지스터(400)에 적용될 수 있다.The thin film transistor 400 shown in FIG. 4 further includes an etch stopper 185 disposed on the oxide semiconductor layer 130, as compared with the thin film transistor 300 shown in FIG. The etch stopper 185 may be made of an insulating material. The etch stopper 185 can protect the channel region of the oxide semiconductor layer 130. As described above, the oxide semiconductor layer 130 according to an embodiment of the present invention can be applied to the thin film transistor 400 having the etch stopper structure.

이하, 도 5a 내지 5h를 참조하여, 박막 트랜지스터(200)의 제조방법을 설명한다. 도 5a 내지 5h는 본 발명의 일 실시예에 따른 박막 트랜지스터(200)의 제조 공정도이다.Hereinafter, a method of manufacturing the thin film transistor 200 will be described with reference to FIGS. 5A to 5H. 5A to 5H are process diagrams illustrating a manufacturing process of the thin film transistor 200 according to an embodiment of the present invention.

도 5a를 참조하면, 기판(110) 상에 광차단층(180)이 형성된다. Referring to FIG. 5A, a light blocking layer 180 is formed on a substrate 110.

기판(110)으로 유리가 사용될 수 있고, 구부리거나 휠 수 있는 투명한 플라스틱이 사용될 수도 있다. 기판(110)으로 사용되는 플라스틱의 예로서, 폴리이미드가 있다. 플라스틱이 기판(110)으로 사용되는 경우, 기판(110)이 고 내구성 재료로 이루어진 캐리어 기판상에 배치된 상태에서 제조 공정이 진행될 수 있다.Glass can be used as the substrate 110, and a transparent plastic that can be bent or rolled can be used. An example of the plastic used as the substrate 110 is polyimide. When the plastic is used as the substrate 110, the manufacturing process can be carried out while the substrate 110 is disposed on the carrier substrate made of a highly durable material.

광차단층(180)은 외부로부터 입사되는 광에 의한 산화물 반도체층(130)의 손상을 방지한다. 광차단층(180)은 빛을 반사하거나 흡수하는 물질로 만들어질 수 있는데, 예를 들어, 금속과 같은 전기 전도성 물질로 만들어질 수 있다.The light blocking layer 180 prevents the oxide semiconductor layer 130 from being damaged by light incident from the outside. The light blocking layer 180 may be made of a material that reflects or absorbs light, for example, an electrically conductive material such as a metal.

도 5b를 참조하면, 광차단층(180)을 포함하는 기판(110) 상에 제1 절연막(121)이 형성된다. 제1 절연막(121)은 실리콘 산화물에 의하여 형성될 수 있다. 예를 들어, 제1 절연막(121)은 단일막 또는 다층막 구조를 가질 수 있다.Referring to FIG. 5B, a first insulating layer 121 is formed on a substrate 110 including a light blocking layer 180. The first insulating layer 121 may be formed of silicon oxide. For example, the first insulating film 121 may have a single film or a multilayer film structure.

다음, 제1 절연막(121) 상에 산화물 반도체층(130)이 형성된다. 산화물 반도체층(130)은 평면상으로 광차단층(180)과 중첩되도록 형성된다.Next, an oxide semiconductor layer 130 is formed on the first insulating film 121. [ The oxide semiconductor layer 130 is formed so as to overlap with the light blocking layer 180 in plan view.

구체적으로, 도 5c를 참조하면, 제1 절연막(121) 상에 산화물 반도체 물질로 이루어진 수소 차단층용 박막(131a)이 형성된다. 예를 들어, 수소 차단층용 박막(131a)은 GZO(GaZnO)계 산화물 반도체 물질로 이루어진다. GZO(GaZnO)계 산화물 반도체 물질은 금속 성분으로 갈륨(Ga) 및 아연(Zn)을 주로 포함한다. 갈륨(Ga)은 산소와 안정적인 결합을 형성하여, 기체 침투에 대해 우수한 내성을 가진다. 또한, 아연(Zn)은 안정적인 막형성에 기여한다.5C, a thin film 131a for a hydrogen blocking layer made of an oxide semiconductor material is formed on the first insulating film 121. [ For example, the hydrogen barrier layer thin film 131a is made of a GZO (GaZnO) based oxide semiconductor material. GZO (GaZnO) based oxide semiconductor materials mainly include gallium (Ga) and zinc (Zn) as metal components. Gallium (Ga) forms a stable bond with oxygen, and has excellent resistance to gas penetration. In addition, zinc (Zn) contributes to stable film formation.

수소 차단층용 박막(131a)은 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 및 티타늄(Ti) 중 적어도 하나를 더 포함할 수 있다. 수소 차단층용 박막(131a)에 있어서, 갈륨(Ga) 및 아연(Zn)은, 원자수 기준으로 전체 금속 성분 대비 60% 이상의 함량을 가질 수 있다. 보다 구체적으로, 수소 차단층용 박막(131a)에서 갈륨(Ga) 및 아연(Zn)은, 원자수 기준으로, 전체 금속 성분 대비 80% 이상의 함량을 가질 수 있으며, 금속 성분은 갈륨(Ga) 및 아연(Zn)으로만 이루어질 수도 있다. The hydrogen barrier layer thin film 131a may further include at least one of tungsten (W), chrome (Cr), molybdenum (Mo), and titanium (Ti). In the thin film 131a for a hydrogen barrier layer, gallium (Ga) and zinc (Zn) may have an amount of 60% or more based on the total number of atoms of metal components. More specifically, the gallium (Ga) and zinc (Zn) in the hydrogen barrier layer thin film 131a may have an amount of 80% or more of the total metal component based on the atomic number, and the metal component may be gallium (Ga) (Zn).

또한, 수소 차단층용 박막(131a)은 인듐(In)을 포함하지 않거나, 인듐(In)을 포함한다고 하더라도, 원자수 기준으로 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 5% 이하[(In)/(Ga +Zn) ≤ 0.05]의 인듐(In)을 포함한다. The thin film 131a for hydrogen blocking layer does not contain indium (In) or contains indium (In), it is not more than 5% of the mixed amount of gallium (Ga) and zinc (Zn) In) / (Ga + Zn)? 0.05].

수소 차단층용 박막(131a)은 증착에 의하여 형성된다. 증착에 의해, 두께가 얇으면서도 성분 배열의 치밀도가 높은 고밀도의 막이 형성될 수 있다. 보다 구체적으로, 유기 금속 화합물을 이용하는, 유기 금속 화학 기상 증착(MOCVD)에 의하여 수소 차단층용 박막(131a)이 형성된다. The hydrogen barrier layer thin film 131a is formed by vapor deposition. By the vapor deposition, a high-density film having a small thickness and high denseness of the arrangement of components can be formed. More specifically, a thin film 131a for a hydrogen blocking layer is formed by metalorganic chemical vapor deposition (MOCVD) using an organometallic compound.

도 6은 유기 금속 화학 기상 증착(MOCVD)을 설명하는 개략도이다. Figure 6 is a schematic diagram illustrating metal-organic chemical vapor deposition (MOCVD).

유기 금속 화학 기상 증착(MOCVD)의 증착원으로 유기 금속 화합물이 사용된다. 유기 금속 화합물은 금속(M) 및 금속과 결합된 유기 리간드(OL)를 포함한다. 유기 리간드(OL)는 유기물이며, 예를 들어, 탄화수소가 유기 리간드(OL)로 사용될 수 있다.Organometallic compounds are used as deposition sources of metal organic chemical vapor deposition (MOCVD). The organometallic compound includes a metal (M) and an organic ligand (OL) combined with a metal. The organic ligand (OL) is an organic material, for example, a hydrocarbon can be used as an organic ligand (OL).

도 6을 참조하면, 전구체인 유기 금속 화합물이 기화되어 전구체 가스가 형성되며(Step 1), 이와 같이 형성된 전구체 가스는 기판(110)에 부착(deposition)된다(Step 2). 다음, 기판(110)에 열을 가하면(Step 2), 유기 리간드(OL)가 제거되어 기판(110) 상에 금속막 또는 금속 산화물막이 형성된다(Step 3). 이러한 유기 금속 화학 기상 증착(MOCVD)에 의하여, 구성 원소의 배열이 치밀하며, 고밀도의 막이 형성될 수 있다. 특히, 유기 금속 화학 기상 증착(MOCVD)에 형성된 막은 스퍼터링에 의해 형성된 막에 비해 치밀하며 고밀도이다. 따라서, 유기 금속 화학 기상 증착(MOCVD) 단계를 거쳐 형성된 수소 차단층(131)은 우수한 수소 차단 능력을 가질 수 있다. Referring to FIG. 6, the precursor organometallic compound is vaporized to form a precursor gas (Step 1). The precursor gas thus formed is deposited on the substrate 110 (Step 2). Next, when heat is applied to the substrate 110 (Step 2), the organic ligand OL is removed and a metal film or a metal oxide film is formed on the substrate 110 (Step 3). By this metal organic chemical vapor deposition (MOCVD), the arrangement of constituent elements is dense and a high density film can be formed. In particular, the film formed in the metalorganic chemical vapor deposition (MOCVD) is dense and dense compared to the film formed by sputtering. Therefore, the hydrogen barrier layer 131 formed through the metalorganic chemical vapor deposition (MOCVD) step can have a good hydrogen blocking ability.

수소 차단층용 박막(131a) 형성을 위해, 유기 금속 화합물로 갈륨(Ga)을 갖는 유기 금속 화합물 및 아연(Zn)을 갖는 유기 금속 화합물이 사용될 수 있다. 갈륨(Ga)을 갖는 유기 금속 화합물 및 아연(Zn)을 갖는 유기 금속 화합물에 의해 GZO계 산화물 반도체로 이루어진 수소 차단층용 박막(131a)이 만들어질 수 있다.For forming the hydrogen barrier layer thin film 131a, an organometallic compound having gallium (Ga) and an organometallic compound having zinc (Zn) may be used as the organometallic compound. A thin film 131a for a hydrogen barrier layer made of a GZO-based oxide semiconductor can be formed by an organometallic compound having gallium (Ga) and an organometallic compound having zinc (Zn).

하나의 유기 금속 화합물이 갈륨(Ga) 및 아연(Zn)을 모두 포함할 수도 있다. 예를 들어, 갈륨(Ga) 및 아연(Zn)을 갖는 유기 금속 화합물에 의하여 GZO계 산화물 반도체로 이루어진 수소 차단층용 박막(131a)이 만들어질 수도 있다.One organometallic compound may include both gallium (Ga) and zinc (Zn). For example, a thin film 131a for a hydrogen barrier layer made of a GZO-based oxide semiconductor may be formed by an organometallic compound having gallium (Ga) and zinc (Zn).

유기 금속 화학 기상 증착(MOCVD)에 의해 형성된 수소 차단층용 박막(131a)은 큰 밀도를 가질 수 있는데, 예를 들어, 5.9 내지 6.5 g/cm3 의 밀도를 가질 수 있다. 보다 구체적으로, 수소 차단층용 박막(131a)은 5.9 내지 6.3 g/cm3 의 밀도를 가질 수 있다. 이와 같이 큰 밀도를 갖는 수소 차단층용 박막(131a)에 의해 만들어지는 수소 차단층(131)은 우수한 수소 차단 능력을 가질 수 있다.The thin film 131a for a hydrogen barrier layer formed by metal organic chemical vapor deposition (MOCVD) may have a large density, for example, a density of 5.9 to 6.5 g / cm &lt; 3 &gt;. More specifically, the hydrogen barrier layer thin film 131a may have a density of 5.9 to 6.3 g / cm &lt; 3 &gt;. The hydrogen barrier layer 131 formed by the hydrogen barrier layer thin film 131a having such a large density can have a good hydrogen blocking ability.

수소 차단층용 박막(131a)은 0.5 내지 3.0nm의 두께로 만들어질 수 있다. 수소 차단층용 박막(131a)의 두께가 0.5nm 미만인 경우 막 형성이 제대로 이루어지지 않을 수 있고, 3.0nm를 초과하는 경우 소자의 박형화에 불리하다. 보다 구체적으로, 수소 차단층용 박막(131a)은 0.5 내지 1.5nm의 두께를 가질 수 있다. The hydrogen barrier layer thin film 131a may be formed to a thickness of 0.5 to 3.0 nm. When the thickness of the hydrogen barrier layer thin film 131a is less than 0.5 nm, film formation may not be performed properly, and when it is more than 3.0 nm, it is disadvantageous in terms of thinning of the device. More specifically, the hydrogen barrier layer thin film 131a may have a thickness of 0.5 to 1.5 nm.

도 5d를 참조하면, 수소 차단층용 박막(131a) 상에 활성층용 박막(132a)이 형성된다. 활성층용 박막(132a)은 IZO(InZnO)계 산화물 반도체 물질, IGO(InGaO)계 산화물 반도체 물질, ITO(InSnO)계 산화물 반도체 물질, IGZO(InGaZnO)계 산화물 반도체 물질, IGZTO(InGaZnSnO)계 산화물 반도체 물질, GZTO(GaZnSnO)계 산화물 반도체 물질 및 ITZO(InSnZnO)계 산화물 반도체 물질 중 적어도 하나에 의하여 만들어질 수 있다. 활성층용 박막(132a)은 증착 또는 스퍼터링에 의하여 형성될 수 있다.Referring to FIG. 5D, an active layer thin film 132a is formed on the hydrogen barrier layer thin film 131a. The thin film 132a for the active layer may be an IZO (InZnO) based oxide semiconductor material, an IGO (InGaO) based oxide semiconductor material, an ITO (InSnO) based oxide semiconductor material, an IGZO (InGaZnO) Material, a GZTO (GaZnSnO) based oxide semiconductor material, and an ITZO (InSnZnO) based oxide semiconductor material. The active layer thin film 132a may be formed by vapor deposition or sputtering.

도 5e를 참조하면, 수소 차단층용 박막(131a)과 활성층용 박막(132a)이 패터닝 되어, 수소 차단층(131) 및 활성층(132)을 포함하는 산화물 반도체층(130)이 만들어진다.Referring to FIG. 5E, the hydrogen barrier layer 131a and the active layer thin film 132a are patterned to form the oxide semiconductor layer 130 including the hydrogen barrier layer 131 and the active layer 132.

증착 및 패터닝에 의하여 형성된 수소 차단층(131)은 0.5 내지 3.0nm의 두께 및 5.9 내지 6.5 g/cm3 의 밀도를 가질 수 있다. 증착에 의해 형성된 수소 차단층(131)은 인듐(In)을 포함하지 않거나, 소량의 인듐(In)을 포함하면서도 5.9 cm3 이상의 밀도를 가질 수 있다. 또한 이러한 높은 밀도를 갖는 수소 차단층(131)은 3.0nm 이하의 얇은 두께를 가지면서도 우수한 수소 차단 능력을 가질 수 있다.The hydrogen barrier layer 131 formed by the deposition and patterning may have a thickness of 0.5 to 3.0 nm and a density of 5.9 to 6.5 g / cm &lt; 3 &gt;. The hydrogen barrier layer 131 formed by the deposition may contain indium (In) or a small amount of indium (In), but may have a density of 5.9 cm 3 or more. The hydrogen barrier layer 131 having such a high density can have a good hydrogen blocking ability while having a thin thickness of 3.0 nm or less.

도 5f를 참조하면, 산화물 반도체층(130) 상에 제2 절연막(122) 및 게이트 전극(140)이 형성된다. 게이트 전극(140)은 산화물 반도체층(130)과 절연되어, 산화물 반도체층(130)과 적어도 일부 중첩하도록 형성된다. Referring to FIG. 5F, a second insulating layer 122 and a gate electrode 140 are formed on the oxide semiconductor layer 130. The gate electrode 140 is insulated from the oxide semiconductor layer 130 and is formed to overlap at least a part of the oxide semiconductor layer 130.

제2 절연막(122)은 게이트 전극(140)과 산화물 반도체층(130) 사이에 형성되어 게이트 전극(140)과 산화물 반도체층(130)을 절연시킨다. 따라서, 제2 절연막(122)을 게이트 절연막이라고도 한다. 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(200)의 제조방법은 산화물 반도체층(130) 상에 제2 절연막(122)을 형성하는 단계를 포함한다.The second insulating layer 122 is formed between the gate electrode 140 and the oxide semiconductor layer 130 to isolate the gate electrode 140 from the oxide semiconductor layer 130. Therefore, the second insulating film 122 is also referred to as a gate insulating film. A method of fabricating the thin film transistor 200 according to another embodiment of the present invention includes forming a second insulating layer 122 on the oxide semiconductor layer 130.

도 5g를 참조하면, 게이트 전극(140) 상에 층간 절연막(170)이 형성된다. 층간 절연막(170)은 유기물로 이루어질 수도 있고, 무기물로 이루어질 수도 있으며, 유기물층과 무기물층의 적층체로 이루어질 수도 있다.Referring to FIG. 5G, an interlayer insulating layer 170 is formed on the gate electrode 140. The interlayer insulating layer 170 may be formed of an organic material, an inorganic material, or a laminate of an organic material layer and an inorganic material layer.

도 5h를 참조하면, 층간 절연막(170) 상에 소스 전극(150)과 드레인 전극(160)이 형성된다. 소스 전극(150)과 드레인 전극(160)은 서로 이격되어 각각 산화물 반도체층(130)과 연결된다. 구체적으로, 층간 절연막(170)을 식각하여 산화물 반도체층(130)의 적어도 일부를 노출시키는 적어도 2개의 콘택홀을 형성한 후, 소스 전극(150)과 드레인 전극(160)을 각각 형성함으로써, 소스 전극(150)과 드레인 전극(160)이 각각 산화물 반도체층(130)과 연결되도록 할 수 있다.Referring to FIG. 5H, a source electrode 150 and a drain electrode 160 are formed on the interlayer insulating layer 170. FIG. The source electrode 150 and the drain electrode 160 are spaced apart from each other and connected to the oxide semiconductor layer 130, respectively. Specifically, after the interlayer insulating film 170 is etched to form at least two contact holes exposing at least a part of the oxide semiconductor layer 130, the source electrode 150 and the drain electrode 160 are formed respectively, The electrode 150 and the drain electrode 160 may be connected to the oxide semiconductor layer 130, respectively.

그 결과, 도 5h에 도시된 바와 같이, 게이트 전극(140)이 산화물 반도체층(130) 위에 배치된 탑 게이트 구조의 박막 트랜지스터(200)가 만들어진다.As a result, a thin film transistor 200 having a top gate structure in which the gate electrode 140 is disposed on the oxide semiconductor layer 130 is made, as shown in FIG. 5H.

도 5a 내지 5h에는, 기판(110) 상에, 제1 절연막(121), 산화물 반도체층(130), 제2 절연막(122) 및 게이트 전극(140)이 순차적으로 형성되는 탑 게이트 구조를 갖는 박막 트랜지스터(200)의 제조 공정이 도시되어 있으나, 박막 트랜지스터의 제조방법이 이에 한정되는 것은 아니다. 게이트 전극(140)을 형성하는 단계는, 산화물 반도체층(130)을 형성하는 단계 전 또는 후에 이루어질 수 있다.5A to 5H show a thin film transistor having a top gate structure in which a first insulating film 121, an oxide semiconductor layer 130, a second insulating film 122 and a gate electrode 140 are sequentially formed on a substrate 110 The manufacturing process of the transistor 200 is shown, but the manufacturing method of the thin film transistor is not limited thereto. The step of forming the gate electrode 140 may be performed before or after the step of forming the oxide semiconductor layer 130.

본 발명이 또 다른 일 실시예에 따르면, 기판(110) 상에 게이트 전극(140), 제1 절연막(121) 및 산화물 반도체층(130)이 순차적으로 형성될 수도 있다. 이 경우, 도 3 또는 도 4에 도시된 바와 같은 바텀 게이트 구조의 박막 트랜지스터(300, 400)가 제조될 수 있다.According to another embodiment of the present invention, a gate electrode 140, a first insulating layer 121, and an oxide semiconductor layer 130 may be sequentially formed on a substrate 110. In this case, the thin film transistors 300 and 400 of the bottom gate structure as shown in FIG. 3 or 4 can be manufactured.

도 7은 본 발명의 또 다른 일 실시예에 따른 표시장치(500)의 개략적인 단면도이다.7 is a schematic cross-sectional view of a display device 500 according to another embodiment of the present invention.

본 발명의 또 다른 일 실시예에 따른 표시장치(500)는 기판(110), 박막 트랜지스터(200) 및 박막 트랜지스터(200)와 연결된 유기 발광 소자(270)를 포함한다. A display device 500 according to another embodiment of the present invention includes a substrate 110, a thin film transistor 200, and an organic light emitting diode 270 connected to the thin film transistor 200.

도 7에는 도 2의 박막 트랜지스터(200)를 포함하는 표시장치(500)가 도시되어 있다. 그러나, 본 발명의 또 다른 일 실시예가 이에 한정되는 것은 아니며, 도 1, 도 3 및 도 4에 도시된 박막 트랜지스터들(100, 300, 400)이 도 7의 표시장치(500)에 적용될 수도 있다. FIG. 7 shows a display device 500 including the thin film transistor 200 of FIG. However, the present invention is not limited thereto, and the thin film transistors 100, 300 and 400 shown in FIGS. 1, 3 and 4 may be applied to the display device 500 of FIG. 7 .

도 7을 참조하면, 표시장치(500)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(200), 박막 트랜지스터(200)와 연결된 제1 전극(271)을 포함한다. 또한, 표시장치(500)는 제1 전극(271) 상에 배치된 유기층(272) 및 유기층(272) 상에 배치된 제2 전극(273)을 포함한다.Referring to FIG. 7, a display device 500 includes a substrate 110, a thin film transistor 200 disposed on the substrate 110, and a first electrode 271 connected to the thin film transistor 200. The display device 500 also includes an organic layer 272 disposed on the first electrode 271 and a second electrode 273 disposed on the organic layer 272. [

구체적으로, 기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 기판(110)상에는 제1 절연막(121)이 배치된다. 또한, 기판(110)과 제1 절연막(121) 사이에는 광차단층(180)이 배치된다.Specifically, the substrate 110 may be made of glass or plastic. A first insulating layer 121 is disposed on the substrate 110. A light blocking layer 180 is disposed between the substrate 110 and the first insulating layer 121.

박막 트랜지스터(200)는 기판(110) 상의 제1 절연막(121) 상에 배치된다. 박막 트랜지스터(200)는 제1 절연막(121) 상의 산화물 반도체층(130), 산화물 반도체층(130)과 절연되어 산화물 반도체층(130)의 적어도 일부와 중첩하는 게이트 전극(140), 산화물 반도체층(130)과 연결된 소스 전극(150), 및 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다. 여기서, 산화물 반도체층(130)은 수소 차단층(131) 및 수소 차단층(131) 상의 활성층(132)를 포함하며, 수소 차단층(131)은 갈륨(Ga) 및 아연(Zn)을 포함하며, 0.5 내지 3.0nm의 두께를 갖는다.The thin film transistor 200 is disposed on the first insulating film 121 on the substrate 110. The thin film transistor 200 includes an oxide semiconductor layer 130 on the first insulating layer 121, a gate electrode 140 which is insulated from the oxide semiconductor layer 130 to overlap with at least a part of the oxide semiconductor layer 130, A source electrode 150 connected to the source electrode 150 and a drain electrode 160 separated from the source electrode 150 and connected to the oxide semiconductor layer 130. The oxide semiconductor layer 130 includes a hydrogen blocking layer 131 and an active layer 132 on the hydrogen blocking layer 131. The hydrogen blocking layer 131 includes gallium (Ga) and zinc (Zn) , And a thickness of 0.5 to 3.0 nm.

도 7을 참조하면, 게이트 전극(140)과 산화물 반도체층(130) 사이에 제2 절연막(122)이 배치된다. 제2 절연막(122)을 게이트 절연막이라고도 한다. Referring to FIG. 7, a second insulating layer 122 is disposed between the gate electrode 140 and the oxide semiconductor layer 130. The second insulating film 122 may also be referred to as a gate insulating film.

평탄화막(190)은 박막 트랜지스터(200) 상에 배치되어 기판(110)의 상부를 평탄화시킨다. 평탄화막(190)은 감광성을 갖는 아크릴 수지와 같은 유기 절연 물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The planarizing film 190 is disposed on the thin film transistor 200 to planarize the upper portion of the substrate 110. The planarizing film 190 may be formed of an organic insulating material such as acrylic resin having photosensitivity, but is not limited thereto.

제1 전극(271)은 평탄화막(190) 상에 배치된다. 제1 전극(271)은 평탄화막(190)에 구비된 콘택홀을 통해 박막 트랜지스터(200)의 드레인 전극(160)과 연결된다. The first electrode 271 is disposed on the planarization film 190. The first electrode 271 is connected to the drain electrode 160 of the thin film transistor 200 through a contact hole provided in the planarization layer 190.

뱅크층(250)은 제1 전극(271) 및 평탄화막(190) 상에 배치되어 화소 영역 또는 발광 영역을 정의한다. 예를 들어, 뱅크층(250)이 복수의 화소들 사이의 경계 영역에 매트릭스 구조로 배치됨으로써, 뱅크층(250)에 의해 화소 영역이 정의될 수 있다.The bank layer 250 is disposed on the first electrode 271 and the planarizing film 190 to define a pixel region or a light emitting region. For example, the bank layer 250 can be defined by the bank layer 250 by arranging the bank layer 250 in a matrix structure in a boundary region between a plurality of pixels.

유기층(272)은 제1 전극(271) 상에 배치된다. 유기층(272)은 뱅크층(250) 상에도 배치될 수 있다. 즉, 유기층(272)은 화소 별로 분리되지 않고 인접하는 화소 사이에 서로 연결될 수 있다. The organic layer 272 is disposed on the first electrode 271. The organic layer 272 may also be disposed on the bank layer 250. That is, the organic layer 272 may not be separated for each pixel but may be connected to each other between adjacent pixels.

유기층(272)은 유기 발광층을 포함한다. 유기층(272)은 하나의 유기 발광층을 포함할 수도 있고, 상하로 적층된 2개의 유기 발광층 또는 그 이상의 유기 발광층을 포함할 수도 있다. 이러한 유기층(272)에서는 적색, 녹색 및 청색 중 어느 하나의 색을 갖는 광이 방출될 수 있으며, 백색(White) 광이 방출될 수도 있다. The organic layer 272 includes an organic light emitting layer. The organic layer 272 may include one organic light emitting layer, and may include two organic light emitting layers stacked one above the other or an organic light emitting layer. In this organic layer 272, light having any one of red, green, and blue colors may be emitted, and white light may be emitted.

제2 전극(273)은 유기층(272) 상에 배치된다.The second electrode 273 is disposed on the organic layer 272.

제1 전극(271), 유기층(272) 및 제2 전극(273)이 적층되어 유기 발광 소자(270)가 이루어질 수 있다. 유기 발광 소자(270)는 표시장치(500)에서 광량 조절층 역할을 할 수 있다.The first electrode 271, the organic layer 272, and the second electrode 273 may be laminated to form the organic light emitting diode 270. [ The organic light emitting diode 270 may serve as a light amount adjusting layer in the display device 500.

도시되지 않았지만, 유기층(272)이 백색(White) 광을 발광하는 경우, 개별 화소는 유기층(272)에서 방출되는 백색(White) 광을 파장 별로 필터링하기 위한 컬러 필터를 포함할 수 있다. 컬러 필터는 광의 이동경로 상에 형성된다. 유기층(272)에서 방출된 광이 하부의 기판(110) 방향으로 진행하는 소위 바텀 에미션(Bottom Emission) 방식인 경우에는 컬러 필터가 유기층(272)의 아래에 배치되고, 유기층(272)에서 방출된 광이 상부의 제2 전극(273) 방향으로 진행하는 소위 탑 에미션(Top Emission) 방식인 경우에는 컬러 필터가 유기층(272)의 위에 배치된다. Although not shown, when the organic layer 272 emits white light, the individual pixels may include a color filter for filtering the white light emitted from the organic layer 272 by wavelength. A color filter is formed on the movement path of the light. In the case of the so-called bottom emission method in which the light emitted from the organic layer 272 advances toward the lower substrate 110, the color filter is disposed below the organic layer 272, A color filter is disposed on the organic layer 272 in the case of the so-called top emission method in which the light is emitted toward the upper second electrode 273.

도 8은 본 발명의 또 다른 일 실시예에 따른 표시장치(600)의 개략적인 단면도이다.8 is a schematic cross-sectional view of a display device 600 according to another embodiment of the present invention.

도 8을 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시장치(600)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(200), 박막 트랜지스터(200)와 연결된 제1 전극(381)을 포함한다. 또한, 표시장치(600)는 제1 전극(381) 상의 액정층(382) 및 액정층(382) 상의 제2 전극(383)을 포함한다.8, a display device 600 according to another embodiment of the present invention includes a substrate 110, a thin film transistor 200 disposed on the substrate 110, a first thin film transistor 200 connected to the thin film transistor 200, Electrode 381 as shown in FIG. The display device 600 also includes a liquid crystal layer 382 on the first electrode 381 and a second electrode 383 on the liquid crystal layer 382.

액정층(382)은 광량 조절층으로 작용한다. 이와 같이, 도 8에 도시된 표시장치(600)는 액정층(382)을 포함하는 액정 표시장치다. The liquid crystal layer 382 serves as a light amount adjusting layer. Thus, the display device 600 shown in Fig. 8 is a liquid crystal display device including the liquid crystal layer 382. Fig.

구체적으로, 도 8의 표시장치(600)는, 기판(110), 박막 트랜지스터(200), 평탄화막(190), 제1 전극(381), 액정층(382), 제2 전극(383), 배리어층(320), 컬러필터(341, 342), 차광부(350) 및 대향 기판(310)을 포함한다. 8 includes a substrate 110, a thin film transistor 200, a planarization film 190, a first electrode 381, a liquid crystal layer 382, a second electrode 383, A barrier layer 320, color filters 341 and 342, a light shielding portion 350, and an opposite substrate 310. [

기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 기판(110)상에는 제1 절연막(121)이 배치된다. 또한, 기판(110)과 제1 절연막(121) 사이에는 광차단층(180)이 배치된다.The substrate 110 may be made of glass or plastic. A first insulating layer 121 is disposed on the substrate 110. A light blocking layer 180 is disposed between the substrate 110 and the first insulating layer 121.

도 8을 참조하면, 박막 트랜지스터(200)는 기판(110) 상의 제1 절연막(121) 상에 배치된다. 박막 트랜지스터(200)는 제1 절연막(121) 상의 산화물 반도체층(130), 산화물 반도체층(130)과 절연되어 산화물 반도체층(130)의 전극의 적어도 일부와 중첩하는 게이트 전극(140), 산화물 반도체층(130)과 연결된 소스 전극(150) 및 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다.Referring to FIG. 8, the thin film transistor 200 is disposed on the first insulating film 121 on the substrate 110. The thin film transistor 200 includes an oxide semiconductor layer 130 on the first insulating film 121, a gate electrode 140 which is insulated from the oxide semiconductor layer 130 and overlaps at least a part of the electrode of the oxide semiconductor layer 130, A source electrode 150 connected to the semiconductor layer 130 and a drain electrode 160 separated from the source electrode 150 and connected to the oxide semiconductor layer 130.

산화물 반도체층(130)은 수소 차단층(131) 및 수소 차단층(131) 상의 활성층(132)를 포함한다. 또한, 도 8을 참조하면, 게이트 전극(140)과 산화물 반도체층(130) 사이에 제2 절연막(122)이 배치된다. The oxide semiconductor layer 130 includes a hydrogen barrier layer 131 and an active layer 132 on the hydrogen barrier layer 131. Referring to FIG. 8, a second insulating layer 122 is disposed between the gate electrode 140 and the oxide semiconductor layer 130.

평탄화막(190)은 박막 트랜지스터(200) 상에 배치되어 기판(110)의 상부를 평탄화시킨다.The planarizing film 190 is disposed on the thin film transistor 200 to planarize the upper portion of the substrate 110.

제1 전극(381)은 평탄화막(190) 상에 배치된다. 제1 전극(381)은 평탄화막(190)에 구비된 콘택홀(CH)을 통해 박막 트랜지스터(200)의 드레인 전극(160)과 연결된다. The first electrode 381 is disposed on the planarization film 190. The first electrode 381 is connected to the drain electrode 160 of the thin film transistor 200 through the contact hole CH provided in the planarization layer 190.

대향 기판(310)은 기판(110)에 대향되어 배치된다.The counter substrate 310 is disposed opposite to the substrate 110.

대향 기판(310) 상에 차광부(350)가 배치된다. 차광부(350)는 복수의 개구부들을 갖는다. 복수의 개구부들은 화소 전극인 제1 전극(381)에 대응하여 배치된다. 차광부(350)는 개구부들을 제외한 부분에서의 광을 차단한다. 차광부(350)는 반드시 필요한 것은 아니며, 생략될 수도 있다.And the light shielding portion 350 is disposed on the counter substrate 310. [ The light shielding portion 350 has a plurality of openings. The plurality of openings are arranged corresponding to the first electrode 381 which is a pixel electrode. The light shielding portion 350 shields light from the portions excluding the openings. The light shielding portion 350 is not necessarily required, and may be omitted.

컬러필터(341, 342)는 대향 기판(310) 상에 배치되며, 백라이트부(미도시)로부터 입사된 광의 파장을 선택적으로 차단한다. 구체적으로, 컬러필터(341, 342)는 차광부(350)에 의해 정의되는 복수의 개구부에 배치될 수 있다. 각각의 컬러필터(341, 342)는 적색, 녹색, 청색 중 어느 하나의 색을 표현할 수 있다. 각각의 컬러필터(341, 342)는 적색, 녹색, 청색 이외의 다른 색을 표현할 수도 있다.The color filters 341 and 342 are disposed on the counter substrate 310 and selectively block the wavelength of light incident from the backlight unit (not shown). Specifically, the color filters 341 and 342 may be disposed in a plurality of openings defined by the light shielding portion 350. [ Each of the color filters 341 and 342 can represent any one of red, green, and blue colors. Each of the color filters 341 and 342 may represent a color other than red, green, and blue.

컬러필터(341, 342)와 차광부(350) 상에 배리어층(320)이 배치될 수 있다. 배리어층(320)은 생략될 수 있다.The barrier layer 320 may be disposed on the color filters 341 and 342 and the light-shielding portion 350. The barrier layer 320 may be omitted.

제2 전극(383)은 배리어층(320) 상에 배치된다. 예를 들어, 제2 전극(383)은 대향 기판(310)의 전면에 위치할 수 있다. 제2 전극(383)은 ITO 또는 IZO 등의 투명한 도전물질로 이루어질 수 있다. The second electrode 383 is disposed on the barrier layer 320. For example, the second electrode 383 may be positioned on the front surface of the counter substrate 310. The second electrode 383 may be formed of a transparent conductive material such as ITO or IZO.

제1 전극(381)과 제2 전극(383)은 대향되어 배치되며, 그 사이에 액정층(382)이 배치된다. 제2 전극(383)은 제1 전극(381)과 함께 액정층(382)에 전계를 인가한다. The first electrode 381 and the second electrode 383 are opposed to each other and a liquid crystal layer 382 is disposed therebetween. The second electrode 383 applies an electric field to the liquid crystal layer 382 together with the first electrode 381.

기판(110)과 대향 기판(310) 사이의 마주보는 면들을 각각 해당 기판의 상부면으로 정의하고, 그 상부면들의 반대편에 위치한 면들을 각각 해당 기판의 하부면으로 정의할 때, 기판(110)의 하부면과 대향 기판(310)의 하부면에 각각 편광판이 배치될 수 있다.When the opposing surfaces between the substrate 110 and the opposing substrate 310 are defined as upper surfaces of the corresponding substrates and the surfaces opposite to the upper surfaces are respectively defined as the lower surface of the substrate 110, And the polarizing plate may be disposed on the lower surface of the counter substrate 310, respectively.

이하, 실시예, 비교예 및 시험예를 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to Examples, Comparative Examples and Test Examples.

[실시예 1][Example 1]

유리로 된 기판(110) 상에 실리콘 산화물로 된 제1 절연막(121)을 형성하였다. 이 때, 제1 절연막(121)에 대해 열처리를 하지 않아, 제1 절연막(131)이 과량의 수소를 포함하도록 하였다(가혹 조건 형성).A first insulating film 121 made of silicon oxide was formed on a substrate 110 made of glass. At this time, the first insulating film 121 was not subjected to the heat treatment, so that the first insulating film 131 included an excessive amount of hydrogen (forming a severe condition).

제1 절연막(121) 상에, 유기 금속 화학 기상 증착(MOCVD) 의해 1nm 두께의 수소 차단층용 박막(131a)을 형성하였다. 그 위에 스퍼터링에 의해 12nm 두께의 활성층용 박막(132a)를 형성하였다. 다음, 수소 차단층용 박막(131a)과 활성층용 박막(132a)을 패터닝하여, 각각 수소 차단층(131) 및 활성층(132)을 형성하였다. 그 결과, 수소 차단층(131) 및 활성층(132)을 포함하는 산화물 반도체층(130)이 제조되었다. 이와 같이 제조된 산화물 반도체층(130)을 포함하는 샘플을 실시예 1이라 하였다. On the first insulating film 121, a thin film 131a for a hydrogen blocking layer having a thickness of 1 nm was formed by metal organic chemical vapor deposition (MOCVD). A thin film for active layer 132a having a thickness of 12 nm was formed thereon by sputtering. Next, the hydrogen barrier layer 131a and the active layer thin film 132a were patterned to form the hydrogen barrier layer 131 and the active layer 132, respectively. As a result, the oxide semiconductor layer 130 including the hydrogen barrier layer 131 and the active layer 132 was produced. A sample including the oxide semiconductor layer 130 thus produced was referred to as Example 1.

실시예 1의 샘플에 있어서, 수소 차단층(131)은, 원자수 기준으로, 갈륨(Ga)과 아연(Zn)의 비가 3:2인 GZO계 산화물 반도체 물질로 이루어져 있다. 또한, 활성층(132)은, 원자수 기준으로, 인듐(In) 갈륨(Ga)과 아연(Zn)의 비가 1:1:1인 IGZO계 산화물 반도체 물질로 이루어져 있다.In the sample of Example 1, the hydrogen barrier layer 131 is made of a GZO-based oxide semiconductor material having a ratio of gallium (Ga) to zinc (Zn) of 3: 2 on the basis of the number of atoms. The active layer 132 is made of an IGZO-based oxide semiconductor material having a ratio of indium (In) gallium (Ga) to zinc (Zn) of 1: 1: 1 on the basis of the number of atoms.

[시험예 1] 수소 함량 측정[Test Example 1] Measurement of hydrogen content

실시예 1의 샘플을 이용하여, 깊이(depth)에 따른 수소 함량을 측정하였다.Using the sample of Example 1, the hydrogen content was measured according to the depth.

이때, TOF-SIMS (Time of Flight Secondary Ion Mass Spectrometry, 비행 시간형 2차 이온 질량분석기)를 이용하였다. TOF-SIMS는 일정한 에너지를 가진 일차 이온을 고체표면에 입사시킨 후 방출되어 나오는 이차이온을 분석하여 재료 표면을 구성하고 있는 원자나 분석을 분석하는 장치이다.At this time, TOF-SIMS (Time of Flight Secondary Ion Mass Spectrometry) was used. TOF-SIMS is a device for analyzing the atom or analysis that forms the surface of a material by analyzing secondary ions emitted after a primary ion with a certain energy is incident on a solid surface.

구체적으로, 실시예 1에 따른 반도체층의 표면에 일정한 에너지를 가하면서 표면을 식각하여, 이 때 방출되는 이온을 분석하여, 해당 깊이별 수소 함량을 측정하였다. 그 결과는 도 9에 도시되어 있다. Specifically, the surface was etched while applying a constant energy to the surface of the semiconductor layer according to Example 1, and the released ions were analyzed to measure the hydrogen content by depth. The result is shown in Fig.

도 9는 실시예 1에서 제조된 샘플의 깊이에 따른 수소 함량에 대한 그래프이다. 도 9에 도시된 그래프에 있어서, 가로축은 깊이(depth)를 나타낸다. 도 9의 그래프에서 깊이 0 내지 12nm의 범위는 활성층(132)에 해당되고, 깊이 12 내지 13nm의 범위는 수소 차단층(131)에 해당되고, 깊이 13nm 초과의 범위는 제1 절연막(121)에 해당된다. 세로축은 검출된 수소 원자수를 나타내며, 수소 농도에 대응된다.9 is a graph of the hydrogen content according to the depth of the sample prepared in Example 1. Fig. In the graph shown in Fig. 9, the horizontal axis represents depth. In the graph of FIG. 9, a range of 0 to 12 nm corresponds to the active layer 132, a range of 12 to 13 nm corresponds to the hydrogen barrier layer 131, and a range of 13 nm or more corresponds to the thickness of the first insulating film 121 . The vertical axis represents the number of hydrogen atoms detected and corresponds to the hydrogen concentration.

도 9를 참조하면, 제1 절연막(121)에서는 수소 농도가 높게 유지되지만, 수소 차단층(131)(깊이 12 내지 13nm의 범위)에서 수소 농도가 급격히 저하되어, 활성층(132)(깊이 0 내지 12nm의 범위)에서는 수소 농도가 낮은 수준으로 유지되는 것을 확인할 수 있다. 활성층(132)의 수소 농도는 제1 절연막(121)의 수소 농도 대비 1/10 수준이다. 이상의 결과에 의해, 수소 차단층(131)이 우수한 수소 차단 능력을 가진다는 것을 확인할 수 있다.9, the hydrogen concentration in the first insulating film 121 is maintained at a high level. However, in the hydrogen barrier layer 131 (in the range of 12 to 13 nm in depth), the hydrogen concentration is abruptly lowered and the active layer 132 12 nm), it can be confirmed that the hydrogen concentration is maintained at a low level. The hydrogen concentration of the active layer 132 is 1/10 of the hydrogen concentration of the first insulating film 121. From the above results, it is confirmed that the hydrogen barrier layer 131 has a good hydrogen blocking ability.

[실시예 2][Example 2]

실시예 1과 동일하게 제조된 산화물 반도체층(130) 상에 실리콘 질화물로 된 제2 절연막(122) 및 Mo/Ti의 합금으로 이루어진 100nm 두께의 게이트 전극(140)을 형성하고, 그 위에 실리콘 산화물로 된 층간 절연막(170)을 형성하였다. 다음, Mo/Ti 합금을 이용하여 100nm 두께의 소스 전극(150)과 드레인 전극(160)을 형성하여 박막 트랜지스터를 제조하였다. 이와 같이 제조된 박막 트랜지스터를 실시예 2이라 하였다.A second insulating film 122 made of silicon nitride and a 100 nm-thick gate electrode 140 made of an alloy of Mo / Ti were formed on the oxide semiconductor layer 130 manufactured in the same manner as in Example 1, An interlayer insulating film 170 was formed. Next, a source electrode 150 and a drain electrode 160 having a thickness of 100 nm were formed using a Mo / Ti alloy to fabricate a thin film transistor. The thus fabricated thin film transistor was referred to as Example 2.

[비교예 1][Comparative Example 1]

산화물 반도체층(130)이 수소 차단층(131)을 포함하지 않는다는 것을 제외하고, 실시예 2과 동일한 방법으로 박막 트랜지스터를 제조하고 이를 비교예 1이라 하였다.A thin film transistor was fabricated in the same manner as in Example 2, except that the oxide semiconductor layer 130 did not include the hydrogen barrier layer 131, and this was referred to as Comparative Example 1.

[시험예 2] 문턱전압(Vth) 측정[Test Example 2] Measurement of threshold voltage (Vth)

비교예 1 및 실시예 2의 박막 트랜지스터에 대해 문턱전압(Vth)을 측정하였다. 문턱전압(Vth) 측정을 위해, -20V 내지 +20V 범위의 게이트 전압(Gate Voltage)을 인가하면서 드레인 전류(Drain Current)를 측정하였다. 소스 전극(150)과 드레인 전극(160) 사이에는 0.1V 및 10V의 전압이 인가되었다. 그 결과는 도 10a 및 도 10b에 도시되어 있다.The threshold voltage (Vth) was measured for the thin film transistors of Comparative Examples 1 and 2. For measuring the threshold voltage (Vth), a drain current was measured while applying a gate voltage in the range of -20 V to +20 V. A voltage of 0.1 V and 10 V was applied between the source electrode 150 and the drain electrode 160. The results are shown in Figs. 10A and 10B.

도 10a 및 도 10b는 각각 비교예 1 및 실시예 2의 박막 트랜지스터에 대한 문턱전압(Vth) 측정 결과이다.10A and 10B show the results of measuring the threshold voltage (Vth) for the thin film transistors of Comparative Examples 1 and 2, respectively.

도 10a를 참조하면, 비교예 1의 박막 트랜지스터에 대해서는 문턱전압(Vth) 측정이 불가능함을 알 수 있다. 제1 절연막(121)에 대해 열처리를 하지 않아 제1 절연막(131)이 과량의 수소를 포함하는 가혹 조건 하에서, 산화물 반도체층(130)이 수소 차단층(131)을 포함하지 않는 경우, 박막 트랜지스터(비교예 1)는 스위칭 기능을 할 수 없음을 알 수 있다. 도 10a를 참조하면, 제1 절연막(131)에 포함된 수소의 확산으로 인해, 비교예 1의 박막 트랜지스터에서 산화물 반도체층(130)은 거의 완전히 도체화되었음을 확인할 수 있다.Referring to FIG. 10A, it can be seen that the threshold voltage (Vth) can not be measured for the thin film transistor of Comparative Example 1. When the oxide semiconductor layer 130 does not include the hydrogen barrier layer 131 under a severe condition that the first insulating layer 121 is not subjected to heat treatment and the first insulating layer 131 contains excessive hydrogen, (Comparative Example 1) can not perform the switching function. Referring to FIG. 10A, it can be confirmed that the oxide semiconductor layer 130 in the thin film transistor of Comparative Example 1 is almost completely conductive due to the diffusion of hydrogen contained in the first insulating film 131.

반면, 도 10b를 참조하면, 실시예 2에 따른 박막 트랜지스터의 경우, 문턱전압(Vth)이 비록 음(-)의 방향으로 쉬프트 되기는 하였지만, 비교적 양호한 문턱전압(Vth) 특성을 나타냄을 확인할 수 있다. 도 10b에서 실선은 소스 전극(150)과 드레인 전극(160) 사이에 10V의 전압이 인가된 경우를 나타내고, 점선은 실선은 소스 전극(150)과 드레인 전극(160) 사이에 0.1V의 전압이 인가된 경우를 나타낸다.On the other hand, referring to FIG. 10B, in the case of the thin film transistor according to the second embodiment, although the threshold voltage Vth is shifted in the negative direction, it can be confirmed that the threshold voltage Vth exhibits a relatively good threshold voltage (Vth) characteristic . 10B, a solid line indicates a case where a voltage of 10 V is applied between the source electrode 150 and the drain electrode 160 and a solid line indicates a voltage of 0.1 V between the source electrode 150 and the drain electrode 160 .

제1 절연막(121)에 대해 열처리를 하지 않아 제1 절연막(131)이 과량의 수소를 포함하는 가혹 조건 하에서도, 산화물 반도체층(130)이 수소 차단층(131)을 포함하는 경우, 이러한 산화물 반도체층(130)를 포함하는 박막 트랜지스터(실시예 2)는 양호한 스위칭 기능을 가진다는 것을 확인할 수 있다.When the oxide semiconductor layer 130 includes the hydrogen barrier layer 131 even under severe conditions in which the first insulating layer 121 is not heat-treated and the first insulating layer 131 contains excessive hydrogen, It can be confirmed that the thin film transistor including the semiconductor layer 130 (Embodiment 2) has a good switching function.

이와 같이, 본 발명의 일 실싱예에 따른 박막 트랜지스터는 우수한 신뢰성 및 구동 특성을 갖는다. 또한. 이러한 박막 트랜지스터를 포함하는 본 발명의 일 실시예에 따른 표시장치는 우수한 신뢰성을 가지며 얇은 두께를 가질 수 있다.As described above, the thin film transistor according to one embodiment of the present invention has excellent reliability and driving characteristics. Also. The display device according to an embodiment of the present invention including such a thin film transistor has excellent reliability and can have a thin thickness.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be apparent to those of ordinary skill in the art. Accordingly, the scope of the present invention is defined by the appended claims, and all changes or modifications derived from the meaning, scope, and equivalence of the claims are to be construed as being included within the scope of the present invention.

100, 200, 300, 400: 박막 트랜지스터
110: 기판 121: 제1 절연막
122: 제2 절연막 130: 산화물 반도체층
131: 수소 차단층 132: 활성층
140: 게이트 전극 150: 소스 전극
160: 드레인 전극 180: 광 차단층
185: 에치 스토퍼 190: 평탄화막
250: 뱅크층 270: 유기 발광 소자
271, 381: 제1 전극 272: 유기층
273, 383: 제2 전극 310: 대향 기판
341, 342: 컬러 필터 350: 차광부
382: 액정층 500, 600: 표시장치
100, 200, 300, 400: Thin film transistor
110: substrate 121: first insulating film
122: second insulating film 130: oxide semiconductor layer
131: hydrogen barrier layer 132: active layer
140: gate electrode 150: source electrode
160: drain electrode 180: light blocking layer
185: etch stopper 190: planarization film
250: bank layer 270: organic light emitting element
271, 381: first electrode 272: organic layer
273, 383: second electrode 310: opposing substrate
341, 342: Color filter 350:
382: liquid crystal layer 500, 600: display device

Claims (17)

기판 상의 산화물 반도체층;
상기 산화물 반도체층과 절연되어, 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극;
상기 산화물 반도체층과 연결된 소스 전극; 및
상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극;을 포함하며,
상기 산화물 반도체층은 상기 기판 상의 수소 차단층; 및 상기 수소 차단층 상의 활성층;을 포함하고,
상기 수소 차단층은 갈륨(Ga), 아연(Zn) 및, 원자수 기준으로, 갈륨(Ga)과 아연(Zn)의 혼합 함량 대비 5% 이하의 인듐을 포함하며[(In)/(Ga +Zn) ≤ 0.05], 5.9 cm3 이상의 밀도를 갖는, 박막 트랜지스터.
An oxide semiconductor layer on a substrate;
A gate electrode that is insulated from the oxide semiconductor layer and overlaps at least a part of the oxide semiconductor layer;
A source electrode connected to the oxide semiconductor layer; And
And a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer,
Wherein the oxide semiconductor layer comprises a hydrogen barrier layer on the substrate; And an active layer on the hydrogen barrier layer,
Wherein the hydrogen barrier layer comprises gallium (Ga), zinc (Zn) and indium in an amount of 5% or less of the mixed amount of gallium (Ga) and zinc (Zn) Zn)? 0.05], and a density of 5.9 cm &lt; 3 &gt; or more.
제1항에 있어서,
상기 수소 차단층은 유기 금속 화학 기상 증착(MOCVD)에 의해 형성된 것인, 박막 트랜지스터.
The method according to claim 1,
Wherein the hydrogen barrier layer is formed by metal organic chemical vapor deposition (MOCVD).
제1항에 있어서,
상기 수소 차단층은 0.5 내지 3.0nm의 두께를 갖는, 박막 트랜지스터.
The method according to claim 1,
Wherein the hydrogen barrier layer has a thickness of 0.5 to 3.0 nm.
제1항에 있어서,
상기 수소 차단층은, 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 3% 이하의 인듐(In)을 포함하는[(In)/(Ga +Zn) ≤ 0.03], 박막 트랜지스터.
The method according to claim 1,
Wherein the hydrogen barrier layer comprises [(In) / (Ga + Zn) 0.03] containing indium (In) of not more than 3% based on the mixed amount of gallium (Ga) and zinc (Zn) transistor.
제1항에 있어서,
상기 수소 차단층에 포함된 갈륨(Ga)과 아연(Zn)의 함량비는 1:2 내지 5:1인 [0.5 ≤ (Ga/Zn) ≤ 5], 박막 트랜지스터.
The method according to claim 1,
Wherein a content ratio of gallium (Ga) and zinc (Zn) contained in the hydrogen barrier layer is 1: 2 to 5: 1 [0.5? (Ga / Zn)? 5].
제1항에 있어서,
상기 수소 차단층은 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 및 티타늄(Ti) 중 적어도 하나를 더 포함하는, 박막 트랜지스터.
The method according to claim 1,
Wherein the hydrogen barrier layer further comprises at least one of tungsten (W), chromium (Cr), molybdenum (Mo), and titanium (Ti).
제1항에 있어서,
상기 기판과 상기 산화물 반도체층 사이에 배치된 제1 절연막을 더 포함하는, 박막 트랜지스터.
The method according to claim 1,
And a first insulating film disposed between the substrate and the oxide semiconductor layer.
제1항에 있어서,
상기 수소 차단층은 6.5 cm3 이하의 밀도를 갖는, 박막 트랜지스터.
The method according to claim 1,
Wherein the hydrogen barrier layer has a density of 6.5 cm &lt; 3 &gt; or less.
기판 상에 산화물 반도체층을 형성하는 단계;
상기 산화물 반도체층과 절연되어 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극을 형성하는 단계; 및
상기 산화물 반도체층과 각각 연결되며, 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하며,
상기 산화물 반도체층을 형성하는 단계는,
상기 기판 상에 수소 차단층용 박막을 형성하는 단계;
상기 수소 차단층용 박막 상에 활성층용 박막을 형성하는 단계; 및
상기 수소 차단층용 박막 및 활성층용 박막을 패터닝하여, 수소 차단층 및 활성층을 형성하는 단계;를 포함하며,
상기 수소 차단층용 박막은 유기 금속 화학 기상 증착(MOCVD)에 의하여 형성되며,
상기 수소 차단층은 갈륨(Ga), 아연(Zn) 및, 원자수 기준으로, 갈륨(Ga)과 아연(Zn)의 혼합량 대비 5% 이하의 인듐을 포함하며[(In)/(Ga +Zn) ≤ 0.05], 5.9 cm3 이상의 밀도를 갖는, 박막 트랜지스터의 제조방법.
Forming an oxide semiconductor layer on the substrate;
Forming a gate electrode that is insulated from the oxide semiconductor layer and overlaps at least part of the oxide semiconductor layer; And
And forming a source electrode and a drain electrode which are connected to the oxide semiconductor layer and are spaced apart from each other,
The forming of the oxide semiconductor layer may include:
Forming a thin film for a hydrogen barrier layer on the substrate;
Forming a thin film for an active layer on the thin film for the hydrogen barrier layer; And
And patterning the thin film for hydrogen barrier layer and the thin film for active layer to form a hydrogen barrier layer and an active layer,
The thin film for a hydrogen barrier layer is formed by MOCVD (Metal Organic Chemical Vapor Deposition)
Wherein the hydrogen barrier layer contains gallium (Ga), zinc (Zn) and indium in an amount of 5% or less based on the mixed amount of gallium (Ga) and zinc (Zn) ) &Lt; / = 0.05], and has a density of 5.9 cm &lt; 3 &gt; or more.
제9항에 있어서,
상기 수소 차단층은, 원자수 기준으로, 갈륨(Ga) 및 아연(Zn)의 혼합 함량 대비 3% 이하의 인듐(In)을 포함하는[(In)/(Ga +Zn) ≤ 0.03], 박막 트랜지스터의 제조방법.
10. The method of claim 9,
Wherein the hydrogen barrier layer comprises [(In) / (Ga + Zn) 0.03] containing indium (In) of not more than 3% based on the mixed amount of gallium (Ga) and zinc (Zn) A method of manufacturing a transistor.
제9항에 있어서,
상기 수소 차단층에 포함된 갈륨(Ga)과 아연(Zn)의 함량비는 1:2 내지 5:1인 [0.5 ≤ (Ga/Zn) ≤ 5], 박막 트랜지스터의 제조방법.
10. The method of claim 9,
Wherein a content ratio of gallium (Ga) and zinc (Zn) contained in the hydrogen barrier layer is 1: 2 to 5: 1 [0.5? (Ga / Zn)? 5].
제9항에 있어서,
상기 수소 차단층은 0.5 내지 3.0nm의 두께를 갖는, 박막 트랜지스터의 제조방법.
10. The method of claim 9,
Wherein the hydrogen barrier layer has a thickness of 0.5 to 3.0 nm.
제9항에 있어서,
상기 수소 차단층용 박막은 6.5 g/cm3 이하의 밀도를 갖는, 박막 트랜지스터의 제조방법.
10. The method of claim 9,
Wherein the hydrogen barrier layer thin film has a density of 6.5 g / cm &lt; 3 &gt; or less.
제9항에 있어서,
상기 산화물 반도체층을 형성하는 단계 전에 상기 기판 상에 제1 절연막을 형성하는 단계를 더 포함하는, 박막 트랜지스터의 제조방법.
10. The method of claim 9,
Further comprising forming a first insulating film on the substrate before forming the oxide semiconductor layer.
제14항에 있어서,
상기 제1 절연막을 형성하는 단계 전에, 상기 기판 상에 광차단층을 형성하는 단계를 더 포함하며,
상기 산화물 반도체층은 평면상으로 상기 광차단층과 중첩되도록 형성되는, 박막 트랜지스터의 제조방법.
15. The method of claim 14,
Further comprising forming a light blocking layer on the substrate before forming the first insulating film,
Wherein the oxide semiconductor layer is formed so as to overlap with the light blocking layer in plan view.
제9항에 있어서,
상기 게이트 전극을 형성하는 단계는, 상기 산화물 반도체층을 형성하는 단계 전 또는 후에 이루어지는, 박막 트랜지스터의 제조방법.
10. The method of claim 9,
Wherein the step of forming the gate electrode is performed before or after the step of forming the oxide semiconductor layer.
기판;
상기 기판 상의 박막 트랜지스터; 및
상기 박막 트랜지스터와 연결된 제1 전극;을 포함하며,
상기 박막 트랜지스터는,
상기 기판 상의 산화물 반도체층;
상기 산화물 반도체층과 절연되어, 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극;
상기 산화물 반도체층과 연결된 소스 전극; 및
상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극;을 포함하며,
상기 산화물 반도체층은 상기 기판 상의 수소 차단층; 및 상기 수소 차단층 상의 활성층;을 포함하고,
상기 수소 차단층은 갈륨(Ga), 아연(Zn) 및, 원자수 기준으로, 갈륨(Ga)과 아연(Zn)의 혼합량 대비 5% 이하의 인듐을 포함하며[(In)/(Ga +Zn) ≤ 0.05], 5.9 cm3 이상의 밀도를 갖는, 표시장치.
Board;
A thin film transistor on the substrate; And
And a first electrode connected to the thin film transistor,
The thin-
An oxide semiconductor layer on the substrate;
A gate electrode that is insulated from the oxide semiconductor layer and overlaps at least a part of the oxide semiconductor layer;
A source electrode connected to the oxide semiconductor layer; And
And a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer,
Wherein the oxide semiconductor layer comprises a hydrogen barrier layer on the substrate; And an active layer on the hydrogen barrier layer,
Wherein the hydrogen barrier layer contains gallium (Ga), zinc (Zn) and indium in an amount of 5% or less based on the mixed amount of gallium (Ga) and zinc (Zn) ) &Lt; / = 0.05] and a density of 5.9 cm &lt; 3 &gt; or more.
KR1020170158290A 2017-11-24 2017-11-24 Thin film trnasistor having hydrogen blocking layer, method for manufacturing the same and display device comprising the same KR102487324B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170158290A KR102487324B1 (en) 2017-11-24 2017-11-24 Thin film trnasistor having hydrogen blocking layer, method for manufacturing the same and display device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158290A KR102487324B1 (en) 2017-11-24 2017-11-24 Thin film trnasistor having hydrogen blocking layer, method for manufacturing the same and display device comprising the same

Publications (2)

Publication Number Publication Date
KR20190060260A true KR20190060260A (en) 2019-06-03
KR102487324B1 KR102487324B1 (en) 2023-01-10

Family

ID=66849140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158290A KR102487324B1 (en) 2017-11-24 2017-11-24 Thin film trnasistor having hydrogen blocking layer, method for manufacturing the same and display device comprising the same

Country Status (1)

Country Link
KR (1) KR102487324B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540344A (en) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 Memory device, semiconductor device and operating method thereof
US11864411B2 (en) 2020-04-09 2024-01-02 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140064477A (en) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 Display device
KR20140081655A (en) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device And Method Of Fabricating The Same
KR20150033155A (en) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 Thin film transistor and method of the same
KR20150101410A (en) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 Thin film transistor substrate
KR20170029600A (en) * 2014-07-15 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140064477A (en) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 Display device
KR20140081655A (en) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device And Method Of Fabricating The Same
KR20150033155A (en) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 Thin film transistor and method of the same
KR20150101410A (en) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 Thin film transistor substrate
KR20170029600A (en) * 2014-07-15 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11864411B2 (en) 2020-04-09 2024-01-02 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN113540344A (en) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 Memory device, semiconductor device and operating method thereof
KR20220001466A (en) * 2020-06-29 2022-01-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconducting metal oxide memory device using hydrogen-mediated threshold voltage modulation and methods for forming the same
US11942147B2 (en) 2020-06-29 2024-03-26 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide memory device using hydrogen-mediated threshold voltage modulation and methods for forming the same

Also Published As

Publication number Publication date
KR102487324B1 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
KR102393552B1 (en) Thin film trnasistor having hydrogen blocking layer and display device comprising the same
KR102547131B1 (en) Thin film trnasistor comprising 2d semiconductor and display device comprising the same
US20180076330A1 (en) Thin-film transistor, method of manufacturing the same, and display device
JP6142331B2 (en) Thin film semiconductor device, organic EL display device, and manufacturing method thereof
KR102518392B1 (en) Array Substrate For Thin Film Transistor
JP6599518B2 (en) Thin film transistor including oxide semiconductor layer, method for manufacturing the same, and display device
JP6768048B2 (en) Thin film transistor, manufacturing method of thin film transistor, and display device including the thin film transistor
JP6654770B2 (en) Thin film transistor substrate and display device
KR102578422B1 (en) Thin film transistor having supporting layer, method for manufacturing the same and display device comprising the same
KR102654115B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
KR20190072164A (en) Thin film trnasistor, method for manufacturing the same and display device comprising the same
KR102550633B1 (en) Thin film transistor substrate and manufacturing method thereof
KR102487324B1 (en) Thin film trnasistor having hydrogen blocking layer, method for manufacturing the same and display device comprising the same
KR20190053338A (en) Thin film trnasistor having doping portion for blocking hydrogen, method for manufacturing the same and display device comprising the same
US20160118503A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
KR102434908B1 (en) Thin film trnasistor comprising oxide semiconductor layer, method for manufacturing the same and display device comprising the same
KR102586429B1 (en) Thin film trnasistor having protecting layer for blocking hydrogen, method for manufacturing the same and display device comprising the same
KR20190063022A (en) Thin film trnasistor, method for manufacturing the same and display device comprising the same
KR20190068154A (en) Thin film trnasistor having doped oxide semiconductor layer, method for manufacturing the same and display device comprising the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant