KR20190053759A - 3-dimension photonics integrated circuits module - Google Patents

3-dimension photonics integrated circuits module Download PDF

Info

Publication number
KR20190053759A
KR20190053759A KR1020180062140A KR20180062140A KR20190053759A KR 20190053759 A KR20190053759 A KR 20190053759A KR 1020180062140 A KR1020180062140 A KR 1020180062140A KR 20180062140 A KR20180062140 A KR 20180062140A KR 20190053759 A KR20190053759 A KR 20190053759A
Authority
KR
South Korea
Prior art keywords
optical
integrated circuit
optical waveguide
chip
optical integrated
Prior art date
Application number
KR1020180062140A
Other languages
Korean (ko)
Inventor
박재규
주지호
김경옥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20190053759A publication Critical patent/KR20190053759A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221Three dimensional integrated circuits stacked in different levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • H01L27/304
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50Photovoltaic [PV] devices
    • H10K30/53Photovoltaic [PV] devices in the form of fibres or tubes, e.g. photovoltaic fibres

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

According to the present invention, a three-dimensional optical integrated circuit module comprises: an optical integrated circuit chip structure; and an optical waveguide chip disposed on a side surface of the optical integrated circuit chip structure. The optical integrated circuit chip structure includes a lower optical integrated circuit chip and an upper optical integrated circuit chip provided on the lower optical integrated circuit chip, and the lower and upper optical integrated circuit chips are optically connected to each other by the optical waveguide chip.

Description

3차원 광 집적회로 모듈{3-DIMENSION PHOTONICS INTEGRATED CIRCUITS MODULE}3-DIMENSION PHOTONICS INTEGRATED CIRCUITS MODULE [0002]

본 발명은 3차원 광 집적회로 모듈에 관한 것이다.The present invention relates to a three-dimensional optical integrated circuit module.

컴퓨터나 스마트 폰의 계산 용량이나 휴대성, 데이터 용량의 급격한 증가로, 반도체 집적회로의 고집적화에 대한 요구가 점차 증가하고 있다. 이런 요구사항을 충족시키기 위하여 2차원 반도체 칩의 밀도는 점차 높아지고 있으나 다양한 요인들로 인하여 반도체 회로의 집적도는 지속적으로 증가하지 못하고 포화되어 가고 있다. 따라서 3차원으로 반도체 칩을 집적하려는 연구가 이루어 지고 있다. BACKGROUND ART [0002] Demands for higher integration of semiconductor integrated circuits are increasing due to a rapid increase in the calculation capacity, portability, and data capacity of computers and smart phones. In order to meet these requirements, the density of the two-dimensional semiconductor chip is gradually increasing, but due to various factors, the degree of integration of the semiconductor circuit is not continuously increasing but saturating. Therefore, research is being conducted to integrate semiconductor chips in three dimensions.

일반적으로, 이러한 경향은 전자 회로칩에서 활발히 진행 되고 있다. 동시에, photonic IC (PIC)에서도 요구되고 있으며, 3차원으로 PIC를 집적하려는 연구들이 점차 진행 되고 있는 추세이다.Generally, this tendency is actively progressing in an electronic circuit chip. At the same time, photonic ICs (PICs) are also required, and there are ongoing trends toward integrating PICs in 3D.

본 발명이 해결하고자 하는 일 과제는 3차원 광 집적회로를 제공하는 것에 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a three-dimensional optical integrated circuit.

본 발명이 해결하고자 하는 일 과제는 칩과 칩 사이의 광 연결이 용이한 3차원 광 집적회로 모듈을 제공하는 것에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a three-dimensional optical integrated circuit module in which optical connection between a chip and a chip is easy.

다만, 본 발명이 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.However, the problem to be solved by the present invention is not limited to the above disclosure.

상기 과제를 해결하기위한 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈은 광 집적회로 칩 구조체; 및 상기 광 집적회로 칩 구조체의 측면 상에 배치된 광 도파로 칩을 포함하되, 상기 광 집적회로 칩 구조체는: 하부 광 집적회로 칩; 및 상기 하부 광 집적회로 칩 상에 제공된 상부 광 집적회로 칩을 포함하고, 상기 하부 및 상부 광 집적회로 칩들은 상기 광 도파로 칩에 의해 서로 광 연결될 수 있다.According to an aspect of the present invention, there is provided a three-dimensional optical integrated circuit module including: an optical integrated circuit chip structure; And an optical waveguide chip disposed on a side surface of the optical integrated circuit chip structure, wherein the optical integrated circuit chip structure comprises: a lower optical integrated circuit chip; And a top optical integrated circuit chip provided on the bottom optical integrated circuit chip, wherein the bottom and top optical integrated circuit chips can be optically connected to each other by the optical waveguide chip.

예시적인 실시예들에 있어서, 상기 광 도파로 칩은 상기 하부 광 집적회로 칩 또는 상기 상부 광 집적회로 칩에 교차하도록 배치될 수 있다.In exemplary embodiments, the optical waveguide chip may be arranged to intersect the lower optical integrated circuit chip or the upper optical integrated circuit chip.

예시적인 실시예들에 있어서, 상기 광 도파로 칩은 상기 하부 광 집적회로 칩 또는 상기 상부 광 집적회로 칩에 수직하게 배치될 수 있다.In exemplary embodiments, the optical waveguide chip may be vertically disposed on the lower optical integrated circuit chip or the upper optical integrated circuit chip.

예시적인 실시예들에 있어서, 상기 광 도파로 칩, 상기 상부 광 집적회로 칩, 및 상기 하부 광 집적회로 칩의 각각은: 기판; 및 상기 기판의 상면에 평행한 방향으로 연장하는 수평 광 도파로를 포함하고, 상기 광 도파로 칩의 상기 기판은 상기 상부 광 집적회로 칩의 상기 기판 또는 상기 하부 광 집적회로 칩의 상기 기판에 교차하도록 배치될 수 있다.In exemplary embodiments, each of the optical waveguide chip, the top optical integrated circuit chip, and the bottom optical integrated circuit chip comprises: a substrate; And a horizontal optical waveguide extending in a direction parallel to an upper surface of the substrate, wherein the substrate of the optical waveguide chip is arranged to cross the substrate of the upper optical integrated circuit chip or the substrate of the lower optical integrated circuit chip .

예시적인 실시예들에 있어서, 상기 광 도파로 칩의 상기 기판은 상기 상부 광 집적회로 칩의 상기 기판 또는 상기 하부 광 집적회로 칩의 상기 기판에 수직하도록 배치될 수 있다.In the exemplary embodiments, the substrate of the optical waveguide chip may be arranged to be perpendicular to the substrate of the upper optical integrated circuit chip or the substrate of the lower optical integrated circuit chip.

예시적인 실시예들에 있어서, 상기 광 도파로 칩 내의 상기 수평 광 도파로의 양 단면들(end surfaces)은 상기 광 도파로 칩의 측면에서 노출되고, 상기 광 도파로 칩 내의 상기 수평 광 도파로의 상기 양 단면들은 각각 상기 상부 및 하부 광 집적회로 칩들의 측면들에 접할 수 있다.In the exemplary embodiments, the end surfaces of the horizontal optical waveguide in the optical waveguide chip are exposed at the side of the optical waveguide chip, and the both end faces of the horizontal optical waveguide in the optical waveguide chip And may contact the sides of the upper and lower optical integrated circuit chips, respectively.

예시적인 실시예들에 있어서, 상기 상부 광 집적회로 칩 내의 상기 수평 광 도파로의 단면(end surface)은 상기 상부 광 집적회로 칩의 상기 측면에서 노출되고, 상기 하부 광 집적회로 칩 내의 상기 수평 광 도파로의 단면은 상기 하부 광 집적회로 칩의 상기 측면에서 노출되며, 상기 광 도파로 칩의 상기 측면에서 노출되는 상기 수평 광 도파로의 상기 양 단면들은 각각 상기 상부 및 하부 광 집적회로 칩들의 측면들에서 노출되는 상기 수평 광 도파로들의 상기 단면들과 마주할 수 있다.In an exemplary embodiment, the end surface of the horizontal optical waveguide in the upper optical integrated circuit chip is exposed at the side of the upper optical integrated circuit chip, and the end surface of the horizontal optical waveguide in the lower optical integrated circuit chip Wherein both ends of the horizontal optical waveguide exposed at the side of the optical waveguide chip are exposed at the sides of the upper and lower optical integrated circuit chips, And may face the cross-sections of the horizontal optical waveguides.

예시적인 실시예들에 있어서, 상기 광 도파로 칩의 상기 측면에서 노출되는 상기 수평 광 도파로의 상기 양 단면들은 각각 상기 상부 및 하부 광 집적회로 칩들의 측면들에서 노출되는 상기 수평 광 도파로들의 상기 단면들에 직접 접할 수 있다.In both exemplary embodiments, the both end faces of the horizontal optical waveguide exposed at the side of the optical waveguide chip are each exposed at the side faces of the upper and lower optical integrated circuit chips, As shown in FIG.

예시적인 실시예들에 있어서, 상기 광 도파로 칩 내의 상기 수평 광 도파로는 제1 방향으로 연장하는 제1 부분 상기 제1 부분의 양 단부들로부터 상기 제1 방향에 교차하는 제2 방향으로 연장하는 제2 부분들을 포함할 수 있다.In the exemplary embodiments, the horizontal optical waveguide in the optical waveguide chip includes: a first portion extending in a first direction; a second portion extending in a second direction crossing the first direction from both ends of the first portion; 2 < / RTI > parts.

예시적인 실시예들에 있어서, 상기 광 도파로 칩 내의 상기 수평 광 도파로는 상기 제1 부분과 상기 제2 부분들의 교차 부분들에 제공되는 거울 영역을 더 포함하되, 상기 제1 부분을 따라 진행하는 광은 상기 거울 영역에 반사되어, 상기 제2 부분으로 진입할 수 있다.In the exemplary embodiments, the horizontal optical waveguide in the optical waveguide chip further includes a mirror region provided at intersections of the first portion and the second portions, wherein the light traveling along the first portion May be reflected in the mirror region and enter the second portion.

예시적인 실시예들에 있어서, 상기 상부 및 하부 광 집적회로 칩들은 전자회로들을 포함할 수 있다.In exemplary embodiments, the upper and lower optical integrated circuit chips may include electronic circuits.

본 발명의 개념에 따르면, 칩과 칩 사이의 광 연결이 용이한 3차원 광 집적회로 모듈이 제공될 수 있다. According to the concept of the present invention, a three-dimensional optical integrated circuit module in which optical connection between a chip and a chip is easy can be provided.

다만, 본 발명의 효과는 상기 개시에 한정되지 않는다.However, the effect of the present invention is not limited to the above disclosure.

도 1은 본 발명의 예시적인 실시예들에 따른 광 도파로 칩의 사시도이다.
도 2는 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다.
도 3은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다.
도 4는 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다.
도 5는 본 발명의 예시적인 실시예들에 따른 광 도파로 칩의 사시도이다.
도 6은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다.
도 7은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다.
도 9 및 도 10은 도 8의 광 집적회로 칩들의 사시도들이다.
도 11은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 분해 사시도이다.
1 is a perspective view of an optical waveguide chip according to exemplary embodiments of the present invention.
2 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention.
3 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention.
4 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention.
5 is a perspective view of an optical waveguide chip according to exemplary embodiments of the present invention.
6 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention.
7 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention.
8 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention.
Figs. 9 and 10 are perspective views of the optical integrated circuit chips of Fig.
11 is an exploded perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention.

본 발명의 기술적 사상의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명한다. 그러나 본 발명 기술적 사상은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 기술적 사상의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. In order to fully understand the structure and effect of the technical idea of the present invention, preferred embodiments of the technical idea of the present invention will be described with reference to the accompanying drawings. However, the technical idea of the present invention is not limited to the embodiments described below, but may be implemented in various forms and various modifications may be made. It is to be understood by those skilled in the art that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. 본 명세서에서 기술하는 실시예들은 본 발명의 기술적 사상의 이상적인 예시도인 사시도, 정면도, 단면도 및/또는 개념도를 참고하여 설명될 것이다. 도면들에 있어서, 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 다양한 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다. The same reference numerals denote the same elements throughout the specification. The embodiments described herein will be described with reference to a perspective view, a front view, a sectional view, and / or a conceptual diagram, which are ideal examples of the technical idea of the present invention. In the drawings, the thickness of the regions is exaggerated for an effective description of the technical content. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific types of regions of the elements and are not intended to limit the scope of the invention. Although various terms have been used in the various embodiments of the present disclosure to describe various elements, these elements should not be limited by these terms. These terms have only been used to distinguish one component from another. The embodiments described and exemplified herein also include their complementary embodiments.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms "comprises" and / or "comprising" used in the specification do not exclude the presence or addition of one or more other elements.

이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 예시적인 실시예들에 따른 광 도파로 칩의 사시도이다. 1 is a perspective view of an optical waveguide chip according to exemplary embodiments of the present invention.

도 1을 참조하면, 기판(100), 제1 클래드 막(210), 제2 클래드 막(220), 제1 수평 광 도파로(300)를 포함하는 제1 광 도파로 칩(10)이 제공될 수 있다. 기판(100)은 반도체 물질을 포함할 수 있다. 예를 들어, 기판(100)은 실리콘 기판일 수 있다. Referring to FIG. 1, a first optical waveguide chip 10 including a substrate 100, a first clad film 210, a second clad film 220, and a first horizontal optical waveguide 300 may be provided. have. The substrate 100 may comprise a semiconductor material. For example, the substrate 100 may be a silicon substrate.

제1 클래드 막(210)은 기판(100) 상에 제공될 수 있다. 제2 클래드 막(220)은 제1 클래드 막(210) 상에 제공될 수 있다. 제1 및 제2 클래드 막들(210, 220)은 유전 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 클래드 막들(210, 220)은 실리콘 산화물(예를 들어, SiO2)를 포함할 수 있다. The first clad film 210 may be provided on the substrate 100. The second clad film 220 may be provided on the first clad film 210. The first and second clad films 210 and 220 may include a dielectric material. For example, the first and second clad films 210 and 220 may comprise silicon oxide (e.g., SiO2 ) .

제1 수평 광 도파로(300)는 제1 클래드 막(210)과 제2 클래드 막(220) 사이에 배치될 수 있다. 제1 수평 광 도파로(300)는 제1 및 제2 클래드 막들(210, 220)보다 큰 굴절률을 가질 수 있다. 예를 들어, 제1 수평 광 도파로(300)는 실리콘 질화물(예를 들어, SiN) 또는 실리콘 산질화물(예를 들어, SiON)을 포함할 수 있다. The first horizontal optical waveguide 300 may be disposed between the first clad layer 210 and the second clad layer 220. The first horizontal optical waveguide 300 may have a higher refractive index than the first and second clad films 210 and 220. For example, the first horizontal optical waveguide 300 may comprise silicon nitride (e.g., SiN) or silicon oxynitride (e.g., SiON).

제1 수평 광 도파로(300)는 기판(100)에 평행할 수 있다. 제1 수평 광 도파로(300)는 기판(100)의 상면에 평행한 서로 다른 방향들로 연장하는 제1 부분(310) 및 제2 부분(320)을 포함할 수 있다. 제1 부분(310)은 기판(100)의 상면에 평행한 제1 방향(D1)으로 연장할 수 있고, 제2 부분(320)은 상기 제1 방향(D1)에 교차하되 상기 기판(100)의 상면에 평행한 제2 방향(D2)으로 연장할 수 있다. 예를 들어, 제1 및 제2 부분들(310, 320)은 서로 수직할 수 있다. The first horizontal optical waveguide 300 may be parallel to the substrate 100. The first horizontal optical waveguide 300 may include a first portion 310 and a second portion 320 extending in different directions parallel to the upper surface of the substrate 100. The first portion 310 may extend in a first direction D1 parallel to the top surface of the substrate 100 and the second portion 320 may extend in the first direction D1, In a second direction D2 parallel to the top surface of the substrate. For example, the first and second portions 310, 320 may be perpendicular to each other.

제1 부분(310)과 제2 부분(320)의 교차 부분에 거울 영역(330)이 제공될 수 있다. 상기 교차 부분은 제1 수평 광 도파로(300)가 꺾이는 부분일 수 있다. 거울 영역(330)은 제1 부분(310)의 측면 및 제2 부분(320)의 측면과 교차하는 면일 수 있다. 예를 들어, 평면적 관점에서, 거울 영역(330)은 제1 부분(310)의 측면 및 제2 부분(320)의 측면으로부터 45 도(°) 경사질 수 있다. 거울 영역(330)은 제1 부분(310)(또는 제2 부분(320)) 내부를 진행하는 광을 반사하여, 상기 광을 제2 부분(320)(또는 제1 부분(310))에 제공할 수 있다. 다른 예시적인 실시예들에서, 상기 제1 및 제2 부분들(310, 320)은 곡선 형태를 갖는 곡선 도파로(bending waveguide)(미도시)에 의해 서로 연결될 수 있다. A mirror region 330 may be provided at the intersection of the first portion 310 and the second portion 320. The crossing portion may be a portion where the first horizontal optical waveguide 300 is bent. The mirror region 330 may be a side intersecting the side of the first portion 310 and the side of the second portion 320. For example, in a planar view, the mirror region 330 may be inclined 45 degrees from the side of the first portion 310 and the side of the second portion 320. The mirror region 330 reflects light traveling within the first portion 310 (or second portion 320) and provides the light to the second portion 320 (or first portion 310) can do. In other exemplary embodiments, the first and second portions 310 and 320 may be connected to each other by a curved waveguide (not shown).

일반적으로, 서로 다른 광 집적회로 칩들의 광 연결은 상기 광 집적회로 칩들을 서로 접합하는 방법에 의해 이루어질 수 있다. 광 집적회로 칩들의 직접 접합하는 방식은 광 집적회로 칩들을 배치하는 자유도가 낮으므로, 다층 구조(즉, 광 집적회로 칩들이 적층된 구조)를 갖는 3차원 광 집적회로 모듈을 형성하기 어렵다.Generally, optical connection of different optical integrated circuit chips can be achieved by a method of bonding the optical integrated circuit chips to each other. Since the direct bonding method of optical integrated circuit chips has a low degree of freedom in disposing the optical integrated circuit chips, it is difficult to form a three-dimensional optical integrated circuit module having a multilayer structure (i.e., a structure in which optical integrated circuit chips are stacked).

본 발명의 개념에 따른 제1 광 도파로 칩(10)은 서로 다른 광 집적회로 칩들(미도시)을 서로 광 연결시킬 수 있다. 제1 광 도파로 칩(10)을 이용한 경우, 광 집적회로 칩들을 자유롭게 배치할 수 있다. 따라서, 다양한 구조를 갖는 3차원 광 집적회로 모듈이 제공될 수 있다. The first optical waveguide chip 10 according to the concept of the present invention can optically connect different optical integrated circuit chips (not shown) to each other. When the first optical waveguide chip 10 is used, the optical integrated circuit chips can be freely arranged. Therefore, a three-dimensional optical integrated circuit module having various structures can be provided.

도 2는 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다. 설명의 간결함을 위해, 도 1을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다. 2 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention. For brevity of description, substantially the same contents as those described with reference to Fig. 1 may not be described.

도 2를 참조하면, 제2 광 도파로 칩(11) 및 제1 광 집적회로 칩(20)을 포함하는 3차원 광 집적회로 모듈(1)이 제공될 수 있다. 제2 광 도파로 칩(11)은 제1 광 집적회로 칩(20) 상에 제공될 수 있다. 제2 광 도파로 칩(11)과 제1 광 집적회로 칩(20)은 서로 교차하도록 배치될 수 있다. 예를 들어, 제1 광 집적회로 칩(20)은 제1 방향(D1)으로 연장할 수 있고, 제2 광 도파로 칩들(11)은 상기 제1 방향(D1)에 교차하는 제3 방향(D3)으로 연장할 수 있다. 예를 들어, 제2 광 도파로 칩(11)과 제1 광 집적회로 칩(20)은 서로 수직할 수 있다.2, a three-dimensional optical integrated circuit module 1 including a second optical waveguide chip 11 and a first optical integrated circuit chip 20 may be provided. The second optical waveguide chip 11 may be provided on the first optical integrated circuit chip 20. [ The second optical waveguide chip 11 and the first optical integrated circuit chip 20 may be arranged to intersect with each other. For example, the first optical integrated circuit chip 20 may extend in the first direction D1, and the second optical waveguide chips 11 may extend in the third direction D3 intersecting the first direction D1. ). For example, the second optical waveguide chip 11 and the first optical integrated circuit chip 20 may be perpendicular to each other.

제2 광 도파로 칩(11)은 기판(100), 제1 클래드 막(210), 제2 클래드 막(220), 및 복수의 제1 수평 광 도파로들(300)을 포함할 수 있다. 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)은 각각 도 1을 참조하여 설명된 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)과 실질적으로 동일할 수 있다. 복수의 제1 수평 광 도파로들(300)의 각각은 도 1을 참조하여 설명된 제1 수평 광 도파로(300)와 실질적으로 동일한 형상을 가질 수 있다.The second optical waveguide chip 11 may include a substrate 100, a first cladding layer 210, a second cladding layer 220, and a plurality of first horizontal optical waveguides 300. The substrate 100, the first clad film 210 and the second clad film 220 are formed on the substrate 100, the first clad film 210, and the second clad film 220 ). ≪ / RTI > Each of the plurality of first horizontal optical waveguides 300 may have substantially the same shape as the first horizontal optical waveguide 300 described with reference to FIG.

복수의 제1 수평 광 도파로들(300)은 기판(100)의 상면에 평행한 방향으로 서로 이격될 수 있다. 복수의 제1 수평 광 도파로들(300)의 제1 부분들(310)은 서로 평행할 수 있다. 예를 들어, 복수의 제1 수평 광 도파로들(300)의 제1 부분들(310)은 기판(100)의 상면에 평행한 제3 방향(D3)으로 연장할 수 있다. 복수의 제1 수평 광 도파로들(300)의 제2 부분들(320)은 서로 평행할 수 있다. 예를 들어, 복수의 제1 수평 광 도파로들(300)의 제2 부분들(320)은 제3 방향(D3)에 교차하되 기판(100)의 상면에 평행한 제2 방향(D2)으로 연장할 수 있다. 복수의 제1 수평 광 도파로들(300)이 두 개의 제1 수평 광 도파로들(300)을 포함하는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예시적인 실시예들에서, 복수의 제1 수평 광 도파로들(300)은 3개 이상의 제1 수평 광 도파로들(300)을 포함할 수 있다. The plurality of first horizontal optical waveguides 300 may be spaced from each other in a direction parallel to the upper surface of the substrate 100. The first portions 310 of the plurality of first horizontal optical waveguides 300 may be parallel to each other. For example, the first portions 310 of the plurality of first horizontal optical waveguides 300 may extend in a third direction D3 parallel to the upper surface of the substrate 100. [ The second portions 320 of the plurality of first horizontal optical waveguides 300 may be parallel to each other. For example, the second portions 320 of the plurality of first horizontal optical waveguides 300 may extend in the second direction D2 parallel to the upper surface of the substrate 100 in the third direction D3. can do. Although a plurality of first horizontal optical waveguides 300 are shown as including two first horizontal optical waveguides 300, this is an exemplary one. In other exemplary embodiments, the plurality of first horizontal optical waveguides 300 may include three or more first horizontal optical waveguides 300.

제1 광 집적회로 칩(20)은 기판(1100), 패시베이션 막(1200), 발광 소자(1300), 및 수광 소자(1400)를 포함할 수 있다. 제1 광 집적회로 칩(20)의 기판(1100)은 제2 광 도파로 칩(11)의 기판(100)에 교차하게 배치될 수 있다. 예를 들어, 제1 광 집적회로 칩(20)의 기판(1100)은 제1 방향(D1)으로 연장할 수 있고, 제2 광 도파로 칩(11)의 기판(100)은 상기 제1 방향(D1)에 교차하는 제3 방향(D3)으로 연장할 수 있다. 예를 들어, 제1 광 집적회로 칩(20)의 기판(1100)과 제2 광 도파로 칩(11)의 기판(100)은 서로 수직할 수 있다.The first optical integrated circuit chip 20 may include a substrate 1100, a passivation film 1200, a light emitting element 1300, and a light receiving element 1400. The substrate 1100 of the first optical integrated circuit chip 20 may be disposed to cross the substrate 100 of the second optical waveguide chip 11. [ For example, the substrate 1100 of the first optical integrated circuit chip 20 may extend in the first direction D1, and the substrate 100 of the second optical waveguide chip 11 may extend in the first direction D1 in the third direction D3. For example, the substrate 1100 of the first optical integrated circuit chip 20 and the substrate 100 of the second optical waveguide chip 11 may be perpendicular to each other.

기판(1100)은 반도체 물질을 포함할 수 있다. 예를 들어, 기판(1100)은 실리콘 기판일 수 있다. 기판(1100)의 상면에 전자 회로(미도시)가 제공될 수 있다. 예를 들어, 기판(1100)의 상면에 전자 소자들(미도시) 및 상기 전자 소자들을 서로 전기적으로 연결하는 전기적 배선들(미도시)이 제공될 수 있다. The substrate 1100 may comprise a semiconductor material. For example, the substrate 1100 may be a silicon substrate. An electronic circuit (not shown) may be provided on the upper surface of the substrate 1100. For example, on the upper surface of the substrate 1100, electronic elements (not shown) and electrical wires (not shown) for electrically connecting the electronic elements to each other may be provided.

패시베이션 막(1200)은 기판(1100) 상에 제공될 수 있다. 패시베이션 막(1200)은 유전 물질을 포함할 수 있다. 예를 들어, 패시베이션 막(1200)은 실리콘 산화물(예를 들어, SiO2)를 포함할 수 있다. A passivation film 1200 may be provided on the substrate 1100. [ The passivation film 1200 may include a dielectric material. For example, the passivation film 1200 may comprise silicon oxide (e.g., SiO2 ) .

발광 소자(1300)는 패시베이션 막(1200)과 기판(1100) 사이에 배치될 수 있다. 발광 소자(1300)는 전자 회로로부터 전기적 신호를 전달받을 수 있다. 발광 소자(1300)는 상기 전기적 신호를 광 신호로 변환할 수 있다. 예를 들어, 발광 소자(1300)는 수직 캐비티 표면 방출 레이저(Vertical-Cavity Surface-Emitting Laser, VCSEL)를 포함할 수 있다. 발광 소자(1300)는 상기 광 신호를 상기 발광 소자(1300)에 바로 인접한 제1 수평 광 도파로(300)에 제공할 수 있다. The light emitting device 1300 may be disposed between the passivation film 1200 and the substrate 1100. The light emitting device 1300 can receive an electrical signal from the electronic circuit. The light emitting device 1300 may convert the electrical signal into an optical signal. For example, the light emitting device 1300 may include a vertical cavity surface-emitting laser (VCSEL). The light emitting device 1300 may provide the optical signal to the first horizontal optical waveguide 300 immediately adjacent to the light emitting device 1300.

수광 소자(1400)는 패시베이션 막(1200)과 기판(1100) 사이에 배치될 수 있다. 수광 소자(1400)는 발광 소자(1300)로부터 기판(1100)의 상면에 평행한 방향을 따라 이격될 수 있다. 예를 들어, 수광 소자(1400)는 제2 방향(D2)으로 이격될 수 있다. 수광 소자(1400)는 수광 소자(1400)에 바로 인접한 수평 광 도파로(300)로부터 광 신호를 전달받을 수 있다. 수광 소자(1400)는 상기 광 신호를 전기적 신호로 변환할 수 있다. 예를 들어, 수광 소자(1400)는 포토 다이오드를 포함할 수 있다. 수광 소자(1400)는 상기 전기적 신호를 전자 회로에 제공할 수 있다. The light receiving element 1400 may be disposed between the passivation film 1200 and the substrate 1100. [ The light receiving element 1400 may be spaced apart from the light emitting element 1300 in a direction parallel to the upper surface of the substrate 1100. [ For example, the light receiving element 1400 may be spaced apart in the second direction D2. The light receiving element 1400 can receive the optical signal from the horizontal optical waveguide 300 immediately adjacent to the light receiving element 1400. [ The light receiving element 1400 can convert the optical signal into an electrical signal. For example, the light receiving element 1400 may include a photodiode. The light receiving element 1400 may provide the electrical signal to the electronic circuit.

본 발명의 개념에 따른 제1 광 집적회로 칩(20)은 제2 광 도파로 칩(11)에 의해 다른 광 집적회로 칩(미도시)과 광 연결될 수 있다. 이에 따라, 3차원 광 집적회로 모듈이 제공될 수 있다.The first optical integrated circuit chip 20 according to the concept of the present invention can be optically connected to another optical integrated circuit chip (not shown) by the second optical waveguide chip 11. [ Accordingly, a three-dimensional optical integrated circuit module can be provided.

도 3은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다. 설명의 간결함을 위해, 도 1 및 도 2를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.3 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention. For brevity of description, substantially the same contents as those described with reference to Figs. 1 and 2 may not be described.

도 3을 참조하면, 복수의 제2 광 도파로 칩들(11) 및 제2 광 집적회로 칩(21)을 포함하는 3차원 광 집적회로 모듈(2)이 제공될 수 있다. 복수의 제2 광 도파로 칩들(11)은 제2 광 집적회로 칩(21) 상에 제공될 수 있다. 복수의 제2 광 도파로 칩들(11)과 제2 광 집적회로 칩(21)은 서로 교차하도록 배치될 수 있다. 예를 들어, 제2 광 집적회로 칩(21)은 제1 방향(D1)으로 연장할 수 있고, 복수의 제2 광 도파로 칩들(11)은 상기 제1 방향(D1)에 교차하는 제3 방향(D3)으로 연장할 수 있다. 예를 들어, 복수의 제2 광 도파로 칩들(11)과 제2 광 집적회로 칩(21)은 서로 수직할 수 있다. 복수의 제2 광 도파로 칩들(11)은 서로 평행하게 배치될 수 있다. 예를 들어, 복수의 제2 광 도파로 칩들(11)은 제1 및 제3 방향들(D1, D3)에 교차하는 제2 방향(D2)으로 연장하고, 제1 방향(D1)을 따라 서로 이격될 수 있다. 3, a three-dimensional optical integrated circuit module 2 including a plurality of second optical waveguide chips 11 and a second optical integrated circuit chip 21 may be provided. A plurality of second optical waveguide chips 11 may be provided on the second optical integrated circuit chip 21. [ The plurality of second optical waveguide chips 11 and the second optical integrated circuit chip 21 may be arranged to intersect with each other. For example, the second optical integrated circuit chip 21 may extend in the first direction D1, and the plurality of second optical waveguide chips 11 may extend in the third direction crossing the first direction D1 (D3). For example, the plurality of second optical waveguide chips 11 and the second optical integrated circuit chip 21 may be perpendicular to each other. The plurality of second optical waveguide chips 11 may be arranged parallel to each other. For example, the plurality of second optical waveguide chips 11 extend in the second direction D2 intersecting the first and third directions D1 and D3, and are spaced apart from each other along the first direction D1. .

복수의 제2 광 도파로 칩들(11)의 각각은 기판(100), 제1 클래드 막(210), 제2 클래드 막(220), 및 복수의 제1 수평 광 도파로들(300)을 포함할 수 있다. 기판(100), 제1 클래드 막(210), 제2 클래드 막(220)은 도 2를 참조하여 설명된 기판(100), 제1 클래드 막(210), 제2 클래드 막(220)과 실질적으로 동일할 수 있다. 복수의 제1 수평 광 도파로들(300)의 각각은 도 2를 참조하여 설명된 제1 광 도파로(300)와 실질적으로 동일할 수 있다. Each of the plurality of second optical waveguide chips 11 may include a substrate 100, a first clad film 210, a second clad film 220, and a plurality of first horizontal optical waveguides 300 have. The substrate 100, the first clad film 210 and the second clad film 220 are substantially the same as the substrate 100, the first clad film 210 and the second clad film 220 described with reference to FIG. . ≪ / RTI > Each of the plurality of first horizontal optical waveguides 300 may be substantially the same as the first optical waveguide 300 described with reference to FIG.

복수의 제2 광 도파로 칩들(11)은 두 개의 제2 광 도파로 칩들(11)을 포함하는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예시적인 실시예들에서, 복수의 제2 광 도파로 칩들(11)은 세 개 이상의 제2 광 도파로 칩들(11)을 포함할 수 있다.Although the plurality of second optical waveguide chips 11 are shown as including two second optical waveguide chips 11, this is an exemplary one. In other exemplary embodiments, the plurality of second optical waveguide chips 11 may include three or more second optical waveguide chips 11.

제2 광 집적회로 칩(21)은 기판(1100), 패시베이션 막(1200), 복수의 발광 소자들(1300), 및 복수의 수광 소자들(1400)을 포함할 수 있다. 기판(1100), 패시베이션 막(1200), 복수의 발광 소자들(1300)의 각각, 및 복수의 수광 소자들(1400)의 각각은 도 2를 참조하여 설명된 기판(1100), 패시베이션 막(1200), 발광 소자(1300), 및 수광 소자(1400)와 각각 실질적으로 동일할 수 있다. The second optical integrated circuit chip 21 may include a substrate 1100, a passivation film 1200, a plurality of light emitting elements 1300, and a plurality of light receiving elements 1400. Each of the substrate 1100, the passivation film 1200, each of the plurality of light emitting elements 1300, and each of the plurality of light receiving elements 1400 includes the substrate 1100, the passivation film 1200 ), The light emitting element 1300, and the light receiving element 1400, respectively.

제2 광 집적회로 칩(21)의 기판(1100)은 복수의 제2 광 도파로 칩들(11)의 기판들(100)에 교차하게 배치될 수 있다. 예를 들어, 제2 광 집적회로 칩(21)의 기판(1100)은 제1 방향(D1)으로 연장할 수 있고, 복수의 제2 광 도파로 칩들(11)의 기판들(100)은 제3 방향(D3)으로 연장할 수 있다. 예를 들어, 제2 광 집적회로 칩(21)의 기판(1100)과 복수의 제2 광 도파로 칩들(11)의 기판들(100)은 서로 수직할 수 있다. The substrate 1100 of the second optical integrated circuit chip 21 may be disposed to cross the substrates 100 of the plurality of second optical waveguide chips 11. [ For example, the substrate 1100 of the second optical integrated circuit chip 21 may extend in the first direction D1, and the substrates 100 of the plurality of second optical waveguide chips 11 may extend to the third Direction D3. For example, the substrate 1100 of the second optical integrated circuit chip 21 and the substrates 100 of the second optical waveguide chips 11 may be perpendicular to each other.

복수의 발광 소자들(1300)은 각각 복수의 제2 광 도파로 칩들(11)에 광 연결될 수 있다. 복수의 수광 소자들(1400)은 각각 복수의 제2 광 도파로 칩들(11)에 광 연결될 수 있다. 복수의 발광 소자들(1300)의 각각은 전자회로(미도시)로부터 전달된 전기적 신호를 광 신호로 변환하여, 상기 광 신호를 상기 발광 소자(1300)에 바로 인접한 제1 수평 광 도파로(300)에 제공할 수 있다. 복수의 수광 소자들(1400)의 각각은 상기 수광 소자(1400)에 바로 인접한 제1 수평 광 도파로(300)로부터 전달받은 광 신호를 전기적 신호로 변환하여, 상기 전기적 신호를 전자회로에 제공할 수 있다. The plurality of light emitting devices 1300 may be optically connected to the plurality of second optical waveguide chips 11, respectively. The plurality of light receiving elements 1400 may be optically connected to the plurality of second optical waveguide chips 11, respectively. Each of the plurality of light emitting devices 1300 converts an electrical signal transmitted from an electronic circuit (not shown) into an optical signal and transmits the optical signal to the first horizontal optical waveguide 300 immediately adjacent to the light emitting device 1300. [ As shown in FIG. Each of the plurality of light receiving elements 1400 converts an optical signal received from the first horizontal optical waveguide 300 immediately adjacent to the light receiving element 1400 into an electrical signal and provides the electrical signal to the electronic circuit have.

본 발명의 개념에 따른 제2 광 집적회로 칩(21)은 복수의 제2 광 도파로 칩들(11)에 의해 다른 광 집적회로 칩(미도시)과 광 연결될 수 있다. 이에 따라, 3차원 광 집적회로 모듈이 제공될 수 있다.The second optical integrated circuit chip 21 according to the concept of the present invention can be optically connected to another optical integrated circuit chip (not shown) by the plurality of second optical waveguide chips 11. [ Accordingly, a three-dimensional optical integrated circuit module can be provided.

도 4는 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다. 설명의 간결함을 위해, 도 1 및 도 2를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.4 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention. For brevity of description, substantially the same contents as those described with reference to Figs. 1 and 2 may not be described.

도 4를 참조하면, 복수의 제3 광 도파로 칩들(12) 및 제3 광 집적회로 칩(22)을 포함하는 3차원 광 집적회로 모듈(3)이 제공될 수 있다. 복수의 제3 광 도파로 칩들(12)은 제3 광 집적회로 칩(22) 상에 제공될 수 있다. 복수의 제3 광 도파로 칩들(12)은 제3 광 집적회로 칩(22)과 교차하도록 배치될 수 있다. 예를 들어, 제3 광 집적회로 칩(22)은 제1 방향(D1)으로 연장할 수 있고, 복수의 제3 광 도파로 칩들(12)은 상기 제1 방향(D1)에 교차하는 제3 방향(D3)으로 연장할 수 있다. 예를 들어, 복수의 제3 광 도파로 칩들(12)과 제3 광 집적회로 칩(22)는 서로 수직할 수 있다. 복수의 제3 광 도파로 칩들(12)은 서로 평행할 수 있다. 예를 들어, 복수의 제3 광 도파로 칩들(12)은 제1 및 제3 방향들(D1, D3)에 교차하는 제2 방향(D2)으로 연장하고, 제1 방향(D1)을 따라 서로 이격될 수 있다. Referring to Fig. 4, a three-dimensional optical integrated circuit module 3 including a plurality of third optical waveguide chips 12 and a third optical integrated circuit chip 22 may be provided. A plurality of third optical waveguide chips 12 may be provided on the third optical integrated circuit chip 22. [ The plurality of third optical waveguide chips 12 may be arranged to intersect with the third optical integrated circuit chip 22. For example, the third optical integrated circuit chip 22 may extend in the first direction D1, and the plurality of third optical waveguide chips 12 may extend in the third direction crossing the first direction D1 (D3). For example, the plurality of third optical waveguide chips 12 and the third optical integrated circuit chip 22 may be perpendicular to each other. The plurality of third optical waveguide chips 12 may be parallel to each other. For example, the plurality of third optical waveguide chips 12 extend in the second direction D2 intersecting the first and third directions D1 and D3 and are spaced apart from each other along the first direction D1. .

복수의 제3 광 도파로 칩들(12)의 각각은 기판(100), 제1 클래드 막(210), 제2 클래드 막(220), 복수의 제1 수평 광 도파로들(300), 및 복수의 제2 수평 광 도파로들(301)을 포함할 수 있다. 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)은 각각 도 1을 참조하여 설명된 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)과 실질적으로 동일할 수 있다. 복수의 제1 수평 광 도파로들(300)의 각각은 도 1을 참조하여 설명된 제1 광 도파로(300)와 실질적으로 동일할 수 있다. Each of the plurality of third optical waveguide chips 12 includes a substrate 100, a first clad film 210, a second clad film 220, a plurality of first horizontal optical waveguides 300, And two horizontal optical waveguides 301. [ The substrate 100, the first clad film 210 and the second clad film 220 are formed on the substrate 100, the first clad film 210, and the second clad film 220 ). ≪ / RTI > Each of the plurality of first horizontal optical waveguides 300 may be substantially the same as the first optical waveguide 300 described with reference to FIG.

복수의 제2 수평 광 도파로들(301)은 복수의 제3 광 도파로 칩들(12)의 각각의 기판(100)에 평행할 수 있다. 예를 들어, 복수의 제2 수평 광 도파로들(301)은 제3 방향(D3)으로 연장할 수 있다. 복수의 제2 수평 광 도파로들(301)은 제1 클래드 막(210) 제2 클래드 막(220) 사이에 배치될 수 있다. 복수의 제2 수평 광 도파로들(301)은 복수의 제3 광 도파로 칩들(12)의 각각의 내에서 기판(100)의 상면에 평행한 방향을 따라 서로 이격될 수 있다. 예를 들어, 복수의 제2 수평 광 도파로들(301)은 복수의 제3 광 도파로 칩들(12)의 각각 내에서 제2 방향(D2)을 따라 서로 이격될 수 있다. The plurality of second horizontal optical waveguides 301 may be parallel to the respective substrates 100 of the plurality of third optical waveguide chips 12. For example, the plurality of second horizontal optical waveguides 301 may extend in the third direction D3. A plurality of second horizontal optical waveguides 301 may be disposed between the first clad layer 210 and the second clad layer 220. The plurality of second horizontal optical waveguides 301 may be spaced from each other along a direction parallel to the upper surface of the substrate 100 in each of the plurality of third optical waveguide chips 12. [ For example, the plurality of second horizontal optical waveguides 301 may be spaced from each other along the second direction D2 within each of the plurality of third optical waveguide chips 12. [

복수의 제3 광 도파로 칩들(12)은 두 개의 제3 광 도파로 칩들(12)을 포함하는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예시적인 실시예들에서, 복수의 제3 광 도파로 칩들(12)은 세 개 이상의 제3 광 도파로 칩들(12)을 포함할 수 있다.Although the plurality of third optical waveguide chips 12 are shown as including two third optical waveguide chips 12, this is exemplary. In other exemplary embodiments, the plurality of third optical waveguide chips 12 may include three or more third optical waveguide chips 12.

제3 광 집적회로 칩(22)은 기판(1100), 패시베이션 막(1200), 복수의 발광 소자들(1300), 및 복수의 수광 소자들(1400)를 포함할 수 있다. 기판(1100), 패시베이션 막(1200), 복수의 발광 소자들(1300)의 각각, 및 복수의 수광 소자들(1400)의 각각은 도 2를 참조하여 설명된 기판(1100), 패시베이션 막(1200), 발광 소자(1300), 및 수광 소자(1400)와 각각 실질적으로 동일할 수 있다. The third optical integrated circuit chip 22 may include a substrate 1100, a passivation film 1200, a plurality of light emitting elements 1300, and a plurality of light receiving elements 1400. Each of the substrate 1100, the passivation film 1200, each of the plurality of light emitting elements 1300, and each of the plurality of light receiving elements 1400 includes the substrate 1100, the passivation film 1200 ), The light emitting element 1300, and the light receiving element 1400, respectively.

제3 광 집적회로 칩(22)의 기판(1100)은 복수의 제3 광 도파로 칩들(12)의 기판들(100)에 교차하게 배치될 수 있다. 예를 들어, 제3 광 집적회로 칩(22)의 기판(1100)은 제1 방향(D1)으로 연장할 수 있고, 복수의 제3 광 도파로 칩들(12)의 기판들(100)은 제3 방향(D3)으로 연장할 수 있다. 예를 들어, 제3 광 집적회로 칩(22)의 기판(1100)과 복수의 제3 광 도파로 칩들(12)의 기판들(100)은 서로 수직할 수 있다. The substrate 1100 of the third optical integrated circuit chip 22 may be disposed to cross the substrates 100 of the plurality of third optical waveguide chips 12. [ For example, the substrate 1100 of the third optical integrated circuit chip 22 may extend in the first direction D1, and the substrates 100 of the plurality of third optical waveguide chips 12 may extend to the third Direction D3. For example, the substrate 1100 of the third optical integrated circuit chip 22 and the substrates 100 of the third optical waveguide chips 12 may be perpendicular to each other.

복수의 발광 소자들(1300)은 각각 복수의 제3 광 도파로 칩들(12)에 광 연결될 수 있다. 복수의 발광 소자들(1300)의 각각은 전자회로(미도시)로부터 전달된 전기적 신호를 광 신호로 변환하여, 상기 광 신호를 상기 발광 소자(1300)에 바로 인접한 제1 및 제2 수평 광 도파로들(300, 310)에 제공할 수 있다. The plurality of light emitting devices 1300 may be optically connected to a plurality of third optical waveguide chips 12, respectively. Each of the plurality of light emitting devices 1300 converts an electrical signal transmitted from an electronic circuit (not shown) into an optical signal and outputs the optical signal to the first and second horizontal optical waveguides (300, 310).

복수의 수광 소자들(1400)은 각각 복수의 제3 광 도파로 칩들(12)에 광 연결될 수 있다. 복수의 수광 소자들(1400)의 각각은 상기 수광 소자(1400)에 바로 인접한 제1 수평 광 도파로(300)로부터 전달받은 광 신호를 전기적 신호로 변환하여, 상기 전기적 신호를 전자회로에 제공할 수 있다. The plurality of light receiving elements 1400 may be optically connected to the plurality of third optical waveguide chips 12, respectively. Each of the plurality of light receiving elements 1400 converts an optical signal received from the first horizontal optical waveguide 300 immediately adjacent to the light receiving element 1400 into an electrical signal and provides the electrical signal to the electronic circuit have.

본 발명의 개념에 따른 제3 광 집적회로 칩(22)은 복수의 제3 광 도파로 칩들(12)에 의해 다른 광 집적회로 칩(미도시)과 광 연결될 수 있다. 이에 따라, 3차원 광 집적회로 모듈이 제공될 수 있다.The third optical integrated circuit chip 22 according to the concept of the present invention can be optically connected to another optical integrated circuit chip (not shown) by the plurality of third optical waveguide chips 12. [ Accordingly, a three-dimensional optical integrated circuit module can be provided.

도 5는 본 발명의 예시적인 실시예들에 따른 광 도파로 칩의 사시도이다. 설명의 간결함을 위해, 도 1를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.5 is a perspective view of an optical waveguide chip according to exemplary embodiments of the present invention. For brevity of description, substantially the same contents as those described with reference to Fig. 1 may not be described.

도 5를 참조하면, 기판(100), 제1 클래드 막(210), 제2 클래드 막(220), 제3 수평 광 도파로(302)를 포함하는 제4 광 도파로 칩(13)이 제공될 수 있다. 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)은 각각 도 1을 참조하여 설명된 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)과 실질적으로 동일할 수 있다.5, a fourth optical waveguide chip 13 including a substrate 100, a first clad film 210, a second clad film 220, and a third horizontal optical waveguide 302 may be provided. have. The substrate 100, the first clad film 210 and the second clad film 220 are formed on the substrate 100, the first clad film 210, and the second clad film 220 ). ≪ / RTI >

제3 수평 광 도파로(302)는 제1 및 제2 클래드 막들(210, 220) 사이에 배치될 수 있다. 제3 수평 광 도파로(302)는 제1 및 제2 클래드 막들(210, 220)보다 큰 굴절률을 가질 수 있다. 예를 들어, 제3 수평 광 도파로(302)는 실리콘 질화물(예를 들어, SiN) 또는 실리콘 산질화물(예를 들어, SiON)을 포함할 수 있다. The third horizontal optical waveguide 302 may be disposed between the first and second clad films 210 and 220. The third horizontal optical waveguide 302 may have a larger refractive index than the first and second clad films 210 and 220. For example, the third horizontal optical waveguide 302 may comprise silicon nitride (e.g., SiN) or silicon oxynitride (e.g., SiON).

제3 수평 광 도파로(302)는 기판(100)에 평행할 수 있다. 제3 수평 광 도파로(302)는 기판(100)의 상면에 평행한 서로 다른 방향들로 연장하는 한 쌍의 제1 부분들(310) 및 제2 부분(320)을 포함할 수 있다. 한 쌍의 제1 부분들(310)은 제2 부분(320)의 양 단부들로부터 제1 방향(D1)으로 연장할 수 있다. 제2 부분(320)은 상기 제1 방향(D1)에 교차하되 상기 기판(100)의 상면에 평행한 제2 방향(D2)으로 연장할 수 있다. 예를 들어, 제1 및 제2 부분들(310, 320)은 서로 수직할 수 있다. 제3 수평 광 도파로(302)의 양 단면들(end surfaces)은 제3 광 도파로 칩(13)의 일 측면에서 노출될 수 있다. The third horizontal optical waveguide 302 may be parallel to the substrate 100. The third horizontal optical waveguide 302 may include a pair of first portions 310 and a second portion 320 extending in different directions parallel to the upper surface of the substrate 100. A pair of first portions 310 may extend from both ends of the second portion 320 in a first direction D1. The second portion 320 may extend in a second direction D2 parallel to the top surface of the substrate 100 in the first direction D1. For example, the first and second portions 310, 320 may be perpendicular to each other. The end surfaces of the third horizontal optical waveguide 302 can be exposed at one side of the third optical waveguide chip 13. [

한 쌍의 제1 부분들(310)과 제2 부분(320)의 교차 부분들에 거울 영역들(330)이 제공될 수 있다. 거울 영역들(330)의 각각은 도 1을 참조하여 설명된 거울 영역(330)과 실질적으로 동일할 수 있다. Mirror areas 330 may be provided at intersections of a first portion 310 and a second portion 320 of the pair. Each of the mirror areas 330 may be substantially the same as the mirror area 330 described with reference to FIG.

도 6은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 사시도이다. 설명의 간결함을 위해, 도 1, 도 2, 및 도 5를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.6 is a perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention. For brevity of description, substantially the same contents as those described with reference to Figs. 1, 2, and 5 may not be described.

도 6을 참조하면, 복수의 제4 광 도파로 칩들(13) 및 제4 광 집적회로 칩(23)을 포함하는 3차원 광 집적회로 모듈(4)이 제공될 수 있다. 복수의 제4 광 도파로 칩들(13)은 제4 광 집적회로 칩(23) 상에 제공될 수 있다. 복수의 제4 광 도파로 칩들(13)은 제4 광 집적회로 칩(23)과 교차하도록 배치될 수 있다. 예를 들어, 제4 광 집적회로 칩(23)은 제1 방향(D1)으로 연장할 수 있고, 복수의 제4 광 도파로 칩들(13)은 상기 제1 방향(D1)에 교차하는 제3 방향(D3)으로 연장할 수 있다. 예를 들어, 복수의 제4 광 도파로 칩들(13)과 제4 광 집적회로 칩(23)은 서로 수직할 수 있다. 복수의 제4 광 도파로 칩들(13)은 서로 평행할 수 있다. 예를 들어, 복수의 제4 광 도파로 칩들(13)은 제1 및 제3 방향들(D1, D3)에 교차하는 제2 방향(D2)으로 연장하고, 제1 방향(D1)을 따라 서로 이격될 수 있다. Referring to FIG. 6, a three-dimensional optical integrated circuit module 4 including a plurality of fourth optical waveguide chips 13 and a fourth optical integrated circuit chip 23 may be provided. A plurality of fourth optical waveguide chips 13 may be provided on the fourth optical integrated circuit chip 23. [ The plurality of fourth optical waveguide chips 13 may be disposed so as to intersect with the fourth optical integrated circuit chip 23. For example, the fourth optical integrated circuit chip 23 may extend in the first direction D1, and the plurality of fourth optical waveguide chips 13 may extend in the third direction crossing the first direction D1 (D3). For example, the plurality of fourth optical waveguide chips 13 and the fourth optical integrated circuit chip 23 may be perpendicular to each other. The plurality of fourth optical waveguide chips 13 may be parallel to each other. For example, the plurality of fourth optical waveguide chips 13 extend in the second direction D2 intersecting the first and third directions D1 and D3 and are spaced apart from each other along the first direction D1. .

복수의 제4 광 도파로 칩들(13)의 각각은 기판(100), 제1 클래드 막(210), 제2 클래드 막(220), 및 복수의 제3 수평 광 도파로들(302)을 포함할 수 있다. 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)은 각각 도 1을 참조하여 설명된 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)과 실질적으로 동일할 수 있다. Each of the plurality of fourth optical waveguide chips 13 may include a substrate 100, a first clad film 210, a second clad film 220, and a plurality of third horizontal optical waveguides 302 have. The substrate 100, the first clad film 210 and the second clad film 220 are formed on the substrate 100, the first clad film 210, and the second clad film 220 ). ≪ / RTI >

복수의 제3 수평 광 도파로들(302)은 기판(100)의 상면에 평행한 방향으로 서로 이격될 수 있다. 복수의 제3 수평 광 도파로들(302)의 각각은 도 5를 참조하여 설명된 제3 수평 광 도파로(302)와 실질적으로 동일할 수 있다. 복수의 제3 수평 광 도파로들(302)은 두 개의 제3 수평 광 도파로들(302)을 포함하는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예시적인 실시예들에서, 복수의 제3 수평 광 도파로들(302)은 3개 이상의 제3 수평 광 도파로들(302)을 포함할 수 있다. The plurality of third horizontal optical waveguides 302 may be spaced from each other in a direction parallel to the upper surface of the substrate 100. Each of the plurality of third horizontal optical waveguides 302 may be substantially the same as the third horizontal optical waveguide 302 described with reference to FIG. The plurality of third horizontal optical waveguides 302 is shown as including two third horizontal optical waveguides 302, but this is exemplary. In other exemplary embodiments, the plurality of third horizontal optical waveguides 302 may include three or more third horizontal optical waveguides 302.

복수의 제4 광 도파로 칩들(13)은 두 개의 제4 광 도파로 칩들(13)을 포함하는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예시적인 실시예들에서, 복수의 제4 광 도파로 칩들(13)은 세 개 이상의 제4 광 도파로 칩들(13)을 포함할 수 있다.Although the plurality of fourth optical waveguide chips 13 are shown as including two fourth optical waveguide chips 13, this is an exemplary one. In other exemplary embodiments, the plurality of fourth optical waveguide chips 13 may include three or more fourth optical waveguide chips 13.

제4 광 집적회로 칩(23)은 기판(1100), 패시베이션 막(1200), 복수의 발광 소자들(1300), 및 복수의 수광 소자들(1400)를 포함할 수 있다. 기판(1100), 패시베이션 막(1200), 복수의 발광 소자들(1300)의 각각, 및 복수의 수광 소자들(1400)의 각각은 도 2를 참조하여 설명된 기판(1100), 패시베이션 막(1200), 발광 소자(1300), 및 수광 소자(1400)와 각각 실질적으로 동일할 수 있다. The fourth optical integrated circuit chip 23 may include a substrate 1100, a passivation film 1200, a plurality of light emitting elements 1300, and a plurality of light receiving elements 1400. Each of the substrate 1100, the passivation film 1200, each of the plurality of light emitting elements 1300, and each of the plurality of light receiving elements 1400 includes the substrate 1100, the passivation film 1200 ), The light emitting element 1300, and the light receiving element 1400, respectively.

제4 광 집적회로 칩(23)의 기판(1100)은 제4 광 도파로 칩(13)의 기판(100)에 교차하게 배치될 수 있다. 예를 들어, 제4 광 집적회로 칩(23)의 기판(1100)은 제1 방향(D1)으로 연장할 수 있고, 제4 광 도파로 칩(13)의 기판(100)은 제3 방향(D3)으로 연장할 수 있다. 예를 들어, 제4 광 집적회로 칩(23)의 기판(1100)과 제4 광 도파로 칩(13)의 기판(100)은 서로 수직할 수 있다. The substrate 1100 of the fourth optical integrated circuit chip 23 may be disposed to cross the substrate 100 of the fourth optical waveguide chip 13. [ For example, the substrate 1100 of the fourth optical integrated circuit chip 23 may extend in the first direction D1, and the substrate 100 of the fourth optical waveguide chip 13 may extend in the third direction D3 ). For example, the substrate 1100 of the fourth optical integrated circuit chip 23 and the substrate 100 of the fourth optical waveguide chip 13 may be perpendicular to each other.

전자회로들(미도시)이 제4 광 집적회로 칩(23)의 기판(1100) 상에 제공될 수 있다. 예시적인 실시예들에서, 전자회로들의 각각은 발광 소자(1300) 및 수광 소자(1400)에 전기적으로 연결될 수 있다. 포함할 수 있다. 발광 소자들(1300)의 각각은 전자회로로부터 전달된 전기적 신호를 광 신호로 변환하여, 상기 광 신호를 복수의 발광 소자들(1300)의 각각에 바로 인접한 제3 수평 광 도파로(302)에 제공할 수 있다. 복수의 수광 소자들(1400)의 각각은 상기 수광 소자(1400)에 바로 인접한 제3 수평 광 도파로(302)로부터 전달받은 광 신호를 전기적 신호로 변환하여, 상기 전기적 신호를 전자회로에 제공할 수 있다. Electronic circuits (not shown) may be provided on the substrate 1100 of the fourth optical integrated circuit chip 23. In the exemplary embodiments, each of the electronic circuits may be electrically connected to the light emitting element 1300 and the light receiving element 1400. . Each of the light emitting devices 1300 converts an electrical signal transmitted from an electronic circuit into an optical signal and provides the optical signal to a third horizontal optical waveguide 302 immediately adjacent to each of the plurality of light emitting devices 1300 can do. Each of the plurality of light receiving elements 1400 can convert the optical signal received from the third horizontal optical waveguide 302 immediately adjacent to the light receiving element 1400 into an electrical signal and provide the electrical signal to the electronic circuit have.

본 발명의 개념에 따른 제4 광 집적회로 칩(23) 내의 발광 및 수광 소자들(1300, 1400)은 복수의 제4 광 도파로 칩들(13)에 의해 서로 광 연결될 수 있다. 이에 따라, 3차원 광 집적회로 모듈이 제공될 수 있다.The light emitting and receiving elements 1300 and 1400 in the fourth optical integrated circuit chip 23 according to the concept of the present invention can be optically connected to each other by the plurality of fourth optical waveguide chips 13. [ Accordingly, a three-dimensional optical integrated circuit module can be provided.

도 7은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 분해 사시도이다. 설명의 간결함을 위해, 도 4 및 도 5를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.7 is an exploded perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention. For brevity of description, substantially the same contents as those described with reference to Figs. 4 and 5 may not be described.

도 4, 도 5, 및 도 7을 참조하면, 복수의 제4 광 도파로 칩들(13) 및 3차원 광 집적회로 모듈(3)을 포함하는 3차원 광 집적회로 모듈(5)이 제공될 수 있다. 복수의 제4 광 도파로 칩들(13)의 각각은 도 5를 참조하여 설명된 제4 광 도파로 칩(13)과 실질적으로 동일할 수 있다. 3차원 광 집적회로 모듈(3)은 도 4를 참조하여 설명된 3차원 광 집적회로 모듈(3)과 실질적으로 동일할 수 있다.4, 5, and 7, a three-dimensional optical integrated circuit module 5 including a plurality of fourth optical waveguide chips 13 and a three-dimensional optical integrated circuit module 3 may be provided . Each of the plurality of fourth optical waveguide chips 13 may be substantially the same as the fourth optical waveguide chip 13 described with reference to Fig. The three-dimensional optical integrated circuit module 3 may be substantially the same as the three-dimensional optical integrated circuit module 3 described with reference to Fig.

복수의 제4 광 도파로 칩들(13)의 각각의 제3 수평 광 도파로(도 5의 302)는 3차원 광 집적회로 모듈(3) 내의 제1 및 제2 수평 광 도파로들(도 4의 300, 301)에 광 정렬될 수 있다. 예를 들어, 상기 제3 수평 광 도파로(도 5의 302)는 상기 제1 및 제2 수평 광 도파로들(도 4의 300, 301)에 직접 접할 수 있다. 이에 따라, 복수의 제4 광 도파로 칩들(13)의 각각의 제3 수평 광 도파로(도 5의 302)는, 상기 제3 수평 광 도파로(도 5의 302)에 바로 인접한 제1 수평 광 도파로(도 4의 300) 또는 제2 수평 광 도파로(도 4의 301)와 광 신호를 교환할 수 있다. 5) of each of the plurality of fourth optical waveguide chips 13 is connected to the first and second horizontal optical waveguides 300, 300 of FIG. 4 in the three-dimensional optical integrated circuit module 3, Lt; RTI ID = 0.0 > 301 < / RTI > For example, the third horizontal optical waveguide (302 in FIG. 5) may be in direct contact with the first and second horizontal optical waveguides (300 and 301 in FIG. 4). 5) 302 of each of the plurality of fourth optical waveguide chips 13 is connected to the first horizontal optical waveguide (FIG. 5) immediately adjacent to the third horizontal optical waveguide (302 of FIG. 5) (300 in Fig. 4) or the second horizontal optical waveguide (301 in Fig. 4).

본 발명의 개념에 따른 3차원 광 집적회로 모듈(3) 내의 발광 및 수광 소자들(1300, 1400)은 복수의 제4 광 도파로 칩들(13)에 의해 서로 광 연결될 수 있다. 이에 따라, 3차원 광 집적회로 모듈이 제공될 수 있다.The light emitting and receiving elements 1300 and 1400 in the three-dimensional optical integrated circuit module 3 according to the concept of the present invention can be optically connected to each other by the plurality of fourth optical waveguide chips 13. [ Accordingly, a three-dimensional optical integrated circuit module can be provided.

도 8은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 분해 사시도이다. 도 9 및 도 10은 도 8의 광 집적회로 칩들의 사시도들이다. 설명의 간결함을 위해, 도 1, 도 2, 도 4, 및 도 5를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.8 is an exploded perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention. Figs. 9 and 10 are perspective views of the optical integrated circuit chips of Fig. For brevity of description, substantially the same contents as those described with reference to Figs. 1, 2, 4, and 5 may not be described.

도 8을 참조하면, 복수의 제4 광 도파로 칩들(13), 복수의 제5 광 도파로 칩들(14), 복수의 제5 광 집적회로 칩들(24), 및 복수의 제6 광 집적회로 칩들(25)을 포함하는 3차원 광 집적회로 모듈(6)이 제공될 수 있다. 복수의 제4 및 제5 광 도파로 칩들(13, 14)은 복수의 제5 및 제6 광 집적회로 칩들(24, 25)의 측면 상에 제공될 수 있다. 복수의 제4 및 제5 광 도파로 칩들(13, 14)은 복수의 제5 및 제6 광 집적회로 칩들(24, 25)과 교차하도록 배치될 수 있다. 예를 들어, 복수의 제4 및 제5 광 도파로 칩들(13, 14)은 제3 방향(D3)으로 연장할 수 있고, 복수의 제5 및 제6 광 집적회로 칩들(24, 25)은 상기 제3 방향(D3)에 교차하는 제2 방향(D2)으로 연장할 수 있다. 예를 들어, 복수의 제4 및 제5 광 도파로 칩들(13, 14)과 복수의 제5 및 제6 광 집적회로 칩들(24, 25)은 서로 수직할 수 있다. 8, a plurality of fourth optical waveguide chips 13, a plurality of fifth optical waveguide chips 14, a plurality of fifth optical integrated circuit chips 24, and a plurality of sixth optical integrated circuit chips ( Dimensional optical integrated circuit module 6 including the three-dimensional optical integrated circuit module 25 may be provided. A plurality of fourth and fifth optical waveguide chips 13 and 14 may be provided on the sides of the plurality of fifth and sixth optical integrated circuit chips 24 and 25. [ The plurality of fourth and fifth optical waveguide chips 13 and 14 may be disposed so as to intersect with the plurality of fifth and sixth optical integrated circuit chips 24 and 25. [ For example, the fourth and fifth optical waveguide chips 13 and 14 may extend in the third direction D3, and the plurality of fifth and sixth optical integrated circuit chips 24 and 25 may extend in the third direction D3. And may extend in a second direction D2 that intersects the third direction D3. For example, the plurality of fourth and fifth optical waveguide chips 13 and 14 and the plurality of fifth and sixth optical integrated circuit chips 24 and 25 may be perpendicular to each other.

복수의 제4 광 도파로 칩들(13)의 각각은 도 5를 참조하여 설명된 제4 광 도파로 칩(도 5의 13)과 실질적으로 동일할 수 있다.Each of the plurality of fourth optical waveguide chips 13 may be substantially the same as the fourth optical waveguide chip 13 (FIG. 5) described with reference to FIG.

복수의 제5 광 도파로 칩들(14)은 기판(100), 제1 클래드 막(210), 제2 클래드 막(220), 및 제2 수평 광 도파로(301)를 포함할 수 있다. 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)은 각각 도 1을 참조하여 설명된 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)과 실질적으로 동일할 수 있다. 제2 수평 광 도파로(301)는 도 4를 참조하여 설명된 제2 수평 광 도파로(도 4의 301)와 실질적으로 동일할 수 있다.The plurality of fifth optical waveguide chips 14 may include a substrate 100, a first clad film 210, a second clad film 220, and a second horizontal optical waveguide 301. The substrate 100, the first clad film 210 and the second clad film 220 are formed on the substrate 100, the first clad film 210, and the second clad film 220 ). ≪ / RTI > The second horizontal optical waveguide 301 may be substantially the same as the second horizontal optical waveguide 301 (FIG. 4) described with reference to FIG.

도 9를 참조하면, 제5 광 집적회로 칩(24)은 기판(2100), 제1 클래드 막(2210), 제2 클래드 막(2220), 복수의 수평 광 도파로들(303), 제1 광 소자(410), 복수의 제2 광 소자들(420), 및 제3 광 소자(430)을 포함할 수 있다. 기판(2100), 제1 클래드 막(2210), 및 제2 클래드 막(2220)은 도 1을 참조하여 설명된 기판(도 1의 100), 제1 클래드 막(도 1의 210), 및 제2 클래드 막(도 1의 220)과 실질적으로 동일할 수 있다. 9, the fifth optical integrated circuit chip 24 includes a substrate 2100, a first clad film 2210, a second clad film 2220, a plurality of horizontal optical waveguides 303, Device 410, a plurality of second optical devices 420, and a third optical device 430. The substrate 2100, the first clad film 2210, and the second clad film 2220 are formed on the substrate (100 in FIG. 1), the first clad film (210 in FIG. 1) 2 clad film (220 in FIG. 1).

복수의 수평 광 도파로들(303)은 제1 클래드 막(2210) 및 제2 클래드 막(2220) 사이에 배치될 수 있다. 복수의 수평 광 도파로들(303)은 기판(2100)의 상면에 평행한 방향으로 연장할 수 있다. 복수의 수평 광 도파로들(303)은 제1 및 제2 클래드 막들(2210, 2220)보다 큰 굴절률을 가질 수 있다. 예를 들어, 복수의 수평 광 도파로들(303)은 실리콘 질화물(예를 들어, SiN) 또는 실리콘 산질화물(예를 들어, SiON)을 포함할 수 있다. 복수의 수평 광 도파로들(303) 중 일부의 단면은 제5 광 집적회로 칩(24)의 측면에서 노출될 수 있다.A plurality of horizontal optical waveguides 303 may be disposed between the first clad film 2210 and the second clad film 2220. The plurality of horizontal optical waveguides 303 may extend in a direction parallel to the upper surface of the substrate 2100. The plurality of horizontal optical waveguides 303 may have a larger refractive index than the first and second clad films 2210 and 2220. For example, the plurality of horizontal optical waveguides 303 may include silicon nitride (e.g., SiN) or silicon oxynitride (e.g., SiON). A section of a part of the plurality of horizontal optical waveguides 303 may be exposed at the side of the fifth optical integrated circuit chip 24. [

제1 광 소자(410), 복수의 제2 광 소자들(420), 및 제3 광 소자(430)는 서로 다른 광 소자들일 수 있다. 예를 들어, 제1 광 소자(410), 복수의 제2 광 소자들(420), 및 제3 광 소자(430)는 각각 디멀티플렉스(Demultiplex, DEMUX), 광 변조기들, 멀티플렉스(Multiplex, MUX)일 수 있다. 예시적인 실시예들에서, 복수의 제2 광 소자들(420)은 광들을 서로 다른 모드들로 변조할 수 있다. 제1 광 소자(410)와 복수의 제2 광 소자들(420)은 복수의 수평 광 도파로들(303)을 통해 서로 광 연결될 수 있다. 복수의 제2 광 소자들(420)과 제3 광 소자(430)은 복수의 수평 광 도파로들(303)을 통해 서로 광 연결될 수 있다. The first optical element 410, the plurality of second optical elements 420, and the third optical element 430 may be different optical elements. For example, the first optical element 410, the plurality of second optical elements 420, and the third optical element 430 may each be a Demultiplex (DEMUX), an optical modulator, a Multiplex , MUX). In the exemplary embodiments, the plurality of second optical elements 420 may modulate the lights in different modes. The first optical element 410 and the plurality of second optical elements 420 may be optically connected to each other through a plurality of horizontal optical waveguides 303. The plurality of second optical devices 420 and the third optical devices 430 may be optically connected to each other through the plurality of horizontal optical waveguides 303.

도 10을 참조하면, 제6 광 집적회로 칩(25)은 기판(2100), 제1 클래드 막(2210), 제2 클래드 막(2220), 복수의 수평 광 도파로들(303), 제1 광 소자(410), 복수의 제4 광 소자들(440), 및 전자 회로(500)를 포함할 수 있다. 기판(2100), 제1 클래드 막(2210), 및 제2 클래드 막(2220)은 도 1을 참조하여 설명된 기판(도 1의 100), 제1 클래드 막(도 1의 210), 및 제2 클래드 막(도 1의 220)과 실질적으로 동일할 수 있다. 10, the sixth optical integrated circuit chip 25 includes a substrate 2100, a first clad film 2210, a second clad film 2220, a plurality of horizontal optical waveguides 303, Device 410, a plurality of fourth optical elements 440, and an electronic circuit 500. The substrate 2100, the first clad film 2210, and the second clad film 2220 are formed on the substrate (100 in FIG. 1), the first clad film (210 in FIG. 1) 2 clad film (220 in FIG. 1).

복수의 수평 광 도파로들(303)은 제1 클래드 막(2210) 및 제2 클래드 막(2220) 사이에 배치될 수 있다. 복수의 수평 광 도파로들(303)은 기판(2100)의 상면에 평행한 방향으로 연장할 수 있다. 복수의 수평 광 도파로들(303)은 제1 및 제2 클래드 막들(2210, 2220)보다 큰 굴절률을 가질 수 있다. 예를 들어, 복수의 수평 광 도파로들(303)은 실리콘 질화물(예를 들어, SiN) 또는 실리콘 산질화물(예를 들어, SiON)을 포함할 수 있다. 복수의 수평 광 도파로들(303) 중 일부의 단면은 제6 광 집적회로 칩(25)의 측면에서 노출될 수 있다.A plurality of horizontal optical waveguides 303 may be disposed between the first clad film 2210 and the second clad film 2220. The plurality of horizontal optical waveguides 303 may extend in a direction parallel to the upper surface of the substrate 2100. The plurality of horizontal optical waveguides 303 may have a larger refractive index than the first and second clad films 2210 and 2220. For example, the plurality of horizontal optical waveguides 303 may include silicon nitride (e.g., SiN) or silicon oxynitride (e.g., SiON). A section of a part of the plurality of horizontal optical waveguides 303 may be exposed at the side of the sixth optical integrated circuit chip 25. [

제1 광 소자(410) 및 복수의 제4 광 소자들(440)은 서로 다른 광 소자들일 수 있다. 예를 들어, 제1 광 소자(410) 및 복수의 광 소자들(440)은 각각 디멀티플렉스(DEMUX) 및 포토다이오드들을 포함할 수 있다. 제1 광 소자(410)와 복수의 제4 광 소자들(440)은 복수의 수평 광 도파로들(303)을 통해 서로 광 연결될 수 있다. The first optical element 410 and the plurality of fourth optical elements 440 may be different optical elements. For example, the first optical element 410 and the plurality of optical elements 440 may each include a demultiplexer (DEMUX) and photodiodes. The first optical element 410 and the plurality of fourth optical elements 440 may be optically connected to each other through a plurality of horizontal optical waveguides 303.

도 8을 다시 참조하면, 복수의 제5 광 집적회로 칩들(24)과 복수의 제6 광 집적회로 칩들(25)은 교대로 적층될 수 있다. 복수의 제5 광 집적회로 칩들(24)과 복수의 제6 광 집적회로 칩들(25)은 서로 평행할 수 있다. 서로 바로 인접한 제5 광 집적회로 칩(24)과 제6 광 집적회로 칩(25) 사이에 접착층(미도시)이 제공될 수 있다. 예를 들어, 접착층은 에폭시를 포함할 수 있다. Referring again to FIG. 8, a plurality of fifth optical integrated circuit chips 24 and a plurality of sixth optical integrated circuit chips 25 may be alternately stacked. The plurality of fifth optical integrated circuit chips (24) and the plurality of sixth optical integrated circuit chips (25) may be parallel to each other. An adhesive layer (not shown) may be provided between the fifth optical integrated circuit chip 24 and the sixth optical integrated circuit chip 25 immediately adjacent to each other. For example, the adhesive layer may comprise an epoxy.

제4 광 도파로 칩(13)은 제5 광 집적회로 칩(24)과 제6 광 집적회로 칩(25)을 서로 광 연결시킬 수 있다. 예를 들어, 제4 광 도파로 칩(13) 내의 제3 수평 광 도파로(도 5의 302)는 제5 광 집적회로 칩(24) 내의 수평 광 도파로(303) 및 제6 광 집적회로 칩(25) 내의 수평 광 도파로(303)에 마주하도록 배치될 수 있다. The fourth optical waveguide chip 13 can optically connect the fifth optical integrated circuit chip 24 and the sixth optical integrated circuit chip 25 to each other. 5) in the fourth optical waveguide chip 13 is connected to the horizontal optical waveguide 303 and the sixth optical integrated circuit chip 25 in the fifth optical integrated circuit chip 24 The optical waveguide 303 may be arranged to face the horizontal optical waveguide 303 in FIG.

제5 광 도파로 칩(14)은 제6 광 집적회로 칩(25)과 3차원 광 집적회로 모듈(6)의 외부의 광 소자(미도시)를 서로 광 연결시킬 수 있다. 제5 광 도파로 칩(14) 내의 제2 수평 광 도파로(301)는 제6 광 집적회로 칩(25) 내의 수평 광 도파로(303)에 마주하도록 배치될 수 있다. The fifth optical waveguide chip 14 can optically connect an optical element (not shown) outside the sixth optical integrated circuit chip 25 and the three-dimensional optical integrated circuit module 6 to each other. The second horizontal optical waveguide 301 in the fifth optical waveguide chip 14 may be arranged to face the horizontal optical waveguide 303 in the sixth optical integrated circuit chip 25. [

복수의 제5 광 집적회로 칩들(24)과 복수의 제6 광 집적회로 칩들(25)은 각각 2개의 제5 광 집적회로 칩들(24) 및 2개의 제6 광 집적회로 칩들(25)을 포함하는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예시적인 실시예들에서, 복수의 제5 광 집적회로 칩들(24)과 복수의 제6 광 집적회로 칩들(25)은 각각 3개 이상의 칩들을 포함할 수 있다.The plurality of fifth optical integrated circuit chips 24 and the plurality of sixth optical integrated circuit chips 25 each include two fifth optical integrated circuit chips 24 and two sixth optical integrated circuit chips 25 But this is illustrative. In other exemplary embodiments, the plurality of fifth optical integrated circuit chips 24 and the plurality of sixth optical integrated circuit chips 25 may each include three or more chips.

일반적으로, 서로 다른 광 집적회로 칩들의 광 연결은 상기 광 집적회로 칩들을 서로 접합하는 방법에 의해 이루어질 수 있다. 광 집적회로 칩들의 직접 접합하는 방식을 이용할 경우, 광 집적회로 칩들을 배치하는 자유도가 낮아지므로, 다층 구조(즉, 광 집적회로 칩들이 적층된 구조)를 갖는 3차원 광 집적회로 모듈을 형성하기 어렵다. Generally, optical connection of different optical integrated circuit chips can be achieved by a method of bonding the optical integrated circuit chips to each other. When a direct bonding method of the optical integrated circuit chips is used, the degree of freedom in disposing the optical integrated circuit chips is reduced, so that a three-dimensional optical integrated circuit module having a multilayer structure (i.e., a structure in which the optical integrated circuit chips are stacked) it's difficult.

본 발명의 개념에 따른 제5 및 제6 광 집적회로 칩들(25, 26)은 제4 광 도파로 칩(13)에 의해 서로 광 연결될 수 있다. 이에 따라, 다양한 구조를 갖는 3차원 광 집적회로 모듈이 제공될 수 있다. The fifth and sixth optical integrated circuit chips 25 and 26 according to the concept of the present invention can be optically connected to each other by the fourth optical waveguide chip 13. [ Accordingly, a three-dimensional optical integrated circuit module having various structures can be provided.

도 11은 본 발명의 예시적인 실시예들에 따른 3차원 광 집적회로 모듈의 분해 사시도이다. 설명의 간결함을 위해, 도 8 내지 도 10을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.11 is an exploded perspective view of a three-dimensional optical integrated circuit module according to exemplary embodiments of the present invention. For brevity of description, substantially the same contents as those described with reference to Figs. 8 to 10 may not be described.

도 11을 참조하면, 복수의 제1 수평 광 블록들(LB1), 복수의 제2 수평 광 블록들(LB2), 복수의 제1 수직 광 블록들(VB1), 제2 수직 광 블록(VB2), 및 제3 수직 광 블록(VB3)을 포함하는 3차원 광 집적회로 모듈(7)이 제공될 수 있다. 11, a plurality of first horizontal optical blocks LB1, a plurality of second horizontal optical blocks LB2, a plurality of first vertical optical blocks VB1, a second vertical optical block VB2, , And a third vertical optical block (VB3) may be provided.

복수의 제1 수평 광 블록들(LB1)의 각각은 도 10을 참조하여 설명된 제6 광 집적회로 칩(도 10의 25)과 실질적으로 동일할 수 있다. 복수의 제2 수평 광 블록들(LB2)의 각각은 도 9를 참조하여 설명된 제5 광 집적회로 칩(도 9의 24)과 실질적으로 동일할 수 있다. 복수의 제1 수직 광 블록들(VB1)의 각각은 도 8을 참조하여 설명된 제5 광 도파로 칩(도 8의 14)와 실질적으로 동일할 수 있다.Each of the plurality of first horizontal optical blocks LB1 may be substantially the same as the sixth optical integrated circuit chip (25 of Fig. 10) described with reference to Fig. Each of the plurality of second horizontal optical blocks LB2 may be substantially the same as the fifth optical integrated circuit chip (24 in Fig. 9) described with reference to Fig. Each of the plurality of first vertical optical blocks VB1 may be substantially the same as the fifth optical waveguide chip 14 (Fig. 8) described with reference to Fig.

제2 수직 광 블록(VB2)은 도 9를 참조하여 설명된 제5 광 집적회로 칩(도 9의 24)과 실질적으로 동일할 수 있다. 다만, 제2 수직 광 블록(VB2) 내의 복수의 제2 광 소자들(도 9의 420)은 제2 수평 광 블록(LB2) 내의 복수의 제2 광 소자들(도 9의 420)과 다를 수 있다. 예를 들어, 제2 수평 광 블록(LB2) 내의 복수의 제2 광 소자들(도 9의 420)은 광 변조기(Optical Modulator)일 수 있고, 제2 수직 광 블록(VB2) 내의 복수의 제2 광 소자들(도 9의 420)은 편광 제어 장치(Polarization Control Device)일 수 있다.The second vertical optical block VB2 may be substantially the same as the fifth optical integrated circuit chip (24 in Fig. 9) described with reference to Fig. 9) in the second vertical optical block VB2 may be different from the plurality of second optical devices (420 in FIG. 9) in the second horizontal optical block LB2. have. 9) in the second horizontal optical block LB2 may be an optical modulator, and a plurality of second optical devices (for example, The optical elements (420 in FIG. 9) may be a polarization control device.

제3 수직 광 블록(VB3)은 기판(100), 제1 클래드 막(210), 제2 클래드 막(220), 복수의 수평 광 도파로들(303), 및 제5 광 소자(450)를 포함할 수 있다. 기판(100), 제1 클래드 막(210), 및 제2 클래드 막(220)은 도 1을 참조하여 설명된 기판(도 1의 100), 제1 클래드 막(도 1의 210), 및 제2 클래드 막(도 1의 220)과 실질적으로 동일할 수 있다. 예시적인 실시예들에서, 제5 광 소자(450)는 반도체 광 증폭기(Semiconductor Optical Amplifier, SOA)일 수 있다.The third vertical optical block VB3 includes a substrate 100, a first clad film 210, a second clad film 220, a plurality of horizontal optical waveguides 303, and a fifth optical device 450 can do. The substrate 100, the first clad film 210, and the second clad film 220 are formed on the substrate (100 in FIG. 1), the first clad film (210 in FIG. 1) 2 clad film (220 in FIG. 1). In the exemplary embodiments, the fifth optical element 450 may be a Semiconductor Optical Amplifier (SOA).

복수의 수평 광 도파로들(303)은 제1 클래드 막(210) 및 제2 클래드 막(220) 사이에 배치될 수 있다. 복수의 수평 광 도파로들(303)은 기판(100)의 상면에 평행한 방향으로 연장할 수 있다. 복수의 수평 광 도파로들(303)은 제1 및 제2 클래드 막들(210, 220)보다 큰 굴절률을 가질 수 있다. 예를 들어, 복수의 수평 광 도파로들(303)은 실리콘 질화물(예를 들어, SiN) 또는 실리콘 산질화물(예를 들어, SiON)을 포함할 수 있다. 복수의 수평 광 도파로들(303) 중 일부의 단면은 제3 수직 광 블록(VB3)의 측면에서 노출될 수 있다.A plurality of horizontal optical waveguides 303 may be disposed between the first clad film 210 and the second clad film 220. The plurality of horizontal optical waveguides 303 may extend in a direction parallel to the upper surface of the substrate 100. The plurality of horizontal optical waveguides 303 may have a larger refractive index than the first and second clad films 210 and 220. For example, the plurality of horizontal optical waveguides 303 may include silicon nitride (e.g., SiN) or silicon oxynitride (e.g., SiON). A section of a part of the plurality of horizontal optical waveguides 303 may be exposed at the side of the third vertical optical block VB3.

복수의 제1 수직 광 블록들(VB1), 제2 수직 광 블록(VB2), 및 제3 수직 광 블록(VB3)은 복수의 제1 수평 광 블록들(LB1) 및 복수의 제2 수평 광 블록들(LB2)의 측면 상에 제공될 수 있다. 복수의 제1 수직 광 블록들(VB1), 제2 수직 광 블록(VB2), 및 제3 수직 광 블록(VB3)은 복수의 제1 수평 광 블록들(LB1) 및 복수의 제2 수평 광 블록들(LB2)과 교차하도록 배치될 수 있다. 예를 들어, 복수의 제1 수직 광 블록들(VB1), 제2 수직 광 블록(VB2), 및 제3 수직 광 블록(VB3) 내의 제1 클래드 막(210 또는 2210) 및 제2 클래드 막(220 또는 2200)은 제1 방향(D1)으로 적층될 수 있고, 복수의 제1 수평 광 블록들(LB1) 및 복수의 제2 수평 광 블록들(LB2) 내의 제1 및 제2 클래드 막들(2210, 2220)은 제1 방향(D1)에 교차하는 제2 방향(D3)으로 적층될 수 있다. 예를 들어, 제1 및 제3 방향들(D1, D3)은 서로 수직할 수 있다.The plurality of first vertical optical blocks VB1, the second vertical optical block VB2 and the third vertical optical block VB3 may include a plurality of first horizontal optical blocks LB1 and a plurality of second horizontal optical blocks VB1, Lt; RTI ID = 0.0 > LB2. ≪ / RTI > The plurality of first vertical optical blocks VB1, the second vertical optical block VB2 and the third vertical optical block VB3 may include a plurality of first horizontal optical blocks LB1 and a plurality of second horizontal optical blocks VB1, LB2. ≪ / RTI > For example, the first clad film 210 or 2210 and the second clad film 223 in the first vertical optical block VB1, the second vertical optical block VB2, and the third vertical optical block VB3, 220 or 2200 may be stacked in the first direction D1 and the first and second clad films 2210 and 2210 in the plurality of first horizontal optical blocks LB1 and the plurality of second horizontal optical blocks LB2. And 2220 may be stacked in a second direction D3 intersecting the first direction D1. For example, the first and third directions D1 and D3 may be perpendicular to each other.

복수의 제1 수직 광 블록들(VB1)은 각각 복수의 제1 수평 광 블록들(LB1)에 광 연결될 수 있다. 제1 수직 광 블록(VB1)은 제1 수평 광 블록(LB1)과 3차원 광 집적회로 모듈(7) 외부의 광 소자(미도시)를 서로 광 연결시킬 수 있다.The plurality of first vertical optical blocks VB1 may be optically connected to the plurality of first horizontal optical blocks LB1. The first vertical optical block VB1 can optically connect the first horizontal optical block LB1 and an optical element (not shown) outside the three-dimensional optical integrated circuit module 7 to each other.

제2 수직 광 블록(VB2)은 복수의 제1 수평 광 블록들(LB1) 중 어느 하나 및 복수의 제1 수평 광 블록들(LB1) 중 어느 하나 상에 배치된 제2 수평 광 블록(LB2)에 광 연결될 수 있다. 제2 수직 광 블록(VB2)은 제1 수평 광 블록(LB1)과 제2 수평 광 블록(LB2)을 광 연결시킬 수 있다. 예시적인 실시예들에서, 제2 수직 광 블록(VB2)은 제1 수평 광 블록(LB1)으로부터 받은 광 신호를 처리하여, 제2 수평 광 블록(LB2)으로 전달할 수 있다.The second vertical optical block VB2 includes a second horizontal optical block LB2 disposed on any one of the plurality of first horizontal optical blocks LB1 and the plurality of first horizontal optical blocks LB1, Lt; / RTI > The second vertical optical block VB2 can optically connect the first horizontal optical block LB1 and the second horizontal optical block LB2. In the exemplary embodiments, the second vertical optical block VB2 can process the optical signal received from the first horizontal optical block LB1 and transmit it to the second horizontal optical block LB2.

제3 수직 광 블록(VB3)은 복수의 제1 수평 광 블록들(LB1) 중 다른 하나 및 복수의 제1 수평 광 블록들(LB1) 중 다른 하나 상에 배치된 제2 수평 광 블록(LB2)에 광 연결될 수 있다. 제3 수직 광 블록(VB3)은 제1 수평 광 블록(LB1)과 제2 수평 광 블록(LB2)을 광 연결시킬 수 있다. 예시적인 실시예들에서, 제3 수직 광 블록(VB3)은 제1 수평 광 블록(LB1)으로부터 받은 광 신호를 처리하여, 제2 수평 광 블록(LB2)으로 전달할 수 있다. 이때, 제3 수직 광 블록(VB3)이 광 신호를 처리하는 방법은 제2 수직 광 블록(VB2)이 광 신호를 처리하는 방법과 다를 수 있다. The third vertical optical block VB3 includes a second horizontal optical block LB2 disposed on the other one of the plurality of first horizontal optical blocks LB1 and the other one of the plurality of first horizontal optical blocks LB1, Lt; / RTI > The third vertical optical block VB3 can optically connect the first horizontal optical block LB1 and the second horizontal optical block LB2. In the exemplary embodiments, the third vertical optical block VB3 may process the optical signal received from the first horizontal optical block LB1 and may transmit the optical signal to the second horizontal optical block LB2. At this time, the method of processing the optical signal by the third vertical optical block VB3 may be different from the method of processing the optical signal by the second vertical optical block VB2.

본 발명의 개념에 따른 복수의 제1 수직 광 블록들(VB1), 제2 수직 광 블록(VB2), 및 제3 수직 광 블록(VB3)은 복수의 제1 수평 광 블록들(LB1) 및 복수의 제2 수평 광 블록들(LB2)에 의해 서로 광 연결될 수 있다. 또한, 본 발명의 개념에 따른 복수의 제1 수평 광 블록들(LB1) 및 복수의 제2 수평 광 블록들(LB2)은 복수의 제1 수직 광 블록들(VB1), 제2 수직 광 블록(VB2), 및 제3 수직 광 블록(VB3)에 의해 서로 광 연결될 수 있다. 이에 따라, 다양한 구조를 갖는 3차원 광 집적회로 모듈이 제공될 수 있다. The first vertical optical block VB2 and the third vertical optical block VB3 according to the concept of the present invention include a plurality of first horizontal optical blocks LB1 and a plurality of second vertical optical blocks VB1, Of the second horizontal optical blocks LB2. A plurality of first horizontal optical blocks LB1 and a plurality of second horizontal optical blocks LB2 according to the concept of the present invention may include a plurality of first vertical optical blocks VB1, VB2, and a third vertical optical block VB3. Accordingly, a three-dimensional optical integrated circuit module having various structures can be provided.

본 발명의 기술적 사상의 실시예들에 대한 이상의 설명은 본 발명의 기술적 사상의 설명을 위한 예시를 제공한다. 따라서 본 발명의 기술적 사상은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다. The above description of embodiments of the technical idea of the present invention provides an example for explaining the technical idea of the present invention. Therefore, the technical spirit of the present invention is not limited to the above-described embodiments, but various modifications and changes may be made by those skilled in the art within the technical scope of the present invention, It is clear that this is possible.

Claims (11)

광 집적회로 칩 구조체; 및
상기 광 집적회로 칩 구조체의 측면 상에 배치된 광 도파로 칩을 포함하되,
상기 광 집적회로 칩 구조체는:
하부 광 집적회로 칩; 및
상기 하부 광 집적회로 칩 상에 제공된 상부 광 집적회로 칩을 포함하고,
상기 하부 및 상부 광 집적회로 칩들은 상기 광 도파로 칩에 의해 서로 광 연결되는 3차원 광 집적회로 모듈.
Optical integrated circuit chip structure; And
And an optical waveguide chip disposed on a side surface of the optical integrated circuit chip structure,
The optical integrated circuit chip structure includes:
A lower optical integrated circuit chip; And
And a top optical integrated circuit chip provided on the bottom optical integrated circuit chip,
Wherein the lower and upper optical integrated circuit chips are optically connected to each other by the optical waveguide chip.
제 1 항에 있어서,
상기 광 도파로 칩, 상기 상부 광 집적회로 칩, 및 상기 하부 광 집적회로 칩의 각각은:
기판; 및
상기 기판 상에 차례로 적층된 제1 클래드 막 및 제2 클래드 막을 포함하되,
상기 광 도파로 칩의 제1 및 제2 클래드 막들은 제1 방향으로 적층되고,
상기 상부 광 집적회로 칩 및 상기 하부 광 집적회로 칩의 각각의 제1 및 제2 클래드 막들은 상기 제1 방향에 교차하는 제2 방향으로 적층되는 광 집적회로 모듈.
The method according to claim 1,
Each of the optical waveguide chip, the upper optical integrated circuit chip, and the lower optical integrated circuit chip comprises:
Board; And
And a first clad film and a second clad film which are sequentially stacked on the substrate,
The first and second clad films of the optical waveguide chip are stacked in a first direction,
Wherein the first and second clad films of the upper optical integrated circuit chip and the lower optical integrated circuit chip are stacked in a second direction crossing the first direction.
제 2 항에 있어서,
상기 제1 방향 및 상기 제2 방향은 서로 수직한 광 집적회로 모듈.
3. The method of claim 2,
Wherein the first direction and the second direction are perpendicular to each other.
제 1 항에 있어서,
상기 광 도파로 칩, 상기 상부 광 집적회로 칩, 및 상기 하부 광 집적회로 칩의 각각은:
기판; 및
상기 기판의 상면에 평행한 방향으로 연장하는 수평 광 도파로를 포함하고,
상기 광 도파로 칩의 상기 기판은 상기 상부 광 집적회로 칩의 상기 기판 또는 상기 하부 광 집적회로 칩의 상기 기판에 교차하도록 배치되는 3차원 광 집적회로 모듈.
The method according to claim 1,
Each of the optical waveguide chip, the upper optical integrated circuit chip, and the lower optical integrated circuit chip comprises:
Board; And
And a horizontal optical waveguide extending in a direction parallel to an upper surface of the substrate,
Wherein the substrate of the optical waveguide chip is arranged to intersect the substrate of the upper optical integrated circuit chip or the substrate of the lower optical integrated circuit chip.
제 4 항에 있어서,
상기 광 도파로 칩의 상기 기판은 상기 상부 광 집적회로 칩의 상기 기판 또는 상기 하부 광 집적회로 칩의 상기 기판에 수직하도록 배치되는 3차원 광 집적회로 모듈.
5. The method of claim 4,
Wherein the substrate of the optical waveguide chip is disposed perpendicular to the substrate of the upper optical integrated circuit chip or the substrate of the lower optical integrated circuit chip.
제 4 항에 있어서,
상기 광 도파로 칩 내의 상기 수평 광 도파로의 양 단면들(end surfaces)은 상기 광 도파로 칩의 측면에서 노출되고,
상기 광 도파로 칩 내의 상기 수평 광 도파로의 상기 양 단면들은 각각 상기 상부 및 하부 광 집적회로 칩들의 측면들에 접하는 3차원 광 집적회로 모듈.
5. The method of claim 4,
Wherein end surfaces of the horizontal optical waveguide in the optical waveguide chip are exposed at a side of the optical waveguide chip,
And both the end faces of the horizontal optical waveguide in the optical waveguide chip are in contact with the side faces of the upper and lower optical integrated circuit chips, respectively.
제 6 항에 있어서,
상기 상부 광 집적회로 칩 내의 상기 수평 광 도파로의 단면(end surface)은 상기 상부 광 집적회로 칩의 상기 측면에서 노출되고,
상기 하부 광 집적회로 칩 내의 상기 수평 광 도파로의 단면은 상기 하부 광 집적회로 칩의 상기 측면에서 노출되며,
상기 광 도파로 칩의 상기 측면에서 노출되는 상기 수평 광 도파로의 상기 양 단면들은 각각 상기 상부 및 하부 광 집적회로 칩들의 측면들에서 노출되는 상기 수평 광 도파로들의 상기 단면들과 마주하는 3차원 광 집적회로 모듈.
The method according to claim 6,
An end surface of the horizontal optical waveguide in the upper optical integrated circuit chip is exposed at the side of the upper optical integrated circuit chip,
A cross section of the horizontal optical waveguide in the lower optical integrated circuit chip is exposed at the side of the lower optical integrated circuit chip,
Wherein the two end faces of the horizontal optical waveguide exposed at the side of the optical waveguide chip are respectively connected to the three-dimensional optical integrated circuit facing the end faces of the horizontal optical waveguides exposed at the sides of the upper and lower optical integrated circuit chips, module.
제 7 항에 있어서,
상기 광 도파로 칩의 상기 측면에서 노출되는 상기 수평 광 도파로의 상기 양 단면들은 각각 상기 상부 및 하부 광 집적회로 칩들의 측면들에서 노출되는 상기 수평 광 도파로들의 상기 단면들에 직접 접하는 3차원 광 집적회로 모듈.
8. The method of claim 7,
Wherein both the end faces of the horizontal optical waveguide exposed at the side of the optical waveguide chip are connected to the end faces of the three-dimensional optical integrated circuit < RTI ID = 0.0 > module.
제 4 항에 있어서,
상기 광 도파로 칩 내의 상기 수평 광 도파로는 제1 방향으로 연장하는 제1 부분 상기 제1 부분의 양 단부들로부터 상기 제1 방향에 교차하는 제2 방향으로 연장하는 제2 부분들을 포함하는 3차원 광 집적회로 모듈.
5. The method of claim 4,
Wherein the horizontal optical waveguide in the optical waveguide chip has a first portion extending in a first direction and a second portion extending in a second direction crossing the first direction from both ends of the first portion, Integrated circuit module.
제 9 항에 있어서,
상기 광 도파로 칩 내의 상기 수평 광 도파로는 상기 제1 부분과 상기 제2 부분들의 교차 부분들에 제공되는 거울 영역을 더 포함하되,
상기 제1 부분을 따라 진행하는 광은 상기 거울 영역에 반사되어, 상기 제2 부분으로 진입하는 3차원 광 집적회로 모듈.
10. The method of claim 9,
Wherein the horizontal optical waveguide in the optical waveguide chip further comprises a mirror region provided at intersections of the first portion and the second portions,
Wherein the light traveling along the first portion is reflected in the mirror region and enters the second portion.
제 1 항에 있어서,
상기 상부 및 하부 광 집적회로 칩들은 전자회로들을 포함하는 3차원 광 집적회로 모듈.
The method according to claim 1,
Wherein the upper and lower optical integrated circuit chips comprise electronic circuits.
KR1020180062140A 2017-11-10 2018-05-30 3-dimension photonics integrated circuits module KR20190053759A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170149172 2017-11-10
KR20170149172 2017-11-10

Publications (1)

Publication Number Publication Date
KR20190053759A true KR20190053759A (en) 2019-05-20

Family

ID=66678962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062140A KR20190053759A (en) 2017-11-10 2018-05-30 3-dimension photonics integrated circuits module

Country Status (1)

Country Link
KR (1) KR20190053759A (en)

Similar Documents

Publication Publication Date Title
CN107003478B (en) Optical coupling device
KR102009979B1 (en) Semiconductor package and semiconductor device including the same
US20130230274A1 (en) Photonic flexible interconnect
US10288805B2 (en) Coupling between optical devices
US9581772B2 (en) Optical electrical module used for optical communication
EP2932320A1 (en) Fiber optic coupler array
JP2017054132A (en) Optical interposer
KR102027189B1 (en) optical device module and optical communication network system used the same
JP7145515B2 (en) optoelectronic integrated circuits and computing devices
CN102308236A (en) Optical waveguide and optical waveguide module
JP2016009151A (en) Light coupling structure, semiconductor device, optical interconnect structure for multi-chip module, and manufacturing method for light coupling structure
US9939596B2 (en) Optical integrated circuit package
US20240241329A1 (en) Heterogeneous packaging integration of photonic and electronic elements
US11385409B2 (en) Connection structure for optical waveguide chip
US20200132929A1 (en) Optical waveguide connecting device
US20220128763A1 (en) Optical waveguide coupler
CN101128761A (en) Vertical stacking of multiple integrated circuits including SOI-based optical components
WO2018042984A1 (en) Optical connection structure
JP4638044B2 (en) Optical transceiver module
KR20190053759A (en) 3-dimension photonics integrated circuits module
La Porta et al. Scalable optical coupling between silicon photonics waveguides and polymer waveguides
US10962713B2 (en) Optical waveguide structure
JP2005317658A (en) Optical-electrical collective connection board
KR102680863B1 (en) Photonic integrated circuit packages and manufacturing methods of the same
EP4194913A1 (en) A photonic integrated chip assembly comprising a package substrate with a light conductive structure