KR20190053333A - Led chip mounting method - Google Patents
Led chip mounting method Download PDFInfo
- Publication number
- KR20190053333A KR20190053333A KR1020170149067A KR20170149067A KR20190053333A KR 20190053333 A KR20190053333 A KR 20190053333A KR 1020170149067 A KR1020170149067 A KR 1020170149067A KR 20170149067 A KR20170149067 A KR 20170149067A KR 20190053333 A KR20190053333 A KR 20190053333A
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- led chip
- solder material
- solder bump
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
Description
본 발명은 엘이디 칩 실장 방법에 관한 것으로서, 더 상세하게는, 엘이디 칩을 기판에 본딩하는 솔더가 엘이디 칩의 실장 영역 밖으로 나와 있는 것을 줄이거나 억제하여, 엘이디 칩의 실장 영역 밖으로 나와 있는 솔더로 인한 발광 효율 저하를 최소화할 수 있는 엘이디 칩 실장 방법에 관한 것이다.The present invention relates to a method of mounting an LED chip, and more particularly, to a method of mounting an LED chip on a substrate by reducing or suppressing a solder for bonding an LED chip to a substrate, And an LED chip mounting method capable of minimizing degradation of luminous efficiency.
하부에 서로 다른 극성을 갖는 한 쌍의 전극패드를 포함하는 플립칩형 엘이디 칩을, 예컨대 리드프레임 또는 PBB(Printed Circuit Board) 등과 같은, 플립칩 본딩 방식으로 실장하는 엘이디 칩 실장 방법이 알려져 있다.There is known an LED chip mounting method in which a flip chip type LED chip including a pair of electrode pads having different polarities at the bottom is mounted by a flip chip bonding method such as a lead frame or a PBB (Printed Circuit Board).
종래 엘이디 칩 실장 방법은 전극 패턴을 을 노출시키는 홀을 포함하는 마스크를 기판 상에 배치하고, 다음, 예컨대, 스크린 프린팅 방식으로 홀 내에 크림 솔더를 채우고, 다음, 마스크를 제거하고, 다음, 마스크가 제거되고 남은 크림 솔더 위에 엘이디 칩을 올린 후, 예컨대, 리플로우 공정을 통해 엘이디 칩을 기판 상에 다이 본딩한다. 이에 의해, 엘이디 칩에 구비된 한 쌍의 전극패드 각각과 기판 상에 구비된 한 쌍의 전극 각각의 사이에는 이들을 전기적으로 연결하는 솔더 범프가 형성된다.In the conventional LED chip mounting method, a mask including a hole for exposing an electrode pattern is disposed on a substrate, and then the cream solder is filled in the hole by, for example, a screen printing method, and then the mask is removed, After lifting the LED chip on the remaining cream solder, the LED chip is die-bonded on the substrate through a reflow process, for example. Thereby, solder bumps for electrically connecting the pair of electrode pads provided on the LED chip and the pair of electrodes provided on the substrate are formed, respectively.
종래 기술은 엘이디 칩을 거친 압력에 의해 솔더가 퍼지는 현상이 일어나며, 이는 엘이디 전극분리선에서 솔더가 도통되어 쇼트 불량을 초래할 수 있으며, 엘이디 칩 옆으로 삐져나온 솔더로 인해 광 효율이 저하된다. 솔더 플러스의 과도함으로 인한 리멜팅의 문제 또한 존재하였다.In the prior art, the solder spreads due to the pressure of the LED chip, which may lead to short-circuiting of the solder at the electrode separation line of the LED, and the light efficiency is lowered due to the solder sticking out to the side of the LED chip. There was also a problem of remelting due to the excessive amount of solder paste.
따라서, 당해 기술 분야에는 솔더의 양을 줄이지 않고도 솔더가 엘이디 칩의 외관으로 삐져나오는 것을 억제할 수 있는 엘이디 칩 실장 기술의 필요성이 존재한다.Accordingly, there is a need in the art for an LED chip mounting technique capable of suppressing the solder from protruding to the outer surface of the LED chip without reducing the amount of the solder.
본 발명이 해결하고자 하는 과제는 솔더가 충분한 양으로 적용됨에도 불구하고 그 솔더의 점유 영역을 최소활 수 있는 솔더 범핑 기술을 제공하는 것이다. A problem to be solved by the present invention is to provide a solder bumping technique capable of minimizing the occupied area of the solder even though the solder is applied in a sufficient amount.
본 발명의 일측면에 따라, 엘이디 칩을 기판 상에 플립칩 본딩 방식으로 실장하는 엘이디 칩 실장 방법이 제공되며, 상기 엘이디 칩 실장 방법은, 기판의 전극 패턴에 1차 솔더 범프를 형성하고, 상기 1차 솔더 범프에 높이 방향으로 솔더재를 추가한 후 리플로우하여, 2차 솔더 범프를 형성하고, 엘이디 칩의 전극 패드가 상기 2차 솔더 범프에 접하도록, 상기 엘이디 칩을 기판 상에 로딩한 후, 상기 2차 솔더 범프를 리플로우하는 것을 포함한다.According to an aspect of the present invention, there is provided an LED chip mounting method for mounting an LED chip on a substrate by a flip chip bonding method, the LED chip mounting method comprising: forming a primary solder bump on an electrode pattern of a substrate; The solder material is added to the primary solder bump in the height direction and reflowed to form a secondary solder bump and the LED chip is loaded on the substrate so that the electrode pad of the LED chip contacts the secondary solder bump And then reflowing the secondary solder bumps.
일 실시예에 따라, 상기 2차 솔더 범프를 리플로우한 후, 상기 2차 솔더 범프는 상기 엘이디 칩의 가장자리 안쪽에 놓인다.According to one embodiment, after reflowing the secondary solder bumps, the secondary solder bumps are placed inside the edge of the LED chip.
일 실시예에에 따라, 상기 엘이디 칩 실장 방법은, 상기 1차 솔더 범프를 형성하기 위해, 상기 전극 패턴에 솔더재를 로딩하는 1차 솔더재 로딩 단계와, 상기 전극 패턴에 로딩된 솔더재를 상기 솔더재의 융점 이상으로 가열한 후 냉각시키는 1차 리플로우 단계를 포함한다.According to one embodiment, the LED chip mounting method further includes a primary solder material loading step of loading a solder material on the electrode pattern to form the primary solder bump, a solder material loading step of loading the solder material loaded on the electrode pattern, And a first reflow step in which the solder material is heated to a temperature not lower than the melting point of the solder material and then cooled.
일 실시예에 따라, 상기 1차 솔더재 로딩 단계는 상기 전극 패턴을 노출시키는 마스크 홀이 형성된 제1 마스크를 기판 상에 배치하는 단계와, 상기 마스크 홀에 솔더재를 채워 넣는 단계와, 상기 제1 마스크를 상기 기판으로부터 제거하는 단계를 포함한다.According to one embodiment, the loading of the primary solder material may include disposing a first mask having a mask hole for exposing the electrode pattern on a substrate, filling the mask hole with a solder material, 1 < / RTI > mask from the substrate.
일 실시예에 따라, 상기 엘이디 칩 실장 방법은, 상기 2차 솔더 범프를 형성하기 위해, 상기 1차 솔더 범프에 솔더재를 로딩하는 2차 솔더재 로딩 단계와, 상기 2차 솔더 범프 상의 솔더재를 융점 이상으로 가열한 후 냉각시키는 2차 리플로우 단계를 포함한다.According to one embodiment, the LED chip mounting method further comprises: a secondary solder material loading step of loading the solder material to the primary solder bump to form the secondary solder bump; And a second reflow step in which the second reflow step is performed.
일 실시예에 따라, 상기 2차 솔더재 로딩 단계는 상기 1차 솔더 범프를 노출시키는 마스크 홀이 형성된 제2 마스크를 기판 상에 배치하는 단계와, 상기 마스크 홀에 솔더재를 채워 넣는 단계와, 상기 제2 마스크를 상기 기판으로부터 제거하는 단계를 포함한다.According to one embodiment, the secondary solder material loading step includes disposing a second mask having a mask hole exposing the primary solder bump on a substrate, filling the mask hole with a solder material, And removing the second mask from the substrate.
일 실시예에 따라, 상기 2차 솔더 범프 형성을 위한 솔더재 추가는 상기 1차 솔더 범프 상에서 상측을 향해 좁아지는 탑 형태로 솔더재를 올리는 것이다.According to one embodiment, the addition of solder material for forming the secondary solder bumps raises the solder material in a tower shape that narrows upward on the primary solder bumps.
본 발명의 다른 측면에 따라 기판의 전극 패턴과 엘이디 칩의 전극 패드 사이에 개재된 솔더 범프 구조가 제공되며, 이 솔더 범프 구조는 상기 전극 패턴에 접하는 하부와 상기 전극 패드에 접하는 상부로 구성되고, 상기 상부와 상기 하부 사이에는 하나 이상의 경계부가 형성되고, 상기 경계부는 2차 이상의 솔더재 로딩 및 2차 이상의 솔더재 리플로우에 의해 형성된다. 이때, 상기 상부가 상기 전극 패드에 접하는 면적은 상기 하부가 상기 전극 패턴에 접하는 면적보다 작은 것이 바람직하다.According to another aspect of the present invention, there is provided a solder bump structure interposed between an electrode pattern of a substrate and an electrode pad of an LED chip, wherein the solder bump structure is composed of a lower portion in contact with the electrode pattern and an upper portion in contact with the electrode pad, At least one boundary portion is formed between the upper portion and the lower portion, and the boundary portion is formed by second or higher order solder material loading and second or higher order solder material reflow. At this time, the area of the upper portion contacting the electrode pad is preferably smaller than the area of the lower portion contacting the electrode pattern.
본 발명에 따르면, 엘이디 칩을 기판에 본딩하는 솔더가 엘이디 칩의 실장 영역 밖으로 나와 있는 것을 억제하여, 엘이디 칩의 실장 영역 밖으로 나와 있는 솔더로 인해 발광 효율이 저하되는 것을 억제할 수 있다. 다시 말해 본 발명에 따른 엘이디 칩 실장 방법에 의해 제조된 엘이디 패키지 는 엘이디 모듈은 엘이디 칩에서 나가는 광을 흡수하는 엘이디 칩의 실장 영역 밖 솔더를 없앰으로써 발광량을 높일 수 있다. 또한, 본 발명은 전극 분리선에서 솔더와 솔더가 만나 야기될 수 있는 쇼트 등의 불량을 막을 수 있다. According to the present invention, the solder for bonding the LED chip to the substrate can be prevented from protruding from the mounting area of the LED chip, and the degradation of the luminous efficiency due to the solder out of the mounting area of the LED chip can be suppressed. In other words, in the LED package manufactured by the LED chip mounting method according to the present invention, the LED module can eliminate the solder outside the mounting area of the LED chip that absorbs the light emitted from the LED chip, thereby increasing the amount of emitted light. In addition, the present invention can prevent defects such as shorts that may be caused by solder and solder in an electrode separation line.
도 1은 본 발명의 일 실시예에 따른 엘이디 칩 실장 방법 중 1차 솔더 범핑 공정을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 엘이디 칩 실장 방법 중 2차 솔더 범핑 공정을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 엘이디 칩 실장 방법 중 칩 엘이디 칩 본딩 공정을 설명하기 위한 도면이다.
도 4는 본 발명에 따른 칩 실장 방법에 따라 구현된 솔더 범프 구조를 보인 단면도이다.1 is a view for explaining a primary solder bumping process in an LED chip mounting method according to an embodiment of the present invention.
2 is a view for explaining a secondary solder bumping process in an LED chip mounting method according to an embodiment of the present invention.
3 is a view for explaining a chip LED chip bonding process in an LED chip mounting method according to an embodiment of the present invention.
4 is a cross-sectional view illustrating a structure of a solder bump implemented according to a chip mounting method according to the present invention.
이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 첨부된 도면들 및 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 사람이 용이하게 이해할 수 있도록 간략화되고 예시된 것이므로, 도면들 및 실시예들이 본 발명의 범위를 한정하는 것으로 해석되어서는 아니 될 것이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. It is to be understood that both the foregoing description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. Accordingly, the drawings and embodiments are to be considered as illustrative and not restrictive, No, it will be.
본 발명의 일 실시예에 따른 엘이디 칩 실장 방법은 도 1에 도시된 것과 같은 1차 솔더 범핑 공정과, 도 2에 도시된 것과 같은 2차 솔더 범핑 공정과, 도 3에 도시된 것과 같은 엘이디 칩 본딩 공정을 포함한다.The LED chip mounting method according to an embodiment of the present invention includes a primary solder bumping process as shown in FIG. 1, a secondary solder bumping process as shown in FIG. 2, and an LED chip Bonding process.
도 1에 도시된 바와 같이, 상기 1차 솔더 범핑 공정은, 기판(2) 상에 1차 솔더 범프(4a, 4b) 쌍(들)을 형성하는 공정이다. 기판(2)은 서로 이격된 제1 및 제2 전극 패턴(2a, 2b)을 상면에 갖는 리드프레임 또는 PCB(Printed Circuit Board)일 수 있으며, 상기 1차 솔더 범핑 공정은 상기 제1 및 제2 전극 패턴(2a, 2b) 상에 솔더재(m)를 각각 올리는 1차 솔더재 로딩 단계(s1)와, 상기 솔더재(m)를 리플로우하는 1차 리플로우 단계(s2)를 포함한다. As shown in FIG. 1, the primary solder bumping process is a process for forming a
본 실시예에서, 상기 1차 솔더재 로딩 단계(s1)는 복수개의 마스크 홀(3a, 3b)이 형성된 제1 마스크(3)를 기판(2) 상에 배치하는 단계와, 상기 마스크 홀(3a, 3b)에 솔더재(m)를 채워 넣는 단계와, 상기 제1 마스크(3)를 제거하는 단계를 포함한다.In the present embodiment, the primary solder material loading step (s1) includes the steps of disposing a
상기 복수개의 마스크 홀(3a, 3b)은 적어도 서로 반대 극성을 갖는 제1 및 제2 전극 패턴(2a, 2b) 각각의 상면을 노출시키는 마스크 홀(3a, 3b)을 포함한다. 솔더재(m)를 상기 마스크 홀(3a, 3b)에 채워 넣기 위해 스퀴징 또는 스크린 프린팅 방식 이용될 수 있다. 상기 제1 마스크(3)를 제거하고 나면, 상기 기판(2)의 제1 및 제2 전극 패턴(2a, 2b) 각각에는 솔더재(m)만이 남는다. 위와 같은 방식 외에 솔더 제트 방식 등 다양한 방식으로 솔더재(m)를 기판 상에 올리는 것이 가능하다. The plurality of
상기 1차 리플로우 단계(s2)에서는 상기 솔더재(m)를 융점 이상으로 가열한 후 냉각시키는 리플로우 처리가 수행된다. 상기 제1 및 제2 전극 패턴(2a, 2b) 상의 솔더재(m)가 1차 리플로우 처리를 거쳐 단단하게 고상화 된 것을 각각 1차 솔더 범프(4a, 4b)라 한다.In the first reflow step (s2), a reflow process is performed in which the solder material (m) is heated to the melting point or more and cooled. The solder material m on the first and
도 2에 도시된 바와 같이, 2차 솔더 범핑 공정은 1차 솔더 범프(4a, 4b)에 소량의 솔더재(m)를 더 추가한 후 리플로우하여, 2차 솔더 범프(4)를 형성하는 공정이다. As shown in FIG. 2, the secondary solder bumping process is performed by adding a small amount of solder material m to the
상기 2차 솔더 범핑 공정은 상기 1차 솔더 범프(4a, 4b) 상에 각각 솔더재(m)를 각각 올리는 2차 솔더재 로딩 단계(s3)와, 상기 솔더재(m)를 리플로우하는 2차 리플로우 단계(s4)를 포함한다.The secondary solder bumping process includes a secondary solder material loading step s3 for raising the solder material m on the
상기 2차 솔더재 로딩 단계(s3)는 복수개의 마스크 홀(9a, 9b)이 형성된 제2 마스크(9)를 기판(2) 상에 배치하는 단계와, 상기 마스크 홀(9a, 9b)에 솔더재(m)를 채워 넣는 단계와, 상기 제2 마스크(9)를 제거하는 단계를 포함한다. 상기 제2 마스크(9)를 기판(2) 상에 배치하는 단계에 있어서, 상기 제2 마스크(9)는 상기 1차 솔더 범프(4a, 4b)의 높이, 대략, 100um 정도 상기 기판(2)과 이격되어 배치된다. The secondary solder material loading step s3 includes the steps of disposing a
상기 복수개의 마스크 홀(9a, 9b)은 적어도 전술한 1차 솔더 범프(4a, 4b) 각각의 상면을 노출시키는 마스크 홀(9a, 9b)을 포함한다. 솔더재(m)를 상기 마스크 홀(9a, 9b)에 채워 넣기 위해 스퀴징 또는 스크린 프린팅 방식 이용될 수 있다. 이때, 상기 제2 마스크(9)의 마스크 홀(9a, 9b) 크기는 제1 마스크(3)의 마스크 홀(3a, 3b)의 크기보다 작으며, 따라서, 상기 1차 솔더 범프(4a, 4b) 각각에는 상측을 향해 좁아지는 탑 형태로 솔더재(m)가 올려진다. 그 후, 상기 제2 마스크(9)를 제거하고 나면, 상기 기판(2)의 1차 솔더 범프(4a, 4b) 각각에는 솔더재(m)만이 남는다. 바람직하게는, 1차 솔더재 로딩 단계에서 상기 제1 또는 제2 전극 패턴(2a 또는 2b)에 올린 솔더재 양의 3/4보다 적은 양의 솔더재(m)를 1차 솔더 범프(4a, 4b) 상의 일정 영역에 올린다. 앞에서 설명한 바와 같이, 2차 솔더재 로딩 단계(s3)에서는 마스크를 이용하는 스크린 프린팅 방식이나 스퀴징 방식을 이용하여 솔더재(m)를 올리는 것이 선호되지만, 미세한 양의 솔더재(m)를 추가하는 경우, 마스크 이용 없이 도팅 방식으로 솔더재(m)를 올리는 것이 고려될 수 있다.The plurality of
상기 2차 리플로우 단계(s4)에서는 상기 1차 솔더 범프(4a, 4b) 상의 솔더재(m)를 융점 이상으로 가열한 후 냉각시키는 리플로우 처리가 수행된다. 상기 1차 솔더 범프(4a, 4b) 상에 올린 솔더재(m)가 2차 리플로우 처리를 거쳐 상기 1차 솔더 범프(4a, 4b)와 융합된 후 단단하게 변화된 것을 2차 솔더 범프(5a, 5b)라 한다. In the secondary reflow step (s4), a reflow process is performed in which the solder material (m) on the primary solder bumps (4a, 4b) is heated to the melting point or more and then cooled. The solder material m placed on the
위와 같이 1, 2차 솔더재 로딩 및 1, 2차 리플로우를 거쳐 형성된 2차 솔더 범프(5a, 5b)는 기존에 1회의 솔더재 로딩 및 그에 뒤 이은 1회의 리플로우만을 거쳐 형성된 솔더 범프와 비교할 때 폭(세로 길이)과 점유 영역의 면적은 감소하는 대신 높이만 증가한다. As described above, the
도 3을 참조하면, 엘이디 칩 본딩 공정은 전술한 2차 솔더 범프(5a, 5b) 쌍(들)이 형성된 기판(2) 상에 엘이디 칩(1)을 플립칩 본딩하는 것을 포함한다. 엘이디 칩(1)은 기판(2)의 제1 전극 패턴(2a) 및 제2 전극 패턴(2b)에 상응하는 제1 전극 패드(1a)와 제2 전극 패드(1b)를 포함한다. 또한, 상기 엘이디 칩 본디 공정은 상기 제1 전극 패드(1a) 및 상기 제2 전극 패드(1b) 각각이 제1 및 제2의 2차 솔더 범프(5a, 5b; 이하, "제1 및 제2 솔더 범프"라 함)에 접하도록, 상기 엘이디 칩(1)을 기판(2) 상에 로딩하는 단계(s5)와, 제1 솔더 범프(5a) 및 제2 솔더 범프(5a)를 융점 이상으로 가열 및 냉각하는 3차 리플로우 단계(s6)를 포함한다.3, the LED chip bonding process includes flip chip bonding the
도 4는 전술한 방법에 따라 구현된 엘이디 칩의 솔더 범프 구조를 보인 단면도이다.4 is a cross-sectional view illustrating a solder bump structure of an LED chip implemented according to the above-described method.
도 4를 참조하면, 기판(2) 상에는 제1 전극 패턴(2a)과 제2 전극 패턴(2b)이 서로 이웃하게 형성되어 있고, 상기 엘이디 칩(1)은 상기 제1 전극 패턴(2a)에 상응하는 제1 전극 패드(1a) 및 제2 전극 패드(1b)를 구비한다. 또한, 상기 제1 전극 패턴(2a)과 상기 제1 전극 패드(1a) 사이에는 제1 솔더 범프(5a)가 개재되고, 상기 제2 전극 패턴(2b)과 상기 제2 전극 패드(1b) 사이에는 제2 솔더 범프(5b)가 개재된다. 이때, 상기 제1 솔더 범프(5a) 및 상기 제2 솔더 범프(5b) 각각은 제1 및 제2 전극 패턴(2a, 2b) 각각과 접하는 하부(51)와 상기 제1 및 제2 전극 패드(2a, 2b) 각각과 접하는 상부(53)로 구성되며, 상기 상부(53)와 상기 하부(51) 사이에는 육안으로 확인 가능한 경계부(52)가 형성된다. 이 경계부(52)는 전술한 1차 솔더 범프와 2차 솔더 범프를 차례로 형성함으로써 형성된 것이다. 또한, 상기 제1 및 제2 솔더 범프(5a, 5b)의 상부(53)가 상기 제1 및 제2 전극 패드(1a, 1b)에 접하는 면적은 상기 제1 및 제2 솔더 범프(5a, 5b)의 하부(51)가 상기 제1 및 제2 전극 패턴(2a, 2b)에 접하는 면적보다 작게 정해진다. 특히, 상기 제1 및 제2 솔더 범프(5a, 5b) 전체는 상기 엘이디 칩(1)의 가장자리 안쪽에 놓이다.Referring to FIG. 4, a
종래기술과 본원발명을 비교하기 위해, 모든 다른 조건을 동일하게 하고, 종래기술은 1회 솔더재 로딩 및 그에 뒤 이은 1회의 리플로우에 의해 솔더 범프를 형성한 후, 그 솔더 범프를 이용하여 엘이디 칩을 기판 상에 실장하였고, 본원발명은 앞에서 설명한 바와 같이, 1차 솔더재 로딩, 1차 리플로우, 2차 솔더재 로딩, 2차 리플로우를 거쳐 솔더 범프를 형성한 후, 그 솔더 범프를 이용하여 엘이디 칩을 기판 상에 실장하였다. In order to compare the conventional technology with the present invention, all the other conditions are the same, and in the prior art, solder bumps are formed by one time of solder material loading and one subsequent reflow, The chip was mounted on a substrate, and as described above, after forming the solder bumps through the primary solder material loading, the primary reflow, the secondary solder material loading, the secondary reflow, and the solder bumps The LED chip was mounted on the substrate.
종래기술은 하나의 솔더 범프 형성을 위해 0.093mg의 솔더재가 사용되었고, 본 발명의 하나의 솔더 범프 형성을 위해, 1차 솔더재 0.064mg, 2차 솔더재 0.029mg이 사용되었다. 따라서, 본 발명의 경우도, 하나의 솔더 범프 형성을 위한 솔더재의 사용량은 종래기술과 같게 0.093mg이다.In the prior art, 0.093 mg of solder material was used for forming one solder bump, and 0.064 mg of the primary solder material and 0.029 mg of the secondary solder material were used for forming one solder bump of the present invention. Therefore, in the case of the present invention, the amount of solder material used for forming one solder bump is 0.093 mg as in the prior art.
아래의 [표 1]은 위와 같은 종래기술과 본원발명의 솔더(솔더 범프) 높이를 비교하기 위한 것이다. [표 1]에서의 높이는 엘이디 칩 높이와 솔더 높이의 합을 나타낸다. 종래기술은 10개의 엘이디 칩에 대하여 측정한 결과이고, 본 발명은 9개의 엘이디 칩에 대하여 측정한 결과이다.[Table 1] below is for comparing solder (solder bump) heights of the present invention with the above conventional technology. The height in [Table 1] represents the sum of LED chip height and solder height. The conventional technique is a measurement result for 10 LED chips, and the present invention is a measurement result for 9 LED chips.
위의 [표 1]로부터 본 발명에 따르면, 솔더 높이가 각각 1, 2차에 걸쳐 수행된 솔더재 로딩 및 리플로우에 의해 1회만으로 솔더재 로딩 및 리플로우를 걸쳐 형성된 솔더 높이보다 약 33 ㎛ 높음을 알 수 있다. From Table 1 above, it can be seen that according to the present invention, solder material loading and reflow are performed in only one time by the solder material loading and reflow performed on the first and second order solder heights, respectively, High.
아래의 [표 2]는 종래기술과 본 발명의 솔더 세로 길이를 측정하여 비교한 결과이다.Table 2 below shows the results of comparing the solder lengths of the prior art and the present invention.
위와 같이, 본 발명에 따르면, 솔더 범프의 세로 길이 및 점유 면적이 종래기술에 비해 작으며, 따라서, 엘이디 칩 밖으로 삐져 솔더가 삐져나오는 것이 크게 억제될 수 있다. 따라서, 본 발명은 솔더 삐져 나옴으로 인한 휘도 저하를 막을 수 있다.As described above, according to the present invention, the vertical length and the occupied area of the solder bump are smaller than those in the prior art, and therefore, the protrusion of the solder out of the LED chip can be greatly suppressed. Therefore, the present invention can prevent a decrease in luminance due to the sagging of the solder.
1........................엘이디 칩
2........................기판
3........................마스크
4a, 4b...................1차 솔더 범프
5a, 5b...................2차 솔더 범프1 ........................ LED chip
2 ......................... substrate
3 ........................ Mask
4a, 4b ... Primary solder bump
5a, 5b Secondary solder bump
Claims (9)
기판의 전극 패턴에 1차 솔더 범프를 형성하고,
상기 1차 솔더 범프에 높이 방향으로 솔더재를 추가한 후 리플로우하여, 2차 솔더 범프를 형성하고,
엘이디 칩의 전극 패드가 상기 2차 솔더 범프에 접하도록, 상기 엘이디 칩을 기판 상에 로딩한 후, 상기 2차 솔더 범프를 리플로우하는 것을 특징으로 하는 엘이디 칩 실장 방법.An LED chip mounting method for mounting an LED chip on a substrate by a flip chip bonding method,
A primary solder bump is formed on the electrode pattern of the substrate,
A solder material is added to the primary solder bump in a height direction and reflowed to form a secondary solder bump,
Wherein the LED chip is loaded on the substrate so that the electrode pad of the LED chip contacts the secondary solder bump, and then the secondary solder bump is reflowed.
상기 전극 패턴에 접하는 하부와 상기 전극 패드에 접하는 상부로 구성되고, 상기 상부와 상기 하부 사이에는 하나 이상의 경계부가 형성되고, 상기 경계부는 2차 이상의 솔더재 로딩 및 2차 이상의 솔더재 리플로우에 의해 형성된 것을 특징으로 하는 솔더 범프 구조.A solder bump structure interposed between an electrode pattern of a substrate and an electrode pad of an LED chip,
Wherein at least one boundary portion is formed between the upper portion and the lower portion and the boundary portion is formed by a second or higher order solder material loading and a second or higher order solder material reflow And the solder bump structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170149067A KR20190053333A (en) | 2017-11-10 | 2017-11-10 | Led chip mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170149067A KR20190053333A (en) | 2017-11-10 | 2017-11-10 | Led chip mounting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190053333A true KR20190053333A (en) | 2019-05-20 |
Family
ID=66678684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170149067A KR20190053333A (en) | 2017-11-10 | 2017-11-10 | Led chip mounting method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20190053333A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111540820A (en) * | 2020-03-16 | 2020-08-14 | 重庆康佳光电技术研究院有限公司 | Die bonding method of LED chip and display device |
| US20220216071A1 (en) * | 2021-01-05 | 2022-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
-
2017
- 2017-11-10 KR KR1020170149067A patent/KR20190053333A/en unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111540820A (en) * | 2020-03-16 | 2020-08-14 | 重庆康佳光电技术研究院有限公司 | Die bonding method of LED chip and display device |
| US20220216071A1 (en) * | 2021-01-05 | 2022-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
| US11830746B2 (en) * | 2021-01-05 | 2023-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102149655B1 (en) | Gang bonding process for assembling a matrix of light-emitting elements | |
| US5705858A (en) | Packaging structure for a hermetically sealed flip chip semiconductor device | |
| US6127204A (en) | Column grid array or ball grid array pad on via | |
| US20110278056A1 (en) | Manufacturing method of printed circuit board unit, manufacturing apparatus thereof, manufacturing method of electronic component, and electronic component | |
| KR20190135285A (en) | micro LED module and method for making the same | |
| US7893355B2 (en) | Lead pin for package boards | |
| KR20190115193A (en) | method for fabricating micro LED display pannel | |
| KR20190053333A (en) | Led chip mounting method | |
| US6114769A (en) | Solder paste brick | |
| US7353983B2 (en) | Vertical removal of excess solder from a circuit substrate | |
| JP2004288820A (en) | Electronic-circuit module and its manufacturing method | |
| US6610430B1 (en) | Method of attaching a device to a circuit board | |
| JP6790504B2 (en) | Manufacturing method of printed wiring board and mask for screen printing | |
| US20110061910A1 (en) | Multi-layer ceramic circuit board, method of manufacturing the same, and electric device module using the same | |
| US20220045242A1 (en) | Led module, method for manufacturing led module, and circuit board | |
| KR100575166B1 (en) | Pad Of A Package For A Semiconductor | |
| KR20110029466A (en) | Solder bump forming method and package substrate manufactured using the same | |
| JP3830803B2 (en) | Manufacturing method of electronic circuit unit | |
| JP2001230537A (en) | Method for forming solder bump | |
| KR101870254B1 (en) | Apparatus and method for printing solder paste | |
| KR100221654B1 (en) | Method for manufacturing metal bump used screen printing | |
| CN210110744U (en) | Packaged device and electronic apparatus | |
| KR101485965B1 (en) | LED A method for forming a solder bump on the frame and the solder bump is formed by this way the LED frames | |
| Dutt et al. | Flip chip LED solder assembly | |
| JP2001085832A (en) | Method and device for manufacturing electronic component |