JP6790504B2 - Manufacturing method of printed wiring board and mask for screen printing - Google Patents

Manufacturing method of printed wiring board and mask for screen printing Download PDF

Info

Publication number
JP6790504B2
JP6790504B2 JP2016129010A JP2016129010A JP6790504B2 JP 6790504 B2 JP6790504 B2 JP 6790504B2 JP 2016129010 A JP2016129010 A JP 2016129010A JP 2016129010 A JP2016129010 A JP 2016129010A JP 6790504 B2 JP6790504 B2 JP 6790504B2
Authority
JP
Japan
Prior art keywords
substrate
lands
center
land
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016129010A
Other languages
Japanese (ja)
Other versions
JP2018006465A (en
Inventor
修 梅田
修 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2016129010A priority Critical patent/JP6790504B2/en
Publication of JP2018006465A publication Critical patent/JP2018006465A/en
Application granted granted Critical
Publication of JP6790504B2 publication Critical patent/JP6790504B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、プリント配線板の製造方法、及びスクリーン印刷用マスクに関するものである。 The present invention relates to a method for manufacturing a printed wiring board and a mask for screen printing.

電子部品を基板に実装する工法として、表面実装技術(SMT:Surface Mount Technology)がある。SMTでは、基板上にはんだペーストを印刷し、その上に部品を載せてから熱を加えてはんだ付けを行なう。実装面積を縮小し、高密度実装を可能にするための表面実装部品のパッケージとして、LGA(Land Grid Array)や、BGA(Ball Grid Array)といった形態がある。このパッケージはパッケージの周囲にピンがなく、はんだボールを電極とするため、はんだ量が多く、はんだ付けの際に、一般的なチップ部品と比較してボイドが発生しやすい。特許文献1では、はんだペーストを基板上の電極パッドからずらして印刷し、はんだ溶融時の濡れ性を利用したセルフアライメントによって、はんだを電極パッドに流動させることで、ボイドを低減することを提案している。 Surface mount technology (SMT) is a method of mounting electronic components on a substrate. In SMT, a solder paste is printed on a substrate, parts are placed on the substrate, and then heat is applied to perform soldering. As a package of surface mount components for reducing the mounting area and enabling high-density mounting, there are forms such as LGA (Land Grid Array) and BGA (Ball Grid Array). Since this package has no pins around the package and uses solder balls as electrodes, the amount of solder is large, and voids are likely to occur during soldering as compared with general chip parts. Patent Document 1 proposes to reduce voids by printing the solder paste offset from the electrode pad on the substrate and allowing the solder to flow to the electrode pad by self-alignment utilizing the wettability at the time of solder melting. ing.

特開2015−118988号公報Japanese Unexamined Patent Publication No. 2015-118988

はんだペーストを正規の位置からずらして印刷し、部品も正規の位置からずらしてはんだペーストの上に載せると、ボイドは低減できても、部品が正規の位置まで戻らずに実装不良になる可能性がある。
本発明の課題は、ボイドを低減すると共に、実装不良を抑制することである。
If the solder paste is printed by shifting it from the regular position and the parts are also shifted from the regular position and placed on the solder paste, the voids can be reduced, but the parts may not return to the regular position and mounting defects may occur. There is.
An object of the present invention is to reduce voids and suppress mounting defects.

本発明の一態様に係るプリント配線板の製造方法は、複数のランドが形成された基板に対し、はんだペーストを複数あるランドの各々についてランドの一部と、ランドの外側に跨る様に塗布する工程と、複数のランドの各々の中心と、複数のランドの各々に対応した電子部品の電極の中心が重なる様に、はんだペースト上に電子部品を載せる工程と、を含む。 In the method for manufacturing a printed wiring board according to one aspect of the present invention, solder paste is applied to a substrate on which a plurality of lands are formed so as to straddle a part of the lands and the outside of the lands for each of the plurality of lands. The process includes a step of placing the electronic component on the solder paste so that the center of each of the plurality of lands and the center of the electrode of the electronic component corresponding to each of the plurality of lands overlap.

本発明によれば、ランドの一部と、ランドの外側に跨る様に塗布したはんだペーストは、溶融するとセルフアライメントによってランド上へと流動することになり、この流動によってボイドを排出することができる。 According to the present invention, when a part of the land and the solder paste applied so as to straddle the outside of the land are melted, they flow onto the land by self-alignment, and voids can be discharged by this flow. ..

プリント配線板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the printed wiring board. 基板及びマスクの平面図である。It is a top view of a substrate and a mask. 基板及びマスクの平面図である。It is a top view of a substrate and a mask. ボイド低減の効果を説明するグラフである。It is a graph explaining the effect of void reduction. 比較例1におけるプリント配線板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the printed wiring board in the comparative example 1. FIG. 比較例1における基板及びマスクの平面図である。It is a top view of the substrate and the mask in Comparative Example 1. 比較例1における基板及びマスクの平面図である。It is a top view of the substrate and the mask in Comparative Example 1.

以下、本発明の実施形態を図面に基づいて説明する。なお、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものでない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. It should be noted that each drawing is a schematic one and may differ from the actual one. In addition, the following embodiments exemplify devices and methods for embodying the technical idea of the present invention, and do not specify the configuration to the following. That is, the technical idea of the present invention can be modified in various ways within the technical scope described in the claims.

《第1実施形態》
《構成》
図1は、プリント配線板の製造方法を示す断面図である。
図2及び図3は、基板及びマスクの平面図である。
先ず、図1の(a)に示すように、基板11の上面に、導体からなり、等間隔に配列された複数のランド12を形成する。図2の(a)は、基板全体からBGAやLGA部品が実装される部分だけを示した基板11である。基板11は平面視で正方形であり、ランド12は円形である。ランド12は、行方向(横)及び列方向(縦)の双方に、距離Dpの間隔で、等間隔に配列されている。
<< First Embodiment >>
"Constitution"
FIG. 1 is a cross-sectional view showing a method of manufacturing a printed wiring board.
2 and 3 are plan views of the substrate and the mask.
First, as shown in FIG. 1A, a plurality of lands 12 made of conductors and arranged at equal intervals are formed on the upper surface of the substrate 11. FIG. 2A is a substrate 11 showing only a portion of the entire substrate on which BGA and LGA components are mounted. The substrate 11 is square in plan view, and the land 12 is circular. The lands 12 are arranged at equal intervals in both the row direction (horizontal direction) and the column direction (vertical direction) at a distance of Dp.

次に、基板11にはんだペースト15を塗布する工程について説明する。まず、図1の(b)に示すように、ランド12の上面に、スクリーン印刷用のマスク13を載せる。マスク13は、図2(b)に示す様に、複数のランド12の各々に対応する位置に対してマスク13の中心Pから外側に向けてずらした位置に、複数の開口部14を備える。ランド12の位置は点線で示している。開口部14はランド12と同一形状である。具体的には、マスク13の中心Pを通過し基板11を縦に分割する線Lxまたは、横に分割するLyに隔てられた一対の開口部だけが、距離D1の間隔(第一の間隔)で設けられ、それ以外の開口部が、距離D1よりも小さく、且つ距離Dpと等しい距離D2の間隔(第二の間隔)で等間隔に設けられている。なお、図示を伴う実施例としてはLx及びLyの各々にで、隔てられた一対の開口部の間の距離が、それ以外より大きいと規定しているが、これに限ることなく、LxまたはLyのどちらか一方について上記距離関係になっていても同様な効果が得られる。
また、複数の開口部14の縦一列毎にその中心を通る仮想線は線Lyと平行であり、また、横一列毎にその中心を通る仮想線は線Lxと平行となっている。
Next, a step of applying the solder paste 15 to the substrate 11 will be described. First, as shown in FIG. 1B, a mask 13 for screen printing is placed on the upper surface of the land 12. As shown in FIG. 2B, the mask 13 is provided with a plurality of openings 14 at positions shifted outward from the center P of the mask 13 with respect to positions corresponding to each of the plurality of lands 12. The position of the land 12 is indicated by a dotted line. The opening 14 has the same shape as the land 12. Specifically, only the pair of openings separated by the line Lx that passes through the center P of the mask 13 and vertically divides the substrate 11 or the Ly that divides the substrate 11 horizontally are the intervals of the distance D1 (first interval). The other openings are provided at equal intervals (second interval) at a distance D2 that is smaller than the distance D1 and equal to the distance Dp. In addition, as an example accompanied by illustration, it is defined in each of Lx and Ly that the distance between the pair of openings separated is larger than the others, but the distance is not limited to this, and Lx or Ly. The same effect can be obtained even if either one of them has the above distance relationship.
Further, the virtual line passing through the center of each of the vertical rows of the plurality of openings 14 is parallel to the line Ly, and the virtual line passing through the center of each horizontal row is parallel to the line Lx.

図3の(a)は、基板11上にあるランド12の上面にマスク13を載せた状態の平面図である。開口部14は、ランド12に対応する正規の位置からずらしてあるため、開口部14には、ランド12、及び基板11が見えている。
はんだペースト15を基板11上に塗布する工程について説明する。まず、図示しない印刷機のスキージを使い、マスク13の開口部14を介して、はんだペースト15を塗布してから(スクリーン印刷)、図1(c)に示すように、マスク13を基板11上から離す。はんだペースト15は、各ランド12の一部と、各ランド12の夫々の外側に跨る様に塗布される。すなわち一つの開口部14から供給されるはんだペーストのうち、一部がランド12の上面に塗布され、残りが基板11の上面に塗布される。図3の(b)は、マスク13を基板11上から離した状態の平面図である。はんだペースト15を、ランド12に対応する正規の位置からずらして塗布してあるため、ランド12の一部が見えている。
FIG. 3A is a plan view of the state where the mask 13 is placed on the upper surface of the land 12 on the substrate 11. Since the opening 14 is displaced from the regular position corresponding to the land 12, the land 12 and the substrate 11 are visible in the opening 14.
The step of applying the solder paste 15 on the substrate 11 will be described. First, the solder paste 15 is applied through the opening 14 of the mask 13 using a squeegee of a printing machine (not shown) (screen printing), and then the mask 13 is placed on the substrate 11 as shown in FIG. 1 (c). Keep away from. The solder paste 15 is applied so as to straddle a part of each land 12 and the outside of each land 12. That is, a part of the solder paste supplied from one opening 14 is applied to the upper surface of the land 12, and the rest is applied to the upper surface of the substrate 11. FIG. 3B is a plan view of the mask 13 separated from the substrate 11. Since the solder paste 15 is applied at a position shifted from the regular position corresponding to the land 12, a part of the land 12 is visible.

次にはんだペースト15の塗布工程に続く電子部品の実装工程について説明する。図1の(d)に示すように、複数のランド12の各々の中心と、複数のランド12の各々に対応した電子部品16の各電極17の中心が重なるように、はんだペースト15の上に電子部品16を載せる。
次に、リフローによってはんだペースト15を溶融させる。溶融したはんだ18は、図1の(e)に示すように、セルフアライメントによって正規の位置へと流動することにより、各ランド12と電子部品16の各電極17とが接合される。
上記がプリント配線基板の製造方法である。
Next, the mounting step of the electronic component following the coating step of the solder paste 15 will be described. As shown in FIG. 1D, the center of each of the plurality of lands 12 and the center of each electrode 17 of the electronic component 16 corresponding to each of the plurality of lands 12 overlap on the solder paste 15. The electronic component 16 is placed.
Next, the solder paste 15 is melted by reflow. As shown in FIG. 1 (e), the molten solder 18 flows to a regular position by self-alignment, so that each land 12 and each electrode 17 of the electronic component 16 are joined.
The above is the manufacturing method of the printed wiring board.

《作用効果》
次に、実施形態の作用効果について説明する。
先ず、ボイド19が発生するメカニズムについて説明する。
リフローに先立ち基板、はんだペースト、電子部品等を予備加熱するプリヒート、及びリフロー時には、はんだペースト15に含まれるフラックス等が気化し、ガスが発生する。気化したガスは、体積が膨張するため、溶融したはんだ18から排出されるものもあるが、溶融時間やはんだ形状によっては排出しきれないものもあり、この排出しきれなかったガスがボイド19となる。
《Effect》
Next, the action and effect of the embodiment will be described.
First, the mechanism by which the void 19 is generated will be described.
Prior to reflow, the flux and the like contained in the solder paste 15 are vaporized during preheating to preheat the substrate, solder paste, electronic components, etc., and reflow, and gas is generated. Since the volume of the vaporized gas expands, some of the vaporized gas is discharged from the molten solder 18, but some of the vaporized gas cannot be discharged depending on the melting time and the shape of the solder, and the gas that cannot be completely discharged is called void 19. Become.

ボイド19が発生しやすい条件は、溶融時間が短い、はんだ付けの面積が大きい、気化したガスが排出されにくい形状である、セルフアライメントがしにくい等がある。気化したガスが排出されにくい形状とは、LGA(Land Grid Array)や、BGA(Ball Grid Array)のように、電子部品の電極が高密度に配置されていたり、各はんだの上下が部品や基板で覆われている形状である。 Conditions in which voids 19 are likely to occur include a short melting time, a large soldering area, a shape in which vaporized gas is difficult to be discharged, and difficulty in self-alignment. The shape that makes it difficult for vaporized gas to be discharged is that the electrodes of electronic parts are arranged at high density like LGA (Land Grid Array) and BGA (Ball Grid Array), and the top and bottom of each solder are parts and substrates. The shape is covered with.

次に、ボイド19を排出できるメカニズムについて説明する。
溶融したはんだ18は、ランド12及び電極17に引き寄せられ流動する。この流動時に、溶融したはんだ18が撹拌され、気化したガスが溶融したはんだ18の空気に触れる表面から排出されるため、ボイド19の滞留が抑制される。従って、溶融したはんだ18の空気に触れる表面の面積が大きくなる程、ガスの排出が促進され、ボイド19は減少する。
Next, a mechanism capable of discharging the void 19 will be described.
The molten solder 18 is attracted to the land 12 and the electrode 17 and flows. During this flow, the molten solder 18 is agitated and the vaporized gas is discharged from the surface of the molten solder 18 in contact with air, so that the void 19 is suppressed from staying. Therefore, as the area of the surface of the molten solder 18 that comes into contact with air increases, gas discharge is promoted and voids 19 decrease.

本発明の実施形態では、前述の通り、はんだペースト15をランド12と電極17とずらした位置に塗布する。その後、加熱によって溶融したはんだ18は、まずランド12又は電極17のいずれかに引き寄せられる。このときの溶融したはんだ18の状態を横方向から観測すると、加熱前には矩形状であったものが、引き寄せにより平行四辺形状に引き伸ばされる。これによりはんだ18の空気に触れる表面の面積が大きくなり、気化したガスの排出が促進される。 In the embodiment of the present invention, as described above, the solder paste 15 is applied at a position shifted from the land 12 and the electrode 17. After that, the solder 18 melted by heating is first attracted to either the land 12 or the electrode 17. When the state of the molten solder 18 at this time is observed from the lateral direction, what was rectangular before heating is stretched into a parallel quadrilateral shape by pulling. As a result, the area of the surface of the solder 18 that comes into contact with air is increased, and the discharge of vaporized gas is promoted.

次に、電子部品16に作用する力について説明する。
はんだペースト15は、複数あるランド12の各々の中心から基板11の中心Pからランド12の中心を通る仮想線上に、中心Pから離れる方向に向けてずらしてある。続いて加熱によって溶融したはんだ18は、まず電子部品16の電極17に引き寄せられ伸ばされる。このはんだ18を引き寄せる力の反作用として電子部品16にははんだ18側に引き寄せられる力が発生する。しかし、この電子部品16に作用する力は、基板11の中心Pを境にした他方側の対称な位置にある電極17に発生する同様な力と相殺することになり、電子部品16が移動することを抑制できる。したがって、電子部品16は複数のランド12に対応する位置に留まるため、実装不良を抑制することができる。
Next, the force acting on the electronic component 16 will be described.
The solder paste 15 is displaced from the center of each of the plurality of lands 12 on a virtual line passing from the center P of the substrate 11 to the center of the lands 12 in a direction away from the center P. Subsequently, the solder 18 melted by heating is first attracted to the electrode 17 of the electronic component 16 and stretched. As a reaction of the force that attracts the solder 18, a force that attracts the solder 18 is generated in the electronic component 16. However, the force acting on the electronic component 16 cancels out the similar force generated on the electrode 17 at a symmetrical position on the other side of the center P of the substrate 11, and the electronic component 16 moves. Can be suppressed. Therefore, since the electronic component 16 stays at a position corresponding to the plurality of lands 12, mounting defects can be suppressed.

図4は、ボイド低減の効果を説明するグラフである。
ここでは、118ピンのLGAを使用し、ランド12を1.5mmピッチとしている。そして、ずらし量(シフト量)を0mmにした場合、ボイド19の含有率は約20%程度であった。一方、ずらし量を縦方向及び横方向の双方に0.2mmずつにした場合、ボイド19の含有率は約5%程度まで低減した。また、ずらし量を行方向及び列方向の双方に0.3mmずつにした場合、ボイド19の含有率は約2.5%程度まで低減した。また、ずらし量を行方向及び列方向の双方に0.4mmずつにした場合、ボイド19の含有率は約2.5%程度のままであった。なお、接合強度、及び信頼性の観点に基づき、ボイドの含有率は、最大35%以下にする必要があり、推奨は10%以下、目標は5%以下である。
FIG. 4 is a graph illustrating the effect of void reduction.
Here, a 118-pin LGA is used, and the land 12 has a 1.5 mm pitch. When the shift amount (shift amount) was set to 0 mm, the content of void 19 was about 20%. On the other hand, when the amount of shift was set to 0.2 mm in both the vertical direction and the horizontal direction, the content of void 19 was reduced to about 5%. Further, when the amount of shift was set to 0.3 mm in both the row direction and the column direction, the content rate of the void 19 was reduced to about 2.5%. Further, when the amount of shift was set to 0.4 mm in both the row direction and the column direction, the content rate of the void 19 remained at about 2.5%. From the viewpoint of joint strength and reliability, the void content should be 35% or less at the maximum, the recommendation is 10% or less, and the target is 5% or less.

次に、比較例につて説明する。
[比較例1]
図5は、比較例1におけるプリント配線板の製造方法を示す断面図である。
図6及び図7は、比較例1における基板及びマスクの平面図である。
ここでは、上記の実施形態と異なる点のみを説明し、共通する部分については説明を省略する。この比較例1では、複数のランド12に対応する正規の位置に、はんだペースト15を塗布する場合を示している。先ず、図6(a)に示すように、ランド12は距離Dpの間隔で等間隔に配列されており、図6(b)に示すように、開口部14も距離Dpの間隔で等間隔に配列されており、全てランド12に対応する位置に配列されている。
Next, a comparative example will be described.
[Comparative Example 1]
FIG. 5 is a cross-sectional view showing a method of manufacturing the printed wiring board in Comparative Example 1.
6 and 7 are plan views of the substrate and the mask in Comparative Example 1.
Here, only the points different from the above-described embodiment will be described, and the common parts will be omitted. In this Comparative Example 1, the case where the solder paste 15 is applied to the regular positions corresponding to the plurality of lands 12 is shown. First, as shown in FIG. 6A, the lands 12 are arranged at equal intervals at intervals of distance Dp, and as shown in FIG. 6B, the openings 14 are also arranged at equal intervals at intervals of distance Dp. They are arranged, and all are arranged at the positions corresponding to the lands 12.

したがって、ランド12の上面にマスク13を載せると、図7の(a)に示すように、開口部14からランド12だけが見えている。この状態で、はんだペースト15を塗布してからマスク13を剥離すると、図7の(b)に示すように、ランド12ははんだペースト15に覆われている。このように、複数のランド12に対応する正規の位置から、ずらすことなくはんだペースト15を塗布すると、リフロー時に溶融したはんだ18の側面の面積が本発明と比較し少なくなり、気化したガスの排出が十分に行われず、図5の(e)に示すように、ボイド19の含有率が上昇してしまう。 Therefore, when the mask 13 is placed on the upper surface of the land 12, only the land 12 can be seen from the opening 14 as shown in FIG. 7A. In this state, when the solder paste 15 is applied and then the mask 13 is peeled off, the land 12 is covered with the solder paste 15 as shown in FIG. 7B. In this way, when the solder paste 15 is applied without shifting from the regular positions corresponding to the plurality of lands 12, the area of the side surface of the solder 18 melted during the reflow is smaller than that of the present invention, and the vaporized gas is discharged. Is not sufficiently performed, and as shown in FIG. 5 (e), the content of void 19 increases.

以上、限られた数の実施形態を参照しながら説明したが、権利範囲はそれらに限定されるものではなく、上記の開示に基づく実施形態の改変は、当業者にとって自明のことである。 Although the above description has been made with reference to a limited number of embodiments, the scope of rights is not limited thereto, and modifications of the embodiments based on the above disclosure are obvious to those skilled in the art.

11 基板
12 ランド
13 マスク
14 開口部
15 はんだペースト
16 電子部品
17 電極
18 溶融したはんだ
19 ボイド
11 Substrate 12 Land 13 Mask 14 Opening 15 Solder paste 16 Electronic components 17 Electrodes 18 Molten solder 19 Voids

Claims (2)

予め定めた間隔で配列された複数のランドが形成された基板に対し、はんだペーストを塗布する際に、配列の中心を境に隔てられた一対のはんだペーストだけが、第一の間隔で設けられ、前記一対のはんだペースト以外のはんだペーストが、前記第一の間隔よりも小さな第二の間隔で等間隔に設けられるように、前記はんだペーストを複数あるランドの各々について、前記基板の中心から離れる方向にずらし、前記ランドの一部と、前記ランドの外側に跨る様に塗布する工程と、
前記複数のランドの各々の中心と、前記複数のランドの各々に対応した電子部品の電極の中心が重なる様に、前記はんだペースト上に前記電子部品を載せる工程と、を含むことを特徴とするプリント配線板の製造方法。
When applying the solder paste to a substrate on which a plurality of lands arranged at predetermined intervals are formed , only a pair of solder pastes separated by the center of the arrangement are provided at the first interval. , The solder paste is separated from the center of the substrate for each of the plurality of lands so that the solder pastes other than the pair of solder pastes are provided at equal intervals at a second interval smaller than the first interval. A process of shifting in the direction and applying so as to straddle a part of the land and the outside of the land.
It is characterized by including a step of placing the electronic component on the solder paste so that the center of each of the plurality of lands and the center of the electrode of the electronic component corresponding to each of the plurality of lands overlap. Manufacturing method of printed wiring board.
基板に形成された複数のランドの夫々に対して、はんだペーストを塗布するために使用されるスクリーン印刷用マスクであって、
予め定めた間隔で配列された複数の開口部を備え、
前記複数の開口部は、配列の中心を境に隔てられた一対の開口部だけが、第一の間隔で設けられ、前記一対の開口部以外の開口部が、前記第一の間隔よりも小さな第二の間隔で等間隔に設けられることにより、前記複数の開口部が、前記ランドの夫々に対して前記基板の中心から離れる方向にずらして設けられていることを特徴とするスクリーン印刷用マスク。
A screen printing mask used to apply a solder paste to each of a plurality of lands formed on a substrate.
With multiple openings arranged at predetermined intervals,
In the plurality of openings, only a pair of openings separated by a center of the arrangement are provided at the first interval, and openings other than the pair of openings are smaller than the first interval. A screen printing mask characterized in that the plurality of openings are provided so as to be offset from the center of the substrate with respect to each of the lands by being provided at equal intervals at a second interval. ..
JP2016129010A 2016-06-29 2016-06-29 Manufacturing method of printed wiring board and mask for screen printing Active JP6790504B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016129010A JP6790504B2 (en) 2016-06-29 2016-06-29 Manufacturing method of printed wiring board and mask for screen printing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016129010A JP6790504B2 (en) 2016-06-29 2016-06-29 Manufacturing method of printed wiring board and mask for screen printing

Publications (2)

Publication Number Publication Date
JP2018006465A JP2018006465A (en) 2018-01-11
JP6790504B2 true JP6790504B2 (en) 2020-11-25

Family

ID=60949793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016129010A Active JP6790504B2 (en) 2016-06-29 2016-06-29 Manufacturing method of printed wiring board and mask for screen printing

Country Status (1)

Country Link
JP (1) JP6790504B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108845717B (en) * 2018-06-27 2021-04-02 广州视源电子科技股份有限公司 Manufacturing process of induction film and manufacturing method of touch screen
KR102600022B1 (en) * 2019-03-06 2023-11-07 삼성전기주식회사 Manufacturing method of electronic device module

Also Published As

Publication number Publication date
JP2018006465A (en) 2018-01-11

Similar Documents

Publication Publication Date Title
KR100440851B1 (en) A Method for Forming Solder Ball
JP2011243683A (en) Electronic component mounting method, electronic component manufacturing method and electronic component, and electronic component manufacturing apparatus
JP2009054846A (en) Printed wiring substrate, and method for manufacturing electronic device
WO2017215488A1 (en) Module with solder ends at bottom thereof
JP6490223B2 (en) Method for reducing voids at solder locations
JP6790504B2 (en) Manufacturing method of printed wiring board and mask for screen printing
US20070164083A1 (en) Alignment plate
US20210329793A1 (en) Method for producing a circuit board arrangement, and circuit board arrangement
JP2010199232A (en) Soldering device and soldering method
KR100771644B1 (en) Method of manufacturing an electronic component
US20090284939A1 (en) Alignment plate
JP2019062000A (en) Screen printing mask and printed wiring board
JP2016025220A (en) Mounting structure of insertion component, circuit board, and manufacturing method of electronic circuit device
JP4274264B2 (en) Module manufacturing method
JP2008218552A (en) Mounting substrate and mounting method for electronic part
JP2013179192A (en) Substrate and mounting method
KR101069973B1 (en) Bump forming apparatus and method for forming bump using the same
US20100230152A1 (en) Method of soldering electronic component, and electronic component
RU2331993C1 (en) Installation method of electronic components with ball leads
JP2008091557A (en) Electronic component mounting method and apparatus
JP2001085832A (en) Method and device for manufacturing electronic component
JP2006313792A (en) Printed wiring board
KR20230115476A (en) Substrates and Substrate Manufacturing Methods
JP2006261463A (en) Mounting structure of electronic component, recording device provided with this mounting structure, electronic equipment and method of mounting electronic component
KR101097488B1 (en) Method of manufacturing pin grid array substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R151 Written notification of patent or utility model registration

Ref document number: 6790504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151