KR20190053245A - 일체형 스프링 장착 칩 터미네이션 - Google Patents

일체형 스프링 장착 칩 터미네이션 Download PDF

Info

Publication number
KR20190053245A
KR20190053245A KR1020197011286A KR20197011286A KR20190053245A KR 20190053245 A KR20190053245 A KR 20190053245A KR 1020197011286 A KR1020197011286 A KR 1020197011286A KR 20197011286 A KR20197011286 A KR 20197011286A KR 20190053245 A KR20190053245 A KR 20190053245A
Authority
KR
South Korea
Prior art keywords
chip termination
contact
spring
ground
termination
Prior art date
Application number
KR1020197011286A
Other languages
English (en)
Other versions
KR102229555B1 (ko
Inventor
크리스토퍼 레이몬드 하운
마이클 조셉 케트너
Original Assignee
스미스 인터커넥트 아메리카스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미스 인터커넥트 아메리카스, 인크. filed Critical 스미스 인터커넥트 아메리카스, 인크.
Publication of KR20190053245A publication Critical patent/KR20190053245A/ko
Application granted granted Critical
Publication of KR102229555B1 publication Critical patent/KR102229555B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/24—Terminating devices
    • H01P1/26—Dissipative terminations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/2049—Pressing means used to urge contact, e.g. springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Details Of Resistors (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

히트싱크에 의해 흡수되는 열로 회로의 에너지를 변환시키기 위한 일체형 스프링 장착 칩 터미네이션이 제공된다. 일체형 스프링 장착 칩 터미네이션은 회로에 연결되도록 구성된 입력 탭을 포함하고 상부 표면을 갖는 칩 터미네이션을 포함한다. 상기 칩 터미네이션은 입력 탭에 연결되도록 구성되고 상부 표면 상에 위치된 입력 접촉부, 입력 접촉부에 연결되고 상부 표면 상에 배열된 저항기 요소 및 저항기 요소에 연결되고 상부 표면 상에 위치된 접지 접촉부를 포함한다. 일체형 스프링 장착 칩 터미네이션은 칩 터미네이션의 접지 접촉부에 연결된 형성된 접지 스프링을 포함한다. 형성된 접지 스프링은 칩 터미네이션과 히트싱크가 접촉되도록 히트싱크에 칩 터미네이션을 부착하도록 구성된다.

Description

일체형 스프링 장착 칩 터미네이션
본 출원은 "일체형 스프링 장착 칩 터미네이션"이라는 명칭의 2016년 9월 30일자에 출원된 미국 가특허 출원 제62/402,828호 및 "일체형 접지 탭 칩 터미네이션"이라는 명칭의 2016년 9월 22일자에 출원된 미국 가특허 출원 제62/398,142호를 우선권 주장하고 각각의 내용은 본원에 전체적으로 참조로 인용된다.
칩 터미네이션은 RF 에너지를 열로 변환시킴으로써 신호를 접지로 터미네이션하기 위해 회로의 단부에서 사용된다. 칩 터미네이션은 열을 방출하고, 회로 내로 재차 신호가 반사되는 것을 방지하기 위해 저전압 정재파 비(VSWR)를 갖도록 설계될 수 있다. 종래의 칩 터미네이션은 5-2500 와트의 전력 정격으로 히트싱크가 이용될 수 있는 응용에서 사용하기 위해 플랜지에 장착될 수 있다. 종래의 플랜지 장착부에서의 구성 요소들의 배열은 전형적으로 구리로 제조된 금속 플랜지 상에 세라믹 칩이 장착될 때 내재된 열 팽창 불일치를 야기할 수 있다.
일부 실시예에 따라서, 히트싱크에 의해 흡수되는 열로 회로의 에너지를 변환시키기 위한 일체형 스프링 장착 칩 터미네이션이 제공된다. 일체형 스프링 장착 칩 터미네이션은 회로에 연결되도록 구성된 입력 탭을 포함하고 상부 표면을 갖는 칩 터미네이션을 포함한다. 상기 칩 터미네이션은 입력 탭에 연결되도록 구성되고 상부 표면 상에 위치된 입력 접촉부, 입력 접촉부에 연결되고 상부 표면 상에 배열된 저항기 요소 및 저항기 요소에 연결되고 상부 표면 상에 위치된 접지 접촉부를 포함한다. 일체형 스프링 장착 칩 터미네이션은 칩 터미네이션의 접지 접촉부에 연결된 형성된 접지 스프링을 포함한다. 형성된 접지 스프링은 칩 터미네이션과 히트싱크가 접촉되도록 히트싱크에 칩 터미네이션을 부착하도록 구성된다.
히트싱크에 의해 흡수되는 열로 회로의 에너지를 변환시키기 위한 시스템으로서, 상기 시스템은 회로에 연결되도록 구성된 입력 탭을 포함한다. 시스템은 또한 상부 표면을 갖는 칩 터미네이션을 포함한다. 상기 칩 터미네이션은 입력 탭에 연결되도록 구성되고 상부 표면 상에 위치된 입력 접촉부, 입력 접촉부에 연결되고 상부 표면 상에 배열된 저항기 요소 및 저항기 요소에 연결되고 상부 표면 상에 위치된 접지 접촉부를 포함한다. 시스템은 칩 터미네이션의 접지 접촉부에 연결된 형성된 접지 스프링을 포함하고, 형성된 접지 스프링은 칩 터미네이션과 히트싱크가 접촉되도록 히트싱크에 칩 터미네이션을 부착하도록 구성된다.
일체형 스프링 장착 칩 터미네이션을 제조하기 위한 방법이 개시된다. 방법은 유전 재료의 상부 표면 상으로 입력 접촉부, 유도 튜닝 요소, 저항기 요소 및 접지 접촉부를 프린팅함으로써 칩 터미네이션을 제조하는 단계를 포함한다. 방법은 또한 칩 터미네이션의 접지 접촉부에 형성된 접지 스프링의 하부 표면을 연결하는 단계를 포함한다. 방법은 또한 칩 터미네이션의 입력 접촉부에 입력 탭의 하부 표면을 연결하는 단계 및 형성된 접지 스프링의 상부 표면과 입력 탭의 상부 표면에 리드의 하부 표면을 연결하는 단계를 포함한다.
도 1a는 종래의 플랜지 장착 터미네이션의 도면.
도 1b는 본 발명의 실시예에 다른 일체형 스프링 장착 칩 터미네이션의 도면.
도 2a는 도 1a의 종래의 플랜지 장착 터미네이션의 저면도.
도 2b는 본 발명의 실시예에 따른 도 1b의 일체형 스프링 장착 칩 터미네이션의 저면도.
도 3은 본 발명의 실시예에 따른 칩 터미네이션 상에 스프링 장착 설비를 도시하는 도면.
도 4는 본 발명의 실시예에 따른 칩 터미네이션의 도면.
도 5a는 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션의 사시도.
도 5b는 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션의 구성요소의 분해도.
도 5c는 본 발명의 실시예에 따른 조립된 일체형 스프링 장착 칩 터미네이션의 사시도.
도 6은 종래의 플랜지 장착 터미네이션의 시험 데이터.
도 7은 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션의 시험 데이터.
도 8은 본 발명의 실시예에 따른 칩 터미네이션의 도식적은 회로도.
도 9는 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션을 제조하기 위한 단계의 흐름도.
다음의 상세한 설명에서, 다수의 특정 세부 사항들이 본 개시의 이해를 제공하기 위해 설명된다. 그러나, 당업자에게는 본 발명의 요소가 이러한 특정 세부 사항 중 일부 없이 실시될 수 있음이 명백할 것이다. 다른 예들에서, 본 개시를 불필요하게 모호하게 하는 것을 피하기 위해 공지된 구조들 및 기술들은 상세히 도시되지 않았다.
터미네이션(또는 부하)은 무선 주파수(RF) 및 마이크로웨이브 회로에 사용될 수 있다. 여기에 설명된 바와 같이, 일체형 스프링 장착 칩 터미네이션(integrated spring mounted chip termination)은 종래의 플랜지 장착 터미네이션 및 다른 저항성 장치에 대한 대안일 수 있다. 통합된 스프링 장착 칩 터미네이션은 전력 처리 능력을 향상시키는 동시에 RF 스펙트럼의 주파수(RF) 및 마이크로웨이브 영역에서 작동할 때 중요한 매개 변수인 전압 정재파 비(VSWR)를 향상시킬 수 있다. 본 명세서에 기술된 바와 같이, 일체형 스프링 장착 칩 터미네이션은 또한 세라믹 칩이 땜납으로 구리 플랜지에 장착 될 때 열 팽창 불일치를 제거한다. 종래의 플랜지 장착 터미네이션은 열 팽창 불일치를 해결하기 위해 구리 텅스텐 플랜지를 사용할 수 있지만, 구리 텅스텐의 열악한 열 전도성은 열 성능을 저하시킬 수 있다. 칩 자체에 접지 특징부를 추가하면 일체형 스프링 장착 칩 터미네이션의 성능이 향상된다.
도 1a는 종래의 플랜지 장착 터미네이션(150)을 도시한다.
종래의 플랜지 장착 터미네이션(150)은 구리 또는 구리 텅스텐 또는 다른 재료로 제조된 플랜지(152)를 포함한다. 플랜지(152)의 사용은 본원에 기재된 바와 같이 열 팽창 불일치 문재를 발생시킬 수 있다.
도 1b는 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션(100)을 도시한다. 일체형 스프링 장착 칩 터미네이션(100)은 입력 탭(102), 형성된 접지 스프링(106) 및 리드(104)를 포함한다. 리드(104)는 세라믹으로 제조될 수 있다. 형성된 접지 스프링(106)은 일체형 스프링 장착 칩 터미네이션(100)을 히트싱크(101)에 부착하기 위한 장착 홀(108)을 포함한다. 일부 실시예에서, 나사, 볼트 또는 다른 체결구가 장착 홀(108)을 통해 배치되고 일체형 스프링 장착 칩 터미네이션(100)을 히트싱크(101)에 부착하는데 사용된다.
일체형 스프링 장착 칩 터미네이션(100)의 구성은 칩 아래의 마운팅 플랜지(152)가 필요 없다. 플랜지(152)를 제거하면 열 레이어가 제거되고 일체형 스프링 장착 칩 터미네이션(100)의 칩 터미네이션의 파워 핸들링이 상당히 증가된다. 이는 칩 터미네이션이 열 그리스의 얇은 층으로 히트싱크(101)에 직접 장착될 수 있도록 한다.
도 2a는 도 1a의 종래의 플랜지 장착 터미네이션(150)의 저면도이다. 도 2b는 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션(100)을 도시한다.
일체형 스프링 장착 칩 터미네이션(100)은 칩 터미네이션(110)을 포함한다. 입력 탭(102)은 칩 터미네이션(110)과 리드(104) 사이에 위치된다. 형성된 접지 스프링(106)의 형상은 리드(104)와 칩 터미네이션(110) 사이에 간격(128)이 존재하도록 형성된다. 입력 탭(102)은 간격(128)에 위치하며, 이는 도 5b에서 보다 명확해진다. 입력 탭(102)의 두께는 몸체 부분(126)에서 형성된 접지 스프링(106)의 두께와 일치할 수 있다.
형성된 접지 스프링(106)은 몸체 부분(126) 및 윙 부분(112)을 포함한다. 윙 부분(112)은 형성된 접지 스프링(106)의 몸체 부분(126)으로부터 외측으로 연장되는 형성된 접지 스프링(106)의 하나 이상의 윙(113)을 지칭할 수 있다. 도 2에 도시된 바와 같이 윙 부분(112)은 2개의 윙(113A, 113B)을 가지며 다른 실시예에서 하나 또는 3개 이상의 윙이 제공될 수 있다. 윙 부분(112)의 윙은 몸체 부분(126)과 동일한 재료로 제조되고 실질적으로 평평할 수 있다. 몸체 부분(126)은 제1 평면을 형성할 수 있고 윙(113)은 추가 평면(예를 들어, 윙(113B)에 의해 형성된 제3 평면 및 윙(113A)에 의해 형성된 제2 평면)을 형성할 수 있다. 설치해제된 상태에서, 제1 평면과 추가 평면은 선에서 교차할 수 있으며, 설치된 상태(일체형 스프링 장착 칩 터미네이션(100)이 히트싱크에 연결됨)에서 제1 평면과 추가 평면은 평행할 수 있다.
장착 홀(108)은 형성된 접지 스프링(106)의 윙 부분(112)의 윙(113) 상에 위치한다. 칩 터미네이션(110)은 종래의 플랜지 장착 터미네이션(150)의 플랜지(152) 대신에 열 그리스의 얇은 층을 사용하여 히트싱크에 연결될 수 있다. 윙 부분(112)은 칩 터미네이션(110)에 대해 기울어질 수 있어서, 일체형 스프링 장착 칩 터미네이션(100)이 히트싱크에 장착될 때 히트싱크 상에 칩 터미네이션(110)에 대한 힘이 존재할 수 있다.
윙 부분(112)은 밴드(114)에서 몸체 부분(126)에 연결된다. 도 2는 만곡된 반원 밴드와 같은 밴드(114)를 도시한다. 그러나, 다른 실시예에서, 밴드(114)는 몸체 부분(126)과 밴드(114) 사이의 제1 각도와 밴드(114)와 윙 부분(112) 사이의 제2 각도를 형성하는 스텝 또는 램프일 수 있다. 밴드(114)의 기하학적 구조는 윙 부분(112)과 몸체 부분(126) 사이에 각을 형성할 수 있다.
윙 부분(112)이 장착 홀(108) 내로 삽입된 커넥터를 통하여 히트싱크에 부착될 때 이 각도는 밴드(114) 주위의 회전력이 히트싱크를 향하여 칩 터미네이션(110)의 하부를 가압하거나 또는 히트싱크로부터 이격되도록 칩 터미네이션(110)의 하부를 들어올리도록 형성된다.
리드(104)는 리드 두께(120)를 가지며, 칩 터미네이션(110)은 칩 터미네이션 두께(124)를 갖는다. 따라서, 몸체 부분(126)의 상부 표면으로부터 밴드(114)의 상부까지의 공간은 리드 두께(120)를 수용할 높이(118)를 가질 수 있고 몸체 부분(126)의 하부 표면으로부터 밴드(114)의 하부까지의 공간은 칩 터미네이션 두께(124)를 수용할 높이(122)를 가질 수 있다.
일부 실시예에서, 높이(122)는 또한, 칩 터미네이션(110)의 하부 면이 일체형 스프링 장착 칩 터미네이션(100)이 히트싱크에 부착될 때 형성된 접지 스프링(106)의 윙 부분(112)의 하부 표면과 실질적으로 동일 평면 상에 있도록 형성된다.
플랜지(152)를 제거하는 것은 전형적으로 구리로 제조된 금속 플랜지에 세라믹으로 제조된 칩을 납땜함으로써 야기된 열 팽창 불일치에 대한 문제점을 제거할 수 있다. 무산소 구리의 열팽창 계수(CTE)는 17.7 ppm/°C이며 칩에 사용되는 일반적인 세라믹의 CTE는 4.5 - 9.0 ppm/°C이다. 플랜지(152)를 제거하는 것은 또한 칩의 상부에서 증가된 접지로 인해 개선된 VSWR을 제공할 수 있다. 따라서, 일체형 스프링 장착 칩 터미네이션(100)은 우수한 RF 성능을 제공하면서 전력 손실을 최대화한다. 일체형 스프링 장착 칩 터미네이션(100)은 고전력 터미네이션 및 다른 저항성 제품에 사용될 수 있다. 또한, 일체형 스프링 장착 칩 터미네이션(100)의 높이(116)가 종래의 플랜지 장착 터미네이션(150)의 높이(154)보다 낮기 때문에 플랜지(152)를 제거함에 따라 일체형 스프링 장착 칩 터미네이션(100)이 감소된 프로파일을 가질 수 있다.
도 3은 본 발명의 일 실시예에 따른 칩 터미네이션(110) 상의 형성된 접지 스프링(또는 접지 탭)(106)이다. 도 3에 도시된 조립체(300)는 입력 탭(102) 및 리드(104)가 도시되지 않은 경우, 일체형 스프링 장착 칩 터미네이션(100)과 유사할 수 있다.
도 3에 도시된 바와 같이, 칩 터미네이션(110)은 저항기 요소(302), 접지 접촉부(304), 및 유도 튜닝 요소(306)를 포함한다. 형성된 접지 스프링(106)은 접지 접촉부(304)에서 칩 터미네이션(110)에 연결될 수 있다. 형성된 접지 스프링(106)은 납땜을 통해 접지 접촉부(304)에 부착될 수 있다.
또한, 도 3에 도시된 바와 같이, 형성된 접지 스프링(106)은 몸체 부분(126) 및 윙 부분(112)을 갖는다. 몸체 부분(126)은 폭(310) 및 길이(312)를 갖는다. 일부 실시예에서, 폭(310) 및 길이(312)는 몸체 부분(126)의 형상이 정사각형이되도록 실질적으로 동일하다. 다른 실시예에서, 몸체 부분(126)이 직사각형이도록 폭(310) 및 길이(312)가 상이하다.
형성된 접지 스프링(106)은 상부 표면(318) 및 하부 표면(320)을 갖는다. 몸체 부분(126)은 상부 표면(318) 상에 위치된 리드(104)을 위한 상부 수용 부분(314)을 갖는다. 리드(104)에 대한 상부 수용 부분(314)은 본 명세서에 설명된 바와 같이 리드(104)를 수용하도록 구성된다. 몸체 부분(126)은 또한 하부 표면(320) 상에 위치된 칩 터미네이션(110)을 위한 하부 수용 부분(316)을 갖는다. 칩 터미네이션(110)을 위한 하부 수용 부분(316)은 칩 터미네이션(110)을 수용하도록 구성된다.
도 3에 도시된 바와 같이, 몸체 부분(126)은 칩 터미네이션(110)의 접지 접촉부(304)와 접촉한다. 일부 실시예에서, 몸체 부분(126)은 칩 터미네이션(110)의 접지 접촉부(304)와 접촉하고 칩 터미네이션(110)의 다른 부분과는 접촉하지 않는다. 따라서, 몸체 부분(126)은 칩 터미네이션(110)의 접지 접촉부(304)의 형상과 일치되는 형상을 가질 수 있다.
또한, 도 3에 도시된 바와 같이, 입력 접촉부(308)는 칩 터미네이션(110)의 제1 측면을 따라 위치되고, 형성된 접지 스프링(106)의 몸체 부분(126)은 몸체 부분(126)이 입력 접촉부(308)가 위치되는 칩 터미네이션(110)의 제1 측면을 따라 실질적으로 개방되도록 형성된다.
도 4는 본 발명의 일 실시예에 따른 칩 터미네이션(110)이다. 칩 터미네이션(110)은 상부 표면(402) 주위에 주연부(410)를 가질 수 있고 접지 접촉부(304)는 주연부(410)의 적어도 일부를 따라 상부 표면(402) 상에 위치될 수 있다. 도 4에 도시된 바와 같이, 접지 접촉부(304)는 칩 터미네이션(110)의 상부 표면(402)의 주변부(410)의 3개의 측면 상에 위치된다. 형성된 접지 스프링(106)은 접지 터미네이션(110)의 상부 표면(402)의 3개의 접지 접촉부 측면 상에서 칩 터미네이션(110)에 부착될 수 있다.
칩 터미네이션(110)은 폭(406)과 길이(408)를 갖는다. 칩 터미네이션(110)의 상부는 형상이 직사각형(예를 들어, 정사각형)으로 도시될지라도 임의의 유형의 형상 또는 구성이 사용될 수 있다. 예를 들어, 칩 터미네이션(110)은 원 또는 일반적으로 원형일 수 있고, 형성된 접지 스프링(106)은 원형 칩 터미네이션의 주변의 일부 상에 위치될 수 있다. 칩 터미네이션(110)은 임의의 크기의 폭(406) 및 길이(408)를 가질 수 있다. 일부 실시예에서, 칩 터미네이션(110)은 정사각형 형상이고 각각의 측면은 0.375 인치의 길이를 갖는다. 다른 실시예에서, 칩 터미네이션(110)은 각각의 측면이 0.5 인치의 길이를 갖도록 성형된 정사각형이다. 다른 실시예에서, 칩 터미네이션(110)은 각각의 측면이 1 인치 길이를 갖도록 성형된 정사각형이다.
칩 터미네이션(110)은 저항기 요소(302), 접지 접촉부(304), 유도 튜닝 요소(306) 및 입력 접촉부(308)를 포함한다. 입력 탭(102)은 회로에 연결되도록 구성되고, 저항기 요소(302), 유도 튜닝 요소(306) 및 전지 접촉부(304)는 회로로부터 수신된 전기 에너지를 히트싱크에 의해 흡수된 열 에너지로 변환하도록 구성된다.
칩 터미네이션(110)은 기판을 사용하여 제조될 수 있다. 기판은 유전 재료일 수 있다. 일부 실시예에서, 유전 재료는 베릴륨 옥사이드 또는 알루미늄 니트라이드와 같은 세라믹이다. 일부 실시예에서, 유전 재료는 플라스틱 또는 규소와 같은 PCB 재료이다.
입력 접촉부(308)는 유전 재료 상에 프린팅될 수 있다. 접지 접촉부(304)는 유전 재료 상에 프린팅될 수 있다. 저항기 요소(302)는 유전 재료 상에 프린팅될 수 있다. 저항기 요소(302)는 입력 접촉부(308)와 접지 접촉부(304) 사이에 위치될 수 있고 입력 접촉부(308)와 접지 접촉부(304)를 연결할 수 있다. 유전 튜닝 요소(306)는 유전 재료 상에 프린팅될 수 있고 입력 접촉부(308)와 저항기 요소(302) 사이에 위치될 수 있고, 입력 접촉부(308)와 저항기 요소(302)를 연결할 수 있다.
도 4에 도시된 바와 같이, 접지 접촉부(304)는 칩 터미네이션(110)의 상부 표면(402)의 주연부(410) 상에 위치되고 접지 접촉부(304)는 주연부(410)의 상당 부분을 점유하는 주연부(410)의 4개의 측면들 중 3개 상에 배열된다. 따라서, 칩 터미네이션(110)의 하나 이상의 다른 요소는 접지 접촉부(304)에 의해 둘러싸일 수 있다. 접지 접촉부(304)는 저항기 요소(302), 유도 튜닝 요소(306) 또는 입력 접촉부(308) 중 하나 이상을 둘러쌀 수 있다. 다른 실시예에서, 접지 접촉부(304)은 칩 터미네이션(110)의 상부 표면(402)의 주연부(410)의 2개의 측면 상에 배열된다.
도 4가 주연부(410)의 4개의 측면들 중 3개 전체를 점유하는 접지 접촉부(304)를 도시할지라도, 다른 실시예에서 접지 접촉부(304)는 주연부(410)들 중 하나 이상의 측면의 일부를 점유할 수 있다. 예를 들어, 접지 접촉부(304)는 주연부(410)의 2개의 다른 측면들 중 일부를 점유할 수 있지만 제1 측면 전체 상에 배열될 수 있다. 즉, 예시에서, 접지 접촉부(304)는 칩 터미네이션(110)의 주연부(410)의 절반을 따라 이어질 수 있지만 접지 접촉부(304)는 주연부(410)의 3개의 측면에 걸쳐 분포될 수 있다.
칩 터미네이션(110) 상에 프린팅된 주변 접지 접촉부(304)는 주어진 주파수 범위에 걸쳐 향상된 VSWR을 제공한다. 추가로, VSWR은 플랜지가 칩의 상부에 연결됨에 따라 칩의 상부에서 증가된 접지로 인해 향상된다.
일반적으로, 입력 접촉부(308)와 접지 접촉부(304)는 주연부(410)를 따라 동일한 위치에 배열되지 않을 수 있다. 따라서, 형성된 접지 스프링(106)은 입력 접촉부(308)와 접촉하지 않을 수 있다.
일부 실시예에서, 입력 접촉부(308)는 접지 접촉부(304)에 직접 연결되는 저항기 요소(302)에 직접 연결되는 유도 튜닝 요소(305)에 직접 연결된다.
도 5a는 형성된 접지 스프링(106)을 칩 터미네이션(110)에 연결하는 솔더(500)를 도시하는 일체형 스프링 장착 칩 터미네이션(100)의 사시도이다. 솔더(500)는 칩 터미네이션(110)과 형성된 접지 스프링(106)의 몸체 부분(126)의 접합부를 따라 적용 또는 증착될 수 있다. 솔더(500)는 칩 터미네이션(110)과 접촉하는 몸체 부분(126)의 전체 길이를 따라 적용될 수 있거나 또는 칩 터미네이션(110)과 접촉하는 몸체 부분(126)의 일부를 따라 적용될 수 있다.
도 5b는 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션(100)의 구성요소의 분해도이다. 리드(104)는 상부 표면(502) 및 하부 표면(504)을 갖는다. 형성된 접지 스프링(106)은 상부 표면(318)과 하부 표면(320)을 갖는다. 형성된 접지 스프링(106)은 상부 표면(318) 및 하부 표면(320)을 갖는다. 입력 탭(102)은 상부 표면(506) 및 하부 표면(508)을 갖는다. 칩 터미네이션(110)은 상부 표면(402) 및 하부 표면(404)을 갖는다.
형성된 접지 스프링(106), 즉 몸체 부분(126)과 입력 탭(102)은 칩 터미네이션(110)과 리드(104)에 연결된다. 하부 표면(504)과 리드(104)는 형성된 접지 스프링(106)의 상부 표면(318)과 접촉한다. 특히, 리드(104)는 형성된 접지 스프링(106)의 몸체 부분(126)의 일부인 형성된 접지 스프링(106)의 상부 표면(318)과 접촉한다. 이 방식으로, 리드(104)의 하부 표면(504)의 단지 일부만이 형성된 접지 스프링(106)의 상부 표면(318)과 직접 접촉한다.
형성된 접지 스프링(106)의 하부 표면(320)은 칩 터미네이션(110)의 상부 표면(402)과 접촉한다. 특히, 형성된 접지 스프링(106)의 하부 표면(320)은 칩 터미네이션(110)의 상부 표면(402) 상에 배열된 칩 터미네이션(110)의 접지 접촉부(304)와 접촉한다.
입력 탭(102)은 입력 접촉부(308)에 연결된다. 입력 탭(102)은 입력 접촉부(308)에 납땜될 수 있다. 입력 탭(102)은 또한 칩 터미네이션(110)과 리드(104) 사이에 배열된다. 따라서, 입력 탭(102)의 상부 표면(506)은 리드(104)의 하부 표면(504)과 접촉하고, 입력 탭(102)의 하부 표면(508)은 칩 터미네이션(110)의 상부 표면(402)과 접촉한다. 특히, 입력 탭(102)의 하부 표면(508)은 칩 터미네이션(110)의 입력 접촉부(308)의 일부와 접촉한다.
일부 실시예에서, 리드(104)는 입력 탭(102)과 형성된 접지 스프링(106)에 직접 연결된다. 일부 실시예에서, 형성된 접지 스프링(106)은 칩 터미네이션(110)의 접지 접촉부(304)에서 칩 터미네이션(110)과 리드(104)에 직접 연결된다. 이들 실시예에서, 입력 탭(102)은 칩 터미네이션(110)의 입력 접촉부(308)에서 칩 터미네이션(110)과 리드(104)에 직접 연결된다. 이들 실시예에서, 칩 터미네이션(110)은 형성된 접지 스프링(106), 입력 탭(102) 및 열 싱크에 직접 연결된다.
도 5c는 전체적으로 조립된 일체형 스프링 장착 칩 터미네이션(100)의 사시도이다. 도 2b 및 도 5b에 도시된 바와 같이, 간격(128)은 리드(104)와 칩 터미네이션(110)을 분리한다. 에폭시(510)는 리드(104)와 칩 터미네이션(110)을 연결하기 위해 사용될 수 있고 간격(128)을 충전할 수 있다. 일부 실시예에서, 입력 탭(102)은 장착될 때 클램핑력을 제공하기 위해 스프링으로 사용되는 회로의 접지 부분에 연결될 수 있다.
도 6은 주어진 주파수 범위에 걸쳐 RF 성능을 제공하는 종래의 플랜지 장착 터미네이션의 시험 데이터이다.
도 7은 주어진 주파수 범위에 걸쳐 RF 성능을 도시하는 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션의 시험 데이터이다. 상부 그래프의 단위는 mU이고, 하부 그래프의 단위는 dB이다. 일체형 스프링 장착 칩 터미네이션의 마커(1-4)로 도시된 VSWR은 종래의 플랜지 장착 터미네이션과 비교하여 향상되고 리턴 로스는 종래의 플랜지 장착 터미네이션과 비교하여 향상된다.
도 8은 본 발명의 실시예에 따른 칩 터미네이션(800)의 도식적인 회로도이다. 칩 터미네이션(800)은 입력 접촉부(308)와 유사한 입력(808)을 포함한다. 칩 터미네이션(800)은 또한 입력(808)에 연결된 매칭 네트워크(806)를 포함한다. 칩 터미네이션(800)은 또한 매칭 네트워크(806)에 연결된 저항기 요소(302)와 유사한 저항기 요소(802)를 포함한다. 칩 터미네이션(800)은 또한 접지 접촉부(304)와 유사한 접지(804)를 포함한다.
도 9는 본 발명의 실시예에 따른 일체형 스프링 장착 칩 터미네이션을 제조하기 위한 단계의 흐름도를 도시한다. 칩 터미네이션(110)은 유전 재료(단계 902)의 상부 표면(402) 상에 입력 접촉부(308), 유도 튜닝 요소(306), 저항기 요소(302) 및 접지 접촉부(304)를 프린팅함으로써 제조된다. 일부 실시예에서, 유전 재료는 베릴륨 옥사이드 또는 알루미늄 니트라이드와 같은 세라믹이다. 일부 실시예에서, 유전 재료는 플라스틱 또는 규소와 같은 PCB 재료이다. 유전 재료는 주연부(410)를 형성하는 4개의 측면을 가질 수 있고 입력 접촉부(308)는 4개의 측면의 제1 측면의 일부 상에 프린팅될 수 있다. 유도 튜닝 요소(306)는 주연부(410) 내의 내부 부분에서 입력 접촉부에 직접 연결되도록 프린팅될 수 있다. 저항기 요소(302)는 주연부(410) 내의 내부 부분 내의 유도 튜닝 요소(306)에 직접 연결되도록 프린팅될 수 있다. 접지 접촉부(304)는 저항기 요소(302)에 직접 연결되도록 프린팅될 수 있다. 접지 접촉부(304)는 주연부(410)를 형성하는 4개의 측면의 제2 측면, 제3 측면 및 제4 측면의 적어도 일부를 따라 프린팅될 수 있다. 이 방식으로, 접지 접촉부(304)는 입력 접촉부(308), 유도 튜닝 요소(306) 및 저항기 요소(302)가 접지 접촉부(304)에 의해 둘러싸이도록 프린팅될 수 있다.
형성된 접지 스프링(106)의 하은 칩 터미네이션(110)(단계 904)의 접지 접촉부(304)에 연결된다. 형성된 접지 스프링(106)은 형성된 접지 스프링(106)의 몸체 부분(126)의 내부 에지를 따라 칩 터미네이션(800)에 납땜될 수 있다.
입력 접촉부(308)의 하부 표면(508)은 칩 터미네이션(110)(단계 906)의 입력 접촉부(308)에 연결된다. 리드(104)의 하부 표면(504)은 형성된 접지 스프링(106)(단계 908)의 상부 표면(318) 및 입력 탭(102)의 상부 표면(506)에 연결된다. 간격(128)은 칩 터미네이션(110)과 리드(104) 사이에 형성될 수 있다. 입력 탭(102)은 간격(128)의 일부 내에 위치될 수 있다. 간격(128)의 나머지 부분은 에폭시(510)에 의해 점유될 수 있고 이에 따라 리드(104)가 칩 터미네이션(110)에 연결된다.
개시된 예시적인 실시예들의 상기 설명은 임의의 당업자가 본 발명을 제조 또는 사용할 수 있도록 제공된다. 이들 실시예에 대한 다양한 변경은 당업자에게 자명할 것이며, 본 명세서에 개시된 원리는 본 발명의 사상 또는 범위를 벗어나지 않고 다른 실시예에 적용될 수 있다. 설명된 실시예들은 모든 면에서 단지 예시적인 것으로서 제한적이지 않은 것으로 간주되어야 하며, 따라서 본 발명의 범위는 전술 한 설명보다는 다음의 청구 범위에 의해 지시된다. 청구 범위와 균등한 의미 및 범위 내에 있는 모든 변경은 그 범위 내에 포함되어야 한다.

Claims (20)

  1. 히트싱크에 의해 흡수되는 열로 회로의 에너지를 변환시키기 위한 일체형 스프링 장착 칩 터미네이션으로서, 일체형 스프링 장착 칩 터미네이션은
    회로에 연결되도록 구성된 입력 탭,
    상부 표면을 갖는 칩 터미네이션 - 상기 칩 터미네이션은 입력 탭에 연결되도록 구성되고 상부 표면 상에 위치된 입력 접촉부, 입력 접촉부에 연결되고 상부 표면 상에 배열된 저항기 요소 및 저항기 요소에 연결되고 상부 표면 상에 위치된 접지 접촉부를 포함함 - , 및
    칩 터미네이션의 접지 접촉부에 연결된 형성된 접지 스프링을 포함하고, 형성된 접지 스프링은 칩 터미네이션과 히트싱크가 접촉되도록 히트싱크에 칩 터미네이션을 부착하도록 구성되는 일체형 스프링 장착 칩 터미네이션.
  2. 제1항에 있어서, 형성된 접지 스프링은 히트싱크 상으로 칩 터미네이션 상의 클램프력을 제공하는 일체형 스프링 장착 칩 터미네이션.
  3. 제1항에 있어서, 칩 터미네이션은 상부 표면 주위에 주연부를 형성하는 하나 이상의 측면을 가지며, 접지 접촉부는 저항기 요소가 접지 접촉부에 의해 적어도 부분적으로 둘러싸이도록 주연부를 형성하는 하나 이상의 측면 상에 프린팅되는 일체형 스프링 장착 칩 터미네이션.
  4. 제1항에 있어서, 칩 터미네이션은 유전 재료로 제조되는 일체형 스프링 장착 칩 터미네이션.
  5. 제1항에 있어서, 열 그리스의 층은 히트싱크와 칩 터미네이션 사이에 증착되는 일체형 스프링 장착 칩 터미네이션.
  6. 제1항에 있어서, 입력 탭이 형성된 접지 스프링과 리드 사이에 배열되도록 형성된 접지 스프링에 연결된 리드를 추가로 포함하는 일체형 스프링 장착 칩 터미네이션.
  7. 제1항에 있어서, 입력 접촉부와 저항기 요소를 연결하는 유도 튜닝 요소를 추가로 포함하는 일체형 스프링 장착 칩 터미네이션.
  8. 제1항에 있어서, 접지 접촉부는 칩 터미네이션의 상부 표면 상에 형상을 형성하고, 형성된 접지 스프링은 접지 접촉부의 형상과 일치되는 형상을 갖는 일체형 스프링 장착 칩 터미네이션.
  9. 히트싱크에 의해 흡수되는 열로 회로의 에너지를 변환시키기 위한 시스템으로서, 상기 시스템은
    회로에 연결되도록 구성된 입력 탭,
    상부 표면을 갖는 칩 터미네이션 - 상기 칩 터미네이션은 입력 탭에 연결되도록 구성되고 상부 표면 상에 위치된 입력 접촉부, 입력 접촉부에 연결되고 상부 표면 상에 배열된 저항기 요소 및 저항기 요소에 연결되고 상부 표면 상에 위치된 접지 접촉부를 포함함 - , 및
    칩 터미네이션의 접지 접촉부에 연결된 형성된 접지 스프링을 포함하고, 형성된 접지 스프링은 칩 터미네이션과 히트싱크가 접촉되도록 히트싱크에 칩 터미네이션을 부착하도록 구성되는 시스템.
  10. 제9항에 있어서, 형성된 접지 스프링은 히트싱크 상으로 칩 터미네이션 상의 클램프력을 제공하는 시스템.
  11. 제9항에 있어서, 칩 터미네이션은 상부 표면 주위에 주연부를 형성하는 하나 이상의 측면을 가지며, 접지 접촉부는 저항기 요소가 접지 접촉부에 의해 적어도 부분적으로 둘러싸이도록 주연부를 형성하는 하나 이상의 측면 상에 프린팅되는 시스템.
  12. 제9항에 있어서, 칩 터미네이션은 유전 재료로 제조되는 시스템.
  13. 제9항에 있어서, 열 그리스의 층은 히트싱크와 칩 터미네이션 사이에 증착되는 시스템.
  14. 제9항에 있어서, 입력 탭이 형성된 접지 스프링과 리드 사이에 배열되도록 형성된 접지 스프링에 연결된 리드를 추가로 포함하는 시스템.
  15. 제9항에 있어서, 입력 접촉부와 저항기 요소를 연결하는 유도 튜닝 요소를 추가로 포함하는 시스템.
  16. 제9항에 있어서, 접지 접촉부는 칩 터미네이션의 상부 표면 상에 형상을 형성하고, 형성된 접지 스프링은 접지 접촉부의 형상과 일치되는 형상을 갖는 시스템.
  17. 일체형 스프링 장착 칩 터미네이션을 제조하기 위한 방법으로서,
    유전 재료의 상부 표면 상으로 입력 접촉부, 유도 튜닝 요소, 저항기 요소 및 접지 접촉부를 프린팅함으로써 칩 터미네이션을 제조하는 단계,
    칩 터미네이션의 접지 접촉부에 형성된 접지 스프링의 하부 표면을 연결하는 단계,
    칩 터미네이션의 입력 접촉부에 입력 탭의 하부 표면을 연결하는 단계 및
    형성된 접지 스프링의 상부 표면과 입력 탭의 상부 표면에 리드의 하부 표면을 연결하는 단계를 포함하는 방법.
  18. 제17항에 있어서, 형성된 접지 스프링은 솔더링에 의해 칩 터미네이션의 접지 접촉부에 연결되는 방법.
  19. 제17항에 있어서, 간격이 리드와 칩 터미네이션 사이에 형성되고, 간격은 리드가 칩 터미네이션에 연결되도록 에폭시로 충전되는 방법.
  20. 제17항에 있어서, 칩 터미네이션의 상부 표면은 주연부를 형성하는 하나 이상의 측면을 가지며, 접지 접촉부는 하나 이상의 측면 상에 프린팅되는 방법.
KR1020197011286A 2016-09-22 2017-09-22 일체형 스프링 장착 칩 터미네이션 KR102229555B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662398142P 2016-09-22 2016-09-22
US62/398,142 2016-09-22
US201662402828P 2016-09-30 2016-09-30
US62/402,828 2016-09-30
PCT/US2017/052961 WO2018057893A1 (en) 2016-09-22 2017-09-22 Integrated spring mounted chip termination

Publications (2)

Publication Number Publication Date
KR20190053245A true KR20190053245A (ko) 2019-05-17
KR102229555B1 KR102229555B1 (ko) 2021-03-18

Family

ID=61690037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011286A KR102229555B1 (ko) 2016-09-22 2017-09-22 일체형 스프링 장착 칩 터미네이션

Country Status (5)

Country Link
US (1) US10818992B2 (ko)
EP (1) EP3516685A4 (ko)
KR (1) KR102229555B1 (ko)
CN (1) CN109891580B (ko)
WO (1) WO2018057893A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10772193B1 (en) * 2019-10-29 2020-09-08 Ttm Technologies Inc. Wideband termination for high power applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841340A (en) * 1996-05-07 1998-11-24 Rf Power Components, Inc. Solderless RF power film resistors and terminations
JP3768075B2 (ja) * 2000-07-06 2006-04-19 松下電器産業株式会社 高周波集積回路装置及びこれを用いた高周波回路
US20150351275A1 (en) * 2014-05-30 2015-12-03 Johanson Manufacturing Corporation Thin-Film Radio Frequency Power Terminator
JP7087130B2 (ja) * 2016-10-28 2022-06-20 株式会社東芝 点検システム、情報処理装置、点検制御プログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787130B2 (ja) * 1990-09-17 1995-09-20 ヒロセ電機株式会社 高周波用終端抵抗器
US5430611A (en) * 1993-07-06 1995-07-04 Hewlett-Packard Company Spring-biased heat sink assembly for a plurality of integrated circuits on a substrate
US7042305B2 (en) * 2002-12-20 2006-05-09 Com Dev Ltd. Transmission line termination
US7373090B2 (en) * 2004-03-26 2008-05-13 Intel Corporation Modulator driver circuit with selectable on-chip termination
CN101826492B (zh) * 2010-04-29 2012-11-28 南通富士通微电子股份有限公司 一种芯片悬架式半导体封装散热改良结构
CN102869239B (zh) * 2012-09-19 2014-12-10 扬州大得机电科技有限公司 一种发热电子器件与散热器件的紧固方法
US9257735B2 (en) * 2013-03-22 2016-02-09 Peraso Technologies Inc. Reconfigurable waveguide interface assembly for transmit and receive orientations
EP2879174B1 (en) * 2013-11-29 2021-09-08 Ampleon Netherlands B.V. Packaged RF power transistor device having next to each other ground leads and a video lead for connecting decoupling capacitors, RF power amplifier
US20150349396A1 (en) 2014-05-31 2015-12-03 Hatem Mohamed Aead Air Gap Creation In Electronic Devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841340A (en) * 1996-05-07 1998-11-24 Rf Power Components, Inc. Solderless RF power film resistors and terminations
JP3768075B2 (ja) * 2000-07-06 2006-04-19 松下電器産業株式会社 高周波集積回路装置及びこれを用いた高周波回路
US20150351275A1 (en) * 2014-05-30 2015-12-03 Johanson Manufacturing Corporation Thin-Film Radio Frequency Power Terminator
JP7087130B2 (ja) * 2016-10-28 2022-06-20 株式会社東芝 点検システム、情報処理装置、点検制御プログラム

Also Published As

Publication number Publication date
US20190296413A1 (en) 2019-09-26
CN109891580B (zh) 2023-03-28
KR102229555B1 (ko) 2021-03-18
CN109891580A (zh) 2019-06-14
WO2018057893A1 (en) 2018-03-29
EP3516685A4 (en) 2020-04-01
US10818992B2 (en) 2020-10-27
EP3516685A1 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
US6335669B1 (en) RF circuit module
US6465883B2 (en) Capsule for at least one high power transistor chip for high frequencies
US8207021B2 (en) Low noise high thermal conductivity mixed signal package
US7924568B2 (en) Heat sink device with a shielding member
US20240098872A1 (en) Electronic device
EP3327767B1 (en) Mount structure, method of manufacturing mount structure, and wireless device
US6430043B1 (en) Heat sink grounding unit
US20150351275A1 (en) Thin-Film Radio Frequency Power Terminator
US20040108922A1 (en) Microwave monolithic integrated circuit (mmic) carrier interface
US11310904B2 (en) Chip package and power module
US5889319A (en) RF power package with a dual ground
US20100200968A1 (en) Microwave circuit assembly
US10453774B1 (en) Thermally enhanced substrate
KR102229555B1 (ko) 일체형 스프링 장착 칩 터미네이션
US7161244B2 (en) Microwave device for dissipating or attenuating power
US6016085A (en) Flat cable load
KR20210105427A (ko) 고주파 나선형 터미네이션
US8994490B2 (en) Chip resistor with outrigger heat sink
US10818617B2 (en) Flange mount millimeter-wave package
US20230016486A1 (en) Low-cost surface mount emi gaskets
US7521791B2 (en) Method and apparatus for dissipating heat from an integrated circuit
RU2069460C1 (ru) Полосковый свч-микроблок
JP2004259746A (ja) 表面実装用基板及びアンテナ装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant