KR20190049616A - 마이크로볼로미터 구조 - Google Patents
마이크로볼로미터 구조 Download PDFInfo
- Publication number
- KR20190049616A KR20190049616A KR1020187020281A KR20187020281A KR20190049616A KR 20190049616 A KR20190049616 A KR 20190049616A KR 1020187020281 A KR1020187020281 A KR 1020187020281A KR 20187020281 A KR20187020281 A KR 20187020281A KR 20190049616 A KR20190049616 A KR 20190049616A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- microbolometer
- metal
- bridge
- cmos
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 182
- 239000002184 metal Substances 0.000 claims abstract description 182
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 84
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 65
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 230000000295 complement effect Effects 0.000 claims abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 9
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 90
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 2
- 238000011105 stabilization Methods 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 3
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims 3
- BTGZYWWSOPEHMM-UHFFFAOYSA-N [O].[Cu].[Y].[Ba] Chemical compound [O].[Cu].[Y].[Ba] BTGZYWWSOPEHMM-UHFFFAOYSA-N 0.000 claims 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims 3
- BWCRCMAQBZVTOM-UHFFFAOYSA-N [W]=O.[V] Chemical compound [W]=O.[V] BWCRCMAQBZVTOM-UHFFFAOYSA-N 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 3
- 229910001935 vanadium oxide Inorganic materials 0.000 claims 3
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 claims 3
- 238000001914 filtration Methods 0.000 claims 1
- 230000002463 transducing effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 83
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 230000005855 radiation Effects 0.000 description 13
- 238000010521 absorption reaction Methods 0.000 description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 239000011149 active material Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
- G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
- G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/08—Optical arrangements
- G01J5/0806—Focusing or collimating elements, e.g. lenses or concave mirrors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/08—Optical arrangements
- G01J5/0853—Optical arrangements having infrared absorbers other than the usual absorber layers deposited on infrared detectors like bolometers, wherein the heat propagation between the absorber and the detecting element occurs within a solid
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
Abstract
표준 CMOS 파운드리에서 마이크로볼로미터 검출기를 제조하는 방법, 시스템 및 장치가 개시된다. 상기 방법은 실리콘 기판층, 금속 스택, 유전층, 및 상기 유전층에 내장된 열전 변환 소자를 포함하는 CMOS(Complementary Metal Oxide Semiconductor) 웨이퍼를 형성하는 단계를 포함한다. 금속 스택은 서로 접촉하는 2 개 이상의 금속층을 포함한다. 금속 스택 및 유전층은 실리콘 기판층 상에 있다. 열전 변환 소자는 열을 전기 신호로 변환하도록 구성된다. 상기 방법은 금속 스택을 에칭하여 유전층의 적어도 일부 및 유전층에 매립된 열전 변환 소자를 포함하는 마이크로볼로미터 브리지의 외부 측면 에지를 구획하는 단계를 포함한다. 이 방법은 마이크로볼로미터 브리지 아래의 실리콘 기판층을 에칭하는 단계를 포함한다.
Description
관련 출원에 대한 상호 참조
본 출원은 전체가 본원에 참고로 인용된 2015 년 12 월 16 일자로 출원된 "MICROBOLOMETER STRUCTURE"라는 명칭의 미국 가출원 제 62/268,291 호의 우선권 및 그 이익을 주장한다.
기술 분야
본 명세서는 마이크로볼로미터 검출기의 제조를 위한 시스템 및 방법에 관한 것이다.
마이크로볼로미터는 주로 장파 적외선(LWIR) 방사선을 검출하기 위한 검출기로서 사용되는 특정한 유형의 볼로미터이다. 마이크로볼로미터는 현수형 마이크로볼로미터 브리지와, 현수형 마이크로볼로미터 브리지를 마이크로볼로미터가 위에 제조되는 CMOS(Complementary Metal Oxide Semiconductor) 웨이퍼 기판에 연결하는 픽셀 암과, 마이크로볼로미터 브리지의 열 변화를 전기 신호로 변환하는 열전 변환 소자와, 적외선을 흡수하는 흡수체로 구성된다. 흡수된 복사선은 마이크로볼로미터 브리지 온도를 증가시킨다. 이 온도 상승은 열전 변환 소자에 의해 전기 신호로 변환되고, 이 전기적 파라미터 변화는 이미지, 비디오 또는 임의의 다른 형태의 데이터를 생성하기 위해 판독 집적 회로(ROIC)에 의해 측정된다.
문헌에서의 마이크로볼로미터 제조 방법은 기판 상부에 박막층의 제조를 포함하는 표면 마이크로머시닝(surface micromachining) 또는 마이크로볼로미터를 형성하기 위해 기판의 일부분을 에칭 또는 제거하는 제조 단계를 포함하는 벌크 마이크로머시닝(bulk micromachining)을 사용한다.
일반적으로, 본 명세서에서 기술된 요지의 일 실시형태는 마이크로볼로미터 검출기를 제조하는 방법으로 구현된다. 이 특허에 설명된 방법은 마이크로볼로미터의 물리적 구조 및 열전 변환 소자의 형성에 특별히 조율된 층들이 사용되는 문헌 상의 대부분의 방법에 반해 마이크로볼로미터 형성을 위해 대부분 표준 CMOS층 또는 구성요소를 이용한다. 이 특허의 방법은 마이크로볼로미터 제조를 위해 표준 CMOS 웨이퍼를 이용하고 CMOS 제조 후 간단한 MEMS 공정을 가져서, 전체 제조가 간단하고, 대량 제조 파운드리(가령, CMOS 파운드리)와 빠르게 호환가능하며, 및 비용도 저렴하다.
이 특허에서의 이러한 방법은 기판으로서 벌크 CMOS 웨이퍼 또는 SOI-CMOS(Complementary Metal Oxide Semiconductor) 웨이퍼를 사용한다. CMOS 공정에서의 금속층은 마이크로볼로미터 구조를 형성하기 위해 의도적으로 성형된다. 금속층은 이러한 목적을 위해 희생층 또는 경질 MEMS 마스크로 사용될 수 있다. 희생층으로 사용될 때, 높은 필 팩터(fill factor) 마이크로볼로미터 구조를 가질 수 있다. 표준 CMOS 제조 후, 간단한 MEMS 공정이 마이크로볼로미터를 제작하는 데 필요하다. 현수된 마이크로볼로미터 브리지는 실리콘 웨이퍼의 특정 부분을 에칭 제거함으로써 형성된다. 이 특허의 방법들은 이방성 또는 등방성 실리콘 에칭을 사용할 수 있고 CMOS층들과 함께 하나 이상의 에칭 스톱들을 구현할 수 있다.
이 특허의 방법은 실리콘 기판층, 금속 스택, 유전층 및 유전층에 매립된 열전 변환 소자를 포함하는 CMOS(Complementary Metal Oxide Semiconductor) 웨이퍼를 형성하는 단계를 포함한다. 금속 스택은 서로 접촉하는 적어도 2개의 금속층을 포함한다. 금속 스택 및 유전층은 실리콘 기판층 상에 있다. 열전 변환 소자는 열을 전기 신호로 변환하도록 구성된다. 상기 방법은 금속 스택을 에칭하여 유전층에 매립된 열전 변환 소자 및 상기 유전층의 적어도 일부를 포함하는 마이크로볼로미터 브리지의 외부 측면 에지를 구획하는 단계를 포함한다. 이 방법은 마이크로볼로미터 브리지 아래의 실리콘 기판층을 에칭하는 단계를 포함한다.
이들 및 다른 실시예는 선택적으로 다음 특징들 중 하나 이상을 포함할 수 있다. 상기 방법은 전기 신호를 전달하기 위해 도전층이 내장된 적어도 하나의 픽셀 암을 형성하도록, 그리고, 마이크로볼로미터 검출기 및 인접한 마이크로볼로미터 검출기 사이에 적어도 하나의 벽 구조물을 형성하도록, 실리콘 기판층을 에칭하는 단계를 포함할 수 있다. 적어도 하나의 벽 구조물은 마이크로볼로미터 검출기들 사이의 열적 누화(thermal crosstalk)를 감소시킬 수 있다. 벽 구조물은 전기 신호를 전달하기 위한 라우팅 금속을 포함할 수 있다.
열전 변환 소자는 금속층, 금속 시드층, 폴리실리콘층, 실리사이드층, 저항기로 사용될 수 있는 임의의 CMOS 기술층, 하나 이상의 트랜지스터, 하나 이상의 다이오드, 임의의 CMOS 기술 활성 또는 패시브 구성요소, 또는, CMOS 제조 동안/내에 또는 CMOS 제조 후, 증착되는 논-CMOS 기술층 중 적어도 하나를 포함할 수 있다.
마이크로볼로미터 브리지는 적외선을 반사하도록 구성된 미러 구조를 포함할 수 있다. 미러는 열전 변환 소자 위의, 또는, 아래의, 또는 열전 변환 소자와 동일한 레벨의 유전층에 매립될 수 있다. 마이크로볼로미터는 유전층에 매립된 적어도 하나의 플라즈몬 구조를 포함할 수 있다. 적어도 하나의 플라즈몬 구조는 마이크로볼로미터 브리지의 적외선광의 흡수를 증가 또는 필터링하도록 구성될 수 있다.
상기 금속 스택은 제 1 금속층 및 제 2 금속층을 포함할 수 있다. 제 2 금속층은 제 1 금속층의 상부에 있을 수 있고 제 1 금속층으로부터 측 방향으로 오프셋될 수 있다. 제 2 금속층은 제 1 금속층으로부터 측 방향으로 오프셋되어, 제 1 금속층을 에칭함으로써 구획된 마이크로볼로미터 브리지의 제 1 외부 측면 에지는 제 2 금속층 에칭에 의해 구획되는 마이크로볼로미터 브리지의 제 2 외부 측면 에지보다 마이크로볼로미터 브리지의 중심에서 측방으로 더 가깝다. 제 2 금속층은 제 1 금속층으로부터 측 방향으로 오프셋되어 마이크로볼로미터 검출기의 필 팩터를 증가시킬 수 있다.
금속 스택은 유전층 상에 금속층을 포함할 수 있다. 금속 스택을 에칭하는 단계는 마이크로볼로미터 검출기의 열 질량 및 열 시상수를 감소시키도록, 유전층에 의해 형성되는 그리고 마이크로볼로미터 브리지의 외부 측면 에지에 대향될 수 있는, 마이크로볼로미터 브리지의 제 1 내부 측면 에지를 구획하도록 유전층 상에 금속층을 에칭하는 단계를 포함할 수 있다.
다른 실시형태에서, 본 발명은 마이크로볼로미터 검출기를 제조하는 방법으로 구현된다. 이 방법은 기판층, 활성 실리콘층 또는 기판층 상에 유전층, 및 유전층에 내장된 열전 변환 소자를 포함하는 CMOS 웨이퍼를 형성하는 단계를 포함한다. 열전 변환 소자는 열을 전기 신호로 변환하도록 구성될 수 있다. 적어도 하나의 금속층은 적어도 하나의 포스트-CMOS MEMS 공정 동안 마스크로서 사용하기 위한, 기결정된 형상을 가질 수 있다. 상기 방법은 에칭 스토퍼 또는 마스크로서 작용하는 적어도 하나의 금속층을 가지면서, 활성 실리콘층 또는 기판층에 도달하도록 유전층을 에칭하는 단계를 포함할 수 있다. 상기 방법은 상기 활성 실리콘층 또는 상기 기판층을 에칭하여 상기 유전층에 매입된 열전 변환 소자 및 상기 유전층의 일부를 포함하는 마이크로볼로미터 브리지를 형성하는 단계를 포함할 수 있다.
다른 실시형태에서, 본 발명은 마이크로볼로미터 검출기를 제조하는 방법으로 구현된다. 상기 방법은 기판층, 서로 접촉하는 적어도 2개의 금속층을 포함하는 금속 스택, 유전층 및 상기 유전층에 내장된 열전 변환 소자를 포함하는 CMOS 웨이퍼를 형성하는 단계를 포함할 수 있다. 열전 변환 소자는 열을 전기 신호로 변환하도록 구성될 수 있다. 상기 방법은 상기 유전층에 매립된 열전 변환 소자 및 상기 유전층의 적어도 일부를 포함하는 마이크로볼로미터 브리지의 외부 측 에지를 정의하도록 상기 금속 스택을 에칭하는 단계를 포함할 수 있다. 상기 방법은 상기 마이크로볼로미터 브리지 아래의 활성 실리콘층 또는 기판층의 적어도 일부를 에칭하는 단계를 포함할 수 있다.
본 발명의 다른 시스템, 방법, 특징 및 이점은 다음의 도면 및 상세한 설명을 검토하면 당업자에게 명백할 것이다. 도면에 도시된 구성 요소는 반드시 일정한 축척이 아니며, 본 발명의 중요한 특징을 보다 잘 설명하기 위해 과장될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 하나 이상의 금속 희생층을 사용하여 마이크로볼로미터 검출기를 제조하기 위한 예시적인 공정의 흐름도이다.
도 2a-2f는 발명의 일 실시형태에 따른 도 1의 프로세스에 의해 형성된 마이크로볼로미터 검출기로 제조되는 예시적인 CMOS(Complementary Metal-Oxide-Semiconductor) 웨이퍼의 단면도이다.
도 2g는 발명의 일 실시형태에 다른 하나 이상의 플라즈몬 구조체를 가진, 도 1의 공정에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 3a 및 도 3b는 발명의 일 실시형태에 따른 우산-형상을 가진 도 1의 프로세스에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 4a 및 도 4b는 발명의 일 실시형태에 따른 우산-형상의 마이크로볼로미터 브리지 내에 형성된 공동을 가진 도 1의 프로세스에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 5는 발명의 일 실시형태에 따라 마스크로서 하나 이상의 금속층을 사용하는 마이크로볼로미터 검출기를 제조하기 위한 예시적인 공정의 흐름도이다.
도 6a-6e는 발명의 일 실시예에 따라 도 5의 공정을 사용하여 형성된 마이크로볼로미터 검출기에 제조되는, 예시적인 실리콘 온 인슐레이터(SOI) 상보형 금속 산화물 반도체(CMOS) 웨이퍼의 단면도를 예시한다.
도 6f는 발명의 일 실시형태에 따라 적어도 하나의 핸들 웨이퍼 접촉부(HWC)를 가진 도 5의 공정에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 6g-6h는 발명의 일 실시형태에 따라 도 5의 프로세스를 사용하여 마이크로볼로미터 검출기로 제조되는 예시적인 CMOS 웨이퍼의 단면도를 예시한다.
도 7은 본 발명의 일 실시형태에 따른 하나 이상의 딥 트렌치 분리(DTI) 구조 및 희생층으로서 하나 이상의 금속층을 사용하여 마이크로볼로미터 검출기를 제조하기 위한 예시적인 공정의 흐름도이다.
도 8a-8f는 발명의 일 실시형태에 따라 도 7의 공정에 의해 형성된 마이크로볼로미터 검출기로 제조되는 예시적인 SOI-CMOS 웨이퍼의 단면도를 도시한다.
도 8g-8h는 발명의 일 실시형태에 따라 도 7의 프로세스를 사용하여 마이크로볼로미터 검출기로 제조되는 예시적인 CMOS 웨이퍼의 단면도를 예시한다.
도 9a는 발명의 일 실시형태에 따라 우산-형상을 가진 도 8f의 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 9b는 발명의 일 실시형태에 따라 우산-형상을 가진 도 8h의 마이크로볼로미터 검출기의 단면도.
도 10은 발명의 일 실시형태에 따른 우산 형 마이크로볼로미터 브리지 내에 한정된 공동을 갖는 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 11은 발명의 일 실시형태에 따라 적어도 하나의 핸들 웨이퍼 접촉부를 가진 도 7의 프로세스에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 12는 발명의 일 실시형태에 따른 복수의 DTI 구조를 갖는 예시적인 마이크로볼로미터 검출기의 단면도를 예시한다.
도 1은 본 발명의 일 실시형태에 따른 하나 이상의 금속 희생층을 사용하여 마이크로볼로미터 검출기를 제조하기 위한 예시적인 공정의 흐름도이다.
도 2a-2f는 발명의 일 실시형태에 따른 도 1의 프로세스에 의해 형성된 마이크로볼로미터 검출기로 제조되는 예시적인 CMOS(Complementary Metal-Oxide-Semiconductor) 웨이퍼의 단면도이다.
도 2g는 발명의 일 실시형태에 다른 하나 이상의 플라즈몬 구조체를 가진, 도 1의 공정에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 3a 및 도 3b는 발명의 일 실시형태에 따른 우산-형상을 가진 도 1의 프로세스에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 4a 및 도 4b는 발명의 일 실시형태에 따른 우산-형상의 마이크로볼로미터 브리지 내에 형성된 공동을 가진 도 1의 프로세스에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 5는 발명의 일 실시형태에 따라 마스크로서 하나 이상의 금속층을 사용하는 마이크로볼로미터 검출기를 제조하기 위한 예시적인 공정의 흐름도이다.
도 6a-6e는 발명의 일 실시예에 따라 도 5의 공정을 사용하여 형성된 마이크로볼로미터 검출기에 제조되는, 예시적인 실리콘 온 인슐레이터(SOI) 상보형 금속 산화물 반도체(CMOS) 웨이퍼의 단면도를 예시한다.
도 6f는 발명의 일 실시형태에 따라 적어도 하나의 핸들 웨이퍼 접촉부(HWC)를 가진 도 5의 공정에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 6g-6h는 발명의 일 실시형태에 따라 도 5의 프로세스를 사용하여 마이크로볼로미터 검출기로 제조되는 예시적인 CMOS 웨이퍼의 단면도를 예시한다.
도 7은 본 발명의 일 실시형태에 따른 하나 이상의 딥 트렌치 분리(DTI) 구조 및 희생층으로서 하나 이상의 금속층을 사용하여 마이크로볼로미터 검출기를 제조하기 위한 예시적인 공정의 흐름도이다.
도 8a-8f는 발명의 일 실시형태에 따라 도 7의 공정에 의해 형성된 마이크로볼로미터 검출기로 제조되는 예시적인 SOI-CMOS 웨이퍼의 단면도를 도시한다.
도 8g-8h는 발명의 일 실시형태에 따라 도 7의 프로세스를 사용하여 마이크로볼로미터 검출기로 제조되는 예시적인 CMOS 웨이퍼의 단면도를 예시한다.
도 9a는 발명의 일 실시형태에 따라 우산-형상을 가진 도 8f의 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 9b는 발명의 일 실시형태에 따라 우산-형상을 가진 도 8h의 마이크로볼로미터 검출기의 단면도.
도 10은 발명의 일 실시형태에 따른 우산 형 마이크로볼로미터 브리지 내에 한정된 공동을 갖는 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 11은 발명의 일 실시형태에 따라 적어도 하나의 핸들 웨이퍼 접촉부를 가진 도 7의 프로세스에 의해 형성된 예시적인 마이크로볼로미터 검출기의 단면도를 도시한다.
도 12는 발명의 일 실시형태에 따른 복수의 DTI 구조를 갖는 예시적인 마이크로볼로미터 검출기의 단면도를 예시한다.
본 명세서에는 마이크로볼로미터와 같은 MEMS(microelectromechanical systems)를 제조하기 위한 시스템, 구조 및 방법이 개시되어있다. 본 명세서에서 설명된 본질의 특정 실시예는 다음 이점 중 하나 이상을 실현하도록 구현될 수 있다.
마이크로볼로미터 검출기와 같은 MEMS 장치를 제조하는 방법은 마이크로볼로미터 검출기의 제조 공정을 단순화하기 위해 CMOS(Complementary Metal-Oxide-Semiconductor) 웨이퍼 및 설비를 사용한다. 현재 CMOS 설비 및 CMOS 웨이퍼를 사용하여 마이크로볼로미터를 제조함으로써, 제조 방법이 일반화되고 전용 클린 룸 또는 전용 CMOS 파운드리 라인과 같은 특수한 자원이 필요하지 않다. 이로써 제조 비용이 감소하고 다량의 마이크로볼로미터 대량 생산이 가능하다. 제조 공정의 일부로 전용 클린 룸 또는 전용 CMOS 파운드리 라인의 필요성을 없애고 CMOS 웨이퍼로부터 마이크로볼로미터를 형성함으로써 제조 프로세스는 기존 CMOS 시설 및 CMOS 웨이퍼를 사용하여 마이크로볼로미터를 형성하는 제조 공정을 구현할 수 있다. 따라서, 제조 비용을 감소시키고, 제조 시간을 감소시키며, 마이크로볼로미터 디바이스의 대량 생산을 증가시킨다.
다른 이점 및 장점은 에칭 프로세스를 단순화하고 균일성을 허용하기 위해 금속 희생층을 사용하는 것을 포함한다. 또한 금속 희생층을 사용하면 마이크로볼로미터를 쉽게 성형할 수 있다. 에칭 프로세스를 단순화하고 마이크로볼로미터를 성형함으로써, 마이크로볼로미터는 높은 필 팩터(fill factor)를 달성할 수 있다. 이를 통해 마이크로볼로미터는 더 많은 전력을 수집하고 픽셀 크기를 축소할 수 있다.
도 1은 하나 이상의 금속 희생층을 사용하여 마이크로볼로미터 검출기를 제조하기 위한 예시적인 공정(100)이다. CMOS 제조 시스템("제조 시스템")이 마이크로볼로미터 검출기(200)를 형성하기 위한 프로세스(100)를 구현할 수 있다. 마이크로볼로미터 검출기(200)는 마이크로볼로미터 브리지(212), 하나 이상의 픽셀 암(214a-b), 열전 변환 소자(208) 또는 활성 물질 및 흡수제를 포함한다. 각각의 마이크로볼로미터 검출기(200)는 이미지 또는 비디오 내의 픽셀과 대응할 수 있다.
제조 시스템은 상보형 금속 산화물 반도체 웨이퍼(CMOS)(202)를 형성한다(102). 도 2a는 CMOS 웨이퍼(202)의 단면도를 도시한다. CMOS 웨이퍼(202)는 기판층(204), 금속 스택(210), 유전층(206) 및 열전 변환 소자(208)를 갖는다. 기판층(204)은 실리콘으로 제조될 수 있다. 금속 스택(210) 및/또는 유전층(206)은 기판층(204) 상에 형성될 수 있다. 유전층(206)은 기판층(204)의 상부에 있을 수 있다.
금속 스택(210)은 서로 접촉하는 적어도 2 개의 금속층(210a-c), 접촉(CONT)층(209) 및 하나 이상의 수직 상호접속 액세스(VIA)층(211a-c)을 포함한다. 서로 접촉하는 적어도 2 개의 금속층은 VIA층(211a-c)을 통해 서로 접속될 수 있다. 금속 스택(210)은 CONT층(209)을 통해 기판층(204)과 접촉할 수 있다. 제조 시스템은 벽 구조체들(218a-b), 하나 이상의 픽셀 암(214a-b), 및/또는 마이크로볼로미터 브리지(212)를 성형하도록 에칭되는 희생층으로 금속 스택(210)을 구현할 수 있다(103). 적어도 두 개의 금속층은 제 1 금속(MET1)층(210a), 제 2 금속(MET2)층(210b), 제 3 금속(MET3)층(210c) 및/또는 제 4 금속(MET4)층(210d)을 포함할 수 있다. 금속 스택(210)의 하나 이상의 금속층이 유전층(206) 상에 형성될 수 있다. 유전층(206)은 기판층(204)의 상부에 있을 수 있다. 다른 금속층의 상부에 있는 금속층은 금속 상부(METTP)층으로 지칭될 수 있다.
MET1(210a) 및 CONT(209)층은 기판층(204)과 물리적으로 접촉하고 있다. MET2(210b) 및 MET1(210a)층은 제 1 수직 상호접속 액세스(VIA1)층(211a)을 사용하여 서로 접속된다. MET3(210c) 및 MET2(210b)층은 제 2 수직 상호접속 액세스(VIA2)층(211b)과 접속된다. 제 3 수직 상호접속 액세스(VIA3)층(211c)은 MET3(210c) 및 MET4(210d)층을 접속할 수 있다. 도 3a는 우산 형상(302)을 형성하도록 에칭될 MET4층을 포함하는 CMOS 웨이퍼(202)의 단면도를 도시한다.
마이크로볼로미터 검출기(200)의 유전층(206)은 기판층(204) 상에 형성될 수 있다. 유전층(206)은 질화규소(Si3N4) 또는 산화 규소(SiO)로 이루어질 수 있다. 유전층(206)은 패시베이션층 또는 IMO(inter-metal-oxide)층을 포함할 수 있다.
마이크로볼로미터 검출기(200)는 열 전자 변환 소자(thermoelectic conversion element)(208)를 가질 수 있다. 열전 변환 소자(208)는 유전층(206)에 내장될 수 있고 열을 전기 신호로 변환하도록 구성될 수 있다.
열전 변환 소자(208)는 활성 소자 또는 패시브 소자 일 수 있다. 이는 금속 저항, 폴리 저항, 실리사이드 폴리 저항, 시드 금속층 저항 또는 CMOS 프로세스에 포함될 수 있는 임의의 다른 저항층과 같은 CMOS 저항 일 수 있다. 열전 변환 소자(208)는 하나 이상의 트랜지스터, 하나 이상의 다이오드 또는 임의의 CMOS 기술 구성 요소를 가질 수 있다. 열전 변환 소자(208)는 또한 CMOS 제조 동안/내에 또는 CMOS 제조 후에 증착된 비-CMOS 기술 박막층일 수도 있다.
제조 시스템은 포토레지스트 현상 및 성형을 수행할 수 있다(104). 도 2b는 포토레지스트 현상 및 성형 후에 CMOS 웨이퍼(202)를 도시한다. 제조 시스템은 마이크로볼로미터 검출기(200) 외에 다른 영역을 커버하기 위해 마이크로볼로미터 검출기(200)를 둘러싸는 전자 수단(205) 및/또는 전기 패드(207)와 같은 영역 상에 형성된 CMOS 웨이퍼(202)의 상부에 포토레지스트(203) 또는 유사한 물질을 증착시킬 수 있다. 포토레지스트(203)는 전자 회로(205) 및 CMOS 웨이퍼(202) 내의 전기 패드(207)의 금속층 및 전자 수단(205)의 에칭을 방지한다.
제조 시스템은 금속 스택(210)의 상부에서 유전층(206)을 제거 또는 에칭하기 위해 진보된 산화물 에칭 또는 방향성 유전체 에칭을 수행할 수 있다(106). 도 2c는 진보된 산화물 에칭 후의 CMOS 웨이퍼(202)를 도시한다. 예를 들어, 제조 시스템은 평탄한 반응성 이온 에칭을 이용하여 유전층(206)의 일부분, 가령, 패시베이션층, 금속간 산화물(IMO)층, 및/또는, 금속 스택(210) 및/또는 기판층(204) 상에 증착되는 유전층(206)의 다른 부분을 제거할 수 있다.
제조 시스템은 하나 이상의 금속층, 하나 이상의 VIA층(211a-c) 및/또는 금속 스택(210)의 CONT층(209)을 에칭한다(108). 도 2d는 금속 에칭된 CMOS 웨이퍼(202)를 도시한다. 하나 이상의 VIA층(211a-c), 가령, VIA1 및 VIA2층(211a-b) 및/또는 CONT층(209)은 마이크로볼로미터 브리지(212)와, 전기 신호를 전달하기 위해 하나 이상의 도전층(216a-b)을 내장한 하나 이상의 픽셀 암(214a-b)과, 마이크로볼로미터 검출기 및 인접한 마이크로볼로미터 사이의 하나 이상의 벽 구조물(218a-b)을 형성하기 위해 에칭되는 희생층으로 사용된다. 제조 시스템은 습식 또는 건식 금속 에칭을 사용할 수 있다. 금속 스택(210)의 하나 이상의 금속층은 단일 금속 에칭 공정으로 에칭될 수 있다.
제조 시스템은 금속 스택(210)을 에칭하여 마이크로볼로미터 브리지(212)의 외부 측면 에지를 형성한다. 마이크로볼로미터 브리지(212)는 하나 이상의 금속층의 적어도 일부와 유전층(206)의 일부를 포함한다. 마이크로볼로미터 브리지(212) 내 하나 이상의 금속층의 하나 이상의 일부는 열전 변환 소자(208) 및/또는 미러(220)를 형성할 수 있다.
금속 스택(210)의 일부를 에칭 제거할 때, 제조 시스템은 마이크로볼로미터 브리지(212), 하나 이상의 픽셀 암(216a) -b 및/또는 벽 구조체들(218a-b)을 형성하는 금속 스택(210)의 하나 이상의 금속층의 폭을 최적화 및/또는 조정할 수 있다. 마이크로볼로미터 브리지(212)의 폭은 하나 이상의 픽셀 암(214a-b) 내의 하나 이상의 도전층(216a-b)의 폭과 간접적으로 상관된다. 픽셀 암(214a-b) 및 하나 이상의 도전층(216a-b)의 형상은 마이크로볼로미터 검출기(200)의 열 전도성과 직접적으로 관련된다.
마이크로볼로미터 브리지(212)가 적외선(IR) 방사선을 흡수할 때, 마이크로볼로미터 브리지(212)의 온도가 증가한다. 열전 변환 소자(208), 예를 들어, 활성 물질은 IR 복사선이 마이크로볼로미터 브리지(212)에 의해 흡수될 때 온도 상승을 감지 및/또는 측정하는 온도 센서로서 작용한다. 활성 물질의 저항은 온도 변화와 상관된다. 즉, 활성 물질의 저항은 온도가 증가함에 따라 변한다. 저항의 변화를 결정함으로써, 마이크로볼로미터 검출기(200)는 마이크로볼로미터 검출기(200)의 픽셀에 의해 흡수된 적외선(IR)의 양에 관한 정보를 제공한다.
마이크로볼로미터 검출기(200)는 IR 복사선의 흡수율을 증가시키도록 IR 복사선을 반사시키기 위한 미러(220)로, 마이크로볼로미터 브리지(212) 내의 하나 이상의 금속층들 중 하나를 이용할 수 있다. 예를 들어, 흡수 비율은 40 %에서 60 %로 증가할 수 있다. 미러(220)는 마이크로볼로미터 브리지(212)의 유전층(206) 내에 내장될 수 있고, 열전 변환 소자(208)와 동일한 레벨, 또는 위, 또는 아래에 위치될 수 있다. 마이크로볼로미터 브리지(212) 내 하나 이상의 유전층(206)의 IR 흡수율이 충분히 높으면, 미러(220)는 필요하지 않을 수 있고 생략될 수 있다.
마이크로볼로미터 검출기(200)는 IR 방사선의 흡수를 증가시키기 위해 하나 이상의 금속층을 하나 이상의 플라즈몬 구조(224a-d)로서 사용할 수 있다. 하나 이상의 플라즈몬 구조(224a-d)는 마이크로볼로미터 브리지(212)의 유전층(206) 내에 내장될 수 있다. 도 2g는 하나 이상의 플라즈몬 구조(224a-d)를 갖는 마이크로볼로미터 검출기(200)의 단면도를 도시한다. 하나 이상의 플라즈몬 구조(224a-d)는 IR 방사선의 흡수를 증가시키고 및/또는 IR 방사선을 특정 파장으로 필터링할 수 있다. 하나 이상의 플라즈몬 구조들(224a-d)은 마이크로볼로미터 브리지(212)의 흡수 특성들을 조정하는 다양한 모양을 가질 수 있다. 하나 이상의 플라즈몬 구조들(224a-d)의 형상은 IR 방사선의 흡수를 증가 또는 감소 시키도록, 및/또는 마이크로볼로미터 브리지(212)의 흡수 특성을 조율하도록, 조정될 수 있다 예를 들어, 마이크로볼로미터 브리지(212)는 특정한, 가령, 8 마이크로미터의 파장의 IR 방사선을 흡수할 수 있다.
하나 이상의 픽셀 암(214a-b)은 마이크로볼로미터 브리지(212)를 마이크로볼로미터 검출기(200)의 벽 구조물(218a-b)에 연결시킨다. 마이크로볼로미터 검출기(200)의 벽 구조물(218a-b)은 유전층(206)으로부터 형성되고, 라우팅 금속들(222a-b)을 형성하기 위해 유전층(206) 내에 내장된 하나 이상의 금속층을 포함한다. 라우팅 금속(222a-b)은 마이크로볼로미터 검출기(200)를 다른 장치, 예를 들어 다른 마이크로볼로미터 검출기 또는 반도체 장치, 가령, 판독 전자 장에 전기적으로 연결한다.
일부 구현 예에서, 제조 시스템은 마이크로볼로미터 브리지(212)의 형상을 최적화하여 픽셀의 필 팩터 또는 IR 방사선의 전체 흡수를 증가 또는 감소 시키도록 하나 이상의 금속층을 에칭할 수 있다(110). 도 3a는 우산형 마이크로볼로미터 검출기(200)로 형성될 CMOS 웨이퍼(202)의 단면도를 도시한다. 제조 시스템은 제 1 금속층(210a)을 에칭하여 마이크로볼로미터 브리지(212)의 제 1 외부 측면 에지를 형성하고, 제 1 금속층 위에 놓인 제 2 금속층(210b)을 에칭하여 마이크로볼로미터 브리지(212)의 제 2 외부 측면 에지를 형성한다. 제조 시스템은 제 1 금속층(210a) 및 제 2 금속층(210b)을 에칭하여, 마이크로볼로미터 브리지(212)의 제 1 외부 측면 에지가 마이크로볼로미터 브리지(212)의 제 2 금속 외부 측면 에지로부터 오프셋되어, 마이크로볼로미터 브리지(212)를 우산 형상(302)으로 형성시킨다. 우산 형상은 마이크로볼로미터 브리지(212)의 상부 표면(304)의 표면적을 증가시킨다. 마이크로볼로미터 브리지(212)의 표면적(304) 증가는 마이크로볼로미터 검출기(200)의 필 팩터 증가로 나타난다. 도 3b는 우산-형상 마이크로볼로미터 검출기(200)의 단면도를 도시한다.
도 4a 및 도 4b는 마이크로볼로미터 검출기(200)의 열 질량 및/또는 열 시상수를 조정하기 위해 형성된 공동(402)을 갖는 마이크로볼로미터 검출기(200)를 도시한다. 제조 시스템은 마이크로볼로미터 브리지(212)의 체적을 감소시킴으로써 마이크로볼로미터 검출기(200)의 열적 질량 및/또는 열 시상수를 조정하도록 유전층(206) 상에 놓일 수 있는 금속층(210d)을 에칭할 수 있다(110). 도 4a는 열 질량 및/또는 열 시간 상수를 조절하기 위해 에칭된 제 4 금속층(MET4)(210d)을 갖는 마이크로볼로미터 검출기(200)를 도시한다.
제 4 금속층(210d)을 에칭함으로써, 제조 시스템은 마이크로볼로미터 브리지(212) 내에 공동(402)을 형성한다. 도 4b는 공동(402)을 갖는 마이크로볼로미터 검출기(200)를 예시한다. 제조 시스템은 마이크로볼로미터 브리지(212)의 제 1 내부 측면 에지를 형성하도록 금속층(210d)을 에칭할 수 있다. 제 1 내부 측면 에지는 마이크로볼로미터 브리지(212)의 외부 측면 에지에 대향한다. 제조 시스템은 마이크로볼로미터 검출기(200)의 열 질량 및 열 시상수를 감소시키기 위해 금속층(210d)을 에칭할 수 있다. 열 시상수는 마이크로볼로미터 검출기(200)와 같은 검출기의 속도의 척도이다. 열 시상수는 체적과 직접 상관되고, 마이크로볼로미터 검출기(200)의 속도와 간접적으로 상관된다. 즉, 가령, 마이크로볼로미터 브리지(212) 내의 공동(402)을 에칭함으로써, 마이크로볼로미터 검출기(200)의 체적이 감소함에 따라, 열 시상수는 감소하고 마이크로볼로미터 검출기(200)의 속도는 증가한다.
제조 시스템은 전자 회로(205) 및/또는 패드(207)를 덮는 임의의 잔여 포토레지스트(203)를 제거하기 위해 포토레지스트 스트리핑을 수행할 수 있다(112). 도 2e는 포토레지스트(203)가 제거된 후의 CMOS 웨이퍼(202)의 단면도를 도시한다.
제조 시스템은 이방성 실리콘 에칭을 수행하여 마이크로볼로미터 브리지 아래의 기판층(204)을 에칭 제거한다(114). 도 2f는, 형성된 마이크로볼로미터 검출기(200)의 단면도를 도시한다. 제조 시스템은 이방성 실리콘 에칭을 수행하여 기판층(204) 위에 마이크로볼로미터 브리지(212)를 릴리스 또는 현수하도록 마이크로볼로미터 브리지(212) 아래의 기판층(204)을 에칭한다. 마이크로볼로미터 브리지(212) 아래의 기판층(204)은 테트라메틸암모늄 하이드록사이드(TMAH) 또는 수산화 칼륨(KOH)과 같은 이방성 실리콘 에칭제를 사용하여 에칭된다.
도 5는 하나 이상의 금속층을 마스크로서 사용하여 마이크로볼로미터 검출기(600)를 제조하기 위한 예시적인 프로세스(500)이다. 제조 시스템은 마이크로볼로미터 검출기(600)를 형성하기 위한 프로세스(500)를 구현할 수 있다.
제조 시스템은 SOI-CMOS(602) 또는 CMOS 웨이퍼(601)를 형성할 수 있다(502). SOI-CMOS 웨이퍼(602)는 기판층(604), 가령, 핸들 실리콘 기판, 절연층(606), 활성층(608), 유전층(610), 열전 변환 소자(612) 및 적어도 하나의 금속층(622a 내지 622c)을 가질 수 있다. 도 6a는 마이크로볼로미터 검출기(600)를 형성하는데 사용되는 SOI-CMOS 웨이퍼(602)의 단면도를 도시한다.
절연층(606)은 기판층(604)의 상부에 형성될 수 있으며, 활성층(608)은 실리콘으로 제조되어 절연층(606)의 상부에 형성될 수 있다. 절연층(606)은 기판층(604) 위에 형성되는 BOX(buried oxide)층일 수 있다. 절연층(606)은 적어도 하나의 핸들 웨이퍼 접촉부(HWC)(616)가 개구 내에 위치되는 적어도 하나의 개구를 포함할 수 있다. HWC(616)는 활성층(608)을 기판층(604)과 연결하여, 마이크로볼로미터 검출기(600)의 온도 안정화를 제공한다. 도 6f는 2 개의 HWC를 갖는 마이크로볼로미터 검출기(600)의 단면도를 도시한다.
활성층(608)은 절연층(606)의 상부에 형성될 수 있다. 유전층(610)은 활성층(608) 또는 기판층(604) 상에 형성될 수 있고 열전 변환 소자(612)가 내장된다. 제조 시스템은 활성층(608) 또는 기판층(604) 내에 깊은 트렌치 분리 구조(614)를 구현할 수 있다(503). 제조 시스템은 후-CMOS 미세 전기 기계 시스템(MEMS) 공정(504) 동안 하드 마스크로서 하나 이상의 금속층(622a 내지 622c)을 구현할 수 있다. 하나 이상의 금속층(622a-c)은 소정 형상을 가질 수 있다. 하나 이상의 금속층(622a-c)은 유전층(610)의 일부분 상에 있을 수 있고, 제조 시스템은 하나 이상의 금속층(622a-c)에 의해 덮여지거나 마스킹되지 않은 유전층(610)의 부분을 에칭할 수 있다. 하나 이상의 금속층(622a-622c)에 의해 덮인 유전층(610)의 부분은 에칭 공정 후에 남는다.
CMOS 웨이퍼(601)는 기판층(604), 유전층(610), 열전 변환 소자(612) 및 하나 이상의 금속층(622a-c)을 가질 수 있다. 유전층(610)은 기판층(604)의 상부에 형성되고, 하나 이상의 금속층(622a-c)은 하나 이상의 픽셀 암(624a-b), 하나 이상의 벽 구조체(618a-b) 및 마이크로볼로미터 브리지(616)를 마스킹하거나 마스킹 방지하는데 사용될 수 있다. 도 6g는 마이크로볼로미터 검출기(600)를 형성하는데 사용되는 CMOS 웨이퍼(601)의 단면도를 도시한다.
제조 시스템은 마이크로볼로미터 검출기(600)와는 다른 영역 상에 포토레지스트(603) 또는 유사 물질을 증착함으로써 전자 수단(605) 및/또는 패드(607)의 에칭을 방지하도록 SOI-CMOS 웨이퍼(602) 또는 CMOS 웨이퍼(601)의 상부에서 포토레지스트 현상 및 성형을 수행할 수 있다(505). 도 6b는 포토레지스트(603)가 증착된 후의 SOI-CMOS 웨이퍼(602)를 도시한다.
제조 시스템은 SOI-CMOS가 사용될 때 활성층(608), 또는 CMOS 웨이퍼가 사용될 때, 기판층(604)에 도달하도록 유전층(610)의 방향성 유전체 에칭 또는 고급 산화물 에칭을 수행한다(506). 도 6c는 제조 시스템이 유전층(610)을 수직 방향으로 에칭하여 활성층(608)에 도달한 후의 SOI-CMOS 웨이퍼(602)를 도시한다. SOI-CMOS 웨이퍼(602)가 사용될 때, 제조 시스템은 유전층(610)을 에칭하여 활성층에 도달한다. 활성층(608)은 마이크로볼로미터 브리지(616) 아래의 활성층(608a) 및 활성층(608)의 다른 부분으로부터의 픽셀 암을 격리시키는 DTI 구조(614)와 같은 절연층을 가질 수 있다. 픽셀 암 및 마이크로볼로미터 브리지(616) 사이의 활성층(608a)은, DTI 구조(614)가 상부의 활성층(608a)을 또한 둘러쌀 수 있도록 모든 치수에서 활성층(608)의 다른 부분으로부터 물리적으로 절연된다.
CMOS 웨이퍼(601)가 사용될 때, 제조 시스템은 유전층(610)을 에칭하여 기판층(604)에 도달하고, DTI 구조(614)는 기판층(604) 내에 내장된다.
DTI 구조(614)는 활성층(608) 또는 기판층(604)의 에칭 동안 에칭 스토퍼로서 작용할 수 있다. 벽 구조물(618a-b)에 있는 활성층(608) 또는 기판층(604)의 다른 부분들은 DTI 구조(614)에 의해 마이크로볼로미터 브리지(616) 아래의 활성층(608) 또는 기판층(204)으로부터 분리되는 회로(620)를 포함할 수 있다.
하나 이상의 금속층(622a-c)은 SOI-CMOS 웨이퍼(602) 또는 CMOS 웨이퍼(601)의 마스크로서 사용되어 진보된 산화물 에칭이 마스크 아래의 층을 에칭하는 것을 차단 또는 방지한다.
제조 시스템은 마스크로 사용되는 금속층(622a-c)을 제거한다(508). 제조 시스템은 전자 수단(605) 및/또는 패드(607)를 덮는 임의의 잔여 포토레지스트(603)를 제거하기 위해 포토레지스트 스트리핑을 수행할 수 있다(510). 도 6d는 마스크로서 사용된 금속층(622a-622b)이 제거되고 포토레지스트(603)가 벗겨진 후의 SOI-CMOS 웨이퍼(602)를 도시한다.
CMOS 웨이퍼(601)가 사용될 때 활성층(608), 또는, SOI-CMOS 웨이퍼(602)가 사용될 때 기판층(604)을 에칭하기 위해 등방성 또는 이방성 실리콘 에칭을 수행한다(512). 도 6e는 등방성 에칭을 사용하여 실리콘이 에칭되는 SOI-CMOS 웨이퍼(602)로부터 형성된 마이크로볼로미터 검출기(600)의 단면도를 도시한다. 도 6h는 CMOS 웨이퍼(601)로부터 형성된 마이크로볼로미터 검출기(600)의 단면도를 도시한다. 등방성 실리콘 에칭은 유전층(610)에 내장된 열전 변환 소자(612) 및/또는 미러(628)를 포함하는 마이크로볼로미터 브리지(616)를 형성한다(514). 등방성 실리콘 에칭은 건식 또는 습식 에칭 일 수 있고 모든 각도에서 균일할 수 있다. '
활성층(608a) 또는 기판층(604)을 에칭함으로써, 마이크로볼로미터 브리지(616)는 절연층(608) 및/또는 기판층(604) 위에 현수된다. 즉, 상기 제조 시스템은 상기 마이크로볼로미터 브리지(616) 아래에 베이스 영역을 구획할 수 있다. 상기 베이스 영역은 에칭 스토퍼로 작용하는 내장 DTI 구조(614)를 갖는 기판층(604) 또는 활성층(608)의 나머지 부분을 포함할 수 있다.
제조 시스템은 테트라 메틸 암모늄 하이드록사이드(TMAH), 수산화 칼륨(KOH) 또는 유사 이방성 에칭제가 요구되지 않도록 활성층(608a) 또는 기판층(604)을 에칭하기 위해 크세논 디플로라이드(XeF2) 또는 유사 이방성 에칭제, 가령, 설퍼 헥사플로라이드(SF6)를 이용할 수 있다. DTI 구조(614) 및 절연층(606)은 건식 실리콘 에칭 프로세스 및 벌크 제조를 사용하여 마이크로볼로미터 검출기(600)를 형성할 수 있게 한다.
제조 시스템은, SOI-CMOS 웨이퍼(602)가 사용될 때 활성층(608a)을, 또는, CMOS 웨이퍼(601)가 사용될 때 기판층(604)을 에칭하여, 전기 신호를 운반하기 위한 도전층(626a 또는 626b)이 매립된 적어도 하나의 픽셀 암(624a-b)을 형성할 수 있다. 제조 시스템은 SOI-CMOS 웨이퍼(602)가 사용될 때 활성층(608a)을, 또는, CMOS 웨이퍼(601)가 사용될 때 기판층(604)을 에칭하여, 마이크로볼로미터 검출기(600)와 다른 마이크로볼로미터 검출기 사이에 적어도 하나의 벽 구조체(618)를 형성할 수 있어서, 마이크로볼로미터 검출기들 사이에서 단열을 제공할 수 있다(510). 벽 구조체(618)는 전기 신호 및/또는 회로(620a-b)를 운반하기 위한 라우팅 금속(630a-b)을 포함할 수 있다.
도 7은 마이크로볼로미터 검출기(800)를 제조하기 위한 예시적인 프로세스(700)이다. 제조 시스템은 도 8c의 마이크로볼로미터 검출기(800)를 형성하는 프로세스(700)를 구현할 수 있다. 도 8a-8f는 SOI-CMOS 웨이퍼(802) 또는 CMOS 웨이퍼(801)로 형성된 마이크로볼로미터 검출기(800)의 단면도를 도시한다.
제조 시스템은 SOI-CMOS(802) 또는 CMOS 웨이퍼(801)를 형성한다(702). SOI-CMOS 웨이퍼(802)는 실리콘층(804), 가령, 핸들 실리콘 기판, 절연층(806), 활성층(808), 유전층(810), 열전 변환 소자(812) 및 금속 스택(814)을 갖는다. 도 8a는 SOI-CMOS 웨이퍼(802)의 단면도를 도시한다.
절연층(806)은 기판층(804)의 상부에 형성될 수 있으며, 활성층(808)은 실리콘으로 제조되고 절연층(806)의 상부에 형성될 수 있다. 절연층(806)은 기판층(804) 위에 형성되는 BOX(buried oxide)층일 수 있다. 절연층(806)은 적어도 하나의 갭과, 상기 적어도 하나의 갭의 대응 갭 내부의 적어도 하나의 HWC(820a 또는 820b)을 포함할 수 있어서, 활성 실리콘층(808)을 기판층(804)과 연결하게 된다. 도 11은 SOI-CMOS 웨이퍼(802)로 제조되고 적어도 2 개의 HWC(820a-b)를 갖는 마이크로볼로미터 검출기(800)의 단면도를 도시한다.
금속 스택(814)은 서로 접촉하는 적어도 2 개의 금속층(814a-c)을 포함할 수 있다. 서로 접촉하는 적어도 2 개의 금속층(814a-c)은 하나 이상의 VIA층(815a-b)을 통해 서로 연결될 수 있고, CONT층(817)을 통해 활성층과 접촉하며 접속될 수 있다. VIA층(815a-b) 및 CONT층(817)은 마이크로볼로미터 브리지(816)를 성형하도록 에칭되는 희생층으로서 사용될 수 있다. 하나 이상의 금속층(814a-c)은 다른 금속층의 상부 및/또는 측 방향으로 오프셋되어, 외부 에지가 다른 측면 에지보다 마이크로볼로미터 브리지(816)의 중앙에 측방으로 더 가까이 위치한다.
CMOS 웨이퍼(801)는 기판층(804), 유전층(810), 열전 변환 소자(812) 및 금속 스택(814)을 가질 수 있다. 유전층(610)은 기판층(604)의 상부에 형성되고, 금속 스택(814)은 희생층으로 사용될 수 있다. 도 8g는 마이크로볼로미터 검출기(800)를 형성하는데 사용되는 CMOS 웨이퍼(801)의 단면도를 도시한다.
제조 시스템은 SOI-CMOS 웨이퍼(802) 또는 CMOS 웨이퍼(801) 중 어느 하나를 형성할 때 희생층으로서 금속 스택(814)을 구현할 수 있다(703). 제조 시스템은 CMOS 웨이퍼(801)가 사용될 때 기판층(804) 내에, 또는, SOI-CMOS 웨이퍼(802)가 사용될 때 활성층(808) 내에 깊은 트렌치 절연(DTI) 구조(818)와 같은 절연체층을 구현할 수 있다(704).
제조 시스템은 마이크로볼로미터 검출기(800) 이외의 영역 상에 포토레지스트(803) 또는 유사 재료를 증착함으로써 전자 수단(805)의 에칭을 방지하기 위해 SOI-CMOS 웨이퍼(802) 또는 CMOS 웨이퍼(801)의 상부에서 포토레지스트 현상 및 성형을 수행할 수 있다(705). 도 8b는 포토레지스트 현상 및 성형 후에 SOI-CMOS 웨이퍼(802)를 도시한다.
제조 시스템은 패시베이션층을 포함하는 유전층(812)의 부분을 에칭하기 위해 진보된 산화물 에칭을 수행할 수 있다(706). 도 8c는 유전층(812)의 일부를 에칭 제거한 후의 SOI-CMOS 웨이퍼(802)를 도시한다.
제조 시스템은 금속 스택(814)을 에칭하여 유전층의 적어도 일부분과, 유전층(708)에 내장된 미러(813) 및/또는 열전 변환 소자(812)를 포함하는 마이크로볼로미터 브리지(816)의 외부 측면 에지를 형성할 수 있다(708). 도 8D는 희생층으로서 사용되는 금속 스택(814)의 일부가 에칭 제거된 후의 SOI-CMOS 웨이퍼(802)의 단면도를 도시한다.
제조 시스템은 마이크로볼로미터 브리지(816)의 형상을 최적화하기 위해 금속 스택(814)을 에칭할 수 있다(710). 제조 시스템은 금속 스택(814)을 에칭하여 마이크로볼로미터 브리지(816)를 우산 형상(902)으로 형성할 수 있다. 도 9a는 우산 형상(902)의 SOI-CMOS 웨이퍼(802)로부터 형성된 마이크로볼로미터 검출기(800)의 단면도를 도시한다. 도 9b는 CMOS 웨이퍼(801)로부터 우산 형상(902)으로 형성된 마이크로볼로미터 검출기(800)의 단면도를 도시한다. 우산 형상(902)은 마이크로볼로미터 브리지(816)의 상부 표면(904)의 표면적을 증가시켜, 마이크로볼로미터 검출기(800)의 필 팩터 증가로 나타난다. 금속 스택(814)을 에칭 제거하고 마이크로볼로미터 브리지(814)의 형상을 최적화하는 단계는 각각 단계(106) 및 단계(108)와 유사하다.
도 10은 마이크로볼로미터 검출기(800)의 열 질량 및/또는 열 시상수를 조정하기 위해 하나 이상의 금속층을 에칭함으로써 형성되는 공동(905)을 갖는, 우산 형상(902)의 마이크로볼로미터 검출기(800)를 도시한다. 금속 스택(814)은 유전층(810) 상에 금속층을 가질 수 있다. 금속층을 에칭함으로써, 제조 시스템은 마이크로볼로미터 브리지(816) 내에 공동(905)을 구획한다. 제조 시스템은 마이크로볼로미터 브리지(816)의 제 1 내부 측면 에지를 형성하도록 금속층을 에칭할 수 있다. 제 1 내부 측면 에지는 마이크로볼로미터 브리지(816)의 외부 측면 에지에 대향된다.
제조 시스템은 금속 희생층을 에칭 제거한 후에 전자 수단(805) 및/또는 패드(807)를 덮는 임의의 잔여 포토레지스트(803)를 제거하기 위해 포토레지스트 스트리핑을 수행할 수 있다(712). 도 8e는 남아있는 포토레지스트(803)가 제거된 후의 SOI-CMOS 웨이퍼(802)를 도시한다.
제조 시스템은 마이크로볼로미터 브리지(816) 아래에서, CMOS 웨이퍼(801)가 사용될 때 기판층(804), 또는, SOI-CMOS 웨이퍼(802)가 사용될 때 활성층(808)의 적어도 일부를 에칭하기 위해 등방성 또는 이방성 실리콘 에칭을 수행한다(714). 도 8f는 SOI-CMOS 웨이퍼(802)로부터 형성된 마이크로볼로미터 검출기(800)를 도시한다. 도 8h는 CMOS 웨이퍼(801)로부터 형성된 마이크로볼로미터 검출기(800)를 도시한다.
제조 시스템은 절연층(806) 및/또는 기판층(804) 위에 마이크로볼로미터 브리지(816)를 매달기 위해 등방성 또는 이방성 실리콘 에칭을 수행한다. 활성층(808) 또는 기판층(804)을 에칭함으로써, 제조 시스템은 마이크로볼로미터 브리지(816) 아래에 베이스 영역을 구획한다. SOI-CMOS 웨이퍼(802)가 사용될 때, 활성층(808), 또는, CMOS 웨이퍼(801)가 사용될 때 기판층(804)은 DTI(deep trench isolation) 구조(818)와 같은 절연체층을 가질 수 있다.
다르게 형성된 마이크로볼로미터 검출기의 활성층 또는 기판층은 마이크로볼로미터 브리지 아래의 활성층 또는 기판층을 활성층 또는 기판층의 다른 부분들로부터 분리시키는 마이크로볼로미터 검출기(800)의 DTI 구조(818)와 같은, 다수의 DTI 구조를 가질 수 있다. 도 12는 다중 DTI 구조(818)를 갖는 마이크로볼로미터 검출기(800)의 단면도를 도시한다. 하나 이상의 DTI 구조(818)는 에칭 스토퍼로서 작용하고 마이크로볼로미터 브리지(816) 아래의 베이스 영역에 다수의 실리콘 영역을 형성할 수 있다.
제조 시스템은 CMOS 웨이퍼(801)가 사용될 때 기판층(804), 또는, SOI-CMOS 웨이퍼(802)가 사용될 때 활성층(806)을 에칭하기 위해 등방성 실리콘 에칭을 수행하여, 전기 신호를 운반하기 위한 도전층(822a 또는 822b)을 내장한 적어도 하나의 픽셀 암(820a-b)과, 마이크로볼로미터 검출기(800) 및 그 인접 마이크로볼로미터 검출기 사이에 적어도 하나의 벽 구조체(824a-b)를 형성할 수 있다. 벽 구조체(824a 또는 824b)는 마이크로볼로미터 검출기들 사이에서 단열을 제공할 수 있고 전기 신호를 전달하기 위한 라우팅 금속(826a-b)을 포함할 수 있다. 활성층(808)을 에칭 제거하여 현수된 마이크로볼로미터 브리지(816) 및 적어도 하나의 픽셀 암(820a-b)을 형성하는 단계는 단계(506, 508)과 각각 유사하다.
일부 구현 예에서, SOI-CMOS 웨이퍼(802)가 적어도 2 개의 HWC(820a-b)를 갖는 마이크로볼로미터 검출기(800)(예를 들어, 도 11의 마이크로볼로미터 검출기(800))를 형성하는데 사용될 때, 활성층(806)을 에칭하기 위해 이방성 실리콘 에칭을 수행할 수 있다.
상기 방법/시스템들의 예시적인 실시예들은 예시적인 방식으로 개시되었다. 따라서, 전체적으로 사용된 용어는 비 제한적인 방식으로 읽혀 져야한다. 명명된 구성 요소는 전체적으로 언급된 유사 구성 요소와 유사한 특성을 가질 수 있다. 본 명세서의 교시에 대한 사소한 수정이 당해 분야의 숙련자에게 일어날지라도, 본 명세서에 보장된 특허의 범위 내에서한 정하고자 하는 것은 모두 본 발명의 진보 범위 내에 합리적으로 포함되는 그러한 실시예이다. 당해 기술 분야에서 공헌하였으며, 그 범위는 첨부된 청구항 및 그 균등 물에 비추어서를 제외하고는 제한되어서는 안된다.
Claims (32)
- 실리콘 기판층, 상기 실리콘 기판층 상에서 서로 접촉하는 적어도 2 개의 금속층을 포함하는 금속 스택, 및 상기 실리콘 기판층 상의 유전층, 상기 유전층 내에 매립되어 열을 전기 신호로 변환하도록 구성되는 열전 변환 소자를 포함하는 CMOS(Complementary Metal Oxide Semiconductor) 웨이퍼를 형성하는 단계와,
상기 유전층 내에 매립된 열전 변환 소자 및 상기 유전층의 적어도 일부분을 포함하는 마이크로볼로미터 브리지의 외부 측면 에지를 구획하도록 금속 스택을 에칭하는 단계와,
상기 마이크로볼로미터 브리지 아래의 실리콘 기판층을 에칭하는 단계를 포함하는
마이크로볼로미터 검출기 제조 방법. - 제 1 항에 있어서, 전기 신호를 전달하기 위한 도전층을 내장한 적어도 하나의 픽셀 암을 형성하도록, 그리고, 상기 마이크로볼로미터 검출기 및 인접한 마이크로볼로미터 검출기 사이에 적어도 하나의 벽 구조물을 형성하여 마이크로볼로미터 검출기들 사이에 단열을 제공하도록, 실리콘 기판층을 에칭하는 단계를 더 포함하며, 상기 벽 구조물은 전기 신호를 전달하기 위한 라우팅 금속을 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 1 항에 있어서, 상기 열전 변환 소자는 금속층, 금속 시드층, 폴리실리콘층, 실리사이드층, 실리사이드화 폴리실리콘층, 임의의 CMOS 기술층, 하나 이상의 트랜지스터, 하나 이상의 다이오드, 또는 임의의 CMOS 기술 활성 또는 패시브 구성요소 중 적어도 하나를 포함할 수 있는 마이크로볼로미터 검출기 제조 방법.
- 제 1 항에 있어서, 상기 열전 변환 소자는 CMOS 제조 중에 또는 내에 또는 CMOS 제조 후에, 비정질 실리콘, 바나듐 산화물, 바나듐 텅스텐 산화물, 실리콘-게르마늄, 티타늄 산화물 또는 이트륨 바륨 구리 산화물과 같은 논-CMOS 기술층 중 적어도 하나를 포함하고, 금속층에 앞서 또는 금속층 위에 열전 변환 유닛이 제조되는 마이크로볼로미터 검출기 제조 방법.
- 제 1 항에 있어서, 상기 금속 스택의 적어도 2개의 금속층은 금속 에칭 공정을 사용하여 에칭되는 마이크로볼로미터 검출기 제조 방법.
- 제 1 항에 있어서, 상기 마이크로볼로미터 브리지는 적외선을 반사하도록 구성된 미러 구조를 더 포함하고, 상기 미러 구조는 상기 열전 변환 소자 위 또는 아래 또는 상기 열전 변환 소자와 동일한 레벨로 상기 유전층에 매립되는 마이크로볼로미터 검출기 제조 방법.
- 제 6 항에 있어서, 상기 마이크로볼로미터 브리지는 상기 유전층 내에 매립되고 적어도 하나의 CMOS 금속층에 의해 제조된 적어도 하나의 플라즈몬 구조를 포함하고, 상기 적어도 하나의 플라즈몬 구조는 상기 마이크로볼로미터 브리지에서 적외선 광의 흡수를 증가 또는 필터링하도록 구성되는 마이크로볼로미터 검출기 제조 방법.
- 제 1 항에 있어서, 상기 금속 스택은 제 1 금속층과, 상기 제 1 금속층의 상부에 있고 상기 제 1 금속층으로부터 측면 방향으로 오프셋된 제 2 금속층을 포함하되,
상기 제 1 금속층의 에칭에 의해 구획된 상기 마이크로볼로미터 브리지의 제 1 외부 측면 에지가, 상기 제 2 금속층의 에칭에 의해 구획된 상기 마이크로볼로미터 브리지의 제 2 외부 측면 에지보다, 마이크로볼로미터 브리지의 중심에 측면 방향으로 더 가까워서, 마이크로볼로미터 검출기의 필 팩터를 증가시킬 수 있는 마이크로볼로미터 검출기 제조 방법. - 제 1 항에 있어서, 상기 금속 스택은 상기 유전층 상에 금속층을 포함하고, 상기 금속 스택을 에칭하는 단계는 상기 마이크로볼로미터 검출기의 열적 질량 및 열 시상수를 감소시키도록, 상기 유전층에 의해 형성되고 상기 마이크로볼로미터 브리지의 외부 측면 에지에 대향되는, 마이크로볼로미터 브리지의 제 1 내부 측면 에지를 구획할 수 있게 상기 유전층 상에 금속층을 에칭하는 단계를 더 포함하는 마이크로볼로미터 검출기 제조 방법.
- 기판층, 활성 실리콘층 또는 상기 기판층 상의 유전층, 상기 유전층에 매립되어 열을 전기 신호로 변환하도록 구성된 열전 변환 소자, 적어도 하나의 포스트-CMOS MEMS(Micro Electro-Mechanical Systems) 공정 중에 마스크로서 사용하기 위한 기결정된 형상을 갖는 적어도 하나의 금속층을 포함하는 CMOS 웨이퍼를 형성하는 단계와,
에칭 스토퍼 또는 마스크로서 작용하는 적어도 하나의 금속층을 가지면서 활성 실리콘층 또는 기판층에 도달하도록 유전층을 에칭하는 단계와,
상기 유전층에 매립된 상기 열전 변환 소자 및 상기 유전층의 일부분을 포함하는 마이크로볼로미터 브리지를 형성하도록 상기 활성 실리콘층 또는 기판층을 에칭하는 단계를 포함하는 마이크로볼로미터 검출기 제조 방법. - 제 10 항에 있어서, 상기 CMOS 웨이퍼는 상기 기판층의 상부에 절연층과, 상기 절연층의 상부에 활성 실리콘층을 포함하는 SOI(Silicon-on-Insulator) CMOS 웨이퍼이고, 상기 기판층은 핸들 실리콘 기판이며, 상기 활성 실리콘층은 상기 마이크로볼로미터 브리지를 형성하도록 에칭되는 마이크로볼로미터 검출기 제조 방법.
- 제 11 항에 있어서, 전기 신호를 전달하기 위한 도전층을 매립한 적어도 하나의 픽셀 암을 형성하도록, 그리고, 상기 마이크로볼로미터 검출기 및 인접한 마이크로볼로미터 검출기 사이에 적어도 하나의 벽 구조물을 형성하여 마이크로볼로미터 검출기들 사이의 단열을 제공하도록, 활성 실리콘층을 에칭하는 단계를 더 포함하며, 상기 벽 구조물은 전기 신호를 전달하기 위한 라우팅 금속을 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 12 항에 있어서, 상기 적어도 하나의 벽 구조체는 상기 적어도 하나의 라우팅 금속에 부가하여 회로를 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 11 항에 있어서, 상기 SOI-CMOS 웨이퍼는 상기 절연층상에 DTI 구조를 포함하고, 상기 DTI 구조는 상기 활성 실리콘 기판층의 부분들을 분리하도록 상기 마이크로볼로미터 브리지 아래의 상기 활성 실리콘층에 매립되며, 활성 실리콘층을 에칭하는 단계는 DTI 구조와, 에칭 스토퍼로서 작용하는 DTI 구조를 갖는 활성 실리콘층의 나머지 부분을 포함하는 마이크로볼로미터 브리지 아래의 베이스 영역을 구획하는 마이크로볼로미터 검출기 제조 방법.
- 제 11 항에 있어서, 상기 절연층은 적어도 하나의 갭을 포함하고, 상기 SOI-CMOS 웨이퍼는 마이크로볼로미터 검출기의 온도 안정화를 위해 상기 활성 실리콘층을 핸들 실리콘 기판과 연결하는 적어도 하나의 갭의 대응 갭 내부에 적어도 하나의 핸들 웨이퍼 접촉부(HWC)를 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 10 항에 있어서, 상기 CMOS 웨이퍼는 상기 마이크로볼로미터 아래의 상기 활성 실리콘층 또는 상기 기판층을 상기 활성 실리콘층 또는 상기 기판층의 다른 부분들로부터 각각 분리하기 위한 DTI(Deep Trench Isolation) 구조를 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 14 항에 있어서, 상기 DTI 구조는 상기 활성 실리콘층 또는 상기 기판층을 에칭하는 동안 실리콘 에칭 스토퍼로서 작용하는 마이크로볼로미터 검출기 제조 방법.
- 제 10 항에 있어서, 상기 열전 변환 소자는 금속층, 금속 시드층, 폴리실리콘층, 실리사이드층, 실리사이드화 폴리실리콘층, 임의의 CMOS 기술층, 하나 이상의 트랜지스터, 하나 이상의 다이오드, 또는 임의의 CMOS 기술의 활성 또는 패시브 소자 중 적어도 하나를 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 10 항에 있어서, 상기 열전 변환 소자는 CMOS 제조 동안 또는 내에서 또는 CMOS 제조 후에 증착되는 비정질 실리콘, 바나듐 산화물, 바나듐 텅스텐 산화물, 실리콘-게르마늄, 티타늄 산화물, 이트륨 바륨 구리 산화물과 같은 논-CMOS 기술층 중 적어도 하나를 포함하고, 논-CMOS층 중 적어도 하나는 금속층보다 먼저 또는 상기 금속층의 위에 상기 마이크로볼로미터 브리지에서 제조되는 마이크로볼로미터 검출기 제조 방법.
- 기판층, 서로 접촉하는 적어도 두 개의 금속층을 포함하는 금속 스택, 유전층, 및 상기 유전층 내에 매립되어 열을 전기 신호로 변환하도록 구성되는 열전 변환 소자를 포함하는 CMOS(Complementary Metal Oxide Semiconductor) 웨이퍼를 형성하는 단계와,
상기 유전층에 매립된 상기 열전 변환 소자 및 상기 유전층의 적어도 일부분을 포함하는 마이크로볼로미터 브리지의 외부 측면 에지를 귀획하도록 금속 스택을 에칭하는 단계와,
상기 마이크로볼로미터 브리지 아래의 활성 실리콘층 또는 기판층의 적어도 일부분을 에칭하는 단계를 포함하는 마이크로볼로미터 검출기 제조 방법. - 제 20 항에 있어서, 상기 CMOS 웨이퍼는 상기 기판층의 상부에 절연층 및 상기 절연층의 상부에 활성 실리콘층을 포함하는 SOI(Silicon-on-Insulator) CMOS 웨이퍼이고, 상기 기판층은 핸들 실리콘 기판이며, 활성 실리콘층은 마이크로볼로미터 브리지를 형성하도록 에칭되는 마이크로볼로미터 검출기 제조 방법.
- 제 21 항에 있어서, 전기 신호를 전달하기 위해 도전층을 매립한 적어도 하나의 픽셀 암을 형성하도록, 그리고, 상기 마이크로볼로미터 검출기 및 인접한 마이크로볼로미터 검출기 사이에 적어도 하나의 벽 구조물을 형성하여 마이크로볼로미터 검출기들 사이의 단열을 제공하도록, 상기 활성 실리콘층을 에칭하는 단계를 더 포함하고, 상기 벽 구조물은 전기 신호를 전달하기 위한 라우팅 금속을 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 21 항에 있어서, 상기 SOI-CMOS 웨이퍼는 상기 절연층상에 DTI 구조를 포함하고, 상기 DTI 구조는 상기 활성 실리콘층의 부분들을 분리하도록 상기 마이크로볼로미터 브리지 아래의 상기 활성 실리콘층에 매립되며, 상기 활성 실리콘층을 에칭하는 단계는 DTI 구조와, 에칭 스토퍼로서 작용하는 DTI 구조를 갖는 활성 실리콘층의 나머지 부분을 포함하는 마이크로볼로미터 브리지 아래의 베이스 영역을 구획하는 마이크로볼로미터 검출기 제조 방법.
- 제 21 항에 있어서, 상기 절연층은 적어도 하나의 갭을 포함하고, 상기 SOI-CMOS 웨이퍼는 상기 활성 실리콘층을 핸들 실리콘 기판과 연결하는 삭이 적어도 하나의 갭의 대응 갭 내부에 적어도 하나의 핸들 웨이퍼 접촉부(HWC)를 포함하며, 상기 방법은 상기 절연층 내 갭을 통해 상기 마이크로볼로미터 브리지 아래에 위치하는 핸들 실리콘 기판의 일부분을 에칭하는 단계를 더 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 21 항에 있어서, 상기 SOI-CMOS 웨이퍼는 상기 절연층 상에 복수의 DTI 구조를 포함하고, 상기 복수의 DTI 구조는 상기 활성 실리콘층의 부분들을 분리하도록 상기 마이크로볼로미터 브리지 아래의 상기 활성 실리콘층에 매립되며, 활성 실리콘층을 에칭하는 단계는 복수의 DTI 구조와, 에칭 스토퍼로서 작용하는 복수의 DTI 구조 중 2 개의 DTI 구조를 갖는 활성 실리콘층의 적어도 하나의 나머지 부분을 포함하는 마이크로볼로미터 브리지 아래의 베이스 영역을 구획하는 마이크로볼로미터 검출기 제조 방법.
- 제 25 항에 있어서, 상기 복수의 DTI 구조 중 적어도 하나의 DTI 구조는 상기 베이스 영역에 복수의 실리콘 영역을 구획하는 마이크로볼로미터 검출기 제조 방법.
- 제 20 항에 있어서, 상기 CMOS 웨이퍼는 상기 마이크로볼로미터 아래의 상기 활성 실리콘층 또는 상기 기판층을 상기 활성 실리콘층의 다른 부분들로부터 격리시키기 위한 DTI(Deep Trench Isolation) 구조를 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 27 항에 있어서, 상기 DTI 구조는 상기 활성 실리콘층의 에칭 동안 실리콘 에칭 스토퍼로서 작용하는 마이크로볼로미터 검출기 제조 방법.
- 제 20 항에 있어서, 상기 금속 스택은 제 1 금속층 및 상기 제 1 금속층의 상부에 있고 상기 제 1 금속층으로부터 측면 방향으로 오프셋된 제 2 금속층을 포함하되, 제 1 금속층의 에칭에 의해 구획되는 상기 마이크로볼로미터 브리지의 제 1 외부 측면 에지가, 제 2 금속층의 에칭에 의해 구획되는 마이크로볼로미터 브리지의 제 2 외부 측면 에지에 비해 마이크로볼로미터 브리지의 중심에 측면 방향으로 더 가까워서, 상기 마이크로볼로미터 검출기의 필 팩터(fill factor)를 증가시킬 수 있는 마이크로볼로미터 검출기 제조 방법.
- 제 20 항에 있어서, 상기 금속 스택은 상기 유전층 상에 금속층을 포함하고, 상기 금속 스택을 에칭하는 단계는 상기 마이크로볼로미터 검출기의 열적 질량 및 열 시상수를 감소시키도록, 상기 유전층에 의해 형성되고 상기 마이크로볼로미터 브리지의 외부 측면 에지에 대향되는, 상기 마이크로볼로미터 브리지의 제 1 내부 측면 에지를 구획할 수 있게 상기 유전층 상에서 금속층을 에칭하는 단계를 더 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 20 항에 있어서, 상기 열전 변환 소자는 금속층, 금속 시드층, 폴리실리콘층, 실리사이드층, 실리사이드화 폴리실리콘층, 임의의 CMOS 기술층, 하나 이상의 트랜지스터, 하나 이상의 다이오드, 또는 임의의 CMOS 기술의 활성 또는 패시브 구성요소 중 적어도 하나를 포함하는 마이크로볼로미터 검출기 제조 방법.
- 제 20 항에 있어서, 상기 열전 변환 소자는 CMOS 제조 동안 또는 내에서 또는 CMOS 제조 후에 증착되는 비정질 실리콘, 바나듐 산화물, 바나듐 텅스텐 산화물, 실리콘-게르마늄, 티타늄 산화물, 이트륨 바륨 구리 산화물과 같은 논-CMOS 기술층 중 적어도 하나를 포함하고, 상기 논-CMOS층 중 적어도 하나는 금속층보다 먼저 또는 상기 금속층의 상부에서 상기 마이크로볼로미터 브리지에서 제조되는 마이크로볼로미터 검출기 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562268291P | 2015-12-16 | 2015-12-16 | |
| US62/268,291 | 2015-12-16 | ||
| PCT/IB2016/001999 WO2017103683A2 (en) | 2015-12-16 | 2016-12-16 | Microbolometer structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190049616A true KR20190049616A (ko) | 2019-05-09 |
Family
ID=58544983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187020281A KR20190049616A (ko) | 2015-12-16 | 2016-12-16 | 마이크로볼로미터 구조 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11105684B2 (ko) |
| EP (1) | EP3390993A2 (ko) |
| KR (1) | KR20190049616A (ko) |
| CN (1) | CN108885136B (ko) |
| IL (1) | IL260075B (ko) |
| WO (1) | WO2017103683A2 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110361349B (zh) * | 2018-04-03 | 2021-09-28 | 南京大学 | 基于集成电路工艺的多通道红外光谱探测器及其制备方法 |
| CN111777030B (zh) * | 2020-07-14 | 2022-10-21 | 北京理工大学 | 用于无人驾驶决策模拟训练的光学下转换芯片及制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8941064B2 (en) * | 2010-04-12 | 2015-01-27 | Mikrosens Elektronik San. Ve Tic. A.S. | Uncooled infrared detector and methods for manufacturing the same |
| US9568367B2 (en) * | 2010-05-30 | 2017-02-14 | Technion Research And Development Foundation Ltd. | Sensing device having a thermal antenna and a method for sensing electromagnetic radiation |
| US9000556B2 (en) * | 2011-10-07 | 2015-04-07 | International Business Machines Corporation | Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration |
| US9698281B2 (en) * | 2012-08-22 | 2017-07-04 | Robert Bosch Gmbh | CMOS bolometer |
| DE102012220207A1 (de) | 2012-11-07 | 2014-05-08 | Robert Bosch Gmbh | Bildpixelvorrichtung zum Erfassen von elektromagnetischer Strahlung, Sensorarray zum Erfassen von elektromagnetischer Strahlung und Verfahren zum Erfassen von elektromagnetischer Strahlung mittels einer Bildpixelvorrichtung |
| FR2999805B1 (fr) * | 2012-12-17 | 2017-12-22 | Commissariat Energie Atomique | Procede de realisation d'un dispositif de detection infrarouge |
| EP2746799B1 (en) * | 2012-12-20 | 2016-04-20 | Nxp B.V. | Semiconductor magnetic field sensors |
| DE102013210594A1 (de) | 2013-06-07 | 2014-12-11 | Robert Bosch Gmbh | Sensor und Verfahren zum Betreiben eines Sensors |
| US9842812B2 (en) * | 2014-03-24 | 2017-12-12 | Honeywell International Inc. | Self-destructing chip |
-
2016
- 2016-12-16 US US16/063,214 patent/US11105684B2/en active Active
- 2016-12-16 WO PCT/IB2016/001999 patent/WO2017103683A2/en active Application Filing
- 2016-12-16 KR KR1020187020281A patent/KR20190049616A/ko not_active Application Discontinuation
- 2016-12-16 EP EP16856456.5A patent/EP3390993A2/en active Pending
- 2016-12-16 CN CN201680081843.6A patent/CN108885136B/zh active Active
-
2018
- 2018-06-17 IL IL260075A patent/IL260075B/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN108885136B (zh) | 2021-12-24 |
| US11105684B2 (en) | 2021-08-31 |
| WO2017103683A2 (en) | 2017-06-22 |
| IL260075A (en) | 2018-07-31 |
| EP3390993A2 (en) | 2018-10-24 |
| IL260075B (en) | 2022-01-01 |
| US20200271526A1 (en) | 2020-08-27 |
| WO2017103683A3 (en) | 2017-08-24 |
| CN108885136A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2800847C (en) | Uncooled infrared detector and methods for manufacturing the same | |
| US20050224714A1 (en) | Ultra low-cost uncooled infrared detector arrays in CMOS | |
| CN107063470B (zh) | 具有高吸收效率和信噪比的悬置测辐射热膜的检测装置 | |
| JP4377118B2 (ja) | 非接触型温度測定センサ | |
| KR20150084722A (ko) | 모놀리식 Ｓｉ-마이크로 기계 써모파일 적외선 센서 | |
| US7989249B2 (en) | Method of manufacturing a micro-electrical-mechanical system with thermally isolated active elements | |
| EP2986959B1 (en) | Thin-film encapsulated infrared sensor | |
| TW201604121A (zh) | 微電機構件以及製造微電機構件的方法 | |
| CN108885136B (zh) | 微测辐射热计结构 | |
| US6576556B2 (en) | Method of manufacturing semiconductor device and method of manufacturing infrared image sensor | |
| JP4496751B2 (ja) | 熱型赤外線固体撮像素子及びその製造方法 | |
| CN105206636B (zh) | 可调节的混合成像探测器像元结构及其制备方法 | |
| JP2008039570A (ja) | 熱型赤外線固体撮像装置及び赤外線カメラ | |
| CN212539430U (zh) | 异质整合的热红外线感测元件及热红外线感测器 | |
| EP2840369A1 (en) | Integrated circuit, system and manufacturing method | |
| WO2015193759A1 (en) | Sensor array with self-aligned optical cavities | |
| KR101061254B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8183079B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20230031112A1 (en) | Fir sensor with two absorption layers and manufacturing method thereof | |
| US20210048345A1 (en) | Heterogeneously integrated thermal infrared sensing member and thermal infrared sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |