CN108885136A - 微测辐射热计结构 - Google Patents

Abstract

本发明提供一种在标准CMOS铸造厂中制造微测辐射热计探测器的方法，系统和设备。该方法包括形成互补金属氧化物半导体(CMOS)晶片，其包括硅衬底层，金属叠层，介电层和嵌入在介电层中的热电转换元件。金属叠层包括至少两个彼此接触的金属层。金属叠层和介电层位于硅衬底层上。热电转换元件配置为将热量转换为电信号。该方法包括蚀刻金属叠层以限定微测辐射热计桥的外侧边缘，该微测辐射热计桥包括介电层的至少一部分和嵌入介电层中的热电转换元件。该方法包括在微测辐射热计桥下方蚀刻硅衬底层。

Description

微测辐射热计结构

相关申请的交叉引用

本申请要求2015年12月16日提交的名称为“微测辐射热计结构”的美国临时专利申请No.62/268,291的优先权和权益，其全部内容通过引用并入本文。

背景技术

1.技术领域

本说明书涉及用于制造微测辐射热计探测器的系统和方法。

2.相关技术说明

微测辐射热计(microbolometer)是一种特定类型的辐射热测量计，其主要用作检测长波长红外(LWIR)辐射的检测器。微测辐射热计由悬浮的微测辐射热计桥、像素臂、热电转换元件和吸收剂构成，像素臂将悬浮的微测辐射热计桥(microbolometer bridge)连接到制造微测辐射热计的互补金属氧化物半导体(CMOS)晶片衬底，热电转换元件转换微测辐射热计桥的热变化为电信号，并且吸收剂吸收红外辐射。吸收的辐射增加了微测辐射热计桥的温度。该热升温由热电转换元件转换成电信号，并且该电参数变化由读出集成电路(ROIC)测量，以便产生图像，视频或任何其他形式的数据。

文献中的微测辐射热计制造方法使用表面微机械加工，其包含在基板顶部上制造薄膜层，或者体微机械加工，其包含蚀刻或去除基板的一部分以形成微测辐射热计的制造步骤。

发明内容

通常，本说明书中描述的主题的一个方面体现在用于制造微测辐射热计探测器的方法中。该专利中描述的方法主要使用标准CMOS层或组件以形成微测辐射热计，这与文献中使用特殊调谐层来形成微测辐射热计物理结构和热电转换元件的大多数方法相反。该专利中的方法旨在使用标准CMOS晶片并且在CMOS制造之后具有简单的微机电系统(MEMS)工艺以制造微测辐射热计，以使得整体制造简单，快速地与大规模制造代工厂兼容(例如CMOS代工厂)，并且成本低。

该专利中的这些方法使用块状CMOS晶片或绝缘体上硅互补金属氧化物半导体(SOI-CMOS)晶片作为衬底。有意地对CMOS工艺中的金属层进行成形，以形成微测辐射热计结构。为此目的，金属层可以用作牺牲层或硬MEMS掩模。当用作牺牲层时，可以具有高填充因子微测辐射热计结构。在标准CMOS制造之后，需要简单的MEMS工艺来制造微测辐射热计。通过蚀刻掉硅晶片的某一部分来形成悬浮的微测辐射热计桥。该专利中的方法可以使用各向异性或各向同性硅蚀刻，并且可以利用CMOS层实现一个或多个蚀刻停止。

该专利中的方法包括形成互补金属氧化物半导体(CMOS)晶片，其包括硅衬底层，金属叠层，介电层和嵌入介电层中的热电转换元件。金属叠层包括至少两个彼此接触的金属层。金属叠层和介电层位于硅衬底层上。热电转换元件配置为将热量转换为电信号。该方法包括蚀刻金属叠层以限定微测辐射热计桥的外侧边缘，该微测辐射热计桥包括介电层的至少一部分和嵌入介电层中的热电转换元件。该方法包括在微测辐射热计桥下方蚀刻硅衬底层。

这些和其他实施例可选地包括以下特征中的一个或多个。该方法可以包括蚀刻硅衬底层以形成至少一个像素臂，其中嵌入导电层以承载电信号，并且在微测辐射热计探测器和相邻的微测辐射热计探测器之间形成至少一个壁结构。至少一个壁结构可以减少微测辐射热计探测器之间的热串扰。壁结构可以包括用于承载电信号的布线金属。

热电转换元件可以包括金属层，金属籽晶层，多晶硅层，硅化物层，可以用作电阻器的任何CMOS技术层，一个或多个晶体管，一个或多个二极管，任何CMOS技术有源或无源元件，或在CMOS制造期间/之内或CMOS制造之后沉积的非CMOS技术层中的至少一个。

微测辐射热计桥可包括配置成反射红外光的镜结构。反射镜可以嵌入介电层中，该介电层在热电转换元件上方，热电转换元件下方或与热电转换元件相同的水平面上。微测辐射热计可包括嵌入介电层中的至少一个等离子体结构。该至少一个等离子体结构可以配置为增加吸收微测辐射热计中的红外光或过滤在微测辐射热计桥中吸收的红外光。

金属叠层可包括第一金属层和第二金属层。第二金属层可以位于第一金属层的顶部上并且与第一金属层横向偏移。第二金属层可以从第一金属层横向偏移，使得通过蚀刻第一金属层限定的微测辐射热计桥的第一外侧边缘比通过蚀刻第二金属层限定的微测辐射热计桥的第二外侧边缘横向更靠近微测辐射热计桥的中心。第二金属层可以从第一金属层横向偏移，以便增加微测辐射热计探测器的填充因子。

金属叠层可以包括介电层上的金属层。蚀刻金属叠层可以包括蚀刻介电层上的金属层以限定由介电层形成的微测辐射热计桥的第一内侧边缘，并且可以与微测辐射热计桥的外侧边缘相对，以便减少微测辐射热计探测器的热质量和热时间常数。

在另一方面，本主题体现在用于制造微测辐射热计探测器的方法中。该方法包括形成CMOS晶片，该CMOS晶片包括衬底层，在有源硅层或衬底层上的介电层，嵌入在介电层中的热电转换元件。热电转换元件可以配置为将热量转换为电信号。所述至少一个金属层可以具有预定形状，以在至少一个后CMOS MEMS工艺期间用作掩模。该方法可以包括蚀刻介电层以到达有源硅层或衬底层，其中至少一个金属层用作蚀刻阻挡层或掩模。该方法可以包括蚀刻有源硅层或衬底层以形成微测辐射热计桥，该微测辐射热计桥包括介电层的一部分和嵌入介电层中的热电转换元件。

在另一方面，本主题体现在用于制造微测辐射热计探测器的方法中。该方法可以包括形成CMOS晶片，该CMOS晶片包括衬底层，包括彼此接触的至少两个金属层的金属叠层，介电层和嵌入在介电层中的热电转换元件。热电转换元件可以配置为将热量转换为电信号。该方法可以包括蚀刻金属叠层以限定微测辐射热计桥的外侧边缘，该微测辐射热计桥包括介电层的至少一部分和嵌入介电层中的热电转换元件。该方法可以包括在微测辐射热计桥下方蚀刻至少一部分有源硅层或衬底层。

附图说明

通过研究以下附图和详细描述，本领域技术人员将清楚本发明的其他系统，方法，特征和优点。附图中所示的组成部分不一定按比例绘制，并且可能被夸大以更好地说明本发明的重要特征。

图1是根据本发明的一个方面的使用一个或多个金属牺牲层制造微测辐射热计探测器的示例过程的流程图。

图2A-2F示出了制造到微测辐射热计探测器中的示例性互补金属氧化物半导体(CMOS)晶片的横截面视图，该微测辐射热计探测器由根据本发明的一个方面图1的工艺形成。

图2G示出了示例性微测辐射热计探测器的横截面视图，该微测辐射热计探测器由根据本发明的一个方面具有一个或多个等离子体结构的图1的过程形成。

图3A-3B示出了示例性微测辐射热计探测器的横截面视图，该微测辐射热计探测器由根据本发明的一个方面具有伞形形状的图1的过程形成。

图4A-4B示出了示例性微测辐射热计探测器的横截面视图，该微测辐射热计探测器由根据本发明的一个方面具有在伞形微测辐射热计桥内限定的腔的图1的过程形成。

图5是根据本发明的一个方面的使用一个或多个金属层作为掩模制造微测辐射热计探测器的示例过程的流程图。

图6A-6E示出了示例性绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)晶片的横截面视图，该绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)晶片根据本发明的一个方面使用图5的工艺制造到微测辐射热计探测器中。

图6F示出了示例性微测辐射热计探测器的横截面视图，该微测辐射热计探测器由根据本发明的一个方面具有至少一个手柄晶片触点(HWC)的图5的过程形成。

图6G-6H示出了示例性CMOS晶片的横截面视图，该CMOS晶片根据本发明的一个方面使用图5的过程制造到微测辐射热计探测器中。

图7是制造微测辐射热计探测器的示例过程的流程图，该微测辐射热计探测器根据本发明的一个方面使用一个或多个金属层作为牺牲层和一个或多个深沟槽隔离(DTI)结构来制造。

图8A-8F示出了示例性SOI-CMOS晶片的横截面视图，该SOI-CMOS晶片制造到根据本发明的一个方面由图7的过程形成的微测辐射热计探测器中。

图8G-8H示出了示例性CMOS晶片的横截面视图，该CMOS晶片根据本发明的一个方面使用图7的过程制造到微测辐射热计探测器中。

图9A示出了根据本发明的一个方面具有伞形形状的图8F的示例性微测辐射热计探测器的横截面视图。

图9B示出了根据本发明的一个方面具有伞形形状的图8H的微测辐射热计探测器的横截面图。

图10示出了示例性微测辐射热计探测器的横截面图，该微测辐射热计探测器根据本发明的一个方面具有在伞形微测辐射热计桥内限定的腔。

图11示出了示例性微测辐射热计探测器的横截面视图，该微测辐射热计探测器根据本发明的一个方面由具有至少一个手柄晶片接触(HWC)的图7的过程形成。

图12示出了示例性微测辐射热计探测器的横截面图，该微测辐射热计探测器根据本发明的一个方面具有多个DTI结构。

具体实施方式

本文公开了用于制造微机电系统(MEMS)的系统，结构和方法，例如微测辐射热计。可以实施本说明书中描述的主题的特定实施例以实现以下优点中的一个或多个。

用于制造MEMS器件(例如微测辐射热计探测器)的方法，使用互补金属氧化物半导体(CMOS)晶片和设备来简化微测辐射热计探测器的制造过程。通过使用当前的CMOS设备和CMOS晶片来制造微测辐射热计，制造方法是通用的并且不需要专门的资源，例如专用洁净室或专用CMOS生产线。这降低了制造成本并允许大量生产微测辐射热计。通过消除专用洁净室或专用CMOS生产线作为制造工艺的一部分的需要并从CMOS晶片形成微测辐射热计，制造工艺允许使用现有CMOS设备和CMOS晶片来实施制造工艺以形成微测辐射热计，因此，降低了制造成本，减少了制造时间并增加了微测辐射热计装置的大规模生产。

其他益处和优点包括使用金属牺牲层来简化蚀刻工艺并实现均匀性。另外，使用金属牺牲层使得微测辐射热计容易成形。通过简化蚀刻过程和使微测辐射热计成形，微测辐射热计能够实现高填充因子。这使得微测辐射热计收集更多的功率并且可以缩小像素尺寸。

图1是使用一个或多个金属牺牲层制造微测辐射热计探测器的示例性过程100。CMOS制造系统(“制造系统”)可以实施过程100以形成微测辐射热计探测器200。微测辐射热计探测器200包括微测辐射热计桥212，一个或多个像素臂214a-b，热电转换元件208或活性材料和吸收剂。每个微测辐射热计探测器200可以对应于图像或视频中的像素。

制造系统形成互补金属氧化物半导体晶片(CMOS)202(102)。图2A示出了CMOS晶片202的截面图。CMOS晶片202具有衬底层204，金属叠层210，介电层206和热电转换元件208。衬底层204可以由硅制成。金属叠层210和/或介电层206可以形成在衬底层204上。介电层206可以位于衬底层204的顶部上。

金属叠层210包括彼此接触的至少两个金属层210a-c，接触(CONT)层209和一个或多个垂直互连接入(VIA)层211a-c。彼此接触的至少两个金属层可以通过VIA层211a-c彼此连接。金属叠层210可以经由CONT层209与衬底层204接触。制造系统可以将金属叠层210实现为蚀刻出的牺牲层，以使微测辐射热计桥212，一个或多个像素臂214a b和/或壁结构218a-b(103)成形。所述至少两个金属层可以包括第一金属(MET1)层210a，第二金属(MET2)层210b，第三金属(MET3)层210c和/或第四金属(MET4)层210d。金属叠层210的一个或多个金属层可以形成在介电层206上。介电层206可以在衬底层204的顶部上。位于其他金属层顶部的金属层可以被称为金属顶部(METTP)层。

MET1 210a和CONT层209与衬底层204物理接触。MET2 210b和MET1 210a层使用第一垂直互连接入(VIA1)层211a彼此连接。MET3 210c和MET2 210b层与第二垂直互连接入(VIA2)层211b连接。第三垂直互连接入(VIA3)层211c可以连接MET3 210c和MET4 210d层。图3A示出了CMOS晶片202的横截面图，该CMOS晶片202包括待蚀刻的MET4层以形成伞形302。

微测辐射热计探测器200的介电层206可以形成在衬底层204上。介电层206可以由氮化硅(Si3N4)或氧化硅(SiO)制成。介电层206可以包括钝化层或金属间氧化物(IMO)层。

微测辐射热计探测器200可以具有热电转换元件208。热电转换元件208可以嵌入在介电层206中，并且可以配置成将热量转换成电信号。

热电转换元件208可以是有源或无源部件。它可以是CMOS电阻，例如金属电阻，多晶硅电阻，硅化物多晶硅电阻，籽晶金属层电阻，或可以包括在CMOS工艺中的任何其他电阻器层。热电转换元件208可以具有一个或多个晶体管，一个或多个二极管或任何CMOS技术组件。热电转换元件208也可以是在CMOS制造期间/之内或在CMOS制造之后沉积的非CMOS技术薄膜层。

制造系统可以执行光致抗蚀剂显影和成形(104)。图2B示出了在光致抗蚀剂显影和成形之后的CMOS晶片202。制造系统可以在区域中形成的CMOS晶片202的顶部上，例如电子设备205和/或电垫207，围绕微测辐射热计探测器200沉积光致抗蚀剂203或类似材料，以覆盖微测辐射热计探测器以外的区域。光致抗蚀剂203防止蚀刻CMOS晶片202中的电子器件205和电垫207的金属层。

制造系统可执行高级氧化物蚀刻或定向电介质蚀刻以移除或蚀刻掉金属叠层210(106)顶部上的介电层206。图2C示出了在先进的氧化物蚀刻之后的CMOS晶片202。例如，制造系统可以使用平坦的反应离子蚀刻来去除介电层206的部分，例如钝化层，金属间氧化物(IMO)层和/或沉积在金属叠层210和/或衬底层204上的介电层206的其他部分。

制造系统蚀刻掉一个或多个金属层，金属叠层210(108)的一个或多个VIA层211a-c和/或CONT层209。图2D示出了已经金属蚀刻的CMOS晶片202。一个或多个金属层210，一个或多个VIA层211a-c，例如VIA1和VIA2层211a-b，和/或CONT层209用作牺牲层，其被蚀刻以形成微测辐射热计桥212，一个或多个像素臂214a-b，其中嵌入一个或多个导电层216a-b用于承载电信号，以及一个或多个位于微测辐射热计探测器200和相邻的微测辐射热计之间的壁结构218a-b。制造系统可以使用湿法或干法金属蚀刻。可以在单个金属蚀刻工艺中蚀刻金属叠层210的一个或多个金属层。

制造系统蚀刻掉金属叠层210以限定微测辐射热计桥212的外侧边缘。微测辐射热计桥212包括一个或多个金属层的至少一部分和介电层206的一部分。一个或多个微测辐射热计电桥212中的一个或多个金属层的一部分可以形成热电转换元件208和/或反射镜220。

当蚀刻掉金属叠层210的部分时，制造系统可以优化和/或调整形成微测辐射热计桥212，一个或多个像素臂216a-b和/或壁结构218a-b的金属堆层210的一个或多个金属层的宽度。微测辐射热计桥212的宽度与一个或多个像素臂214a-b内的一个或多个导电层216a-b的宽度间接相关。像素臂214a-b和一个或多个导电层216a-b的形状与微测辐射热计探测器200的导热率直接相关。

当微测辐射热计桥212吸收红外(IR)辐射时，微测辐射热计桥212的温度增加。热电转换元件208(例如，活性材料)用作温度传感器，其在IR辐射被微测辐射热计桥212吸收时感测和/或测量温度升高。活性材料的电阻与温度的变化相关联。也就是说，活性材料的电阻随着温度的升高而变化。通过确定电阻的变化，微测辐射热计探测器200提供关于由微测辐射热计探测器200的像素吸收的红外(IR)辐射量的信息。

微测辐射热计探测器200可以使用微测辐射热计桥212内的一个或多个金属层中的一个作为反射镜220来反射IR辐射以增加IR辐射的吸收比。例如，吸收率可以从40％增加到60％。反射镜220可以嵌入微测辐射热计桥212的介电层206内，并且可以位于热电转换元件208的上方，下方或同一水平面上。如果在微测辐射热计桥212内一个或多个介电层206的红外吸收足够高，反射镜220可以不是必需的并且可以省略。

微测辐射热计探测器200可以使用一个或多个金属层作为一个或多个等离子体结构224a-d，以增加IR辐射的吸收。一个或多个等离子体结构224a-d可以嵌入微测辐射热计桥212的介电层206内。图2G示出了具有一个或多个等离子体结构224a-d的微测辐射热计探测器200的横截面图。一个或多个等离子体结构224a-d可以增加IR辐射的吸收和/或将IR辐射过滤到特定波长。一个或多个等离子体结构224a-d可以具有调节微测辐射热计桥212的吸收特性的各种形状。可以调节一个或多个等离子体结构224a-d的形状以增加或减少IR辐射的吸收和/或调节微测辐射热计桥212的吸收特性。例如，微测辐射热计桥212可以吸收特定的IR辐射，例如8微米的波长。

一个或多个像素臂214a-b将微测辐射热计桥212连接到微测辐射热计探测器200的壁结构218a-b。微测辐射热计探测器200的壁结构218a-b由介电层206形成并具有嵌入介电层206内的一个或多个金属层以形成布线金属222a-b。布线金属222a-b将微测辐射热计探测器200电连接到另一个设备，例如另一个微测辐射热计探测器或半导体设备，例如读出电子设备。

在一些实施方案中，制造系统可蚀刻一个或多个金属层来优化微测辐射热计桥212的形状，以增加或减少IR辐射或像素(110)的填充因子的总吸收。图3A示出了要形成伞形微测辐射热计探测器200的CMOS晶片202的横截面图。制造系统可蚀刻第一金属层210a以限定微测辐射热计桥212的第一外侧边缘，并蚀刻位于第一金属层的顶部的第二金属层210b以限定微测辐射热计桥212的第二外侧边缘。制造系统可蚀刻第一金属层210a和第二金属层210b，使得微测辐射热计桥212的第一外侧边缘从微测辐射热计桥212的第二金属外侧边缘偏移，以将微测辐射热计桥212形成伞形302。伞形形状增加了微测辐射热计桥212的顶表面304的表面积。微测辐射热计桥212的表面区域304的增加导致微测辐射热计探测器200的填充因子的增加。图3B示出了伞形微测辐射热计探测器200的横截面视图。

图4A-B示出了具有腔402的微测辐射热计探测器200，腔402被形成为调节微测辐射热计探测器200的热质量和/或热时间常数。制造系统可以蚀刻在介电层206上的金属层210d以通过减小微测辐射热计电桥212(110)的体积来调节微测辐射热计探测器200的热质量和/或热时间常数。图4A示出了具有第四金属层(MET4)210d的微测辐射热计探测器200，其被蚀刻以调节热质量和/或热时间常数。

通过蚀刻第四金属层210d，制造系统限定微测辐射热计桥212内的腔402。图4B示出了具有腔402的微测辐射热计探测器200。制造系统可以蚀刻金属层210d以限定微测辐射热计桥212的第一内侧边缘。第一内侧边缘与微测辐射热计桥212的外侧边缘相对。制造系统可以蚀刻金属层210d以减少微测辐射热计探测器200的热质量(thermal mass)和热时间常数。热时间常数衡量探测器的速度，如微测辐射热计探测器200。热时间常数与微测辐射热计探测器200的体积直接相关并且与其速度间接相关。也就是说，随着微测辐射热计探测器200的体积减少，例如，通过蚀刻微测辐射热计桥212内的腔402，热时间常数减小，而微测辐射热探测器200的速度增加。

制造系统可以执行光致抗蚀剂剥离以去除覆盖电子器件205和/或焊盘207(112)的任何剩余的光致抗蚀剂203。图2E示出了在去除光致抗蚀剂203之后的CMOS晶片202的截面图。

制造系统执行各向异性硅蚀刻以蚀刻掉微测辐射热计桥(114)下方的衬底层204。图2F示出了所形成的微测辐射热计探测器200的横截面视图。制造系统执行各向异性硅蚀刻以蚀刻微测辐射热计桥212下方的衬底层204，以将微测辐射热计桥212释放或悬浮在衬底层204上方。使用各向异性硅蚀刻剂(例如氢氧化四甲基铵(TMAH)或氢氧化钾(KOH))蚀刻掉微测辐射热计桥212下方的衬底层204。

图5是使用一个或多个金属层作为掩模制造微测辐射热计探测器600的示例性过程500。制造系统可以实施过程500以形成微测辐射热计探测器600。

制造系统可以形成SOI-CMOS 602或CMOS晶片601(502)。SOI-CMOS晶片602可以具有衬底层604，例如手柄硅衬底(handle silicon substract)，绝缘层606，有源层608，介电层610，热电转换元件612和至少一个金属层622a-c。图6A示出了用于形成微测辐射热计探测器600的SOI-CMOS晶片602的横截面图。

绝缘层606可以形成在衬底层604的顶部上，并且有源层608可以由硅制成并且形成在绝缘层606的顶部上。绝缘层606可以是形成在衬底层604的顶部上的掩埋氧化物(BOX)层。绝缘层606可包括至少一个开口，其中至少一个手柄晶片接触(Handle Wafer Contact)(HWC)616位于开口内。HWC 616将有源层608与衬底层604连接，以提供微测辐射热计探测器600的温度稳定性。图6F示出了具有两个HWC的微测辐射热计探测器600的横截面视图。

有源层608可以形成在绝缘层606的顶部上。介电层610可以形成在有源层608或衬底层604上并且具有嵌入其中的热电转换元件612。制造系统可以在有源层608或衬底层604内实现深沟槽隔离结构614(503)。制造系统可以在后CMOS微机电系统(MEMS)工艺(504)期间将一个或多个金属层622a-c实现为硬掩模。一个或多个金属层622a-c可以具有预定形状。一个或多个金属层622a-c可以位于介电层610的部分上，并且制造系统可以蚀刻掉未被一个或多个金属层622a-c掩蔽或覆盖的介电层610的部分。在蚀刻工艺之后保留由一个或多个金属层622a-c覆盖的介电层610的部分。

CMOS晶片601可具有衬底层604，介电层610，热电转换元件612以及一个或多个金属层622a-c。介电层610形成在衬底层604的顶部上，并且一个或多个金属层622a-c可用于掩蔽或防止掩蔽或防止一个或多个像素臂624a-b，一个或多个壁结构618a的掩蔽和微测辐射热计桥616的掩蔽。图6G示出了用于形成微测辐射热计探测器600的CMOS晶片601的横截面图。

制造系统可以在SOI-CMOS晶片602或CMOS晶片601(505)的顶部上执行光致抗蚀剂显影和成形，以防止通过在除了微测辐射热计探测器600之外的区域上沉积光致抗蚀剂603或类似材料来蚀刻电子器件605和/或焊盘607。图6B示出了在沉积光致抗蚀剂603之后的SOI-CMOS晶片602。

当使用SOI-CMOS时，制造系统执行介电层610的定向电介质蚀刻或高级氧化物蚀刻以到达有源层608，或者当使用CMOS晶片时，制造系统执行衬底层604(506)。图6C示出了在制造系统垂直蚀刻掉介电层610以到达有源层608之后的SOI-CMOS晶片602。当使用SOI-CMOS晶片602时，制造系统蚀刻介电层610以到达有源层608。有源层608可以具有嵌入其中的绝缘体层，例如DTI结构614，其将微测辐射热计桥616下方的有源层608a和有源层608的其他部分之间的像素臂隔离。有源层608a位于微测辐射热计桥616下方，并且像素臂在每个维度上与有源层608的其他部分物理隔离，使得DTI结构614也在顶部包围有源层608a。

当使用CMOS晶片601时，制造系统蚀刻介电层610以到达衬底层604，并且DTI结构614嵌入衬底层604内。

在蚀刻有源层608或衬底层604期间，DTI结构614可以用作蚀刻阻挡层。位于壁结构618a-b中的有源层608或衬底层604的其他部分可以包括电路620，其通过DTI结构614与微测辐射热计桥616下方的有源层608或衬底层104隔离。

一个或多个金属层622a-c用作SOI-CMOS晶片602或CMOS晶片601中的掩模，以屏蔽或防止高级氧化物蚀刻来蚀刻掩模下方的层。

制造系统移除用作掩模的金属层622a-c(508)。制造系统可以执行光致抗蚀剂剥离以去除覆盖电子器件605和/或焊盘607的任何剩余的光致抗蚀剂603(510)。图6D示出在去除用作掩模的金属层622a-b并剥离光致抗蚀剂603之后的SOI-CMOS晶片602。

当使用SOI-CMOS晶片602时，制造系统执行各向同性或各向异性硅蚀刻以蚀刻有源层608，或者当使用CMOS晶片601时，执行衬底层604(512)。图6E示出了由SOI-CMOS晶片602形成的微测辐射热计探测器600的横截面图，其中使用各向同性蚀刻来蚀刻硅。图6H示出了由CMOS晶片601形成的微测辐射热计探测器600的横截面图。各向同性硅蚀刻形成微测辐射热计桥616，其包括反射镜628和/或嵌入在介电层610中的热电转换元件612(514)。各向同性硅蚀刻可以是干法或湿法蚀刻，并且可以在所有角度上均匀。

通过蚀刻有源层608a或衬底层604，微测辐射热计桥616悬挂在绝缘层608和/或衬底层604上方。也就是说，制造系统可以在微测辐射热计桥616下方限定基区。基区可以包括有源层608或衬底层604的剩余部分，其中嵌入的DTI结构614用作蚀刻阻挡层。

制造系统可以使用氙二氟化物(XeF2)或类似的各向同性蚀刻剂，例如六氟化硫(SF6)来蚀刻有源层608a或衬底层604，而不需要四甲基氢氧化铵(TMAH)，氢氧化钾(KOH)或类似的各向异性蚀刻剂。DTI结构614和绝缘层606允许使用干硅蚀刻工艺和批量制造来形成微测辐射热计探测器600。

当使用SOI-CMOS晶片602时，制造系统可以蚀刻有源层608a，或者当使用CMOS晶片601时，制造系统可以蚀刻衬底层604，以形成至少一个导电层626a或626b嵌入其中的像素臂624a-b用于承载电信号。当使用SOI-CMOS晶片602时，制造系统可以蚀刻有源层608a，或者当使用CMOS晶片601时，制造系统可以蚀刻衬底层604，以在微测辐射热计探测器600和其他微测辐射热计探测器之间形成至少一个壁结构618，以在微测辐射热计探测器之间提供热隔离(510)。壁结构618可以包括用于承载电信号的布线金属630a-b和/或电路620a-b。

图7是用于制造微测辐射热计探测器800的示例性过程700。制造系统可以实施过程700以形成图8C的微测辐射热计探测器800。图8A-8F示出了由SOI-CMOS晶片802或CMOS晶片801形成的微测辐射热计探测器800的横截面图。

制造系统形成SOI-CMOS 802或CMOS晶片801(702)。SOI-CMOS晶片802具有衬底层804，例如手柄硅衬底，绝缘层806，有源层808，介电层810，热电转换元件812和金属叠层814。图8A示出了SOI-CMOS晶片802的截面图。

绝缘层806可以形成在衬底层804的顶部上，并且有源层808可以由硅制成并形成在绝缘层806的顶部上。绝缘层806可以是形成在衬底层804的顶部上的掩埋氧化物(BOX)层。绝缘层806可以包括至少一个间隙和至少一个HWC 820a或820b，该HWC 820a或820b位于连接有源硅层808和衬底层804的至少一个间隙的相应间隙内。图11示出了由SOI-CMOS晶片802制成并具有至少两个HWC 820a-b的微测辐射热计探测器800的横截面图。

金属叠层814可包括彼此接触的至少两个金属层814a-c。彼此接触的至少两个金属层814a-c可以经由一个或多个VIA层815a-b彼此连接并且经由CONT层817与有源层接触。VIA层815a-b和CONT层817可以用作蚀刻出来以形成微测辐射热计桥816的牺牲层。一个或多个金属层814a-c可以在另一个金属层的顶部和/或横向偏移，使得外边缘相对于另一个外侧边缘横向更接近微测辐射热计桥816的中心。

CMOS晶片801可以具有衬底层804，介电层810，热电转换元件812和金属叠层814。介电层610形成在衬底层604的顶部上，并且金属叠层814可以用作牺牲层。图8G示出了用于形成微测辐射热计探测器800的CMOS晶片801的横截面图。

当形成SOI-CMOS晶片802或CMOS晶片801时，制造系统可将金属堆叠814实施为牺牲层(703)。当使用SOI-CMOS晶片802时，制造系统可以在有源层808内实现绝缘层，例如深沟槽隔离(DTI)结构818，或者当使用CMOS晶片801时，在衬底层804内实现绝缘层(704)。

制造系统可以在SOI-CMOS晶片802或CMOS晶片801的顶部上执行光致抗蚀剂显影和成形(705)，以通过在除了微测辐射热计探测器800之外的区域上沉积光致抗蚀剂803或类似材料来防止蚀刻电子器件805。图8B示出了在光致抗蚀剂显影和成形之后的SOI-CMOS晶片802。

制造系统可以执行高级氧化物蚀刻以蚀刻掉包括钝化层的介电层812的部分(706)。图8C示出了在蚀刻掉介电层812的部分之后的SOI-CMOS晶片802。

制造系统可蚀刻掉金属叠层814以限定微测辐射热计桥816的外侧边缘，其包括介电层的至少一部分和嵌入介电层中的热电转换元件812和/或反射镜813(708)。图8D示出了在用作牺牲层的金属叠层814的部分被蚀刻掉之后的SOI-CMOS晶片802的横截面图。

制造系统可蚀刻金属叠层814以优化微测辐射热计桥816的形状(710)。制造系统可以蚀刻掉金属叠层814以将微测辐射热计桥816形成为伞形902。图9A示出了由伞形902的SOI-CMOS晶片802形成的微测辐射热计探测器800的横截面图。图9B示出了由伞形902的CMOS晶片801形成的微测辐射热计探测器800的横截面图。伞形902增加了微测辐射热计桥816的顶表面904的表面积，这导致微测辐射热计探测器800的填充因子增加。蚀刻掉金属叠层814和优化微测辐射热计桥814的形状的步骤分别类似于步骤106和108。

图10示出了具有伞形902并具有腔905的微测辐射热计探测器800，腔905通过蚀刻一个或多个金属层而形成以调节微测辐射热计探测器800的热质量和/或热时间常数。金属叠层814可具有介电层810上的金属层。通过蚀刻金属层，制造系统在微测辐射热计桥816内限定腔905。制造系统可蚀刻金属层以限定微测辐射热计桥816的第一内侧边缘。第一内侧边缘与微测辐射热计桥816的外侧边缘相对。

在蚀刻掉金属牺牲层之后，制造系统可以执行光致抗蚀剂剥离以去除覆盖电子器件805和/或焊盘807的任何剩余的光致抗蚀剂803(712)。图8E示出了在去除剩余的光致抗蚀剂803之后的SOI-CMOS晶片802。

当使用SOI-CMOS晶片802时，制造系统执行各向同性或各向异性硅蚀刻以蚀刻至少一部分有源层808，或者当使用CMOS晶片801时，在微测辐射热计桥816下方蚀刻衬底层804(714)。图8F示出了由SOI-CMOS晶片802形成的微测辐射热计探测器800。图8H示出了由CMOS晶片801形成的微测辐射热计探测器800。

制造系统执行各向同性或各向异性硅蚀刻以将微测辐射热计桥816悬挂在绝缘层806和/或衬底层804上方。通过蚀刻有源层808或衬底层804，制造系统限定微测辐射热计桥816下方的基区。当使用SOI-CMOS晶片802时有源层808，或者当使用CMOS晶片801时衬底层804，可以具有绝缘层，例如深沟槽隔离(DTI)结构818。

不同方式形成的微测辐射热计探测器的有源层或衬底层可以具有多个DTI结构，例如微测辐射热计探测器800的DTI结构818，嵌入其中以将微测辐射热计桥下方的有源层或衬底层与其他有源层或衬底层的部分隔离。图12示出了具有多个DTI结构818的微测辐射热计探测器800的横截面图。一个或多个DTI结构818用作蚀刻阻挡层并且可以在微测辐射热计桥816下方的基区中限定多个硅区域。

当使用SOI-CMOS晶片802时，制造系统可以执行各向同性硅蚀刻以蚀刻有源层806，或者当使用CMOS晶片801时，制造系统可以蚀刻衬底层804以形成至少一个像素臂820a-b,其中嵌入导电层822a或822b用于承载电信号和/或在微测辐射热计探测器800和相邻的微测辐射热计探测器之间的至少一个壁结构824a-b。壁结构824a或824b可以在微测辐射热计探测器之间提供热隔离，并且包括用于承载电信号的布线金属826a-b。蚀刻掉有源层808以形成悬浮的微测辐射热计桥816和至少一个像素臂820a-b的步骤分别类似于步骤506和508。

在一些实施方案中，当SOI-CMOS晶片802用于形成具有至少两个HWC 820a-b的微测辐射热计探测器800时，制造系统可执行各向异性硅蚀刻以蚀刻有源层806，例如，图11的微测辐射热计探测器800。

已经以说明性方式公开了方法/系统的示例性实施例。因此，应该以非限制性方式阅读全文使用的术语。命名的组件可以具有与整个提到的类似命名的组件类似的特征。尽管本领域技术人员将想到对本文教导的微小修改，但应理解，在本文所保证的专利范围内的限制是所有这样的实施例，其合理地落入到本技术推进的范围内。除非根据所附权利要求及其等同物，否则该范围不受限制。

Claims (32)

1.一种制造微测辐射热计探测器的方法，该方法包括：

形成互补金属氧化物半导体(CMOS)晶片，所述晶片包括硅衬底层，所述硅衬底层上的金属叠层，所述金属叠层包括至少两个彼此接触的金属层，所述硅衬底层上的介电层，以及嵌入在所述介电层中的热电转换元件，所述热电转换元件配置为将热量转换为电信号；

蚀刻所述金属叠层以限定微测辐射热计桥的外侧边缘，所述微测辐射热计桥包括至少一部分介电层和嵌入所述介电层中的热电转换元件；以及

蚀刻所述微测辐射热计桥下面的硅衬底层。

2.根据权利要求1所述的方法，还包括蚀刻所述硅衬底层以形成至少一个像素臂，其中，嵌入有导电层以承载所述电信号，并且在所述微测辐射热计探测器与相邻的微测辐射热计探测器之间形成至少一个壁结构，以在微测辐射热计探测器之间提供热隔离，所述壁结构包括用于承载电信号的布线金属。

3.根据权利要求1所述的方法，其中所述热电转换元件包括金属层，金属籽晶层，多晶硅层，硅化物层，硅化多晶硅层，任何CMOS技术层，一个或多个晶体管，一个或多个二极管，或任何CMOS技术的有源或无源元件中的至少一种。

4.根据权利要求1所述的方法，其中所述热电转换元件包括非CMOS技术层中的至少一种，例如非晶硅，氧化钒，氧化钒钨，硅锗，氧化钛或钇钡铜氧化物，在CMOS制造期间或之内或在CMOS制造之后沉积，其中热电转换单元在金属层之前或在金属层之上制造。

5.根据权利要求1所述的方法，其中使用金属蚀刻工艺蚀刻所述金属叠层的所述至少两个金属层。

6.根据权利要求1所述的方法，其中所述微测辐射热计桥还包括镜结构，所述镜结构配置为反射红外光并嵌入在所述介电层中，所述介电层在所述热电转换元件上方，在所述热电转换元件下方，或在与所述热电转换元件相同的水平面上。

7.根据权利要求6所述的方法，其中所述微测辐射热计桥包括嵌入在所述介电层中并由至少一个CMOS金属层制成的至少一个等离子体结构，所述至少一个等离子体结构配置为增加所述微测辐射热计桥中的红外光的吸收，或过滤微测辐射热计桥中红外光的吸收。

8.根据权利要求1所述的方法，其中所述金属叠层包括第一金属层和第二金属层，所述第二金属层位于所述第一金属层的顶部上并且从所述第一金属层横向偏移，使得通过蚀刻所述第一金属层所限定的所述微测辐射热计桥的第一外侧边缘，相对于通过蚀刻第二金属层所限定的微测辐射热计桥的第二外侧边缘，横向更接近微测辐射热计桥的中心，以便增加微测辐射热计探测器的填充因子。

9.根据权利要求1所述的方法，其中所述金属叠层包括在所述介电层上的金属层，并且其中蚀刻所述金属叠层还包括在所述介电层上蚀刻所述金属层以限定所述微测辐射热计桥的第一内侧边缘，所述第一内侧边缘由介电层形成并与微测辐射热计桥的外侧边缘相对，以减小微测辐射热计探测器的热质量和热时间常数。

10.一种用于制造微测辐射热计探测器的方法，所述方法包括：

形成互补金属氧化物半导体(CMOS)晶片，所述晶片包括衬底层，在有源硅层或衬底层上的介电层，嵌入在介电层中的热电转换元件，所述热电转换元件配置为将热量转换为电信号，以及至少一个具有预定形状的金属层，其用作至少一个后CMOS(微机电系统)MEMS工艺期间的掩模；

蚀刻介电层以到达有源硅层或衬底层，其中至少一个金属层用作蚀刻阻挡层或掩模；以及

蚀刻所述有源硅层或衬底层以形成微测辐射热计桥，所述微测辐射热计桥包括介电层的一部分和嵌入所述介电层中的热电转换元件。

11.根据权利要求10所述的方法，其中所述CMOS晶片是绝缘体上硅(SOI)CMOS晶片，其包括在所述衬底层顶部上的绝缘层和在绝缘层顶部上的有源硅层，其中衬底层是手柄硅衬底，其中蚀刻所述有源硅层以形成微测辐射热计桥。

12.根据权利要求11所述的方法，还包括蚀刻所述有源硅层以形成至少一个像素臂，其中嵌入有导电层以承载所述电信号，并且在所述微测辐射热计探测器和相邻的微测辐射热计探测器之间形成至少一个壁结构，以在微测辐射热计探测器之间提供热隔离，所述壁结构包括用于承载电信号的布线金属。

13.根据权利要求12所述的方法，其中所述至少一个壁结构包括除所述至少一个布线金属之外的电路。

14.根据权利要求11所述的方法，其中所述SOI-CMOS晶片包括在所述绝缘层上的DTI结构，并且嵌入在所述微测辐射热计桥下方的所述有源硅层中，以便分离所述有源硅衬底层的部分，并且其中蚀刻所述有源硅层，所述有源硅层限定了微测辐射热计桥下方的基区，所述基区包括DTI结构和有源硅层的剩余部分，其中DTI结构用作蚀刻阻挡层。

15.根据权利要求11所述的方法，其中所述绝缘层包括至少一个间隙，并且所述SOI-CMOS晶片包括在所述至少一个间隙的对应间隙内的至少一个手柄晶片接触(HWC)，所述间隙连接所述有源硅层与所述手柄硅基板，用于稳定微测辐射热计探测器的温度。

16.根据权利要求10所述的方法，其中所述CMOS晶片包括深沟槽隔离(DTI)结构，以将所述微测辐射热计下方的所述有源硅层或衬底层分别与所述有源硅层或衬底层的其他部分隔离。

17.根据权利要求14所述的方法，其中所述DTI结构在所述有源硅层或衬底层的蚀刻期间用作硅蚀刻阻挡层。

18.根据权利要求10所述的方法，其中所述热电转换元件包括金属层，金属籽晶层，多晶硅层，硅化物层，硅化多晶硅层，任何CMOS技术层，一个或多个晶体管，一个或多个二极管，或任何CMOS技术有源或无源元件中的至少一种。

19.根据权利要求10所述的方法，其中所述热电转换元件包括非CMOS技术层中的至少一种，例如非晶硅，氧化钒，氧化钒钨，硅锗，氧化钛，钇钡铜氧化物，其沉积在CMOS制造期间或之中或在CMOS制造之后，其中至少一个非CMOS层在金属层之前或在金属层之上制造在微测辐射热计桥中。

20.一种用于制造微测辐射热计探测器的方法，所述方法包括：

形成互补金属氧化物半导体(CMOS)晶片，所述晶片包括衬底层，包括彼此接触的至少两个金属层的金属叠层，介电层和嵌入在所述介电层中的热电转换元件，所述热电转换元件配置成将热量转换为电信号；

蚀刻所述金属叠层以限定所述微测辐射热计桥的外侧边缘，所述微测辐射热计桥包括至少一部分介电层和嵌入所述介电层中的热电转换元件；以及

在所述微测辐射热计桥下面蚀刻至少一部分有源硅层或衬底层。

21.根据权利要求20所述的方法，其中所述CMOS晶片是绝缘体上硅(SOI)CMOS晶片，其包括位于所述衬底层顶部上的绝缘层和位于所述绝缘层顶部上的有源硅层，其中所述衬底层是手柄硅衬底，其中蚀刻有源硅层以形成微测辐射热计桥。

22.根据权利要求21所述的方法，还包括蚀刻所述有源硅层以形成至少一个像素臂，在所述像素臂中嵌入导电层以承载所述电信号，并在所述微测辐射热计探测器与相邻的微测辐射热计探测器之间形成至少一个壁结构，以在微测辐射热计探测器之间提供热隔离，所述壁结构包括用于承载电信号的布线金属。

23.根据权利要求21所述的方法，其中所述SOI-CMOS晶片包括在所述绝缘层上的DTI结构，并且嵌入在所述微测辐射热计桥下方的所述有源硅层中，以便分离所述有源硅层的部分，并且其中蚀刻所述有源硅层，所述有源硅层限定了微测辐射热计桥下方的基区，其包括所述DTI结构和所述有源硅层的剩余部分，其中所述DTI结构用作蚀刻阻挡层。

24.根据权利要求21所述的方法，其中所述绝缘层包括至少一个间隙，并且所述SOI-CMOS晶片包括在所述至少一个间隙的对应间隙内的至少一个手柄晶片接触(HWC)，所述间隙连接所述有源硅层与所述手柄硅衬底，并且其中该方法还包括通过所述绝缘层中的间隙蚀刻位于微测辐射热计桥下方的手柄硅衬底的一部分。

25.根据权利要求21所述的方法，其中所述SOI-CMOS晶片包括在所述绝缘层上的多个DTI结构，并且其嵌入在所述微测辐射热计桥下方的所述有源硅层中，以便分离所述有源硅层的部分，并且其中蚀刻所述有源硅层，所述有源硅层在微测辐射热计桥下方限定基区，该基区包括多个DTI结构和有源硅层的至少一个剩余部分，其中多个DTI结构中的两个DTI结构用作蚀刻阻挡层。

26.根据权利要求25所述的方法，其中所述多个DTI结构中的至少一个DTI结构在所述基区中限定多个硅区域。

27.根据权利要求20所述的方法，其中所述CMOS晶片包括深沟槽隔离(DTI)结构，以将所述微测辐射热计下方的所述有源硅层或衬底层与所述有源硅层的其他部分隔离。

28.根据权利要求27所述的方法，其中所述DTI结构在所述有源硅层的蚀刻期间充当硅蚀刻阻挡层。

29.根据权利要求20所述的方法，其中所述金属叠层包括第一金属层和第二金属层，所述第二金属层位于所述第一金属层的顶部上并且从所述第一金属层横向偏移，使得通过蚀刻所述第一金属层所限定的所述微测辐射热计桥的第一外侧边缘，相对于通过蚀刻第二金属层所限定的微测辐射热计桥的第二外侧边缘，横向更接近微测辐射热计桥的中心，以便增加微测辐射热计探测器的填充因子。

30.根据根据权利要求20所述的方法，其中所述金属叠层包括在所述介电层上的金属层，并且其中蚀刻所述金属叠层还包括在所述介电层上蚀刻所述金属层以限定所述微测辐射热计桥的第一内侧边缘，所述第一内侧边缘由介电层形成并与微测辐射热计桥的外侧边缘相对，以减小微测辐射热计探测器的热质量和热时间常数。

31.根据权利要求20所述的方法，其中所述热电转换元件包括金属层，金属籽晶层，多晶硅层，硅化物层，硅化多晶硅层，任何CMOS技术层，一个或多个晶体管，一个或多个二极管，或任何CMOS技术有源或无源元件中的至少一种。

32.根据根据权利要求20所述的方法，其中所述热电转换元件包括非CMOS技术层中的至少一种，例如非晶硅，氧化钒，氧化钒钨，硅锗，氧化钛，钇钡铜氧化物，其沉积在CMOS制造期间或之中或在CMOS制造之后，其中至少一个非CMOS层在金属层之前或在金属层之上制造在微测辐射热计桥中。