KR20190023863A - Display Device and Driving Method thereof - Google Patents

Display Device and Driving Method thereof Download PDF

Info

Publication number
KR20190023863A
KR20190023863A KR1020170110217A KR20170110217A KR20190023863A KR 20190023863 A KR20190023863 A KR 20190023863A KR 1020170110217 A KR1020170110217 A KR 1020170110217A KR 20170110217 A KR20170110217 A KR 20170110217A KR 20190023863 A KR20190023863 A KR 20190023863A
Authority
KR
South Korea
Prior art keywords
vdd
apl
compensation information
display panel
calculated
Prior art date
Application number
KR1020170110217A
Other languages
Korean (ko)
Other versions
KR102387346B1 (en
Inventor
심동섭
김병준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170110217A priority Critical patent/KR102387346B1/en
Publication of KR20190023863A publication Critical patent/KR20190023863A/en
Application granted granted Critical
Publication of KR102387346B1 publication Critical patent/KR102387346B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

According to the present invention, a display device capable of compensating for error of the luminance comprises: a display panel including a plurality of pixels receiving high potential power (VDD) and emitting light; a power supply unit supplying the VDD to the display panel; and a data driving unit providing VDD compensation information for calculating an average picture level (APL) of an inputted frame and compensating for a voltage of the VDD changed due to resistance of the display panel according to the calculated APL to the power supply unit.

Description

표시장치와 이의 구동방법{Display Device and Driving Method thereof}DISPLAY DEVICE AND DRIVING METHOD THEREOF

본 발명은 표시장치와 이의 구동방법에 관한 것이다.The present invention relates to a display device and a driving method thereof.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 다양한 표시장치 중 전계발광표시장치(Organic Light Emitting Diode Display: OLED)는 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있어 널리 사용되고 있다.As the information technology is developed, the market of display devices, which is a connection medium between users and information, is getting larger. Among various display devices, an organic light emitting diode display (OLED) is widely used because of its high response speed, light emitting efficiency, luminance and viewing angle.

전계발광표시장치는 전계발광소자를 각각 포함한 화소들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 화소들의 휘도를 조절한다. 화소들 각각은 전계발광소자에 흐르는 전류를 제어하기 위한 구동 TFT(Thin Film Transistor)와, 구동 TFT에 접속된 스위치 TFT 및 스토리지 커패시터 등을 포함할 수 있다. 구동 TFT는 스토리지 커패시터에 의해 유지되는 게이트-소스 간 전압에 따라 OLED에 공급되는 구동전류를 제어한다. OLED는 구동전류의 변화에 따라 발광량이 조절될 수 있다.An electroluminescent display device arranges pixels each including an electroluminescent element in a matrix form and adjusts the brightness of pixels according to gradation of video data. Each of the pixels may include a driving TFT (Thin Film Transistor) for controlling a current flowing in the electroluminescent element, a switch TFT connected to the driving TFT, a storage capacitor, and the like. The driving TFT controls the driving current supplied to the OLED according to the gate-source voltage held by the storage capacitor. The amount of emitted light can be adjusted in accordance with the change of the driving current of the OLED.

이러한 전계발광표시장치는 입력 영상의 휘도에 따라 구동 TFT에 인가되는 고전위전원(VDD)을 제어하여 구동시킬 수 있다. 그런데, 실제 전계발광표시장치에 고전위전원(VDD)을 공급하면 표시패널의 저항 성분으로 인해 입력하고자 했던 VDD와는 다른 VDD가 공급될 수 있다. The electroluminescence display device can drive and control the high potential power source VDD applied to the driving TFT according to the brightness of the input image. However, if a high-potential power source (VDD) is supplied to an electroluminescent display device, a VDD different from the VDD desired to be input due to the resistance component of the display panel can be supplied.

즉, 종래의 전계발광표시장치는 VDD 인입부의 배선 저항으로 인해, 공급하고자 하는 VDD와 실제 화소에 공급되는 VDD 간에 차이가 발생할 수 있으며, 이로 인해 화질이 저하되는 문제가 있어 이에 대한 개선이 요구된다.That is, in the conventional EL display device, due to the wiring resistance of the VDD lead-in portion, a difference may occur between VDD to be supplied and VDD to be supplied to an actual pixel, .

따라서, 본 명세서의 실시예에 따른 해결과제는 VDD 전원의 전압 강하로 인해 발생하는 휘도의 오차를 보상할 수 있는 표시장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a display device capable of compensating for a luminance error caused by a voltage drop of a VDD power supply.

또한, 본 명세서의 일 실시예에 따른 해결과제는 각 화소 별 내부 보상이 불가능한 화소 구조를 갖는 표시장치에 대해, VDD 변동으로 인한 화질 열화 문제를 해결할 수 있는 표시장치를 제공하는 것이다.Another object of the present invention is to provide a display device capable of solving a picture quality deterioration problem due to VDD fluctuation for a display device having a pixel structure in which internal compensation for each pixel is impossible.

본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본 명세서의 실시예에 따른 표시장치는, 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널; 표시패널에 VDD를 공급하는 전원 공급부; 및 입력되는 프레임의 APL(Average Picture Level)을 산출하고 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 전원 공급부에 제공하는 데이터 구동부를 포함한다.A display device according to an embodiment of the present invention includes a display panel including a plurality of pixels that emit light by receiving a high potential power supply (VDD); A power supply unit for supplying VDD to the display panel; And a data driver for calculating an APL (Average Picture Level) of a frame to be input and for supplying VDD compensation information to the power supply unit for compensating for the voltage of VDD which varies due to the resistance of the display panel according to the calculated APL.

본 명세서의 실시예에 따른 표시장치의 구동방법은, 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널 및 상기 표시패널에 VDD를 공급하는 전원 공급부를 포함하는 표시장치의 구동방법에 있어서, 입력되는 프레임의 APL(Average Picture Level)을 산출하는 단계; 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계; 및 VDD 보상정보에 따라 표시패널에 보상된 VDD를 공급하는 단계;를 포함한다.A method of driving a display device according to an exemplary embodiment of the present invention includes a display panel including a plurality of pixels that emit light by receiving a high voltage source VDD and a power supply unit that supplies VDD to the display panel A driving method, comprising: calculating an APL (Average Picture Level) of an input frame; Determining VDD compensation information to compensate for a voltage of VDD that varies due to a resistance of the display panel according to the calculated APL; And supplying compensated VDD to the display panel according to the VDD compensation information.

본 명세서에 따른 표시장치와 이의 구동방법은, 표시패널로 입력되는 APL(Average Picture Level)에 따라 보상해야 할 VDD 값을 미리 저장하고, 이후, 패널 구동 시 입력되는 각 프레임의 APL을 계산하여 패널로 공급되는 VDD를 보상한다. 이에 의해, 표시패널의 내부 저항으로 인해 VDD가 변동되어 발생하는 휘도 오차와 색감차를 개선할 수 있다.The display device and the driving method thereof according to the present invention store VDD values to be compensated in accordance with an APL (Average Picture Level) input to a display panel in advance, calculate APL of each frame input at the time of panel driving, Lt; / RTI > Thus, the luminance error and the color difference caused by the variation of the VDD due to the internal resistance of the display panel can be improved.

그리고, 본 명세서에 따른 표시장치와 이의 구동방법은, 화소 단위 보상이 아닌 표시패널로 입력되는 VDD 전압을 보상함으로써, 화소 단위의 내부 보상이 불가능한 화소 구조를 갖는 표시장치에서도 화질 개선을 위한 보상을 가능하게 하는 효과가 있다.The display device and the driving method thereof according to the present invention compensate for the VDD voltage input to the display panel instead of the pixel-based compensation, thereby compensating for picture quality improvement even in a display device having a pixel structure in which internal compensation is impossible on a pixel- .

도 1은 본 명세서의 실시예에 따른 표시장치의 블록도이다.
도 2는 본 명세서의 일 화소 구조를 보여주는 등가 회로도이다.
도 3은 도 2의 화소에 인가되는 데이터신호와 게이트신호를 보여주는 파형도이다.
도 4는 전원 배선 저항을 고려한 표시장치의 등가 회로를 보여주는 도면이다.
도 5는 구동 TFT의 전류-전압 특성 곡선을 보여주는 도면이다.
도 6은 본 명세서의 실시예에 따른 VDD 보상 회로의 구성을 도시한 블럭도이다.
도 7은 본 명세서의 실시예에 따른 VDD 보상 방법을 도시한 흐름도이다.
도 8 및 도 9는 본 명세서의 실시예에 따른 VDD 보상 방법을 시뮬레이션한 결과 그래프이다.1 is a block diagram of a display device according to an embodiment of the present invention.
2 is an equivalent circuit diagram showing one pixel structure of the present specification.
3 is a waveform diagram showing a data signal and a gate signal applied to the pixel of FIG.
4 is a view showing an equivalent circuit of a display device in consideration of power supply wiring resistance.
5 is a view showing a current-voltage characteristic curve of the driving TFT.
6 is a block diagram showing a configuration of a VDD compensation circuit according to the embodiment of the present invention.
7 is a flow chart illustrating a method of VDD compensation according to an embodiment of the present invention.
FIGS. 8 and 9 are graphs illustrating simulation results of the VDD compensation method according to the embodiment of the present invention.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들 은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다. Brief Description of the Drawings The advantages and features of the present disclosure, and how to accomplish them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It is to be understood, however, that the description is not limited to the embodiments disclosed herein but is to be embodied in many different forms and should not be construed as limited to the embodiments set forth herein, To fully disclose the scope of the invention to those skilled in the art, and this specification is only defined by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description of the present invention, a detailed description of known related arts will be omitted when it is determined that the gist of the present specification may be unnecessarily obscured. In the case where the word 'includes', 'having', 'done', etc. are used in this specification, other parts can be added unless '~ only' is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical concept of the present specification.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments herein may be combined or combined with each other, partially or wholly, and technically various interlocking and driving are possible, and that the embodiments may be practiced independently of each other, It is possible.

이하 첨부된 도면을 참조하여 본 명세서에 따른 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. Embodiments according to the present disclosure will now be described with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present disclosure rather unnecessary.

도 1은 본 명세서의 실시예에 따른 표시장치의 블록도이다.1 is a block diagram of a display device according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180)를 포함한다.1, the display device includes an image supply unit 110, a timing control unit 120, a scan driving unit 130, a data driving unit 140, a display panel 150, and a power supply unit 180.

표시패널(150)은 스캔 구동부(130) 및 데이터 구동부(140)를 포함하는 구동부로부터 출력된 스캔신호와 데이터신호(DATA)에 대응하여 영상을 표시한다. 표시패널(150)은 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.The display panel 150 displays an image corresponding to the scan signal and the data signal DATA output from the driving unit including the scan driver 130 and the data driver 140. The display panel 150 may be implemented as a top emission type, a bottom emission type, or a dual emission type.

표시패널(150)은 기판의 재료에 따라 평판 형, 곡면 형 또는 연성을 갖는 형태 등으로 구현된다. 표시패널(150)에 위치하는 서브 픽셀들(SP)이 구동전류에 대응하여 빛을 발광한다.The display panel 150 is implemented in a plate-like shape, a curved shape, or a flexible shape depending on the material of the substrate. The subpixels SP located on the display panel 150 emit light corresponding to the driving current.

영상 공급부(110)는 데이터신호를 영상처리하고 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호 및 클럭신호 등과 함께 출력한다. 영상 공급부(110)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 클럭신호 및 데이터신호 등을 타이밍 제어부(120)에 공급한다. 영상 공급부(110)는 시스템 또는 메인 제어부 등으로 명명되기도 한다.The image supply unit 110 processes the data signal and outputs the image signal together with a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, and a clock signal. The image supply unit 110 supplies a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, a clock signal, and a data signal to the timing control unit 120. The image supply unit 110 may be referred to as a system or a main control unit.

타이밍 제어부(120)는 영상 공급부(110)로부터 데이터신호 등을 공급받고, 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 데이터신호(DATA)를 데이터 구동부(140)에 공급한다.The timing controller 120 receives a data signal and the like from the image supply unit 110 and controls the operation timing of the data driver 140 and the gate timing control signal GDC for controlling the operation timing of the scan driver 130 And outputs a data timing control signal DDC. The timing controller 120 supplies the data driver 140 with the data signal DATA along with the data timing control signal DDC.

스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 스캔신호를 출력한다. 스캔 구동부(130)에는 레벨 시프터와 시프트 레지스터가 포함된다. 스캔 구동부(130)는 스캔라인들(GL1 ~ GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들(SP)에 스캔신호를 공급한다. 스캔 구동부(130)는 표시패널(150)에 게이트인패널(Gate In Panel) 방식이나 집적회로(Integrated Circuit; IC) 형태로 형성될 수 있다. 스캔 구동부(130)에서 게이트인패널 방식으로 형성되는 부분은 시프트 레지스터이다.The scan driver 130 outputs a scan signal while shifting the level of the gate voltage in response to the gate timing control signal GDC supplied from the timing controller 120. The scan driver 130 includes a level shifter and a shift register. The scan driver 130 supplies the scan signals to the sub-pixels SP included in the display panel 150 through the scan lines GL1 to GLm. The scan driver 130 may be formed on the display panel 150 in the form of a gate in panel or an integrated circuit (IC). The portion of the scan driver 130 formed in a gate-in-panel manner is a shift register.

데이터 구동부(140)은 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 샘플링하고 래치하며 감마 기준전압에 대응하여 디지털신호를 아날로그신호로 변환하여 출력한다. 데이터 구동부(140)는 데이터라인들(DL1 ~ DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들(SP)에 데이터신호(DATA)를 공급한다. 데이터 구동부(140)는 집적회로(IC) 형태로 형성될 수 있다.The data driver 140 samples and latches the data signal DATA in response to the data timing control signal DDC supplied from the timing controller 120 and converts the digital signal into an analog signal corresponding to the gamma reference voltage and outputs the analog signal . The data driver 140 supplies the data signal DATA to the sub-pixels SP included in the display panel 150 through the data lines DL1 to DLn. The data driver 140 may be formed in the form of an integrated circuit (IC).

전원 공급부(180)는 표시패널(150)에 공급할 제1전원(VDD)과 제2전원(VSS)을 생성한다. 제1전원(VDD)은 고전위전원에 해당하고 제2전원(VSS)은 저전위전원에 해당한다. 전원 공급부(180)는 외부로부터 공급된 입력전원을 기반으로 표시패널(150)에 공급할 전원(VDD, VSS)은 물론 스캔 구동부(130)나 데이터 구동부(140) 등에 공급할 전원을 생성하기도 한다.The power supply unit 180 generates a first power supply voltage VDD and a second power supply voltage VSS to be supplied to the display panel 150. The first power supply VDD corresponds to a high potential power supply and the second power supply VSS corresponds to a low potential power supply. The power supply unit 180 generates power to be supplied to the scan driver 130 and the data driver 140 as well as the power supplies VDD and VSS to be supplied to the display panel 150 based on the input power supplied from the outside.

위와 같은 표시장치는 전원 공급부(180)로부터 출력된 전원(VDD, VSS)과 스캔구동부(130) 및 데이터구동부(140)로부터 출력된 스캔신호 및 데이터신호(DATA)를 기반으로 표시패널(150)을 발광시키게 됨에 따라 특정 영상을 표시하게 된다.The display device includes a display panel 150 based on the power supply VDD and VSS output from the power supply unit 180 and the scan signals and data signals DATA output from the scan driver 130 and the data driver 140, So that a specific image is displayed.

도 2는 본 명세서의 일 화소 구조를 보여주는 등가 회로도이고, 도 3은 도 2의 화소에 인가되는 데이터신호와 게이트신호를 보여주는 파형도이다.FIG. 2 is an equivalent circuit diagram showing one pixel structure of the present invention, and FIG. 3 is a waveform diagram showing a data signal and a gate signal applied to the pixel of FIG.

도 2를 참조하면, n(n은 자연수)번째 화소 행에 배치된 서브 픽셀(SP)은 유기발광소자(OLED), 구동트랜지스터(DT), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 커패시터(Cstg)를 포함한다.2, a subpixel SP disposed in n (n is a natural number) pixel row includes an organic light emitting diode OLED, a driving transistor DT, a first transistor T1, a second transistor T2, A third transistor T3, a fourth transistor T4, a fifth transistor T5, a sixth transistor T6, and a capacitor Cstg.

유기발광소자(OLED)는 구동트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. 유기발광소자(OLED)의 애노드전극은 노드 C에 접속되고, 유기발광소자의 캐소드전극은 저전위전원(VSS)의 입력단에 접속된다.The organic light emitting element OLED emits light by a driving current supplied from the driving transistor DT. The anode electrode of the organic light emitting element OLED is connected to the node C, and the cathode electrode of the organic light emitting element is connected to the input terminal of the low potential power supply VSS.

구동트랜지스터(DT)는 자신의 소스-게이트 간 전압(Vsg)에 따라 유기발광소자(OLED)에 인가되는 구동전류를 제어한다. 구동트랜지스터(DT)의 게이트전극은 노드 A에 접속되고, 소스전극은 노드 D에 접속되며, 드레인전극은 노드 B에 접속된다.The driving transistor DT controls the driving current applied to the organic light emitting element OLED according to its source-gate voltage Vsg. The gate electrode of the driving transistor DT is connected to the node A, the source electrode is connected to the node D, and the drain electrode is connected to the node B.

제1 트랜지스터(T1)는 데이터라인(14)과 노드 D 사이에 접속되고, 제n 게이트신호(GCLK(n))에 따라온/오프 된다. 제1 트랜지스터(T1)의 게이트전극은 제n 게이트신호(GCLK(n))가 인가되는 n번째 제1 게이트라인에 접속되고, 제1 트랜지스터(T1)의 소스전극은 데이터라인(14)에 접속되며, 제1 트랜지스터(T1)의 드레인전극은 노드 D에 접속된다.The first transistor T1 is connected between the data line 14 and the node D, and is turned on / off according to the n-th gate signal GCLK (n). The gate electrode of the first transistor T1 is connected to the nth first gate line to which the nth gate signal GCLK (n) is applied, the source electrode of the first transistor T1 is connected to the data line 14 And the drain electrode of the first transistor T1 is connected to the node D.

제2 트랜지스터(T2)는 노드 D와 고전위전원(VDD)의 입력단 사이에 접속되고, 제n 에미션신호(EM(n))에 따라온/오프 된다. 제2 트랜지스터(T2)의 게이트전극은 제n 에미션신호(EM(n))가 인가되는 n번째 제1 에미션라인에 접속되고, 제2 트랜지스터(T2)의 소스전극은 고전위전원(VDD)의 입력단에 접속되며, 제2 트랜지스터(T2)의 드레인전극은 노드 D에 접속된다.The second transistor T2 is connected between the node D and the input terminal of the high potential power supply VDD and is turned on / off according to the nth emission signal EM (n). The gate electrode of the second transistor T2 is connected to the nth first emission line to which the nth emission signal EM (n) is applied and the source electrode of the second transistor T2 is connected to the high potential power supply VDD And the drain electrode of the second transistor T2 is connected to the node D.

제3 트랜지스터(T3)는 노드 A와 노드 B 사이에 접속되고, 제n 게이트신호(GCLK(n))에 따라온/오프 된다. 제3 트랜지스터(T3)의 게이트전극은 제n 게이트신호(GCLK(n))가 인가되는 n번째 제1 게이트라인에 접속되고, 제3 트랜지스터(T3)의 소스전극은 노드 A에 접속되며, 제3 트랜지스터(T3)의 드레인전극은 노드 B에 접속된다. 여기서, 제3 트랜지스터(T3)는 샘플링 트랜지스터라고 지칭할 수도 있다.The third transistor T3 is connected between the node A and the node B, and is turned on / off according to the n-th gate signal GCLK (n). The gate electrode of the third transistor T3 is connected to the nth first gate line to which the nth gate signal GCLK (n) is applied, the source electrode of the third transistor T3 is connected to the node A, And the drain electrode of the third transistor T3 is connected to the node B. Here, the third transistor T3 may be referred to as a sampling transistor.

제4 트랜지스터(T4)는 노드 B와 노드 C 사이에 접속되고, 제n 에미션신호(EM(n))에 따라온/오프 된다. 제4 트랜지스터(T4)의 게이트전극은 제n 에미션신호(EM(n))가 인가되는 n번째 제1 에미션라인에 접속되고, 제4 트랜지스터(T4)의 소스전극은 노드 B에 접속되며, 제4 트랜지스터(T4)의 드레인전극은 노드 C에 접속된다. 여기서 제4 트랜지스터(T4)는 에미션 트랜지스터라고 지칭할 수도 있다.The fourth transistor T4 is connected between the node B and the node C, and is turned on / off according to the nth emission signal EM (n). The gate electrode of the fourth transistor T4 is connected to the nth first emission line to which the nth emission signal EM (n) is applied and the source electrode of the fourth transistor T4 is connected to the node B , And the drain electrode of the fourth transistor T4 is connected to the node C. Here, the fourth transistor T4 may be referred to as an emission transistor.

제5 트랜지스터(T5)는 노드 A와 초기전압(Vini)의 입력단 사이에 접속되고, 제n-1 게이트신호(GCLK(n-1))에 따라온/오프 된다. 제5 트랜지스터(T5)의 게이트전극은 제n-1 게이트신호(GCLK(n-1))가 인가되는 n-1번째 제1 게이트라인에 접속되고, 제5 트랜지스터(T5)의 소스전극은 노드 A에 접속되며, 제5 트랜지스터(T5)의 드레인전극은 초기전압(Vini)의 입력단에 접속된다. 여기서, 제5 트랜지스터(T5)는 제1 이니셜 트랜지스터라고 지칭할 수도 있다.The fifth transistor T5 is connected between the node A and the input terminal of the initial voltage Vini and is turned on / off according to the (n-1) th gate signal GCLK (n-1). The gate electrode of the fifth transistor T5 is connected to the (n-1) th first gate line to which the n-1th gate signal GCLK (n-1) is applied and the source electrode of the fifth transistor T5 is connected to the A and the drain electrode of the fifth transistor T5 is connected to the input terminal of the initial voltage Vini. Here, the fifth transistor T5 may be referred to as a first initial transistor.

제6 트랜지스터(T6)는 초기전압(Vini)의 입력단과 노드 C 사이에 접속된다. 제6 트랜지스터(T6)의 게이트전극은 제n-1 게이트신호(GCLK(n-1))가 인가되는 n-1번째 제1 게이트라인에 접속되고, 제6 트랜지스터(T6)의 소스전극은 노드 C에 접속되며, 제6 트랜지스터(T6)의 드레인전극은 초기전압(Vini)의 입력단에 접속된다. 여기서, 제6 트랜지스터(T6)는 제2 이니셜 트랜지스터라고 지칭할 수도 있다.The sixth transistor T6 is connected between the input terminal of the initial voltage Vini and the node C. The gate electrode of the sixth transistor T6 is connected to the (n-1) th first gate line to which the n-1 gate signal GCLK (n-1) is applied, the source electrode of the sixth transistor T6 is connected to the C, and the drain electrode of the sixth transistor T6 is connected to the input terminal of the initial voltage Vini. Here, the sixth transistor T6 may be referred to as a second initial transistor.

커패시터(Cstg)는 노드 A와 초기전압(Vini)의 입력단 사이에 접속된다.The capacitor Cstg is connected between the node A and the input of the initial voltage Vini.

도 3은 도 2의 화소에 인가되는 데이터신호와 게이트신호를 보여주는 파형도이다. 도 3에 도시한 바와 같이, 한 프레임기간은, 노드 A와 노드 C를 초기화하는 이니셜 기간(Pi), 구동트랜지스터(DT)의 문턱전압을 샘플링하여 노드 A에 저장하는 샘플링 기간(Ps), 및 샘플링된 문턱전압을 포함하여 구동트랜지스터(DT)의 소스-게이트 간 전압을 프로그래밍하고, 상기 프로그래밍된 소스-게이트 간 전압에 따른 구동전류로 유기발광소자(OLED)를 발광시키는 에미션 기간(Pe)으로 나뉘어질 수 있다. 3 is a waveform diagram showing a data signal and a gate signal applied to the pixel of FIG. 3, one frame period includes a initial period Pi for initializing the node A and the node C, a sampling period Ps for sampling the threshold voltage of the driving transistor DT and storing the sampled threshold voltage in the node A, A source-gate voltage of the driving transistor DT is programmed including a sampled threshold voltage and an emission period Pe for causing the organic light emitting diode OLED to emit light with a driving current corresponding to the programmed source- ≪ / RTI >

에미션 기간(Pe)에서 유기발광소자(OLED)에 흐르는 구동전류(Ioled)에 대한 관계식은 하기 수학식 2와 같이 된다. 유기발광소자(OLED)는 구동전류에 의해 발광함으로써 원하는 표시 계조를 구현하게 된다.The relation for the driving current Ioled flowing in the organic light emitting device OLED in the emission period Pe is as shown in the following equation (2). The organic light emitting device OLED emits light by a driving current to realize a desired display gradation.

[수학식][Mathematical Expression]

IOLED = k/2(VDD-Vdata)2 I OLED = k / 2 (VDD-Vdata) 2

상기 수학식에서, k/2는 구동트랜지스터(DT)의 전자 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 비례 상수를 의미한다. In the above equation, k / 2 denotes a proportional constant determined by electron mobility, parasitic capacitance, channel capacitance, and the like of the driving transistor DT.

구동전류(Ioled) 수식은 k/2(Vsg-Vth)2인데, 에미션 기간(Pe)을 통해 프로그래밍 된 Vsg에는 구동트랜지스터(DT)의 문턱전압(Vth) 성분이 이미 포함되어 있으므로, 수학식 1과 같이 구동전류(Ioled) 관계식에서 구동트랜지스터(DT)의 문턱전압(Vth) 성분은 소거된다. 따라서, 문턱전압(Vth) 변화가 구동전류(Ioled)에 미치는 영향이 감소되어 구동전류(Ioled)가 Vdd와 Vdata의 값에 의해 결정된다. 이와 같이 7개의 TR로 구성된 화소 구조(7T1C 구조)에서는 구동전류(Ioled)가 Vdd와 Vdata의 값에 의해 결정되기 때문에 기존의 문턱전압(Vth) 보상방법으로는 구동전류를 보상하는 것이 사실상 불가능하다.Since the driving current (Ioled) formula k / 2 (Vsg-Vth) 2 inde, the threshold voltage (Vth) component of the Vsg programmed with the emission period (Pe), the driving transistor (DT) is already included, equation 1, the threshold voltage (Vth) component of the driving transistor DT is erased in the driving current Ioled relation. Therefore, the influence of the change in the threshold voltage Vth on the drive current Ioled is reduced, and the drive current Ioled is determined by the values of Vdd and Vdata. Since the driving current Ioled is determined by the values of Vdd and Vdata in the pixel structure (7T1C structure) composed of seven TRs, it is virtually impossible to compensate the driving current with the conventional threshold voltage (Vth) compensation method .

도 4는 전원 배선 저항을 고려한 표시장치의 등가 회로를 보여주는 도면이다. 4 is a view showing an equivalent circuit of a display device in consideration of power supply wiring resistance.

통상적으로 전원 공급부(180)에서 출력된 고전위전원(VDD)은 연성회로기판(FPC)을 통해 표시패널(150)에 전달되도록 배선된다. 따라서, 전원 공급부(180)에서 출력된 고전위전원(VDD)은 배선의 인입부 저항(Rinput), 연성회로기판의 벤딩으로 인한 저항(RBending), 표시패널(150)과의 접속으로 인한 저항(RLink) 등으로 인해 전압 강하가 발생한다. 또한, 표시패널(150)이 고전위전원(VDD)의 인입부를 기준으로 픽셀들이 배열된 액티브 영역(A/A)의 상(Top) 영역, 중(Middle) 영역, 하(Bottom) 영역으로 분할된다고 가정할 때, 상(Top) 영역의 구동전압 V4보다 하(Bottom) 영역의 구동전압 V6은 표시패널(150) 내의 배선에 의한 전압 강하로 인해 더 작은 전압을 갖게 된다. The high voltage power supply VDD output from the power supply unit 180 is wired to be transmitted to the display panel 150 through the FPC. Accordingly, the high-potential power supply VDD output from the power supply unit 180 is connected to the input resistance R input of the wiring, the resistance R Bending due to bending of the flexible circuit board, A voltage drop occurs due to a resistance (R link ) or the like. The display panel 150 is divided into a top region, a middle region, and a bottom region of an active region A / A in which pixels are arranged with respect to a lead-in portion of a high potential power source VDD. The driving voltage V6 in the bottom region is lower than the driving voltage V4 in the top region due to the voltage drop due to the wiring in the display panel 150. [

도 4의 각 위치 별 전압은 표시패널(150) 구동 시 각 위치에서의 고전위전원(VDD)을 측정한 결과로서, 전원 공급부(180)에서 출력된 고전위전원(VDD)은 각 전원 배선을 거치면서 V1에서 V6에 걸쳐 점차적으로 감소되는 것을 확인할 수 있다. 고전위전원(VDD)의 감소 시 표시패널(150)에서의 구동전류(Id)도 감소되므로 표시패널(150)에서 요구되는 값보다 작은 고전위전원(VDD)이 공급되는 경우 휘도 저하가 발생한다.4 is a result of measuring the high-potential power supply VDD at each position when the display panel 150 is driven. The high-potential power supply VDD output from the power supply unit 180 is connected to each power supply line It can be seen that V1 to V6 are gradually decreased while passing. The driving current Id in the display panel 150 is also reduced when the high potential power source VDD is decreased so that the luminance is lowered when the high potential power source VDD smaller than the value required by the display panel 150 is supplied .

즉, 도 5와 같이 표시패널(150)에서의 구동전류(Id)는 VDD의 변동 여부에 따라 제1 값(Id)에서 제2 값(Id')으로 변할 수 있다. That is, as shown in FIG. 5, the driving current Id in the display panel 150 may change from the first value Id to the second value Id 'depending on whether VDD fluctuates.

VDD가 변동되지 아니하는 경우 구동전류(Id)는 계속해서 세츄레이션 구간에 존재하기 때문에 A 상태에 대응되는 제1 값(Id)이 된다. 하지만, 전압 강하가 발생하는 경우, 표시패널(150)에서의 구동전류(Id)는 B 상태가 되어 요구되는 값보다 작은 제2 값(Id')이 되므로, 휘도 저하가 발생한다. 또한, VDD를 통해 흐르는 전류량, 즉 APL(Average Picture Level)이 증가함에 따라 배선 저항의 영향으로 패널에는 더 낮은 VDD가 공급된다. 이로 인해, APL에 따라 휘도 및 색좌표가 크게 틀어지는 문제가 발생하며 크로스토크(Crosstalk) 및 RGB 크로스토크에 의한 다양한 화질 불량이 유발된다.When VDD does not fluctuate, the drive current Id continues to exist in the saturation region, and thus becomes the first value Id corresponding to the A state. However, when a voltage drop occurs, the driving current Id in the display panel 150 becomes the B state and becomes the second value Id 'which is smaller than the required value, so that the luminance declines. Further, as the amount of current flowing through the VDD, that is, the APL (Average Picture Level), increases, VDD is supplied to the panel due to the influence of the wiring resistance. As a result, there arises a problem that luminance and chromaticity coordinates are greatly changed depending on the APL, and various image quality defects due to crosstalk and RGB crosstalk are caused.

이에, 본 명세서의 실시예에서는 VDD를 보상함으로써 구동전류(Ioled)를 보상하는 기술을 제시한다. 본 발명은 입력 영상의 APL을 산출하고 영상의 APL에 따라 보상해야 VDD 보상정보를 시뮬레이션하여 메모리(144)에 저장한다. 이후, 패널 구동 시 입력되는 영상의 APL을 프레임 단위로 계산하여 패널로 공급되는 VDD를 보상한다. 이러한 구성에 의해, 표시패널(10) 내의 저항으로 인해 VDD가 변동되어 발생하는 화질 저하를 개선할 수 있다.Thus, in the embodiment of the present invention, a technique of compensating the driving current Ioled by compensating VDD is presented. In the present invention, the APL of the input image is calculated and compensated according to the APL of the image so that the VDD compensation information is stored in the memory 144. Then, the APL of the input image is calculated on a frame-by-frame basis to compensate the VDD supplied to the panel. With this configuration, it is possible to improve the deterioration of the picture quality caused by the variation of the VDD due to the resistance in the display panel 10. [

도 6은 본 명세서의 실시예에 따른 표시장치에서 VDD를 보상하는 구성을 도시한 블럭도이다.6 is a block diagram showing a configuration for compensating for VDD in a display device according to an embodiment of the present invention.

도 6을 참조하면, 표시장치는 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널(150), 표시패널(150)에 VDD를 공급하는 전원 공급부(180) 및 입력되는 프레임의 APL을 산출하고 산출된 APL에 따라 VDD의 전압을 보상하는 VDD 보상정보를 전원 공급부(180)에 제공하는 데이터 구동부(140)를 포함한다.6, the display device includes a display panel 150 including a plurality of pixels that emit light by receiving a high-potential power (VDD), a power supply 180 that supplies VDD to the display panel 150, And a data driver 140 for calculating the APL of the frame and providing VDD compensation information to the power supply unit 180 for compensating the voltage of VDD according to the calculated APL.

데이터 구동부(140)는 집적회로(IC) 형태로 구현되어 영상 데이터신호를 표시패널(150)의 서브 픽셀에 인가할 수 있다. 또한, 본 명세서의 데이터 구동부(140)는 입력 프레임의 APL에 따른 VDD 보상정보를 전원 공급부(180)에 제공한다. 이러한 기능을 위해, 데이터 구동부(140)는 입력되는 영상 데이터의 APL을 프레임 단위로 산출하는 APL 산출부(142)와, APL에 따른 VDD 보상정보가 저장된 메모리(144) 및 APL 산출부(142)의 산출 결과에 따라 메모리(144)로부터 VDD 보상정보를 검색하여 전원 공급부(180)에 제공하는 VDD 보상부(146)를 포함한다.The data driver 140 may be implemented in the form of an integrated circuit (IC) to apply a video data signal to sub-pixels of the display panel 150. In addition, the data driver 140 of the present invention provides the power supply unit 180 with VDD compensation information according to the APL of the input frame. For this function, the data driver 140 includes an APL calculating unit 142 for calculating the APL of the input image data on a frame basis, a memory 144 and an APL calculating unit 142 for storing VDD compensation information according to the APL, And a VDD compensation unit 146 that retrieves VDD compensation information from the memory 144 and supplies the VDD compensation information to the power supply unit 180 according to the calculation result of the VDD compensation information.

APL 산출부(142)는 입력되는 영상 데이터의 각 프레임의 APL을 산출한다. The APL calculating unit 142 calculates the APL of each frame of the input image data.

메모리(144)에는 APL에 따른 VDD 보상정보가 저장되어 있다. VDD 보상정보는 표시장치의 설계 시 APL 변화에 따른 VDD 변동량을 시뮬레이션하여 설정될 수 있다. 현재 광학보상 진행할 때 사용하는 레퍼런스 APL 패턴은 65%이다. 광학보상 이후에 APL이 65%보다 클 경우 전류량이 증가함에 따라 VDD가 감소하여 휘도가 감소된다. 반대로 APL이 65%미만일 경우 전류량이 감소함에 따라 VDD가 적게 감소하여 오히려 기준 보다 높은 휘도가 출력된다. 따라서, 메모리(144)에는 현재 패널에서 사용되는 APL이 레퍼런스 이상일 경우 VDD를 증가시키는 VDD 보상정보가 저장되고, APL이 레퍼런스 미만일 경우 VDD를 감소시키는 VDD 보상정보가 저장된다. 현재 패널에서 사용되는 APL이 레퍼런스와 일치하는 경우에는 별도로 보상할 필요가 없으므로, VDD 보상정보가 0으로 저장될 수 있다. 이러한 VDD 보상정보는 룩업 테이블(LUT)의 형태로 메모리(144)에 저장될 수 있다.In the memory 144, VDD compensation information according to the APL is stored. The VDD compensation information can be set by simulating the VDD variation according to the APL change when designing the display device. The current reference APL pattern used for optical compensation is 65%. If the APL is greater than 65% after optical compensation, the VDD decreases and the luminance decreases as the current increases. Conversely, when the APL is less than 65%, the VDD decreases to a smaller value as the amount of current decreases, resulting in a higher luminance than the reference. Accordingly, the VDD compensation information for increasing the VDD when the APL used in the current panel is higher than the reference is stored in the memory 144, and the VDD compensation information for decreasing the VDD when the APL is less than the reference is stored. When the APL used in the current panel matches with the reference, there is no need to compensate separately, so the VDD compensation information can be stored as zero. This VDD compensation information may be stored in the memory 144 in the form of a lookup table (LUT).

VDD 보상부(146)는 APL 산출부(142)에서 산출된 APL에 따른 VDD 보상정보를 메모리(144)로부터 검색하여 전원 공급부(180)에 제공한다.The VDD compensation unit 146 retrieves the VDD compensation information according to the APL calculated by the APL calculation unit 142 from the memory 144 and provides the VDD compensation information to the power supply unit 180. [

전원 공급부(180)는 데이터 구동부(140)로부터 수신된 VDD 보상정보에 따라 VDD를 조정하여 표시패널(150)에 공급한다.The power supply unit 180 adjusts VDD according to the VDD compensation information received from the data driver 140 and supplies the adjusted VDD to the display panel 150.

한편, 상술한 설명에서는 VDD 보상을 각 프레임 단위로 실시간으로 진행하는 경우를 예시하였으나, 임의의 개수의 프레임을 단위로 보상을 수행하거나, 기 설정된 실행 조건일 경우에 한해 VDD 보상을 수행하도록 하는 것도 가능하다. 또한, 단일 프레임의 APL값을 기준으로 하거나, 혹은 복수개의 프레임의 APL에 기초하여 보상하는 것도 가능하다. In the above description, VDD compensation is performed in real time on a frame-by-frame basis. However, it is also possible to compensate VDD compensation in units of a predetermined number of frames, or to perform VDD compensation only in a predetermined execution condition It is possible. It is also possible to make a compensation based on the APL value of a single frame or based on the APL of a plurality of frames.

메모리(144)에 저장되는 VDD 보상정보는 제품 생산 시 미리 저장될 수 있으나, 표시장치 내에서 스스로 VDD 변동을 감지 하여 APL에 따른 VDD 보상정보를 저장하여 사용하거나, 외부로부터 수신하여 적용하도록 설계될 수 있으며, 혹은 별도의 룩업 테이블 없이 APL에 따른 VDD 보상값을 실시간 산출하여 적용하도록 설계하는 것도 가능하다.The VDD compensation information stored in the memory 144 may be stored in advance in the production of the product. However, VDD compensation information by itself may be stored in the display device to store the VDD compensation information according to the APL, It is also possible to design the VDD compensation value according to the APL in real time without applying a separate look-up table.

도 7은 본 명세서의 실시예에 따른 VDD 보상 방법을 도시한 흐름도이다.7 is a flow chart illustrating a method of VDD compensation according to an embodiment of the present invention.

표시장치가 턴온되어 구동을 시작하면, 데이터 구동부(140)는 입력되는 프레임의 APL을 산출한다(S110).When the display device is turned on to start driving, the data driver 140 calculates the APL of the input frame (S110).

산출된 APL에 기초하여 VDD 보상정보를 결정한다(S120). 데이터 구동부(140)는 메모리(144)에 저장된 정보에 기초하여 산출된 APL에 대응되는 VDD 보상정보를 결정할 수 있다.The VDD compensation information is determined based on the calculated APL (S120). The data driver 140 can determine the VDD compensation information corresponding to the APL calculated based on the information stored in the memory 144. [

결정된 VDD 보상정보에 따라 표시패널(150)에 공급되는 VDD가 조정되도록 전원 공급부(180)에 VDD 보상정보를 제공한다(S130).The VDD compensation information is provided to the power supply unit 180 so that the VDD supplied to the display panel 150 is adjusted according to the determined VDD compensation information (S130).

이와 같이, 본 명세서의 실시예에 따른 표시장치는 패널 구동 시 입력되는 영상의 APL을 프레임 단위로 계산하여 패널로 공급되는 VDD를 보상한다. As described above, the display apparatus according to the embodiment of the present invention calculates the APL of the image input when the panel is driven, and compensates VDD supplied to the panel.

도 8 및 도 9는 본 명세서의 실시예에 따른 VDD 보상 방법을 시뮬레이션한 결과 그래프로서, 도 8은 본 명세서의 실시예에 따른 VDD 보상방법을 적용하기 전과 적용한 후의 CIE 색도도(Chromaticity Diagram)의 차이를 시뮬레이션한 그래프이고, 도 9는 휘도(Luminance)를 시뮬레이션한 그래프이다.FIGS. 8 and 9 are graphs obtained by simulating the VDD compensation method according to the embodiment of the present invention, and FIG. 8 is a graph showing the results of the simulation of the CIE chromaticity diagram before and after applying the VDD compensation method according to the embodiment of the present invention FIG. 9 is a graph simulating the luminance. FIG.

보상을 수행하지 않는 레퍼런스 APL은 65%로 설정하고, 레퍼런스 APL보다 증가할 경우 휘도가 감소하므로 VDD가 증가되도록 보상하여 휘도를 향상시킬 수 있다. 반대로 APL이 감소되는 경우 휘도가 증가하므로 VDD가 감소되도록 VDD를 보상할 수 있다.The reference APL which does not perform the compensation is set to 65%, and when the reference APL is higher than the reference APL, the luminance is decreased. Therefore, the luminance can be improved by compensating for the increase of VDD. Conversely, when the APL is reduced, VDD can be compensated so that VDD is reduced because the luminance increases.

이러한 구동방법에 의해, 배선 저항으로 인해 VDD가 변동되어 APL이 증가하거나 감소하는 문제를 해결함으로써, APL이 변동하더라도 일정 범위 내의 휘도가 구현되도록 제어할 수 있다. 결과적으로 입력 프레임의 APL 변화에 따른 휘도 증감 문제와 색감차 문제를 개선할 수 있다.According to this driving method, VDD fluctuates due to the wiring resistance, thereby solving the problem of increasing or decreasing the APL, so that the luminance can be controlled to be realized within a certain range even if the APL fluctuates. As a result, the problems of luminance variation and color difference due to APL variation of the input frame can be improved.

또한, 본 명세서에 따른 표시장치와 이의 구동방법은 화소 단위 보상이 아닌 패널 전체에 대한 VDD 보상을 수행함으로, 화소 단위의 내부 보상이 불가능한 화소 구조를 갖는 표시장치에서도 화질 보상을 가능하게 하는 효과가 있다.In addition, since the display device and the driving method of the present invention perform VDD compensation for the entire panel, not pixel-based compensation, the effect of enabling image quality compensation even in a display device having a pixel structure in which internal compensation is not possible on a pixel- have.

본 명세서의 실시예에 따른 표시장치는, 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널; 표시패널에 VDD를 공급하는 전원 공급부; 및 입력되는 프레임의 APL(Average Picture Level)을 산출하고 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 전원 공급부에 제공하는 데이터 구동부를 포함한다.A display device according to an embodiment of the present invention includes a display panel including a plurality of pixels that emit light by receiving a high potential power supply (VDD); A power supply unit for supplying VDD to the display panel; And a data driver for calculating an APL (Average Picture Level) of a frame to be input and for supplying VDD compensation information to the power supply unit for compensating for the voltage of VDD which varies due to the resistance of the display panel according to the calculated APL.

데이터 구동부는, APL을 산출하는 APL 산출부; APL에 따른 VDD 보상정보가 저장된 메모리; 및 APL 산출부의 산출 결과에 따라 메모리로부터 VDD 보상정보를 검색하여 전원 공급부에 제공하는 VDD 보상부;를 포함할 수 있다.The data driver includes an APL calculating unit for calculating an APL; A memory for storing VDD compensation information according to APL; And a VDD compensation unit for searching VDD compensation information from the memory according to a calculation result of the APL calculation unit and supplying the VDD compensation information to the power supply unit.

데이터 구동부는, 산출된 APL이 기 설정된 레퍼런스 APL일 경우 VDD 보상정보를 0으로 제공하고, 산출된 APL이 레퍼런스 APL보다 큰 경우 VDD가 증가하도록 VDD 보상정보를 제공할 수 있다.The data driver may provide the VDD compensation information as 0 when the calculated APL is the predetermined reference APL and may provide the VDD compensation information such that the VDD increases when the calculated APL is larger than the reference APL.

데이터 구동부는, 산출된 APL이 기 설정된 레퍼런스 APL일 경우 VDD 보상정보를 0으로 제공하고, 산출된 APL이 레퍼런스 APL보다 작은 경우 VDD가 감소하도록 VDD 보상정보를 제공할 수 있다.The data driver may provide the VDD compensation information as 0 when the calculated APL is the predetermined reference APL and may provide the VDD compensation information so that the VDD decreases when the calculated APL is smaller than the reference APL.

상기 표시패널로 입력되는 프레임의 APL에 따라 표시패널에서 변동되는 VDD 보상값을 시뮬레이션한 결과를 포함하는 VDD 보상정보가 저장된 메모리를 더 포함할 수 있다.And a memory for storing VDD compensation information including a result of simulating a VDD compensation value fluctuated in a display panel according to an APL of a frame input to the display panel.

메모리는, 표시패널로 입력되는 프레임의 APL이 65%일 경우 VDD 보상정보를 0으로 설정하고, 산출된 APL이 65% 이상일 경우 VDD를 증가시키는 VDD 보상정보를 포함 할 수 있다.The memory may include VDD compensation information for setting the VDD compensation information to 0 when the APL of the frame inputted to the display panel is 65% and increasing the VDD when the calculated APL is 65% or more.

메모리는, 표시패널로 입력되는 프레임의 APL이 65%일 경우 VDD 보상정보를 0으로 설정하고, 산출된 APL이 65% 미만일 경우 VDD를 감소시키는 VDD 보상정보를 포함할 수 있다.The memory may include VDD compensation information for setting the VDD compensation information to 0 when the APL of the frame input to the display panel is 65% and decreasing the VDD when the calculated APL is less than 65%.

본 명세서의 실시예에 따른 표시장치의 구동방법은, 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널 및 상기 표시패널에 VDD를 공급하는 전원 공급부를 포함하는 표시장치의 구동방법에 있어서, 입력되는 프레임의 APL(Average Picture Level)을 산출하는 단계; 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계; 및 VDD 보상정보에 따라 표시패널에 보상된 VDD를 공급하는 단계;를 포함한다.A method of driving a display device according to an exemplary embodiment of the present invention includes a display panel including a plurality of pixels that emit light by receiving a high voltage source VDD and a power supply unit that supplies VDD to the display panel A driving method, comprising: calculating an APL (Average Picture Level) of an input frame; Determining VDD compensation information to compensate for a voltage of VDD that varies due to a resistance of the display panel according to the calculated APL; And supplying compensated VDD to the display panel according to the VDD compensation information.

산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는, 기저장된 APL에 따른 VDD 보상정보를 검색하여 결정하는 단계;를 포함할 수 있다.The step of determining the VDD compensation information for compensating the voltage of the VDD that varies due to the resistance of the display panel according to the calculated APL may include searching for and determining the VDD compensation information according to the pre-stored APL.

산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는, 산출된 APL이 기 설정된 레퍼런스 APL일 경우 VDD 보상정보를 0으로 결정하고, 산출된 APL이 레퍼런스 APL보다 큰 경우 VDD가 증가하도록 VDD 보상정보를 결정하는 단계를 포함할 수 있다.Determining the VDD compensation information for compensating for the voltage of the VDD that varies due to the resistance of the display panel according to the calculated APL may include determining the VDD compensation information to be 0 if the calculated APL is the preset reference APL, And determining VDD compensation information such that VDD increases when the reference APL is greater than the reference APL.

산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는, 산출된 APL이 기 설정된 레퍼런스 APL일 경우 VDD 보상정보를 0으로 결정하고, 산출된 APL이 레퍼런스 APL보다 작은 경우 VDD가 감소하도록 VDD 보상정보를 결정하는 단계;를 포함할 수 있다.Determining the VDD compensation information for compensating for the voltage of the VDD that varies due to the resistance of the display panel according to the calculated APL may include determining the VDD compensation information to be 0 if the calculated APL is the preset reference APL, And determining VDD compensation information such that VDD is decreased when the reference APL is smaller than the reference APL.

표시패널로 입력되는 프레임의 APL에 따라 표시패널에서 변동되는 VDD 보상값을 시뮬레이션한 결과가 저장된 룩업 테이블을 저장하는 단계;를 더 포함할 수 있다.And a step of storing a look-up table storing a result of simulating a VDD compensation value fluctuated in the display panel according to an APL of a frame input to the display panel.

메모리는, 표시패널로 입력되는 프레임의 APL이 65%일 경우 VDD 보상정보를 0으로 설정하고, 산출된 APL이 65% 이상일 경우 VDD를 증가시키는 VDD 보상정보를 포함할 수 있다.The memory may include VDD compensation information for setting the VDD compensation information to 0 when the APL of the frame inputted to the display panel is 65% and increasing the VDD when the calculated APL is 65% or more.

메모리는, 표시패널로 입력되는 프레임의 APL이 65%일 경우 VDD 보상정보를 0으로 설정하고, 산출된 APL이 65% 미만일 경우 VDD를 감소시키는 VDD 보상정보를 포함할 수 있다.The memory may include VDD compensation information for setting the VDD compensation information to 0 when the APL of the frame input to the display panel is 65% and decreasing the VDD when the calculated APL is less than 65%.

이상 설명한 내용을 통해 당업자라면 본 명세서의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present specification should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

110 : 영상 공급부 120 : 타이밍 제어부
130 : 스캔 구동부 140 : 데이터 구동부
142 : APL 산출부 144 : 메모리
146 : VDD 보상부 150 : 표시패널
180 : 전원 공급부110: image supply unit 120: timing control unit
130: scan driver 140:
142: APL calculating unit 144: memory
146: VDD compensator 150: display panel
180: Power supply

Claims (14)

고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널;
상기 표시패널에 상기 VDD를 공급하는 전원 공급부; 및
입력되는 프레임의 APL(Average Picture Level)을 산출하고 산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 상기 전원 공급부에 제공하는 데이터 구동부;
를 포함하는, 표시장치.A display panel including a plurality of pixels supplied with a high potential power supply (VDD) and emitting light;
A power supply unit for supplying the VDD to the display panel; And
A data driver for calculating an APL (Average Picture Level) of an input frame and providing VDD compensation information to the power supply unit for compensating for a voltage of VDD that varies due to a resistance of the display panel according to the calculated APL;
. 제1항에 있어서,
상기 데이터 구동부는,
상기 APL을 산출하는 APL 산출부;
상기 APL에 따른 VDD 보상정보가 저장된 메모리; 및
상기 APL 산출부의 산출 결과에 따라 상기 메모리로부터 VDD 보상정보를 검색하여 상기 전원 공급부에 제공하는 VDD 보상부;
를 포함하는, 표시장치.The method according to claim 1,
The data driver may include:
An APL calculation unit for calculating the APL;
A memory for storing VDD compensation information according to the APL; And
A VDD compensation unit for searching VDD compensation information from the memory according to the calculation result of the APL calculation unit and providing the VDD compensation information to the power supply unit;
. 제1항에 있어서,
상기 데이터 구동부는,
상기 산출된 APL이 기 설정된 레퍼런스 APL일 경우 상기 VDD 보상정보를 0으로 제공하고, 상기 산출된 APL이 상기 레퍼런스 APL보다 큰 경우 상기 VDD가 증가하도록 상기 VDD 보상정보를 제공하는, 표시장치.The method according to claim 1,
The data driver may include:
And provides the VDD compensation information to 0 when the calculated APL is a predetermined reference APL and provides the VDD compensation information such that the VDD increases when the calculated APL is larger than the reference APL. 제1항에 있어서,
상기 데이터 구동부는,
상기 산출된 APL이 기 설정된 레퍼런스 APL일 경우 상기 VDD 보상정보를 0으로 제공하고, 상기 산출된 APL이 상기 레퍼런스 APL보다 작은 경우 상기 VDD가 감소하도록 상기 VDD 보상정보를 제공하는, 표시장치.The method according to claim 1,
The data driver may include:
And provides the VDD compensation information to be 0 when the calculated APL is a predetermined reference APL and provides the VDD compensation information such that the VDD decreases when the calculated APL is smaller than the reference APL. 제1항에 있어서,
상기 표시패널로 입력되는 프레임의 APL에 따라 표시패널에서 변동되는 VDD 보상값을 시뮬레이션한 결과를 포함하는 VDD 보상정보가 저장된 메모리를 더 포함하는, 표시장치.The method according to claim 1,
Further comprising a memory in which VDD compensation information including a result of simulating a VDD compensation value fluctuating in a display panel according to an APL of a frame input to the display panel is stored. 제5항에 있어서,
상기 메모리는,
상기 표시패널로 입력되는 프레임의 APL이 65%일 경우 상기 VDD 보상정보를 0으로 설정하고, 상기 산출된 APL이 65% 이상일 경우 상기 VDD를 증가시키는 VDD 보상정보를 포함하는, 표시장치.6. The method of claim 5,
The memory comprising:
And VDD compensation information for setting the VDD compensation information to 0 when the APL of the frame input to the display panel is 65% and increasing the VDD when the calculated APL is 65% or more. 제5항에 있어서,
상기 메모리는,
상기 표시패널로 입력되는 프레임의 APL이 65%일 경우 상기 VDD 보상정보를 0으로 설정하고, 상기 산출된 APL이 65% 미만일 경우 상기 VDD를 감소시키는 VDD 보상정보를 포함하는, 표시장치.6. The method of claim 5,
The memory comprising:
And VDD compensation information for setting the VDD compensation information to 0 when the APL of the frame input to the display panel is 65% and decreasing the VDD when the calculated APL is less than 65%. 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널 및 상기 표시패널에 상기 VDD를 공급하는 전원 공급부를 포함하는 표시장치의 구동방법에 있어서,
입력되는 프레임의 APL(Average Picture Level)을 산출하는 단계;
산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계; 및
상기 VDD 보상정보에 따라 상기 표시패널에 보상된 VDD를 공급하는 단계;
를 포함하는, 표시장치의 구동방법.A method of driving a display device including a display panel including a plurality of pixels that emit light by receiving a high-potential power supply (VDD), and a power supply unit that supplies the VDD to the display panel,
Calculating an APL (Average Picture Level) of an input frame;
Determining VDD compensation information for compensating for a voltage of VDD that varies due to resistance of the display panel according to the calculated APL; And
Supplying compensated VDD to the display panel according to the VDD compensation information;
And driving the display device. 제8항에 있어서,
상기 산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는,
기저장된 VDD 보상정보를 검색하여 결정하는 단계;
를 포함하는, 표시장치의 구동방법.9. The method of claim 8,
Wherein the step of determining the VDD compensation information for compensating the voltage of the VDD which varies due to the resistance of the display panel according to the calculated APL,
Searching for and storing previously stored VDD compensation information;
And driving the display device. 제8항에 있어서,
상기 산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는,
상기 산출된 APL이 기 설정된 레퍼런스 APL일 경우 상기 VDD 보상정보를 0으로 결정하고, 상기 산출된 APL이 상기 레퍼런스 APL보다 큰 경우 상기 VDD가 증가하도록 상기 VDD 보상정보를 결정하는 단계;
를 포함하는, 표시장치의 구동방법.9. The method of claim 8,
Wherein the step of determining the VDD compensation information for compensating the voltage of the VDD which varies due to the resistance of the display panel according to the calculated APL,
Determining the VDD compensation information to be 0 when the calculated APL is a predetermined reference APL and determining the VDD compensation information such that the VDD increases when the calculated APL is larger than the reference APL;
And driving the display device. 제8항에 있어서,
상기 산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는,
상기 산출된 APL이 기 설정된 레퍼런스 APL일 경우 상기 VDD 보상정보를 0으로 결정하고, 상기 산출된 APL이 상기 레퍼런스 APL보다 작은 경우 상기 VDD가 감소하도록 상기 VDD 보상정보를 결정하는 단계;
를 포함하는, 표시장치의 구동방법.9. The method of claim 8,
Wherein the step of determining the VDD compensation information for compensating the voltage of the VDD which varies due to the resistance of the display panel according to the calculated APL,
Determining the VDD compensation information to be 0 when the calculated APL is a predetermined reference APL and determining the VDD compensation information such that the VDD is decreased when the calculated APL is smaller than the reference APL;
And driving the display device. 제8항에 있어서,
상기 표시패널로 입력되는 프레임의 APL에 따라 상기 표시패널에서 변동되는 VDD 보상값을 시뮬레이션한 결과가 저장된 룩업 테이블을 저장하는 단계;
를 더 포함하는, 표시장치의 구동방법.9. The method of claim 8,
Storing a lookup table storing a result of simulating a VDD compensation value varying in the display panel according to an APL of a frame input to the display panel;
Further comprising the steps of: 제12항에 있어서,
상기 룩업 테이블은,
상기 표시패널로 입력되는 프레임의 APL이 65%일 경우 상기 VDD 보상정보를 0으로 설정하고, 상기 산출된 APL이 65% 이상일 경우 상기 VDD를 증가시키는 VDD 보상정보를 포함하는, 표시장치의 구동방법.13. The method of claim 12,
The look-
And a VDD compensation information for setting the VDD compensation information to 0 when the APL of the frame input to the display panel is 65% and increasing the VDD when the calculated APL is 65% or more . 제12항에 있어서,
상기 룩업 테이블은,
상기 표시패널로 입력되는 프레임의 APL이 65%일 경우 상기 VDD 보상정보를 0으로 설정하고, 상기 산출된 APL이 65% 미만일 경우 상기 VDD를 감소시키는 VDD 보상정보를 포함하는, 표시장치의 구동방법.13. The method of claim 12,
The look-
And a VDD compensation information for setting the VDD compensation information to 0 when the APL of the frame inputted to the display panel is 65% and decreasing the VDD when the calculated APL is less than 65% .
KR1020170110217A 2017-08-30 2017-08-30 Display Device and Driving Method thereof KR102387346B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170110217A KR102387346B1 (en) 2017-08-30 2017-08-30 Display Device and Driving Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170110217A KR102387346B1 (en) 2017-08-30 2017-08-30 Display Device and Driving Method thereof

Publications (2)

Publication Number Publication Date
KR20190023863A true KR20190023863A (en) 2019-03-08
KR102387346B1 KR102387346B1 (en) 2022-04-15

Family

ID=65800886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170110217A KR102387346B1 (en) 2017-08-30 2017-08-30 Display Device and Driving Method thereof

Country Status (1)

Country Link
KR (1) KR102387346B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085174A (en) * 2019-04-23 2019-08-02 深圳市华星光电半导体显示技术有限公司 Reduce the method and device of power consumption for displays
KR20220018791A (en) * 2020-08-07 2022-02-15 엘지디스플레이 주식회사 Pixel circuit and display device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038496A (en) * 2009-10-08 2011-04-14 엘지디스플레이 주식회사 Organic light emitting diode display and driving method thereof
KR20140130257A (en) * 2013-04-30 2014-11-10 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20150037423A (en) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 Method and apparatus controlling peak luminance of organic light emitting diode display device
KR20160047083A (en) * 2014-10-21 2016-05-02 엘지디스플레이 주식회사 Organic Light Emitting Display And Driving Method Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038496A (en) * 2009-10-08 2011-04-14 엘지디스플레이 주식회사 Organic light emitting diode display and driving method thereof
KR20140130257A (en) * 2013-04-30 2014-11-10 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20150037423A (en) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 Method and apparatus controlling peak luminance of organic light emitting diode display device
KR20160047083A (en) * 2014-10-21 2016-05-02 엘지디스플레이 주식회사 Organic Light Emitting Display And Driving Method Thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085174A (en) * 2019-04-23 2019-08-02 深圳市华星光电半导体显示技术有限公司 Reduce the method and device of power consumption for displays
KR20220018791A (en) * 2020-08-07 2022-02-15 엘지디스플레이 주식회사 Pixel circuit and display device using the same

Also Published As

Publication number Publication date
KR102387346B1 (en) 2022-04-15

Similar Documents

Publication Publication Date Title
KR101961424B1 (en) Display device and driving method of the same
TWI628821B (en) Pixel, display panel, display device and control method thereof
US9269295B2 (en) Display device and driving method thereof
KR20190002940A (en) Display panel and electroluminescence display using the same
KR20200142818A (en) Display device and driving method thereof
US11114034B2 (en) Display device
KR20160074780A (en) Organic light emitting display and driving method of the same
KR102024852B1 (en) Organic light emitting display device and driving method thereof
US9747836B2 (en) Signal processing method, display device, and electronic apparatus
KR102417424B1 (en) Tiled display and luminance compensation method thereof
KR102546309B1 (en) Image Quality Compensation Device And Method Of Display Device
KR20140147269A (en) Organic Light Emitting Display Device and Driving Method Thereof
KR102588103B1 (en) Display device
KR20180130207A (en) Orgainc light emitting diode display device and sensing method thereof
KR20210007508A (en) Display device and driving method thereof
KR20150078357A (en) Orgainc emitting diode display device and compensating method thereof
KR20150040447A (en) Pixel and organic light emitting display device using the same
KR20190038141A (en) Electroluminescence display and driving method thereof
KR102387346B1 (en) Display Device and Driving Method thereof
KR102282171B1 (en) Orgainc emitting diode display device and sensing method thereof
KR102217170B1 (en) Orgainc emitting diode display device
US7800562B2 (en) Display device
KR20210001047A (en) Display device and driving method thereof
KR20160070653A (en) Organic light emitting diode display device
KR102281008B1 (en) Orgainc emitting diode display device and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant