KR20190018506A - 시스템 온 칩 및 단말기 - Google Patents

시스템 온 칩 및 단말기 Download PDF

Info

Publication number
KR20190018506A
KR20190018506A KR1020197001334A KR20197001334A KR20190018506A KR 20190018506 A KR20190018506 A KR 20190018506A KR 1020197001334 A KR1020197001334 A KR 1020197001334A KR 20197001334 A KR20197001334 A KR 20197001334A KR 20190018506 A KR20190018506 A KR 20190018506A
Authority
KR
South Korea
Prior art keywords
security
scenario
bus interface
soc
data
Prior art date
Application number
KR1020197001334A
Other languages
English (en)
Inventor
쉬린 판
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20190018506A publication Critical patent/KR20190018506A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/32—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using wireless devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/32—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using wireless devices
    • G06Q20/321—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using wireless devices using wearable devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/32—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using wireless devices
    • G06Q20/326—Payment applications installed on the mobile devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Finance (AREA)
  • Databases & Information Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • User Interface Of Digital Computer (AREA)
  • Telephone Function (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microcomputers (AREA)

Abstract

본 출원은 시스템 온 칩 SOC 및 단말기를 개시한다. SOC는 SOC에 통합된 버스 인터페이스, 보안 요소 SE, 및 제1 요소를 포함한다. 버스 인터페이스는 I/O 디바이스에 접속되도록 구성된다. SE는: 보안 시나리오에서, 버스 인터페이스를 사용하는 것에 의해 I/O 디바이스에 액세스하고, I/O 디바이스에 의해 입력된 제1 데이터를 획득하고, 제1 데이터에 대해 보안 처리를 수행하고; 일반적인 시나리오에서, I/O 디바이스에 대한 제1 요소의 액세스를 제어하도록 구성되며, 보안 시나리오는 보안 입력을 요구하는 시나리오를 나타내고, 일반적인 시나리오는 보안 입력을 요구하지 않는 시나리오를 나타낸다. 제1 요소는, 일반적인 시나리오에서, SE의 제어 하에, I/O 디바이스에 의해 입력된 제2 데이터를 획득하도록 구성된다. 본 출원의 실시예들에서의 SOC 및 단말기는 입력 보안을 개선할 수 있다.

Description

시스템 온 칩 및 단말기
본 출원은 2016년 7월 1일자로 중국 특허청에 출원되고 발명의 명칭이 "SYSTEM ON CHIP AND TERMINAL"인 중국 특허 출원 제201610512240.9호에 대한 우선권을 주장하며, 이는 그 전체가 본 명세서에 참고로 포함된다.
본 출원은 정보 기술 분야에 관한 것이며, 보다 구체적으로는 시스템 온 칩(System on Chip, SOC) 및 단말기에 관한 것이다.
또한 모바일 지불(Mobile Payment)이라고 알려진 모바일 폰 지불은 모바일 가입자가 모바일 가입자의 모바일 단말기(통상적으로 모바일 폰)를 사용하는 것에 의해 소비된 상품들 또는 서비스들에 대해 지불할 수 있게 하는 서비스 모드이다. 현재, 모바일 지불은 주로 3 가지 방식으로 모바일 폰에 의해 구현되는데, 즉 보안 디지털(Secure Digital, SD) 카드를 사용하는 것에 의해, 가입자 식별 모듈(Subscriber Identity Module, SIM) 카드를 사용하는 것에 의해, 또는 근접장 통신(Near Field Communication, NFC) 및 임베디드 보안 요소(embedded Secure Element, eSE)의 모든 단말기 해결책을 사용하는 것에 의해 구현된다. 외부 보안 요소라고도 지칭되는 eSE는 보안 요소(Secure Element, SE) 칩을 모바일 폰 제품 보드에 통합하여 금융 서비스와 같은 애플리케이션 서비스를 구현한다. 모든 단말기 해결책에서, 모바일 폰은 판매 시점(Point of Sales, POS) 머신에서 무접촉 카드 스와이프를 수행하고, (은행 애플리케이션 및 데이터가 사전 구성된) SE 및 NFC는 지불 거래를 완료하도록 돕는다.
기존의 스마트폰에 대해, 터치스크린은 사용자가 패스워드 또는 다른 데이터를 쉽게 입력할 수 있게 하는 유일한 장치이다. 그러나, 터치스크린 상에 사용자에 의해 입력된 데이터는 실제로 안전하지 않다. 이론적으로, 스크린 상의 입력 터치 포인트 및 데이터는 악성 애플리케이션에 의해 인터셉트될 수 있고, 결과적으로, 사용자의 은행 패스워드와 같은 보안 민감 데이터가 획득될 수 있다.
기존의 SD 카드, SIM 카드 또는 eSE 해결책에 대해, SOC 칩 및 터치스크린은 인터-인터그레이티드 서킷(Inter-Integrated Circuit, I2C) 버스 또는 다른 버스를 사용하는 것에 의해 직접 접속된다. 터치스크린 입력 데이터 및 디스플레이 위치 데이터 양자 모두는 먼저 SOC 상의 애플리케이션 프로세서(Application Processor, AP)에 의해 획득되고, 보안 레벨은 상대적으로 낮다.
본 출원의 실시예들은 입력 보안을 개선하기 위해, 시스템 온 칩 및 단말기를 제공한다.
제1 양태에 따르면, 시스템 온 칩 SOC가 제공되고, 이는 SOC에 통합되는 버스 인터페이스, 보안 요소 SE, 및 제1 요소를 포함하고- 버스 인터페이스는 입력/출력 I/O 디바이스에 접속되도록 구성됨 -; SE는 보안 시나리오에서, 버스 인터페이스를 사용하는 것에 의해 I/O 디바이스에 액세스하고, I/O 디바이스에 의해 입력된 제1 데이터를 획득하고, 제1 데이터에 대해 보안 처리를 수행하고, 일반적인 시나리오에서, I/O 디바이스에 대한 제1 요소의 액세스를 제어하도록 구성되고- 보안 시나리오는 보안 입력을 요구하는 시나리오를 표시하고, 일반적인 시나리오는 보안 입력을 요구하지 않는 시나리오를 표시함 -; 제1 요소는, 일반적인 시나선리오에서, SE의 제어 하에, I/O 디바이스에 의해 입력된 제2 데이터를 획득하도록 구성된다.
본 출원의 실시예에서의 SOC에서, SE는 버스 인터페이스에 직접 액세스할 수 있다. 따라서, 보안 시나리오에서, 입력 데이터는 제1 요소에 의해 포워딩되는 대신에 SE에 의해 직접 획득된다. 이는 입력 보안을 개선시킬 수 있다.
일부 가능한 구현예들에서, SE는: 보안 시나리오에서, 데이터 입력 인터페이스를 디스플레이하기 위해 I/O 디바이스를 제어하도록 추가로 구성된다.
일부 가능한 구현예들에서, SE는 보안 처리 후에 획득된 데이터를 서버로 전송하도록 추가로 구성된다.
예를 들어, 보안 지불 동안, SE는 버스 인터페이스를 사용하는 것에 의해 사용자에게 패스워드 입력 인터페이스를 디스플레이하고; 사용자는 이 인터페이스에 패스워드를 입력하고; SE는, 버스 인터페이스를 사용하는 것에 의해, 사용자에 의해 입력된 패스워드 데이터를 획득하고, SE에 저장된 PIN 키를 사용하는 것에 의해 패스워드 데이터를 암호화하고, 검증을 위해 암호화된 데이터를 금융 산업 검증 서버로 전송한다. 이는 지불 보안을 개선할 수 있다.
일부 가능한 구현예들에서, SE는 현재 I/O 디바이스에 액세스하고 있는 애플리케이션에 따라, 현재 애플리케이션 환경이 보안 시나리오인지 또는 일반적인 시나리오인지를 결정하도록 추가로 구성된다.
일부 가능한 구현예들에서, SE는: 일반적인 시나리오에서, 버스 인터페이스를 사용하는 것에 의해 I/O 디바이스에 액세스하고, 제2 데이터를 획득하고, 제2 데이터를 제1 요소로 전송하도록 구성된다.
일부 가능한 구현예들에서, 버스 인터페이스는 SE에 배치된다.
일부 가능한 구현예들에서, 버스 인터페이스는 SE에서 실행 중인 시스템 소프트웨어에 의해 제어된다.
일부 가능한 구현예들에서, SE는 보안 시나리오에서, 버스 인터페이스의 액세스 모드를 SE에 의해서만 액세스 가능한 것으로서 구성하고, 일반적인 시나리오에서, 버스 인터페이스의 액세스 모드를 제1 요소에 의해 액세스 가능한 것으로서 구성하도록 구성된다.
일부 가능한 구현예들에서, SE는 버스 인터페이스의 액세스 모드를 구성할 수 있고, 제1 요소는 버스 인터페이스의 액세스 모드를 구성할 수 없다.
버스 인터페이스의 액세스 모드는 SE에 의해서만 액세스 가능한 것 및 제1 요소에 의해 액세스 가능한 것을 포함한다.
일부 가능한 구현예들에서, 버스 인터페이스는 제1 버스 인터페이스 및 제2 버스 인터페이스를 포함하고, SE는 보안 시나리오에서, I/O 디바이스에 접속되도록 제2 버스 인터페이스를 제어하고, 제2 버스 인터페이스를 사용하는 것에 의해 I/O 디바이스에 액세스하고; 비-보안 시나리오에서, I/O 디바이스에 접속되도록 제1 버스 인터페이스를 제어하여, 제1 요소가 제1 버스 인터페이스를 사용하는 것에 의해 I/O 디바이스에 액세스하게 하도록 구성된다.
일부 가능한 구현예들에서, SOC는 멀티-웨이 스위치를 추가로 포함하고, SE는 보안 시나리오에서 멀티-웨이 스위치의 스위칭을 제어하여, 제2 버스 인터페이스가 I/O 디바이스에 접속되게 하고, 일반적인 시나리오에서 멀티-웨이 스위치의 스위칭을 제어하여, 제1 버스 인터페이스가 I/O 디바이스에 접속되게 하도록 구성된다.
일부 가능한 구현예들에서, 멀티-웨이 스위치는 SE에 배치된다.
일부 가능한 구현예들에서, 제2 버스 인터페이스는 SE에 배치된다.
일부 가능한 구현예들에서, SE는 보안 시나리오에 진입하기로 결정할 때 보안 표시를 사용자에게 전송하도록 추가로 구성된다.
일부 가능한 구현예들에서, SE는, 현재 입력을 요구하는 애플리케이션이 SE에서의 애플리케이션이라는 사실에 따라, 보안 입력이 요구되는 것으로 결정할 수 있으며, 즉 보안 시나리오에 진입하기로 결정할 수 있다.
일부 가능한 구현예들에서, SE는 보안 시나리오에 진입하기로 결정할 때 보안 표시자를 턴온하도록 구체적으로 구성된다.
일부 가능한 구현예들에서, I/O 디바이스는 데이터 수집 센서, 터치스크린, 또는 디스플레이를 포함한다.
일부 가능한 구현예들에서, 버스 인터페이스는 인터-인터그레이티드 서킷 버스 I2C 인터페이스 또는 모바일 산업 프로세서 인터페이스 MIPI를 포함한다.
일부 가능한 구현예들에서, 제1 요소는 애플리케이션 프로세서, 신뢰된 실행 환경 TEE 내의 프로세서 코어, 디지털 신호 프로세서, 또는 애플리케이션-특정 집적 회로를 포함한다.
본 출원의 실시예들에서의 SOC는 SE-레벨 보안을 달성할 수 있다.
본 출원의 실시예들에서 SOC를 사용하는 모바일 폰 또는 다른 모바일 단말기 오픈 플랫폼은 POS 머신의 보안 입력 능력을 갖는다. 즉, 모바일 폰 또는 다른 모바일 단말 디바이스는 POS 머신 기능을 가질 수 있다.
제2 양태에 따르면, 단말기가 제공되며, 단말기는 제1 양태 또는 제1 양태의 임의의 가능한 구현예에 따른 SOC, 및 I/O 디바이스를 포함한다.
본 출원의 실시예들에서의 기술적 해결책들을 더 명확하게 설명하기 위해, 다음은 본 출원의 실시예들을 설명하기 위해 요구되는 첨부 도면들을 간단히 소개한다. 명백히, 이하의 설명에서의 첨부 도면들은 본 출원의 일부 실시예들만을 도시하고, 본 기술 분야의 통상의 기술자는 창의적인 노력 없이 이들 첨부 도면들로부터 다른 도면들을 여전히 도출할 수 있다.
도 1a는 본 출원의 실시예에 따른 애플리케이션 아키텍처 도면이다;
도 1b는 본 출원의 실시예에 따른 SOC의 개략적인 블록도이다;
도 2는 본 출원의 다른 실시예에 따른 SOC의 개략적인 블록도이다;
도 3은 본 출원의 또 다른 실시예에 따른 SOC의 개략적인 구조도이다;
도 4는 본 출원의 또 다른 실시예에 따른 SOC의 개략적인 구조도이다;
도 5는 본 출원의 또 다른 실시예에 따른 SOC의 개략적인 블록도이다;
도 6a는 본 출원의 또 다른 실시예에 따른 SOC의 개략적인 구조도이다;
도 6b는 본 출원의 또 다른 실시예에 따른 SOC의 개략적인 구조도이다;
도 7은 본 출원의 실시예에 따른 단말기의 개략적인 블록도이다; 및
도 8은 본 출원의 다른 실시예에 따른 단말기의 개략적인 구조도이다.
다음은 본 출원의 실시예들에서의 첨부 도면들을 참조하여 본 출원의 실시예들에서의 기술적 해결책들을 명확하고 완전하게 설명한다. 명백히, 설명된 실시예들은 본 출원의 실시예들의 전부가 아니라 단지 일부일 뿐이다. 창의적인 노력 없이 본 출원의 실시예들에 기초하여 본 기술 분야의 통상의 기술자에 의해 획득되는 모든 다른 실시예들은 본 출원의 보호 범위 내에 속할 것이다.
본 출원의 실시예들에서의 SOC 칩은 모바일 지불을 지원하는 (모바일 폰와 같은) 단말기에 적용되어, 단말기의 입력 또는 출력 보안을 개선할 수 있다.
본 출원의 실시예들에서의 기술적 해결책들의 용이한 이해를 위해, 이하에서는 먼저 본 출원의 실시예들에서의 관련 용어를 설명한다.
종래 기술에서, 보안 요소(Secure Element, SE)는 탬퍼 방지(tamper-resistant) 칩이고, 데이터가 보안 장소에 저장되는 것을 보장할 수 있고, 정보는 인가된 애플리케이션 프로그램들 및 직원에게만 액세스 가능하다. 보안 요소는 디바이스 또는 사용자의 개인 아이덴티티와 유사하다. 예를 들어, 보안 지불 동안, 은행 애플리케이션 및 데이터가 SE에 저장된다.
모바일 지불 제품들의 다양한 형태들의 반복 후에, 모바일 폰 및 웨어러블 디바이스와 같은 제품들은 점진적으로 모바일 지불을 위한 주류 애플리케이션 캐리어들이 되고, 유용성, 보안, 휴대성, 상호 작용 인터페이스 등의 관점에서 종래의 방식들에 비해 더 큰 이점을 제공한다. 현재, 이러한 제품들의 금융 기능들은 모두 코어 컴포넌트, 임베디드 보안 요소(embedded Secure Element, eSE)에 기초한다. 외부 SE라고도 지칭되는 eSE는 크기가 그리고 또한 설계가 변하며, 임의의 타입의 모바일 디바이스에 임베딩될 수 있다. eSE는 모바일 지불 제품 내의 금융 애플리케이션을 편리하고 안전하게 관리하고 제어할 수 있다.
본 출원의 실시예들에서, SE는 SOC 칩에 내장되고 통합 보안 요소(integrated Secure Element, inSE)라고 불린다. 즉, 임베디드 SE(eSE) 대신에, SOC에 통합된 SE 서브 시스템이 사용된다. inSE는 또한 in-SOC SE로서 표현될 수 있다.
본 출원의 실시예들에서, 선택적으로, SE는 본 출원의 실시예들에서의 SE의 관련 기능들을 구현하기 위해 데이터 액세스, 데이터 처리 및 제어와 같은 SE의 다양한 동작들을 실행하도록 구성되는 적어도 하나의 프로세서를 포함할 수 있다. 선택적으로, SE는 데이터, 명령어 등을 저장하도록 구성된 메모리; 및 다른 컴포넌트와 통신하도록 구성된 통신 인터페이스를 추가로 포함할 수 있다. 전술한 것은 SE의 특정 구현예일 뿐이고, 이 출원은 이에 제한을 부과하지 않는다는 것을 이해해야 한다. 즉, SE는 본 출원의 실시예들에서 SE의 관련 기능들을 구현할 수 있는 다른 가능한 구현예를 또한 사용할 수 있다.
본 출원의 실시예들에서, 제1 요소는 칩 내에서의, SE 이외의 처리 요소이다. 예를 들어, 제1 요소는 애플리케이션 프로세서, 신뢰된 실행 환경(Trust Execute Environment, TEE)에서 실행되는 프로세서 코어, 디지털 신호 프로세서(Digital Signal Processor, DSP), 응용-주문형 집적 회로(Application Specific Integrated Circuit, ASIC) 등일 수 있다.
도 1a는 본 출원의 실시예에 따른 애플리케이션 아키텍처 도면이다. 도 1a에 도시된 바와 같이, 본 출원의 이 실시예에서, eSE는 사용되지 않는다; 대신에, SE는 SOC 칩에 통합된다. SOC 칩에서의, SE 이외의 처리 요소는 제1 요소로서 지칭된다. 도 1a에서, 프로세서 및 메모리는 SE 및 제1 요소의 예들로서 사용된다. 그러나, 이는 본 출원에서 제한되지 않는다. 즉, SE 및 제1 요소는 더 많거나 더 적은 컴포넌트 또는 모듈을 포함할 수 있는데, 즉, 컴포넌트들 또는 모듈들의 수량 및 타입은 실제 요건에 따라 구성될 수 있다.
본 출원의 이 실시예에서 통합 SE를 갖는 SOC 칩에서, 입력/출력(input/output, I/O) 디바이스(예를 들어, 터치 센서)와 상호 접속하기 위한 버스 인터페이스가 SE에 배치되거나, 버스 인터페이스에 대한 액세스가 SE에 의해 제어되어, 실제 SE-레벨 보안이 달성될 수 있다.
도 1b는 본 출원의 실시예에 따른 SOC(100)의 개략적인 블록도이다. 도 1b에 도시된 바와 같이, SOC(100)는 SOC(100)에 통합되는 버스 인터페이스(110), SE(120), 및 제1 요소(130)를 포함한다.
본 출원의 이 실시예에서, SE(120)는 SOC(100)에 통합된다. SE(120)는 템퍼 프루프(tamper-proof) 데이터를 저장한다. 예를 들어, 보안 지불 동안, 개인 식별 번호(Personal Identification Number, PIN) 키와 같은 은행 애플리케이션 및 데이터가 SE에 저장된다.
버스 인터페이스(110)는 I/O 디바이스에 접속되도록 구성된다. I/O 디바이스는 단말기의 입력/출력 디바이스이다. 예를 들어, I/O 디바이스는 데이터 수집 센서, 터치스크린, 또는 디스플레이일 수 있다.
데이터 수집 센서는, 예를 들어, 터치 센서와 같은, 체지각(somatosensory), 홍채 및 뇌파와 같은 상호 작용 방식으로 데이터를 수집하는 센서를 포함하는 데이터 수집 기능을 갖는 센서(sensor)이다.
터치스크린은 터치 센서 및 액정 디스플레이(Liquid Crystal Display, LCD)를 포함할 수 있다.
디스플레이는 LCD, 유기 발광 다이오드(Organic Light-Emitting Diode, OLED) 스크린, e-잉크, 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 등을 포함할 수 있다.
버스 인터페이스(110)는 I2C 인터페이스, 모바일 산업 프로세서 인터페이스(Mobile Industry Processor Interface, MIPI), 또는 I/O 디바이스에 접속될 수 있는 다른 버스 인터페이스일 수 있다.
I/O 디바이스 및 버스 인터페이스(110)의 전술한 예들은 본 출원의 이 실시예의 범위를 제한하기보다는, 본 기술 분야의 통상의 기술자가 단지 본 출원의 이 실시예를 더 잘 이해하는 것을 돕도록 의도된다는 것을 이해해야 한다. 설명의 편의상, 다음의 설명은 I/O 디바이스가 터치 센서이고 버스 인터페이스(110)가 I2C 인터페이스인 예에 기초한다.
SE(120)는: 보안 시나리오에서, 버스 인터페이스(110)를 사용하는 것에 의해 I/O 디바이스에 액세스하고, I/O 디바이스에 의해 입력된 제1 데이터를 획득하고, 제1 데이터에 대해 보안 처리를 수행하고; 일반적인 시나리오에서, I/O 디바이스에 대한 제1 요소(130)의 액세스를 제어하도록 구성된다.
보안 시나리오는 보안 입력을 요구하는 시나리오, 예를 들어 보안 입력 및 디스플레이를 요구하는 보안 지불 시나리오를 나타내고, 일반적인 시나리오는 보안 입력을 요구하지 않는 시나리오를 나타낸다.
선택적으로, SE(120)는, 현재 I/O 디바이스에 액세스하고 있는 애플리케이션에 따라, 현재 애플리케이션 환경이 보안 시나리오인지 또는 일반적인 시나리오인지를 결정할 수 있다. 예를 들어, SE(120)는, 현재 데이터를 입력하도록 I/O 디바이스에 요구하는 애플리케이션이 SE(120) 내의 애플리케이션인 경우, 보안 입력이 요구되는 것, 즉, 현재 애플리케이션 환경이 보안 시나리오인 것으로 결정할 수 있고; 그렇지 않으면, 현재 애플리케이션 환경이 일반적인 시나리오인 것으로 결정할 수 있다.
본 출원의 이 실시예에서, SE(120)는 버스 인터페이스(110)를 사용하는 것에 의해 보안 시나리오에서 I/O 디바이스에 액세스하는데, 즉 SE(120)는 보안 시나리오에서 버스 인터페이스(110)에 직접 액세스할 수 있고, 이어서 I/O 디바이스에 액세스하고, I/O 디바이스에 의해 입력된 제1 데이터를 획득한다. 제1 데이터는 제1 요소(130)에 의해 포워딩되지 않아서, 보안 시나리오에서의 입력 보안이 개선될 수 있다.
선택적으로, SE(120)는 보안 시나리오에서, 데이터 입력 인터페이스를 디스플레이하기 위해 I/O 디바이스를 제어하도록 추가로 구성된다.
구체적으로, 보안 입력이 요구되는 경우, 예를 들어, SE(120)가 현재 입력을 요구하는 애플리케이션이 SE(120) 내의 애플리케이션이라는 사실에 기초하여, 보안 입력이 요구되는 것으로 결정하는 경우, SE(120)는 버스 인터페이스(110)를 사용하는 것에 의해 I/O 디바이스에 액세스하고 디스플레이 인터페이스를 사용자에 대해 출력하고; 사용자는 디스플레이 인터페이스에 따라 제1 데이터를 입력하고; SE(120)는, 버스 인터페이스(110)를 사용하는 것에 의해, 사용자에 의해 입력된 제1 데이터를 획득한다.
선택적으로, SE(120)는 제1 데이터에 대해 보안 처리를 수행하고, 보안 처리 후에 획득된 데이터를 검증 서버로 전송하도록 추가로 구성된다.
예를 들어, 보안 지불 동안, SE(120)는 버스 인터페이스(110)를 사용하는 것에 의해 사용자에 대해 패스워드 입력 인터페이스를 디스플레이하고; 사용자는 이 인터페이스에 패스워드를 입력하고; SE(120)는, 버스 인터페이스(110)를 사용하는 것에 의해, 사용자에 의해 입력된 패스워드 데이터를 획득하고, SE(120)에 저장된 PIN 키를 사용하는 것에 의해 패스워드 데이터를 암호화하고, 검증을 위해 암호화된 데이터를 금융 산업 검증 서버로 전송한다. 이는 지불 보안을 개선할 수 있다.
본 출원의 다양한 실시예들에서, 데이터 액세스, 데이터 처리, 및 제어와 같은 동작들은 SE 내의 프로세서를 사용하는 것에 의해 구현될 수 있고, 데이터 송신은 SE 내의 통신 인터페이스를 사용하는 것에 의해 구현될 수 있다는 점이 이해되어야 한다. 그러나, 이는 본 출원에서 제한되지 않는다.
제1 요소(130)는, 일반적인 시나리오에서, SE(120)의 제어 하에, I/O 디바이스에 의해 입력된 제2 데이터를 획득하도록 구성된다.
일반적인 시나리오에서, 즉, 보안 입력을 요구하지 않는 시나리오에서, 제1 요소(130)는, SE(120)의 제어 하에서, I/O 디바이스에 의해 입력된 제2 데이터를 획득할 수 있다.
본 출원의 이 실시예에서, SE(120)와 버스 인터페이스(110) 사이에 다양한 위치 및 접속 관계들이 존재할 수 있고, 이에 대응하여, 이하에서 개별적으로 설명되는 SE(120)의 다양한 제어 모드들이 존재할 수 있다.
선택적으로, 본 출원의 실시예에서, 일반적인 시나리오에서, SE(120)는 버스 인터페이스(110)를 사용하는 것에 의해 I/O 디바이스에 액세스하고, 제2 데이터를 획득하고, 제2 데이터를 제1 요소(130)로 전송한다.
이 실시예에서, SE(120)는 버스 인터페이스(110)에 직접 액세스할 수 있지만, 제1 요소(130)는 버스 인터페이스(110)에 직접 액세스하지 않을 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 버스 인터페이스(110)는 SE(120)에 배치된다. SE(120)가 SOC(100)에 통합됨에 따라, SE(120)의 성능 및 응답 지연이 비교적 양호할 수 있다. 버스 인터페이스(110)는 통합 SE(120) 내에 직접 배치되고 SE(120)(예를 들어, SE(120) 상에서 실행되는 시스템 소프트웨어)에 의해 제어된다. 이 경우, 일반적인 시나리오, 즉, 보안 입력을 요구하지 않는 시나리오에 대해, 버스 인터페이스(110)에 대한 제1 요소(130)의 액세스는 SE(120)에 의해 포워딩된다. 보안 시나리오, 즉 보안 입력을 요구하는 시나리오에 대해, SE(120)는 더 이상 데이터를 포워딩하지 않고, 즉, SE(120)만이, 버스 인터페이스(110)를 사용하는 것에 의해, 사용자에 의해 입력된 데이터를 획득할 수 있어서, 입력 보안이 개선된다.
선택적으로, SE(120)는 보안 시나리오에 진입하기로 결정할 때 사용자에 보안 표시를 추가로 전송할 수 있다. 예를 들어, SE(120)는 보안 표시자를 제어하고, 보안 표시자를 턴온하는 것에 의해, 사용자에게 보안 시나리오를 입력하는 것을 통지한다.
예를 들어, SE(120)는, 현재 입력을 요구하는 애플리케이션이 SE(120) 내의 애플리케이션이라는 사실에 기초하여, 보안 입력이 요구되는 것으로 결정하는데, 즉 보안 시나리오에 진입하기로 결정한다.
도 3은 본 출원의 이 실시예에서의 SOC의 예이다. 도 3에 도시된 바와 같이, I2C 인터페이스(310)는 SE(320)에 배치된다. SE(320)는 전술한 SE(120)에 대응한다. 구체적으로는, SE(320)는 SE(320), 메모리(322), 범용 입력/출력(General Purpose Input Output, GPIO)(323) 등의 다양한 동작들을 실행하도록 구성되는 프로세서(321)를 포함할 수 있다. GPIO(323)는 보안 표시자(340)에 접속된다. SE(320)는 다른 모듈을 추가로 포함할 수 있고, SE(320) 내의 모듈들의 수량 및 타입은 실제 요건에 따라 설정될 수 있다는 점이 이해되어야 한다. 이는 이 출원에서 제한되지 않는다. AP(330)는 전술한 제1 요소(130)에 대응한다. 구체적으로, AP(330)는 프로세서(331), 메모리(332) 등을 포함할 수 있다. AP(330)는 다른 모듈을 추가로 포함할 수 있고, AP(330) 내의 모듈들의 수량 및 타입은 실제 요건에 따라 설정될 수 있다는 점이 이해되어야 한다. 이는 이 출원에서 제한되지 않는다.
I2C 인터페이스(310)는 터치 센서(350)에 접속되고, MIPI(360)는 LCD(370)에 접속된다.
보안 입력을 요구하지 않는 시나리오에서, 터치 센서(350)의 메시지 및 데이터는 SE(320)의 칩 운영 체제(Chip Operation System, COS)에 의해 (예를 들어, 이메일 통신을 사용하는 것에 의해) 주(primary) AP(330)로 포워딩된다. COS 시스템 소프트웨어가 보안 입력이 요구되는 것으로 결정할 때, 보안 표시자(340)(또는 사용자에게 통지할 수 있는 다른 보안 표시; 이 출원은 보안 표시자에 제한되지 않음)는 턴온되고, 사용자 입력이 완료될 때까지, 터치 센서(350)의 메시지 또는 데이터는 주 AP(330)에 더 이상 포워딩되지 않는다. 사용자가 OK(OK)를 클릭하고 보안 표시자(340)가 턴오프된 후에, 터치 센서(350)의 메시지들 및 데이터는 계속 AP(330)로 포워딩될 수 있다.
도 3에서, I2C 인터페이스(310)는 SE(320)에 배치되고, MIPI(360)는 SE(320) 내에 있지 않다. LCD(370)와 상호 접속되는 MIPI(360)는 대안적으로 SE(320)에 배치될 수 있다는 것을 이해해야 한다. 즉, I2C 인터페이스(310) 및 MIPI(360) 양자 모두는 SE(320)에 배치될 수 있다. 이는 이 출원에서 제한되지 않는다.
선택적으로, 본 출원의 다른 실시예에서, 보안 시나리오에서, SE(120)는 버스 인터페이스(110)의 액세스 모드를 SE(120)에 의해서만 액세스 가능한 것으로서 구성하고; 일반적인 시나리오에서, SE(120)는 버스 인터페이스(110)의 액세스 모드를 제1 요소(130)에 의해 액세스 가능한 것으로서 구성한다.
이 실시예에서, SE(120)는 버스 인터페이스(110)의 액세스 모드를 구성할 수 있는 반면, 제1 요소(130)는 버스 인터페이스(110)의 액세스 모드를 구성하지 않을 수 있다. 보안 시나리오에서, SE(120)는 버스 인터페이스(110)의 액세스 모드를 SE(120)에 의해서만 액세스 가능한 것으로서 구성한다. 이 시나리오에서, SE(120)만이 버스 인터페이스(110)에 액세스할 수 있고, 제1 요소(130)는 버스 인터페이스(110)에 액세스할 수 없다. 보안 시나리오를 종료할 때, SE(120)는 버스 인터페이스(110)의 액세스 모드를 제1 요소(130)에 의해 액세스 가능한 것으로서 구성한다. 이 시나리오에서, 제1 요소(130)는 버스 인터페이스(110)에 액세스할 수 있다.
선택적으로, SE(120)는 보안 시나리오에 진입하기로 결정할 때 사용자에 보안 표시를 추가로 전송할 수 있다. 예를 들어, SE(120)는 보안 표시자를 제어하고, 보안 표시자를 턴온하는 것에 의해, 사용자에게 보안 시나리오를 입력하는 것을 통지한다.
예를 들어, 도 4는 본 출원의 실시예에 따른 칩의 다른 예이다. 도 4에서, SE(420)는 I2C 인터페이스(410)의 액세스 모드를 구성한다. SE(420)는 전술한 SE(120)에 대응한다. 구체적으로, SE(420)는 SE(420), 메모리(422), GPIO(423) 등의 다양한 동작들을 실행하도록 구성되는 프로세서(421)를 포함할 수 있다. GPIO(423)는 보안 표시자(440)에 접속된다. SE(420)는 다른 모듈을 추가로 포함할 수 있고, SE(420) 내의 모듈들의 수량 및 타입은 실제 요건에 따라 설정될 수 있다는 점이 이해되어야 한다. 이는 이 출원에서 제한되지 않는다. AP(430)는 전술한 제1 요소(130)에 대응한다. 구체적으로, AP(430)는 프로세서(431), 메모리(432) 등을 포함할 수 있다. AP(430)는 다른 모듈을 추가로 포함할 수 있고, AP(430) 내의 모듈들의 수량 및 타입은 실제 요건에 따라 설정될 수 있다는 점이 이해되어야 한다. 이는 또한 이 출원에서 제한되지 않는다.
I2C 인터페이스(410)는 터치 센서(450)에 접속되고, MIPI(460)는 LCD(470)에 접속된다.
보안 시나리오에서, SE(420)는 터치 센서(450)와 상호 접속되는 I2C 인터페이스(410)를 SE에 의해서만 액세스 가능한 것(SE 액세스 온리(Access Only))으로서 구성하는데, 즉 SE(420)의 프로세서(421)만이 I2C 인터페이스(410)에 액세스할 수 있고, 프로세서(431)와 같은 임의의 다른 프로세서는 I2C 인터페이스(410)에 액세스할 수 없다. 보안 시나리오를 종료할 때, 구성에 의해, SE(420)만이 I2C 인터페이스(410)가 SE 액세스 온리 모드를 종료하게 만들 수 있다. I2C 인터페이스(410)가 SE 액세스 온리 모드를 종료한 후, 제1 요소의 프로세서, 예를 들어 프로세서(431)는 I2C 인터페이스(410)에 액세스할 수 있다.
도 4에서, SE(420)는 I2C 인터페이스(410)의 액세스 모드를 구성하고, SE(420)는 MIPI(460)의 액세스 모드를 구성하지 않는다. SE(420)는 또한 MIPI(460)의 액세스 모드를 구성할 수 있다는 것을 이해해야 한다. 즉, I2C 인터페이스(410) 및 MIPI(460) 양자 모두의 액세스 모드들은 SE(420)에 의해 제어될 수 있다. 이는 이 출원에서 제한되지 않는다.
선택적으로, 본 출원의 다른 실시예에서, 도 5에 도시된 바와 같이, 버스 인터페이스(110)는 제1 버스 인터페이스(111) 및 제2 버스 인터페이스(112)를 포함할 수 있다.
SE(120)는 제2 버스 인터페이스(112)에 액세스한다. 선택적으로, 제2 버스 인터페이스(112)는 SE(120)에 배치될 수 있다.
제1 요소(130)가 제1 버스 인터페이스(111)에 액세스한다.
이 경우, 보안 시나리오에서, SE(120)는 I/O 디바이스에 접속되도록 제2 버스 인터페이스(112)를 제어하고, 제2 버스 인터페이스(112)를 사용하는 것에 의해 I/O 디바이스에 액세스하고; 그리고 일반적인 시나리오에서, SE(120)는 I/O 디바이스에 접속되도록 제1 버스 인터페이스(111)를 제어하여, 제1 요소(130)가 제1 버스 인터페이스(111)를 사용하는 것에 의해 I/O 디바이스에 액세스하게 한다.
이 실시예에서, I/O 디바이스와 상호 접속된 핀이 내부적으로 재사용되는데, 즉, 제1 버스 인터페이스(111) 및 제2 버스 인터페이스(112)는 I/O 디바이스에 접속되도록 스위칭될 수 있고, 스위칭은 SE(120)에 의해 제어된다. 구체적으로, 보안 시나리오에서, SE(120)는 I/O 디바이스에 접속되도록 제2 버스 인터페이스(112)를 제어하여, SE(120)가 제2 버스 인터페이스(112)를 사용하는 것에 의해 I/O 디바이스에 액세스하게 한다. 일반적인 시나리오에서, SE(120)는 I/O 디바이스에 접속되도록 제1 버스 인터페이스(111)를 제어하여, 제1 요소(130)가 제1 버스 인터페이스(111)를 사용하는 것에 의해 I/O 디바이스에 액세스하게 한다.
선택적으로, 스위칭은 멀티-웨이 스위치(140)를 사용하는 것에 의해 구현될 수 있다. 구체적으로, 보안 시나리오에서, SE(120)는 멀티-웨이 스위치(140)의 스위칭을 제어하여, 제2 버스 인터페이스(112)가 I/O 디바이스에 접속되게 하고, SE(120)가 제2 버스 인터페이스(112)를 사용하는 것에 의해 I/O 디바이스에 액세스할 수 있게 한다. 일반적인 시나리오에서, SE(120)는 멀티-웨이 스위치(140)의 스위칭을 제어하여, 제1 버스 인터페이스(111)가 I/O 디바이스에 접속되게 하고, 제1 요소(130)가 제1 버스 인터페이스(111)를 사용하는 것에 의해 I/O 디바이스에 액세스할 수 있게 한다.
선택적으로, 멀티-웨이 스위치(140)는 SE(120)에 배치될 수 있다.
선택적으로, SE(120)는 보안 시나리오에 진입하기로 결정할 때 사용자에 보안 표시를 추가로 전송할 수 있다. 예를 들어, SE(120)는 보안 표시자를 제어하고, 보안 표시자를 턴온하는 것에 의해, 사용자에게 보안 시나리오를 입력하는 것을 통지한다.
예를 들어, 도 6a는 본 출원의 이 실시예에서의 칩의 다른 예이다. 도 6a에서, SE(620)는 멀티-웨이 스위치(680)를 I2C 인터페이스(611)와 I2C 인터페이스(612) 사이에서 스위칭하도록 제어하여 터치 센서(650)에 접속한다. SE(620)는 전술한 SE(120)에 대응한다. 구체적으로, SE(620)는 SE(620), 메모리(622), GPIO(623) 등의 다양한 동작들을 실행하도록 구성되는 프로세서(621)를 포함할 수 있다. GPIO(623)는 보안 표시자(640)에 접속된다. 선택적으로, SE(620)는 GPIO(623)를 사용하는 것에 의해 멀티-웨이 스위치(680)를 추가로 제어할 수 있다. SE(620)는 다른 수단, 예를 들어, 구성된 레지스터 로직을 사용함으로써 멀티-웨이 스위치(680)를 제어하는 것에 의해 멀티-웨이 스위치(680)를 또한 제어할 수 있다. SE(620)는 다른 모듈을 추가로 포함할 수 있고, SE(620) 내의 모듈들의 수량 및 타입은 실제 요건에 따라 설정될 수 있다는 점이 이해되어야 한다. 이는 이 출원에서 제한되지 않는다. AP(630)는 전술한 제1 요소(130)에 대응한다. 구체적으로, AP(630)는 프로세서(631), 메모리(632) 등을 포함할 수 있다. AP(630)는 다른 모듈을 추가로 포함할 수 있고, AP(630) 내의 모듈들의 수량 및 타입은 실제 요건에 따라 설정될 수 있다는 점이 이해되어야 한다. 이는 이 출원에서 제한되지 않는다.
MIPI(660)는 LCD(670)에 접속된다.
보안 입력을 요구하지 않는 시나리오에서, SE(620)는 멀티-웨이 스위치(680)의 스위칭을 제어하여, I2C 인터페이스(611)가 터치 센서(650)에 접속되게 한다. 사용자에 의해 입력된 데이터는 I2C 인터페이스(611)로 직접 전송되어, AP(630)에 의한 액세스를 용이하게 한다. COS 시스템 소프트웨어가 보안 입력이 요구되는 것으로 결정할 때, 보안 표시자(640)(또는 사용자에게 통지할 수 있는 다른 보안 표시; 이 출원은 보안 표시자로 제한되지 않음)는 턴온되고, 멀티-웨이 스위치(680)의 스위칭이 제어되어, I2C 인터페이스(612)가 터치 센서(650)에 접속되게 한다. I2C 인터페이스(611)는 더 이상 터치 센서(650)로부터 데이터를 획득할 수 없다. 사용자 입력이 완료되고, 사용자가 OK를 클릭하고, 보안 표시자(640)가 턴오프된 후에만, SE(620)는 멀티-웨이 스위치(680)의 스위칭을 제어하여, I2C 인터페이스(611)가 터치 센서(650)에 접속되어 계속 작동할 수 있다.
MIPI(660)는 또한 이중 인터페이스 설계를 사용할 수 있고, SE(620)는 스위칭을 제어한다는 것을 이해해야 한다. 이는 이 출원에서 제한되지 않는다.
도 6b는 본 출원의 실시예에 따른 칩의 다른 예이다. 도 6b에서, 멀티-웨이 스위치(680)는 SE(620)에 배치되고 SE(620)에 의해 직접 제어된다. 도 6b에서의 칩의 특정 작동 프로세스는 도 6a의 것과 유사하고, 세부 사항들은 본 명세서에서 다시 설명되지 않는다.
본 출원의 실시예들에서의 SOC 칩에서, SE는 버스 인터페이스에 직접 액세스할 수 있다. 따라서, 보안 시나리오에서, 입력 데이터는 제1 요소에 의해 포워딩되는 대신에 SE에 의해 직접 획득된다. 따라서, 입력 데이터는 악의적인 애플리케이션 소프트웨어에 의해 인터셉트되지 않고, 입력 보안이 개선될 수 있다.
따라서, 본 출원의 실시예들에서의 SOC는 SE-레벨 보안을 달성할 수 있다. 본 출원의 실시예들에서 SOC를 사용하는 모바일 폰 또는 다른 모바일 단말기 오픈 플랫폼은 POS 머신의 보안 입력 능력을 갖는다. 즉, 모바일 폰 또는 다른 모바일 단말 디바이스는 POS 머신 기능을 가질 수 있다.
도 7은 본 출원의 실시예에 따른 단말기(700)의 개략적인 블록도이다. 도 7에 도시된 바와 같이, 단말기(700)는 본 출원의 전술한 실시예들에서의 SOC(100), 및 I/O 디바이스(710)를 포함할 수 있고, I/O 디바이스(710)는 본 출원의 전술한 실시예들에서 설명된 I/O 디바이스일 수 있다.
단말기(700)는 모바일 지불을 지원할 수 있다. 본 출원의 실시예들에서의 SOC를 사용함으로써, 단말기(700)는 SE-레벨 보안을 달성하고 POS 머신의 보안 입력 능력을 제공할 수 있는데, 즉, 단말기(700)는 POS 머신으로서 역할을 할 수 있다.
본 기술 분야의 통상의 기술자는 단말기(700)가 도 7에 도시되지 않은 다른 컴포넌트를 또한 포함할 수 있다는 것을 이해할 수 있다. 예를 들어, 모바일 폰으로서, 단말기(700)는 무선 주파수(Radio Frequency, RF) 회로와 같은 컴포넌트들을 또한 포함할 수 있다. 이는 이 출원에서 제한되지 않는다.
예를 들어, 도 8은 본 출원의 실시예에 따른 단말기(800)의 개략적인 구조도이다. 도 8에 도시된 바와 같이, 단말기(800)는 프로세서(810), I/O 디바이스(820), 송수신기(830), 및 안테나(840)를 포함할 수 있다. 프로세서(810)는 본 출원의 전술한 실시예들에서의 SOC일 수 있고, 간략화를 위해, 세부 사항들은 본 명세서에서 다시 설명되지 않는다. I/O 디바이스(820)는 본 출원의 전술한 실시예들에서 설명된 I/O 디바이스일 수 있다. 송수신기(830)는 안테나(840)를 사용하는 것에 의해 다른 디바이스와 통신한다. 본 기술 분야의 통상의 기술자는 도 8에 도시된 단말기 구조가 단말기에 대한 제한을 구성하지 않는다는 것을 이해할 수 있다. 단말기는 도면에 도시된 것들보다 더 많거나 더 적은 컴포넌트들을 포함할 수 있거나, 또는 일부 컴포넌트들이 조합될 수 있거나, 또는 일부 컴포넌트들이 분리될 수 있거나, 또는 컴포넌트들이 상이한 방식으로 배치될 수 있다.
전술한 설명의 구체적인 예들은 본 출원의 실시예들의 범위를 제한하기보다는, 본 기술 분야의 통상의 기술자가 단지 본 출원의 실시예들을 더 잘 이해하는 것을 돕도록 의도된다는 것을 이해해야 한다.
본 기술 분야의 통상의 기술자는, 본 명세서에 개시된 실시예들에서 설명된 예들과 조합하여, 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합에 의해 유닛들 및 알고리즘 단계들이 구현될 수 있다는 것을 알 수 있다. 하드웨어와 소프트웨어 사이의 상호 교환 가능성을 명확히 설명하기 위해, 전술한 것은 기능들에 따라 각각의 예의 구성들 및 단계들을 일반적으로 설명하였다. 기능들이 하드웨어 또는 소프트웨어에 의해 수행되는지는 기술적 해결책들의 특정 애플리케이션들 및 설계 제약 조건들에 의존한다. 본 기술 분야의 통상의 기술자는 각각의 특정 애플리케이션에 대해 설명된 기능들을 구현하기 위해 상이한 방법들을 사용할 수 있지만, 이 구현예가 본 출원의 범위를 넘는 것으로 간주되어서는 안 된다.
본 출원에서 제공되는 몇몇 실시예들에서, 개시된 장치는 다른 방식들로 구현될 수 있다는 것을 이해해야 한다. 예를 들어, 설명된 장치 실시예는 단지 예일 뿐이다. 예를 들어, 유닛 분할은 단지 논리적 기능 분할이고 실제 구현에서는 다른 분할일 수 있다. 예를 들어, 복수의 유닛 또는 컴포넌트가 다른 시스템에 조합 또는 통합될 수 있거나, 또는 일부 특징들이 무시되거나 수행되지 않을 수 있다. 또한, 디스플레이되거나 논의되는 상호 결합들 또는 직접 결합들 또는 통신 접속들은 일부 인터페이스들, 장치들과 유닛들 사이의 간접 결합들 또는 통신 접속들, 또는 전기적 접속들, 기계적 접속들, 또는 다른 형태들의 접속들을 통해 구현될 수 있다.
별개의 부분들로서 설명된 유닛들은 물리적으로 별개일 수도 있고 그렇지 않을 수도 있고, 유닛들로서 디스플레이된 부분들은 물리적 유닛일 수도 있고 아닐 수도 있으며, 한 위치에 위치할 수 있거나 또는 복수의 네트워크 유닛 상에 분산될 수 있다. 유닛들의 일부 또는 전부는 본 출원의 실시예들의 해결책들의 목적들을 달성하기 위해 실제 요건들에 따라 선택될 수 있다.
또한, 본 출원의 실시예들의 기능적 유닛들은 하나의 처리 유닛 내로 통합될 수 있거나, 유닛들 각각은 단독으로 물리적으로 존재할 수 있고, 또는 2개 이상의 유닛이 하나의 유닛 내로 통합된다. 통합 유닛은 하드웨어의 형태로 구현될 수 있거나, 소프트웨어 기능 유닛의 형태로 구현될 수 있다.
통합 유닛이 소프트웨어 기능 유닛의 형태로 구현되고 독립적 제품으로서 판매 또는 사용될 때, 통합 유닛은 컴퓨터 판독 가능 저장 매체에 저장될 수 있다. 이러한 이해에 기초하여, 본질적으로 본 출원의 기술적 해결책들, 또는 종래 기술에 기여하는 부분, 또는 기술적 해결책들의 전부 또는 일부는 소프트웨어 제품의 형태로 구현될 수 있다. 이 소프트웨어 제품은 저장 매체에 저장되고, (퍼스널 컴퓨터, 서버, 네트워크 디바이스일 수 있는) 컴퓨터 디바이스에게 본 출원의 실시예들에서 설명되는 방법들의 단계들의 전부 또는 일부를 수행하라고 명령하기 위한 여러 명령어들을 포함한다. 전술한 저장 매체는: USB 플래시 드라이브, 포터블 하드 디스크, 판독 전용 메모리(Read-Only Memory, ROM), 랜덤 액세스 메모리(Random Access Memory, RAM), 자기 디스크 또는 광 디스크와 같은 프로그램 코드를 저장할 수 있는 임의의 매체를 포함한다.
전술한 설명들은 본 출원의 단지 특정 실시예들일 뿐이지만, 본 출원의 보호 범위를 제한하도록 의도되지 않는다. 본 출원에 개시되는 기술적 범위 내에서 본 기술분야의 통상의 기술자에 의해 용이하게 이해되는 임의의 변형 또는 대체는 본 출원의 보호 범위 내에 속할 것이다. 따라서, 본 출원의 보호 범위는 청구항들의 보호 범위에 종속될 것이다.

Claims (16)

  1. 시스템 온 칩 SOC로서,
    상기 SOC에 통합된 버스 인터페이스, 보안 요소 SE, 및 제1 요소를 포함하고,
    상기 버스 인터페이스는 입력/출력 I/O 디바이스에 접속되도록 구성되고;
    상기 SE는: 보안 시나리오에서, 상기 버스 인터페이스를 사용하는 것에 의해 상기 I/O 디바이스에 액세스하고, 상기 I/O 디바이스에 의해 입력된 제1 데이터를 획득하고, 상기 제1 데이터에 대해 보안 처리를 수행하고; 일반적인 시나리오에서, 상기 I/O 디바이스에 대한 상기 제1 요소의 액세스를 제어하도록 구성되고- 상기 보안 시나리오는 보안 입력을 요구하는 시나리오를 나타내고, 상기 일반적인 시나리오는 보안 입력을 요구하지 않는 시나리오를 나타냄 -;
    상기 제1 요소는, 상기 일반적인 시나리오에서, 상기 SE의 제어 하에, 상기 I/O 디바이스에 의해 입력된 제2 데이터를 획득하도록 구성되는, SOC.
  2. 제1항에 있어서,
    상기 SE는 상기 보안 시나리오에서, 데이터 입력 인터페이스를 디스플레이하기 위해 상기 I/O 디바이스를 제어하도록 추가로 구성되는, SOC.
  3. 제1항 또는 제2항에 있어서,
    상기 SE는 보안 처리 후에 획득된 데이터를 서버로 전송하도록 추가로 구성되는, SOC.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 SE는 현재 상기 I/O 디바이스에 액세스하고 있는 애플리케이션에 따라, 현재 애플리케이션 환경이 상기 보안 시나리오인지 또는 상기 일반적인 시나리오인지를 결정하도록 추가로 구성되는, SOC.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 SE는: 상기 일반적인 시나리오에서, 상기 버스 인터페이스를 사용하는 것에 의해 상기 I/O 디바이스에 액세스하고, 상기 제2 데이터를 획득하고, 상기 제2 데이터를 상기 제1 요소로 전송하도록 구성되는, SOC.
  6. 제5항에 있어서,
    상기 버스 인터페이스는 상기 SE에 배치되는, SOC.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 SE는 상기 보안 시나리오에서, 상기 버스 인터페이스의 액세스 모드를 상기 SE에 의해서만 액세스 가능한 것으로서 구성하고, 상기 일반적인 시나리오에서, 상기 버스 인터페이스의 상기 액세스 모드를 상기 제1 요소에 의해 액세스 가능한 것으로서 구성하도록 구성되는, SOC.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 버스 인터페이스는 제1 버스 인터페이스 및 제2 버스 인터페이스를 포함하고;
    상기 SE는, 상기 보안 시나리오에서, 상기 I/O 디바이스에 접속되도록 상기 제2 버스 인터페이스를 제어하고, 상기 제2 버스 인터페이스를 사용하는 것에 의해 상기 I/O 디바이스에 액세스하고;
    비-보안 시나리오에서, 상기 I/O 디바이스에 접속되도록 상기 제1 버스 인터페이스를 제어하여, 상기 제1 요소가 상기 제1 버스 인터페이스를 사용하는 것에 의해 상기 I/O 디바이스에 액세스하게 하도록 구성되는, SOC.
  9. 제8항에 있어서,
    상기 SOC는 멀티-웨이 스위치를 추가로 포함하고;
    상기 SE는 상기 보안 시나리오에서 상기 멀티-웨이 스위치의 스위칭을 제어하여, 상기 제2 버스 인터페이스가 상기 I/O 디바이스에 접속되게 하거나, 또는 상기 일반적인 시나리오에서 상기 멀티-웨이 스위치의 스위칭을 제어하여, 상기 제1 버스 인터페이스가 상기 I/O 디바이스에 접속되게 하도록 구성되는, SOC.
  10. 제9항에 있어서,
    상기 멀티-웨이 스위치는 상기 SE에 배치되는, SOC.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 제2 버스 인터페이스는 상기 SE에 배치되는, SOC.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 SE는 상기 보안 시나리오에 진입하기로 결정할 때 사용자에 보안 표시를 전송하도록 추가로 구성되는, SOC.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 I/O 디바이스는 데이터 수집 센서, 터치스크린, 또는 디스플레이를 포함하는, SOC.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 버스 인터페이스는 인터-인터그레이티드 서킷 버스(inter-integrated circuit bus) I2C 인터페이스 또는 모바일 산업 프로세서 인터페이스 MIPI를 포함하는, SOC.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 요소는 애플리케이션 프로세서, 신뢰된 실행 환경 TEE 내의 프로세서 코어, 디지털 신호 프로세서, 또는 애플리케이션-특정 집적 회로를 포함하는, SOC.
  16. 단말기로서,
    제1항 내지 제15항 중 어느 한 항에 따른 상기 시스템 온 칩 SOC, 및 입력/출력 I/O 디바이스를 포함하는, 단말기.
KR1020197001334A 2016-07-01 2017-06-28 시스템 온 칩 및 단말기 KR20190018506A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610512240.9A CN107562689A (zh) 2016-07-01 2016-07-01 一种系统级芯片和终端
CN201610512240.9 2016-07-01
PCT/CN2017/090591 WO2018001277A1 (zh) 2016-07-01 2017-06-28 一种系统级芯片和终端

Publications (1)

Publication Number Publication Date
KR20190018506A true KR20190018506A (ko) 2019-02-22

Family

ID=60785951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197001334A KR20190018506A (ko) 2016-07-01 2017-06-28 시스템 온 칩 및 단말기

Country Status (6)

Country Link
US (1) US20190138702A1 (ko)
EP (1) EP3467667B1 (ko)
JP (1) JP2019520653A (ko)
KR (1) KR20190018506A (ko)
CN (1) CN107562689A (ko)
WO (1) WO2018001277A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10775890B2 (en) 2017-09-27 2020-09-15 Apple Inc. Electronic device having a piezoelectric body for friction haptics
CN110337643A (zh) * 2018-01-23 2019-10-15 深圳市大疆创新科技有限公司 芯片、处理器、计算机系统和可移动设备
CN109347791B (zh) * 2018-09-02 2021-04-20 黄策 双i/o总线sim卡
CN111699467B (zh) * 2018-12-26 2021-12-03 华为技术有限公司 安全元件、数据处理装置及数据处理方法
CN110321317B (zh) * 2019-06-28 2021-10-01 兆讯恒达科技股份有限公司 一种多接口和多协处理器的芯片
FR3140463A1 (fr) * 2022-09-30 2024-04-05 Ledger Smartphone intégrant un portefeuille matériel de stockage de clés cryptographiques mettant en œuvre un multiplexage matériel de l'afficheur du smartphone
WO2024069090A2 (fr) * 2022-09-30 2024-04-04 Ledger Terminal connecté comprenant des moyens pour incruster une image sécurisée dans une image non sécurisée

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8559921B2 (en) * 2005-08-17 2013-10-15 Freescale Semiconductor, Inc. Management of security features in a communication network
US20110016310A1 (en) * 2009-07-20 2011-01-20 Infineon Technologies Ag Secure serial interface with trusted platform module
CN201917963U (zh) * 2010-12-21 2011-08-03 北京同方微电子有限公司 用于移动支付的安全终端装置
US20130145475A1 (en) * 2011-12-02 2013-06-06 Samsung Electronics Co., Ltd. Method and apparatus for securing touch input
WO2013153437A1 (en) * 2012-04-13 2013-10-17 Ologn Technologies Ag Apparatuses, methods and systems for computer-based secure transactions
US9436940B2 (en) * 2012-07-09 2016-09-06 Maxim Integrated Products, Inc. Embedded secure element for authentication, storage and transaction within a mobile terminal
US20140020114A1 (en) * 2012-07-13 2014-01-16 Qualcomm Incorporated Methods and apparatuses for integrating a portion of secure element components on a system on chip
US8955039B2 (en) * 2012-09-12 2015-02-10 Intel Corporation Mobile platform with sensor data security
CA3126471A1 (en) * 2012-10-17 2014-04-17 Royal Bank Of Canada Virtualization and secure processing of data
US9224013B2 (en) * 2012-12-05 2015-12-29 Broadcom Corporation Secure processing sub-system that is hardware isolated from a peripheral processing sub-system
US20140244513A1 (en) * 2013-02-22 2014-08-28 Miguel Ballesteros Data protection in near field communications (nfc) transactions
US9594917B2 (en) * 2013-06-28 2017-03-14 Nxp B.V. Secured multi-directional, multi-interface transaction processing
EP2894588B1 (en) * 2014-01-13 2018-08-15 Nxp B.V. Data processing device, method for executing an application and computer program product
US9704355B2 (en) * 2014-10-29 2017-07-11 Clover Network, Inc. Secure point of sale terminal and associated methods
KR20170077943A (ko) * 2015-12-28 2017-07-07 삼성전자주식회사 접근 제어 유닛을 포함하는 시스템 온 칩 및 시스템 온 칩을 포함하는 모바일 장치
US20170325088A1 (en) * 2016-05-05 2017-11-09 Qualcomm Incorporated Securing sensor status by leveraging always-on processor and host-based trusted execution

Also Published As

Publication number Publication date
JP2019520653A (ja) 2019-07-18
CN107562689A (zh) 2018-01-09
US20190138702A1 (en) 2019-05-09
EP3467667A4 (en) 2019-05-01
EP3467667A1 (en) 2019-04-10
WO2018001277A1 (zh) 2018-01-04
EP3467667B1 (en) 2022-06-22

Similar Documents

Publication Publication Date Title
US11093932B2 (en) Mobile-merchant proximity solution for financial transactions
KR20190018506A (ko) 시스템 온 칩 및 단말기
US11003745B2 (en) User interface switching method and terminal
CN105684009B (zh) 针对基于nfc的支付使用生物特征认证
CN105874494B (zh) 针对丢失的电子设备禁用移动支付
KR102485830B1 (ko) 보안 정보의 처리
KR102341247B1 (ko) 익스프레스 크리덴셜 트랜잭션 시스템
US9779232B1 (en) Trusted code generation and verification to prevent fraud from maleficent external devices that capture data
EP2706699B1 (en) User terminal and payment system
US20150339659A1 (en) System And Method For Payment Credential-Based Mobile Commerce
JP2018513494A (ja) モバイル決済装置及びモバイル決済システム
WO2014150129A1 (en) Method and apparatus to effect re-authentication
EP2864922A1 (en) Authenticating a user of a system via an authentication image mechanism
KR102061483B1 (ko) 데이터 처리 방법 및 시스템, 및 착용형 전자 디바이스
CN108475304B (zh) 一种关联应用程序和生物特征的方法、装置以及移动终端
EP3195219A1 (en) Point of sale system with secure and unsecure modes
US11734416B2 (en) Construct general trusted application for a plurality of applications
KR20120100342A (ko) 스마트폰과 ｐｃ에서 사용할 수 있는 보안토큰장치와 무선모듈 및 인증방법
CN105490810B (zh) 虚拟资源数据的处理方法、装置和系统
EP3889865A1 (en) Method for handling relay attack and secure element

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application